KR101863148B1 - Liquid crystal display device and method for manufacturing the same - Google Patents

Liquid crystal display device and method for manufacturing the same Download PDF

Info

Publication number
KR101863148B1
KR101863148B1 KR1020110097759A KR20110097759A KR101863148B1 KR 101863148 B1 KR101863148 B1 KR 101863148B1 KR 1020110097759 A KR1020110097759 A KR 1020110097759A KR 20110097759 A KR20110097759 A KR 20110097759A KR 101863148 B1 KR101863148 B1 KR 101863148B1
Authority
KR
South Korea
Prior art keywords
region
pad
contact
pixel
passivation layer
Prior art date
Application number
KR1020110097759A
Other languages
Korean (ko)
Other versions
KR20130033828A (en
Inventor
정영기
유재성
송인혁
박제훈
이한석
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110097759A priority Critical patent/KR101863148B1/en
Priority to US13/627,589 priority patent/US9720295B2/en
Publication of KR20130033828A publication Critical patent/KR20130033828A/en
Priority to US15/647,215 priority patent/US10437118B2/en
Application granted granted Critical
Publication of KR101863148B1 publication Critical patent/KR101863148B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

본 발명은 하프톤 마스크(Half tone mask)를 이용한 단일 마스크 공정으로 보호층(PAS)과 픽셀 전극을 동시에 형성하여 제조 효율을 높임과 아울러, 패드 영역에서 픽셀 전극의 유실로 인한 컨택 불량을 방지할 수 있는 액정 표시장치와 이의 제조방법에 관한 것이다.
본 발명의 실시 예에 따른 액정 표시장치는 픽셀 패드가 형성된 패드 영역 및 픽셀 바가 형성된 컨택 영역을 포함하는 패드부가 패널 외곽부에 형성되는 액정 표시장치에 있어서, 상기 패드 영역의 제1 컨택 홀 영역과, 상기 컨택 영역의 제1 컨택 홀 영역 및 제1 보호층 상부에 형성된 하부 메탈; 상기 제1 보호층 및 하부 메탈을 덮도록 형성된 제2 보호층; 상기 패드 영역에서 하부 메탈과 중첩되는 영역의 제2 보호층 및 상기 컨택 영역의 컨택 바와 중첩되는 영역에 제2 보호층을 제거하여 형성된 제2 컨택 홀; 및 상기 패드 영역에 투명 전도성 물질로 상기 하부 메탈 상부에 형성된 픽셀 전극 및 상기 컨택 영역에 투명 전도성 물질로 상기 하부 메탈 상부에 형성된 컨택 패턴;을 포함하고, 상기 패드 영역의 픽셀 패드와 상기 컨택 영역의 픽셀 바는 상기 하부 메탈이 브리지로 기능하여 연결된 것을 특징으로 한다.The present invention is a single mask process using a halftone mask to simultaneously form a passivation layer (PAS) and a pixel electrode, thereby improving manufacturing efficiency and preventing contact failure due to loss of a pixel electrode in a pad region And a method of manufacturing the same.
The liquid crystal display device according to the embodiment of the present invention is characterized in that a pad portion including a pad region in which a pixel pad is formed and a contact region in which a pixel bar is formed is formed in a periphery of a panel, A bottom metal formed on the first contact hole region of the contact region and on the first passivation layer; A second passivation layer formed to cover the first passivation layer and the bottom metal; A second contact hole formed in the pad region by removing the second passivation layer in a region overlapping the lower metal and the second passivation layer and the contact bar of the contact region; And a contact pattern formed on the lower metal with a transparent conductive material in the contact region, the pixel electrode being formed on the lower metal with a transparent conductive material in the pad region, The pixel bar is characterized in that the lower metal functions as a bridge and is connected.

Description

액정 표시장치와 이의 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR MANUFACTURING THE SAME}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a liquid crystal display device and a method of manufacturing the same,

본 발명은 액정 표시장치에 관한 것으로, 특히 하프톤 마스크(Half tone mask)를 이용한 단일 마스크 공정으로 보호층(PAS)과 픽셀 전극을 동시에 형성하여 제조 효율을 높임과 아울러, 패드 영역에서 픽셀 전극의 유실로 인한 컨택 불량을 방지할 수 있는 액정 표시장치와 이의 제조방법에 관한 것이다.The present invention relates to a liquid crystal display, and more particularly, to a method of manufacturing a liquid crystal display device, in which a protective layer (PAS) and a pixel electrode are simultaneously formed by a single mask process using a halftone mask, And more particularly, to a liquid crystal display device capable of preventing a contact failure due to leakage, and a method of manufacturing the same.

최근에 들어 액정 표시장치에 터치 스크린의 적용에 있어서, 슬림(Slim)화를 위해 액정 패널에 터치 스크린이 내장된 형태로 개발이 이루어지고 있다. 특히, 하부기판에 형성된 공통 전극을 터치 센싱 전극으로 활용하는 인-셀 터치(in-cell touch) 타입의 액정 표시장치가 개발되고 있다.2. Description of the Related Art [0002] In recent years, in the application of a touch screen to a liquid crystal display device, a touch screen is incorporated in a liquid crystal panel in order to make it slim. In particular, an in-cell touch type liquid crystal display device utilizing a common electrode formed on a lower substrate as a touch sensing electrode has been developed.

도 1은 종래 기술에 따른 액정 표시장치를 나타내는 도면이고, 도 2는 종래 기술에 따른 액정 표시장치 픽셀 구조를 나타내는 도면이다.FIG. 1 illustrates a conventional liquid crystal display device, and FIG. 2 illustrates a pixel structure of a conventional liquid crystal display device. Referring to FIG.

도 1 및 도 2에서는 FFS(Fringe Field Switch) 모드의 TFT 어레이 기판(하부 기판) 구조를 나타내고 있으며, 인셀 터치 타입으로 터치 스크린이 TFT 어레이 기판에 내장된 것을 도시하고 있다.FIGS. 1 and 2 show a FFS (Fringe Field Switch) mode TFT array substrate (lower substrate) structure, and a touch screen is embedded in a TFT array substrate.

도 1 및 도 2에서는 컬러필터 어레이 기판(상부 기판) 및 액정층과, 액정 패널을 구동시키기 위한 구동 회로부의 도시는 생략되었다.1 and 2, the color filter array substrate (upper substrate), the liquid crystal layer, and the driving circuit for driving the liquid crystal panel are not shown.

TFT 어레이 기판에는 화상이 표시되는 표시 영역(1)이 형성되고, 외곽부의 비 표시영역에 복수의 패드부(3, 4, 5)가 형성된다.A display area 1 in which an image is displayed is formed on the TFT array substrate, and a plurality of pad parts 3, 4, and 5 are formed in a non-display area of the outer frame part.

표시 영역(1)에는 복수의 픽셀(pixel)이 형성된다.A plurality of pixels are formed in the display region 1.

복수의 패드부(3, 4, 5)는 유닛 온-오프 패드부(3, unit_on-off_pad), 유닛 FPC 패드부/유닛 FPC 쇼팅 연결부(4, unit_fpc_pad, unit_fpc_shorting) 및 범프 인풋 더미/범프 아웃풋 더미(5, bump_input_dmy, bump_output_dmy)로 구성된다.The plurality of pad portions 3, 4 and 5 are connected to the unit on-off pad portion 3, the unit FPC pad portion / unit FPC shorting connecting portion 4, unit_fpc_pad, unit_fpc_shorting and the bump input dummy / bump output dummy (5, bump_input_dmy, bump_output_dmy).

도 1에서는 패널의 상단부 외곽에 패드부가 형성되는 것으로 도시하고 있으나, 패널의 좌우측 외곽 및 하단부 외곽에도 패드부가 형성될 수 있다.In FIG. 1, the pad portion is formed on the outer edge of the upper end of the panel, but the pad portion may be formed on the left and right outer edges and the outer edge of the lower edge of the panel.

표시 영역에 형성된 복수의 픽셀(pixel) 각각은 서로 교차하는 데이터 라인들(미도시)과 게이트 라인들(미도시)에 의해 정의된다. 상기 데이터 라인들과 상기 게이트 라인들이 교차되는 영역 마다 박막 트랜지스터(TFT: Thin Film Transistor)가 형성된다.Each of the plurality of pixels formed in the display area is defined by data lines (not shown) and gate lines (not shown) that intersect each other. A thin film transistor (TFT) is formed in an area where the data lines and the gate lines cross each other.

도 2를 참조하면, 종래 기술에 따른 액정 표시장치의 픽셀(pixel)은 글래스 기판(10) 상에 형성된 TFT, 공통 전극(60) 및 픽셀 전극(90)을 포함한다.2, a pixel of a liquid crystal display according to the related art includes a TFT formed on a glass substrate 10, a common electrode 60, and a pixel electrode 90.

구체적으로, 픽셀은 차광층(20, light shield), 버퍼층(22, buffer layer), TFT, 게이트 절연층(36, GI: gate insulator), 층간 절연층(40, ILD: Inter Layer Dielectric), 복수의 보호층(50, 80: PAS1, PAS2), 데이터 컨택(45, data contact), 공통 전극(60, Vcom electrode), 터치 센싱 라인(70, sensing line(3rd metal)) 및 픽셀 전극(90, pixel electrode)을 포함한다.Specifically, the pixel includes a light shield 20, a buffer layer 22, a TFT, a gate insulator (GI) gate insulator layer 24, an interlayer dielectric layer 40 (ILD) the protective layer (50, 80: PAS1, PAS2 ), the data contacts (45, data contact), a common electrode (60, Vcom electrode), the touch sensing lines (70, sensing line (3 rd metal)) and a pixel electrode (90 , pixel electrode).

상기 TFT는 게이트 절연층(36)의 하부에 형성된 액티브(30), 소스(32), 드레인(34)과 게이트 절연층(36) 상부에 형성된 게이트(38)로 구성된다.The TFT is composed of an active 30, a source 32 and a drain 34 formed under the gate insulating layer 36 and a gate 38 formed on the gate insulating layer 36.

상기 터치 센싱 라인(70)은 픽셀들을 가로지르도록 공통 전극(60) 상부에 형성되어, 픽셀들의 공통 전극(60)을 연결시킨다.The touch sensing line 70 is formed on the common electrode 60 so as to cross the pixels to connect the common electrode 60 of the pixels.

여기서, 공통 전극(60)은 표시 기간에는 공통 전압(Vcom)을 픽셀에 공급하는 기능을 수행하고, 비 표시 기간에는 터치의 검출을 위한 터치 센싱 전극의 기능을 수행하게 된다.Here, the common electrode 60 performs the function of supplying the common voltage Vcom to the pixels during the display period, and performs the function of the touch sensing electrode for detecting the touch in the non-display period.

상술한 구성을 가지는 픽셀은 도 3에 도시된 제조방법을 통해 형성되게 된다.The pixel having the above-described configuration is formed through the manufacturing method shown in Fig.

도 3는 종래 기술에 따른 액정 표시장치의 제조방법에 따른 문제점을 나타내는 도면이다. 도 3에서는 층간 절연층(40)의 하부에 형성된 레이어들을 형성하기 위한 제조방법에 대한 도면은 도시하지 않고 있다.FIG. 3 is a view showing a problem in a conventional method of manufacturing a liquid crystal display device. In FIG. 3, a process for forming the layers formed under the interlayer insulating layer 40 is not shown.

도 3을 참조하면, 층간 절연층(40) 포토 아크릴(photo acryl)로 제1 보호층(50, PAS1)을 형성하고, 데이터 컨택(45)과 중첩되는 영역을 식각하여 제1 컨택 홀(55)을 형성한다. 이때, 제1 보호층(50)은 3um의 두께로 형성되며, 상기 제1 컨택 홀(55)에 의해 데이터 컨택(45)의 상면이 노출된다.Referring to FIG. 3, a first passivation layer 50 (PAS1) is formed of a photo-acryl interlayer insulating layer 40, and a region overlapping the data contact 45 is etched to form a first contact hole 55 ). At this time, the first passivation layer 50 is formed to a thickness of 3 um, and the upper surface of the data contact 45 is exposed by the first contact hole 55.

이어서, 제1 보호층(50)의 상부 중에서 픽셀 영역에 ITO(indium tin oxide), IZO(indium zinc oxide) 또는 ITZO(indium tin zinc oxide)와 같은 투명 전도성 물질로 공통 전극(60, Vcom electrode)을 형성한다.Next, a common electrode 60 (Vcom electrode) is formed of a transparent conductive material such as ITO (indium tin oxide), IZO (indium zinc oxide) or ITZO (indium tin zinc oxide) .

이후, 공통 전극(60) 상부에 터치 센싱 라인(70)을 형성하여 인접한 픽셀들의 공통 전극(60)을 연결시킨다.Then, a touch sensing line 70 is formed on the common electrode 60 to connect the common electrode 60 of adjacent pixels.

이어서, 공통 전극(60) 및 터치 센싱 라인(70)을 덮도록 제1 보호층(50) 상에 제2 보호층(80, PAS2)을 형성한다.Next, a second passivation layer 80 (PAS2) is formed on the first passivation layer 50 so as to cover the common electrode 60 and the touch sensing line 70. [

이어서, 하프톤 마스크(Half tone mask)를 이용한 포토리쏘그래피 공정 및 식각 공정을 수행하여 데이터 컨택(45)의 상면이 노출되도록 제2 보호층(80, PAS2)을 식각하여 제2 컨택 홀(85)을 형성한다.Subsequently, the second passivation layer 80 and the second passivation layer PAS2 are etched to expose the upper surface of the data contact 45 by performing a photolithography process and an etching process using a halftone mask to form the second contact holes 85 ).

이와 함께, 제2 보호층(80) 상에 포토레지스트(95, PR)를 도포하고, 픽셀 전극을 형성하기 위해 포토레지스트(95) 상에 ITO(indium tin oxide), IZO(indium zinc oxide) 또는 ITZO(indium tin zinc oxide) 물질로 픽셀 전극 레이어를 형성한다.In addition, a photoresist 95, PR is applied on the second passivation layer 80, and indium tin oxide (ITO), indium zinc oxide (IZO), or the like is formed on the photoresist 95 to form a pixel electrode A pixel electrode layer is formed of ITZO (indium tin zinc oxide) material.

이후, 픽셀 전극 레이어를 패터닝하고, 포토레지스트(95)를 애싱 한 후, 리프트 오프(Lift Off) 공정을 수행하여 핑거 형상으로 픽셀 전극(90)을 형성하게 된다.Thereafter, the pixel electrode layer is patterned, the photoresist 95 is ashed, and a lift off process is performed to form the pixel electrode 90 in a finger shape.

이때, 하프톤 마스크의 하프톤 영역을 이용하여 제2 보호층(80) 상에 픽셀 전극(90)을 핑커 형태로 형성하게 된다. 그리고, 하프톤 마스크의 풀톤 영역을 이용하여 데이터 컨택(45)과 중첩되는 영역의 제2 보호층(80, PAS2)을 식각한다. 제2 컨택 홀(85) 내에도 픽셀 전극(90)이 형성하여 데이터 컨택(45)과 픽셀 전극(90)을 컨택 시킨다.At this time, the pixel electrode 90 is formed in the form of a pincher on the second passivation layer 80 by using the halftone region of the halftone mask. Then, the second protective layer 80, PAS2 in the region overlapping the data contact 45 is etched by using the full-tone region of the halftone mask. A pixel electrode 90 is also formed in the second contact hole 85 to contact the data contact 45 and the pixel electrode 90.

상술한 제조방법에 의한 종래 기술에 따른 액정 표시장치는 제1 보호층(50)은 3um의 두께로 두껍게 형성되고, 포토레지스트(95)는 2um ~ 3um의 두께로 코팅된다.In the conventional liquid crystal display according to the above-described manufacturing method, the first passivation layer 50 is thickly formed to a thickness of 3 um, and the photoresist 95 is coated to a thickness of 2 um to 3 um.

포토레지스트(95)의 코팅 시, 평탄화 특성이 있기 때문에 풀톤 영역과 대응되는 부분은 포토레지스트(95)가 형성된 부분의 두께는 5um ~ 6um로 두꺼워 진다. 이때, 제조공정 중 픽셀 전극(90)을 형성하기 위해 도포된 포토레지스트(95)가 애싱 공정 시, 모두 제거되지 않고 컨택 홀 내에 잔존할 수 있다.At the time of coating the photoresist 95, the thickness of the portion where the photoresist 95 is formed becomes thicker from 5 um to 6 um because of the planarization characteristic. At this time, the photoresist 95 applied to form the pixel electrode 90 during the manufacturing process may remain in the contact hole without being removed at all during the ashing process.

구체적으로, 하프톤 영역의 타겟(target) 두께(0.5um ~ 1.0um)에 제1 보호층(50)의 두께(3um)가 더해져, 컨택 홀의 측벽 부분에 포토레지스트(95)는 3.5um ~ 5.5um의 두께로 잔존하게 된다.Specifically, the thickness (3 .mu.m) of the first protective layer 50 is added to the target thickness (0.5 .mu.m to 1.0 .mu.m) of the halftone region, and the photoresist 95 is formed to have a thickness of 3.5 .mu.m to 5.5 um < / RTI >

이렇게 포토레지스트(95)가 잔존하는 상태에서 리프트 오프 공정을 수행하면 컨택 홀 내에서 포트레지스트(95)가 스트립 되면서 픽셀 전극(90)이 유실되는 문제점이 발생하게 된다.When the lift-off process is performed in the state where the photoresist 95 remains, the pixel electrode 90 may be lost due to the strip resist 95 being stripped in the contact hole.

포토레지스트(95)를 애싱 한 후, 리프트 오프 공정을 수행하면 컨택 홀 내에 잔존하는 포토레지스트(95)가 제거되면서, 컨택 홀에 형성된 픽셀 전극(90)도 함께 제거되는 문제점이 있다.When the lift-off process is performed after ashing the photoresist 95, the photoresist 95 remaining in the contact hole is removed, and the pixel electrode 90 formed in the contact hole is also removed.

도 4는 종래 기술에 따른 액정 표시장치의 패드부에서 픽셀 바의 단선이 발생되는 문제점을 나타내는 도면이다. 도 4에서는 복수의 패드부(3, 4, 5) 중에서 유닛 온-오프 패드부(3, unit_on-off_pad)를 나타내고 있다.FIG. 4 is a view illustrating a problem of disconnection of a pixel bar in a pad portion of a conventional liquid crystal display device. FIG. 4 shows a unit on-off pad unit 3 (unit_on-off_pad) among the plurality of pad units 3, 4, and 5.

도 4를 참조하면, 복수의 패드부(3, 4, 5) 중에서 유닛 온-오프 패드부(3, unit_on-off_pad)는 복수의 패드(12, pad) 및 픽셀 바(14, pixel bar)를 포함한다.4, a unit on-off pad 3 of the plurality of pad units 3, 4 and 5 includes a plurality of pads 12 and a pixel bar 14 .

이러한, 패널의 외곽에 형성되는 유닛 온-오프 패드부(3, unit_on-off_pad)는 픽셀을 형성하는 제조공정을 이용하여 형성되게 되는데, 제1 보호층(50, PAS1)을 250㎛ 정도 크기로 넓게 식각하여 제1 컨택 홀(55)이 형성된다. 제1 컨택 홀(55) 내에 픽셀 패드와 제2 보호층(80)의 제2 컨택 홀(85)이 배열된 구조를 가진다.The unit on-off pad 3 (unit_on-off_pad) formed on the outer side of the panel is formed using a manufacturing process for forming a pixel. The first protection layer 50 and the PAS1 And the first contact holes 55 are formed by etching. And the pixel pad and the second contact hole 85 of the second passivation layer 80 are arranged in the first contact hole 55.

제1 컨택 홀(55) 부분을 이용하여 픽셀 바(14)를 접속시키기 때문에, 제1 컨택 홀(55) 내에 복수의 픽셀 패드(12)와 제2 컨택 홀을 다수 배열하게 된다.A plurality of pixel pads 12 and a plurality of second contact holes are arranged in the first contact holes 55 because the pixel bars 14 are connected using the first contact holes 55.

제조공정 중, 제2 컨택 홀(85)이 존재하지 않는 픽셀 영역이 하프톤 영역을 이용하여 형성되는데, 이로 인해, 픽셀 영역과 동일하게 제2 보호층(80) 상에 형성되는 픽셀 전극(90)이 유실되는 문제점이 발생될 수 있다. A pixel region in which no second contact hole 85 is formed is formed by using the halftone region in the manufacturing process so that the pixel electrode 90 ) May be lost.

이때, 패드 영역에 형성되는 픽셀 전극(90)은 픽셀 영역의 픽셀 전극과 같이 데이터 전압이 공급되는 전극으로 기능하지 않고, 픽셀 바(14)를 픽셀 패드(12)와 연결시키는 컨택으로 기능한다.At this time, the pixel electrode 90 formed in the pad region does not function as an electrode to which the data voltage is supplied, like the pixel electrode in the pixel region, but functions as a contact connecting the pixel bar 14 to the pixel pad 12.

이와 같이, 패드 영역에서 픽셀 전극(90)이 유실되면 표시 영역에 형성된 복수의 픽셀에 신호를 공급할 수 없어 제조가 완료된 패널의 검사를 원활히 수행할 수 없을 뿐만 아니라, 화상을 정상적으로 표시할 수 없는 구동 불량이 발생되는 문제점이 있다.As described above, when the pixel electrode 90 is lost in the pad region, signals can not be supplied to a plurality of pixels formed in the display region, so that inspection of the manufactured panel can not be performed smoothly, There is a problem that defects are generated.

본 발명은 상술한 문제점을 해결하기 위한 것으로서, 하프톤 마스크(Half tone mask)를 이용한 단일 마스크 공정으로 보호층과 픽셀 전극을 동시에 형성하여 제조 효율을 높일 수 있는 액정 표시장치와 이의 제조방법을 제공하는 것을 기술적 과제로 한다.Disclosure of the Invention The present invention provides a liquid crystal display device and a method of manufacturing the same that can improve manufacturing efficiency by simultaneously forming a passivation layer and a pixel electrode by a single mask process using a half tone mask To be a technical challenge.

본 발명은 상술한 문제점을 해결하기 위한 것으로서, 리프트 오프(lift off) 공정에 의한 픽셀 전극의 유실로 인해 발생되는 패드 영역에서 단선을 방지할 수 있는 액정 표시장치와 이의 제조방법을 제공하는 것을 기술적 과제로 한다.Disclosure of the Invention The present invention has been made to solve the above problems and it is an object of the present invention to provide a liquid crystal display device and a method of manufacturing the same that can prevent disconnection in a pad area caused by loss of a pixel electrode by a lift- We will do it.

본 발명은 상술한 문제점을 해결하기 위한 것으로서, 패드 영역에서 픽셀 바의 컨택 성능을 향상시킬 수 있는 액정 표시장치와 이의 제조방법을 제공하는 것을 기술적 과제로 한다.SUMMARY OF THE INVENTION The present invention provides a liquid crystal display device and a method of manufacturing the same that can improve the contact performance of a pixel bar in a pad region.

위에서 언급된 본 발명의 기술적 과제 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.Other features and advantages of the invention will be set forth in the description which follows, or may be obvious to those skilled in the art from the description and the claims.

본 발명의 실시 예에 따른 액정 표시장치는 픽셀 패드가 형성된 패드 영역 및 픽셀 바가 형성된 컨택 영역을 포함하는 패드부가 패널 외곽부에 형성되는 액정 표시장치에 있어서, 상기 패드 영역의 제1 컨택 홀 영역과, 상기 컨택 영역의 제1 컨택 홀 영역 및 제1 보호층 상부에 형성된 하부 메탈; 상기 제1 보호층 및 하부 메탈을 덮도록 형성된 제2 보호층; 상기 패드 영역에서 하부 메탈과 중첩되는 영역의 제2 보호층 및 상기 컨택 영역의 컨택 바와 중첩되는 영역에 제2 보호층을 제거하여 형성된 제2 컨택 홀; 및 상기 패드 영역에 투명 전도성 물질로 상기 하부 메탈 상부에 형성된 픽셀 전극 및 상기 컨택 영역에 투명 전도성 물질로 상기 하부 메탈 상부에 형성된 컨택 패턴;을 포함하고, 상기 패드 영역의 픽셀 패드와 상기 컨택 영역의 픽셀 바는 상기 하부 메탈이 브리지로 기능하여 연결된 것을 특징으로 한다.The liquid crystal display device according to the embodiment of the present invention is characterized in that a pad portion including a pad region in which a pixel pad is formed and a contact region in which a pixel bar is formed is formed in a periphery of a panel, A bottom metal formed on the first contact hole region of the contact region and on the first passivation layer; A second passivation layer formed to cover the first passivation layer and the bottom metal; A second contact hole formed in the pad region by removing the second passivation layer in a region overlapping the lower metal and the second passivation layer and the contact bar of the contact region; And a contact pattern formed on the lower metal with a transparent conductive material in the contact region, the pixel electrode being formed on the lower metal with a transparent conductive material in the pad region, The pixel bar is characterized in that the lower metal functions as a bridge and is connected.

본 발명의 실시 예에 따른 액정 표시장치의 제조방법은 픽셀 패드가 형성된 패드 영역 및 픽셀 바가 형성된 컨택 영역을 포함하는 패드부가 패널 외곽부에 형성되는 액정 표시장치의 제조방법에 있어서, 상기 패드 영역 및 컨택 영역에 제1 보호층을 형성하고, 상기 제1 보호층의 일부를 제거하여 제1 컨택 홀을 형성하는 단계; 상기 패드 영역의 제1 컨택 홀 영역에 하부 메탈을 형성하고, 상기 컨택 영역의 제1 컨택 홀 영역 및 제1 보호층 상부에 하부 메탈을 형성하는 단계; 상기 제1 보호층 및 하부 메탈을 덮도록 제2 보호층을 형성하는 단계; 상기 패드 영역에서 하부 메탈과 중첩되는 영역의 제2 보호층 및 상기 컨택 영역의 컨택 바와 중첩되는 영역에 제2 보호층을 제거하여 제2 컨택 홀을 형성하는 단계; 상기 패드 영역에 투명 전도성 물질을 도포하여 픽셀 전극을 형성하고, 상기 컨택 영역에 투명 전도성 물질을 도포하여 컨택 패턴을 형성하는 단계;를 포함하고, 상기 하부 메탈을 브리지로 이용하여 상기 패드 영역의 픽셀 패드와 상기 컨택 영역의 픽셀 바를 연결시키는 것을 특징으로 한다.A method of manufacturing a liquid crystal display device according to an exemplary embodiment of the present invention is a method of manufacturing a liquid crystal display device in which a pad portion including a pad region formed with a pixel pad and a contact region formed with a pixel bar is formed in an outer portion of a panel, Forming a first passivation layer in the contact region and removing a portion of the first passivation layer to form a first contact hole; Forming a bottom metal in the first contact hole region of the pad region and forming a bottom metal on the first contact hole region and the first passivation layer of the contact region; Forming a second passivation layer to cover the first passivation layer and the bottom metal; Forming a second contact hole by removing a second passivation layer in a second passivation layer in a region overlapping the lower metal in the pad region and a region overlapping the contact bar of the contact region; Forming a pixel electrode by applying a transparent conductive material to the pad region, and forming a contact pattern by applying a transparent conductive material to the contact region, and forming a contact pattern by using the lower metal as a bridge, And connecting the pad and the pixel bar of the contact area.

본 발명의 실시 예에 따른 액정 표시장치의 제조방법은 하프톤 마스크(Half tone mask)를 이용한 단일 마스크 공정으로 보호층과 픽셀 전극을 동시에 형성하여 제조 효율을 높일 수 있다.The method of manufacturing a liquid crystal display device according to an embodiment of the present invention can increase the manufacturing efficiency by simultaneously forming the passivation layer and the pixel electrode by a single mask process using a half tone mask.

본 발명의 실시 예에 따른 액정 표시장치의 제조방법은 리프트 오프(lift off) 공정에 의한 픽셀 전극의 유실로 인해 발생되는 패드 영역에서 단선을 방지할 수 있다.The manufacturing method of a liquid crystal display device according to an embodiment of the present invention can prevent disconnection in a pad region caused by loss of a pixel electrode by a lift off process.

본 발명의 실시 예에 따른 액정 표시장치와 이의 제조방법은 패드 영역에서 픽셀 바의 컨택 성능을 향상시킬 수 있다.The liquid crystal display device and the method of manufacturing the same according to the embodiment of the present invention can improve the contact performance of the pixel bars in the pad area.

이 밖에도, 본 발명의 실시 예들을 통해 본 발명의 또 다른 특징 및 이점들이 새롭게 파악될 수도 있을 것이다.In addition, other features and advantages of the present invention may be newly understood through embodiments of the present invention.

도 1은 종래 기술에 따른 액정 표시장치를 나타내는 도면.
도 2는 종래 기술에 따른 액정 표시장치 픽셀 구조를 나타내는 도면.
도 3는 종래 기술에 따른 액정 표시장치의 제조방법에 따른 문제점을 나타내는 도면.
도 4는 종래 기술에 따른 액정 표시장치의 패드부에서 픽셀 바의 단선이 발생되는 문제점을 나타내는 도면.
도 5는 본 발명의 실시 예에 따른 액정 표시장치를 나타내는 도면.
도 6은 본 발명의 실시 예에 따른 액정 표시장치의 픽셀 구조를 나타내는 도면.
도 7은 본 발명의 실시 예에 따른 액정 표시장치의 패드부를 나타내는 도면.
도 8은 도 7에 도시된 컨택 영역을 확대하여 나타내는 도면.
도 9 내지 도 13은 본 발명의 실시 예에 따른 액정 표시장치의 제조방법을 나타내는 도면.BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a view showing a conventional liquid crystal display.
2 is a view showing a pixel structure of a liquid crystal display device according to the related art;
3 is a view showing a problem in a conventional method of manufacturing a liquid crystal display device.
4 is a view showing a problem of disconnection of a pixel bar in a pad portion of a liquid crystal display device according to the related art.
5 is a view illustrating a liquid crystal display device according to an embodiment of the present invention.
6 is a diagram showing a pixel structure of a liquid crystal display device according to an embodiment of the present invention.
7 is a view showing a pad portion of a liquid crystal display device according to an embodiment of the present invention.
8 is an enlarged view of the contact area shown in Fig. 7; Fig.
9 to 13 are views showing a manufacturing method of a liquid crystal display device according to an embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예들에 따른 터치 스크린이 내장된 액정 표시장치와 이의 제조방법에 대하여 설명하기로 한다.Hereinafter, a liquid crystal display (LCD) device having a touch screen according to embodiments of the present invention and a method of manufacturing the same will be described with reference to the accompanying drawings.

본 발명의 실시 예들을 설명함에 있어서 어떤 구조물(전극, 라인, 배선 레이어, 컨택)이 다른 구조물 "상부에 또는 상에" 및 "하부에 또는 아래에" 형성된다고 기재된 경우, 이러한 기재는 이 구조물들이 서로 접촉되어 있는 경우는 물론이고 이들 구조물들 사이에 제3의 구조물이 개재되어 있는 경우까지 포함하는 것으로 해석 되어야 한다.In describing embodiments of the present invention, when it is stated that a structure (electrode, line, wiring layer, contact) is formed "over or on" and "below or below" another structure, It should be interpreted as including a case where a third structure is interposed between these structures as well as when they are in contact with each other.

아울러, 상기 "상부에 또는 상에" 및 "하부에 또는 아래에" 라는 표현은 도면에 기초하여 본 발명의 구성 및 제조방법을 설명하기 위한 것이다. 따라서, 상기 "상부에 또는 상에" 및 "하부에 또는 아래에" 라는 표현은 제조 공정 과정과 제조가 완료된 이후 구성에서 서로 상이할 수 있다.In addition, the expression "above or above" and "below or below" are for the purpose of illustrating the construction and manufacturing method of the present invention based on the drawings. Accordingly, the terms "above or above" and "below or below" may be different in the fabrication process and configuration after fabrication is complete.

액정 표시장치는 액정층의 배열을 조절하는 방식에 따라 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 모드 등 다양하게 개발되어 있다.The liquid crystal display has been developed in various ways such as TN (Twisted Nematic) mode, VA (Vertical Alignment) mode, IPS (In Plane Switching) mode and FFS (Fringe Field Switching) mode according to a method of controlling the arrangement of liquid crystal layers.

그 중에서, 상기 IPS 모드와 상기 FFS 모드는 하부 기판 상에 픽셀 전극과 공통 전극을 배치하여 상기 픽셀 전극과 공통 전극 사이의 전계에 의해 액정층의 배열을 조절하는 방식이다.In the IPS mode and the FFS mode, a pixel electrode and a common electrode are disposed on a lower substrate, and the alignment of the liquid crystal layer is adjusted by an electric field between the pixel electrode and the common electrode.

특히, 상기 IPS 모드는 상기 픽셀 전극과 공통 전극을 평행하게 교대로 배열함으로써 양 전극 사이에서 횡전계를 일으켜 액정층의 배열을 조절하는 방식이다.Particularly, in the IPS mode, the pixel electrode and the common electrode are alternately arranged in parallel to each other to generate a transverse electric field between both electrodes to adjust the alignment of the liquid crystal layer.

이와 같은 IPS 모드는 상기 픽셀 전극과 상기 공통 전극 상측 부분에서 액정층의 배열이 조절되지 않아 그 영역에서 광의 투과도가 저하되는 단점이 있다.In such an IPS mode, the alignment of the liquid crystal layer is not adjusted in the pixel electrode and the upper portion of the common electrode, so that the transmittance of light is reduced in the region.

이와 같은 IPS 모드의 단점을 해결하기 위해 고안된 것이 상기 FFS 모드이다. 상기 FFS 모드는 상기 픽셀 전극과 상기 공통 전극을 절연층을 사이에 두고 이격되도록 형성시킨다.The FFS mode is designed to overcome the shortcomings of the IPS mode. In the FFS mode, the pixel electrode and the common electrode are formed to be spaced apart with an insulating layer therebetween.

이때, 하나의 전극은 판(plate) 형상 또는 패턴으로 구성하고 다른 하나의 전극은 핑거(finger) 형상으로 구성하여 양 전극 사이에서 발생되는 프린지 필드(Fringe Field)를 통해 액정층의 배열을 조절하는 방식이다.At this time, one electrode is formed in a plate shape or a pattern and the other electrode is formed in a finger shape, and the arrangement of the liquid crystal layer is controlled through a fringe field generated between the electrodes Method.

본 발명의 실시 예들에 따른 터치 스크린이 내장된 액정 표시장치는 사용자의 터치 위치를 검출하는 터치 스크린이 내장된 인-셀 터치(in-cell touch) 타입의 액정 패널과, 상기 액정 패널에 광을 공급하는 백라이트 유닛(Back Light Unit) 및 구동 회로부를 포함하여 구성된다.A liquid crystal display device having a built-in touch screen according to embodiments of the present invention includes an in-cell touch type liquid crystal panel having a built-in touch screen for detecting a touch position of a user, A back light unit (back light unit) for supplying light and a driving circuit unit.

상기 구동 회로부는 타이밍 컨트롤러(T-con), 데이터 드라이버(D-IC), 게이트 드라이버(G-IC), 센싱 드라이버, 백라이트 구동부, 구동 회로들에 구동 전원을 공급하는 전원 공급부를 포함한다.The driving circuit unit includes a power supply unit for supplying driving power to a timing controller T-con, a data driver D-IC, a gate driver G-IC, a sensing driver, a backlight driving unit, and driving circuits.

여기서, 상기 구동 회로부의 전체 또는 일부는 COG(Chip On Glass) 또는 COF(Chip On Flexible Printed Circuit, Chip On Film) 방식으로 액정 패널 상에 형성될 수 있다.Here, all or a part of the driving circuit portion may be formed on a liquid crystal panel by a COG (Chip On Glass) or a COF (Chip On Flexible Printed Circuit) method.

도 5는 본 발명의 실시 예에 따른 액정 표시장치를 나타내는 도면이고, 도 6은 본 발명의 실시 예에 따른 액정 표시장치의 픽셀 구조를 나타내는 도면이다.FIG. 5 is a view illustrating a liquid crystal display device according to an embodiment of the present invention, and FIG. 6 is a diagram illustrating a pixel structure of a liquid crystal display device according to an embodiment of the present invention.

도 5 및 도 6에서는 FFS(Fringe Field Switch) 모드의 TFT 어레이 기판(하부 기판) 구조를 나타내고 있으며, 인셀 터치 타입으로 터치 스크린이 TFT 어레이 기판에 내재화 된 것을 도시하고 있다.FIGS. 5 and 6 show a TFT array substrate (lower substrate) structure in an FFS (Fringe Field Switch) mode, and a touch screen is internalized on a TFT array substrate by an incelel touch type.

도 5 및 도 6에서는 컬러필터 어레이 기판(상부 기판), 액정층, 백라이트 유닛 및 구동 회로부의 도시는 생략되었다.5 and 6, the color filter array substrate (upper substrate), the liquid crystal layer, the backlight unit, and the driving circuit are not shown.

도 5를 참조하면, TFT 어레이 기판에는 화상이 표시되는 표시 영역(100)이 형성되고, 외곽부의 비 표시 영역(200)에 복수의 패드부(230, 240, 250)가 형성된다.5, a display area 100 in which an image is displayed is formed on a TFT array substrate, and a plurality of pad parts 230, 240 and 250 are formed in a non-display area 200 of an outer frame part.

표시 영역(100)에는 복수의 픽셀(pixel)이 형성된다.A plurality of pixels are formed in the display region 100.

비 표시 영역(200)에 형성된 복수의 패드부(230, 240, 250)는 유닛 온-오프 패드부(230, unit_on-off_pad), 유닛 FPC 패드부/유닛 FPC 쇼팅 연결부(240, unit_fpc_pad, unit_fpc_shorting) 및 범프 인풋 더미/범프 아웃풋 더미(250, bump_input_dmy, bump_output_dmy)로 구성된다.The plurality of pad units 230, 240 and 250 formed in the non-display area 200 include a unit on-off pad unit 230, a unit FPC pad unit / unit FPC shorting connection unit 240 (unit_fpc_pad, unit_fpc_shorting) And a bump input dummy / bump output dummy 250 (bump_input_dmy, bump_output_dmy).

도 5에서는 패널의 상단부 외곽에 패드부가 형성되는 것으로 도시하고 있으나, 패널의 좌우측 외곽 및 하단부 외곽에도 패드부가 형성될 수 있다.In FIG. 5, the pad portion is formed on the outer edge of the upper end of the panel, but the pad portion may be formed on the left and right outer edges and the outer edge of the lower edge of the panel.

표시 영역에 형성된 복수의 픽셀(pixel) 각각은 서로 교차하는 데이터 라인들(미도시)과 게이트 라인들(미도시)에 의해 정의된다. 상기 데이터 라인들과 상기 게이트 라인들이 교차되는 영역 마다 박막 트랜지스터(TFT: Thin Film Transistor)가 형성된다.Each of the plurality of pixels formed in the display area is defined by data lines (not shown) and gate lines (not shown) that intersect each other. A thin film transistor (TFT) is formed in an area where the data lines and the gate lines cross each other.

TFT 어레이 기판에는 복수의 픽셀이 형성되며, 상기 복수의 픽셀 각각은 서로 교차하는 데이터 라인들(미도시)과 게이트 라인들(미도시)에 의해 정의된다.A plurality of pixels are formed on the TFT array substrate, and each of the plurality of pixels is defined by data lines (not shown) and gate lines (not shown) which intersect with each other.

상기 데이터 라인들과 상기 게이트 라인들이 교차되는 영역 마다 TFT(Thin Film Transistor)가 형성된다. 또한, 복수의 픽셀 각각은 공통 전극(Vcom electrode) 및 픽셀 전극(pixel electrode)을 포함한다.A TFT (Thin Film Transistor) is formed for each region where the data lines and the gate lines cross each other. In addition, each of the plurality of pixels includes a common electrode (Vcom electrode) and a pixel electrode.

도 6을 참조하면, TFT 어레이 기판은 글래스 기판(110), 차광층(120), 버퍼층(122, buffer layer), 게이트 절연층(136, gate insulator), 데이터 컨택(145, data contact), 층간 절연층(140, ILD: Inter Layer Dielectric), 제1 보호층(150), 공통 전극(160, Vcom electrode), 터치 센싱 라인(170), 제2 보호층(180), 픽셀 전극(190, Pixel electrode) 및 액티브(130), 소스(132), 드레인(134), 게이트(138)로 이루어진 TFT를 포함한다.6, the TFT array substrate includes a glass substrate 110, a light shielding layer 120, a buffer layer 122, a gate insulator 136, a data contact 145, An insulation layer 140, a first passivation layer 150, a common electrode 160, a touch sensing line 170, a second passivation layer 180, a pixel electrode 190, a pixel electrode 190, a source 132, a drain 134, and a gate 138. The TFT 130 includes a TFT,

글래스 기판(110) 상부 중에서 TFT 영역에는 차광층(120)이 형성되고, 차광층(120)을 덮도록 버퍼층(122)이 형성된다. 차광층(120)은 몰리브덴(Mo) 또는 알루미늄(Al)으로 형성될 수 있고, 500Å의 두께를 가질 수 있다.A light shielding layer 120 is formed in the TFT region of the glass substrate 110 and a buffer layer 122 is formed to cover the light shielding layer 120. [ The light-shielding layer 120 may be formed of molybdenum (Mo) or aluminum (Al), and may have a thickness of 500 ANGSTROM.

버퍼층(122)은 무기물, 일 예로서 SiO2, 또는 SiNx로 형성될 수 있으며, 2,000Å ~ 3,000Å의 두께를 가질 수 있다.The buffer layer 122 may be formed of an inorganic material, for example, SiO 2 , or SiN x, and may have a thickness of 2,000 Å to 3,000 Å.

TFT 영역의 버퍼층(122) 상부 중에서 차광층(120)과 중첩되는 영역에 TFT의 액티브(130), 소스(132) 및 드레인(134)이 형성된다.The active region 130, the source region 132 and the drain region 134 of the TFT are formed in the region overlapping the light shielding layer 120 in the upper portion of the buffer layer 122 of the TFT region.

여기서, 액티브(130)는 저온 폴리실리콘(P-Si)으로 형성될 수 있으며, 500Å의 두께를 가질 수 있다. 소스(132) 및 드레인(134)은 액티브(130)의 반도체 레이어에 P 타입 또는 N 타입의 불순물이 도핑되어 형성될 수 있다.Here, the active 130 may be formed of low-temperature polysilicon (P-Si), and may have a thickness of 500 ANGSTROM. The source 132 and the drain 134 may be formed by doping a semiconductor layer of the active layer 130 with P type or N type impurities.

버퍼층(122)의 상부 전면에는 액티브(130), 소스(132) 및 드레인(134)을 덮도록 게이트 절연층(136)이 형성된다. 이때, 게이트 절연층(136)은 SiO2로 형성될 수 있으며, 1,300Å의 두께를 가질 수 있다.A gate insulating layer 136 is formed on the upper surface of the buffer layer 122 to cover the active layer 130, the source layer 132, and the drain layer 134. At this time, the gate insulating layer 136 may be formed of SiO 2 and may have a thickness of 1,300 Å.

한편, 게이트 절연층(136)은 TEOS(Tetra Ethyl Ortho Silicate) 또는 MTO(Middle Temperature Oxide)를 CVD(Chemical Vapor Deposition)로 증착하여 형성될 수도 있다.Meanwhile, the gate insulating layer 136 may be formed by depositing TEOS (Tetra Ethyl Ortho Silicate) or MTO (Middle Temperature Oxide) by CVD (Chemical Vapor Deposition).

게이트 절연층(136)의 상부 중에서 액티브(130)와 중첩되는 영역에는 게이트(138)가 형성된다. 이때, 게이트(138)는 알루미늄(Al) 또는 몰리브덴(Mo)으로 형성될 수 있으며, 3,000Å의 두께를 가질 수 있다.A gate 138 is formed in an area overlapping the active 130 in the upper portion of the gate insulating layer 136. At this time, the gate 138 may be formed of aluminum (Al) or molybdenum (Mo), and may have a thickness of 3,000 ANGSTROM.

이와 같이, 게이트 절연층(136)을 사이에 두고, 액티브(130), 소스(132), 드레인(134) 및 게이트(138)가 형성되어 TFT가 구성되게 된다.As described above, the active layer 130, the source 132, the drain 134, and the gate 138 are formed with the gate insulating layer 136 therebetween to constitute the TFT.

게이트 절연층(136) 상부에는 게이트(138)를 덮도록 층간 절연층(140)이 형성된다.An interlayer insulating layer 140 is formed on the gate insulating layer 136 to cover the gate 138.

이때, 층간 절연층(140)은 SiO2 또는 SiNx로 형성될 수 있으며, 6,000Å의 두께를 가질 수 있다. 다른 예로서, 층간 절연층(140)은 SiO2(3,000Å)/SiNx(3,000Å)의 구조로도 형성될 수도 있다.At this time, the interlayer insulating layer 140 may be formed of SiO 2 or SiN x, and may have a thickness of 6,000 ANGSTROM. As another example, the interlayer insulating layer 140 may also be formed with a structure of SiO 2 (3,000 Å) / SiN x (3,000 Å).

드레인(134)의 상면이 노출되도록 게이트 절연층(136) 및 층간 절연층(140)의 일부가 식각되고, 데이터 컨택(145)이 드레인(134)과 접속되도록 형성된다.A part of the gate insulating layer 136 and the interlayer insulating layer 140 is etched so that the upper surface of the drain 134 is exposed and the data contact 145 is formed to be connected to the drain 134. [

이러한, 데이터 컨택(145)은 드레인(134)과 후술되는 픽셀 전극(190)을 접속시킨다. 이때, 데이터 컨택(145)은 6,000Å의 두께를 가지도록 형성되고, 몰리브덴(Mo)/알루미늄(Al)몰리브덴(Mo)이 적층된 구조로 형성될 수 있다.The data contact 145 connects the drain 134 and the pixel electrode 190, which will be described later. At this time, the data contact 145 is formed to have a thickness of 6,000 ANGSTROM, and may be formed of a structure in which molybdenum (Mo) / aluminum (Al) molybdenum (Mo)

층간 절연층(140) 상부에는 데이터 컨택(145)을 덮도록 제1 보호층(150, PAS1)이 형성된다. 이때, 제1 보호층(150)은 포토 아크릴(photo acryl)로 형성되며, 3um의 두께를 가진다.A first passivation layer 150 (PAS1) is formed on the interlayer insulating layer 140 to cover the data contact 145. At this time, the first passivation layer 150 is formed of photo acryl and has a thickness of 3 um.

제1 보호층(150)의 상부 중에서 픽셀 영역에는 공통 전극(160, Vcom electrode)이 형성된다.A common electrode 160 (Vcom electrode) is formed in the pixel region in the upper portion of the first passivation layer 150.

이러한, 공통 전극(160)은 ITO(indium tin oxide), IZO(indium zinc oxide) 또는 ITZO(indium tin zinc oxide)와 같은 투명 전도성 물질로, 500Å의 두께를 가지도록 형성될 수 있다.The common electrode 160 may be a transparent conductive material such as indium tin oxide (ITO), indium zinc oxide (IZO), or indium tin zinc oxide (ITZO).

터치 센싱 라인(170)은 픽셀을 가로지르도록 공통 전극(160) 상부에 형성되어 인접한 픽셀들의 공통 전극(160)을 연결시킨다. 이를 통해, 공통 전극(160)이 비 표시 기간에 터치 센싱 전극의 기능을 가지게 된다.The touch sensing line 170 is formed on the common electrode 160 to cross the pixel and connects the common electrode 160 of adjacent pixels. Thus, the common electrode 160 has a function of the touch sensing electrode in the non-display period.

여기서, 터치 센싱 라인(170)은 몰리브덴(Mo) 또는 알루미늄(Al)으로 형성될 수 있으며, 1,500Å ~ 2,000Å의 두께를 가질 수 있다. 한편, 터치 센싱 라인(170)은 몰리브덴(Mo)/알루미늄(Al)/ 몰리브덴(Mo)이 적층된 구조로도 형성될 수 있다.Here, the touch sensing line 170 may be formed of molybdenum (Mo) or aluminum (Al), and may have a thickness of 1,500 Å to 2,000 Å. Meanwhile, the touch sensing line 170 may be formed of a laminated structure of molybdenum (Mo) / aluminum (Al) / molybdenum (Mo).

이러한, 터치 센싱 라인(170)은 인접한 픽셀들의 공통 전극(160)을 연결하여 터치 블록을 구성시킨다. 이때, 터치 블록은 X축 방향의 터치 위치를 검출하기 위한 터치 로우 블록(touch row block)과, Y축 방향의 터치 위치를 검출하기 위한 터치 컬럼 블록(touch column block)로 구성된다.The touch sensing line 170 connects the common electrodes 160 of adjacent pixels to form a touch block. At this time, the touch block includes a touch row block for detecting the touch position in the X-axis direction and a touch column block for detecting the touch position in the Y-axis direction.

터치 스크린이 사용자의 터치 위치를 검출하기 위해서는 X축 및 Y축의 좌표를 인식해야 함으로, 터치 로우 블록과 터치 컬럼 블록은 서로 컨택되지 않고 분리되어야 한다.In order for the touch screen to detect the user's touch position, the coordinates of the X-axis and the Y-axis must be recognized, so that the touch row block and the touch column block must be separated from each other without being contacted with each other.

이를 위해, 터치 컬럼 블록의 터치 센싱 라인(170)은 TFT 어레이 기판의 데이터 라인과 중첩되도록 형성된 도전성 라인을 이용하여 Y축 방향으로 연결되어, Y축 방향에서 사용자의 터치 위치가 인식되도록 한다.To this end, the touch sensing line 170 of the touch column block is connected in the Y-axis direction using a conductive line formed to overlap with the data line of the TFT array substrate, so that the touch position of the user is recognized in the Y-axis direction.

터치 로우 블록의 터치 센싱 라인(170)은 TFT 어레이 기판에 게이트 라인이 형성될 때 함께 형성된 게이트 메탈을 브릿지로 이용하여 터치 컬럼 블록과의 컨택을 피하고, X축 방향에서 사용자의 터치 위치가 인식되도록 한다.The touch sensing line 170 of the touch row block uses a gate metal formed as a bridge when the gate line is formed on the TFT array substrate to avoid contact with the touch column block and to allow the touch position of the user to be recognized in the X- do.

이와 같이, 터치 로우 블록과 터치 컬럼 블록이 분리되도록 하여 X축 및 Y축 방향에서 사용자의 터치 위치가 검출되도록 한다.In this manner, the touch row block and the touch column block are separated from each other to detect the touch position of the user in the X-axis and Y-axis directions.

제1 보호층(150) 상부에는 공통 전극(160) 및 터치 센싱 라인(170)을 덮도록 제2 보호층(180)이 형성된다. 이때, 제2 보호층(180)은 SiO2, 또는 SiNx로 형성될 수 있으며, 2,000Å ~ 3,000Å의 두께를 가질 수 있다.A second passivation layer 180 is formed on the first passivation layer 150 to cover the common electrode 160 and the touch sensing line 170. At this time, the second passivation layer 180 may be formed of SiO 2 or SiNx, and may have a thickness of 2,000 Å to 3,000 Å.

상기 제1 보호층(150) 중에서 데이터 컨택(145)과 중첩되는 영역에는 제1 컨택 홀(155)이 형성된다.A first contact hole 155 is formed in a region of the first passivation layer 150 that overlaps the data contact 145.

제1 컨택 홀(155)의 상부에는 제2 보호층(180)이 식각되어 제2 컨택 홀(185)이 형성된다.A second passivation layer 180 is etched on the first contact hole 155 to form a second contact hole 185.

제2 보호층(180)의 상부 중에서 픽셀 영역에 픽셀 전극(190)이 핑커(finger) 형상으로 형성된다. 그리고, 제1 컨택 홀(155) 및 제2 컨택 홀(185) 내에 픽셀 전극(190)이 형성되어 데이터 컨택(145)과 접속된다. 이러한, 컨택 구조를 통해, 데이터 컨택(145)을 경유하여 TFT의 드레인(134)과 픽셀 전극(190)이 접속된다.A pixel electrode 190 is formed in a finger shape in a pixel region in an upper portion of the second passivation layer 180. A pixel electrode 190 is formed in the first contact hole 155 and the second contact hole 185 and is connected to the data contact 145. Through this contact structure, the drain 134 of the TFT and the pixel electrode 190 are connected via the data contact 145.

이때, 픽셀 전극(190)은 ITO(indium tin oxide), IZO(indium zinc oxide) 또는 ITZO(indium tin zinc oxide)와 같은 투명 전도성 물질로, 500Å의 두께를 가지도록 형성될 수 있다The pixel electrode 190 may be formed of a transparent conductive material such as indium tin oxide (ITO), indium zinc oxide (IZO), or indium tin zinc oxide (ITZO)

상기 제2 보호층(180)과 상기 픽셀 전극(190)은 하나의 하프 톤 마스크(HTM: half tone mask)를 이용한 단일 마스크 공정을 통해 동시에 형성될 수 있다.The second passivation layer 180 and the pixel electrode 190 may be simultaneously formed through a single mask process using one half tone mask (HTM).

본 발명의 실시 예에 따른 액정 표시장치는 표시 기간에는 픽셀들의 픽셀 전극에 인가된 데이터 전압과 공통 전극에 인가된 공통 전압(Vcom)에 따라 액정층을 투과하는 광의 투과율을 조절하여 영상 신호에 따른 화상을 표시한다.The liquid crystal display according to the embodiment of the present invention adjusts the transmittance of light passing through the liquid crystal layer according to the data voltage applied to the pixel electrode of the pixels and the common voltage Vcom applied to the common electrode during the display period, And displays an image.

그리고, 비 표시 기간에는 상기 터치 센싱 라인(170)에 의해 접속된 각 픽셀의 공통 전극(160)을 터치 센싱 전극으로 구동시켜 사용자의 터치에 따른 정전용량(Ctc)의 변화를 감지한다. 그리고, 사용자의 터치에 따른 터치 정전용량과 기준 정전용량을 비교하여 터치 위치(TS)를 검출한다.During the non-display period, the common electrode 160 of each pixel connected by the touch sensing line 170 is driven by the touch sensing electrode to sense a change in the capacitance Ctc according to the user's touch. Then, the touch position (TS) is detected by comparing the touch capacitance according to the user's touch with the reference capacitance.

도 7은 본 발명의 실시 예에 따른 액정 표시장치의 패드부를 나타내는 도면이고, 도 8은 도 7에 도시된 컨택 영역을 확대하여 나타내는 도면이다.FIG. 7 is a view showing a pad portion of a liquid crystal display device according to an embodiment of the present invention, and FIG. 8 is an enlarged view of the contact region shown in FIG.

도 7 및 도 8에서는 복수의 패드부(230, 240, 250) 중에서 유닛 온-오프 패드부(230, unit_on-off_pad)를 나타내고 있다.In FIGS. 7 and 8, a unit on-off pad 230 (unit_on-off_pad) is shown among the plurality of pad units 230, 240 and 250.

도 7 및 도 8을 참조하면, 복수의 패드부(230, 240, 250) 중에서 유닛 온-오프 패드부(230, unit_on-off_pad)는 복수의 패드(232, pad) 및 픽셀 바(234, pixel bar 또는 픽셀 라인)를 포함한다.Referring to FIGS. 7 and 8, a unit on-off pad 230 of the plurality of pad units 230, 240 and 250 includes a plurality of pads 232 and a plurality of pixel bars 234, bar or pixel line).

이러한, 패널의 외곽에 형성되는 유닛 온-오프 패드부(230, unit_on-off_pad)는 픽셀을 형성하는 제조공정을 이용하여 형성되게 되는데, 제1 보호층(150, PAS1)을 넓게 식각하여 제1 컨택 홀(155)이 형성된다. 제1 컨택 홀(155) 내에 픽셀 패드와 제2 보호층(180)의 제2 컨택 홀(185)이 배열된 구조를 가진다.The unit on-off pad 230 (unit_on-off_pad) formed on the outside of the panel is formed using a manufacturing process for forming pixels. The first protection layer 150 and the PAS1 are widely etched, A contact hole 155 is formed. And has a structure in which the pixel pad and the second contact hole 185 of the second passivation layer 180 are arranged in the first contact hole 155.

제1 컨택 홀(155) 부분을 이용하여 픽셀 바(234)를 접속시키기 때문에, 제1 컨택 홀(155) 내에 복수의 픽셀 패드(242)와 제2 컨택 홀을 다수 배열하게 된다.A plurality of pixel pads 242 and a plurality of second contact holes are arranged in the first contact holes 155 because the pixel bars 234 are connected using the first contact holes 155.

또한, 유닛 온-오프 패드부(230)는 제1 컨택 홀(155) 안쪽에는 하부 메탈(270) 및 픽셀 전극(190)이 형성된다.The unit on-off pad unit 230 includes a lower metal layer 270 and a pixel electrode 190 formed inside the first contact hole 155.

여기서, 유닛 온-오프 패드부(230)의 하부 메탈(270)은 픽셀 영역에 형성된 터치 센싱 라인의 메탈과 공통 전극의 투명 메탈 중 적어도 하나로 구성될 수 있다. 그리고, 유닛 온-오프 패드부(230)의 픽셀 전극(190)은 픽셀 영역에 형성되는 픽셀 전극을 형성할 때 함께 형성된다.Here, the lower metal 270 of the unit on-off pad unit 230 may include at least one of a metal of the touch sensing line formed in the pixel region and a transparent metal of the common electrode. The pixel electrodes 190 of the unit on-off pad unit 230 are formed together when the pixel electrodes are formed in the pixel region.

픽셀 바(234)와 픽셀 패드(232)는 이격되도록 형성되어 있어 직접 연결되지 않고, 하부 메탈(270)과 컨택 패턴(260)을 통해 연결된다.The pixel bar 234 and the pixel pad 232 are formed to be spaced apart from each other and are not connected directly but are connected to the lower metal 270 through the contact pattern 260.

이를 위해, 픽셀 바(234) 상에 형성되는 제2 보호층(180)에 제2 컨택 홀(185)을 형성하고, 컨택 패턴(260)을 이용하여 픽셀 바(234)와 픽셀 패드(232)를 연결시킨다.A second contact hole 185 is formed in the second passivation layer 180 formed on the pixel bar 234 and the pixel bar 234 and the pixel pad 232 are formed using the contact pattern 260. [ .

여기서, 픽셀 영역의 공통 전극(160)과 동일 레이어 상에서 투명 전도성 물질(ITO)로 컨택 패턴(260)을 형성하며, 픽셀 패드(232)와 연결된 하부 메탈(270)에 컨택 패턴(260)을 연결시켜 픽셀 바(234)와 픽셀 패드(232)의 컨택이 이루어지도록 한다.A contact pattern 260 is formed of a transparent conductive material (ITO) on the same layer as the common electrode 160 of the pixel region and the contact pattern 260 is connected to the lower metal 270 connected to the pixel pad 232 So that the contact between the pixel bar 234 and the pixel pad 232 is made.

픽셀 바(234)는 20um의 폭 및 36um의 길이를 가지도록 형성되고, 제1 컨택 홀(155)과 중첩되지 않도록 5um의 간격을 두고 형성된다.The pixel bar 234 is formed to have a width of 20 um and a length of 36 um, and is formed at an interval of 5 um so as not to overlap with the first contact hole 155.

픽셀 바(234) 상에 형성되는 제2 컨택 홀(185)은 가로-세로 6um*6um의 크기로 형성된다.The second contact hole 185 formed on the pixel bar 234 is formed in a size of 6 um * 6 um in width-length.

유닛 온-오프 패드부(230) 내부의 제1 컨택 홀(155) 내에도 제2 컨택 홀(185)이 형성되는데, 이때 제 2 컨택 홀(185)의 사이즈를 하부 메탈(270)의 사이즈와 유사하도록 형성 한다. 이때, 하부 메탈(270)과 컨택 패턴(260)의 컨택이 원활하게 이루어질 수 있도록 제2 컨택 홀(185) 사이즈보다 편측이 10um 작도록 하부 메탈(270)을 형성한다.A second contact hole 185 is also formed in the first contact hole 155 inside the unit on-off pad unit 230. At this time, the size of the second contact hole 185 is changed to the size of the lower metal 270 . In this case, the lower metal layer 270 is formed so that one side of the second contact hole 185 is smaller than the size of the second contact hole 185 so that the contact between the lower metal layer 270 and the contact pattern 260 can be smoothly performed.

여기서, 제1 컨택 홀(155)의 경계면에서 픽셀 바(234)의 컨택이 끊어지는 것을 방지하기 위해, 하부 메탈(270)의 길이를 신장시켜 픽셀 바(234)와 픽셀 패드(232)의 컨택을 위한 브리지로 이용한다.In order to prevent the contact of the pixel bar 234 from breaking at the interface of the first contact hole 155, the length of the lower metal layer 270 is increased so that the contact between the pixel bar 234 and the pixel pad 232 As a bridge for.

픽셀 바(234)의 컨택 영역은 제조 공정 중, 클리어 영역을 이용하게 되는데, 이때, 클리어 영역은 하부 메탈(270)보다 작은 사이즈로 형성한다. 제2 보호층(180)을 에칭하여 제2 컨택 홀(185)을 형성할 때, 하부 메탈(270)이 에치 스톱(etch stop)으로 기능하게 된다.The clear region is formed in a smaller size than the lower metal 270. The contact region of the pixel bar 234 is formed by using a clear region in the manufacturing process. When the second passivation layer 180 is etched to form the second contact hole 185, the lower metal layer 270 functions as an etch stop.

각 구성의 상대 크기를 비교하면, 제1 보호층의 클리어 영역이 가장 크고, 다음으로 하부 메탈(270)이 큰 크기를 가진다. 다음으로 픽셀 전극(190)이 가장 작은 크기를 가진다. 그리고, 픽셀 전극(190)과 제2 보호층(180)의 클리어 영역은 동일한 크기를 가지게 된다(제1 보호층(PAS1)의 클리어 영역 > 하부 메탈 > 픽셀 전극 = 제2 보호층(PAS2)의 클리어 영역).When the relative sizes of the respective structures are compared, the clear area of the first protective layer is the largest, and then the bottom metal 270 has a large size. Next, the pixel electrode 190 has the smallest size. The clear areas of the pixel electrode 190 and the second passivation layer 180 have the same size (a clear region of the first passivation layer PAS1> a lower metal pixel electrode = a second passivation layer PAS2) Clear area).

유닛 FPC 패드부/유닛 FPC 쇼팅 연결부(240, unit_fpc_pad, unit_fpc_shorting) 및 범프 인풋 더미/범프 아웃풋 더미(250, bump_input_dmy, bump_output_dmy)도 상술한 유닛 온-오프 패드부(230, unit_on-off_pad)와 동일하게, 하부 메탈(270)과 컨택 패턴(260)을 브리지로 이용하여 패드 패턴들과 신호 라인(쇼팅 바)의 컨택이 이루어지도록 할 수 있다.The unit FPC pad unit / unit FPC shorting connection unit 240 (unit_fpc_pad, unit_fpc_shorting) and the bump input dummy / bump output dummy 250 (bump_input_dmy, bump_output_dmy) are also the same as the unit on-off pad unit 230 The contact between the pad patterns and the signal line (shorting bar) can be performed using the lower metal 270 and the contact pattern 260 as a bridge.

상술한, 구성을 가지는 본 발명의 실시 예에 따른 액정 표시장치의 패드부는 픽셀 바(234)에 제2 컨택 홀(185)을 형성하고, 하부 메탈(270)과 컨택 패턴(260)을 브리지로 이용하여 픽셀 바(234)와 패드 영역의 픽셀 패드(232)를 연결시킬 수 있다. 이를 통해, 하프톤 마스크를 이용하여 제2 보호층(180)과 픽셀 전극(190)을 동시에 형성하면서도, 패드 영역에의 컨택 불량을 방지할 수 있다.The pad portion of the liquid crystal display device according to the embodiment of the present invention has the second contact hole 185 formed in the pixel bar 234 and the lower metal 270 and the contact pattern 260 as a bridge To connect the pixel bar 234 to the pixel pad 232 of the pad region. Thus, the second passivation layer 180 and the pixel electrode 190 can be formed simultaneously using the halftone mask, and the contact defect in the pad region can be prevented.

도 9 내지 도 13은 본 발명의 실시 예에 따른 액정 표시장치의 제조방법을 나타내는 도면이다. 여기서, 도 9 내지 도 13은 도 7에 도시된 A1-A2 선 및 B1-B2 선에 따른 단면을 기준으로 제조공정을 도시하고 있으며, 표시 영역의 픽셀을 형성하기 위한 제조방법에 대한 도시는 생략하였다.9 to 13 are views showing a method of manufacturing a liquid crystal display device according to an embodiment of the present invention. Here, FIGS. 9 to 13 show a manufacturing process with reference to cross-sections taken along line A1-A2 and line B1-B2 shown in FIG. 7, and a manufacturing method for forming pixels in the display region is omitted Respectively.

이하, 도 9 내지 도 13을 참조하여 본 발명의 실시 예에 따른 액정 표시장치의 제조방법을 설명하기로 한다. A1-A2 선에 따른 단면도는 패드 영역 중 하나의 픽셀 패드에 해당하는 부분을 도시하고 있다. B1-B2 선에 따른 단면도는 픽셀 바의 컨택 영역을 나타내고 있다.Hereinafter, a method of manufacturing a liquid crystal display device according to an embodiment of the present invention will be described with reference to FIGS. 9 to 13. FIG. A sectional view taken along the line A1-A2 shows a portion corresponding to one pixel pad of the pad region. A sectional view along the line B1-B2 shows the contact area of the pixel bar.

도 9를 참조하면, 패드 영역 및 컨택 영역에 제1 보호층(150, PAS1)을 형성한다. 이후, 하프톤 마스크를 이용한 포토리쏘그래피 공정 및 식각 공정을 수행하여 클리어 영역을 형성한다. 제1 보호층(150, PAS1)의 클리어 영역을 통해 제1 컨택 홀(155)이 형성된다. 이때, 제1 보호층(150)은 포토 아크릴(photo acryl)로 형성될 수 있으며, 3um의 두께를 가질 수 있다.Referring to FIG. 9, a first passivation layer 150 (PAS1) is formed in a pad region and a contact region. Thereafter, a photolithography process and an etching process using a halftone mask are performed to form a clear region. The first contact hole 155 is formed through the clear region of the first passivation layer 150 (PAS1). At this time, the first passivation layer 150 may be formed of photo acryl, and may have a thickness of 3 um.

이후, 패드 영역 및 컨택 영역의 클리어 영역에 하부 메탈(270)을 형성한다. 이때, 컨택 영역에 형성되는 하부 메탈(270)은 그 길이가 신장되어 클리어 영역뿐만 아니라 노멀 영역의 제1 보호층(150) 상부에도 형성된다.Thereafter, the lower metal layer 270 is formed in the clear region of the pad region and the contact region. At this time, the lower metal layer 270 formed in the contact region is formed not only in the clear region but also in the upper portion of the first passivation layer 150 in the normal region.

이러한, 유닛 온-오프 패드부(230)의 하부 메탈(270)은 픽셀 영역에 형성되는 터치 센싱 라인의 메탈과 공통 전극의 투명 메탈 중 적어도 하나로 구성될 수 있다.The lower metal 270 of the unit on-off pad unit 230 may include at least one of a metal of a touch sensing line formed in a pixel region and a transparent metal of a common electrode.

여기서, 하부 메탈(270)은 후속 공정에서 제2 보호층이 식각되어 형성되는 제 2컨택 홀의 에치 스톱(etch stop)의 역할을 한다.Here, the lower metal layer 270 serves as an etch stop of the second contact hole formed by etching the second passivation layer in a subsequent process.

이어서, 도 10을 참조하면, 제1 보호층(150) 및 하부 메탈(270)을 덮도록 제2 보호층(180, PAS2)을 형성한다. 이때, 제2 보호층(180)은 SiO2, 또는 SiNx로 형성될 수 있으며, 2,000Å ~ 3,000Å의 두께를 가질 수 있다.Referring to FIG. 10, a second passivation layer 180 (PAS2) is formed to cover the first passivation layer 150 and the lower metal layer 270. Referring to FIG. At this time, the second passivation layer 180 may be formed of SiO 2 or SiNx, and may have a thickness of 2,000 Å to 3,000 Å.

이어서, 도 11을 참조하면, 제2 보호층(180) 상에 포토레지스트(195)를 도포한 후, 하프톤 마스크를 이용한 포토리쏘그래피 공정 및 식각 공정을 수행한다.11, a photoresist 195 is coated on the second passivation layer 180, and then a photolithography process and an etching process using a halftone mask are performed.

패드 영역에서, 하부 메탈(270)과 일부 중첩되는 영역 즉, 제1 컨택 홀(155)상의 포토레지스트(195)는 제거되어 클리어 영역으로 형성된다. 이때, 클리어 영역은 하부 메탈(270)보다는 작은 사이즈를 가지도록 형성된다.In the pad region, the region partially overlapped with the lower metal 270, that is, the photoresist 195 on the first contact hole 155 is removed and formed as a clear region. At this time, the clear area is formed to have a smaller size than the lower metal 270.

한편, 컨택 영역에서, 제1 컨택 홀(155) 상의 포토레지스트(195)는 제거되어 클리어 영역으로 형성된다.On the other hand, in the contact region, the photoresist 195 on the first contact hole 155 is removed and formed as a clear region.

그리고, 제1 보호층(150)의 노멀 영역과 중첩되는 영역의 포토레지스트(195) 중에서 하부 메탈(270)과 중첩되는 일부분은 제거되어 클리어 영역이 형성되고, 그 이외의 부분은 하프톤 영역으로 형성된다.A portion of the photoresist 195 overlapping with the normal region of the first passivation layer 150 and overlapping the bottom metal 270 is removed to form a clear region, .

이러한, 패드 영역 및 컨택 영역에 형성된 클리어 영역에 의해 제2 보호층(180)의 상부가 노출된다.The upper portion of the second passivation layer 180 is exposed by such clearance regions formed in the pad region and the contact region.

이어서, 도 12를 참조하면, 애싱 공정을 수행하여 클리어 영역에 의해 노출된 제2 보호층(180)을 제거하여 하부 메탈(270)을 노출시킨다.12, an ashing process is performed to expose the lower metal layer 270 by removing the second passivation layer 180 exposed by the clear region.

구체적으로, 패드 영역에서 클리어 영역의 제2 보호층(180)이 제거되어 제2 컨택 홀(185)이 형성된다. 제2 컨택 홀(185)에 의해 하부 메탈(270)이 노출된다.Specifically, the second protective layer 180 in the clear region in the pad region is removed, and the second contact hole 185 is formed. And the lower metal 270 is exposed by the second contact hole 185.

또한, 컨택 영역에서도 클리어 영역의 제2 보호층(180)이 제거되어 제2 컨택 홀(185)이 형성된다. 이때, 컨택 영역에 형성되는 제2 컨택 홀(185)은 도 7 및 도 8에 도시된 바와 같이, 픽셀 바(234)의 상부에 형성되어 픽셀 바(234)를 노출시키게 된다.Also, in the contact area, the second protective layer 180 in the clear area is removed to form the second contact hole 185. At this time, the second contact hole 185 formed in the contact region is formed on the pixel bar 234 to expose the pixel bar 234, as shown in FIGS.

픽셀 바(234) 상에 형성되는 제2 컨택 홀(185)은 가로-세로 6um*6um의 크기로 형성된다.The second contact hole 185 formed on the pixel bar 234 is formed in a size of 6 um * 6 um in width-length.

상기 제1 컨택 홀(155) 및 제2 컨택 홀(185)은 하프톤 마스크의 클리어 영역을 이용하여 형성된다.The first contact hole 155 and the second contact hole 185 are formed using a clear region of the halftone mask.

이어서, 도 13을 참조하면, 패드 영역 상에 ITO와 같은 투명 전도성 물질로 픽셀 전극(190)을 형성한다.Next, referring to FIG. 13, a pixel electrode 190 is formed of a transparent conductive material such as ITO on a pad region.

또한, 패드 영역의 외곽부 및 컨택 영역 상에도 ITO와 같은 투명 전도성 물질로 컨택 패턴(260)을 형성한다.Also, the contact pattern 260 is formed of a transparent conductive material such as ITO on the outer portion of the pad region and the contact region.

여기서, 컨택 영역의 픽셀 바(234)와 패드 영역의 픽셀 패드(232)는 이격되도록 형성되어 있어 직접 연결되지 않고, 하부 메탈(270)과 컨택 패턴(260)을 통해 연결된다.Here, the pixel bar 234 of the contact area and the pixel pad 232 of the pad area are formed to be spaced apart from each other and are not connected directly but connected to the lower metal 270 through the contact pattern 260.

이와 같이, 픽셀 바(234) 상에 형성되는 제2 보호층(180)에 제2 컨택 홀(185)을 형성하고, 컨택 패턴(260)을 브리지로 이용하여 픽셀 바(234)와 픽셀 패드(232)를 연결시킨다.The second contact hole 185 is formed in the second passivation layer 180 formed on the pixel bar 234 and the pixel bar 234 and the pixel pad 234 are formed using the contact pattern 260 as a bridge. 232).

이러한, 컨택 패턴(260)은 픽셀 영역의 공통 전극(160)과 동일 레이어 상에서 투명 전도성 물질(ITO)로 형성되며, 픽셀 패드(232)와 연결된 하부 메탈(270)에 컨택 패턴(260)을 연결시켜 픽셀 바(234)와 픽셀 패드(232)의 컨택이 이루어지도록 한다.The contact pattern 260 is formed of a transparent conductive material (ITO) on the same layer as the common electrode 160 of the pixel region, and the contact pattern 260 is connected to the lower metal 270 connected to the pixel pad 232 So that the contact between the pixel bar 234 and the pixel pad 232 is made.

픽셀 바(234)는 20um의 폭 및 36um의 길이를 가지도록 형성되고, 제1 컨택 홀(155)과 중첩되지 않도록 5um의 간격을 두고 형성된다.The pixel bar 234 is formed to have a width of 20 um and a length of 36 um, and is formed at an interval of 5 um so as not to overlap with the first contact hole 155.

제 2 컨택 홀(185)의 사이즈는 하부 메탈(270)의 사이즈와 유사하도록 형성된다. 하부 메탈(270)과 컨택 패턴(260)의 컨택이 원활하게 이루어질 수 있도록 제2 컨택 홀(185) 사이즈보다 편측이 10um 작도록 하부 메탈(270)을 형성한다.The size of the second contact hole 185 is formed to be similar to the size of the lower metal 270. The lower metal 270 is formed to have a size smaller by 10 mu m than the size of the second contact hole 185 so that the contact between the lower metal 270 and the contact pattern 260 can be smoothly performed.

제1 컨택 홀(155)의 경계면에서 픽셀 바(234)의 컨택이 끊어지는 것을 방지하기 위해, 컨택 영역에서 하부 메탈(270)의 길이를 신장시켜 픽셀 바(234)와 픽셀 패드(232)의 컨택을 위한 브리지로 이용하게 된다.The length of the lower metal 270 in the contact area is increased to prevent the contact between the pixel bar 234 and the pixel pad 232 at the interface of the first contact hole 155. [ It will be used as a bridge for contacts.

픽셀 바(234)의 컨택을 위한 브리지로 기능하는 하부 메탈(270)은 픽셀 바(234)의 하부까지 그 길이가 신장될 수 있다. 이때, 터치 센싱 라인의 메탈과 공통 전극의 투명 메탈을 모두 이용하여 하부 메탈(270)의 길이를 신장시킬 수도 있고, 터치 센싱 라인의 메탈과 공통 전극의 투명 메탈 중 하나만을 이용하여 하부 메탈(270)의 길이를 신장시킬 수도 있다.The bottom metal 270, which serves as a bridge for the contact of the pixel bar 234, can extend its length to the bottom of the pixel bar 234. At this time, it is possible to extend the length of the lower metal 270 by using both the metal of the touch sensing line and the transparent metal of the common electrode, or to use the transparent metal of the touch sensing line and the transparent metal of the common electrode, May be stretched.

본 발명의 구성들의 상대 크기를 비교하면, 제1 보호층의 클리어 영역이 가장 크고, 다음으로 하부 메탈(270)이 큰 크기를 가진다. 다음으로 픽셀 전극(190)이 가장 작은 크기를 가진다. 그리고, 픽셀 전극(190)과 제2 보호층(180)의 클리어 영역은 동일한 크기를 가지게 된다(제1 보호층(PAS1)의 클리어 영역 > 하부 메탈 > 픽셀 전극 = 제2 보호층(PAS2)의 클리어 영역).When the relative sizes of the structures of the present invention are compared, the clear area of the first protective layer is the largest, and the lower metal 270 has a large size. Next, the pixel electrode 190 has the smallest size. The clear areas of the pixel electrode 190 and the second passivation layer 180 have the same size (a clear region of the first passivation layer PAS1> a lower metal pixel electrode = a second passivation layer PAS2) Clear area).

본 발명의 다른 실시 예에서, 유닛 FPC 패드부/유닛 FPC 쇼팅 연결부(240, unit_fpc_pad, unit_fpc_shorting) 및 범프 인풋 더미/범프 아웃풋 더미(250, bump_input_dmy, bump_output_dmy)도 상술한 유닛 온-오프 패드부(230, unit_on-off_pad)와 동일하게, 하부 메탈(270)과 컨택 패턴(260)을 브리지로 이용하여 패드 패턴들과 신호 라인(쇼팅 바)의 컨택이 이루어지도록 할 수 있다.In another embodiment of the invention, the unit FPC pad / unit FPC shorting connections 240 (unit_fpc_pad, unit_fpc_shorting) and the bump input dummy / bump output dummy 250 (bump_input_dmy, bump_output_dmy) , unit_on-off_pad), the contact between the pad patterns and the signal line (shorting bar) can be performed using the lower metal 270 and the contact pattern 260 as a bridge.

패드 영역에 형성되는 제2 보호층(180)의 제2 컨택 홀(185) 및 픽셀 패드(232)의 사이지는 변경될 수 있으며, 프로브 팁(probe tip)으로 검사가 가능한 수준의 사이즈이면 된다.The size of the second contact hole 185 and the pixel pad 232 of the second passivation layer 180 formed in the pad region may be changed and may be of a size capable of being inspected with a probe tip.

상술한 본 발명의 실시 예에 따른 액정 표시장치와 이의 제조방법은 하프톤 마스크(Half tone mask)를 이용한 단일 마스크 공정으로 제2 보호층(180)과 픽셀 전극(190)을 동시에 형성하여 제조 효율을 높일 수 있다.The liquid crystal display device and the method of manufacturing the same according to the embodiment of the present invention can be realized by simultaneously forming the second passivation layer 180 and the pixel electrode 190 by a single mask process using a half tone mask, .

또한, 픽셀 전극(190)의 형성 시, 리프트 오프(lift off) 공정에 의한 픽셀 전극(190)의 유실로 인해 발생되는 패드 영역에서 픽셀 바(234)가 단선되는 것을 방지할 수 있다. 이를 통해, 패드부에 형성되는 픽셀 바의 컨택 성능을 향상시킬 수 있다.In addition, when forming the pixel electrode 190, it is possible to prevent the pixel bar 234 from being broken in the pad region caused by the loss of the pixel electrode 190 by the lift-off process. Thus, the contact performance of the pixel bar formed in the pad portion can be improved.

본 발명이 속하는 기술분야의 당 업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다.It will be understood by those skilled in the art that the present invention can be embodied in other specific forms without departing from the spirit or essential characteristics thereof. It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive.

본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.The scope of the present invention is defined by the appended claims rather than the detailed description and all changes or modifications derived from the meaning and scope of the claims and their equivalents are to be construed as being included within the scope of the present invention do.

100: 표시 영역 200: 비 표시 영역
110: 글래스 기판 120: 차광층
122: 버퍼층 130: 액티브
132: 소스 134: 드레인
136: 게이트 절연층 138: 게이트
140: 층간 절연층 145: 데이터 컨택
150: 제1 보호층 155: 제1 컨택 홀
160: 공통 전극 170: 터치 센싱 라인
180: 제2 보호층 185: 제2 컨택 홀
190: 픽셀 전극 195: 포토레지스트
230: 유닛 온-오프 패드부 232: 픽셀 패드
234: 픽셀 바 260: 컨택 패턴
270: 하부 메탈
240: 유닛 FPC 패드부/유닛 FPC 쇼팅 연결부
250: 범프 인풋 더미/범프 아웃풋 더미100: display area 200: non-display area
110: glass substrate 120: shielding layer
122: buffer layer 130: active
132: source 134: drain
136: gate insulating layer 138: gate
140: interlayer insulating layer 145: data contact
150: first protection layer 155: first contact hole
160: common electrode 170: touch sensing line
180: second protection layer 185: second contact hole
190: pixel electrode 195: photoresist
230: unit on-off pad unit 232: pixel pad
234: Pixel bar 260: Contact pattern
270: Lower metal
240: Unit FPC pad part / unit FPC shorting part
250: Bump input stack / bump output stack

Claims (15)

픽셀 패드가 형성된 패드 영역 및 픽셀 바가 형성된 컨택 영역을 포함하는 패드부가 패널 외곽부에 형성되는 액정 표시장치에 있어서,
상기 패드 영역의 제1 컨택 홀 영역과, 상기 컨택 영역의 제1 컨택 홀 영역 및 제1 보호층 상부에 형성된 하부 메탈;
상기 제1 보호층 및 하부 메탈을 덮도록 형성된 제2 보호층;
상기 패드 영역에서 하부 메탈과 중첩되는 영역의 제2 보호층 및 상기 컨택 영역의 컨택 바와 중첩되는 영역에 제2 보호층을 제거하여 형성된 제2 컨택 홀;
상기 패드 영역에 투명 전도성 물질로 상기 하부 메탈 상부에 형성된 픽셀 전극; 및
상기 컨택 영역에 투명 전도성 물질로 상기 하부 메탈 상부에 형성된 컨택 패턴을 포함하고,
상기 패드 영역의 픽셀 패드와 상기 컨택 영역의 픽셀 바는 상기 하부 메탈이 브리지로 기능하여 연결되고,
상기 컨택 패턴은 픽셀 영역의 공통 전극과 동일 레이어 상에 형성되고,
상기 컨택 패턴은 상기 픽셀 패드와 연결된 상기 하부 메탈에 연결되어 상기 픽셀 바와 상기 픽셀 패드의 컨택이 이루어지도록 하는 것을 특징으로 하는 액정 표시장치.A pad portion including a pad region formed with a pixel pad and a contact region formed with a pixel bar,
A lower metal formed on the first contact hole region of the pad region, the first contact hole region of the contact region, and the first passivation layer;
A second passivation layer formed to cover the first passivation layer and the bottom metal;
A second contact hole formed in the pad region by removing the second passivation layer in a region overlapping the lower metal and the second passivation layer and the contact bar of the contact region;
A pixel electrode formed on the lower metal layer with a transparent conductive material in the pad region; And
And a contact pattern formed on the lower metal with a transparent conductive material in the contact region,
Wherein the pixel pad of the pad region and the pixel bar of the contact region are connected by the lower metal functioning as a bridge,
The contact pattern is formed on the same layer as the common electrode of the pixel region,
Wherein the contact pattern is connected to the lower metal connected to the pixel pad so as to make contact between the pixel and the pixel pad. 제 1 항에 있어서,
상기 픽셀 바 상에 형성된 제2 컨택 홀은 가로 6um 및 세로 6um의 크기로 형성된 것을 특징으로 하는 액정 표시장치.The method according to claim 1,
And the second contact hole formed on the pixel bar has a size of 6 mu m and 6 mu m. 제 1 항에 있어서,
상기 픽셀 바는 20um의 폭 및 36um의 길이를 가지도록 형성되고,
상기 픽셀 바는 상기 제1 컨택 홀로부터 5um 거리를 두고 이격되도록 형성된 것을 특징으로 하는 액정 표시장치.The method according to claim 1,
The pixel bar is formed to have a width of 20 um and a length of 36 um,
And the pixel bar is spaced apart from the first contact hole by 5 m. 제 1 항에 있어서,
상기 하부 메탈의 사이즈는 상기 제2 컨택 홀의 편측보다 10um 작도록 형성된 것을 특징으로 하는 액정 표시장치.The method according to claim 1,
And a size of the lower metal is smaller than a side of the second contact hole by 10 mu m. 제 1 항에 있어서,
상기 패드부는 유닛 온-오프 패드부, 유닛 FPC 패드/유닛 FPC 쇼팅 연결부(unit_fpc_pad, unit_fpc_shorting) 및 범프 인풋 더미/범프 아웃풋 더미를 포함하는 것을 특징으로 하는 액정 표시장치.The method according to claim 1,
Wherein the pad portion includes a unit on-off pad portion, a unit FPC pad / unit FPC shorting connection portion (unit_fpc_pad, unit_fpc_shorting), and a bump input dummy / bump output dummy. 픽셀 패드가 형성된 패드 영역 및 픽셀 바가 형성된 컨택 영역을 포함하는 패드부가 패널 외곽부에 형성되는 액정 표시장치의 제조방법에 있어서,
상기 패드 영역 및 컨택 영역에 제1 보호층을 형성하고, 상기 제1 보호층의 일부를 제거하여 제1 컨택 홀을 형성하는 단계;
상기 패드 영역의 제1 컨택 홀 영역에 하부 메탈을 형성하고, 상기 컨택 영역의 제1 컨택 홀 영역 및 제1 보호층 상부에 하부 메탈을 형성하는 단계;
상기 제1 보호층 및 하부 메탈을 덮도록 제2 보호층을 형성하는 단계;
상기 패드 영역에서 하부 메탈과 중첩되는 영역의 제2 보호층 및 상기 컨택 영역의 컨택 바와 중첩되는 영역에 제2 보호층을 제거하여 제2 컨택 홀을 형성하는 단계;
상기 패드 영역에 투명 전도성 물질을 도포하여 픽셀 전극을 형성하는 단계; 및
상기 컨택 영역에 투명 전도성 물질을 도포하여 컨택 패턴을 형성하는 단계를 포함하고,
상기 하부 메탈을 브리지로 이용하여 상기 패드 영역의 픽셀 패드와 상기 컨택 영역의 픽셀 바를 연결시키고,
상기 컨택 패턴은 픽셀 영역의 공통 전극과 동일 레이어 상에 형성되고,
상기 컨택 패턴은 상기 픽셀 패드와 연결된 상기 하부 메탈에 연결되어 상기 픽셀 바와 상기 픽셀 패드의 컨택이 이루어지도록 하는 것을 특징으로 하는 액정 표시장치의 제조방법.A method of manufacturing a liquid crystal display device, wherein a pad portion including a pad region in which a pixel pad is formed and a contact region in which a pixel bar is formed is formed on a panel outer frame,
Forming a first passivation layer in the pad region and the contact region and removing a portion of the first passivation layer to form a first contact hole;
Forming a bottom metal in the first contact hole region of the pad region and forming a bottom metal on the first contact hole region and the first passivation layer of the contact region;
Forming a second passivation layer to cover the first passivation layer and the bottom metal;
Forming a second contact hole by removing a second protective layer in a second protective layer in a region overlapping the lower metal in the pad region and a region overlapping the contact bar in the contact region;
Forming a pixel electrode by applying a transparent conductive material to the pad region; And
Applying a transparent conductive material to the contact region to form a contact pattern,
Connecting the pixel pad of the pad region and the pixel bar of the contact region using the lower metal as a bridge,
The contact pattern is formed on the same layer as the common electrode of the pixel region,
Wherein the contact pattern is connected to the lower metal connected to the pixel pad so as to make contact between the pixel and the pixel pad. 제 6 항에 있어서,
상기 제1 컨택 홀 및 제2 컨택 홀은 하프톤 마스크의 클리어 영역을 이용하여 형성되는 것을 특징으로 하는 액정 표시장치의 제조방법.The method according to claim 6,
Wherein the first contact hole and the second contact hole are formed using a clear region of a halftone mask. 제 6 항에 있어서,
상기 픽셀 바 상에 형성된 제2 컨택 홀은 가로 6um 및 세로 6um의 크기로 형성되는 것을 특징으로 하는 액정 표시장치의 제조방법.The method according to claim 6,
And a second contact hole formed on the pixel bar is formed in a size of 6 mu m in width and 6 mu m in length. 제 6 항에 있어서,
상기 픽셀 바는 20um의 폭 및 36um의 길이를 가지도록 형성되고,
상기 픽셀 바는 상기 제1 컨택 홀로부터 5um 거리를 두고 이격되도록 형성되는 것을 특징으로 하는 액정 표시장치의 제조방법.The method according to claim 6,
The pixel bar is formed to have a width of 20 um and a length of 36 um,
Wherein the pixel bar is spaced apart from the first contact hole by 5 mu m. 제 6 항에 있어서,
상기 하부 메탈의 사이즈는 상기 제2 컨택 홀의 편측보다 10um 작도록 형성되는 것을 특징으로 하는 액정 표시장치의 제조방법.The method according to claim 6,
And the lower metal is formed to have a size smaller by 10 mu m than one side of the second contact hole. 제 6 항에 있어서,
상기 하부 메탈은 표시 영역에 형성되는 터치 센싱 라인의 메탈과 공통 전극의 투명 메탈 중 적어도 하나로 형성되는 것을 특징으로 하는 액정 표시장치의 제조방법.The method according to claim 6,
Wherein the lower metal is formed of at least one of a metal of a touch sensing line formed in a display area and a transparent metal of a common electrode. 제 6 항에 있어서,
상기 패드부는 유닛 온-오프 패드부, 유닛 FPC 패드/유닛 FPC 쇼팅 연결부(unit_fpc_pad, unit_fpc_shorting) 및 범프 인풋 더미/범프 아웃풋 더미를 포함하는 것을 특징으로 하는 액정 표시장치의 제조방법.The method according to claim 6,
Wherein the pad portion includes a unit on-off pad portion, a unit FPC pad / unit FPC shorting connection portion (unit_fpc_pad, unit_fpc_shorting), and a bump input dummy / bump output dummy. 제 6 항에 있어서,
상기 제2 컨택 홀은 프로브 팁(probe tip)으로 검사가 가능한 크기를 가지도록 형성되는 것을 특징으로 하는 액정 표시장치의 제조방법.The method according to claim 6,
Wherein the second contact hole is formed to have a size capable of being inspected by a probe tip. 제 6 항에 있어서,
상기 하부 메탈은 상기 제2 보호층의 식각 시 에치 스톱(etch stop)으로 기능하는 것을 특징으로 하는 액정 표시장치의 제조방법.The method according to claim 6,
Wherein the lower metal acts as an etch stop when etching the second passivation layer. ≪ RTI ID = 0.0 > 15. < / RTI > 제 6 항에 있어서,
상기 제2 컨택 홀을 형성하는 공정에 있어서,
상기 제2 보호층 상에 포토레지스트를 도포한 후, 하프톤 마스크를 이용한 포토리쏘그래피 공정 및 식각 공정을 수행하여 노멀 영역, 하프톤 영역 및 클리어 영역을 형성하는 단계를 더 포함하고,
상기 클리어 영역을 통해 상기 제2 보호층을 제거하여 상기 제2 컨택 홀을 형성하는 것을 특징으로 하는 액정 표시장치의 제조방법.The method according to claim 6,
In the step of forming the second contact hole,
Forming a normal region, a halftone region and a clear region by performing a photolithography process and an etching process using a halftone mask after applying a photoresist on the second passivation layer,
And removing the second protective layer through the clear region to form the second contact hole.
KR1020110097759A 2011-09-27 2011-09-27 Liquid crystal display device and method for manufacturing the same KR101863148B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020110097759A KR101863148B1 (en) 2011-09-27 2011-09-27 Liquid crystal display device and method for manufacturing the same
US13/627,589 US9720295B2 (en) 2011-09-27 2012-09-26 Liquid crystal display device and method for manufacturing the same
US15/647,215 US10437118B2 (en) 2011-09-27 2017-07-11 Liquid crystal display device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110097759A KR101863148B1 (en) 2011-09-27 2011-09-27 Liquid crystal display device and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20130033828A KR20130033828A (en) 2013-04-04
KR101863148B1 true KR101863148B1 (en) 2018-06-01

Family

ID=48436127

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110097759A KR101863148B1 (en) 2011-09-27 2011-09-27 Liquid crystal display device and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR101863148B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018081953A1 (en) * 2016-11-02 2018-05-11 Boe Technology Group Co., Ltd. Array substrate, display panel and display apparatus having the same, and fabricating method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100271038B1 (en) * 1997-09-12 2000-11-01 구본준, 론 위라하디락사 A manufacturing method of shorting bar probing and electrical state and a structure of an lcd comprising the shorting bar
KR101421166B1 (en) * 2007-03-02 2014-07-18 엘지디스플레이 주식회사 Method of fabricating liquid crystal display device
JP4487318B2 (en) * 2007-07-26 2010-06-23 エプソンイメージングデバイス株式会社 Liquid crystal display device and manufacturing method thereof
KR101695285B1 (en) * 2009-12-22 2017-01-24 엘지디스플레이 주식회사 Liquid Crystal Display Device and Method for Manufacturing the Same

Also Published As

Publication number Publication date
KR20130033828A (en) 2013-04-04

Similar Documents

Publication Publication Date Title
US10437118B2 (en) Liquid crystal display device and method for manufacturing the same
US11237421B2 (en) Display device
TWI452384B (en) Liquid crystal display device with a built-in touch screen and method for manufacturing the same
KR101936773B1 (en) Method for manufacturing liquid crystal display device
TWI454789B (en) Liquid crystal display device with a built-in touch screen and method for manufacturing the same
KR101749146B1 (en) Liquid crystal display device with a built-in touch screen and method for manufacturing the same
KR101887371B1 (en) Liquid crystal display device and method for manufacturing the same
KR101608637B1 (en) Liquid crystal display device with a built-in touch screen and method for manufacturing the same
TWI449088B (en) Liquid crystal display device and method for manufacturing the same
JP5392670B2 (en) Liquid crystal display device and manufacturing method thereof
KR20120119369A (en) Touch sensor in-cell type liquid crystal display device and method of fabricating the same
KR20110075411A (en) Touch sensor in-cell type liquid crystal display device and method of fabricating the same
KR20110105653A (en) In-plane switching mode liquid crystal display device having touch sensing function and method of fabricating the same
KR20120119368A (en) Touch sensor in-cell type liquid crystal display device and method of fabricating the same
KR20140138472A (en) Liquid crystal display device and method for manufacturing the same
KR101885642B1 (en) Liquid crystal display device and method for manufacturing the same
KR102092844B1 (en) Liquid crystal display device and method of manufacturing the same
KR101863153B1 (en) Liquid crystal display device and method for manufacturing the same
KR102044199B1 (en) Liquid crystal display device and method of manufacturing the same
KR101863148B1 (en) Liquid crystal display device and method for manufacturing the same
KR101943019B1 (en) Liquid crystal display device and method for manufacturing the same
KR20060068442A (en) Tft substrate for display apparatus and making method of the same
KR101946901B1 (en) Liquid crystal display apparatus and method for manufacturing the same
KR101962917B1 (en) Liquid crystal display apparatus and method for manufacturing the same
KR20120015555A (en) Array substrate for liquid crystal display device and method of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant