KR101763233B1 - 온도 종속적 증폭기 바이어싱 - Google Patents

온도 종속적 증폭기 바이어싱 Download PDF

Info

Publication number
KR101763233B1
KR101763233B1 KR1020167022218A KR20167022218A KR101763233B1 KR 101763233 B1 KR101763233 B1 KR 101763233B1 KR 1020167022218 A KR1020167022218 A KR 1020167022218A KR 20167022218 A KR20167022218 A KR 20167022218A KR 101763233 B1 KR101763233 B1 KR 101763233B1
Authority
KR
South Korea
Prior art keywords
current
slope
temperature
bias circuit
ptat
Prior art date
Application number
KR1020167022218A
Other languages
English (en)
Other versions
KR20160108511A (ko
Inventor
정동 박
쳉-한 왕
홍 선 김
모함매드 바허 바히드 파르
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20160108511A publication Critical patent/KR20160108511A/ko
Application granted granted Critical
Publication of KR101763233B1 publication Critical patent/KR101763233B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/303—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/372—Noise reduction and elimination in amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

장치는, 제 1 기울기에 따라 온도에 의하여 변하는 제 1 전류를 생성하도록 구성된 제 1 바이어스 회로를 포함한다. 장치는 또한, 제 2 기울기에 따라 온도에 의하여 변하는 제 2 전류를 생성하도록 구성된 제 2 바이어스 회로를 포함한다. 장치는, 제 1 바이어스 회로의 출력에 응답적인 트랜스컨덕턴스 스테이지를 포함하는 저잡음 증폭기를 더 포함한다. 장치는 또한, 저잡음 증폭기의 출력에 커플링되고 제 2 바이어스 회로의 출력에 응답적인 부하를 포함한다.

Description

온도 종속적 증폭기 바이어싱{TEMPERATURE DEPENDENT AMPLIFIER BIASING}
관련 출원들에 대한 상호-인용
[0001] 본 출원은, 공동으로 소유되고 2014년 1월 17일자로 출원된 미국 정식 특허 출원 번호 14/158,318에 대한 우선권을 주장하며, 위 특허 출원의 내용들은 본원에 인용에 의해 그 전체가 명시적으로 통합된다.
분야
[0002] 본 개시내용은 일반적으로, 이득 변동(gain variation)을 감소시키는 것에 관련된다.
[0003] 기술 진보들은 더 작고 더 강력한 컴퓨팅 디바이스들을 야기했다. 예컨대, 작고, 가볍고, 그리고 사용자들에 의해 쉽게 휴대되는 무선 컴퓨팅 디바이스들, 예컨대, 휴대용 무선 전화들, PDA(personal digital assistant)들, 및 페이징 디바이스들을 비롯해 다양한 휴대용 퍼스널 컴퓨팅 디바이스들이 현재 존재한다. 더욱 구체적으로, 휴대용 무선 전화들, 예컨대, 셀룰러 전화들 및 인터넷 프로토콜(IP:Internet protocol) 전화들은, 무선 네트워크들을 통해 음성 및 데이터 패킷들을 통신할 수 있다. 추가로, 많은 이러한 무선 전화들은 그 안에 통합되는 다른 타입들의 디바이스들을 포함한다. 예컨대, 무선 전화는 또한, 디지털 스틸 카메라, 디지털 비디오 카메라, 디지털 기록기, 및 오디오 파일 플레이어를 포함할 수 있다. 또한, 이러한 무선 전화들은 소프트웨어 애플리케이션들, 예컨대, 인터넷에 액세스하기 위해 사용될 수 있는 웹 브라우저 애플리케이션을 비롯해 실행가능한 명령들을 프로세싱할 수 있다. 따라서, 이들 무선 전화들은 상당한 컴퓨팅 능력들을 포함할 수 있다.
[0004] 무선 전화들은 수신기에서 신호들을 수신할 수 있다. 수신기는 안테나로부터 수신된 신호들을 증폭시키기 위한 저잡음 증폭기(LNA:low noise amplifier)를 포함할 수 있다. LNA의 이득 및/또는 LNA의 잡음 지수는 온도의 변화들에 의하여 변할 수 있다. 이득 및 잡음 지수의 변동은 매우 민감한 수신기들에서 바람직하지 않다. 변동을 감소시키기 위하여, PTAT(proportional-to-absolute temperature) 기준 전류가 LNA에 제공될 수 있다. 온도에 대한 PTAT 기준 전류의 기울기는 PTAT 기준 전류를 생성하기 위해 사용되는 두 개의 다이오드들의 사이즈 비율과 연관될 수 있다. 그러나, PTAT 기준 전류의 최적 기울기는 계산하기 어려울 수 있고, LNA의 설계 스테이지의 완료 때까지 결정가능하지 않을 수 있다. 부가적으로, PTAT 기준 전류를 LNA에 제공하는 것은 낮은 온도들에서 수신기에서의 불안정성을 막지 못할 수 있다.
[0005] 도 1은 무선 시스템과 통신하는 무선 디바이스를 도시한다;
[0006] 도 2는 도 1의 무선 디바이스의 블록도를 도시한다;
[0007] 도 3은 저잡음 증폭기의 이득 분산(variance) 및/또는 잡음 지수 분산을 감소시키도록 동작가능한 회로의 예시적 실례 실시예이다;
[0008] 도 4는 기울기-조정가능한 PTAT(proportional-to-absolute temperature) 전류를 생성하도록 동작가능한 바이어스 회로의 예시적 실례 실시예이다;
[0009] 도 5는 구분적 선형 기울기들을 갖는 기준 전류들을 생성하도록 구성된 전류 소스들의 예시적 실시예들을 묘사한다;
[0010] 도 6은 고정-기울기 PTAT 기준 전류들 및 다중-기울기 PTAT 기준 전류들에 대한 잡음 지수 이득들을 묘사하는 차트들을 예시한다; 그리고
[0011] 도 7은 저잡음 증폭기의 이득 분산 및/또는 잡음 지수 분산을 감소시키기 위한 방법의 예시적 실시예를 예시하는 흐름차트이다.
[0012] 하기에서 설명되는 상세한 설명은 본 개시내용의 예시적 설계들의 설명으로서 의도되며, 본 개시내용이 실시될 수 있는 유일한 설계들을 표현하는 것으로 의도되지 않는다. "예시적"이란 용어는 본원에서, "예, 사례, 또는 실례로서의 역할을 하는"을 의미하기 위해 사용된다. "예시적"으로서 본원에서 설명되는 임의의 설계가 반드시 다른 설계들보다 바람직하거나 또는 유리한 것으로 이해되지 않아야 한다. 상세한 설명은 본 개시내용의 예시적 설계들의 완전한 이해를 제공하는 목적을 위해 특정 상세들을 포함한다. 본원에 설명되는 예시적 설계들이 이들 특정 상세들 없이 실시될 수 있음이 당업자들에게 명백할 것이다. 일부 사례들에서, 잘 알려진 구조들 및 디바이스들은 본원에 제시되는 예시적 설계들의 신규성을 모호하게 하는 것을 회피하기 위하여 블록도 형태로 도시된다.
[0013] 도 1은 무선 통신 시스템(120)과 통신하는 무선 디바이스(110)를 도시한다. 무선 통신 시스템(120)은 LTE(Long Term Evolution) 시스템, CDMA(Code Division Multiple Access) 시스템, GSM(Global System for Mobile Communications) 시스템, WLAN(wireless local area network) 시스템, 또는 어떤 다른 무선 시스템일 수 있다. CDMA 시스템은 WCDMA(Wideband CDMA), CDMA 1X, EVDO(Evolution-Data Optimized), TD-SCDMA(Time Division Synchronous CDMA), 또는 CDMA의 어떤 다른 버전을 구현할 수 있다. 단순성을 위해, 도 1은 두 개의 기지국들(130 및 132) 및 하나의 시스템 제어기(140)를 포함하는 무선 통신 시스템(120)을 도시한다. 일반적으로, 무선 시스템은 임의의 수의 기지국들, 및 네트워크 엔티티들의 임의의 세트를 포함할 수 있다.
[0014] 무선 디바이스(110)는 또한, 사용자 장비(UE:user equipment), 모바일 스테이션, 단말, 액세스 단말, 가입자 유닛, 스테이션 등으로 지칭될 수 있다. 무선 디바이스(110)는 셀룰러 폰, 스마트폰, 태블릿, 무선 모뎀, PDA(personal digital assistant), 핸드헬드 디바이스, 랩톱 컴퓨터, 스마트북, 넷북, 코드리스 폰, WLL(wireless local loop) 스테이션, 블루투스 디바이스 등일 수 있다. 무선 디바이스(110)는 무선 통신 시스템(120)과 통신할 수 있다. 무선 디바이스(110)는 또한, 브로드캐스트 스테이션들(예컨대, 브로드캐스트 스테이션(134))로부터의 신호들, 하나 또는 그 초과의 GNSS(global navigation satellite system)들의 위성들(예컨대, 위성(150))로부터의 신호들 등을 수신할 수 있다. 무선 디바이스(110)는 무선 통신을 위한 하나 또는 그 초과의 라디오 기술들, 예컨대, LTE, WCDMA, CDMA 1X, EVDO, TD-SCDMA, GSM, 802.11 등을 지원할 수 있다.
[0015] 도 2는 도 1의 무선 디바이스(110)의 예시적 설계의 블록도를 도시한다. 이 예시적 설계에서, 무선 디바이스(110)는 일차 안테나(210)에 커플링된 트랜시버(220), 이차 안테나(212)에 커플링된 트랜시버(222), 및 데이터 프로세서/제어기(280)를 포함한다. 트랜시버(220)는 다수의 주파수 대역들, 다수의 라디오 기술들, 캐리어 어그리게이션(aggregation) 등을 지원하기 위해 다수(K)의 수신기들(230pa 내지 230pk) 및 다수(K)의 송신기들(250pa 내지 250pk)을 포함한다. 트랜시버(222)는 다수의 주파수 대역들, 다수의 라디오 기술들, 캐리어 어그리게이션, 수신 다이버시티, 다수의 송신 안테나들로부터 다수의 수신 안테나들로의 다중입력 다중출력(MIMO:multiple-input multiple-output) 송신 등을 지원하기 위해 다수(L)의 수신기들(230sa 내지 230sl) 및 다수(L)의 송신기들(250sa 내지 250sl)을 포함한다.
[0016] 도 2에 도시된 예시적 설계에서, 각각의 수신기(230)는 LNA(240) 및 수신 회로들(242)을 포함한다. 데이터 수신을 위해, 안테나(210)는 기지국들 및/또는 다른 송신기 스테이션들로부터 신호들을 수신하고, 수신된 RF 신호를 제공하며, 이 수신된 RF 신호는 안테나 인터페이스 회로(224)를 통해 라우팅되고, 선택된 수신기에 입력 RF 신호로서 제시된다. 안테나 인터페이스 회로(224)는 스위치들, 듀플렉서들, 송신 필터들, 수신 필터들, 매칭 회로들 등을 포함할 수 있다. 하기의 설명은, 수신기(230pa)가 선택된 수신기라고 가정한다. 수신기(230pa) 내에서, LNA(240pa)는 입력 RF 신호를 증폭시키고, 출력 RF 신호를 제공한다. 수신 회로들(242pa)은 출력 RF 신호를 RF로부터 베이스밴드로 하향변환하고, 하향변환된 신호를 증폭 및 필터링하며, 그리고 아날로그 입력 신호를 데이터 프로세서(280)에 제공한다. 수신 회로들(242pa)은 믹서들, 필터들, 증폭기들, 매칭 회로들, 오실레이터, 로컬 오실레이터(LO:local oscillator) 생성기, 위상 고정 루프(PLL:phase locked loop) 등을 포함할 수 있다. 트랜시버들(220 및 222)의 각각의 나머지 수신기(230)는 수신기(230pa)와 유사한 방식으로 동작할 수 있다.
[0017] 도 2에 도시된 예시적 설계에서, 각각의 송신기(250)는 송신 회로들(252) 및 전력 증폭기(PA:power amplifier)(254)를 포함한다. 데이터 송신을 위해, 데이터 프로세서(280)는 송신될 데이터를 프로세싱(예컨대, 인코딩 및 변조)하고, 아날로그 출력 신호를 선택된 송신기에 제공한다. 하기의 설명은, 송신기(250pa)가 선택된 송신기라고 가정한다. 송신기(250pa) 내에서, 송신 회로들(252pa)은 아날로그 출력 신호를 증폭시키고, 필터링하고, 베이스밴드로부터 RF로 상향변환하며, 그리고 변조된 RF 신호를 제공한다. 송신 회로들(252pa)은 증폭기들, 필터들, 믹서들, 매칭 회로들, 오실레이터, LO 생성기, PLL 등을 포함할 수 있다. PA(254pa)는 변조된 RF 신호를 수신 및 증폭시키고, 그리고 적절한 출력 전력 레벨을 갖는 송신 RF 신호를 제공한다. 송신 RF 신호는 안테나 인터페이스 회로(224)를 통해 라우팅되고, 안테나(210)를 통해 송신된다. 트랜시버들(220 및 222)의 각각의 나머지 송신기(250)는 송신기(250pa)와 유사한 방식으로 동작할 수 있다.
[0018] 도 2는 수신기(230) 및 송신기(250)의 예시적 설계를 도시한다. 수신기 및 송신기는 또한, 도 2에 도시되지 않은 다른 회로들, 예컨대, 필터들, 매칭 회로들 등을 포함할 수 있다. 트랜시버들(220 및 222)의 일부 또는 전부는 하나 또는 그 초과의 아날로그 집적 회로(IC:integrated circuit)들, RF IC들(RFIC들), 믹싱된-신호 IC들 등 상에 구현될 수 있다. 예컨대, LNA들(240) 및 수신 회로들(242)은 RFIC 등일 수 있는 하나의 모듈 상에 구현될 수 있다. 트랜시버들(220 및 222)의 회로들은 또한, 다른 방식들로 구현될 수 있다.
[0019] 데이터 프로세서/제어기(280)는 무선 디바이스(110)에 대한 다양한 기능들을 수행할 수 있다. 예컨대, 데이터 프로세서(280)는 수신기들(230)을 통해 수신되고 있는 데이터 및 송신기들(250)을 통해 송신되고 있는 데이터에 대한 프로세싱을 수행할 수 있다. 제어기(280)는 트랜시버들(220 및 222) 내의 다양한 회로들의 동작을 제어할 수 있다. 메모리(282)는 데이터 프로세서/제어기(280)에 대한 프로그램 코드들 및 데이터를 저장할 수 있다. 데이터 프로세서/제어기(280)는 하나 또는 그 초과의 주문형 집적 회로(ASIC:application specific integrated circuit)들 및/또는 다른 IC들 상에 구현될 수 있다.
[0020] 무선 디바이스(110)는 다수의 대역 그룹들, 다수의 라디오 기술들, 및/또는 다수의 안테나들을 지원할 수 있다. 무선 디바이스(110)는, 다수의 대역 그룹들, 다수의 라디오 기술들, 및/또는 다수의 안테나들을 통한 수신을 지원하기 위해, 다수의 LNA들을 포함할 수 있다.
[0021] 도 3을 참조하면, 저잡음 증폭기(LNA)의 이득 분산 및/또는 잡음 지수 분산을 감소시키도록 동작가능한 회로(300)의 예시적 실례 실시예가 도시된다. 회로(300)는 도 1-도 2의 무선 디바이스(110)에 포함될 수 있다. 회로(300)는 제 1 디바이스(302), 제 2 디바이스(304), 제 1 바이어스 회로(306), 및 제 2 바이어스 회로(308)를 포함한다. 제 1 디바이스(302)는 트랜스컨덕턴스(gm) 스테이지를 갖는 LNA에 대응할 수 있고, 제 2 디바이스(304)는 선택도 부스팅 회로를 갖는 부하에 대응할 수 있다. 선택도 부스팅 회로는 액티브 회로 및 적어도 하나의 패시브 회로 엘리먼트를 포함할 수 있다. 예시적 실시예에서, 제 1 디바이스(302)는 도 2의 LNA들(240pa, 240pk, 240sa, 240sl) 중 적어도 하나에 대응할 수 있다. 다른 예시적 실시예들에서, 제 1 디바이스(302)는 전력 증폭기, 라디오 주파수(RF:radio frequency) 전력 증폭기, 차분 전력 증폭기, 차분 LNA, 또는 차분 RF 전력 증폭기에 대응할 수 있다.
[0022] 제 1 디바이스(302)(예컨대, LNA) 및 제 2 디바이스(304)(예컨대, 선택도 부스팅 회로를 포함하는 부하)는 수신기의 프론트-엔드 스테이지에 포함될 수 있고, 그리고 차분 신호들을 생성하기 위해 입력 신호(예컨대, 라디오 주파수(RF) 신호)를 증폭시키도록 구성될 수 있다. 차분 신호는, 프로세싱을 위해 수신기의 뒤의 스테이지에 제공될 수 있다.
[0023] 제 1 디바이스(302)는 제 1 트랜지스터(382) 및 LC 회로(예컨대, 인덕터(384)가 커패시터(386)와 병렬로 커플링됨)를 포함한다. 제 1 트랜지스터(382)는 NMOS 트랜지스터일 수 있다. 제 1 트랜지스터(382)의 게이트는 저항기를 통해 제 1 바이어싱 회로(306)에 커플링될 수 있고, 제 1 트랜지스터(382)의 소스는 LC 회로의 제 1 단자(351)에 커플링될 수 있으며, 그리고 제 1 트랜지스터(382)의 드레인은 접지에 커플링될 수 있다.
[0024] 제 1 트랜지스터(382)는 제 1 디바이스(302)의 트랜스컨덕턴스(gm) 스테이지에 대응할 수 있다. 트랜스컨덕턴스 스테이지에서의 이득은, 제 1 트랜지스터(382)의 트랜스컨덕턴스와 제 1 트랜지스터(382)의 저항(예컨대, 부하 저항)의 프로덕트(product)에 비례할 수 있다. 제 1 트랜지스터(382)의 트랜스컨덕턴스(및 그에 따른 이득)는 온도에 기초하여 변할 수 있다. 하기에 설명되는 바와 같이, 제 1 바이어스 회로(306)는, 온도 변화들에 의해 유발되는 이득 변동을 감소시키기 위해, 제 1 트랜지스터(382)를 통해 제 1 전류(310)를 미러링할 수 있다.
[0025] LC 회로는 타겟 주파수에서 높은 임피던스 및 높은 이득을 달성하도록 튜닝될 수 있다. 단일 인덕터(384) 및 단일 커패시터(386)가 LC 회로로서 묘사되지만, 다른 예시적 실시예들에서, 다수의 커패시터들 및 다수의 인덕터들이 LC 회로에 포함될 수 있다.
[0026] 제 2 디바이스(304)는 네거티브 저항을 생성하기 위해 LC 회로와 병렬로 커플링될 수 있다. 예컨대, 제 2 디바이스(304)는 선택도 부스팅 회로를 포함하는 부하일 수 있고, 이 선택도 부스팅 회로는 액티브 회로(예컨대, 제 2 트랜지스터(390) 및 제 3 트랜지스터(392)) 및 적어도 하나의 패시브 회로 엘리먼트(예컨대, 트랜지스터들(390, 392)의 게이트들에 커플링된 한 쌍의 저항기들)을 포함한다. 제 2 트랜지스터(390) 및 제 3 트랜지스터(392)는, 접지에 커플링되는 소스들을 갖는 NMOS 트랜지스터들일 수 있다. 제 2 트랜지스터(390)의 드레인은 제 2 디바이스(304)의 제 1 출력(352)에 커플링될 수 있고, 제 3 트랜지스터(392)의 드레인은 제 2 디바이스(304)의 제 2 출력(354)에 커플링될 수 있다. 제 2 트랜지스터(390)의 게이트는 커패시터를 통해 제 3 트랜지스터(392)의 드레인에 커플링될 수 있고, 제 3 트랜지스터(392)의 게이트는 커패시터를 통해 제 1 트랜지스터(390)의 드레인에 커플링될 수 있다. 따라서, 제 2 트랜지스터(390) 및 제 3 트랜지스터(392)는 한 쌍의 크로스-커플링된 트랜지스터들일 수 있다. 제 1 출력(352)은 제 1 차분 신호를 프로세싱을 위해 수신기의 뒤의 스테이지들에 제공할 수 있고, 제 2 출력(354)은 제 2 차분 신호를 프로세싱을 위해 수신기의 뒤의 스테이지들에 제공할 수 있다.
[0027] 제 2 디바이스(304)는, 임피던스 및/또는 이득을 감소시키는, LC 회로에서의 저항성 손실들을 보상하기 위해, 네거티브 저항(예컨대, 공명-터널링 다이오드와 유사한 방식으로 동작하는 컴포넌트 ―이 컴포넌트를 통해 흐르는 전류가 증가할 때, 이 컴포넌트 양단의 전압이 감소함―)을 도입시킬 수 있다. 저항성 손실들은, 제 1 트랜지스터(382)에서의 소스-드레인 저항성 손실들, 인덕터(384)에서의 저항성 손실들, 커패시터(386)에서의 저항성 손실들, 또는 이들의 임의의 결합에 의해 유발될 수 있다. 제 2 디바이스(304)는, 저항성 손실들을 보상하기 위한 조정가능한 네거티브-트랜스컨덕턴스를 도입시키기 위해 네거티브-트랜스컨덕턴스 스테이지를 사용함으로써, 제 1 디바이스(302)의 이득을 부스팅(예컨대, 네거티브 이득 부스팅)할 수 있다.
[0028] 네거티브-트랜스컨덕턴스 스테이지(예컨대, 크로스-커플링된 트랜지스터들(390, 392))에서의 이득은 트랜지스터들(390, 392)의 트랜스컨덕턴스와 트랜지스터들(390, 392)의 저항(예컨대, 부하 저항)의 프로덕트에 거의 비례할 수 있다. 트랜지스터들(390, 392)의 트랜스컨덕턴스(및 그에 따른 이득)는 온도에 기초하여 변할 수 있다. 하기에 설명되는 바와 같이, 제 2 바이어스 회로(308)는, 온도 변화들에 의해 유발되는 이득 변동을 감소시키기 위해, (저항기들을 통해) 제 2 전류(312)를 트랜지스터들(390, 392)의 게이트들에 제공할 수 있다.
[0029] 제 1 디바이스(302)(예컨대, LNA)의 이득 및 제 2 디바이스(304)(예컨대, 부하)의 이득은 수신기의 전체 이득에 기여할 수 있다. 예컨대, 수신기의 이득을 제 1 양만큼 또는 제 2 양만큼 수정하기 위해, 제 1 디바이스(302) 및/또는 제 2 디바이스(304)의 하나 또는 그 초과의 회로 엘리먼트들이 (예컨대, 수신기의 설계 페이즈 동안에) 각각 선택될 수 있다. 부가적으로, 제 1 디바이스(302)의 잡음 지수 및 제 2 디바이스(304)의 잡음 지수는 수신기의 전체 잡음 지수에 기여할 수 있다. 디바이스들(302, 304)로부터의 이득 및 잡음 지수에 대한 기여들은 온도-종속적일 수 있다. 따라서, 이득 및 잡음 지수는 온도의 함수로써 변할 수 있다.
[0030] 제 1 바이어스 회로(306)는, 제 1 트랜지스터(382)에 의해 유발되는 온도-종속적 이득 분산 및/또는 온도-종속적 잡음 지수 분산을 적어도 부분적으로 보상하기 위해, 제 1 트랜지스터(382)(예컨대, 트랜스컨덕턴스 스테이지)에 커플링될 수 있다. 제 1 바이어스 회로(306)는 제 1 전류 소스(314), 제 2 전류 소스(316), 제 3 전류 소스(318), 및 제 4 트랜지스터(340)를 포함할 수 있다. 제 1 전류 소스(314)는 PTAT 기준 전류(IPTAT0)에 기초하여 제 1 소스 전류를 생성하도록 구성된 전류 생성기일 수 있다. 예컨대, 제 1 전류 소스(314)는 PTAT 기준 전류(IPTAT0) 곱하기 증배율 M의 크기를 갖는 제 1 소스 전류를 생성하도록 구성될 수 있다.
[0031] 제 2 전류 소스(316)는, PTAT 기준 전류(IPTAT0)에 기초하여 제 2 소스 전류를 생성하기 위한, 제 1 스테이지 선택 코드에 응답적인 가변 전류 생성기일 수 있다. 예컨대, 제 2 전류 소스(316)는, PTAT 기준 전류(IPTAT0) 곱하기 증배율 N0의 크기를 갖는 제 2 소스 전류를 생성하도록 구성될 수 있다. 제 3 전류 소스(318)는, 밴드-갭 기준 전류(IBG0)에 기초하여 제 1 싱크 전류를 생성하기 위한, 제 1 스테이지 선택 코드에 응답적인 가변 전류 생성기일 수 있다. 예컨대, 제 3 전류 소스(318)는 밴드-갭 기준 전류(IBG0) 곱하기 증배율 N0의 크기를 갖는 제 1 싱크 전류를 생성하도록 구성될 수 있다. 세 개의 별개의 전류 소스들(314-318)로서 설명 및 예시되지만, 도 4에 대하여 추가로 설명되는 바와 같이, 제 1 바이어스 회로(306)는 전류 미러 및 디지털-아날로그 컨버터(DAC:digital-to-analog converter)-타입 구성을 사용하여 구현될 수 있다.
[0032] 제 1 전류(310)는 제 1 소스 전류와 제 2 소스 전류의 합에서 제 1 싱크 전류를 뺀 것과 거의 동일할 수 있다. 제 1 바이어스 회로(306)는 제 1 트랜지스터(382)를 통해 미러링되도록 하기 위해 제 1 전류(310)(예컨대, 바이어스 전류)를 제 4 트랜지스터(340)를 통해 제공하도록 구성될 수 있고, 이 제 1 트랜지스터(382)는 LNA의 메인 트랜스컨덕턴스 디바이스이다. 또는, 제 4 트랜지스터(340) 및 제 1 트랜지스터(382)는 전류 미러 회로에 포함될 수 있고, 이 전류 미러 회로는 특정 전류 레벨을 LNA의 메인 디바이스에 제공한다. 제 1 전류(310)는 기울기-조정가능한 PTAT 전류일 수 있다. 본원에 사용된 바와 같이, 기울기-조정가능한 PTAT 전류는, 동적으로 조정가능한 기울기(예컨대, 온도의 변화에 대한 전류 크기의 변화)를 갖는 PTAT 전류를 지칭한다.
[0033] 제 1 바이어스 회로(306)는, 제 1 스테이지 선택 코드에 기초하여, 제 1 전류(310)에 대한 PTAT 기준 전류(IPTAT0) 및 밴드-갭 기준 전류(IBG0)의 기여들을 조정함으로써, 제 1 전류(310)의 기울기를 조정하도록 구성될 수 있다. 예컨대, 제 1 바이어스 회로(306)는, 제 1 스테이지 선택 코드에 기초하여, 제 2 전류 소스(316) 및 제 3 전류 소스(318)와 연관된 증배율 N0을 셋팅할 수 있다. 도 4에 대하여 추가로 설명되는 바와 같이, 제 1 스테이지 선택 코드는, 제 1 바이어스 회로(306) 내에서 인에이블된 전류 기여 스테이지들의 개수를 표시하는 디지털 코드이다. 예시적 실시예에서, 제 1 전류(310)의 기울기는 선형(또는 실질적으로 선형)일 수 있다. 다른 예시적 실시예에서, 도 5에 대하여 추가로 설명되는 바와 같이, 제 1 전류(310)의 기울기는 비선형(예컨대, 구분적 선형)일 수 있다.
[0034] 제 2 바이어스 회로(308)는, 제 2 디바이스(304)에 의해 유발되는 온도-종속적 이득 분산 및/또는 온도-종속적 잡음 지수 분산을 적어도 부분적으로 보상하기 위해, 제 2 디바이스(304)(예컨대, 크로스-커플링된 트랜지스터들(390, 392))에 커플링될 수 있다. 제 2 바이어스 회로(308)는 제 4 전류 소스(320), 제 5 전류 소스(322), 제 6 전류 소스(324), 및 제 5 트랜지스터(344)를 포함할 수 있다. 제 4 전류 소스(320)는 PTAT 기준 전류(IPTAT0)에 기초하여 제 3 소스 전류를 생성하도록 구성된 전류 생성기일 수 있다. 예컨대, 제 4 전류 소스(320)는 PTAT 기준 전류(IPTAT0) 곱하기 증배율 M의 크기를 갖는 제 3 소스 전류를 생성하도록 구성될 수 있다. 예시적 실시예에서, 제 1 전류 소스(314)와 연관된 증배율 M은 제 4 전류 소스(320)와 연관된 증배율 M과 동일할 수 있다. 다른 예시적 실시예에서, 제 1 전류 소스(314)와 연관된 증배율 M은 제 4 전류 소스(320)와 연관된 증배율 M과 상이할 수 있다.
[0035] 제 5 전류 소스(322)는, PTAT 기준 전류(IPTAT0)에 기초하여 제 4 소스 전류를 생성하기 위한, 제 2 스테이지 선택 코드에 응답적인 가변 전류 생성기일 수 있다. 예컨대, 제 5 전류 소스(322)는 PTAT 기준 전류(IPTAT0) 곱하기 증배율 N1의 크기를 갖는 제 4 소스 전류를 생성하도록 구성될 수 있다. 제 6 전류 소스(324)는, 밴드-갭 기준 전류(IBG0)에 기초하여 제 2 싱크 전류를 생성하기 위한, 제 2 스테이지 선택 코드에 응답적인 가변 전류 생성기일 수 있다. 예컨대, 제 6 전류 소스(324)는 밴드-갭 기준 전류(IBG0) 곱하기 증배율 N1의 크기를 갖는 제 2 싱크 전류를 생성하도록 구성될 수 있다. 세 개의 별개의 전류 소스들(320-324)로서 설명 및 예시되지만, 도 4에 대하여 추가로 설명되는 바와 같이, 제 2 바이어스 회로(308)는 전류 미러 및 DAC-타입 구성을 사용하여 구현될 수 있다.
[0036] 제 2 전류(312)는 제 3 소스 전류와 제 4 소스 전류의 합에서 제 2 싱크 전류를 뺀 것과 거의 동일할 수 있다. 제 2 바이어스 회로(308)는 제 2 디바이스(304)에서 미러링되도록 하기 위해 제 2 전류(312)(예컨대, 바이어스 전류)를 제 2 바이어스 회로(308)의 제 5 트랜지스터(344)를 통해 제공하도록 구성될 수 있다. 예컨대, 제 2 전류(312)의 부분이 제 5 트랜지스터(344) 및 제 2 트랜지스터(390)를 통해 미러링될 수 있고, 제 2 전류(312)의 실질적으로 동일한 부분이 제 5 트랜지스터(324) 및 제 3 트랜지스터(392)를 통해 미러링될 수 있다. 제 2 전류(312)는 기울기-조정가능한 PTAT 전류일 수 있고, 이 기울기-조정가능한 PTAT 전류는 동적으로 조정가능하다.
[0037] 제 2 바이어스 회로(308)는, 제 2 스테이지 선택 코드에 기초하여 제 2 전류(312)에 대한 PTAT 기준 전류(IPTAT0) 및 밴드-갭 기준 전류(IBG0)의 기여들을 조정함으로써, 제 2 전류(312)의 기울기를 조정하도록 구성될 수 있다. 예컨대, 제 2 바이어스 회로(308)는, 제 2 스테이지 선택 코드에 기초하여, 제 5 전류 소스(322) 및 제 6 전류 소스(324)와 연관된 증배율 N1을 셋팅할 수 있다. 도 4에 대하여 추가로 설명되는 바와 같이, 제 2 스테이지 선택 코드는, 제 2 바이어스 회로(308) 내에서 인에이블된 전류 기여 스테이지들의 개수를 표시하는 디지털 코드일 수 있다. 예시적 실시예에서, 제 2 전류(312)의 기울기는 선형(또는 실질적으로 선형)일 수 있다. 다른 예시적 실시예에서, 도 5에 대하여 추가로 설명되는 바와 같이, 제 2 전류(312)의 기울기는 비선형(예컨대, 구분적 선형)일 수 있다.
[0038] 스테이지 선택 코드들에 기초하여 제 1 전류(310) 및 제 2 전류(312)의 기울기들을 셋팅함으로써, 제 1 전류(310) 및 제 2 전류(312)의 기울기들은 설계 페이즈가 완료된 이후에 조정될 수 있다. 스테이지 선택 코드들은 프로세서 또는 다른 제어 로직에 의해 제공/생성될 수 있고, 설계 페이즈가 완료된 이후에 수정(예컨대, 변화)될 수 있다. 예컨대, 설계 페이즈가 완료된 이후에(예컨대, 회로 엘리먼트들, 예컨대, 제 1 디바이스(302) 및 제 2 디바이스(304) 내의 컴포넌트들의 값들이 선택된 이후에, 그리고 회로 엘리먼트들이 대응하는 디바이스들(302, 304)에 배치된 이후에), 제 1 전류(310)의 제 1 기울기는 제 1 스테이지 선택 코드의 값에 기초하여 수정(예컨대, 조정)될 수 있고, 제 2 전류(312)의 제 2 기울기는 제 2 스테이지 선택 코드의 값에 기초하여 별개로 수정될 수 있다.
[0039] 제 1 스테이지 선택 코드는, 제 1 디바이스(302)에서의 온도 변화들에 의해 유발되는 이득 분산 및/또는 잡음 분산을 감소시키기 위해 제 1 전류(310)의 제 1 기울기를 셋팅하도록 선택될 수 있다. 예컨대, 제 1 디바이스(302)의 이득 및 잡음 지수는, 제 1 기울기의 초기 값을 사용하여 특정 온도 범위에 걸쳐 측정될 수 있다. 이득 및 잡음 지수의 측정들에 기초하여, 제 1 기울기에 대한 제 1 타겟 값은, 이득 분산 및/또는 잡음 분산을 감소시키도록 결정될 수 있다. 제 1 기울기는 제 1 스테이지 선택 코드의 선택을 통해 제 1 타겟 값에 가깝도록 셋팅될 수 있다.
[0040] 제 2 스테이지 선택 코드의 선택은 제 2 디바이스(304)에 대하여 유사한 방식으로 진행될 수 있다. 예컨대, 제 2 디바이스(304)의 이득 및 잡음 지수의 측정들에 기초하여, 제 2 타겟 값은, 제 2 디바이스(304)의 이득 분산 및/또는 잡음 지수 분산을 감소시키도록 결정될 수 있다. 제 2 전류(312)의 제 2 기울기는 제 2 스테이지 선택 코드의 선택을 통해 제 2 타겟 값에 가깝도록 셋팅될 수 있다. 본원에 추가로 설명되는 바와 같이, 제 1 기울기 및 제 2 기울기를 상이한 값들로 셋팅함으로써, 제 1 디바이스(302) 및 제 2 디바이스(304)의 상이한 온도 종속성들이 보상될 수 있다.
[0041] 전류들(310, 312)의 크기들은 전류 소스들(314-318, 320-324)에 의해 생성된 전류들의 크기들에 각각 기초할 수 있다. 전류 소스들(314-324)에 의해 생성된 전류들이 PTAT 기준 전류(IPTAT0) 및 밴드-갭 기준 전류(IBG0)에 기초하기 때문에, 전류들(310, 312)(예컨대, 기울기-조정가능한 PTAT 전류들)의 크기들은 PTAT 기준 전류(IPTAT0) 및 밴드-갭 기준 전류(IBG0)의 함수들로써 결정될 수 있다. 위에서 설명된 바와 같이, 제 1 전류 소스(314) 및 제 4 전류 소스(320)는, PTAT 기준 전류(IPTAT0) 곱하기 증배율 M의 크기를 각각 갖는 제 1 소스 전류 및 제 3 소스 전류를 생성하도록 구성된다. 따라서, IPTAT로 표기된 제 1 소스 전류 및 제 3 소스 전류는 하기와 같이 표현될 수 있다:
IPTAT = M*IPTAT0 (방정식 1).
[0042] 위에서 설명된 바와 같이, PTAT 기준 전류(IPTAT0)는 온도-종속적이다. 예컨대, PTAT 기준 전류(IPTAT0)의 크기는 상수(α), 및 정해진 온도(T)와 특정 온도(T0)(예컨대, 표기된 온도, 예컨대, 실온) 간의 차이에 관련될 수 있다. 예시적 실시예에서, 밴드-갭 기준 전류(IBG0)는, 밴드-갭 기준 전류(IBG0)의 크기가 특정 온도(T0)에서(예컨대, 실온에서) PTAT 기준 전류(IPTAT0)의 크기와 거의 동일하도록 결정될 수 있다. PTAT 기준 전류(IPTAT0) 및 밴드-갭 기준 전류(IBG0)가 특정 온도(T0)에서 동일한 크기를 갖도록 밴드-갭 기준 전류(IBG0)를 선택함으로써, PTAT 기준 전류(IPTAT0)는 하기와 같이 표현될 수 있다:
IPTAT0 = α*(T - T0) + IBG0 (방정식 2).
PTAT 기준 전류(IPTAT0)를 방정식 1로 치환하는 것은 제 1 소스 전류 및 제 3 소스 전류가 하기와 같이 표현되는 것을 야기한다:
IPTAT = M*α*(T - T0) + M*IBG0 (방정식 3).
[0043] 제 1 전류(310)는 전류 소스들(314-318)에 의해 생성된 전류들에 따라 좌우된다. 도 3에 예시된 바와 같이, 제 1 전류 소스(314) 및 제 2 전류 소스(316)는 전류를 공급하고, 제 3 전류 소스(318)는 전류를 싱크한다. 따라서, IkPTAT로 표기된 제 1 전류(310)의 크기는 하기와 같이 표현될 수 있다:
IkPTAT = M*IPTAT0 + N0*IPTAT0 - N0*IBG0 (방정식 4).
PTAT 기준 전류(IPTAT0)를 방정식 4로 치환하는 것은 제 1 전류(310)(IkPTAT)가 하기와 같이 표현되는 것을 야기한다:
IkPTAT = (M + N0)*α*(T - T0) + M*IBG0 (방정식 5).
[0044] 방정식 5에 기초하여, 제 1 전류(310)(IkPTAT)의 기울기(예컨대, 온도의 변화에 대한 전류 크기의 변화)는 (M + N0)*α*(T - T0)이다. 유사하게, 방정식 3에 기초하여, 제 1 소스 전류(IPTAT)의 기울기는 M*α*(T - T0)이다. 제 1 전류(310)의 제 1 기울기의 제 1 기울기 비율(예컨대, 제 1 전류(IkPTAT)의 기울기 대 제 1 소스 전류(IPTAT)의 "기준" 기울기의 비율)은 하기와 같이 표현될 수 있다:
Figure 112016078697211-pct00001
=
Figure 112016078697211-pct00002
(방정식 6).
[0045] 방정식 6을 감소시키는 것은 1 + N0/M의 값을 갖는 제 1 기울기 비율을 야기한다. 방정식 1-방정식 6은, 제 2 스테이지 선택 코드에 기초하는 제 2 증배율 N1을 사용하여, 제 2 바이어스 회로(308)에 유사하게 적용될 수 있다. 예컨대, 제 2 바이어스 회로(308)에 대한 방정식 1-방정식 6의 적용은 1 + N1/M의 값을 갖는 제 2 기울기 비율을 산출한다.
[0046] 제 1 기울기 비율이 제 1 증배율 N0에 따라 좌우되고, 제 2 기울기 비율이 제 2 증배율 N1에 따라 좌우되기 때문에, 제 1 기울기 비율은 제 2 기울기 비율에 독립적으로 셋팅될 수 있다(예컨대, 전류들(310, 312)의 기울기들은 별개의 값들에 기초하여 셋팅될 수 있음). 이득의 분산 및/또는 잡음 지수의 분산을 감소시키기 위하여, 제 1 전류(310)의 제 1 기울기 및 제 2 전류(312)의 제 2 기울기는, 제 1 기울기 비율 및 제 2 기울기 비율 각각이 1보다 더 크도록 선택될 수 있다. 예시적 실시예에서, 제 1 기울기 비율 및 제 2 기울기 비율은 각각, 제 1 선택 코드 및 제 2 선택 코드를 사용하여, 특정 범위(예컨대, 대략 1.22 내지 1.93)에 있는 값들로 셋팅된다. 기울기 비율들을 특정 범위 내로 셋팅하는 것은, 특정 온도 범위에 걸쳐 이득 분산의 감소 및/또는 잡음 지수 분산의 감소를 가능하게 할 수 있다. 예시적 실시예에서, 제 2 전류(312)의 제 2 기울기는 제 1 전류(310)의 제 1 기울기보다 더 클 수 있다(제 2 기울기 비율이 제 1 기울기 비율보다 더 큰 것에 의해 표시됨). 다른 예시적 실시예들에서, 제 1 전류(310)의 기울기는 제 2 전류(312)의 기울기보다 더 클 수 있다(제 1 기울기 비율이 제 2 기울기 비율보다 더 큰 것에 의해 표시됨).
[0047] 회로(300)의 동작 동안에, 제 1 바이어스 회로(306)는 제 1 전류(310)를 제 1 디바이스(302)에 제공할 수 있고, 제 2 바이어스 회로(308)는 제 2 전류(312)를 제 2 디바이스(304)에 제공할 수 있다. 전류들(310, 312)의 기울기들은 각각 제 1 스테이지 선택 코드 및 제 2 스테이지 선택 코드에 기초하여 셋팅될 수 있다. 스테이지 선택 코드들의 값들은, 이득 분산 및/또는 잡음 지수 분산을 감소시키도록 선택될 수 있다. 전류들(310, 312)을 수신하는 것에 기초하여, 제 1 디바이스(302) 및 제 2 디바이스(304)는, 출력 단자들(352, 354)에서 차분 신호들을 생성하기 위해, 수신된 입력 신호를 증폭시킬 수 있다.
[0048] 독립적인 스테이지 선택 코드들을 사용하여 제 1 전류(310) 및 제 2 전류(312)의 기울기들이 조정되기 때문에, 이득 분산 및/또는 잡음 지수 분산을 감소시키기 위해, 제 1 디바이스(302) 및 제 2 디바이스(304)의 상이한 온도 종속성들은 개별적으로 그리고 독립적으로 보상될 수 있다. 추가로, 예측된 값들(설계 페이즈 동안에 결정됨)과는 대조적으로, (예컨대, 설계 페이즈 이후에) 측정된 값들에 기초하여 제 1 전류(310) 및 제 2 전류(312)의 기울기들을 조정함으로써, 이득 분산 및/또는 잡음 지수 분산은 예측된 값들과는 대조적인 실제 값들(예컨대, 측정된 값들)에 기초하여 감소될 수 있다. 비-제한적 예로서, 1.44 및 1.66의 기울기 비율들을 각각 갖는 제 1 전류(310) 및 제 2 전류(312)를 생성함으로써, 이득 분산은, 단일 고정-기울기 PTAT 전류를 생성하는 것과 연관된 2 dB 감소와 비교할 때, 대략 6.5 데시벨(decibel)(dB)만큼 감소될 수 있다.
[0049] 다른 예로서, 낮은 온도들에서 안정성을 제공하면서 높은 온도들에서 잡음 지수의 분산을 감소시키기 위해, 제 1 전류(310)의 제 1 기울기는 제 2 전류(312)의 제 2 기울기보다 더 높은 값으로 셋팅될 수 있다. 예컨대, 제 2 전류(312)보다 더 큰 기울기를 갖는 제 1 전류(310)를 제공하는 것은, 디바이스들(302, 304)이 전류 소모를 제한하면서 타겟 이득을 충족시키는 것을 가능하게 할 수 있고, 따라서 디바이스들(302, 304)은 낮은 온도들에서 불안정하게 되지 않는다. 감소된 이득 분산 및/또는 감소된 잡음 지수 분산으로 인해, 디바이스들(302, 304)은 매우 민감한 수신기들, 예컨대, GPS(global positioning system) 수신기들에서 사용될 수 있다.
[0050] 도 4를 참조하면, 기울기-조정가능한 PTAT 전류를 생성하도록 동작가능한 바이어스 회로(400)의 예시적 실례 실시예가 도시된다. 바이어스 회로(400)는 도 3의 제 1 바이어스 회로(306) 또는 도 3의 제 2 바이어스 회로(308)에 대응할 수 있다. 바이어스 회로(400)는, PTAT 기준 전류(IPTAT0) 및 밴드-갭 기준 전류(IBG0)에 기초하여, 전류 기여 스테이지들(406)을 사용하여, 기울기-조정가능한 PTAT 전류(408)를 생성하도록 구성될 수 있다. 기울기-조정가능한 PTAT 전류(408)는 도 3의 제 1 전류(310) 또는 도 3의 제 2 전류(312)에 대응할 수 있다.
[0051] 바이어스 회로(400)는 PTAT 기준 전류(IPTAT0)를 생성하도록 구성된 제 1 전류 소스(402), 밴드-갭 기준 전류(IBG0)를 생성하도록 구성된 제 2 전류 소스(404), 트랜지스터들(412-416), 및 전류 기여 스테이지들(406)을 포함한다. 제 1 트랜지스터(412) 및 제 2 트랜지스터(414)는 p-타입 금속 산화물 반도체(PMOS:p-type metal oxide semiconductor) 트랜지스터들일 수 있고, 전류 미러로서 동작하도록 구성될 수 있다. 제 2 트랜지스터(414)는, 제 2 트랜지스터(412)를 통해 미러링된 전류가 PTAT 기준 전류(IPTAT0) 곱하기 제 1 증배율 M의 크기를 갖도록 사이즈가 결정될 수 있다. 따라서, 제 2 트랜지스터(414)는 M*IPTAT0의 크기를 갖는 소스 전류를 기울기-조정가능한 PTAT 전류(408)에 제공할 수 있다.
[0052] 제 1 트랜지스터(412) 및 제 3 트랜지스터(416)는 각각, 추가적인 전류 미러들로서 동작하기 위해, 전류 기여 스테이지들(406)의 하나 또는 그 초과의 대응하는 트랜지스터들을 이용하여 구성될 수 있다. 추가적인 전류 미러들은, 전류 기여 스테이지들(406)에 의해 제공되는 전류가 N*IPTAT0 - NIBG0의 크기를 갖도록 구성될 수 있는데, 여기서 N은 제 2 증배율이다(예컨대, N은 도 3의 N0 또는 N1에 대응할 수 있음). 제 2 증배율 N은 스테이지 선택 코드에 기초하여 조정가능할 수 있다. 제 2 트랜지스터(414) 및 전류 기여 스테이지들(406)에 기초하여, 기울기-조정가능한 PTAT 전류 출력(408)의 크기는 M*IPTAT0+ N*IPTAT0 - N*IBG0일 수 있다.
[0053] 전류 기여 스테이지들(406)은 스테이지 선택 코드에 기초하여 제 2 증배율 N을 셋팅하도록(예컨대, 기울기-조정가능한 PTAT 전류(408)의 크기를 셋팅하도록) 구성될 수 있다. 예시적 실시예에서, 전류 기여 스테이지들(406)은 디지털-아날로그 컨버터(DAC:digital-to-analog converter)에 대응한다. 예컨대, 전류 기여 스테이지들(406)은 디지털 제어 신호(예컨대, 스테이지 선택 코드)에 기초하여 기울기-조정가능한 PTAT 전류(408)의 크기를 조정할 수 있다. 스테이지 선택 코드는 도 3의 제 1 스테이지 선택 코드 또는 도 3의 제 2 스테이지 선택 코드에 대응할 수 있다. 스테이지 선택 코드는 n+1개 비트들을 가질 수 있고, 전류 기여 스테이지들(406)은 n+1개 스테이지들을 포함할 수 있으며, 여기서 n은 0과 동일하거나 또는 그보다 더 큰 정수이다. 전류 기여 스테이지들(406)의 각각의 전류 기여 스테이지는 스테이지 선택 코드의 대응하는 비트에 응답적일 수 있다.
[0054] 예시적 제 1 전류 기여 스테이지(410)는 복수의 스위치들, 한 쌍의 트랜지스터들(418 및 420), 및 스테이지 선택 코드의 제 1 비트(예컨대, code_0)를 수신하도록 구성된 입력을 포함할 수 있다. 제 1 전류 기여 스테이지(410)는 제 2 증배율 N을 조정하기 위해 code_0에 응답적일 수 있다. 예컨대, 제 1 전류 기여 스테이지(410)는, code_0의 값에 기초하여 PTAT 기준 전류(IPTAT0) 및 밴드-갭 기준 전류(IBG0)를 미러링함으로써, 제 2 증배율 N을 조정할 수 있다. 예시적 실시예에서, 제 1 트랜지스터(418)는 PTAT 전류 바이너리 DAC에 포함될 수 있다. 예컨대, 제 1 전류 기여 스테이지(410)의 제 1 트랜지스터(418), 및 제 1 트랜지스터(412)는, 제 1 전류 기여 스테이지(410)에서 PTAT 기준 전류(IPTAT0)를 미러링하기 위한 제 1 전류 미러로서 동작하도록 구성될 수 있다. 예시적 실시예에서, 제 2 트랜지스터(420)는 밴드-갭 전류 바이너리 DAC에 포함될 수 있다. 예컨대, 제 1 전류 기여 스테이지(410)의 제 2 트랜지스터(420), 및 제 3 트랜지스터(416)는, 제 1 전류 기여 스테이지(410)에서 밴드-갭 기준 전류(IBG0)를 미러링하기 위한 제 2 전류 미러로서 동작하도록 구성될 수 있다.
[0055] code_0이 0의 값을 가질 때, 복수의 스위치들은, 어떠한 전류도 트랜지스터들(418, 420)에 의해 미러링되지 않도록, 트랜지스터들(418, 420)을 디스에이블할 수 있다. code_0이 1의 값을 가질 때, 복수의 스위치들은, PTAT 기준 전류(IPTAT0) 및 밴드-갭 기준 전류(IBG0)가 제 1 전류 기여 스테이지(410)에서 미러링되도록, 트랜지스터들(418, 420)을 인에이블할 수 있다. 이에 따라, code_0이 1의 값을 가질 때, 제 1 전류 기여 스테이지(410)는 제 2 증배율 N을 증가시킨다.
[0056] 전류 기여 스테이지들(406)의 각각의 전류 기여 스테이지는 유사한 회로 컴포넌트들을 포함할 수 있고, 그리고 제 2 증배율 N을 조정(예컨대, 수정)하기 위해, 스테이지 선택 코드(예컨대, code_0 내지 code_n)의 대응하는 비트에 대하여 실질적으로 유사한 방식으로 동작할 수 있다. 제 2 증배율 N을 조정하는 것은, 전류(408)의 크기가 표기된 온도(T0)에서 동일하게 유지되는 동안에, 기울기-조정가능한 PTAT 전류(408)의 기울기(예컨대, 온도에 대한 전류 크기)를 조정할 수 있다.
[0057] 예시적 실시예에서, 스테이지 선택 코드는 2-비트 바이너리 코드(예컨대, code_1 및 code_0)일 수 있고, 두 개의 전류 기여 스테이지들(410, 430)은 스테이지 선택 코드에 응답적일 수 있다. 이 특정 실시예에서, 기울기-조정가능한 PTAT 전류(408)의 기울기는, 제 1 전류 기여 스테이지(410) 및 제 2 전류 기여 스테이지(430) 중 어느 전류 기여 스테이지들이 인에이블되는지에 기초하여 네 개의 값들 중 하나의 값으로 셋팅될 수 있다. 기울기-조정가능한 PTAT 전류(408)의 기울기는 스테이지 선택 코드의 값에 기초하여 PTAT 기준 전류(IPTAT0)의 1.22배 내지 1.93배로 셋팅될 수 있다.
[0058] 예컨대, 하나 또는 그 초과의 전류 기여 스테이지들(406) 중 어떠한 전류 기여 스테이지들도 인에이블되지 않음으로 인해 스테이지 선택 코드가 "00"일 때, 기울기-조정가능한 PTAT 전류(408)의 기울기는 PTAT 기준 전류(IPTAT0)의 기울기의 1.12배일 수 있다. 이 예에서, 전류 기여 스테이지들(406)로부터의 어떠한 기여도 없이, 기울기는 트랜지스터들(412, 414)에 기초하여 PTAT 기준 전류(IPTAT0)의 기울기의 1.12배일 수 있다. 대안적으로, 제 1 전류 기여 스테이지(410)가 인에이블되는 것으로 인해 스테이지 선택 코드가 "01"일 때, 기울기-조정가능한 PTAT 전류(408)의 기울기는 PTAT 기준 전류(IPTAT0)의 기울기의 1.39배일 수 있다. 현재 예에서, 제 1 전류 기여 스테이지(410)는 기울기-조정가능한 PTAT 전류(408)의 기울기를, PTAT 기준 전류(IPTAT0)의 기울기의 대략 0.27배만큼 증가시킬 수 있다.
[0059] 다른 예로서, 제 2 전류 기여 스테이지(430)가 인에이블되는 것으로 인해 스테이지 선택 코드가 "10"일 때, 기울기-조정가능한 PTAT 전류(408)의 기울기는 PTAT 기준 전류(IPTAT0)의 기울기의 1.66배일 수 있다. 전류 기여 스테이지들(410, 430) 양쪽 모두가 인에이블되는 것으로 인해 스테이지 선택 코드가 "11"일 때, 기울기-조정가능한 PTAT 전류(408)의 기울기는 PTAT 기준 전류(IPTAT0)의 기울기의 1.93배일 수 있다. 다른 예시적 실시예들에서, 스테이지들의 개수는 둘보다 더 많을 수 있고, 스테이지 선택 코드는 둘보다 더 많은 수의 비트들을 가질 수 있다. 이에 따라, 다른 예시적 실시예들에서, 기울기-조정가능한 PTAT 전류(408)의 기울기는 스테이지 선택 코드에 기초하여 다른 값들으로 셋팅될 수 있다.
[0060] 도 5를 참조하면, 구분적 선형 기울기들을 갖는 기준 전류들을 생성하도록 구성된 전류 소스들의 두 개의 예시적 실시예들(500, 504)이 도시된다. 전류 소스들(500, 504)는 도 3에 묘사된 전류 소스들 중 하나 또는 그 초과에 대응할 수 있다. 제 1 전류 소스(500)는 제 1 기준 전류(502)를 출력하도록 구성되고, 제 2 전류 소스(504)는 제 2 기준 전류(506)를 출력하도록 구성된다. 제 1 기준 전류(502) 또는 제 2 기준 전류(506)는 도 3-도 4의 PTAT 기준 전류(IPTAT0)에 대응할 수 있다.
[0061] 제 1 전류 소스(500)는 제 1 스테이지(520) 및 제 2 스테이지(522)를 비롯해 복수의 전류 기여 스테이지들을 포함한다. 제 1 스테이지(520)는 PTAT 기준 전류(IPTAT0)를 생성하도록 구성된 제 1 전류 소스(540), 제 1 밴드-갭 기준 전류(IBG1)를 생성하도록 구성된 제 2 전류 소스(542), 스위치, 및 제 1 스테이지 전류(530)를 제공하기 위한 전류 미러로서 구성된 한 쌍의 트랜지스터들(예컨대, 제 1 트랜지스터(560) 및 제 2 트랜지스터(562))을 포함한다. 제 2 트랜지스터(562)는 가변 폭 트랜지스터로서 동작하도록 구성된 하나 또는 그 초과의 트랜지스터들의 세트일 수 있다.
[0062] 예시적 실시예에서, 밴드-갭 기준 전류(IBG1)(542)는, 특정 온도(T1)에서 밴드-갭 기준 전류(IBG1)의 크기가 PTAT 기준 전류(IPTAT0)(540)의 크기와 거의 동일하도록 결정될 수 있다. 제 1 스테이지 전류(530)는 "정류된" 전류일 수 있다. 예컨대, 온도(T)가 T1 미만일 때, 트랜지스터들(560, 562)은 전류를 미러링하지 못할 수 있는데, 그 이유는 다이오드-연결된 트랜지스터(560)로의 네거티브 바이어싱 전류(IIPTAT0-IBG1)가 트랜지스터(560)에 의해 정류되게 되기 때문이다. (예컨대, 제 1 스테이지 전류(530)는 0의 크기를 가짐). 온도가 제 1 온도(T1)와 동일하거나 또는 그 초과일 경우, 제 1 스테이지 전류(530)의 크기는 PTAT 기준 전류(IPTAT0)와 제 1 밴드-갭 기준 전류(IBG1)의 차이(예컨대, IPTAT0 - IBG1)와 거의 동일할 수 있다. 스위치는 제 1 기준 전류(502)의 생성을 인에이블(또는 디스에이블)하기 위해 기울기 선택 값의 대응하는 비트에 응답적일 수 있다.
[0063] (T1)를 초과하는 온도들에서의 제 1 스테이지 전류(530)는 선형 기울기(예컨대, 온도의 변화에 대한 전류 크기의 변화)를 가질 수 있다. 제 1 전류 소스(500)의 다른 스테이지들은, 제 1 스테이지(520)와 유사하게, 그러나 제 1 온도(T1)와는 상이한 온도들에 대하여 그리고 상이한 밴드-갭 전류들에 대하여 기능할 수 있다. 예컨대, 온도가 제 2 온도(T2) 미만일 때, 제 2 스테이지(522)의 제 2 스테이지 전류(532)의 크기는 0이다. 온도가 제 2 온도(T2)와 동일하거나 또는 그 초과일 때, 제 2 스테이지 전류(532)의 크기는 PTAT 기준 전류(IPTAT0)와 제 2 밴드-갭 기준 전류(IBG2)의 차이(예컨대, IPTAT0 - IBG2)와 거의 동일할 수 있다. 스테이지 전류들(530, 532)이 결합되어, 제 1 기준 전류(502)가 생성된다. 예컨대, 제 1 기준 전류(502)는 제 1 스테이지 전류(530), 제 2 스테이지 전류(532), 및 (제 1 전류 소스(500)가 둘보다 더 많은 수의 스테이지들을 포함할 때) 다른 스테이지들로부터의 스테이지 전류들의 결합을 포함할 수 있다 .
[0064] 제 1 기준 전류(502)는 비선형(예컨대, 구분적 선형) 기울기를 가질 수 있다. 예컨대, 제 1 기준 전류(502)의 기울기는 제 1 차트(510)에 의해 도시된다. 제 1 차트(510)에 예시된 바와 같이, 제 1 기준 전류(502)는 제 1 온도 구역(예컨대, 제 1 온도(T1)부터 제 2 온도(T2)까지)에서의 제 1 기울기 값, 제 2 온도 구역(예컨대, 제 2 온도(T2)부터 제 3 온도(T3)까지)에서의 제 2 기울기 값, 제 3 온도 구역(예컨대, 제 3 온도(T3)부터 제 4 온도(T4)까지)에서의 제 3 기울기 값, 및 제 4 온도 구역(예컨대, 제 4 온도 (T4) 초과)에서의 제 4 기울기 값을 갖는다. 제 1 기울기 값, 제 2 기울기 값, 제 3 기울기 값, 및 제 4 기울기 값은 상이한 값들일 수 있다. 기울기 값들 각각은 제 1 전류 소스(500)의 하나 또는 그 초과의 대응하는 스테이지들과 연관될 수 있다. 예컨대, 제 1 기울기 값은 제 1 스테이지 전류(530)에 기초할 수 있고, 제 2 기울기 값은 제 1 스테이지 전류(530)와 제 2 스테이지 전류(532)의 결합 등에 기초할 수 있다. 단 두 개의 스테이지들만이 설명되었지만, 제 1 전류 소스(500)는 임의의 수의 스테이지들(예컨대, 임의의 수의 밴드-갭 기준 전류들)을 포함할 수 있고, 제 1 기준 전류(502)의 기울기는 임의의 수의 대응하는 기울기 값들을 가질 수 있다.
[0065] 제 2 전류 소스(504)는 제 2 기준 전류(506)를 생성하도록 구성될 수 있다. 예시적 실시예에서, 제 2 전류 소스(504)는 두 개의 전류 기여 스테이지들(예컨대, 제 1 스테이지(524) 및 제 2 스테이지(526)) 및 제 2 기준 전류(506)를 특정 값으로 정규화하기 위해 사용될 수 있는 밴드-갭 전류(IBG)를 출력하도록 구성된 전류 소스를 포함할 수 있다. 제 1 스테이지(524)는 CTAT(complimentary-to-absolute temperature) 기준 전류(ICTAT0)를 생성하도록 구성된 제 1 전류 소스(544), 제 1 밴드-갭 기준 전류(IBG1)를 생성하도록 구성된 제 2 전류 소스(546), 스위치, 및 제 1 스테이지 전류(534)를 제공하기 위한 전류 미러로서 구성된 한 쌍의 트랜지스터들(564, 566)을 포함한다. 트랜지스터(566)는 가변 폭 트랜지스터로서 동작하도록 구성된 하나 또는 그 초과의 트랜지스터들의 세트일 수 있다. 본원에 사용된 바와 같이, CTAT 기준 전류는 컴플리멘터리(complimentary)(예컨대, 네거티브) 온도-종속성을 갖는 기준 전류를 지칭한다. 예컨대, CTAT 기준 전류의 크기의 변화는 온도 변화에 비례해서 관련되고, 여기서 CTAT 기준 전류의 크기의 변화는 온도 변화에 반대 극성을 갖는다.
[0066] 스위치는, 제 2 기준 전류(506)의 생성을 인에이블(또는 디스에이블)하기 위해, 기울기 선택 값의 대응하는 비트에 응답적일 수 있다. 제 1 스테이지 전류(534)는 "정류된" 전류일 수 있다. 예컨대, 온도가 273°K를 초과할 때, 트랜지스터들(564, 566)은 전류를 미러링하지 못할 수 있다(예컨대, 제 1 스테이지 전류(534)는 0의 크기를 가짐). 제 2 전류 소스(504)의 온도가 273°K 미만일 때, 제 1 스테이지 출력 전류(534)의 크기는 CTAT 기준 전류(ICTAT0)와 제 1 밴드-갭 기준 전류(IBG1)의 차이(예컨대, ICTAT0 - IBG1)와 거의 동일할 수 있다. 온도가 273°K 미만일 때, 제 1 스테이지 전류(534)는 네거티브 값을 갖는 선형 기울기(또는 실질적으로 선형 기울기)를 가질 수 있다.
[0067] 제 2 스테이지(526)는, 제 1 스테이지(524)와 유사하게, 그러나 273°K와는 상이한 온도들에 대하여 그리고 상이한 전류에 대하여 기능할 수 있다. 예컨대, 온도가 298°K 미만일 때, 제 2 스테이지(526)는 0의 크기를 갖는 제 2 스테이지 전류(536)를 생성할 수 있다. 온도가 298°K를 초과할 때, 제 2 스테이지 전류(536)의 크기는 PTAT 기준 전류(IPTAT0)와 제 2 밴드-갭 기준 전류(IBG2)의 차이(예컨대, IPTAT0 - IBG2)와 거의 동일할 수 있다. 제 1 스테이지 전류(534) 및 제 2 스테이지 출력 전류(536)가 결합되어, 제 2 기준 전류(506)가 생성될 수 있다.
[0068] 제 2 기준 전류(506)는 비선형(예컨대, 구분적 선형) 기울기를 가질 수 있다. 예컨대, 제 2 기준 전류(506)의 기울기는 제 2 차트(512)에 의해 도시된다. 제 2 차트(512)에 예시된 바와 같이, 제 2 기준 전류(506)는 제 1 온도 구역(예컨대, 273°K 미만)에서의 제 1 기울기 값, 제 2 온도 구역(예컨대, 273°K 내지 298°K)에서의 제 2 기울기 값, 및 제 3 온도 구역(예컨대, 298°K 초과)에서의 제 3 기울기 값을 갖는다. 따라서, 제 1 온도 구역은 제 2 온도 구역 및 제 3 온도 구역보다 더 낮을 수 있다. 예컨대, 제 1 온도 구역은, 제 2 온도 구역 및 제 3 온도 구역과 연관된 온도들보다 더 차가운 온도들에 대응할 수 있다. 제 1 기울기 값은 네거티브 기울기 값일 수 있고, 제 2 기울기 값은 0 값일 수 있으며, 그리고 제 3 기울기 값은 포지티브 기울기 값일 수 있다. 따라서, 제 2 기준 전류(506)의 기울기는 특정 온도 구역(예컨대, 제 3 온도 구역)에서는 포지티브 기울기, 그리고 상이한 온도 구역(예컨대, 제 1 온도 구역)에서는 네거티브 기울기를 가질 수 있다.
[0069] 단 두 개의 스테이지들만이 제 2 전류 소스(504)에 포함되어 있는 것으로서 예시되지만, 임의의 수의 스테이지들이 포함될 수 있고, 제 2 기준 전류(506)의 기울기는 임의의 수의 대응하는 기울기 값들을 가질 수 있다. 예컨대, 제 1 전류 소스(500)의 하나 또는 그 초과의 스테이지들은, 다수의 기울기 값들을 포함하는 구분적 선형 기울기를 갖는 제 2 기준 전류(506)를 생성하기 위해 제 2 전류 소스(504)에 포함될 수 있고, 여기서 기울기 값들 중 하나 또는 그 초과는 네거티브 기울기 값이다.
[0070] PTAT 기준 전류(IPTAT0)로서 기준 전류들(502, 506)(예컨대, 구분적 선형 기울기를 갖는 전류)을 사용하는 것은, 단일 선형 기울기를 갖는 전류를 사용하는 것과 비교할 때, 이득 분산의 감소 및/또는 잡음 지수 분산의 감소를 가능하게 할 수 있다. 예컨대, 커다란 기울기 값을 갖는 PTAT 전류는, 높은 온도들에서 분산을 감소시킬 수 있지만; 커다란 기울기 값은 낮은 온도들에서 전류 크기를 감소시킬 수 있다. 낮은 온도들에서의 작은 전류 크기는 LNA를 바이어싱하기에 불충분할 수 있다(예컨대, LNA는 낮은 온도들에서 작은 전류 크기로 인해 불안정하게 됨). 구분적 선형 기울기를 갖는 전류를 사용하는 것은, LNA가 낮은 온도들에서 충분히 높은 전류 크기를 수신하고, 그리고 높은 온도들에서 분산의 감소를 가능하게 하기 위해 높은 온도들에서 높은 전류 크기를 수신하는 것을 가능하게 할 수 있다.
[0071] PTAT 기준 전류(IPTAT0)로서 기준 전류들(502, 506)을 사용함으로써, 도 3의 제 1 전류(310)의 제 1 기울기는 제 1 디바이스(302)의 온도에 기초하는 구분적 선형일 수 있다. 유사한 방식으로, 도 3의 제 2 전류(312)의 제 2 기울기는 제 2 디바이스(304)의 온도에 기초하는 구분적 선형일 수 있다. 예컨대, 낮은 온도들에서 제 1 기울기 값(예컨대, 작은 값 또는 네거티브 값)을 갖는 전류를 사용함으로써, 잡음 지수 변동을 감소시키기 위해(예컨대, LNA 안정성을 개선시키기 위해), 비교적 커다란 전류가 LNA에 적용될 수 있다. 부가하여, 높은 온도들에서 제 2 기울기 값(예컨대, 커다란 값)을 사용함으로써, 높은 온도들에 의해 유발되는 증가된 잡음 변동을 감소시키기 위해, 높은 온도에서 제 1 기울기 값에 의해 프로젝팅되는 크기보다 더 큰 크기를 갖는 전류가 LNA에 적용될 수 있다. 따라서, 다중-기울기 구성은 높은 온도들에서 분산을 감소시킬 수 있고, 그리고 LNA가 낮은 온도들에서 불안정하게 되지 않게 막을 수 있다.
[0072] 도 6을 참조하면, 고정-기울기 PTAT 기준 전류들 및 다중-기울기 PTAT 기준 전류들에 대한 잡음 지수 이득들을 묘사하는 특정 차트들이 도시된다. 제 1 차트(602)는 다중-기울기 PTAT 기준 전류들에 대한 잡음 지수 이득들을 묘사하고, 제 2 차트(604)는 고정-기울기 PTAT 기준 전류들에 대한 잡음 지수 이득들을 묘사한다. 다중-기울기 PTAT 기준 전류는 도 5에 대하여 설명된 기술들에 따라 생성될 수 있다.
[0073] 예시적 실례 실시예들에서, 높은 온도들에 대하여 대략 0.3 데시벨(dB)의 개선이 도시된다. 예컨대, 섭씨 110도(예컨대, 켈빈 383도)에서, 잡음 지수 이득은 다중-기울기 PTAT 기준 전류의 경우 대략 3.07 dB이고 고정-기울기 PTAT 기준 전류의 경우 대략 3.36 dB이다. 또한, 실온(예컨대, 섭씨 25도)에서 다중-기울기 PTAT 기준 전류에 기초하는 바이어스 전류의 크기가 실온에서 고정-기울기 PTAT 기준 전류에 기초하는 바이어스 전류의 크기와 실질적으로 동일함이 인식될 것이다. 따라서, 도 6에 묘사된 차트들(602, 603)은, 대응하는 온도들에서 다중-기울기 PTAT 기준 전류에 대한 잡음 지수 저하가 고정-기울기 PTAT 기준 전류에 대한 잡음 지수 저하 미만임을 예시한다.
[0074] 도 7을 참조하면, 저잡음 증폭기의 이득 분산 및/또는 잡음 지수 분산을 감소시키기 위한 방법의 예시적 실시예를 예시하는 흐름차트가 도시된다. 예시적 실례 실시예에서, 방법(700)은 도 1-도 2의 무선 디바이스(110), 도 3의 회로(300), 도 4의 바이어스 회로(400), 도 5의 회로들(500, 504), 또는 이들의 임의의 결합을 사용하여 수행될 수 있다.
[0075] 방법(700)은, 702에서, 제 1 기울기에 따라 온도에 의하여 변하는 제 1 전류를 사용하여 제 1 디바이스를 바이어싱하는 단계를 포함한다. 예컨대, 도 3을 참조하면, 제 1 바이어스 회로(306)는, 제 1 기울기에 따라 온도에 의하여 변하는 제 1 전류(310)(예컨대, 제 1 기울기 조정가능한 PTAT 전류)를 생성할 수 있다. 제 1 바이어스 회로(306)는 제 1 스테이지 선택 코드에 기초하여 제 1 전류(310)의 제 1 기울기를 조정할 수 있다. 제 1 스테이지 선택 코드에 기초하여 제 1 전류(310)의 제 1 기울기를 조정함으로써, 제 1 바이어스 회로(306)는, 회로(300)의 설계 페이즈가 완료된 이후에, 제 1 기울기가 조정되는 것을 가능하게 한다. 제 1 전류(310)의 제 1 기울기는, 제 1 디바이스(302)의 온도 변화들에 의해 유발되는 이득의 분산 및/또는 잡음 지수의 분산을 감소시키도록 셋팅될 수 있다. 예컨대, 제 1 기울기는 PTAT 기준 전류 및 밴드-갭 기준 전류의 제 1 함수로써 결정될 수 있다.
[0076] 704에서, 제 1 디바이스의 출력에 커플링되는 제 2 디바이스는 바이어싱될 수 있다. 예컨대, 도 3을 참조하면, 제 2 바이어스 회로(308)는 제 2 기울기에 따라 온도에 의하여 변하는 제 2 전류(312)를 생성할 수 있다. 제 2 전류(312)는 제 2 디바이스(304)를 바이어싱하는 제 2 기울기 조정가능한 PTAT 전류에 대응할 수 있다. 제 1 기울기 조정가능한 PTAT 전류는 제 2 기울기 조정가능한 PTAT 전류에 독립적으로 제어될 수 있다. 예컨대, 제 2 전류(312)의 제 2 기울기는, 제 1 디바이스(302)(예컨대, LNA)의 이득을 증분식으로 조정(예컨대, 부스팅)하기 위해, 제 2 디바이스(304)(예컨대, 네거티브-트랜스컨덕턴스 스테이지)에 의해 생성되는 네거티브-트랜스컨덕턴스 값을 조정하도록 셋팅될 수 있다. 제 2 디바이스(304)에 의해 생성되는 트랜스컨덕턴스 값을 조정하는 것은, 제 2 디바이스(304)의 온도 변화들에 의해 유발되는 이득의 분산 및/또는 잡음 지수의 분산을 감소시킬 수 있다. 제 2 기울기는 PTAT 기준 전류 및 밴드-갭 기준 전류의 제 2 함수로써 결정될 수 있다.
[0077] 방법(700)은 또한, 제 1 디지털 코드를 수신하고, 이 제 1 디지털 코드에 기초하여 제 1 기울기 조정가능한 PTAT 전류를 제어하는 단계를 포함할 수 있다. 예컨대, 도 3을 참조하면, 제 1 바이어스 회로(306)는, 제 1 스테이지 선택 코드에 기초하여 제 1 전류(310)에 대한 PTAT 기준 전류(IPTAT0) 및 밴드-갭 기준 전류(IBG0)의 기여들을 조정함으로써, 제 1 전류(310)의 기울기를 조정할 수 있다. 제 1 스테이지 선택 코드는, 제 1 바이어스 회로(306) 내에서 인에이블된 전류 기여 스테이지들의 개수를 표시하는 디지털 코드일 수 있다.
[0078] 방법(700)은 또한, 제 2 디지털 코드를 수신하고, 이 제 2 디지털 코드에 기초하여 제 2 기울기 조정가능한 PTAT 전류를 제어하는 단계를 포함할 수 있다. 예컨대, 도 3을 참조하면, 제 2 바이어스 회로(308)는, 제 2 스테이지 선택 코드에 기초하여 제 2 전류(312)에 대한 PTAT 기준 전류(IPTAT0) 및 밴드-갭 기준 전류(IBG0)의 기여들을 조정함으로써, 제 2 전류(312)의 기울기를 조정할 수 있다. 제 2 스테이지 선택 코드는, 제 2 바이어스 회로(308) 내에서 인에이블된 전류 기여 스테이지들의 개수를 표시하는 디지털 코드일 수 있다.
[0079] 도 7의 방법(700)은, 제 1 디바이스(302)와 연관된 온도 종속성들 및 제 2 디바이스(304)와 연관된 온도 종속성들을 각각 보상하기 위해, 제 1 전류(310) 및 제 2 전류(312)의 기울기들을 별개로(예컨대, 개별적으로) 조정할 수 있다. 제 1 디바이스(302) 및 제 2 디바이스(304)의 온도 종속성들이 상이할 수 있기 때문에, 개별적인 기울기-조정가능한 전류들(예컨대, 전류들(310 및 312))을 사용하는 것은, 단일 고정-기울기 PTAT 기준 전류를 제 1 디바이스(302) 및 제 2 디바이스(304)에 제공하는 것과 연관된 분산 감소와 비교할 때, 특정 온도 범위에 걸쳐 각각의 디바이스(302, 304)에 대한 분산(예컨대, 이득 분산 및/또는 잡음 지수 분산) 감소를 향상시킬 수 있다.
[0080] 설명된 실시예들과 함께, 장치는, 제 1 기울기에 따라 온도에 의하여 변하는 제 1 전류를 사용하여 저잡음 증폭기를 바이어싱하기 위한 수단을 포함한다. 예컨대, 저잡음 증폭기를 바이어싱하기 위한 수단은 도 1-도 2의 무선 디바이스(110), 도 3의 제 1 바이어스 회로(306), 도 3의 제 1 전류 소스(314), 도 3의 제 2 전류 소스(316), 도 3의 제 3 전류 소스(318), 도 3의 제 4 트랜지스터(340), 도 4의 바이어스 회로(400) 및 그 안의 컴포넌트들, 도 5의 제 1 전류 소스(500) 및 그 안의 컴포넌트들, 도 5의 제 2 전류 소스(504) 및 그 안의 컴포넌트들, 하나 또는 그 초과의 다른 디바이스들, 회로들, 모듈들, 또는 저잡음 증폭기를 바이어싱하기 위한 명령들, 또는 이들의 임의의 결합을 포함할 수 있다.
[0081] 장치는 또한, 제 2 기울기에 따라 온도에 의하여 변하는 제 2 전류를 사용하여 저잡음 증폭기의 부하를 바이어싱하기 위한 수단을 포함할 수 있다. 예컨대, 부하를 바이어싱하기 위한 수단은 도 1-도 2의 무선 디바이스(110), 도 3의 제 2 바이어스 회로(308), 도 3의 제 4 전류 소스(320), 도 3의 제 5 전류 소스(322), 도 3의 제 6 전류 소스(324), 도 3의 제 5 트랜지스터(344), 도 4의 바이어스 회로(400) 및 그 안의 컴포넌트들, 도 5의 제 1 전류 소스(500) 및 그 안의 컴포넌트들, 도 5의 제 2 전류 소스(504) 및 그 안의 컴포넌트들, 하나 또는 그 초과의 다른 디바이스들, 회로들, 모듈들, 또는 부하를 바이어싱하기 위한 명령들, 또는 이들의 임의의 결합을 포함할 수 있다.
[0082] 당업자들은, 본원에 개시된 실시예들과 관련하여 설명된 다양한 예시적 논리 블록들, 구성들, 모듈들, 회로들, 및 알고리즘 단계들이 전자 하드웨어, 프로세서에 의해 실행되는 컴퓨터 소프트웨어, 또는 이 둘의 결합들로서 구현될 수 있음을 추가로 인식할 것이다. 다양한 예시적 컴포넌트들, 블록들, 구성들, 모듈들, 회로들, 및 단계들은 일반적으로 그들의 기능성 면에서 위에서 설명되었다. 이러한 기능성이 하드웨어로서 구현되는지 또는 프로세서 실행가능한 명령들로서 구현되는지는 특정 애플리케이션, 및 전체 시스템에 부과되는 설계 제약들에 따라 좌우된다. 당업자들은 설명된 기능성을 각각의 특정 애플리케이션에 대해 다양한 방식들로 구현할 수 있지만, 이러한 구현 결정들은 본 개시내용의 범위로부터 벗어남을 유발하는 것으로서 해석되지 않아야 한다.
[0083] 본원에 개시된 실시예들과 관련하여 설명된 방법 또는 알고리즘의 단계들은 직접적으로 하드웨어로, 프로세서에 의해 실행되는 소프트웨어 모듈로, 또는 이 둘의 결합으로 구현될 수 있다. 소프트웨어 모듈은 RAM(random access memory), 플래시 메모리, ROM(read-only memory), PROM(programmable read-only memory), EPROM(erasable programmable read-only memory), EEPROM(electrically erasable programmable read-only memory), 레지스터들, 하드 디스크, 탈착가능 디스크, CD-ROM(compact disc read-only memory), 또는 기술분야에서 알려진 임의의 다른 형태의 비-일시적 저장 매체에 상주할 수 있다. 예시적 저장 매체는, 프로세서가 저장 매체로부터 정보를 판독하고 정보를 이 저장 매체에 기록할 수 있도록 프로세서에 커플링된다. 대안에서, 저장 매체는 프로세서에 통합될 수 있다. 프로세서 및 저장 매체는 ASIC(application-specific integrated circuit)에 상주할 수 있다. ASIC는 컴퓨팅 디바이스 또는 사용자 단말에 상주할 수 있다. 대안에서, 프로세서 및 저장 매체는 이산 컴포넌트들로서 컴퓨팅 디바이스 또는 사용자 단말에 상주할 수 있다.
[0084] 개시된 실시예들의 앞선 설명은, 당업자가 개시된 실시예들을 만들거나 또는 사용하는 것을 가능하게 하기 위해 제공된다. 이들 실시예들에 대한 다양한 실시예들은 당업자들에게 쉽게 명백할 것이며, 본원에 정의된 원리들은 본 개시내용의 범위로부터 벗어남 없이 다른 실시예들에 적용될 수 있다. 따라서, 본 개시내용은 본원에 나타난 실시예들로 제한되는 것으로 의도되는 것이 아니라, 하기의 청구항들에 의해 정의되는 원리들 및 신규한 특징들과 일치하는 가능한 최광의의 범위에 부합해야 한다.

Claims (20)

  1. 장치로서,
    다수의 전류 기여(contribution) 스테이지들을 포함하는 제 1 바이어스(bias) 회로 ―상기 제 1 바이어스 회로는 제 1 조정가능한 기울기에 따라 온도에 의하여 변하는 제 1 전류를 생성하도록 구성됨―;
    제 2 기울기에 따라 온도에 의하여 변하는 제 2 전류를 생성하도록 구성된 제 2 바이어스 회로;
    상기 제 1 바이어스 회로의 출력에 응답하는 트랜스컨덕턴스(transconductance) 스테이지를 포함하는 저잡음 증폭기; 및
    상기 저잡음 증폭기의 출력에 커플링되고, 상기 제 2 바이어스 회로의 출력에 응답하는 부하
    를 포함하는,
    장치.
  2. 제 1 항에 있어서,
    상기 부하는 액티브(active) 회로 및 적어도 하나의 패시브(passive) 회로 엘리먼트를 포함하는 선택도 부스팅(selectivity boosting) 회로를 포함하는,
    장치.
  3. 제 1 항에 있어서,
    상기 제 2 바이어스 회로는 상기 제 2 바이어스 회로의 제 2 출력 노드에 커플링된 다수의 전류 기여 스테이지들을 포함하는,
    장치.
  4. 제 1 항에 있어서,
    상기 제 1 바이어스 회로의 상기 전류 기여 스테이지들 각각은,
    상기 제 1 바이어스 회로의 제 1 출력 노드에 커플링되고, PTAT(proportional-to-absolute temperature) 전류를 상기 제 1 출력 노드에 제공하도록 구성된 제 1 트랜지스터;
    상기 제 1 출력 노드에 커플링되고, 상기 제 1 출력 노드로부터의 밴드-갭 전류를 제공하도록 구성된 제 2 트랜지스터; 및
    상기 제 1 트랜지스터 및 상기 제 2 트랜지스터를 선택적으로 활성화시키기 위한 인에이블(enable) 회로
    를 포함하는,
    장치.
  5. 제 1 항에 있어서,
    상기 제 1 조정가능한 기울기는 상기 저잡음 증폭기의 제 1 온도에 기초하고, 상기 제 2 기울기는 상기 부하의 제 2 온도에 기초하고, 상기 제 2 기울기는 상기 제 2 온도가 제 1 온도 구역 내에 있을 때 네거티브(negative)이고, 상기 제 2 기울기는 상기 제 2 온도가 제 2 온도 구역 내에 있을 때 포지티브(positive)인,
    장치.
  6. 제 5 항에 있어서,
    상기 제 1 온도 구역은 상기 제 2 온도 구역보다 더 낮은,
    장치.
  7. 제 1 항에 있어서,
    상기 트랜스컨덕턴스 스테이지는 상기 제 1 전류에 응답하는 트랜지스터를 포함하는,
    장치.
  8. 제 1 항에 있어서,
    상기 제 1 바이어스 회로는,
    PTAT(proportional-to-absolute temperature) 전류를 생성하도록 동작가능한 PTAT 전류 소스;
    밴드-갭 전류를 생성하도록 동작가능한 밴드-갭 전류 소스;
    제 1 스테이지 선택 코드에 응답하는 제 1 복수의 트랜지스터들 ―상기 제 1 복수의 트랜지스터들은 상기 제 1 스테이지 선택 코드에 기초하여 상기 PTAT 전류의 크기를 조정하도록 동작가능함―; 및
    제 2 스테이지 선택 코드에 응답하는 제 2 복수의 트랜지스터들
    을 포함하고,
    상기 제 2 복수의 트랜지스터들은 상기 제 2 스테이지 선택 코드에 기초하여 상기 밴드-갭 전류의 크기를 조정하도록 동작가능한,
    장치.
  9. 제 8 항에 있어서,
    상기 제 1 복수의 트랜지스터들은 PTAT 전류 바이너리(binary) 디지털-아날로그 컨버터(DAC:digital-to-analog convertor)에 대응하고, 상기 제 2 복수의 트랜지스터들은 밴드-갭 전류 바이너리 DAC에 대응하는,
    장치.
  10. 제 1 항에 있어서,
    상기 제 1 기울기는 기준 기울기를 갖는 PTAT(proportional-to-absolute temperature) 기준 전류에 기초하고, 상기 제 1 기울기 대 상기 기준 기울기의 비율은 1보다 더 큰,
    장치.
  11. 제 10 항에 있어서,
    상기 제 1 기울기는 상기 제 2 기울기보다 더 큰,
    장치.
  12. 제 1 항에 있어서,
    상기 제 1 바이어스 회로는, 상기 제 1 전류를 생성하기 위해 제 1 입력에 기초하여 상기 다수의 전류 기여 스테이지들 중 하나 또는 그 초과를 인에이블하도록 구성되는,
    장치.
  13. 제 12 항에 있어서,
    상기 제 2 바이어스 회로는, 상기 제 2 전류를 생성하기 위해 제 2 입력에 기초하여 상기 제 2 바이어스 회로의 다수의 전류 기여 스테이지들 중 하나 또는 그 초과를 인에이블하도록 구성되는,
    장치.
  14. 장치로서,
    제 1 기울기에 따라 온도에 의하여 변하는 제 1 전류를 사용하여 저잡음 증폭기를 바이어싱하기 위한 수단; 및
    제 2 기울기에 따라 온도에 의하여 변하는 제 2 전류를 사용하여 상기 저잡음 증폭기의 부하를 바이어싱하기 위한 수단
    을 포함하고,
    상기 제 1 기울기는 제 1 디지털 코드에 기초하여 조정가능하고, 상기 제 2 기울기는 제 2 디지털 코드에 기초하여 조정가능한,
    장치.
  15. 제 14 항에 있어서,
    상기 제 1 기울기는 PTAT(proportional-to-absolute temperature) 기준 전류 및 밴드-갭 기준 전류의 제 1 함수로써 결정되고, 상기 제 2 기울기는 상기 PTAT 기준 전류 및 상기 밴드-갭 기준 전류의 제 2 함수로써 결정되는,
    장치.
  16. 제 14 항에 있어서,
    상기 제 1 기울기는 구분적 선형이고, 상기 제 2 기울기는 구분적 선형이고, 상기 제 2 기울기는 상기 부하의 온도가 제 1 온도 구역 내에 있을 때 네거티브이고, 상기 제 2 기울기는 상기 부하의 상기 온도가 제 2 온도 구역 내에 있을 때 포지티브인,
    장치.
  17. 제 14 항에 있어서,
    상기 부하는 선택도 부스팅 회로를 포함하는,
    장치.
  18. 방법으로서,
    제 1 기울기에 따라 온도에 의하여 변하는 제 1 전류를 사용하여 제 1 디바이스를 바이어싱하는 단계;
    상기 제 1 디바이스의 출력에 커플링되는 제 2 디바이스를 바이어싱하는 단계 ―상기 제 2 디바이스는 제 2 기울기에 따라 온도에 의하여 변하는 전류를 사용하여 바이어싱되고, 상기 제 1 기울기 또는 상기 제 2 기울기 중 적어도 하나는 조정가능함―;
    제 1 디지털 코드를 수신하고, 상기 제 1 디지털 코드에 기초하여 상기 제 1 기울기를 제어하는 단계; 및
    제 2 디지털 코드를 수신하고, 상기 제 2 디지털 코드에 기초하여 상기 제 2 기울기를 제어하는 단계
    를 포함하는,
    방법.
  19. 제 18 항에 있어서,
    상기 제 1 디지털 코드에 기초하여 상기 제 1 기울기를 제어하는 단계는, 상기 제 1 디지털 코드의 값에 따라 제 1 바이어스 회로의 제 1 개수의 전류 기여 스테이지들을 선택적으로 인에이블하는 단계를 포함하고, 상기 제 2 디지털 코드에 기초하여 상기 제 2 기울기를 제어하는 단계는, 상기 제 2 디지털 코드의 값에 따라 제 2 바이어스 회로의 제 2 개수의 전류 기여 스테이지들을 선택적으로 인에이블하는 단계를 포함하는,
    방법.

  20. 삭제
KR1020167022218A 2014-01-17 2015-01-08 온도 종속적 증폭기 바이어싱 KR101763233B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/158,318 US9401680B2 (en) 2014-01-17 2014-01-17 Temperature dependent amplifier biasing
US14/158,318 2014-01-17
PCT/US2015/010644 WO2015108755A1 (en) 2014-01-17 2015-01-08 Temperature dependent amplifier biasing

Publications (2)

Publication Number Publication Date
KR20160108511A KR20160108511A (ko) 2016-09-19
KR101763233B1 true KR101763233B1 (ko) 2017-07-31

Family

ID=52463134

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167022218A KR101763233B1 (ko) 2014-01-17 2015-01-08 온도 종속적 증폭기 바이어싱

Country Status (7)

Country Link
US (1) US9401680B2 (ko)
EP (1) EP3095188B1 (ko)
JP (1) JP6243048B2 (ko)
KR (1) KR101763233B1 (ko)
CN (1) CN106416059B (ko)
BR (1) BR112016016538A2 (ko)
WO (1) WO2015108755A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105226766B (zh) * 2015-11-02 2017-08-18 中国工程物理研究院核物理与化学研究所 一种低噪声偏置器
CN108462476B (zh) * 2018-02-08 2022-04-12 芯原微电子(上海)股份有限公司 一种功率放大器及其功率控制方法
EP3667274A1 (en) * 2018-12-14 2020-06-17 Nxp B.V. Device and method for generating a proportional to absolute temperature (ptat) output current with adjustable slope
WO2020176132A1 (en) * 2019-09-05 2020-09-03 Huawei Technologies Co. Ltd. Reference signal generation for power amplifiers of rf transmitters and transceivers
KR20220036432A (ko) 2020-09-15 2022-03-23 삼성전자주식회사 메모리 장치 및 이의 제어 방법
CN113271068B (zh) * 2021-04-02 2023-03-14 西安电子科技大学 一种双电源电压跨导校准低功耗的低噪声放大器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090054004A1 (en) * 2007-08-20 2009-02-26 Zerog Wireless, Inc., Delaware Corporation Biasing for Stacked Circuit Configurations

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5448158A (en) 1993-12-30 1995-09-05 Sgs-Thomson Microelectronics, Inc. PTAT current source
US5699014A (en) 1996-04-04 1997-12-16 Cardiac Pacemakers, Inc. Linear amplifier
US6346848B1 (en) 2000-06-29 2002-02-12 International Business Machines Corporation Apparatus and method for generating current linearly dependent on temperature
JP3884365B2 (ja) * 2001-10-31 2007-02-21 株式会社東芝 移動度比例電流発生器とこれを用いたバイアス発生器および増幅器
US7505739B2 (en) 2004-11-12 2009-03-17 Atheros Technology Ltd. Automatic mode setting and power ramp compensator for system power on conditions
US7202740B2 (en) 2005-01-05 2007-04-10 Broadcom Corporation Gain boosting for tuned differential LC circuits
US7449958B1 (en) * 2005-08-17 2008-11-11 Marvell International Ltd. Open loop DC control for a transimpedance feedback amplifier
US7236048B1 (en) 2005-11-22 2007-06-26 National Semiconductor Corporation Self-regulating process-error trimmable PTAT current source
US7443241B2 (en) * 2005-11-28 2008-10-28 Via Technologies Inc. RF variable gain amplifier
US7885629B2 (en) 2006-08-03 2011-02-08 Broadcom Corporation Circuit with Q-enhancement cell having programmable bias current slope
US7522002B2 (en) * 2007-01-04 2009-04-21 Atmel Corporation Biasing current to speed up current mirror settling time
US8098101B2 (en) 2008-07-08 2012-01-17 Qualcomm, Incorporated Method of achieving high selectivity in receiver RF front-ends
US7994847B1 (en) * 2008-11-06 2011-08-09 Marvell International Ltd. Reduced gain variation biasing for short channel devices
JP5315981B2 (ja) * 2008-12-24 2013-10-16 富士通セミコンダクター株式会社 電流生成回路、電流生成方法及び電子機器
JP5107272B2 (ja) * 2009-01-15 2012-12-26 株式会社東芝 温度補償回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090054004A1 (en) * 2007-08-20 2009-02-26 Zerog Wireless, Inc., Delaware Corporation Biasing for Stacked Circuit Configurations

Also Published As

Publication number Publication date
BR112016016538A2 (pt) 2017-08-08
JP6243048B2 (ja) 2017-12-06
JP2017503435A (ja) 2017-01-26
CN106416059B (zh) 2020-02-28
EP3095188A1 (en) 2016-11-23
KR20160108511A (ko) 2016-09-19
US20150207466A1 (en) 2015-07-23
US9401680B2 (en) 2016-07-26
EP3095188B1 (en) 2022-10-19
WO2015108755A1 (en) 2015-07-23
CN106416059A (zh) 2017-02-15

Similar Documents

Publication Publication Date Title
KR101763233B1 (ko) 온도 종속적 증폭기 바이어싱
US20150340992A1 (en) Low power multi-stacked power amplifier
US20100189042A1 (en) Method and system for transmitter output power compensation
US10056871B2 (en) Loop compensation using differential difference amplifier for negative feedback circuits
CN106489236B (zh) 耦合到分压器电路来为放大器提供反馈的参考放大器
US8922178B2 (en) Temperature dependent voltage regulator
US20150230185A1 (en) Low Noise Amplifier Device with Auxiliary Gain Control
JP2018504032A (ja) 相補的共通ゲートおよび共通ソース増幅器における利得制御
CN106233621B (zh) 具有选择性地耦合的栅极端子的差分共源共栅放大器
US8874053B2 (en) Low variation current multiplier
US7119620B2 (en) Method and system for constant or proportional to absolute temperature biasing for minimizing transmitter output power variation
US9413296B2 (en) Amplifier with enhanced linearity
US9641128B2 (en) High linearity structure for amplifier
CN106233620B (zh) 用于偏置电压生成的传输门
US20060116845A1 (en) Method and system for a temperature sensor for transmitter output power compensation
US20160211804A1 (en) Amplifier bias circuit

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant