CN106233621B - 具有选择性地耦合的栅极端子的差分共源共栅放大器 - Google Patents

具有选择性地耦合的栅极端子的差分共源共栅放大器 Download PDF

Info

Publication number
CN106233621B
CN106233621B CN201580021230.9A CN201580021230A CN106233621B CN 106233621 B CN106233621 B CN 106233621B CN 201580021230 A CN201580021230 A CN 201580021230A CN 106233621 B CN106233621 B CN 106233621B
Authority
CN
China
Prior art keywords
transistor
gate terminal
cascode
differential
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580021230.9A
Other languages
English (en)
Other versions
CN106233621A (zh
Inventor
A·N·L·陈
G·S·T·约
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN106233621A publication Critical patent/CN106233621A/zh
Application granted granted Critical
Publication of CN106233621B publication Critical patent/CN106233621B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H03F1/523—Circuit arrangements for protecting such amplifiers for amplifiers using field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45188—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0029—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier using FETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/129—Indexing scheme relating to amplifiers there being a feedback over the complete amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/541—Transformer coupled at the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45024—Indexing scheme relating to differential amplifiers the differential amplifier amplifying transistors are cascode coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45116—Feedback coupled to the input of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45302—Indexing scheme relating to differential amplifiers the common gate stage of a cascode dif amp being controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45731—Indexing scheme relating to differential amplifiers the LC comprising a transformer
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7206—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by a switch in the bias circuit of the amplifier controlling a bias voltage in the amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

一种装置包括差分共源共栅放大器，该差分共源共栅放大器包括第一晶体管(304)和第二晶体管(306)。该装置还包括晶体管(320)，该晶体管(320)包括被耦合到差分共源共栅放大器的第一晶体管(304)的栅极端子(312)的源极端子。该晶体管(320)还包括被耦合到差分放大器的第二晶体管(306)的栅极端子(314)的漏极端子。

Description

具有选择性地耦合的栅极端子的差分共源共栅放大器
相关申请的交叉引用
本申请要求来自于2014年4月22日提交的共同拥有的美国非临时专利申请No.14/258,669的优先权，通过引用明确地将其全部内容并入本文中。
技术领域
本公开总地涉及具有处于断开状态中的一个或多个增益单元的差分共源共栅放大器。
背景技术
技术的进步已经得到了更小的且更强大的计算设备。例如，当前存在各种便携式个人计算设备，包括无线计算设备，例如便携式无线电话、个人数字助理(PDA)以及小而轻量级且容易由用户携带的传呼设备。更具体地，便携式无线电话，例如蜂窝电话和互联网协议(IP)电话可以通过无线网络来传送语音和数据分组。另外，许多这样的无线电话包括被合并于其中的其他类型的设备。例如，无线电话还可以包括数字静态相机、数字视频相机、数字记录器和音频文件播放器。此外，这样的无线电话可以处理可执行指令，包括软件应用，例如可以被用于访问互联网的web浏览器应用。因此，这些无线电话可以包括重大计算能力。
无线电话或其他无线设备可以包括经由天线发送信号的发射器。信号可以在被天线发送之前，例如在无线设备的功率放大器(PA)级或驱动器放大器(DA)级被放大。PA级(或DA级)可以例如经由变压器被磁性地耦合到天线，并且可以具有使得PA级(或DA级)能够经由变压器将差分放大信号提供到天线的差分共源共栅对(例如，可以包括差分共源共栅晶体管对)。在操作期间，无线设备可以选择性地激活PA级(或DA级)的部分(例如，“单元”)以调节差分放大信号的增益。例如，单元中的晶体管的栅极端子可以当偏置电压具有逻辑高电压电平时被激活或者可以当偏置电压具有逻辑低电压电平(例如，大约零伏特)时被停用。
将偏置电压调节到逻辑低电压电平(例如，大约零伏特)以停用单元可以使晶体管承受“应力”。例如，当调节PA级(或DA级)的增益时，被停用的单元的共源共栅器件的晶体管可以具有实质上大于偏置电压的漏极电压，导致对晶体管的电压“应力”。该电压“应力”可能(例如，通过损坏晶体管的栅极氧化区)损坏晶体管，并且可能降低放大器级的可靠性。当逻辑低电压电平偏置电压可以被增大以减小被停用的晶体管的漏极到栅极电压差时，该技术增大通过共源共栅器件的泄漏电流(例如，信号泄漏)并且由此减小在共源共栅器件的经放大的输出与共源共栅的输入之间的线性。
附图说明
图1示出了与无线系统进行通信的无线设备；
图2示出了图1中的无线设备的框图；
图3是描绘图2的无线设备的组件内的放大器的示例性实施例的框图；
图4是描绘包括合并于图2的无线设备的放大器中的元件的电路的示例性实施例的示意图；以及
图5是图示了将差分共源共栅放大器中的晶体管的栅极端子选择性地隔离的方法的示例性实施例的流程图。
具体实施方式
下面阐述的详细描述旨在为本公开的示例性设计的描述并且不旨在表示本公开可以被实践在其中的唯一设计。术语“示例性”在本文中用于意指“用作示例、实例或说明”。本文中被描述为“示例性”的任何设计不必被理解为对于其他设计是优选的或有优势的。详细描述包括为了提供对本公开的示例性设计的透彻理解的目的的具体细节。对于本领域技术人员将显而易见的是，可以在没有这些具体细节的情况下实践本文描述的示例性设计。在一些实例中，周知的结构和设备以框图形式示出以便避免使本文呈现的示例性设计的新颖性模糊不清。
图1示出了与无线通信系统120进行通信的无线设备110。无线通信系统120可以是长期演进(LTE)系统、码分多址(CDMA)系统、全球移动通信(GSM)系统、无线局域网(WLAN)系统或某种其他无线系统。CDMA系统可以实施宽带CDMA(WCDMA)、CDMA 1X(CDMA2000 1xRTT)、演进数据优化(EV-DO)、时分同步CDMA(TD-SCDMA)或CDMA的某种其他版本。为简单起见，图1示出了包括两个基站130和132以及一个系统控制器140的无线通信系统120。一般地，无线系统可以包括任何数量的基站以及网络实体的任何集合。
无线设备110还可以被称为用户装备(UE)、移动站、终端、访问终端、用户单元、站、等等。无线设备110可以是蜂窝电话、智能电话、平板计算机、无线调制调解器、个人数字助理(PDA)、手持设备、笔记本计算机、智能本、上网本、无绳电话、无线本地环路(WLL)站、蓝牙设备、等等。无线设备110可以与无线通信系统120进行通信。无线设备110还可以接收来自广播站(例如，广播站134)的信号、来自一个或多个全球导航卫星系统(GNSS)中的卫星(例如，卫星150)的信号、等等。无线设备110可以支持用于进行无线通信的一种或多种无线电技术，例如LTE、WCDMA、CDMA 1X、EV-DO、TD-SCDMA、GSM、802.11、等等。
图2示出了图1中的无线设备110的示例性设计的框图。在该示例性设计中，无线设备110包括被耦合到初级天线210的收发器220、被耦合到次级天线212的收发器222、和数据处理器/控制器280。收发器220包括多(K)个接收器230pa到230pk和多(K)个发射器250pa到250pk以支持多个频段、多种无线电技术、载波聚合、等等。收发器222包括多(L)个接收器230sa到230sl和多(L)个发射器250sa到250sl以支持多个频段、多种无线电技术、载波聚合、接收多样性、从多个发射天线到多个接收天线的多输入多输出(MIMO)传输、等等。
在图2中示出的示例性设计中，每个接收器230pa-230pk、230sa-230sl分别包括LNA 240pa-240pk、240sa-240sl和接收电路242pa-242pk、242sa-242sl。对于数据接收，天线210接收来自基站和/或其他发射器站的信号并提供接收到的RF信号，RF信号通过天线接口电路124被路由并作为输入RF信号被呈现给所选择的接收器。天线接口电路224可以包括开关、双工器、发射滤波器、接收滤波器、匹配电路、等等。下面的描述提供其中接收器230pa是所选择的接收器的示例。在接收器230pa内，LNA 240pa将输入RF信号放大并提供输出RF信号。接收电路242pa将输出RF信号从RF下变换到基带，将经下变换的信号放大和滤波，并且将模拟输入信号提供到数据处理器/控制器280。接收电路242pa可以包括混频器、滤波器、放大器、匹配电路、振荡器、本地振荡器(LO)发生器、锁相环(PLL)、等等。收发器220和222中的每个剩余的接收器可以以与接收器230pa相似的方式来操作。
在图2中示出的示例性设计中，每个发射器250pa-250pk、250sa-250sl分别包括发射电路252pa-252pk、252sa-252sl和功率放大器(PA)254pa-254pk、254sa-254sl。对于数据发射，数据处理器/控制器280处理(例如，编码和调制)要被发射的数据并将模拟输出信号提供到所选择的发射器。下面的描述提供其中发射器250pa是所选择的发射器的示例。在发射器250pa内，发射电路252pa将模拟输出信号放大、滤波并从基带上变换到RF并且提供经调制的RF信号。发射电路252pa可以包括放大器、滤波器、混频器、匹配电路、振荡器、LO发生器、PLL、等等。PA 254pa接收并放大经调制的RF信号并且提供具有恰当的输出功率电平的发射RF信号。发射RF信号通过天线接口电路224被路由并且经由天线210被发射。收发器220和222中的每个剩余的发射器可以以与发射器250pa相似的方式来操作。
图2示出了接收器230pa-230pk和230sa-230sl和发射器250pa-250pk和250sa-250sl的示例性设计。接收器和发射器还可以包括未示出在图2中的其他电路，例如滤波器、匹配电路、等等。收发器220和222中的全部或部分可以被实施在一个或多个模拟集成电路(IC)、RF IC(RFIC)、混合信号IC、等等上。例如，LNA 240pa-240pk和240sa-240sl和接收电路242pa-242pk和242sa-242sl可以被实施在一个模块中，其可以为RFIC、等等。收发器220和222中的电路还可以以其他方式来实施。
在示例性实施例中，发射电路252pa-252pk、252sa-252sl可以分别包括驱动器放大器290pa-290pk、290sa-290sl。驱动器放大器290pa-290pk、290sa-290sl可以接收来自数据处理器/控制器280的第一发射信号292pa-292pk、292sa-292sl(例如，输入信号)。在示例性实施例中，功率放大器254pa-254pk、254sa-254sl可以分别接收来自驱动器放大器290pa-290pk、290sa-290sl的第二发射信号294pa-294pk、294sa-294sl。在示例性实施例中，第一发射信号292pa-292pk、292sa-292sl和/或第二发射信号294pa-294pk、294sa-294sl可以包括差分信号(例如，图3的第一差分信号334和第二差分信号336或图4的第一差分信号(PA Input+)450和第二差分信号(PA Input-))。
功率放大器254pa-254pk、254sa-254sl中的一个或多个和/或驱动器放大器290pa-290pk、290sa-290sl中的一个或多个可以包括差分共源共栅放大器(例如，图3的包括具有第一栅极端子312的第一晶体管304和具有第二栅极端子314的第二晶体管306的差分共源共栅放大器302)、晶体管(例如，图3的晶体管320)、被耦合到第一栅极端子312并且被耦合到控制节点(例如，图3的控制节点326)的第一高阻抗元件(例如，图3的第一高阻抗元件322)以及被耦合到第二栅极端子314并且被耦合到控制节点的第二高阻抗元件(例如，图3的第二高阻抗元件324)，如参考图3-4和图7更详细地进行描述的。
例如，驱动器放大器290pa-290pk、290sa-290sl中的一个或多个可以包括图3的可操作用于接收来自数据处理器/控制器280的第一发射信号(例如，分别地接收292pa-292pk、292sa-292sl中的一个)并将其放大的差分共源共栅放大器302。作为另一示例，功率放大器254pa-254pk、254sa-254sl中的一个或多个可以包括图3的可操作用于接收来自驱动器放大器290pa-290pk、290sa-290sl中的一个或多个的第二发射信号(例如，294pa-294pk、294sa-294sl)并将其放大的差分共源共栅放大器302。额外地或备选地，图4的系统400可以被包括于PA 254p-254pk、254sa-254sl中的一个或多个和/或DA 290pa-290pk、290sa-290sl中的一个或多个中或被用于实施PA 254p-254pk、254sa-254sl中的一个或多个和/或DA 290pa-290pk、290sa-290sl中的一个或多个。
如参考图3-7进一步所描述的，一个或多个功率放大器254pa-254pk、254sa-254sl和/或驱动器放大器290pa-290pk、290sa-290sl中的一个或多个的可靠性、功率消耗和响应线性可以使用图3的其中晶体管320分别被耦合到差分共源共栅放大器302的两个晶体管304、306的两个栅极端子312、314的差分共源共栅放大器302来改进。
数据处理器/控制器280可以执行针对无线设备110的各种功能。例如，数据处理器/控制器280可以执行针对经由接收器230pa-230pk、230sa-230sl被接收的数据和经由发射器250pa-250pk、250sa-250sl被发射的数据的处理。数据处理器/控制器280可以控制收发器220和222内的各个电路的操作。例如，数据处理器/控制器280可以将控制信号296pa提供到PA 254pa。控制信号296pa可以包括使能信号(例如，图3的使能信号330或图4的使能信号(TURN_ON)440)和偏置电压(例如，图3的偏置电压332或图4的第一偏置信号(Vdc_cas_ON)442和第二偏置信号(Vdc_cas_OFF)444)。数据处理器/控制器280可以将类似的控制信号提供到PA 254pa-254pk、254sa-254sl和/或DA 290pa-290pk、290sa-290sl。存储器282可以存储针对数据处理器/控制器280的程序代码和数据。数据处理器/控制器280可以被实施在一个或多个专用集成电路(ASIC)和/或其他IC上。
无线设备110可以支持多个频带组、多种无线电技术和/或多个天线。无线设备110可以包括许多LNA以支持经由多个频带组、多种无线电技术和/或多个天线的接收。图1和图2的无线设备110图示了降低对差分共源共栅放大器的一个或多个晶体管的损坏的可能性的示例性器件(包括差分共源共栅放大器、晶体管、第一高阻抗元件和第二高阻抗元件)，如参考图3-4和图7进一步所描述的。
参考图3，示出了放大系统300的示例性实施例。放大系统300可以被包括于功率放大器或驱动器放大器中。如本文中通过举例的方式所描述的，放大系统300可以被包括于PA254pa中或者用于实施PA 254pa。在其他示例性实施例中，放大系统300可以被包括于图2的功率放大器254pa-254pk、254sa-254sl中的一个或多个或驱动器放大器290pa-290pk、290sa-290sl中的一个或多个中或用于实施图2的功率放大器254pa-254pk、254sa-254sl中的一个或多个或驱动器放大器290pa-290pk、290sa-290sl中的一个或多个。
放大系统300可以包括差分共源共栅放大器302，差分共源共栅放大器302包括具有第一栅极端子312的第一晶体管304和具有第二栅极端子314的第二晶体管306。差分共源共栅放大器302还包括被耦合到第一晶体管304的第三晶体管308和被耦合到第二晶体管306的第四晶体管310。第一晶体管304和第三晶体管308可以形成第一共源共栅晶体管对，并且第二晶体管306和第四晶体管310可以形成第二共源共栅晶体管对。第三晶体管308可以被配置为接收第一差分信号334，并且第四晶体管310可以被配置为接收第二差分信号336。在示例性实施例中，差分信号334、336可以对应于从图2的DA 290pa接收到的第二发射信号294pa。在其他示例性实施例中，差分信号可以对应于图2的第一发射信号292pa-292pk、292sa-292sl中的一个或多个和/或第二发射信号294pa-294pk、294sa-294sl中的一个或多个。
放大系统300还可以包括被耦合到第一栅极端子312并且被耦合到第二栅极端子314的晶体管(例如，主晶体管)。在图3中图示的示例性实施例中，晶体管320可以为p型金属氧化物半导体(PMOS)晶体管。备选地，在其他示例性实施例中，晶体管320可以为n型金属氧化物半导体(NMOS)晶体管。晶体管320可以用作开关。晶体管320的栅极端子可以对使能信号330做出响应以将第一栅极端子312选择性地耦合到第二栅极端子314。例如，晶体管320的漏极端子可以被耦合到第二栅极端子314，并且晶体管320的源极端子可以被耦合到第一栅极端子312。在示例性实施例中，使能信号330和偏置电压332可以从数据处理器/控制器280被接收以作为图2中的控制信号296pa。当晶体管320导通时(例如，当电流在源极端子与漏极端子之间传播时)，第一栅极端子312经由晶体管320被耦合到第二栅极端子314。
额外地，放大系统300可以包括被耦合到第一栅极端子312并且被耦合到控制节点326的第一高阻抗元件(Z)322和被耦合到第二栅极端子314并且被耦合到控制节点326的第二高阻抗元件(Z)326。高阻抗元件322和324可以分别提供在控制节点326与栅极端子312、314之间的高阻抗。高阻抗元件322和324中的每个可以具有高阻抗值，并且晶体管320和高阻抗元件322和324可以基于被提供给控制节点326的偏置电压322来使得第一栅极端子312和第二栅极端子314中的每个被偏置。在第一示例性实施例中，第一高阻抗元件322和第二高阻抗元件324可以为电阻器。例如，高阻抗元件322和324可以各个具有至少10千欧姆的电阻。在第二示例性实施例中，第一高阻抗元件322和第二高阻抗元件324可以为电感器。例如，高阻抗元件322和324可以为提供频率相关高阻抗值的电感器。
在操作期间，放大系统300接收来自DA 290pa的差分信号334和336。在差分共源共栅放大器302的第一操作模式(例如，使能或激活模式)期间，使能信号330被断言(assert)并且晶体管320被激活以将第一栅极端子312耦合到第二栅极端子314。第一栅极端子312和第二栅极端子314可以由偏置电压332被偏置，偏置电压332处于在第一操作模式期间足以使能(例如，接通)晶体管304、306的特定电压电平(例如，一伏特)，以导致差分共源共栅放大器302将接收到的差分信号334、336放大并且以将经放大的差分输出信号340、342提供到图2的天线接口电路224。
在第二操作模式(例如，禁用或不活动模式)期间，使能信号330被去断言，晶体管320被停用，并且偏置电压332被设置在逻辑低电压电平(例如，零伏特)处。停用晶体管320增大从第一栅极端子312到第二栅极端子314的阻抗(例如，促进阻抗增大)。阻抗增大可以至少部分地基于第一高阻抗元件322和第二高阻抗元件324。增大阻抗可以将第一栅极端子312与第二栅极端子314隔离或实质上隔离，从而使得在栅极端子312、314处的栅极电压能够独立地“浮动”。因为栅极电压“浮动”，所以每个栅极电压可以由于晶体管304、306的寄生漏极到栅极电容而对相应的漏极电压做出响应。例如，第一栅极端子312处的第一栅极电压可以“跟踪”在第一晶体管304的第一漏极端子处的第一漏极电压(例如，可以响应于其而改变电压)。类似地，在第二栅极端子314处的第二栅极电压可以“跟踪”在第二晶体管306的第二漏极端子处的第二漏极电压。因此，晶体管304、306的漏极到栅极电压可以在第二操作模式期间被减小，因为与其中栅极电压在第二操作模式期间不改变(例如，被固定在逻辑低电压值处)的其他差分共源共栅放大器相比较，在栅极端子312、314处的栅极电压响应于相应的漏极电压而改变电压。
减小漏极到栅极电压可以减小在包括处于断开状态中的多个单位单元(例如，增益单元)的放大器中的晶体管上的电压“应力”，例如参考图4更详细地描述的系统400。在包括多个单位单元并且不包括晶体管320和高阻抗元件322、324的某些放大器中，在漏极端子处的电压可以达到充分高的电平以导致在晶体管上的电压“应力”。例如，在不包括晶体管320和高阻抗元件322和324的其他差分共源共栅放大器中，当差分共源共栅放大器被禁用时栅极电压被“迫使”为逻辑低电压电平(例如，零伏特)。然而，在这样的其他差分共源共栅放大器中的晶体管的漏极端子可以被耦合到在相同的收发器的其他单位单元中的其他晶体管的其他漏极端子。多个其他单位单元可以是活动的，从而导致当相应的栅极电压被“迫使”为逻辑低电压电平时在其他差分共源共栅放大器的晶体管的漏极端子处的电压达到高电压电平。因此，当其他差分共源共栅放大器被禁用时其他差分共源共栅放大器的晶体管经受高漏极到栅极电压。高漏极到栅极电压可以导致对晶体管的电压“应力”，其可能导致对晶体管的损坏并降低其他差分共源共栅放大器的可靠性。
对比之下，晶体管320使得放大系统300能够防止或减少对晶体管304和306的损坏。例如，当晶体管320被停用时，栅极端子312和314的栅极电压“跟踪”相应的漏极电压，而非被迫使为逻辑低电压电平。因此，晶体管304和306的漏极到栅极电压减小在晶体管304和306上的电压“应力”。减小电压“应力”可以当差分共源共栅放大器302被禁用时防止或减少对晶体管304和306的损坏。
额外地，晶体管320可以增大差分共源共栅放大器302的线性(例如，在经放大的差分输出信号340、342与接收到的差分信号334、336之间的线性)。如本文中所使用的，以“切换的”配置而配置的差分共源共栅放大器是指具有被耦合到晶体管320和高阻抗元件322、324的晶体管的栅极端子的差分共源共栅放大器，如图3中所图示的。对比之下，以“栅极耦合的”配置而配置的差分共源共栅放大器是指其中晶体管的栅极端子被直接地耦合在一起的差分共源共栅放大器(例如，不包括晶体管320和高阻抗元件322、324的差分共源共栅放大器)。通过使得在栅极端子312、314处的栅极电压能够“跟踪”相应的漏极电压，与在“栅极耦合的”配置中的差分共源共栅放大器相比较，在“切换的”配置中的差分共源共栅放大器302改进在经放大的差分输出信号340、342与接收到的差分信号334、336之间的线性。例如，在“栅极耦合的”配置中，晶体管的漏极电压可以落入相应的栅极电压以下，由此在第二操作模式(例如，不活动模式)期间接通晶体管。在不活动模式期间接通晶体管增大泄漏电流并减小在“栅极耦合的”配置中的差分共源共栅放大器的线性。
在“切换的”配置中，栅极端子312、314的栅极电压响应于晶体管304、306的漏极电压而改变，使得漏极电压不会落入相应的栅极电压以下。因此，晶体管304、306在不活动模式期间未被使能(例如，未被接通)，并且与在“栅极耦合的”配置中的差分共源共栅放大器相比较，差分输出信号340、342的线性被增大。参考图4-6描述与改进的线性相关的额外的细节。
参考图4，示出了提供具有在晶体管上的减小的电压“应力”的差分放大的系统400的示例性实施例。在示例性实施例中，系统400可以被包括于功率放大器或驱动器放大器中。例如，如本文中所描述的，系统400可以被包括于图2的功率放大器254pa中或被用于实施图2的功率放大器254pa。在其他示例性实施例中，系统400可以被包括于图2的功率放大器254pa-254pk、254sa-254sl中的一个或多个或驱动器放大器290pa-290pk、290sa-290sl中的一个或多个中或用于实施图2的功率放大器254pa-254pk、254sa-254sl中的一个或多个或驱动器放大器290pa-290pk、290sa-290sl中的一个或多个。
系统400可以包括放大器级402和天线404。放大器级402可以包括多个的N个“单位单元”(例如，部分)，其中的每个形成功率放大器，其中N是正整数。例如，天线404可以对应于天线210，并且每个单位单元可以被包括于图2的PA 254pa-254pk、254sa-254sl中的一个或多个中或被用于实施图2的PA 254pa-254pk、254sa-254sl中的一个或多个。放大器级402和天线404可以经由输出负载(例如，经由变压器408)被磁性地耦合。例如，变压器408可以对应于图2的天线接口电路224。系统400的组件可以对应于发射器(例如，图2的发射器250pa)或者可以被集成在发射器(例如，图2的发射器250pa)内。
放大器级402(例如，多个单位单元)可以包括具有差分共源共栅放大器412并且还具有晶体管(MPSW)420(例如，主晶体管)的示例性单位单元410。差分共源共栅放大器412可以包括第一晶体管(M1pc)422、第二晶体管(M1nc)424、被耦合到第一晶体管(M1pc)422的第三晶体管(M1p)426和被耦合到第二晶体管(M1nc)424的第四晶体管(M1n)428。第一晶体管(M1pc)422和第三晶体管(M1p)426可以形成第一共源共栅晶体管对，并且第二晶体管(M1nc)424和第四晶体管(M1n)428可以形成第二共源共栅晶体管对。
晶体管(MPSW)420可以被耦合到第一晶体管(M1pc)422的第一栅极端子436并被耦合到第二晶体管(M1nc)424的第二栅极端子438。在示例性实施例中，晶体管(MPSW)420可以为PMOS晶体管并且可以用作开关。晶体管(MPSW)420可以包括对使能信号(Turn_ON)440做出响应的输入端子。在示例性实施例中，使能信号(Turn_ON)440、第一偏置电压(Vdc_cas_ON)442和第二偏置电压(Vdc_cas_OFF)444可以从控制器280接收以作为图2的控制信号296pa。单位单元410还可以包括第一电阻器414(例如，第一高阻抗元件)，第一电阻器414被耦合到控制节点434并被耦合到被进一步耦合到晶体管(MPSW)420的第一端子的第一栅极端子436。单位单元410还可以包括第二电阻器416(例如，第二高阻抗元件)，第二电阻器416被耦合到控制节点434并被耦合到被进一步耦合到晶体管(MPSW)420的第二端子的第二栅极端子438。电阻器414和416中的每个可以具有至少10千欧姆的电阻。
差分共源共栅放大器412可以被耦合到变压器408。例如，第一晶体管(M1pc)422的第一漏极端子可以经由第一节点430被耦合到变压器408，并且第二晶体管(M1nc)424的第二漏极端子可以经由第二节点432被耦合到变压器408。多个单位单元的其他单位单元可以以类似的方式被耦合到第一节点430并被耦合到第二节点432(例如，节点430和432中的每个可以被耦合到多个单位单元中的每个)。变压器408可以被配置为将N个单位单元的经放大的差分输出(例如，Voutp和Voutn)提供到天线404。例如，在节点430和432处接收到的经放大的差分输出可以基于每个活动的单位单元中的差分共源共栅放大器的输出并且可以经由在变压器408与天线404之间的上述磁性耦合被提供到天线404。因此，放大器级402的每个单位单元当被激活时贡献于经放大的差分输出(Voutp和Voutn)。
放大器级402中的每个单位单元可以与示例性单位单元410具有相似的配置。例如，每个单位单元可以包括对应的差分共源共栅放大器、对应的晶体管(例如，对应于晶体管(MPSW)420的晶体管)和对应的电阻器(例如，高阻抗元件)，并且每个单位单元可以经由节点430和432被耦合到变压器408。每个单位单元可以基于对应的使能信号而被选择性地激活。例如，单位单元的子集可以通过(例如，经由断言使能信号的对应的子集)停用开关的对应的子集来停用。通过对N个单位单元的选择性激活，可以调节放大器级402的增益。
在操作期间，放大器级402可以对差分信号(PA input+450和PA input-452)做出响应。在示例性实施例中，差分信号(PA input+)450和(PA input-)452可以从DA 290pa接收以作为第二发射信号294pa。差分共源共栅放大器412的第三晶体管(M1p)426和第四晶体管(M1n)428可以对差分信号(PA input+)450和(PA input-)452做出响应。差分共源共栅放大器412可以基于使能信号(Turn_ON)440以不同的操作模式来操作。使能信号(Turn_ON)440和一对开关可以被用于使控制节点434偏置。例如，当使能信号(Turn_ON)440被断言时，控制节点434可以由第一偏置信号(Vdc_cas_ON)442偏置，并且当使能信号(Turn_ON)440被去断言时，控制节点434可以由第二偏置信号(Vdc_cas_OFF)444偏置。在示例性实施例中，第一偏置信号(Vdc_cas_ON)442可以提供在特定电压电平(例如，大约一伏特或足以使能晶体管422、424的任何电压)处的实质上恒定的电压，并且第二偏置信号(Vdc_cas_OFF)444可以提供在逻辑低电压电平(例如，大约零伏特)处的实质上恒定的电压。
在差分共源共栅放大器412的第一操作模式(例如，“接通”模式或激活模式)期间，第一晶体管(M1pc)422和第二晶体管(M1nc)424可以基于第一偏置信号(Vdc_cas_ON)442而被激活以贡献于经由变压器408被提供给天线404的经放大的差分输出(例如，Voutp和Voutn)。在第一模式期间，晶体管(MPSW)420可以基于使能信号(Turn_ON)440的第一值(例如，逻辑低电压电平)而被激活以将第一栅极端子436耦合到第二栅极端子438。第一栅极端子436和第二栅极端子438可以基于第一偏置信号(Vdc_cas_ON)442经由电阻器414和416而被偏置。
在差分共源共栅放大器412的第二操作模式(例如，“断开”模式或停用模式)期间，使能信号(Turn_ON)440可以被去断言为第二值(例如，特定电压电平)。对使能信号(Turn_ON)440去断言停用晶体管(MPSW)420以增大从第一栅极端子436经由电阻器414和416到第二栅极端子438的阻抗。增大从第一栅极端子436到第二栅极端子438的阻抗可以将第一栅极端子436与第二栅极端子438隔离或实质上隔离。例如，被停用的晶体管(MPSW)420的阻抗可以充分高，使得结合电阻器414和416，在第一栅极端子436处的第一栅极电压(Vcpgate)可以实质上独立于在第二栅极端子438处的第二栅极电压(Vcngate)。
将栅极端子436与栅极端子438隔离或实质上隔离可以使得第一栅极电压(Vcpgate)和第二栅极电压(Vcngate)分别对第一晶体管(M1pc)422和第二晶体管(M1nc)424的漏极电压做出响应(例如，对其进行“跟踪”)。例如，因为当晶体管(MPSW)420被停用时第一栅极端子436相对于第二栅极端子438被隔离或实质上隔离，第一栅极电压(Vcpgate)可以基于第一晶体管(M1pc)422的第一漏极电压(Voutp)而“浮动”到第一电压。第一栅极电压(Vcpgate)可以由于在第一晶体管(M1pc)422的第一栅极端子436与第一漏极端子之间的电容性耦合而“浮动”。在该示例中，第一栅极电压(Vcpgate)可以具有与第一漏极电压(Voutp)的电压变化(例如，“摆幅”)成比例的电压变化(例如，“摆幅”)，同时保持处于充分低的电压电平处使得第一晶体管(M1pc)422不会接通。第二栅极电压(Vcngate)可以基于第二晶体管(M1nc)424的第二漏极电压(Voutn)(例如，由于在第二晶体管(M1nc)424的第二栅极端子438与第二漏极端子之间的电容性耦合)而类似地“浮动”到第二电压。
因此，与其中放大器晶体管的栅极端子经由偏置信号被“迫使”为常见的逻辑低电压电平的器件(例如，其他差分共源共栅放大器)相比较，与第一晶体管(M1pc)422相关联的第一漏极到栅极电压差和与第二晶体管(M1nc)424相关联的第二漏极到栅极电压差可以被减小。如以上参考图3所解释的，高漏极到栅极电压导致在晶体管上的电压“应力”，其可以导致对晶体管的损坏并且可以降低放大器的可靠性。减小漏极到栅极电压降低对晶体管422和424的损坏的可能性，其增大差分共源共栅放大器412的可靠性。
在其中差分共源共栅放大器的晶体管的栅极端子在“栅极耦合的”配置中被直接地耦合在一起的器件(例如，没有晶体管(MPSW)420和晶体管414和416的器件)中，当差分共源共栅放大器被停用时栅极端子被偏置在逻辑低电压电平(例如，零伏特)处。然而，晶体管的漏极电压可以至少部分地基于器件的其他被激活的单位单元而达到2*Vdd(例如，干线电压)的值。因此，当一个单位单元被停用时，晶体管的漏极到栅极电压可以与2*Vdd一样大。如此大的漏极到栅极电压导致对晶体管的“应力”并且增大对被配置在“栅极耦合的”配置中的差分共源共栅放大器的晶体管的损坏的可能性(例如，损坏晶体管的栅极氧化区)。
在系统400(例如，被配置在“切换的”配置中的系统)中，通过在第二操作模式期间使用晶体管(MPSW)420和电阻器414和416来将第一栅极端子436与第二栅极端子438隔离或实质上隔离，与将第一栅极电压(Vcpgate)和第二栅极电压(Vcngate)“迫使”为逻辑低电压电平(例如，大约零伏特)相比较，在晶体管422和424上的电压“应力”被减小。例如，第一栅极电压(Vcpgate)可以“跟踪”第一漏极电压，由此减小漏极到栅极电压和对第一晶体管(M1pc)422的损坏的可能性。
额外地，与被配置在“栅极耦合的”配置中的差分共源共栅放大器相比较，使用晶体管(MPSW)420来导致第一栅极电压(Vcpgate)和第二栅极电压(Vcngate)对相应的漏极电压做出响应可以增大差分共源共栅放大器412的线性(例如，在经放大的差分输出(例如，Voutp和Voutn)与差分信号(PA input+)450和(PA input-)452之间的关系的线性)。例如，导致第一栅极电压(Vcpgate)和第二栅极电压(Vcngate)对相应的漏极电压做出响应防止或减小栅极电压超过相应的漏极电压的可能性。因此，可以避免或减小在第一晶体管(M1pc)422和第二晶体管(M1nc)424处的泄漏电流，因为晶体管在第二操作模式(例如，停用模式)期间保持断开。对比之下，在被配置在“栅极耦合的”配置中的差分共源共栅中，放大器可以在第二操作模式期间接通或部分地接通，由此减小(例如，降低)对应的差分共源共栅放大器的线性。
与被配置在“栅极耦合的”配置中的差分共源共栅放大器相比较，包括被配置在“切换的”配置中的(例如，包括晶体管(MPSW)420和电阻器414、416的)差分共源共栅放大器412的系统400可以提供额外的性能益处。参考图5，图示了被配置在“切换的”配置中的差分共源共栅放大器(本文被称为“切换的配置DCA”)和被配置在“栅极耦合的”配置中的差分共源共栅放大器(本文被称为“栅极耦合的配置DCA”)的在饱和处的功率输出(Psat)和根据幅度调制的相位调制(AM-PM)的曲线图并将其总地指代为500。在示例性实施例中，切换的配置DCA可以对应于图3的放大系统300的差分共源共栅放大器302或图4的系统400的差分共源共栅放大器412。曲线图500表示示例性的、非限制性的值。在其他实施例中，可以实现Psat和AM-PM的其他值。
曲线图500包括与切换的配置DCA相关联的第一AM-PM曲线502和与栅极耦合的配置DCA相关联的第二AM-PM曲线504。AM-PM曲线502、504图示了在针对两个差分共源共栅放大器的AM-PM与射频功率(Prf)之间的关系。如图5中所图示的，和与栅极耦合的配置DCA相关联的AM-PM变化相比较，与切换的配置DCA相关联的AM-PM变化减小(例如，更小)。例如，针对“切换的”配置的AM-PM值可以针对在零与P3之间的Prf值在三度之内变化，如由在P2处的第一AM-PM值510与在P3处的第二AM-PM值512之间的AM-PM差所图示的。针对“栅极耦合的”配置的AM-PM值可以针对在零与P3之间的Prf值在四度之内变化，如由在P1处的第三AM-PM值514与在P3处的第四AM-PM值516之间的AM-PM差所图示的。因此，与“栅极耦合的”配置相比较，“切换的”配置与针对在零与P3之间的Prf值的至少一度的AM-PM变化的减小相关联。
曲线图500还包括与切换的配置DCA相关联的第一Psat曲线506和与栅极耦合的配置DCA相关联的第二Psat曲线508。Psat曲线506、508图示了在两个差分共源共栅放大器的Psat与Prf之间的关系。如图5中所图示的，与栅极耦合的配置DCA的Psat相比较，切换的配置DCA的Psat增大。例如，在第一Prf值P1处，与切换的配置DCA相关联的第一Psat值520大约为29.4分贝(dB)，并且与栅极耦合的配置DCA相关联的第二Psat值522大约为28.9dB。因此，与“栅极耦合的”配置相比较，“切换的”配置与Psat的增大(例如，大约0.5dB的增大)相关联。
在图6中图示了额外的性能改进，其中图示了切换的配置DCA和栅极耦合的配置DCA的误差向量幅度(EVM)的曲线图并将其总地指代为600。曲线图600表示示例性的、非限制性的值。在其他实施例中，可以实现EVM的其他值。曲线图600包括与切换的配置DCA相关联的第一EVM曲线602和与栅极耦合的配置DCA相关联的第二EVM曲线604。EVM曲线602、604图示了在针对两个差分共源共栅放大器的EVM与输出功率(Pout)之间的关系。如图6中所图示的，切换的配置DCA的EVM在Pout的低值处和栅极耦合的配置DCA的EVM实质上相似并且在Pout的高值处增大。例如，在第一Pout值P1处，与切换的配置DCA相关联的EVM和与栅极耦合的配置DCA相关联的EVM实质上相似。在大于(例如，高于)P1的第二Pout值P2处，与切换的配置DCA相关联的第一EVM值606大约为34.9dB，并且与栅极耦合的配置DCA相关联的第二EVM值608大约为33.3dB。因此，与“栅极耦合的”配置相比较，“切换的”配置与在P2或更大的Pout值处的EVM的增大(例如，超过1.5dB的增大)相关联。
参考图7，示出了图示了将差分共源共栅放大器中的晶体管的栅极端子选择性地隔离的方法的示例性实施例的流程图并将其总地指代为700。在说明性实施例中，方法700可以被执行在图1-2的无线设备110、图3的放大系统300、图4的系统400或其组合处。
方法700可以包括在702处在包括具有第一栅极端子的第一晶体管并且还包括具有第二栅极端子的第二晶体管的差分共源共栅放大器处放大差分信号。差分共源共栅放大器可以包括或对应于图3的差分共源共栅放大器302或图4的差分共源共栅放大器412。第一晶体管可以包括或对应于图3的第一晶体管304或图4的第一晶体管(M1pc)422。第二晶体管可以包括或对应于图3的第二晶体管306或图4的第二晶体管(M1nc)424。
方法700还可以包括选择性地激活耦合在第一栅极端子与第二栅极端子之间的晶体管以将第一栅极端子耦合到第二栅极端子。例如，晶体管可以包括或对应于图3的晶体管320或图4的晶体管(MPSW)420并且可以分别对使能信号(例如，图3的使能信号330或图4的使能信号(Turn_ON)440)做出响应。
在示例性实施例中，方法700包括停用晶体管以至少部分地基于第一高阻抗元件和第二高阻抗元件来增大从第一栅极端子到第二栅极端子的阻抗。第一高阻抗元件可以被耦合到第一栅极端子和控制节点，并且第二高阻抗元件可以被耦合到第二栅极端子和控制节点。例如，晶体管320可以被停用以至少部分基于第一高阻抗元件322和第二高阻抗元件324来增大从第一栅极端子312到第二栅极端子314的阻抗。作为另一示例，晶体管(MPSW)420可以被停用以至少部分基于第一电阻器414和第二电阻器416来增大从第一栅极端子436到第二栅极端子438的阻抗。停用晶体管可以导致在第一栅极端子处的第一电压对在第一晶体管的第一漏极端子处的第一漏极电压做出响应(例如，对其进行“跟踪”)并且可以导致在第二栅极端子处的第二电压对在第二晶体管的第二漏极端子处的第二漏极电压做出响应(例如，对其进行“跟踪”)。例如，停用晶体管320可以导致在第一栅极端子312处的第一栅极电压对在第一晶体管304的第一漏极端子处的第一漏极电压做出响应并且可以导致在第二栅极端子314处的第二栅极电压对在第二晶体管306的第二漏极端子处的第二漏极电压做出响应。作为另一示例，停用晶体管(MPSW)420可以导致在第一栅极端子436处的第一栅极电压(Vcpgate)对在第一晶体管(M1pc)422的第一漏极端子处的第一漏极电压(Voutp)做出响应并且可以导致在第二栅极端子438处的第二栅极电压(Vcngate)对在第二晶体管(M1nc)424的第二漏极端子处的第二漏极电压(Voutn)做出响应。
方法700实现在减小在一个或多个晶体管上的电压“应力”时对放大器级的增益控制。例如，放大器级的增益可以通过接通或断开放大器级的一个或多个单位单元来调节。通过当差分共源共栅放大器被断开时使用晶体管和高阻抗元件来将第一栅极端子与第二栅极端子隔离或实质上隔离，与具有当差分共源共栅放大器被断开时被“迫使”为逻辑低电压电平(例如，大约零伏特)的栅极端子的晶体管相比较，方法700实现晶体管的漏极到栅极电压的减小。减小漏极到栅极电压降低对晶体管的损坏的可能性并且增大差分共源共栅放大器的可靠性。额外地，使得栅极电压能够跟踪相应的漏极电压增大差分共源共栅放大器的线性(例如，在经放大的差分输出与接收到的差分输入之间的关系的线性)。
结合所描述的实施例，一种装置包括用于放大差分信号的部件。用于放大的部件可以包括或对应于用于放大差分信号的图3的差分共源共栅放大器302、图4的差分共源共栅放大器412、一个或多个其他器件、电路、模块或指令或其任何组合。用于放大的部件可以包括具有第一栅极端子的第一晶体管和具有第二栅极端子的第二晶体管。第一晶体管可以包括或对应于图3的具有第一栅极端子312的第一晶体管304或图4的具有第一栅极端子436的第一晶体管(M1pc)422，并且第二晶体管可以包括或对应于图3的具有第二栅极端子314的第二晶体管306或图4的具有第二栅极端子438的第二晶体管(M1nc)424。
该装置可以包括用于将第一栅极端子选择性地耦合到第二栅极端子的部件。用于选择性地耦合的部件可以包括或对应于用于将第一栅极端子选择性地耦合到第二栅极端子的图3的晶体管320、图4的晶体管(MPSW)420、一个或多个其他器件、电路、模块或指令或其任何组合。
在示例性实施例中，该装置还可以包括被耦合到第一栅极端子并且被耦合到控制节点的第一高阻抗元件和被耦合到第二栅极端子并且被耦合到控制节点的第二高阻抗元件。第一高阻抗元件和第二高阻抗元件可以分别包括或对应于图3的第一高阻抗元件322和第二高阻抗元件324或图4的第一电阻器414和第二电阻器416。控制节点可以包括或对应于图3的控制节点326或图4的控制节点434。
在示例性实施例中，第一高阻抗元件和第二高阻抗元件可以包括电阻器、电感器或其组合。用于选择性地耦合的部件可以在用于放大的部件的第一操作模式期间被激活以将第一栅极端子耦合到第二栅极端子，并且可以在用于放大的部件的第二操作模式期间被停用以增大从第一栅极端子经由第一高阻抗元件和第二高阻抗元件到第二栅极端子的阻抗。例如，用于选择性地耦合的部件可以将第一栅极端子与第二栅极端子隔离或实质上隔离以使得栅极电压能够对漏极电压做出响应(例如，对其进行“跟踪”)，如参考图3-4和图7所描述的。
本领域技术人员将进一步认识到，结合本文公开的实施例描述的各种说明性逻辑框、配置、模块、电路和算法步骤可以被实施为电子硬件、由处理器运行的计算机软件或两者的组合。例如，图2的控制信号296pa、图3的使能信号、图4的使能信号(Turn_ON)440或其组合可以由运行指令的处理器生成。各种说明性组件、框、配置、模块、电路和步骤已经大体在上文根据它们的功能进行了描述。这样的功能被实施为硬件还是处理器可执行指令取决于特定应用和施加于总体系统上的设计约束。技术人员可以以针对每个特定应用的变化的方式来实施所描述的功能，但是这样的实施决定不应当被解释为导致脱离本公开的范围。
结合本文公开的实施例描述的方法或算法的步骤可以被直接地实施在硬件中、在由处理器运行的软件模块中或在这两者的组合中。为了说明，处理器可以运行用于执行包括生成图3的使能信号330或图4的使能信号(Turn_ON)440的方法或算法的指令。软件模块可以驻存在随机存取存储器(RAM)、闪存、只读存储器(ROM)、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、寄存器、硬盘、可移除盘、光盘只读存储器(CD-ROM)或本领域中已知的非瞬态存储介质的任何其他形式。示例性存储介质被耦合到处理器使得处理器可以从存储介质中读取信息并将信息写入到存储介质。在备选方案中，存储介质可以被集成到处理器。处理器和存储介质可以驻存在专用集成电路(ASIC)中。ASIC可以驻存在计算设备或用户终端中。在备选方案中，处理器和存储介质可以驻存为计算设备或用户终端中的分立部件。
提供对所公开实施例的先前描述以使得本领域技术人员能够进行或使用所公开的实施例。对这些实施例的各种修改对于本领域技术人员而言将是显而易见的，并且本文中限定的原理可以被应用到其他实施例而不脱离本公开的范围。例如，尽管已经描述了某些示例性电路，但是可以实施其他电路。因此，本公开不旨在被限于本文示出的实施例，而是被给予与由随附权利要求限定的原理和新颖特征一致的可能的最广范围。

Claims (16)

1.一种选择性地耦合晶体管的栅极端子的装置，包括：
差分共源共栅放大器，其包括第一共源共栅晶体管和第二共源共栅晶体管；以及
晶体管，其包括：
源极端子，其被耦合到所述差分共源共栅放大器的所述第一共源共栅晶体管的栅极端子；
漏极端子，其被耦合到所述差分共源共栅放大器的所述第二共源共栅晶体管的栅极端子；以及
被配置为接收使能信号的端子，所述晶体管被配置为基于所述使能信号具有第一值而选择性地将所述第一共源共栅晶体管的所述栅极端子耦合到所述第二共源共栅晶体管的所述栅极端子，所述晶体管还被配置为响应于所述使能信号具有第二值而将所述第一共源共栅晶体管的所述栅极端子与所述第二共源共栅晶体管的所述栅极端子实质上隔离；以及
第一高阻抗元件，其被耦合到所述晶体管的所述源极端子，其中所述第一高阻抗元件包括第一电阻器或第一电感器。
2.根据权利要求1所述的装置，还包括：
第二高阻抗元件，其被耦合到所述第一高阻抗元件并且被耦合到所述漏极端子，其中所述第二高阻抗元件包括第二电阻器或第二电感器。
3.根据权利要求2所述的装置，其中所述第一高阻抗元件包括所述第一电阻器，并且其中所述第二高阻抗元件包括所述第二电阻器。
4.根据权利要求2所述的装置，其中所述第一高阻抗元件包括所述第一电感器，并且其中所述第二高阻抗元件包括所述第二电感器。
5.根据权利要求1所述的装置，其中所述差分共源共栅放大器还包括：
第三晶体管，其被耦合到所述第一共源共栅晶体管并且具有被配置为接收第一差分信号的栅极端子；以及
第四晶体管，其被耦合到所述第二共源共栅晶体管并且具有被配置为接收第二差分信号的栅极端子，其中所述第一共源共栅晶体管和所述第三晶体管形成第一共源共栅晶体管对，并且其中所述第二共源共栅晶体管和所述第四晶体管形成第二共源共栅晶体管对。
6.根据权利要求1所述的装置，还包括：
天线；以及
被耦合到所述差分共源共栅放大器的变压器，其中所述变压器被配置为将所述差分共源共栅放大器的输出提供到所述天线。
7.根据权利要求1所述的装置，还包括功率放大器，其中所述晶体管和所述差分共源共栅放大器被包括在所述功率放大器中。
8.根据权利要求1所述的装置，还包括驱动器放大器，其中所述晶体管和所述差分共源共栅放大器被包括在所述驱动器放大器中。
9.一种选择性地耦合晶体管的栅极端子的装置，包括：
用于放大差分信号的部件，用于放大的所述部件包括具有第一栅极端子的第一共源共栅晶体管和具有第二栅极端子的第二共源共栅晶体管；
用于响应于使能信号具有第一值而将所述第一栅极端子选择性地耦合到所述第二栅极端子以及用于响应于使能信号具有第二值而将所述第一栅极端子与所述第二栅极端子实质上隔离的部件；以及
用于提供阻抗的第一部件，耦合到所述第一栅极端子，其中所述用于提供阻抗的第一部件包括电阻器或电感器。
10.根据权利要求9所述的装置，其中用于将所述第一栅极端子选择性地耦合到所述第二栅极端子的所述部件包括晶体管。
11.根据权利要求9所述的装置，其中用于放大所述差分信号的所述部件还包括：
第三晶体管，其被耦合到所述第一共源共栅晶体管，其中所述第三晶体管的栅极被配置为接收第一差分输入信号；以及
第四晶体管，其被耦合到所述第二共源共栅晶体管，其中所述第四晶体管的栅极被配置为接收第二差分输入信号，其中所述第一共源共栅晶体管和所述第三晶体管形成第一共源共栅晶体管对，并且其中所述第二共源共栅晶体管和所述第四晶体管形成第二共源共栅晶体管对。
12.根据权利要求9所述的装置，还包括驱动器放大器，其中用于放大所述差分信号的所述部件和用于将所述第一栅极端子选择性地耦合到所述第二栅极端子的所述部件被包括在所述驱动器放大器中。
13.根据权利要求9所述的装置，还包括用于将所述用于放大所述差分信号的部件的输出提供到天线的部件，其中用于放大所述差分信号的所述部件包括差分共源共栅放大器。
14.一种选择性地耦合晶体管的栅极端子的装置，包括：
用于放大差分信号的部件，用于放大的所述部件包括具有第一栅极端子的第一共源共栅晶体管和具有第二栅极端子的第二共源共栅晶体管；
用于将所述第一栅极端子选择性地耦合到所述第二栅极端子的部件；
用于提供阻抗的第一部件，耦合到所述第一栅极端子，其中所述用于提供阻抗的第一部件包括电阻器或电感器；以及
功率放大器或驱动器放大器，其中用于放大所述差分信号的所述部件和用于将所述第一栅极端子选择性地耦合到所述第二栅极端子的所述部件被包括在所述功率放大器或所述驱动器放大器中。
15.一种选择性地耦合晶体管的栅极端子的方法，包括：
在包括具有第一栅极端子的第一共源共栅晶体管并且还包括具有第二栅极端子的第二共源共栅晶体管的差分共源共栅放大器处放大差分信号，其中所述第一栅极端子耦合到第一高阻抗元件，所述第一高阻抗元件包括电阻器或电感器；
在第一模式期间，激活被耦合在所述第一栅极端子与所述第二栅极端子之间的晶体管以经由所述晶体管将所述第一栅极端子耦合到所述第二栅极端子；以及
在第二模式期间，停用所述晶体管，以至少部分地基于所述第一高阻抗元件来增加从所述第一栅极端子到所述第二栅极端子的阻抗。
16.根据权利要求15所述的方法，其中，在所述第二模式期间，在所述第一栅极端子处的电压跟踪所述第一共源共栅晶体管的漏极电压，并且在所述第二栅极端子处的电压跟踪所述第二共源共栅晶体管的漏极电压。
CN201580021230.9A 2014-04-22 2015-04-14 具有选择性地耦合的栅极端子的差分共源共栅放大器 Active CN106233621B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/258,669 US10340851B2 (en) 2014-04-22 2014-04-22 Differential cascode amplifier with selectively coupled gate terminals
US14/258,669 2014-04-22
PCT/US2015/025770 WO2015164125A1 (en) 2014-04-22 2015-04-14 Differential cascode amplifier with selectively coupled gate terminals

Publications (2)

Publication Number Publication Date
CN106233621A CN106233621A (zh) 2016-12-14
CN106233621B true CN106233621B (zh) 2019-12-20

Family

ID=52998073

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580021230.9A Active CN106233621B (zh) 2014-04-22 2015-04-14 具有选择性地耦合的栅极端子的差分共源共栅放大器

Country Status (7)

Country Link
US (1) US10340851B2 (zh)
EP (1) EP3134966B1 (zh)
JP (1) JP6509909B2 (zh)
KR (1) KR102461243B1 (zh)
CN (1) CN106233621B (zh)
BR (1) BR112016024709A2 (zh)
WO (1) WO2015164125A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9629093B2 (en) * 2015-06-24 2017-04-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Programmable transmitter circuits
US9887673B2 (en) 2016-03-11 2018-02-06 Intel Corporation Ultra compact multi-band transmitter with robust AM-PM distortion self-suppression techniques
US10033338B2 (en) * 2016-06-17 2018-07-24 Qualcomm Incorporated Switched inductor/transformer for dual-band low-noise amplifier (LNA)
TWI619354B (zh) * 2017-01-26 2018-03-21 瑞昱半導體股份有限公司 射頻收發裝置及其射頻發射機
KR102463983B1 (ko) 2018-12-26 2022-11-07 삼성전자 주식회사 누설 전류를 차단하기 위한 증폭기 및 상기 증폭기를 포함하는 전자 장치
US10862429B2 (en) * 2019-01-09 2020-12-08 Silanna Asia Pte Ltd Apparatus for optimized turn-off of a cascode amplifier

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6377120B1 (en) * 2000-07-18 2002-04-23 Pixart Imaging Inc. Regulated-cascode amplifier with clamping circuit
CN100481713C (zh) * 2004-11-11 2009-04-22 三星电子株式会社 可变增益放大器
CN102106082A (zh) * 2008-01-09 2011-06-22 昆天公司 具有宽动态范围的整流放大器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6791372B2 (en) 2002-06-04 2004-09-14 Intel Corporation Active cascode differential latch
US7170341B2 (en) * 2003-08-05 2007-01-30 Motorola, Inc. Low power consumption adaptive power amplifier
US7358816B2 (en) 2004-11-11 2008-04-15 Samsung Electronics Co., Ltd. Variable gain amplifier
US8483627B2 (en) 2008-05-09 2013-07-09 Texas Instruments Incorporated Circuits, processes, devices and systems for full integration of RF front end module including RF power amplifier
JP5139963B2 (ja) * 2008-12-15 2013-02-06 ルネサスエレクトロニクス株式会社 差動増幅器
JP2010147992A (ja) 2008-12-22 2010-07-01 Toshiba Corp 増幅回路及びａ／ｄ変換器
US8229367B2 (en) 2009-04-14 2012-07-24 Qualcomm, Incorporated Low noise amplifier with combined input matching, balun, and transmit/receive switch
US7821339B1 (en) 2009-04-27 2010-10-26 Broadcom Corporation Composite differential RF power amplifier layout
EP2429075A1 (en) 2010-09-13 2012-03-14 Imec Amplifier circuit for a ranging transceiver
US9306502B2 (en) 2011-05-09 2016-04-05 Qualcomm Incorporated System providing switchable impedance transformer matching for power amplifiers
US8624632B2 (en) 2012-03-29 2014-01-07 International Business Machines Corporation Sense amplifier-type latch circuits with static bias current for enhanced operating frequency
GB2509777B (en) * 2013-01-15 2016-03-16 Broadcom Corp An apparatus for a radio frequency integrated circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6377120B1 (en) * 2000-07-18 2002-04-23 Pixart Imaging Inc. Regulated-cascode amplifier with clamping circuit
CN100481713C (zh) * 2004-11-11 2009-04-22 三星电子株式会社 可变增益放大器
CN102106082A (zh) * 2008-01-09 2011-06-22 昆天公司 具有宽动态范围的整流放大器

Also Published As

Publication number Publication date
JP2017514395A (ja) 2017-06-01
CN106233621A (zh) 2016-12-14
BR112016024709A2 (pt) 2017-08-15
EP3134966A1 (en) 2017-03-01
JP6509909B2 (ja) 2019-05-08
WO2015164125A1 (en) 2015-10-29
KR20160145592A (ko) 2016-12-20
US10340851B2 (en) 2019-07-02
EP3134966B1 (en) 2018-08-29
US20150303876A1 (en) 2015-10-22
KR102461243B1 (ko) 2022-10-28

Similar Documents

Publication Publication Date Title
US9419560B2 (en) Low power multi-stacked power amplifier
EP3227999B1 (en) Amplifier with triple-coupled inductors
CN106233621B (zh) 具有选择性地耦合的栅极端子的差分共源共栅放大器
US8975968B2 (en) Amplifiers with improved isolation
US9407226B2 (en) Gain control in complementary common gate and common source amplifiers
US20160036392A1 (en) Dual-band amplifier
US20150230185A1 (en) Low Noise Amplifier Device with Auxiliary Gain Control
US20150341859A1 (en) Multi-stage amplifier with rc network
US9642166B2 (en) Cross-connected cascode low noise amplifier for carrier aggregation
US9641128B2 (en) High linearity structure for amplifier
CN107112957B (zh) 用于带内载波聚合的接收器前端架构
EP3134970A1 (en) Transmission gate for bias voltage generation
US9413296B2 (en) Amplifier with enhanced linearity

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant