KR101754187B1 - 변형된 다중층 저항성-스위칭 메모리 요소 - Google Patents

변형된 다중층 저항성-스위칭 메모리 요소 Download PDF

Info

Publication number
KR101754187B1
KR101754187B1 KR1020157032313A KR20157032313A KR101754187B1 KR 101754187 B1 KR101754187 B1 KR 101754187B1 KR 1020157032313 A KR1020157032313 A KR 1020157032313A KR 20157032313 A KR20157032313 A KR 20157032313A KR 101754187 B1 KR101754187 B1 KR 101754187B1
Authority
KR
South Korea
Prior art keywords
metal oxide
resistive
oxide layers
electrode
switching element
Prior art date
Application number
KR1020157032313A
Other languages
English (en)
Other versions
KR20160002903A (ko
Inventor
제니퍼 엘.엠. 러프
세바스티안 슈바이거
펠릭스 메서슈미트
Original Assignee
에테하 쭈리히
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에테하 쭈리히 filed Critical 에테하 쭈리히
Publication of KR20160002903A publication Critical patent/KR20160002903A/ko
Application granted granted Critical
Publication of KR101754187B1 publication Critical patent/KR101754187B1/ko

Links

Images

Classifications

    • H01L45/145
    • H01L45/04
    • H01L45/1253
    • H01L45/147
    • H01L45/1608
    • H01L45/1616
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/023Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8836Complex metal oxides, e.g. perovskites, spinels

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명의 저항성-스위칭 메모리 요소가 제1 전극, 저항성-스위칭 요소; 및 제 전극을 포함하고, 그러한 저항성-스위칭 요소는 제1 전극과 제2 전극 사이에 배열되고, 그리고 저항성-스위칭 요소가 복수의 금속 산화물 층을 포함하거나 복수의 금속 산화물 층으로 이루어지며, 저항성-스위칭 요소의 이웃하는 금속 산화물 층들이 상이한 금속 산화물들을 포함하거나 상이한 금속 산화물들로 이루어진다.

Description

변형된 다중층 저항성-스위칭 메모리 요소{STRAINED MULTILAYER RESISTIVE-SWITCHING MEMORY ELEMENTS}
본 발명은 데이터 저장 장치에서 이용하기 위한 저항성-스위칭 메모리 요소에 관한 것이다.
저항성 랜덤-액세스 메모리(ReRAM)는, 컴퓨터, 게임 콘솔, 휴대 전화, 또는 휴대용 데이터 저장 장치와 같은, 상이한 컴퓨팅 장치들을 위한 메모리로서 이용될 수 있는 비-휘발성 메모리 유형이다.
오늘날의 컴퓨팅 장치 및 휴대용 데이터 저장 장치가, 동적 랜덤-액세스 메모리(DRAM) 및 그 변형예와 같은, 상이한 유형들의 휘발성 및 비-휘발성 메모리를 이용하고, 여기에서 디지털 정보를 구성하는 각각의 비트가 집적 회로 내의 별개의 커패시터 내에 저장된다. 커패시터가 충전되거나 방전될 수 있고; 이러한 2개의 상태를 취하여 2개의 비트 값을 나타낸다. 그러나, DRAM의 중요 단점은, 커패시터에서 전하가 누출되기 때문에, 커패시터 전하를 주기적으로 리프레시(refresh)시키지 않는 경우에, 정보가 결국 사라진다는 것이다. 그에 따라, DRAM은 매우 휘발성의 메모리인 것으로 간주된다. 이러한 리프레시 요건으로 인해서, 그러한 메모리 유형은, 메모리를 포함하는 컴퓨팅 장치 내에서 상당한 양의 에너지를 소비하고, 특히 휴대용 컴퓨팅 장치에서의 증가를 고려할 때, 메모리 요소의 그와 같은 리프레싱을 필요로 하지 않는 메모리 유형을 상업적으로 제공하는 것이 매우 바람직한데, 이는 그러한 메모리 요소가 배터리 수명에 미치는 손실 때문이다.
다른 한편으로, 휴대용 데이터 저장 장치에서 주로 통합되는 NAND 또는 NOR 플래시 메모리와 같은, 비-휘발성 메모리의 유형이 존재한다. 그러한 유형의 메모리가 주기적인 리프레시를 필요로 하지 않지만, 개별적인 메모리 요소는 비트 값을 셋팅 및 판독하기 위한 큰 전압 펄스를 필요로 하고, 이는 다시, 전기 에너지의 공급원으로서 배터리에 의존하는 컴퓨팅 장치에서 바람직하지 못하다. 또한, 그러한 메모리 요소에 액세스될 수 있는 속력이 만족스럽지 못하다. 플래시 메모리가 가지는 다른 문제점은, 특정 수의 판독/기록 사이클 이후에, 메모리 요소의 기능이 중단된다는 것이다. 그러한 사이클-의존성 마모(wear)의 단점을 완화하기 위해서, 플래시 메모리의 모든 메모리 요소들 사이에서 균일하게 마모를 분산시키는 것에 의해서 그러한 메모리 요소의 서비스 수명을 연장시키는 복잡한 제어 프로그램이 이용된다. 그러나, 그러한 수단은, 그러한 플래시 메모리가 예를 들어 SDRAM 보다 상당히 더 짧은 수명 길이를 갖는다는 사실을 변화시키지 못한다.
US 8049305는, 응력-조정(stress-engineering)을 이용하는 저항-변화 메모리 장치를 개시하고, 그러한 장치는 제1 전도성 전극을 포함하는 제1 층, 저항성-스위칭 요소를 포함하는, 제1 층 위의 제2 층, 및 제2 전도성 전극을 포함하는, 제2 층 위의 제3 층을 포함하고, 메모리 요소를 가열할 때, 제1 응력이 제1 층과 제2 층 사이의 제1 계면에서 스위칭 요소 내에서 생성되고, 가열시에, 제2 응력이 제2 층과 제3 층 사이의 제2 계면에서 스위칭 요소 내에서 생성된다. 그러한 응력은, 가열시에, 저항성-스위칭 요소의 재료 및 전극의 재료가 상이한 열 팽창 계수들(CTE)을 갖는 메모리 장치를 조정하는 것에 의해서 유발된다.
그러나, US8049305의 저항성-스위칭 메모리 요소는 상업적인-적용 등급의 판독 성질을 제공하지 못하는데, 이는 저항성-스위칭 요소의 큰 저항 상태(RH)와 작은 저항 상태(RL) 사이의 작은 차이가 신속하고 용이한 판독 액세스를 방해하기 때문이다. 비록 정도는 덜하지만, US8049305의 저항성-스위칭 요소는 커패시터-기반의 메모리 유형과 유사한 문제를 나타내는데, 이는 이전에 셋팅된 큰 저항 상태(RH)가 결국 작은 저항 상태(RL)로 다시 되돌아 감에 따라, 저항 상태들에서의 작은 차이가 저장된 정보의 시간-의존적 쇠퇴를 유도한다는 것이 발견되었기 때문이다.
그에 따라, 기존의 장비를 이용하여, 그리고 적절한 비용으로 제조될 수 있는, 덜 휘발적이고, 보다 에너지 효율적이며, 보다 마모-저항적이며, 그리고 또한 보다 빠른 유형의 메모리 요소의 제공이 요구되고 있다.
발명의 추가적인 실시예가 종속항에서 기재되어 있다.
발명의 바람직한 실시예를 설명하기 위한 목적을 가지고 발명을 제한하기 위한 목적을 가지지는 않는 도면을 참조하여, 발명의 바람직한 실시예를 이하에서 설명한다.
도 1은 제1 및 제2 전극(1a 및 1b) 그리고 그러한 제1 및 제2 전극(1a 및 1b)에 의해서 형성된 평면에 평행하게 배향된 4개의 상이한 금속 산화물 층(2, 3, 4, 5)을 가지는 저항성-스위칭 요소(6)로 이루어진 저항성-스위칭 메모리 요소(7)의 개략도를 도시한다.
도 2는 제1 및 제2 전극(1a 및 1b) 그리고 그러한 제1 및 제2 전극(1a 및 1b)에 의해서 형성된 평면에 평행하게 배향된 4개의 상이한 금속 산화물 층(2, 3, 4, 5)을 가지는 저항성-스위칭 요소(6)로 이루어진 저항성-스위칭 메모리 요소(7)의 개략도를 도시한다.
도 3은 제1 및 제2 전극(1a 및 1b) 그리고 3개의 금속 산화물 층(2, 3, 4)으로 이루어진 금속 산화물 다중층(7)의 4의 주기적 반복으로 이루어진 저항성-스위칭 요소(5)로 이루어진 저항성-스위칭 메모리 요소(6)의 개략도를 도시한다.
도 4는 기판(1) 상의 2개의 전극(2)을 각각 포함하고, 2개의 금속 산화물 층(3, 4)으로 이루어진 금속 산화물 다중층의 2의 주기적 반복으로 이루어진 저항성-스위칭 요소를 각각 포함하는, 저항성-스위칭 메모리 요소의 3-차원적인 어레이의 개략도를 도시한다.
본 발명의 저항성-스위칭 메모리 요소가 제1 전극, 저항성-스위칭 요소; 및 제2 전극을 포함하고, 그러한 저항성-스위칭 요소는 제1 전극과 제2 전극 사이에 배열되고, 그리고 저항성-스위칭 요소가 복수의 금속 산화물 층을 포함하거나 복수의 금속 산화물 층으로 이루어지며, 저항성-스위칭 요소의 이웃하는 금속 산화물 층들이 상이한 금속 산화물들을 포함하거나 상이한 금속 산화물들로 이루어진다.
본 발명의 문맥에서, "복수의 금속 산화물 층"이라는 용어는 2개 이상의 금속 산화물 층을 지칭한다.
본 발명의 저항성-스위칭 메모리 요소가, 예를 들어, 휴대용 데이터 저장 장치 또는 컴퓨팅 장치에서의 이용을 위한 메모리 장치에 포함될 수 있을 것이다. 제1 전극 및 제2 전극 재료가 금속, 특히 귀금속, 및 그 유도체(derivative)와 같은, 전기 전도성 재료를 포함한다. 도핑된 실리콘, 알루미늄 아연 산화물(AZO), 인듐 주석 산화물(ITO), 티탄 질화물, 탄탈 질화물, 텅스텐, 도핑된 실리콘(예를 들어 n-타입 또는 p-타입), 루테늄, 루테늄 산화물, 백금, 티타늄, 은, 구리, 알루미늄, 탄탈, 크롬, 코발트, 철, 금, 텅스텐, 이리듐, 이리듐 산화물, 및 니켈이 알려져 있다. 각각의 개별적인 전극을 위한 재료가 독립적으로 선택될 수 있거나, 동일할 수 있을 것이다. 예를 들어, 제1 및 제2 전극이 백금일 수 있거나, 제1 전극이 금일 수 있고 제2 전극이 티탄일 수 있을 것이다.
제1 전극과 저항성-스위칭 요소 사이의 접촉 면적, 및 제2 전극과 저항성-스위칭 요소 사이의 접촉 면적이, 저항성-스위칭 요소의 저항 상태의 셋팅 및 판독을 허용하도록, 제1 및 제2 전극의 기하형태가 정해진다. 예시적인 기하형태로서, 정사각형, 직사각형, 원형, 타원형, 삼각형 또는 육각형과 같은 다각형이 있다.
전형적으로, 전극이 1 nm 내지 약 500 nm, 바람직하게 1 내지 100 nm의 두께를 가질 수 있을 것이다.
본 발명의 저항성-스위칭 메모리 요소가, 실리콘을 포함하는 임의의 적합한 기판 재료 상으로의 침착(deposition)에 의해서 제조될 수 있을 것이고, 그리고 특히 또한 알루미늄 산화물 그리고 특히 강옥(corundum) 또는 사파이어와 같은 비-실리콘 기판 재료 상으로 침착될 수 있다. 다른 유형의 적합한 기판 재료가, 미국 델라웨어에 소재하는 E. I. du Pont de Nemours and Company에 의해서 상표명 KAPTON으로 상업적으로 입수가 가능한, 폴리이미드 필름, 특히 폴리-옥시디페닐렌-파이로멜리티마이드(poly-oxydiphenylene-pyromellitimide) 필름과 같은 폴리머-기반의 기판 재료일 수 있다. 본 발명의 특별한 실시예에서, 본 발명의 저항성-스위칭 메모리 요소가 폴리머-기반의 기판 재료와 같은 투명한 가요성 기판 재료의 시트 상으로 침착되고, 제1 및 제2 전극이 예를 들어 알루미늄 아연 산화물(AZO) 또는 인듐 주석 산화물(ITO)와 같은 투명 재료로 제조되어 가요성의 투명한 메모리 장치를 생성한다.
본 발명의 저항성-스위칭 메모리 요소의 저항성-스위칭 요소가 복수의 금속 산화물 층을 포함한다. 복수의 금속 산화물 층 내에 포함되는 금속 산화물 층들이 서로에 대해서 본질적으로 평행하게 배열되어 금속 산화물 층들의 적층체(stack)를 형성할 수 있을 것이다.
서로에 대해서 본질적으로 평행하게 배열되는 것에 더하여, 본 발명의 저항성-스위칭 메모리 요소 내의 금속 산화물 층들이 제1 전극 또는 제2 전극에 의해서 형성된 평면에 본질적으로 평행하게 배향될 수 있거나 제1 전극 또는 제2 전극에 의해서 형성된 평면에 본질적으로 수직으로 배향될 수 있다.
본 저항성-스위칭 메모리 요소가 정보를 저장할 수 있게 하는 기본적인 원리는, 공지된 저항성-스위칭 메모리 요소의 기본 원리이며, 그러한 기본 원리에서 저항성-스위칭 요소의 전류-전압 특성이 비-선형적 이력 거동(hysteretic behavior)을 나타내며, 그러한 비-선형적 이력 거동이 하나 초과의 저항 상태에 의해서 형성될 수 있을 것이다. 그에 따라, 저항성-스위칭 요소의 저항 상태를 특별한 저항 상태로 셋팅하는 것에 의해서, 이진수 정보가 저장될 수 있을 것이다. 저항성-스위칭 요소를 가로질러 2개의 전극들 사이에서 전기적 전위를 인가하는 것에 의해서, 희망하는 저항 상태가 셋팅될 수 있다.
본 발명의 저항성-스위칭 메모리 요소에서, 저항성-스위칭 요소의 이웃하는 금속 산화물 층들이 상이한 금속 산화물들을 포함한다. 원칙적으로 상이한 금속 산화물들이 상이한 격자 상수들을 가지기 때문에, 2개의 이웃하는 금속 산화물 층들 사이의 계면에서의 결과적인 격자 부정합(mismatch)이 각각의 이웃하는 금속 산화물 층 내에서 변형(ε)을 생성한다. 특별한 이론으로 구속되기를 원하지 않으면서, 이러한 변형은 다시 금속 산화물 층 내의, 특히 계면의 근접부 내의 공극 및 침입물(interstitials)과 같은 결함을 유도하고, 그러한 결함은 금속 산화물 층 내의 전도(conduction)에 기여하는 것으로 믿어진다.
본 발명에 따른 저항성-스위칭 메모리 요소의 바람직한 실시예에서, 복수의 금속 산화물 층 내에 포함된 이웃하는 금속 산화물 층들이 0.5% 초과의, 바람직하게 1 내지 10%의, 보다 바람직하게 1 내지 4%의 격자 부정합을 나타낼 수 있을 것이다.
이하의 식(I)에 따라서 금속 산화물들의 격자 상수들을 비교하는 것에 의해서, 이웃하는 금속 산화물 층들 사이의 격자 부정합이 결정될 수 있다:
[(a - b) / a] * 100,
여기에서, a는 보다 큰 격자 상수를 가지는 금속 산화물 층의 격자 상수에 상응하고, b는 보다 작은 격자 상수를 가지는 금속 산화물의 격자 부정합에 상응한다.
복수의 금속 산화물 층 내에 포함된 이웃하는 금속 산화물 층이, 적어도 하나의 차원(dimension)에서, 보다 바람직하게 적어도 2개의 차원에서, 그리고 가장 바람직하게 모든 3개의 차원에서, 0.5% 초과, 바람직하게 1 내지 10%, 보다 바람직하게 1 내지 4%의 격자 부정합을 나타낼 수 있을 것이다. 이웃하는 금속 산화물 층들이 격자 상수 진수관계(commensurability)를 가지는 경우에, 격자 부정합이 또한 존재할 수 있을 것이다. "진수관계"라는 용어는, 하나의 재료의 격자 상수가 다른 재료의 격자 상수의 정수배에 본질적으로 상응하는, 2개의 재료들 사이의 관계를 지칭한다. 예를 들어, 양 이웃 재료들이 입방 결정 구조를 가지고 제1 재료가 a=1.04d의 격자 상수를 가지며 제2 재료가 b=d/2의 격자 상수를 가지는 경우에, 이웃하는 재료들이 2의 격자 진수관계를 갖는다.
이어서, 격자 부정합이 식(I)에 따라서, 그러나 보다 작은 격자 상수를 가지는 재료의 격자 상수를, 격자 상수 곱하기 진수관계 즉, 2로 대체하는 것에 의해서, 계산된다;
[(a - 2*b) / a] * 100.
본 예에서, 2개의 재료가 입방 결정 구조를 가지기 때문에, 격자 부정합이 하나의 차원에서만 계산될 필요가 있고, 이러한 경우에, 격자 부정합이 3.85%이고, 제2 재료의 4개의 단위 셀이 제1 재료의 각각의 단위 셀의 상단에 침착된다.
당업자는, 이웃하는 금속 산화물들의 결정 구조들이 상이한 경우에, 격자 부정합이 또한 결정될 수 있다는 것을 인지할 수 있을 것이다. 간결함과 관련하여, 격자 부정합의 모든 경우를 예시하지는 않을 것이다.
전술한 범위 내의 격자 부정합이 저항성-스위칭 요소 내의 저항 상태들에서의 차이를 확장(widening)하는데 있어서 그리고 그에 의해서 저항 상태 유지를 향상시키는데 있어서 적합할 뿐만 아니라, 기존의 DRAM 유형의 메모리에 대비할 때 판독/기록 시간을 감소시키는데 있어서 적합하다는 것을 발견하였다.
다시 말해서, 상당한 변형이 계면에서 생성될 수 있을 정도로 이웃하는 금속 산화물 층들 사이의 격자 부정합이 충분히 클 필요가 있고, 그러한 변형은 이어서 금속 산화물 층들의 벌크 내로 전파된다. 다른 한편으로, 너무 큰 격자 부정합은, 하나의 층의 다음 층 상으로의 배향성 성장(oriented growth)을 초래하지 못한다. 그에 따라, 2개의 이웃하는 금속 산화물 층들 사이의 계면에서 변형(ε)을 생성하기 위해서, 저항성-스위칭 요소의 이웃하는 금속 산화물 층들이 상이한 격자 상수들을 가지는 상이한 금속 산화물들을 포함할 필요가 있다.
저항성-스위칭 요소 내에서 복수의 금속 산화물 층을 조합하는 것에 의해서 변형이 조정될 수 있다는 것이 발견되었고, 본 발명의 바람직한 실시예에서, 복수의 금속 산화물 층이 적어도 총 3개의 금속 산화물 층을 포함하거나, 그러한 것으로 이루어지고, 보다 바람직하게 적어도 총 4개의 금속 산화물 층을 포함하거나 그러한 것으로 이루어진다. 일부 실시예에서, 복수의 금속 산화물 층이 4개 내지 1000개, 또는 24개 내지 500개의 금속 산화물 층을 포함하거나, 그러한 것으로 이루어진다. 저항성-스위칭 요소 내의 금속 산화물 층의 수를 증가시키는 것에 의해서, 변형(ε)이 생성되는 계면의 수가 증가되고, 이는 다시 결함의 증가를 유도한다.
저항성-스위칭 요소의 금속 산화물 층 각각이 금속 산화물의 적어도 1개의 단위 셀의 그리고 500 nm 이하의 두께를 갖는다. 바람직하게, 금속 산화물 층 각각이 금속 산화물의 2개 내지 100개의 단위 셀의 또는 1 nm 내지 500 nm의 두께를 갖는다. 보다 바람직하게, 각각의 금속 산화물 층의 두께가 10 내지 500 nm이다. 각각의 금속 산화물 층의 두께가 다른 금속 산화물 층의 두께와 독립적으로 선택될 수 있을 것이나, 바람직하게, 각각의 층의 두께가 본질적으로 동일하다. 저항성-스위칭 요소가 1 내지 1500 nm의 두께를 가질 수 있을 것이나, 바람직하게 100 내지 1500 nm의 두께, 보다 바람직하게 100 nm 내지 500 nm의 두께를 가질 수 있을 것이다.
다른 바람직한 실시예에서, 저항성-스위칭 요소가, 금속 산화물 다중층 구조물의 주기적 반복, 바람직하게 2 내지 400의, 보다 바람직하게 5 내지 50의, 또는 대안적으로 25 내지 50 또는 50 내지 400의 주기적인 반복을 포함하는 복수의 금속 산화물 층을 포함한다.
예를 들어, 복수의 금속 산화물 층이 2개의 금속 산화물 층으로 이루어진 다중층 금속 산화물 구조물의 2의 주기적 반복으로 이루어지는 경우에, 제1 금속 산화물 층이 A이고 제2 금속 산화물 층이 B일 때, 이러한 다중층 금속 산화물 구조물의 2의 주기적인 반복이 "A-B-A-B"에 상응한다.
예를 들어, 복수의 금속 산화물 층이 3개의 금속 산화물 층으로 이루어진 다중층 금속 산화물 구조물의 3의 주기적 반복으로 이루어지는 경우에, 제1 금속 산화물 층이 A이고, 제2 금속 산화물 층이 B이며, 제3 금속 산화물 층이 C일 때, 이러한 다중층 금속 산화물 구조물의 3의 주기적인 반복이 "A-B-C-A-B-C-A-B-C"에 상응한다.
본 발명의 저항성-스위칭 메모리의 예시적인 실시예에서, 저항성-스위칭 요소에 포함되는 복수의 산화물 층이, 이트리아-안정화된 지르코니아(YSZ)의 층 및 이트리아(Y)의 층으로 이루어진 다중층 금속 산화물 구조물의 10의 주기적인 반복으로 이루어지고, 저항성-스위칭 요소가 2개의 백금 전극들(El, E2) 사이에 배열된다; [El-(YSZ-Y)10-E2].
본 발명의 저항성-스위칭 메모리의 또 다른 예시적인 실시예에서, 저항성-스위칭 요소에 포함되는 복수의 산화물 층이, Gd-도핑된 세리아(ceria)(GDC)의 제1 층, 에르비아(erbia)(E)의 제2층, 및 이트리아-안정화된 지르코니아(YSZ)의 제3 층으로 이루어진 다중층 금속 산화물 구조물의 20의 주기적인 반복으로 이루어지고, 저항성-스위칭 요소가 2개의 금 전극들(El, E2) 사이에 배열된다; [E1-(GDC-E-YSZ)20-E2]
그에 따라, 저항성-스위칭 요소의 이웃하는 금속 산화물 층들 사이의 계면에서의 변형(ε)이, 동일한 또는 상이한 결정 구조를 가질 수 있는, 이웃하는 금속 산화물들의 선택에 의해서 조정될 수 있다. 바람직한 실시예에서, 이웃하는 금속 산화물 층들의 결정 구조가 동일할 수 있을 것이고, 특히 입방 결정 구조일 수 있을 것이다.
각각의 금속 산화물 층이 단결정질(monocrystalline) 또는 다결정질 본성을 가지거나, 전체적으로 에피택셜(epitaxial) 본성을 가질 수 있을 것이다. 금속 산화물 층이 다결정질인 경우에, 미소결정(crystallite)의 크기가 2 내지 500 nm 또는 2 내지 250 nm 범위일 수 있을 것이다.
또 다른 실시예에서, 저항성-스위칭 요소의 이웃하는 금속 산화물 층이 0.3 내지 8.8 eV의 밴드 갭(band gap)을 가지는 금속 산화물을 포함하거나, 바람직하게 그러한 것으로 구성될 수 있을 것이다.
저항성-스위칭 요소의 금속 산화물 층이, 예를 들어 SrFe03, SrTi03 또는 LaMn03와 같은 페로브스카이트(perovskite) 구조를 가지는 금속 산화물을 포함하거나, 이트리아-안정화된 지르코니아(YSZ), 이트리아-안정화된 하프니아(hafnia)(YSH), 티탄 이산화물(Ti02)(Lax,Sr1 -x)(Coy,Fe1 -y)03, (Lax,Sr1 -x)(Mny,Fe1 -y)0 Sc203, NiO, V02, V205, Nb205, W03, Ta205, Gd-도핑된 세리아(GDC)와 같은 이원계 금속 산화물을 포함하거나, 이트리아(Y203) 또는 에르비아(Er203)와 같은 희토류 금속 산화물을 포함한다.
본 발명은, 전기적으로 상호 연결된 저항성-스위칭 메모리 요소들의 2-차원적인 또는 3-차원적인 어레이를 포함하는, 데이터 저장 장치를 추가적으로 제공한다. 2-차원적인 어레이가, 보다 작은 전극의 복수의 쌍이 대향하는 측부들(sides) 상에서 쌍으로 부착되는, 보다 큰 저항성-스위칭 요소로 이루어질 수 있을 것이고, 3-차원적인 어레이가 일반적으로 적층된 2-차원적인 어레이로 이루어진다.
본 발명은 전술한 설명에 따른 저항성-스위칭 메모리 요소를 제조하는 방법을 추가적으로 제공하고, 그러한 방법이: a. 제1 전극을 형성하기 위해서 기판 재료 상에 전기 전도성 재료의 층을 침착시키는 단계, b. 저항성-스위칭 요소를 형성하기 위해서, 제1 전극의 상단 상에, 2개 이상의 금속 산화물 층을 포함하는, 또는 그러한 것으로 이루어진 다중층 금속 산화물 구조물을 침착시키는 단계로서, 각각의 금속 산화물 층이 금속 산화물의 적어도 1개의 단위 셀의 그리고 500 nm 미만의 두께를 가지는, 다중층 금속 산화물 구조물을 침착시키는 단계, c. 제2 전극을 형성하기 위해서 복수의 금속 산화물 층의 상단 상에 전기 전도성 재료의 층을 침착시키는 단계를 포함하고, 저항성-스위칭 요소의 이웃하는 금속 산화물 층이 상이한 금속 산화물을 포함한다. 바람직하게, 다중층 금속 산화물 구조물이 3개 이상의 금속 산화물 층을 포함하거나, 그러한 것으로 이루어진다.
전극의 그리고 금속 산화물 층의 침착이 공지된 물리기상증착 또는 화학기상증착 방법을 이용하여 실시될 수 있을 것이다. 특히, 금속 산화물 층이 원자층 증착에 의해서 침착될 수 있을 것인 반면, 전극이 스퍼터링에 의해서 침착될 수 있다.
바람직한 실시예에서, 저항성-스위칭 메모리 요소를 제조하기 위한 방법이, 금속 산화물 다중층 구조물의 2 내지 501의 주기적인 반복을 포함하거나, 바람직하게 그러한 것으로 이루어진 복수의 금속 산화물 층을 형성하기 위해서, 2개 이상의 금속 산화물 층을 포함하는 다중층 금속 산화물 구조물의 침착을 1 내지 500 회 반복하는 것을 추가적인 특징으로 한다.
예 1
단일 결정 사파이어 기판 상에서의 스퍼터링 침착에 의해서, 제1의 구조화된(structured) 백금 전극이 침착되었다. 후속하여, 0.5125 nm의 격자 상수를 가지는 이트리아의 8 몰%의 이트리아-안정화된 지르코니아(YSZ)의 층 및 1.0604 nm의 격자 상수를 가지는 순수 이트리아(Y2O3)의 층이 원자층 증착(ALD)에 의해서 백금 전극 상으로 침착되었고, 이러한 침착 단계를 9차례 더 반복하여 금속 산화물 이중층(bilayer)의 10의 주기적인 반복의 적층체를 생성하였다. 마지막으로, 제2의 구조화된 백금 전극이 10의 주기적인 반복의 적층체의 상단에서의 스퍼터링 침착에 의해서 침착되었고 포토리소그래피에 의해서 형성(define)되었다. 이웃하는 산화물 층들이 2이 진수관계를 가지는, 그렇게 얻어진 저항성-스위칭 요소가 300 nm의 전체 두께 및 약 3.3%의 격자 부정합을 갖는다. 획득된 저항성-스위칭 요소의 전도도가 측정되었고 560 ℃에서 2.24 x 10-2 S/m인 것으로 확인되었다. 대조적으로, 동일한 두께의 YSZ의 변형되지 않은 단일층이 1.85 x 10-2 S/m의 전도도를 가지는 것으로 보고되었다. 변형된 저항성-스위칭 요소의 감소된 전도도는, 변형되지 않은 요소에 대비할 때, 요소의 저항 상태의 보다 신속한 기록 및 판독을 가능하게 할 것이다.
예 2
제1의 구조화된 금 전극이, 절연 실리콘 산화물 표면을 가지는 실리콘 기판 상에서의 증발 침착에 의해서 침착되었다. 후속하여, 0.5411 nm의 격자 상수를 가지고 5 nm의 두께를 가지는 Gd-도핑된 세리아(GDC)의 층이 원자층 증착(ALD)에 의해서 전극 상에 침착되었다. 두께가 5 nm이고 격자 상수가 1.0536 nm인 에르비아(Er2O3)의 층이 원자층 증착(ALD)에 의해서 Gd-도핑된 세리아(GDC)의 층의 상단에 침착되었다. 0.5125 nm의 격자 상수 및 5 nm의 두께를 가지는 이트리아의 8 몰%의 이트리아-안정화된 지르코니아(YSZ)의 층이 원자층 증착(ALD)에 의해서 에르비아(Er2O3)의 층 상에 침착되었다. 이러한 3-스테이지 금속-산화물 침착을 19차례 더 반복하여, 금속 산화물 삼중층(trilayer)의 20의 주기적인 반복의 적층체를 생성하였다. 마지막으로, 제2의 구조화된 티탄 전극이 20의 주기적인 반복의 적층체의 상단에서의 스퍼터링 침착에 의해서 침착되었고 포토리소그래피에 의해서 추가적으로 형성되었다. 그렇게 얻어진 저항성-스위칭 요소가 300 nm의 전체적인 두께를 갖는다.
예 3
실리콘 기판 상에서의 스퍼터링 침착에 의해서, 제1의 구조화된 티탄 질화물(TiN) 전극이 침착되었다. 후속하여, 20 nm의 두께를 가지는 마그네슘 산화물의 층이 펄스형 레이저 침착(PLD)에 의해서 제1 전극의 상단에 침착되었고, 10 nm의 두께를 가지는 스트론튬 티타네이트(SrTi03)의 층이 펄스형 레이저 침착(PLD)에 의해서 마그네슘 산화물의 층의 상단에 침착되었다. 이러한 침착 단계를 4차례 더 반복하여, 금속 산화물 이중층의 5의 주기적인 반복의 적층체를 생성하였다.
마지막으로, 제2의 구조화된 탄탈 전극이 5의 주기적인 반복의 적층체의 상단에서의 스퍼터링 침착에 의해서 침착되었고 포토리소그래피에 의해서 추가적으로 형성되었다. 그렇게 얻어진 저항성-스위칭 요소가 150 nm의 전체적인 두께를 갖는다.

Claims (22)

  1. 저항성-스위칭 메모리 요소로서:
    제1 전극;
    저항성-스위칭 요소;
    제2 전극을 포함하고,
    상기 저항성-스위칭 요소가 상기 제1 전극과 상기 제2 전극 사이에 배열되고,
    상기 저항성-스위칭 요소는 이웃하는 복수의 금속 산화물 층들을 포함하고 상이한 금속 산화물들을 포함하며,
    상기 저항성-스위칭 요소의 이웃하는 금속 산화물 층들은 1 내지 4%의 격자 부정합을 가지는, 저항성-스위칭 메모리 요소.
  2. 제1항에 있어서,
    상기 저항성-스위칭 요소가, 총 3개 이상의 금속 산화물 층들을 포함하는 복수의 금속 산화물 층들을 포함하는, 저항성-스위칭 메모리 요소.
  3. 제1항 또는 제2항에 있어서,
    상기 복수의 금속 산화물 층들이 금속 산화물 다중층 구조물의 주기적 반복을 포함하는, 저항성-스위칭 메모리 요소.
  4. 제1항 또는 제2항에 있어서,
    상기 금속 산화물 층들이 상기 제1 전극 또는 제2 전극에 의해서 형성된 평면에 평행하게 배향되거나, 상기 제1 전극 또는 제2 전극에 의해서 형성된 평면에 수직으로 배향되는, 저항성-스위칭 메모리 요소.
  5. 제1항 또는 제2항에 있어서,
    상기 금속 산화물 층들이 페로브스카이트 구조를 가지는 금속 산화물을 포함하는, 저항성-스위칭 메모리 요소.
  6. 제1항 또는 제2항에 있어서,
    상기 금속 산화물 층들이 이원계 금속 산화물을 포함하는, 저항성-스위칭 메모리 요소.
  7. 제1항 또는 제2항에 있어서,
    상기 금속 산화물 층들이 희토류 금속 산화물을 포함하는, 저항성-스위칭 메모리 요소.
  8. 제1항 또는 제2항에 있어서,
    상기 저항성-스위칭 요소가 1 내지 1500 nm의 두께를 가지는, 저항성-스위칭 메모리 요소.
  9. 제1항 또는 제2항에 있어서,
    상기 저항성-스위칭 요소의 금속 산화물 층들 각각은 일 단위 셀의 금속 산화물의 두께 또는 그 이상의 두께를 가지되, 500 nm 이하의 두께를 가지는, 저항성-스위칭 메모리 요소.
  10. 제1항 또는 제2항에 있어서,
    상기 저항성-스위칭 메모리 요소가, 상기 제1 전극에 의해서 형성된 제1 층, 상기 저항성-스위칭 요소에 의해서 형성된 제2 층, 및 상기 제2 전극에 의해서 형성된 제3 층을 포함하는 층상형 구조물인, 저항성-스위칭 메모리 요소.
  11. 제1항 또는 제2항에 있어서,
    상기 저항성-스위칭 요소의 금속 산화물 층들이 0.3 내지 8.8 eV의 밴드 갭을 가지는 금속 산화물을 포함하는, 저항성-스위칭 메모리 요소.
  12. 제1항 또는 제2항에 따른 전기적으로 상호 연결된 저항성-스위칭 메모리 요소의 2-차원적 또는 3-차원적 어레이를 포함하는 데이터 저장 장치.
  13. 제1항 또는 제2항에 따른 저항성-스위칭 메모리 요소를 제조하기 위한 방법으로서:
    a. 제1 전극을 형성하기 위해서 기판 재료 상에 전기 전도성 재료의 층을 침착하는 단계
    b. 저항성-스위칭 요소를 형성하기 위해서, 상기 제1 전극의 상단 상에, 2개 이상의 금속 산화물 층을 포함하는 다중층 금속 산화물 구조물을 침착하는 단계로서, 각각의 금속 산화물 층은 일 단위 셀의 금속 산화물의 두께 또는 그 이상의 두께를 가지되, 500 nm 이하의 두께를 가지는, 다중층 금속 산화물 구조물을 침착하는 단계
    c. 제2 전극을 형성하기 위해서 복수의 금속 산화물 층의 상단 상에 전기 전도성 재료의 층을 침착시키는 단계를 포함하고
    상기 저항성-스위칭 요소의 이웃하는 금속 산화물 층들은 1 내지 4%의 격자 부정합을 가지고 상이한 금속 산화물들을 포함하는, 저항성-스위칭 메모리 요소를 제조하기 위한 방법.
  14. 제13항에 있어서,
    단계 b.가 1 내지 500 차례 반복되어, 금속 산화물 다중층 구조물의 주기적인 반복을 포함하는 복수의 금속 산화물 층을 형성하는, 저항성-스위칭 메모리 요소를 제조하기 위한 방법.
  15. 제13항에 있어서,
    상기 다중층 금속 산화물 구조물이 3개 이상의 금속 산화물 층을 포함하는, 저항성-스위칭 메모리 요소를 제조하기 위한 방법.
  16. 제1항에 있어서,
    상기 저항성-스위칭 요소가, 총 4개 이상의 금속 산화물 층들을 포함하는 복수의 금속 산화물 층들을 포함하는, 저항성-스위칭 메모리 요소.
  17. 제3항에 있어서,
    상기 금속 산화물 다중층 구조물의 주기적 반복은 2 내지 400의 주기적 반복인, 저항성-스위칭 메모리 요소.
  18. 제3항에 있어서,
    상기 금속 산화물 다중층 구조물의 주기적 반복은 5 내지 50의 주기적인 반복인, 저항성-스위칭 메모리 요소.
  19. 제5항에 있어서,
    상기 페로브스카이트 구조를 가지는 금속 산화물은, SrFe03, SrTi03, LaMn03(Lax,Sr1-x)(Coy,Fe1-y)03 및 (Lax,Sr1-x)(Mny,Fe1-y)0 로 이루어진 군에서 선택되는, 저항성-스위칭 메모리 요소.
  20. 제14항에 있어서,
    상기 금속 산화물 다중층 구조물의 주기적인 반복은 2 내지 501의 주기적인 반복인, 저항성-스위칭 메모리 요소를 제조하기 위한 방법.
  21. 제6항에 있어서,
    상기 이원계 금속 산화물은, 이트리아-안정화된 지르코니아, 이트리아-안정화된 하프니아, 티탄 이산화물, Gd-도핑된 세리아 및 지르코니아로 이루어진 군에서 선택되는, 저항성-스위칭 메모리 요소.
  22. 제7항에 있어서,
    상기 희토류 금속 산화물은 이트리아, 세리아 및 에르비아로 이루어진 군에서 선택되는, 저항성-스위칭 메모리 요소.
KR1020157032313A 2013-04-19 2014-04-16 변형된 다중층 저항성-스위칭 메모리 요소 KR101754187B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP13002075.3A EP2793279A1 (en) 2013-04-19 2013-04-19 Strained multilayer resistive-switching memory elements
EP13002075.3 2013-04-19
PCT/EP2014/001020 WO2014170023A1 (en) 2013-04-19 2014-04-16 Strained multilayer resistive-switching memory elements

Publications (2)

Publication Number Publication Date
KR20160002903A KR20160002903A (ko) 2016-01-08
KR101754187B1 true KR101754187B1 (ko) 2017-07-05

Family

ID=48143047

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157032313A KR101754187B1 (ko) 2013-04-19 2014-04-16 변형된 다중층 저항성-스위칭 메모리 요소

Country Status (5)

Country Link
US (1) US9735356B2 (ko)
EP (2) EP2793279A1 (ko)
KR (1) KR101754187B1 (ko)
CN (1) CN105264682B (ko)
WO (1) WO2014170023A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11527774B2 (en) 2011-06-29 2022-12-13 Space Charge, LLC Electrochemical energy storage devices
US11996517B2 (en) 2011-06-29 2024-05-28 Space Charge, LLC Electrochemical energy storage devices
US10601074B2 (en) 2011-06-29 2020-03-24 Space Charge, LLC Rugged, gel-free, lithium-free, high energy density solid-state electrochemical energy storage devices
WO2014137967A1 (en) * 2013-03-08 2014-09-12 Corning Incorporated Layered transparent conductive oxide thin films
US20170082873A1 (en) * 2014-03-25 2017-03-23 Brown University High frequency light emission device
JP6297754B2 (ja) * 2014-12-09 2018-03-20 シメトリックス・メモリー・エルエルシー ドープされたバッファ領域を有する遷移金属酸化物抵抗スイッチングデバイス
EP3357112A4 (en) * 2015-09-28 2019-05-08 Space Charge, LLC SOLID, ROBUST, GEL-FREE, LITHIUM-FREE, HIGH ENERGY DENSITY ELECTROCHEMICAL ENERGY STORAGE DEVICES
CN105674777B (zh) * 2016-01-25 2017-08-04 云南科威液态金属谷研发有限公司 一种基于液态金属的智能器件
US10141506B2 (en) * 2016-02-17 2018-11-27 National University Of Singapore Resistive switching co-sputtered Pt—(NiO—Al2O3)—Pt devices
CN108091913B (zh) 2016-11-23 2020-01-21 清华大学 固态燃料电池及固态电解质的制备方法
CN108091760B (zh) 2016-11-23 2019-11-22 清华大学 调控含氢过渡金属氧化物相变的方法
CN108091759B (zh) * 2016-11-23 2019-07-09 清华大学 相变电子器件
CN108091870B (zh) 2016-11-23 2021-02-26 清华大学 含氢过渡金属氧化物、制备方法及原电池
CN106784308A (zh) * 2016-11-28 2017-05-31 北京有色金属研究总院 一种非易失性阻变存储器件及其制备方法
GB201620835D0 (en) 2016-12-07 2017-01-18 Australian Advanced Mat Pty Ltd Resistive switching memory
US10453913B2 (en) * 2017-04-26 2019-10-22 Samsung Electronics Co., Ltd. Capacitor, semiconductor device and methods of manufacturing the capacitor and the semiconductor device
WO2019173626A1 (en) 2018-03-07 2019-09-12 Space Charge, LLC Thin-film solid-state energy-storage devices
US11362274B2 (en) 2020-01-10 2022-06-14 International Business Machines Corporation Laterally switching cell having sub-stoichiometric metal oxide active layer
KR102360520B1 (ko) * 2020-07-09 2022-02-09 서울대학교산학협력단 수직 배향 나노 구조의 할라이드 페로브스카이트 기반 뉴로모픽 멤리스터 소자 및 이의 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060194403A1 (en) * 2004-04-30 2006-08-31 Sharp Laboratories Of America, Inc. PCMO thin film with controlled resistance characteristics

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7067862B2 (en) * 2002-08-02 2006-06-27 Unity Semiconductor Corporation Conductive memory device with conductive oxide electrodes
US8049305B1 (en) 2008-10-16 2011-11-01 Intermolecular, Inc. Stress-engineered resistance-change memory device
WO2011115926A1 (en) * 2010-03-16 2011-09-22 Sandisk 3D, Llc Bottom electrodes for use with metal oxide resistivity switching layers
CN102610748B (zh) * 2011-01-25 2014-02-12 中国科学院微电子研究所 非挥发性存储单元及存储器
US8546275B2 (en) * 2011-09-19 2013-10-01 Intermolecular, Inc. Atomic layer deposition of hafnium and zirconium oxides for memory applications

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060194403A1 (en) * 2004-04-30 2006-08-31 Sharp Laboratories Of America, Inc. PCMO thin film with controlled resistance characteristics

Also Published As

Publication number Publication date
CN105264682B (zh) 2017-11-14
KR20160002903A (ko) 2016-01-08
EP2793279A1 (en) 2014-10-22
EP2987191B1 (en) 2017-06-21
US20160087196A1 (en) 2016-03-24
CN105264682A (zh) 2016-01-20
WO2014170023A1 (en) 2014-10-23
EP2987191A1 (en) 2016-02-24
US9735356B2 (en) 2017-08-15

Similar Documents

Publication Publication Date Title
KR101754187B1 (ko) 변형된 다중층 저항성-스위칭 메모리 요소
US8519376B2 (en) Nonvolatile resistive memory devices
US7935953B2 (en) Nonvolatile memory device, array of nonvolatile memory devices, and methods of making the same
KR101051704B1 (ko) 저항 구배를 지닌 다층막을 이용한 메모리 소자
US20100135061A1 (en) Non-Volatile Memory Cell with Ferroelectric Layer Configurations
US7615769B2 (en) Nonvolatile memory device and fabrication method thereof
EP2814073B1 (en) Self-rectifying RRAM element
US20070295950A1 (en) Variable resistance random access memory device and a method of fabricating the same
CN108369956A (zh) 铁电电容器、铁电场效应晶体管及在形成包含导电材料与铁电材料的电子组件时使用的方法
JP2006324447A (ja) 不揮発性記憶素子及びその製造方法
JP2005167064A (ja) 不揮発性半導体記憶装置
US20120181498A1 (en) Vertical nonvolatile memory device and method for fabricating the same
US20130082228A1 (en) Memory Device Using Multiple Tunnel Oxide Layers
RU2468471C1 (ru) Способ получения энергонезависимого элемента памяти
CN114256416A (zh) 电阻式随机存取存储器、其制造方法及其操作方法
US20090086527A1 (en) Non-volatile memory device having threshold switching resistor, memory array including the non-volatile memory device and methods of manufacturing the same
US9349949B2 (en) Horizontally oriented and vertically stacked memory cells
TW202316634A (zh) 用於嵌入式記憶體之口袋整合程序
Kunitsyn et al. Bipolar resistive switching in Al 2 O 3/TiO 2 structure at low temperature
TWI622128B (zh) 電阻式隨機存取記憶體、其製造方法及其操作
KR101795159B1 (ko) 비선형 스위치 소자, 이의 제조 방법 및 이를 포함하는 비휘발성 메모리 소자
WO2023179250A1 (zh) 一种铁电材料、铁电存储单元、存储器及电子设备
KR100998256B1 (ko) 수직형 비휘발성 메모리 소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right