KR101742114B1 - 유기 광-전자 디바이스에 전기 상호접속부를 형성하기 위한 방법, 유기 광-전자 디바이스를 형성하기 위한 방법, 및 유기 발광 디바이스 - Google Patents
유기 광-전자 디바이스에 전기 상호접속부를 형성하기 위한 방법, 유기 광-전자 디바이스를 형성하기 위한 방법, 및 유기 발광 디바이스 Download PDFInfo
- Publication number
- KR101742114B1 KR101742114B1 KR1020100122581A KR20100122581A KR101742114B1 KR 101742114 B1 KR101742114 B1 KR 101742114B1 KR 1020100122581 A KR1020100122581 A KR 1020100122581A KR 20100122581 A KR20100122581 A KR 20100122581A KR 101742114 B1 KR101742114 B1 KR 101742114B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- substrate
- organic
- electrical
- conductive
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/86—Series electrical configurations of multiple OLEDs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/60—Forming conductive regions or layers, e.g. electrodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/549—Organic PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Abstract
본 발명은 유기 전자 디바이스에서 전기 상호접속부를 형성하기 위한 방법에 관한 것이고, 상기 방법은 제 1 도전성 층을 제공하는 단계, 상기 제 1 도전성 층 위에 유기 반도체 층을 증착하는 단계, 상기 유기 반도체 층 위에 제 2 도전성 층을 증착하는 단계, 및 접속 영역 내에 레이저 광을 조사함으로써 유기 반도체 층을 통해 제 1 도전성 층과 제 2 도전성 층을 전기적으로 상호접속함으로써 접속 영역 내에 제 1 도전성 층 및 제 2 도전성 층 사이에 전기 단락부를 형성하는 단계를 포함한다. 본 발명은 추가로 유기 광-전자 디바이스 및 유기 발광 디바이스를 형성하기 위한 방법에 관한 것이다.
Description
본 발명은 유기 광-전자 디바이스들 분야의 새로운 기술에 관한 것으로서, 특히 유기 발광 다이오드(OLED) 및 유기 태양 전지에 관한 것이다.
유기 전자 디바이스들 분야는 주로 유기 발광 디바이스들 같은 유기 광-전자 디바이스들(OOED들) 및 유기 광전지(photovoltaic) 디바이스들에서 에너지 효율들의 빠른 개발로 인해 지난 몇 년 동안에 상당한 관심을 받아 왔다.
유기 발광 다이오드들은 최근 몇 년 동안에 매우 급속히 개발되었다. 특히, 백색 발광 다이오드들에 대해서 100 루멘/W보다 큰 효율들이 성공적으로 달성되었다. 이들 시스템들의 수명 또한 매우 빠르게 증가하였고, 그 사이에, 일부 물질 시스템들에 대해 10,000 시간들의 값은 상당히 초과되었다. 그러므로, 유기 발광 다이오드들은 또한 조명 시스템들에서의 응용들에 대해 관심을 받고 있다. 유기 발광 다이오드들의 본질적인 장점들은 높은 전력 효율 및 매우 얇고, 대 영역의 표면 발광 유닛들을 구현할 수 있는 가능성이다.
유기 발광 다이오드들의 종래의 구조적인 어레인지먼트(arrangement)는 투과성 기판, 대부분의 경우에 유리를 포함하는데, 상기 투과성 기판은 ITO(indium tin oxide)로 자주 형성되는 투과성 애노드로 코팅된다. 상기 기판상에는 활성(active) 유기 층들이 증착되고, 추후 전기 접촉을 위한 금속 캐소드가 증착된다. 만약 금속 캐소드와 투과성 애노드 간에 임의의 볼트가 인가된다면, 발광 다이오드는 기판을 통해 광을 방사한다(최하부 방사). 다른 변형은 최상부 방사 OLED인데, 상기 최상부 방사 OLED에서는 최상부 전극(애노드 또는 캐소드)이 투과성이다. 최상부 방사 OLED들은 예를 들어 금속 기판들, Si-웨이퍼들, 디스플레이 뒤판, 인쇄회로기판들(PCB), 또는 심지어 반사 층이 코팅된 투과성 기판들과 같은 다양한 기판들 아래에 구성될 수 있고, 상기 반사 층은 최하부 전극 자체일 수 있다. OLED들에 관한 예시적인 문헌들에는 US 4,539,507호, WO 90/13148, US 2004/0,062,949, US 2004/0,251,816 및 US 2007/0,051,946이 있다.
큰 영역 유기 발광 디바이스들은 큰 영역들 상에 만들어진 매우 전력 효율적인 유기 발광 디바이스들이 큰 전류 공급을 필요로 한다는 사실로 인해서 두 가지 문제점들, 균일성 및 전류 분배 문제점을 갖는다. 큰 영역 유기 발광 디바이스들은 큰 전류 취급 및 분배를 필요로 한다. 투광성 전극(일반적으로 ITO 애노드)의 제한된 도전성으로 인해서, 크고 위치 종속성의 전압 강하들이 발생하는데, 이는 유기 발광 디바이스 영역에 걸쳐 휘도의 비균일성을 야기한다. 이들 비균일성들은 낮은 전압(가파른 IV-곡선)이 사용될 때 더욱 크다.
다른 큰 영역 유기 광-전자 디바이스는 유기 광전지(OPV) 디바이스이다. OPV는 전기로의 광의 효율적이고 큰 스케일 전환에 대한 큰 기대를 제공한다. 유기 광전지 디바이스들의 형성은 무기 결정 광전지 디바이스들의 형성보다 재료를 덜 요구한다. 그 생산은 또한 임의의 다른 무기 광전지 디바이스의 형성보다 에너지를 상당히 덜 소모한다.
유기 광전지 디바이스들의 효율은 꾸준히 증가하여 왔다. 2008년에는, 5%의 증명된 전력 전환 효율에 도달되었고, 2010년에는, 8%의 심리적 장벽이 깨져서, 유기 광전지 디바이스들의 효율을 비결정 Si 디바이스들의 통상적인 값들에 맞춘다.
OPV 디바이스들은 가장 상이한 디바이스 아키텍쳐들을 갖는다. 통상적으로, OPV 디바이스들은 두 전극들 사이에 적어도 하나의 유기 반도체 층을 포함한다. 그 유기 층은 P3HT(poly3-hexyl-tiophene) 및 PCBM(phenyl C61 Butyric Acid Methyl Ester)과 같은 도너(donor) 및 억셉터(acceptor)의 혼합일 수 있다. 이러한 간단한 디바이스 구조들은 단지, 계면 주입 층들이 전하 캐리어 주입/추출을 돕기 위해 사용되는 경우에(Liao 등, Appl. Phys. Lett., 2008. 92: p. 173303), 효율들을 적절히 달성한다. 다른 유기 태양 전지들은 다중-층 구조들을 갖고, 때로는 심지어 하이브리드 중합체 및 소분자 구조들을 갖는다. 또한 직렬 또는 다중-유닛 스택들은 알려져 있다(Ameri 등, Energy & Env. Science, 2009, 2: P.347). 다중-층 디바이스들은, 상이한 층들이 상이한 기능들을 위해 적절한 상이한 물질들을 포함할 수 있기 때문에, 더 쉽게 최적화될 수 있다. 통상적인 기능 층들은 투과성 층들, 광학적으로 활성 층들, 주입 층들 등등이다.
광학적 활성 물질들은 적어도 태양 스펙트럼의 특정 파장 범위에 대해 높은 흡수 계수를 가지는 물질들인데, 상기 물질들은 흡수된 광자들을 여기자들로 전환시키며, 상기 여기자들은 이후 광전류에 기여한다. 상기 광학적 활성 물질들은 통상적으로 도너-억셉터 헤테로접합부(heterojunction)에서 사용되며, 여기서 도너 또는 억셉터 중 적어도 하나는 광흡수 물질이다. 도너-억셉터 헤테로접합의 인터페이스는 생성된 여기자들을 전하 캐리어들로 분리하는 역할을 한다. 헤테로접합은 벌크-헤테로접합(혼합), 또는 평면(또한 면으로 지칭됨) 헤테로접합일 수 있으며, 추가적인 층들은 또한 제공될 수 있다(Hong et al, J.Appl. Phys.,2009.106:p.064511).
재결합의 손실은 고효율의 OPV 디바이스들에 대해 최소화되어야 한다. 따라서, 헤테로접합에서의 물질들은 높은 전하 캐리어 이동성들 및 높은 여기자 확산 길이들을 가져야 한다. 상기 여기자들은 헤테로인터페이스에서 분리되어야 하며, 상기 전하 캐리어들은 임의의 재결합이 발생하기 전에 광학적 활성 영역을 떠나야 한다. 이러한 이유로, 오직 소수의 유기 물질들만이 헤테로접합에 사용하기에 적합하다. 예를 들어, 현재, 풀러린(fullerene)(C60, C70, PCBM 등)이 OPV 디바이스들에서 억셉터로서 바람직하게 선택된다.
광-전자 디바이스들에 대한 전송 물질들은, 적어도 상기 디바이스가 활성인 파장들에서 투과되도록 요구되며, 양호한 반도체 특성들을 가진다. 이들 반도체 특성들은 예를 들어 에너지 레벨들 또는 이동성과 같이 내적(intrinsic)이거나, 또는 전하 캐리어 밀도와 같이 외적(extrinsic)일 수 있다. 또한 전하 캐리어 이동성은 또한 예를 들어 전기적 도펀트로 상기 물질을 도핑함으로써 외적으로 영향을 받을 수 있다.
OOED의 형성은 직렬로, 또는 병렬로, 또는 심지어 혼합된 접속으로, 유기 발광 다이오드들 또는 유기 태양 전지들을 접속시키기 위해, 또는 트랜지스터들을 사용하는 회로들에 대해 매우 자주 패터닝(patterning)을 요구한다. OOED들을 형성하기 위한 몇몇 기술들이 알려져 있다. 이들 방법들은 포토리소그래픽, 기상 증착용 쉐도우(shadow) 마스크 등과 같은 패터닝을 더 강력하게 이용한다. 광-전자 유기 디바이스들에 대해 사용되는 알려진 방법들은 복잡한 공정들인데, 광-전자 유기 디바이스의 몇몇 층들의 패터닝은 복잡도를 증가시키며 품질 수율 및 형성 스루풋(throughput)을 감소시키는 몇몇 단계들을 필요로 한다.
이들 디바이스들에서 단락된 영역들을 분리시키거나 패턴들을 생성하기 위해 층들을 제거하는데 레이저가 사용될 수 있다는 점이 알려져 있다. 모든 경우들에서, 레이저는 전기적 접속을 단절시키기 위해 적어도 하나의 도전성 전극을 제거하는데 사용된다.
몇몇 상이한 접근법들이 큰 영역의 동종 광-전자 유기 디바이스들을 생성하기 위해 공식화되었다. 주요 문제점은 표면을 가로질러 전류 분배이다. 일반적으로, 디바이스의 전극들 역시 전류 분배 층(전기적 버스)들이거나, 또는 여분의 도전성 층이 상기 전극 위에 증착되는데, 상기 전극은 투과성이 요구되는 경우 얇아야 한다. 큰 영역들에 대해, 이들 얇은 도전성 층들의 저항은 매우 높은데, 왜냐하면 큰 영역의 디바이스에 대해 요구되는 전류가 매우 높기 때문이다. OLED에 대해, 이들 저항은 광 방사에서의 강한 불균일성 및 디바이스 품질저하(degration)의 원인이 된다. 유기 태양 전지의 경우, 상기 저항은 감소된 충진 인자(fill factor)로 인해 전력 전환에서의 손실의 원인이 된다.
광-전자 유기 디바이스들에서의 균일성 수정을 위한 한가지 접근법은 추가적인 전류 공급 라인들, 예를 들어, 전극에 접속하여 증착된 금속 그리드의 사용이다. 상기 그리드는 저항을 낮추지만, 또한 그것이 투과성이 아니므로 활성 영역을 약간 감소시킨다. 금속 그리드는 또한 제한된 두께를 가져서, 디바이스에 공급되거나 디바이스에 의해 제공될 수 있는 최대 전류를 다시 제한한다. 더 높은 전류에 대해, 더 조밀한(denser) 그리드가 필요한데, 이는 전체 디바이스의 효율성을 감소시킨다. 때때로, 그리드는, 예를 들어 OLED들에서 바람직하지 않은데, 왜냐하면, 그것이 다시 균일성을 저하시키기 때문이다.
전극들, 특히 최상부 전극을 형성하는 도전성 층들 및 그들 각각의 전류 공급 층들의 전기적 상호접속부(전기적 버스)는 통상적으로 유기 반도체 층(OSL)을 패터닝함으로써 만들어진다. OSL은 이러한 방식으로 패터닝되어, 최하부 도전성 층의 일부 영역들이 OSL로 덮이지 않으며, 최상부 도전성 층의 증착은 직접 접촉으로 인해 최하부 도전성 층으로의 전기적 접촉을 형성한다.
문서 US 7,049,757에서, 유기 발광 디바이스의 큰 영역을 서브-영역들(개별 OLED들)로 세분하고 예를 들어 N개의 OLED들의 서브-영역들을 (부분적으로) 직렬로 접속시키는 것이 개시된다. 이러한 직렬의 N개의 OLED들에 인가될 필요가 있는 전압은 이제 단일 OLED 전압의 N배이며, N개의 OLED들을 통한 전류 흐름은 이 영역 상에서의 전류 흐름의 1/N에 불과하다. 그러나, 이러한 직렬 접속을 구현하기 위해, i+1번째 OLED의 애노드로의 i번째 OLED(i=1...N-1)의 캐소드의 접속이 필요하다. 일반적으로 애노드들은 OLED의 최하부 측에 (그러므로 직접 기판상에) 위치하고, 반면에 캐소드들은 상기 OLED의 최상부 측에 위치한다. 이런 캐소드(ⅰ)와 애노드(ⅰ+1)의 접속부를 만들기 위하여, 균일한 유기 발광 디바이스(유기 층부) 영역은 적절한 서브-영역들로 분리되어야 하고 그리고 균일한 최상부 캐소드 영역은 적절한 서브-영역들로 분리되어야 한다. 또한 최하부 전극들을 형성하는 층이 서브-영역들로 분할되어야 한다. 이는 최하부 층(일반적으로 ITO)을 패터닝함으로써 그리고 증착 동안에 두 개의 마스크 단계들을 이용함으로써 이행되고, 게다가 이는 제조 프로세스 동안에 상기 기판에 대한 상기 마스크들의 정교한 정렬을 요구한다(도 1 참조). N은 전기적으로 직렬로 접속되는 OLED들의 하나의 열(컬럼)에서의 OLED들의 전체 개수이다. 시설들에서 일반적으로 사용되는 전압의 실제 제한 때문에, N에 대한 실제의 상한은 대략 300이다.
알려진 패터닝 프로세스는 복잡하고 비용이 많이 든다. 증착 마스크의 정렬 정밀도는 OLED들 사이의, 뚜렷하게 보이는 갭, 및 비-발광을 정의한다. 대안적으로, 정교한 마스킹이 이용가능하지 않다면, OLED들 사이의 상기 갭은 매우 커질 것이고(1㎜ 및 초과의 범위) 그리고 다른 큰 영역 조명 기술들에 대비하여 OLED들의 주요 이점들 중 하나인, OLED들의 균일한 외관을 파괴할 것이다.
효율성 손실의 다른 원인은 전기 공급 접속부들에 의하여 손실되는 전력이다. 얇은 필름 전기 공급 접속부들은 상기 기판상에서 형성되고 캡슐화(encapsulate)하는 영역 외부 전기 접속을, 캡슐화한 영역 내부에 존재하는 전극 자체에 제공한다. 이런 얇은 필름 전기 접속부의 거리는 수 ㎝이고, 최상의 경우에, 수 ㎜이다. 상기 필름은 더 커질 수는 있으나, 훨씬 더 두꺼워지지는 않는데, 왜냐하면 더 두꺼운 층들은 증착하기 위하여 실용적이지 않을 것이고 캡슐화하는데 문제를 야기할 수 있기 때문이다.
유기 발광 디바이스들에서 사용되는 표준 전기 접속부들은 전력 전송시 큰 손실뿐만 아니라 자신들의 저항을 야기하고 그리고 큰 전류는 상기 디바이스의 가용 수명을 추가로 저하시키는(depreciate), 상기 기판의 상당한 가열을 야기한다.
특히 조명 분야들에 대한 유기 발광 디바이스들과 같은 큰 영역 광-전자 유기 디바이스들에 대하여, 상기 디바이스들의 형성을 단순화하고 패터닝 단계들을 회피하는 것은 가장 관심사이다. 하나의 예시적인 중요 분야는 롤-투-롤(roll-to-roll) 프로세스에서의 형성이고, 여기서 매우 원하지 않는, 상기 롤로 상기 마스크를 이동시키는 것이 필요하다.
유기 발광 다이오드들은 최근 몇 년 동안에 매우 급속히 개발되었다. 특히, 백색 발광 다이오드들에 대해서 100 루멘/W보다 큰 효율들이 성공적으로 달성되었다. 이들 시스템들의 수명 또한 매우 빠르게 증가하였고, 그 사이에, 일부 물질 시스템들에 대해 10,000 시간들의 값은 상당히 초과되었다. 그러므로, 유기 발광 다이오드들은 또한 조명 시스템들에서의 응용들에 대해 관심을 받고 있다. 유기 발광 다이오드들의 본질적인 장점들은 높은 전력 효율 및 매우 얇고, 대 영역의 표면 발광 유닛들을 구현할 수 있는 가능성이다.
유기 발광 다이오드들의 종래의 구조적인 어레인지먼트(arrangement)는 투과성 기판, 대부분의 경우에 유리를 포함하는데, 상기 투과성 기판은 ITO(indium tin oxide)로 자주 형성되는 투과성 애노드로 코팅된다. 상기 기판상에는 활성(active) 유기 층들이 증착되고, 추후 전기 접촉을 위한 금속 캐소드가 증착된다. 만약 금속 캐소드와 투과성 애노드 간에 임의의 볼트가 인가된다면, 발광 다이오드는 기판을 통해 광을 방사한다(최하부 방사). 다른 변형은 최상부 방사 OLED인데, 상기 최상부 방사 OLED에서는 최상부 전극(애노드 또는 캐소드)이 투과성이다. 최상부 방사 OLED들은 예를 들어 금속 기판들, Si-웨이퍼들, 디스플레이 뒤판, 인쇄회로기판들(PCB), 또는 심지어 반사 층이 코팅된 투과성 기판들과 같은 다양한 기판들 아래에 구성될 수 있고, 상기 반사 층은 최하부 전극 자체일 수 있다. OLED들에 관한 예시적인 문헌들에는 US 4,539,507호, WO 90/13148, US 2004/0,062,949, US 2004/0,251,816 및 US 2007/0,051,946이 있다.
큰 영역 유기 발광 디바이스들은 큰 영역들 상에 만들어진 매우 전력 효율적인 유기 발광 디바이스들이 큰 전류 공급을 필요로 한다는 사실로 인해서 두 가지 문제점들, 균일성 및 전류 분배 문제점을 갖는다. 큰 영역 유기 발광 디바이스들은 큰 전류 취급 및 분배를 필요로 한다. 투광성 전극(일반적으로 ITO 애노드)의 제한된 도전성으로 인해서, 크고 위치 종속성의 전압 강하들이 발생하는데, 이는 유기 발광 디바이스 영역에 걸쳐 휘도의 비균일성을 야기한다. 이들 비균일성들은 낮은 전압(가파른 IV-곡선)이 사용될 때 더욱 크다.
다른 큰 영역 유기 광-전자 디바이스는 유기 광전지(OPV) 디바이스이다. OPV는 전기로의 광의 효율적이고 큰 스케일 전환에 대한 큰 기대를 제공한다. 유기 광전지 디바이스들의 형성은 무기 결정 광전지 디바이스들의 형성보다 재료를 덜 요구한다. 그 생산은 또한 임의의 다른 무기 광전지 디바이스의 형성보다 에너지를 상당히 덜 소모한다.
유기 광전지 디바이스들의 효율은 꾸준히 증가하여 왔다. 2008년에는, 5%의 증명된 전력 전환 효율에 도달되었고, 2010년에는, 8%의 심리적 장벽이 깨져서, 유기 광전지 디바이스들의 효율을 비결정 Si 디바이스들의 통상적인 값들에 맞춘다.
OPV 디바이스들은 가장 상이한 디바이스 아키텍쳐들을 갖는다. 통상적으로, OPV 디바이스들은 두 전극들 사이에 적어도 하나의 유기 반도체 층을 포함한다. 그 유기 층은 P3HT(poly3-hexyl-tiophene) 및 PCBM(phenyl C61 Butyric Acid Methyl Ester)과 같은 도너(donor) 및 억셉터(acceptor)의 혼합일 수 있다. 이러한 간단한 디바이스 구조들은 단지, 계면 주입 층들이 전하 캐리어 주입/추출을 돕기 위해 사용되는 경우에(Liao 등, Appl. Phys. Lett., 2008. 92: p. 173303), 효율들을 적절히 달성한다. 다른 유기 태양 전지들은 다중-층 구조들을 갖고, 때로는 심지어 하이브리드 중합체 및 소분자 구조들을 갖는다. 또한 직렬 또는 다중-유닛 스택들은 알려져 있다(Ameri 등, Energy & Env. Science, 2009, 2: P.347). 다중-층 디바이스들은, 상이한 층들이 상이한 기능들을 위해 적절한 상이한 물질들을 포함할 수 있기 때문에, 더 쉽게 최적화될 수 있다. 통상적인 기능 층들은 투과성 층들, 광학적으로 활성 층들, 주입 층들 등등이다.
광학적 활성 물질들은 적어도 태양 스펙트럼의 특정 파장 범위에 대해 높은 흡수 계수를 가지는 물질들인데, 상기 물질들은 흡수된 광자들을 여기자들로 전환시키며, 상기 여기자들은 이후 광전류에 기여한다. 상기 광학적 활성 물질들은 통상적으로 도너-억셉터 헤테로접합부(heterojunction)에서 사용되며, 여기서 도너 또는 억셉터 중 적어도 하나는 광흡수 물질이다. 도너-억셉터 헤테로접합의 인터페이스는 생성된 여기자들을 전하 캐리어들로 분리하는 역할을 한다. 헤테로접합은 벌크-헤테로접합(혼합), 또는 평면(또한 면으로 지칭됨) 헤테로접합일 수 있으며, 추가적인 층들은 또한 제공될 수 있다(Hong et al, J.Appl. Phys.,2009.106:p.064511).
재결합의 손실은 고효율의 OPV 디바이스들에 대해 최소화되어야 한다. 따라서, 헤테로접합에서의 물질들은 높은 전하 캐리어 이동성들 및 높은 여기자 확산 길이들을 가져야 한다. 상기 여기자들은 헤테로인터페이스에서 분리되어야 하며, 상기 전하 캐리어들은 임의의 재결합이 발생하기 전에 광학적 활성 영역을 떠나야 한다. 이러한 이유로, 오직 소수의 유기 물질들만이 헤테로접합에 사용하기에 적합하다. 예를 들어, 현재, 풀러린(fullerene)(C60, C70, PCBM 등)이 OPV 디바이스들에서 억셉터로서 바람직하게 선택된다.
광-전자 디바이스들에 대한 전송 물질들은, 적어도 상기 디바이스가 활성인 파장들에서 투과되도록 요구되며, 양호한 반도체 특성들을 가진다. 이들 반도체 특성들은 예를 들어 에너지 레벨들 또는 이동성과 같이 내적(intrinsic)이거나, 또는 전하 캐리어 밀도와 같이 외적(extrinsic)일 수 있다. 또한 전하 캐리어 이동성은 또한 예를 들어 전기적 도펀트로 상기 물질을 도핑함으로써 외적으로 영향을 받을 수 있다.
OOED의 형성은 직렬로, 또는 병렬로, 또는 심지어 혼합된 접속으로, 유기 발광 다이오드들 또는 유기 태양 전지들을 접속시키기 위해, 또는 트랜지스터들을 사용하는 회로들에 대해 매우 자주 패터닝(patterning)을 요구한다. OOED들을 형성하기 위한 몇몇 기술들이 알려져 있다. 이들 방법들은 포토리소그래픽, 기상 증착용 쉐도우(shadow) 마스크 등과 같은 패터닝을 더 강력하게 이용한다. 광-전자 유기 디바이스들에 대해 사용되는 알려진 방법들은 복잡한 공정들인데, 광-전자 유기 디바이스의 몇몇 층들의 패터닝은 복잡도를 증가시키며 품질 수율 및 형성 스루풋(throughput)을 감소시키는 몇몇 단계들을 필요로 한다.
이들 디바이스들에서 단락된 영역들을 분리시키거나 패턴들을 생성하기 위해 층들을 제거하는데 레이저가 사용될 수 있다는 점이 알려져 있다. 모든 경우들에서, 레이저는 전기적 접속을 단절시키기 위해 적어도 하나의 도전성 전극을 제거하는데 사용된다.
몇몇 상이한 접근법들이 큰 영역의 동종 광-전자 유기 디바이스들을 생성하기 위해 공식화되었다. 주요 문제점은 표면을 가로질러 전류 분배이다. 일반적으로, 디바이스의 전극들 역시 전류 분배 층(전기적 버스)들이거나, 또는 여분의 도전성 층이 상기 전극 위에 증착되는데, 상기 전극은 투과성이 요구되는 경우 얇아야 한다. 큰 영역들에 대해, 이들 얇은 도전성 층들의 저항은 매우 높은데, 왜냐하면 큰 영역의 디바이스에 대해 요구되는 전류가 매우 높기 때문이다. OLED에 대해, 이들 저항은 광 방사에서의 강한 불균일성 및 디바이스 품질저하(degration)의 원인이 된다. 유기 태양 전지의 경우, 상기 저항은 감소된 충진 인자(fill factor)로 인해 전력 전환에서의 손실의 원인이 된다.
광-전자 유기 디바이스들에서의 균일성 수정을 위한 한가지 접근법은 추가적인 전류 공급 라인들, 예를 들어, 전극에 접속하여 증착된 금속 그리드의 사용이다. 상기 그리드는 저항을 낮추지만, 또한 그것이 투과성이 아니므로 활성 영역을 약간 감소시킨다. 금속 그리드는 또한 제한된 두께를 가져서, 디바이스에 공급되거나 디바이스에 의해 제공될 수 있는 최대 전류를 다시 제한한다. 더 높은 전류에 대해, 더 조밀한(denser) 그리드가 필요한데, 이는 전체 디바이스의 효율성을 감소시킨다. 때때로, 그리드는, 예를 들어 OLED들에서 바람직하지 않은데, 왜냐하면, 그것이 다시 균일성을 저하시키기 때문이다.
전극들, 특히 최상부 전극을 형성하는 도전성 층들 및 그들 각각의 전류 공급 층들의 전기적 상호접속부(전기적 버스)는 통상적으로 유기 반도체 층(OSL)을 패터닝함으로써 만들어진다. OSL은 이러한 방식으로 패터닝되어, 최하부 도전성 층의 일부 영역들이 OSL로 덮이지 않으며, 최상부 도전성 층의 증착은 직접 접촉으로 인해 최하부 도전성 층으로의 전기적 접촉을 형성한다.
문서 US 7,049,757에서, 유기 발광 디바이스의 큰 영역을 서브-영역들(개별 OLED들)로 세분하고 예를 들어 N개의 OLED들의 서브-영역들을 (부분적으로) 직렬로 접속시키는 것이 개시된다. 이러한 직렬의 N개의 OLED들에 인가될 필요가 있는 전압은 이제 단일 OLED 전압의 N배이며, N개의 OLED들을 통한 전류 흐름은 이 영역 상에서의 전류 흐름의 1/N에 불과하다. 그러나, 이러한 직렬 접속을 구현하기 위해, i+1번째 OLED의 애노드로의 i번째 OLED(i=1...N-1)의 캐소드의 접속이 필요하다. 일반적으로 애노드들은 OLED의 최하부 측에 (그러므로 직접 기판상에) 위치하고, 반면에 캐소드들은 상기 OLED의 최상부 측에 위치한다. 이런 캐소드(ⅰ)와 애노드(ⅰ+1)의 접속부를 만들기 위하여, 균일한 유기 발광 디바이스(유기 층부) 영역은 적절한 서브-영역들로 분리되어야 하고 그리고 균일한 최상부 캐소드 영역은 적절한 서브-영역들로 분리되어야 한다. 또한 최하부 전극들을 형성하는 층이 서브-영역들로 분할되어야 한다. 이는 최하부 층(일반적으로 ITO)을 패터닝함으로써 그리고 증착 동안에 두 개의 마스크 단계들을 이용함으로써 이행되고, 게다가 이는 제조 프로세스 동안에 상기 기판에 대한 상기 마스크들의 정교한 정렬을 요구한다(도 1 참조). N은 전기적으로 직렬로 접속되는 OLED들의 하나의 열(컬럼)에서의 OLED들의 전체 개수이다. 시설들에서 일반적으로 사용되는 전압의 실제 제한 때문에, N에 대한 실제의 상한은 대략 300이다.
알려진 패터닝 프로세스는 복잡하고 비용이 많이 든다. 증착 마스크의 정렬 정밀도는 OLED들 사이의, 뚜렷하게 보이는 갭, 및 비-발광을 정의한다. 대안적으로, 정교한 마스킹이 이용가능하지 않다면, OLED들 사이의 상기 갭은 매우 커질 것이고(1㎜ 및 초과의 범위) 그리고 다른 큰 영역 조명 기술들에 대비하여 OLED들의 주요 이점들 중 하나인, OLED들의 균일한 외관을 파괴할 것이다.
효율성 손실의 다른 원인은 전기 공급 접속부들에 의하여 손실되는 전력이다. 얇은 필름 전기 공급 접속부들은 상기 기판상에서 형성되고 캡슐화(encapsulate)하는 영역 외부 전기 접속을, 캡슐화한 영역 내부에 존재하는 전극 자체에 제공한다. 이런 얇은 필름 전기 접속부의 거리는 수 ㎝이고, 최상의 경우에, 수 ㎜이다. 상기 필름은 더 커질 수는 있으나, 훨씬 더 두꺼워지지는 않는데, 왜냐하면 더 두꺼운 층들은 증착하기 위하여 실용적이지 않을 것이고 캡슐화하는데 문제를 야기할 수 있기 때문이다.
유기 발광 디바이스들에서 사용되는 표준 전기 접속부들은 전력 전송시 큰 손실뿐만 아니라 자신들의 저항을 야기하고 그리고 큰 전류는 상기 디바이스의 가용 수명을 추가로 저하시키는(depreciate), 상기 기판의 상당한 가열을 야기한다.
특히 조명 분야들에 대한 유기 발광 디바이스들과 같은 큰 영역 광-전자 유기 디바이스들에 대하여, 상기 디바이스들의 형성을 단순화하고 패터닝 단계들을 회피하는 것은 가장 관심사이다. 하나의 예시적인 중요 분야는 롤-투-롤(roll-to-roll) 프로세스에서의 형성이고, 여기서 매우 원하지 않는, 상기 롤로 상기 마스크를 이동시키는 것이 필요하다.
본 발명의 목적은 유기 전기 디바이스에서, 특히 유기 광-전자 디바이스에서 전기 접속부들을 형성하기 위한 개선된 기술들을 제공하는 것이다. 또한 더 쉬운 방식으로 유기 광-전자 디바이스에서 더 복잡한 전기 상호접속부들을 형성하는 것이 원해진다.
본 발명에 따라, 청구항 제 1항에 따른 유기 광-전자 디바이스에서 전기 상호접속부를 형성하기 위한 방법, 청구항 제 11항에 따른 유기 광-전자 디바이스를 형성하기 위한 방법 및 청구항 19항에 따른 유기 발광 디바이스가 제공된다. 본 발명의 유리한 실시예들은 종속항에 개시된다.
본 명세서에 사용되는 바와 같이, 유기 광-전자 디바이스는 적어도 하나의 디바이스 또는 개별 디바이스들의 직렬 또는 병렬 어레인지먼트를 포함하는 디바이스이고, 상기 각각의 개별 디바이스는 광 신호들 및 전기 신호들 사이에서 트랜스덕터(transductor)로서 동작한다. 바람직한 유기 광-전자 디바이스들은 개별 디바이스들로서 유기 발광 다이오드들을 포함하는 유기 발광 디바이스들이거나 또는 개별 디바이스들로서 유기 태양 전지들을 포함하는 유기 광전지 디바이스들이다.
본 발명은 유기 반도체 층을 통해, 특히 폐쇄 OSL을 통하여 전기적 상호접속부를 생성하기 위한 방법을 제공함으로써 종래 기술의 문제점들을 극복한다. 유기 반도체 층은 단일 유기 층 또는 유기 서브-층들의 스택(stack)으로서 제공될 수 있다. 유기 반도체 층을 통한 이러한 전기 상호접속부를 형성하기 위한 방법은 상이한 종류의 유기 전기 다바이스들에서 이용될 수 있다. 복잡한 마스크 또는 포토리소그래픽(photolithographic) 패터닝은 요구되지 않는다. 프로세스 간략화가 있고, 그리고 발광 디바이스의 경우에, 상기 방사된 광의 균일도가 개선된다. 유기 광전지 디바이스 상에서, 직렬 저항 및 전체의 전환 효율이 개선된다. 레이저 광에 의하여, 일종의 비아는 유기 층의 반대 측들 상의 금속화된 영역들을 전기적으로 접속시키는 유기 층을 통하여 제공된다. 층들의 이런 어레인지먼트는 유기 광전지 디바이스들뿐만 아니라 유기 발광 디바이스들에 제공될 수 있다.
전기 상호접속부는 레이저 프로세싱, 즉 상호접속부가 형성될 접속 영역으로의 광의 조사에 의해 형성된다. 레이저 프로세싱에 의해 생성되는 물질 개질(motification)은 예를 들어, 융해된 물질, 재응고 물질 또는 다른 것들일 수 있다. 상호접속부는 레이저의 높은 에너지 밀도에 의해 형성되는 자신의 전형적인 형상에 의해 인식될 수 있다.
레이저를 이용하여 상호접속부를 형성하는 것은 레이저가 층들을 제거시키지 않는 것을 요구하며; 그러므로 레이저 전력이 제거를 위해 사용되는 전력보다 낮은 것이 바람직하다. 상기 레이저의 전력이 800 내지 10㎛의 파장을 갖는 적외선 레이저에 대하여 200mW 내지 15W이고, 보다 바람직하게 200mW 내지 8W이며; 300 내지 800nm의 범위의 더 짧은 파장을 갖는 레이저에 대하여, 상기 전력이 200mW 내지 3W, 더 바람직하게는 200mW 내지 1W의 전력이며, 보다 더 바람직하게는 200 내지 500mW인 것이 바람직하다.
레이저 방사는 300 내지 500nm, 특히 300 내지 450nm의 범위일 수 있다; 이런 범위에서, 금속층의 흡수는 더 강해지며, 가열을 촉진하는것이 용이해진다. 임의의 레이저가 사용될 수 있으며 선호되는 레이저들은 3중 또는 4중 Nd 레이저들, 엑시머(excimer) 레이저들, 또는 반도체 레이저들이다.
이러한 단파장 레이저들에 대한 비제한적 예시들로 InGaN 청자색 레이저, 3중 Nd:YAG, XeF 엑시머 층이 있다.
전기적인 상호접속부에 사용되는 레이저는 또한 500 내지 1500㎛의 파장을 가질 수 있다. 예시 레이저들은 전형적으로 1020-1050nm의 범위인 자신의 주파장내에서 동작하는 Nd 레이저들이지만, 다른 대역들뿐만 아니라 2중 주파수가 사용될 수도 있다. 이러한 레이저들의 예시들은 1064nm 또는 532nm에서의 Nd:YAG; 914, 1064 또는 1342nm에서의 Nd:YVO4; 1047 또는 1053nm에서의 Nd:YLF 이다. 가스 및 엑시머 레이저들뿐만 아니라 반도체 또는 섬유 레이저들이 사용될 수 있다. 레이저는 또한 투과성 산화물 층의 흡수를 매칭할 수 있으며(이것이 전극으로 사용되는 경우); 또한 OSL의 흡수 파장을 매칭할 수 있다.
우선적으로, 펄스화 레이저들은 단위 샷(shot) 당 레이저 전력을 더 쉽게 제어하도록 사용되며, 샷은 최상부 및 최하부전극들 사이의 전기적인 상호접속부를 형성한다.
다이오드-펌핑된 Nd:YAG(1064 nm), ns Q-스위칭 레이저에 대해, 우수한 결과들은 10μJ보다 높거나 같은 에너지를 가진 펄스들을 사용하여 얻어진다. 10μJ에서 약 1000 샷들은 우수한 접촉부를 인도한다.
ps 다이오드-펌핑된 Nd:YAG(1064nm), 파켓 셀(Pockels cell)에 의한 Q-스위칭 레이저에서, 가장 우수한 결과들은 300mW 초과의 전력에서 얻어졌다. 테스트된 반복 레이트(rate)들은 10 kHz 내지 640 kHz 사이였다.
OLED에서 사용되는 층들의 수 및 물질들은 애플리케이션에 따라 변화될 수 있기 때문에, 레이저의 캘리브레이션(calibration) 단계는 생산시 레이저의 사용 전에 제공될 수 있다.
다른 바람직한 실시예에서, 유기층은 최상부-전극에 인접한 레독스(redox) 도핑된 층으로 제공된다.
최상부 및 최하부 전극들 사이의 층(들)에 무기 터널링 층(들)이 없는 것은 더 바람직하다. 이러한 터널링 층들이 비 폐쇄층들이면 상기 터널링 층들이 제공될 수 있는 예외적인 경우들에서, 이들 비-폐쇄(non-closed) 층들은 5nm보다 작은 전형적인 두께를 가지지만, 상기 비-폐쇄 층들이 완전히 회피(avoid)되는 것이 바람직하다. 무기 터널링 층들의 예시들로 LiF, NaCs와 같은 무기염 층들이 있으며, 다른 예시들로는 SiO2, 질화 규소, 등등과 같은 무기 절연체들이 있다. 이러한 층들은 높은 저항성으로 인해 디바이스들의 동작 전압을 증가시킨다. 또한, 이러한 층들을 제작하는 프로세스는, 유기층들에 과도한 에너지를 부과하여 물질의 열화(degration)를 초래한다. 이러한 층들은 또한 레이저에 의한 전기적 상호접속부를 위해 불필요하다.
바람직한 실시예에서, 최상부 및 최하부 전극들 사이의 층(들)이 무기 접촉 층(들)이 없다. 이러한 무기 접촉 층의 예는 중간 접속기 또는 중간 전극으로 사용되는 ITO의 층이다.
35nm보다 두꺼운 각각의 단일층, 별개의 층, 유기층이 Tg < 300℃, 바람직하게는 200℃보다 낮은 온도를 갖는 물질 또는 물질 조성물로 만들어지는 것이 더 바람직하다.
모든 실시예들에서 사용되는 OSL은 임의의 알려진 방법에 의해 증착될 수 있다. 바람직하게, OSL은 진공 열적 증착(VTE)에 의해 증착된다. 다른 바람직한 방법은 OVPD(유기 기상 증착(organic vapor phase deposition))이다. 유기물 반도체들을 용액으로부터 캐스팅(casting)하기 위한 방법들이 또한 사용될 수 있다. 이러한 방법들의 예들은 드롭 캐스팅(drop casting), 블레이드 코팅(blade coating), 스탬프 코팅(stamp coating), 스핀 코팅(spin coating), 슬롯 다이 코팅(slot die coating), 및 스프레이 코팅이다. 선택적으로, 잉크젯에 의한 비-패터닝된 증착 또한 사용될 수 있다.
바람직한 실시예에서, 기판은 다음 물질들의 그룹으로부터 선택된 물질로 만들어진다: 금속, 유리 및 플라스틱. 상기 방법은 금속 기판상에 제조된 OOED 상에 적용될 수 있다. 예를 들어, 금속 기판상 OLED들은 금속 기판이 투과되지 않기 때문에 정의에 의해 최상부-방사이다. OOED가 금속 기판 위에 제조되는 경우, 전기적 절연 층(또한 여기에서 절연 층이라 지칭됨)은 요구된다. 절연 층은 단락 회로를 생성하지 않고 도전성 층 층을 지지하기 위하여 요구되는 반면, 도전성 층은 최하부 전극을 형성하거나 최하부 또는 최상부 전극에 접속된다. 도전성 층은 적어도 하나이다; 또한 다수일 수 있다. 금속 기판이 OOED에 전기적으로 접속되는 경우, 절연 층은 패터닝되어야 한다. 이런 패터닝 단계는 임의의 알려진 방법에 의해 이루어질 수 있다.
추가 실시예에 따라, 도전성 구조를 제조하는 단계는 기판 위에 금속 층을 제조하는 단계, 및 도전성 층 위에 패터닝된 절연 층을 제조하는 단계를 포함한다.
추가 실시예에서, 상기 방법은 기판 위에 패터닝된 절연 층을 제조하는 단계를 더 포함한다.
바람직한 실시예에 따라, 패터닝된 절연 층을 제조하는 단계는 기판 위에 절연 층을 제조하는 단계, 및 절연 층을 패터닝하는 단계를 포함한다.
다른 바람직한 실시예에서, 절연 층의 패터닝 단계는 레이저 제거(ablation)에 의해 절연 층을 패터닝하는 단계를 포함한다.
바람직한 실시예에서, 도전성 구조를 제조하는 단계는 기판 위에 도전성 층을 증착하는 단계, 및 도전성 층을 패터닝하는 단계를 포함한다.
추가 실시예에 따라, 도전성 층을 패터닝하는 단계는 레이저 제거에 의해 도전성 층을 패터닝하는 단계를 포함한다.
추가 실시예에서, 도전성 구조를 제조하는 단계는 기판 위에 포토레지스트 물질의 층을 증착하는 단계, 포토레지스트 층 위에 도전성 층을 증착하는 단계, 및 포토레지스트 물질을 부분적으로 제거함으로써 도전성 층을 패터닝하는 단계를 포함한다.
바람직한 실시예에 따라, 도전성 구조를 제조하는 단계는 금속 기판에 의해 영역 B를 제공하는 단계를 포함한다.
추가 바람직한 실시예에서, 상기 방법은 유기 발광 다이오드를 캡슐화하는 단계, 및 유기 발광 다이오드를 캡슐화하는 단계 이전 또는 이후에 레이저 광의 조사에 의해 최상부 전극 및 피드(feed) 접촉부 사이에 전기적 단락부를 형성하는 단계를 더 포함한다. 상기 전기적 단락부를 형성하는 경우, 레이저 광은 이전에 제조된 캡슐화부를 통해 조사된다. 대안적인 절차에서, 레이저 광은 캡슐화부를 증착하기 전에 조사된다.
다음 바람직한 실시예들은 추가로 상세히 기술된다.
금속 기판에 대해, 기판을 제공하는 단계가 기판 위에 패터닝된 절연 층을 제조하는 단계를 더 포함하는 것이 바람직하다. 대안적으로 기판을 제공하는 단계는 (ⅰ) 기판 위에 비 패터닝된 절연 층을 제조하는 단계, 및 (ⅱ) 결정된 영역을 제거함으로써 절연 층을 패터닝하는 단계를 더 포함한다. 여기서 단계 (ⅱ)는 아래 놓인 포토레지스트들을 예를 들어 리프트-오프(lift-off) 함으로써 만들어질 수 있거나, 레이저 제거에 의해 제거될 수 있다. 바람직한 실시예에서, 절연 층은 포토레지스트이고, 단계 (ⅱ)는 포토레지스트를 현상하는 단계 및 결정된 영역들을 제거하는 단계를 포함한다.
금속 기판들의 비-제한적 예들은 스테인레스 스틸, 오스테나이트 스테인레스 강(austenitic stainless steel), 마텐자이트 스테인레스 강(martensitic stainless steel), 알루미늄 합금, 6063 알루미늄 합금, 앨라노드 엘티디(Alanod Ltd. (영국)에 의해 생산된 알루미늄 판, 아셀러 미탈(Arcelor Mittal)로부터의 강판들이다.
일반적으로 피드 접촉부 또는 피드 층이라 지칭될 수 있는 전류 공급 층은 전기 접속부를 추후 최상부 전극에 제공하기 위하여 절연 층 위에 필수적으로 증착된다. 명백히 전류 공급 층들의 수는 1개로 제한되지 않는다. 게다가, 부가적인 전류 공급 층(들)은 절연 층 위에 및/또는 금속 기판에 대한 전기 및 기계적 접촉부 위에 그리고 그 내부에 증착될 수 있다. 이런 부가적인 전류 공급 층(들)은 최하부 전극을 형성함으로써 OSL에 전기적 접속부를 제공한다. 이 실시예에서, 추가적인 층은 최하부 전극의 반사도를 개선하기 위하여 요구된다. 이는 특히 기판의 거칠기에 의해 유발되는 단락들을 회피하기 위해 절연층 위에 증착되면, 추가적인 평탄화 효과를 또한 가질 수 있다.
제조를 단순화하기 위해, 최하부 전극을 형성하는 도전성 층 및 최상부 전극에 접속된 도전성 층은 동일한 증착 단계에 의해 병렬로 형성된다. 최상부 전극에 접속된 도전성 층들은 최상부 전극에 대한 피드 접촉부들을 형성한다. 층은, 적층 동안 또는 이후에 패터닝된다. 이 패터닝된 층은 SML로서 지칭될 수 있다. SML의 비-제한적인 예들은: Cu, Ag 또는 Al 과 같은 금속 층들이다.
SML을 제조하기 위한 몇몇 대안들이 존재한다. SML을 제조하는 단계는 기판위에 금속 층을 증착하는 단계, 및 SML을 형성하기 위해 금속 층을 패터닝하는 단계를 더 포함할 수 있다.
대안적으로, 기판은 비-금속성 및 비-도전성 기판일 수 있다. 비-금속성 기판들의 비 제한적인 예들은 유리 및 플라스틱 기판들이다.
비-금속성 기판들이 사용되는 경우, CDL로 지칭될 수 있는 전류 분배 층으로서 사용되는 비교적 두꺼운 도전성 층이 우선적으로 기판 위에 증착되거나 또는 대안적으로 최상부 전극 위에 증착될 것이다. 이런 CDL은 50㎚ 내지 5㎛ 범위의 일반적인 두께를 가지고, 바람직하게는 150㎚ 내지 500㎚의 두께를 가진다. CDL은 바람직하게는 최상부 전극보다 더 두껍다.
CDL을 갖는 비-금속성 기판상의 OOED의 제조 방법은 금속 기판에 대해 사용된 방법과 동일하다.
비-제한적인 기판들에 대하여, 상기된 바와 같은 패터닝된 차단 층은 CDL위에 증착된다.
바람직하게, 비-금속성 기판들에 대하여, 기판을 제공하는 단계는 기판 위에 두꺼운 금속 층(TML)을 제조하고, 두꺼운 금속 층위에 패터닝된 절연 층을 제조하는 단계들을 더 포함한다.
최하부 층 ― 기판 및 OSL(SML, 절연 층) 사이의 모든 층들 ― 의 모든 필요한 패터닝은 OSL의 증착 이전에 수행될 수 있음이 지적된다.
일반적인 OOED 제조 툴에서 레이저 상호접속 프로세스를 구현하는데 기술적인 문제가 존재한다. OOED에서, 층들의 대부분은 고도로 제어된 분위기(atmosphere)에서 프로세싱될 필요가 있다. 레이저를 사용하는 중간 단계의 추가는 기존의 툴들에 대한 복잡하고 비싼 변형들을 요구할 수 있다. 본 발명에서, 이미 캡슐화된 OOED에서 상호접속부를 제조하는 것이 가능하다. 캡슐화부는 투과성 윈도우를 제공한다. 동일한 윈도우가 레이저 상호접속부를 위해 바람직하게 사용된다.
본 발명의 진보된 모드에서, 상호접속 단계는 유기 발광 다이오드를 캡슐화하는 다음 단계보다 후행한다. 전기적 상호접속을 수행하는 레이저는 캡슐화부를 통해 조사되는 것이 바람직하다.
몇몇의 경우들에서, 컬러 필터들, UV 필터들, 또는 다른 층들(필름들)은 캡슐화부 위에 제조된다. 이들 층들의 증착은 전기적 상호접속 이후에 수행되는 것이 바람직하다. 캡슐화부는 유리 커버 또는 박막 필름 캡슐화부일 수 있다. 캡슐화부가 레이저 광을 흡수하지 않는 것이 필요하다(흡수<2%). 고도로 투과성 캡슐화(사용되는 레이저의 파장에 대하여 98% 초과의 투과율을 가짐)가 바람직하다.
본 발명의 진보된 모드에서, 몇몇 전기적 상호접속부들이 큰 영역 OLED들의 균질성(homogeneity)을 증가시키거나 큰 영역 태양 전지들의 직렬 저항을 감소시키기 위해 최상부 전극을 금속 기판(또는 CDL)에 전기적으로 접속시키기 위해 수행된다. 접속들은 최하부 전극이 존재하지 않는 정의된 영역들(RB)에서 수행되며, 따라서, 최하부 전극을 정의하는 층들이 패터닝되어야만 한다. 접속들은 5㎜ 내지 100㎜의 서로 사이의 최소 측면 거리를 가지며, 바람직하게는 10 내지 45㎜의 최소 측면 거리를 가진다. 더 긴 거리들은 요구되는 발광의 균질성을 제공하지 않는다. 더 짧은 거리들은 몇 ㎛에서 몇백 ㎛의 직경을 가지는 레이저 스폿으로 인해서가 아니라, 일반적으로 정렬 문제들을 회피하기 위해 전기적 상호접속부보다 훨씬 더 큰(레이저 스폿보다 적어도 3배인 직경), 최하부 전극의 필수적인 패터닝으로 인하여 전체 영역을 손상시킬 것이다.
구조화된 SML 상에 상호접속부들을 생성하기 위한 바람직한 방법은 구조화되지 않은 SML을 증착시키고, 레이저 제거로써 SML을 패터닝하는 것이다. 또한, 전기적 상호접속부들을 만드는 단계는 광 정렬 방법의 사용을 포함할 수 있다: 낮은 강도 레이저(층들을 변형하지 않음, 전력 < 50 mW의)는 상호접속부를 생성하기 위해서 레이저를 사용하기 전에, 레이저 위치를 결정 및 조절하기 위해서 레이저 스캐너로의 피드백을 갖는 광 검출에 사용된다. 광 정렬 방법에서, 상호접속부는 보다 작게 만들어질 수 있는데, 그 이유는 SML의 절연 영역이 매우 작을 수 있기 때문이다.
모든 패터닝이 레이저 제거에 의해 이루어진다는 것이 본 발명의 특별한 이점이다.
본 발명의 대안적인 실시예에서, 유리 기판이 사용되며, SML 전에 유리 기판 상에 절연층을 증착시키는 단계는 존재하지 않는다. 또한, CDL의 증착도 존재하지 않는다. 이러한 모드에서, SML은 몇몇 영역들에 증착되고, 여기서 적어도 2개는 서로 전기적으로 단락되지 않는다. 최하부 전극을 형성하기 위해서 제 1 영역이 사용되고, 또는 최하부 전극을 형성하기 위해서 제 1 영역을 적어도 부분적으로 오버랩함으로써 추가적인 도전성 층이 증착될 수 있다. 제 1 영역에 전기적으로 접속되지 않는 SML의 제 2 영역은 전기적 상호접속부를 통해 최상부 전극으로 전기적 접속을 제공한다.
바람직하게, SML은 유리 기판 상에 직접 증착된다. 바람직하게, SML은 평행한 스트라이프(stripe)들로서 증착되고, 이러한 스트라이프들은 반드시 사각형 형상일 필요는 없다.
선택적으로, 최하부 전극에 전기적으로 접속되거나 최하부 전극을 형성하는 스트라이프들은 전기적으로 병렬로 접속되도록 형성된다. SML의 제 2 영역 및 최상부 전극을 형성하는 층의 전기적 상호접속부는 본 발명의 레이저 상호접속 방법에 의해 제공된다.
다른 실시예에서, 직렬 접속은 레이저 상호접속으로 이루어진다. 여기서, SML의 제 1 영역은 제 1 개별 디바이스 상의 최하부 전극에 접속되거나 최하부 전극을 형성하고, 추가적으로 제 1 영역은 전기적 상호접속부를 통해 제 2 개별 디바이스의 최상부 전극에 접속된다. 최상부 전극은 예를 들어, 레이저 제거 또는 쉐도우 마스크 증착으로써 패터닝되어야 한다. 우선적으로 3개 이상의 개별 디바이스들(예를 들어, 유기 발광 다이오드 또는 유기 태양 전지)은 이러한 방법을 사용함으로써 직렬로 전기적으로 접속된다.
다른 진보된 실시예에서, 상기 방법은 직렬로 전기적으로 접속된 큰 영역 OOED들의 제조를 위한 용이한 경로를 제공한다. 쉐도우 마스크들을 사용하는 증착 디바이스의 보다 긴 동작이 매우 자주 정비될 필요가 있음이 발견되었는데, 그 이유는 쉐도우 마스크가 증발된 물질을 매우 많이 축적하기 때문이다. 따라서, 최상부 전극의 마스크리스 증착(maskless deposition)이 바람직하다.
상기 방법은 OSL 위에 투과성 도전성 층(TCL)을 증착시키는 단계를 포함하며, 여기서 상기 증착은 본질적으로 마스크리스이고, 다음의 단계들 (i) 개별 디바이스들을 형성하기 위해서 이러한 방식으로 서로 전기적으로 분리되는 영역들 바람직하게는 스트라이프들을 형성하기 위해서 금속층들을 부분적으로 제거하는 단계, 및 (ii) 개별 디바이스들 사이의 직렬 접속을 형성함으로써 상호접속부를 만드는 단계를 더 포함한다. 단계들 (i) 및 (ii)는 캡슐화 전에 이루어질 수 있지만, 바람직하게는 캡슐화 이후에 행해진다.
본 발명의 다른 모드에서, OSL은 TCL 위에 증착되고, SML은 OSL 위에 증착된다. 이러한 실시예에서, 기판은 투과성이다.
큰 영역 OOED의 경우, 디바이스의 영역은 우선적으로 약 25㎠보다 더 크고, 우선적으로 약 100㎠보다 더 크다. 각각의 개별 디바이스는 우선적으로 약 1㎠보다 더 크다(OOED는 하나 이상의 개별 디바이스들을 포함함). 바람직하게, 큰 영역 유기 발광 디바이스는 넌-픽셀형(non-pixelated) 디바이스(픽셀은 화소임)이다.
다음으로, 유기 광-전자 디바이스를 형성하기 위한 방법의 추가 측면들이 기술된다.
전기적 상호접속 단계는 최상부 전극, 유기층(OSL) 및 최하부 전극의 증착 (동안이 아닌) 이후에 항상 수행된다.
일 실시예에서, 제공되는 방법은 증착 쉐도우 마스크를 사용하지 않고 유기층들의 증착을 허용하는데, 그들이 비-도전성(절연성) 분리기에서 '단절(break)' (또는 인터럽트)되기 때문이다. 이와 동일하게 최상부 전극에 대하여 말할 수 있다. 최상부 전극이 캐소드인 경우, 캐소드는 또한 비-도전성 분리기에서 인터럽트된다. 전기적 상호접속부들은 직렬 접속들의 인접한 개별 디바이스들의 캐소드와 애노드 사이에 전기 접속부를 제공한다. 애노드 및 캐소드가 교환된다면 동일한 프로세스 및 설계는 자연히 유사하게 작용한다(반전된 OLED 또는 반전된 태양 전지).
직렬 접속부는 쉐도우 마스크(shadow mask)를 사용하지 않고 만들어질 수 있다. 또한 유기층들, 최상부 전극, 및 선택적 캡슐화부의 증착 단계들 사이에 레이저 제거가 필요하지 않다. 최하부 전극 및 분리기(separator)는 예를 들어, 진공 또는 비활성 분위기를 요구하지 않고 리소그래피 또는 다른 프로세스에 의하여 만들어질 수 있다.
바람직한 실시예에서, 개별 디바이스들은 최하부 도전성 층과의 직접 접촉시 임의의 다른 도전성 층으로부터 자유롭다. 그러나, 도전성 층들은 전체 디바이스의 경계선들상에 제공될 수 있으며, 도전성 층들은 외부 전기 접속부를 제공한다.
개별 디바이스들이 직렬로 접속되는 모든 어레인지먼트(큰 영역 디바이스들의 적어도 일부)에 대하여, 최상부-전극-최하부-전극 접속부로서 또한 지칭될 수 있는 직렬 전기 상호접속부는 하나의 개별 디바이스의 최상부 전극과 인접한 개별 디바이스의 최하부 전극 사이에 제공되는 전기 접속부이다. 전기 상호접속부는 전기적 직렬 접속부를 제공한다. 전기 상호접속부는 상기 설명된 바와 같은 레이저 프로세싱에 의하여 형성된다.
바람직한 실시예에서, 레이저 프로세싱에 의하여 직렬로 전기 상호접속부를 생성하는 단계는 기판을 관통해 레이저 광을 조사하는 단계를 포함한다. 부가적으로 또는 대안적으로, 레이저 광은 최상부로부터 방사될 수 있다.
다른 실시예에 따라, 방법은 최상부 전극상에 캡슐화부를 제공하는 단계를 더 포함한다.
또 다른 실시예에서, 다수의 개별 디바이스들의 직렬 접속부를 제공하는 단계는 캡슐화부를 제공하는 단계 이후에 수행된다. 레이저 광은 기판을 통하여 또는 캡슐화부를 통하여 조사될 수 있다. 전기 상호접속부는 레이저 프로세싱에 의하여 만들어지며, 레이저 프로세싱의 단계들에서 진공 또는 비활성 분위기가 요구되지 않는다.
바람직한 실시예에 따라, 다수의 개별 디바이스들이 적어도 활성 영역에 물질들을 마스크리스 증착하는 단계를 포함하는 마스크리스 증착 프로세스에 의하여 기판상에 생성된다. 그러나, 간단한 프레임과 같은 마스킹은 개별 디바이스의 외부 주변부에 의하여 제공되는 디바이스의 활성 영역 외부에 물질 증착을 방지하는데 사용될 수 있다. 활성 영역 외부의 영역에 접속 영역이 제공될 수 있다.
다른 바람직한 실시예에서, 최하부 전극은 투과성 최하부 전극으로서 제공된다. 투과성 전극은 예를 들어, 얇은 금속층들(5 내지 30 nm 범위의, 예를 들어, Ag, Au, Al, Cu)에 의하여, 또는 축퇴(degenerated) 무기물 반도체들, 대개 IZO(인듐-아연-산화물)의 ITO(인듐-주석-산화물) 같은 산화물들에 의하여 실현될 수 있다. ITO 또는 IZO가 아래에 놓인 유기층들의 온도 제한들로 인하여 열적으로 어닐링될 수 없기 때문에, ITO 또는 IZO 최상부 전극의 저항은 일반적으로 100 오옴/스퀘어(ohm/square) 초과이다.
바람직한 실시예에서, 최상부 전극이 투과성 최상부 전극으로서 제공된다. 다시, 투과성 전극은 얇은 금속층들(5 내지 30 nm 범위의, 예를 들어, Ag, Au, Al, Cu)에 의하여, 또는 축퇴 무기물 반도체들, 일반적으로 IZO(인듐-아연-산화물)의 ITO(인듐-주석-산화물)형의 산화물들에 의하여 실현될 수 있다. ITO 또는 IZO가 아래에 놓인 유기층들의 온도 제한들로 인하여 열적으로 어닐링될 수 없기 때문에, ITO 또는 IZO 최상부 전극의 저항은 일반적으로 100 오옴/스퀘어 초과이다.
추가적 실시예에 따라, 분리기는 테이퍼링(tapered)된 분리기로서 제공된다. 일 실시예에서, 테이퍼링된 분리기는 버섯 형태로 제공된다.
또 다른 추가적 실시예에서, 분리기에는 다수의 서브-분리기들, 예를 들어, 가깝게 위치되는 필수적으로 2개의 병렬 분리기들인 이중 분리기들이 제공된다. 대안적으로, 분리기는 단일 피스 분리기로서 제공될 수 있다.
바람직한 실시예에 따라, 직렬 전기 상호접속부는 최하부 전극의 전극 에지에 인접하게 제공되며, 여기서 분리기는 전극 에지로부터 멀리 향하는 직렬 전기 상호접속부의 측면상에서 직렬 전기 상호접속부에 인접하게 제공된다. 바람직한 실시예에서, 직렬의 전기적 상호접속부와 최하부 전극의 전극 에지(edge) 간의 거리는 에미팅(emitting) 영역의 한 측방 치수의 약 1/10 보다 작으며, 바람직하게는 약 1mm보다 작고, 보다 바람직하게는 약 300㎛ 보다 작다.
직렬 접속된 개발 디바이스들의 방향에서가 아닌 측방 방향에서의 이격이 수직의 단일 비-도전성 분리기(separator) 접근방식에 의해, 예를들어 버섯 형태로 수행될 수 있다. 그러는 동안, 직렬로 접속된 개발 디바이스들이 직렬 접속된 개별 디바이스들의 다음 직렬들에 병렬로 전기적으로 접속될 수 있다.
개별 디바이스의 통상적인 크기는 0.5cm x 0.5cm 내지 3cm x 3cm의 범위에 있다. 예를들어 1cm x 1cm이고 N=10의 개별 디바이스 크기를 가지면서, 약 10 x 10㎠ 크기의 큰 영역 유기 발광 디바이스가 구현될 수 있다. 이것은 캐소드의 접속기의 다음 애노드까지의 길이(접속 방향에 수직이며 기판에 평행함)가 약 0.5 내지 3cm 길이인 것을 의미한다.
개별 디바이스들의 유기 층들의 통상의 층 두께는 약 50 내지 약 1000㎚이며, 바람직하게는 약 100㎚ 내지 약 300㎚이며, ITO 최하부 전극의 층 두께는 약 10 내지 약 500㎚의 범위이며, 바람직하게는 약 20㎚ 내지 약 200㎚에 있다. 비-도전성 분리기 높이(각각의 두께)는 층 스택(최하부 전극의 최상부 상에 증착된 모든 층들의 두께의 합)의 두께보다 커야만 하며, 약 500㎚ 내지 약 5㎛의 범위에 있다.
분리기는 유기층 및 최상부 도전성 층과 같이 최상부 상에 증착되는 층들의 패터닝을 제공하는 비-도전성 표면 토포그래피(topography)를 갖는다. 분리기는 바람직하게는 사각 형상, 반전된 이등변 사다리꼴 형상, 또는 버섯 형상의 인시추(in-situ) 새도우 마스크(shadow mask)를 형성한다. 기판에서 떨어져 있는 분리기의 단부가 기판에 더 근접한 단부보다 더 큰 것이 바람직하다. 분리기는 바람직하게는 양 또는 음 포토레지스트에 의해 형성되거나, 또는 2층의 양/음 포토레지스트를 사용하여 형성된다. 분리기는 바람직하게는 포리소그래피에 의해 만들어진다. 분리기의 증착을 위한 대안적인 방법들, 예를들어 스크린 프린팅이 사용될 수 있다.
분리기의 높이(기판 방향에 대하여 수직임)는 유기층의 두께와 최상부 도전성 층의 두께의 합보다 크며, 바람직하게는 5배, 보다 바람직하게는 10배 더 크다.
이하에서는 본 명세서 및/또는 청구범위에서 사용되는 용어들에 대해 보다 상세히 설명하고자 한다.
금속 기판: 금속 기판은 우선적으로 스테인레스 강이거나 알루미늄 판이다. 금속 기판은 작은 거칠기를 가져야 하며, 바람직하게는 RMS 거칠기가 절연 층의 두께의 절반 미만이다. 스테인레스 강이 전기적 연마된 적어도 하나의 표면을 갖는 것이 또한 바람직하다.
OOED가 금속 기판 위에 제조되는 경우에, 전기적 절연 층이 요구된다. 절연층은 단락 회로를 생성하지 않고 도전성 층을 지원하기 위해 요구되며, 도전성 층은 최하부 또는 최상부 전극을 형성하거, 상기 최하부 또는 최상부 전극에 접속된다. 도전성 층은 적어도 하나이며, 또한 복수 개일 수도 있다.
패터닝(patterned) 또는 구조화(structured): 하나의 층이 가장 작은 기판 측방 치수보다 훨씬 작은 기능적 기하 피쳐(feature)들을 포함하는 경우에 이 층이 패터닝되거나 구조화되었다고 고려된다. 또한 하나의 층이 수개의 분리된 영역들을 포함하는 경우에 이 층이 또한 패터닝되거나 구조화되었다고 고려되며, 비제한적인 예는 서로 직접 접촉하지는 않으나 동일 층에 의해 형성된 2개의 평행 스트라이프들이다.
최상부 전극: 최상부 전극은 투과성 도전성 전극이다. 최상부 전극은 기판으로부터 더 떨어져 있는 전극이며; OSL 및 캡슐화부 사이에 존재한다.
반사(reflective): OSL에 의해 방사되는 광에 대응되는 파장 영역에서의 반사율은 85% 보다 크며, 바람직하게는 95% 보다 크다.
투과(transparent): OSL에 의해 방사되는 광에 대응되는 파장 영역에서의 투과율(transmittance)은 70% 보다 크며, 바람직하게는 90% 보다 크다.
마스크리스(또는 본질적으로 마스크리스): 본 방법에서 증착 영역은 층의 제한 외부 경계(limiting external border)들만을 한정하는 쉐도우 마스크에 의해 한정되고, 쉐도우 마스크는 볼록형 또는 오목형, 바람직하게 볼록형, 보다 바람직하게는 사각형의 폐쇄형 원뿔 단면 또는 다른 폐쇄형 곡선 형상일 수 있는 하나의 폐쇄형 기하학적 형상에 의해 한정되는 개구(관통 홀)를 갖는다. 비제한적 예는 하나의 사각형 개구를 갖는 사각형 프레임으로서, 하나의 사각형 개구는 절연될 필요가 있는 경계들을 제외하고 전체 기판에 걸쳐서 증착 영역을 한정하며, 추가적인 구조물이 존재하지 않는다.
전류 분배층: 이는 최상부 전극으로의 전기적 접속을 제공하는 층이지만, 전극 자체를 형성하지 않는다. 전류 분배층은 또한 피드 접촉부로도 지칭될 수 있다.
개별적인 디바이스는 유기 발광 다이오드(OLED) 또는 단일 태양 전지와 같은 단일 다이오드와 같은 개별 컴포넌트인 디바이스를 지칭하고, 상기 태양 전지는 또한 다이오드이다. 직렬 접속을 갖는 실시예들에서, 용어 유기 광-전자(opto-electronic) 디바이스(OOED)는 개별 디바이스들의 어레인지먼트를 지칭한다.
상호접속부 또는 전기적 상호접속부는 동의어들로서 사용된다. 직렬 상호접속부 또는 직렬 전기적 상호접속부는 일종의 전기적 상호접속부이다.
절연층: 절연층은 적어도 하나의 전기적 절연층이다. 선택적으로, 하나 이상의 절연층이 사용될 수 있다. 비 제한적 예들로는 폴리이미드, PVC, 폴리우레탄, PMMA, 알루미늄 산화물이 있다. 이중 절연층의 비 제한적 예는 폴리이미드/알루미늄 산화물이다. 절연층의 두께는 전형적으로 200 nm 내지 100 ㎛이고, 바람직하게는 200 nm 내지 10 ㎛이며, 보다 바람직하게는 500 nm 내지 7 ㎛이다. 절연층은 또한 금속 기판의 거칠기를 평탄하게(smooth out) 하기 위한 평탄화 층으로서 사용될 수도 있다. 금속 기판들에서, 평탄화 층은 1 ㎛보다 더 두꺼운 것이 바람직하다.
구조화된 금속층: 이는 전극들 중 하나를 형성하는 층이다; 전기적 접속을 위한 영역을 제공하기 위해 전극의 영역을 넘어서 연장할 수 있다. 금속 기판들에서, SML은 최하부 전극이다. 투과성 기판들에서, SML은 최상부 전극 또는 최하부 전극일 수 있다.
유기 반도체 층(OSL): 발광층 또는 흡수층과 같은 적어도 하나의 광학적으로 활성층을 포함하는, 유기 반도체 층, 또는 유기 반도체 층들의 스택이다. 이는 적어도 하나의 유기 반도체 층을 포함하는 층이다. 유기 발광 디바이스의 OSL은 적어도 하나의 발광층을 포함한다. 전형적으로 OSL은 몇개의 유기층들의 스택이며, 예를 들어 EP 1 336 208 B1의 OLED 설명 및 문단 [0005]("prinzipielle Aufbau"), [0023]("Vorteilhafte Ausfuehrung"), 및 [0037]("bevorzugtes Ausfuehrungsbeispiel")의 예들을 참조하고; 또한 US 2009/0,045,728, 특히 문단 [0078]-[0085]("A light emitting device comprises m electroluminescent units") 및 그 예들 1 내지 7을 참조한다. OSL은 또한 폴리머릭 또는 하이브리드일 수 있으며, 비 제한적 예들은 US 2005/0,110,009 A1에 제시되어 있고, 특히 문단들 [0004-0009]("organic light-emitting diodes in the form of PLEDs"), 및 [0017-0025]("p-i-n heterostructure")에 제시되어 있다. 최상부 발광 OLED들의 예들은 US 7,274,141, 특히 칼럼 4의 바람직한 실시예에 제시되어 있으며, 여기서 차단층들은 선택사항으로서, 그 실시예는 또한 비-반전된(non-inverted) 타입(애노드보다 기판에 더 가까운 캐소드)일 수 있다. 이러한 인용 문서들은 유기층들의 스택을 기술하며, 스택은 여기에 제시된 전극들에 적용될 수 있다. 유기 태양 전지의 OSL은 광을 흡수하는 적어도 하나의 물질을 포함하는 층 또는 유기층들의 스택이며, 상기 광은 광전류에 기여한다. 전형적으로, 유기 태양 전지의 OSL은 도너-억셉터 헤테로접합부를 포함한다. 헤테로접합부는 벌크(bulk)-헤테로접합부(블렌드(혼합)), 또는 평면(면으로도 지칭됨) 헤테로접합부일 수 있고, 부가적인 층들이 또한 제공될 수도 있다(Hong 외, J. Appl. Phys., 2009. 106: p. 064511). 유기 태양 전지들의 예시적인 스택들은 US2007090371A1에 제시되어 있다.
투과성 도전성 층: 투과성 전극을 형성하는 층이다; 전기적 접속을 위한 영역을 제공하기 위해 전극의 영역을 넘어서 연장할 수 있다. 금속 기판들에서, TCL은 최상부 전극이다. 투과성 기판들에서, TCL은 최상부 전극 또는 최하부 전극일 수 있다.
이하에서, 본 발명은 상이한 실시예들을 참조로 예로서 추가적으로 상세히 설명될 것이다.
본 발명에 따라, 청구항 제 1항에 따른 유기 광-전자 디바이스에서 전기 상호접속부를 형성하기 위한 방법, 청구항 제 11항에 따른 유기 광-전자 디바이스를 형성하기 위한 방법 및 청구항 19항에 따른 유기 발광 디바이스가 제공된다. 본 발명의 유리한 실시예들은 종속항에 개시된다.
본 명세서에 사용되는 바와 같이, 유기 광-전자 디바이스는 적어도 하나의 디바이스 또는 개별 디바이스들의 직렬 또는 병렬 어레인지먼트를 포함하는 디바이스이고, 상기 각각의 개별 디바이스는 광 신호들 및 전기 신호들 사이에서 트랜스덕터(transductor)로서 동작한다. 바람직한 유기 광-전자 디바이스들은 개별 디바이스들로서 유기 발광 다이오드들을 포함하는 유기 발광 디바이스들이거나 또는 개별 디바이스들로서 유기 태양 전지들을 포함하는 유기 광전지 디바이스들이다.
본 발명은 유기 반도체 층을 통해, 특히 폐쇄 OSL을 통하여 전기적 상호접속부를 생성하기 위한 방법을 제공함으로써 종래 기술의 문제점들을 극복한다. 유기 반도체 층은 단일 유기 층 또는 유기 서브-층들의 스택(stack)으로서 제공될 수 있다. 유기 반도체 층을 통한 이러한 전기 상호접속부를 형성하기 위한 방법은 상이한 종류의 유기 전기 다바이스들에서 이용될 수 있다. 복잡한 마스크 또는 포토리소그래픽(photolithographic) 패터닝은 요구되지 않는다. 프로세스 간략화가 있고, 그리고 발광 디바이스의 경우에, 상기 방사된 광의 균일도가 개선된다. 유기 광전지 디바이스 상에서, 직렬 저항 및 전체의 전환 효율이 개선된다. 레이저 광에 의하여, 일종의 비아는 유기 층의 반대 측들 상의 금속화된 영역들을 전기적으로 접속시키는 유기 층을 통하여 제공된다. 층들의 이런 어레인지먼트는 유기 광전지 디바이스들뿐만 아니라 유기 발광 디바이스들에 제공될 수 있다.
전기 상호접속부는 레이저 프로세싱, 즉 상호접속부가 형성될 접속 영역으로의 광의 조사에 의해 형성된다. 레이저 프로세싱에 의해 생성되는 물질 개질(motification)은 예를 들어, 융해된 물질, 재응고 물질 또는 다른 것들일 수 있다. 상호접속부는 레이저의 높은 에너지 밀도에 의해 형성되는 자신의 전형적인 형상에 의해 인식될 수 있다.
레이저를 이용하여 상호접속부를 형성하는 것은 레이저가 층들을 제거시키지 않는 것을 요구하며; 그러므로 레이저 전력이 제거를 위해 사용되는 전력보다 낮은 것이 바람직하다. 상기 레이저의 전력이 800 내지 10㎛의 파장을 갖는 적외선 레이저에 대하여 200mW 내지 15W이고, 보다 바람직하게 200mW 내지 8W이며; 300 내지 800nm의 범위의 더 짧은 파장을 갖는 레이저에 대하여, 상기 전력이 200mW 내지 3W, 더 바람직하게는 200mW 내지 1W의 전력이며, 보다 더 바람직하게는 200 내지 500mW인 것이 바람직하다.
레이저 방사는 300 내지 500nm, 특히 300 내지 450nm의 범위일 수 있다; 이런 범위에서, 금속층의 흡수는 더 강해지며, 가열을 촉진하는것이 용이해진다. 임의의 레이저가 사용될 수 있으며 선호되는 레이저들은 3중 또는 4중 Nd 레이저들, 엑시머(excimer) 레이저들, 또는 반도체 레이저들이다.
이러한 단파장 레이저들에 대한 비제한적 예시들로 InGaN 청자색 레이저, 3중 Nd:YAG, XeF 엑시머 층이 있다.
전기적인 상호접속부에 사용되는 레이저는 또한 500 내지 1500㎛의 파장을 가질 수 있다. 예시 레이저들은 전형적으로 1020-1050nm의 범위인 자신의 주파장내에서 동작하는 Nd 레이저들이지만, 다른 대역들뿐만 아니라 2중 주파수가 사용될 수도 있다. 이러한 레이저들의 예시들은 1064nm 또는 532nm에서의 Nd:YAG; 914, 1064 또는 1342nm에서의 Nd:YVO4; 1047 또는 1053nm에서의 Nd:YLF 이다. 가스 및 엑시머 레이저들뿐만 아니라 반도체 또는 섬유 레이저들이 사용될 수 있다. 레이저는 또한 투과성 산화물 층의 흡수를 매칭할 수 있으며(이것이 전극으로 사용되는 경우); 또한 OSL의 흡수 파장을 매칭할 수 있다.
우선적으로, 펄스화 레이저들은 단위 샷(shot) 당 레이저 전력을 더 쉽게 제어하도록 사용되며, 샷은 최상부 및 최하부전극들 사이의 전기적인 상호접속부를 형성한다.
다이오드-펌핑된 Nd:YAG(1064 nm), ns Q-스위칭 레이저에 대해, 우수한 결과들은 10μJ보다 높거나 같은 에너지를 가진 펄스들을 사용하여 얻어진다. 10μJ에서 약 1000 샷들은 우수한 접촉부를 인도한다.
ps 다이오드-펌핑된 Nd:YAG(1064nm), 파켓 셀(Pockels cell)에 의한 Q-스위칭 레이저에서, 가장 우수한 결과들은 300mW 초과의 전력에서 얻어졌다. 테스트된 반복 레이트(rate)들은 10 kHz 내지 640 kHz 사이였다.
OLED에서 사용되는 층들의 수 및 물질들은 애플리케이션에 따라 변화될 수 있기 때문에, 레이저의 캘리브레이션(calibration) 단계는 생산시 레이저의 사용 전에 제공될 수 있다.
다른 바람직한 실시예에서, 유기층은 최상부-전극에 인접한 레독스(redox) 도핑된 층으로 제공된다.
최상부 및 최하부 전극들 사이의 층(들)에 무기 터널링 층(들)이 없는 것은 더 바람직하다. 이러한 터널링 층들이 비 폐쇄층들이면 상기 터널링 층들이 제공될 수 있는 예외적인 경우들에서, 이들 비-폐쇄(non-closed) 층들은 5nm보다 작은 전형적인 두께를 가지지만, 상기 비-폐쇄 층들이 완전히 회피(avoid)되는 것이 바람직하다. 무기 터널링 층들의 예시들로 LiF, NaCs와 같은 무기염 층들이 있으며, 다른 예시들로는 SiO2, 질화 규소, 등등과 같은 무기 절연체들이 있다. 이러한 층들은 높은 저항성으로 인해 디바이스들의 동작 전압을 증가시킨다. 또한, 이러한 층들을 제작하는 프로세스는, 유기층들에 과도한 에너지를 부과하여 물질의 열화(degration)를 초래한다. 이러한 층들은 또한 레이저에 의한 전기적 상호접속부를 위해 불필요하다.
바람직한 실시예에서, 최상부 및 최하부 전극들 사이의 층(들)이 무기 접촉 층(들)이 없다. 이러한 무기 접촉 층의 예는 중간 접속기 또는 중간 전극으로 사용되는 ITO의 층이다.
35nm보다 두꺼운 각각의 단일층, 별개의 층, 유기층이 Tg < 300℃, 바람직하게는 200℃보다 낮은 온도를 갖는 물질 또는 물질 조성물로 만들어지는 것이 더 바람직하다.
모든 실시예들에서 사용되는 OSL은 임의의 알려진 방법에 의해 증착될 수 있다. 바람직하게, OSL은 진공 열적 증착(VTE)에 의해 증착된다. 다른 바람직한 방법은 OVPD(유기 기상 증착(organic vapor phase deposition))이다. 유기물 반도체들을 용액으로부터 캐스팅(casting)하기 위한 방법들이 또한 사용될 수 있다. 이러한 방법들의 예들은 드롭 캐스팅(drop casting), 블레이드 코팅(blade coating), 스탬프 코팅(stamp coating), 스핀 코팅(spin coating), 슬롯 다이 코팅(slot die coating), 및 스프레이 코팅이다. 선택적으로, 잉크젯에 의한 비-패터닝된 증착 또한 사용될 수 있다.
바람직한 실시예에서, 기판은 다음 물질들의 그룹으로부터 선택된 물질로 만들어진다: 금속, 유리 및 플라스틱. 상기 방법은 금속 기판상에 제조된 OOED 상에 적용될 수 있다. 예를 들어, 금속 기판상 OLED들은 금속 기판이 투과되지 않기 때문에 정의에 의해 최상부-방사이다. OOED가 금속 기판 위에 제조되는 경우, 전기적 절연 층(또한 여기에서 절연 층이라 지칭됨)은 요구된다. 절연 층은 단락 회로를 생성하지 않고 도전성 층 층을 지지하기 위하여 요구되는 반면, 도전성 층은 최하부 전극을 형성하거나 최하부 또는 최상부 전극에 접속된다. 도전성 층은 적어도 하나이다; 또한 다수일 수 있다. 금속 기판이 OOED에 전기적으로 접속되는 경우, 절연 층은 패터닝되어야 한다. 이런 패터닝 단계는 임의의 알려진 방법에 의해 이루어질 수 있다.
추가 실시예에 따라, 도전성 구조를 제조하는 단계는 기판 위에 금속 층을 제조하는 단계, 및 도전성 층 위에 패터닝된 절연 층을 제조하는 단계를 포함한다.
추가 실시예에서, 상기 방법은 기판 위에 패터닝된 절연 층을 제조하는 단계를 더 포함한다.
바람직한 실시예에 따라, 패터닝된 절연 층을 제조하는 단계는 기판 위에 절연 층을 제조하는 단계, 및 절연 층을 패터닝하는 단계를 포함한다.
다른 바람직한 실시예에서, 절연 층의 패터닝 단계는 레이저 제거(ablation)에 의해 절연 층을 패터닝하는 단계를 포함한다.
바람직한 실시예에서, 도전성 구조를 제조하는 단계는 기판 위에 도전성 층을 증착하는 단계, 및 도전성 층을 패터닝하는 단계를 포함한다.
추가 실시예에 따라, 도전성 층을 패터닝하는 단계는 레이저 제거에 의해 도전성 층을 패터닝하는 단계를 포함한다.
추가 실시예에서, 도전성 구조를 제조하는 단계는 기판 위에 포토레지스트 물질의 층을 증착하는 단계, 포토레지스트 층 위에 도전성 층을 증착하는 단계, 및 포토레지스트 물질을 부분적으로 제거함으로써 도전성 층을 패터닝하는 단계를 포함한다.
바람직한 실시예에 따라, 도전성 구조를 제조하는 단계는 금속 기판에 의해 영역 B를 제공하는 단계를 포함한다.
추가 바람직한 실시예에서, 상기 방법은 유기 발광 다이오드를 캡슐화하는 단계, 및 유기 발광 다이오드를 캡슐화하는 단계 이전 또는 이후에 레이저 광의 조사에 의해 최상부 전극 및 피드(feed) 접촉부 사이에 전기적 단락부를 형성하는 단계를 더 포함한다. 상기 전기적 단락부를 형성하는 경우, 레이저 광은 이전에 제조된 캡슐화부를 통해 조사된다. 대안적인 절차에서, 레이저 광은 캡슐화부를 증착하기 전에 조사된다.
다음 바람직한 실시예들은 추가로 상세히 기술된다.
금속 기판에 대해, 기판을 제공하는 단계가 기판 위에 패터닝된 절연 층을 제조하는 단계를 더 포함하는 것이 바람직하다. 대안적으로 기판을 제공하는 단계는 (ⅰ) 기판 위에 비 패터닝된 절연 층을 제조하는 단계, 및 (ⅱ) 결정된 영역을 제거함으로써 절연 층을 패터닝하는 단계를 더 포함한다. 여기서 단계 (ⅱ)는 아래 놓인 포토레지스트들을 예를 들어 리프트-오프(lift-off) 함으로써 만들어질 수 있거나, 레이저 제거에 의해 제거될 수 있다. 바람직한 실시예에서, 절연 층은 포토레지스트이고, 단계 (ⅱ)는 포토레지스트를 현상하는 단계 및 결정된 영역들을 제거하는 단계를 포함한다.
금속 기판들의 비-제한적 예들은 스테인레스 스틸, 오스테나이트 스테인레스 강(austenitic stainless steel), 마텐자이트 스테인레스 강(martensitic stainless steel), 알루미늄 합금, 6063 알루미늄 합금, 앨라노드 엘티디(Alanod Ltd. (영국)에 의해 생산된 알루미늄 판, 아셀러 미탈(Arcelor Mittal)로부터의 강판들이다.
일반적으로 피드 접촉부 또는 피드 층이라 지칭될 수 있는 전류 공급 층은 전기 접속부를 추후 최상부 전극에 제공하기 위하여 절연 층 위에 필수적으로 증착된다. 명백히 전류 공급 층들의 수는 1개로 제한되지 않는다. 게다가, 부가적인 전류 공급 층(들)은 절연 층 위에 및/또는 금속 기판에 대한 전기 및 기계적 접촉부 위에 그리고 그 내부에 증착될 수 있다. 이런 부가적인 전류 공급 층(들)은 최하부 전극을 형성함으로써 OSL에 전기적 접속부를 제공한다. 이 실시예에서, 추가적인 층은 최하부 전극의 반사도를 개선하기 위하여 요구된다. 이는 특히 기판의 거칠기에 의해 유발되는 단락들을 회피하기 위해 절연층 위에 증착되면, 추가적인 평탄화 효과를 또한 가질 수 있다.
제조를 단순화하기 위해, 최하부 전극을 형성하는 도전성 층 및 최상부 전극에 접속된 도전성 층은 동일한 증착 단계에 의해 병렬로 형성된다. 최상부 전극에 접속된 도전성 층들은 최상부 전극에 대한 피드 접촉부들을 형성한다. 층은, 적층 동안 또는 이후에 패터닝된다. 이 패터닝된 층은 SML로서 지칭될 수 있다. SML의 비-제한적인 예들은: Cu, Ag 또는 Al 과 같은 금속 층들이다.
SML을 제조하기 위한 몇몇 대안들이 존재한다. SML을 제조하는 단계는 기판위에 금속 층을 증착하는 단계, 및 SML을 형성하기 위해 금속 층을 패터닝하는 단계를 더 포함할 수 있다.
대안적으로, 기판은 비-금속성 및 비-도전성 기판일 수 있다. 비-금속성 기판들의 비 제한적인 예들은 유리 및 플라스틱 기판들이다.
비-금속성 기판들이 사용되는 경우, CDL로 지칭될 수 있는 전류 분배 층으로서 사용되는 비교적 두꺼운 도전성 층이 우선적으로 기판 위에 증착되거나 또는 대안적으로 최상부 전극 위에 증착될 것이다. 이런 CDL은 50㎚ 내지 5㎛ 범위의 일반적인 두께를 가지고, 바람직하게는 150㎚ 내지 500㎚의 두께를 가진다. CDL은 바람직하게는 최상부 전극보다 더 두껍다.
CDL을 갖는 비-금속성 기판상의 OOED의 제조 방법은 금속 기판에 대해 사용된 방법과 동일하다.
비-제한적인 기판들에 대하여, 상기된 바와 같은 패터닝된 차단 층은 CDL위에 증착된다.
바람직하게, 비-금속성 기판들에 대하여, 기판을 제공하는 단계는 기판 위에 두꺼운 금속 층(TML)을 제조하고, 두꺼운 금속 층위에 패터닝된 절연 층을 제조하는 단계들을 더 포함한다.
최하부 층 ― 기판 및 OSL(SML, 절연 층) 사이의 모든 층들 ― 의 모든 필요한 패터닝은 OSL의 증착 이전에 수행될 수 있음이 지적된다.
일반적인 OOED 제조 툴에서 레이저 상호접속 프로세스를 구현하는데 기술적인 문제가 존재한다. OOED에서, 층들의 대부분은 고도로 제어된 분위기(atmosphere)에서 프로세싱될 필요가 있다. 레이저를 사용하는 중간 단계의 추가는 기존의 툴들에 대한 복잡하고 비싼 변형들을 요구할 수 있다. 본 발명에서, 이미 캡슐화된 OOED에서 상호접속부를 제조하는 것이 가능하다. 캡슐화부는 투과성 윈도우를 제공한다. 동일한 윈도우가 레이저 상호접속부를 위해 바람직하게 사용된다.
본 발명의 진보된 모드에서, 상호접속 단계는 유기 발광 다이오드를 캡슐화하는 다음 단계보다 후행한다. 전기적 상호접속을 수행하는 레이저는 캡슐화부를 통해 조사되는 것이 바람직하다.
몇몇의 경우들에서, 컬러 필터들, UV 필터들, 또는 다른 층들(필름들)은 캡슐화부 위에 제조된다. 이들 층들의 증착은 전기적 상호접속 이후에 수행되는 것이 바람직하다. 캡슐화부는 유리 커버 또는 박막 필름 캡슐화부일 수 있다. 캡슐화부가 레이저 광을 흡수하지 않는 것이 필요하다(흡수<2%). 고도로 투과성 캡슐화(사용되는 레이저의 파장에 대하여 98% 초과의 투과율을 가짐)가 바람직하다.
본 발명의 진보된 모드에서, 몇몇 전기적 상호접속부들이 큰 영역 OLED들의 균질성(homogeneity)을 증가시키거나 큰 영역 태양 전지들의 직렬 저항을 감소시키기 위해 최상부 전극을 금속 기판(또는 CDL)에 전기적으로 접속시키기 위해 수행된다. 접속들은 최하부 전극이 존재하지 않는 정의된 영역들(RB)에서 수행되며, 따라서, 최하부 전극을 정의하는 층들이 패터닝되어야만 한다. 접속들은 5㎜ 내지 100㎜의 서로 사이의 최소 측면 거리를 가지며, 바람직하게는 10 내지 45㎜의 최소 측면 거리를 가진다. 더 긴 거리들은 요구되는 발광의 균질성을 제공하지 않는다. 더 짧은 거리들은 몇 ㎛에서 몇백 ㎛의 직경을 가지는 레이저 스폿으로 인해서가 아니라, 일반적으로 정렬 문제들을 회피하기 위해 전기적 상호접속부보다 훨씬 더 큰(레이저 스폿보다 적어도 3배인 직경), 최하부 전극의 필수적인 패터닝으로 인하여 전체 영역을 손상시킬 것이다.
구조화된 SML 상에 상호접속부들을 생성하기 위한 바람직한 방법은 구조화되지 않은 SML을 증착시키고, 레이저 제거로써 SML을 패터닝하는 것이다. 또한, 전기적 상호접속부들을 만드는 단계는 광 정렬 방법의 사용을 포함할 수 있다: 낮은 강도 레이저(층들을 변형하지 않음, 전력 < 50 mW의)는 상호접속부를 생성하기 위해서 레이저를 사용하기 전에, 레이저 위치를 결정 및 조절하기 위해서 레이저 스캐너로의 피드백을 갖는 광 검출에 사용된다. 광 정렬 방법에서, 상호접속부는 보다 작게 만들어질 수 있는데, 그 이유는 SML의 절연 영역이 매우 작을 수 있기 때문이다.
모든 패터닝이 레이저 제거에 의해 이루어진다는 것이 본 발명의 특별한 이점이다.
본 발명의 대안적인 실시예에서, 유리 기판이 사용되며, SML 전에 유리 기판 상에 절연층을 증착시키는 단계는 존재하지 않는다. 또한, CDL의 증착도 존재하지 않는다. 이러한 모드에서, SML은 몇몇 영역들에 증착되고, 여기서 적어도 2개는 서로 전기적으로 단락되지 않는다. 최하부 전극을 형성하기 위해서 제 1 영역이 사용되고, 또는 최하부 전극을 형성하기 위해서 제 1 영역을 적어도 부분적으로 오버랩함으로써 추가적인 도전성 층이 증착될 수 있다. 제 1 영역에 전기적으로 접속되지 않는 SML의 제 2 영역은 전기적 상호접속부를 통해 최상부 전극으로 전기적 접속을 제공한다.
바람직하게, SML은 유리 기판 상에 직접 증착된다. 바람직하게, SML은 평행한 스트라이프(stripe)들로서 증착되고, 이러한 스트라이프들은 반드시 사각형 형상일 필요는 없다.
선택적으로, 최하부 전극에 전기적으로 접속되거나 최하부 전극을 형성하는 스트라이프들은 전기적으로 병렬로 접속되도록 형성된다. SML의 제 2 영역 및 최상부 전극을 형성하는 층의 전기적 상호접속부는 본 발명의 레이저 상호접속 방법에 의해 제공된다.
다른 실시예에서, 직렬 접속은 레이저 상호접속으로 이루어진다. 여기서, SML의 제 1 영역은 제 1 개별 디바이스 상의 최하부 전극에 접속되거나 최하부 전극을 형성하고, 추가적으로 제 1 영역은 전기적 상호접속부를 통해 제 2 개별 디바이스의 최상부 전극에 접속된다. 최상부 전극은 예를 들어, 레이저 제거 또는 쉐도우 마스크 증착으로써 패터닝되어야 한다. 우선적으로 3개 이상의 개별 디바이스들(예를 들어, 유기 발광 다이오드 또는 유기 태양 전지)은 이러한 방법을 사용함으로써 직렬로 전기적으로 접속된다.
다른 진보된 실시예에서, 상기 방법은 직렬로 전기적으로 접속된 큰 영역 OOED들의 제조를 위한 용이한 경로를 제공한다. 쉐도우 마스크들을 사용하는 증착 디바이스의 보다 긴 동작이 매우 자주 정비될 필요가 있음이 발견되었는데, 그 이유는 쉐도우 마스크가 증발된 물질을 매우 많이 축적하기 때문이다. 따라서, 최상부 전극의 마스크리스 증착(maskless deposition)이 바람직하다.
상기 방법은 OSL 위에 투과성 도전성 층(TCL)을 증착시키는 단계를 포함하며, 여기서 상기 증착은 본질적으로 마스크리스이고, 다음의 단계들 (i) 개별 디바이스들을 형성하기 위해서 이러한 방식으로 서로 전기적으로 분리되는 영역들 바람직하게는 스트라이프들을 형성하기 위해서 금속층들을 부분적으로 제거하는 단계, 및 (ii) 개별 디바이스들 사이의 직렬 접속을 형성함으로써 상호접속부를 만드는 단계를 더 포함한다. 단계들 (i) 및 (ii)는 캡슐화 전에 이루어질 수 있지만, 바람직하게는 캡슐화 이후에 행해진다.
본 발명의 다른 모드에서, OSL은 TCL 위에 증착되고, SML은 OSL 위에 증착된다. 이러한 실시예에서, 기판은 투과성이다.
큰 영역 OOED의 경우, 디바이스의 영역은 우선적으로 약 25㎠보다 더 크고, 우선적으로 약 100㎠보다 더 크다. 각각의 개별 디바이스는 우선적으로 약 1㎠보다 더 크다(OOED는 하나 이상의 개별 디바이스들을 포함함). 바람직하게, 큰 영역 유기 발광 디바이스는 넌-픽셀형(non-pixelated) 디바이스(픽셀은 화소임)이다.
다음으로, 유기 광-전자 디바이스를 형성하기 위한 방법의 추가 측면들이 기술된다.
전기적 상호접속 단계는 최상부 전극, 유기층(OSL) 및 최하부 전극의 증착 (동안이 아닌) 이후에 항상 수행된다.
일 실시예에서, 제공되는 방법은 증착 쉐도우 마스크를 사용하지 않고 유기층들의 증착을 허용하는데, 그들이 비-도전성(절연성) 분리기에서 '단절(break)' (또는 인터럽트)되기 때문이다. 이와 동일하게 최상부 전극에 대하여 말할 수 있다. 최상부 전극이 캐소드인 경우, 캐소드는 또한 비-도전성 분리기에서 인터럽트된다. 전기적 상호접속부들은 직렬 접속들의 인접한 개별 디바이스들의 캐소드와 애노드 사이에 전기 접속부를 제공한다. 애노드 및 캐소드가 교환된다면 동일한 프로세스 및 설계는 자연히 유사하게 작용한다(반전된 OLED 또는 반전된 태양 전지).
직렬 접속부는 쉐도우 마스크(shadow mask)를 사용하지 않고 만들어질 수 있다. 또한 유기층들, 최상부 전극, 및 선택적 캡슐화부의 증착 단계들 사이에 레이저 제거가 필요하지 않다. 최하부 전극 및 분리기(separator)는 예를 들어, 진공 또는 비활성 분위기를 요구하지 않고 리소그래피 또는 다른 프로세스에 의하여 만들어질 수 있다.
바람직한 실시예에서, 개별 디바이스들은 최하부 도전성 층과의 직접 접촉시 임의의 다른 도전성 층으로부터 자유롭다. 그러나, 도전성 층들은 전체 디바이스의 경계선들상에 제공될 수 있으며, 도전성 층들은 외부 전기 접속부를 제공한다.
개별 디바이스들이 직렬로 접속되는 모든 어레인지먼트(큰 영역 디바이스들의 적어도 일부)에 대하여, 최상부-전극-최하부-전극 접속부로서 또한 지칭될 수 있는 직렬 전기 상호접속부는 하나의 개별 디바이스의 최상부 전극과 인접한 개별 디바이스의 최하부 전극 사이에 제공되는 전기 접속부이다. 전기 상호접속부는 전기적 직렬 접속부를 제공한다. 전기 상호접속부는 상기 설명된 바와 같은 레이저 프로세싱에 의하여 형성된다.
바람직한 실시예에서, 레이저 프로세싱에 의하여 직렬로 전기 상호접속부를 생성하는 단계는 기판을 관통해 레이저 광을 조사하는 단계를 포함한다. 부가적으로 또는 대안적으로, 레이저 광은 최상부로부터 방사될 수 있다.
다른 실시예에 따라, 방법은 최상부 전극상에 캡슐화부를 제공하는 단계를 더 포함한다.
또 다른 실시예에서, 다수의 개별 디바이스들의 직렬 접속부를 제공하는 단계는 캡슐화부를 제공하는 단계 이후에 수행된다. 레이저 광은 기판을 통하여 또는 캡슐화부를 통하여 조사될 수 있다. 전기 상호접속부는 레이저 프로세싱에 의하여 만들어지며, 레이저 프로세싱의 단계들에서 진공 또는 비활성 분위기가 요구되지 않는다.
바람직한 실시예에 따라, 다수의 개별 디바이스들이 적어도 활성 영역에 물질들을 마스크리스 증착하는 단계를 포함하는 마스크리스 증착 프로세스에 의하여 기판상에 생성된다. 그러나, 간단한 프레임과 같은 마스킹은 개별 디바이스의 외부 주변부에 의하여 제공되는 디바이스의 활성 영역 외부에 물질 증착을 방지하는데 사용될 수 있다. 활성 영역 외부의 영역에 접속 영역이 제공될 수 있다.
다른 바람직한 실시예에서, 최하부 전극은 투과성 최하부 전극으로서 제공된다. 투과성 전극은 예를 들어, 얇은 금속층들(5 내지 30 nm 범위의, 예를 들어, Ag, Au, Al, Cu)에 의하여, 또는 축퇴(degenerated) 무기물 반도체들, 대개 IZO(인듐-아연-산화물)의 ITO(인듐-주석-산화물) 같은 산화물들에 의하여 실현될 수 있다. ITO 또는 IZO가 아래에 놓인 유기층들의 온도 제한들로 인하여 열적으로 어닐링될 수 없기 때문에, ITO 또는 IZO 최상부 전극의 저항은 일반적으로 100 오옴/스퀘어(ohm/square) 초과이다.
바람직한 실시예에서, 최상부 전극이 투과성 최상부 전극으로서 제공된다. 다시, 투과성 전극은 얇은 금속층들(5 내지 30 nm 범위의, 예를 들어, Ag, Au, Al, Cu)에 의하여, 또는 축퇴 무기물 반도체들, 일반적으로 IZO(인듐-아연-산화물)의 ITO(인듐-주석-산화물)형의 산화물들에 의하여 실현될 수 있다. ITO 또는 IZO가 아래에 놓인 유기층들의 온도 제한들로 인하여 열적으로 어닐링될 수 없기 때문에, ITO 또는 IZO 최상부 전극의 저항은 일반적으로 100 오옴/스퀘어 초과이다.
추가적 실시예에 따라, 분리기는 테이퍼링(tapered)된 분리기로서 제공된다. 일 실시예에서, 테이퍼링된 분리기는 버섯 형태로 제공된다.
또 다른 추가적 실시예에서, 분리기에는 다수의 서브-분리기들, 예를 들어, 가깝게 위치되는 필수적으로 2개의 병렬 분리기들인 이중 분리기들이 제공된다. 대안적으로, 분리기는 단일 피스 분리기로서 제공될 수 있다.
바람직한 실시예에 따라, 직렬 전기 상호접속부는 최하부 전극의 전극 에지에 인접하게 제공되며, 여기서 분리기는 전극 에지로부터 멀리 향하는 직렬 전기 상호접속부의 측면상에서 직렬 전기 상호접속부에 인접하게 제공된다. 바람직한 실시예에서, 직렬의 전기적 상호접속부와 최하부 전극의 전극 에지(edge) 간의 거리는 에미팅(emitting) 영역의 한 측방 치수의 약 1/10 보다 작으며, 바람직하게는 약 1mm보다 작고, 보다 바람직하게는 약 300㎛ 보다 작다.
직렬 접속된 개발 디바이스들의 방향에서가 아닌 측방 방향에서의 이격이 수직의 단일 비-도전성 분리기(separator) 접근방식에 의해, 예를들어 버섯 형태로 수행될 수 있다. 그러는 동안, 직렬로 접속된 개발 디바이스들이 직렬 접속된 개별 디바이스들의 다음 직렬들에 병렬로 전기적으로 접속될 수 있다.
개별 디바이스의 통상적인 크기는 0.5cm x 0.5cm 내지 3cm x 3cm의 범위에 있다. 예를들어 1cm x 1cm이고 N=10의 개별 디바이스 크기를 가지면서, 약 10 x 10㎠ 크기의 큰 영역 유기 발광 디바이스가 구현될 수 있다. 이것은 캐소드의 접속기의 다음 애노드까지의 길이(접속 방향에 수직이며 기판에 평행함)가 약 0.5 내지 3cm 길이인 것을 의미한다.
개별 디바이스들의 유기 층들의 통상의 층 두께는 약 50 내지 약 1000㎚이며, 바람직하게는 약 100㎚ 내지 약 300㎚이며, ITO 최하부 전극의 층 두께는 약 10 내지 약 500㎚의 범위이며, 바람직하게는 약 20㎚ 내지 약 200㎚에 있다. 비-도전성 분리기 높이(각각의 두께)는 층 스택(최하부 전극의 최상부 상에 증착된 모든 층들의 두께의 합)의 두께보다 커야만 하며, 약 500㎚ 내지 약 5㎛의 범위에 있다.
분리기는 유기층 및 최상부 도전성 층과 같이 최상부 상에 증착되는 층들의 패터닝을 제공하는 비-도전성 표면 토포그래피(topography)를 갖는다. 분리기는 바람직하게는 사각 형상, 반전된 이등변 사다리꼴 형상, 또는 버섯 형상의 인시추(in-situ) 새도우 마스크(shadow mask)를 형성한다. 기판에서 떨어져 있는 분리기의 단부가 기판에 더 근접한 단부보다 더 큰 것이 바람직하다. 분리기는 바람직하게는 양 또는 음 포토레지스트에 의해 형성되거나, 또는 2층의 양/음 포토레지스트를 사용하여 형성된다. 분리기는 바람직하게는 포리소그래피에 의해 만들어진다. 분리기의 증착을 위한 대안적인 방법들, 예를들어 스크린 프린팅이 사용될 수 있다.
분리기의 높이(기판 방향에 대하여 수직임)는 유기층의 두께와 최상부 도전성 층의 두께의 합보다 크며, 바람직하게는 5배, 보다 바람직하게는 10배 더 크다.
이하에서는 본 명세서 및/또는 청구범위에서 사용되는 용어들에 대해 보다 상세히 설명하고자 한다.
금속 기판: 금속 기판은 우선적으로 스테인레스 강이거나 알루미늄 판이다. 금속 기판은 작은 거칠기를 가져야 하며, 바람직하게는 RMS 거칠기가 절연 층의 두께의 절반 미만이다. 스테인레스 강이 전기적 연마된 적어도 하나의 표면을 갖는 것이 또한 바람직하다.
OOED가 금속 기판 위에 제조되는 경우에, 전기적 절연 층이 요구된다. 절연층은 단락 회로를 생성하지 않고 도전성 층을 지원하기 위해 요구되며, 도전성 층은 최하부 또는 최상부 전극을 형성하거, 상기 최하부 또는 최상부 전극에 접속된다. 도전성 층은 적어도 하나이며, 또한 복수 개일 수도 있다.
패터닝(patterned) 또는 구조화(structured): 하나의 층이 가장 작은 기판 측방 치수보다 훨씬 작은 기능적 기하 피쳐(feature)들을 포함하는 경우에 이 층이 패터닝되거나 구조화되었다고 고려된다. 또한 하나의 층이 수개의 분리된 영역들을 포함하는 경우에 이 층이 또한 패터닝되거나 구조화되었다고 고려되며, 비제한적인 예는 서로 직접 접촉하지는 않으나 동일 층에 의해 형성된 2개의 평행 스트라이프들이다.
최상부 전극: 최상부 전극은 투과성 도전성 전극이다. 최상부 전극은 기판으로부터 더 떨어져 있는 전극이며; OSL 및 캡슐화부 사이에 존재한다.
반사(reflective): OSL에 의해 방사되는 광에 대응되는 파장 영역에서의 반사율은 85% 보다 크며, 바람직하게는 95% 보다 크다.
투과(transparent): OSL에 의해 방사되는 광에 대응되는 파장 영역에서의 투과율(transmittance)은 70% 보다 크며, 바람직하게는 90% 보다 크다.
마스크리스(또는 본질적으로 마스크리스): 본 방법에서 증착 영역은 층의 제한 외부 경계(limiting external border)들만을 한정하는 쉐도우 마스크에 의해 한정되고, 쉐도우 마스크는 볼록형 또는 오목형, 바람직하게 볼록형, 보다 바람직하게는 사각형의 폐쇄형 원뿔 단면 또는 다른 폐쇄형 곡선 형상일 수 있는 하나의 폐쇄형 기하학적 형상에 의해 한정되는 개구(관통 홀)를 갖는다. 비제한적 예는 하나의 사각형 개구를 갖는 사각형 프레임으로서, 하나의 사각형 개구는 절연될 필요가 있는 경계들을 제외하고 전체 기판에 걸쳐서 증착 영역을 한정하며, 추가적인 구조물이 존재하지 않는다.
전류 분배층: 이는 최상부 전극으로의 전기적 접속을 제공하는 층이지만, 전극 자체를 형성하지 않는다. 전류 분배층은 또한 피드 접촉부로도 지칭될 수 있다.
개별적인 디바이스는 유기 발광 다이오드(OLED) 또는 단일 태양 전지와 같은 단일 다이오드와 같은 개별 컴포넌트인 디바이스를 지칭하고, 상기 태양 전지는 또한 다이오드이다. 직렬 접속을 갖는 실시예들에서, 용어 유기 광-전자(opto-electronic) 디바이스(OOED)는 개별 디바이스들의 어레인지먼트를 지칭한다.
상호접속부 또는 전기적 상호접속부는 동의어들로서 사용된다. 직렬 상호접속부 또는 직렬 전기적 상호접속부는 일종의 전기적 상호접속부이다.
절연층: 절연층은 적어도 하나의 전기적 절연층이다. 선택적으로, 하나 이상의 절연층이 사용될 수 있다. 비 제한적 예들로는 폴리이미드, PVC, 폴리우레탄, PMMA, 알루미늄 산화물이 있다. 이중 절연층의 비 제한적 예는 폴리이미드/알루미늄 산화물이다. 절연층의 두께는 전형적으로 200 nm 내지 100 ㎛이고, 바람직하게는 200 nm 내지 10 ㎛이며, 보다 바람직하게는 500 nm 내지 7 ㎛이다. 절연층은 또한 금속 기판의 거칠기를 평탄하게(smooth out) 하기 위한 평탄화 층으로서 사용될 수도 있다. 금속 기판들에서, 평탄화 층은 1 ㎛보다 더 두꺼운 것이 바람직하다.
구조화된 금속층: 이는 전극들 중 하나를 형성하는 층이다; 전기적 접속을 위한 영역을 제공하기 위해 전극의 영역을 넘어서 연장할 수 있다. 금속 기판들에서, SML은 최하부 전극이다. 투과성 기판들에서, SML은 최상부 전극 또는 최하부 전극일 수 있다.
유기 반도체 층(OSL): 발광층 또는 흡수층과 같은 적어도 하나의 광학적으로 활성층을 포함하는, 유기 반도체 층, 또는 유기 반도체 층들의 스택이다. 이는 적어도 하나의 유기 반도체 층을 포함하는 층이다. 유기 발광 디바이스의 OSL은 적어도 하나의 발광층을 포함한다. 전형적으로 OSL은 몇개의 유기층들의 스택이며, 예를 들어 EP 1 336 208 B1의 OLED 설명 및 문단 [0005]("prinzipielle Aufbau"), [0023]("Vorteilhafte Ausfuehrung"), 및 [0037]("bevorzugtes Ausfuehrungsbeispiel")의 예들을 참조하고; 또한 US 2009/0,045,728, 특히 문단 [0078]-[0085]("A light emitting device comprises m electroluminescent units") 및 그 예들 1 내지 7을 참조한다. OSL은 또한 폴리머릭 또는 하이브리드일 수 있으며, 비 제한적 예들은 US 2005/0,110,009 A1에 제시되어 있고, 특히 문단들 [0004-0009]("organic light-emitting diodes in the form of PLEDs"), 및 [0017-0025]("p-i-n heterostructure")에 제시되어 있다. 최상부 발광 OLED들의 예들은 US 7,274,141, 특히 칼럼 4의 바람직한 실시예에 제시되어 있으며, 여기서 차단층들은 선택사항으로서, 그 실시예는 또한 비-반전된(non-inverted) 타입(애노드보다 기판에 더 가까운 캐소드)일 수 있다. 이러한 인용 문서들은 유기층들의 스택을 기술하며, 스택은 여기에 제시된 전극들에 적용될 수 있다. 유기 태양 전지의 OSL은 광을 흡수하는 적어도 하나의 물질을 포함하는 층 또는 유기층들의 스택이며, 상기 광은 광전류에 기여한다. 전형적으로, 유기 태양 전지의 OSL은 도너-억셉터 헤테로접합부를 포함한다. 헤테로접합부는 벌크(bulk)-헤테로접합부(블렌드(혼합)), 또는 평면(면으로도 지칭됨) 헤테로접합부일 수 있고, 부가적인 층들이 또한 제공될 수도 있다(Hong 외, J. Appl. Phys., 2009. 106: p. 064511). 유기 태양 전지들의 예시적인 스택들은 US2007090371A1에 제시되어 있다.
투과성 도전성 층: 투과성 전극을 형성하는 층이다; 전기적 접속을 위한 영역을 제공하기 위해 전극의 영역을 넘어서 연장할 수 있다. 금속 기판들에서, TCL은 최상부 전극이다. 투과성 기판들에서, TCL은 최상부 전극 또는 최하부 전극일 수 있다.
이하에서, 본 발명은 상이한 실시예들을 참조로 예로서 추가적으로 상세히 설명될 것이다.
도 1은 금속 기판 위의 디바이스에 대한 상호접속부를 제공하기 위한 방법이다.
도 2는 금속 기판 또는 비-도전성 기판/금속층 위의 디바이스로의 상호접속부를 제공하는 방법을 도시한 도면으로, 여기서 최상부 전극은 상호접속부를 통해 비-도전성 기판 상의 금속 층 또는 금속 기판에 전기적으로 접속된다.
도 3은 비-도전성 기판 위의 디바이스에 상호접속부를 제공하는 방법의 도면이다.
도 4는 상호접속부들이 라인으로 형성되고, 개별 디바이스들이 병렬 스트라이프들로 구성되는 디바이스의 상면도이다.
도 5는 금속 기판 위의 절연층 및 CDL의 가능한 구성의 상면도이다.
도 6은 레이저 패터닝 및 레이저 상호접속을 이용하여, 마스크 또는 포토리소그래픽 패턴 없이 만들어진 큰 영역의 높은 균질성 개별 디바이스의 상면도이다.
도 7a는 종래 기술에 따라 다수의 직렬 접속된 개별 디바이스들을 포함하는 최하부 방사 OOED의 도면이다.
도 7b는 최하부 방사 디바이스이다.
도 8은 최상부 방사 디바이스의 도면이다.
도 9는 투과성 디바이스이다.
도 10은 본 발명에 따른 직렬 접속된 개별 디바이스들의 어레이의 상면도이다.
도 11은 넓은 영역 OOED에 대한 대안적인 접속 패턴을 도시한 도면이다.
도 12는 절연 분리기에 대한 바람직한 모드의 상세도이다.
도 13은 전기적 상호접속부에 대한 실시예를 도시한 도면이다.
도 2는 금속 기판 또는 비-도전성 기판/금속층 위의 디바이스로의 상호접속부를 제공하는 방법을 도시한 도면으로, 여기서 최상부 전극은 상호접속부를 통해 비-도전성 기판 상의 금속 층 또는 금속 기판에 전기적으로 접속된다.
도 3은 비-도전성 기판 위의 디바이스에 상호접속부를 제공하는 방법의 도면이다.
도 4는 상호접속부들이 라인으로 형성되고, 개별 디바이스들이 병렬 스트라이프들로 구성되는 디바이스의 상면도이다.
도 5는 금속 기판 위의 절연층 및 CDL의 가능한 구성의 상면도이다.
도 6은 레이저 패터닝 및 레이저 상호접속을 이용하여, 마스크 또는 포토리소그래픽 패턴 없이 만들어진 큰 영역의 높은 균질성 개별 디바이스의 상면도이다.
도 7a는 종래 기술에 따라 다수의 직렬 접속된 개별 디바이스들을 포함하는 최하부 방사 OOED의 도면이다.
도 7b는 최하부 방사 디바이스이다.
도 8은 최상부 방사 디바이스의 도면이다.
도 9는 투과성 디바이스이다.
도 10은 본 발명에 따른 직렬 접속된 개별 디바이스들의 어레이의 상면도이다.
도 11은 넓은 영역 OOED에 대한 대안적인 접속 패턴을 도시한 도면이다.
도 12는 절연 분리기에 대한 바람직한 모드의 상세도이다.
도 13은 전기적 상호접속부에 대한 실시예를 도시한 도면이다.
도 1은 레이저 상호접속을 이용하여 OOED를 생성하기 위한 방법의 중요 단계를 도시한다. 기판이 제공된다.
기판은 단계(1.a)에서 절연층으로 코팅된다. 바람직하게, 증착이 반응성 CVD, 스핀 코팅, 스퍼터링, VTE(기상 열 증착), 분사, 잉크젯, 또는 블레이드 코팅으로 행해진다. 이러한 단계 이후, SML이 단계(1.b)에서 증착되고, 원하는 영역들 상에만 층을 증착함으로써, 또는 전체 영역 상에 층을 증착함으로써 그리고 후속하는 패터닝(1.c)에 의해 원하는 구조가 얻어질 수 있다. 이러한 방법들의 비제한적인 예들은 VTE에 의한 쉐도우 마스크 증착, 스퍼터링에 의한 새도우 마스크 증착, 후속하는 레이저 패터닝을 이용한 증착, 아래에 놓인 패터닝된 층의 후속하는 리프트-오프를 이용한 증착이다. SML의 패턴은 적어도 두 개의 전기적으로 분리된 영역들이 형성되도록 한다. 도 1에서, 3개의 영역들이 좌측에서 우측으로 볼 수 있는데: 영역 A (RA)는 최하부 전극을 부분적으로 형성할 것이며, 영역 B(RB)는 최상부 전극에 대해 전기적 접속부를 형성할 것이며, 추가 영역 A는 추가의 OOED의 최하부 전극을 부분적으로 형성할 것이다.
도1의 단계(1.d)에서, OSL은 통상적인 기술들에 의해 증착된다. OSL은, 저분자 물질들, 저분자층들, 폴리머층들, 또는 저분자 및 폴리머 층들을 포함한다. TCL은 단계(1.e)에서, OSL 위에 증착된다. TCL의 증착은 VTE 또는 스퍼터링에 의해 우선적으로 수행되고, 본질적으로 마스크가 없다.
SML과 TCL 사이의 적어도 하나의 전기적 상호접속부는, 최상부 전극을 영역(RB)에 전기적으로 상호접속하는 단계(1.f)에서 레이저에 의해 형성된다.
도 2는 레이저 상호접속부들을 이용하여 OOED를 생성하는 방법의 단계들을 도시한다. 이러한 대안적인 실시예는 기판의 전기적인 도전 특성들을 이용한다. 대안적으로 금속 층으로 코팅된 비-도전성 기판일 수 있는 금속 기판이 제공된다. 금속 기판들의 예는 전술되었다. 코팅된 비-도전성 기판들의 비제한적인 예들은 알루미늄으로 코팅된 유리, 구리로 코팅된 유리, 구리로 코팅된 PET(Polyethylene terephthalate), 은으로 코팅된 폴리이미드이다.
단계(2.a)는 기판 위의 절연층 증착이다. 증착은 패터닝된 방식일 수 있으며, 선택적으로, 증착은 패터닝되지 않으며, 층은 나중에 패터닝된다. 바람직한 모드는 또한 포토레지스트이고 포토리소그래피에 의해 패터닝될 수 있는 절연층이다. 다른 바람직한 모드는 절연층이 레이저 제거에 의해 패터닝되는 것이다.
SML은 단계(2.b)에서 증착되며, 또한, SML은 서로 전기적으로 분리된 영역들(RA) 및 (RB) 내에 한정될 필요가 있다. SML의 패턴은 증착 동안 한정되거나, 추가의 단계(2.c)에 의해 패터닝될 수 있다. 영역들(RA) 및 (RB)의 기능들은 도 1에서 앞서 설명된 바와 동일하다.
대안적으로, 절연층 및 SML은 패턴 없이 증착되고, 두 층들은 한 단계에서 패터닝되며, 이 경우, 적어도 하나의 영역(RB)(도2의 중간 SML 영역(단계 2.d))이 또한 제거된다. 두 층들을 패터닝하기 위한 바람직한 모드는 절연층이 또한 포토레지스트인 경우 리프트 오프에 의한 것이다. 다른 바람직한 모드는 두 층들이 레이저 제거에 의해 패터닝되는 것이다.
단계 2.e는 도 1의 단계 1.d에 대응한다. 단계 2.f는 도 1의 단계 1.e에 대응한다.
단계 2g는 상호접속 단계이고, 여기서 전기적 상호접속부가 TCL 및 (RB) 사이에서 만들어지거나 또는 영역(RB)이 제거되면, 그 다음에 TCL의 상호접속부가 비-도전성-기판상에 제공되는 도전성 층 또는 금속 기판에 직접 만들어진다.
도 3은 비-도전성 기판상에 OOED를 제조하는 방법을 도시한다. 비-도전성 기판이 제공된다(예를 들어, 유리, 플라스틱 등). SML은 도 1 및 2에 설명된 바와 같이 단계 3.a에서 비-도전성 기판 위에 증착된다. 패터닝 단계(3.b)는 SML이 구조화된 방법으로 증착되지 않는 경우 선택적으로 후속될 수 있다.
도 3의 SML은 도 1에 설명된 바와 같이 적어도 2개의 영역들을 가진다. 단계 3.c는 도 1의 단계 1.d에 대응한다. 단계 3.d는 도 1의 단계 1.e에 대응한다. 단계 3.e는 도 1의 단계 1.f에 대응한다.
OOED는 영역들 A(RA) 및 영역들 B(RB) 사이에 전압을 인가하는 전원에 의해 전원이 공급되는 광방사 디바이스일 수 있다. OOED가 유기 광전지 디바이스이면, 상기 디바이스의 외부 전기 접촉부들은 영역들 A 및 영역들 B에 접속한다.
도 4는 병렬 스트라이프들로 형성된 OOED의 상면도이다. 도 4는 병렬로 더 넓은 영역들 및 더 좁은 영역들(각각 영역들 A 및 B를 제공)로 구조화된 SML(43)을 포함하는 기판(40)을 도시하고, 여기서 더 넓은 영역들은 절연층(41) 위에 형성된다. 패터닝되지 않은 OSL(42)은 SML(43) 위에 증착되고, OSL(42) 위에 TCL(44)이 증착된다. 더 좁은 SML 영역들(43)은 전기적 상호접속들(45)을 통해 TCL(44)에 전류를 공급하는 영역들(RB)이다. 영역들(RB)은 기판이 금속 기판이거나 또는 기판이 금속 층으로 코팅되는 경우 필요가 없고, 이 경우 상호접속부들(45)은 TCL(44) 및 기판(40) 사이에 직접 만들어질 수 있다.
기판(50) 위의 절연층(51) 및 SML(52)에 대한 예시적인 대안적인 패턴이 도 5에 도시된다. 여기서, 기판(50)은 금속 기판이거나 또는 금속층으로 코팅된 기판이다. SML(52)은 오직 절연층(51) 위에 제공된다. OSL 및 TCL은 최상부에 증착된다(도시되지 않음). 이 실시예에서, TCL의 상호접속부는 절연층(51)을 포함하지 않는 영역들 상에 만들어진다.
도 6은 기판(60)이 제공되는 다른 실시예를 도시하고, 기판(60)은 금속 기판이거나 또는 금속층으로 코팅된 기판이다. 기판(60)은 절연층(61)으로 코팅되고; 절연층(61)은 포인트들의 외부 원(64)에 의해 정의되는 홀들의 매트릭스를 형성함으로써 패터닝된다. SML은 도면을 단순하게 하기 위해 도시되지 않지만, OSL(62) 아래에 형성되고, 또한 절연층(62)과 동일한 위치에서 홀(또한 포인트들의 외부 원(64)에 의해 정의됨)들을 이용하여 패터닝된다. TCL은 점선에 의해 정의되는 직사각 영역 상에 증착된다. 상호접속부들이 레이저에 의해 이루어지고 검정(전체) 원들(64)에 의해 정의된다.
도 6에서, OOED가 유기 발광 디바이스이면, OLED는 SML의 확장부 및 기판에 대한 전기 접속부를 통해 유기 광전지 디바이스의 경우 전원 또는 다른 외부 회로에, 또는 기판이 비-도전성인 경우 기판상 도전성 층에 전기적으로 접속될 수 있다.
모든 실시예들에서, 상호접속 단계 전에 캡슐화가 이루어지는 것이 바람직하다.
이어, 상이한 실시예들이 기술된다. 다르게 특정되지 않으면, 아래의 증착 기술들이 실시예들에 사용된다;
- SML이 패터닝을 위한 쉐도우 마스크를 사용하여 VTE에 의해 증착된다.
- OSL이 VTE에 의해 증착된다.
- TCL이 VTE에 의해 증착되지만, 또한 스퍼터링 또는 다른 방법에 의해 행해질 수 있다.
- 비-캡슐화된 디바이스들의 상호접속 단계는 비활성 분위기하에서 행해진다.
패터닝된 비-도전성 층:
실시예들은 종종 아래와 같이 형성된 패터닝된 비-도전성 층을 사용한다: A 2.3 μm 두께의 감광성(photodefineable) 폴리이미드층(HD 마이크로시스템들로부터의 HD-8820)이 3500 rpm에서 스핀 코팅함으로써 기판상에 증착된다. 폴리이미드층은 3분 동안 120℃에서 가열된다; 패턴은 50초 동안 광패턴에 노출시킴으로써 정의되고, 120초 동안 현상되고 30분 동안 180℃에서 가열된다.
예 1) 전기 상호접속부들을 포함하는 유기 발광 디바이스
100 mm × 100 mm 유리 기판이 제공되었다. 90 mm × 78 mm 금속 층(SML)이 상기 유기 기판 위에 증착되었다. 병렬 스트라이프들을 형성하는 상기 금속 층이 패터닝되고; 넓은 스트라이프들(RA - 영역 A)은 90 mm × 20 mm의 치수들을 갖고 좁은 스트라이프들(RB - 영역 B)은 90 mm × 3 mm의 치수들을 갖으며; 상기 스트라이프들 사이에는 항상 1mm의 간격이 존재한다. 상기 스트라이프들은 다음의 구성으로 형성된다: (RB) - 3 × ((RA) - (RB)) ("-"는 가로 층 분리를 표시함). 이러한 구성은 도 4의 SML과 유사하다.
이하의 층들을 포함하는 비-패터닝된 80 mm × 78 mm OSL은 다음와 같이 상기 SML 위에 증착되었고; F4TCNQ로 도핑되는 50 nm 두께의 NPD; 10 nm 두께의 비-도핑된 NPD 층; 형광 이미터로 도핑되는 20 nm 청색 이미터 호스트 층; 10 nm BPhen; Cs로 도핑되는 60 nm BPhen. 그리고 20 nm Ag가 TCL로서 증착되었다.
상기 OSL, (RA), 및 상기 TCL 사이의 오버랩은 최하부 전극을 형성한다. (RB)는 최상부 전극에 대한 피드 접촉부이다.
상기 전기 상호접속부는 상기 영역들(RB)에 레이저 펄스들을 인가으로써 형성되었고; 상기 레이저는 최상부측으로부터 인가되었다(다른 말로, 기판을 통하지 않고). 이 예에서 사용되는 상기 레이저는 1064 nm에서 동작하는 DPSS Nd;YAG 레이저였다. 상호접속하는 포인트들은 1 포인트/250μm의 선형 밀도로 영역들(RB) 각각의 80 mm 길이를 넘게(길이는 상기 OSL과 오버랩하지 않음) 제조되었다.
최종적으로, 디바이스를 테스트하기 위해, 영역들(RB)의 말단(extremity)들이(상기 OSL과 오버랩하지 않음) 전압 공급기의 음극에 접속되었고, 그리고 영역들(RA)의 말단들이 상기 전압 공급기의 양극에 접속되었다. 이러한 디바이스는 병렬로 접속되는 3개의 발광 영역들로 형성되었고, 모든 3개의 영역들은 발광 표면을 통해 높은 휘도 및 높은 균일도의 발광 세기로 작동된다.
예 2) 금속 기판 및 전기 상호접속부들 상의 유기 발광 디바이스
100 mm × 100 mm의 가로 치수들을 갖는 0.8 mm 두께의 스테인리스 강판이 기판으로서 제공되었다. 2.3 μm 두께의 폴리이미드 층(HD 마이크로시스템즈로부터의 PI2555)이 3500 rpm에서 스핀 코팅함으로써 금속 기판 상에 증착되었고 그리고 30분 동안 180℃로 가열되었다. 예 1)의 단계들이 반복되었다(첫 번째의 하나를 제외하고: 유리 기판을 제공하는 것). 상기 디바이스는 예 1)에서 예상된 대로 작용하였다.
예 3) 금속 기판 및 전기 상호접속부들 상의 유기 발광 디바이스
100 mm × 100 mm의 가로 치수들을 갖는 0.8 mm 두께의 스테인리스 강판이 기판으로서 제공되었다. 패터닝된 비-도전성 층이 상기 설명한 바와 같이 증착되었다. 도 4에 도시되는 바와 같이, Ag의 100 nm 두께의 SML 층이 상기 폴리마이드 층(RA) 상에 그리고 상기 노출된 기판 영역들(RB) 상에 증착되었다. 이러한 경우에, 상기 피드 접촉부가 상기 기판 자체에 의해(영역들(RB)) 제공된다. OSL과 TCL을 증착하는 단계들이 예 1)에서와 같이 반복된다.
상기 전기 상호접속부가 영역들(RB) 상에 레이저 펄스들을 인가함으로써 형성되었고; 상기 레이저는 최상부측으로부터 인가되었다(다른 말로, 기판을 통하지 않고). 이 예에서 사용되는 상기 레이저는 1064 nm에서 동작하는 펄스형 Nd:YVO4 레이저였다. 상호접속하는 포인트들은 1 포인트/250μm의 선형 밀도로 영역들(RB) 각각의 80 mm 길이를 넘게(길이는 상기 OSL과 오버랩하지 않음) 제조되었다.
상기 방법은 원하는 효과에 이르게 한다.
예 4) 금속 기판 및 전기 상호접속부들 상의 유기 발광 디바이스
예 3은 이하의 변형들로 반복되었다. 폴리이미드 층이 도 5에 도시되는 바와 같이 패터닝되었다. 상기 SML은 상기 금속 기판과 접촉되게 증착되지 않고, 도 5에 도시되는 바와 같이 단지 상기 폴리이미드 층 위에만 증착되도록 패터닝되었다.
예 5) 전기 상호접속부들을 갖는 유기 발광 디바이스
100 mm × 100 mm의 가로 치수들을 갖는 0.8 mm 두께의 스테인리스 강판이 기판으로서 제공되었다. 폴리이미드의 패터닝된 비-도전성 층이 상기 설명한 바와 같이 증착되었다. 폴리이미드 층은 홀들의 매트릭스로서 기판을 노출시키기 위해 패터닝된다. 상기 매트릭스의 행(row) 및 열(column)들 간의 간격은 20 mm이며, 각각의 홀은 1 mm의 직경을 가진다. Ag의 100 nm 두께의 SML 층은 폴리이미드 층 상에 증착된다.
주파수가 2배가 된 Nd:YAG 레이저는 홀들 내에 있는 SML 및 절연층을 제거하기 위해 사용되며, 기판을 노출시킨다. 대안적으로, 복잡도를 증가시키지만, 감광성 폴리이미드 층 또는 추가적인 포토레지스트(photoresist)가 SML을 패터닝하기 위해 사용될 수 있다.
OSL 및 TCL을 증착시키는 단계들은 예시 1)에서 반복된다.
3개의 인접한 상호접속부들을 형성하는 각각의 홀의 중심에 레이저 펄스들을 인가함으로써 전기적 상호접속부가 형성된다; 상기 레이저는 최상부-측면으로부터(다시 말하면, 기판을 통과하지 않고) 인가된다. 이러한 예에서 사용되는 레이저는 1064 nm에서 동작하고 그리고 8 ps의 펄스 지속 시간을 갖는 펄스화된 Nd:YAG 레이저이다.
이러한 방법은 도 6에 도시된 디바이스를 도출한다. OLED는 디바이스의 표면을 통해 방사되는 광의 높은 균질성을 보여준다.
예시 6): 전기적 상호접속부들을 가지는 캡슐화된 유기 발광 디바이스
예 5가 반복되지만, 상기 디바이스는 유리(glass) 커버로 캡슐화되고 전기적 상호접속들을 형성하는 단계는 캡슐화 후에 이루어지고, 유리 커버를 통해 레이저를 조사한다. 장점은 상호접속 단계가 공기 중에서 이루어질 수 있다는 것이며, 반면에 산소, 습기 및 먼지에 민감한 비-캡슐화된 샘플들에 대하여는 비활성 기체 하에서 이루어져야 한다.
예시 7): 유리를 통해 전기적 상호접속부들을 가지는 캡슐화된 유기 발광 디바이스
예 6이 반복되지만, 다음의 변형이 이루어진다: 상대적으로 두꺼우며, 비-패터닝된, 500 nm의 금속층(TML)을 포함하는 유리 기판이 금속 기판 대신에 사용되었다.
예시 8): 마스크리스 증착을 통한 유기 발광 디바이스
100 mm x 100 mm의 측면 범위들을 가지는 0.8 mm 두께의 스테인리스 강판이 기판으로서 제공된다. 2.3 μm 두께의 폴리이미드 층(HD 마이크로시스템들로부터의 PI2555)이 3500 rpm으로 스핀 코팅함으로써 금속 기판 상에 증착되고, 30분 동안 180 ℃에서 가열된다. Ag의 100 nm 두께의 SML 층이 폴리이미드 층 상에 증착된다.
홀들은 폴리이미드 층 내에 만들어지며 SML은 즉시 양 층들 모두를 제거하기 위해 Nd:YAG 레이저를 사용하여 패터닝된다.
OSL 및 TCL을 증착시키는 단계들은 예 1)에서와 같이 반복되며, 필수적으로 비-패터닝되지만 전원으로부터의 전기적 접속부들이 전극들에 대하여 만들어질 수 있는 영역을 정의한다.
전기적 상호접속부는 상기 상호접속부들을 형성하는 각각의 홀의 중심에 레이저 펄스들을 인가함으로써 형성된다; 상기 레이저는 광학적 정렬을 이용하여 최상부-측면으로부터(다시 말하면, 기판을 통과하지 않고) 인가되었다(그러나, 광학적 정렬 없이도 이루어질 수 있다). 상호접속부들은 매트릭스 포맷에서 1/mm로 만들어진다.
OLED는 예상되는 바와 같이 매우 높은 균질성을 가지도록 동작한다. 이러한 매우 단순화된 방법을 통해, 임의의 마스크 또는 리소그래픽 패터닝 단계없이 큰 영역의 발광 유기 디바이스를 만드는 것이 가능하다.
유기 광전지 디바이스
유기 광전지 디바이스는 하나의, 큰 영역의 유기 태양 전지의 형태로 만들어진다. 100 mm x 100 mm의 측면 치수들을 가지는 0.8 mm 두께의 스테인리스 강판이 기판으로서 제공된다. 위에서 설명된 바와 같이 패터닝된 비-도전성 폴리이미드 층이 증착된다. 폴리이미드 층은 홀들의 매트릭스로서 기판을 노출시키기 위해 패터닝된다. 상기 매트릭스의 행 및 열들 간의 간격은 20 mm이며, 각각의 홀은 1 mm의 직경을 가진다. Ag의 100 nm 두께의 SML 층은 폴리이미드 층 상에 증착된다.
주파수가 2배가 된 Nd:YAG 레이저는 홀들 내에 있는 SML 및 절연층을 제거하기 위해 사용되며, 기판을 노출시킨다. 대안적으로, 감광성 폴리이미드 층 또는 부가적인 포토레지스트는, 비록 복잡도를 증가시키기는 하지만, SML을 패터닝하기 위해 사용될 수 있다.
다음의 층이 OSL로서 증착되었다:
- 10nm 두께의 5%(몰) p-도핑된(Cu-프탈로시아닌) CuPc 층이 ITO 위에 쉐도우 마스크를 통해 증착되었다;
- 10nm 도핑되지 않은 CuPc 층이 도핑된 CuPc 층 위에 증착되었다;
- 풀러린 C60 및 CuPc의 30nm 두께의 혼합된 층이 2(C60):1(CuPu)의 몰비로 증착되었다;
- 40nm 두께의 C60이 혼합된 층의 최상부에 증착되었다;
- 10nm BPhen (4,7-디페닐-1,10-페난트롤린) 층이 C60층의 최상부에 증착되었다.
20nm의 은이 TCL로서 증착되었다.
전기적 상호접속부는 각각의 홀 상에서 3 개의 인접한 상호접속부들을 형성하는 외부 홀들의 중심에 레이저 펄스들을 가함으로써 형성되었다; 레이저는 최상부측으로부터 인가되었다(즉, 기판을 관통하지 않음). 이 예에서 사용된 레이저는 1064nm에서 동작하는 펄스형 Nd:YAG 레이저였다.
이 디바이스는 특징적인 큰 직렬 저항을 갖는 I-V 곡선을 보였다. 실험적인 특성화 이후에, 전기적 상호접속부가, 직렬 저항을 상당히 낮추면서, 모든 다른 홀들에 만들어졌다(매트릭스-직교 그리드- 포맷으로). 도 6은 이러한 디바이스의 기하구조를 도시한다. 단락 회로 전류는 100% 이상 개선된다.
이어서, 직렬의 상호접속부들을 포함하는 유기 전자 디바이스들의 추가적인 바람직한 실시예들이 기재된다. 도 7 내지 도 13이 참조된다.
화살표들은 디바이스가 유기 발광 디바이스인 경우에 광이 방사되는 방향을 나타냈고, 이러한 화살표들은 디바이스의 모드를 도시하기 위해 사용된다: 디바이스가 최상부 방사(흡수)하고 있는 경우, 최하부 방사(흡수)하고 있는 경우, 또는 완전히 투과성인 경우.
도 7a는 종래 기술에 따라 직렬 접속된 개별 디바이스들을 포함하는 최하부 방사 유기 발광 디바이스를 도시한다. 도 7a는 투과성 최하부 전극(71a), 적어도 하나의 유기 반도체 층(72a), 및 반사형 최상부 전극(73a)을 포함하는, 투과성 기판(70a) 위의 적층된 구조를 도시한다. 적어도 하나의 유기 반도체 층(72a) 및 최상부 전극(73a)은 예를 들어 쉐도우 마스크들 또는 잉크-젯 프린팅에 의해 직접 패터닝될 필요가 있다. 화살표들은 디바이스가 OLED인 경우에 광이 방사되는 방향을 표시했고, 상기 방향은 광전지 디바이스에 대한 광의 흡수와 대향된다.
도 7b는 기판(70b)의 위에 사전-패터닝된 최하부 전극(71b) 및 전기적으로 절연된 분리기(75b)를 포함하는 최하부 발광 디바이스를 도시한다. 유기 층(들)(72b) 및 최상부 전극(73b)이 쉐도우 마스크들 없이 생성된다. 개별 디바이스들의 분리는 층들의 증착 동안 전기적으로 절연된 분리기들(75b)에 의해 제공된다. 전기적 최상부-전극-최하부-전극 접속부라고도 지칭되는 직렬 전기 상호접속부(74b)가 레이저 프로세스에 의해 만들어진다.
도 8은 기판(80) 위에 최하부 전극(81), 및 최하부 전극(81) 및 최상부 전극(83) 사이의 적어도 하나의 유기 반도체 층(82)을 포함하는 적층된 구조를 갖는 최상부 발광 디바이스(또는 최상부 흡수 광전 디바이스)를 도시하며, 여기서 최상부 전극(83)은 투과성이고 기판(80) 및/또는 최하부 전극(81)은 반사성이다. 개별 디바이스들의 분리는 층들의 증착 동안 전기적 절연 분리기들(85)에 의해 제공된다. 직렬의 전기 상호접속부(84)는 레이저에 의해 이루어진다.
도 9는 전극들(91 및 93) 사이에 있는 적어도 하나의 유기 반도체 층(92)을 갖는 투과성 디바이스를 도시하며, 최상부 전극(93), 최하부 전극(91), 및 기판(90)은 투과성이다. 절연 분리기(95) 및 직렬의 전기 상호접속부(94)는 개별 디바이스들의 직렬 접속을 제공한다(i+1, i, i-1,...).
도 10은 직렬(열...,i+1, i, i-1) 접속된 개별 디바이스들의 어레이를 도시하고, 열들이 병렬(행들)로 접속된다. 도 10은 패터닝된 최하부 전극들(101), 절연 분리기(102), 및 전기 상호접속(104)을 연속하여 도시한다. 검정 라인들(104)은 레이저가 인가되는 장소를 도시하고, 명백히 전기 상호접속부는 최상부 및 최하부 전극들이 제공되는 장소에만 형성된다. 열들은 도전성 층들(105 및 106)에 의해 병렬로 접속될 수 있다. 대안적으로, 상기 열(column)들은 그룹들로 또는 개별적으로 구동될 수 있다. 대안적으로 또는 부가하여, 최하부 전극들을 형성하는 층은 인접한 열들 사이에서 연속적으로 패터닝될 수 있다. 행의 최하부 전극들은 선택적으로 단일 층들(예를 들어, 스트라이프들)로 만들어질 수 있다. 최상부 전극을 또한 제공하는 층(103)은 (명확성을 이유로) 단지 부분적으로 도시된다.
층(106)은 유기 층들의 증착 이전에 최상부 상에 최하부 전극들과 전기적으로 접촉하여 제공된다. 대안적으로 또는 선택적으로, 전기적 상호접속부(107)는 도전성 층(106)과 최하부 전극들 간의 상호접속을 제공하기 위해 사용될 수 있다. 다른 변형들이 이루어질 수 있고, 예를 들어, 도전성 층(106)은 최하부 전극들과 중첩하지 않고, 최상부 전극들을 형성하는 최상부 도전성 층, 플러스 요구된 전기적 상호접속부는 필수적인 전기 경로를 제공한다. 동일한 생각이 도전성 층(105)에 그리고 다른 실시예들에 적용될 수 있다. 도전성 층(105)은 선택적으로 최상부 전극 층의 확장일 수 있고, 유기 층 위에 제공될 수 있다(이것은 또한 다른 실시예들로 적용된다).
도 11은 직렬(열...., i-1, i, i+1) 접속된 개별 디바이스들의 어레이를 보여주고, 상기 열들은 병렬(행들)로 접속된다. 도 11은 패터닝된 최하부 전극들(111), 절연 분리기(112), 및 직렬의 전기적 상호접속부(114)를 보여준다. 상기 열들은 도전성 층들(115 및 116)에 의해 병렬로 접속될 수 있다. 최상부 전극을 또한 제공하는 층(113)은 (명확성을 이유로) 단지 부분적으로 도시된다. 이러한 실시예에서, 절연 분리기(112)는 영역들(112 및 117)에서 패터닝되고, (열들에 평행한) 영역들(117)은 방사 영역들을 정의하기 위해 사용된다. 대안적으로 또는 부가적으로, 최하부 전극들(111)을 형성하는 층은 인접한 열들 사이에서 연속적으로 패터닝될 수 있다. 행의 최하부 전극들(111)은 선택적으로 단일 층(예를 들어, 스트라이프)일 수 있다.
도 12는 기판(120), 최하부 전극(121), 적어도 하나의 유기 층(122), 및 최상부 전극(123)을 포함하는 적층 구조를 보여준다. 절연 분리기(125)는 적어도 하나의 유기 층(122)과 최상부 전극(123)을 2개의 영역들로 분리하기 위해 사용된다. 절연 분리기(125)는 우선적으로 원뿔형(버섯형) 포맷을 갖는다. 이것은 상이한 에칭 속도로 2개의 포토레지스트로부터 절연 분리기(125)를 구성함으로써 실현될 수 있다(최하부 파트는 더 높은 에칭 속도를 가져야 한다).
도 13은 본 발명의 모든 실시예들에 대해 사용될 수 있는 전기적 상호접속부를 위한 모드를 보여준다. 도 13은 기판(130), 최하부 전극(131), 적어도 하나의 유기 층(132), 및 최상부 전극(133)을 포함하는 적층 구조를 보여준다. 전기적 상호접속은 항상 폐쇄된 OSL을 통해 행해진다. 의미하자면, OSL은 폐쇄된 층으로서 형성되고 IC는 OSL을 통해 2개의 대향 전극들의 로컬 접속을 제공한다. 전술한 바와 같이 레이저 방법에 의해 전기적 상호접속부를 제조한 이후에, 최상부 전극은 최하부 전극에 직접 접촉해 있다. 최상부 전극을 형성하는 층은 도 13에 도시된 바와 같이 반드시 인터럽트되어야 할 필요는 없다.
이하의 추가 실시예들은 디바이스 예들을 참조하여 기술된다.
유기 발광 디바이스 예들
이하의 용어들이 사용된다: 스피로(Spiro)-TTB - 옥탑-토릴-9,9'-스피로비[플루오렌]-2,2',7,7'-테트라아민-2,2',7,7'-테트라키스(N,N-디-p-메틸페닐아미노)-9,9'-스피로비플루오렌(octap-tolyl-9,9'-spirobi[fluorene]-2,2',7,7'-tetraamine-2,2',7,7'-tetrakis(N,N-di-p-methylphenylamino)-9,9'-spirobifluorene, F4TCNQ - 2,3,5,6-테트라플루오르-7,7,8,8-테트라시아노키노디메탄(2,3,5,6-Tetrafluor-7,7,8,8-tetracyanochinodimethan), 스피로-TAD - 2,2',7,7'-테트라키스(N,N-디페닐아미노)-9,9'-스피로비플루오렌(2,2',7,7'-Tetrakis(N,N-diphenylamino)-9,9'-spirobifluorene, Ir(ppy)3 - 트리스(2-페닐피리딘)이리듐(tris(2-phenylpyridine) iridium), TPBI - 1,3,5-트리스(1-페닐-1H-벤지미다졸-2-일)벤젠(1,3,5-Tris(1-phenyl-1H-benzimidazol-2-yl)benzene, 및 BPhen - 2,9-비스(나프탈렌-2-일)-4,7-디페닐-1,10-페난트롤린(2,9-Bis(naphthalen-2-yl)-4,7-diphenyl-1,10-phenanthroline.
100 mm × 100 mm의 측면 치수들을 가진 0.8 mm 두께의 유리 기판이 기판으로서 제공되었다. 유리 기판은 상기 디바이스에 전력을 공급하기 위해 사용되는 기판의 에지(A)로의 연장선을 갖는 첫 번째 스트라이프를 제외하고, 80 mm × 9.5 mm의 측면 치수들을 가지면서 500 ㎛만큼 이격된 8개의 스트라이프들로 패터닝된, 사전-패터닝된 ITO 층을 포함한다.
패터닝된 비-도전성 층은 전술한 바와 같이 증착되었다. 절연 분리기들은 각각의 패터닝된 ITO 스트라이프의 하나의 에지로부터 300 ㎛ 떨어져 제공된다. 절연 분리기와 에지 사이의 300 ㎛의 영역은 최상부-전극-최하부-전극 접속을 위해 사용된다. 절연 분리기들은 82 mm의 길이를 가진 7개의 라인들로서 제공된다.
유기 반도체 층들의 스택은 상기 디바이스에 전력을 공급하기 위해 사용되는 기판의 에지로의 연장선을 갖는 첫 번째 스트라이프를 제외하고, ITO 스트라이프들을 완전히 커버하는 82 mm × 82 mm의 영역 위에 VTE에 의해 증착되었다. 유기 층들의 스택은 다음 층들로 만들어졌다:
- 홀 전달 층: F4TCNQ의 2mol%로 p-도핑된 78 nm의 Spiro-TTB
- 전자 전달 층: 10 nm의 Spiro-TAD
- 이미터 층 1, Ir(ppy)3의 5mol%로 도핑된 10nm의 Spiro-TAD
- 이미터 층 2, Ir(ppy)3의 9mol%로 도핑된 10nm의 TPBI
- 전자 전달 층, 10nm의 BPhen, 및
- 전자 전달층, Cs로 도핑된 30nm의 BPhen(몰 비 1:1)
100 nm Al의 최상부 전극은 ITO 스트라이프들을 오버랩하고, 에지(A)의 반대편에 위치한 기판의 에지까지 연장되며, 외부 전자 공급 층을 제공하는, 80 mm x 90 mm 영역에 걸쳐 증착되었다.
최상부 전극은 원하는 위치들 상에 개별 디바이스들을 전기적으로 절연시키는 절연 분리기들에 의해 인터럽트 되었다.
디바이스는 유리 기판에 접착된 강성 유리 캡슐화 커버를 사용하여 캡슐화되었다; 캡슐화부는 또한 산소 및 수분 게터(getter)를 포함한다.
전기 최상부-전극-최하부-전극 접속은 절연 분리기 및 ITO 스트라이프들의 에지 사이에 7개의 행들을 형성하고, 직렬로 전기 접속부를 형성하는 ITO 스트라이프들의 에지 상에 레이저 펄스들을 인가함으로써 형성되었다. 이러한 예에서 사용되는 레이저는 1064 nm에서 동작하는 펄스형 Nd:YAG 레이저였다. 레이저 프로세싱은 공중(air)에서 이뤄졌는데, 왜냐하면 디바이스가 캡슐화되었기 때문이다. 이는 캡슐화 이전에 불활성 분위기에서 이뤄질 수도 있지만, 이는 프로세스 복잡성을 증가시킬 수 있다.
레이저 펄스들이 캡슐화부를 통해 적용되지만, 기판을 통해 적용될 수도 있다.
직렬로 접속된 8개의 단일 발광 다이오드들을 갖는 유기 발광 디바이스가 예상대로 작동하였다.
전술한 예는 반복되었고, 절연 분리기가 ITO 스트라이프의 에지의 100 ㎛ 거리에 제공되었다. 전기 상호접속부는 이러한 100 ㎛ 폭 및 80nm 길이 영역 상에 형성되었다. 이러한 방법을 사용하는 경우, 프로세스가 매우 간소화될 뿐만 아니라, 접속 영역이 최소화될 수 있다. 작게는 100 ㎛의 ITO 스트라이프들 사이의 갭들이 사용될 수 있고, 이는 총 데드 영역(dead area)(발광이 아니라 접속을 위해 사용되는 영역)을 300 ㎛ 미만으로 감소시킨다.
유기 광전지 디바이스
100 mm x 100 mm의 측면 치수들을 가지며, 0.8mm의 두께를 가지는 유리 기판이 기판으로서 제공되었다. 유리 기판은 80 mm x 9.5 mm의 측면 치수들을 가지고, 디바이스로 전원을 공급하는데 사용되는 기판의 에지 (A)로 연장되는 제 1 스트라이프를 제외하고 500㎛만큼 이격된, 8개의 스트라이프들로 패터닝된 사전-패터닝된 ITO 층을 포함한다.
2.3㎛ 두께의 감광성 폴리이미드 층(HD 마이크로시스템들로부터의 HD-8820)이 스핀 코팅에 의해 기판 위에 증착되었다. 폴리이미드 층은 3분간 120℃로 가열된다; 이중 절연 분리기(500㎛만큼 이격되며, 병렬로 배치된 2개의 절연 분리기들)가 폴리이미드 층을 50초 동안 광 패턴에 노출시키고, 120초 동안 현상하고, 30분 동안 180℃에서 가열함으로써 정의된다. 이중 절연 분리기들이 패터닝된 ITO 스트라이프 하나의 에지에서 500㎛ 이격되어 제공된다. 이중 절연 분리기 및 상기 가장자리 사이의 500㎛의 영역은 직렬 전기 상호접속부 접속을 위해 사용된다. 이중 절연 분리기들이 82mm의 길이를 갖는 7개의 이중 라인들로서 제공된다.
유기 반도체 층들의 스택이 디바이스로 전력을 공급하는데 사용되는 기판의 에지로 연장되는 제 1 스트라이프를 제외하고, ITO 스트라이프들을 완전히 커버하는 82 mm x 82 mm의 영역에 걸쳐 VTE에 의해 증착되었다. 유기 층들의 스택은 다음 층들로 만들어졌다:
- 10 nm 두께 5% (몰) p-도핑된 (Cu-Phthalocyanine) CuPc 층이 ITO 위 쉐도우 마스크를 통해 증착되었다;
- 10nm의 도핑되지 않은 CuPc 층이 도핑된 CuPc 층 위에 증착되었다:
- 30 nm 두께의 풀러린 C60 및 CuPc의 혼합된 층이 몰 비 2(C60):1(CuPc)로 증착되었다.
- 40 nm 두께 C60 층은 혼합 층의 최상부에 증착된다.
- 10 nm BPhen(4,7-디피에닐-1, 10-페난스로라인) 층은 C60 층의 최상부에 증착된다.
100nm Al의 최상부 전극은 80 mm x 90 mm의 영역 위에 증착되어, ITO 스트라이프들과 오버랩하며 에지 (A)와 반대인 기판의 에지까지 연장하며 외부 전기 공급층을 제공한다.
최상부 전극은 개별 디바이스들을 전기적으로 절연시키는, 원하는 위치들상의 이중 절연 분리기들에 의하여 인터럽트된다.
디바이스는 유리 기판에 접착된 경질 유리 캡슐화 커버를 사용하여 캡슐화되며, 이 캡슐화부는 또한 산소 및 습기 게터를 포함한다.
전기적 상호접속부는 ITO 스트라이프들의 에지 및 절연 분리기 사이에서 7개의 행들을 형성하는 ITO 스트라이프들의 에지상에 레이저 펄스들을 공급함으로써 형성되어, 직렬의 전기적 접속부를 형성한다. 이러한 예에서 사용된 레이저는 1064 nm에서 동작하는 펄스형 Nd:YAG 레이저이다. 레이저 프로세싱 디바이스가 캡슐화되었기 때문에 공기 중에서 수행된다. 또한 이는 캡슐화 전에 불활성 분위기로 수행될 수 있으나, 이는 프로세스 복잡도를 증가시킬 수 있다. 레이저 펄스들은 또한 기판을 통해 인가될 수 있다.
유기 광전지 디바이스는 직렬로 접속된 8개의 단일 유기 태양 전지들을 가지며 3.7 V의 전체 개방 회로 전압을 전달하는 것으로 예상대로 동작한다.
다른 레이저들이 또한 테스트되며, 각각의 상이한 레이저에 대한 파라미터들은 상호접속부를 제공하기 위하여 용이하게 조절될 수 있다.
상세한 설명, 청구범위 및 도면들 중 적어도 하나에 개시된 특징들은 단독으로 또는 다양한 조합으로 취해지는 다양한 실시예들로 본 발명을 인식하기 위한 자료일 수 있다.
기판은 단계(1.a)에서 절연층으로 코팅된다. 바람직하게, 증착이 반응성 CVD, 스핀 코팅, 스퍼터링, VTE(기상 열 증착), 분사, 잉크젯, 또는 블레이드 코팅으로 행해진다. 이러한 단계 이후, SML이 단계(1.b)에서 증착되고, 원하는 영역들 상에만 층을 증착함으로써, 또는 전체 영역 상에 층을 증착함으로써 그리고 후속하는 패터닝(1.c)에 의해 원하는 구조가 얻어질 수 있다. 이러한 방법들의 비제한적인 예들은 VTE에 의한 쉐도우 마스크 증착, 스퍼터링에 의한 새도우 마스크 증착, 후속하는 레이저 패터닝을 이용한 증착, 아래에 놓인 패터닝된 층의 후속하는 리프트-오프를 이용한 증착이다. SML의 패턴은 적어도 두 개의 전기적으로 분리된 영역들이 형성되도록 한다. 도 1에서, 3개의 영역들이 좌측에서 우측으로 볼 수 있는데: 영역 A (RA)는 최하부 전극을 부분적으로 형성할 것이며, 영역 B(RB)는 최상부 전극에 대해 전기적 접속부를 형성할 것이며, 추가 영역 A는 추가의 OOED의 최하부 전극을 부분적으로 형성할 것이다.
도1의 단계(1.d)에서, OSL은 통상적인 기술들에 의해 증착된다. OSL은, 저분자 물질들, 저분자층들, 폴리머층들, 또는 저분자 및 폴리머 층들을 포함한다. TCL은 단계(1.e)에서, OSL 위에 증착된다. TCL의 증착은 VTE 또는 스퍼터링에 의해 우선적으로 수행되고, 본질적으로 마스크가 없다.
SML과 TCL 사이의 적어도 하나의 전기적 상호접속부는, 최상부 전극을 영역(RB)에 전기적으로 상호접속하는 단계(1.f)에서 레이저에 의해 형성된다.
도 2는 레이저 상호접속부들을 이용하여 OOED를 생성하는 방법의 단계들을 도시한다. 이러한 대안적인 실시예는 기판의 전기적인 도전 특성들을 이용한다. 대안적으로 금속 층으로 코팅된 비-도전성 기판일 수 있는 금속 기판이 제공된다. 금속 기판들의 예는 전술되었다. 코팅된 비-도전성 기판들의 비제한적인 예들은 알루미늄으로 코팅된 유리, 구리로 코팅된 유리, 구리로 코팅된 PET(Polyethylene terephthalate), 은으로 코팅된 폴리이미드이다.
단계(2.a)는 기판 위의 절연층 증착이다. 증착은 패터닝된 방식일 수 있으며, 선택적으로, 증착은 패터닝되지 않으며, 층은 나중에 패터닝된다. 바람직한 모드는 또한 포토레지스트이고 포토리소그래피에 의해 패터닝될 수 있는 절연층이다. 다른 바람직한 모드는 절연층이 레이저 제거에 의해 패터닝되는 것이다.
SML은 단계(2.b)에서 증착되며, 또한, SML은 서로 전기적으로 분리된 영역들(RA) 및 (RB) 내에 한정될 필요가 있다. SML의 패턴은 증착 동안 한정되거나, 추가의 단계(2.c)에 의해 패터닝될 수 있다. 영역들(RA) 및 (RB)의 기능들은 도 1에서 앞서 설명된 바와 동일하다.
대안적으로, 절연층 및 SML은 패턴 없이 증착되고, 두 층들은 한 단계에서 패터닝되며, 이 경우, 적어도 하나의 영역(RB)(도2의 중간 SML 영역(단계 2.d))이 또한 제거된다. 두 층들을 패터닝하기 위한 바람직한 모드는 절연층이 또한 포토레지스트인 경우 리프트 오프에 의한 것이다. 다른 바람직한 모드는 두 층들이 레이저 제거에 의해 패터닝되는 것이다.
단계 2.e는 도 1의 단계 1.d에 대응한다. 단계 2.f는 도 1의 단계 1.e에 대응한다.
단계 2g는 상호접속 단계이고, 여기서 전기적 상호접속부가 TCL 및 (RB) 사이에서 만들어지거나 또는 영역(RB)이 제거되면, 그 다음에 TCL의 상호접속부가 비-도전성-기판상에 제공되는 도전성 층 또는 금속 기판에 직접 만들어진다.
도 3은 비-도전성 기판상에 OOED를 제조하는 방법을 도시한다. 비-도전성 기판이 제공된다(예를 들어, 유리, 플라스틱 등). SML은 도 1 및 2에 설명된 바와 같이 단계 3.a에서 비-도전성 기판 위에 증착된다. 패터닝 단계(3.b)는 SML이 구조화된 방법으로 증착되지 않는 경우 선택적으로 후속될 수 있다.
도 3의 SML은 도 1에 설명된 바와 같이 적어도 2개의 영역들을 가진다. 단계 3.c는 도 1의 단계 1.d에 대응한다. 단계 3.d는 도 1의 단계 1.e에 대응한다. 단계 3.e는 도 1의 단계 1.f에 대응한다.
OOED는 영역들 A(RA) 및 영역들 B(RB) 사이에 전압을 인가하는 전원에 의해 전원이 공급되는 광방사 디바이스일 수 있다. OOED가 유기 광전지 디바이스이면, 상기 디바이스의 외부 전기 접촉부들은 영역들 A 및 영역들 B에 접속한다.
도 4는 병렬 스트라이프들로 형성된 OOED의 상면도이다. 도 4는 병렬로 더 넓은 영역들 및 더 좁은 영역들(각각 영역들 A 및 B를 제공)로 구조화된 SML(43)을 포함하는 기판(40)을 도시하고, 여기서 더 넓은 영역들은 절연층(41) 위에 형성된다. 패터닝되지 않은 OSL(42)은 SML(43) 위에 증착되고, OSL(42) 위에 TCL(44)이 증착된다. 더 좁은 SML 영역들(43)은 전기적 상호접속들(45)을 통해 TCL(44)에 전류를 공급하는 영역들(RB)이다. 영역들(RB)은 기판이 금속 기판이거나 또는 기판이 금속 층으로 코팅되는 경우 필요가 없고, 이 경우 상호접속부들(45)은 TCL(44) 및 기판(40) 사이에 직접 만들어질 수 있다.
기판(50) 위의 절연층(51) 및 SML(52)에 대한 예시적인 대안적인 패턴이 도 5에 도시된다. 여기서, 기판(50)은 금속 기판이거나 또는 금속층으로 코팅된 기판이다. SML(52)은 오직 절연층(51) 위에 제공된다. OSL 및 TCL은 최상부에 증착된다(도시되지 않음). 이 실시예에서, TCL의 상호접속부는 절연층(51)을 포함하지 않는 영역들 상에 만들어진다.
도 6은 기판(60)이 제공되는 다른 실시예를 도시하고, 기판(60)은 금속 기판이거나 또는 금속층으로 코팅된 기판이다. 기판(60)은 절연층(61)으로 코팅되고; 절연층(61)은 포인트들의 외부 원(64)에 의해 정의되는 홀들의 매트릭스를 형성함으로써 패터닝된다. SML은 도면을 단순하게 하기 위해 도시되지 않지만, OSL(62) 아래에 형성되고, 또한 절연층(62)과 동일한 위치에서 홀(또한 포인트들의 외부 원(64)에 의해 정의됨)들을 이용하여 패터닝된다. TCL은 점선에 의해 정의되는 직사각 영역 상에 증착된다. 상호접속부들이 레이저에 의해 이루어지고 검정(전체) 원들(64)에 의해 정의된다.
도 6에서, OOED가 유기 발광 디바이스이면, OLED는 SML의 확장부 및 기판에 대한 전기 접속부를 통해 유기 광전지 디바이스의 경우 전원 또는 다른 외부 회로에, 또는 기판이 비-도전성인 경우 기판상 도전성 층에 전기적으로 접속될 수 있다.
모든 실시예들에서, 상호접속 단계 전에 캡슐화가 이루어지는 것이 바람직하다.
이어, 상이한 실시예들이 기술된다. 다르게 특정되지 않으면, 아래의 증착 기술들이 실시예들에 사용된다;
- SML이 패터닝을 위한 쉐도우 마스크를 사용하여 VTE에 의해 증착된다.
- OSL이 VTE에 의해 증착된다.
- TCL이 VTE에 의해 증착되지만, 또한 스퍼터링 또는 다른 방법에 의해 행해질 수 있다.
- 비-캡슐화된 디바이스들의 상호접속 단계는 비활성 분위기하에서 행해진다.
패터닝된 비-도전성 층:
실시예들은 종종 아래와 같이 형성된 패터닝된 비-도전성 층을 사용한다: A 2.3 μm 두께의 감광성(photodefineable) 폴리이미드층(HD 마이크로시스템들로부터의 HD-8820)이 3500 rpm에서 스핀 코팅함으로써 기판상에 증착된다. 폴리이미드층은 3분 동안 120℃에서 가열된다; 패턴은 50초 동안 광패턴에 노출시킴으로써 정의되고, 120초 동안 현상되고 30분 동안 180℃에서 가열된다.
예 1) 전기 상호접속부들을 포함하는 유기 발광 디바이스
100 mm × 100 mm 유리 기판이 제공되었다. 90 mm × 78 mm 금속 층(SML)이 상기 유기 기판 위에 증착되었다. 병렬 스트라이프들을 형성하는 상기 금속 층이 패터닝되고; 넓은 스트라이프들(RA - 영역 A)은 90 mm × 20 mm의 치수들을 갖고 좁은 스트라이프들(RB - 영역 B)은 90 mm × 3 mm의 치수들을 갖으며; 상기 스트라이프들 사이에는 항상 1mm의 간격이 존재한다. 상기 스트라이프들은 다음의 구성으로 형성된다: (RB) - 3 × ((RA) - (RB)) ("-"는 가로 층 분리를 표시함). 이러한 구성은 도 4의 SML과 유사하다.
이하의 층들을 포함하는 비-패터닝된 80 mm × 78 mm OSL은 다음와 같이 상기 SML 위에 증착되었고; F4TCNQ로 도핑되는 50 nm 두께의 NPD; 10 nm 두께의 비-도핑된 NPD 층; 형광 이미터로 도핑되는 20 nm 청색 이미터 호스트 층; 10 nm BPhen; Cs로 도핑되는 60 nm BPhen. 그리고 20 nm Ag가 TCL로서 증착되었다.
상기 OSL, (RA), 및 상기 TCL 사이의 오버랩은 최하부 전극을 형성한다. (RB)는 최상부 전극에 대한 피드 접촉부이다.
상기 전기 상호접속부는 상기 영역들(RB)에 레이저 펄스들을 인가으로써 형성되었고; 상기 레이저는 최상부측으로부터 인가되었다(다른 말로, 기판을 통하지 않고). 이 예에서 사용되는 상기 레이저는 1064 nm에서 동작하는 DPSS Nd;YAG 레이저였다. 상호접속하는 포인트들은 1 포인트/250μm의 선형 밀도로 영역들(RB) 각각의 80 mm 길이를 넘게(길이는 상기 OSL과 오버랩하지 않음) 제조되었다.
최종적으로, 디바이스를 테스트하기 위해, 영역들(RB)의 말단(extremity)들이(상기 OSL과 오버랩하지 않음) 전압 공급기의 음극에 접속되었고, 그리고 영역들(RA)의 말단들이 상기 전압 공급기의 양극에 접속되었다. 이러한 디바이스는 병렬로 접속되는 3개의 발광 영역들로 형성되었고, 모든 3개의 영역들은 발광 표면을 통해 높은 휘도 및 높은 균일도의 발광 세기로 작동된다.
예 2) 금속 기판 및 전기 상호접속부들 상의 유기 발광 디바이스
100 mm × 100 mm의 가로 치수들을 갖는 0.8 mm 두께의 스테인리스 강판이 기판으로서 제공되었다. 2.3 μm 두께의 폴리이미드 층(HD 마이크로시스템즈로부터의 PI2555)이 3500 rpm에서 스핀 코팅함으로써 금속 기판 상에 증착되었고 그리고 30분 동안 180℃로 가열되었다. 예 1)의 단계들이 반복되었다(첫 번째의 하나를 제외하고: 유리 기판을 제공하는 것). 상기 디바이스는 예 1)에서 예상된 대로 작용하였다.
예 3) 금속 기판 및 전기 상호접속부들 상의 유기 발광 디바이스
100 mm × 100 mm의 가로 치수들을 갖는 0.8 mm 두께의 스테인리스 강판이 기판으로서 제공되었다. 패터닝된 비-도전성 층이 상기 설명한 바와 같이 증착되었다. 도 4에 도시되는 바와 같이, Ag의 100 nm 두께의 SML 층이 상기 폴리마이드 층(RA) 상에 그리고 상기 노출된 기판 영역들(RB) 상에 증착되었다. 이러한 경우에, 상기 피드 접촉부가 상기 기판 자체에 의해(영역들(RB)) 제공된다. OSL과 TCL을 증착하는 단계들이 예 1)에서와 같이 반복된다.
상기 전기 상호접속부가 영역들(RB) 상에 레이저 펄스들을 인가함으로써 형성되었고; 상기 레이저는 최상부측으로부터 인가되었다(다른 말로, 기판을 통하지 않고). 이 예에서 사용되는 상기 레이저는 1064 nm에서 동작하는 펄스형 Nd:YVO4 레이저였다. 상호접속하는 포인트들은 1 포인트/250μm의 선형 밀도로 영역들(RB) 각각의 80 mm 길이를 넘게(길이는 상기 OSL과 오버랩하지 않음) 제조되었다.
상기 방법은 원하는 효과에 이르게 한다.
예 4) 금속 기판 및 전기 상호접속부들 상의 유기 발광 디바이스
예 3은 이하의 변형들로 반복되었다. 폴리이미드 층이 도 5에 도시되는 바와 같이 패터닝되었다. 상기 SML은 상기 금속 기판과 접촉되게 증착되지 않고, 도 5에 도시되는 바와 같이 단지 상기 폴리이미드 층 위에만 증착되도록 패터닝되었다.
예 5) 전기 상호접속부들을 갖는 유기 발광 디바이스
100 mm × 100 mm의 가로 치수들을 갖는 0.8 mm 두께의 스테인리스 강판이 기판으로서 제공되었다. 폴리이미드의 패터닝된 비-도전성 층이 상기 설명한 바와 같이 증착되었다. 폴리이미드 층은 홀들의 매트릭스로서 기판을 노출시키기 위해 패터닝된다. 상기 매트릭스의 행(row) 및 열(column)들 간의 간격은 20 mm이며, 각각의 홀은 1 mm의 직경을 가진다. Ag의 100 nm 두께의 SML 층은 폴리이미드 층 상에 증착된다.
주파수가 2배가 된 Nd:YAG 레이저는 홀들 내에 있는 SML 및 절연층을 제거하기 위해 사용되며, 기판을 노출시킨다. 대안적으로, 복잡도를 증가시키지만, 감광성 폴리이미드 층 또는 추가적인 포토레지스트(photoresist)가 SML을 패터닝하기 위해 사용될 수 있다.
OSL 및 TCL을 증착시키는 단계들은 예시 1)에서 반복된다.
3개의 인접한 상호접속부들을 형성하는 각각의 홀의 중심에 레이저 펄스들을 인가함으로써 전기적 상호접속부가 형성된다; 상기 레이저는 최상부-측면으로부터(다시 말하면, 기판을 통과하지 않고) 인가된다. 이러한 예에서 사용되는 레이저는 1064 nm에서 동작하고 그리고 8 ps의 펄스 지속 시간을 갖는 펄스화된 Nd:YAG 레이저이다.
이러한 방법은 도 6에 도시된 디바이스를 도출한다. OLED는 디바이스의 표면을 통해 방사되는 광의 높은 균질성을 보여준다.
예시 6): 전기적 상호접속부들을 가지는 캡슐화된 유기 발광 디바이스
예 5가 반복되지만, 상기 디바이스는 유리(glass) 커버로 캡슐화되고 전기적 상호접속들을 형성하는 단계는 캡슐화 후에 이루어지고, 유리 커버를 통해 레이저를 조사한다. 장점은 상호접속 단계가 공기 중에서 이루어질 수 있다는 것이며, 반면에 산소, 습기 및 먼지에 민감한 비-캡슐화된 샘플들에 대하여는 비활성 기체 하에서 이루어져야 한다.
예시 7): 유리를 통해 전기적 상호접속부들을 가지는 캡슐화된 유기 발광 디바이스
예 6이 반복되지만, 다음의 변형이 이루어진다: 상대적으로 두꺼우며, 비-패터닝된, 500 nm의 금속층(TML)을 포함하는 유리 기판이 금속 기판 대신에 사용되었다.
예시 8): 마스크리스 증착을 통한 유기 발광 디바이스
100 mm x 100 mm의 측면 범위들을 가지는 0.8 mm 두께의 스테인리스 강판이 기판으로서 제공된다. 2.3 μm 두께의 폴리이미드 층(HD 마이크로시스템들로부터의 PI2555)이 3500 rpm으로 스핀 코팅함으로써 금속 기판 상에 증착되고, 30분 동안 180 ℃에서 가열된다. Ag의 100 nm 두께의 SML 층이 폴리이미드 층 상에 증착된다.
홀들은 폴리이미드 층 내에 만들어지며 SML은 즉시 양 층들 모두를 제거하기 위해 Nd:YAG 레이저를 사용하여 패터닝된다.
OSL 및 TCL을 증착시키는 단계들은 예 1)에서와 같이 반복되며, 필수적으로 비-패터닝되지만 전원으로부터의 전기적 접속부들이 전극들에 대하여 만들어질 수 있는 영역을 정의한다.
전기적 상호접속부는 상기 상호접속부들을 형성하는 각각의 홀의 중심에 레이저 펄스들을 인가함으로써 형성된다; 상기 레이저는 광학적 정렬을 이용하여 최상부-측면으로부터(다시 말하면, 기판을 통과하지 않고) 인가되었다(그러나, 광학적 정렬 없이도 이루어질 수 있다). 상호접속부들은 매트릭스 포맷에서 1/mm로 만들어진다.
OLED는 예상되는 바와 같이 매우 높은 균질성을 가지도록 동작한다. 이러한 매우 단순화된 방법을 통해, 임의의 마스크 또는 리소그래픽 패터닝 단계없이 큰 영역의 발광 유기 디바이스를 만드는 것이 가능하다.
유기 광전지 디바이스
유기 광전지 디바이스는 하나의, 큰 영역의 유기 태양 전지의 형태로 만들어진다. 100 mm x 100 mm의 측면 치수들을 가지는 0.8 mm 두께의 스테인리스 강판이 기판으로서 제공된다. 위에서 설명된 바와 같이 패터닝된 비-도전성 폴리이미드 층이 증착된다. 폴리이미드 층은 홀들의 매트릭스로서 기판을 노출시키기 위해 패터닝된다. 상기 매트릭스의 행 및 열들 간의 간격은 20 mm이며, 각각의 홀은 1 mm의 직경을 가진다. Ag의 100 nm 두께의 SML 층은 폴리이미드 층 상에 증착된다.
주파수가 2배가 된 Nd:YAG 레이저는 홀들 내에 있는 SML 및 절연층을 제거하기 위해 사용되며, 기판을 노출시킨다. 대안적으로, 감광성 폴리이미드 층 또는 부가적인 포토레지스트는, 비록 복잡도를 증가시키기는 하지만, SML을 패터닝하기 위해 사용될 수 있다.
다음의 층이 OSL로서 증착되었다:
- 10nm 두께의 5%(몰) p-도핑된(Cu-프탈로시아닌) CuPc 층이 ITO 위에 쉐도우 마스크를 통해 증착되었다;
- 10nm 도핑되지 않은 CuPc 층이 도핑된 CuPc 층 위에 증착되었다;
- 풀러린 C60 및 CuPc의 30nm 두께의 혼합된 층이 2(C60):1(CuPu)의 몰비로 증착되었다;
- 40nm 두께의 C60이 혼합된 층의 최상부에 증착되었다;
- 10nm BPhen (4,7-디페닐-1,10-페난트롤린) 층이 C60층의 최상부에 증착되었다.
20nm의 은이 TCL로서 증착되었다.
전기적 상호접속부는 각각의 홀 상에서 3 개의 인접한 상호접속부들을 형성하는 외부 홀들의 중심에 레이저 펄스들을 가함으로써 형성되었다; 레이저는 최상부측으로부터 인가되었다(즉, 기판을 관통하지 않음). 이 예에서 사용된 레이저는 1064nm에서 동작하는 펄스형 Nd:YAG 레이저였다.
이 디바이스는 특징적인 큰 직렬 저항을 갖는 I-V 곡선을 보였다. 실험적인 특성화 이후에, 전기적 상호접속부가, 직렬 저항을 상당히 낮추면서, 모든 다른 홀들에 만들어졌다(매트릭스-직교 그리드- 포맷으로). 도 6은 이러한 디바이스의 기하구조를 도시한다. 단락 회로 전류는 100% 이상 개선된다.
이어서, 직렬의 상호접속부들을 포함하는 유기 전자 디바이스들의 추가적인 바람직한 실시예들이 기재된다. 도 7 내지 도 13이 참조된다.
화살표들은 디바이스가 유기 발광 디바이스인 경우에 광이 방사되는 방향을 나타냈고, 이러한 화살표들은 디바이스의 모드를 도시하기 위해 사용된다: 디바이스가 최상부 방사(흡수)하고 있는 경우, 최하부 방사(흡수)하고 있는 경우, 또는 완전히 투과성인 경우.
도 7a는 종래 기술에 따라 직렬 접속된 개별 디바이스들을 포함하는 최하부 방사 유기 발광 디바이스를 도시한다. 도 7a는 투과성 최하부 전극(71a), 적어도 하나의 유기 반도체 층(72a), 및 반사형 최상부 전극(73a)을 포함하는, 투과성 기판(70a) 위의 적층된 구조를 도시한다. 적어도 하나의 유기 반도체 층(72a) 및 최상부 전극(73a)은 예를 들어 쉐도우 마스크들 또는 잉크-젯 프린팅에 의해 직접 패터닝될 필요가 있다. 화살표들은 디바이스가 OLED인 경우에 광이 방사되는 방향을 표시했고, 상기 방향은 광전지 디바이스에 대한 광의 흡수와 대향된다.
도 7b는 기판(70b)의 위에 사전-패터닝된 최하부 전극(71b) 및 전기적으로 절연된 분리기(75b)를 포함하는 최하부 발광 디바이스를 도시한다. 유기 층(들)(72b) 및 최상부 전극(73b)이 쉐도우 마스크들 없이 생성된다. 개별 디바이스들의 분리는 층들의 증착 동안 전기적으로 절연된 분리기들(75b)에 의해 제공된다. 전기적 최상부-전극-최하부-전극 접속부라고도 지칭되는 직렬 전기 상호접속부(74b)가 레이저 프로세스에 의해 만들어진다.
도 8은 기판(80) 위에 최하부 전극(81), 및 최하부 전극(81) 및 최상부 전극(83) 사이의 적어도 하나의 유기 반도체 층(82)을 포함하는 적층된 구조를 갖는 최상부 발광 디바이스(또는 최상부 흡수 광전 디바이스)를 도시하며, 여기서 최상부 전극(83)은 투과성이고 기판(80) 및/또는 최하부 전극(81)은 반사성이다. 개별 디바이스들의 분리는 층들의 증착 동안 전기적 절연 분리기들(85)에 의해 제공된다. 직렬의 전기 상호접속부(84)는 레이저에 의해 이루어진다.
도 9는 전극들(91 및 93) 사이에 있는 적어도 하나의 유기 반도체 층(92)을 갖는 투과성 디바이스를 도시하며, 최상부 전극(93), 최하부 전극(91), 및 기판(90)은 투과성이다. 절연 분리기(95) 및 직렬의 전기 상호접속부(94)는 개별 디바이스들의 직렬 접속을 제공한다(i+1, i, i-1,...).
도 10은 직렬(열...,i+1, i, i-1) 접속된 개별 디바이스들의 어레이를 도시하고, 열들이 병렬(행들)로 접속된다. 도 10은 패터닝된 최하부 전극들(101), 절연 분리기(102), 및 전기 상호접속(104)을 연속하여 도시한다. 검정 라인들(104)은 레이저가 인가되는 장소를 도시하고, 명백히 전기 상호접속부는 최상부 및 최하부 전극들이 제공되는 장소에만 형성된다. 열들은 도전성 층들(105 및 106)에 의해 병렬로 접속될 수 있다. 대안적으로, 상기 열(column)들은 그룹들로 또는 개별적으로 구동될 수 있다. 대안적으로 또는 부가하여, 최하부 전극들을 형성하는 층은 인접한 열들 사이에서 연속적으로 패터닝될 수 있다. 행의 최하부 전극들은 선택적으로 단일 층들(예를 들어, 스트라이프들)로 만들어질 수 있다. 최상부 전극을 또한 제공하는 층(103)은 (명확성을 이유로) 단지 부분적으로 도시된다.
층(106)은 유기 층들의 증착 이전에 최상부 상에 최하부 전극들과 전기적으로 접촉하여 제공된다. 대안적으로 또는 선택적으로, 전기적 상호접속부(107)는 도전성 층(106)과 최하부 전극들 간의 상호접속을 제공하기 위해 사용될 수 있다. 다른 변형들이 이루어질 수 있고, 예를 들어, 도전성 층(106)은 최하부 전극들과 중첩하지 않고, 최상부 전극들을 형성하는 최상부 도전성 층, 플러스 요구된 전기적 상호접속부는 필수적인 전기 경로를 제공한다. 동일한 생각이 도전성 층(105)에 그리고 다른 실시예들에 적용될 수 있다. 도전성 층(105)은 선택적으로 최상부 전극 층의 확장일 수 있고, 유기 층 위에 제공될 수 있다(이것은 또한 다른 실시예들로 적용된다).
도 11은 직렬(열...., i-1, i, i+1) 접속된 개별 디바이스들의 어레이를 보여주고, 상기 열들은 병렬(행들)로 접속된다. 도 11은 패터닝된 최하부 전극들(111), 절연 분리기(112), 및 직렬의 전기적 상호접속부(114)를 보여준다. 상기 열들은 도전성 층들(115 및 116)에 의해 병렬로 접속될 수 있다. 최상부 전극을 또한 제공하는 층(113)은 (명확성을 이유로) 단지 부분적으로 도시된다. 이러한 실시예에서, 절연 분리기(112)는 영역들(112 및 117)에서 패터닝되고, (열들에 평행한) 영역들(117)은 방사 영역들을 정의하기 위해 사용된다. 대안적으로 또는 부가적으로, 최하부 전극들(111)을 형성하는 층은 인접한 열들 사이에서 연속적으로 패터닝될 수 있다. 행의 최하부 전극들(111)은 선택적으로 단일 층(예를 들어, 스트라이프)일 수 있다.
도 12는 기판(120), 최하부 전극(121), 적어도 하나의 유기 층(122), 및 최상부 전극(123)을 포함하는 적층 구조를 보여준다. 절연 분리기(125)는 적어도 하나의 유기 층(122)과 최상부 전극(123)을 2개의 영역들로 분리하기 위해 사용된다. 절연 분리기(125)는 우선적으로 원뿔형(버섯형) 포맷을 갖는다. 이것은 상이한 에칭 속도로 2개의 포토레지스트로부터 절연 분리기(125)를 구성함으로써 실현될 수 있다(최하부 파트는 더 높은 에칭 속도를 가져야 한다).
도 13은 본 발명의 모든 실시예들에 대해 사용될 수 있는 전기적 상호접속부를 위한 모드를 보여준다. 도 13은 기판(130), 최하부 전극(131), 적어도 하나의 유기 층(132), 및 최상부 전극(133)을 포함하는 적층 구조를 보여준다. 전기적 상호접속은 항상 폐쇄된 OSL을 통해 행해진다. 의미하자면, OSL은 폐쇄된 층으로서 형성되고 IC는 OSL을 통해 2개의 대향 전극들의 로컬 접속을 제공한다. 전술한 바와 같이 레이저 방법에 의해 전기적 상호접속부를 제조한 이후에, 최상부 전극은 최하부 전극에 직접 접촉해 있다. 최상부 전극을 형성하는 층은 도 13에 도시된 바와 같이 반드시 인터럽트되어야 할 필요는 없다.
이하의 추가 실시예들은 디바이스 예들을 참조하여 기술된다.
유기 발광 디바이스 예들
이하의 용어들이 사용된다: 스피로(Spiro)-TTB - 옥탑-토릴-9,9'-스피로비[플루오렌]-2,2',7,7'-테트라아민-2,2',7,7'-테트라키스(N,N-디-p-메틸페닐아미노)-9,9'-스피로비플루오렌(octap-tolyl-9,9'-spirobi[fluorene]-2,2',7,7'-tetraamine-2,2',7,7'-tetrakis(N,N-di-p-methylphenylamino)-9,9'-spirobifluorene, F4TCNQ - 2,3,5,6-테트라플루오르-7,7,8,8-테트라시아노키노디메탄(2,3,5,6-Tetrafluor-7,7,8,8-tetracyanochinodimethan), 스피로-TAD - 2,2',7,7'-테트라키스(N,N-디페닐아미노)-9,9'-스피로비플루오렌(2,2',7,7'-Tetrakis(N,N-diphenylamino)-9,9'-spirobifluorene, Ir(ppy)3 - 트리스(2-페닐피리딘)이리듐(tris(2-phenylpyridine) iridium), TPBI - 1,3,5-트리스(1-페닐-1H-벤지미다졸-2-일)벤젠(1,3,5-Tris(1-phenyl-1H-benzimidazol-2-yl)benzene, 및 BPhen - 2,9-비스(나프탈렌-2-일)-4,7-디페닐-1,10-페난트롤린(2,9-Bis(naphthalen-2-yl)-4,7-diphenyl-1,10-phenanthroline.
100 mm × 100 mm의 측면 치수들을 가진 0.8 mm 두께의 유리 기판이 기판으로서 제공되었다. 유리 기판은 상기 디바이스에 전력을 공급하기 위해 사용되는 기판의 에지(A)로의 연장선을 갖는 첫 번째 스트라이프를 제외하고, 80 mm × 9.5 mm의 측면 치수들을 가지면서 500 ㎛만큼 이격된 8개의 스트라이프들로 패터닝된, 사전-패터닝된 ITO 층을 포함한다.
패터닝된 비-도전성 층은 전술한 바와 같이 증착되었다. 절연 분리기들은 각각의 패터닝된 ITO 스트라이프의 하나의 에지로부터 300 ㎛ 떨어져 제공된다. 절연 분리기와 에지 사이의 300 ㎛의 영역은 최상부-전극-최하부-전극 접속을 위해 사용된다. 절연 분리기들은 82 mm의 길이를 가진 7개의 라인들로서 제공된다.
유기 반도체 층들의 스택은 상기 디바이스에 전력을 공급하기 위해 사용되는 기판의 에지로의 연장선을 갖는 첫 번째 스트라이프를 제외하고, ITO 스트라이프들을 완전히 커버하는 82 mm × 82 mm의 영역 위에 VTE에 의해 증착되었다. 유기 층들의 스택은 다음 층들로 만들어졌다:
- 홀 전달 층: F4TCNQ의 2mol%로 p-도핑된 78 nm의 Spiro-TTB
- 전자 전달 층: 10 nm의 Spiro-TAD
- 이미터 층 1, Ir(ppy)3의 5mol%로 도핑된 10nm의 Spiro-TAD
- 이미터 층 2, Ir(ppy)3의 9mol%로 도핑된 10nm의 TPBI
- 전자 전달 층, 10nm의 BPhen, 및
- 전자 전달층, Cs로 도핑된 30nm의 BPhen(몰 비 1:1)
100 nm Al의 최상부 전극은 ITO 스트라이프들을 오버랩하고, 에지(A)의 반대편에 위치한 기판의 에지까지 연장되며, 외부 전자 공급 층을 제공하는, 80 mm x 90 mm 영역에 걸쳐 증착되었다.
최상부 전극은 원하는 위치들 상에 개별 디바이스들을 전기적으로 절연시키는 절연 분리기들에 의해 인터럽트 되었다.
디바이스는 유리 기판에 접착된 강성 유리 캡슐화 커버를 사용하여 캡슐화되었다; 캡슐화부는 또한 산소 및 수분 게터(getter)를 포함한다.
전기 최상부-전극-최하부-전극 접속은 절연 분리기 및 ITO 스트라이프들의 에지 사이에 7개의 행들을 형성하고, 직렬로 전기 접속부를 형성하는 ITO 스트라이프들의 에지 상에 레이저 펄스들을 인가함으로써 형성되었다. 이러한 예에서 사용되는 레이저는 1064 nm에서 동작하는 펄스형 Nd:YAG 레이저였다. 레이저 프로세싱은 공중(air)에서 이뤄졌는데, 왜냐하면 디바이스가 캡슐화되었기 때문이다. 이는 캡슐화 이전에 불활성 분위기에서 이뤄질 수도 있지만, 이는 프로세스 복잡성을 증가시킬 수 있다.
레이저 펄스들이 캡슐화부를 통해 적용되지만, 기판을 통해 적용될 수도 있다.
직렬로 접속된 8개의 단일 발광 다이오드들을 갖는 유기 발광 디바이스가 예상대로 작동하였다.
전술한 예는 반복되었고, 절연 분리기가 ITO 스트라이프의 에지의 100 ㎛ 거리에 제공되었다. 전기 상호접속부는 이러한 100 ㎛ 폭 및 80nm 길이 영역 상에 형성되었다. 이러한 방법을 사용하는 경우, 프로세스가 매우 간소화될 뿐만 아니라, 접속 영역이 최소화될 수 있다. 작게는 100 ㎛의 ITO 스트라이프들 사이의 갭들이 사용될 수 있고, 이는 총 데드 영역(dead area)(발광이 아니라 접속을 위해 사용되는 영역)을 300 ㎛ 미만으로 감소시킨다.
유기 광전지 디바이스
100 mm x 100 mm의 측면 치수들을 가지며, 0.8mm의 두께를 가지는 유리 기판이 기판으로서 제공되었다. 유리 기판은 80 mm x 9.5 mm의 측면 치수들을 가지고, 디바이스로 전원을 공급하는데 사용되는 기판의 에지 (A)로 연장되는 제 1 스트라이프를 제외하고 500㎛만큼 이격된, 8개의 스트라이프들로 패터닝된 사전-패터닝된 ITO 층을 포함한다.
2.3㎛ 두께의 감광성 폴리이미드 층(HD 마이크로시스템들로부터의 HD-8820)이 스핀 코팅에 의해 기판 위에 증착되었다. 폴리이미드 층은 3분간 120℃로 가열된다; 이중 절연 분리기(500㎛만큼 이격되며, 병렬로 배치된 2개의 절연 분리기들)가 폴리이미드 층을 50초 동안 광 패턴에 노출시키고, 120초 동안 현상하고, 30분 동안 180℃에서 가열함으로써 정의된다. 이중 절연 분리기들이 패터닝된 ITO 스트라이프 하나의 에지에서 500㎛ 이격되어 제공된다. 이중 절연 분리기 및 상기 가장자리 사이의 500㎛의 영역은 직렬 전기 상호접속부 접속을 위해 사용된다. 이중 절연 분리기들이 82mm의 길이를 갖는 7개의 이중 라인들로서 제공된다.
유기 반도체 층들의 스택이 디바이스로 전력을 공급하는데 사용되는 기판의 에지로 연장되는 제 1 스트라이프를 제외하고, ITO 스트라이프들을 완전히 커버하는 82 mm x 82 mm의 영역에 걸쳐 VTE에 의해 증착되었다. 유기 층들의 스택은 다음 층들로 만들어졌다:
- 10 nm 두께 5% (몰) p-도핑된 (Cu-Phthalocyanine) CuPc 층이 ITO 위 쉐도우 마스크를 통해 증착되었다;
- 10nm의 도핑되지 않은 CuPc 층이 도핑된 CuPc 층 위에 증착되었다:
- 30 nm 두께의 풀러린 C60 및 CuPc의 혼합된 층이 몰 비 2(C60):1(CuPc)로 증착되었다.
- 40 nm 두께 C60 층은 혼합 층의 최상부에 증착된다.
- 10 nm BPhen(4,7-디피에닐-1, 10-페난스로라인) 층은 C60 층의 최상부에 증착된다.
100nm Al의 최상부 전극은 80 mm x 90 mm의 영역 위에 증착되어, ITO 스트라이프들과 오버랩하며 에지 (A)와 반대인 기판의 에지까지 연장하며 외부 전기 공급층을 제공한다.
최상부 전극은 개별 디바이스들을 전기적으로 절연시키는, 원하는 위치들상의 이중 절연 분리기들에 의하여 인터럽트된다.
디바이스는 유리 기판에 접착된 경질 유리 캡슐화 커버를 사용하여 캡슐화되며, 이 캡슐화부는 또한 산소 및 습기 게터를 포함한다.
전기적 상호접속부는 ITO 스트라이프들의 에지 및 절연 분리기 사이에서 7개의 행들을 형성하는 ITO 스트라이프들의 에지상에 레이저 펄스들을 공급함으로써 형성되어, 직렬의 전기적 접속부를 형성한다. 이러한 예에서 사용된 레이저는 1064 nm에서 동작하는 펄스형 Nd:YAG 레이저이다. 레이저 프로세싱 디바이스가 캡슐화되었기 때문에 공기 중에서 수행된다. 또한 이는 캡슐화 전에 불활성 분위기로 수행될 수 있으나, 이는 프로세스 복잡도를 증가시킬 수 있다. 레이저 펄스들은 또한 기판을 통해 인가될 수 있다.
유기 광전지 디바이스는 직렬로 접속된 8개의 단일 유기 태양 전지들을 가지며 3.7 V의 전체 개방 회로 전압을 전달하는 것으로 예상대로 동작한다.
다른 레이저들이 또한 테스트되며, 각각의 상이한 레이저에 대한 파라미터들은 상호접속부를 제공하기 위하여 용이하게 조절될 수 있다.
상세한 설명, 청구범위 및 도면들 중 적어도 하나에 개시된 특징들은 단독으로 또는 다양한 조합으로 취해지는 다양한 실시예들로 본 발명을 인식하기 위한 자료일 수 있다.
Claims (19)
- 유기 전자 디바이스에서 전기 상호접속부를 형성하기 위한 방법으로서,
제 1 도전성 층을 제공하는 단계;
상기 제 1 도전성 층 위에 유기 반도체 층을 증착하는 단계;
상기 유기 반도체 층 위에 제 2 도전성 층을 증착하는 단계; 및
레이저 광을 접속 영역 내에 조사함으로써 상기 유기 반도체 층을 통해 상기 제 1 도전성 층과 상기 제 2 도전성 층을 전기적으로 상호접속시킴으로써 상기 접속 영역 내에서 상기 제 1 도전성 층 및 상기 제 2 도전성 층 사이에 전기 단락부를 형성하는 단계
를 포함하고,
상기 전기 상호접속부를 형성하기 위한 방법은 유기 광-전자 다이오드로서 상기 전자 디바이스를 형성하는 단계를 더 포함하고, 상기 전자 디바이스를 형성하는 단계는,
기판을 제공하는 단계,
상기 제 1 도전성 층을 제공하는 단계에 의해, 상기 기판 위에 도전성 물질로 만들어진 도전성 구조물을 제조하는 단계 ― 상기 도전성 구조물은 최하부 전극을 제공하는 영역 A 및 최상부 전극에 대한 피드(feed) 접촉부를 제공하는 영역 B를 포함하고, 상기 영역들 A 및 B는 서로 전기적으로 분리됨 ―,
상기 유기 반도체 층 위에 상기 제 2 도전성 층을 증착하는 단계에 의해 상기 최상부 전극을 제공하는 단계, 및
레이저 광을 상기 접속 영역 내에 조사함으로써 상기 유기 반도체 층을 통하여 상기 최상부 전극과 상기 피드 접촉부를 전기적으로 상호접속시킴으로써 상기 접속 영역 내에서 상기 최상부 전극 및 상기 피드 접촉부 사이에 전기 단락부를 형성하는 단계
를 포함하는,
전기 상호접속부를 형성하기 위한 방법. - 제 1 항에 있어서,
제 1 금속 층으로서 상기 제 1 도전성 층을 제공하는 단계; 및
제 2 금속 층으로서 상기 제 2 도전성 층을 증착하는 단계
중 적어도 하나를 더 포함하는,
전기 상호접속부를 형성하기 위한 방법. - 삭제
- 제 1 항에 있어서,
상기 도전성 구조물을 제조하는 단계는,
상기 기판 위에 금속 층을 제조하는 단계, 및
상기 금속 층 위에 패터닝된 절연 층을 제조하는 단계
를 포함하는,
전기 상호접속부를 형성하기 위한 방법. - 제 1 항에 있어서,
상기 전기 상호접속부를 형성하기 위한 방법은 상기 기판 위에 패터닝된 절연 층을 제조하는 단계를 더 포함하는,
전기 상호접속부를 형성하기 위한 방법. - 제 5 항에 있어서,
상기 도전성 구조물을 제조하는 단계는,
상기 기판 위에 금속 층을 증착하는 단계, 및
상기 금속 층을 패터닝하는 단계
를 포함하는,
전기 상호접속부를 형성하기 위한 방법. - 제 6 항에 있어서,
상기 패터닝된 절연 층을 제조하는 단계 및/또는 상기 금속 층을 패터닝하는 단계는 레이저 제거(ablation)에 의한 층을 제거하는 단계를 포함하는,
전기 상호접속부를 형성하기 위한 방법. - 제 1 항에 있어서,
상기 도전성 구조물을 제조하는 단계는,
상기 기판 위에 포토레지스트 물질의 층을 증착하는 단계,
상기 포토레지스트 층 위에 금속 층을 증착하는 단계, 및
상기 포토레지스트 물질을 부분적으로 제거함으로써 상기 금속 층을 패터닝하는 단계
를 포함하는,
전기 상호접속부를 형성하기 위한 방법. - 제 1 항에 있어서,
상기 도전성 구조물을 제조하는 단계는 금속 기판에 의해 상기 제 2 도전성 층을 제공하는 단계를 포함하는,
전기 상호접속부를 형성하기 위한 방법. - 제 1 항에 있어서,
상기 전기 상호접속부를 형성하기 위한 방법은,
상기 유기 광-전자 다이오드를 캡슐화(encapsulation)하는 단계, 및
상기 유기 광-전자 다이오드를 캡슐화하는 단계 이전에 또는 이후에 레이저 광의 조사에 의해 상기 최상부 전극 및 상기 피드 접촉부 사이에 상기 전기 단락부를 형성하는 단계
를 더 포함하는,
전기 상호접속부를 형성하기 위한 방법. - 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP09015017.8 | 2009-12-03 | ||
| EP09015017.8A EP2333859B1 (en) | 2009-12-03 | 2009-12-03 | A method for forming an organic light emitting diode |
| EP10000927.3A EP2355199B1 (en) | 2010-01-29 | 2010-01-29 | A method for producing an organic light emitting device |
| EP10000927.3 | 2010-01-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110063372A KR20110063372A (ko) | 2011-06-10 |
| KR101742114B1 true KR101742114B1 (ko) | 2017-05-31 |
Family
ID=44287879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100122581A KR101742114B1 (ko) | 2009-12-03 | 2010-12-03 | 유기 광-전자 디바이스에 전기 상호접속부를 형성하기 위한 방법, 유기 광-전자 디바이스를 형성하기 위한 방법, 및 유기 발광 디바이스 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2011124231A (ko) |
| KR (1) | KR101742114B1 (ko) |
| CN (1) | CN102136549B (ko) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012072271A1 (en) * | 2010-12-03 | 2012-06-07 | Novaled Ag | Method for forming an electrical interconnection in an organic photovoltaic device and an organic photovoltaic device made by the same |
| TWI565119B (zh) | 2011-05-27 | 2017-01-01 | 半導體能源研究所股份有限公司 | 發光裝置的製造方法及發光裝置 |
| DE102012219712A1 (de) * | 2012-10-29 | 2014-04-30 | Tridonic Dresden Gmbh & Co. Kg | Leuchtmodul mit optimierter Kontaktierung |
| WO2015092397A1 (en) * | 2013-12-17 | 2015-06-25 | Isis Innovation Limited | Photovoltaic device comprising a metal halide perovskite and a passivating agent |
| KR102259399B1 (ko) | 2017-06-30 | 2021-05-31 | 코오롱인더스트리 주식회사 | 유기태양전지의 제조방법 및 그에 의하여 제조된 유기태양전지 |
| CN107492600B (zh) * | 2017-08-11 | 2019-11-19 | 京东方科技集团股份有限公司 | 显示面板、显示面板的制造方法和显示装置 |
| EP3462511B1 (en) * | 2017-09-28 | 2021-11-24 | Univ Paris XIII Paris-Nord Villetaneuse | Micro organic opto-electronic device configured for high current density |
| CN113063706B (zh) * | 2021-03-30 | 2022-03-01 | 重庆大学 | 一种液体电介质载流子平均迁移率的测量装置及方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002508107A (ja) * | 1997-03-11 | 2002-03-12 | ジィ、オハイオ、ステイト、ユニバーシティー、リサーチ、ファンデーション | 色可変バイポーラ／ａｃ発光素子 |
| JP2008071621A (ja) * | 2006-09-14 | 2008-03-27 | Pioneer Electronic Corp | 導電体膜接続構造及びその作製方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100584134C (zh) * | 1998-04-08 | 2010-01-20 | 出光兴产株式会社 | 有机场致发光元件 |
| JP3266573B2 (ja) * | 1998-04-08 | 2002-03-18 | 出光興産株式会社 | 有機エレクトロルミネッセンス素子 |
| US6693296B1 (en) * | 2002-08-07 | 2004-02-17 | Eastman Kodak Company | OLED apparatus including a series of OLED devices |
| US6995035B2 (en) * | 2003-06-16 | 2006-02-07 | Eastman Kodak Company | Method of making a top-emitting OLED device having improved power distribution |
| DE102004024461A1 (de) * | 2004-05-14 | 2005-12-01 | Konarka Technologies, Inc., Lowell | Vorrichtung und Verfahren zur Herstellung eines elektronischen Bauelements mit zumindest einer aktiven organischen Schicht |
| JP2005339971A (ja) * | 2004-05-26 | 2005-12-08 | Nippon Seiki Co Ltd | 有機ｅｌパネル |
| JP2006286493A (ja) * | 2005-04-04 | 2006-10-19 | Sony Corp | 表示素子、表示装置および表示素子の製造方法 |
| EP1905107B1 (en) * | 2005-06-30 | 2009-09-30 | Koninklijke Philips Electronics N.V. | Organic based device and method for manufacture thereof |
| JP4356899B2 (ja) * | 2007-03-15 | 2009-11-04 | 財団法人山形県産業技術振興機構 | 有機ｅｌ発光装置およびその製造方法 |
| JP2009266451A (ja) * | 2008-04-23 | 2009-11-12 | Sony Corp | 表示装置の製造方法および転写基板 |
| JP2009283396A (ja) * | 2008-05-26 | 2009-12-03 | Canon Inc | 有機ｅｌ表示装置の製造方法 |
| KR101460653B1 (ko) * | 2008-07-23 | 2014-11-12 | 삼성디스플레이 주식회사 | 유기발광 표시장치 및 이의 제조 방법 |
-
2010
- 2010-12-03 CN CN201010579211.7A patent/CN102136549B/zh active Active
- 2010-12-03 JP JP2010270603A patent/JP2011124231A/ja active Pending
- 2010-12-03 KR KR1020100122581A patent/KR101742114B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002508107A (ja) * | 1997-03-11 | 2002-03-12 | ジィ、オハイオ、ステイト、ユニバーシティー、リサーチ、ファンデーション | 色可変バイポーラ／ａｃ発光素子 |
| JP2008071621A (ja) * | 2006-09-14 | 2008-03-27 | Pioneer Electronic Corp | 導電体膜接続構造及びその作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102136549A (zh) | 2011-07-27 |
| KR20110063372A (ko) | 2011-06-10 |
| CN102136549B (zh) | 2016-03-09 |
| JP2011124231A (ja) | 2011-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101742114B1 (ko) | 유기 광-전자 디바이스에 전기 상호접속부를 형성하기 위한 방법, 유기 광-전자 디바이스를 형성하기 위한 방법, 및 유기 발광 디바이스 | |
| EP1573816B1 (en) | Method of preparing electrically connected optoelectronic devices | |
| JP5485207B2 (ja) | 有機電子デバイスにおける欠陥の影響を軽減する電極 | |
| EP2355199B1 (en) | A method for producing an organic light emitting device | |
| Friend et al. | Polymer diodes | |
| JP5142715B2 (ja) | 有機光−電子装置用積層相互接続 | |
| KR100540416B1 (ko) | 유기 발광 표시 장치 | |
| EP1432050B1 (en) | Large organic devices and methods of fabricating large organic devices | |
| US6815141B2 (en) | Organic Led display panel production method, organic Led display panel produced by the method, and base film and substrate for use in the method | |
| KR101295988B1 (ko) | 스택형 유기 전자 발광 장치 | |
| US8829506B2 (en) | Optoelectronic device having an embedded electrode | |
| US20070087469A1 (en) | Particulate for organic and inorganic light active devices and methods for fabricating the same | |
| CN102144314A (zh) | 用于制造发射辐射的有机器件的方法以及发射辐射的有机器件 | |
| KR101608553B1 (ko) | 집적된 봉지를 갖는 전자 소자 | |
| EP2333859B1 (en) | A method for forming an organic light emitting diode | |
| KR20090121314A (ko) | 유기 전기 발광 반도체 소자 및 유기 전기 발광 반도체 소자의 수리 방법 | |
| US7329986B2 (en) | Electroluminescent displays and method of fabrication | |
| WO2003073526A2 (en) | Method for preparing light emitting devices | |
| JP2012079484A (ja) | 有機エレクトロルミネッセンス素子及びその製造方法 | |
| KR20140019549A (ko) | 유기발광장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |