KR101739332B1 - 복합 시트 및 적층 세라믹 전자부품 및 그 제조방법 - Google Patents

Abstract

도체막과 세라믹 그린시트의 밀착성을 높여, 적층 어긋남을 해소할 수 있는 복합 시트를 제공한다.
긴 길이방향을 가지는 세라믹 그린시트(13)와, 상기 세라믹 그린시트(13)상에 인쇄된 도체막(14)을 포함하고, 상기 도체막(14)이, 상기 긴 길이방향으로 연장되는 긴 길이방향과, 긴 길이방향과 직교하는 짧은 길이방향을 가지는 형상을 가지며, 상기 도체막(14)에 있어서, 상기 긴 길이방향으로 연장되는 열을 이루도록, 긴 길이방향을 따라 분산 배치되어 있으면서 나머지 부분(14a)과는 두께가 다른 복수의 두께 상이 영역(14b)이 마련되어 있는 복합 시트(11).

Description

복합 시트 및 적층 세라믹 전자부품 및 그 제조방법{COMPOSITE SHEET, MULTILAYER CERAMIC ELECTRONIC COMPONENT, AND METHOD FOR MANUFACTURING THE MULTILAYER CERAMIC ELECTRONIC COMPONENT}

본 발명은 세라믹 그린시트상에 도체막이 인쇄되어 있는 복합 시트, 및 상기 복합 시트를 사용하여 구성된 적층 세라믹 전자부품 및 그 제조방법에 관한 것이다.

종래, 적층 세라믹 콘덴서 등의 적층 세라믹 전자부품의 제조시에는, 세라믹 그린시트상에 내부전극을 인쇄하고 있었다. 그 후 내부전극이 인쇄된 세라믹 그린시트, 즉 복합 시트를 적층하고 있었다. 적층 세라믹 전자부품의 소형화에 수반하여, 세라믹 그린시트나 내부전극의 적층수가 증대해 오고 있다. 그 때문에, 적층에 장시간을 요해 오고 있다. 적층 시간을 단축하면 층간의 밀착력이 낮아진다. 층간의 밀착력이 낮아지면, 적층 공정에 있어서 적층 어긋남이 생기기 쉬워진다.

하기의 특허문헌 1에는, 내부전극 끝가장자리 부분에, 두께방향으로 돌출된 새들(saddle)부를 마련한 적층 세라믹 전자부품이 개시되어 있다. 새들부끼리가 두께방향으로 겹치지 않도록 복수의 내부전극이 적층되어 있다. 그것에 의해, 디라미네이션(delamination)의 억제가 도모되고 있다.

WO2011/071143

특허문헌 1에 기재된 바와 같이, 내부전극에 새들부를 마련한 구조에서는, 디라미네이션의 발생을 억제하면서, 내부전극 끝가장자리 부분에 있어서의 내부전극과 세라믹 그린시트의 밀착력을 높일 수 있다. 따라서, 상기 적층 어긋남을 억제할 수 있을 것으로 생각된다.

그러나 적층 세라믹 전자부품의 보다 한층의 소형화에 수반하여, 내부전극과 세라믹 그린시트의 밀착력을 보다 한층 높이는 것이 요구되고 있다.

본 발명의 목적은, 도체막과 세라믹 그린시트의 밀착력을 보다 한층 높여, 적층 어긋남을 효과적으로 방지할 수 있는 복합 시트를 제공하는 것에 있다. 본 발명의 다른 목적은 세라믹층과 내부전극의 밀착성이 높아져 있는 적층 세라믹 전자부품 및 그 제조방법을 제공하는 것에 있다.

본 발명에 따른 복합 시트는 긴 길이방향을 가지는 세라믹 그린시트와, 상기 세라믹 그린시트상에 인쇄된 도체막을 포함하고, 상기 도체막에 있어서, 상기 긴 길이방향으로 연장되는 열을 이루도록, 긴 길이방향을 따라 분산 배치되어 있으면서 나머지 부분과 두께가 다른 복수의 두께 상이 영역(thickness-varied region)이 마련되어 있다.

본 발명에 따른 복합 시트의 어느 특정 국면에서는, 평면으로 본 경우, 상기 두께 상이 영역이 도트상의 형상을 가진다.

본 발명에 따른 복합 시트의 다른 특정 국면에서는, 복수의 상기 두께 상이 영역이 복수의 상기 열을 구성하도록 마련되어 있다.

본 발명에 따른 복합 시트의 다른 특정 국면에서는, 상기 두께 상이 영역이 나머지 부분보다도 두께가 얇은 얇은 영역이다.

본 발명에 따른 복합 시트의 다른 특정 국면에서는, 상기 두께 상이 영역이 나머지 부분보다도 두께가 두꺼운 두꺼운 영역이다.

본 발명에 따른 복합 시트의 또 다른 특정 국면에서는, 상기 두꺼운 영역 내에 상기 두꺼운 영역보다도 두께가 얇은 중앙 얇은 영역이 마련되어 있다.

본 발명에 따른 적층 세라믹 전자부품은 세라믹 소결체와, 상기 세라믹 소결체 내에 있어서, 세라믹층을 통해 서로 겹치도록 배치된 복수의 내부전극을 포함하고, 상기 내부전극이 긴 길이방향과, 긴 길이방향과 직교하는 짧은 길이방향을 가지는 평면 형상을 가지고, 상기 내부전극이, 상기 긴 길이방향으로 연장되는 열을 구성하도록 분산 배치되어 있으면서 나머지 부분에 비해 밀도가 다른 복수의 밀도 상이 영역(density varied region)을 가진다.

본 발명에 따른 적층 세라믹 전자부품의 어느 특정 국면에서는, 상기 밀도 상이 영역이 평면으로 본 경우 도트상의 형상을 가진다.

본 발명에 따른 적층 세라믹 전자부품의 다른 특정 국면에서는, 복수의 상기 밀도 상이 영역이 복수의 상기 열을 구성하도록 마련되어 있다.

본 발명에 따른 적층 세라믹 전자부품의 또 다른 특정 국면에서는, 상기 밀도 상이 영역이 나머지 부분보다도 밀도가 낮은 저밀도 영역이다.

본 발명에 따른 적층 세라믹 전자부품의 또 다른 특정 국면에서는, 상기 밀도 상이 영역이 나머지 부분보다도 밀도가 높은 고밀도 영역이다.

본 발명에 따른 적층 세라믹 전자부품의 다른 특정 국면에서는, 상기 고밀도 영역 내에, 상기 고밀도 영역보다도 밀도가 낮은 중앙 저밀도 영역이 마련되어 있다.

본 발명에 따른 적층 세라믹 전자부품의 또 다른 특정 국면에서는, 적층 세라믹 콘덴서로서의 적층 세라믹 전자부품이 제공된다.

본 발명에 따른 적층 세라믹 전자부품의 제조방법은, 본 발명에 따라 구성된 복합 시트를 준비하는 공정과, 복수장의 상기 복합 시트를 적층하여, 적층체를 얻는 공정과, 상기 적층체를, 개개의 적층 세라믹 전자부품 단위의 적층체로 절단하는 공정과, 개개의 적층 세라믹 전자부품 단위의 적층체를 소성하여, 도체막이 소성되어 형성된 복수의 내부전극을 가지는 세라믹 소결체를 얻는 공정을 포함한다.

본 발명에 따른 복합 시트에서는, 도체막에 복수의 두께 상이 영역이 긴 길이방향으로 연장되는 열을 이루도록 마련되어 있기 때문에, 복수장의 상기 복합 시트를 적층할 시에 적층 어긋남을 효과적으로 억제할 수 있다. 또한 도체막과 세라믹 그린시트의 밀착성을 효과적으로 높일 수 있다.

그러므로, 상기 본 발명의 복합 시트를 사용하여 본 발명의 적층 세라믹 전자부품의 제조방법을 실시함으로써, 본 발명의 적층 세라믹 전자부품을 제공할 수 있다. 본 발명의 적층 세라믹 전자부품에서는, 내부전극과 세라믹스의 밀착성이 효과적으로 높아지면서, 적층 어긋남도 생기기 어렵다.

도 1은 (a)는 본 발명의 제1의 실시형태에서 준비되는 복합 시트의 평면도이며, (b)는 도체막의 모식적 평면도이며, (c)는 도체막의 요부(要部)를 나타내는 부분 확대 단면도이다.
도 2는 (a)는 본 발명의 제1의 실시형태에서 도체막의 인쇄에 사용되는 그라비어판을 설명하기 위한 약도적 사시도이며, (b)는 상기 그라비어판의 하나의 인쇄부를 설명하기 위한 모식적 평면도이다.
도 3은 본 발명의 제1의 실시형태에서 도체막이 소성된 후의 내부전극의 구조를 설명하기 위한 모식적 확대 단면도이다.
도 4는 (a) 및 (b)는 본 발명의 제1의 실시형태의 적층 세라믹 전자부품의 제조방법에 있어서 준비되는 제1, 제2의 복합 시트를 나타내는 정면 단면도이다.
도 5는 본 발명의 제1의 실시형태에서 제작한 마더의 적층체를 나타내는 모식적 정면도이다.
도 6은 본 발명의 제1의 실시형태에서 얻어진 적층 세라믹 전자부품으로서의 적층 세라믹 콘덴서를 나타내는 정면 단면도이다.
도 7은 (a)~(c)는 그라비어판으로부터 도전 페이스트가 세라믹 그린시트에 전사되는 공정을 설명하기 위한 부분 컷어웨이(cutaway) 확대 단면도이다.
도 8은 본 발명의 다른 실시형태에 있어서, 그라비어판으로부터 도전 페이스트가 세라믹 그린시트에 전사되는 공정을 설명하기 위한 부분 컷에웨이 단면도이다.
도 9는 본 발명의 다른 실시형태에 있어서, 그라비어판으로부터 도전 페이스트가 세라믹 그린시트에 전사되는 공정을 설명하기 위한 부분 컷어웨이 단면도이다.
도 10은 본 발명의 제2의 실시형태에서 형성되는 도체막을 설명하기 위한 모식적 평면도이다.
도 11은 본 발명의 제3의 실시형태에서 형성되는 도체막을 설명하기 위한 모식적 평면도이다.
도 12는 본 발명의 제4의 실시형태에 있어서, 도체막을 얻는데 사용되는 그라비어판의 인쇄부의 형상을 나타내는 약도적 평면도이다.
도 13은 본 발명의 제5의 실시형태에 있어서, 도체막을 얻는데 사용되는 그라비어판의 인쇄부의 형상을 나타내는 약도적 평면도이다.
도 14는 본 발명의 제6의 실시형태에 있어서의 도체막의 구조를 나타내는 모식적 평면도이다.
도 15는 제6의 실시형태에 있어서, 도체막을 인쇄하는데 사용되는 그라비어판의 인쇄부를 나타내는 모식적 평면도이다.
도 16은 본 발명의 제7의 실시형태에 있어서의 도체막의 모식적 평면도이다.
도 17은 본 발명의 제8의 실시형태에 있어서의 도체막의 모식적 평면도이다.
도 18은 본 발명의 제9의 실시형태에 있어서, 도체막을 얻는데 사용되는 그라비어판의 평면도이다.

이하, 도면을 참조하면서, 본 발명의 구체적인 실시형태를 설명함으로써 본 발명을 명백하게 한다.

(제1의 실시형태)

본 발명의 제1의 실시형태는, 적층 세라믹 전자부품으로서의 적층 세라믹 콘덴서의 제조방법 및 적층 세라믹 콘덴서이다.

제1의 실시형태에서는, 도체막을 인쇄에 의해 형성하는데, 도 2(a)에 나타내는 그라비어판(1)을 사용한다. 그라비어판(1)은 도전 페이스트를 세라믹 그린시트에 그라비어 인쇄하기 위해 사용된다. 그라비어판(1)은 원통상의 형상을 가진다. 그라비어판(1)은 스테인리스 등의 적당한 금속으로 이루어진다.

그라비어판(1)의 외주면에는 복수의 셀(2)이 마련되어 있다. 이 복수의 셀(2)로부터 전사되는 도전 페이스트끼리가 연결되어, 하나의 인쇄 도형을 형성한다. 따라서, 도 2(b)에 약도적으로 나타내는 바와 같이, 하나의 인쇄 도형을 형성하는 하나의 인쇄부(3)는 복수의 셀(2)로 이루어진다.

각 셀(2)은 그라비어판(1)의 표면(1a)에 마련된 오목부이다. 서로 이웃하는 오목부간은 서로 이웃하는 셀(2)을 구획하는 제방(1b)으로서 기능한다.

또한 후술하는 바와 같이, 복수의 셀(2)은 제방에 의해 완전히 분리되어 있을 필요는 반드시 없다.

제1의 실시형태에서는, 도 4(a)에 나타내는 제1의 복합 시트(11)와, 도 4(b)에 나타내는 제2의 복합 시트(12)를 준비한다. 제1의 복합 시트(11)는 마더의 세라믹 그린시트(13)상에, 상기 그라비어판(1)을 사용하여 복수의 도체막(14)을 인쇄함으로써 얻어진다.

상기 세라믹 그린시트(13)를 구성하는 세라믹스 재료에 대해서는 특별히 한정되지 않고, BaTiO₃, CaTiO₃, SrTiO₃, CaZrO₃ 등의 주성분으로 이루어지는 유전체 세라믹스를 사용할 수 있다. 단, 적층 세라믹 전자부품으로서, 적층 세라믹 압전장치나 적층 세라믹 인덕터 등을 구성할 경우에는, 기능에 따라 압전 세라믹스나 자성체 세라믹스 등을 사용해도 된다.

복수의 도체막(14)은, 도 1(a)에 나타내는 바와 같이, 세라믹 그린시트(13)상에 있어서 매트릭스상으로 배치되어 있다.

도 4(b)에 나타내는 제2의 복합 시트(12)에 있어서도, 마더의 세라믹 그린시트(13)상에 복수의 도체막(15)이 인쇄되어 있다. 복수의 도체막(15)은 복수의 도체막(14)과 같은 재료에 의해 동일하게 구성되어 있다.

본 실시형태의 특징은 상기 도체막(14), 도체막(15)이 두께 분포를 가지는 것에 있다. 이것을 도 1(b) 및 (c)를 참조하여 도체막(14)을 대표하여 설명하기로 한다.

도체막(14)은 상술한 도 2(b)에 나타나 있는 하나의 인쇄부(3)에 의해 구성된다. 즉, 하나의 인쇄부(3) 내의 복수의 셀(2)에 도전 페이스트가 충전된다. 이 도전 페이스트가 전사되고, 서로 이어져, 하나의 도체막(14)이 형성된다.

또한 도 1(a)에 나타내는 세라믹 그린시트(13)는 장척상의 세라믹 그린시트이며, 이 긴 길이방향을 긴 길이방향(L)으로 한다. 긴 길이방향과 직교하는 방향이 폭방향(W)이다.

도 1(a)에 나타내는 바와 같이, 복합 시트(11)에서는, 복수의 도체막(14)은 상기 긴 길이방향(L) 및 폭방향(W)을 따라 매트릭스상으로 배치되어 있다. 또한 도체막(14)은 긴 길이방향과, 폭방향을 가지는 직사각형의 형상을 가진다. 도체막(14)의 긴 길이방향은 상기 긴 길이방향(L)과 같은 방향으로 되어 있다.

도 1(b)는 하나의 도체막(14)의 두께 분포를 약도적으로 나타내는 모식적 평면도이다. 도 1(b)에 있어서는, 도체막(14)의 가장 두께가 큰 영역을 크로스의 해칭(cross-hatched)으로 나타낸다. 도체막(14)에서는, 크로스 해칭으로 나타내는 제1의 영역(14a) 내에 있어서, 도트상의 복수의 제2의 영역(14b)이 마련되어 있다. 이 제2의 영역(14b)에서는, 제1의 영역(14a)보다도 두께가 얇은 얇은 부분(14d)이 중앙에 마련되어 있다. 이 얇은 부분(14d)의 바깥둘레 가장자리로부터 제1의 영역(14a)에 이르는 도넛형의 영역이 두께 변화 영역(14c)으로 되어 있다. 제2의 영역(14b)은 제1의 영역(14a)보다도 두께가 얇은 얇은 영역이며, 본 발명의 두께 상이 영역에 상당한다.

복수의 도트상의 제2의 영역(14b)은 상기 도체막(14)에 있어서 긴 길이방향을 따라 분산 배치되어 있다. 즉, 복수의 도트상의 제2의 영역(14b)이 긴 길이방향으로 연장되는 열을 이루고 있다. 그리고, 본 실시형태에서는 복수개의 열, 구체적으로는 3개의 열이 구성되어 있다. 또한 폭방향 양측에 위치하고 있는 열의 복수의 제2의 영역(14b)과, 폭방향 중앙에 위치하고 있는 열의 복수의 제2의 영역(14b)은 하운즈투스(hound's tooth)상으로 배치되어 있다.

도 1(c)는 상기 도체막(14)에 있어서의 서로 이웃하는 한 쌍의 제2의 영역(14b)이 위치하고 있는 부분을 확대하여 나타내는 부분 확대 단면도이다.

또한 도 4(a)에서는, 도체막(14)의 상기 두께 분포의 도시가 곤란하기 때문에, 두께 분포는 생략하고 있는 것을 지적해 둔다. 도 4(b)에 나타내는 도체막(15)도 상기 도체막(14)과 동일하게 두께 분포를 가진다.

본 실시형태에서는, 제1의 복합 시트(11)와 제2의 복합 시트(12)를 교대로 복수장 적층한다. 아래쪽의 제1의 복합 시트(11)의 도체막(14,14)간에 적층방향에 있어서 윗쪽의 도체막(15)이 위치하도록, 제1의 복합 시트(11)와 제2의 복합 시트(12)가 적층되어 있다.

그 후, 상하에 무지(無地)의 세라믹 그린시트를 적당한 매수 적층한다. 이렇게 하여 얻어진 적층체를 두께방향으로 압착한다. 그것에 의해, 도 5에 나타내는 마더의 적층체(16)를 얻는다.

마더의 적층체(16)에서는, 압착에 의해, 적층되어 있는 복합 시트(11,12)끼리가 강고하게 밀착된다. 특히, 도체막(14,15)이 상기 두께 분포를 가지기 때문에 밀착성을 효과적으로 높일 수 있다. 또한 복합 시트(11)와 복합 시트(12)의 적층 어긋남도 효과적으로 억제할 수 있다. 이것은 도체막(14)을 예로 들면, 상기와 같이, 두께가 다른 도트상의 제2의 영역(14b)이 마련되어 있기 때문에, 도체막(14)이, 상기 도체막(14)상에 적층되는 복합 시트(12)의 세라믹 그린시트(13)와, 압착에 의해 강고하게 밀착된다. 마찬가지로 도체막(15)에 대해서도 도체막(15)상에 적층되는 복합 시트(11)의 세라믹 그린시트(13,13)와 강고하게 밀착되게 된다. 따라서, 도체막(14,15)과 세라믹 그린시트(13)의 밀착력을 높일 수 있는 동시에, 적층시의 적층방향과 직교하는 방향의 위치 어긋남, 즉 적층 어긋남도 효과적으로 억제할 수 있다.

상기와 같은 두께 분포를 가지는 도체막(14,15)의 형성방법에 대해서는 후에 상세히 기술하기로 한다.

다음으로, 도 5의 파선 B로 나타내는 바와 같이, 마더의 적층체(16)를 두께방향으로 절단하여, 개개의 적층 세라믹 콘덴서 단위의 적층체를 얻는다. 이 개개의 적층 세라믹 콘덴서 단위의 적층체를 소성한다. 그것에 의해, 도 6에 나타내는 세라믹 소결체(17)를 얻는다.

세라믹 소결체(17)에 있어서는, 제1의 내부전극(14A)과, 제2의 내부전극(15A)이 교대로 세라믹층을 통해 적층되어 있다. 제1의 내부전극(14A)은 제1의 도체막(14)이 분할되어 형성되어 있다. 제2의 내부전극(15A)은 제2의 도체막(15)이 분할되어 형성되어 있다.

복수의 제1의 내부전극(14A)은 제1의 단면(17a)에 인출되어 있다. 복수의 제2의 내부전극(15A)은 제1의 단면(17a)과는 반대측의 제2의 단면(17b)에 인출되어 있다. 제1, 제2의 단면(17a,17b)을 덮도록 제1, 제2의 외부전극(18,19)을 형성한다. 그것에 의해 적층 세라믹 콘덴서(20)를 얻는다.

제1, 제2의 외부전극(18,19)은 도전 페이스트의 도포·베이킹 등의 적당한 방법에 의해 형성할 수 있다.

이렇게 얻어진 적층 세라믹 콘덴서(20)에서는, 마더의 적층체(16)의 단계에서, 도체막(14,15)과 세라믹 그린시트(13)의 밀착성이 높아져 있으면서, 적층 어긋남이 생기기 어렵게 되어 있다. 따라서, 얻어진 세라믹 소결체(17)에 있어서도, 제1, 제2의 내부전극(14A,15A)의 세라믹층과의 밀착성이 효과적으로 높아져 있어, 디라미네이션이 생기기 어렵다. 더불어, 적층 어긋남도 억제되어 있었기 때문에, 소망하는 특성의 적층 세라믹 콘덴서(20)를 용이하면서 확실하게 제공할 수 있다.

또한 상기와 같이 소성하여 얻어진 제1의 내부전극(14A) 및 제2의 내부전극(15A)에서는, 도체막(14,15)의 단계에서의 두께 분포에 따라, 내부전극을 구성하고 있는 도전성 입자의 밀도가 분포를 가지게 된다. 이것을 도 3을 참조하여 설명한다. 도 3은 제1의 내부전극(14A)의 소성 후의 단면을 모식적으로 확대하여 나타내는 단면도이다. 제1의 내부전극(14A)에서는 다수의 도전성 입자(21)가 소결에 의해 합착(合着)되어 있다. 그리고, 화살표(B1,B2,B3)로 나타내는 부분에 있어서는 틈새가 형성되어 있다. 단, 틈새의 주면 및 사변(斜邊) 방향으로는 다른 도전성 입자가 위치하고 있다. 상기 틈새의 둘레 가장자리에서는, 복수의 도전성 입자(21)의 밀도가 상대적으로 낮게 되어 있고, 저밀도 영역이 구성되어 있다. 그리고, 이 저밀도 영역의 주위는 복수의 도전성 입자(21)가 다수 존재하는 고밀도 영역으로 되어 있다.

상기 고밀도 영역은 상술한 도체막(14)의 제1의 영역(14a)으로 형성된다. 한편, 상술한 도트상의 제2의 영역(14b)에 의해, 상기 저밀도 영역이 구성되게 된다. 이것은 상기 두께 분포를 가지는 도체막(14)을 베이킹하면, 두께가 얇은 부분에서는, 베이킹에 의해 형성된 내부전극 중의 도전성 입자의 밀도가 낮은 저밀도 영역이 되고, 내부전극 중의 도전성 입자의 밀도가 높은 두께가 두꺼운 부분은 고밀도 영역이 되는 것에 의한다.

따라서, 상기와 같이 하여 얻어진 적층 세라믹 콘덴서(20)의 제1, 제2의 내부전극(14A,15A)은, 상술한 긴 길이방향을 따라 열을 이루는 복수의 밀도 상이 영역으로서의 저밀도 영역을 가지게 된다. 이 긴 길이방향은 제1의 단면(17a)과 제2의 단면(17b)을 연결하는 방향에 상당한다.

또한 도 1(b)에서는, 도체막(14)은 복수의 제2의 영역(14b)이 형성되어 있는 열이 폭방향에 있어서 3열 형성되어 있었다. 따라서, 이렇게 얻어진 적층 세라믹 콘덴서(20)에서는, 상기 복수의 저밀도 영역으로 이루어지는 긴 길이방향으로 연장되는 열이 폭방향으로 3열 형성되어 있게 된다.

본원 발명자의 실험에 의하면, 소성 전의 도체막(14,15)의 두께를 제1의 영역에 있어서 0.3~1.2㎛로 하고, 제2의 영역의 얇은 영역에 있어서 제1의 영역의 80%~99%이내의 두께로 한 경우, 내부전극(14A,15A)에 있어서, 상술한 저밀도 영역 및 고밀도 영역을 확실하게 형성할 수 있는 것이 확인되었다. 이와 같이, 본 실시형태에서는, 상기 제1의 영역과, 얇은 영역을 가지는 도트상의 제2의 영역을 형성할 때에, 준비하는 도전 페이스트에 있어서의 도전성 입자의 입경은, 바람직하게는 0.4㎛이하로 하는 것이 바람직하고, 0.3㎛정도로 하였다. 그것에 의해, 보다 얇으면서, 두께 분포를 가지는 상기 실시형태의 도체막(14,15)을 용이하게 형성할 수 있다.

상기 실시형태에서는, 밀도 상이 영역으로서의 저밀도 영역이 내부전극(14A,15A)에 마련되어 있었지만, 밀도 상이 영역은, 상대적으로 저밀도의 영역일 필요는 반드시 없고, 후술하는 다른 실시형태로부터도 명백하듯이, 밀도 상이 영역은 상대적으로 나머지 부분보다도 밀도가 높은 고밀도 영역이어도 된다. 또한 고밀도 영역 내에 상기 고밀도 영역보다도 밀도가 낮은 중앙 저밀도 영역이 마련되어 있어도 된다.

다음으로, 상기 도체막(14)의 형성방법을 도 7~도 9를 참조하여 설명한다.

도 7(a)~(c)는 상기 제2의 영역을 가지지 않는 거의 균일한 두께의 종래의 도체막을 형성하는 공정을 설명하기 위한 부분 확대 단면도이다. 도 7(a)에 나타내는 바와 같이, 그라비어판(1)의 표면에는 복수의 셀(2)이 형성되어 있다. 이 셀(2,2)간이 제방(1b)이다. 셀(2) 내에 도전 페이스트(101)가 부여되어 있다. 이 그라비어판(1)의 표면에 세라믹 그린시트(102)를 압접시킨다. 그 결과, 도전 페이스트(101)가 세라믹 그린시트(102)의 편면에 전사(轉寫)되어 간다. 이 경우, 도전 페이스트(101)는 유동성을 가진다. 따라서, 도 7(a)에 나타내는 상태로부터 도 7(b)에 나타내는 바와 같이, 도전 페이스트(101)가 서서히 제방(1b)으로부터 제방(1b,1b)간의 영역으로 이동한다. 즉, 도 7(b)에서 나타내는 바와 같이 세라믹 그린시트(102)의 한쪽면상에 있어서, 제방(1b)으로부터 외측으로 확산되도록 도전 페이스트(101)가 이동한다.

또한 도 7(c)에 나타내는 바와 같이, 시간의 경과와 함께, 도전 페이스트(101)가 세라믹 그린시트(102)의 한쪽면에 있어서 확산되어, 거의 균일한 막 두께가 된다. 이렇게 얻어진 복합 시트를 베이킹하면, 균일한 막 두께의 전극을 형성할 수 있다.

그러나 거의 균일한 도체막을 사용한 경우, 상기 도체막상에 적층되는 세라믹 그린시트와의 밀착성이 충분하지 않은 경우가 있었다. 그 때문에, 상술한 바와 같이 적층 어긋남이 생길 우려가 있었다.

이에 대하여, 본 실시형태에서는, 도 8에 나타내는 바와 같이, 셀(2) 내에 부여되어 있었던 도전 페이스트(14x)가, 화살표(E,E)로 나타내는 바와 같이, 제방(1b)을 타고 세라믹 그린시트(13)의 한쪽면에 전사된다. 그리고, 도 7(b)에 나타낸 경우와 마찬가지로, 제방(1b)으로부터 멀어지도록 도전 페이스트(14x)가 확산된다. 종래와 달리, 본 실시형태에서는, 도 8에 나타내는 상태에서, 그라비어판(1)으로부터 세라믹 그린시트(13)를 분리한다. 즉, 인쇄 속도를 10~30mm/min정도 빠르게 하여, 판 분리를 빨리 함으로써 도전 페이스트(14x)에 두께 분포를 부여할 수 있다.

또한 상기 두께 분포를 부여하기 위해서는, 판 분리를 빨리 할 뿐 아니라, 도전 페이스트(14x)에 있어서의 유동성을 조정해도 된다. 즉, 도전 페이스트(14x)로서, 유동성이 낮아, 바로는, 도 7(c)에 나타낸 바와 같은 균일한 막 두께가 되기 어려운 조성의 도전 페이스트를 사용하면 된다. 혹은 상기 판 분리를 빨리 하는 것과, 도전 페이스트의 유동성의 제어의 쌍방을 병용해도 된다.

또한 도전 페이스트(14x) 중에 함유되어 있는 도전성 입자의 입경을 작게 하는 것이 바람직하다. 입경을 작게 하면, 도전 페이스트(14x)의 점도를 높일 수 있어, 유동성을 저하시킬 수 있다. 바람직하게는, 도전성 입자의 입경으로서 0.4㎛이하인 것이 바람직하다. 그것에 의해, 두께 분포를 확실하면서 용이하게 형성할 수 있다.

또한 본 실시형태와 같이, 얇은 영역을 도체막(14)에 형성하기 위해서는, 서로 이웃하는 제방(1b)과 제방(1b) 사이의 간격, 즉 셀(2)의 폭(G)을 크게 하는 것이 바람직하다. 그것에 의해, 도전 페이스트(14x)에 있어서의 두께가 얇은 부분을 용이하게 형성할 수 있다.

반대로, 도체막에 있어서, 도트상의 두꺼운 영역을 형성해도 된다. 그 경우에는, 두꺼운 영역을 형성하기 위해, 제방(1b)의 폭방향 치수를 크게 하고, 제방(1b)과 제방(1b) 사이의 거리, 즉 셀의 폭(G)을 좁게 하면 된다.

또한 후술하는 바와 같이, 도트상의 두꺼운 영역 내에 중앙 얇은 영역을 마련할 경우에는, 상기 셀(2)의 폭(G)과, 제방(1b)의 폭(F)의 쌍방을 넓게 하면 된다.

도 9에 나타내는 바와 같이, 제방(1b)과, 제방(1b)의 간격을 넓힘으로써, 세라믹 그린시트(13)에 있어서, 도트상의 영역의 중앙에 중앙 얇은 부분(H)을 형성할 수 있다. 즉, 두꺼운 부분의 중앙에 중앙 얇은 부분(H)을 형성할 수 있다.

또한 상기와 같이 하여 세라믹 그린시트(13)상에 마련된 도체막(14)의 두께 분포는 투과광을 관찰함으로써 확인할 수 있다. 즉, 투과광의 강도의 측정에 의해 두꺼운 부분 및 얇은 부분을 확인할 수 있다. 따라서, 광학적으로 얻어진 세라믹 그린시트상의 도체막의 두께 분포 및 형상을 확인할 수 있다.

또한 최종적으로 얻어진 적층 세라믹 전자부품 중의 내부전극의 두께 분포를 확인하기 위해서는, 소결체를 연마하여 내부전극을 노출시키면 된다. 내부전극을 노출시킨 후, 수산화칼륨 수용액 중에 세라믹 소결체를 침지하여, 전압을 인가하면 된다. 이 전압의 인가에 의해 층간 박리가 생긴다. 층간 박리한 샘플에 있어서, 현미경 등에 의해, 내부전극의 단면(斷面)의 도전성 입자의 밀도 분포를 확인하면 된다. 즉, 밀도가 높은 부분 및 밀도가 낮은 부분이 내부전극에 존재하는지 아닌지를 육안에 의해, 혹은 화상 처리 장치에 의해 확인할 수 있다.

또한 도체막의 두께 분포는 접촉식 또는 비접촉식의 조도계에 의해 표면 상태를 계측함으로써도 확인할 수 있다.

(제2의 실시형태~제9의 실시형태)

본 발명의 복합 시트는 상기 제1의 실시형태의 복합 시트(11,12)에 한정되는 것은 아니다.

도 10은 본 발명의 제2의 실시형태에 따른 복합 시트의 도체막의 두께 분포를 나타내는 모식적 평면도이다. 제2의 실시형태에서는, 도체막(31)은 긴 길이방향과 폭방향을 가지는 직사각형의 형상을 가진다. 또한 이하의 제3의 실시형태 이하에 있어서도, 도체막은 긴 길이방향을 가지고, 긴 길이방향이 상술한 세라믹 그린시트(13)의 긴 길이방향과 평행한 직사각형의 형상으로 되어 있다.

또한 제2의 실시형태~제9의 실시형태에 있어서도 제1의 실시형태와 마찬가지로, 도체막에 있어서, 두께가 가장 얇은 부분을 해칭으로 나타내지 않고, 그 다음으로 얇은 영역에 대해서는 사선의 해칭으로 나타내며, 가장 두께가 두꺼운 부분에 대하여 크로스 해칭으로 나타내는 것으로 한다.

도 10에 나타내는 바와 같이, 도체막(31)에서는, 긴 길이방향으로 연장되는 복수의 도트상의 제2의 영역(33)이 열을 이루도록 마련되어 있다. 본 실시형태에 있어서도, 복수의 도트상의 영역(33)이 긴 길이방향으로 연장되는 열을 구성하고 있고, 상기 열이 짧은 길이방향으로 3열 병설(竝設)되어 있다. 상기 복수의 도트상의 제2의 영역(33) 이외에는 해칭으로 나타내지 않은 제1의 영역(32)이 된다.

본 실시형태에서는 제1의 영역(32)의 두께가 가장 얇게 되어 있다. 한편, 도트상의 제2의 영역(33)은 제1의 영역(32)보다도 두께가 두꺼워, 두꺼운 영역으로 되어 있다. 더불어, 제2의 영역(33)에 있어서, 중앙 부분이 가장 두께가 두꺼운 원형의 두꺼운 영역(33b)으로 되어 있다. 이 두꺼운 영역(33b)의 바깥둘레 가장자리로부터 제1의 영역(32)에 이르는 부분이 도넛상의 두께 변화 영역(33a)으로 되어 있다. 본 실시형태와 같이, 두께 상이 영역으로서의 도트상의 제2의 영역(33)은 제1의 영역(32)보다도 두께가 두꺼운 두꺼운 영역으로 되어도 된다. 본 실시형태와 같은 두께 분포를 얻기 위해서는 제방 폭을 10~20㎛, 제방 간격을 30~200㎛로 하는 것이 바람직하다.

도 11은 제3의 실시형태에 따른 도체막(34)의 모식적 평면도이다. 도체막(34)에서는, 제2의 실시형태와 같이, 가장 두께가 얇은 제1의 영역(32) 내에 있어서, 복수의 도트상의 제2의 영역(35)으로 이루어지는 긴 길이방향으로 연장되는 열이 구성되어 있다. 본 실시형태에 있어서도 짧은 길이방향으로 3개의 열이 병설되어 있다.

제3의 실시형태가 제2의 실시형태와 다른 곳은, 두께 상이 영역으로서의 두꺼운 영역(33b)의 중앙에 원형의 중앙 얇은 영역(33d)이 마련되어 있는 것에 있다. 중앙 얇은 영역(33d)의 바깥둘레 가장자리로부터 두꺼운 영역(33b)에 이르도록 도넛상의 두께 변화 영역(33c)이 마련되어 있다. 이와 같이 중앙 얇은 영역(33d)이 두꺼운 영역(33b) 내에 마련되어도 된다. 본 실시형태와 같은 두께 분포를 얻기 위해서는 제방 폭을 3~20㎛, 셀을 양측으로 끼우는 제방 간격을 80~200㎛로 하는 것이 바람직하다.

또한 상기 제1~제3의 실시형태의 각 도체막(14,31,34)을 인쇄하기 위한 그라비어판의 셀의 패턴은 적절히 변형할 수 있다. 예를 들면, 도 12에 나타내는 제4의 실시형태에서는, 그라비어판(1)의 표면에, 직사각형의 인쇄 도형을 구성하기 위해, 육각형상의 복수의 셀(41,41)이 긴 길이방향을 따라 열을 이루도록 제방을 통해 나열되어 있다. 제방(42)은 이 육각형의 셀(41)을 둘러싸고 있다. 또한 중앙의 셀(41)을 둘러싸고 있는 제방(42)에 있어서, 짧은 길이방향 양단에 위치하고 있는 부분으로부터, 인쇄부(3)의 장변을 향해 짧은 길이방향으로 연장되는 립(rib)(42a,42a)이 마련되어 있다. 이 립(42a)은, 인쇄부(3)에 있어서 긴 길이방향으로 인접하고 있는 립(42a)과 함께, 또한 제방(42)의 일부와 함께 육각형을 1/2로 절단한 형상을 둘러싸도록 마련되어 있다.

바꿔 말하면, 하운즈투스상으로 복수의 육각형상의 셀(41)이 배치된 구조로부터, 중앙의 셀(41)만을 절단하지 않고 남기고, 짧은 길이방향 양측에 위치하는 셀의 짧은 길이방향 외측 절반을 절단한 형상이 인쇄부(3)에 있어서의 셀 패턴이다.

또한 립(42a)의 선단은 인쇄부(3)의 장변에는 이르지 않도록 갭(43)을 두고 있다. 이 갭(43)은 마련되어 있지 않아도 된다.

또한 도 12에서는, 상기와 같이, 육각형의 셀(41)을 가지는 셀 패턴을 나타냈는데, 도 13에 나타내는 제5의 실시형태와 같이, 직사각형의 셀(51)을 둘러싸도록 제방(52)을 형성해도 된다. 여기서도, 직사각형의 복수의 셀(51)이 긴 길이방향(L)을 따라 열을 이루도록 마련되어 있다. 또한 각 셀(51)을 둘러싸도록 제방(52)이 마련되어 있다. 제방(52)의 장변에 평행한 부분의 중앙으로부터 장변을 향해 립(52a)이 마련되어 있다. 그것에 의해, 중앙의 셀(51)이 긴 길이방향으로 나열되어 있는 열의 짧은 길이방향 양측에, 동일하게 복수의 직사각형의 셀이 열을 이루도록 마련되게 된다.

도 13에 있어서도, 도 12와 마찬가지로, 중앙의 열에 마련되어 있는 셀(51)과, 짧은 길이방향 양측에 배치되어 있는 복수의 셀(51)이 하운즈투스상으로 배치되어 있게 된다.

도 14는 본 발명의 제6의 실시형태에 따른 도체막을 나타내는 모식적 평면도이다. 도체막(61)에서는, 제2의 실시형태와 같이, 가장 두께가 얇은 영역이 해칭으로 나타나 있지 않고, 다음으로 두께가 얇은 영역이 사선의 해칭으로 나타나 있으며, 가장 두꺼운 영역이 크로스 해칭으로 나타나 있다. 여기서는, 도체막(61)에 있어서, 긴 길이방향으로 연장되는 열을 형성하도록 복수의 도트상의 제2의 영역(62)이 형성되어 있다. 각 도트상의 제2의 영역(62)은, 제1의 실시형태와 같이, 중앙이 얇은 영역(62b)이며, 원형의 얇은 영역(62b)의 주위에 도넛상의 두께 변화 영역(62a)이 마련되어 있다. 나머지 영역이 제1의 영역(62c)이다. 제1의 영역(62c)이 가장 두께가 두꺼운 영역이 된다.

본 실시형태의 도체막(61)이, 제1의 실시형태와 다른 곳은 3열이 아니라, 복수의 도트상의 제2의 영역(62)이 짧은 길이방향으로 2열 병설되어 있는 것에 있다. 이와 같이, 본 발명에 있어서, 긴 길이방향으로 복수의 도트상의 영역에 의해 구성되는 열은 3열에 한정되지 않고, 2열이어도 되고, 4열 이상의 적당한 수의 열이 마련되어 있어도 된다.

도 15는 본 실시형태의 도체막(61)을 얻는데 사용되는 셀 패턴의 일례를 나타내는 모식적 평면도이다. 여기서는, 육각형을 절반으로 분할한 형상의 복수의 셀(63)이 긴 길이방향을 따라 제방(64)을 통해 떨어져 있다. 이 복수의 셀(63)로 이루어지는 열이 짧은 길이방향으로 2열 형성되어 있다.

도 16은 제7의 실시형태에 따른 도체막(71)의 모식적 평면도이다. 제7의 실시형태의 도체막(71)은 제1의 실시형태의 도체막(14)과, 도트상의 제2의 영역의 배치가 다른 것을 제외하고는 동일하다. 따라서 동일 부분에 대해서는 동일한 참조 번호를 부여하기로 한다. 제1의 영역(14a) 내에 복수의 도트상의 제2의 영역(14b)이 마련되어 있다. 제2의 영역(14b)은 중앙에 원형의 얇은 영역(14d)을 가진다. 얇은 영역(14d)의 바깥둘레 가장자리로부터 제1의 영역(14a)을 향해 두께가 변화하는 도넛상의 두께 변화 영역(14c)이 마련되어 있다. 본 실시형태가 제1의 실시형태와 다른 것은, 복수의 제2의 영역(14b)이, 하운즈투스상이 아니라 매트릭스상으로 배치되어 있는 것에 있다. 즉, 도 16의 세선 G로 나타내는 바와 같이, 각 열을 구성하고 있는 제2의 영역(14b)이 짧은 길이방향에 있어서 정렬되어 있다.

이와 같이, 제2의 영역(14b)은 하운즈투스상이 아니라, 매트릭스상으로 배치되어 있어도 된다.

도 17은 제8의 실시형태에 따른 도체막의 모식적 평면도이다. 제8의 실시형태에 따른 도체막(81)에서는, 도체막(81)의 각 장변에 인접하도록, 제7의 실시형태의 도체막(71)과 같이, 도트상의 복수의 제2의 영역(14b)이 열을 구성하고 있다. 단, 도 16에 나타낸 중앙의 열을 대신하여, 지그재그상의 두께가 얇은 얇은 영역(82)이 긴 길이방향으로 연장되도록 마련되어 있다. 이와 같이, 얇은 영역(82)을 긴 길이방향으로 지그재그로 연장되도록 마련해도 된다. 그것에 의해, 도체막(81)과 세라믹 그린시트의 밀착력을 보다 한층 높일 수 있다.

도 18은 제9의 실시형태에서 사용되는 그라비어판의 셀 패턴을 나타내는 모식적 평면도이다. 셀 패턴(91)에서는 복수의 직사각형의 셀(92)이 매트릭스상으로 배치되어 있다. 보다 구체적으로는, 복수의 셀(92)이 제방(93)을 통해 떨어져 있는데, 복수의 셀(92)이 긴 길이방향으로 연장되는 열을 이루도록 3열 형성되어 있다. 또한 복수의 셀(92)은 매트릭스상으로 배치되어 있다. 여기서는, L자상의 제방(93)과 I자상의 제방(94)이 적절히 조합되어, 제방(93,94)으로 끼워진 셀(92)이 구성되어 있다. 예를 들면, 제9의 실시형태에서 사용되는 그라비어판의 셀 패턴을 사용함으로써, 제8의 실시형태에 따른 도체막을 얻는 것이 가능하다. 제8의 실시형태에 따른 도체막을 얻기 위해서는, 셀(92)간이 이어지도록 하여 셀(92)을 떨어지게 하는 제방(93)의 일부가 결락시킨 부분의 폭이, 셀의 양측으로부터의 제방 간격의 50%~80%로 하는 것이 바람직하다.

제2~제9의 실시형태로부터 명백하듯이, 본 발명에 있어서는, 그라비어판의 셀 패턴 및 도체막에 있어서의 얇은 영역 및 두꺼운 영역의 배치 패턴은 다양하게 변형할 수 있고, 도시한 실시형태에 한정되는 것은 아니다.

또한 상기 실시형태에서는, 적층 세라믹 콘덴서 및 그 제조방법에 대하여 설명했는데, 본 발명은 적층 세라믹 콘덴서 이외의 적층 세라믹 압전부품 및 그 제조방법, 적층 세라믹 인덕터, 적층 세라믹 다층 기판 등의 다양한 적층 세라믹 전자부품에 적용할 수 있다.

1: 그라비어판 1a: 표면
1b: 제방 2: 셀
3: 인쇄부 11, 12: 제1, 제2의 복합 시트
13: 세라믹 그린시트 14, 15: 제1, 제2의 도체막
14A, 15A: 제1, 제2의 내부전극 14a: 제1의 영역
14b: 제2의 영역 14c: 두께 변화 영역
14d: 얇은 영역 14x: 도전 페이스트
16: 마더의 적층체 17: 세라믹 소결체
17a, 17b: 제1, 제2의 단면 18, 19: 제1, 제2의 외부전극
20: 적층 세라믹 콘덴서 21: 도전성 입자
31: 도체막 32, 33: 제1, 제2의 영역
33a, 33c: 두께 변화 영역 33b: 두꺼운 영역
33d: 중앙 얇은 영역 34: 도체막
35: 제2의 영역 41, 51: 셀
42, 52: 제방 42a, 52a: 립
43: 갭 61, 71, 81: 도체막
62: 제2의 영역 62a: 두께 변화 영역
62b, 82: 얇은 영역 62c: 제1의 영역
63: 셀 64: 제방
91: 셀 패턴 92: 셀
93, 94: 제방

Claims (14)

1. 긴 길이방향을 가지는 세라믹 그린시트와,
   상기 세라믹 그린시트상에 인쇄된 도체막을 포함하고,
   상기 도체막에 있어서, 상기 긴 길이방향으로 연장되는 열을 이루도록, 긴 길이방향을 따라 분산 배치되어 있으면서 나머지 부분과 두께가 다른 복수의 두께 상이 영역(thickness-varied region)이 마련되어 있으며,
   상기 도체막의 주면에 대하여 수직인 방향으로 본 경우, 상기 두께 상이 영역이 도트상의 형상을 가지는 것을 특징으로 하는 복합 시트.
2. 삭제
3. 제1항에 있어서,
   복수의 상기 두께 상이 영역이 복수의 상기 열을 구성하도록 마련되어 있는 것을 특징으로 하는 복합 시트.
4. 제1항 또는 제3항에 있어서,
   상기 두께 상이 영역이 나머지 부분보다도 두께가 얇은 영역인 것을 특징으로 하는 복합 시트.
5. 제1항 또는 제3항에 있어서,
   상기 두께 상이 영역이 나머지 부분보다도 두께가 두꺼운 영역인 것을 특징으로 하는 복합 시트.
6. 제5항에 있어서,
   상기 두꺼운 영역 내에 상기 두꺼운 영역보다도 두께가 얇은 중앙 얇은 영역이 마련되어 있는 것을 특징으로 하는 복합 시트.
7. 세라믹 소결체와,
   상기 세라믹 소결체 내에 있어서, 세라믹층을 통해 서로 겹치도록 배치된 복수의 내부전극을 포함하고,
   상기 내부전극이 긴 길이방향과, 긴 길이방향과 직교하는 짧은 길이방향을 가지는 평면 형상을 가지며,
   상기 내부전극이, 상기 긴 길이방향으로 연장되는 열을 구성하도록 분산 배치되어 있으면서 나머지 부분에 비해 밀도가 다른 복수의 밀도 상이 영역(density varied region)을 가지고,
   상기 밀도 상이 영역이, 상기 내부전극의 주면에 대하여 수직인 방향으로 본 경우 도트상의 형상을 가지는 것을 특징으로 하는 적층 세라믹 전자부품.
8. 삭제
9. 제7항에 있어서,
   복수의 상기 밀도 상이 영역이 복수의 상기 열을 구성하도록 마련되어 있는 것을 특징으로 하는 적층 세라믹 전자부품.
10. 제7항 또는 제9항에 있어서,
    상기 밀도 상이 영역이 나머지 부분보다도 밀도가 낮은 저밀도 영역인 것을 특징으로 하는 적층 세라믹 전자부품.
11. 제7항 또는 제9항에 있어서,
    상기 밀도 상이 영역이 나머지 부분보다도 밀도가 높은 고밀도 영역인 것을 특징으로 하는 적층 세라믹 전자부품.
12. 제11항에 있어서,
    상기 고밀도 영역 내에 상기 고밀도 영역보다도 밀도가 낮은 중앙 저밀도 영역이 마련되어 있는 것을 특징으로 하는 적층 세라믹 전자부품.
13. 제7항 또는 제9항에 있어서,
    적층 세라믹 콘덴서인 것을 특징으로 하는 적층 세라믹 전자부품.
14. 제1항 또는 제3항에 기재된 복합 시트를 준비하는 공정과,
    복수장의 상기 복합 시트를 적층하여, 적층체를 얻는 공정과,
    상기 적층체를 개개의 적층 세라믹 전자부품 단위의 적층체로 절단하는 공정과,
    개개의 적층 세라믹 전자부품 단위의 적층체를 소성하여, 도체막이 소성되어 형성된 복수의 내부전극을 가지는 세라믹 소결체를 얻는 공정을 포함하는 것을 특징으로 하는 적층 세라믹 전자부품의 제조방법.

Images