KR101724710B1 - 펀칭 장치 및 이를 이용한 기판의 홀 형성 방법 - Google Patents

펀칭 장치 및 이를 이용한 기판의 홀 형성 방법 Download PDF

Info

Publication number
KR101724710B1
KR101724710B1 KR1020100106197A KR20100106197A KR101724710B1 KR 101724710 B1 KR101724710 B1 KR 101724710B1 KR 1020100106197 A KR1020100106197 A KR 1020100106197A KR 20100106197 A KR20100106197 A KR 20100106197A KR 101724710 B1 KR101724710 B1 KR 101724710B1
Authority
KR
South Korea
Prior art keywords
substrate
punching
hole
shape
forming
Prior art date
Application number
KR1020100106197A
Other languages
English (en)
Other versions
KR20120044737A (ko
Inventor
백지흠
이지행
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100106197A priority Critical patent/KR101724710B1/ko
Publication of KR20120044737A publication Critical patent/KR20120044737A/ko
Application granted granted Critical
Publication of KR101724710B1 publication Critical patent/KR101724710B1/ko

Links

Images

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Perforating, Stamping-Out Or Severing By Means Other Than Cutting (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Forests & Forestry (AREA)
  • Mechanical Engineering (AREA)

Abstract

본 발명은 펀칭 장치 및 이를 이용한 기판의 홀 형성 방법에 관한 것으로, 새로 디자인된 제품의 비아 홀(Via hole) 구성을 위해 신규로 펀칭 툴(Tool)을 제작하지 않고도 기존의 펀칭 툴을 이용하여 X축 및 Y축으로 이동하면서 1회 또는 적어도 2회 이상 중복 펀칭하여 상기 기판에 원하는 홀의 형상을 형성할 수 있어 툴(Tool) 비용 절감을 통해 초기 개발 비용을 줄일 수 있다.
본 발명에 의한 기판의 홀 형성 방법은, 소정형상의 홈이 형성되고 그 홈 상면에 기판이 안착되는 펀칭 다이와, 상기 펀칭 다이의 상부에서 상기 펀칭 다이의 홈으로 수직 하강 및 승강에 의해 상기 기판을 펀치 날로 절단하여 홀(hole)을 형성하는 펀칭 툴(Tool)을 구비한 펀칭 장치를 이용하며, 상기 기판에 형성하고자 하는 홀의 형상에 따라 선택된 하나의 펀치 날을 이용하여 상기 펀칭 툴을 X축 및 Y축으로 이동하면서 1회 또는 적어도 2회 이상 중복 펀칭하여 상기 기판에 원하는 홀의 형상을 형성하도록 이루어져 있다.

Description

펀칭 장치 및 이를 이용한 기판의 홀 형성 방법{Punching Device and Method of Formation hole for Subsrates Using The same}
본 발명은 펀칭 장치 및 이를 이용한 기판의 홀(hole) 형성 방법에 관한 것으로, 보다 상세하게는 새로 디자인된 제품의 비아 홀(Via hole) 구성을 위해 신규로 펀칭 툴(Tool)을 제작하지 않고도 기존의 펀칭 툴을 이용하여 원하는 홀의 형상을 형성할 수 있는 펀칭 장치 및 이를 이용한 기판의 홀 형성 방법에 관한 것이다.
일반적으로, LED 패키지 기판은 전자 제품, 통신 기기, 컴퓨터 등 LED 패키지 기판이 실장 되는 전자 제품들이 소형화되어 가고 있는 추세에 따라 LED 패키지 기판의 크기를 기능의 저하 없이 소형화시키고, 다 핀을 구현하면서 경박 단소화 하고자 하는 새로운 형태의 LED 패키지 기판이 개발되고 있다. 이러한 LED 패키지 기판은 회로패턴이 형성되어 있는 써킷테이프의 절단영역을 펀치로 절단하여 LED 칩을 접착수단(Adhesive)으로 접착시킨 상태에서 와이어 본딩, 몰딩 공정을 거쳐 제조하고 있다.
상기 LED 패키지를 제조하는데 있어서, 상기 써킷테이프와 기판상에 LED 칩을 와이어로 연결하는 와이어 본딩 공정을 수행하기 위해서는 상기 써킷테이프의 와이어가 본딩되는 영역을 제외한 절단영역을 절단하여야 한다. 상기 써킷테이프의 와이어 본딩 영역을 제외한 절단 영역을 펀치로 절단하기 위해 사용되는 종래의 펀치는 펀치의 중앙 부분이 파여 있고 양측 단에 펀치 날이 형성되어 있어 상기 써킷테이프의 와이어 본딩 영역을 제외한 절단 영역을 윈도우 형태로 천공한다. 따라서, 이와 같은 펀치를 사용하여 도 1과 같은 LED 패키지 기판에서 써킷테이프에 와이어가 본딩되는 영역을 제외한 절단영역을 윈도우 형태로 천공하게 되면, 상기 펀치의 양측단에 형성되는 펀치 날이 상기 써킷테이프에 동시에 접촉되면서 절단되게 된다.
상술한 바와 같이, 종래에는 LED 패키지 기판에 LED 칩 또는 다이오드(Diode)를 본딩하기 위한 면적 구성을 위해 펀칭 장치를 사용하여 비아 홀(Via hole)을 형성한 후 생성된 비아 홀에 LED 칩과 다이오드를 본딩하여 패키지를 구성하였다.
도 2는 종래의 펀칭 장치를 이용한 기판의 홀 형성 방법을 설명하기 위한 개략도이다.
상기 펀칭 장치는 도 2에 도시된 바와 같이, 소정형상의 홈이 형성되고 그 홈 상면에 기판이 안착되는 펀칭 다이(10)와, 상기 펀칭 다이(10)의 상부에서 상기 펀칭 다이(10)의 홈으로 수직 하강 및 승강에 의해 상기 기판(30)을 펀치 날로 절단하여 홀(hole)을 형성하는 펀칭 툴(Tool)(20)을 포함하고 있다.
상기 펀칭 장치를 이용하여 기판에 비아 홀을 형성하는 종래의 방법은 새로 디자인된 LED 패키지나 다이오드 등의 제품을 기판에 실장 해야 할 경우 새로 개발된 제품의 비아 홀(Via hole) 구성을 위해 상기 펀칭 툴(20)을 신규로 제작하여 사용해야만 했다. 이러한 방법은 새로 만들어진 펀칭 툴(20)을 이용하여 한번에 비아 홀을 형성할 수 있는 장점은 있지만, 툴 제작 비용이 소요되기 때문에 초기 개발 비용이 증가하는 문제가 있다.
한편, 종래의 펀칭 장치 및 펀칭 방법에 대해 공개된 선행기술은 다음과 같다.
먼저, 국내 공개특허 제2002-153920호에는 다이스(dice)의 공경(孔徑)보다도 작은 외경을 가진 원주 본체와 이 원주 본체의 일 단면에 원추형 돌기를 가진 펀치를 박판 금속에 밀어붙여, 펀치의 돌기에 의해 박판 금속에 구멍을 뚫고, 그 구멍에 삽입된 돌기로 박판 금속의 이동을 규제한 상태에서 다시 펀치를 다이스의 구멍에 삽입함으로써 펀치의 원주 본체의 일단면의 주위에서 박판 금속을 파단시켜 다이스의 구멍과 거의 같은 지름의 관통공을 박판 금속에 형성하도록 한 펀칭 장치에 대해 개시되어 있다.
그리고, 국내 등록특허 제0283253호(2000.12.06)는 반도체 장치에 사용되는 써킷테이프에 와이어 본딩영역을 절단하는 펀치의 날이 상기 써킷테이프에 순차적으로 접촉되면서 절단하도록 하여 써킷테이프의 와이어 본딩 영역을 절단시 회로패턴의 핑거를 보호함은 물론, 절단불량을 방지하도록 된 반도체 장치의 제조장비 및 펀칭방법에 관한 것으로, 써킷테이프에 형성되는 와이어 본딩영역의 하부 외측을 지지하는 받침부재와, 써킷테이프에 형성되는 와이어 본딩영역의 상부 외측을 가압 고정하는 가압부재와, 상기 가압부재로 써킷테이프를 가압시 일정한 텐션을 가지고 상기 써킷테이프를 가압하도록 상기 가압부재의 상부에 설치된 스프링과, 상기 가압부재의 내측면에 밀착되도록 설치되어 상기 써킷테이프에 형성되는 와이어 본딩영역을 절단하도록 된 펀치로 이루어져 있다.
상기 선행기술들도 도 2에서 설명한 비아 홀 형성 방법과 마찬가지로, LED 패키지나 다이오드 등의 제품이 새로 디자인된 경우 새로 개발된 제품의 비아 홀(Via hole) 구성을 위해 펀칭 툴을 신규로 제작해야 하기 때문에 툴 제작 비용으로 인한 초기 개발 비용이 증가하는 문제가 있다.
전술한 문제점을 해결하기 위하여 본 발명이 이루고자 하는 기술적 과제는, LED 패키지나 다이오드 등의 제품이 새로 디자인되더라도 비아 홀(Via hole) 구성을 위해 신규로 펀칭 툴(Tool)을 제작하지 않고 기존의 펀칭 툴을 이용하여 원하는 홀의 형상을 형성할 수 있는 펀칭 장치 및 이를 이용한 기판의 홀 형성 방법을 제시하는 데 있다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는 기판에 형성하고자 하는 홀의 형상에 따라 선택된 하나의 펀칭 툴을 이용하여 X축 및 Y축으로 이동하면서 1회 또는 적어도 2회 이상 중복 펀칭하여 상기 기판에 원하는 홀의 형상을 형성할 수 있는 펀칭 장치 및 이를 이용한 기판의 홀 형성 방법을 제시하는 데 있다.
또한, 본 발명이 이루고자 하는 또 다른 기술적 과제는 기판에 형성하고자 하는 홀의 형상에 따라 선택된 하나의 펀치 날을 이용하여 상기 기판에 형성하고자 하는 홀의 형상을 입력한 제어프로그램에 따라 상기 펀칭 툴을 X축 및 Y축으로 자동 이동하면서 1회 또는 적어도 2회 이상 중복 펀칭하여 상기 기판에 원하는 홀의 형상을 형성하는 펀칭 장치 및 이를 이용한 기판의 홀 형성 방법을 제시하는 데 있다.
본 발명의 해결과제는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 해결과제들은 아래의 기재로부터 당업자에게 명확하게 이해되어 질 수 있을 것이다.
전술한 기술적 과제를 해결하기 위한 수단으로서, 청구항 1에 기재된 발명은, 「소정형상의 홈이 형성되고 그 홈 상면에 기판이 안착되는 펀칭 다이와, 상기 펀칭 다이의 상부에서 상기 펀칭 다이의 홈으로 수직 하강 및 승강에 의해 상기 기판을 펀치 날로 절단하여 홀(hole)을 형성하는 펀칭 툴(Tool)을 구비한 펀칭 장치를 이용하여 기판에 홀을 형성하는 방법에 있어서, 상기 기판에 형성하고자 하는 홀의 형상에 따라 선택된 하나의 펀치 날을 이용하여 상기 펀칭 툴을 X축 및 Y축으로 이동하면서 1회 또는 적어도 2회 이상 중복 펀칭하여 상기 기판에 원하는 홀의 형상을 형성하는 기판의 홀 형성 방법.」을 제공한다.
청구항 2에 기재된 발명은, 「제 1 항에 있어서, 상기 기판은: 필름형태의 시트(Sheet), 금속 박막을 포함하며, LED 패키지 기판과 반도체 기판 중 어느 하나로 사용하는 기판의 홀 형성 방법.」을 제공한다.
청구항 3에 기재된 발명은, 「제 2 항에 있어서, 상기 기판에 형성되는 홀은 비아 홀(Via hole)을 포함하며, 상기 홀에 LED 칩, 반도체 칩, 다이오드를 포함한 반도체 소자를 실장 하는 기판의 홀 형성 방법.」을 제공한다.
청구항 4에 기재된 발명은, 「제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 기판의 홀 형성 방법은 상기 기판에 회로패턴이 형성되어 있는 써킷테이프의 절단영역을 펀치로 절단하는 기판의 홀 형성 방법.」을 제공한다.
청구항 5에 기재된 발명은, 「제 1 항에 있어서, 상기 기판의 홀 형성 방법은: 상기 기판에 형성하고자 하는 홀의 형상을 입력한 제어프로그램에 따라 상기 펀칭 툴을 X축 및 Y축으로 자동 이동하면서 1회 또는 적어도 2회 이상 중복 펀칭하여 상기 기판에 원하는 홀의 형상을 형성하는 기판의 홀 형성 방법.」을 제공한다.
또한, 전술한 기술적 과제를 해결하기 위한 다른 수단으로서, 청구항 6에 기재된 발명은, 「펀칭 장치에 있어서, 소정형상의 홈이 형성되고 그 홈 상면에 기판이 안착되는 펀칭 다이와; 상기 펀칭 다이의 상부에서 상기 펀칭 다이의 홈으로 수직 하강 및 승강에 의해 상기 기판을 펀치 날로 절단하여 홀(hole)을 형성하는 펀칭 툴(Tool);을 포함하며, 상기 기판에 형성하고자 하는 홀의 형상에 따라 선택된 하나의 펀치 날을 이용하여 상기 기판에 형성하고자 하는 홀의 형상을 입력한 제어프로그램에 따라 상기 펀칭 툴을 X축 및 Y축으로 자동 이동하면서 1회 또는 적어도 2회 이상 중복 펀칭하여 상기 기판에 원하는 홀의 형상을 형성하는 펀칭 장치.」를 제공한다.
청구항 7에 기재된 발명은, 「제 6 항에 있어서, 상기 기판은: 필름형태의 시트(Sheet), 금속 박막을 포함하며, LED 패키지 기판과 반도체 기판 중 어느 하나로 사용하는 펀칭 장치.」를 제공한다.
청구항 8에 기재된 발명은, 「제 7 항에 있어서, 상기 기판에 형성되는 홀은 비아 홀(Via hole)을 포함하며, 상기 홀에 LED 칩, 반도체 칩, 다이오드를 포함한 반도체 소자를 실장 하는 펀칭 장치.」를 제공한다.
청구항 9에 기재된 발명은, 「제 6 항에 있어서, 상기 펀칭 장치는: 상기 비아 홀의 형상이 프로그래밍 된 제어프로그램(221)을 저장하는 저장부(221)와; 상기 펀칭 툴(120) 또는 펀칭 헤드를 X축과 Y축으로 이동시키는 X축 및 Y축 이송부(210); 및 상기 제어프로그램(221)에 따라 상기 X축 및 Y축 이송부(210)의 동작을 제어하는 제어부(230);를 더 포함하는 펀칭 장치.」를 제공한다.
청구항 10에 기재된 발명은, 「제 6 항 내지 제 9 항 중 어느 한 항에 있어서, 상기 펀칭 장치는: 상기 기판에 회로패턴이 형성되어 있는 써킷테이프의 절단영역을 펀치로 절단하는 펀칭 장치.」를 제공한다.
본 발명에 따르면, 새로 디자인된 제품의 비아 홀(Via hole) 구성을 위해 신규로 펀칭 툴(Tool)을 제작하지 않고도 기존의 펀칭 툴을 이용하여 원하는 홀의 형상을 형성할 수 있어 툴(Tool) 비용 절감을 통해 초기 개발 비용을 줄일 수 있다.
또한, 기판에 형성하고자 하는 홀의 형상에 따라 선택된 하나의 펀칭 툴을 이용하여 X축 및 Y축으로 이동하면서 1회 또는 적어도 2회 이상 중복 펀칭하여 상기 기판에 원하는 홀의 형상을 형성할 수 있다.
또한, 기판에 형성하고자 하는 홀의 형상에 따라 선택된 하나의 펀치 날을 이용하여 상기 기판에 형성하고자 하는 홀의 형상을 입력한 제어프로그램에 따라 상기 펀칭 툴을 X축 및 Y축으로 자동 이동하면서 1회 또는 적어도 2회 이상 중복 펀칭하여 상기 기판에 원하는 홀의 형상을 형성할 수 있다.
본 발명의 효과는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 효과들은 아래의 기재로부터 당업자에게 명확하게 이해되어 질 수 있을 것이다.
도 1은 종래의 LED 패키지 기판의 한 예를 나타낸 도면
도 2는 종래의 펀칭 장치를 이용한 기판의 홀 형성 방법을 설명하기 위한 개략도
도 3 내지 도 5는 본 발명의 바람직한 실시 예에 의한 펀칭 장치를 이용한 기판의 홀 형성 방법을 설명하기 위한 개략도
도 6은 본 발명의 바람직한 다른 실시 예에 의한 펀칭 장치의 구성도
아래에서는 첨부한 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시 예를 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명되는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙여 설명하기로 한다.
이하, 본 발명에서 실시하고자 하는 구체적인 기술내용에 대해 첨부도면을 참조하여 상세하게 설명하기로 한다.
실시 예
도 3 내지 도 5는 본 발명의 바람직한 실시 예에 의한 펀칭 장치를 이용한 기판의 홀 형성 방법을 설명하기 위한 개략도이다.
상기 펀칭 장치는 도 3 내지 도 5에 도시된 바와 같이, 소정형상의 홈이 형성되고 그 홈 상면에 피가공물(이하, '기판'이라고 한다)(130)이 안착되는 펀칭 다이(Die)(110)와, 상기 펀칭 다이(110)의 상부에서 상기 펀칭 다이(110)의 홈으로 수직 하강 및 승강에 의해 상기 기판(130)을 펀치 날로 절단하여 홀(hole)을 형성하는 펀칭 툴(Tool)(120)을 구비하고 있다.
상기 펀칭 장치를 이용하여 기판(130)의 비아 홀(Via hole)을 형성하는 방법은 다음과 같다.
먼저, 종래의 경우 앞에서도 설명한 바와 같이, LED 칩이나 다이오드 등의 제품이 새로 디자인된 경우 새로 개발된 제품의 비아 홀(Via hole) 구성을 위해 상기 펀칭 툴(120)을 신규로 제작해야 했다. 예를 들어, 도 2와 같이, 새로 디자인된 제품의 비아 홀(Via hole)이
Figure 112010070201599-pat00001
의 형상을 가진다면 상기 펀칭 툴(120)의 하단에 형성된 펀칭 날의 형상도 상기 비아 홀(Via hole)과 대응되도록
Figure 112010070201599-pat00002
의 형상으로 제작해야 한다. 이로 인해, 종래에는 제품을 새로 디자인할 때마다 상기 펀칭 툴(120)을 신규로 제작해야 하기 때문에 툴 제작 비용으로 인한 초기 개발 비용이 증가하는 문제가 있었다.
하지만, 본 발명에서는 LED 칩이나 다이오드 등의 제품이 새로 디자인되더라도 비아 홀(Via hole) 구성을 위해 신규로 펀칭 툴(Tool)을 제작하지 않고 기존의 펀칭 툴을 이용하여 원하는 홀의 형상을 형성할 수 있도록 하여 툴(Tool) 제작 비용을 줄임으로써 초기 개발 비용을 줄이도록 하였다.
만약, 새로 디자인된 LED 칩이나 다이오드 등의 제품의 비아 홀(Via hole)이 앞에서와 마찬가지로
Figure 112010070201599-pat00003
의 형상을 가진다면, 본 발명에서는 기존에 제작된 펀칭 툴(Tool) 중에서 상기 비아 홀의 형상(
Figure 112010070201599-pat00004
)을 만들 수 있는 펀칭 툴을 선택하여 중복 펀칭을 통해 상기 비아 홀을 제작할 수 있다.
예를 들어 설명하면, 도 3 내지 도 5에 도시된 바와 같이, 펀칭 날의 모양이
Figure 112010070201599-pat00005
의 형상을 갖는 펀칭 툴(120)을 사용하여 펀칭 헤드(미 도시)를 X축 및 Y축으로 이동하면서 반복 펀칭하여 상기 비아 홀의 형상(
Figure 112010070201599-pat00006
)을 만들 수 있다.
더 자세하게 설명하면, 펀칭 가능한 필름형태의 시트(Sheet)(130)를 상기 펀칭 다이(110)에 고정시키고, 상기 시트(130)에 형성할 비아 홀의 형상에 따라 선택된 하나의 펀칭 툴(120)을 이용하여 도 4 및 도 5와 같이 X축과 Y축으로 상기 펀칭 툴(120)을 이동시키면서 반복 펀칭(도면에서는 3회 펀칭)하여 상기 시트(130)에 도 2의 비아 홀(
Figure 112010070201599-pat00007
)과 같은 동일한 모양과 크기의 펀칭 디자인을 구현할 수 있다. 이때, 상기 펀칭 툴(120)은 상기 시트(130)에 회로패턴이 형성되어 있는 써킷테이프의 절단영역을 펀칭하여 비아 홀을 형성한다.
한편, 본 발명의 설명에서 상기 비아 홀을 형성하기 위해 사용되는 상기 기판(130)은 필름형태의 시트(Sheet)와 금속 박막 등을 포함하며, LED 패키지 기판과 반도체 기판 중 어느 하나로 사용될 수 있다.
따라서, 본 발명의 실시 예에 따르면, 상기 기판(130)에 형성하고자 하는 비아 홀의 형상에 따라 선택된 하나의 펀치 날을 이용하여 상기 펀칭 툴(120)을 X축 및 Y축으로 이동하면서 1회 또는 적어도 2회 이상 중복 펀칭하여 상기 기판(130)에 원하는 비아 홀의 형상을 형성할 수 있다.
다른 실시 예
본 발명의 실시 예에서 사용된 펀칭 장치는 도 3 내지 도 5에 예시된 바와 같이, 소정형상의 홈이 형성되고 그 홈 상면에 기판(130)이 안착되는 펀칭 다이(110)와, 상기 펀칭 다이(110)의 상부에서 상기 펀칭 다이(110)의 홈으로 수직 하강 및 승강에 의해 상기 기판(130)을 펀치 날로 절단하여 비아 홀(hole)을 형성하는 펀칭 툴(Tool)(120)을 포함하여 구성된다. 또한, 상기 펀칭 장치는 제어프로그램(221)을 저장하는 저장부(221)와, 상기 펀칭 툴(120) 또는 펀칭 헤드를 X축과 Y축으로 이동시키는 X축 및 Y축 이송부(210)와, 상기 제어프로그램(221)에 따라 상기 X축 및 Y축 이송부(210)의 동작을 제어하는 제어부(230)를 더 포함하여 구성된다.
따라서 상기 펀칭 장치는, 상기 기판(130)에 형성하고자 하는 비아 홀의 형상에 따라 선택된 하나의 펀치 날(또는, 펀칭 툴: 120)을 이용하여 상기 기판(130)에 형성하고자 하는 비아 홀의 형상을 입력한 제어프로그램(221)에 따라 상기 펀칭 툴(120)을 X축 및 Y축으로 자동 이동하면서 1회 또는 적어도 2회 이상 중복 펀칭하여 상기 기판(130)에 원하는 비아 홀의 형상을 자동으로 형성할 수 있다.
이와 같이 구성된 본 발명의 펀칭 장치 및 이를 이용한 기판의 홀 형성 방법은 새로 디자인된 제품의 비아 홀(Via hole) 구성을 위해 신규로 펀칭 툴(Tool)을 제작하지 않고도 기존의 펀칭 툴을 이용하여 X축 및 Y축으로 이동하면서 1회 또는 적어도 2회 이상 중복 펀칭하여 상기 기판에 원하는 홀의 형상을 형성함으로써, 본 발명의 기술적 과제를 해결할 수가 있다.
이상에서 설명한 본 발명의 바람직한 실시 예들은 기술적 과제를 해결하기 위해 개시된 것으로, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자(당업자)라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
본 발명의 펀칭 장치 및 이를 이용한 기판의 홀 형성 방법은 LED 패키지를 예로 들어 설명하고 있으나, 반도체 기판에서 홀(hole)을 형성하는 방법에도 동일하게 적용할 수 있다.
110 : 펀칭 다이(Die)
120 : 펀칭 툴(Tool)
130 : 필름형태의 시트(Sheet) 또는 LED 패키지 기판 또는 피가공체
131~133 : 홀(hole) 또는 비아 홀(Via hole)
210 : X축 및 Y축 이송부
220 : 저장부
221 : 제어프로그램
230 : 제어부

Claims (10)

  1. 소정형상의 홈이 형성되고 그 홈 상면에 기판이 안착되는 펀칭 다이와, 상기 펀칭 다이의 상부에서 상기 펀칭 다이의 홈으로 수직 하강 및 승강에 의해 상기 기판을 펀치 날로 절단하여 홀(hole)을 형성하는 펀칭 툴(Tool)을 구비한 펀칭 장치를 이용하여 기판에 홀을 형성하는 방법에 있어서,
    상기 기판에 형성하고자 하는 홀의 형상에 따라 선택된 하나의 펀치 날을 이용하여 상기 펀칭 툴을 X축 및 Y축으로 이동하면서 1회 또는 적어도 2회 이상 중복 펀칭하여 상기 기판에 원하는 홀의 형상을 형성하고,
    상기 기판은 필름형태의 시트(Sheet) 및 금속 박막을 포함하는 기판의 홀 형성 방법.
  2. 제 1 항에 있어서, 상기 기판은:
    LED 패키지 기판과 반도체 기판 중 어느 하나로 사용하는 기판의 홀 형성 방법.
  3. 제 2 항에 있어서,
    상기 기판에 형성되는 홀은 비아 홀(Via hole)을 포함하며,
    상기 홀에 LED 칩, 반도체 칩, 다이오드를 포함한 반도체 소자를 실장 하는 기판의 홀 형성 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 기판의 홀 형성 방법은 상기 기판에 회로패턴이 형성되어 있는 써킷테이프의 절단영역을 펀치로 절단하는 기판의 홀 형성 방법.
  5. 제 1 항에 있어서, 상기 기판의 홀 형성 방법은:
    상기 기판에 형성하고자 하는 홀의 형상을 입력한 제어프로그램에 따라 상기 펀칭 툴을 X축 및 Y축으로 자동 이동하면서 1회 또는 적어도 2회 이상 중복 펀칭하여 상기 기판에 원하는 홀의 형상을 형성하는 기판의 홀 형성 방법.
  6. 펀칭 장치에 있어서,
    소정형상의 홈이 형성되고 그 홈 상면에 기판이 안착되는 펀칭 다이와;
    상기 펀칭 다이의 상부에서 상기 펀칭 다이의 홈으로 수직 하강 및 승강에 의해 상기 기판을 펀치 날로 절단하여 홀(hole)을 형성하는 펀칭 툴(Tool);을 포함하며,
    상기 기판에 형성하고자 하는 홀의 형상에 따라 선택된 하나의 펀치 날을 이용하여 상기 기판에 형성하고자 하는 홀의 형상을 입력한 제어프로그램에 따라 상기 펀칭 툴을 X축 및 Y축으로 자동 이동하면서 1회 또는 적어도 2회 이상 중복 펀칭하여 상기 기판에 원하는 홀의 형상을 형성하고,
    상기 기판은 필름형태의 시트(Sheet) 및 금속 박막을 포함하는 펀칭 장치.
  7. 제 6 항에 있어서, 상기 기판은:
    LED 패키지 기판과 반도체 기판 중 어느 하나로 사용하는 펀칭 장치.
  8. 제 7 항에 있어서,
    상기 기판에 형성되는 홀은 비아 홀(Via hole)을 포함하며,
    상기 홀에 LED 칩, 반도체 칩, 다이오드를 포함한 반도체 소자를 실장 하는 펀칭 장치.
  9. 제 8 항에 있어서, 상기 펀칭 장치는:
    상기 비아 홀의 형상이 프로그래밍 된 제어프로그램(221)을 저장하는 저장부(221)와;
    상기 펀칭 툴(120) 또는 펀칭 헤드를 X축과 Y축으로 이동시키는 X축 및 Y축 이송부(210); 및
    상기 제어프로그램(221)에 따라 상기 X축 및 Y축 이송부(210)의 동작을 제어하는 제어부(230);를 더 포함하는 펀칭 장치.
  10. 제 6 항 내지 제 9 항 중 어느 한 항에 있어서, 상기 펀칭 장치는:
    상기 기판에 회로패턴이 형성되어 있는 써킷테이프의 절단영역을 펀치로 절단하는 펀칭 장치.
KR1020100106197A 2010-10-28 2010-10-28 펀칭 장치 및 이를 이용한 기판의 홀 형성 방법 KR101724710B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100106197A KR101724710B1 (ko) 2010-10-28 2010-10-28 펀칭 장치 및 이를 이용한 기판의 홀 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100106197A KR101724710B1 (ko) 2010-10-28 2010-10-28 펀칭 장치 및 이를 이용한 기판의 홀 형성 방법

Publications (2)

Publication Number Publication Date
KR20120044737A KR20120044737A (ko) 2012-05-08
KR101724710B1 true KR101724710B1 (ko) 2017-04-18

Family

ID=46264455

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100106197A KR101724710B1 (ko) 2010-10-28 2010-10-28 펀칭 장치 및 이를 이용한 기판의 홀 형성 방법

Country Status (1)

Country Link
KR (1) KR101724710B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101301327B1 (ko) * 2012-05-14 2013-08-29 세메스 주식회사 발광 소자 타발 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004134447A (ja) 2002-10-08 2004-04-30 Sony Corp 露光方法、マスクおよび半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004134447A (ja) 2002-10-08 2004-04-30 Sony Corp 露光方法、マスクおよび半導体装置の製造方法

Also Published As

Publication number Publication date
KR20120044737A (ko) 2012-05-08

Similar Documents

Publication Publication Date Title
CN101180247A (zh) 陶瓷基板的制造方法以及陶瓷基板
JPH1051152A (ja) 可撓性ラミナをアライメント・ピン上に積み重ねる方法及び装置
US20090127699A1 (en) Low temperature co-fired ceramics substrate and semiconductor package
KR101724710B1 (ko) 펀칭 장치 및 이를 이용한 기판의 홀 형성 방법
US20090117710A1 (en) Method of cutting semiconductor wafer, semiconductor chip apparatus, and chamber to cut wafer
US5996458A (en) Lead cutting apparatus of electronic component
CN111382828B (zh) 非接触智能卡及其制造方法和制造设备
JP2003080322A (ja) ワッシャの製造方法
JP2010254573A (ja) ガラス板の孔開け方法及びその装置
CN102760642A (zh) 一种控制引线高度一致性的金属封装外壳烧结模具
JP4091313B2 (ja) 打ち抜き装置及び打ち抜き方法
JP2010105021A (ja) 円柱形状はんだ片
CN205069595U (zh) 一种用于半导体引线键合的框架压合装置
KR102002475B1 (ko) 반도체 칩 이송장치의 흡착부재 제조방법 및 흡착부재를 제조하기 위한 기반부재 셋트
CN105150663B (zh) 带框生瓷片面压叠片机
JP2013008459A (ja) コンタクト製造方法及びこれによって製造されるコンタクト
KR102168268B1 (ko) 5g 중계기의 방사체 구조물 제조방법
JPWO2010052760A1 (ja) チップ剥離方法、半導体装置の製造方法、及びチップ剥離装置
JP2861786B2 (ja) 電子部品実装装置および電子部品実装方法
JP4042400B2 (ja) 打抜金型
CN207683866U (zh) 一种切断自由落料导套装置
JP3085473U (ja) 金属ワッシャ
JP2005046907A (ja) 切断装置及び電子部品形成装置
KR20110006118A (ko) 연성회로기판의 블레이드 장치 및 방법
US20090126857A1 (en) Manufacturing method of low temperature co-fired ceramics substrate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant