KR101712345B1 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- KR101712345B1 KR101712345B1 KR1020150091809A KR20150091809A KR101712345B1 KR 101712345 B1 KR101712345 B1 KR 101712345B1 KR 1020150091809 A KR1020150091809 A KR 1020150091809A KR 20150091809 A KR20150091809 A KR 20150091809A KR 101712345 B1 KR101712345 B1 KR 101712345B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- insulating film
- electrode
- film
- semiconductor substrate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 56
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 44
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 44
- 239000001301 oxygen Substances 0.000 claims abstract description 44
- 229910052751 metal Inorganic materials 0.000 claims abstract description 42
- 239000002184 metal Substances 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims description 35
- 230000002093 peripheral effect Effects 0.000 claims description 12
- 229910044991 metal oxide Inorganic materials 0.000 claims description 4
- 150000004706 metal oxides Chemical class 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims 2
- 229910052759 nickel Inorganic materials 0.000 claims 1
- 230000005684 electric field Effects 0.000 abstract description 9
- 230000000694 effects Effects 0.000 description 11
- 150000004767 nitrides Chemical class 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
Abstract
(과제)
HEMT에 있어서, 게이트 전극의 끝과, 절연막과 게이트 전극의 사이에 형성된 막의 끝이 같아지게 되도록 되어 있기 때문에, 게이트 전극에 의한 필드 플레이트를 효과적으로 사용할 수 없어 전계의 완화가 충분히 되지 않기 때문에, 게이트 리크나 붕괴현상이 발생한다는 문제가 있었다.
(해결수단)
게이트 전극은 게이트로서 기능을 하는 게이트 전극의 제1부분과, 게이트 전극의 제1부분으로부터 상기 산화막 위로 연장되는 게이트 전극의 제2부분을 구비하고, 산소를 포함하는 금속막은 게이트 전극의 제1부분측으로부터 제2부분으로 연장되고, 게이트 전극의 제1부분으로부터 연장된 게이트 전극의 제2부분의 끝은 산소를 포함하는 금속막의 끝보다 상기 게이트 전극의 제1부분으로부터 먼 영역까지 연장되어 있는 것을 특징으로 한다.(assignment)
Since the end of the gate electrode and the end of the film formed between the insulating film and the gate electrode are made equal to each other in the HEMT, the field plate by the gate electrode can not be effectively used and the electric field is not sufficiently relaxed, There has been a problem that a collapse phenomenon occurs.
(Solution)
Wherein the gate electrode comprises a first portion of a gate electrode functioning as a gate and a second portion of a gate electrode extending over the oxide film from a first portion of the gate electrode, And the end of the second portion of the gate electrode extending from the first portion of the gate electrode extends to a region farther from the first portion of the gate electrode than the end of the metal film containing oxygen .
Description
본 발명은, 필드 플레이트 효과(field plate effect)를 사용하여 전계(電界)를 완화시킨 고전자이동도 트랜지스터(HEMT(High Electron Mobility Transistor))에 관한 것이다.
BACKGROUND OF THE
고전자이동도 트랜지스터(HEMT)에 있어서는 리크전류(leak電流)를 적게 하기 위하여, 필드 플레이트를 유효하게 활용하여 전계를 완화시킬 필요가 있다.
In order to reduce leakage current in a high electron mobility transistor (HEMT), it is necessary to effectively utilize a field plate to relax the electric field.
선행문헌에는, 도1에 나타내는 바와 같이 전자주행층(電子走行層)(1)과, 전자공급층(電子供給層)(2)과, 소스 전극(source 電極)(도면에는 나타내지 않는다)과, 드레인 전극(drain 電極)(도면에는 나타내지 않는다)과, 게이트 전극(gate 電極)(6a)과, 실리콘 산화물로 이루어지는 절연막(絶緣膜)(4)과, 절연막(4)과 게이트 전극(6a)의 사이에 형성된 막으로서 예를 들면 p형 금속산화물 반도체막을 구비하는 헤테로 접합형 전계효과 반도체 장치(hetero 接合型 電界效果 半導體 裝置)(반도체 소자)가 기재되어 있다.1, an electron transporting layer (electron transporting layer) 1, an electron supply layer (electron supply layer) 2, a source electrode (not shown in the figure) A drain electrode (not shown), a gate electrode 6a, an insulating film 4 made of silicon oxide, an insulating film 4 and a gate electrode 6a (Heterojunction type field effect semiconductor device) (semiconductor device) having, for example, a p-type metal oxide semiconductor film as a film formed therebetween.
또한 전자공급층(2)에는 오목부(리세스부(recess部))가 형성되고, 이에 따라 노멀리 오프 특성(normally-off 特性)을 가지며 또한 온저항(on抵抗) 및 게이트 리크전류(gate leak電流)가 작은 헤테로 접합형 전계효과 반도체 장치를 얻을 수 있다. 그러나 도1의 반도체 장치에서는, 절연막(4)과 게이트 전극(6a)의 사이에 형성된 막의 끝부와, 절연막(4) 위에 배치된 게이트 전극(6a)의 끝부가 같은 위치에 배치되어 있기 때문에, 게이트 전극(6a)에 의한 필드 플레이트 효과가 효과적으로 발휘되지 않아 전계의 완화가 충분하지 않게 됨으로써 게이트 리크나 붕괴현상(collapse現象)이 발생하기 쉽다는 문제가 있었다.The recesses (recess portions) are formed in the
본 발명은 상기 문제점을 해결하여, 게이트 전극에 의한 필드 플레이트 효과를 유효하게 발휘시켜서 전계를 효과적으로 완화시킴으로써 게이트 리크, 붕괴현상을 이전보다 억제할 수 있는 HEMT를 제공하는 것을 목적으로 하는 것이다.
It is an object of the present invention to provide a HEMT capable of effectively suppressing an electric field by effectively exerting a field plate effect by a gate electrode, thereby suppressing a gate leak and a collapse phenomenon more than before.
본 발명은, 상기 과제를 해결하기 위하여 이하에 기재되는 구성으로 하였다.The present invention has the following constitution in order to solve the above problems.
본 발명의 반도체 장치는, 전자주행층 및 전자공급층을 구비하는 반도체 기판과, 반도체 기판의 표면에 형성된 절연막 및 게이트 전극을 구비하는 고전자이동도 트랜지스터에 있어서, 게이트 전극은, 게이트로서 기능을 하는 제1부분과, 제1부분으로부터 절연막의 표면으로 연장되어 필드 플레이트로서 기능을 하는 제2부분을 가지며, 절연막과 게이트 전극의 제2부분의 사이에는, 산소를 포함하는 금속막이 형성되어 있고, 게이트 전극의 제2부분은, 산소를 포함하는 금속막보다 반도체 기판의 외주측으로 연장되어 있고, 절연막의 표면이, 게이트 전극의 제1부분측에서는 산소를 포함하는 금속막에 의하여 피복되어 있고, 반도체 기판의 외주측에서는 게이트 전극의 제2부분에 의하여 피복되어 있는 것을 특징으로 한다.A semiconductor device of the present invention is a high electron mobility transistor having a semiconductor substrate including an electron traveling layer and an electron supply layer, and an insulating film and a gate electrode formed on a surface of the semiconductor substrate, wherein the gate electrode functions as a gate And a second portion extending from the first portion to the surface of the insulating film and serving as a field plate, and a metal film containing oxygen is formed between the insulating film and the second portion of the gate electrode, The second portion of the gate electrode extends to the outer peripheral side of the semiconductor substrate than the metal film containing oxygen and the surface of the insulating film is covered with a metal film containing oxygen on the first portion side of the gate electrode, On the outer peripheral side of the gate electrode is covered with the second portion of the gate electrode It characterized.
또한 본 발명의 반도체 장치는, 전자주행층 및 전자공급층을 구비하는 반도체 기판과, 반도체 기판의 표면에 형성된 절연막 및 게이트 전극을 구비하는 고전자이동도 트랜지스터에 있어서, 게이트 전극은, 절연막에 형성된 개구 내에 배치된 제1부분과, 절연막의 표면에 배치된 제2부분을 구비하고, 절연막의 개구측의 표면은, 산소를 포함하는 금속막을 사이에 두고 게이트 전극의 제2부분에 의하여 피복되어 있고, 절연막의 개구측으로부터 이간된 측의 표면은, 산소를 포함하는 금속막을 사이에 두지 않고 게이트 전극의 제2부분에 의하여 피복되어 있는 것을 특징으로 한다.The semiconductor device of the present invention is a high electron mobility transistor including a semiconductor substrate having an electron traveling layer and an electron supply layer, an insulating film formed on a surface of the semiconductor substrate, and a gate electrode, A first portion disposed in the opening and a second portion disposed on the surface of the insulating film, wherein the opening-side surface of the insulating film is covered with a second portion of the gate electrode with a metal film including oxygen interposed therebetween , And the surface of the insulating film which is separated from the opening side is covered with the second portion of the gate electrode without a metal film containing oxygen therebetween.
또한 본 발명의 반도체 장치는, 전자주행층 및 전자공급층을 구비하는 반도체 기판과, 반도체 기판의 표면에 형성된 절연막, 게이트 전극, 드레인 전극 및 소스 전극을 구비하는 고전자이동도 트랜지스터에 있어서, 게이트 전극은, 절연막에 형성된 개구 내에 배치된 전극부와, 절연막의 표면에 배치된 필드 플레이트부를 가지며, 게이트 전극의 전극부와 드레인 전극의 사이에 있어서는, 절연막의 개구측의 표면은 산소를 포함하는 금속막을 사이에 두고 필드 플레이트부에 의하여 피복되어 있고, 절연막의 개구측으로부터 이간된 측의 표면은 산소를 포함하는 금속막을 사이에 두지 않고 필드 플레이트부에 의하여 피복되어 있고, 게이트 전극의 전극부와 소스 전극의 사이에 있어서는, 절연막의 표면은 산소를 포함하는 금속막을 사이에 두고 필드 플레이트부에 의하여 피복되어 있고, 게이트 전극의 전극부와 소스 전극의 사이에 있어서의 필드 플레이트부의 연장 길이는, 게이트 전극의 전극부와 드레인 전극의 사이에 있어서의 필드 플레이트부의 연장 길이에 비하여 짧은 것을 특징으로 한다.
The semiconductor device of the present invention is a high electron mobility transistor including a semiconductor substrate having an electron traveling layer and an electron supply layer, an insulating film formed on a surface of the semiconductor substrate, a gate electrode, a drain electrode and a source electrode, The electrode has an electrode portion disposed in an opening formed in an insulating film and a field plate portion disposed on a surface of the insulating film. Between the electrode portion and the drain electrode of the gate electrode, the opening- The surface of the insulating film which is separated from the opening side is covered with a field plate portion without sandwiching a metal film containing oxygen therebetween and the electrode portion of the gate electrode and the source Between the electrodes, the surface of the insulating film is covered with a metal film containing oxygen, And the extension length of the field plate portion between the electrode portion and the source electrode of the gate electrode is shorter than the extension length of the field plate portion between the electrode portion and the drain electrode of the gate electrode .
본 발명에 의하면, 필드 플레이트의 효과를 양호하게 활용할 수 있어 전계를 완화시킬 수 있다.
According to the present invention, the effect of the field plate can be favorably utilized and the electric field can be relaxed.
도1은, 종래의 HEMT의 게이트 전극 부분의 단면도이다.
도2는, 본 발명의 1실시형태에 관한 HEMT의 게이트 전극 부분의 단면도이다.
도3은, 종래품의 HEMT와 본 발명의 1실시형태에 관한 HEMT의 Vds(드레인·소스 사이 전압)와 전류붕괴의 관계를 나타낸 것이다.1 is a cross-sectional view of a gate electrode portion of a conventional HEMT.
2 is a cross-sectional view of a gate electrode portion of a HEMT according to an embodiment of the present invention.
Fig. 3 shows the relationship between Vds (drain-source voltage) and current collapse of a conventional HEMT and an HEMT according to one embodiment of the present invention.
이하에서는, 본 발명의 실시형태가 되는 구조에 대하여 설명한다.Hereinafter, the structure of the embodiment of the present invention will be described.
도2는, 본 발명의 1실시형태에 관한 고전자이동도 트랜지스터(HEMT(High Electron Mobility Transistor))의 게이트 전극(gate 電極) 부분의 단면도이다. 본 발명은 게이트 전극 부분에 특징이 있기 때문에, 그 이외의 부분에 대한 설명은 생략한다.2 is a cross-sectional view of a gate electrode portion of a high electron mobility transistor (HEMT) according to an embodiment of the present invention. Since the present invention is characterized by the gate electrode portion, description of other portions is omitted.
본 실시형태의 반도체 장치(半導體 裝置)(반도체 소자)에서는, 제1질화물 반도체 재료(第1窒化物 半導體 材料)(예를 들면 GaN)로 이루어지는 전자주행층(電子走行層)(1) 위에, 제1질화물 반도체 재료와는 다른 격자정수(格子定數)를 갖는 제2질화물 반도체 재료(예를 들면 AlGaN)로 이루어지는 전자공급층(電子供給層)(2)과, 제3질화물 반도체 재료(예를 들면 GaN)로 이루어지는 캡층(cap層)(3)이 순차적으로 적층(積層)되어 있다. 본원 명세서에서는, 편의상 이 전자주행층(1)과 전자공급층(2)과 캡층(3)을 합하여 반도체 기판이라고 총칭한다.In the semiconductor device (semiconductor element) of the present embodiment, on an electron traveling layer (electron transporting layer) 1 made of a first nitride semiconductor material (first nitride semiconductor material) (for example, GaN) An electron supply layer (electron supply layer) 2 made of a second nitride semiconductor material (for example, AlGaN) having a lattice constant different from that of the first nitride semiconductor material; A cap layer (cap layer) 3 made of, for example, GaN is sequentially stacked. For convenience, the
반도체 기판의 표면에는, 절연막으로서의 산화막(酸化膜)(4)과, 산소를 포함하는 금속막(金屬膜)(5)과, 티탄(titanium) 위에 알루미늄 구리와 질화티탄을 순차적으로 적층하여 이루어지는 게이트 전극(6)이 형성되어 있다. 또한 도2에서는 도면에 나타내는 것을 생략하고 있지만, 도면을 향하여 우측의 반도체 기판의 표면 위에는 드레인 전극(drain 電極)이 배치되어 있고, 도면을 향하여 좌측의 반도체 기판의 표면 위에는 소스 전극(source 電極)이 배치되어 있다.An oxide film (oxide film) 4 as an insulating film, a metal film (metal film) 5 containing oxygen, and a gate made of aluminum oxide and titanium nitride are sequentially stacked on the surface of the semiconductor substrate, An
산화막(4)은 실리콘 산화물로 이루어지고, 그 일부에는 도면에 나타내는 바와 같이 개구(開口)(게이트 개구)가 형성되어 있다. 이 게이트 개구에서는 반도체 기판의 표면이 노출되어 있다. 본 실시형태의 반도체 장치(반도체 소자)에서는, 평면에서 볼 때에 있어서 게이트 개구의 내측의 반도체 기판 표면에 오목부(리세스부(recess部))가 형성되어 있다. 오목부(리세스부)는 캡층(3)보다 깊게 형성되어 있기 때문에, 본 실시형태의 반도체 장치에서는 게이트 개구를 통하여 전자공급층(2)의 표면이 노출되어 있다.The oxide film 4 is made of silicon oxide, and an opening (gate opening) is formed in a part of the oxide film 4 as shown in the drawing. At the gate opening, the surface of the semiconductor substrate is exposed. In the semiconductor device (semiconductor element) of this embodiment, a recess (recess portion) is formed on the surface of the semiconductor substrate inside the gate opening when seen from the plane. Since the concave portion (recess portion) is formed deeper than the cap layer 3, the surface of the
산소를 포함하는 금속막(5)은, 게이트 개구의 내측에 형성된 제1부분과, 게이트 개구의 외측에 형성되고 산화막(4)의 표면을 피복하는 제2부분을 구비한다.The
산소를 포함하는 금속막(5)의 제1부분은, 도면에 나타내는 바와 같이 그 중앙측은 리세스부의 저면과 측면에 형성되어 있고, 그 외주측은 게이트 개구를 구성하는 산화막(4)의 측면을 피복하고 있다.The first portion of the
즉 산소를 포함하는 금속막(5)의 제1부분은, 리세스부의 저면에 노출된 전자공급층(2)의 표면과, 리세스부의 측면에 노출된 전자공급층(2)의 표면과 캡층(3)의 표면, 리세스부의 외측에 노출된 반도체 기판의 표면 및 게이트 개구의 측면(산화막(4)의 측면)을 피복하고 있다.That is, the first portion of the
산소를 포함하는 금속막(5)의 제2부분은, 제1부분에 연속하여 형성되고, 반도체 기판의 외주측을 향하여 연장되어 게이트 개구의 외측의 산화막(4)의 표면을 피복한다. 여기에서 도2에서는 1개의 게이트 전극(6)밖에 기재되어 있지 않지만, 본 발명을 반도체 기판에 복수의 게이트 전극(6)을 구비하는 복수의 셀(cell)에 적응하는 경우에, 편의상 반도체 기판의 외주는 각 셀의 외주를 의미한다는 것은 말할 필요도 없다.The second portion of the
게이트 전극(6)은, 게이트 개구의 내측에 형성된 제1부분과, 게이트 개구의 외측에 형성된 제2부분을 구비한다.The
게이트 전극(6)의 제1부분은, 도면에 나타내는 바와 같이 그 중앙측은 리세스부의 저면과 측면에 형성되어 있고, 그 외주측은 게이트 개구를 구성하는 산화막(4)의 측면을 피복하고 있다. 즉 게이트 전극(6)의 제1부분은, 리세스부의 저면에 노출된 전자공급층(2)의 표면과, 리세스부의 측면에 노출된 전자공급층(2)의 표면과 캡층(3)의 표면, 리세스부의 외측에 노출된 반도체 기판의 표면 및 게이트 개구의 측면(산화막(4)의 측면)을, 산소를 포함하는 금속막(5)을 사이에 두고 피복하고 있다.The first portion of the
게이트 전극(6)의 제2부분은, 제1부분에 연속하여 형성되고, 반도체 기판의 외주측을 향하여 연장되어 게이트 개구의 외측의 산화막(4)의 표면을 피복한다. 여기에서 게이트 전극(6)의 제2부분 중에서 드레인 전극을 향하여 연장되는 부분은, 산소를 포함하는 금속막(5)의 제2부분보다 드레인 전극측 즉 반도체 기판의 외주측까지 연장되어 있다. 즉 게이트 전극(6)의 제2부분 중에서 드레인 전극을 향하여 연장되는 부분의 끝부는, 산소를 포함하는 금속막(5)의 제2부분 중에서 드레인 전극을 향하여 연장되는 부분의 끝부보다 드레인 전극측 즉 반도체 기판의 외주측까지 연장되어 있다.The second portion of the
이 결과 게이트 전극(6)의 제2부분 중에서 드레인 전극을 향하여 연장되는 부분은, 리세스부측에서는 산소를 포함하는 금속막(5)의 제2부분의 표면을 피복하고 있고, 반도체 기판의 외주측에서는 산화막(4)의 표면을 피복하고 있다. 즉 리세스부측의 산화막(4) 위에서는 산화막(4)과 게이트 전극(6)의 사이에 산소를 포함하는 금속막(5)이 삽입되어 있지만, 반도체 기판의 외주측의 산화막(4) 위에서는 산화막(4)과 게이트 전극(6)이 직접 접촉되어 있다. 이와 같이 산화막(4)의 표면이, 반도체 기판의 외주측에서는 게이트 전극(6)에 접촉되고, 리세스부측에서는 금속막보다 도전율(導電率)이 낮지만 산화막(4)보다 도전율이 높은 산소를 포함하는 금속막에 접촉되어 있음으로써 단계적으로 완만한 전계완화효과(電界緩和效果)가 얻어져서, 붕괴현상(collapse現象)의 억제효과가 양호하게 발휘된다. 도3은, 종래의 HEMT와 본 발명의 1실시형태에 관한 HEMT의 Vds·전류붕괴관계를 나타내지만, 도면에 나타내는 바와 같이 본 발명의 1실시형태의 HEMT에 의하면, 종래의 예와 비교하여 전류붕괴를 양호하게 억제할 수 있는 것을 알 수 있다. 또한 본 출원인이 확인한 바에 의하면, 산소를 포함하는 금속막(5)을 NiOX막으로 하였을 경우에 특히 양호하게 게이트 리크(gate leak)의 감소, 붕괴현상의 억제가 도모된다는 것을 알고 있다. 또 이 경우에도 NiOX의 도전율은 게이트 전극(6)의 도전율보다 낮게 하고, 산화막(4)의 도전율보다 높게 한다. 즉 NiOX막의 산소의 조성비는, 완전한 절연막(산화막)을 구성하는 경우의 산소조성비 X = 1보다 많은 상태 즉 산소과잉의 상태로 하여야 한다. 또한 산소를 포함하는 금속막(5)은, p형 도전형의 성질을 구비하는 금속산화물막으로 하는 것이 좋다.As a result, a portion of the second portion of the
또 산소를 포함하는 금속막(5)에 대해서는, 그 제1부분을 산소 푸어(oxygen poor)의 금속막 즉 실질적으로 절연막으로 하더라도 좋다. 이 경우에 MIS구조의 트랜지스터를 구성한다. 또 제1부분을 산소 푸어의 금속막을 대신하여 질화막이나 산화막 등을 적용할 수도 있다.As for the
게이트 전극(6)의 제2부분 중에서 소스 전극을 향하여 연장되는 부분에 있어서는, 종래의 반도체 장치와 마찬가지로 그 끝부가 산소를 포함하는 금속막(5)의 끝부와 같은 위치에 있다. 또한 게이트 전극(6)의 제2부분의 연장 길이는, 드레인 전극측에 비하여 소스 전극측에서 짧아지게 되어 있다. 이 결과 반도체 기판의 면적 즉 칩면적을 작게 할 수 있다. 또 게이트 전극(6)의 제2부분 중에서 소스 전극을 향하여 연장되는 부분에 대해서도, 드레인 전극을 향하여 연장되는 부분과 마찬가지로 그 끝부를 금속막(5)의 끝부보다 반도체 기판의 외주측에 위치시켜도 좋지만, 게이트 리크의 감소, 붕괴현상의 억제효과는 기대되는 만큼은 얻어지지 않아 칩면적이 커지게 된다. 본 실시형태와 같이 전위차(電位差)가 큰 게이트·드레인 사이에서 본 발명을 채용함으로써 칩면적의 소형화와 전류붕괴감소효과의 양방에서 그 효과가 최대한 발휘된다.In the portion extending from the second portion of the
또 게이트 전극(6) 중에서 제2부분은 소위 게이트 필드 플레이트(gate field plate)로서 기능을 하는 부분이지만, 본 발명에서는 드레인 전극과 소스 전극 사이의 전류를 제어하는 게이트부로서 기능을 하는 제1부분과 합하여 게이트 전극이라고 총칭한다.The second part of the
또한 본 출원인이 확인한 바, 게이트 개구의 끝부에서부터 산소를 포함하는 금속막(5)의 끝부까지의 거리를 a, 산소를 포함하는 금속막(5)의 끝부에서부터 게이트 전극(6)의 끝부까지의 거리를 b라고 하였을 경우에, HEMT의 게이트 리크 감소와 붕괴현상의 억제를 위해서는, 0μm < a < 2.0μm, 0μm < b < 2.0μm인 것이 바람직하고, b/a를 1부터 120의 범위에서 설정하는 것이 바람직한 것을 알았다.The distance from the end portion of the gate opening to the end portion of the
또한 게이트 전극(6)의 제2부분의 하측에 있어서, 산화막(4)의 두께를 변화시킴으로써 단계적으로 완만하게 전계완화효과를 얻을 수 있다. 특히 산화막(4)의 두께를 반도체 기판의 외주측을 향하여 얇아지게 되도록 그 두께를 단계적으로 혹은 연속적으로 변화시키면, 본원발명의 작용효과와 더불어 더 완만한 전계완화효과를 얻을 수 있다.Further, by changing the thickness of the oxide film 4 on the lower side of the second portion of the
도2의 본 발명의 1실시형태의 HEMT에 있어서, GaN캡층(3)을 형성하지 않는 구조로 하더라도 좋다. 또한 반도체 기판에 오목부(리세스부)를 형성하지 않고 있는 구조로 하더라도 좋다. 또한 본 발명은, 노멀리 온형(normally on型), 노멀리 오프형 중에서 어느 쪽의 HEMT에도 적용할 수 있다. 또한 산소를 포함하는 금속막의 표면을 텅스텐(tungsten)에 의하여 피복하면, 금속막 중의 산소가 제조공정의 과정 혹은 경년적(經年的)인 디바이스(device)의 사용에 의하여 변화되는 것이 양호하게 방지되어 높은 신뢰성이 얻어진다.
In the HEMT of the embodiment of the present invention shown in Fig. 2, the GaN cap layer 3 may not be formed. Further, a structure in which recesses (recessed portions) are not formed in the semiconductor substrate may be employed. The present invention can be applied to either HEMTs of a normally on type or a normally off type. Further, when the surface of the metal film containing oxygen is covered with tungsten, it is preferable that the oxygen in the metal film is prevented from being changed by the process of the manufacturing process or by the use of a device of a long- And high reliability is obtained.
1 : 전자주행층
2 : 전자공급층
3 : GaN캡층
4 : 산화막
5 : 산소를 포함하는 금속막
6 : 게이트 전극1: Electron traveling layer
2: electron supply layer
3: GaN cap layer
4: oxide film
5: metal film containing oxygen
6: gate electrode
Claims (8)
상기 반도체 기판의 표면에 형성된 절연막(絶緣膜) 및 게이트 전극(gate 電極)을
구비하는 고전자이동도 트랜지스터(高電子移動度 transistor)에 있어서,
상기 게이트 전극은, 게이트로서 기능을 하는 제1부분과, 상기 제1부분으로부터 상기 절연막의 표면으로 연장되어 필드 플레이트(field plate)로서 기능을 하는 제2부분을 가지며,
상기 절연막과 상기 게이트 전극의 제2부분의 사이에는, 산소를 포함하는 금속막(金屬膜)이 형성되어 있고,
상기 게이트 전극의 제2부분은, 상기 산소를 포함하는 금속막보다 상기 반도체 기판의 외주측으로 연장되어 있고, 상기 절연막의 표면이, 상기 게이트 전극의 제1부분측에서는 상기 산소를 포함하는 금속막에 의하여 피복되어 있고, 상기 반도체 기판의 외주측에서는 상기 게이트 전극의 제2부분에 의하여 피복되어 있고,
상기 게이트 전극이 상기 절연막과 접하는 부분을 가지며, 상기 게이트 전극이 상기 절연막과 접하는 부분에 있어서 상기 절연막의 두께가 변화되는 것을 특징으로 하는 반도체 장치.
A semiconductor substrate having an electron transport layer (electron transport layer) and an electron supply layer (electron supply layer)
An insulating film and a gate electrode (gate electrode) formed on the surface of the semiconductor substrate
In a high electron mobility transistor (high electron mobility transistor)
The gate electrode has a first portion functioning as a gate and a second portion extending from the first portion to the surface of the insulating film and functioning as a field plate,
A metal film containing oxygen is formed between the insulating film and the second portion of the gate electrode,
The second portion of the gate electrode extends to the outer peripheral side of the semiconductor substrate than the metal film containing oxygen and the surface of the insulating film is covered with the metal film containing oxygen at the first portion side of the gate electrode And is covered with a second portion of the gate electrode on an outer peripheral side of the semiconductor substrate ,
Wherein a thickness of the insulating film is changed at a portion where the gate electrode is in contact with the insulating film and at a portion where the gate electrode is in contact with the insulating film .
상기 반도체 기판의 표면에 형성된 절연막 및 게이트 전극을
구비하는 고전자이동도 트랜지스터에 있어서,
상기 게이트 전극은, 상기 절연막에 형성된 개구(開口) 내에 배치된 제1부분과, 상기 절연막의 표면에 배치된 제2부분을 가지며,
상기 절연막의 상기 개구측의 표면은, 산소를 포함하는 금속막을 사이에 두고 상기 게이트 전극의 제2부분에 의하여 피복되어 있고, 상기 절연막의 상기 개구측으로부터 이간(離間)된 측의 표면은, 상기 산소를 포함하는 금속막을 사이에 두지 않고 상기 게이트 전극의 제2부분에 의하여 피복되어 있고,
상기 게이트 전극이 상기 절연막과 접하는 부분을 가지며, 상기 게이트 전극이 상기 절연막과 접하는 부분에 있어서 상기 절연막의 두께가 변화되는 것을 특징으로 하는 반도체 장치.
A semiconductor substrate having an electron transport layer and an electron supply layer,
An insulating film and a gate electrode formed on the surface of the semiconductor substrate
In the high electron mobility transistor provided,
The gate electrode has a first portion disposed in an opening formed in the insulating film and a second portion disposed on a surface of the insulating film,
Wherein a surface of the insulating film on the opening side is covered with a second portion of the gate electrode with a metal film containing oxygen interposed therebetween, and a surface of the insulating film which is spaced apart from the opening side, And a second portion of the gate electrode without sandwiching a metal film containing oxygen therebetween ,
Wherein a thickness of the insulating film is changed at a portion where the gate electrode is in contact with the insulating film and at a portion where the gate electrode is in contact with the insulating film .
상기 산소를 포함하는 금속막의 도전율(導電率)은, 상기 절연막의 도전율보다 높고, 상기 게이트 전극의 도전율보다 낮은 것을 특징으로 하는 반도체 장치.
3. The method according to claim 1 or 2,
Wherein the conductivity of the metal film containing oxygen is higher than the conductivity of the insulating film and lower than the conductivity of the gate electrode.
상기 산소를 포함하는 금속막은, 산소를 포함하는 니켈막(nickel膜)인 것을 특징으로 하는 반도체 장치.
3. The method according to claim 1 or 2,
Wherein the oxygen-containing metal film is a nickel film containing oxygen.
상기 반도체 기판의 표면에 형성된 절연막, 게이트 전극, 드레인 전극 및 소스 전극을
구비하는 고전자이동도 트랜지스터에 있어서,
상기 게이트 전극은, 상기 절연막에 형성된 개구 내에 배치된 전극부와, 상기 절연막의 표면에 배치된 필드 플레이트부를 가지며,
상기 게이트 전극의 전극부와 상기 드레인 전극의 사이에 있어서는, 상기 절연막의 상기 개구측의 표면은 산소를 포함하는 금속막을 사이에 두고 상기 필드 플레이트부에 의하여 피복되어 있고, 상기 절연막의 상기 개구측으로부터 이간된 측의 표면은 상기 산소를 포함하는 금속막을 사이에 두지 않고 상기 필드 플레이트부에 의하여 피복되어 있고,
상기 게이트 전극의 전극부와 상기 소스 전극의 사이에 있어서는, 상기 절연막의 표면은 산소를 포함하는 금속막을 사이에 두고 상기 필드 플레이트부에 의하여 피복되어 있고,
상기 게이트 전극의 전극부와 상기 소스 전극의 사이에 있어서의 상기 필드 플레이트부의 연장 길이는, 상기 게이트 전극의 전극부와 상기 드레인 전극의 사이에 있어서의 상기 필드 플레이트부의 연장 길이에 비하여 짧고,
상기 게이트 전극이 상기 절연막과 접하는 부분을 가지며, 상기 게이트 전극이 상기 절연막과 접하는 부분에 있어서 상기 절연막의 두께가 변화되는 것을 특징으로 하는 반도체 장치.
A semiconductor substrate having an electron transport layer and an electron supply layer,
An insulating film, a gate electrode, a drain electrode, and a source electrode formed on the surface of the semiconductor substrate
In the high electron mobility transistor provided,
Wherein the gate electrode has an electrode portion disposed in an opening formed in the insulating film and a field plate portion disposed on a surface of the insulating film,
The surface of the insulating film on the opening side is covered by the field plate portion with a metal film containing oxygen interposed between the electrode portion of the gate electrode and the drain electrode, The surface of the dislocated side is covered with the field plate portion without sandwiching the oxygen-containing metal film therebetween,
Between the electrode portion of the gate electrode and the source electrode, the surface of the insulating film is covered with the field plate portion with a metal film containing oxygen therebetween,
Wherein an extension length of the field plate portion between the electrode portion of the gate electrode and the source electrode is shorter than an extension length of the field plate portion between the electrode portion of the gate electrode and the drain electrode ,
Wherein a thickness of the insulating film is changed at a portion where the gate electrode is in contact with the insulating film and at a portion where the gate electrode is in contact with the insulating film .
게이트 전극의 하부에 상기 전자공급층과 전기적으로 접속된 p형 금속산화물 반도체막을 가지며, 게이트 전극보다 p형 금속산화물 반도체막의 길이가 짧고, 상기 게이트 전극이 상기 산화막과 접하는 부분을 가지며,
상기 게이트 전극이 상기 산화막과 접하는 부분에 있어서 상기 산화막의 두께가 변화되는 것을 특징으로 하는 반도체 장치.
A high electron mobility transistor (HEMT) having an electron supply layer on an electron traveling layer, a cap layer on the electron supply layer, and an oxide film on the cap layer,
And a p-type metal oxide semiconductor film electrically connected to the electron supply layer under the gate electrode, wherein the p-type metal oxide semiconductor film has a shorter length than the gate electrode, the gate electrode has a portion in contact with the oxide film ,
Wherein a thickness of the oxide film is changed at a portion where the gate electrode is in contact with the oxide film .
상기 게이트 전극과 접하는 부분에 있어서의 상기 산화막의 막두께가, 게이트 전극의 끝을 향하여 두껍게 되는 것을 특징으로 하는 반도체 장치. The method according to claim 6 ,
Wherein a thickness of the oxide film at a portion in contact with the gate electrode is made thick toward the end of the gate electrode.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2014-220549 | 2014-10-29 | ||
| JP2014220549 | 2014-10-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160051547A KR20160051547A (en) | 2016-05-11 |
| KR101712345B1 true KR101712345B1 (en) | 2017-03-06 |
Family
ID=56019021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150091809A KR101712345B1 (en) | 2014-10-29 | 2015-06-29 | Semiconductor device |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP6565376B2 (en) |
| KR (1) | KR101712345B1 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010153493A (en) * | 2008-12-24 | 2010-07-08 | Sanken Electric Co Ltd | Field-effect semiconductor device and method of fabrication |
| JP2010153748A (en) | 2008-12-26 | 2010-07-08 | Sanken Electric Co Ltd | Method of manufacturing field effect semiconductor device |
| JP2013529384A (en) | 2010-05-12 | 2013-07-18 | クリー インコーポレイテッド | Semiconductor device having gate containing nickel oxide and method for manufacturing the same |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5487550B2 (en) | 2007-08-29 | 2014-05-07 | サンケン電気株式会社 | Field effect semiconductor device and manufacturing method thereof |
| KR20090113964A (en) * | 2008-04-29 | 2009-11-03 | 한국전기연구원 | Fabrication method of a high voltage Schottky diode |
| JP5582378B2 (en) * | 2009-02-27 | 2014-09-03 | サンケン電気株式会社 | Field effect semiconductor device and manufacturing method thereof |
| JP5564815B2 (en) * | 2009-03-31 | 2014-08-06 | サンケン電気株式会社 | Semiconductor device and manufacturing method of semiconductor device |
| JP2010245240A (en) * | 2009-04-06 | 2010-10-28 | Sanken Electric Co Ltd | Heterojunction field-effect semiconductor device and method of manufacturing the same |
-
2015
- 2015-06-26 JP JP2015129328A patent/JP6565376B2/en active Active
- 2015-06-29 KR KR1020150091809A patent/KR101712345B1/en active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010153493A (en) * | 2008-12-24 | 2010-07-08 | Sanken Electric Co Ltd | Field-effect semiconductor device and method of fabrication |
| JP2010153748A (en) | 2008-12-26 | 2010-07-08 | Sanken Electric Co Ltd | Method of manufacturing field effect semiconductor device |
| JP2013529384A (en) | 2010-05-12 | 2013-07-18 | クリー インコーポレイテッド | Semiconductor device having gate containing nickel oxide and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20160051547A (en) | 2016-05-11 |
| JP2016092397A (en) | 2016-05-23 |
| JP6565376B2 (en) | 2019-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8338860B2 (en) | Normally off gallium nitride field effect transistors (FET) | |
| CN105702734A (en) | semiconductor device and method of manufacturing semiconductor device | |
| EP2157612B1 (en) | Semiconductor device | |
| TWI496285B (en) | High electron mobility transistor and manufacturing method thereof | |
| JP2006269586A (en) | Semiconductor element | |
| US9859414B2 (en) | Semiconductor device | |
| US10446675B2 (en) | Noff III-nitride high electron mobility transistor | |
| JP2015173151A (en) | semiconductor device | |
| US20230326846A1 (en) | Semiconductor device and method for producing same | |
| JP6496149B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| US9214399B2 (en) | Integrated circuit with matching threshold voltages and method for making same | |
| US20230290836A1 (en) | Nitride semiconductor device comprising layered structure of active region and method for manufacturing the same | |
| US20160372557A1 (en) | Semiconductor device | |
| JP6573107B2 (en) | Semiconductor device | |
| KR20150088700A (en) | Semiconductor device and method of manufacturing the same | |
| KR101712345B1 (en) | Semiconductor device | |
| US9865723B2 (en) | Switching device | |
| WO2018117238A1 (en) | Semiconductor device | |
| US20180108774A1 (en) | Semiconductor Device and Method for Manufacturing Same | |
| US9082847B2 (en) | Trench MISFET | |
| JP2019040960A (en) | Nitride semiconductor device | |
| KR20170003337A (en) | Semiconductor device | |
| KR101803736B1 (en) | GaN-BASED CMOS DEVICE AND MANUFACTURING METHOD FOR THE DEVICE | |
| JP6047998B2 (en) | Semiconductor device | |
| JP2018085383A (en) | Switching element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| FPAY | Annual fee payment |
Payment date: 20200129 Year of fee payment: 4 |