JP2016092397A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2016092397A JP2016092397A JP2015129328A JP2015129328A JP2016092397A JP 2016092397 A JP2016092397 A JP 2016092397A JP 2015129328 A JP2015129328 A JP 2015129328A JP 2015129328 A JP2015129328 A JP 2015129328A JP 2016092397 A JP2016092397 A JP 2016092397A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- insulating film
- electrode
- containing oxygen
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 67
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 45
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 45
- 239000001301 oxygen Substances 0.000 claims abstract description 45
- 229910052751 metal Inorganic materials 0.000 claims abstract description 44
- 239000002184 metal Substances 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims description 37
- 230000002093 peripheral effect Effects 0.000 claims description 14
- 229910044991 metal oxide Inorganic materials 0.000 claims description 4
- 150000004706 metal oxides Chemical class 0.000 claims description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims 2
- 229910052759 nickel Inorganic materials 0.000 claims 1
- 230000005684 electric field Effects 0.000 abstract description 9
- 230000000694 effects Effects 0.000 description 11
- 150000004767 nitrides Chemical class 0.000 description 6
- 239000000463 material Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
Abstract
Description
本発明は、フィールドプレート効果を用い、電界を緩和した高電子移動度トランジスタ(HEMT)に関する。 The present invention relates to a high electron mobility transistor (HEMT) that uses a field plate effect and relaxes an electric field.
高電子移動度トランジスタ(HEMT)においてはリーク電流を少なくするために、フィールドプレートを有効に活用し、電界を緩和する必要がある。 In a high electron mobility transistor (HEMT), it is necessary to effectively use a field plate and reduce an electric field in order to reduce leakage current.
先行文献には、図1で示すように、電子走行層1と、電子供給層2と、ソース電極(図示せず)と、ドレイン電極(図示せず)と、ゲート電極6aと、シリコン酸化物から成る絶縁膜4と、絶縁膜4とゲート電極6aとの間に設けられた膜として、例えばp型金属酸化物半導体膜を有するヘテロ接合型電界効果半導体装置(半導体素子)が記載されている。
また、電子供給層2には凹部(リセス部)が形成され、これにより、ノーマリオフ特性を有し且つオン抵抗及びゲートリーク電流が小さいヘテロ接合型電界効果半導体装置を得るとされている。しかし、図1の半導体装置では、絶縁膜4とゲート電極6aとの間に設けられた膜の端部と、絶縁膜4上に配置されたゲート電極6aの端部とが同じ位置に配置されているため、ゲート電極6aによるフィールドプレート効果が効果的に発揮されず、電界の緩和が充分ではなく、ゲートリークやコラプス現象が発生し易いという問題があった。
Prior art documents include an
Further, the
本発明は、上記問題点を解決し、ゲート電極によるフィールドプレート効果を有効に発揮させ、電界を効果的に緩和することで、ゲートリーク、コラプス現象を以前よりも抑制できるHEMTを提供することを目的とするものである。 The present invention provides a HEMT that solves the above-described problems, effectively exhibits the field plate effect by the gate electrode, and effectively reduces the electric field, thereby suppressing gate leakage and collapse phenomenon more than before. It is the purpose.
本発明は、上記課題を解決すべく、以下に掲げる構成とした。
本発明の半導体装置は、電子走行層および電子供給層を備える半導体基板と、半導体基板の表面に形成された絶縁膜およびゲート電極と、を備える高電子移動度トランジスタにおいて、ゲート電極は、ゲートとして機能する第1の部分と、第1の部分から絶縁膜の表面に延伸してフィールドプレートとして機能する第2の部分とを有し、絶縁膜とゲート電極の第2の部分との間には、酸素を含む金属膜が形成されており、ゲート電極の第2の部分は、酸素を含む金属膜よりも半導体基板の外周側に延伸しており、絶縁膜の表面が、ゲート電極の第1の部分側では酸素を含む金属膜により被覆されており、半導体基板の外周側ではゲート電極の第2の部分により被覆されていることを特徴とする。
また、本発明の半導体装置は、電子走行層および電子供給層を備える半導体基板と、半導体基板の表面に形成された絶縁膜およびゲート電極と、を備える高電子移動度トランジスタにおいて、ゲート電極は、絶縁膜に形成された開口内に配置された第1の部分と、絶縁膜の表面に配置された第2の部分とを有し、絶縁膜の開口側の表面は、酸素を含む金属膜を介してゲート電極の第2の部分に被覆されており、絶縁膜の開口側から離間した側の表面は、酸素を含む金属膜を介さずにゲート電極の第2の部分に被覆されていることを特徴とする。
また、本発明の半導体装置は、電子走行層および電子供給層を備える半導体基板と、半導体基板の表面に形成された絶縁膜、ゲート電極、ドレイン電極およびソース電極と、を備える高電子移動度トランジスタにおいて、ゲート電極は、絶縁膜に形成された開口内に配置された電極部と、絶縁膜の表面に配置されたフィールドプレート部とを有し、ゲート電極の電極部とドレイン電極との間においては、絶縁膜の開口側の表面は酸素を含む金属膜を介してフィールドプレート部に被覆されており、絶縁膜の開口側から離間した側の表面は酸素を含む金属膜を介さずにフィールドプレート部に被覆されており、ゲート電極の電極部とソース電極との間においては、絶縁膜の表面は酸素を含む金属膜を介してフィールドプレート部に被覆されており、ゲート電極の電極部とソース電極との間におけるフィールドプレート部の延伸長は、ゲート電極の電極部とドレイン電極との間におけるフィールドプレート部の延伸長に比べて短いことを特徴とする。
In order to solve the above problems, the present invention has the following configurations.
A semiconductor device according to the present invention is a high electron mobility transistor including a semiconductor substrate including an electron transit layer and an electron supply layer, and an insulating film and a gate electrode formed on the surface of the semiconductor substrate. A first portion that functions, and a second portion that extends from the first portion to the surface of the insulating film and functions as a field plate, and between the insulating film and the second portion of the gate electrode , A metal film containing oxygen is formed, the second portion of the gate electrode extends to the outer peripheral side of the semiconductor substrate relative to the metal film containing oxygen, and the surface of the insulating film is the first electrode of the gate electrode. The portion is covered with a metal film containing oxygen, and the outer peripheral side of the semiconductor substrate is covered with a second portion of the gate electrode.
The semiconductor device of the present invention is a high electron mobility transistor comprising a semiconductor substrate comprising an electron transit layer and an electron supply layer, and an insulating film and a gate electrode formed on the surface of the semiconductor substrate. A first portion disposed in the opening formed in the insulating film and a second portion disposed on the surface of the insulating film, and the surface on the opening side of the insulating film is a metal film containing oxygen And the second part of the gate electrode is covered with the surface of the insulating film away from the opening side of the insulating film without passing through the metal film containing oxygen. It is characterized by.
The semiconductor device of the present invention is a high electron mobility transistor comprising a semiconductor substrate having an electron transit layer and an electron supply layer, and an insulating film, a gate electrode, a drain electrode, and a source electrode formed on the surface of the semiconductor substrate. The gate electrode has an electrode portion disposed in the opening formed in the insulating film and a field plate portion disposed on the surface of the insulating film, and between the electrode portion of the gate electrode and the drain electrode. The surface on the opening side of the insulating film is covered with the field plate portion via a metal film containing oxygen, and the surface on the side away from the opening side of the insulating film is a field plate without going through the metal film containing oxygen. The surface of the insulating film is covered with the field plate part through a metal film containing oxygen between the electrode part of the gate electrode and the source electrode. , Stretching the length of the field plate portion between the electrode portion and the source electrode of the gate electrode is characterized by shorter than the stretch length of the field plate portion between the electrode portion and the drain electrode of the gate electrode.
本発明によれば、フィールドプレートの効果を良好に活用でき、電界を緩和することができる。 According to the present invention, the effect of the field plate can be favorably utilized and the electric field can be relaxed.
以下、本発明の実施の形態となる構造について説明する。 Hereinafter, the structure which becomes embodiment of this invention is demonstrated.
図2は本発明の一実施の形態に係る高電子移動度トランジスタ(HEMT)のゲート電極部分の断面図である。本発明はゲート電極部分に特徴があるため、その他の部分の説明は省略する。
本実施形態の半導体装置(半導体素子)では、第1の窒化物半導体材料(例えばGaN)からなる電子走行層1上に、第1の窒化物半導体材料とは異なる格子定数を有する第2の窒化物半導体材料(例えばAlGaN)からなる電子供給層2と、第3の窒化物半導体材料(例えばGaN)からなるキャップ層3が順次積層されている。本願明細書では、便宜上、この電子走行層1と電子供給層2とキャップ層3とを合わせて半導体基板と総称する。
FIG. 2 is a cross-sectional view of a gate electrode portion of a high electron mobility transistor (HEMT) according to an embodiment of the present invention. Since the present invention is characterized by the gate electrode portion, description of other portions is omitted.
In the semiconductor device (semiconductor element) of the present embodiment, the second nitride having a lattice constant different from that of the first nitride semiconductor material on the
半導体基板の表面には、絶縁膜としての酸化膜4と、酸素を含む金属膜5と、チタン上にアルミ銅と窒化チタンを順次積層してなるゲート電極6とが形成されている。また、図2では図示を省略しているが、図面に向かって右側の半導体基板の表面上にはドレイン電極が配置されており、図面に向かって左側の半導体基板の表面上にはソース電極が配置されている。
On the surface of the semiconductor substrate, an oxide film 4 as an insulating film, a
酸化膜4はシリコン酸化物からなり、その一部には図示のように開口(ゲート開口)が設けられている。このゲート開口からは、半導体基板の表面が露出している。本実施形態の半導体装置(半導体素子)では、平面視において、ゲート開口の内側の半導体基板表面に凹部(リセス部)が形成されている。凹部(リセス部)はキャップ層3よりも深く形成されているため、本実施形態の半導体装置では、ゲート開口を通じての電子供給層2の表面が露出している。
The oxide film 4 is made of silicon oxide, and an opening (gate opening) is provided in a part thereof as shown in the figure. The surface of the semiconductor substrate is exposed from the gate opening. In the semiconductor device (semiconductor element) of this embodiment, a recess (recess portion) is formed on the surface of the semiconductor substrate inside the gate opening in plan view. Since the concave portion (recess portion) is formed deeper than the
酸素を含む金属膜5は、ゲート開口の内側に形成された第1の部分と、ゲート開口の外側に形成され酸化膜4の表面を被覆する第2の部分とを有する。
酸素を含む金属膜5の第1の部分は、図示のように、その中央側はリセス部の底面と側面に形成されており、その外周側はゲート開口を構成する酸化膜4の側面を被覆している。
すなわち、酸素を含む金属膜5の第1の部分は、リセス部の底面に露出した電子供給層2の表面と、リセス部の側面に露出した電子供給層2の表面とキャップ層3の表面、リセス部の外側に露出した半導体基板の表面、およびゲート開口の側面(酸化膜4の側面)を被覆している。
The
As shown in the figure, the first portion of the
That is, the first portion of the oxygen-containing
酸素を含む金属膜5の第2の部分は、第1の部分に連続して形成され、半導体基板の外周側に向かって延伸してゲート開口の外側の酸化膜4の表面を被覆する。ここで、図2では1つのゲート電極6しか記載されていないが、本発明を半導体基板に複数のゲート電極6を備える複数のセルに適応する場合、便宜上、半導体基板の外周は各セルの外周の意味であることは言うまでも無い。
ゲート電極6は、ゲート開口の内側に形成された第1の部分と、ゲート開口の外側に形成された第2の部分とを有する。
The second portion of the
The gate electrode 6 has a first portion formed inside the gate opening and a second portion formed outside the gate opening.
ゲート電極6の第1の部分は、図示のように、その中央側はリセス部の底面と側面に形成されており、その外周側はゲート開口を構成する酸化膜4の側面を被覆している。すなわち、ゲート電極6の第1の部分は、リセス部の底面に露出した電子供給層2の表面と、リセス部の側面に露出した電子供給層2の表面とキャップ層3の表面、リセス部の外側に露出した半導体基板の表面、およびゲート開口の側面(酸化膜4の側面)を酸素を含む金属膜5を介して被覆している。
As shown in the figure, the first portion of the gate electrode 6 is formed on the bottom surface and side surface of the recess portion, and the outer peripheral side covers the side surface of the oxide film 4 constituting the gate opening. . That is, the first portion of the gate electrode 6 includes the surface of the
ゲート電極6の第2の部分は、第1の部分に連続して形成され、半導体基板の外周側に向かって延伸してゲート開口の外側の酸化膜4の表面を被覆する。ここで、ゲート電極6の第2の部分のうちドレイン電極に向かって延伸する部分は、酸素を含む金属膜5の第2の部分よりもドレイン電極側、すなわち半導体基板の外周側まで延伸している。つまり、ゲート電極6の第2の部分のうちドレイン電極に向かって延伸する部分の端部は、酸素を含む金属膜5の第2の部分のうちドレイン電極に向かって延伸する部分の端部よりも、ドレイン電極側、すなわち半導体基板の外周側まで延伸している。
The second portion of the gate electrode 6 is formed continuously with the first portion, extends toward the outer peripheral side of the semiconductor substrate, and covers the surface of the oxide film 4 outside the gate opening. Here, the portion of the second portion of the gate electrode 6 that extends toward the drain electrode extends to the drain electrode side, that is, the outer peripheral side of the semiconductor substrate, than the second portion of the
この結果、ゲート電極6の第2の部分のうちドレイン電極に向かって延伸する部分は、リセス部側では酸素を含む金属膜5の第2の部分の表面を被覆しており、半導体基板の外周側では酸化膜4の表面を被覆している。つまり、リセス部側の酸化膜4上では、酸化膜4とゲート電極6との間に酸素を含む金属膜5が介在しているが、半導体基板の外周側の酸化膜4上では、酸化膜4とゲート電極6とが直接接触している。このように、酸化膜4の表面が、半導体基板の外周側ではゲート電極6に接触し、リセス部側では、金属膜よりも導電率が低いが酸化膜4よりも導電率が高い酸素を含む金属膜に接触していることで、段階的に緩やかな電界緩和効果が得られ、コラプス現象の抑制効果が良好に発揮される。図3は、従来のHEMTと本発明の一実施形態に係るHEMTのVds・電流コラプス関係を示すが、図示のように、本発明の一実施形態のHEMTによれば、従来例に比較して電流コラプスを良好に抑制出来ることが分かる。さらに、本出願人が確認したところによれば、酸素を含む金属膜5をNiOX膜とした場合、特に良好にゲートリークの低減、コラプス現象の抑制が図られることがわかっている。なお、この場合でも、NiOXの導電率はゲート電極6の導電率よりも低く、酸化膜4の導電率よりも高くする。すなわち、NiOX膜の酸素の組成比は、完全な絶縁膜(酸化膜)を構成する場合の酸素組成比X=1よりも多い状態、すなわち酸素過剰の状態とすべきである。また、酸素を含む金属膜5は、p型導電型の性質を備える金属酸化物膜とするのが良い。
As a result, the portion extending toward the drain electrode in the second portion of the gate electrode 6 covers the surface of the second portion of the
なお、酸素を含む金属膜5については、その第1の部分を酸素プアの金属膜、すなわち実質的に絶縁膜としても良い。この場合、MIS構造のトランジスタを構成する。更には、第1の部分を酸素プアの金属膜の代わりに窒化膜や酸化膜などを適用することもできる。
Note that the first portion of the
ゲート電極6の第2の部分のうちソース電極に向かって延伸する部分においては、従来の半導体装置と同様に、その端部が酸素を含む金属膜5の端部と同じ位置にある。また、ゲート電極6の第2の部分の延伸長は、ドレイン電極側に比べてソース電極側で短くなっている。この結果、半導体基板の面積、すなわちチップ面積を小さくできる。なお、ゲート電極6の第2の部分のうちソース電極に向かって延伸する部分についても、ドレイン電極に向かって延伸する部分と同様に、その端部を金属膜5の端部よりも半導体基板の外周側に位置させてもよいが、ゲートリークの低減、コラプス現象の抑制効果は期待されるほどには得られず、チップ面積が大きくなる。本実施形態のように、電位差が大きいゲート・ドレイン間で本発明を採用することで、チップ面積の小型化と電流コラプス低減効果の両方でその効果が最大限発揮される。
Of the second portion of the gate electrode 6, the portion extending toward the source electrode has its end located at the same position as the end of the
なお、ゲート電極6のうち第2の部分はいわゆるゲートフィールドプレートとして機能する部分であるが、本発明では、ドレイン電極とソース電極間の電流を制御するゲート部として機能する第1の部分と合わせてゲート電極と総称する。
更に、本出願人が確認したところ、ゲート開口の端部から酸素を含む金属膜5の端部までの距離をa、酸素を含む金属膜5の端部からゲート電極6の端部までの距離をbとした場合、HEMTのゲートリーク低減とコラプス現象の抑制の為には、0μm<a<2.0μm、0μm<b<2.0μmであることが望ましく、b/aを1から120の範囲で設定することが望ましいことが分かった。
The second portion of the gate electrode 6 is a portion that functions as a so-called gate field plate. However, in the present invention, the second portion is combined with the first portion that functions as a gate portion for controlling the current between the drain electrode and the source electrode. And collectively referred to as gate electrodes.
Further, the applicant has confirmed that the distance from the end of the gate opening to the end of the
また、ゲート電極6の第2の部分の下側において、酸化膜4の厚みを変化させることで段階的に緩やかに電界緩和効果を得ることができる。特に、酸化膜4の厚みを半導体基板の外周側に向けて薄くなるように、その厚みを段階的にあるいは連続的に反化させると、本願発明の作用効果と相まって、更に緩やかな電界緩和効果を得ることができる。 Further, by changing the thickness of the oxide film 4 below the second portion of the gate electrode 6, an electric field relaxation effect can be obtained gradually and gradually. In particular, if the thickness of the oxide film 4 is decreased stepwise or continuously so that the thickness of the oxide film 4 decreases toward the outer peripheral side of the semiconductor substrate, a more gentle electric field relaxation effect is coupled with the effect of the present invention. Can be obtained.
図2の本発明の一実施の形態のHEMTにおいて、GaNキャップ層3を設けない構造としても良い。また、半導体基板に凹部(リセス部)を設けていない構造としても良い。また、本発明は、ノーマリオン型、ノーマリオフ型のいずれのHEMTにも適用できる。また、酸素を含む金属膜の表面をタングステンによって被覆すると、金属膜中の酸素が製造工程の過程、あるいは経年的なデバイスの使用によって変化することが良好に防止され、高い信頼性が得られる。
The HEMT according to the embodiment of the present invention shown in FIG. 2 may have a structure in which the
1、電子走行層
2、電子供給層
3、GaNキャップ層
4、酸化膜
5、酸素を含む金属膜
6、ゲート電極
DESCRIPTION OF
Claims (8)
該半導体基板の表面に形成された絶縁膜およびゲート電極と、を備える高電子移動度トランジスタにおいて、
前記ゲート電極は、ゲートとして機能する第1の部分と、該第1の部分から前記絶縁膜の表面に延伸してフィールドプレートとして機能する第2の部分とを有し、
前記絶縁膜と前記ゲート電極の第2の部分との間には、酸素を含む金属膜が形成されており、
前記ゲート電極の第2の部分は、前記酸素を含む金属膜よりも前記半導体基板の外周側に延伸しており、
前記絶縁膜の表面が、前記ゲート電極の第1の部分側では前記酸素を含む金属膜により被覆されており、前記半導体基板の外周側では前記ゲート電極の第2の部分により被覆されていることを特徴とする半導体装置。 A semiconductor substrate comprising an electron transit layer and an electron supply layer;
In a high electron mobility transistor comprising an insulating film and a gate electrode formed on the surface of the semiconductor substrate,
The gate electrode has a first portion that functions as a gate, and a second portion that extends from the first portion to the surface of the insulating film and functions as a field plate,
Between the insulating film and the second portion of the gate electrode, a metal film containing oxygen is formed,
The second portion of the gate electrode extends to the outer peripheral side of the semiconductor substrate from the metal film containing oxygen,
The surface of the insulating film is covered with the metal film containing oxygen on the first portion side of the gate electrode, and is covered with the second portion of the gate electrode on the outer peripheral side of the semiconductor substrate. A semiconductor device characterized by the above.
該半導体基板の表面に形成された絶縁膜およびゲート電極と、を備える高電子移動度トランジスタにおいて、
前記ゲート電極は、前記絶縁膜に形成された開口内に配置された第1の部分と、前記絶縁膜の表面に配置された第2の部分とを有し、
前記絶縁膜の前記開口側の表面は、酸素を含む金属膜を介して前記ゲート電極の第2の部分により被覆されており、前記絶縁膜の前記開口側から離間した側の表面は、前記酸素を含む金属膜を介さずに前記ゲート電極の第2の部分により被覆されていることを特徴とする半導体装置。 A semiconductor substrate comprising an electron transit layer and an electron supply layer;
In a high electron mobility transistor comprising an insulating film and a gate electrode formed on the surface of the semiconductor substrate,
The gate electrode has a first portion arranged in an opening formed in the insulating film, and a second portion arranged on the surface of the insulating film,
The surface on the opening side of the insulating film is covered with a second portion of the gate electrode through a metal film containing oxygen, and the surface of the insulating film on the side away from the opening side is covered with the oxygen The semiconductor device is covered with the second portion of the gate electrode without a metal film containing
該半導体基板の表面に形成された絶縁膜、ゲート電極、ドレイン電極およびソース電極と、を備える高電子移動度トランジスタにおいて、
前記ゲート電極は、前記絶縁膜に形成された開口内に配置された電極部と、前記絶縁膜の表面に配置されたフィールドプレート部とを有し、
前記ゲート電極の電極部と前記ドレイン電極との間においては、前記絶縁膜の前記開口側の表面は酸素を含む金属膜を介して前記フィールドプレート部により被覆されており、前記絶縁膜の前記開口側から離間した側の表面は前記酸素を含む金属膜を介さずに前記フィールドプレート部により被覆されており、
前記ゲート電極の電極部と前記ソース電極との間においては、前記絶縁膜の表面は酸素を含む金属膜を介して前記フィールドプレート部に被覆されており、
前記ゲート電極の電極部と前記ソース電極との間における前記フィールドプレート部の延伸長は、前記ゲート電極の電極部と前記ドレイン電極との間における前記フィールドプレート部の延伸長に比べて短いことを特徴とする半導体装置。 A semiconductor substrate comprising an electron transit layer and an electron supply layer;
In a high electron mobility transistor comprising an insulating film, a gate electrode, a drain electrode and a source electrode formed on the surface of the semiconductor substrate,
The gate electrode has an electrode portion disposed in an opening formed in the insulating film, and a field plate portion disposed on a surface of the insulating film,
Between the electrode portion of the gate electrode and the drain electrode, the surface on the opening side of the insulating film is covered with the field plate portion through a metal film containing oxygen, and the opening of the insulating film The surface on the side separated from the side is covered with the field plate part without the metal film containing oxygen,
Between the electrode portion of the gate electrode and the source electrode, the surface of the insulating film is covered with the field plate portion through a metal film containing oxygen,
The extension length of the field plate portion between the electrode portion of the gate electrode and the source electrode is shorter than the extension length of the field plate portion between the electrode portion of the gate electrode and the drain electrode. A featured semiconductor device.
前記電子供給層上にキャップ層を備え、
前記キャップ層上に酸化膜を備える構造の高電子移動度トランジスタHEMTにおいて、
ゲート電極の下部に前記電子供給層と電気的に接続されたp型金属酸化物半導体膜を有し、
ゲート電極よりp型金属酸化物半導体膜の長さが短く、前記ゲート電極が前記酸化膜と接する部分を有することを特徴とする半導体装置。 An electron supply layer is provided on the electron transit layer,
A cap layer is provided on the electron supply layer,
In the high electron mobility transistor HEMT having a structure including an oxide film on the cap layer,
A p-type metal oxide semiconductor film electrically connected to the electron supply layer below the gate electrode;
A semiconductor device, wherein a p-type metal oxide semiconductor film is shorter than a gate electrode, and the gate electrode has a portion in contact with the oxide film.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014220549 | 2014-10-29 | ||
JP2014220549 | 2014-10-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016092397A true JP2016092397A (en) | 2016-05-23 |
JP6565376B2 JP6565376B2 (en) | 2019-08-28 |
Family
ID=56019021
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015129328A Active JP6565376B2 (en) | 2014-10-29 | 2015-06-26 | Semiconductor device |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6565376B2 (en) |
KR (1) | KR101712345B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024171753A1 (en) * | 2023-02-13 | 2024-08-22 | パナソニックIpマネジメント株式会社 | Semiconductor device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010153493A (en) * | 2008-12-24 | 2010-07-08 | Sanken Electric Co Ltd | Field-effect semiconductor device and method of fabrication |
JP2010199481A (en) * | 2009-02-27 | 2010-09-09 | Sanken Electric Co Ltd | Field-effect semiconductor device and method of manufacturing the same |
JP2010238838A (en) * | 2009-03-31 | 2010-10-21 | Sanken Electric Co Ltd | Semiconductor device, and method of manufacturing the same |
JP2010245240A (en) * | 2009-04-06 | 2010-10-28 | Sanken Electric Co Ltd | Heterojunction field-effect semiconductor device and method of manufacturing the same |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5487550B2 (en) | 2007-08-29 | 2014-05-07 | サンケン電気株式会社 | Field effect semiconductor device and manufacturing method thereof |
KR20090113964A (en) * | 2008-04-29 | 2009-11-03 | 한국전기연구원 | Fabrication method of a high voltage Schottky diode |
JP2010153748A (en) | 2008-12-26 | 2010-07-08 | Sanken Electric Co Ltd | Method of manufacturing field effect semiconductor device |
US8896122B2 (en) | 2010-05-12 | 2014-11-25 | Cree, Inc. | Semiconductor devices having gates including oxidized nickel |
-
2015
- 2015-06-26 JP JP2015129328A patent/JP6565376B2/en active Active
- 2015-06-29 KR KR1020150091809A patent/KR101712345B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010153493A (en) * | 2008-12-24 | 2010-07-08 | Sanken Electric Co Ltd | Field-effect semiconductor device and method of fabrication |
JP2010199481A (en) * | 2009-02-27 | 2010-09-09 | Sanken Electric Co Ltd | Field-effect semiconductor device and method of manufacturing the same |
JP2010238838A (en) * | 2009-03-31 | 2010-10-21 | Sanken Electric Co Ltd | Semiconductor device, and method of manufacturing the same |
JP2010245240A (en) * | 2009-04-06 | 2010-10-28 | Sanken Electric Co Ltd | Heterojunction field-effect semiconductor device and method of manufacturing the same |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024171753A1 (en) * | 2023-02-13 | 2024-08-22 | パナソニックIpマネジメント株式会社 | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
KR20160051547A (en) | 2016-05-11 |
JP6565376B2 (en) | 2019-08-28 |
KR101712345B1 (en) | 2017-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10950524B2 (en) | Heterojunction semiconductor device for reducing parasitic capacitance | |
US9105565B2 (en) | Nitride semiconductor device | |
TWI722166B (en) | High electron mobility transistor | |
JP6791084B2 (en) | Semiconductor device | |
TWI736600B (en) | High electron mobility transistor | |
US10304819B2 (en) | Semiconductor device with multigate transistor structure | |
US9502548B1 (en) | Semiconductor device | |
US20180026125A1 (en) | Semiconductor device | |
US20160079406A1 (en) | Semiconductor device | |
JP6416143B2 (en) | Semiconductor device | |
JP2015056457A (en) | Semiconductor device | |
US9954055B2 (en) | Vertical power MOSFET device | |
TW201839985A (en) | High electron mobility transistor | |
JP2015173151A (en) | semiconductor device | |
KR20150106801A (en) | Semiconductor device | |
JP2011176195A (en) | Nitride semiconductor device | |
US9634136B2 (en) | Semiconductor device | |
JP5697569B2 (en) | Semiconductor device | |
Huang et al. | Enhancement-mode InAlN/GaN power MOSHEMT on silicon with Schottky tri-drain extension | |
JP6565376B2 (en) | Semiconductor device | |
JP2017208556A (en) | Semiconductor device | |
JP6635400B2 (en) | Semiconductor device | |
JP2022139077A5 (en) | ||
JP2016131205A (en) | Semiconductor device | |
JP2015233098A (en) | Semiconductor device and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180202 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181012 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181017 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190415 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190417 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190702 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190715 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6565376 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |