KR101695945B1

KR101695945B1 - 링 오실레이터의 쿼드러쳐 기반 주입 로크

Info

Publication number: KR101695945B1
Application number: KR1020167015348A
Authority: KR
Inventors: 마얀크 라지; 아지타 에마미
Original assignee: 캘리포니아 인스티튜트 오브 테크놀로지
Priority date: 2013-11-18
Filing date: 2014-10-24
Publication date: 2017-01-12
Also published as: US20160079966A1; EP3419167A1; EP3072237B1; EP3072237A1; CN106332555A; US9473115B2; EP3072237A4; KR20160085310A; US20150137895A1; WO2015073189A1; CN106332555B; US9219486B2

Abstract

링 오실레이터의 쿼드러쳐 기반 주입 로크에 대한 기술이 일반적으로 설명된다. 위상 신호는 링 오실레이터 내로부터 측정될 수 있고, 외부 신호 및 링 오실레이터의 고유 주파수 사이의 주파수에서 차이를 나타내는 MQE(mean quadrature error)를 결정하는 데 사용될 수 있다. 제어 신호는 이후 MQE로부터 생성될 수 있고, 외부 신호 및 링 오실레이터 고유 주파수 사이의 차이를 감소시키도록 링 오실레이터 고유 주파수를 조정하는 데 사용될 수 있다.

Description

링 오실레이터의 쿼드러쳐 기반 주입 로크{QUADRATURE-BASED INJECTION LOCKING OF RING OSCILLATORS}

본 출원은 특허 협력 조약(PCT) 제8조 하에 2014년 9월 5일 출원된 미국 특허 출원 14/479,269에 대해 우선권 주장한다. 미국 특허 출원 14/479,269는 2013년 11월 18일 출원된 "쿼드러쳐 로크 루프(Quadrature Locked Loop(QLL))"라는 표제의 미국 가출원 번호 61/905,660에 대해 35 U.S.C §119(e) 하에 혜택을 주장한다. 미국 출원 및 가출원의 개시는 여기에 모든 목적으로 참조로써 포함된다.

여기에서 달리 지적되지 않는다면, 본 섹션에서 설명되는 내용은 본 출원에서 청구범위에 대한 선행 기술이 아니며, 본 섹션에 포함함으로써 선행 기술로 인정되지 않는다.

링 오실레이터는 다른 회로 블록에 대해 클록 신호를 생성하는 데 사용될 수 있는 인버터 기반 회로를 포함할 수 있다. 링 오실레이터는 최종 인버터의 출력 단자가 제1 인버터의 입력 단자에 결합되어, 직렬로 결합된 인버터 홀수 개를 사용하여 구현될 수 있다. 인버터는 그 입력에 대해 부호가 반대되는 신호를 출력하며, 입력이 적용되는 이후 유한한 기간 동안 그러할 수 있다. 따라서, 링 오실레이터에서 인버터의 출력은 특정 주파수로 부호를 전환할 수 있고, 그렇게 함으로써 다른 회로 블록에 대해 적절한 클록 신호를 제공할 수 있다.

본 개시는 일반적으로 주입 로크 링 오실레이터에 대한 기법을 설명한다.

일부 예시에서, 고유 주파수 및 복수의 인버터를 가지는 링 오실레이터의 주입 로크에 대한 방법이 설명된다. 예시적 방법은 복수의 인버터에 주입 주파수로 외부 신호를 주입하는 단계와 복수의 인버터의 제1 인버터로부터 주입 주파수 및 고유 주파수의 결합으로부터 형성된 제1 위상 신호를 검출하는 단계를 포함할 수 있다. 또한, 방법은 복수의 인버터의 제2 인버터로부터 주입 주파수 및 고유 주파수의 결합으로부터 형성된 제2 위상 신호를 검출하는 단계와 적어도 제1 위상 신호 및 제2 위상 신호로부터 MQE(mean quadrature error)를 결정하는 단계를 포함할 수 있다. 방법은 결정된 MQE로부터 제어 신호를 생성하는 단계 및 제어 신호에 기초하여 링 오실레이터의 고유 주파수를 조정하는 단계를 더 포함할 수 있다.

다른 예시에서, 주입 로크 링 오실레이터 시스템이 설명된다. 예시적 시스템은 복수의 인버터, 복수의 인버터에 결합된 위상 검출기 모듈 및 위상 검출기 모듈에 결합된 제어 모듈을 포함할 수 있다. 인버터는 주입 주파수로 외부 신호를 수신하고 오실레이션 신호를 출력하도록 구성될 수 있다. 위상 검출기 모듈은 복수의 인버터의 제1 인버터로부터 주입 주파수 및 시스템의 고유 주파수의 결합으로부터 형성된, 제1 위상 신호를 검출하고, 복수의 인버터의 제2 인버터로부터 주입 주파수 및 시스템의 고유 주파수의 결합으로부터 형성된, 제2 위상 신호를 검출하도록 구성될 수 있다. 또한, 위상 검출기 모듈은 적어도 제1 위상 신호 및 제2 위상 신호로부터 MQE(mean quadrature error)를 결정하도록 구성될 수 있다. 제어 모듈은 결정된 MQE로부터 제어 신호를 생성하고 제어 신호에 기초하여 복수의 인버터 중 적어도 하나에 대해 공급 전압을 조정하도록 구성될 수 있다.

추가적인 예시에서, 클록 신호 분배 회로가 제공된다. 회로는 클록 신호 주입 스테이지, 클록 신호 주입 스테이지에 결합되고 고유 주파수를 가지는 링 오실레이터, 링 오실레이터에 결합된 쿼드러쳐 위상 검출기 모듈 및 링 오실레이터와 위상 검출기 모듈에 결합된 로우패스(low-pass) 필터 모듈을 포함할 수 있다. 클록 신호 주입 스테이지는 클록 신호를 수신하고 클록 신호를 사용하여 주입 주파수로 주입 신호를 출력하도록 구성될 수 있다. 링 오실레이터는 주입 신호를 수신하고 복수의 오실레이션 신호를 출력하도록 구성될 수 있다. 쿼드러쳐 위상 검출기 모듈은 링 오실레이터로부터, 고유 주파수 및 주입 주파수의 결합으로부터 형성된 복수의 위상 신호를 검출하고, 복수의 위상 신호로부터 MQE(mean quadrature error)를 결정하도록 구성될 수 있다. 로우패스 필터 모듈은 결정된 MQE로부터 제어 신호를 생성하고 제어 신호를 링 오실레이터에 제공하도록 구성될 수 있다.

이상의 요약은 단지 예시적인 것으로서 어떠한 방식으로든 제한적으로 의도된 것이 아니다. 이하의 상세한 설명과 도면을 참조함으로써, 위에서 설명된 예시적인 양태들, 실시예들 및 특징들에 더하여, 추가적인 양태들, 실시예들 및 특징들이 명확해질 것이다.

본 개시의 전술한 특징들 및 다른 특징들은 첨부 도면과 함께, 다음의 설명 및 첨부된 청구범위로부터 더욱 명확해질 것이다. 이들 도면은 본 개시에 따른 단지 몇 개의 실시예들을 묘사할 뿐이고, 따라서 그 범위를 제한하는 것으로 간주되어서는 안될 것임을 이해하면서, 본 개시는 첨부 도면을 사용하여 더 구체적이고 상세하게 설명될 것이다.
도 1은 예시적 링 오실레이터를 예시하고;
도 2는 링 오실레이터 시스템에서 주파수 차이 대비 평균 쿼드러쳐 오차(MQE)의 예시의 도표를 예시하고;
도 3은 쿼드러쳐 기반 주입 로크를 구현할 수 있는 예시적 링 오실레이터 시스템을 예시하고;
도 4는 쿼드러쳐 기반 주입 로크를 사용하여 제어될 수 있는 예시적 링 오실레이터 시스템의 상세한 도표를 예시하고;
도 5는 쿼드러쳐 기반 주입 로크를 구현할 수 있는 예시적 링 오실레이터 시스템의 상세한 도표를 예시하고;
도 6은 쿼드러쳐 기반 주입 로크를 사용할 수 있는 예시적 온 칩 클록 분배 시스템을 예시하고;
도 7은 쿼드러쳐 기반 주입 로크를 구현하는 링 오실레이터와 함께 사용될 수 있는 범용 컴퓨팅 장치를 예시하고;
도 8은 도 7의 컴퓨팅 장치와 같은 컴퓨팅 장치에 의해 수행될 수 있는 링 오실레이터의 쿼드러쳐 기반 주입 로크를 수행하기 위한 예시적 방법을 예시하는 흐름도이고; 그리고
도 9는 예시적 컴퓨터 프로그램 제품의 블록도를 예시한다.
모두 여기에서 설명되는 적어도 일부 실시예에 따라 배열된다.

이하의 상세한 설명에서, 여기의 일부를 이루는 첨부 도면에 대한 참조가 이루어진다. 문맥에서 달리 지시하고 있지 않은 한, 도면에서 유사한 부호는 통상적으로 유사한 컴포넌트를 나타낸다. 상세한 설명, 도면 및 청구범위에서 설명되는 예시적인 실시예들은 제한적으로 여겨지지 않는다. 여기에서 제시되는 대상의 범위 또는 사상에서 벗어나지 않으면서 다른 실시예가 이용될 수 있고 다른 변경이 이루어질 수 있다. 여기에서 일반적으로 설명되고 도면에 예시되는 본 개시의 양태들이 다양한 다른 구성들로 배열, 대체, 조합, 분리 및 설계될 수 있으며 이 모두가 여기에서 명시적으로 고려된다.

본 개시는 일반적으로, 그 중에서도 링 오실레이터의 쿼드러쳐 기반 주입 로크에 관련된 방법, 기구, 시스템, 장치 및/또는 컴퓨터 프로그램 제품에 관한 것이다.

간단히 말해, 링 오실레이터의 쿼드러쳐 기반 주입 로크에 대한 기술이 일반적으로 설명된다. 일부 예시에서, 외부 신호는 링 오실레이터에 주입될 수 있다. 위상 신호는 링 오실레이터 내로부터 측정될 수 있고, 외부 신호 및 링 오실레이터의 고유 주파수 사이의 주파수에서 차이를 나타내는 MQE(mean quadrature error)를 결정하는 데 사용될 수 있다. 제어 신호는 이후 MQE로부터 생성될 수 있고, 외부 신호 및 링 오실레이터 고유 주파수 사이의 차이를 감소시키도록 링 오실레이터 고유 주파수를 조정하는 데 사용될 수 있다.

도 1은 여기에서 설명된 적어도 일부 실시예에 따라 배열된, 예시적 링 오실레이터(100)를 예시한다.

링 오실레이터(100)는 추가적인 인버터 스테이지(110)와 함께, 인버터(102, 104, 106 및 108)를 포함할 수 있다. 링 오실레이터(100)는 발진하고 각각 인버터(102, 104, 106 및 108)의 출력에 대응하는, 다수의 출력 오실레이션 신호(130, 132, 134 및 136)를 출력하도록 구성될 수 있다. 또한, 링 오실레이터(100)는 인버터(102)에 대한 입력으로서 링 오실레이터(100)에 주입될 수 있는 (하나 이상의 신호원을 통해 제공된) 외부 신호(120)를 포함할 수 있다.

전술한 바에 따라, 링 오실레이터는 직렬로 결합된 홀수의 인버터 스테이지로 구현될 수 있다. 예컨대, 인버터(102, 104, 106 및 108)는 각각의 인버터의 출력 단자는 다른 인버터의 입력 단자에 결합되어, 직렬로 결합될 수 있다. 인버터 스테이지(110)는 인버터로서 구현될 수 있거나 입력 신호를 역변환하도록 구성된 일부 다른 회로에 의해 구현될 수 있다. 일부 실시예에서, 인버터 스테이지(110)는 링 오실레이터(100)의 오실레이션 타이밍에 미치는 영향을 감소시키기 위하여 인버터(102 내지 108)보다 훨씬 빠르게 동작하도록 구성될 수 있다. 링 오실레이터(100)의 동작 동안, 인버터(102 내지 108)로부터 출력하는 출력 오실레이션 신호(130 내지 136)는 위상이 다르지만 동일한 주파수에서 발진할 수 있다. 예컨대, 출력 신호(132)는 출력 신호(130)와 같이 동일한 주파수에서 발진할 수 있으나, 인버터(104)로부터의 신호 지연으로 인해 출력 신호(130)의 위상을 지연하는 위상을 가진다. 외부 신호가 없는 경우, 출력 오실레이션 신호(130 내지 136)는 링 오실레이터(100)의 고유 주파수에서 발진할 수 있고, 이는 인버터(102 내지 110)의 구조와 인버터(102 내지 110)에 제공된 (전압 및/또는 전류에 관한) 전력 및/또는 일부 다른 요인 또는 그 조합에 기초하는 것일 수 있다.

링 오실레이터(100)가 다섯 개의 인버터 스테이지를 포함하는 것으로 도시되었으나, 다른 실시예에서 링 오실레이터는 더 많은 인버터 스테이지 또는 더 적은 인버터 스테이지를 포함할 수 있다. 다수의 인버터 스테이지는 링 오실레이터의 타겟 고유 주파수, 잠재적 출력 오실레이션 신호의 타겟 개수 또는 임의의 다른 적절한 기준에 기초하여 선택될 수 있다.

일부 실시예에서, 링 오실레이터(100)는 외부 신호에 대해 동기되는 출력 신호를 제공하는 데 사용될 수 있다. 예컨대, 외부 신호(120)는 클록 신호일 수 있고, 링 오실레이터(100)는 외부 신호(120)의 주파수에 대해 출력 오실레이션 신호(130 내지 136)를 동기하려고 시도할 수 있다. 결과적으로 출력 오실레이션 신호(130 내지 136)는 외부 신호(120)의 주파수에서 발진할 수 있다. 그러나, 외부 신호(120)의 주파수가 링 오실레이터(100)의 고유 주파수와 매칭하지 않는다면, 이후 출력 오실레이션 신호(130 내지 136)에서 위상 오차가 발생할 수 있다. 일부 실시예에서, 쿼드러쳐 기반 주입 로크가 외부 신호의 주파수 및 링 오실레이터의 고유 주파수 사이의 차이를 감소시킴으로써 링 오실레이터 출력 신호에서의 위상 오차를 감소시키는 데 사용될 수 있다.

도 2는 여기에서 설명된 적어도 일부 실시예에 따라 배열된, 링 오실레이터 시스템에서 주파수 차이 대비 평균 쿼드러쳐 오차(MQE)의 예시의 도표를 예시한다.

도표(200)에 도시된 바에 따라, 평균 쿼드러쳐 오차(MQE) 곡선(202)은 링 오실레이터의 고유 주파수(f₀로 표시) 및 외부적으로 주입된 신호의 주파수(f_inj로 표시) 간의 차이에 기초하여 달라질 수 있다. 일부 실시예에서, MQE는 평균 쿼드러쳐 위상 오차(예컨대, 두 신호 간의 위상 차이는 보통 위상 90°로 오프셋됨)일 수 있고, 다음과 같이 결정될 수 있다.

여기에서,

및

MQE 곡선(202)에 의해 도시된 바에 따라, MQE의 크기(예컨대, 절대값)는 로크 상태 (예컨대,

인 경우) 동안 f₀ 및 f_inj 간의 차이에 따라서 달라질 수 있다. 예컨대, 로크 상태에서 f₀가 f_inj보다 커짐에 따라, MQE는 점점 더 음(예컨대, 음을 유지하면서 절대값이 커짐)이 될 수 있다. 유사하게, 로크 상태에서 f₀가 f_inj보다 작아짐에 따라, MQE는 점점 더 양(예컨대, 양을 유지하면서 절대값이 커짐)이 될 수 있다. 따라서, 측정된 MQE 값의 크기 및 부호는 f₀를 f_inj에 대해 매칭하는 데 사용될 수 있다. 예컨대, f₀는 측정된 MQE 값이 음이고 시스템이 로크인 결정에 응답하여 감소될 수 있다. 유사하게, f₀는 측정된 MQE 값이 양이고 시스템이 로크인 결정에 응답하여 증가될 수 있다. 어느 경우에나, f₀의 조정은 측정된 MQE 값이 실질적으로 0일때까지 (예컨대, f₀가 f_inj와 실질적으로 동일할 때까지) 계속할 수 있으며, 그렇게 함으로써 링 오실레이터의 출력에서 위상 오차를 감소시킬 수 있다. 링 오실레이터 시스템이

인 언로크 상태에서 시작하는 상황에서, 고유 주파수 f₀ 및/또는 주입 주파수 f_inj는 시스템이 로크일 때까지 다른 적절한 기법을 통해 조정될 수 있다.

도 3은 여기에서 설명된 적어도 일부 실시예에 따라 배열된, 쿼드러쳐 기반 주입 로크를 구현할 수 있는 예시적 링 오실레이터 시스템을 예시한다.

링 오실레이터 시스템(300)에 도시된 바에 따라, 쿼드러쳐 출력 오실레이션 신호를 제공하도록 배열될 수 있는, 링 오실레이터(100)는 위상 검출기(310)에 결합될 수 있고, 이는 차례로 제어 신호(330)를 출력할 수 있는 로우패스 필터(320)에 결합될 수 있다. 위상 검출기(310)는 전술한 바에 따라 MQE를 결정하도록 구성될 수 있다. 위상 검출기(310)는 보통 위상 90°로 오프셋되는 두 개의 쿼드러쳐 출력 오실레이션 신호를 수신하도록 결합될 수 있다. 예컨대, 위상 검출기(310)는 인버터(104)에 의해 분리될 수 있는, 인버터(102 및 106)로부터 각각 발생하는 출력 오실레이션 신호(130 및 134)를 수신하기 위하여 인버터(102 및 106)의 출력 단자에 결합될 수 있다. 일부 실시예에서, 위상 검출기(310)는 출력 오실레이션 신호(132 및 136)에 각각 대응하는 인버터(104 및 108)의 출력 단자에 대신 결합될 수 있다.

위상 검출기(310)는 로우패스 필터(320)에 결정된 MQE를 출력하도록 차례로 구성될 수 있다. 로우패스 필터(320)는 위상 검출기(310)로부터 수신된 MQE에서 고주파수 변화를 감소시키거나 제거하고, (예컨대) 출력 오실레이션 신호(130 및 134)의 위상 간 차이에 비례할 수 있는, 상대적인 저주파수 신호를 출력하도록 구성될 수 있다. 로우패스 필터(320)에 의해 출력되는 저주파수 신호는 이후 (f₀ 및 f_inj 간의 주파수 차이를 나타낼 수 있는) 결정된 MQE의 크기가 감소하도록 링 오실레이터(100)의 고유 주파수 f₀를 조정하기 위한 제어 신호(330)로서 사용될 수 있다.

일부 실시예에서, 제어 신호(330)는 링 오실레이터(100)의 인버터(102 내지 108)에 대한 공급 전압으로서 직접 사용될 수 있다. 예컨대, 위상 검출기(310)에 의한 양의 MQE(예컨대, f₀＜f_inj)의 결정에 응답하여, 로우패스 필터(320)는 제어 신호(330)의 크기를 증가시킬 수 있고, 따라서 인버터(102 내지 108)에 대한 공급 전압을 증가시킬 수 있다. 공급 전압의 증가는 결과적으로 인버터(102 내지 108)에 대한 동작 속도의 증가를 가져올 수 있고, 이는 링 오실레이터(100)가 더 빠르게 발진하게 함으로써 f₀를 증가시킨다. 다른 예시로서, 위상 검출기(310)에 의한 음의 MQE(예컨대, f₀＞f_inj)의 결정에 응답하여, 로우패스 필터(320)는 제어 신호(330)의 크기를 감소시킬 수 있고, 따라서 인버터(102 내지 108)에 대한 공급 전압을 감소시킬 수 있다. 공급 전압의 감소는 결과적으로 인버터(102 내지 108)에 대한 동작 속도의 감소를 가져올 수 있고, 이는 링 오실레이터(100)가 더 느리게 발진하게 함으로써 f₀를 감소시킨다. 어느 경우에나, f₀가 f_inj에 접근함에 따라, 결정된 MQE의 크기는 f₀가 실질적으로 f_inj와 매칭할 때까지 감소할 수 있다.

도 4는 여기에서 설명된 적어도 일부 실시예에 따라 배열된, 쿼드러쳐 기반 주입 로크를 사용하여 제어될 수 있는 예시적 링 오실레이터 시스템의 상세한 도표를 예시한다.

일부 실시예에서, 링 오실레이터 시스템(400)이 잡음 제거를 개선하기 위한 차동(differential) 시스템으로 구현될 수 있다. 링 오실레이터 시스템(400)은 주입 섹션(420) 및 더미 섹션(440)을 포함할 수 있으며, 둘 다 차동 링 오실레이터(410)에 결합된다. 주입 섹션(420)은 트랜지스터(422) 및 트랜지스터(424)를 포함할 수 있고, 둘 다 주입 전류원(426)에 결합된다. 더미 섹션(440)은 트랜지스터(442) 및 트랜지스터(444)를 포함할 수 있고, 둘 다 더미 전류원(446)에 결합되고 공통 모드 전압(448)에 결합된 게이트를 가진다. 링 오실레이터 시스템(400)은 차동 링 오실레이터(410)에 결합된 링 오실레이터 바이어스 회로(450)를 더 포함할 수 있고, 제어 전압(430)을 수신하고 오실레이터 업 전압(452) 및 오실레이터 다운 전압(454)의 형태로 차동 링 오실레이터(410)에서 인버터에 전력을 제공하도록 구성될 수 있다.

일부 실시예에서, 차동 링 오실레이터(410)는 더미 섹션(440)과 함께, 오실레이션 신호를 유지하고 전달하도록 배열된 다수의 인버터를 포함할 수 있다. 주입 섹션(420)은 트랜지스터(422 및 424)의 게이트에서 전압 및 주입 전류원(426)으로 나타낼 수 있는 외부 신호(예컨대, 외부 신호(120))를 수신하고, 외부 신호를 차동 링 오실레이터(410)에 주입하도록 구성될 수 있다. 더미 섹션(440)은 차동 동작을 위해 트랜지스터(442 및 444)를 통해 차동 링 오실레이터(410)에 공통 모드 신호를 제공하도록 구성될 수 있다. 링 오실레이터 바이어스 회로(450)는 제어 전압(430)(예컨대, 제어 신호(330))에 기초하여 차동 링 오실레이터(410)의 인버터에 제공된 오실레이터 업 전압(452) 및 오실레이터 다운 전압(454)을 조정하도록 구성될 수 있다.

도 5는 여기에서 설명된 적어도 일부 실시예에 따라 배열된, 쿼드러쳐 기반 주입 로크를 구현할 수 있는 예시적 링 오실레이터 시스템의 상세한 도표를 예시한다.

링 오실레이터 시스템(500)에 도시된 바에 따라, (차동 링 오실레이터(410)에 유사한) 차동 링 오실레이터(520)는 클록 입력(502)에 결합된 차동 주입 스테이지(510)로부터 차동 출력 신호를 수신할 수 있다. 클록 입력(502)은 광 클록 신호(506)를 수신하도로 구성된 포토다이오드(photodiode)(504)를 포함할 수 있다. 주입 스테이지(510)는 단일 차동 스테이지(single-to-differential stage)(514)에 결합된 트랜스임피던스 증폭기(transimpedance amplifier)를 포함할 수 있고, 주입 스테이지(510)의 출력 단자 중 하나는 공통 모드 전압(516)에 결합될 수 있다. 차동 링 오실레이터(520)에 결합된 (위상 검출기(310)에 유사한) 차동 쿼드러쳐 위상 검출기(530)는 차동 링 오실레이터(520)로부터 쿼드러쳐 출력 오실레이션 신호를 측정하고 측정된 신호로부터 MQE를 결정할 수 있다. 쿼드러쳐 위상 검출기(530)는 이후 MQE를 (로우패스 필터(320)에 유사한) 로우패스 필터로 구현될 수 있는 차동 전하 펌프 및 필터(540)에 전송할 수 있다.

일부 실시예에서, 클록 입력(502)은 포토다이오드(504)를 사용하여 광 클록 신호(504)를 전기 클록 신호로 변환하도록 구성될 수 있다. 클록 입력(502)은 이후 차동 링 오실레이터(520)에 주입될 주입 신호(예컨대, 외부 신호(120))로서 주입 스테이지(510)에 전기 클록 신호를 제공할 수 있다. 일부 실시예에서, 클록 입력(502)은 시변(time-varying) 전류 신호로서 전기 클록 신호를 제공할 수 있다. 차동 주입 스테이지(510)의 트랜스임피던스 증폭기(512)는 우선 주입 신호를 증폭된 시변 전압 주입 신호로 변환할 수 있다. 단일 차동 스테이지(514)는 이후 전압 주입 신호를 차동 링 오실레이터(520)에 적절한 차동 신호로 변환하고, 이후 차동 주입 신호를 차동 링 오실레이터(520)에 주입할 수 있다.

차동 쿼드러쳐 위상 검출기(530)는 전술한 바에 따라, 차동 링 오실레이터(520)에 의해 출력되는 두 개의 쿼드러쳐 오실레이션 신호의 위상을 측정하고, 측정된 위상을 MQE로 변환할 수 있다. 전하 펌프를 사용하여 로우패스 필터를 구현할 수 있는 차동 전하 펌프 및 필터(540)는 이후 MQE를 수신하고 예컨대, MQE의 저주파수 컴포넌트의 크기를 유지하면서 MQE의 고주파수 컴포넌트의 크기를 감소시킴으로써, MQE로부터 제어 신호 V_ctrl(550)를 생성할 수 있다. 제어 신호 V_ctrl(550)는 이후 예컨대, 링 오실레이터 바이어스 회로(450)와 같은 바이어스 회로를 통해 차동 링 오실레이터(520)의 공급 전압을 조정하는 데 사용될 수 있다.

도 6은 여기에서 설명된 적어도 일부 실시예에 따라 배열된, 쿼드러쳐 기반 주입 로크를 사용할 수 있는 예시적 온 칩 클록 분배 시스템(on-chip clock distribution system)을 예시한다.

도표(500)에 따르면, 온 칩 클록 분배 시스템(610)은 광섬유(614)를 통해 광 클록 신호(612)를 수신하도록 결합된 쿼드러쳐 기반 주입 로크 링 오실레이터 시스템(616)을 포함할 수 있다. 링 오실레이터 시스템(616)은 예컨대, 주입 스테이지(510)에 유사한 주입 스테이지를 사용하여 광 클록 신호(612)를 전기 클록 신호로 변환할 수 있다. 링 오실레이터 시스템(616)은 이후 전술한 바에 따라 평균 쿼드러쳐 오차에 기초하여 주입 로크를 수행하고 네 개의 쿼드러쳐 출력 오실레이션 신호(618)(예컨대, 출력 오실레이션 신호 130 내지 136)를 출력할 수 있으며, 각각의 신호는 적어도 위상 90°로 다른 신호로부터 오프셋된다. 신호(618)는 이후 들어오는 데이터를 처리하는 데 사용될 수 있다. 예컨대, 신호(618)는 우선 디스큐(de-skew) 스테이지(632, 634, 636 및 638)에서 동기(synchronization)를 제공하도록 디스큐될 수 있다. 디스큐된 신호는 이후 각각 데이터 복구 스테이지(641, 643, 645 및 647)에서 변조/인코딩된 데이터 신호(622, 624, 626 및 628)로부터 데이터(642, 644, 646 및 648)를 복구하는 데 사용될 수 있다.

도 7은 여기에서 설명된 적어도 일부 실시예에 따라 배열된, 쿼드러쳐 기반 주입 로크를 구현하는 링 오실레이터와 함께 사용될 수 있는 범용 컴퓨팅 장치를 예시한다.

예컨대, 컴퓨팅 장치(700)는 클록 신호로 동작하는 컴퓨팅 장치(700)의 하나 이상의 컴포넌트에서, 여기에서 설명된 바에 따라 링 오실레이터의 쿼드러쳐 기반 주입 로크를 구현하는 데 사용될 수 있다. 대안적으로 또는 추가적으로, 컴퓨팅 장치(700)는 쿼드러쳐 기반 주입 로크를 구현할 수 있도록 링 오실레이터의 동작을 제어하는 데 사용될 수 있고, 여기에서 그러한 링 오실레이터가 컴퓨팅 장치(700)에 대해 내부 또는 외부에 위치될 수 있다. 예시적 기본 구성(basic configuration)(702)에서, 컴퓨팅 장치(700)는 하나 이상의 프로세서(704) 및 시스템 메모리(706)를 포함할 수 있다. 메모리 버스(708)가 프로세서(704)와 시스템 메모리(706) 사이의 통신을 위해 사용될 수 있다. 기본 구성(702)은 내부 파선 내의 그 컴포넌트에 의해 도 7에 예시된다.

요구되는 구성에 따라, 프로세서(704)는 마이크로프로세서(μP), 마이크로컨트롤러(μC), 디지털 신호 프로세서(DSP) 또는 그 임의의 조합을 포함하는 임의의 유형일 수 있지만, 이에 한정되는 것은 아니다. 프로세서(704)는 레벨 캐시 메모리(712)와 같은 하나 이상의 레벨의 캐싱, 프로세서 코어(714) 및 레지스터(716)를 포함할 수 있다. 예시적인 프로세서 코어(714)는 ALU(arithmetic logic unit), FPU(floating point unit), DSP 코어(digital signal processing core), 또는 그 임의의 조합을 포함할 수 있다. 예시적인 메모리 컨트롤러(718)는 또한 프로세서(704)와 사용될 수 있거나, 또는 일부 구현예에서, 메모리 컨트롤러(718)는 프로세서(704)의 내부 부품일 수 있다.

요구되는 구성에 따라, 시스템 메모리(706)는 (RAM과 같은) 휘발성 메모리, (ROM, 플래시 메모리 등과 같은) 비휘발성 메모리, 또는 그 임의의 조합을 포함하나 이에 한정되지 않는 임의의 유형일 수 있다. 시스템 메모리(706)는 운영 체제(720), 제어 모듈(722) 및 프로그램 데이터(724)를 포함할 수 있다. 제어 모듈(722)은 여기에서 설명된 바에 따라 쿼드러쳐 기반 링 오실레이터 주입 로크와 연관되는 동작을 구현 또는 제어하도록 위상 검출기 모듈(726) 및 평균 쿼드러쳐 오차 모듈(728)을 포함할 수 있다.

컴퓨팅 장치(700)는 추가적인 특징 또는 기능, 및 기본 구성(702)과 임의의 요구되는 장치와 인터페이스 사이의 통신을 용이하게 하기 위한 추가적인 인터페이스를 가질 수 있다. 예컨대, 버스/인터페이스 컨트롤러(730)는 저장 인터페이스 버스(734)를 통한 기본 구성(702)과 하나 이상의 데이터 저장 장치(732) 간의 통신을 용이하게 하는 데에 사용될 수 있다. 데이터 저장 장치(732)는 하나 이상의 분리형 저장 장치(736), 하나 이상의 비분리형 저장 장치(738), 또는 그 조합일 수 있다. 분리형 저장 장치 및 비분리형 저장 장치의 예로는, 몇 가지 말하자면, 플렉서블 디스크 드라이브 및 하드 디스크 드라이브(HDD)와 같은 자기 디스크 장치, 컴팩트 디스크(CD) 드라이브 또는 디지털 다기능 디스크(DVD) 드라이브와 같은 광 디스크 드라이브, 고체 상태 드라이브(solid state drive(SSD)) 및 테이프 드라이브를 포함한다. 예시적인 컴퓨터 저장 매체는, 컴퓨터 판독 가능 명령어, 데이터 구조, 프로그램 모듈 또는 기타 데이터와 같은 정보의 저장을 위한 임의의 방법 또는 기술로 구현된 휘발성 및 비휘발성의, 분리형 및 비분리형 매체를 포함할 수 있다.

시스템 메모리(706), 분리형 저장 장치(736) 및 비분리형 저장 장치(738)는 컴퓨터 저장 매체의 예시이다. 컴퓨터 저장 매체는 RAM, ROM, EEPROM, 플래시 메모리 또는 다른 메모리 기술, CD-ROM, 디지털 다기능 디스크(DVD), 고체 상태 드라이브 또는 다른 광학 저장 장치, 자기 카세트, 자기 테이프, 자기 디스크 저장 장치 또는 다른 자기 저장 장치, 또는 원하는 정보를 저장하는 데에 사용될 수 있고 컴퓨팅 장치(700)에 의해 액세스될 수 있는 임의의 다른 매체를 포함하지만, 이에 한정되는 것은 아니다. 임의의 그러한 컴퓨터 저장 매체는 컴퓨팅 장치(700)의 일부일 수 있다.

컴퓨팅 장치(700)는 버스/인터페이스 컨트롤러(730)를 통한 다양한 인터페이스 장치(예컨대, 하나 이상의 출력 장치(742), 하나 이상의 주변 인터페이스(750) 및 하나 이상의 통신 장치(760))로부터 기본 구성(702)으로의 통신을 용이하게 하기 위한 인터페이스 버스(740)도 포함할 수 있다. 예시적인 출력 장치(742) 중 일부는 그래픽 처리 유닛(744) 및 오디오 처리 유닛(746)을 포함하며, 이는 하나 이상의 A/V 포트(748)를 통해 디스플레이 또는 스피커와 같은 다양한 외부 장치로 통신하도록 구성될 수 있다. 하나 이상의 예시적인 주변 인터페이스(750)는 직렬 인터페이스 컨트롤러(754) 또는 병렬 인터페이스 컨트롤러(756)를 포함하며, 이는 하나 이상의 I/O 포트(758)를 통해 입력 장치(예컨대, 키보드, 마우스, 펜, 음성 입력 장치, 터치 입력 장치 등) 또는 다른 주변 장치(예컨대, 프린터, 스캐너 등)와 같은 외부 장치와 통신하도록 구성될 수 있다. 예시적인 통신 장치(760)는 네트워크 컨트롤러(762)를 포함하며, 이는 하나 이상의 통신 포트(764)를 통해 네트워크 통신 링크 상에서의 하나 이상의 다른 컴퓨팅 장치(766)와의 통신을 용이하게 하도록 배열될 수 있다.

네트워크 통신 링크는 통신 매체의 일례일 수 있다. 통신 매체는 컴퓨터 판독 가능 명령어, 데이터 구조, 프로그램 모듈, 또는 반송파 또는 다른 전송 메커니즘 같은 변조된 데이터 신호 내의 다른 데이터에 의해 구현될 수 있고, 임의의 정보 전달 매체를 포함할 수 있다. "변조된 데이터 신호"는 신호 내에 정보를 인코딩하기 위한 방식으로 설정되거나 변경된 특성 중 하나 이상을 갖는 신호일 수 있다. 제한적인지 않은 예시로서, 통신 매체는 유선 네트워크 또는 직접 유선 접속과 같은 유선 매체 및 음향(acoustic), 무선 주파수(RF), 마이크로파(microwave), 적외선(IR) 및 다른 무선 매체와 같은 무선 매체를 포함할 수 있다. 여기에서 사용되는 컴퓨터 판독 가능 매체라는 용어는 저장 매체 및 통신 매체 둘 다를 포함할 수 있다.

컴퓨팅 장치(700)는 범용 또는 전문화된 서버, 메인프레임 또는 위 기능 또는 특징 중 임의의 것을 포함하는 유사한 컴퓨터의 일부로서 구현될 수 있다. 컴퓨팅 장치(700)는 또한 랩톱 컴퓨터 및 랩톱이 아닌 컴퓨터 구성을 모두 포함하는 개인용 컴퓨터로서 구현될 수 있다.

도 8은 여기에서 설명된 적어도 일부 실시예에 따라 배열된, 도 7의 컴퓨팅 장치와 같은 컴퓨팅 장치에 의해 수행될 수 있는 링 오실레이터의 쿼드러쳐 기반 주입 로크를 수행하기 위한 예시적 방법을 예시하는 흐름도이다.

예시적인 방법은 블록(822, 824, 826, 828 및/또는 830) 중 하나 이상에 의해 예시된 하나 이상의 동작, 기능 또는 작용을 포함할 수 있고, 일부 실시예에서 도 8의 컴퓨팅 장치(800)와 같은 컴퓨팅 장치에 의해 수행될 (또는 제어될) 수 있다. 또한, 블록 822 내지 830에 설명된 동작은 컴퓨터 실행 가능 명령어로서 컴퓨팅 장치(810)의 컴퓨터 판독 가능 매체(820)와 같은 컴퓨터 판독 가능 매체에 저장될 수 있다.

링 오실레이터의 쿼드러쳐 기반 주입 로크를 구현하기 위한 예시적 프로세스는 블록 822 "주파수 F_INJ를 가지는 외부 신호를 고유 주파수 F₀를 가지는 링 오실레이터에 주입"에서 시작할 수 있고, 여기에서 주입 스테이지(예컨대, 주입 스테이지(510))는 전술한 바에 따라 주파수 f_inj를 가지는 클록 신호와 같은 외부 신호를 상이한 고유 주파수 f₀를 가질 수 있는 링 오실레이터(예컨대, 링 오실레이터(100))에 주입할 수 있다.

블록 822는 블록 824 "링 오실레이터의 복수의 인버터로부터 F₀ 및 F_INJ의 결합으로부터 발생하는 위상 신호를 측정"으로 계속될 수 있고, 여기에서 위상 검출기 모듈(예컨대, 위상 검출기 모듈(310))은 전술한 바에 따라 링 오실레이터로부터 출력되는 쿼드러쳐 신호(예컨대, 출력 오실레이션 신호(130 및 134))의 위상을 측정할 수 있다. 쿼드러쳐 신호의 주파수 및 위상은 링 오실레이터의 고유 주파수 f₀및 주파수 f_inj를 가지는 외부 신호의 결합으로부터 발생할 수 있다.

블록 824는 블록 826 "측정된 위상 신호로부터 평균 쿼드러쳐 오차(MQE)를 결정"으로 계속될 수 있고, 여기에서 위상 검출기 모듈은 블록 824에서 측정된 쿼드러쳐 신호 위상으로부터 전술한 바에 따라 평균 쿼드러쳐 오차(MQE) 파라미터를 결정할 수 있다. 일부 실시예에서, MQE 파라미터는 측정된 쿼드러쳐 신호 위상 간의 차이로 직접 달라질 수 있다.

블록 826은 블록 828 "결정된 MQE로부터 제어 신호를 생성"으로 계속될 수 있고, 여기에서 로우패스 필터(예컨대, 로우패스 필터(320))는 블록 826에서 결정된 MQE로부터 전술한 바에 따라 제어 신호(예컨대, 제어 신호(330))를 생성할 수 있다. 일부 실시예에서, 제어 신호는 로우패스 필터를 통해 MQE를 통과시킴으로써 생성된, MQE의 상대적으로 저주파수 컴포넌트를 포함할 수 있다.

블록 828는 블록 830 "생성된 제어 신호에 기초하여 링 오실레이터에서 인버터의 공급 전압을 조정"으로 계속될 수 있고, 여기에서 제어 신호는 전술한 바에 따라 링 오실레이터의 고유 주파수 f₀및 외부 신호의 f_inj 간의 차이를 감소시키도록 링 오실레이터에서 하나 이상의 인버터(예컨대, 인버터 102 내지 108)의 공급 전압을 조정하는 데 사용될 수 있다. 일부 실시예에서, 제어 신호 그 자체가 공급 전압 값으로 사용될 수 있다.

도 9는 여기에서 설명된 적어도 일부 실시예에 따라 배열된, 예시적 컴퓨터 프로그램 제품의 블록도를 예시한다.

일부 예시에서, 도 9에 도시된 바에 따라, 프로그램 제품(900)은 예컨대, 프로세서에 의한 실행에 응답하여, 여기에서 설명된 기능 및 특징을 제공할 수 있는 하나 이상의 머신 판독 가능 명령어(904)도 포함할 수 있는 신호 베어링 매체(signal bearing medium)(902)를 포함할 수 있다. 따라서, 예컨대, 도 7의 프로세서(704)를 참조하면, 제어 모듈(722)는 여기에서 설명된 바에 따라 링 오실레이터의 쿼드러쳐 기반 주입 로크와 연관되는 작용을 수행/제어하도록 매체(902)에 의해 프로세서(704)로 전달되는 명령어(904)에 응답하여 도 9에 도시된 태스크 중 하나 이상을 착수할 수 있다. 그 명령어들 중 일부는 여기에서 설명된 일부 실시예에 따라서, 예컨대, 주파수 f_inj를 가지는 외부 신호를 고유 주파수 f₀를 가지는 링 오실레이터에 주입하기 위한 명령어, 링 오실레이터의 복수의 인버터로부터 f₀ 및 f_inj의 결합으로부터 발생하는 위상 신호를 측정하기 위한 명령어, 측정된 위상 신호로부터 평균 쿼드러쳐 오차(MQE)를 결정하기 위한 명령어, 결정된 MQE로부터 제어 신호를 생성하기 위한 명령어 및/또는 생성된 제어 신호에 기초하여 링 오실레이터에서 인버터의 공급 전압(들)을 조정하기 위한 명령어를 포함할 수 있다.

일부 구현예에서, 도 9에 도시된 신호 베어링 매체(902)는 하드 디스크 드라이브, 고체 상태 드라이브, CD(compact disk), 디지털 다기능 디스크(DVD), 디지털 테이프, 메모리 등과 같은 컴퓨터 판독 가능 매체(906)를 포함할 수 있으나, 이에 제한되지는 않는다. 일부 구현예에서, 신호 베어링 매체(902)는 메모리, 읽기/쓰기(R/W) CD, R/W DVD 등과 같은 기록 가능 매체(908)를 포함할 수 있으나, 이에 제한되지는 않는다. 일부 구현예에서, 신호 베어링 매체(902)는 디지털 및/또는 아날로그 통신 매체(예컨대, 광섬유 케이블, 도파관(waveguide), 유선 통신 링크, 무선 통신 링크 등)와 같은 통신 매체(910)를 포함할 수 있으나, 이에 제한되지는 않는다. 따라서, 예컨대, 프로그램 제품(900)은, 신호 베어링 매체(902)가 무선 통신 매체(910)(예컨대, IEEE 802.11 표준에 따르는 무선 통신 매체)에 의해 전달되는 RF 신호 베어링 매체에 의하여 프로세서(704)의 하나 이상의 모듈로 전달될 수 있다.

일부 예시에서, 고유 주파수 및 복수의 인버터를 가지는 링 오실레이터의 주입 로크를 위한 방법이 설명된다. 예시적 방법은 복수의 인버터에 주입 주파수로 외부 신호를 주입하는 단계와 복수의 인버터의 제1 인버터로부터 주입 주파수 및 고유 주파수의 결합으로부터 형성된, 제1 위상 신호를 검출하는 단계를 포함할 수 있다. 또한, 방법은 복수의 인버터의 제2 인버터로부터 주입 주파수 및 고유 주파수의 결합으로부터 형성된, 제2 위상 신호를 검출하는 단계와 적어도 제1 위상 신호 및 제2 위상 신호로부터 MQE(mean quadrature error)를 결정하는 단계를 포함할 수 있다. 방법은 결정된 MQE로부터 제어 신호를 생성하는 단계 및 제어 신호에 기초하여 링 오실레이터의 고유 주파수를 조정하는 단계를 더 포함할 수 있다.

일부 실시예서, 외부 신호를 주입하는 단계는 제1 인버터의 입력 단자에 외부 신호를 주입하는 단계를 포함할 수 있다. 제어 신호를 생성하는 단계는 로우패스 필터를 사용함으로써 MQE로부터 제어 신호를 생성하는 단계를 포함할 수 있다. 링 오실레이터의 고유 주파수를 조정하는 단계는 MQE의 크기를 감소시키기 위하여 고유 주파수를 조정하는 단계를 포함할 수 있다. 고유 주파수를 조정하는 단계는 0보다 큰 결정된 MQE에 응답하여 고유 주파수를 증가시키는 단계 및 0보다 작은 결정된 MQE에 응답하여 고유 주파수를 감소시키는 단계를 더 포함할 수 있다. 고유 주파수를 조정하는 단계는 제어 신호에 기초하여 복수의 인버터 중 적어도 하나에 대한 공급 전압의 조정을 사용하여 고유 주파수를 조정하는 단계를 포함할 수 있다. 방법은 제어 신호를 공급 전압으로 사용하는 단계를 더 포함할 수 있다.

일부 실시예에서, 복수의 인버터는 제1 인버터의 입력 단자에서 외부 신호를 수신하도록 구성될 수 있다. 제어 모듈은 로우패스 필터를 포함할 수 있고, 로우패스 필터를 사용함으로써 결정된 MQE로부터 제어 신호를 생성하도록 구성될 수 있다. 로우패스 필터는 전하 펌프를 포함할 수 있다. 제어 모듈은 MQE의 크기를 감소시키기 위하여 공급 전압을 조정하도록 구성될 수 있다.

다른 실시예에서, 제어 모듈은 0보다 큰 결정된 MQE에 응답하여 제어 신호의 크기를 증가시키고 0보다 작은 결정된 MQE에 응답하여 제어 신호의 크기를 감소시키도록 구성될 수 있다. 공급 전압은 제어 신호를 포함할 수 있고, 복수의 인버터는 쿼드러쳐 링 오실레이터를 구현하도록 구성될 수 있다.

추가적인 예시에서, 클록 신호 분배 회로가 제공된다. 회로는 클록 신호 주입 스테이지, 클록 신호 주입 스테이지에 결합된 고유 주파수를 가지는 링 오실레이터, 링 오실레이터에 결합된 쿼드러쳐 위상 검출기 모듈 및 링 오실레이터와 위상 검출기 모듈에 결합된 로우패스 필터 모듈을 포함할 수 있다. 클록 신호 주입 스테이지는 클록 신호를 수신하고 클록 신호를 사용하여 주입 주파수로 주입 신호를 출력하도록 구성될 수 있다. 링 오실레이터는 주입 신호를 수신하고 복수의 오실레이션 신호를 출력하도록 구성될 수 있다. 쿼드러쳐 위상 검출기 모듈은 링 오실레이터로부터, 고유 주파수 및 주입 주파수의 결합으로부터 형성된 복수의 위상 신호를 검출하고, 복수의 위상 신호로부터 MQE(mean quadrature error)를 결정하도록 구성될 수 있다. 로우패스 필터 모듈은 결정된 MQE로부터 제어 신호를 생성하고 제어 신호를 링 오실레이터에 제공하도록 구성될 수 있다.

추가적인 실시예에서, 클록 신호는 광 신호를 포함할 수 있고, 주입 신호는 전기 신호를 포함할 수 있으며, 클록 신호 주입 스테이지는 광 신호를 전기 신호로 변환하도록 더 구성될 수 있다. 로우패스 필터 모듈은 전하 펌프를 포함 및/또는 MQE의 크기를 감소시키기 위하여 링 오실레이터에 제어 신호를 제공하도록 구성될 수 있다. 로우패스 필터 모듈은 0보다 큰 결정된 MQE에 응답하여 제어 신호의 크기를 증가시키고 0보다 작은 결정된 MQE에 응답하여 제어 신호의 크기를 감소시키도록 구성될 수 있다

다른 실시예에서, 로우패스 필터 모듈은 제어 신호와 동등한 공급 전압으로 링 오실레이터에 제어 신호를 제공하도록 구성될 수 있다. 클록 신호 주입 스테이지, 링 오실레이터, 쿼드러쳐 위상 검출기 모듈 및 로우패스 필터 모듈은 차동 방식으로 동작하도록 구성될 수 있다. 복수의 오실레이션 신호는 데이터 프로세서 블록에 분배되기 위한 쿼드러쳐 신호를 포함할 수 있다.

다양한 실시예가 하드웨어, 소프트웨어 또는 하드웨어 및 소프트웨어 (또는 비일시적 컴퓨터 판독 가능 저장 매체에 저장되고 하나 이상의 프로세서에 의해 실행 가능한 다른 컴퓨터 판독 가능 명령어) 둘 다의 조합으로 구현될 수 있다. 하드웨어 또는 소프트웨어의 사용은 일반적으로 (그러나 어떤 맥락에서 하드웨어 및 소프트웨어 사이의 선택이 중요하게 될 수 있다는 점에서 항상 그런 것은 아니지만) 비용 대비 효율의 트레이드오프(tradeoff)를 나타내는 설계상 선택(design choice)이다. 여기에서 설명된 프로세스 및/또는 시스템 및/또는 다른 기술들이 영향 받을 수 있는 다양한 수단(vehicles)(예컨대, 하드웨어, 소프트웨어 및/또는 펌웨어)이 있으며, 선호되는 수단은 프로세스 및/또는 시스템 및/또는 다른 기술이 사용되는 맥락에 따라 변경될 것이다. 예컨대, 만약 구현자가 속도 및 정확도가 중요하다고 결정하면, 구현자는 주로 하드웨어 및/또는 펌웨어 수단을 선택할 수 있고, 만약 유연성이 중요하다면, 구현자는 주로 소프트웨어 구현을 선택할 수 있으며, 또는, 또 다른 대안으로서, 구현자는 하드웨어, 소프트웨어, 및/또는 펌웨어 중 일부 조합을 선택할 수 있다.

전술한 상세한 설명은 블록도, 흐름도 및/또는 예시의 사용을 통해 장치 및/또는 프로세스의 다양한 예시를 설명하였다. 그러한 블록도, 흐름도 및/또는 예시가 하나 이상의 기능 및/또는 동작을 포함하는 한, 그러한 블록도, 흐름도, 또는 예시 내의 각각의 기능 및/또는 동작은 하드웨어, 소프트웨어, 펌웨어, 또는 실질적으로 그 임의의 조합의 넓은 범위에 의해 개별적으로 및/또는 집합적으로 구현될 수 있다. 일 실시예에서, 여기에서 설명된 대상의 몇몇 부분은 ASIC(application specific integrated circuit), FPGA(field programmable gate array), DSP(digital signal processor) 또는 다른 집적의 형태를 통해 구현될 수 있다. 그러나, 여기에서 개시된 실시예의 일부 양상은, 하나 이상의 컴퓨터 상에 실행되는 하나 이상의 컴퓨터 프로그램(예컨대, 하나 이상의 컴퓨터 시스템 상에 실행되는 하나 이상의 프로그램), 하나 이상의 프로세서 상에 실행되는 하나 이상의 프로그램(예컨대, 하나 이상의 마이크로프로세서 상에 실행되는 하나 이상의 프로그램), 펌웨어 또는 실질적으로 그 임의의 조합으로서, 전체적으로 또는 부분적으로 균등하게 집적 회로에 구현될 수 있으며, 소프트웨어 및/또는 펌웨어를 위한 코드의 작성 및/또는 회로의 설계가 본 개시에 비추어 가능하다.

본 개시는 다양한 태양의 예시로서 의도되는 본 출원에 설명된 특정 실시예에 제한되지 않을 것이다. 많은 수정과 변형이 그 사상과 범위를 벗어나지 않으면서 이루어질 수 있다. 여기에 열거된 것들에 더하여, 본 개시의 범위 안에서 기능적으로 균등한 방법과 기구가 위의 설명으로부터 가능하다. 그러한 수정과 변형은 첨부된 청구항의 범위에 들어가도록 의도된 것이다. 본 개시는 첨부된 청구항의 용어에 의해서만, 그러한 청구항에 부여된 균등물의 전 범위와 함께, 제한될 것이다. 또한, 여기에서 사용된 용어는 단지 특정 실시예를 설명하기 위한 목적이고, 제한하는 것으로 의도되지 않는다.

또한, 여기에서 설명된 대상의 수단(mechanism)들이 다양한 형태의 프로그램 제품으로 분배될 수 있으며, 여기에서 설명된 대상의 예시적 실시예는, 분배를 실제로 수행하는 데 사용되는 신호 베어링 매체의 특정 유형과 무관하게 적용한다. 신호 베어링 매체의 예시는, 플로피 디스크, 하드 디스크 드라이브, CD(compact disc), DVD(digital versatile disk), 디지털 테이프, 컴퓨터 메모리, 고체 상태 드라이브 등과 같은 기록 가능 유형의 매체 및 디지털 및/또는 아날로그 통신 매체(예컨대, 광섬유 케이블, 도파관, 유선 통신 링크, 무선 통신 링크 등)와 같은 전송 유형 매체를 포함할 수 있으나, 이에 한정되는 것은 아니다.

당업자라면, 여기서 설명된 형식으로 장치 및/또는 프로세스를 설명하고, 이후, 공학 실무를 사용하여 그러한 설명된 장치 및/또는 프로세스를 데이터 처리 시스템에 통합한다는 것은 당해 분야에서 통상적이란 것을 인식할 것이다. 즉, 여기에서 설명된 장치 및/또는 프로세스의 적어도 일부는 합당한 실험 량을 통해 데이터 처리 시스템에 통합될 수 있다. 데이터 처리 시스템은 시스템 유닛 하우징, 비디오 디스플레이 장치, 휘발성 및 비휘발성 메모리 같은 메모리, 마이크로프로세서 및 디지털 신호 프로세서와 같은 프로세서, 운영 체제, 드라이버, 그래픽 사용자 인터페이스 및 애플리케이션 프로그램과 같은 컴퓨터 엔티티(computational entities), 터치 패드 또는 스크린 같은 하나 이상의 상호작용 장치 및/또는 피드백 루프 및 제어 모터(예컨대, 컴포넌트 및/또는 양(quantities)을 이동 및/또는 조정하기 위한 제어 모터)를 포함하는 제어 시스템 중 하나 이상을 포함할 수 있다.

데이터 처리 시스템은 데이터 컴퓨팅/통신 및/또는 네트워크 컴퓨팅/통신 시스템에서 발견되는 바와 같은 임의의 적절한 상업적으로 이용 가능한 컴포넌트를 사용하여 구현될 수 있다. 여기에서 설명된 대상은 때때로 상이한 다른 컴포넌트 내에 포함되거나 또는 함께 연결된 상이한 컴포넌트를 예시한다. 도시된 그러한 아키텍처는 단순히 예시적인 것이고, 사실상 동일한 기능을 달성하는 많은 다른 아키텍처가 구현될 수 있다. 개념적으로, 동일한 기능을 달성하기 위한 컴포넌트의 임의의 배열은 원하는 기능이 달성되도록 유효하게 "연관"된다. 이에 따라, 특정 기능을 달성하도록 여기에서 조합된 임의의 두 개의 컴포넌트는, 아키텍처 또는 중간 컴포넌트와는 무관하게, 원하는 기능이 달성되도록 서로 "연관"된 것으로 볼 수 있다. 마찬가지로, 연관된 임의의 두 개의 컴포넌트는 또한 원하는 기능을 달성하도록 서로 "동작적으로 연결"되거나 또는 "동작적으로 결합"되는 것으로 볼 수 있고, 연관될 수 있는 임의의 두 개의 컴포넌트는 또한 원하는 기능을 달성하도록 서로 "동작적으로 결합 가능"한 것으로 볼 수 있다. 동작적으로 결합 가능하다는 것의 특정예는 물리적으로 연결 가능 및/또는 물리적으로 상호작용하는 컴포넌트 및/또는 무선으로 상호작용 가능 및/또는 무선으로 상호작용하는 컴포넌트 및/또는 논리적으로 상호작용하는 및/또는 논리적으로 상호작용 가능한 컴포넌트를 포함하지만, 이에 한정되는 것은 아니다.

여기에서 실질적으로 임의의 복수 및/또는 단수의 용어의 사용에 대하여, 당업자는 맥락 및/또는 응용에 적절하도록, 복수를 단수로 및/또는 단수를 복수로 해석할 수 있다. 다양한 단수/복수의 치환은 명확성을 위해 여기에서 명확하게 기재될 수 있다.

당업자라면, 일반적으로 여기에서 사용되며 특히 첨부된 청구범위(예컨대, 첨부된 청구범위의 주요부(body))에 사용된 용어들이 일반적으로 "개방적(open)" 용어(예컨대, 용어 "포함하는"은 "포함하지만 이에 제한되지 않는"으로, 용어 "갖는"는 "적어도 갖는"으로, 용어 "포함하다"는 "포함하지만 이에 한정되지 않는" 등으로 해석되어야 함)로 의도되었음을 이해할 것이다. 또한, 당업자라면, 도입된 청구항 기재사항의 특정 수가 의도된 경우, 그러한 의도가 청구항에 명시적으로 기재될 것이며, 그러한 기재사항이 없는 경우, 그러한 의도가 없음을 이해할 것이다. 예컨대, 이해를 돕기 위해, 이하의 첨부된 청구범위는 "적어도 하나" 및 "하나 이상"의 도입 구절의 사용을 포함하여 청구항 기재사항을 도입할 수 있다. 그러나, 그러한 구절의 사용은, 부정관사 "하나"("a" 또는 "an")에 의한 청구항 기재사항의 도입이, 그러한 하나의 기재사항을 포함하는 실시예들로, 그러한 도입된 청구항 기재사항을 포함하는 임의의 특정 청구항을 제한함을 암시하는 것으로 해석되어서는 안되며, 동일한 청구항이 도입 구절인 "하나 이상" 또는 "적어도 하나" 및 "하나"("a" 또는 "an")와 같은 부정관사(예컨대, "하나"는 "적어도 하나" 또는 "하나 이상"을 의미하는 것으로 해석되어야 함)를 포함하는 경우에도 마찬가지로 해석되어야 한다. 이는 청구항 기재사항을 도입하기 위해 사용된 정관사의 경우에도 적용된다. 또한, 도입된 청구항 기재사항의 특정 수가 명시적으로 기재되는 경우에도, 당업자라면 그러한 기재가 적어도 기재된 수(예컨대, 다른 수식어가 없는 "두 개의 기재사항"을 단순히 기재한 것은, 적어도 두 개의 기재사항 또는 두 개 이상의 기재사항을 의미함)를 의미하도록 해석되어야 함을 이해할 것이다.

또한, "A, B 및 C 등 중의 적어도 하나"와 유사한 규칙이 사용된 경우에는, 일반적으로 그러한 해석은 당업자가 그 규칙을 이해할 것이라는 전제가 의도된 것이다(예컨대, "A, B 및 C 중의 적어도 하나를 갖는 시스템"은, A만을 갖거나, B만을 갖거나, C만을 갖거나, A 및 B를 함께 갖거나, A 및 C를 함께 갖거나, B 및 C를 함께 갖거나, A, B 및 C를 함께 갖는 시스템 등을 포함하지만 이에 제한되지 않음). 또한 당업자라면, 실질적으로 임의의 이접 접속어(disjunctive word) 및/또는 두 개 이상의 대안적인 용어들을 나타내는 구절은, 그것이 상세한 설명, 청구범위 또는 도면에 있는지에 상관없이, 그 용어들 중의 하나, 그 용어들 중의 어느 하나 또는 그 용어들 모두를 포함하는 가능성을 고려했음을 이해할 것이다. 예컨대, "A 또는 B"라는 구절은 "A" 또는 "B" 또는 "A 및 B"의 가능성을 포함하는 것으로 이해될 것이다.

당업자에게 이해될 바와 같이, 임의의 그리고 모든 목적에서든, 기술 내용을 제공하는 것 등에 있어서, 여기에 개시되어 있는 모든 범위는 임의의 그리고 모든 가능한 하위범위와 그 하위범위의 조합 또한 포함한다. 임의의 열거된 범위는 적어도 1/2, 1/3, 1/4, 1/5, 1/10 등으로 나누어지는 동일한 범위를 충분히 설명하고 실시 가능하게 하는 것으로서 쉽게 인식될 수 있다. 비제한적인 예시로서, 여기서 논의되는 각각의 범위는 하위 1/3, 중앙 1/3 및 상위 1/3 등으로 쉽게 나누어질 수 있다. 또한, "까지", "적어도", "보다 많은", "보다 적은" 등과 같은 모든 언어는 기재된 수를 포함하며, 전술한 하위범위로 후속적으로 나누어질 수 있는 범위를 지칭함이 당업자에게 이해되어야 한다. 마지막으로, 범위는 각각의 개별 요소를 포함함이 당업자에게 이해되어야 한다. 따라서, 예컨대, 1-3개의 셀을 갖는 그룹은 1, 2 또는 3개의 셀을 갖는 그룹들을 의미한다. 유사하게, 1-5개의 셀을 갖는 그룹은 1, 2, 3, 4 또는 5개의 셀을 갖는 그룹을 의미한다.

다양한 양태 및 실시예가 여기에 개시되었으나, 다른 양태 및 실시예가 가능하다. 여기에서 개시된 다양한 양태 및 실시예는 예시의 목적이고 제한하려고 의도된 것이 아니며, 진정한 범위와 사상은 이하의 청구범위에서 나타난다.

Claims

고유 주파수(natural frequency) 및 복수의 인버터를 가지는 링 오실레이터(ring-oscillator)의 주입 로크(injection-lock)를 위한 방법으로서,
상기 복수의 인버터에 주입 주파수로 외부 신호를 주입하는 단계;
상기 복수의 인버터의 제1 인버터로부터, 상기 주입 주파수 및 상기 고유 주파수의 결합(coupling)으로부터 형성된 제1 위상 신호를 검출하는 단계;
상기 복수의 인버터의 제2 인버터로부터, 상기 주입 주파수 및 상기 고유 주파수의 결합으로부터 형성된 제2 위상 신호를 검출하는 단계;
적어도 상기 제1 위상 신호 및 상기 제2 위상 신호로부터 MQE(mean quadrature error)를 결정하는 단계;
상기 결정된 MQE로부터 제어 신호를 생성하는 단계; 및
상기 제어 신호에 기초하여 상기 링 오실레이터의 상기 고유 주파수를 조정하는 단계
를 포함하는 방법.
제1항에 있어서,
상기 외부 신호를 주입하는 단계는 상기 제1 인버터의 입력 단자에 상기 외부 신호를 주입하는 단계를 포함하는, 방법.
제1항에 있어서,
상기 제어 신호를 생성하는 단계는 로우패스 필터(low-pass filter)를 사용함으로써 상기 MQE로부터 상기 제어 신호를 생성하는 단계를 포함하는, 방법.
제1항에 있어서,
상기 링 오실레이터의 상기 고유 주파수를 조정하는 단계는 상기 MQE의 크기를 감소시키기 위하여 상기 고유 주파수를 조정하는 단계를 포함하는, 방법.
제4항에 있어서,
상기 링 오실레이터의 상기 고유 주파수를 조정하는 단계는 0보다 큰 상기 결정된 MQE에 응답하여 상기 고유 주파수를 증가시키고 0보다 작은 상기 결정된 MQE에 응답하여 상기 고유 주파수를 감소시키는 단계를 더 포함하는, 방법.
제1항에 있어서,
상기 링 오실레이터의 상기 고유 주파수를 조정하는 단계는 상기 제어 신호에 기초하여 상기 복수의 인버터 중 적어도 하나에 대한 공급 전압의 조정을 사용하여 상기 고유 주파수를 조정하는 단계를 포함하는, 방법.
제6항에 있어서,
상기 제어 신호를 상기 공급 전압으로 사용하는 단계를 더 포함하는, 방법.
주입 로크 링 오실레이터 시스템으로서,
주입 주파수로 외부 신호를 수신하고 오실레이션 신호를 출력하도록 구성된 복수의 인버터;
상기 복수의 인버터에 결합된 위상 검출기 모듈 - 상기 위상 검출기 모듈은 상기 복수의 인버터의 제1 인버터로부터 상기 주입 주파수 및 상기 주입 로크 링 오실레이터 시스템의 고유 주파수의 결합으로부터 형성된 제1 위상 신호를 검출하고, 상기 복수의 인버터의 제2 인버터로부터 상기 주입 주파수 및 상기 고유 주파수의 결합으로부터 형성된 제2 위상 신호를 검출하며, 그리고 적어도 상기 제1 위상 신호 및 상기 제2 위상 신호로부터 MQE(mean quadrature error)를 결정하도록 구성됨 -; 및
상기 위상 검출기 모듈에 결합된 제어 모듈 - 상기 제어 모듈은 상기 결정된 MQE로부터 제어 신호를 생성하고, 그리고 상기 제어 신호에 기초하여 상기 복수의 인버터 중 적어도 하나에 대한 공급 전압을 조정하도록 구성됨 -
을 포함하는 주입 로크 링 오실레이터 시스템.
제8항에 있어서,
상기 복수의 인버터는 상기 제1 인버터의 입력 단자에서 상기 외부 신호를 수신하도록 구성되는 것인, 주입 로크 링 오실레이터 시스템.
제8항에 있어서,
상기 제어 모듈은 로우패스 필터를 포함하고, 상기 로우패스 필터를 사용함으로써 상기 결정된 MQE로부터 상기 제어 신호를 생성하도록 구성되는 것인, 주입 로크 링 오실레이터 시스템.
제10항에 있어서,
상기 로우패스 필터는 전하 펌프(charge pump)를 포함하는 것인, 주입 로크 링 오실레이터 시스템.
제8항에 있어서,
상기 제어 모듈은 상기 MQE의 크기를 감소시키기 위하여 상기 공급 전압을 조정하도록 구성되는 것인, 주입 로크 링 오실레이터 시스템.
제12항에 있어서,
상기 제어 모듈은 0보다 큰 상기 결정된 MQE에 응답하여 상기 제어 신호의 크기를 증가시키고, 0보다 작은 상기 결정된 MQE에 응답하여 상기 제어 신호의 크기를 감소시키도록 구성되는 것인, 주입 로크 링 오실레이터 시스템.
제8항에 있어서,
상기 공급 전압은 상기 제어 신호를 포함하는 것인, 주입 로크 링 오실레이터 시스템.
제8항에 있어서,
상기 복수의 인버터는 쿼드러쳐 링 오실레이터(quadrature ring oscillator)를 구현하도록 구성되는 것인, 주입 로크 링 오실레이터 시스템.
클록 신호 분배 회로로서,
클록 신호를 수신하고 상기 클록 신호를 사용하여 주입 주파수로 주입 신호를 출력하도록 구성된 클록 신호 주입 스테이지;
상기 클록 신호 주입 스테이지에 결합되고 고유 주파수를 가지는 링 오실레이터 - 상기 링 오실레이터는 상기 주입 신호를 수신하고 복수의 오실레이션 신호를 출력하도록 구성됨 -;
상기 링 오실레이터에 결합된 쿼드러쳐 위상 검출기 모듈 - 상기 쿼드러쳐 위상 검출기 모듈은 상기 링 오실레이터로부터 상기 고유 주파수 및 상기 주입 주파수의 결합으로부터 형성된 복수의 위상 신호를 검출하고, 그리고 상기 복수의 위상 신호로부터 MQE(mean quadrature error)를 결정하도록 구성됨 -; 및
상기 링 오실레이터 및 상기 쿼드러쳐 위상 검출기 모듈에 결합된 로우패스 필터 모듈 - 상기 로우패스 필터 모듈은 상기 결정된 MQE로부터 제어 신호를 생성하고, 그리고 상기 제어 신호를 상기 링 오실레이터에 제공하도록 구성됨 -
을 포함하는 클록 신호 분배 회로.
제16항에 있어서,
상기 클록 신호는 광 신호를 포함하고, 상기 주입 신호는 전기 신호를 포함하며, 상기 클록 신호 주입 스테이지는 상기 광 신호를 상기 전기 신호로 변환하도록 더 구성되는 것인, 클록 신호 분배 회로.
제16항에 있어서,
상기 로우패스 필터 모듈은 전하 펌프를 포함하는 것인, 클록 신호 분배 회로.
제16항에 있어서,
상기 로우패스 필터 모듈은 상기 MQE의 크기를 감소시키기 위하여 상기 링 오실레이터에 상기 제어 신호를 제공하도록 구성되는 것인, 클록 신호 분배 회로.
제16항에 있어서,
상기 로우패스 필터 모듈은 0보다 큰 상기 결정된 MQE에 응답하여 상기 제어 신호의 크기를 증가시키고, 0보다 작은 상기 결정된 MQE에 응답하여 상기 제어 신호의 크기를 감소시키도록 구성되는 것인, 클록 신호 분배 회로.
제16항에 있어서,
상기 로우패스 필터 모듈은 상기 제어 신호와 동등한 공급 전압으로 상기 링 오실레이터에 상기 제어 신호를 제공하도록 구성되는 것인, 클록 신호 분배 회로.
제16항에 있어서,
상기 클록 신호 주입 스테이지, 상기 링 오실레이터, 상기 쿼드러쳐 위상 검출기 모듈 및 상기 로우패스 필터 모듈은 차동 방식으로 동작하도록 구성되는 것인, 클록 신호 분배 회로.
제16항에 있어서,
상기 복수의 오실레이션 신호는 데이터 프로세서 블록에 분배되기 위한 쿼드러쳐 신호를 포함하는 것인, 클록 신호 분배 회로.
주입 로크 링 오실레이터 시스템으로서,
주입 주파수로 외부 신호를 수신하도록 구성된 복수의 인버터;
상기 복수의 인버터에 결합된 위상 검출기 모듈 - 상기 위상 검출기 모듈은 상기 복수의 인버터의 제1 인버터로부터 상기 주입 주파수 및 상기 주입 로크 링 오실레이터 시스템의 고유 주파수의 결합으로부터 형성된 제1 위상 신호를 검출하고, 상기 복수의 인버터의 제2 인버터로부터 상기 주입 주파수 및 상기 고유 주파수의 결합으로부터 형성된 제2 위상 신호를 검출하고, 상기 주입 주파수 및 상기 고유 주파수 간의 비매칭(mismatch)을 검출하며, 그리고 상기 비매칭에 기초하여 상기 제1 위상 신호 및 상기 제2 위상 신호에서 위상 오차를 식별하도록 구성됨 -; 및
상기 위상 검출기 모듈에 결합된 제어 모듈 - 상기 제어 모듈은 상기 위상 오차에 기초하여 제어 신호를 생성하도록 구성되고, 상기 제어 신호는 상기 주입 로크 링 오실레이터 시스템을 제어하도록 구성됨 -
을 포함하는 주입 로크 링 오실레이터 시스템.
제24항에 있어서,
상기 복수의 인버터 중 적어도 하나는 오실레이션 신호를 출력하도록 구성되고,
상기 위상 검출기 모듈은 상기 주입 주파수 및 상기 고유 주파수 간의 주파수 차이를 감소시킴으로써 상기 오실레이션 신호의 위상 오차를 감소시키도록 구성되는 것인, 주입 로크 링 오실레이터 시스템.
제24항에 있어서,
상기 위상 검출기 모듈은 적어도 상기 제1 위상 신호 및 상기 제2 위상 신호로부터 MQE(mean quadrature error)를 결정하도록 구성되고, 상기 MQE는 상기 주입 로크 링 오실레이터 시스템을 제어하기 위한 상기 제어 신호를 생성하는 데 사용 가능한 것인, 주입 로크 링 오실레이터 시스템.
클록 신호 분배 회로로서,
클록 신호를 수신하고 상기 클록 신호를 사용하여 주입 주파수로 주입 신호를 출력하도록 구성된 클록 신호 주입 스테이지;
상기 클록 신호 주입 스테이지에 결합되고 고유 주파수를 가지는 링 오실레이터 - 상기 링 오실레이터는 상기 주입 신호를 수신하고, 그리고 오실레이션 신호를 출력하도록 구성됨 -; 및
상기 링 오실레이터에 결합된 쿼드러쳐 위상 검출기 모듈 - 상기 쿼드러쳐 위상 검출기 모듈은 상기 링 오실레이터로부터 상기 고유 주파수 및 상기 주입 주파수의 결합으로부터 형성된 위상 신호를 검출하고, 그리고 상기 위상 신호로부터 MQE(mean quadrature error)를 결정하도록 구성되며, 상기 MQE는 상기 링 오실레이터를 제어하기 위한 제어 신호를 생성하는 데 사용 가능함 -
을 포함하는 클록 신호 분배 회로.
고유 주파수 및 복수의 인버터를 포함하는 링 오실레이터의 주입 로크를 위한 방법으로서,
상기 복수의 인버터 중 적어도 하나에 주입 주파수로 외부 신호를 주입하는 단계;
상기 복수의 인버터의 제1 인버터로부터, 상기 주입 주파수 및 상기 고유 주파수의 결합으로부터 형성된 제1 위상 신호를 검출하는 단계;
상기 복수의 인버터의 제2 인버터로부터, 상기 주입 주파수 및 상기 고유 주파수의 결합으로부터 형성된 제2 위상 신호를 검출하는 단계;
상기 주입 주파수 및 상기 고유 주파수 간의 비매칭을 검출하는 단계;
상기 비매칭에 기초하여 상기 제1 위상 신호 및 상기 제2 위상 신호에서 위상 오차를 식별하는 단계; 및
상기 위상 오차에 기초하여 상기 링 오실레이터를 제어하도록 구성되는 제어 신호를 생성하는 단계
를 포함하는 방법.
제28항에 있어서,
적어도 상기 제1 위상 신호 및 상기 제2 위상 신호로부터 상기 링 오실레이터를 제어하기 위한 상기 제어 신호를 생성하는 데 사용 가능한 MQE(mean quadrature error)를 결정하는 단계를 더 포함하는 방법.