KR101641361B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR101641361B1
KR101641361B1 KR1020090128962A KR20090128962A KR101641361B1 KR 101641361 B1 KR101641361 B1 KR 101641361B1 KR 1020090128962 A KR1020090128962 A KR 1020090128962A KR 20090128962 A KR20090128962 A KR 20090128962A KR 101641361 B1 KR101641361 B1 KR 101641361B1
Authority
KR
South Korea
Prior art keywords
clock
signal
data
digital data
timing controller
Prior art date
Application number
KR1020090128962A
Other languages
English (en)
Other versions
KR20110072140A (ko
Inventor
김휘
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090128962A priority Critical patent/KR101641361B1/ko
Publication of KR20110072140A publication Critical patent/KR20110072140A/ko
Application granted granted Critical
Publication of KR101641361B1 publication Critical patent/KR101641361B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only

Abstract

본 발명은 디지털 데이터 신호의 셋업 시간 및 홀드 시간을 충분히 확보할 수 있는 액정표시장치에 관한 것으로, 화상을 표현하기 위한 디지털 데이터 신호를 출력함과 아울러, 상기 디지털 데이터 신호를 샘플링하기 위한 클럭신호를 출력하는 타이밍 콘트롤러; 상기 타이밍 콘트롤러로부터 클럭신호를 공급받고 이의 위상을 지연시키는 클럭지연부; 외부로부터의 클럭선택신호에 따라 상기 타이밍 콘트롤러로부터의 클럭신호 및 상기 클럭지연부로부터의 클럭신호 중 어느 하나를 선택하여 상기 데이터 드라이브 집적회로로 공급하는 클럭선택부; 및, 상기 타이밍 콘트롤러로부터의 디지털 데이터 신호 및 상기 선택부로부터 선택된 하나의 클럭신호를 공급받아, 상기 디지털 데이터 신호를 상기 공급받은 클럭신호를 이용하여 샘플링하고, 이 샘플링된 디지털 데이터 신호에 해당하는 아날로그 화소 전압을 액정패널로 출력하는 적어도 하나의 데이터 드라이브 집적회로를 포함함을 특징으로 한다.
액정표시장치, LVDS, 지연부, 클럭신호, 디지털 데이터 신호

Description

액정표시장치{LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은 액정표시장치에 관한 것으로, 특히 디지털 데이터 신호의 셋업 시간 및 홀드 시간을 충분히 확보할 수 있는 액정표시장치에 대한 것이다.
디지털 데이터 신호를 샘플링하기 위해서는, 이 디지털 데이터 신호를 샘플링하기 위한 클럭신호와 디지털 데이터 신호간의 위상차가 적절하게 유지되어야 한다. 그래야만, 디지털 데이터 신호의 셋업 시간 및 홀드 시간이 충분히 유지되기 때문이다. 타이밍 콘트롤러로부터의 클럭신호와 디지털 데이터 신호는 이 셋업 시간 및 홀드 시간이 충분히 유지되도록 그들간의 위상차가 적절하게 유지된 상태로 출력된다. 그러나, 디지털 데이터 신호가 전송되는 데이터전송라인과 클럭신호가 전송되는 클럭전송라인간의 저항 및 커패시턴스의 편차로 인해 각 전송라인들 통해 데이터 드라이버에 공급된 디지털 데이터 신호 및 클럭신호는 서로 다른 지연차를 갖게 된다. 이로 인해 디지털 데이터 신호와 클럭신호간의 위상차가 적정 수준을 벗어나게 되어, 디지털 데이터의 셋업 시간이 크게 줄어들거나 또는 홀드 시간이 크게 줄어드는 문제점이 발생하였다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 데이터 드라이버로 공급되는 디지털 데이터 신호와 클럭신호간의 위상차가 적정 수준을 벗어난 것으로 판단될 경우, 지연부를 통해 타이밍 콘트롤러로부터 출력되는 클럭신호를 강제로 지연시킴으로써 실제로 데이터 드라이버에 공급되는 디지털 데이터 신호와 클럭신호간의 위상차가 적정 수준으로 유지되게 함으로써 셋업 시간 및 홀드 시간을 충분히 확보할 수 있는 액정표시장치를 제공하는데 그 목적이 있다.
상술된 목적을 달성하기 위한 본 발명에 따른 액정표시장치는, 화상을 표현하기 위한 디지털 데이터 신호를 출력함과 아울러, 상기 디지털 데이터 신호를 샘플링하기 위한 클럭신호를 출력하는 타이밍 콘트롤러; 상기 타이밍 콘트롤러로부터 클럭신호를 공급받고 이의 위상을 지연시키는 클럭지연부; 외부로부터의 클럭선택신호에 따라 상기 타이밍 콘트롤러로부터의 클럭신호 및 상기 클럭지연부로부터의 클럭신호 중 어느 하나를 선택하여 상기 데이터 드라이브 집적회로로 공급하는 클럭선택부; 및, 상기 타이밍 콘트롤러로부터의 디지털 데이터 신호 및 상기 선택부로부터 선택된 하나의 클럭신호를 공급받아, 상기 디지털 데이터 신호를 상기 공급받은 클럭신호를 이용하여 샘플링하고, 이 샘플링된 디지털 데이터 신호에 해당하는 아날로그 화소 전압을 액정패널로 출력하는 적어도 하나의 데이터 드라이브 집적회로를 포함함을 특징으로 한다.
상기 타이밍 콘트롤러가 실장된 콘트롤 인쇄회로기판; 상기 적어도 하나의 데이터 드라이브 집적회로를 통해 상기 액정패널에 연결된 적어도 하나의 소스 인쇄회로기판; 상기 적어도 하나의 소스 인쇄회로기판과 상기 콘트롤 인쇄회로기판간을 접속시키는 적어도 하나의 연결부를 더 포함함을 특징으로 한다.
상기 타이밍 콘트롤러로부터의 디지털 데이터 신호를 상기 데이터 드라이브 집적회로로 공급하기 위한 적어도 하나의 데이터전송라인; 상기 타이밍 콘트롤러로부터의 클럭신호를 상기 데이터 드라이브 집적회로로 공급하기 위한 적어도 하나의 클럭전송라인을 더 포함하며; 상기 클럭전송라인의 일측이 상기 클럭선택부의 제 1 입력단자에 연결되며; 상기 클럭지연부의 입력단자가 상기 클럭전송라인의 일측에 연결되고, 이 클럭지연부의 출력단자가 상기 클럭선택부의 제 2 입력단자에 연결됨을 특징으로 한다.
상기 타이밍 콘트롤러로부터 제공되는 TTL(Transistor Transistor Logic) 형태의 디지털 데이터 신호 및 클럭신호를 LVDS(Low Voltage Differential Signal) 형태로 변환하는 mini-LVDS 송신부; 및, 상기 데이터전송라인을 통해 상기 mini-LVDS 송신부로부터 디지털 데이터 신호를 전송받음과 아울러 상기 클럭전송라인을 통해 상기 mimi-LVDS 송신부로부터 클럭신호를 공급받고, 이 공급받은 디지털 데이터 신호 및 클럭신호를 원래의 TTL 형태로 변환하는 mimi-LVDS 수신부를 더 포함하며; 하나의 데이터전송라인 및 하나의 클럭전송라인은 각각 2개의 차동신호전송라인들로 구성됨을 특징으로 한다.
상기 mini-LVDS 송신부, 신호지연부 및 선택부는 상기 타이밍 콘트롤러에 내 장되며; 그리고, 상기 mini-LVDS 수신부는 상기 데이터 드라이브 집적회로에 내장됨을 특징으로 한다.
상기 타이밍 콘트롤러로부터 디지털 데이터 신호를 공급받고 이의 위상을 지연시키는 데이터지연부; 및, 외부로부터의 데이터선택신호에 따라 상기 타이밍 콘트롤러로부터의 디지털 데이터 신호 및 상기 데이터지연부로부터의 디지털 데이터 신호 중 어느 하나를 선택하여 상기 데이터 드라이브 집적회로로 공급하는 데이터선택부를 더 포함함을 특징으로 한다.
본 발명에 따른 액정표시장치는 다음과 같은 효과를 갖는다.
본 발명에서는 데이터 드라이버로 공급되는 디지털 데이터 신호와 클럭신호간의 위상차가 적정 수준을 벗어난 것으로 판단될 경우, 지연부를 통해 타이밍 콘트롤러로부터 출력되는 클럭신호를 강제로 지연시킴으로써 실제로 데이터 드라이버에 공급되는 디지털 데이터 신호와 클럭신호간의 위상차가 적정 수준으로 유지되게 함으로써 셋업 시간 및 홀드 시간을 충분히 확보할 수 있다.
도 1은 본 발명의 실시예에 따른 액정표시장치를 나타낸 도면이다.
본 발명의 실시예에 따른 표시장치는, 도 1에 도시된 바와 같이, 서로 교차하는 게이트 라인(GL)들 및 데이터 라인(DL)들과, 그리고 상기 각 게이트 라인(GL)과 각 데이터 라인(DL)간의 교차부에 형성된 박막트랜지스터(TFT)를 포함하는 액정패널(2)과, 상기 액정패널(2)의 데이터 라인(DL)들에 화소 전압을 입력하기 위한 데이터 드라이버(8)와, 상기 액정패널(2)의 게이트 라인(GL)들에 스캔펄스를 입력하기위한 게이트 드라이버(10)와, 상기 액정패널(2)에 광을 조사하기 위한 다수의 광원들을 포함하는 백라이트 유닛(4)과, 상기 백라이트 유닛(4)의 광원들을 구동하기 위한 램프 구동부(6)와, 상기 액정패널(2)의 데이터 드라이버(8), 게이트 드라이버(10), 및 램프 구동부(6)를 제어하기 위한 타이밍 컨트롤러(12)와, 액정패널(2)과 백라이트 유닛(4)에 필요한 전원을 공급하는 전원 발생부(14)를 포함한다.
상기 액정패널(2)의 데이터 라인(DL)들과 게이트 라인(GL)들의 교차부에 형성된 박막트랜지스터(TFT)는 게이트 드라이버(10)로부터의 스캐닝 펄스에 응답하여 데이터 라인(DL)들 상의 화소 전압을 화소에 입력하게 된다. 이 박막트랜지스터(TFT)의 소스전극은 데이터 라인(DL)에 접속되며, 드레인전극은 화소의 화소전극에 접속된다. 그리고 박막트랜지스터(TFT)의 게이트전극은 게이트 라인(GL)에 접속된다. 상기 액정패널(2)은 액정층을 사이에 두고 서로 합착된 컬러필터 어레이 기판과 TFT 어레이 기판을 포함한다. 상기 컬러필터어레이 기판상에는 컬러필터 및 공통전극이 형성된다. 컬러필터는 적색, 녹색 및 청색의 컬러필터층이 배치되어 특정 파장대역의 광을 투과시킴으로써 컬러표시를 가능하게 한다. 인접한 색의 컬러필터사이에는 블랙 매트릭스(Black Matrix)가 형성된다.
각 화소는 한 프레임 기간동안 화소 전압을 유지하기 위한 액정용량 커패시터(Clc)와, 상기 화소 전압을 상기 한 프레임 기간동안 안정적으로 유지시키기 위한 보조용량 커패시터(Cst)를 포함한다.
타이밍 컨트롤러(12)는 시스템으로부터 입력되는 디지털 데이터 신호(Data) 를 적색화소 데이터(R), 녹색화소 데이터(G) 및 청색화소 데이터(B)별로 재정렬하게 된다. 타이밍 컨트롤러(12)에 의해 재정렬된 각 디지털 데이터 신호(Data)는 데이터 드라이버(8)에 입력된다.
또한, 타이밍 컨트롤러(12)는 자신에게 입력되는 수평동기신호(H), 수직동기신호(V), 및 클럭신호(CLK)를 이용하여 데이터 제어신호(DCS)와 게이트 제어신호(GCS)를 발생시켜 데이터 드라이버(8)와 게이트 드라이버(10)에 공급한다. 데이터 제어신호(DCS)는 도트클럭, 소스쉬프트클럭, 소스인에이블신호, 극성반전신호 등을 포함한다. 상기 게이트 제어신호(GCS)는 게이트 스타트 펄스, 게이트쉬프트클럭, 게이트출력인에이블 등을 포함하여 게이트 드라이버(10)에 입력된다.
데이터 드라이버(8)는 타이밍 컨트롤러(12)로부터의 데이터 제어신호(DCS)에 따라 디지털 데이터 신호를 샘플링한후에, 샘플링된 디지털 데이터 신호를 수평기간(Horizontal Time : 1H, 2H, ...)마다 1 라인분식 래치하고 래치된 디지털 데이터 신호에 대응되는 화소 전압을 선택하여 데이터 라인(DL)들에 공급한다. 즉, 상기 데이터 드라이버(8)는 타이밍 컨트롤러(12)로부터의 디지털 데이터 신호(R, G, B)를 전원 발생부(14)로부터 입력되는 감마전압(GMA1~6)을 이용하여 아날로그 화소 전압으로 변환하여 데이터 라인(DL)들에 공급한다.
게이트 드라이버(10)는 타이밍 컨트롤러(12)로부터의 게이트 제어신호(GCS) 중 게이트 스타트 펄스에 응답하여 스캔펄스를 순차적으로 발생하는 쉬프트 레지스터와, 스캔펄스의 전압을 화소의 구동에 적합한 전압레벨로 쉬프트시키기 위한 레벨 쉬프터를 포함한다. 게이트 드라이버(10)는 게이트 제어신호(GCS)에 응답하여 게이트 라인(GL)들에 순차적으로 게이트 하이전압을 공급한다.
전원 발생부(14)는 액정패널(2)에 공통전극전압(Vcom), 데이터 드라이버(8)에 감마전압(GMA1~6)을 공급한다.
도 2는 도 1의 데이터 드라이버와 타이밍 콘트롤러간의 접속관계를 나타낸 도면이다.
도 2에 도시된 바와 같이, 데이터 드라이버(8)는 다수의 데이터 라인들을 나누어 구동하기 위한 다수의 데이터 드라이브 집적회로(D-IC)들을 포함한다. 각 데이터 드라이브 집적회로(D-IC)는 테이프 캐리어 패키지(Tape Carrier Package)에 실장된다. 각 드라이브 집적회로(D-IC)는 제 1 및 제 2 소스 인쇄회로기판(S-PCB1, S-PCB2)과 액정패널(2)간을 접속시킨다.
타이밍 콘트롤러(12)는 콘트롤 인쇄회로기판(C-PCB)에 실장되어 있다. 이 콘트롤 인쇄회로기판(C-PCB)은 제 1 및 제 2 연결부(CN1, CN2)를 통해 제 1 및 제 2 소스 인쇄회로기판(S-PCB1, S-PCB2)에 접속된다. 타이밍 콘트롤러(12)는 제 1 연결부(CN1), 제 2 연결부(CN2), 제 1 소스 인쇄회로기판(S-PCB1), 제 2 소스 인쇄회로기판(S-PCB2) 및 다수의 테이프 캐리어 패키지(TCP)를 통해 디지털 데이터 신호(Data) 및 클럭신호(CLK)를 각 데이터 드라이브 집적회로(D-IC)로 공급한다.
도 3은 도 2의 타이밍 콘트롤러(12)와 어느 하나의 데이터 드라이브 집적회로(D-IC)간의 접속관계를 나타낸 도면이다.
도 3에 도시된 바와 같이, 타이밍 콘트롤러(12)는 인터페이스부(IF)를 통해 데이터 드라이브 집적회로(D-IC)로 디지털 데이터 신호(Data) 및 클럭신호(CLK)를 전송한다.
이 인터페이스부(IF)는 mini-LVDS 송신부(33), mini-LVDS 수신부(44), 그리고 이 mini-LVDS 송신부(33)와 mini-LVDS 수신부(44)간을 연결하는 다수의 데이터전송라인들(DTL1 내지 DTL3) 및 클럭전송라인(CTL)을 포함한다.
타이밍 콘트롤러(12)로는 데이터전송라인들(DTL1 내지 DTL3)을 통해 디지털 데이터 신호(Data)를 상기 데이터 드라이브 집적회로(D-IC)로 공급하며, 클럭전송라인(CTL)을 통해 클럭신호(CLK)를 상기 데이터 드라이브 집적회로(D-IC)로 공급한다.
이때, 이 타이밍 콘트롤러(12)로부터의 디지털 데이터 신호(Data) 및 클럭신호(CLK)는 mini-LVDS 송신부(33)를 통해 변조되어 mini-LVDS 수신부(44)로 제공된다.
mini-LVDS 송신부(33)는 타이밍 콘트롤러(12)로부터 제공되는 TTL(Transistor Transistor Logic) 형태의 디지털 데이터 신호(Data) 및 클럭신호(CLK)를 LVDS(Low Voltage Differential Signal) 형태로 변환한다. 이 mini-LVDS 송신부(33)는 상기 타이밍 콘트롤러(12)에 내장될 수 있다.
mini-LVDS 수신부(44)는 상기 데이터전송라인을 통해 상기 mini-LVDS 송신부(33)로부터 디지털 데이터 신호(Data)를 전송받음과 아울러 상기 클럭전송라인(CTL)을 통해 상기 mini-LVDS 송신부(33)로부터 클럭신호(CLK)를 공급받고, 이 공급받은 디지털 데이터 신호(Data) 및 클럭신호(CLK)를 원래의 TTL 형태로 변환한다. 이 mini-LVDS 수신부(44)는 상기 데이터 드라이브 집적회로(D-IC)에 내장될 수 있다.
본 발명에 따른 액정표시장치는 클럭지연부(CDR) 및 클럭선택부(CM)를 포함한다.
클럭지연부(CDR)는 타이밍 콘트롤러(12)로부터 클럭신호(CLK)를 공급받고 이의 위상을 지연시킨다.
클럭선택부(CM)는 외부로부터의 클럭선택신호(CS)에 따라 타이밍 콘트롤러(12)로부터의 클럭신호(CLK) 및 상기 클럭지연부(CDR)로부터의 클럭신호(CLK) 중 어느 하나를 선택하여 상기 데이터 드라이브 집적회로(D-IC)로 공급한다.
여기서, 클럭전송라인(CTL)의 일측은 클럭선택부(CM)의 제 1 입력단자에 연결되며, 클럭지연부(CDR)의 입력단자는 이 클럭전송라인(CTL)의 일측에 연결되며, 그리고 이 클럭지연부(CDR)의 출력단자는 클럭선택부(CM)의 제 2 입력단자에 연결된다.
또한, 본 발명에 따른 액정표시장치는, 도 3에 도시된 바와 같이, 다수의 데이터지연부들(DDR1 내지 DDR3) 및 다수의 데이터선택부들(DM1 내지 DM3)을 더 포함할 수 있다.
하나의 데이터지연부는 타이밍 콘트롤러(12)로부터 디지털 데이터 신호(Data)를 공급받고 이의 위상을 지연시킨다.
하나의 데이터선택부는 외부로부터의 데이터선택신호에 따라 상기 타이밍 콘트롤러(12)로부터의 디지털 데이터 신호(Data) 및 해당 데이터지연부로부터의 디지털 데이터 신호(Data) 중 어느 하나를 선택하여 상기 데이터 드라이브 집적회로(D- IC)로 공급한다.
각 데이터선택부(DM1 내지 DM3)는 서로 다른 데이터선택신호(DS1 내지 DS3)에 의해 독립적으로 제어된다. 따라서, 몇 개의 데이터선택부들(DM1 내지 DM3)은 지연된 디지털 데이터 신호(Data)들을 출력하도록 하고, 나머지 다른 데이터선택부들은 지연되지 않은 디지털 데이터 신호(Data)들을 출력하도록 제어할 수 있다.
도 4는 도 3의 mini-LVDS 송신부(33), mini-LVDS 수신부(44), 클럭전송라인(CTL), 클럭지연부(CDR) 및 클럭선택부(CM)의 상세 구성도이다.
하나의 클럭전송라인(CTL)은, 도 4에 도시된 바와 같이, 두 개의 차동신호라인들(La, Lb)로 구성된다. 두 차동신호라인들(La, Lb) 사이에는 종단저항(RT)이 접속된다. 도시되지 않았지만, 각 데이터전송라인(DTL1 내지 DTL3)도 두 개의 차동신호라인들(La, Lb)로 구성된다.
mini-LVDS 송신부(33)는 다수의 송신기들을 포함하는 바, 도 4에는 설명의 편의상 하나의 송신기(Tx)만을 나타내었다. 마찬가지로, mini-LVDS 수신부(44)는 다수의 수신기들을 포함하는 바, 도 4에는 설명의 편의상 하나의 수신기(Rx)만을 나타내었다.
클럭신호(CLK)를 공급받은 송신기(Tx)는 이 클럭신호(CLK)에 대응되는 제 1 및 차동클럭신호와 제 2 차동클럭신호를 생성하고, 제 1 차동클럭신호를 제 1 차동신호라인(La)으로 출력하고, 그리고 제 2 차동클럭신호를 제 2 차동신호라인(Lb)으로 출력한다. 제 1 및 제 2 차동신호라인(La, Lb)으로부터의 제 1 및 제 2 차동클럭신호는 클럭선택부(CM)로 제공된다.
도 4에 도시된 바와 같이, 클럭지연부(CDR)는 두 개의 클럭지연회로들(DR1, DR2)을 포함한다. 제 1 클럭지연회로(DR1)는 제 1 차동신호라인(La)으로부터의 제 1 차동클럭신호를 지연시켜 클럭선택부(CM)로 출력하고, 제 2 클럭지연회로(DR2)는 제 2 차동신호라인(Lb)으로부터의 제 2 차동클럭신호를 지연시켜 클럭선택부(CM)로 출력한다.
클럭선택부(CM)는 외부로부터의 클럭선택신호(CS)가 하이논리값을 가질 경우, 제 1 및 제 2 클럭지연회로(DR1, DR2)를 통해 지연된 제 1 및 제 2 차동클럭신호를 선택하여 수신기(Rx)로 공급한다. 반면, 이 클럭선택부(CM)는 외부로부터의 클럭선택신호(CS)가 로우논리값을 가질 경우, 제 1 및 제 2 차동신호라인(La, Lb)으로부터 직접 제공된 제 1 및 제 2 차동클럭신호(La, Lb)를 선택하여 수신기(Rx)로 공급한다.
한편, 각 데이터전송라인들(DTL1 내지 DTL3)은 상기 클럭전송라인(CTL)과 동일한 구성을 가지며, 각 데이터지연부(DDR1 내지 DDR3)는 상기 클럭지연부(CDR)와 동일한 구성을 가지며, 그리고 각 데이터선택부(DM1 내지 DM3)는 상기 클럭선택부(CM)와 동일한 구성을 갖는다.
본 발명에서는 클럭선택신호(CS) 및 데이터선택신호의 논리값을 자유롭게 변경함으로써 독립적으로 클럭신호(CLK) 및 디지털 데이터 신호(Data)를 지연시킬 수 있다. 따라서, 클럭신호(CLK)와 디지털 데이터 신호(Data)간의 적절한 셋업 시간 및 홀드 시간을 확보할 수 있다.
도 5는 도 3의 a, b 및 c 지점에서의 클럭신호(CLK)와 디지털 데이터 신 호(Data)의 파형을 나타낸 도면이다.
도 5의 (a)에 도시된 바와 같이, 타이밍 콘트롤러(12)로부터 출력된 클럭신호(CLK) 및 디지털 데이터 신호(Data)는 적정 수준의 위상차를 유지하고 있다. 클럭전송라인(CTL) 및 데이터전송라인간의 저항 및 커패시턴스 편차가 거의 없을 경우, 이 타이밍 콘트롤러(12)로부터 출력된 클럭신호(CLK) 및 디지털 데이터 신호(Data)는 데이터 드라이브 집적회로(D-IC)에 공급될 때도 그 적정 위상차를 유지하고 있을 것이다. 이와 같은 경우에는 클럭선택신호(CS)를 로우논리값으로 주어 클럭선택부(CM)가 지연되지 않은 클럭신호(CLK)를 그대로 출력하도록 한다.
그러나, 클럭전송라인(CTL) 및 데이터전송라인간의 저항 및 커패시턴스 편차가 클 경우, 클럭신호(CLK) 및 디지털 데이터 신호(Data)가 클럭전송라인(CTL) 및 데이터전송라인간의 저항 및 커패시턴스 편차로 인해 실제로 데이터 드라이브 집적회로(D-IC)에 공급된 클럭신호(CLK) 및 디지털 데이터 신호(Data)간의 적정 위상차가 유지되지 않을 수 있다. 이와 같은 경우에는 클럭선택신호(CS)를 하이논리값으로 주어, 도 5의 (b)에 도시된 바와 같이, 클럭선택부(CM)가 지연된 클럭신호(CLK)를 출력하도록 한다. 그러면, 이 지연된 클럭신호(CLK)와 디지털 데이터 신호(Data)가 상기 클럭전송라인(CTL) 및 데이터전송라인의 저항 및 커패시턴스에 의해서 왜곡되면서, 도 5의 (c)에 도시된 바와 같이, 실제로 데이터 드라이브 집적회로(D-IC)의 입력되기 바로 전에 이 클럭신호(CLK)와 디지털 데이터 신호(Data)가 적정 수준의 위상차를 유지하게 된다. 따라서, 데이터 드라이브 집적회로(D-IC)는 상기 클럭신호(CLK)를 이용하여 이 디지털 데이터 신호(Data)를 정확한 타이밍에 샘플링할 수 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
도 1은 본 발명의 실시예에 따른 액정표시장치를 나타낸 도면
도 2는 도 1의 데이터 드라이버와 타이밍 콘트롤러간의 접속관계를 나타낸 도면
도 3은 도 2의 타이밍 콘트롤러와 어느 하나의 데이터 드라이브 집적회로간의 접속관계를 나타낸 도면
도 4는 도 3의 mini-LVDS 송신부, mini-LVDS 수신부, 클럭전송라인, 클럭지연부 및 클럭선택부의 상세 구성도
도 5는 도 3의 a, b 및 c 지점에서의 클럭신호와 디지털 데이터 신호의 파형을 나타낸 도면

Claims (6)

  1. 화상을 표현하기 위한 디지털 데이터 신호를 출력함과 아울러, 상기 디지털 데이터 신호를 샘플링하기 위한 클럭신호를 출력하는 타이밍 콘트롤러;
    상기 타이밍 콘트롤러로부터 클럭신호를 공급받고 이의 위상을 지연시키는 클럭지연부;
    외부로부터의 클럭선택신호에 따라 상기 타이밍 콘트롤러로부터의 클럭신호 및 상기 클럭지연부로부터의 클럭신호 중 어느 하나를 선택하여 데이터 드라이브 집적회로로 공급하는 클럭선택부;
    상기 타이밍 콘트롤러로부터의 디지털 데이터 신호 및 상기 클럭선택부로부터 선택된 하나의 클럭신호를 공급받아, 상기 디지털 데이터 신호를 상기 공급받은 클럭신호를 이용하여 샘플링하고, 이 샘플링된 디지털 데이터 신호에 해당하는 아날로그 화소 전압을 액정패널로 출력하는 적어도 하나의 데이터 드라이브 집적회로;
    상기 타이밍 콘트롤러로부터의 디지털 데이터 신호를 상기 데이터 드라이브 집적회로로 공급하기 위한 적어도 하나의 데이터전송라인;
    상기 타이밍 콘트롤러로부터의 클럭신호를 상기 데이터 드라이브 집적회로로 공급하기 위한 적어도 하나의 클럭전송라인을 포함하며;
    상기 클럭 선택 신호는 상기 데이터 전송 라인 및 상기 클럭 전송 라인 간의 저항 및 커패시턴스 편차정도에 따라 논리값이 결정되는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 타이밍 콘트롤러가 실장된 콘트롤 인쇄회로기판;
    상기 적어도 하나의 데이터 드라이브 집적회로를 통해 상기 액정패널에 연결된 적어도 하나의 소스 인쇄회로기판;
    상기 적어도 하나의 소스 인쇄회로기판과 상기 콘트롤 인쇄회로기판간을 접 속시키는 적어도 하나의 연결부를 더 포함함을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서,
    상기 클럭전송라인의 일측이 상기 클럭선택부의 제 1 입력단자에 연결되며;
    상기 클럭지연부의 입력단자가 상기 클럭전송라인의 일측에 연결되고, 이 클럭지연부의 출력단자가 상기 클럭선택부의 제 2 입력단자에 연결됨을 특징으로 하는 액정표시장치.
  4. 제 3 항에 있어서,
    상기 타이밍 콘트롤러로부터 제공되는 TTL(Transistor Transistor Logic) 형태의 디지털 데이터 신호 및 클럭신호를 LVDS(Low Voltage Differential Signal) 형태로 변환하는 mini-LVDS 송신부; 및,
    상기 데이터전송라인을 통해 상기 mini-LVDS 송신부로부터 디지털 데이터 신호를 전송받음과 아울러 상기 클럭전송라인을 통해 상기 mimi-LVDS 송신부로부터 클럭신호를 공급받고, 이 공급받은 디지털 데이터 신호 및 클럭신호를 원래의 TTL 형태로 변환하는 mimi-LVDS 수신부를 더 포함하며;
    하나의 데이터전송라인 및 하나의 클럭전송라인은 각각 2개의 차동신호전송라인들로 구성됨을 특징으로 하는 액정표시장치.
  5. 제 4 항에 있어서,
    상기 mini-LVDS 송신부, 신호지연부 및 선택부는 상기 타이밍 콘트롤러에 내장되며; 그리고,
    상기 mini-LVDS 수신부는 상기 데이터 드라이브 집적회로에 내장됨을 특징으로 하는 액정표시장치.
  6. 제 1 항에 있어서,
    상기 타이밍 콘트롤러로부터 디지털 데이터 신호를 공급받고 이의 위상을 지연시키는 데이터지연부; 및,
    외부로부터의 데이터선택신호에 따라 상기 타이밍 콘트롤러로부터의 디지털 데이터 신호 및 상기 데이터지연부로부터의 디지털 데이터 신호 중 어느 하나를 선택하여 상기 데이터 드라이브 집적회로로 공급하는 데이터선택부를 더 포함함을 특징으로 하는 액정표시장치.
KR1020090128962A 2009-12-22 2009-12-22 액정표시장치 KR101641361B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090128962A KR101641361B1 (ko) 2009-12-22 2009-12-22 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090128962A KR101641361B1 (ko) 2009-12-22 2009-12-22 액정표시장치

Publications (2)

Publication Number Publication Date
KR20110072140A KR20110072140A (ko) 2011-06-29
KR101641361B1 true KR101641361B1 (ko) 2016-07-29

Family

ID=44403107

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090128962A KR101641361B1 (ko) 2009-12-22 2009-12-22 액정표시장치

Country Status (1)

Country Link
KR (1) KR101641361B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102235390B1 (ko) * 2014-08-05 2021-04-02 엘지디스플레이 주식회사 표시장치
KR20200052732A (ko) * 2018-11-07 2020-05-15 엘지디스플레이 주식회사 영상 표시장치 및 그 구동방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001356729A (ja) * 2000-06-15 2001-12-26 Nec Mitsubishi Denki Visual Systems Kk 画像表示装置
JP2005148557A (ja) * 2003-11-18 2005-06-09 Sony Corp 表示装置および投射型表示装置
KR101193632B1 (ko) * 2006-01-27 2012-10-23 삼성디스플레이 주식회사 데이터 입력 방법 및 장치와 그를 이용한 액정 표시 장치
KR101158130B1 (ko) * 2006-03-17 2012-06-19 엘지디스플레이 주식회사 액정표시장치의 구동 회로

Also Published As

Publication number Publication date
KR20110072140A (ko) 2011-06-29

Similar Documents

Publication Publication Date Title
KR101286541B1 (ko) 액정표시장치
KR102396469B1 (ko) 디스플레이 장치
US6946804B2 (en) Display device
KR102114155B1 (ko) 표시 장치 및 그 구동 방법
KR20150125145A (ko) 표시장치
US10726766B2 (en) Display device and interface method thereof
KR20040057805A (ko) 커넥터 및 이를 이용한 액정표시장치의 구동장치
US10490152B2 (en) Display device with source integrated circuits having different channel numbers
JP2007072440A (ja) 液晶表示装置の駆動回路及びその駆動方法
KR20110094839A (ko) 데이터 신호와 클럭 신호 간의 스큐 보정 장치와 이를 이용한 표시장치
JP2008015464A (ja) 液晶表示装置及びその駆動方法
US20090085858A1 (en) Driving circuit and related driving method of display panel
KR101696458B1 (ko) 액정표시장치
KR101957738B1 (ko) 영상표시장치 및 그 제조방법
KR102459705B1 (ko) 액정표시장치
KR101641361B1 (ko) 액정표시장치
KR100440839B1 (ko) 구동 장치 및 그것을 포함하고 있는 표시 모듈
KR101629515B1 (ko) 액정표시장치
US8289314B2 (en) Method of modulating/demodulating a signal, apparatus for performing the method and display apparatus having the apparatus
KR101715855B1 (ko) 액정표시장치의 타이밍 콘트롤러
KR102494149B1 (ko) 데이터 구동 회로 및 그를 이용한 표시 장치
KR20080088076A (ko) 액정표시장치와 그 구동방법
KR20140041023A (ko) 액정표시장치 및 그 구동방법
KR102253654B1 (ko) 액정표시장치 및 이의 구동방법
KR101761417B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 4