KR101623221B1 - 광 디바이스 웨이퍼의 가공 방법 - Google Patents

광 디바이스 웨이퍼의 가공 방법 Download PDF

Info

Publication number
KR101623221B1
KR101623221B1 KR1020110008906A KR20110008906A KR101623221B1 KR 101623221 B1 KR101623221 B1 KR 101623221B1 KR 1020110008906 A KR1020110008906 A KR 1020110008906A KR 20110008906 A KR20110008906 A KR 20110008906A KR 101623221 B1 KR101623221 B1 KR 101623221B1
Authority
KR
South Korea
Prior art keywords
mold resin
light
optical device
device wafer
bite
Prior art date
Application number
KR1020110008906A
Other languages
English (en)
Other versions
KR20120057483A (ko
Inventor
다카시 모리
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20120057483A publication Critical patent/KR20120057483A/ko
Application granted granted Critical
Publication of KR101623221B1 publication Critical patent/KR101623221B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004Devices characterised by their operation
    • H01L33/0008Devices characterised by their operation having p-n or hi-lo junctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dicing (AREA)
  • Turning (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 손상 및 전극간의 단락을 초래하지 않고 투광성 몰드 수지를 원하는 두께로 마무리할 수 있는 광 디바이스 웨이퍼의 가공 방법을 제공하는 것을 목적으로 한다.
발광층에 복수의 광 디바이스가 형성되고, 상기 발광층의 표면에 광 특성을 향상시키는 투광성 몰드 수지가 피복된 광 디바이스 웨이퍼의 가공 방법으로서, 상기 투광성 몰드 수지가 노출되도록 광 디바이스 웨이퍼를 척 테이블에 의해 유지하는 유지 공정과, 이 척 테이블에 의해 유지된 광 디바이스 웨이퍼의 상기 투광성 몰드 수지에 바이트를 회전시키면서 작용시켜, 이 투광성 몰드 수지를 고르게 선삭하여 이 투광성 몰드 수지를 원하는 두께로 마무리하는 선삭 공정을 포함하는 것을 특징으로 한다.

Description

광 디바이스 웨이퍼의 가공 방법{METHOD FOR MACHINING OPTICAL DEVICE WAFER}
본 발명은, 표면에 격자형으로 형성된 복수의 분할 예정 라인과, 이 분할 예정 라인으로 구획된 각 영역에 형성된 광 디바이스 등을 갖는 광 디바이스 웨이퍼의 가공 방법에 관한 것이다.
광 디바이스의 제조 프로세스에서는, 사파이어 기판이나 탄화규소(SiC) 기판 등의 결정 성장용 기판 상에 n형 반도체층 및 p형 반도체층을 적층하여 발광층(에피택셜층)을 형성하고, 이 발광층에 격자형으로 형성된 복수의 분할 예정 라인으로 구획되는 각 영역에 발광 다이오드(LED)나 레이저 다이오드(LD) 등의 발광 소자를 형성하여 광 디바이스 웨이퍼를 제조한다.
그 후, 광 디바이스 웨이퍼의 결정 성장용 기판측을 연삭 장치로 연삭하여 소정의 두께까지 얇게 하고, 전극을 더 형성한 후, 레이저 가공 장치 등에 의해 분할 예정 라인을 따라 분할함으로써, 개개의 광 디바이스(칩)를 제조하고 있다.
청색을 발광하는 LED의 발광층은 일반적으로 질화물 반도체로 형성되고, 비교적 출력이 높아 온도에 따른 색 얼룩이 적은 등의 특징을 갖고 있지만, 녹색 이상의 장파장 영역에서는 고출력을 얻을 수 없다고 하는 경향이 있다.
그래서, LED 칩으로부터의 청색의 광을 흡수하여 보색 관계인 황색의 광을 발광하는 YAG:Ce 등의 형광 물질을 함유하는 투광성 몰드 수지로 LED 칩을 피복하여, 백색계를 발광할 수 있는 LED가 개발되고 있다.
그러나, 발광 디바이스가 소형으로 됨에 따라 발광 얼룩이나 색도 불균일이 생겨 광특성이 저하되기 때문에, 형광 물질을 함유하는 투광성 몰드 수지를 발광 디바이스의 측면까지 피복하도록 한 발광 디바이스의 형성 방법이 일본 특허 제3589187호 공보에서 제안되어 있다.
일본 특허 제3589187호 공보
그러나, 특허문헌 1에 기재되어 있는 바와 같이, 투광성 몰드 수지의 표면을 연마하여 전극을 노출시키고, 광 디바이스 웨이퍼를 원하는 두께로 마무리하면, 투광성 몰드 수지의 표면에 손상이 생겨 품질이 저하된다고 하는 문제가 있다.
또한, n형 반도체층 및 p형 반도체층으로부터 돌출된 금 또는 백금 등의 전극을 매설하도록 투광성 몰드 수지가 피복되고, 그 후 투광성 몰드 수지의 표면을 연마하여 투광성 몰드 수지로부터 전극을 노출시키면, 금속의 연성에 의해 전극간이 단락될 우려가 있다고 하는 문제가 있다.
본 발명은 이러한 점을 감안하여 이루어진 것으로서, 그 목적으로 하는 바는, 투광성 몰드 수지의 표면에 손상을 생기게 하지 않고, 또한 전극간의 단락을 발생시킬 우려가 없는 광 디바이스 웨이퍼의 가공 방법을 제공하는 것이다.
본 발명에 따르면, 발광층에 복수의 광 디바이스가 형성되고, 상기 발광층의 표면에 광특성을 향상시키는 투광성 몰드 수지가 피복된 광 디바이스 웨이퍼의 가공 방법으로서, 상기 투광성 몰드 수지가 노출되도록 광 디바이스 웨이퍼를 척 테이블에 유지하는 유지 공정과, 상기 척 테이블에 유지된 광 디바이스 웨이퍼의 상기 투광성 몰드 수지에 바이트를 회전시키면서 작용시켜, 상기 투광성 몰드 수지를 고르게 선삭(旋削)하여 상기 투광성 몰드 수지를 원하는 두께로 마무리하는 선삭 공정을 포함한 것을 특징으로 하는 광 디바이스 웨이퍼의 가공 방법이 제공된다.
바람직하게는, 상기 발광층은, n형 반도체층과, 상기 n형 반도체층 상에 적층된 p형 반도체층과, 상기 n형 반도체층으로부터 돌출된 음극과, 상기 p형 반도체층으로부터 돌출된 양극을 포함하고, 상기 투광성 몰드 수지는 상기 음극 및 상기 양극을 매설하도록 상기 발광층에 피복되며, 상기 선삭 공정에서는, 상기 투광성 몰드 수지로부터 상기 음극 및 상기 양극을 노출시킬 때까지 상기 투광성 몰드 수지를 선삭한다.
바람직하게는, 투광성 몰드 수지는, 에폭시 수지, 실리콘 수지, 우레탄 수지, 불포화 폴리에스테르 수지, 아크릴우레탄 수지 또는 폴리이미드 수지로부터 선택된다.
본 발명은, 회전하는 바이트에 의해 광 디바이스 웨이퍼의 표면에 피복된 투광성 몰드 수지를 고르게 선삭하여 원하는 두께로 마무리하기 때문에, 투광성 몰드 수지의 표면에 손상이 생긴다고 하는 문제를 해소할 수 있다.
또한, 투광성 몰드 수지의 표면을 회전하는 바이트로 선삭하여 전극을 투광성 몰드 수지로부터 노출시키기 때문에, 금속의 연성이 억제되어 전극간의 단락이 발생하는 문제를 해소할 수 있다.
도 1은 광 디바이스 웨이퍼의 표면측 사시도이다.
도 2는 바이트 휠이 장착된 바이트 절삭 장치의 사시도이다.
도 3은 바이트 휠의 사시도이다.
도 4는 바이트 유닛의 분해 사시도이다.
도 5의 (A)는 휠 베이스에 대한 바이트 유닛의 부착 구조를 나타낸 측면도이고, 도 5의 (B)는 그 일부 단면 정면도이다.
도 6의 (A)는 휠 베이스에 대한 균형잡기용 추의 부착 구조를 나타낸 측면도이고, 도 6의 (B)는 그 일부 단면 정면도이다.
도 7은 바이트 휠에 의한 광 디바이스 웨이퍼의 선삭 가공 공정을 나타낸 모식도이다.
도 8의 (A)는 가공 전의 광 디바이스 웨이퍼의 일부 확대 단면도이고, 도 8의 (B)는 조가공(粗加工) 후의 광 디바이스 웨이퍼의 일부 확대 단면도이고, 도 8의 (C)는 마무리 가공 후의 광 디바이스 웨이퍼의 일부 확대 단면도이다.
도 9의 (A)는 가공 전의 광 디바이스 웨이퍼의 평면도이고, 도 9의 (B)는 조가공 후의 광 디바이스 웨이퍼의 평면도이며, 도 9의 (C)는 마무리 가공 후의 광 디바이스 웨이퍼의 평면도이다.
도 10은 광 디바이스 웨이퍼의 표면을 환상 프레임에 부착된 점착 테이프에 점착하는 모습을 나타낸 분해 사시도이다.
도 11은 광 디바이스 웨이퍼의 이면측으로부터 레이저빔을 조사하여 사파이어 기판 내부에 개질층을 형성하는 모습을 나타낸 사시도이다.
도 12는 레이저빔 조사 유닛의 블록도이다.
도 13은 모든 분할 예정 라인을 따라 사파이어 기판 내부에 개질층이 형성된 상태의 점착 테이프를 통해 환상 프레임에서 지지된 광 디바이스 웨이퍼의 사시도이다.
도 14는 분할 공정을 나타낸 종단면도이다.
이하, 본 발명의 실시형태를 도면을 참조하여 상세히 설명한다. 도 1을 참조하면, 광 디바이스 웨이퍼의 표면측 사시도가 도시되어 있다. 광 디바이스 웨이퍼(11)는 사파이어 기판(13) 상에 질화갈륨(GaN) 등의 에피택셜층(발광층)(15)이 적층되어 구성되어 있다. 광 디바이스 웨이퍼(11)는 발광층(15)이 적층된 표면(11a)과, 사파이어 기판(13)이 노출된 이면(11b)을 갖는다.
발광층(15)에 LED 등의 복수의 광 디바이스(19)가 격자형으로 형성된 분할 예정 라인(스트리트)(17)에 의해 구획되어 형성되어 있다. 본 발명의 가공 대상이 되는 광 디바이스 웨이퍼(11)는, 표면(11a)에 투광성 몰드 수지(도시 생략)가 피복되어 구성되어 있다.
즉, 도 8의 (A)의 일부 확대 단면도에 나타낸 바와 같이, 발광층(15)은, 사파이어 기판(13) 상에 적층된 n형 반도체층(27)과, n형 반도체층(27) 상에 적층된 p형 반도체층(29)과, p형 반도체층(29)으로부터 돌출된 양극(31)과, n형 반도체층(27)으로부터 돌출된 음극(33)을 포함한다.
그리고, 광 디바이스 웨이퍼(11)의 표면(11a)은 투광성 몰드 수지(35)에 의해 피복되어 있다. 바람직하게는, 투광성 몰드 수지(35) 내에는 황색을 발광할 수 있는 형광 물질인 YAG:Ce 등의 형광 물질이 함유되어 있다. 투광성 몰드 수지(35)는, 에폭시 수지, 실리콘 수지, 우레탄 수지, 불포화 폴리에스테르 수지, 아크릴우레탄 수지 또는 폴리이미드 수지로부터 선택된다.
다음에, 도 2를 참조하여 본 발명의 가공 방법을 실시하는 데 알맞은 바이트 절삭 장치(2)에 대해서 설명한다. 도면 부호 4는 바이트 절삭 장치(2)의 베이스(하우징)이며, 베이스(4)의 후방에는 칼럼(6)이 세워져 있다. 칼럼(6)에는, 상하 방향으로 신장되는 한 쌍의 가이드 레일(1라인만 도시)(8)이 고정되어 있다.
이 한 쌍의 가이드 레일(8)을 따라 바이트 절삭 유닛(10)이 상하 방향으로 이동 가능하게 장착되어 있다. 바이트 절삭 유닛(10)은, 그 하우징(20)이 한 쌍의 가이드 레일(8)을 따라 상하 방향으로 이동하는 이동 베이스(12)에 부착되어 있다.
바이트 절삭 유닛(10)은, 하우징(20)과, 하우징(20) 내에 회전 가능하게 수용된 스핀들(22)(도 7 참조)과, 스핀들(22)의 선단에 고정된 마운트(24)와, 마운트(24)에 착탈 가능하게 장착된 바이트 휠(25)을 포함한다. 바이트 휠(25)에는 바이트 유닛(26)이 착탈 가능하게 부착되어 있다.
바이트 절삭 유닛(10)은, 바이트 절삭 유닛(10)을 한 쌍의 안내 레일(8)을 따라 상하 방향으로 이동시키는 볼나사(14)와 펄스 모터(16)로 구성되는 바이트 절삭 유닛 이송 기구(18)를 구비하고 있다. 펄스 모터(16)를 펄스 구동하면, 볼나사(14)가 회전하고, 이동 베이스(12)가 상하 방향으로 이동된다.
베이스(4)의 중간 부분에는 척 테이블(30)을 갖는 척 테이블 기구(28)가 배치되어 있고, 척 테이블 기구(28)는 도시하지 않은 척 테이블 이동 기구에 의해 Y축 방향으로 이동된다. 도면 부호 33은 벨로우즈로서, 척 테이블 기구(28)를 커버한다.
베이스(4)의 전측 부분에는, 제1 웨이퍼 카세트(32)와 제2 웨이퍼 카세트(34)와, 웨이퍼 반송용 로봇(36)과, 복수의 위치 결정 핀(40)을 갖는 위치 결정 기구(38)와, 웨이퍼 반입 기구(로딩 아암)(42)와, 웨이퍼 반출 기구(언로딩 아암)(44)와, 스피너 세정 유닛(46)이 배치되어 있다.
또한, 베이스(4)의 대략 중앙부에는, 척테이블(30)을 세정하는 세정수 분사 노즐(48)이 설치되어 있다. 이 세정수 분사 노즐(48)은, 척 테이블(30)이 장치 앞쪽의 웨이퍼 반입·반출 영역에 위치된 상태에서 척 테이블(30)을 향해 세정수를 분사한다.
도 3을 참조하면, 바이트 휠(25)의 사시도가 도시되어 있다. 바이트 휠(25)은, 환상의 휠 베이스(50)와, 휠 베이스(50)에 착탈 가능하게 부착된 바이트 유닛(26)과, 휠 베이스(50)의 회전 중심을 기준으로 바이트 유닛(26)에 대하여 점대칭 위치의 휠 베이스(50)에 착탈 가능하게 부착되고 바이트 유닛(26)과 동일 중량의 균형잡기용 추(카운터 밸런스)(66)로 구성된다. 바이트 휠(25)은 화살표 R 방향으로 회전되어 광 디바이스 웨이퍼(11)의 표면에 형성된 투광성 몰드 수지를 절삭한다.
바이트 유닛(26)은, 도 4의 분해 사시도에 나타낸 바와 같이, 대략 직방체 형상의 섕크(shank)(바이트 섕크)(52)와, 섕크(52)에 착탈 가능하게 부착된 바이트(절삭 공구)(54)로 구성된다. 바이트(54)는 판형을 나타내고, 길이 방향의 일단부의 표면측에는 다이아몬드 등에 의해 소정 형상으로 형성된 절삭날(56)이 고착되어 있다. 바이트(54)에는 나사(58)가 삽입되는 원형 구멍(59)이 형성되어 있다.
섕크(52)의 일측면에는, 바이트(54)의 두께와 동등한 깊이를 갖는 피트(60; pit)가 형성되어 있다. 피트(60)에는 나사 구멍(61)이 형성되어 있다. 바이트(54)를 섕크(52)의 피트(60) 내에 삽입하고, 바이트(54)의 원형 구멍(59)을 통해 나사(58)를 나사 구멍(61)에 나사 결합함으로써, 바이트(54)가 섕크(52)에 고정된다.
도 5에 도시된 바와 같이, 휠 베이스(50)에는 직방체 형상의 부착 구멍(62)과, 부착 구멍(62)으로 개구되는 나사 구멍(63)이 형성되어 있다. 바이트 유닛(26)의 섕크(52)를 휠 베이스(50)에 형성된 부착 구멍(62) 내에 삽입하고, 나사(64)를 나사 구멍(63)에 나사 결합하여 체결함으로써, 바이트 유닛(26)이 휠 베이스(50)에 고정된다.
한편, 균형잡기용 추(66)는 바이트 유닛(26)과 동일 중량을 갖고, 도 3 및 도 6에 도시된 바와 같이, 휠 베이스(50)의 회전 중심을 기준으로 바이트 유닛(26)에 대하여 점대칭 위치의 휠 베이스(50)에 형성된 부착용 구멍(68) 내에 삽입되며, 나사 구멍(69) 내에 나사(70)를 나사 결합하여 체결함으로써, 휠 베이스(50)에 고정된다.
다음에, 도 7 내지 도 14를 참조하여 본 발명의 실시형태의 광 디바이스 웨이퍼의 가공 방법에 대해서 설명한다. 본 발명의 가공 방법에서는, 우선, 도 7에 도시된 바와 같이, 투광성 몰드 수지(35)가 노출되도록 광 디바이스 웨이퍼(11)를 바이트 절삭 장치(2)의 척 테이블(30)에서 유지한다. 절삭 가공 전의 광 디바이스 웨이퍼(11)의 일부 확대 단면도가 도 8의 (A)에 도시되어 있다.
이와 같이 광 디바이스 웨이퍼(11)를 척 테이블(30)에서 유지하고 나서, 광 디바이스 웨이퍼(11)의 투광성 몰드 수지(35)를 선삭(선회 절삭)하는 조가공 공정을 실시한다.
이 조가공 공정에서는, 스핀들(22)을 약 2000 rpm으로 회전시키면서, 바이트 휠 이송 기구(18)를 구동하여 바이트 유닛(26)의 절삭날(56)을 투광성 몰드 수지(35)에 10 ㎛ 만큼 넣어 척 테이블(30)을 화살표 Y 방향으로 1800 ㎛/초의 이송 속도로 이동시키면서, 투광성 몰드 수지(35)를 선삭한다. 이 선삭 가공시에는, 척 테이블(30)은 회전시키지 않고 Y축 방향으로 가공 이송한다.
조가공 종료시의 일부 확대 단면도가 도 8의 (B)에 도시되어 있고, 평면도가 도 9의 (B)에 도시되어 있다. 도 9의 (B)에 도시된 바와 같이, 조가공을 실시하면 투광성 몰드 수지(35)의 표면에는 약간 거친 선삭 흔적(72)이 형성된다. 조가공은, 도 8의 (B)에 도시된 바와 같이, 전극(31, 33)이 노출되기 직전에 정지한다.
조가공 종료 후에, 조가공에서와 동일한 바이트 유닛(26)을 사용하여 가공 조건을 바꾸어 마무리 가공을 실시한다. 이 마무리 가공에서는, 스핀들(22)을 약 2000 rpm으로 회전시키면서, 바이트 휠 이송 기구(18)를 구동하여 바이트 유닛(26)의 절삭날(56)을 투광성 몰드 수지(35)에 2 ㎛ 만큼 넣어 척 테이블(30)을 화살표 Y 방향으로 600 ㎛/초의 이송 속도로 이동시키면서, 전극(31, 33)과 함께 투광성 몰드 수지(35)를 선삭한다.
마무리 가공 종료시의 일부 확대 단면도가 도 8의 (C)에 도시되어 있다. 마무리 가공이 종료되면, 도 8의 (C)에 도시된 바와 같이, 전극(31, 33)이 투광성 몰드 수지(35)로부터 노출되고, 도 9의 (C)에 도시된 바와 같이, 투광성 몰드 수지(35)의 표면에 치밀한 선삭 흔적(72a)이 형성된다.
광 디바이스 웨이퍼(11)의 투광성 몰드 수지(35)를 선삭하여, 도 8의 (C)에 도시된 바와 같이, 투광성 몰드 수지(35)를 소정 두께로 가공한 후, 도 10에 도시된 바와 같이, 광 디바이스 웨이퍼(11)의 표면에 점착 테이프(T)를 점착하는 점착 테이프 점착 공정을 실시한다.
바람직하게는, 점착 테이프(T)의 외주부를 환상 프레임(F)에 점착시켜, 점착 테이프(T)를 통해 환상 프레임(F)에서 광 디바이스 웨이퍼(11)를 지지한다. 이에 따라, 광 디바이스 웨이퍼(11)의 취급이 용이해진다.
계속해서, 광 디바이스 웨이퍼(11)를 개개의 광 디바이스(19)로 분할하는 분할 공정을 실시한다. 이 분할 공정은, 광 디바이스 웨이퍼(11)의 사파이어 기판(13)의 모오스 경도가 높기 때문에, 레이저빔의 조사를 이용한 제1 및 제2 가공 방법이 알려져 있다.
제1 가공 방법은, 사파이어 기판(13)에 대하여 투과성을 갖는 파장(예컨대 1064 ㎚ 또는 1560 ㎚)의 레이저빔의 집광점을 분할 예정 라인에 대응하는 기판의 내부에 위치시켜 레이저빔을 분할 예정 라인을 따라 조사하여 개질층을 형성하고, 그 후 외력을 부여하여 광 디바이스 웨이퍼(11)를 개개의 광 디바이스(19)로 분할하는 방법이다.
제2 가공 방법은, 사파이어 기판(13)에 대하여 흡수성을 갖는 파장(예컨대 355 ㎚)의 레이저빔의 집광점을 분할 예정 라인에 대응하는 영역에 조사하여 어블레이션 가공에 의해 분할의 기점이 되는 분할 기점 홈을 형성하고, 그 후 외력을 부여하여 광 디바이스 웨이퍼를 분할 기점 홈을 따라 개개의 광 디바이스로 분할하는 방법이다.
여기서는, 도 11 내지 도 14를 참조하여 제1 가공 방법에 대해서 상세히 설명한다. 제1 가공 방법의 개질층 형성 공정은, 도 11에 도시된 바와 같이, 이면(11b)이 노출된 광 디바이스 웨이퍼(11)를 점착 테이프(T)를 통해 레이저 가공 장치(74)의 척 테이블(76)에 의해 흡인 유지한다.
레이저 가공 장치(74)의 레이저빔 조사 유닛(78)은 케이싱(80) 내에 수용되어 있다. 레이저빔 조사 유닛(78)은, 도 12에 도시된 바와 같이, Er 레이저를 발진하는 레이저 발진기(86)와, 반복 주파수 설정 수단(88)과, 펄스폭 조정 수단(90)과, 파워 조정 수단(92)을 포함하고 있다. 도 11에 있어서, 도면 부호 84는 촬상 수단이다.
점착 테이프(T)를 통해 광 디바이스 웨이퍼(11)를 흡인 유지한 척 테이블(76)은, 도시하지 않은 이동 기구에 의해 촬상 수단(84)의 바로 아래에 위치된다. 그리고, 촬상 수단(84)에 의해 광 디바이스 웨이퍼(11)의 레이저 가공할 가공 영역을 검출하는 얼라인먼트를 실시한다.
즉, 촬상 수단(84) 및 도시하지 않은 제어 수단은, 광 디바이스 웨이퍼(11)의 제1 방향으로 연장되는 분할 예정 라인(17)과, 이 분할 예정 라인(17)을 따라 레이저빔을 조사하는 레이저빔 조사 유닛(78)의 집광기(82)의 위치 맞춤을 행하기 위한 패턴 매칭 등의 화상 처리를 실행하여, 레이저빔 조사 위치의 얼라인먼트를 수행한다.
이 때, 광 디바이스 웨이퍼(11)의 분할 예정 라인(17)이 형성되어 있는 표면(11a)은 하측에 위치하고 있지만, 사파이어 기판(13)은 가시광선에 대하여 투명하기 때문에, 통상의 촬상 소자(CCD)로 이면(11b) 측에서 투시하여 분할 예정 라인(17)을 촬상할 수 있다.
이상과 같이 하여 얼라인먼트 공정을 실시하였으면, 척 테이블(76)을 레이저빔을 조사하는 집광기(82)가 위치하는 레이저빔 조사 영역으로 이동시키고, 제1 방향으로 연장되는 분할 예정 라인(17)의 일단을 집광기(82)의 바로 아래에 위치시킨다.
그리고, 도 12에 도시된 바와 같이, 파워 조정 수단(92)에 의해 소정 파워로 조정되고 사파이어 기판(13)에 대하여 투과성을 갖는 파장의 레이저빔을 집광기(82)의 미러(83)에서 반사하고, 추가로 집광용 대물렌즈(85)로 분할 예정 라인(17)에 대응하는 사파이어 기판(13)의 내부에 집광점을 위치시켜 조사하면서, 척 테이블(76)을 화살표 X 방향으로 소정의 이송 속도로 이동시켜 사파이어 기판(13)의 내부에 개질층(94)을 형성한다. 개질층(94)은 용융 재고화층으로서 형성된다.
이 개질층 형성 공정에 있어서의 가공 조건은, 예컨대 다음과 같이 설정되어 있다.
광원 : Er 펄스 레이저
파장 : 1560 ㎚
평균 출력: 0.8 W∼1.2 W
반복 주파수: 90 kHz∼200 kHz
이송 속도 : 100 ㎜/초∼300 ㎜/초
이 개질층 형성 공정은, 제1 방향으로 연장되는 모든 분할 예정 라인(17)을 따라 실시한 후, 척 테이블(76)을 90도 회전하고 나서, 제1 방향과 직교하는 제2 방향으로 신장되는 모든 분할 예정 라인(17)을 따라 실시한다. 모든 분할 예정 라인(17)을 따라 사파이어 기판(13)의 내부에 개질층(94)을 형성한 상태의 사시도가 도 13에 도시되어 있다.
본 발명의 광 디바이스 웨이퍼(11)의 가공 방법에서는, 개질층 형성 공정 실시 후에, 개질층(94)이 형성된 광 디바이스 웨이퍼(11)에 외력을 부여하여 개질층(94)을 분할 기점으로 하여 광 디바이스 웨이퍼(11)를 분할 예정 라인(17)을 따라 개개의 광 디바이스(19)로 분할하는 분할 공정을 실시한다.
개질층(94)을 분할 기점으로 하는 대신에, 전술한 제2 가공 방법에 의해, 사파이어 기판(13)에 대하여 흡수성을 갖는 파장(예컨대 355 ㎚)의 레이저빔을 분할 예정 라인(17)에 대응하는 영역에 조사하여 어블레이션 가공에 의해 분할 기점이 되는 분할 기점 홈을 형성하도록 하여도 좋다.
이 박리 가공에 있어서의 가공 조건은, 예컨대 다음과 같이 설정되어 있다.
광원 : YAG 펄스 레이저
파장 : 355 ㎚(YAG 레이저의 제3 고조파)
평균 출력: 0.8 W∼1.2 W
반복 주파수 : 90 kHz∼200 kHz
이송 속도 : 100 ㎜/초∼300 ㎜/초
이 분할 공정에서는, 예컨대 도 14에 도시된 바와 같이, 원통(96)의 배치면 상에 환상 프레임(F)을 배치하고 클램프(98)로 환상 프레임(F)을 클램프한다. 그리고, 바 형상의 분할 지그(100)를 원통(96) 내에 배치한다.
분할 지그(100)는 상단 유지면(102a)과 하단 유지면(102b)을 갖고, 하단 유지면(102b)으로 개구되는 진공 흡인로(104)가 형성되어 있다. 분할 지그(100)의 상세 구조는, 일본 특허 제4361506호 공보에 개시되어 있으므로, 이를 참조한다.
분할 지그(100)에 의한 분할 공정을 실시하기 위해서는, 분할 지그(100)의 진공 흡인로(104)를 화살표 106으로 나타낸 바와 같이 진공 흡인하면서, 분할 지그(100)의 상단 유지면(102a) 및 하단 유지면(102b)을 하측으로부터 점착 테이프(T)에 접촉시키고 분할 지그(100)를 화살표 A 방향으로 이동시킨다. 즉, 분할 지그(100)를 분할하고자 하는 분할 예정 라인(17)과 직교하는 방향으로 이동시킨다.
이에 따라, 개질층(94)을 분할 지그(100)의 상단 유지면(102a)의 내측 에지의 바로 위로 이동시키면, 개질층(94)을 갖는 분할 예정 라인(17) 부분에 굽힘 응력이 집중하여 발생하고, 이 굽힘 응력에 의해 광 디바이스 웨이퍼(11)가 개질층(94)을 분할 기점으로 하여 분할 예정 라인(17)을 따라 분할 절단된다.
제1 방향으로 연장되는 모든 분할 예정 라인(17)을 따른 분할이 종료되면, 분할 지그(100)를 90도 회전시키거나 혹은 원통(96)을 90도 회전시켜 제1 방향으로 연장되는 분할 예정 라인(17)에 직교하는 제2 방향으로 연장되는 분할 예정 라인(17)을 따라 동일하게 분할한다. 이에 따라, 광 디바이스 웨이퍼(11)가 개개의 광 디바이스(19)로 분할된다. 도 14에서 도면 부호 95는 분할 홈이다.
전술한 본 실시형태의 가공 방법에 따르면, 절삭날(56)을 갖는 바이트 휠(25)에 의해 광 디바이스 웨이퍼(11)의 표면에 피복된 투광성 몰드 수지(35)를 고르게 선삭하여 원하는 두께로 마무리하기 때문에, 투광성 몰드 수지(35)의 표면에 손상을 생기게 하지 않고, 투광성 몰드 수지(35)를 원하는 두께로 마무리할 수 있다.
또한, 본 실시형태의 가공 방법에서는, 투광성 몰드 수지(35)의 표면을 절삭날(56)을 갖는 바이트 휠(25)로 선삭하여 전극(31, 33)을 투광성 몰드 수지(35)로부터 노출시킨다. 이와 같이 바이트 휠(25)에 의한 선회 절삭에 의해 전극(31, 33)이 절삭되기 때문에, 금속의 연성이 억제되어 전극간이 단락되는 문제를 해소할 수 있다.
2 : 바이트 절삭 장치
10 : 바이트 절삭 유닛
11 : 광 디바이스 웨이퍼
13 : 사파이어 기판
15 : 발광층
19 : 광 디바이스
25 : 바이트 휠
26 : 바이트 유닛
30 : 척 테이블
31, 33 : 전극
35 : 투광성 몰드 수지
50 : 휠 베이스
54 : 바이트
56 : 절삭날
72, 72a : 선삭 흔적
82 : 집광기
94 : 개질층
100 : 분할 지그

Claims (4)

  1. 발광층에 복수의 광 디바이스가 형성되고, 상기 발광층의 표면에 투광성 몰드 수지가 피복된 광 디바이스 웨이퍼의 가공 방법으로서,
    상기 투광성 몰드 수지가 노출되도록 광 디바이스 웨이퍼를 척 테이블에 의해 유지하는 유지 공정과,
    상기 척 테이블에 의해 유지된 광 디바이스 웨이퍼의 상기 투광성 몰드 수지에 바이트를 회전시키면서 작용시켜, 상기 투광성 몰드 수지를 고르게 선삭하여 상기 투광성 몰드 수지를 원하는 두께로 마무리하는 선삭 공정
    을 포함하며,
    상기 선삭 공정은, 상기 투광성 몰드 수지에 상기 바이트를 제1 절삭 깊이로 절삭하는 조선삭(粗旋削) 공정과, 상기 조선삭 공정을 실시한 후에 상기 투광성 몰드 수지에 상기 바이트를 상기 제1 절삭 깊이보다 작은 제2 절삭 깊이로 절삭하는 마무리 선삭 공정을 포함하는 것을 특징으로 하는 광 디바이스 웨이퍼의 가공 방법.
  2. 제1항에 있어서, 상기 발광층은, n형 반도체층과, 상기 n형 반도체층 상에 적층된 p형 반도체층과, 상기 n형 반도체층으로부터 돌출된 음극과, 상기 p형 반도체층으로부터 돌출된 양극을 포함하고,
    상기 투광성 몰드 수지는 상기 음극 및 상기 양극을 매설하도록 상기 발광층에 피복되며,
    상기 마무리 선삭 공정에서는, 상기 투광성 몰드 수지로부터 상기 음극 및 상기 양극을 노출시킬 때까지 상기 투광성 몰드 수지를 선삭하는 것인 광 디바이스 웨이퍼의 가공 방법.
  3. 제2항에 있어서, 상기 조선삭 공정은 상기 음극과 상기 양극이 노출되기 직전에 정지하는 것인 광 디바이스 웨이퍼의 가공 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 선삭 공정은 광 디바이스 웨이퍼를 유지하는 상기 척 테이블을 회전시키지 않고 가공 이송하여 실시되며, 상기 조선삭 공정은 제1 가공 이송 속도로 실시되고, 상기 마무리 선삭 공정은 상기 제1 가공 이송 속도보다 느린 제2 가공 이송 속도로 실시되는 것인 광 디바이스 웨이퍼의 가공 방법.
KR1020110008906A 2010-11-26 2011-01-28 광 디바이스 웨이퍼의 가공 방법 KR101623221B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010264045A JP5733961B2 (ja) 2010-11-26 2010-11-26 光デバイスウエーハの加工方法
JPJP-P-2010-264045 2010-11-26

Publications (2)

Publication Number Publication Date
KR20120057483A KR20120057483A (ko) 2012-06-05
KR101623221B1 true KR101623221B1 (ko) 2016-05-20

Family

ID=46092281

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110008906A KR101623221B1 (ko) 2010-11-26 2011-01-28 광 디바이스 웨이퍼의 가공 방법

Country Status (4)

Country Link
JP (1) JP5733961B2 (ko)
KR (1) KR101623221B1 (ko)
CN (1) CN102479697B (ko)
TW (1) TWI500182B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014239100A (ja) * 2013-06-06 2014-12-18 株式会社ディスコ 加工方法
JP2016107368A (ja) * 2014-12-05 2016-06-20 株式会社ディスコ 発光デバイスウエーハの加工方法
JP6685592B2 (ja) * 2016-03-03 2020-04-22 株式会社ディスコ ウェーハの加工方法
JP6815119B2 (ja) * 2016-07-27 2021-01-20 株式会社ディスコ ウエーハの加工方法及び発光デバイス
JP6896346B2 (ja) * 2017-10-27 2021-06-30 株式会社ディスコ 被加工物の加工方法
JP6896347B2 (ja) * 2017-10-27 2021-06-30 株式会社ディスコ 被加工物の加工方法
CN108172672A (zh) * 2018-01-30 2018-06-15 深圳大学 一种具有微阵列结构的led芯片及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273408A (ja) * 2000-07-31 2003-09-26 Nichia Chem Ind Ltd 発光装置
JP2006303105A (ja) * 2005-04-19 2006-11-02 Disco Abrasive Syst Ltd 半導体ウエーハの加工方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003209080A (ja) * 2002-01-11 2003-07-25 Disco Abrasive Syst Ltd 半導体ウェーハ保護部材及び半導体ウェーハの研削方法
JP4648039B2 (ja) * 2005-03-07 2011-03-09 株式会社ディスコ 半導体ウエーハの電極加工方法
US9024349B2 (en) * 2007-01-22 2015-05-05 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
JP2009004406A (ja) * 2007-06-19 2009-01-08 Disco Abrasive Syst Ltd 基板の加工方法
JP2009043931A (ja) * 2007-08-08 2009-02-26 Disco Abrasive Syst Ltd ウェーハの裏面研削方法
JP2009274182A (ja) * 2008-05-15 2009-11-26 Disco Abrasive Syst Ltd バイト工具を備えた加工装置
JP2010221309A (ja) * 2009-03-19 2010-10-07 Disco Abrasive Syst Ltd バイト工具およびバイト工具を備えた加工装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273408A (ja) * 2000-07-31 2003-09-26 Nichia Chem Ind Ltd 発光装置
JP2006303105A (ja) * 2005-04-19 2006-11-02 Disco Abrasive Syst Ltd 半導体ウエーハの加工方法

Also Published As

Publication number Publication date
KR20120057483A (ko) 2012-06-05
CN102479697A (zh) 2012-05-30
TW201222865A (en) 2012-06-01
JP5733961B2 (ja) 2015-06-10
JP2012114366A (ja) 2012-06-14
TWI500182B (zh) 2015-09-11
CN102479697B (zh) 2016-07-13

Similar Documents

Publication Publication Date Title
KR101623221B1 (ko) 광 디바이스 웨이퍼의 가공 방법
US11358306B2 (en) Peeling apparatus
KR102419485B1 (ko) 웨이퍼의 박화 방법
CN110047746B (zh) 平坦化方法
KR101661776B1 (ko) 광디바이스 웨이퍼의 가공 방법
JP4705450B2 (ja) ウェーハの保持機構
KR101752016B1 (ko) 광 디바이스 웨이퍼의 분할 방법
KR101999411B1 (ko) 웨이퍼 가공 방법
US7608523B2 (en) Wafer processing method and adhesive tape used in the wafer processing method
TWI505496B (zh) Processing method of optical element wafers
JP4874602B2 (ja) ウエーハの加工方法およびウエーハの加工方法に用いる粘着テープ
KR101881603B1 (ko) 광디바이스 웨이퍼의 가공 방법
US20100270273A1 (en) Laser beam processing machine
KR20170012026A (ko) 웨이퍼의 박화 방법
KR20190108488A (ko) 웨이퍼의 생성 방법 및 웨이퍼의 생성 장치
CN1285103C (zh) 用于自衬底切割器件的方法和设备
KR102163442B1 (ko) 단결정 기판의 가공 방법
KR20210048981A (ko) SiC 잉곳의 가공 방법 및 레이저 가공 장치
KR102486694B1 (ko) 광 디바이스 웨이퍼의 가공 방법
TW201719736A (zh) 光元件晶圓的加工方法
TWI813850B (zh) 卡盤台
JP2006040988A (ja) ウエーハの分割方法および分割装置
JP2007173268A (ja) ウエーハの分割方法
KR20200014196A (ko) 웨이퍼의 가공 방법
US20230249282A1 (en) Wafer manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 4