KR101618007B1 - 자기 패턴 검출 장치 - Google Patents

Abstract

본 발명은 단일 채널의 여자 신호를 발생시키는 여자 신호 발생부와, 상기 단일 채널의 여자 신호를, 일정한 타이밍 및 일정한 순차로 전환되는 다채널의 시분할 여자 신호로 분할하는 신호 시분할부와, 여자 코일 및 검출 코일을 구비한 자기 센서 소자가 상기 다채널에 대응하는 개수만큼 배치되어 있고, 각 자기 센서 소자의 상기 여자 코일이 대응하는 채널의 상기 분할 여자 신호에 의해 여자되는 다채널의 자기 검출부와, 상기 자기 검출부의 각 자기 센서 소자의 상기 검출 코일로부터 출력되는 다채널의 검출 신호를, 상기 일정한 타이밍 및 상기 일정한 순차로 전환시키면서 합성하여 단일 채널의 시계열 검출 신호를 출력하는 신호 합성부와, 상기 시계열 검출 신호에 기초하여 상기 자기 검출부를 통과하는 매체의 자기 패턴을 검출하는 자기 패턴 검출부와, 상기 신호 합성부로부터 상기 자기 패턴 검출부에 대한 상기 시계열 검출 신호의 공급로를 차단하기 위한 아날로그 스위치와, 상기 시분할 여자 신호에 의한 각 자기 센서 소자의 상기 여자 코일의 여자 개시 시점에 있어서, 당해 여자 개시 시점을 포함하는 소정의 시간만큼 상기 아날로그 스위치를 오프로 전환시켜 상기 공급로를 차단하는 스위치 제어부를 갖고 있는 것을 특징으로 하는 자기 패턴 검출 장치에 관한 것이다.
본 발명에 관련된 자기 패턴 검출 장치에 의하면, 아날로그 스위치의 동작에 의해, 채널의 전환시에 발생하는 노이즈가 실린 검출 신호가, 신호 합성부를 통하여 자기 패턴 검출부에 입력되는 것을 회피 혹은 저감시킬 수 있다. 따라서, 다채널형의 자기 패턴 검출 장치에 의해 매체의 자기 패턴을 양호한 정밀도로 검출할 수 있다.

Description

자기 패턴 검출 장치{MAGNETIC PATTERN DETECTING DEVICE}

본 발명은, 자기 센서로부터의 센서 출력 신호에 의해 자성체가 장착된 물체나 자기 잉크로 인쇄가 실시된 지폐 등과 같은 매체의 자기 패턴을 검출하는 자기 패턴 검출 장치에 관한 것이다.

자성체가 장착된 카드 등의 물체나, 자기 잉크로 인쇄가 실시된 지폐 등의 매체로부터 자기 패턴을 검출하는 자기 패턴 검출 장치에서는, 매체를 착자 (着磁) 위치 및 판독 위치를 이 차례대로 경유하는 매체 반송 경로를 따라 반송하고, 착자 위치에서 마그넷에 의한 매체의 착자를 실시하고, 판독 위치에서 매체가 통과할 때의 자속 변화를 자기 센서 소자로 검출하고, 자기 센서 소자로부터 출력된 검출 신호를 신호 처리부에서 신호 처리하고 있다.

특허문헌 1 에 기재된 자기 패턴 검출 장치는 매체의 통과 방향과 직교하는 방향으로 복수의 자기 센서 소자를 탑재하고 있고, 이들 자기 센서 소자를 일정한 타이밍 및 일정한 순차로 전환시키며, 매체의 자기 패턴을 검출한다. 각 자기 센서 소자는 바이어스 자계를 인가한 상태에 있어서의 자속을 검출하는 것으로, 바이어스 자계를 발생시키기 위한 여자 코일과, 자기 패턴을 검출하기 위한 검출 코일을 구비하고 있다.

또, 자기 패턴 검출 장치는, 착자된 매체가 자기 센서를 통과할 때의 자속 변화를 검출하고, 자기 센서로부터 출력되는 아날로그의 센서 출력 신호를 신호 처리부에서 증폭시킨 후에 디지털 신호화 처리하고, 그러한 후에, 미리 기억 유지하고 있는 패턴과 조합 (照合) 하여 매체의 종류 등을 판별하고 있다. 이와 같은 자기 패턴 검출 장치는 특허문헌 2 에 기재되어 있다.

여기서, 자기 센서는 개체마다 센서 출력 신호의 출력 레벨이 상이한 경우가 있으며, 자기 센서의 출력 레벨이 개체마다 불균일하면 자기 패턴 검출 장치마다 자기 패턴의 검출 정밀도가 불균일하다는 문제가 발생한다. 이와 같은 문제를 해소하기 위해, 특허문헌 2 의 자기 패턴 검출 장치의 신호 처리부는, 증폭 회로와 A/D 변환 회로 사이에 센서 출력 신호의 오프셋 조정 처리를 실시하는 오프셋 조정 회로를 탑재하고 있다.

일본 공개특허공보 2009-163336호 일본 공개특허공보 2007-241653호

특허문헌 1 과 같이, 복수의 자기 센서 소자를 탑재하고 있는 다채널형의 자기 패턴 검출 장치에서는, 각 자기 센서 소자의 여자 코일을 여자하기 위한 여자 신호를 증폭시키기 위한 앰프와, 각 자기 센서 소자 각각으로부터 출력된 검출 신호를 증폭시키기 위한 앰프 각각이 자기 센서 소자의 수만큼 필요해지므로, 장치의 제조 비용이 상승한다는 문제가 있다.

이와 같은 문제에 대하여, 여자 신호를 증폭시키기 위한 앰프를 1 개로 하고, 멀티플렉서를 통하여 앰프와 복수의 자기 센서 소자를 접속시킴으로써, 단일 채널의 여자 신호를 일정한 타이밍 및 일정한 순차로 전환되는 다채널의 시분할 여자 신호로 분할하고, 각 자기 센서 소자의 여자 코일을 대응하는 채널의 분할 여자 신호에 의해 여자하는 것을 생각할 수 있다. 또, 검출 신호를 증폭시키기 위한 앰프를 1 개로 하고, 이 앰프와 복수의 자기 센서 소자를 멀티플렉서를 통하여 접속시킴으로써, 각 자기 센서 소자의 검출 코일로부터 출력되는 다채널의 검출 신호를 일정한 타이밍 및 일정한 순차로 전환시키면서 합성하고, 그러한 후에 증폭시켜, 단일 채널의 시계열 검출 신호를 출력하는 것을 생각할 수 있다. 그러나, 채널 전환을 실시하면서 자기 센서 소자의 여자 코일을 여자하면, 채널 전환시에 발생하는 노이즈가 시계열 검출 신호를 타고 자기 패턴 검출부에 입력된다는 문제가 있다. 시계열 검출 신호에 노이즈가 포함되면, 자기 패턴 검출부에 의한 매체의 자기 패턴의 검출 정밀도의 저하를 초래한다.

또, 오프셋 조정 처리는, 대기시에 있어서의 자기 센서로부터의 센서 출력 신호의 출력 레벨을 소정의 출력 레벨로 조정함으로써 실시된다. 이와 같은 오프셋 조정 처리를 자기 패턴 검출 장치의 전원 투입시에 실시하면, 자기 센서의 개체차에서 기인한 센서 출력 신호의 출력 레벨의 편차를 시정할 수 있으므로, 자기 센서의 개체차에서 기인한 자기 패턴의 검출 정밀도의 편차를 회피할 수 있다. 그러나, 센서 출력 신호의 출력 레벨은, 자기 센서 자체의 발열에 의해서도 변화하므로, 복수 매체의 자기 패턴의 검출이 연속하여 실시되는 경우에는, 맨 처음 매체의 자기 패턴을 검출하는 시점과 마지막 매체의 자기 패턴을 검출하는 시점 사이에서 센서 출력 신호의 출력 레벨이 변화하여, 자기 패턴의 검출 정밀도가 저하된다는 문제가 있다.

상기 문제점을 감안하여, 본 발명의 제 1 과제는, 복수의 채널을 전환시켜 사용하는 경우, 전환시에 발생하는 노이즈가 실린 신호가 자기 패턴의 검출에 사용되는 것을 회피 혹은 저감시킬 수 있는 자기 패턴 검출 장치를 제공하는 것에 있다.

또, 본 발명의 제 2 과제는, 자기 센서의 개체차 및 자기 센서의 온도 조건에서 기인하여 센서 출력 신호의 출력 레벨이 불균일한 경우에도 자기 패턴의 검출 정밀도를 저하시키지 않는 자기 패턴 검출 장치를 제안하는 것에 있다.

상기 제 1 과제를 해결하기 위해, 본 발명은, 단일 채널의 여자 신호를 발생시키는 여자 신호 발생부와, 상기 단일 채널의 여자 신호를, 일정한 타이밍 및 일정한 순차로 전환되는 다채널의 시분할 여자 신호로 분할하는 신호 시분할부와, 여자 코일 및 검출 코일을 구비한 자기 센서 소자가 상기 다채널에 대응하는 개수만큼 배치되어 있고, 각 자기 센서 소자의 상기 여자 코일이 대응하는 채널의 상기 시분할 여자 신호에 의해 여자되는 다채널의 자기 검출부와, 상기 자기 검출부의 각 자기 센서 소자의 상기 검출 코일로부터 출력되는 다채널의 검출 신호를, 상기 일정한 타이밍 및 상기 일정한 순차로 전환시키면서 합성하여 단일 채널의 시계열 검출 신호를 출력하는 신호 합성부와, 상기 시계열 검출 신호에 기초하여 상기 자기 검출부를 통과하는 매체의 자기 패턴을 검출하는 자기 패턴 검출부와, 상기 신호 합성부로부터 상기 자기 패턴 검출부에 대한 상기 시계열 검출 신호의 공급로를 차단하기 위한 아날로그 스위치와, 상기 시분할 여자 신호에 의한 각 자기 센서 소자의 상기 여자 코일의 여자 개시 시점에 있어서, 당해 여자 개시 시점을 포함하는 소정의 시간만큼 상기 아날로그 스위치를 오프로 전환시켜 상기 공급로를 차단하는 스위치 제어부를 갖고 있는 것을 특징으로 한다.

본 발명에 의하면, 신호 합성부로부터 자기 패턴 검출부에 입력되는 시계열 검출 신호는, 채널 전환에서 기인하여 발생하는 노이즈가 포함되어 있을 가능성이 높은 기간, 즉, 자기 센서 소자의 여자 코일의 여자 개시 시점을 포함하는 소정의 시간이 아날로그 스위치의 오프 상태에 의해 마스크된다. 따라서, 채널 전환시에 발생하는 노이즈가 실린 시계열 검출 신호가, 자기 패턴 검출부에 입력되어 신호 처리되는 것을 회피 혹은 저감시킬 수 있다. 따라서, 매체의 자기 패턴을 양호한 정밀도로 검출할 수 있다.

본 발명에 있어서, 상기 신호 시분할부는, 상기 여자 신호를 증폭시키는 1 개의 제 1 앰프와, 상기 제 1 앰프로부터의 출력을 분할하여 상기 시분할 여자 신호를 생성하는 제 1 멀티플렉서를 구비하고 있고, 상기 신호 합성부는, 다채널의 상기 검출 신호를 합성하는 제 2 멀티플렉서와, 상기 제 2 멀티플렉서로부터의 출력을 증폭시켜 상기 시계열 검출 신호로서 출력하는 1 개의 제 2 앰프를 구비하고 있는 것이 바람직하다. 이와 같이 하면, 1 개의 앰프로 여자 신호를 증폭시킬 수 있게 된다. 또, 1 개의 앰프로 시계열 검출 신호를 증폭시킬 수 있게 된다. 따라서, 장치의 제조 비용을 억제할 수 있다.

본 발명에 있어서, 상기 여자 신호는, 교번 전류이고, 각 자기 센서 소자의 상기 여자 코일의 상기 여자 개시 시점은, 상기 교번 전류가 제로 크로스하는 제로 크로스 시점이고, 상기 스위치 제어부는, 상기 여자 개시 시점과 일치하는 제 1 제로 크로스 시점과, 당해 제 1 제로 크로스 시점 다음으로 상기 교번 전류가 제로 크로스하는 제 2 제로 크로스 시점을 포함하는 상기 소정의 시간만큼 상기 아날로그 스위치를 오프로 전환시키는 것이 바람직하다. 교번 전류인 여자 전류가 제로 크로스하는 제로 크로스 시점에서 채널을 전환시키면, 전환된 자기 센서 소자의 여자 코일에 있어서 여자 전류가 급준하게 흐르지 않으므로, 전환시에 발생하는 노이즈를 억제할 수 있다. 또, 채널 전환시에 발생하는 노이즈의 크기는 전류 변화의 시간 미분에 비례하므로, 전류 변화가 작은 제로 크로스 시점에서 채널을 전환시키면, 노이즈를 작게 억제할 수 있다. 또, 신호 합성부에서 자기 패턴 검출부로 출력되는 시계열 검출 신호를 교번 전류가 2 회 제로 크로스하는 시점을 포함하도록 마스크하면, 시계열 검출 신호에 있어서 채널의 전환에서 기인하여 발생하는 노이즈가 포함되어 있을 가능성이 높은 기간을 확실하게 마스크할 수 있다.

본 발명에 있어서, 소프트웨어 인터럽트에 의해 정기적으로 생성되는 전환 제어 신호를 출력하는 전환 제어 신호 출력부와, 하드 타이머와, 상기 전환 제어 신호 및 상기 하드 타이머의 타이머 신호에 기초하여, 상기 신호 시분할부 및 상기 신호 합성부에 있어서 각 채널을 전환시키기 위한 전환 신호를 출력하는 동기 출력부를 갖고 있고, 상기 동기 출력부는, 상기 전환 제어 신호가 출력되면, 상기 전환 제어 신호를 기억 유지하고, 그러한 후에, 상기 전환 신호로서 상기 타이머 신호에 동기시킨 상기 전환 제어 신호를 상기 신호 시분할부 및 상기 신호 합성부에 출력하는 것이 바람직하다. 이와 같이 하면 채널 전환을 위한 전환 신호를, 자원이 한정되어 있는 하드 타이머를 소비하지 않고 생성할 수 있다. 또, 소프트웨어 인터럽트에 의해 생성된 전환 제어 신호를 그대로 신호 시분할부 및 신호 합성부의 채널을 전환시키기 위한 전환 신호로 한 경우에는, 다른 처리의 영향에 의해 전환 제어 신호의 생성에 지연이 발생하여, 소정 타이밍으로 채널이 전환되지 않고 지터가 발생하는 경우가 있는데, 생성된 전환 제어 신호는, 하드 타이머의 타이머 신호에 기초하여 동작하는 동기 출력부를 통하여 신호 시분할부 및 신호 합성부에 입력되므로, 각 채널을 타이머 신호에 기초한 일정한 타이밍으로 확실하게 전환시킬 수 있다. 또, 채널 전환 동작에 지터가 발생하지 않으므로, 노이즈의 발생도 억제할 수 있다.

본 발명에 있어서, 상기 아날로그 스위치가 오프로 전환되어 있는 동안, 상기 공급로의 전위를 0 으로 클램프하는 클램프부를 갖고 있는 것이 바람직하다. 이와 같이 하면, 아날로그 스위치가 오프 상태가 되어, 증폭부와 자기 패턴 검출부 사이가 전기적으로 차단 상태가 되었을 때, 자기 패턴 검출부에 대한 입력이 플로팅이 되는 것을 회피할 수 있다. 또, 전위를 0 으로 클램프함으로써, 자기 패턴 검출부에 대한 입력을 노이즈 발생이 없는 상태와 동일한 레벨로 할 수 있다.

본 발명에 있어서, 각 시분할 여자 신호는, 시계열에서 다음 시분할 여자 신호와의 사이가 일정 시간 떨어져 있는 것이 바람직하다. 이와 같이 하면, 2 개의 자기 센서 소자의 여자 코일이 동시에 여자되지 않으므로, 2 개의 자기 센서 소자의 검출 코일로부터 동시에 검출 신호가 출력되어, 시계열 검출 신호로서 합성될 때에 가산시켜 이상값이 출력되는 것을 회피할 수 있다. 또, 자기 센서 소자가 인접 배치되어 있는 경우에는, 2 개의 자기 센서 소자의 여자 코일이 동시에 여자되는 것에 의한 노이즈의 발생을 방지할 수 있다.

본 발명에 있어서, 순차적으로 여자되는 상기 여자 코일을 구비하는 2 개의 상기 자기 센서 소자는, 동일한 자속의 변화에 대하여 역극성의 검출 신호를 출력하고, 각 시분할 여자 신호는, 시계열에서 다음 시분할 여자 신호와 일정 시간 중첩되어 있는 것이 바람직하다. 이와 같이 하면, 시분할 여자 신호의 중첩 기간에 의해 2 개의 자기 센서 소자의 여자 코일이 동시에 여자된 상태가 되면, 2 개의 자기 센서 소자의 검출 코일로부터 역극성의 검출 신호가 출력되어, 이들 검출 신호가 상쇄된다. 따라서, 이상값의 출력이나 노이즈의 발생을 방지할 수 있다.

또, 상기 제 2 과제를 해결하기 위해, 본 발명의 자기 패턴 검출 장치는, 자기 센서로부터의 아날로그의 센서 출력 신호에 가산 신호를 가산한 보정 센서 출력 신호를 생성하는 출력 보정부와, 매체가 상기 자기 센서를 통과할 때의 상기 보정 센서 출력 신호에 기초하여 당해 매체의 자기 패턴을 검출하는 자기 패턴 검출부와, 상기 매체가 상기 자기 센서를 소정 매수 통과한 후로서 다음의 상기 매체가 당해 자기 센서를 통과할 때까지의 동안에, 상기 가산 신호의 출력 레벨을 조정함으로써 상기 보정 센서 출력 신호의 출력 레벨을 미리 정한 목표 출력 레벨로 하는 제 1 가산 신호 조정부를 갖는 것을 특징으로 한다.

본 발명에 의하면, 복수 매체의 자기 패턴을 연속하여 검출할 때에는, 매체가 자기 센서를 소정 매수 통과한 후로서 다음 매체가 당해 자기 센서를 통과할 때까지의 동안에, 보정 센서 출력 신호의 출력 레벨을 목표 출력 레벨로 설정하는 오프셋 조정 처리가 실시된다. 그 결과, 자기 센서의 개체차나 발열 등에서 기인하는 센서 출력 신호의 출력 레벨의 편차가 시정되므로, 자기 패턴의 검출 정밀도의 저하를 회피 혹은 억제할 수 있다.

본 발명에 있어서, 전원 투입시 및 재기동시에, 상기 가산 신호의 출력 레벨을 조정함으로써 상기 보정 센서 출력 신호의 출력 레벨을 상기 목표 출력 레벨로 하는 제 2 가산 신호 조정부를 갖고, 상기 제 1 가산 신호 조정부가 상기 보정 센서 출력 신호의 출력 레벨을 상기 목표 출력 레벨로 하는 처리 속도는, 상기 제 2 가산 신호 조정부가 상기 보정 센서 출력 신호의 출력 레벨을 상기 목표 출력 레벨로 하는 처리 속도보다 고속인 것이 바람직하다. 이와 같이 하면, 전원 투입시 및 재기동시에, 보정 센서 출력 신호의 출력 레벨을 미리 정한 목표 출력 레벨로 설정하는 오프셋 조정이 실시되므로, 자기 센서의 개체차에서 기인한 센서 출력 신호의 출력 레벨의 편차가 시정된다. 또, 제 1 가산 신호 조정부가 보정 센서 출력 신호의 출력 레벨을 목표 출력 레벨로 설정하는 처리가 제 1 가산 신호 조정부보다 고속이면, 매체가 자기 센서를 소정 매수 통과한 후로서 다음 매체가 당해 자기 센서를 통과할 때까지의 짧은 동안에, 오프셋 조정 처리를 실시하기 용이해진다. 여기서, 재기동시란, 장치의 리셋 스위치 등이 조작됨으로써 그 이전의 가산 신호의 출력 레벨이 소실되고, 가산 신호의 출력 레벨이 조정되지 않은 상태로 되돌아간 시점을 말한다.

본 발명에 있어서, 상기 출력 보정부는, 상기 가산 신호를 출력하는 D/A 변환 회로와, 상기 센서 출력 신호와 상기 가산 신호를 가산하는 가산기를 구비하고 있고, 상기 제 1 가산 신호 조정부는, 상기 가산 신호의 출력 레벨을 조정하기 위한 디지털의 지령값을 상기 D/A 변환 회로에 출력하는 제 1 지령값 출력부와, 상기 보정 센서 출력 신호의 다이나믹 레인지 내에서 대기시에 있어서의 상기 보정 센서 출력 신호의 출력 레벨과 상기 지령값 사이에서 성립되어 있는 비례 관계를 미리 기억 유지하고 있는 비례 관계 기억 유지부와, 상기 보정 센서 출력 신호의 출력 레벨과 상기 목표 출력 레벨의 차분을 산출하는 차분 산출부와, 상기 제 1 지령값 출력부가 출력하고 있는 상기 지령값, 상기 차분 및 상기 비례 관계에 기초하여, 상기 보정 센서 출력 신호의 출력 레벨을 상기 목표 출력 레벨로 하기 위한 상기 지령값의 적정값을 산출하는 적정값 산출부와, 상기 적정값이 산출되면, 상기 제 1 지령값 출력부로부터 출력되는 상기 지령값을 상기 적정값으로 설정하는 제 1 설정부를 구비하고 있는 것이 바람직하다. 즉, 매체가 자기 센서를 소정 매수 통과한 후로서 다음 매체가 당해 자기 센서를 통과할 때까지의 동안에 실시되는 오프셋 조정 처리에서는, 전원 투입시 혹은 재기동시에 실시된 오프셋 조정 처리에 의해 보정 센서 출력 신호의 출력 레벨이, 일단 목표 출력 레벨로 되어 있으므로, 그 후에 센서 출력 신호의 출력 레벨이 변화해도, 오프셋 조정 처리의 개시 시점에 있어서의 보정 센서 출력 신호의 출력 레벨은 다이나믹 레인지 내에 있다. 또, 다이나믹 레인지 내에서는, 지령값과 보정 센서 출력 신호 사이에 비례 관계가 성립되어 있으므로, 지령값, 차분 및 비례 관계에 기초하여, 보정 센서 출력 신호의 출력 레벨을 목표 출력 레벨로 하기 위한 지령값의 적정값을 산출할 수 있다. 그 결과, 보정 센서 출력 신호의 출력 레벨을 미리 정한 목표 출력 레벨로 설정하는 오프셋 조정 처리를 고속으로 실시할 수 있으므로, 매체가 자기 센서를 소정 매수 통과한 후로서 다음 매체가 당해 자기 센서를 통과할 때까지의 동안이 짧아도, 오프셋 조정 처리가 가능해진다.

이 경우에 있어서, 상기 제 2 가산 신호 조정부는, 상기 가산 신호의 출력 레벨을 조정하기 위한 디지털의 지령값을 상기 D/A 변환 회로에 출력하는 제 2 지령값 출력부와, 상기 지령값의 상한값과 하한값 사이를 최초의 탐색 범위로 하여, 이분 탐색법에 준거하여 상기 제 2 지령값 출력부로부터 출력되는 상기 지령값을 변화시키는 처리 및 상기 보정 센서 출력 신호의 출력 레벨과 상기 목표 출력 레벨을 비교하는 처리를 이 차례대로 반복하고, 상기 보정 센서 출력 신호의 출력 레벨이 상기 목표 출력 레벨이 되었을 때의 상기 지령값을 상기 적정값으로서 취득하는 이분 탐색부와, 상기 적정값이 취득되면, 상기 제 2 지령값 출력부로부터 출력되는 상기 지령값을 상기 적정값으로 유지하는 제 2 설정부를 구비하고 있는 것이 바람직하다. 즉, 전원 투입시 혹은 재기동시에 실시되는 오프셋 조정 처리에서는, 오프셋 조정 처리의 개시 시점에 있어서의 보정 센서 출력 신호의 출력 레벨이 다이나믹 레인지 내에 있는지의 여부가 불분명하므로, 지령값과 보정 센서 출력 신호 사이에 비례 관계가 성립되어 있는지의 여부도 불분명하다. 따라서, 이분 탐색법에 준거하여, 보정 센서 출력 신호의 출력 레벨이 목표 출력 레벨이 될 때까지 지령값을 탐색하면, 비교적 짧은 시간에 지령값의 적정값을 구할 수 있다.

또, 이 경우에 있어서, 상기 제 2 가산 신호 조정부는, 상기 가산 신호의 출력 레벨을 조정하기 위한 디지털의 지령값을 상기 D/A 변환 회로에 출력하는 제 2 지령값 출력부와, 상기 제 2 지령값 출력부의 오프셋 지령값을 상한값으로 설정하고, 그러한 후에, 상기 보정 센서 출력 신호의 출력 레벨이 상기 목표 출력 레벨이 될 때까지, 상기 제 2 지령값 출력부로부터 출력되는 상기 지령값을 소정의 값만큼 감소시키는 처리 및 상기 보정 센서 출력 신호의 출력 레벨과 상기 목표 출력 레벨을 비교하는 처리를 이 차례대로 반복하거나, 또는 상기 제 2 지령값 출력부의 상기 오프셋 지령값을 하한값으로 설정하고, 그러한 후에, 상기 보정 센서 출력 신호의 출력 레벨이 상기 목표 출력 레벨이 될 때까지, 상기 제 2 지령값 출력부로부터 출력되는 상기 지령값을 소정의 값만큼 증가시키는 처리 및 상기 보정 센서 출력 신호의 출력 레벨과 상기 목표 출력 레벨을 비교하는 처리를 이 차례대로 반복하고, 상기 보정 센서 출력 신호의 출력 레벨이 상기 목표 출력 레벨이 되었을 때의 상기 지령값을 적정값으로서 취득하는 축차 탐색부와, 상기 적정값이 취득되면, 상기 제 2 지령값 출력부로부터 출력되는 상기 지령값을 상기 적정값으로 유지하는 제 2 설정부를 구비하고 있는 것으로 할 수 있다. 이와 같은 축차 탐색에 의하면, 지령값의 적정값을 확실하게 구할 수 있다.

본 발명에 있어서, 상기 자기 센서로서, 복수의 자기 센서를 구비하고 있고, 상기 센서 출력 신호는, 당해 센서 출력 신호가 출력되는 상기 자기 센서가 상기 복수의 자기 센서 중에서 일정한 타이밍으로 순차적으로 전환되는 신호이고, 상기 제 1 가산 신호 조정부 및 상기 제 2 가산 신호 조정부는, 상기 일정한 타이밍으로 상기 자기 센서가 전환될 때마다, 상기 가산 신호의 출력 레벨을 조정함으로써 상기 보정 센서 출력 신호의 출력 레벨을 상기 목표 출력 레벨로 설정하는 것이 바람직하다. 즉, 복수의 자기 센서를 탑재하는 다채널형의 자기 패턴 검출 장치에서는 각 자기 센서로부터의 센서 출력 신호의 출력 레벨이 불균일하면 자기 패턴의 검출 정밀도가 저하된다는 문제가 발생한다. 따라서, 채널이 전환될 때마다 각 자기 센서의 보정 센서 출력 신호의 출력 레벨을 목표 출력 레벨로 설정하는 오프셋 조정 처리를 실시하면, 각 자기 센서의 개체차에 의한 센서 출력 신호의 출력 레벨의 편차에서 기인하여 자기 패턴 검출 정밀도가 저하되는 것을 회피할 수 있다. 여기서, 매체가 자기 센서를 소정 매수 통과한 후로서 다음 매체가 당해 자기 센서를 통과할 때까지의 동안에 복수의 자기 센서의 오프셋 조정 처리를 실시하는 경우에는, 각 자기 센서의 오프셋 조정 처리를 단시간에 완료시켜야만 하는데, 본 발명에 의하면, 복수 매체의 자기 패턴을 연속하여 검출할 때에 그 도중에 실시되는 오프셋 조정에서는, 제 1 가산 신호 조정부가 보정 센서 출력 신호의 출력 레벨을 목표 출력 레벨로 하기 위한 지령값의 적정값을 산출하고 있으므로, 얼마 안되는 시간에 보정 센서 출력 신호의 출력 레벨을 목표 출력 레벨로 설정할 수 있다.

본 발명에 있어서, 상기 소정 매수는 1 장인 것이 바람직하다. 이와 같이 하면, 매체의 자기 패턴을 검출할 때마다 오프셋 조정 처리가 실시되므로, 개체차나 온도 조건에서 기인하는 자기 센서의 센서 출력 신호의 출력 레벨의 편차를 확실하게 시정할 수 있다. 따라서, 자기 패턴의 검출 정밀도가 저하되는 것을 회피할 수 있다.

제 1 발명에 관련된 자기 패턴 검출 장치에 의하면, 아날로그 스위치의 동작에 의해, 채널의 전환시에 발생하는 노이즈가 실린 검출 신호가, 신호 합성부를 통하여 자기 패턴 검출부에 입력되는 것을 회피 혹은 저감시킬 수 있다. 따라서, 다채널형의 자기 패턴 검출 장치에 의해 매체의 자기 패턴을 양호한 정밀도로 검출할 수 있다.

또, 제 2 발명에 관련된 자기 패턴 검출 장치에 의하면, 연속하여 복수 매체의 자기 패턴의 검출이 실시되는 경우에는, 매체가 자기 센서를 소정 매수 통과한 후로서 다음 매체가 당해 자기 센서를 통과할 때까지의 동안에, 보정 센서 출력 신호의 출력 레벨이 목표 출력 레벨로 설정된다. 따라서, 온도 등에서 기인한 센서 출력 신호의 출력 레벨의 편차에 의해 자기 패턴의 검출 정밀도가 저하되는 것을 회피 혹은 억제할 수 있다.

도 1 은 본 발명의 제 1 실시형태에 관련된 자기 패턴 검출 장치의 구성을 나타내는 설명도.
도 2 는 본 발명의 제 1 실시형태에 관련된 자기 패턴 검출 장치가 탑재하는 자기 센서 장치의 설명도.
도 3 은 본 발명의 제 1 실시형태에 관련된 자기 센서 장치에 사용한 자기 센서 소자의 설명도.
도 4 는 본 발명의 제 1 실시형태에 관련된 자기 패턴 검출 장치의 전기적 구성을 나타내는 블록도.
도 5 는 본 발명의 제 1 실시형태에 관련된 채널 전환 동작의 타임 차트도 등의 도면.
도 6 은 본 발명의 제 1 실시형태에 관련된 매체에 형성되는 각종 자기 잉크의 특성 등을 나타내는 설명도.
도 7 은 본 발명의 제 1 실시형태에 관련된 자기 패턴 검출 장치에 있어서, 종류가 상이한 자기 패턴이 형성된 매체로부터 자기 패턴의 유무를 검출하는 원리를 나타내는 설명도.
도 8 은 본 발명의 제 1 실시형태의 그 밖의 실시형태에 관련된 각 시분할 여자 신호의 사이를 일정 시간 비운 경우의 검출 파형의 설명도.
도 9 는 본 발명의 제 1 실시형태의 그 밖의 실시형태에 관련된 각 시분할 여자 신호의 사이를 여자 신호의 1 주기분의 시간 비운 경우의 설명도.
도 10 은 본 발명의 제 1 실시형태의 그 밖의 실시형태에 관련된 각 시분할 여자 신호를 일정 시간 중첩시킨 경우의 검출 파형의 설명도.
도 11 은 본 발명의 제 2 실시형태에 관련된 자기 패턴 검출 장치의 전기적 구성을 나타내는 블록도.
도 12 는 본 발명의 제 2 실시형태에 관련된 제 1 오프셋 조정 처리의 설명도.
도 13 은 본 발명의 제 2 실시형태에 관련된 제 2 오프셋 조정 처리의 설명도.
도 14 는 본 발명의 제 2 실시형태의 그 밖의 실시형태에 관련된 제 1 오프셋 조정 처리의 설명도.

[제 1 실시형태]

도면을 참조하여, 본 발명의 제 1 실시형태에 관련된 자기 패턴 검출 장치를 설명한다. 또한, 제 1 실시형태는 제 1 발명에 대해 설명하는 것이다.

(전체 구성)

도 1 은 본 발명의 제 1 실시형태에 관련된 자기 패턴 검출 장치의 구성을 나타내는 설명도로, 도 1(a), (b) 는 자기 패턴 검출 장치의 요부 구성을 모식적으로 나타내는 설명도, 및 단면 구성을 모식적으로 나타내는 설명도이다.

도 1 에 나타내는 자기 패턴 검출 장치 (1) 는, 은행권, 유가 증권 등의 매체 (2) 로부터 자기를 검지하여 진위 판별이나 종류의 판별을 실시하는 장치로, 롤러나 가이드 (도시 생략) 등에 의해 시트 형상의 매체 (2) 를 매체 이동로 (11) 를 따라 이동시키는 반송 장치 (10) 와, 이 반송 장치 (10) 에 의한 매체 이동로 (11) 의 도중 위치에서 매체 (2) 로부터 자기를 검출하는 자기 센서 장치 (20) 를 갖고 있다. 본 형태에 있어서, 롤러나 가이드는 알루미늄 등과 같은 비자성 재료로 구성되어 있다. 본 형태에 있어서, 자기 센서 장치 (자기 검출부) (20) 는 매체 이동로 (11) 의 하방에 배치되어 있지만, 매체 이동로 (11) 의 상방에 배치되는 경우도 있다. 어느 경우에도, 자기 센서 장치 (20) 는 센서면 (21) 을 매체 이동로 (11) 를 향하도록 배치된다.

매체 (2) 에는, 매체 (2) 의 이동 방향 (X) 으로 연장되는 폭이 좁은 자성 영역 (2a) 에 자기 잉크에 의해 자기 패턴이 부여되어 있고, 이러한 자기 패턴은, 잔류 자속 밀도 (Br) 및 투자율 (μ) 이 상이한 복수 종류의 자기 잉크에 의해 형성되어 있다. 예를 들어, 매체 (2) 에는, 하드재를 함유하는 자기 잉크에 의해 인쇄된 제 1 자기 패턴과, 소프트재를 함유하는 자기 잉크에 의해 인쇄된 제 2 자기 패턴이 형성되어 있다. 그래서, 본 형태의 자기 패턴 검출 장치 (1) 는, 매체 (2) 에 있어서의 자기 패턴마다의 유무를 잔류 자속 밀도 레벨 및 투자율 레벨의 쌍방에 기초하여 검출한다. 또, 본 형태에 있어서, 이러한 2 종류의 자기 패턴의 검출을 실시하기 위한 자기 센서 장치 (20) 는 공통적이다.

(자기 센서 장치의 구성)

도 2 는 본 발명의 제 1 실시형태에 관련된 자기 센서 장치 (20) 의 설명도로, 도 2(a), (b) 는 자기 센서 장치 (20) 에 있어서의 자기 센서 소자 등의 레이아웃을 나타내는 설명도, 및 자기 센서 소자의 방향을 나타내는 설명도이다.

도 1 및 도 2(a) 에 나타내는 바와 같이, 자기 센서 장치 (20) 는, 매체 (2) 에 자계를 인가하는 자계 인가용 자석 (30) 과, 자계를 인가한 후의 매체 (2) 에 바이어스 자계를 인가한 상태에 있어서의 자속을 검출하는 자기 센서 소자 (자기 센서) (40) 와, 자계 인가용 자석 (30) 및 자기 센서 소자 (40) 를 덮는 비자성의 케이스 (25) 를 구비하고 있다. 자기 센서 장치 (20) 는, 매체 이동로 (11) 와 거의 동일 평면을 구성하는 센서면 (21) 과, 센서면 (21) 에 대하여 매체 (2) 의 이동 방향 양측에 연접하는 사면부 (22, 23) 를 구비하고 있고, 이러한 형상은 케이스 (25) 의 형상에 따라 규정되어 있다.

자기 센서 장치 (20) 는, 매체 (2) 의 이동 방향 (X) 과 교차하는 방향으로 연장되어 있고, 자계 인가용 자석 (30) 및 자기 센서 소자 (40) 는, 매체 (2) 의 이동 방향 (X) 과 교차하는 방향으로 복수 배열되어 있다. 본 형태에 있어서, 자기 센서 장치 (20) 는, 매체 (2) 의 이동 방향 (X) 과 교차하는 방향 중, 이동 방향 (X) 과 직교하는 매체 폭 방향 (Y) 으로 연장되어 있고, 자계 인가용 자석 (30) 및 자기 센서 소자 (40) 는, 이동 방향 (X) 과 직교하는 매체 폭 방향 (Y) 으로 복수 배열되어 있다.

본 형태에 있어서, 자계 인가용 자석 (30) 은, 자기 센서 소자 (40) 에 대하여 매체 (2) 의 이동 방향 양측에 자계 인가용 제 1 자석 (31) 과 자계 인가용 제 2 자석 (32) 으로서 배치되어 있고, 화살표 X1 로 나타내는 매체 (2) 의 이동 방향을 따라, 자계 인가용 제 1 자석 (31), 자기 센서 소자 (40) 및 자계 인가용 제 2 자석 (32) 이 이 순서대로 배치되어 있다. 또, 화살표 X2 로 나타내는 매체 (2) 의 이동 방향을 따라, 자계 인가용 제 2 자석 (32), 자기 센서 소자 (40) 및 자계 인가용 제 1 자석 (31) 이 이 순서대로 배치되어 있어, 매체 (2) 가 화살표 X1 로 나타내는 방향 및 화살표 X2 로 나타내는 방향 중 어느 방향으로 이동한 경우에도, 매체 (2) 의 자기 특성을 검출할 수 있다. 여기서, 자기 센서 소자 (40) 는, 자계 인가용 제 1 자석 (31) 과 자계 인가용 제 2 자석 (32) 의 중간 위치에 배치되어 있고, 자계 인가용 제 1 자석 (31) 과 자기 센서 소자 (40) 의 이간 거리와, 자계 인가용 제 2 자석 (32) 과 자기 센서 소자 (40) 의 이간 거리가 동등하다. 또한, 자계 인가용 제 1 자석 (31), 자기 센서 소자 (40) 및 자계 인가용 제 2 자석 (32) 은 모두 매체 (2) 의 이동 방향에서 중첩되는 위치에 배치되어 있다.

본 형태에 있어서, 자계 인가용 자석 (30) (자계 인가용 제 1 자석 (31) 및 자계 인가용 제 2 자석 (32)) 은, 페라이트나 네오듐 자석 등의 영구 자석 (35) 을 구비하고 있다. 자계 인가용 제 1 자석 (31) 및 자계 인가용 제 2 자석 (32) 중 어느 것에 있어서도, 영구 자석 (35) 은, 센서면 (21) 에 위치하는 측과, 센서면 (21) 이 위치하는 측과는 반대측이 상이한 극으로 착자되어 있다. 영구 자석 (35) 에 있어서, 센서면 (21) 측에 위치하는 면이 매체 (2) 에 대한 착자면 (350) 으로서 기능한다.

자계 인가용 자석 (30) 에 사용한 복수의 영구 자석 (35) 은 모두 사이즈나 형상은 동일하지만, 각각은 이하의 방향으로 배치되어 있다. 먼저, 자계 인가용 제 1 자석 (31) 및 자계 인가용 제 2 자석 (32) 중 어느 것에 있어서도, 매체 (2) 의 이동 방향 (X) 과 직교하는 매체 폭 방향 (Y) 에서 이웃하는 영구 자석 (35) 끼리는, 서로 반대의 방향으로 착자되어 있다. 즉, 매체 (2) 의 이동 방향 (X) 과 직교하는 매체 폭 방향 (Y) 으로 배열된 복수의 영구 자석 (35) 중, 1 개의 영구 자석 (35) 은, 매체 이동로 (11) 측에 위치하는 단부가 N 극으로 착자되고, 매체 이동로 (11) 측과는 반대측에 위치하는 단부는 S 극으로 착자되어 있는데, 이 영구 자석 (35) 에 대하여 매체 (2) 의 이동 방향 (X) 과 직교하는 매체 폭 방향 (Y) 에서 이웃하는 영구 자석 (35) 은, 매체 이동로 (11) 측에 위치하는 단부가 S 극으로 착자되고, 매체 이동로 (11) 측과는 반대측에 위치하는 단부는 N 극으로 착자되어 있다. 또한, 본 형태에서는, 매체 (2) 의 이동 방향에서 대향하는 자계 인가용 제 1 자석 (31) 의 영구 자석 (35) 과 자계 인가용 제 2 자석 (32) 의 영구 자석 (35) 은, 자기 센서 소자 (40) 를 사이에 두고 상이한 극이 대향하고 있다. 단, 매체 (2) 의 이동 방향에서 대향하는 자계 인가용 제 1 자석 (31) 의 영구 자석 (35) 과 자계 인가용 제 2 자석 (32) 의 영구 자석 (35) 은, 자기 센서 소자 (40) 를 사이에 두고 동일한 극이 대향하도록 배치되는 경우도 있다.

(자기 센서 소자의 구성)

도 3 은 본 발명의 제 1 실시형태에 관련된 자기 센서 장치 (20) 에 사용한 자기 센서 소자 (40) 의 설명도로, 도 3(a), (b), (c) 는 자기 센서 소자 (40) 의 정면도, 이 자기 센서 소자 (40) 에 대한 여자 파형의 설명도, 및 자기 센서 소자 (40) 로부터의 출력 신호의 설명도이다. 또한, 도 3(a) 에서는, 도면에 대하여 수직인 방향에서 매체 (2) 가 이동하는 상태를 나타내고 있다.

도 1(b) 에 나타내는 바와 같이, 자기 센서 소자 (40) 는 모두 박판 형상이고, 폭 방향 (W40) 의 사이즈는 두께 방향 (T40) 의 치수에 비해 크다. 이러한 자기 센서 소자 (40) 는, 매체 (2) 의 이동 방향 (X) 으로 두께 방향 (T40) 을 향하여 배치되어 있고, 매체 (2) 의 이동 방향 (X) 과 직교하는 매체 폭 방향 (Y) 으로는 폭 방향 (W40) 이 향하고 있다.

자기 센서 소자 (40) 는, 양면이 세라믹 등으로 이루어지는 두께 0.3 ㎜ ∼ 1 ㎜ 정도의 박판 형상의 비자성 부재 (47) 에 의해 덮여져 있다. 이러한 자기 센서 소자 (40) 는, 자기 실드 케이스 (도시 생략) 에 수납되어 있는 경우도 있다. 이 경우, 자기 실드 케이스는 매체 이동로가 위치하는 상방이 개구되어 있어, 자기 센서 소자 (40) 는 매체 이동로 (11) 를 향하여 자기 실드 케이스로부터 노출된 상태에 있다.

도 1(b), 도 2(a), (b) 및 도 3(a) 에 나타내는 바와 같이, 자기 센서 소자 (40) 는, 센서 코어 (41) 와, 센서 코어 (41) 에 권회된 여자 코일 (48) 과, 센서 코어 (41) 에 권회된 검출 코일 (49) 을 구비하고 있다. 본 형태에 있어서, 센서 코어 (41) 는, 자기 센서 소자 (40) 의 폭 방향 (W40) 으로 연장되는 동체부 (42) 와, 동체부 (42) 로부터 매체 (2) 의 매체 이동로 (11) 측을 향하여 돌출되는 집자용 돌출부 (43) 를 구비하고 있다. 여기서, 집자용 돌출부 (43) 는, 동체부 (42) 의 폭 방향 (W40) 의 양 단부로부터 매체 (2) 의 매체 이동로 (11) 측을 향하여 돌출된 2 개의 집자용 돌출부 (431, 432) 로서 구성되어 있고, 2 개의 집자용 돌출부 (431, 432) 는 폭 방향 (W40) 에서 이간되어 있다. 또, 센서 코어 (41) 는, 동체부 (42) 로부터 집자용 돌출부 (43) 와는 반대측으로 돌출된 돌출부 (44) 를 구비하고 있고, 본 형태에 있어서, 돌출부 (44) 는, 동체부 (42) 의 폭 방향 (W40) 의 양 단부로부터 매체 (2) 의 매체 이동로 (11) 측과는 반대측을 향하여 돌출된 2 개의 돌출부 (441, 442) 로서 구성되어 있다.

이와 같이 구성된 센서 코어 (41) 에 대하여, 여자 코일 (48) 은, 동체부 (42) 에 있어서 집자용 돌출부 (431, 432) 사이에 끼워진 부분에 권회되어 있다. 또, 검출 코일 (49) 은 집자용 돌출부 (43) 에 권회되어 있고, 본 형태에 있어서, 검출 코일 (49) 은, 센서 코어 (41) 의 2 개의 집자용 돌출부 (43) (집자용 돌출부 (431, 432)) 중, 집자용 돌출부 (431) 에 권회된 검출 코일 (491) 과, 집자용 돌출부 (432) 에 권회된 검출 코일 (492) 로 이루어진다. 여기서, 2 개의 검출 코일 (491, 492) 은, 집자용 돌출부 (431, 432) 에 대하여 서로 역방향으로 권회되어 있다. 또, 2 개의 검출 코일 (491, 492) 은, 1 개의 코일선을 집자용 돌출부 (431, 432) 에 대하여 연속하여 권회하여 이루어지기 때문에, 2 개의 검출 코일 (491, 492) 은 직렬로 전기적으로 접속되어 있다. 또한, 2 개의 검출 코일 (491, 492) 을 각각 집자용 돌출부 (431, 432) 에 권회한 후, 직렬로 전기적으로 접속시켜도 된다.

이와 같이 구성된 자기 센서 소자 (40) 는, 폭 방향 (W40) 및 집자용 돌출부 (43) 의 돌출 방향 (높이 방향 (V40)) 의 쌍방에 대하여 직교하는 두께 방향 (T40) 이 매체 (2) 의 이동 방향 (X) 을 향하도록 배치되어 있고, 자기 센서 소자 (40) 에 있어서 집자용 돌출부 (43) (집자용 돌출부 (431, 432)) 및 검출 코일 (49) (검출 코일 (491, 492)) 이 이간되는 폭 방향 (W40) 은, 매체 (2) 의 이동 방향 (X) 에 대하여 직교하는 매체 폭 방향 (Y) 을 향하고 있다.

자기 센서 소자 (40) 에 있어서, 여자 코일 (48) 에는, 도 4 를 참조하여 후술하는 여자 회로 (50) 로부터 교번 전류 (도 3(b) 참조) 로 이루어지는 여자 신호가 인가된다. 이 때문에, 도 3(a) 에 나타내는 바와 같이, 센서 코어 (41) 의 둘레에는, 바이어스 자계가 형성됨과 함께, 검출 코일 (49) 로부터는, 검출 신호로서 도 3(c) 에 나타내는 검출 파형의 신호가 출력되게 된다. 여기서, 도 3(c) 에 나타내는 검출 파형은, 여자 신호에 의해 발생하는 자속의 시간적인 미분 신호로, 여자 신호의 시간적인 미분 신호에 가까운 것이 된다.

본 형태에 있어서, 자기 센서 소자 (40) 의 센서 코어 (41) 는, 도 1(b) 에 나타내는 바와 같이, 비자성의 제 1 기판 (41a) 과 비자성의 제 2 기판 (41b) 사이에 자성 재료층 (41c) 이 끼워진 구조로 되어 있다. 본 형태에 있어서, 자성 재료층 (41c) 은, 제 1 기판 (41a) 의 일방면에 접착층 (도시 생략) 에 의해 접착된 아모르퍼스 (비정질) 금속의 자성 재료로 이루어지는 박판 형상의 아모르퍼스 금속박으로 이루어지고, 이러한 제 1 기판 (41a) 의 일방면에는, 자성 재료층 (41c) 을 사이에 끼우도록 제 2 기판 (41b) 이 접착층에 의해 접합되어 있다.

(신호 처리부의 구성)

도 4 는 본 발명의 제 1 실시형태에 관련된 자기 패턴 검출 장치 (1) 의 전기적 구성을 나타내는 블록도로, 도 4(a), (b) 는 회로부의 요부 전체의 구성을 나타내는 설명도, 및 회로부 중 증폭부 주변의 구성을 나타내는 설명도이다.

도 4(a), (b) 에 나타내는 회로부 (5) 는, 도 3(b) 에 나타내는 교번 전류를 각 자기 센서 소자 (40) 의 여자 코일 (48) 에 여자 신호로서 인가하는 여자 회로 (신호 시분할부) (50) 와, 검출 코일 (49) 에 전기적으로 접속된 신호 처리부 (60) 를 구비하고 있다. 신호 처리부 (60) 는 검출 코일 (49) 로부터 출력되는 검출 신호로부터, 잔류 자속 밀도 레벨에 대응하는 제 1 신호 (S1), 및 투자율 레벨에 대응하는 제 2 신호 (S2) 를 생성한다. 신호 처리부 (60) 는, 자기 센서 소자 (40) 로부터 출력된 검출 신호를 증폭시키는 증폭부 (신호 합성부) (70) 와, 증폭부 (70) 로부터 출력된 신호로부터 피크값 및 보텀값을 추출하는 추출부 (80) 와, A/D 컨버터 (91) 를 구비한 디지털 신호 처리부 (여자 신호 발생부) (90) 를 갖고 있다. 추출부 (80) 및 디지털 신호 처리부 (90) 는 매체 (2) 의 자기 패턴을 검출하는 자기 패턴 검출부 (100) 를 구성하고 있고, 증폭부 (70) 와 자기 패턴 검출부 (100) 는 아날로그 스위치 (101) 및 제로 클램프부 (클램프부) (102) 를 통하여 접속되어 있다.

여자 회로 (50) 는, 여자 신호의 공급을 받는 1 개의 여자용 드라이버 앰프 (제 1 앰프) (51) 와, 여자용 드라이버 앰프 (51) 의 후단에 접속된 멀티플렉서 (제 1 멀티플렉서) (52) 를 구비하고 있다. 여자 회로 (50) 는, 단일 채널의 여자 신호를 증폭시키고, 그러한 후에, 일정한 타이밍 및 일정한 순차로 전환되는 다채널의 시분할 여자 신호로 분할한다. 즉, 멀티플렉서 (52) 는, 전환 신호에 기초하여, 증폭된 증폭 여자 신호를 시분할하여 각 자기 센서 소자 (40) 의 여자 코일 (48) 에 일정한 타이밍 및 일정한 순차로 공급한다. 전환 신호는, 디지털 신호 처리부 (90) 로부터 플립 플롭 (동기 출력부) (53) 을 통하여 멀티플렉서 (52) 에 입력된다.

증폭부 (70) 는, 복수의 자기 센서 소자 (40) 에 접속된 멀티플렉서 (제 2 멀티플렉서) (71) 와, 멀티플렉서 (71) 의 후단에 접속된 앰프 (제 2 앰프) (72) 를 구비하고 있다. 증폭부 (70) 는, 자기 센서 장치 (20) 의 각 자기 센서 소자 (40) 의 검출 코일 (49) 로부터 출력되는 다채널의 검출 신호를, 일정한 타이밍 및 일정한 순차로 전환시키면서 합성하고, 그러한 후에 증폭시켜, 단일 채널의 시계열 검출 신호를 출력한다. 즉, 멀티플렉서 (71) 는, 전환 신호에 기초하여, 검출 신호가 출력되는 자기 센서 소자 (40) 를, 복수의 자기 센서 소자 (40) 중에서 일정한 타이밍 및 일정한 순차로 앰프 (72) 에 접속시킨다. 전환 신호는, 플립 플롭 (53) 으로부터 멀티플렉서 (71) 에 입력된다.

아날로그 스위치 (101) 는, 증폭부 (70) 로부터 자기 패턴 검출부 (100) 에 대한 시계열 검출 신호의 공급로 (101a) 를 소정 시간 차단하기 위한 것이다. 아날로그 스위치 (101) 는, 스위치 전환 신호에 기초하여 제어되고, 시분할 여자 신호에 의한 각 자기 센서 소자 (40) 의 여자 코일 (48) 의 여자 개시 시점에 있어서, 이 여자 개시 시점을 포함하는 소정 시간 오프로 전환되어 공급로 (101a) 를 전기적으로 차단한다. 스위치 전환 신호는, 플립 플롭 (53) 및 타이밍 조정부 (54) 를 통하여 아날로그 스위치 (101) 에 입력되고 있다.

제로 클램프부 (102) 는, 접지된 아날로그 스위치 (103) 를 구비하고 있다. 아날로그 스위치 (103) 는, 스위치 전환 신호에 기초하여 제어되고, 아날로그 스위치 (101) 가 오프 상태가 되는 소정 기간, 공급로 (101a) 의 전위를 0 으로 클램프한다. 스위치 전환 신호는, 플립 플롭 (53) 및 타이밍 조정부 (54) 를 통하여 아날로그 스위치 (103) 에 입력된다.

추출부 (80) 는, 클램프 회로 (82) 와, 클램프 회로 (82) 로부터 출력된 신호의 오프셋 조정을 실시하는 오프셋 조정부 (83) 를 구비하고 있다. 클램프 회로 (82) 는, 증폭부 (70) 로부터 출력된 시계열 검출 신호를 정류하는 제 1 다이오드 (821) 와, 증폭부 (70) 로부터 출력된 시계열 검출 신호의 극성 반전을 실시하는 극성 반전 회로 (822) 와, 극성 반전 회로 (822) 에 있어서 극성 반전된 신호를 정류하는 제 2 다이오드 (823) 를 구비하고 있다. 따라서, 오프셋 조정부 (83) 는, 제 1 다이오드 (821) 로부터의 출력에 대한 제 1 오프셋 조정 회로 (831) 와, 제 2 다이오드 (823) 로부터의 출력에 대한 제 2 오프셋 조정 회로 (832) 를 구비하고 있고, 제 1 오프셋 조정 회로 (831) 및 제 2 오프셋 조정 회로 (832) 는, 오프셋 조정용 기준 전압 생성 회로 (831a, 832a) 와 OP 앰프 (831b, 832b) 를 구비하고 있다. 오프셋 조정부 (83) 에는, 디지털 신호 처리부 (90) 로부터의 타이머 신호가 입력된다. 오프셋 조정부 (83) 는, 타이머 신호에 기초하여, 자기 센서 소자 (40) 가 전환될 때마다 오프셋을 갱신한다.

또, 추출부 (80) 는, 오프셋 조정부 (83) 의 후단에 홀드 회로 (84) 를 구비하고 있고, 홀드 회로 (84) 의 후단에 게인 설정부 (85) 를 구비하고 있다. 홀드 회로 (84) 는, 제 1 오프셋 조정 회로 (831) 로부터의 출력 신호의 피크값을 홀드하는 제 1 피크 홀드 회로 (841) 와, 제 2 오프셋 조정 회로 (832) 로부터의 출력 신호의 피크값을 홀드하는 제 2 피크 홀드 회로 (842) 를 구비하고 있다. 여기서, 제 2 오프셋 조정 회로 (832) 에는, 증폭부 (70) 로부터 출력된 신호를 극성 반전 회로 (822) 에서 극성 반전시킨 후, 제 2 다이오드 (823) 에서 정류한 후의 신호가 입력되고 있다. 이 때문에, 제 2 피크 홀드 회로 (842) 는, 증폭부 (70) 로부터 출력된 증폭 신호의 보텀값을 홀드하는 보텀 홀드 회로에 상당한다.

게인 설정부 (85) 는, 제 1 피크 홀드 회로 (841) 에서 홀드된 값의 게인을 설정하는 게인 설정용 제 1 앰프 (851) (메인 앰프) 와, 제 2 피크 홀드 회로 (842) (보텀 홀드 회로) 에서 홀드된 값의 게인을 설정하는 게인 설정용 제 2 앰프 (852) (메인 앰프) 를 구비하고 있고, 제 1 피크 홀드 회로 (841) 및 제 2 피크 홀드 회로 (842) 에서 홀드된 값을 소정의 게인으로 설정하여 디지털 신호 처리부 (90) 의 A/D 컨버터 (91) 에 출력한다. 게인 설정부 (85) 에는, 디지털 신호 처리부 (90) 로부터의 타이머 신호가 입력된다. 게인 설정부 (85) 는, 타이머 신호에 기초하여, 자기 센서 소자 (40) 가 전환될 때마다 게인을 갱신한다.

디지털 신호 처리부 (90) 는, 제 1 피크 홀드 회로 (841) 에서 홀드된 값과 제 2 피크 홀드 회로 (842) 에서 홀드된 값을 가산하여 제 1 신호 (S1) 를 생성하는 가산 회로 (92) 와, 제 1 피크 홀드 회로 (841) 에서 홀드된 값과 제 2 피크 홀드 회로 (842) 에서 홀드된 값을 감산하여 제 2 신호 (S2) 를 생성하는 감산 회로 (93) 를 구비하고 있다. 또, 디지털 신호 처리부 (90) 는, 제어 신호 출력부 (전환 제어 신호 출력부) (94) 와, 타이머 신호를 출력하는 하드 타이머 (95) 를 구비하고 있다.

제어 신호 출력부 (94) 는, 소프트웨어 인터럽트에 의해 정기적으로 생성되는 전환 제어 신호를 플립 플롭 (53) 에 출력한다. 플립 플롭 (53) 에는 하드 타이머 (95) 의 타이머 신호가 입력되어 있고, 플립 플롭 (53) 은 이 전환 제어 신호를, 타이머 신호에 동기시킨 전환 신호로서 멀티플렉서 (52) 및 멀티플렉서 (71) 에 출력한다.

여기서, 전환 제어 신호를 타이머 신호에 동기시킨 전환 신호는, 타이밍 조정부 (54) 를 통함으로써, 스위치 전환 신호로서 아날로그 스위치 (101) 및 아날로그 스위치 (103) 에 입력된다. 타이밍 조정부 (54) 는, 아날로그 스위치 (101) 를 오프 상태로 유지함과 함께, 아날로그 스위치 (103) 를 온 상태로 유지하는 소정 시간을 설정하고 있다. 즉, 제어 신호 출력부 (94), 하드 타이머 (95), 플립 플롭 (53) 및 타이밍 조정부 (54) 에 의해, 아날로그 스위치 (101) 및 아날로그 스위치 (103) 를 제어하는 스위치 제어부가 구성되어 있다.

이와 같이 구성된 디지털 신호 처리부 (90) 로부터는, 상위의 제어부 (도시 생략) 에 대하여 제 1 신호 (S1) 및 제 2 신호 (S2) 가 출력되고, 상위의 제어부에서는, 제 1 신호 (S1) 및 제 2 신호 (S2) 에 기초하여 매체 (2) 의 진위를 판정한다. 보다 구체적으로는, 상위의 제어부에는, 제 1 신호 (S1) 및 제 2 신호 (S2) 를 자기 센서 소자 (40) 와 매체 (2) 의 상대 위치 정보에 관계시켜, 기록부에 미리 기록되어 있는 비교 패턴과의 조합을 실시하여 매체 (2) 의 진위를 판정하는 판정부를 구비하고 있고, 이러한 판정부는, ROM 혹은 RAM 등과 같은 기록부 (도시 생략) 에 미리 기록되어 있는 프로그램에 기초하여 소정의 처리를 실시하여, 매체 (2) 의 진위를 판정한다.

(채널 전환 동작)

다음으로, 도 5 를 참조하여, 복수의 자기 센서 소자 (40) 중에서 구동하는 자기 센서 소자 (40) 를 순차적으로 전환시키는 채널 전환 동작을 설명한다. 도 5(a) 는 하드 타이머 (95), 오프셋 조정부 (83) 에 의한 오프셋의 갱신, 소프트웨어 인터럽트에 의해 생성되는 전환 제어 신호, 채널의 전환 시점을 나타내는 타이밍 차트이고, 도 5(b) 는 도 5(a) 와 동일한 시간축에 있어서의 시분할 여자 신호 및 시계열 검출 신호의 파형의 설명도이고, 도 5(c) 는 도 5(a) 와 동일한 시간축에 있어서의 아날로그 스위치의 스위치 전환 신호를 나타내는 타이밍 차트이다. 본 형태에서는, 도 5(b) 에 나타내는 바와 같이, 증폭 여자 신호를 멀티플렉서 (52) 에 의해 시분할함으로써 생성된 각 시분할 여자 신호는 시계열에서 연속하고 있다. 따라서, 채널의 전환 시점 (t1) 과 새롭게 구동되는 자기 센서 소자 (40) 의 여자 개시 시점이 일치하고 있다.

도 5(a) 에 나타내는 바와 같이, 타이머 신호는, 소정 주기로 일정 시간만큼 신호 레벨을 High 에서 Low 로 변화시킨다. 오프셋 조정부 (83) 는, 타이머 신호의 하강 시점 (t0) 에서 오프셋을 갱신한다. 전환 제어 신호는 타이머 신호의 상승 시점 (t1) 의 직전까지 소프트웨어 인터럽트에 의해 생성되고, 제어 신호 출력부 (94) 로부터 플립 플롭 (53) 에 출력된다.

여기서, 플립 플롭 (53) 은, 입력되고 있는 전환 제어 신호를 타이머 신호의 상승 시점 (t1) 에서 전환 신호로서 멀티플렉서 (52) 및 멀티플렉서 (71) 에 출력하고 있다. 그 결과, 타이머 신호의 상승 시점 (t1) 이 채널의 전환 시점이 되어, 다음 자기 센서 소자 (40) 의 여자 코일 (48) 의 여자 개시 시점이 된다. 채널의 전환 시점은, 도 5(a), (b) 에 나타내는 바와 같이, 교번 전류인 시분할 여자 신호의 값이 0 이 되는 제 1 제로 크로스 시점 (U1) 과 일치하고 있다.

다음으로, 스위치 전환 신호는, 도 5(c) 에 나타내는 바와 같이, 타이머 신호의 하강 시점 (t0) 에서 신호 레벨이 Low 에서 High 로 이행되고, 그 후, 소정 시간만큼 High 상태가 유지된 후, Low 로 되돌아온다. 아날로그 스위치 (101) 는 스위치 전환 신호가 High 일 때, 오프로 되어 증폭부 (70) 와 자기 패턴 검출부 (100) 사이의 공급로 (101a) 를 전기적으로 차단한다. 본 형태에서는, 아날로그 스위치 (101) 가 오프 상태로 유지되는 소정 시간은, 타이밍 조정부 (54) 에 의해 조정되고, 교번 전류인 시분할 여자 신호가 2 회 제로 크로스하는 시간보다 길게 설정되어 있다. 그 결과, 아날로그 스위치는, 채널이 전환되는 제 1 제로 크로스 시점 (U1) 과, 이 제 1 제로 크로스 시점 (U1) 다음으로 시분할 여자 신호가 제로 크로스하는 제 2 제로 크로스 시점 (U2) 을 포함하는 동안, 오프 상태로 된다.

여기서, 아날로그 스위치 (101) 가 공급로 (101a) 를 차단하고 있는 동안, 제로 클램프부 (102) 는 공급로 (101a) 의 전위를 0 으로 클램프하고 있다.

(검출 원리)

도 6 은 본 발명의 제 1 실시형태에 관련된 자기 패턴 검출 장치 (1) 에 있어서 매체 (2) 에 형성되는 각종 자기 잉크의 특성 등을 나타내는 설명도이다. 도 7 은 본 발명의 제 1 실시형태에 관련된 자기 패턴 검출 장치 (1) 에 있어서, 종류가 상이한 자기 패턴이 형성된 매체 (2) 로부터 자기 패턴의 유무를 검출하는 원리를 나타내는 설명도이다.

먼저, 도 1 및 도 2 에 나타내는 화살표 X1 의 방향으로 매체 (2) 가 이동할 때에 매체 (2) 의 진위를 판정하는 원리를 설명한다. 본 형태에 있어서, 매체 (2) 의 자성 영역 (2a) 에는, 잔류 자속 밀도 (Br) 및 투자율 (μ) 이 상이한 복수 종류의 자기 패턴이 형성되어 있다. 보다 구체적으로는, 매체 (2) 에는, 하드재를 함유하는 자기 잉크에 의해 인쇄된 제 1 자기 패턴과, 소프트재를 함유하는 자기 잉크에 의해 인쇄된 제 2 자기 패턴이 형성되어 있다. 여기서, 하드재를 함유하는 자기 잉크는, 도 6(b1) 에 히스테리시스 루프에 의해, 잔류 자속 밀도 (Br) 나 투자율 (μ) 등을 나타내는 바와 같이, 자계를 인가하였을 때의 잔류 자속 밀도 (Br) 의 레벨은 높지만, 투자율 (μ) 은 낮다. 그 반면, 소프트재를 함유하는 자기 잉크는, 도 6(c1) 에 그 히스테리시스 루프를 나타내는 바와 같이, 자계를 인가하였을 때의 잔류 자속 밀도 (Br) 의 레벨은 낮지만, 투자율 (μ) 은 높다.

따라서, 이하에 설명하는 바와 같이, 잔류 자속 밀도 (Br) 와 투자율 (μ) 을 측정하면, 자기 잉크의 재질을 판별할 수 있다. 보다 구체적으로는, 투자율 (μ) 은 보자력 (Hc) 과 상관성을 갖고 있으므로, 본 형태에서는, 잔류 자속 밀도 (Br) 와 보자력 (Hc) 을 측정하고 있게 되고, 이러한 잔류 자속 밀도 (Br) 와 보자력 (Hc) 의 비는, 자기 잉크 (자성 재료) 에 따라 상이하다. 그러므로, 자기 잉크의 재질을 판별할 수 있다. 또, 잔류 자속 밀도 (Br) 및 투자율 (μ) (보자력 (Hc)) 의 측정값은, 잉크의 농담이나, 매체 (2) 와 자기 센서 장치 (20) 의 거리에 따라 변동되는데, 본 형태에서는, 자기 센서 장치 (20) 가 동일 위치에서 잔류 자속 밀도 (Br) 및 투자율 (μ) (보자력 (Hc)) 을 측정하기 때문에, 잔류 자속 밀도 (Br) 와 보자력 (Hc) 의 비에 의하면, 자기 잉크의 재질을 확실하게 판별할 수 있다.

본 형태의 자기 패턴 검출 장치 (1) 에 있어서, 매체 (2) 가 화살표 X1 로 나타내는 방향으로 이동하여 자기 센서 장치 (20) 를 통과할 때, 먼저, 자계 인가용 제 1 자석 (31) 에서 매체 (2) 로 자계가 인가되고, 자계가 인가된 후의 매체 (2) 가 자기 센서 소자 (40) 를 통과한다. 그러기까지의 동안, 자기 센서 소자 (40) 의 검출 코일 (49) 로부터는, 도 6(a3) 에 나타내는 바와 같이, 도 6(a2) 에 나타내는 센서 코어 (41) 의 B-H 커브에 대응하는 신호가 출력된다. 따라서, 도 4 에 나타내는 가산 회로 (92) 로부터 출력되는 제 1 신호 (S1), 및 감산 회로 (93) 로부터 출력되는 제 2 신호 (S2) 는 각각 도 6(a4) 에 나타내는 바와 같다.

여기서, 페라이트 분말 등의 하드재를 함유하는 자기 잉크에 의해 제 1 자기 패턴이 매체 (2) 에 형성되어 있으면, 이러한 제 1 자기 패턴은, 도 6(b1) 에 나타내는 바와 같이, 높은 레벨의 잔류 자속 밀도 (Br) 를 갖는다. 이 때문에, 도 7(a1) 에 나타내는 바와 같이, 자계 인가용 자석 (30) 을 매체 (2) 가 통과하였을 때, 제 1 자기 패턴은 자계 인가용 자석 (30) 으로부터의 자계에 의해 자석이 된다. 이 때문에, 자기 센서 소자 (40) 의 검출 코일 (49) 로부터 출력되는 신호는, 도 6(b2) 에 나타내는 바와 같이, 제 1 자기 패턴으로부터 직류적인 바이어스를 받아, 도 6(b3) 및 도 7(a2) 에 나타내는 파형으로 변화한다. 즉, 신호 (S0) 의 피크 전압 및 보텀 전압이 화살표 A1, A2 로 나타내는 바와 같이, 동일한 방향으로 시프트됨과 함께, 피크 전압의 시프트량과 보텀 전압의 시프트량이 상이하다. 게다가, 이러한 신호 (S0) 는 매체 (2) 의 이동에 수반하여 변화한다. 따라서, 도 4 에 나타내는 감산 회로 (93) 로부터 출력되는 제 1 신호 (S1) 는, 도 6(b4) 에 나타내는 바와 같으며, 자기 센서 소자 (40) 를 매체 (2) 의 제 1 자기 패턴이 통과할 때마다 변동된다. 여기서, 하드재를 함유하는 자기 잉크에 의해 형성된 제 1 자기 패턴은, 투자율 (μ) 이 낮기 때문에, 신호 (S0) 의 피크 전압 및 보텀 전압의 시프트에 영향을 주고 있는 것은, 제 1 자기 패턴의 잔류 자속 밀도 (Br) 만인 것으로 간주할 수 있다. 그러므로, 도 4 에 나타내는 가산 회로 (92) 로부터 출력되는 제 2 신호 (S2) 는, 자기 센서 소자 (40) 를 매체 (2) 의 제 1 자기 패턴이 통과해도 변동되지 않고, 도 6(b4) 에 나타내는 신호와 동일하다.

이에 대하여, 연자성 스테인리스 분말 등의 소프트재를 함유하는 자기 잉크에 의해 제 2 자기 패턴이 매체 (2) 에 형성되어 있으면, 이러한 제 2 자기 패턴의 히스테리시스 루프는, 도 6(c1) 에 나타내는 바와 같이, 도 6(b1) 에 나타내는 하드재를 함유하는 자기 잉크에 의한 제 1 자기 패턴의 히스테리시스 커브의 내측을 통과하고, 잔류 자속 밀도 (Br) 의 레벨이 낮다. 이 때문에, 자계 인가용 자석 (30) 을 매체 (2) 가 통과한 후에도, 제 2 자기 패턴은 잔류 자속 밀도 (Br) 의 레벨이 낮다. 단, 제 2 자기 패턴은 투자율 (μ) 이 높기 때문에, 도 7(b1) 에 나타내는 바와 같이, 자성체로서 기능한다. 이 때문에, 자기 센서 소자 (40) 의 검출 코일 (49) 로부터 출력되는 신호는, 도 6(c2) 에 나타내는 바와 같이, 제 2 자기 패턴의 존재에 의해 투자율 (μ) 이 높아진 만큼, 도 6(c3) 및 도 7(b2) 에 나타내는 파형으로 변화한다. 즉, 신호 (S0) 의 피크 전압은 화살표 A3 으로 나타내는 바와 같이 높은 쪽으로 시프트되는 한편, 보텀 전압은, 화살표 A4 로 나타내는 바와 같이 낮은 쪽으로 시프트된다. 그 때, 피크 전압의 시프트량과 보텀 전압의 시프트량은 절대값이 거의 동등하다. 게다가, 이러한 신호 (S0) 는 매체 (2) 의 이동에 수반하여 변화한다. 따라서, 도 4 에 나타내는 가산 회로 (92) 로부터 출력되는 제 2 신호 (S2) 는, 도 6(c4) 에 나타내는 바와 같으며, 자기 센서 소자 (40) 를 매체 (2) 의 제 2 자기 패턴이 통과할 때마다 변동된다. 여기서, 소프트재를 함유하는 자기 잉크에 의해 형성된 제 2 자기 패턴은, 잔류 자속 밀도 (Br) 가 낮기 때문에, 신호의 피크 전압 및 보텀 전압의 시프트에 영향을 주고 있는 것은, 제 2 자기 패턴의 투자율 (μ) 만인 것으로 간주할 수 있다. 그러므로, 도 4 에 나타내는 감산 회로 (93) 로부터 출력되는 제 1 신호 (S1) 는, 자기 센서 소자 (40) 를 매체 (2) 의 제 2 자기 패턴이 통과해도 변동되지 않고, 도 6(c4) 에 나타내는 신호와 동일하다.

이와 같이, 본 형태의 자기 패턴 검출 장치 (1) 에서는, 감산 회로 (93) 에 있어서 자기 센서 소자 (40) 로부터 출력되는 신호의 피크값과 보텀값을 감산한 제 1 신호 (S1) 는, 자기 패턴의 잔류 자속 밀도 레벨에 대응하는 신호여서, 이러한 제 1 신호 (S1) 를 감시하면, 하드재를 함유하는 자기 잉크에 의해 형성된 제 1 자기 패턴의 유무 및 형성 위치를 검출할 수 있다. 또, 가산 회로 (92) 에 있어서 자기 센서 소자 (40) 로부터 출력되는 신호의 피크값과 보텀값을 가산한 제 2 신호 (S2) 는, 자기 패턴의 투자율 (μ) 에 대응하는 신호여서, 이러한 제 2 신호 (S2) 를 감시하면, 소프트재를 함유하는 자기 잉크에 의해 형성된 제 2 자기 패턴의 유무 및 형성 위치를 검출할 수 있다. 그러므로, 자계를 인가하였을 때의 잔류 자속 밀도 (Br) 및 투자율 (μ) 이 상이한 복수 종류의 자기 패턴의 매체 (2) 에 있어서의 자기 패턴마다의 유무 및 형성 위치를 잔류 자속 밀도 레벨 및 투자율 레벨의 쌍방에 기초하여 식별할 수 있다.

또, 자기 특성이 제 1 자기 패턴과 제 2 자기 패턴의 중간에 위치하는 자기 패턴에 대해서는, 도 6(d1) 에 나타내는 바와 같이, 히스테리시스 루프가, 도 6(b1) 에 나타내는 하드재의 자기 패턴의 히스테리시스 루프와 도 6(c1) 에 나타내는 소프트재의 자기 패턴의 히스테리시스 루프의 중간에 위치하므로, 도 6(d4) 에 나타내는 신호 패턴을 얻을 수 있고, 이러한 자기 패턴에 대해서도, 유무나 형성 위치를 검출할 수 있다.

(제 1 실시형태의 주된 효과)

본 형태에서는, 여자용 드라이버 앰프 (제 1 앰프) (51) 의 후단에 멀티플렉서 (제 1 멀티플렉서) (52) 가 형성되고, 멀티플렉서 (52) 의 후단에 복수의 자기 센서 소자 (40) 가 형성되어 있다. 따라서, 여자용 드라이버 앰프 (51) 로부터 출력된 증폭 여자 신호는, 멀티플렉서 (52) 에 의해 복수의 자기 센서 소자 (40) 각각에 순차적으로 출력된다. 따라서, 1 개의 여자용 드라이버 앰프 (51) 로 복수의 자기 센서 소자 (40) 에 증폭 여자 신호를 공급할 수 있다.

또, 본 형태에서는, 복수의 자기 센서 소자 (40) 의 후단에 멀티플렉서 (제 2 멀티플렉서) (71) 가 형성되고, 멀티플렉서 (71) 의 후단에 앰프 (제 2 앰프) (72) 가 형성되어 있다. 따라서, 복수의 자기 센서 소자 (40) 로부터 출력된 검출 신호는, 멀티플렉서 (71) 에 의해 합성되어 앰프 (72) 에 순차적으로 출력된다. 따라서, 복수의 자기 센서 소자 (40) 로부터 출력된 검출 신호를 1 개의 앰프 (72) 로 증폭시킬 수 있다.

또한, 본 형태에서는, 여자 신호 (여자 전류) 가 제로 크로스하는 제 1 제로 크로스 시점 (U1) 에서 채널을 전환시키고 있다. 그 결과, 전환된 자기 센서 소자 (40) 에 있어서, 여자 코일 (48) 에 여자 전류가 급준하게 흐르지 않으므로, 채널 전환시에 발생하는 노이즈를 억제할 수 있다. 또, 이와 같은 채널 전환시의 노이즈의 크기는 전류 변화의 시간 미분에 비례하므로, 전류 변화가 작은 제 1 제로 크로스 시점 (U1) 에서 채널을 전환시킴으로써, 노이즈를 작게 억제할 수 있다.

또, 본 형태는, 증폭부 (신호 합성부) (70) 와 자기 패턴 검출부 (100) 사이의 공급로 (101a) 에 아날로그 스위치 (101) 가 배치되어 있고, 증폭부 (70) 로부터 출력되는 시계열 검출 신호는, 자기 센서 소자 (40) 의 전환에서 기인하여 발생하는 노이즈가 포함되어 있을 가능성이 높은 기간, 즉, 자기 센서 소자 (40) 의 여자 개시 시점을 포함하는 소정의 시간이 아날로그 스위치 (101) 의 오프 상태에 의해 마스크된다. 그 결과, 자기 센서 소자 (40) 의 전환시에 발생하는 노이즈가 실린 시계열 검출 신호가, 자기 패턴 검출부 (100) 에 입력되는 것을 회피 혹은 저감시킬 수 있으므로, 매체 (2) 의 자기 패턴을 양호한 정밀도로 검출할 수 있다.

또한, 본 형태에서는, 증폭부 (70) 로부터 자기 패턴 검출부 (100) 에 출력되는 시계열 검출 신호를, 교번 전류가 2 회 제로 크로스하는 제 1 제로 크로스 시점 (U1) 및 제 2 제로 크로스 시점 (U2) 을 포함하도록 마스크하고 있으므로, 시계열 검출 신호에 있어서 자기 센서 소자 (40) 의 전환에서 기인하여 발생하는 노이즈가 포함되어 있을 가능성이 높은 기간을 확실하게 마스크할 수 있다.

또, 본 형태에서는, 제로 클램프부 (클램프부) (102) 에 의해, 아날로그 스위치 (101) 가 오프 상태일 때, 증폭부 (70) 와 자기 패턴 검출부 사이의 공급로 (101a) 의 전위를 0 으로 클램프하고 있다. 따라서, 아날로그 스위치 (101) 가 오프 상태가 되어, 증폭부 (70) 와 자기 패턴 검출부 (100) 사이가 전기적으로 차단 상태로 되어 있을 때, 자기 패턴 검출부 (100) 에 대한 입력이 플로팅이 되는 것을 회피할 수 있다. 또, 전위를 0 으로 클램프함으로써, 자기 패턴 검출부 (100) 에 대한 입력을 노이즈 발생이 없는 상태와 동일한 레벨로 할 수 있다.

또한, 본 형태에서는, 멀티플렉서 (52) 및 멀티플렉서 (71) 가 채널을 전환시키기 위한 전환 신호는, 소프트웨어 인터럽트에 의한 전환 제어 신호를, 타이머 신호에 동기시켜 출력한 것이다. 따라서, 자원이 한정되어 있는 하드 타이머의 소비를 억제할 수 있다. 또, 소프트웨어 인터럽트에 의해 생성된 전환 제어 신호를 그대로 멀티플렉서 (52) 및 멀티플렉서 (71) 의 채널을 전환시키기 위한 전환 신호로 하고 있는 경우에는, 다른 처리의 영향에 의해 전환 제어 신호의 생성에 지연이 발생하여, 소정 타이밍으로 채널이 전환되지 않고 지터가 발생하는 경우가 있는데, 생성된 전환 제어 신호는, 하드 타이머 (95) 의 타이머 신호에 기초하여 동작하는 플립 플롭 (53) 을 통하여 멀티플렉서 (52) 및 멀티플렉서 (71) 에 출력되므로, 자기 센서 소자 (40) 를 타이머 신호에 기초한 타이밍으로 확실하게 전환시킬 수 있다. 그 결과, 채널을 전환시키는 채널 전환 동작으로 지터가 발생하지 않으므로, 노이즈의 발생도 억제할 수 있다.

또, 본 형태에서는, 소프트웨어 인터럽트에 의한 전환 제어 신호를 하드 타이머 (95) 의 타이머 신호와 동기시킨 전환 신호를 스위치 전환 신호로서 아날로그 스위치 (101) 에 출력하여 아날로그 스위치 (101) 의 온·오프 타이밍을 결정하고 있다. 따라서, 채널 전환 타이밍과 아날로그 스위치 (101) 의 오프 타이밍의 시간적 상호 관계가 일정해져, 여자 신호의 2 개의 제로 크로스를 확실하게 포함한 기간, 아날로그 스위치 (101) 를 오프로 할 수 있다.

(제 1 실시형태의 그 밖의 실시형태)

제 1 실시형태에서는, 여자 신호를 멀티플렉서 (52) 에 의해 시분할함으로써 생성된 각 시분할 여자 신호는 시계열에서 연속하고 있지만, 각 시분할 여자 신호를, 시계열에서 다음 시분할 여자 신호와의 사이가 일정 시간 떨어져 있는 것으로 해도 된다.

도 8(a) 는 각 시분할 여자 신호가 시계열에서 다음 시분할 여자 신호와의 사이에 여자 신호의 1/4 주기분의 시간보다 짧은 일정 시간을 비우고 생성된 경우에 있어서의 시분할 여자 신호의 파형의 설명도이고, 도 8(b) 는 도 8(a) 에 나타내는 경우에 있어서의 각 자기 센서 소자 (40) 의 검출 코일 (49) 로부터의 검출 신호의 파형의 설명도이다. 도 8 에 나타내는 제 1 실시형태의 그 밖의 실시형태에서는, 각 시분할 여자 신호를, 시계열에서 다음 시분할 여자 신호와의 사이에 시간을 비우고 생성하였으므로, 구동하고 있는 자기 센서 소자 (40) (Nch) 의 여자 코일 (48) 의 여자 종료 시점 (V1) 이, 여자 전류의 제로 크로스 시점 (U1) 보다 빠른 시점이 되고, 다음으로 구동되는 자기 센서 소자 (40) (N＋1ch) 의 여자 개시 시점 (V2) 이 여자 전류의 제로 크로스 시점 (U1) 보다 늦은 시점으로 되어 있다.

도 8 에 나타내는 제 1 실시형태의 그 밖의 실시형태에 의하면, 도 8(b) 에 나타내는 바와 같이, 2 개의 자기 센서 소자 (40) 의 여자 코일 (48) 이 동시에 여자되지 않으므로, 2 개의 자기 센서 소자 (40) 의 검출 코일 (49) 로부터 동시에 검출 신호가 출력되고, 시계열 검출 신호로서 합성될 때에 가산되어 이상값이 출력되는 것을 회피할 수 있다. 또, 2 개의 자기 센서 소자 (40) 가 인접 배치되어 있는 경우에는, 2 개의 자기 센서 소자 (40) 의 여자 코일 (48) 이 동시에 여자되는 것에 의한 노이즈의 발생을 방지할 수 있다.

도 9 에 나타내는 제 1 실시형태의 그 밖의 실시형태는, 각 시분할 여자 신호가, 시계열에서 다음 시분할 여자 신호와의 사이에 여자 신호의 1 주기분의 시간을 비우고 생성되는 경우를 나타내고 있다. 도 9(a) 는 본 형태의 자기 패턴 검출 장치 (1A) 의 전기적 구성을 나타내는 블록도로, 증폭부 주변의 구성을 나타내는 설명도이다. 도 9(b) 는 각 시분할 여자 신호가 시계열에서 다음 시분할 여자 신호와의 사이에 여자 신호의 1 주기분의 시간을 비우고 생성된 경우에 있어서의 시분할 여자 신호의 파형의 설명도이고, 도 9(c) 는 도 9(b) 에 나타내는 경우에 있어서의 각 자기 센서 소자 (40) 의 검출 코일 (49) 로부터의 검출 신호의 파형의 설명도이다. 또한, 도 9 에 나타내는 제 1 실시형태의 그 밖의 실시형태의 자기 패턴 검출 장치 (1A) 는, 여자 회로 (50) 의 전단에 추가한 스위치부 (55) 를 제외하고 상기 자기 패턴 검출 장치 (1) 와 동일한 구성을 구비하고 있으므로, 대응하는 구성에는 동일한 부호를 부여하고, 그 설명을 생략한다.

도 9(a) 에 나타내는 바와 같이, 스위치부 (55) 는, 여자용 드라이버 앰프 (51) 의 전단에 접속된 전단 제 1 멀티플렉서 (56) 를 구비하고 있다. 전단 제 1 멀티플렉서 (56) 는, 스위치 제어 신호에 기초하여 제어되고, 여자용 드라이버 앰프 (51) 에 대한 여자 신호의 공급로 (55a) 를 일정한 타이밍으로 여자 신호의 1 주기분의 시간 (T0) 차단한다. 또, 스위치부 (55) 는 접지된 전단 제 2 멀티플렉서 (57) 를 구비하고 있다. 전단 제 2 멀티플렉서 (57) 는 스위치 제어 신호에 기초하여 제어되고, 전단 제 1 멀티플렉서 (56) 가 오프 상태가 되어 여자 신호의 공급로 (55a) 를 차단하고 있는 동안, 공급로 (55a) 의 전위를 0 으로 클램프한다.

도 9 에 나타내는 제 1 실시형태의 그 밖의 실시형태에서는, 도 9(b) 에 나타내는 바와 같이, 구동하고 있는 자기 센서 소자 (40) (Nch) 의 여자 코일 (48) 의 여자 종료 시점 (V1) 이, 여자 전류의 제로 크로스 시점 (U1) 보다 당해 여자 신호의 1/2 주기분의 시간만큼 빠른 시점이 되고, 다음으로 구동되는 자기 센서 소자 (40) (N＋1ch) 의 여자 개시 시점 (V2) 이 여자 전류의 제로 크로스 시점 (U1) 보다 당해 여자 신호의 1/2 주기분의 시간만큼 늦은 시점으로 되어 있다. 따라서, 여자 코일 (48) (Nch) 의 여자 종료 시점 (V1) 과 자기 센서 소자 (40) (N＋1ch) 의 여자 개시 시점 (V2) 사이에는, 여자 신호의 1 주기분의 시간 (T0) 이 비어 있다.

도 9 에 나타내는 제 1 실시형태의 그 밖의 실시형태에 의하면, 도 9(c) 에 나타내는 바와 같이, 2 개의 자기 센서 소자 (40) 의 여자 코일 (48) 이 동시에 여자되지 않으므로, 2 개의 자기 센서 소자 (40) 의 검출 코일 (49) 로부터 동시에 검출 신호가 출력되고, 시계열 검출 신호로서 합성될 때에 가산되어 이상값이 출력되는 것을 회피할 수 있다. 또, 2 개의 자기 센서 소자 (40) 가 인접 배치되어 있는 경우에는, 2 개의 자기 센서 소자 (40) 의 여자 코일 (48) 이 동시에 여자되는 것에 의한 노이즈의 발생을 방지할 수 있다. 또한, 도 9 에 나타내는 그 밖의 실시형태에 의하면, 여자 전류의 값이 0 으로 되어 있는 시간이 길어, 이 여자 전류의 값이 0 으로 되어 있는 여자 신호의 1 주기분의 시간 (T0) 동안에 채널을 전환시키면 되므로, 전환 신호에 의한 채널 전환 타이밍에 관한 규제를 완화할 수 있다.

다음으로, 복수의 자기 센서 소자 (40) 에 있어서, 순차적으로 전환될 수 있는 2 개의 자기 센서 소자 (40) 가 동일한 자속의 변화에 대하여 역극성의 검출 신호를 출력하도록 구성해 두고, 각 시분할 여자 신호를, 시계열에서 다음 시분할 여자 신호와 일정 시간 중첩되도록 생성해도 된다. 여기서, 2 개의 자기 센서 소자 (40) 가 동일한 자속의 변화에 대하여 역극성의 검출 신호를 출력하도록 구성하기 위해서는, 연속하여 구동되는 2 개의 자기 센서 소자 (40) 의 사이에서, 센서 코어에 대한 여자 코일 (48) 의 권회 방향이나 검출 코일 (49) 의 권회 방향을 상이한 것으로 변경한다.

도 10(a) 는 각 시분할 여자 신호를, 시계열에서 다음 시분할 여자 신호와 일정 시간 중첩되도록 한 경우의 시분할 여자 신호의 파형의 설명도이고, 도 10(b) 는 도 10(a) 에 나타내는 경우에 있어서의 각 자기 센서 소자 (40) 의 검출 코일 (49) 로부터의 검출 신호의 파형의 설명도이다. 도 10 에 나타내는 제 1 실시형태의 그 밖의 실시형태에서는, 각 시분할 여자 신호를, 시계열에서 다음 시분할 여자 신호와 일정 시간 중첩되도록 생성한 결과, 구동되고 있는 자기 센서 소자 (40) (Nch) 의 여자 코일 (48) 의 여자 종료 시점 (V3) 이, 여자 전류의 제로 크로스 시점 (U1) 보다 늦은 시점이 되고, 다음으로 구동되는 자기 센서 소자 (40) (N＋1ch) 의 여자 개시 시점 (V4) 이 여자 전류의 제로 크로스 시점 (U1) 보다 빠른 시점으로 되어 있다.

도 10 에 나타내는 제 1 실시형태의 그 밖의 실시형태에서는, 2 개의 자기 센서 소자 (40) 의 여자 코일 (48) 이 동시에 여자된 상태가 되면, 2 개의 자기 센서 소자 (40) 의 검출 코일 (49) 로부터 역극성의 검출 신호가 출력되므로, 이들 검출 신호가 상쇄된다. 따라서, 시계열 검출 신호가 생성될 때에 이상값이 출력되는 것을 방지할 수 있다.

[제 2 실시형태]

도면을 참조하여, 본 발명의 제 2 실시형태를 설명한다. 또, 제 2 실시형태는, 제 2 발명에 대해 설명하는 것이다. 또한, 제 2 실시형태에 있어서의 자기 패턴 검출 장치의 구성, 자기 패턴 검출 장치가 탑재하는 자기 센서 장치의 구성, 자기 센서 장치에 사용한 자기 센서 소자의 구성, 매체에 형성되는 각종 자기 잉크의 특성 등, 자기 패턴 검출 장치에 있어서 종류가 상이한 자기 패턴이 형성된 매체로부터 자기 패턴의 유무를 검출하는 원리는, 제 1 실시형태의 도 1, 도 2, 도 3, 도 6, 도 7 에 기재된 자기 패턴 검출 장치, 자기 센서 장치, 자기 센서 소자, 자기 잉크의 특성 등, 자기 패턴의 유무를 검출하는 원리와 동일한 구성, 특성 등, 원리를 사용할 수 있으므로, 동일한 구성에 대해서는 여기서의 상세한 설명에 대해서는 생략한다.

[제 2 실시형태]

(신호 처리부의 구성)

도 11 은 제 2 실시형태에 관련된 자기 패턴 검출 장치 (1) 의 전기적 구성을 나타내는 블록도이다. 또한, 도 11 에 나타내는 제 2 실시형태의 회로부의 기본적인 구성은, 도 4(a) 에 나타내는 제 1 실시형태의 회로부의 구성과 동일하기 때문에, 공통되는 부분에는 동일한 부호를 부여하여 설명한다.

도 11 에 나타내는 회로부 (5) 는, 도 3(b) 에 나타내는 교번 전류를 각 자기 센서 소자 (40) 의 여자 코일 (48) 에 여자 신호로서 인가하는 여자 회로 (50) 와, 검출 코일 (49) 에 전기적으로 접속된 신호 처리부 (60) 를 구비하고 있다. 신호 처리부 (60) 는 검출 코일 (49) 로부터 출력되는 검출 신호로부터, 잔류 자속 밀도 레벨에 대응하는 제 1 신호 (S1), 및 투자율 레벨에 대응하는 제 2 신호 (S2) 를 생성한다. 신호 처리부 (60) 는, 자기 센서 소자 (40) 로부터 출력된 검출 신호를 증폭시키는 증폭부 (70) 와, 증폭부 (70) 로부터 출력된 신호로부터 피크값 및 보텀값을 추출하는 추출부 (80) 와, A/D 컨버터 (91) 를 구비한 디지털 신호 처리부 (90) 를 갖고 있다. 추출부 (80) 및 디지털 신호 처리부 (90) 는 매체 (2) 의 자기 패턴을 검출하는 자기 패턴 검출부 (100) 를 구성하고 있고, 증폭부 (70) 와 자기 패턴 검출부 (100) 는 아날로그 스위치 (101) 및 제로 클램프부 (102) 를 통하여 접속되어 있다.

여자 회로 (50) 는, 여자 신호의 공급을 받는 1 개의 여자용 드라이버 앰프 (51) 와, 여자용 드라이버 앰프 (51) 의 후단에 접속된 멀티플렉서 (52) 를 구비하고 있다. 여자 회로 (50) 는, 단일 채널의 여자 신호를 증폭시키고, 그러한 후에, 일정한 타이밍 및 일정한 순차로 전환되는 다채널의 시분할 여자 신호로 분할한다. 즉, 멀티플렉서 (52) 는, 전환 신호에 기초하여, 증폭된 증폭 여자 신호를 시분할하여 각 자기 센서 소자 (40) 의 여자 코일 (48) 에 일정한 타이밍 및 일정한 순차로 공급한다. 전환 신호는, 디지털 신호 처리부 (90) 로부터 플립 플롭 (53) 을 통하여 멀티플렉서 (52) 에 입력된다.

증폭부 (70) 는, 복수의 자기 센서 소자 (40) 에 접속된 멀티플렉서 (71) 와, 멀티플렉서 (71) 의 후단에 접속된 앰프 (72) 를 구비하고 있다. 증폭부 (70) 는, 자기 센서 장치 (20) 의 각 자기 센서 소자 (40) 의 검출 코일 (49) 로부터 출력되는 다채널의 검출 신호를, 일정한 타이밍 및 일정한 순차로 전환시키면서 합성하고, 그러한 후에 증폭시켜, 단일 채널의 시계열 검출 신호를 출력한다. 즉, 멀티플렉서 (71) 는, 전환 신호에 기초하여, 검출 신호가 출력되는 자기 센서 소자 (40) 를, 복수의 자기 센서 소자 (40) 중에서 일정한 타이밍 및 일정한 순차로 앰프 (72) 에 접속시킨다. 전환 신호는, 플립 플롭 (53) 으로부터 멀티플렉서 (71) 에 입력된다.

아날로그 스위치 (101) 는, 증폭부 (70) 로부터 자기 패턴 검출부 (100) 에 대한 시계열 검출 신호의 공급로 (101a) 를 소정의 시간 차단하기 위한 것이다. 아날로그 스위치 (101) 는, 스위치 제어 신호에 기초하여 제어되고, 시분할 여자 신호에 의한 각 자기 센서 소자 (40) 의 여자 코일 (48) 의 여자 개시 시점에 있어서, 이 여자 개시 시점을 포함하는 소정 시간 오프로 전환되어 공급로 (101a) 를 전기적으로 차단한다. 이로써, 증폭부 (70) 로부터 출력되는 시계열 검출 신호는, 자기 센서 소자 (40) 의 전환에서 기인하여 발생하는 노이즈가 포함되어 있을 가능성이 높은 기간, 즉, 자기 센서 소자 (40) 의 여자 개시 시점을 포함하는 소정의 시간이 아날로그 스위치 (101) 의 오프 상태에 의해 마스크된다. 그 결과, 자기 센서 소자 (40) 의 전환시에 발생하는 노이즈가 실린 시계열 검출 신호가, 자기 패턴 검출부 (100) 에 입력되는 것을 회피 혹은 저감시킬 수 있으므로, 매체 (2) 의 자기 패턴을 양호한 정밀도로 검출할 수 있다. 스위치 전환 신호는, 플립 플롭 (53) 및 타이밍 조정부 (54) 를 통하여 아날로그 스위치 (101) 에 입력되고 있다.

제로 클램프부 (102) 는, 접지된 아날로그 스위치 (103) 를 구비하고 있다. 아날로그 스위치 (103) 는, 스위치 제어 신호에 기초하여 제어되고, 아날로그 스위치 (101) 가 오프 상태가 되는 소정 기간, 공급로 (101a) 의 전위를 0 으로 클램프한다. 스위치 전환 신호는, 플립 플롭 (53) 및 타이밍 조정부 (54) 를 통하여 아날로그 스위치 (103) 에 입력된다.

추출부 (80) 는, 클램프 회로 (82) 와, 클램프 회로 (82) 로부터 출력된 정류 신호 (자기 센서로부터의 아날로그의 센서 출력 신호) 의 오프셋 조정 처리를 실시하는 오프셋 조정 회로 (출력 보정부) (83) 를 구비하고 있다. 보다 상세하게는, 클램프 회로 (82) 는, 증폭부 (70) 로부터 출력된 시계열 검출 신호를 정류하는 제 1 다이오드 (821) 와, 증폭부 (70) 로부터 출력된 시계열 검출 신호의 극성 반전을 실시하는 극성 반전 회로 (822) 와, 극성 반전 회로 (822) 에 있어서 극성 반전된 신호를 정류하는 제 2 다이오드 (823) 를 구비하고 있다. 따라서, 오프셋 조정 회로 (83) 는, 제 1 다이오드 (821) 로부터의 정류 신호에 대한 제 1 오프셋 조정 회로 (831) 와, 제 2 다이오드 (823) 로부터의 정류 신호에 대한 제 2 오프셋 조정 회로 (832) 를 갖고 있다.

여기서, 제 1 오프셋 조정 회로 (831) 및 제 2 오프셋 조정 회로 (832) 는 동일한 구성을 갖고 있고, 각각 오프셋 조정용 기준 전압 생성 회로 (D/A 변환 회로) (831a, 832a) 와, 오프셋 조정용 기준 전압 생성 회로 (831a, 832a) 의 후단에 접속된 OP 앰프 (가산기) (831b, 832b) 를 구비하고 있다. 오프셋 조정용 기준 전압 생성 회로 (831a, 832a) 에는, 디지털 신호 처리부 (90) 로부터의 타이머 신호 및 오프셋 지령값 (지령값) 이 입력된다. 오프셋 지령값이 입력되면, 오프셋 조정용 기준 전압 생성 회로 (831a, 832a) 로부터는 당해 오프셋 지령값에 대응하는 아날로그의 가산 신호가 출력된다. 가산 신호는 OP 앰프 (831b, 832b) 에 의해 정류 신호와 가산되어 보정 출력 신호 (보정 센서 출력 신호) 로서 출력된다. 오프셋 조정 처리란, 가산 신호의 출력 레벨을 조정함으로써, 대기시에 있어서의 보정 출력 신호의 출력 레벨을 미리 정한 목표 출력 레벨로 하는 것으로, 검출 신호가 출력되는 자기 센서 소자 (40) 가 복수의 자기 센서 소자 (40) 중에서 일정한 타이밍 및 일정한 순차로 전환될 때마다 실시된다.

또, 추출부 (80) 는, 오프셋 조정 회로 (83) 의 후단에 홀드 회로 (84) 를 구비하고 있고, 홀드 회로 (84) 의 후단에 게인 설정부 (85) 를 구비하고 있다. 홀드 회로 (84) 는, 제 1 오프셋 조정 회로 (831) 로부터의 오프셋 조정 처리된 보정 출력 신호의 피크값을 홀드하는 제 1 피크 홀드 회로 (841) 와, 제 2 오프셋 조정 회로 (832) 로부터의 오프셋 조정 처리된 보정 출력 신호의 피크값을 홀드하는 제 2 피크 홀드 회로 (842) 를 구비하고 있다. 여기서, 제 2 오프셋 조정 회로 (832) 에는, 증폭부 (70) 로부터 출력된 신호를 극성 반전 회로 (822) 에서 극성 반전시킨 후, 제 2 다이오드 (823) 에서 정류한 후의 신호가 입력되고 있다. 이 때문에, 제 2 피크 홀드 회로 (842) 는, 증폭부 (70) 로부터 출력된 증폭 신호의 보텀값을 홀드하는 보텀 홀드 회로에 상당한다.

게인 설정부 (85) 는, 제 1 피크 홀드 회로 (841) 에서 홀드된 값의 게인을 설정하는 게인 설정용 제 1 앰프 (851) (메인 앰프) 와, 제 2 피크 홀드 회로 (842) (보텀 홀드 회로) 에서 홀드된 값의 게인을 설정하는 게인 설정용 제 2 앰프 (852) (메인 앰프) 를 구비하고 있고, 제 1 피크 홀드 회로 (841) 및 제 2 피크 홀드 회로 (842) 에서 홀드된 값을 소정의 게인으로 설정하여 디지털 신호 처리부 (90) 의 A/D 컨버터 (91) 에 출력한다. 게인 설정부 (85) 에는, 디지털 신호 처리부 (90) 로부터의 타이머 신호 및 게인 지령값이 입력된다. 게인 설정부 (85) 는, 타이머 신호 및 게인 지령값에 기초하여, 자기 센서 소자 (40) 가 전환될 때마다 게인을 갱신한다.

디지털 신호 처리부 (90) 는, 제 1 피크 홀드 회로 (841) 에서 홀드된 값과 제 2 피크 홀드 회로 (842) 에서 홀드된 값을 가산하여 제 1 신호 (S1) 를 생성하는 가산 회로 (92) 와, 제 1 피크 홀드 회로 (841) 에서 홀드된 값과 제 2 피크 홀드 회로 (842) 에서 홀드된 값을 감산하여 제 2 신호 (S2) 를 생성하는 감산 회로 (93) 를 구비하고 있다. 또, 디지털 신호 처리부 (90) 는, 제어 신호 출력부 (94), 타이머 신호를 출력하는 하드 타이머 (95) 및 가산 신호 조정부 (96, 97) 를 구비하고 있다.

제어 신호 출력부 (94) 는, 게인 지령값을 게인 설정부 (85) 에 출력한다. 또, 제어 신호 출력부 (94) 는, 소프트웨어 인터럽트에 의해 정기적으로 생성되는 전환 제어 신호를 플립 플롭 (53) 에 출력한다. 플립 플롭 (53) 에는 하드 타이머 (95) 의 타이머 신호가 입력되어 있고, 플립 플롭 (53) 은 이 전환 제어 신호를, 타이머 신호에 동기시킨 전환 신호로서 멀티플렉서 (52) 및 멀티플렉서 (71) 에 출력한다.

여기서, 전환 제어 신호를 타이머 신호에 동기시킨 전환 신호는, 타이밍 조정부 (54) 를 통함으로써, 스위치 전환 신호로서 아날로그 스위치 (101) 및 아날로그 스위치 (103) 에 입력된다. 타이밍 조정부 (54) 는, 아날로그 스위치 (101) 를 오프 상태로 유지함과 함께, 아날로그 스위치 (103) 를 온 상태로 유지하는 소정 시간을 설정하고 있다. 즉, 제어 신호 출력부 (94), 하드 타이머 (95), 플립 플롭 (53) 및 타이밍 조정부 (54) 에 의해, 아날로그 스위치 (101) 및 아날로그 스위치 (103) 를 제어하는 스위치 제어부가 구성되어 있다.

가산 신호 조정부 (제 2 가산 신호 조정 회로) (96) 는, 전원 투입시, 재기동시에 오프셋 조정용 기준 전압 생성 회로 (831a, 832a) 에 오프셋 지령값을 출력하여 오프셋 조정 처리를 실시한다. 재기동시란, 장치의 리셋 스위치 등이 조작됨으로써 그 이전의 가산 신호의 출력 레벨이 소실되고, 가산 신호의 출력 레벨이 조정되지 않은 상태로 되돌아간 시점을 말한다. 가산 신호 조정부 (제 1 가산 신호 조정 회로) (97) 는, 매체 (2) 가 자기 센서 장치 (20) 를 통과한 후로서 다음 매체 (2) 가 자기 센서 장치 (20) 를 통과할 때까지의 동안에, 오프셋 조정용 기준 전압 생성 회로 (831a, 832a) 에 오프셋 지령값을 출력하여 오프셋 조정 처리를 실시한다.

이와 같이 구성된 디지털 신호 처리부 (90) 로부터는, 상위의 제어부 (도시 생략) 에 대하여 제 1 신호 (S1) 및 제 2 신호 (S2) 가 출력되고, 상위의 제어부에서는, 제 1 신호 (S1) 및 제 2 신호 (S2) 에 기초하여 매체 (2) 의 진위를 판정한다. 보다 구체적으로는, 상위의 제어부에는, 제 1 신호 (S1) 및 제 2 신호 (S2) 를 자기 센서 소자 (40) 와 매체 (2) 의 상대 위치 정보에 관계시켜, 기록부에 미리 기록되어 있는 비교 패턴과의 조합을 실시하여 매체 (2) 의 진위를 판정하는 판정부를 구비하고 있고, 이러한 판정부는, ROM 혹은 RAM 등과 같은 기록부 (도시 생략) 에 미리 기록되어 있는 프로그램에 기초하여 소정의 처리를 실시하여, 매체 (2) 의 진위를 판정한다.

(오프셋 조정 처리)

다음으로 도 11 ∼ 도 13 을 참조하여 제 2 실시형태에 관련된 오프셋 조정 처리를 상세하게 설명한다. 또한, 제 1 오프셋 조정 회로 (831) 를 통하여 실시되는 오프셋 조정 처리 및 제 2 오프셋 조정 회로 (832) 를 통하여 실시되는 오프셋 조정 처리는 동일하므로, 제 1 오프셋 조정 회로 (831) 를 통하여 실시되는 오프셋 조정 처리를 설명하고, 제 2 오프셋 조정 회로 (832) 를 통하여 실시되는 오프셋 조정 처리의 설명은 생략한다.

(전원 투입시 및 재기동시의 오프셋 조정 처리)

전원 투입시 및 재기동시에 오프셋 조정 처리를 실시하는 가산 신호 조정부 (96) 는, 도 11 에 나타내는 바와 같이, 지령값 출력부 (961), 이분 탐색부 (962) 및 설정부 (963) 를 구비하고 있다.

지령값 출력부 (제 2 지령값 출력부) (961) 는, 가산 신호의 출력 레벨을 조정하기 위한 디지털의 지령값을 오프셋 조정용 기준 전압 생성 회로 (831a) 에 출력한다. 이분 탐색부 (962) 는, 오프셋 지령값의 상한값과 하한값 사이를 최초의 탐색 범위로 하여, 이분 탐색법에 준거하여 오프셋 지령값을 변화시키는 처리 및 보정 출력 신호의 출력 레벨과 목표 출력 레벨을 비교하는 처리를 이 차례대로 반복하고, 출력 레벨이 목표 출력 레벨이 되었을 때의 오프셋 지령값을 적정값으로서 취득한다. 설정부 (제 2 설정부) (963) 는, 이분 탐색부 (962) 에 의해 적정값이 취득되면, 지령값 출력부 (961) 로부터 출력되는 오프셋 지령값을 적정값으로 유지한다.

도 12(a) 는 가산 신호 조정부 (96) 에 의한 오프셋 조정 처리의 플로우 차트이고, 도 12(b) 는 이분 탐색법에 의한 적정값의 탐색예를 나타내는 그래프이다. 도 12(b) 의 그래프의 종축은 보정 출력 신호의 출력 레벨이고, 횡축은 오프셋 지령값이다. 도 12(a) 에 나타내는 바와 같이, 자기 패턴 검출 장치 (1) 에 전원이 투입되면, 혹은 자기 패턴 검출 장치 (1) 가 재기동되면, 이분 탐색부 (962) 는, 오프셋 지령값의 상한값과 하한값 사이를 최초의 탐색 범위로 하여, 이분 탐색법에 준거하여 오프셋 지령값을 변화시키는 처리 및 보정 출력 신호의 출력 레벨과 목표 출력 레벨을 비교하는 처리를 이 차례대로 반복하고 (단계 ST11), 출력 레벨이 목표 출력 레벨이 되었을 때의 오프셋 지령값을 적정값으로서 취득한다 (단계 ST12). 적정값이 취득되면, 설정부 (963) 는 지령값 출력부 (961) 로부터 오프셋 조정용 기준 전압 생성 회로 (831a) 에 출력되는 오프셋 지령값을 적정값으로 유지한다 (단계 ST13). 단계 ST11 ∼ ST13 은 자기 센서 소자 (40) 가 일정한 타이밍 및 일정한 순차로 전환될 때마다 실시된다. 그리고, 모든 자기 센서 소자 (40) 로부터의 조정 출력 신호에 대해, 이들 단계 ST11 ∼ ST13 이 실시됨으로써, 오프셋 조정 처리가 완료된다.

도 12(b) 에 나타내는 예에서는, 전원 투입시 또는 재기동시에, 지령값 출력부 (961) 로부터 오프셋 지령값의 상한값과 하한값의 제 1 중앙값 (C1) 을 오프셋 조정용 기준 전압 생성 회로 (831a) 에 출력하고, 보정 출력 신호의 출력 레벨 (V1) 과 목표 출력 레벨 (V0) 을 비교하고 있다. 본 형태에서는, 보정 출력 신호의 출력 레벨 (V1) 이 목표 출력 레벨 (V0) 보다 커져 있어, 보정 출력 신호의 출력 레벨을 목표 출력 레벨 (V0) 로 하기 위해서는 제 1 중앙값보다 도 12(b) 의 그래프의 우측 영역의 이분 탐색이 필요해진다. 따라서, 제 1 중앙값과 상한값 사이의 제 2 중앙값 (C2) 을 새로운 오프셋 지령값으로 설정하여 지령값 출력부 (961) 로부터 오프셋 조정용 기준 전압 생성 회로 (831a) 에 출력하고, 보정 출력 신호의 출력 레벨 (V2) 과 목표 출력 레벨 (V0) 을 비교한다.

이 시점에서는, 보정 출력 신호의 출력 레벨 (V2) 이 목표 출력 레벨 (V0) 보다 작아져 있으므로, 보정 출력 신호의 출력 레벨을 목표 출력 레벨 (V0) 로 하기 위해서는 제 1 중앙값 (C1) 보다 도 12(b) 의 그래프의 우측 영역으로서, 제 2 중앙값 (C2) 보다 도 12(b) 의 그래프의 좌측 영역의 이분 탐색이 필요해진다. 따라서, 제 1 중앙값 (C1) 과 제 2 중앙값 (C2) 사이의 제 3 중앙값 (C3) 을 새로운 오프셋 지령값으로 설정하여 지령값 출력부 (961) 로부터 오프셋 조정용 기준 전압 생성 회로 (831a) 에 출력하고, 보정 출력 신호의 출력 레벨 (V3) 과 목표 출력 레벨 (V0) 을 비교한다.

이 시점에서는, 보정 출력 신호의 출력 레벨 (V3) 이 목표 출력 레벨 (V0) 보다 커져 있으므로, 보정 출력 신호의 출력 레벨을 목표 출력 레벨 (V0) 로 하기 위해서는 제 3 중앙값 (C3) 보다 도 12(b) 의 그래프의 우측 영역으로서, 제 2 중앙값 (C2) 보다 도 12(b) 의 그래프의 좌측 영역의 이분 탐색이 필요해진다. 따라서, 제 3 중앙값 (C3) 과 제 2 중앙값 (C2) 사이의 제 4 중앙값 (C4) 을 새로운 오프셋 지령값으로 설정하여 지령값 출력부 (961) 로부터 오프셋 조정용 기준 전압 생성 회로 (831a) 에 출력하고, 보정 출력 신호의 출력 레벨 (V4) 과 목표 출력 레벨 (V0) 을 비교한다.

본 형태에서는, 제 4 중앙값 (C4) 을 새로운 오프셋 지령값으로 설정하여 지령값 출력부 (961) 로부터 오프셋 조정용 기준 전압 생성 회로 (831a) 에 출력하면, 보정 출력 신호의 출력 레벨 (V4) 이 목표 출력 레벨 (V0) 이 된다. 따라서, 이 시점의 오프셋 지령값 (C4) 을 적정값으로서 취득하고, 지령값 출력부 (961) 로부터의 오프셋 지령값을 적정값으로 유지한다.

전원 투입시 혹은 재기동시에 실시되는 오프셋 조정 처리에서는, 오프셋 조정 처리의 개시 시점에 있어서의 보정 출력 신호의 출력 레벨이 다이나믹 레인지 내에 있는지의 여부가 불분명하므로, 오프셋 지령값과 보정 출력 신호 사이에 비례 관계가 성립되어 있는지의 여부도 불분명하다. 따라서, 이분 탐색법에 준거하여, 보정 출력 신호의 출력 레벨이 목표 출력 레벨이 될 때까지 오프셋 지령값을 탐색하면, 비교적 짧은 시간에 오프셋 지령값의 적정값을 구할 수 있다.

(매체의 자기 패턴을 검출할 때마다 실시되는 오프셋 조정 처리)

매체 (2) 의 자기 패턴을 검출할 때마다 오프셋 조정 처리를 실시하는 가산 신호 조정부 (97) 는, 도 11 에 나타내는 바와 같이, 지령값 출력부 (971), 비례 관계 기억 유지부 (972), 차분 산출부 (973), 적정값 산출부 (974) 및 설정부 (975) 를 구비하고 있다.

지령값 출력부 (제 1 지령값 출력부) (971) 는, 가산 신호의 출력 레벨을 조정하기 위한 디지털의 지령값을 오프셋 조정용 기준 전압 생성 회로 (831a) 에 출력한다. 비례 관계 기억 유지부 (972) 는, 보정 출력 신호의 다이나믹 레인지 내에 있어서의 대기시의 보정 출력 신호의 출력 레벨과 오프셋 지령값 사이에 성립되어 있는 비례 관계를 기억 유지하고 있다. 차분 산출부 (973) 는, 보정 출력 신호의 출력 레벨과 목표 출력 레벨의 차분을 산출한다. 적정값 산출부 (974) 는, 지령값 출력부 (971) 가 출력하고 있는 오프셋 지령값, 차분 및 비례 관계에 기초하여, 출력 레벨을 목표 출력 레벨로 하기 위한 오프셋 지령값의 적정값을 산출한다. 설정부 (제 1 설정부) (975) 는, 적정값이 산출되면, 지령값 출력부 (971) 로부터 출력되는 오프셋 지령값을 적정값으로 설정한다. 여기서, 가산 신호 조정부 (97) 의 지령값 출력부 (971) 와 가산 신호 조정부 (96) 의 지령값 출력부 (961) 는 동일한 기능을 구비하고 있으므로, 이들을 하나의 지령값 출력부 (971) 로 하여, 가산 신호 조정부 (96) 와 가산 신호 조정부 (97) 가 공용하도록 구성할 수도 있다.

도 13(a) 는 가산 신호 조정부 (97) 에 의한 오프셋 조정 처리의 플로우 차트이고, 도 13(b) 는 적정값의 산출예를 나타내는 그래프이다. 도 13(b) 의 그래프의 종축은 보정 출력 신호의 출력 레벨이고, 횡축은 오프셋 지령값이다. 도 13(a) 에 나타내는 바와 같이, 매체 (2) 의 자기 패턴이 검출되면, 차분 산출부 (973) 는 보정 출력 신호의 출력 레벨과 목표 출력 레벨의 차분을 산출한다 (단계 ST21). 다음으로, 적정값 산출부 (974) 는, 이 시점에 있어서의 오프셋 지령값과, 산출된 차분과, 비례 관계 기억 유지부 (972) 가 기억 유지하고 있는 비례 관계에 기초하여 적정값을 산출한다 (단계 ST22). 적정값이 산출되면, 설정부 (975) 는 지령값 출력부 (971) 로부터 오프셋 조정용 기준 전압 생성 회로 (831a) 에 출력되는 오프셋 지령값을 적정값으로 설정한다 (단계 ST23). 단계 ST21 ∼ ST23 은 자기 센서 소자 (40) 가 일정한 타이밍 및 일정한 순차로 전환될 때마다 실시된다. 그리고, 모든 자기 센서 소자 (40) 로부터의 조정 출력 신호에 대해, 이들 단계 ST21 ∼ ST23 이 실시됨으로써, 오프셋 조정 처리가 완료된다.

도 13(b) 에 나타내는 예에서는, 제 2 오프셋 조정 처리 개시 시점의 보정 출력 신호의 출력 레벨 (V1) 과 목표 출력 레벨 (V0) 의 차분으로서 ΔV 가 산출되고 있다. 또, 비례 관계의 비례 상수는 a 로 되어 있다. 따라서, 차분 (ΔV) 에 대응하는 분량만큼 출력 레벨을 변경하기 위한 오프셋 지령값의 변화량 (ΔC) 은 ΔV/a 가 된다. 따라서, 적정값은, 현시점의 오프셋 지령값 (C1) 에 ΔV/a 를 가산함으로써 산출된다. 적정값이 산출되면, 지령값 출력부 (971) 로부터 출력되는 오프셋 지령값을 적정값으로 설정한다.

매체 (2) 가 자기 센서 장치 (20) 를 통과한 후로서 다음 매체 (2) 가 자기 센서 장치 (20) 를 통과할 때까지의 동안의 오프셋 조정 처리에서는, 전원 투입시 혹은 재기동시에 실시된 오프셋 조정 처리에 의해 보정 출력 신호의 출력 레벨이, 일단 목표 출력 레벨로 되어 있으므로, 오프셋 조정 처리의 개시 시점에 있어서의 보정 출력 신호는 다이나믹 레인지 내에 있다. 또, 다이나믹 레인지 내에서는, 오프셋 지령값과 보정 출력 신호 사이에 비례 관계가 성립되어 있으므로, 보정 출력 신호의 출력 레벨을 목표 출력 레벨로 하기 위한 오프셋 지령값의 적정값을 산출할 수 있다. 그 결과, 얼마 안되는 시간에 보정 출력 신호의 출력 레벨을 목표 출력 레벨로 설정할 수 있으므로, 매체 (2) 가 자기 센서 장치 (20) 를 통과한 후로서 다음 매체 (2) 가 자기 센서 장치 (20) 를 통과할 때까지의 짧은 시간 동안에, 복수의 자기 센서 소자 (40) 로부터의 조정 출력 신호 전부에 대한 오프셋 조정 처리가 가능해진다.

(제 2 실시형태의 주된 효과)

본 형태에 의하면, 전원 투입시 및 재기동시의 오프셋 조정 처리에 의해, 자기 센서 장치 (20) 의 개체차에서 기인한 보정 출력 신호의 출력 레벨의 편차가 시정된다. 또, 연속하여 복수 매체 (2) 의 자기 패턴을 검출하는 경우에는, 매체 (2) 의 자기 패턴을 검출할 때마다 오프셋 조정 처리가 실시되므로, 온도 등에서 기인한 보정 출력 신호의 출력 레벨의 편차에 의해 자기 패턴의 검출 정밀도가 저하되는 것을 회피 혹은 억제할 수 있다.

또한, 복수의 자기 센서 소자 (40) 를 탑재하는 다채널형의 자기 패턴 검출 장치 (1) 에서는 각 자기 센서 소자 (40) 로부터의 검출 신호의 출력 레벨이 불균일하면 자기 패턴의 검출 정밀도가 저하된다는 문제가 발생하지만, 본 형태에 의하면, 채널이 전환될 때마다, 각 자기 센서 소자 (40) 로부터의 보정 출력 신호의 출력 레벨을 목표 출력 레벨로 설정하고 있으므로, 각 자기 센서 소자 (40) 의 개체차에 의한 센서 출력 신호의 출력 레벨의 편차에서 기인하여 자기 패턴 검출 정밀도가 저하되는 것을 회피할 수 있다.

(제 2 실시형태의 그 밖의 실시형태)

상기 제 2 실시형태에서는, 매체 (2) 의 자기 패턴을 검출할 때마다 오프셋 조정 처리를 실시하고 있는데, 복수 장의 매체 (2) 의 자기 패턴을 검출할 때마다 오프셋 조정 처리를 실시해도 된다.

또, 상기 제 2 실시형태에서는, 전원 투입시 및 재기동시에 오프셋 조정 처리를 실시하는 가산 신호 조정부 (96) 는, 이분 탐색법을 사용하여 오프셋 지령값의 적정값을 탐색하고 있는데, 축차 탐색에 의해 오프셋 지령값의 적정값을 탐색해도 된다. 도 14(a) 는 오프셋 지령값을 축차 탐색하는 오프셋 조정 처리의 플로우 차트이고, 도 14(b) 는 축차 탐색에 의한 적정값의 탐색예를 나타내는 그래프이다. 도 14(b) 의 그래프의 종축은 보정 출력 신호의 출력 레벨이고, 횡축은 오프셋 지령값이다. 본 형태의 가산 신호 조정부 (제 2 가산 신호 조정부) (96A) 는, 이분 탐색부 (962) 대신에 축차 탐색부 (962A) 를 구비한다.

여기서, 축차 탐색부 (962A) 는, 지령값 출력부 (961) 로부터 오프셋 조정용 기준 전압 생성 회로 (831a) 에 출력되는 오프셋 지령값을 상한값으로 설정하고, 그러한 후에, 출력 레벨이 목표 출력 레벨이 될 때까지, 지령값 출력부 (961) 로부터의 오프셋 지령값을 소정의 값만큼 감소시키는 처리 및 보정 출력 신호의 출력 레벨과 목표 출력 레벨을 비교하는 처리를 이 차례대로 반복하고, 출력 레벨이 목표 출력 레벨이 되었을 때의 오프셋 지령값을 적정값으로서 취득하는 것으로 할 수 있다. 혹은, 축차 탐색부 (962A) 는, 지령값 출력부 (961) 로부터 오프셋 조정용 기준 전압 생성 회로 (831a) 에 출력되는 오프셋 지령값을 하한값으로 설정하고, 그러한 후에, 출력 레벨이 목표 출력 레벨이 될 때까지, 지령값 출력부 (961) 로부터의 오프셋 지령값을 소정의 값만큼 증가시키는 처리 및 보정 출력 신호의 출력 레벨과 목표 출력 레벨을 비교하는 처리를 이 차례대로 반복하고, 출력 레벨이 목표 출력 레벨이 되었을 때의 오프셋 지령값을 적정값으로서 취득하는 것으로 할 수 있다.

제 2 실시형태의 그 밖의 실시형태에서는, 축차 탐색부 (962A) 는, 전원 투입시 또는 재기동시에, 지령값 출력부 (961) 로부터 오프셋 조정용 기준 전압 생성 회로 (831a) 에 출력되는 오프셋 지령값을 당해 오프셋 지령값의 하한값으로 설정한다 (단계 ST31). 다음으로, 오프셋 지령값을 소정의 값만큼 가산하여 증가시키는 처리 및 보정 출력 신호의 출력 레벨과 목표 출력 레벨을 비교하는 처리를 이 차례대로 반복하고 (단계 ST32), 출력 레벨이 목표 출력 레벨이 되었을 때의 오프셋 지령값을 적정값으로서 취득한다 (단계 ST33). 적정값이 취득되면, 지령값 출력부 (961) 로부터 출력되는 오프셋 지령값을 적정값으로 유지한다 (단계 ST34). 단계 ST31 ∼ ST34 는 자기 센서 소자 (40) 가 일정한 타이밍 및 일정한 순차로 전환될 때마다 실시된다. 그리고, 모든 자기 센서 소자 (40) 로부터의 조정 출력 신호에 대해, 이들 단계 ST31 ∼ ST34 가 실시됨으로써, 오프셋 조정 처리가 완료된다.

도 14(b) 에 나타내는 제 2 실시형태의 그 밖의 실시형태에서는, 전원 투입시 또는 재기동시에, 오프셋 지령값으로서 하한값 (C1) 을 지령값 출력부 (961) 로부터 오프셋 조정용 기준 전압 생성 회로 (831a) 에 출력하고, 보정 출력 신호의 출력 레벨 (V1) 과 목표 출력 레벨 (V0) 을 비교하고 있다. 이 시점에서 보정 출력 신호의 출력 레벨 (V1) 과 목표 출력 레벨 (V0) 은 상이하므로, 다음으로 C1 에 소정의 값을 가산한 C2 를 새로운 오프셋 지령값으로서 지령값 출력부 (961) 로부터 오프셋 조정용 기준 전압 생성 회로 (831a) 에 출력하고, 보정 출력 신호의 출력 레벨 (V2) 과 목표 출력 레벨 (V0) 을 비교한다.

제 2 실시형태의 그 밖의 실시형태에서는, 이와 같은 축차 탐색을 11 회 실시하고 있으며, 오프셋 지령값으로서 C12 를 지령값 출력부 (961) 로부터 오프셋 조정용 기준 전압 생성 회로 (831a) 에 출력하였을 때의 보정 출력 신호의 출력 레벨 (V12) 이 목표 출력 레벨 (V0) 로 되어 있다. 따라서, 이 시점의 오프셋 지령값 (C12) 을 적정값으로서 취득하고, 지령값 출력부 (961) 로부터의 오프셋 지령값을 적정값으로 유지한다. 이와 같은 축차 탐색에 의하면, 오프셋 지령값의 적정값을 확실하게 구할 수 있다.

1, 1A : 자기 패턴 검출 장치
2 : 매체
20 : 자기 센서 장치 (자기 검출부)
40 : 자기 센서 소자 (자기 센서)
48 : 여자 코일
49 : 검출 코일
50 : 여자 회로 (신호 시분할부)
51 : 여자용 드라이버 앰프 (제 1 앰프)
52 : 멀티플렉서 (제 1 멀티플렉서)
53 : 플립 플롭 (동기 출력부)
70 : 증폭부 (신호 합성부)
71 : 멀티플렉서 (제 2 멀티플렉서)
72 : 앰프 (제 2 앰프)
80 : 오프셋 조정 회로 (출력 보정부)
90 : 디지털 신호 처리부 (여자 신호 발생부)
94 : 제어 신호 출력부 (전환 제어 신호 출력부)
95 : 하드 타이머
96 : 가산 신호 조정부 (제 2 가산 신호 조정부)
96A : 가산 신호 조정부 (제 2 가산 신호 조정부)
97 : 가산 신호 조정부 (제 1 가산 신호 조정부)
100 : 자기 패턴 검출부
101 : 아날로그 스위치
101a : 공급로
831a, 832a : 오프셋 조정용 기준 전압 생성 회로 (D/A 변환 회로)
831b, 832b : OP 앰프 (가산기)
961 : 지령값 출력부 (제 2 지령값 출력부)
962 : 이분 탐색부
962A : 축차 탐색부
963 : 설정부 (제 2 설정부)
971 : 지령값 출력부 (제 1 지령값 출력부)
972 : 비례 관계 기억 유지부
973 : 차분 산출부
974 : 적정값 산출부
975 : 설정부 (제 1 설정부)
U1 : 제 1 제로 크로스 시점
U2 : 제 2 제로 크로스 시점

Claims (7)

1. 자기 센서로부터의 아날로그의 센서 출력 신호에 가산 신호를 가산한 보정 센서 출력 신호를 생성하는 출력 보정부와,
   매체가 상기 자기 센서를 통과할 때의 상기 보정 센서 출력 신호에 기초하여 당해 매체의 자기 패턴을 검출하는 자기 패턴 검출부와,
   상기 매체가 상기 자기 센서를 소정 매수 통과한 후로서 다음의 상기 매체가 당해 자기 센서를 통과할 때까지의 동안에, 상기 가산 신호의 출력 레벨을 조정함으로써 상기 보정 센서 출력 신호의 출력 레벨을 미리 정한 목표 출력 레벨로 하는 제 1 가산 신호 조정부를 갖고,
   상기 출력 보정부는, 상기 가산 신호를 출력하는 D/A 변환 회로와, 상기 센서 출력 신호와 상기 가산 신호를 가산하는 가산기를 구비하고 있고,
   상기 제 1 가산 신호 조정부는,
   상기 가산 신호의 출력 레벨을 조정하기 위한 디지털의 지령값을 상기 D/A 변환 회로에 출력하는 제 1 지령값 출력부와,
   상기 보정 센서 출력 신호의 다이나믹 레인지 내에서 대기시에 있어서의 상기 보정 센서 출력 신호의 출력 레벨과 상기 지령값 사이에서 성립되어 있는 비례 관계를 미리 기억 유지하고 있는 비례 관계 기억 유지부와,
   상기 보정 센서 출력 신호의 출력 레벨과 상기 목표 출력 레벨의 차분을 산출하는 차분 산출부와,
   상기 제 1 지령값 출력부가 출력하고 있는 상기 지령값, 상기 차분 및 상기 비례 관계에 기초하여, 상기 보정 센서 출력 신호의 출력 레벨을 상기 목표 출력 레벨로 하기 위한 상기 지령값의 적정값을 산출하는 적정값 산출부와,
   상기 적정값이 산출되면, 상기 제 1 지령값 출력부로부터 출력되는 상기 지령값을 상기 적정값으로 설정하는 제 1 설정부를 구비하고 있는 것을 특징으로 하는 자기 패턴 검출 장치.
2. 제 1 항에 있어서,
   전원 투입시 및 재기동시에, 상기 가산 신호의 출력 레벨을 조정함으로써 상기 보정 센서 출력 신호의 출력 레벨을 상기 목표 출력 레벨로 하는 제 2 가산 신호 조정부를 갖고,
   상기 제 1 가산 신호 조정부가 상기 보정 센서 출력 신호의 출력 레벨을 상기 목표 출력 레벨로 하는 처리 속도는, 상기 제 2 가산 신호 조정부가 상기 보정 센서 출력 신호의 출력 레벨을 상기 목표 출력 레벨로 하는 처리 속도보다 고속인 것을 특징으로 하는 자기 패턴 검출 장치.
3. 제 2 항에 있어서,
   상기 제 2 가산 신호 조정부는,
   상기 가산 신호의 출력 레벨을 조정하기 위한 디지털의 지령값을 상기 D/A 변환 회로에 출력하는 제 2 지령값 출력부와,
   상기 지령값의 상한값과 하한값 사이를 최초의 탐색 범위로 하여, 이분 탐색법에 준거하여 상기 제 2 지령값 출력부로부터 출력되는 상기 지령값을 변화시키는 처리 및 상기 보정 센서 출력 신호의 출력 레벨과 상기 목표 출력 레벨을 비교하는 처리를 이 차례대로 반복하고, 상기 보정 센서 출력 신호의 출력 레벨이 상기 목표 출력 레벨이 되었을 때의 상기 지령값을 상기 적정값으로서 취득하는 이분 탐색부와,
   상기 적정값이 취득되면, 상기 제 2 지령값 출력부로부터 출력되는 상기 지령값을 상기 적정값으로 유지하는 제 2 설정부를 구비하고 있는 것을 특징으로 하는 자기 패턴 검출 장치.
4. 제 2 항에 있어서,
   상기 제 2 가산 신호 조정부는,
   상기 가산 신호의 출력 레벨을 조정하기 위한 디지털의 지령값을 상기 D/A 변환 회로에 출력하는 제 2 지령값 출력부와,
   상기 제 2 지령값 출력부의 오프셋 지령값을 상한값으로 설정하고, 그러한 후에, 상기 보정 센서 출력 신호의 출력 레벨이 상기 목표 출력 레벨이 될 때까지, 상기 제 2 지령값 출력부로부터 출력되는 상기 지령값을 소정의 값만큼 감소시키는 처리 및 상기 보정 센서 출력 신호의 출력 레벨과 상기 목표 출력 레벨을 비교하는 처리를 이 차례대로 반복하거나, 또는 상기 제 2 지령값 출력부의 상기 오프셋 지령값을 하한값으로 설정하고, 그러한 후에, 상기 보정 센서 출력 신호의 출력 레벨이 상기 목표 출력 레벨이 될 때까지, 상기 제 2 지령값 출력부로부터 출력되는 상기 지령값을 소정의 값만큼 증가시키는 처리 및 상기 보정 센서 출력 신호의 출력 레벨과 상기 목표 출력 레벨을 비교하는 처리를 이 차례대로 반복하고, 상기 보정 센서 출력 신호의 출력 레벨이 상기 목표 출력 레벨이 되었을 때의 상기 지령값을 적정값으로서 취득하는 축차 탐색부와,
   상기 적정값이 취득되면, 상기 제 2 지령값 출력부로부터 출력되는 상기 지령값을 상기 적정값으로 유지하는 제 2 설정부를 구비하고 있는 것을 특징으로 하는 자기 패턴 검출 장치.
5. 제 2 항에 있어서,
   상기 자기 센서로서, 복수의 자기 센서를 구비하고 있고,
   상기 센서 출력 신호는, 당해 센서 출력 신호가 출력되는 상기 자기 센서가 상기 복수의 자기 센서 중에서 일정한 타이밍으로 순차적으로 전환되는 신호이고,
   상기 제 1 가산 신호 조정부 및 상기 제 2 가산 신호 조정부는, 상기 일정한 타이밍으로 상기 자기 센서가 전환될 때마다, 상기 가산 신호의 출력 레벨을 조정함으로써 상기 보정 센서 출력 신호의 출력 레벨을 상기 목표 출력 레벨로 설정하는 것을 특징으로 하는 자기 패턴 검출 장치.
6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
   상기 소정 매수는 1 장인 것을 특징으로 하는 자기 패턴 검출 장치.
7. 삭제

Images