KR101612346B1 - 클래드 소재 및 그의 제조방법, 방열 기판 - Google Patents

클래드 소재 및 그의 제조방법, 방열 기판 Download PDF

Info

Publication number
KR101612346B1
KR101612346B1 KR1020140059486A KR20140059486A KR101612346B1 KR 101612346 B1 KR101612346 B1 KR 101612346B1 KR 1020140059486 A KR1020140059486 A KR 1020140059486A KR 20140059486 A KR20140059486 A KR 20140059486A KR 101612346 B1 KR101612346 B1 KR 101612346B1
Authority
KR
South Korea
Prior art keywords
layer
clad material
alloy
thermal expansion
ceramic substrate
Prior art date
Application number
KR1020140059486A
Other languages
English (en)
Other versions
KR20150133312A (ko
Inventor
한기우
Original Assignee
(주)메탈라이프
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)메탈라이프 filed Critical (주)메탈라이프
Priority to KR1020140059486A priority Critical patent/KR101612346B1/ko
Publication of KR20150133312A publication Critical patent/KR20150133312A/ko
Application granted granted Critical
Publication of KR101612346B1 publication Critical patent/KR101612346B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 구리 또는 구리 합금으로 이루어지는 하나 이상의 제1층과 상기 제1층보다 열팽창계수가 작은 금속 또는 합금으로 이루어지는 하나 이상의 제2층이 교대로 적층되어 있는 클래드 소재 및 그 제조방법 그리고 상기 클래드 소재를 사용한 방열 기판에 관한 것으로서, 상기 클래드 소재는 제1층과 제2층이 합계 5층 이상 적층되고, 클래드 소재 전체에 대한 제2층의 체적비가 12~25%이다.

Description

클래드 소재 및 그의 제조방법, 방열 기판 {Cladding material and method for manufacturing the same, and heat sink using the cladding material}
본 발명은 반도체 소자를 실장하는 반도체 패키지에 사용되는 방열 기판 소재에 관한 것으로, 특히, 적층구조의 클래드 소재 및 그의 제조방법 그리고 이것을 사용한 방열 기판에 관한 것이다.
반도체 패키지에서 방열 기판은 반도체 소자 또는 세라믹 기판에 접합되어 반도체 소자에서 발생되는 열을 원활히 방출하도록 유도한다.
반도체 소자의 고출력화와 대용량화에 따라 발열량이 증대되고 있어, 반도체 소자의 성능을 유지하기 위해서 반도체 패키지용 방열 기판은 다양한 소재와 구조가 채용되고 있다.
예를 들면, Mo(W)-Cu 복합소재로서, 몰리브덴(Mo)나 텅스텐(W) 분말을 고온 소결하여 다공성의 소결체를 만들고, 이 소결체에 구리(Cu)를 주입시켜 만든 복합소재이나, Cu의 함량을 증가시키는데 한계가 있어 고출력·대용량의 반도체용 패키지에 사용하는데 제한이 따른다.
또한, Cu-Mo(MoCu)-Cu 클래드 소재로서, 일반적으로 Cu-Mo-Cu 소재는 CMC라고 부르고, Cu-MoCu-Cu 소재는 CPC라고 부르고 있다. 이러한 클래드 소재는 주로 열간압연으로 제작되고 있으며, 부피비율로 호칭되어 CMC111, CMC121, CPC141, CPC121, CPC111 등이 주로 사용되고 있다. Mo(W)-Cu 복합소재와 같이 Cu의 함량을 늘리는데 한계가 있어 고출력·대용량의 반도체용 패키지에 사용하는데 제한이 따른다.
또한, Cu-Mo-Cu-...-Cu 클래드 소재로서, 기존의 CMC나 CPC가 주로 3층으로 구성되어 있는 것에 비해, 5층 이상의 다층으로 Cu와 Mo를 적층한 소재로서, 슈퍼 CMC(Super CMC)라 부르고 있으며, 예를 들어 특허문헌 1에는 Mo 층을 2개 층 이상 포함하는 슈퍼 CMC 클래드 소재가 나타내어져 있다. Mo 층이 차지하는 체적비를 10% 이하로 낮게 함으로써 높은 열전도율 및 낮은 열팽창계수를 나타낸다고 한다. 그러나 이 또한 Mo의 함량이 낮아지면서 열팽창계수가 너무 커지는 문제가 있으며, CMC, CPC 소재와 같이 클래드 소재의 단점이라 할 수 있는 수직방향(두께방향)으로의 열전달 특성에 약점이 있다.
상기 반도체 패키지는 방열 기판이 반도체 소자의 하부에 위치하고 있으므로 수평방향(길이방향)으로의 열전달 특성보다 수직방향(두께방향)으로의 열전달 특성이 더 중요한 요소이다.
또한 방열 기판이 세라믹 기판에 접합되어 있으므로, 방열 기판과 세라믹 기판의 열팽창계수 차이에 의해 방열 기판과 세라믹 기판 사이에 열응력이 발생할 수 있다. 이와 같은 열응력에 의해 세라믹 기판에 균열(crack)이 발생하거나 방열 기판과 세라믹 기판의 접합 부위가 손상되어, 반도체 패키지의 신뢰성을 열화시키고 제품 수명을 단축시킬 수 있다.
따라서 방열 기판은, 세라믹 기판과 열팽창계수가 비슷하고 세라믹 기판과의 열팽창계수 차이에 의해 발생되는 열응력을 완화시킴으로써, 세라믹 기판과의 열 조합(thermal matching)이 우수해야 한다.
이에 상기한 문제들을 해결할 수 있는 방열 기판용 소재 및 그의 제조방법이 요구되고 있다.
공개특허 제10-2008-0063327호(2008.07.03. 공개)
본 발명은 세라믹 기판과 열팽창계수가 비슷한 클래드 소재 및 그의 제조방법 그리고 이것을 사용한 방열 기판을 제공한다.
또한 본 발명은 고출력·대용량의 반도체 소자에서 발생하는 열을 효율적으로 방열하면서 세라믹 기판의 열변형을 최소화하기 위한, 클래드 소재 및 그의 제조방법 그리고 이것을 사용한 방열 기판을 제공한다.
본 발명의 일 측면은, 구리 또는 구리 합금으로 이루어지는 하나 이상의 제1층과 상기 제1층보다 열팽창계수가 작은 금속 또는 합금으로 이루어지는 하나 이상의 제2층이 교대로 적층되어 있는 클래드 소재로서, 상기 제1층과 상기 제2층이 합계 5층 이상 적층되고, 상기 클래드 소재 전체에 대한 상기 제2층의 체적비가 12~25%인 클래드 소재를 제공한다.
상기 제2층은 몰리브덴, 몰리브덴 합금, 텅스텐, 텅스텐 합금, 코바(Kovar), 인바(Invar) 및 합금 42(Alloy 42)로부터 선택되는 적어도 하나로 이루어질 수 있다.
상기 몰리브덴 합금은 Cu 함량이 15~50 중량%인 Mo-Cu 합금으로 이루어질 수 있다.
상기 제2층은 0.05~0.20㎜의 두께로 형성될 수 있다.
상기 클래드 소재 전체에 대한 상기 제1층의 최외각 층의 두께비가 25~50%일 수 있다.
상기 클래드 소재는 수평방향으로 300~380 W/m·K, 수직방향으로 200~350 W/m·K 의 열전도율이 될 수 있다.
상기 클래드 소재는 25~800℃ 온도에서의 열팽창계수가 8~12 ppm/℃일 수 있다.
본 발명의 다른 측면은, 구리 또는 구리 합금으로 이루어지는 하나 이상의 제1층 및 상기 제1층보다 열팽창계수가 작은 금속 또는 합금으로 이루어지는 하나 이상의 제2층을 교대로 적층하여 온도와 압력을 가하여 일체화시키는 클래드 소재의 제조방법으로서, 상기 제1층 및 상기 제2층이 합계 5층 이상 적층되고, 상기 클래드 소재 전체에 대한 상기 제2층의 체적비가 12~25%인 클래드 소재의 제조방법을 제공한다.
상기 일체화시키는 수단은 열간 등압 압축(HIP; Hot isostatic pressing), 열간 압연(Hot rolling) 또는 핫 프레싱(hot pressing)일 수 있다.
상기 열간 등압 압축은 900~1050℃ 온도와 500~2000 bar 압력에서 수행될 수 있다.
상기 제2층은 몰리브덴, 몰리브덴 합금, 텅스텐, 텅스텐 합금, 코바(Kovar), 인바(Invar) 및 합금 42(Alloy 42)로부터 선택되는 적어도 하나로 이루어질 수 있다.
상기 몰리브덴 합금은 Cu 함량이 15~50 중량%인 Mo-Cu 합금으로 이루어질 수 있다.
상기 제2층은 0.05~0.20㎜의 두께로 형성될 수 있다.
상기 클래드 소재 전체에 대한 상기 제1층의 최외각 층의 두께비가 25~50%일 수 있다.
상기 클래드 소재는 수평방향으로 300~380 W/m·K, 수직방향으로 200~350 W/m·K 의 열전도율이 될 수 있다.
상기 클래드 소재는 25~800℃ 온도에서의 열팽창계수가 8~12 ppm/℃일 수 있다.
본 발명의 또 다른 측면은, 본 발명에 따른 클래드 소재를 포함하는 방열 기판을 제공한다.
본 발명의 또 다른 측면은, 본 발명에 따른 방열 기판, 중앙부에 캐비티가 형성되고 상기 방열 기판의 상부면에 형성되는 세라믹 기판, 및 상기 세라믹 기판의 상기 캐비티에 실장되는 반도체 소자를 포함하는 반도체 패키지를 제공한다.
본 발명에 따른 클래드 소재는 세라믹 기판과의 열 조합이 우수하여 반도체 소자용 패키지 제작 시 세라믹 기판의 균열 또는 파괴가 일어나지 않는 신뢰성 있는 패키지를 제작할 수 있으며, 본 발명에 따른 클래드 소재를 방열 기판 소재로 사용함으로써 고출력·대용량의 반도체 소자에서 발생하는 열을 효율적으로 방열하면서 소자의 열변형과 파괴를 최소화할 수 있다.
도 1은 세라믹 기판을 이용하는 반도체 패키지의 입체 구조.
도 2는 본 발명의 실시예에 따른 클래드 소재의 적층구조 및 개략 단면도.
도 3은 본 발명의 실시예에 따른 반도체 패키지를 나타내는 단면도.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다. 도면들 중 동일한 구성요소들은 가능한 어느 곳에서든지 동일한 부호로 표시한다. 또한 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.
도 1은 세라믹 기판을 이용하는 반도체 패키지(10)의 적층 구조를 나타내는 입체구조이다. 실리콘(Si), 질화갈륨(GaN), 갈륨비소(GaAs) 등의 소자(11)를 실장하는 반도체 패키지(10)는 반도체 소자(11), 반도체 소자(11)와 외부 전기 연결을 위한 패턴(15)을 갖는 세라믹 기판(12), 패턴(15)에 전기적 연결을 위해 연결된 리드프레임(14), 리드프레임(14)과 반도체 소자(11)를 전기적으로 연결하는 금(Au) 와이어(16), 및 반도체 소자(11)의 하부에 구비되는 방열 기판(13)으로 구성되며, 방열 기판(13)은 반도체 소자(11)의 동작에 의해 반도체 소자(11)로부터 발생하는 열을 방출한다.
본 발명의 실시예에 따른 클래드 소재는 세라믹 기판을 이용하는 반도체 패키지에 사용되는 방열 기판 소재로 사용될 수 있다.
도 2는 본 발명의 실시예에 따른 클래드 소재(20)의 단면도이다. 본 발명의 실시예에 따른 클래드 소재(20)는 하나 이상의 제1층(21)과 상기 제1층보다 열팽창계수가 작은 금속 또는 합금으로 이루어지는 하나 이상의 제2층(22)이 교대로 적층되어 있는 구조이며, 제1층(21)과 제2층(22)은 합계 5층 이상 적층될 수 있다.
제1층(21)은 반도체 소자에서 발생한 열을 전달하는 기능을 하고, 제2층(22)은 반도체 소자로부터 전달되는 열에 의한 열팽창을 억제하는 기능을 한다.
일반적으로 제2층(22)은 제1층(21)에 비해 열전도율이 낮기 때문에 제2층(22)의 체적비 즉, 두께가 지나치게 증가하면 클래드 소재(20)의 열저항이 증가하여 열전달 특성이 저하되므로 제2층(22)의 체적비를 최소화하는 것이 바람직하다. 그러나 제2층(22)의 체적비가 지나치게 낮아지면 열응력 및 열변형에 의해 세라믹 기판에 균열(crack)이 발생하거나 세라믹 기판과의 접합 부위가 손상되는 문제가 있다.
이에 따라, 본 발명자들은 높은 열전도율을 가지면서 열팽창계수가 낮은 클래드 소재를 제조하기 위한 연구를 행하던 중, 제2층(22)의 체적비를 일정 범위로 최적화함으로써 높은 열전도율 및 낮은 열팽창계수를 가지는 클래드 소재를 제조할 수 있다는 사실을 인지하고, 관련 실험을 통해 본 발명을 완성하게 되었다.
제1층(21)은 반도체 소자에서 발생한 열을 전달하므로 열전도율이 높은 소재로 이루어지는 것이 바람직하다. 이와 같은 소재로는 구리(Cu) 또는 Cu 합금이 바람직하다.
제2층(22)은 반도체 소자로부터 전달되는 열에 의한 열팽창을 억제하므로 열팽창 계수가 낮은 소재로 이루어지는 것이 바람직하다. 이와 같은 소재로는 몰리브덴 또는 몰리브덴 합금, 텅스텐 또는 텅스텐 합금, 코바(Kovar; Fe-29% Ni-17% Co 합금), 인바(Invar; Fe-36% Ni 합금), 합금 42(Alloy 42; Fe-42% Ni) 등에서 선택되는 적어도 하나가 사용될 수 있다. 몰리브덴 합금으로는 Mo-Cu 합금이 사용될 수 있고 특히 Cu의 함량이 15~50 중량%인 Mo-Cu 합금일 수 있다. 텅스텐 합금으로는 W-Cu 합금이 사용될 수 있다.
클래드 소재(20) 전체에 대한 제2층(22)의 체적비가 12~25%가 되도록 형성한다. 제2층(22)은 제1층(21)보다 열전도율이 낮고 열팽창계수가 작기 때문에, 제2층(22)의 체적비가 12% 미만이면 열변형에 의해 클래드 소재(20) 위에 접합되는 세라믹 기판에 균열이 발생하거나 세라믹 기판과의 접합 부위가 손상되고, 제2층(22)의 체적비가 25%를 초과하면 클래드 소재(20)의 열저항이 증가하여 열전달 특성이 저하된다.
제2층(22)의 층당 두께는 0.05~0.2㎜로 형성될 수 있다. 상기 제시한 범위보다 얇게 형성되면 열전달 특성은 좋아지나 열팽창계수가 너무 커져 세라믹과의 접합시 세라믹에 균열을 발생시키는 문제가 있고, 상기 제시한 범위보다 두껍게 형성되면 열전달 특성이 낮아지는 문제가 발생한다. 제2층(22)의 층당 두께는 이러한 문제들을 고려하여 상기 제시한 범위 내에서 적절하게 조절하여 형성하는 것이 좋다.
제1층(21)과 제2층(22)이 5층 이상 적층된 클래드 소재(20)는 전체 두께가 1.0~2.0㎜의 범위로 형성될 수 있다.
클래드 소재 전체에 대한 제1층(21)의 최외각 층의 두께비가 25% 이상이 되도록 형성한다. 최외각 제1층(21)의 두께비가 25% 미만이면 상대적으로 연질 소재인 제1층(21)이 열팽창과 열수축에 의해 생성되는 응력을 충분히 흡수하지 못하여 세라믹과의 접합시 세라믹에 균열을 발생시키는 문제가 있다. 최외각 제1층(21)의 두께비의 상한은 특별히 한정되지 않으며, 그 값이 클수록 접합된 세라믹의 균열을 방지하는데 유리하지만, 반도체 패키지에 요구되는 클래드 소재의 두께를 고려하면 50% 이하로 하는 것이 바람직하다.
이렇게 형성된 클래드 소재(20)는 25~800℃ 온도에서 8~12 ppm/℃의 열팽창계수를 갖는다. 세라믹 기판을 이용하는 반도체 패키지에서 일반적으로 알루미나 세라믹 기판이 사용되고 그 열팽창계수가 6-9 ppm/℃인 것을 감안할 때, 본 발명에 따른 클래드 소재(20)의 열팽창계수가 세라믹 기판의 열팽창계수와 매우 근접하게 구현된 것을 알 수 있다. 클래드 소재(20)는 그 열팽창계수가 세라믹 기판에 근접됨으로써 세라믹 기판의 열변형과 대략 동일하게 되어, 세라믹 기판의 균열 발생을 억제하고 세라믹 기판과의 접합 부위가 손상되지 않는다.
또한 클래드 소재(20)는 수평방향으로 300~380 W/m·K, 수직방향으로 200~350 W/m·K 이상의 우수한 열전도율을 갖는다. 따라서 고출력·대용량의 반도체 소자에서 발생하는 열을 효율적으로 방열하면서 반도체 소자를 안전하게 보호 할 수 있으며, 장기간의 작동을 가능하게 할 수 있다.
이하, 본 발명의 클래드 소재(20)의 제조방법에 대하여 설명한다.
먼저 소정 두께의 제1층(21)과 제1층보다 열팽창계수가 작은 금속 또는 합금으로 이루어지는 소정 두께의 제2층(22)을 준비한다. 제1층(21)과 제2층(22)은 이미 앞서 설명한 제1층(21)과 제2층(22) 소재가 적용되고, 클래드 소재 전체에 대한 상기 제2층의 체적비가 12~25%가 되도록 한다.
제1층(21)과 제2층(22)을 교대로 합계 5층 이상 적층하여 적층체를 형성한 다음, 불활성 기체 분위기 또는 진공 중에서 온도와 압력을 가하여 일체화된 적층체인 클래드 소재(20)를 제조한다. 클래드 소재(20)는 전체 두께가 1.0~2.0㎜의 범위로 형성될 수 있다.
상기 일체화시키는 수단으로는 열간 등압 압축(HIP; Hot isostatic pressing), 열간 압연(Hot rolling) 또는 핫 프레싱(hot pressing) 등 다양한 방법이 채용될 수 있다.
열간 등압 압축(HIP)은 900~1050℃의 온도 범위와 500~2000 bar의 압력 범위에서 수행될 수 있다. 온도와 압력을 상기 범위로 유지하는 것은 제1층(21)과 제2층(22)의 접합 불량을 방지하기 위한 것이다. 상기 제시한 범위보다 온도 및/또는 압력이 높으면 제1층(21) 소재인 구리 또는 구리합금이 용융되어 제1층(21)의 두께가 불균일하게 되는 문제가 있다.
이하, 본 발명의 클래드 소재(20)를 이용한 반도체 패키지에 대하여 설명한다.
도 3은 본 발명의 실시예에 따른 반도체 패키지를 나타내는 단면도이다.
도 3을 참조하면, 본 발명의 실시예에 따른 반도체 패키지(30)는, 방열 기판(33), 중앙부에 캐비티가 형성되고 상기 방열 기판의 상부면에 형성되는 세라믹 기판(32), 및 상기 세라믹 기판의 상기 캐비티에 실장되는 반도체 소자(31)를 포함한다.
방열 기판(33) 소재로는 이미 앞서 설명한 클래드 소재(20)가 적용된다.
세라믹 기판(32) 소재로는 산화알루미늄인 알루미나(Al2O3), 질화알루미늄(AlN) 또는 탄화규소(SiC) 등이 사용될 수 있다.
반도체 소자(31)로는 다양한 광소자 또는 전자소자가 사용될 수 있으며, 고출력·대용량화에 적합한 소자로 실리콘(Si), 질화갈륨(GaN), 갈륨비소(GaAs) 등의 소자가 사용될 수 있다.
(실시예)
이하, 실시예를 통하여 본 발명을 보다 구체적으로 설명하고자 한다. 다만, 하기의 실시예는 본 발명을 예시하여 보다 상세하게 설명하기 위한 것일 뿐, 본 발명의 권리범위를 한정하기 위한 것이 아니라는 점에 유의할 필요가 있다.
(1) Cu 제1층과 Mo 제2층이 교대로 적층된 클래드 소재를 제조하고, 그 위에 알루미나 기판을 접합하여 10×10 ㎜2 크기의 반도체 패키지를 제작하였다. Mo의 체적비 별로 각각 15개씩 제작하여, 신뢰성 시험인 열 사이클 시험(Thermal Cycle Test) 1300회를 실시하였다. 평가 결과를 표 1에 나타낸다.
No. 구분 두께
(㎜)		 Mo 체적비(%) LAYER 구조 제품
제작 수량 (ea)		 Thermal Cycle 1300회, PASS 수량
(ea)
Cu Mo Cu Mo Cu Mo Cu Mo Cu
1 S-CMC 1.5 6.7% 0.1 0.025 0.4 0.025 0.4 0.025 0.4 0.025 0.1 15 0
2 S-CMC 1.5 6.7% 0.5 0.025 0.1 0.025 0.2 0.025 0.1 0.025 0.5 15 0
3 S-CMC 1.52 7.9% 0.5 0.035 0.2 0.05 0.2 0.035 0.5 　 　 15 0
4 S-CMC 1.55 9.7% 0.5 0.075 0.4 0.075 0.5 　 　 　 　 15 0
5 S-CMC 1.55 9.7% 0.4 0.075 0.6 0.075 0.4 　 　 　 　 15 0
6 S-CMC 1.55 9.7% 0.3 0.075 0.8 0.075 0.3 　 　 　 　 15 0
7 S-CMC 1.5 13.3% 0.3 0.1 0.7 0.1 0.3 　 　 　 　 15 2
8 S-CMC 1.5 13.3% 0.4 0.1 0.5 0.1 0.4 　 　 　 　 15 8
9 S-CMC 1.45 17.2% 0.3 0.1 0.3 0.05 0.3 0.1 0.3 　 　 15 5
10 S-CMC 1.45 17.2% 0.4 0.1 0.2 0.05 0.2 0.1 0.4 　 　 15 15
11 S-CMC 1.5 18.0% 0.415 0.135 0.4 0.135 0.415 　 　 　 　 15 15
12 S-CMC 1.5 20.0% 0.2 0.1 0.4 0.1 0.4 0.1 0.2 　 　 15 5
13 S-CMC 1.5 20.0% 0.5 0.1 0.1 0.1 0.1 0.1 0.5 　 　 15 13
본 시험에 사용된 알루미나 세라믹 기판의 크기는 클래드 소재와 같은 외곽 크기인 10×10 ㎜2 이었으며, 두께는 0.5t(㎜) 이였으며, 열 사이클의 조건은 65 ~ +150℃ 이었다.
No. 1~6은, Mo의 체적비가 12% 미만인 6.7%, 7.9%, 9.7%의 Mo 함량을 갖는 클래드 소재를 사용한 패키지로서, 모두 알루미나에 균열(crack)이 발생하여 사용이 불가능한 상태이었다.
No. 7~13은, Mo의 체적비가 12% 이상인 클래드 소재를 사용한 패키지로서, 일부에서 열 사이클 시험에 견디는 것이 확인되었다.
(2) 표 1의 결과로부터 제2층(Mo 층)의 체적비 외에도 제1층(Cu 층)의 최외각 층 두께가 세라믹 기판의 균열 발생에 영향을 주는 것을 확인할 수 있었다.
제2층(Mo 층)의 체적비가 13.3%, 15%, 16.7%, 18.4%인 클래드 소재를 제조하고 이를 이용하여 실시예 (1)과 같은 10×10 ㎜2 크기의 반도체 패키지를 제작하여, 신뢰성 시험인 열 사이클 시험(Thermal Cycle Test) 1300회를 실시하였다. 평가 결과를 표 2에 나타낸다.
No. 구분 두께
(㎜)		 Mo 체적비
(%)		 최외각
Cu 두께비
(%)		 LAYER(적층) 구조 제품
제작 수량 (ea)		 Thermal Cycle
1300회, PASS 수량
(ea)
Cu Mo Cu Mo Cu Mo Cu
14 S-CMC 1.5 13.3% 40.0 0.6 0.1 0.1 0.1 0.6 　 　 10 10
15 S-CMC 1.5 13.3% 36.7 0.55 0.1 0.2 0.1 0.55 　 　 10 10
16 S-CMC 1.5 13.3% 40.0 0.6 0.1 0.1 0.1 0.6 　 　 10 10
17 S-CMC 1.5 13.3% 36.7 0.55 0.1 0.2 0.1 0.55 　 　 10 10
18 S-CMC 1.5 15.0% 35.8 0.5375 0.075 0.1 0.075 0.1 0.075 0.5375 10 10
19 S-CMC 1.5 15.0% 29.2 0.4375 0.075 0.2 0.075 0.2 0.075 0.4375 10 10
20 S-CMC 1.5 16.7% 38.3 0.575 0.125 0.1 0.125 0.575 　 　 10 10
21 S-CMC 1.5 16.7% 35.0 0.525 0.125 0.2 0.125 0.525 　 　 10 10
22 S-CMC 1.5 16.7% 35.0 0.525 0.05 0.1 0.15 0.1 0.05 0.525 10 10
23 S-CMC 1.5 16.7% 35.0 0.525 0.075 0.1 0.1 0.1 0.075 0.525 10 10
24 S-CMC 1.5 16.7% 28.3 0.425 0.075 0.2 0.1 0.2 0.075 0.425 10 10
25 S-CMC 1.5 18.4% 34.1 0.51 0.1 0.1 0.075 0.1 0.1 0.51 10 10
26 S-CMC 1.5 18.4% 27.4 0.41 0.1 0.2 0.075 0.2 0.1 0.41 10 10
시험 결과 제1층(Cu 층)의 최외각 층이 클래드 소재 전체 두께의 25% 이상일 때 알루미나 세라믹 기판에 균열이 발생하지 않았다. 이는 연질인 구리가 열팽창과 열수축시 응력을 흡수하기 때문인 것으로 파악된다.
본 발명은 위에서 설명한 실시예들에 제한되는 것은 아니다. 따라서 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다.
10, 30: 반도체 패키지 11, 31: 반도체 소자
12, 32: 세라믹 기판 13, 33: 방열 기판
14, 34: 리드프레임 15, 35: 도전 패턴
16, 36: 금 와이어
20: 클래드 소재 21: 제1층
22: 제2층

Claims (12)

  1. 구리 또는 구리 합금으로 이루어지는 하나 이상의 제1층과 상기 제1층보다 열팽창계수가 작은 금속 또는 합금으로 이루어지는 하나 이상의 제2층이 교대로 적층되어 있는 클래드 소재로서,
    상기 제1층과 상기 제2층이 합계 5층 이상 적층되고
    상기 클래드 소재 전체에 대한 상기 제2층의 체적비가 12~25%이고, 상기 클래드 소재 전체에 대한 상기 제1층의 최외각 층의 두께비가 25~50%이며,
    상기 제2층은 몰리브덴, 몰리브덴 합금, 텅스텐, 텅스텐 합금, 코바(Kovar), 인바(Invar) 및 합금 42(Alloy 42)로부터 선택되는 적어도 하나로 이루어지는 클래드 소재.
  2. 삭제
  3. 제1항에 있어서, 상기 몰리브덴 합금은 Cu 함량이 15~50 중량%인 Mo-Cu 합금인 클래드 소재.
  4. 제1항에 있어서, 상기 제2층의 두께가 0.05~0.2㎜인 클래드 소재.
  5. 삭제
  6. 제1항에 있어서, 열전도율이 수평방향으로 300~380 W/m·K, 수직방향으로 200~350 W/m·K 인 클래드 소재.
  7. 제1항에 있어서, 25~800℃ 온도에서의 열팽창계수가 8~12 ppm/℃인 클래드 소재.
  8. 구리 또는 구리 합금으로 이루어지는 하나 이상의 제1층 및 상기 제1층보다 열팽창계수가 작은 금속 또는 합금으로 이루어지는 하나 이상의 제2층을 교대로 적층하여 온도와 압력을 가하여 일체화시키는 클래드 소재의 제조방법으로서,
    상기 제1층 및 상기 제2층이 합계 5층 이상 적층되고, 상기 클래드 소재 전체에 대한 상기 제2층의 체적비가 12~25%이고, 상기 클래드 소재 전체에 대한 상기 제1층의 최외각 층의 두께비가 25~50%이며,
    상기 제2층은 몰리브덴, 몰리브덴 합금, 텅스텐, 텅스텐 합금, 코바(Kovar), 인바(Invar) 및 합금 42(Alloy 42)로부터 선택되는 적어도 하나로 이루어지는 클래드 소재의 제조방법.
  9. 제8항에 있어서, 상기 일체화시키는 수단은 열간 등압 압축(HIP; Hot isostatic pressing), 열간 압연(Hot rolling) 또는 핫 프레싱(hot pressing)인 클래드 소재의 제조방법.
  10. 제9항에 있어서, 상기 열간 등압 압축(HIP)은 900~1050℃ 온도와 500~2000 bar 압력에서 수행되는 클래드 소재의 제조방법.
  11. 제1항, 제3항, 제4항, 제6항 및 제7항 중 어느 한 항의 클래드 소재를 포함하는 방열기판.
  12. 제11항의 방열 기판;
    중앙부에 캐비티가 형성되고 상기 방열 기판의 상부면에 형성되는 세라믹 기판; 및
    상기 세라믹 기판의 상기 캐비티에 실장되는 반도체 소자를 포함하는 반도체 패키지.
KR1020140059486A 2014-05-19 2014-05-19 클래드 소재 및 그의 제조방법, 방열 기판 KR101612346B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140059486A KR101612346B1 (ko) 2014-05-19 2014-05-19 클래드 소재 및 그의 제조방법, 방열 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140059486A KR101612346B1 (ko) 2014-05-19 2014-05-19 클래드 소재 및 그의 제조방법, 방열 기판

Publications (2)

Publication Number Publication Date
KR20150133312A KR20150133312A (ko) 2015-11-30
KR101612346B1 true KR101612346B1 (ko) 2016-04-15

Family

ID=54867797

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140059486A KR101612346B1 (ko) 2014-05-19 2014-05-19 클래드 소재 및 그의 제조방법, 방열 기판

Country Status (1)

Country Link
KR (1) KR101612346B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180086629A (ko) 2017-01-23 2018-08-01 (주)메탈라이프 텅스텐-구리 클래드 합금의 제조방법 및 이를 이용한 클래드 합금
KR102341058B1 (ko) 2021-08-23 2021-12-20 알에프머트리얼즈 주식회사 니켈 확산층을 포함하는 방열 소재 및 이의 제조방법
KR102367549B1 (ko) 2021-12-14 2022-02-25 알에프머트리얼즈 주식회사 수직 그물망 구조를 갖는 클래드 방열 기판 및 이의 제조 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102496718B1 (ko) * 2016-03-08 2023-02-07 주식회사 아모센스 복층구조를 가지는 금속기판 및 그 제조방법
JP6233677B1 (ja) * 2016-08-31 2017-11-22 Jfe精密株式会社 放熱板及びその製造方法
US20180328677A1 (en) * 2016-09-06 2018-11-15 The Goodsystem Corp. Heat-dissipating plate for high-power element
KR101949694B1 (ko) 2017-02-22 2019-02-19 주식회사 더굿시스템 방열판재
KR20200108599A (ko) * 2019-03-11 2020-09-21 주식회사 더굿시스템 방열판재
WO2020184773A1 (ko) * 2019-03-11 2020-09-17 주식회사 더굿시스템 방열판재

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056148A (ja) * 2008-08-26 2010-03-11 Fj Composite:Kk クラッド材、クラッド材を用いた放熱基板
WO2013038964A1 (ja) 2011-09-13 2013-03-21 電気化学工業株式会社 Ｌｅｄ発光素子保持基板用クラッド材及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056148A (ja) * 2008-08-26 2010-03-11 Fj Composite:Kk クラッド材、クラッド材を用いた放熱基板
WO2013038964A1 (ja) 2011-09-13 2013-03-21 電気化学工業株式会社 Ｌｅｄ発光素子保持基板用クラッド材及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180086629A (ko) 2017-01-23 2018-08-01 (주)메탈라이프 텅스텐-구리 클래드 합금의 제조방법 및 이를 이용한 클래드 합금
KR102341058B1 (ko) 2021-08-23 2021-12-20 알에프머트리얼즈 주식회사 니켈 확산층을 포함하는 방열 소재 및 이의 제조방법
KR102367549B1 (ko) 2021-12-14 2022-02-25 알에프머트리얼즈 주식회사 수직 그물망 구조를 갖는 클래드 방열 기판 및 이의 제조 방법

Also Published As

Publication number Publication date
KR20150133312A (ko) 2015-11-30

Similar Documents

Publication Publication Date Title
KR101612346B1 (ko) 클래드 소재 및 그의 제조방법, 방열 기판
JP4969738B2 (ja) セラミックス回路基板およびそれを用いた半導体モジュール
US20210193546A1 (en) Packaging of a semiconductor device with dual sealing materials
KR20170003996A (ko) 일체형 다이아몬드 열 스프레더를 갖는 전자 장치 컴포넌트
CN102574361B (zh) 层合材料及其制造方法
EP3358615B1 (en) Silicon nitride circuit board and semiconductor module using same
JP2015177182A (ja) パワーモジュール
JP2018026417A (ja) 電力用半導体装置
WO2022213013A1 (en) Double-side cooled power modules with sintered-silver interposers
JPWO2009119438A1 (ja) 絶縁基板およびその製造方法
EP3716322A1 (en) Power semiconductor module package and manufacturing method of same
KR101535438B1 (ko) 클래드 소재 및 그의 제조방법, 방열 기판
WO2021040030A1 (ja) 放熱板、半導体パッケージ及び半導体モジュール
JP6759784B2 (ja) 半導体モジュール
JP4227610B2 (ja) 放熱基体の製造方法
JPH0769750A (ja) セラミック接合構造体
KR20180103097A (ko) 회로 캐리어를 제조하는 방법, 회로 캐리어, 반도체 모듈을 제조하는 방법, 및 반도체 모듈
JP6259625B2 (ja) 絶縁基板と冷却器の接合構造体、その製造方法、パワー半導体モジュール、及びその製造方法
KR20200135378A (ko) 전자 부품 실장 모듈
JP2013179249A (ja) 電子部品搭載用基板
JPH07335792A (ja) 半導体素子搭載用パッケージ
US10410959B2 (en) Lead package and method for minimizing deflection in microelectronic packaging
KR102263934B1 (ko) 방열판재
KR102671539B1 (ko) 전자 부품 모듈, 및 질화규소 회로 기판
KR102564818B1 (ko) 파워모듈 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190124

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200205

Year of fee payment: 5