KR101604014B1 - 마스터 및 슬레이브 할당을 제거하는 독자적인 다중 장치 이벤트 동기화 및 시컨싱 기술 - Google Patents

마스터 및 슬레이브 할당을 제거하는 독자적인 다중 장치 이벤트 동기화 및 시컨싱 기술 Download PDF

Info

Publication number
KR101604014B1
KR101604014B1 KR1020117017881A KR20117017881A KR101604014B1 KR 101604014 B1 KR101604014 B1 KR 101604014B1 KR 1020117017881 A KR1020117017881 A KR 1020117017881A KR 20117017881 A KR20117017881 A KR 20117017881A KR 101604014 B1 KR101604014 B1 KR 101604014B1
Authority
KR
South Korea
Prior art keywords
tpclk
events
signal
event
sequencing
Prior art date
Application number
KR1020117017881A
Other languages
English (en)
Other versions
KR20110110283A (ko
Inventor
로버트 피. 저길위츠
로져 에이. 젬키
Original Assignee
리니어 테크놀러지 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 리니어 테크놀러지 코포레이션 filed Critical 리니어 테크놀러지 코포레이션
Publication of KR20110110283A publication Critical patent/KR20110110283A/ko
Application granted granted Critical
Publication of KR101604014B1 publication Critical patent/KR101604014B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Programmable Controllers (AREA)

Abstract

이벤트 동기화 장치 및 방법이 제공된다. 시간상 스케쥴링된 순서로 수행되어야 할 복수의 이벤트를 갖는 하나 이상의 장치는 단일의 공유된 시간 위치 클록(TPCLK)에 접속된다. 하나 이상의 장치에 연결되고 스케쥴링된 순서에 따라 공유된 TPCLK의 하이 및 로우 상태의 타이밍을 제어하도록 구성된 하나 이상의 시컨싱 컨트롤러가 있다. 스케쥴링된 순서로의 복수의 이벤트 사이의 동기화는 상기 공유 TPCLK의 하이 및 로우 상태에 기초하여 달성되고, 스케쥴링된 순서로의 복수의 이벤트 사이의 이러한 동기화는 마스터 장치 및 슬레이브 장치의 존재 없이 동작된다.

Description

마스터 및 슬레이브 할당을 제거하는 독자적인 다중 장치 이벤트 동기화 및 시컨싱 기술{AUTONOMOUS MULTI-DEVICE EVENT SYNCHRONIZATION AND SEQUENCING TECHNIQUE ELIMINATING MASTER AND SLAVE ASSIGNMENTS}
본 발명은 전문이 본 명세서에 편입되는 2008년 12월 31일 출원된 가특허출원 No. 61/141,777의 우선권을 주장한다.
본 발명은 이벤트 동기화 방법 및 시스템에 관한 것이다. 더욱 상세하게는 본 발명은 마스터 장치 및 슬레이브 장치를 지정하지 않는 이벤트 동기화 방법 및 시스템과, 이를 포함하는 시스템에 관한 것이다.
많은 전자 시스템은 설계된 기능을 달성하기 위하여 다중 전원을 필요로 한다. 종종, 이러한 전원은 전원이 공급된 장치에 대한 손상을 방지하기 위하여 특정한 시간 관계(시컨싱(sequencing))로 특정 순서로 턴온 및 턴오프되어야 한다. 가끔, 시컨싱 이벤트는 물리적으로 상이한 위치에 배치되는 여러 전자 회로 또는 서브-어셈블리에 관계가 있다. 이를 감안할 때, 여러 장치들 중에서 시컨싱을 수행하기 위하여 시컨싱될 전자 회로 사이의 전기 통신 수단은 적합한 방법으로 발생하여야 한다는 것이 일반적으로 이해된다. 따라서, 여러 장치 사이에서 여러 이벤트를 비용 효율적인 방법으로 동기화하는 것이 바람직하다.
통상적으로, 시컨싱 시스템용으로 개발된 접근 방식은 마스터 장치와 적어도 하나의 슬레이브 장치를 포함한다. 마스터 장치 및 슬레이브 장치는 단일 시컨싱 신호에 응답한다. 마스터 장치는 시컨싱된 이벤트 사이의 타이밍을 제어한다. 시컨싱된 이벤트의 지속 시간은 이벤트 완료 신호에 응답하는 마스터 또는 슬레이브 장치에 의해 제어된다. 각 장치에 있는 카운터는 각 시컨스 위치를 계속 추적한다. 종종, 이네이블(enable) 또는 디스에이블(disable) 신호가 임의의 시컨스 위치에서 시컨싱된 이벤트에 대하여 생성될 수 있다. 여러 개의 시컨싱된 이벤트는 임의의 시컨스 위치에서 발생할 수 있다. 시컨싱 동작의 종료를 제어하는 것은 마스터 장치이고, 일반적으로 이는 시컨스 위치 카운터에 의해 허용된 이벤트의 최대 개수가 언제 실현되었는지 제어함으로써 수행된다.
이러한 종래 방법도 단일 노드를 사용하지만, 이는 마스터 장치와 슬레이브 장치 지정을 필요로 한다. 마스터 및 슬레이브 특성의 이러한 지정은 마스터 및 슬레이브 기능을 구현하는 추가 회로가 존재하여야만 한다는 것을 의미한다. 추가 회로는 복잡성을 더하며, 물리적 자원을 소모한다. 또한, 종래의 방법은 잠재적인 경직된 개수의 시컨싱 위치를 필요로 한다. 즉, 일부 위치가 임의의 스케쥴링된 이벤트에 대응하지 않을 때에도, 시컨싱 동작은 고정된 개수의 위치를 통과하여야만 한다. 예를 들어, 종래 기술의 해결 방안을 이용하는 시스템에서, N개의 사용가능한 시컨스 위치가 있다면, 단일 와이어 통신은 턴온 페이즈(turn-on phase) 동안의 N 상태와 턴오프 페이즈(turn-off phase) 동안의 N 상태로, 모든 N 상태가 필요한지 여부에 관계 없이, 토글될 것이다. 즉, 마지막 몇 개 위치가 스케쥴링된 임의의 이벤트를 실제로 가지지 않는다면, 이벤트가 더 이상 없을 때 시컨싱 동작을 완료하지 않고, 종래의 해결 방안은 동작을 종료하기 전에 모든 위치를 돌아야 한다. 이것은 또 다른 자원 낭비를 가져오며, 마지막 시컨싱된 이벤트와 "정상 상태(steady-state)" 동작 사이의 대기 시간을 야기한다. 따라서, 더욱 비용 효율적이고 자기 조직적인 시컨싱 시스템이 요구된다.
본 발명의 일 실시예에서, 시간상 스케쥴링된 순서대로 수행되어야 할 복수의 이벤트를 가지며 단일의 공유된 시간 위치 클록(TPCLK)에 접속된 하나 이상의 장치와, 하나 이상의 장치에 연결되고 스케쥴링된 순서에 따라 공유된 TPCLK의 하이 및 로우 상태의 타이밍을 제어하도록 구성된 하나 이상의 시컨싱 컨트롤러를 포함하고, 스케쥴링된 순서로의 복수의 이벤트 사이의 동기화는 공유된 TPCLK의 하이 및 로우 상태에 기초하여 달성되고, 스케쥴링된 순서로의 복수의 이벤트 사이의 동기화는 마스터 장치 및 슬레이브 장치의 존재 없이 동작되는, 이벤트 동기화 시스템, 방법 및 기계 판독 가능한 매체가 제공된다.
여기에서 청구되고 그리고/또는 설명된 본 발명은 예시적인 실시예들을 이용하여 더 설명된다. 이러한 예시적인 실시예들은 도면을 참조하여 상세히 설명된다. 이 실시예들은 비한정적인 예시적인 실시예이며, 여러 도면을 통하여 유사한 도면 부호는 유사한 구조를 나타낸다:
도 1은 본 발명의 일 실시예에 따른 상이한 장치 사이에서의 이벤트 동기화를 위한 예시적인 하이 레벨 시스템 블록을 도시한다;
도 2a는 본 발명의 일 실시예에 따른 예시적인 시컨싱 업(sequencing up) 동작의 타이밍도를 도시한다;
도 2b는 본 발명의 일 실시예에 따른 예시적인 시컨싱 다운(sequencing down) 동작의 타이밍도를 도시한다;
도 3은 본 발명의 일 실시예에 따른 시컨싱 컨트롤러의 예시적인 구현예를 도시한다;
도 4a는 본 발명의 일 실시예에 따른 상이한 신호 사이의 관계를 나타내는 타이밍도를 도시한다;
도 4b는 본 발명의 일 실시예에 따른 TPCLK 제어 유닛의 예시적인 구현예를 도시한다;
도 5는 본 발명의 일 실시예에 따른 시간 위치 클록 제어 유닛에서의 신호의 타이밍도를 도시한다;
도 6은 본 발명의 일 실시예에 따른 시컨싱 컨트롤러의 다른 예시적인 구현예를 도시한다;
도 7은 본 발명의 일 실시예에 따른 상이한 신호에 대한 타이밍도를 도시한다;
도 8a는 본 발명의 일 실시예에 따른 하나의 장치의 자기 종료(self-termination) 과정에 관련된 타이밍도를 도시한다; 그리고,
도 8b는 본 발명의 일 실시예에 따른 2개의 장치의 자기 종료 과정에 관련된 타이밍도를 도시한다.
본 발명은 복수의 장치 사이에서의 이벤트 동기화를 위한 시컨싱 제어 방법을 개시한다. 구체적으로는, 본 발명은 종래의 마스터 장치 및 슬레이브 장치 지정이 없는 단지 하나의 노드 또는 단일 와이어를 이용하는 시컨싱 방법 및 시스템을 설명한다. 또한, 개시된 방법 및 시스템은 모든 턴온 이벤트 또는 턴오프 이벤트 획득되기만 하면 스스로 시작하고(self-actuating) 스스로 종료(self-terminating)하는 시컨싱 접근 방법을 제공하여, "시작" 및/또는 "정지" 신호"에 대한 필요성을 제거한다. 이는 임의의 개수의 시컨스 위치에서 이네이블/디스에이블 신호의 제어를 허용한다.
본 개시 내용은 신규의 단일 와이어 시컨싱 시스템 및 프로토콜을 제안한다. 단일 와이어(node)는 이벤트 동기화를 필요로 하는 모든 장치에 연결된다. 단일 와이어에서의 전기 활동(electrical activity)은 전자 클록의 전기 활동을 닮는다. 따라서, 설명을 용이하게 하기 위하여, 단일 와이어에서의 전기 활동은 아래의 설명에서 "시간 위치 클록(Time Position Clock)" 또는 "TPCLK"라 한다. 예시된 실시예에서, TPCLK 신호가 로우(low)인 경우는 인덱스된 시간 위치를 정의한다. 또한, TPCLK의 하강 에지는 이벤트에 대한 시작 위치를 정의하고, TPCLK의 상승 에지는 이벤트의 완료를 정의한다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 이해하는 바와 같이, 이러한 정의는 한정적이라기보다는 단지 예시적인 것이다.
여기에서 설명된 시컨싱 동작은 장치 전원의 인가에 따른 시컨싱 이벤트의 자기 시작(self-actuation)을 제공한다. 전원이 모든 장치에 동시에 인가될 수 있지만, 상이한 장치가 구성의 배치 및 안정화를 위하여 상이한 시간 구간을 필요로 할 수 있다. 본 발명은 모든 장치가 시컨싱 과정에 참여할 준비가 될 때까지 고정 상태에서 단일 통신 노드를 유지하는 수단을 개시한다.
본 발명의 스스로 종료하는 능력 때문에, 모든 N개의 사용가능한 시간 위치 중에서 단지 M개의 시컨스 위치에서만 스케쥴링된 이벤트가 있을 때(여기서, N>M), 여기에서 개시된 바와 같은 시컨싱 방식은 M 이벤트 후에 (모든 N개의 시간 위치를 통과할 필요가 없이) 스스로 종료할 수 있다. 이것은 턴온 또는 턴오프 이벤트의 완료와 단일 와이어 통신의 종료 사이의 임의의 잠재적인 대기 시간을 제거한다(종료 기술의 해결 방안에서는 이러한 대기 시간이 존재한다). 이러한 대기 시간이 되거되어, 모든 턴온 또는 턴오프 이벤트의 종료로부터 정상 상태 동작까지의 전이는 즉각적이다.
마스터 및 슬레이브 구성이 없는 단일 와이어 해결 방안 때문에, 마스터/슬레이브 기능을 만족하기 위한 추가 회로가 요구되지 않어, 복잡성을 감소시키고, 이에 따라 품질을 희생시키지 않으면서 이벤트 동기화를 구현하기 위한 물리적인 면적을 덜 필요로 한다.
도 1은 본 발명의 일 실시예에 따른 상이한 장치 사이의 이벤트 동기화를 위한 하이 레벨 시스템 블록도(100)를 도시한다. 시스템(100)은 시스템 컨트롤러(110), 여기에서 설명된 본 발명을 통해 동기화되어야 하는 복수의 세트의 동기화될 스케쥴링된 이벤트(150, 160, ..., 170), 및 동기화될 스케쥴링된 모든 이벤트 사이의 시컨싱 동작을 제어하는 복수의 시컨싱 컨트롤러(120, 130, ..., 140)를 포함한다. 예시적인 스케쥴링된 이벤트는 전원 턴온 및 턴오프를 포함한다. 이 경우에, 시컨싱 컨트롤러로부터의 시컨싱 제어는 전원의 순서가 바른 턴온 및 턴오프에 관한 것이다. 다음의 논의에서, 전원이 본 발명을 설명하는데 사용된다. 그러나, 전원과 연계하여 개시되지만, 여기에서 설명되는 시컨싱 방법은 전원에 한정되지 않으며, 시컨싱 제어를 필요로 하는 임의의 애플리케이션에 적용될 수 있다.
시스템 컨트롤러(110)는 시스템(100)의 온 및 오프 상태를 제어한다. 이러한 제어 신호(On/Off)는 시스템의 온 및 오프 상태를 제어하기 위하여 복수의 시컨싱 컨트롤러에 전송된다. 모든 시컨싱 컨트롤러를 연결하는 다른 신호는 시컨싱 컨트롤러의 입력 및 출력 모두로서 기능하는 시간 위치 클록(time pisition clock) 또는 TPCLK이다.
시스템(100)이 초기에 전원이 온 될 때, TPCLK에 연결된 모든 장치는 TPCLK 신호를 로우로 풀링(pull)한다. 장치의 해당하는 전원-온-리셋 페이즈가 완료되면, TPCLK는 프리셋(preset) 시간 동안 하이로 풀링되게 허용된다. 내부적으로, TPCLK에 연결된 모든 장치는, TPCLK가 제1 시간 위치를 정의하기 위하여 로우로 풀링되게 허용되는 하이 조건을 감지한다. 일부 실시예에서, 하이 조건을 감지하는 제1 장치는 제1 시간 위치를 표시하기 위하여 TPCLK의 풀다운을 개시하는 제1 장치이다. 일반적으로, 이러한 표시된 제1 위치는 시컨싱 동작을 시작한다.
시컨싱 동작에서, 제1 시간 위치에 스케쥴링된 시컨싱 이벤트를 갖는 장치는 최소 시간량 동안 TPCLK를 로우로 풀링한다. 이러한 최소 시간량은 시스템에서 구성될 수 있다. 한편, 조금 나중의 시간 위치에 대하여 스케쥴링된 시컨싱 이벤트를 갖는 장치도 동일한 최소 시간량 동안 TPCLK를 로우로 풀링한다. 각 시간 위치에서, 그 시간 위치에 스케률링된 이벤트(들)를 갖는 각 장치가 스케줄링된 이벤트(들)를 완료할 때까지, 각 TPCLK는 로우로 유지된다. 완료하기에 가장 긴 시간량을 필요로 하는 이벤트는 이에 따라 TPCLK 로우 시간을 연장한다. 따라서, TPCLK에 연결하는 어떠한 장치도 특정 시간 위치에 대하여 스케쥴링된 시컨싱 이벤트를 갖지 않는다면, TPCLK는 최소 시간량 동안만 로우로 풀링될 것이다. 이 경우에, 최소 시간량 후에 TPCLK가 모든 장치에 의해 릴리즈되면, TPCLK는 다시 하이로 되고, 과정은 반복한다.
TPCLK 프로토콜에 따라, 여기에서 설명되는 바와 같이, 장치가 자신의 시컨싱 이벤트를 완료한 때, 장치는 TPCLK를 릴리즈한다. 즉, 더 이상 TPCLK를 풀다운하지 않는다. 즉, 모든 장치가 자신의 시컨싱 이벤트를 완료하면, TPCLK는 더이상 풀다운되지 않는다. 시컨싱 컨트롤러(120, 130, ..., 140)는 TPCLK가 비정상적으로 긴 풀업 상태를 가지는 상태를 감지할 수 있다. 이것이 발생하면, TPCLK는 리셋되고, 다음 시컨싱 과정을 대기한다.
도 2a는 본 발명의 일 실시예에 따른 예시적인 시컨싱 업 동작의 타이밍도를 도시한다. 3개의 장치의 전원의 제어를 갖는 타이밍도가 도시되지만, 본 발명은 장치의 특성 개수에 한정되지 않으며, 임의의 개수의 전원에 확장될 수 있다. 또한, 여기에서 논의되는 바와 같이, 예시가 소정의 신호 극성으로 도시되지만, 반전된 신호 극성을 갖는 작업예가 유사하게 고안될 수 있다.
도 2a에 도시된 예시에서, 시간 라인을 따라 제공된 복수의 신호가 있다. 예를 들어, On/Off 신호(200), TPCLK 신호(205), 제1/제2/제3 장치용 이네이블 신호(210, 220, 230), 및 제1/제2/제3 장치용 전원 신호(215, 225, 235)가 있다. 논의는 TPCLK 신호를 따라 표시된 상이한 시간 구간, 예를 들어, (1), (2), ..., (9)의 순서로 제공된다. 아래에서, 이러한 표시된 시간 구간의 각각에서의 신호 상태가 논의된다.
시간 구간 (1)에서, 모두 연결된 3개의 시컨스 컨트롤러를 포함하는 시스템동시에 전원이 공급된다. 전원이 공급된 후, TPCLK 신호(205)는 로우로 풀링된다. 이것은 모든 시컨싱 컨트롤러가 논리적으로 안정된 방법으로 구성되고 동작하도록 충분히 길게 설정된 이른바 POR(power-on-reset) 구간이다. 일부 실시예에서, 선택적인 On/Off 신호(200)가 제공된다. On/Off 신호(200)가 ON 상태에 있고 연결된 모든 시컨싱 컨트롤러가 자신의 POR을 완료한 때, TPCLK 신호(205)가 릴리즈된다. 즉, 더 이상 풀다운되거나 풀업되지 않는다. 구현예에서, 풀업 동작은 내부 전류원 또는 저항에 기초하여 획득될 수 있으며, 이는 도 3을 참조하여 논의될 것이다. TPCLK가 하이로 풀링되면, 여기에 연결된 시컨싱 컨트롤러는 상태를 감지하고, 예를 들어 TPCLK의 상승 에지에서 클로킹(clock)하기 시작하고, 시간 위치 1(TP1)로 진행한다. 일부 실시예에서, On/Off 신호(200)는 제공되지 않을 수 있다. On/Off 신호가 없어도, 시컨스-업 과정은 스스로 시작할 수 있다는 것이 주목된다.
시간 구간 (2)에서, TPCLK는 짧은 구간(TTPCLK ( HI )) 동안 하이를 유지한다. 하이 구간은 시컨싱 컨트롤러 모두 TPCLK에서 풀업 상태를 감지하기에 충분한 시간을 갖도록 충분히 길게 설정된다.
시간 구간 (3)에서, 시간 위치 1 또는 TP1에서 전원을 이네이블하도록 스케쥴링된 시컨싱 컨트롤러는 TPCLK를 로우로 풀링한다. 동시에, 장래의 시간 위치에서 전원이 이네이블하도록 스케쥴링된 시컨싱 컨트롤러도 TPCLK를 로우로 풀링하지만 최소 풀다운 시간에 대응하는 짧은 구간, 예를 들어 TTPCLK ( LO ) 동안만이다. 일반적으로, TTPCLK( LO )는 모든 시컨싱 컨트롤러가 풀다운 조건을 감지하기에 충분한 시간을 갖도록 충분히 길게 설정된다. 일부 실시예에서, 이네이블을 위하여 스케쥴링된 전원의 개시는 TPCLK가 로우로 풀링된 후의 TON _ DELAY와 동일한 프로그래밍가능한 시간 구간만큼 지연될 수 있다. 도시된 바와 같이, 제1 전원 이네이블 신호(이네이블 1)(210)은 TPCLK가 로우로 풀링된 후에 짧은 시간(TON _ DELAY1>0) 동안 발생한다.
전원이 이네이블되면, 전원은 램프업(ramp up)하기 시작한다. 보통 성공적인 전원 램프업으로 고려되는 임계값으로 전원이 램프업하는 것은 소정의 시간이 걸린다. 이는 전원 1이 시간 구간 내에서 소정의 레벨로 램프업하는 도 2a에 도시된다. 전원이 허용가능한 레벨로 성공적으로 램프업하는 것을 보장하기 위하여, 내부 전원양호(power-good) 타이머(카운터)가 배치될 수 있다. 이것은 이네이블된 전원이 전원양호 카운터가 해당 전원에 대한 프로그래밍가능한 시간 한계를 초과하기 전에 프로그래밍가능한 전압 임계값에 도달하여야 하는 테스트에 대응할 수 있다. 임의의 이유로 이네이블된 전원이 전원양호 테스트에 실패하면, 고장(fault)이 발행된다. 이 경우에, 적절한 시컨싱을 보장하기 위하여, 모든 시컨싱된 전원은 실패에 대한 반응으로서 정지될 수 있다. 즉, 이러한 제어 스킴으로, 소정의 장래 시간 위치에서 이네이블하도록 스케쥴링된 전원은 이전의 전원양호 테스트가 실패한 경우에는 이네이블될 수 없다. 이것은 부정확한 순서로 전압 바이어스를 민감한 부하에 인가하는 것을 방지한다.
또한, 사이에 충분한 턴온 딜레이를 가지면서 동시 위치에 이네이블된 여러 개의 전원이 일을 때, 전원 크기가 프로그래밍가능한 시간 내에 필요한 레벨에 도달되지 않는다면, 적절한 양의 전원양호 시간을 인가하는 것은 부하의 오동작 전에 전원을 정지하기 위한 메카니즘으로서 사용될 수 있다. 모든 시컨싱된 공급이 자신의 상응하는 프로그래밍가능한 시간 위치, 턴온 딜레이, 및 전원양호 감시 시간을 가질 수 있다는 것에 주목하라. 필요할 때, TPCLK 로우 시간은 턴온 딜레이 및 내재적인 전원 램프업 시간만큼 늘어날 수 있다. 이러한 자동 연장은 이전 이벤트가 합격되기 전에 장래의 이벤트가 발생하는 것을 방지한다.
각 시컨싱 컨트롤러 내에서 동시 위치에서의 모든 전원 이네이블 신호, 예를 들어 TP1에서의 이네이블 1가 합격될 때, TPCLK는 이러한 시컨싱 컨트롤러에 의해 릴리즈된다. 예를 들어, 도 2a에서, 전원 1이 전원양호 시간 테스트를 통과할 때, TPCLK를 릴리즈한다. 즉, TPCLK가 하이로 풀링되게 허용하며, 이는 시컨싱 컨트롤러에서 내부 전류원을 통해 수행될 수 있다. 이것이 발생할 때, 모든 시컨싱 컨트롤러는 TPCLK의 상승 에지에 의해 시간 위치 2 또는 TP2까지 클로킹된다.
시간 구간 (4)에서, TPCLK는 짧은 구간(TTPCLK ( HI )) 동안 하이를 유지한다. 유사하게, 하이를 유지하는 시간의 길이는 시컨싱 컨트롤러가 하이 상태를 감지하기에 적합한 시간량이 되도록 설계될 수 있다. 이 하이 구간 후에, TPCLK는 다운으로 된다. TPCLK의 하강 에지에서(시간 구간 (5)에서), 이어지는 스케쥴링된 전원이 시컨싱될 수 있다. 예시된 본 예에서, TP2에 대하여 스케쥴링된 전원은 없다. 그러나, 여기에서 논의되는 바와 같이, 장래의 스케쥴링된 전원의 이네이블먼트(enablement)를 갖는 모든 시컨싱 컨트롤러는 TPCLK의 하강 에지에서 TPCLK를 프로그래밍가능한 최소 시간량(TTPCLK ( LO )) 동안 로우로 풀링할 것이다. 이 구간 후에, TPCLK는 릴리즈되고 하이로 풀링된다. 이 시점에서, 모든 시컨싱 컨트롤러는 TPCLK의 상승 에지에 의해 시간 위치 3 또는 TP3까지 클록이 측정된다.
시간 위치 TP3에서(시간 구간 (6) 및 (7)), 전원을 TP3에서 이네이블하도록 스케쥴링된 시컨싱 컨트롤러는 TPCLK를 로우로 풀링한다. 또한, 전원을 장래의 시간 위치(TP3 후)에서 이네이블하도록 스케쥴링된 시컨싱 컨트롤러도 TPCLK를 로우로 풀링하지만 최소 풀다운 시간에 대응하는 짧은 구간, 예를 들어 TTPCLK ( LO ) 동안만이다. 도 2a에서의 특정 예에서, 시컨싱 컨트롤러 2 및 3는 TP3에서 전원의 스케줄링된 이네이블먼트를 갖는다. 구체적으로는, 시컨싱 컨트롤러 2의 신호 이네이블 2는 딜레이를 가지지 않으며, 즉, TON - Delay2 = 0이며, 시컨싱 컨트롤러 3의 신호 이네이블 3은 0이 아닌 딜레이를 가지는, 즉, TON - Delay3 > 0이다. 유사하게, 이네이블되면, 대응하는 전원 2 및 3은 소정의 임계값 요건을 충족하는 레벨로 램프업하는데 소정의 시간이 걸릴것이다. 양 전원 2 및 3이 전원양호 시간 요건을 충족할 때, (8)에서 TPCLK를 릴리즈, 즉, TPCLK가 하이로 풀링되게 한다.
본 예에서, 전원 3이 성공적으로 시컨싱된 후, 임의의 시컨싱 컨트롤러 내에서 이네이블을 위해 스케쥴링된 전원이 없다. 이 경우에 TPCLK는 하이를 유지한다. 이러한 하이 상태가 모든 시컨싱 컨트롤러에 의해 감지될 수 있는 구간 t>>(TTPCLK(HI) + TTPCLK ( LO )) 동안 지속하면, 모든 시컨싱 컨트롤러에 의해 시컨스 업(up) 과정이 완료하는 것으로 고려될 것이다. 이러한 수단으로 자기 종료 스킴(self terminating scheme)이 획득될 수 있다. 또한, 이러한 자기 종료 스킴에 기초하여, 시컨싱 컨트롤러가 고정된 회수의 TPCLK 전이를 겪게 할 필요가 없다.
시간 구간 (9)에서, t>>(TTPCLK ( HI ) + TTPCLK ( LO ))이 만족될 때 자기 종료가 개시하는 것을 감지한 후에, 모든 시컨싱 컨트롤러는 TPCLK를 풀다운한다. 이것이 발생하면, 각 시컨싱 컨트롤러는 일부 하우스키핑 동작, 예를 들어, 시컨스 과정이 완료한 것을 나타내는 신호를 생성하거나 카운터를 0으로 리셋하는 것을 수행할 수 있다.
전술한 시컨스 업 과정 동안, 시컨스 업 과정이 종료하기 전에 On/Off 신호가 Off 상태에 있다면, 컨트롤러 고장이 발행될 수 있다. 이 경우에, 오동작을 방지하기 위하여, 모든 이네이블된 전원은 디스에이블될 수 있다.
도 2b는 본 발명의 실시예에 따른 3개의 전원에 대한 턴오프 이벤트의 일반적인 시컨스를 나타내는 타이밍도를 도시한다. 본 도면에서, 유사한 신호가 도시되고, TPCLK는 3개의 예시적인 시간 위치인 TP1, TP2 및 TP3로 나누어진다. On/Off 신호(240)가 도 2(b)에 시간 구간 (1)에서 Off 상태로 풀다운될 때, 시컨싱 컨트롤러는 시컨스 다운 과정(sequence down process)를 개시한다. 일부 상황에서, 상이한 장치에 대한 전원의 시컨스 순서는 이들이 전원이 공급된 방법의 역순일 수 있다. 그러나, 반드시 그렇게 될 필요는 없다. 일반적으로, 시컨스 다운 과정에서, 장치가 디스에이블되는 순서는 특정의 기초가 되는 시스템에 적절한 순서로 프로그래밍될 수 있다.
시간 구간 (2)에서, On/Off 신호가 Off 상태에 있기 때문에, TPCLK는 모든 시컨싱 컨트롤러에 의해 릴리즈되어 하이로 풀링되고, 모든 시컨싱 컨트롤러는 시컨스 다운 과정의 시간 위치 1 또는 TP1까지 클로킹된다. 시컨스 업 과정와 유사하게, TPCLK는 짧은 구간(TTPCLK ( HI )) 동안 하이를 유지한다. 하이 구간은 모든 시컨싱 컨트롤러가 풀업 상태를 감지하기에 충분한 시간을 갖도록 충분히 길게 설정된다.
시간 구간 (3)에서, 전원이 TP1에서 디스에이블에 대하여 스케쥴링되게 하는 시컨싱 컨트롤러는 TPCLK를 로우로 풀링한다. 동시에 전원이 추후의 시간 위치에디스에이블에 대하여 스케쥴링되게 하는 시컨싱 컨트롤러도, 모든 시컨싱 컨트롤러가 풀다운 상태를 감지하는데 적절한 길이의 시간을 제공하는데 충분히 길게 설정되는 짧은 구간(TTPCLK ( LO )) 동안 TPCLK를 로우로 풀링한다. 도 2b에서 알 수 있는 바와 같이, 시컨싱 컨트롤러 3은 먼저 시컨스 다운하고, 이어서 시컨싱 컨트롤러 2 및 1이 이를 뒤따른다.
시컨스 다운 동안, 시컨싱 컨트롤러 3은 프로그램가능한 턴오프 딜레이(TOFF _ DELAY3) 후에 TPCLK를 로우로 풀링하고, 그 다음 전원 3을 디스에이블한다. 도시된 바와 같이, 전원 3의 실제 램프다운(ramp dowun)은 소정의 시간이 걸리며, 디스에이블된 전원은 모니터되고 프로그래밍된 방전 임계값 이하로 하강하는 것이 필요하다. 전원양호 테스트와 유사하게, 시컨싱 다운에 대하여, 대응하는 테스트가 램프다운 전원이 만족스러운 레벨에 도달하였는지를 보장하기 위하여 채용될 수 있다.
도시된 예에서, 시컨싱 컨트롤러 2도 TP1 동안 전원을 디스에이블시키도록 스케쥴링되지만, 시컨싱 컨트롤러 3의 딜레이(TOFF_DELAY3)보다 더 긴 딜레이(TOFF_DELAY2)를 가진다. 디스에이블된 양 전원은 모니터되고, 프로그래밍된 방전 임계값 이하로 하강하는 것이 필요하다. 방전 임계값이 만족되면, TPCLK는 릴리즈되어 하이로 풀링되고, 모든 시컨싱 컨트롤러는 시간 위치 2 또는 TP2까지 클로킹된다.
하이로 되면, TPCLK는 시간 구간 (4) 동안에 짧은 구간(TTPCLK ( HI ))에 대하여 하이를 유지한다. 이 구간 동안, TP2에서 디스에이블로 스케쥴링된 시컨싱 컨트롤러 1은 TPCLK의 하이 상태를 감지하고, 이를 0 딜레이, 즉, TOFF _ DELAY1 = 0으로 로우로 풀다운한다. 전원 1이 프로그래밍가능한 방전 임계값으로 방전된 후에, TPCLK는 TP2의 마지막에 다시 릴리즈된다. 그 다음, 모든 시컨싱 컨트롤러가 시간 위치 3 또는 TP3까지 클로킹된다.
시간 구간 (6)에서, TPCLK는 하이를 유지한다. 턴오프에 대하여 스케쥴링된 전원이 더 없기 때문에, TPCLK는 구간 t>>(TTPCLK ( HI ) + TTPCLK ( LO )) 동안 하이로 유지된다. 이러한 하이 상태의 연장된 구간이 모든 시컨싱 컨트롤러에 위해 감지될 때, 시컨스 다운 과정이 완료된 것으로 간주된다. 따라서, 시컨싱 다운 과정은 스스로 종료한다. 유사하게, 시컨싱 다운 과정이 스스로 종료한다는 사실 때문에, 시컨싱 컨트롤러가 종래 기술에서 행해지는 것과 같은 고정된 회수의 TPCLK 전이를 겪을 필요가 없다.
하이 상태의 연장된 구간 후에 그리고 시컨싱 다운 과정이 완료하였다고 판단된 후에, (7)에서 모든 시컨싱 컨트롤러는 TPCLK를 풀다운한다. 시컨싱 업 과정과 유사하게, 시컨스 다운 과정 동안, 시컨싱 다운이 완료하기 전에 On/Off 신호가 On 상태로 풀링되면, 고장 상황을 나타내도록 시컨싱 컨트롤러 고장이 생성될 있다. On/Off 신호가 Off 상태에 있고, 시컨싱 다운이 완료하면, 다른 새로운 시컨싱 과정이 On/Off 신호를 On 상태로 풀링함으로써 개시될 수 있다.
도 2a 및 2b에서 알 수 있는 바와 같이, 시간 위치 클록(TPCLK)은 순차적인 이네이블/디스에이블 제어 신호를 트리거하는데 사용되는 인덱스된 클록 에지를 제공한다. 이러한 제어 신호는 전원-온 또는 전원-오프 이벤트의 순서를 갖는 시컨스를 제어하는 여러 전원 시스템에서 사용된다. 다음에서, 이벤트 요청이 없을 때 TPCLK가 어떻게 생성되고 어떻게 동작하는지에 관해 설명한다. 일부 실시예에서, TPCLK는 장치 전원의 인가로 자동으로 활성화될 수 있다. 일부 실시예에서, TPCLK는 외부 논리 자극에 의해 활성화될 수 있다.
도 3은 본 발명의 일 실시예에 따른 시컨싱 컨트롤러(300)의 예시적인 구현예를 도시한다. 시컨싱 컨트롤러(300)는 TPCLK 제어 유닛(310), 스위치(320), 전류원(330) 및 버퍼(340)를 포함한다. 스위치(320)와 전류원(330)은 직렬로 연결된다. 스위치의 출력은 핀(370)을 통해, 이벤트 동기화를 필요로 하는 다른 장치에도 연결되는 외부 TPCLK에 연결된다. 또한, 외부 TPCLK는 버퍼(340)를 통해 내부 TPCLK로서 TPCLK 제어 유닛에 피드백된다. TPCLK 제어 유닛(310)에 대한 다른 입력은 클록 신호(CLOCK)와, HOLDB 신호와, EXTEND 신호와, RESETB 신호를 포함한다.
TPCLK 제어 유닛(310)에 대한 입력 중에서, RESETB는 초기 전원이 인가되거나 고장 상태가 클리어된 후에 TPCLK 제어 유닛을 초기화하는데 사용된다. CLOCK 신호는 TPCLK 제어 유닛(310)의 내부 상태를 진행시키는데 사용된다. HOLDB 신호는 TPCLK 출력을 논리 로우에 홀딩함으로써 TPCLK 기능이 동작하는 것을 방지한다. EXTEND 신호는 보통보다 더 긴 구간 동안 TPCLK 논리 하이를 길게 하거나 연장하는데 사용되어(추후에 논의됨), 모든 내부의 스케쥴링된 시컨싱 기능이 완료되었다는 것을 나타낸다.
CLOCK 신호는 바람직하게는 TPCLK를 공유하는 여러 장치 모두에 대하여 공통인 클록이다. 일부 실시예에서, CLOCK 신호는 여러 장치에 걸쳐 공통의 시간 베이스를 제공하도록 배치된 클록 생성기로부터 얻어진다. 다중 시컨서(sequencer) 장치 애플리케이션에서, 위상 동기된 공통의 시간 베이스로 TPCLK 기능을 동작시키는 것이 바람직할 수 있다. 주파수에서 유사하지만(+/-10%) 관련되지 않은 위상을 갖는 독립적인 클록이 인가될 수 있다.
입력에 기초하여, TPCLK 제어 유닛(310)은 TPCLK의 상태를 제어하는데 사용되는 시간 위치 풀다운(TPPD, time position pull down) 신호를 생성한다. 구체적으로는, TPPD 신호는 스위치(320)의 게이트를 구동한다. TPPD 신호가 논리 하이일 때, 스위치(320)는 도전성이 되고, TPCLK를 접지로 풀링한다. TPPD가 논리 로우일 때, 스위치(320)는 비도전성이 되고, 전류원(330)에 의해 풀업된다. 일부 실시예에서, 전류원은 동일한 기능을 획득하기 위하여 저항과 같은 다른 적합한 장치로 대체될 수 있다.
버퍼(340)는 외부 TPCLK 신호를 TPCLK 제어 유닛(310)으로 통과시키는 수신기로서 기능한다. TPCLK 출력에 영향을 미치는 외부 장치 또는 다른 딜레이가 존재할 수 있다는 사실 때문에, 수신된 외부 TPCLK는 내부 클록(CLOCK)과 비동기화될 수 있다. 동기화하기 위하여, TPCLK 제어 신호(310)는 안정도가 변하는 동작(meta-operation)을 방지하기 위하여 이러한 신호를 동기화할 수 있는 적합한 회로를 포함할 수 있다. 이것은 도 4 및 5를 참조하여 아래에서 논의될 것이다.
또한, 동작하기 위하여, 시컨싱 컨트롤러(300)는 저장된 전원 파라미터(350) 세트를 포함한다. 이것은 시간 위치 업(TP_up), 시간 위치 다운(TP_down), 온 딜레이(TON_Dealy), 오프 딜레이(TOFF_DELAY), 또는 전원양호 시간(P-Good-Time)을 포함한다. 이러한 파라미터는 시컨싱 컨트롤러(300) 내에 저장되어 동작시 액세스될 수 있다. 일부 실시예에서, 이러한 저장된 파라미터는 애플리케이션 수요를 충족하기 위하여 재구성될 수 있다. 일부 실시예에서, 시컨싱 컨트롤러(300)는 350, ... 360와 같은 복수의 파라미터 세트에 기초하여 TPCLK를 제어할 수 있도록 설계될 수 있다. 이 경우에, 단일 시컨싱 컨트롤러는 이벤트 동기화를 필요로 하는 여러 장치 대신에 작용할 수 있다.
다양한 신호가 TPCLK 제어 유닛에 대한 입력 역할을 한다. 도 4a는 본 발명의 일 실시예에 따라, 일부 입력 신호, TPCLK, 및 이벤트 상태를 나타내는 다른 신호 사이의 시간에서의 관계를 도시하는 예시적인 타이밍도를 제공한다. 도 4a에서, On 신호(401), 시컨싱 업(SU) 신호(402), 시컨싱 다운(SD) 신호(403), 시컨싱 업 완료 내부(SU-DONE-INT) 신호(404), 시컨싱 다운 완료 내부(SD-DONE-INT) 신호(405), 시컨싱 업 완료 외(SU-DONE-EXT) 신호(406), 시컨싱 다운 완료 외부(SD-DONE-EXT) 신호(407), HOLDB 신호(408) 및 EXTEND 신호(409)를 포함하는, 전체 9개의 신호가 도시된다. 알 수 있는 바와 같이, On 신호가 하이가 될 때, 이는 스케쥴링된 이벤트(본 예에서, 이들은 전원 시컨싱 업 및 시컨싱 다운이다)가 수행될 수 있는 구간을 나타낸다. 짧은 딜레이 후에, 시컨싱 업 신호(SU)는 시컨싱 업 동작이 발생하는 시간 영역을 나타내는 하이로 된다. HOLDB 신호는 TPCLK를 로우로 풀링되게 하는 SU 신호와 동일한 시간에 업으로 된다. 시컨싱 업 동작이 완료되면, SU 신호는 다운으로 되고, SU-DONE-INT는 업으로 되어, 특정 장치 내에서의 시컨싱 업 동작이 완료되었다는 것을 나타낸다. 동시에, EXTEND 신호가 업으로 되어, HOLDB이 EXTEND 신호의 하강 에지까지 연장될 수 있다. HOLDB 구간을 연장함으로써, TPCLK는 풀다운되도록 유지되어, 동일한 TPCLK 구간에서 시컨싱 업 동작을 개시하는 다른 장치가 시컨싱 업 동작을 완료할 수 있게 한다. 이러한 모든 장치가 시컨싱 업 동작을 완료할 때, EXTEND 신호는 로우로 되고, HOLDB 신호도 로우로 된다. 이는 SU-DONE-EXT 신호가 업되게 하며, 이는 이 TPCLK 구간에서 활성화되는 시컨싱 업 동작이 모두 완료된 것을 외부에 표시한다.
시컨싱 업 동작이 완료된 후 그리고 On 신호가 그 상태를 변경하기 전에, 포스트 시컨싱 모니터링을 위한 구간이 있다. On 신호가 다운으로 될 때, 이는 시컨싱 다운 동작에 대한 시작점에 대한 신호를 보낸다. 신호 SD가 로우 상태에서 하이 상태로 될 때, 시컨싱 다운 동작의 시작점에 대한 신호를 보낸다. 동시에, HOLDB는 TPCLK가 로우로 풀링되게 하도록 하이로 된다. 이 시점에서, EXTEND 신호는 다시 하이로 되어, TPCLK가 로우를 유지하도록 HOLDB의 하이 상태를 연장한다. 장치의 시컨싱 다운 동작이 완료될 때, SD 신호는 로우로 되고 SD-DONE-INT는 하이로 되어, 장치에 내부적으로 시컨싱 다운 동작이 완료되었다는 것을 나타낸다. 이것은 다른 장치의 시컨싱 다운 동작(동일한 TPCLK 구간에서의 시컨싱 다운 동작을 활성화하는)이 완료될 수 있도록 연장된 구간을 제공한다. 시컨싱 다운 동작이 완료될 때, SD-DONE-EXT 신호는 하이로 되어, EXTEND 신호와 HOLDB 신호의 하이 상태를 릴리즈한다.
도 3에서, TPPD 신호는 다양한 방법에 따른 EXTEND 및 HOLDB 신호에 기초하여 생성된다. 일부 실시예에서, TPCLK 제어 유닛(310)은 하나 이상의 클로킹된 유한 상태 기계(finite state machine)에 따라 구현될 수 있다. 도 4b는 본 발명의 일 실시예에 따른 TPCLK 제어 유닛(310)의 예시적인 구현예(400)를 도시한다. 예시적인 본 예에서, TPCLK 제어 유닛(400)은 싱크로나이저(synchronizer)(410), 부동 유한 상태 기계(float finite state machine)(420) 및 풀다운 유한 상태 기계(pull down finite state machine)(430)를 포함한다. 예시된 본 실시예에서, 부동 유한 상태 기계와 풀다운 유한 상태 기계는 모두 CLOCK 신호의 상승에지에서 클로킹한다. 또한, 다른 구현예도 가능하다.
싱크로나이저(410)는 레지스터에 기초하여 구현될 수 있다. 이는 버퍼링된 TPCLK 피드백 신호를 입력(예를 들어 연속된 두 개의 D 타입 플립플롭을 이용하여 CLOCK 신호로 샘플링될 수 있는 TPCLK-internal)으로서 수신한다. 싱크로나이저(410)의 출력은, 싱크로나이저의 입력에 대한 목적이 있는 M 클록 사이클 대기 시간을 발생시키는 TPCLK-SYNC에 대응한다.
2 상태 기계는 주어진 이전 상태에서의 입력 신호의 상이한 조합에 기초하여 상태 전이를 동작시키거나 수행한다. An, Bn, Cn, 또는 Dn(여기에서 n = 1)과 같이 상이한 상태를 나타내고, 여기에서, n = 1은 부동 유한 상태 기계의 상태를 나타내고, n = 2는 풀다운 유한 상태 기계의 상태를 나타낸다. 풀다운 유산 상태 기계(430)는 입력으로서 HOLDB, FLOAT, CLOCK 및 RESETB를 수신하고, 출력으로서 TPPD 신호를 생성한다. 동작시, RESETB가 로우일 때마다. 풀다운 유한 상태 기계는 상태 A2로 설정된다. 상태 A2에 있는 동안, 풀다운 유한 상태 기계는 TPPD 신호를 하이로 되게 하여, 스위치(320)(도 3 참조)가 TPCLK를 로우로 풀링하게 한다. 또한, HOLDB가 로우일 때, 풀다운 유한 상태 기계(430)가 A2 상태에 유지한다. RESETB 및 HOLDB가 모두 하이일 때, 풀다운 유한 상태 기계(430)는 상태 B2로 클로킹되고, 출력 TPPD는 하이를 유지한다. RESETB와 HOLDB가 모두 하이일 때, 풀다운 유한 상태 기계는 상태 C2로 클로킹되고, 출력 TPPD는 로우로 되어, 전류원(330)은 TPCLK를 하이로 풀링할 수 있게 한다. 상태 C2에 있는 동안, 풀다운 유한 상태 기계(430)는 부동 유한 상태 기계로부터의 출력이 하이로 풀링되는 것을 대기한다. 그렇게 되면, 풀다운 유한 상태 기계(430)는 상태 D2로 클로킹되고, 부동 유한 상태 기계(420)의 출력이 로우로 되는 것을 대기한다. 부동 유한 상태 기계(420)의 출력이 로우로 되면, 풀다운 유한 상태 기계(430)는 상태 A2로 복귀한다.
동작시, 부동 유한 상태 기계(420)는 입력으로서 TPCLK-SYNC, EXTEND, CLOCK 및 RESETB를 수신하고 출력으로서 Float을 생성한다(도 4 참조). 입력 RESETB가 로우일 때, 부동 유한 상태 기계(420)는 상태 A1로 설정되고, Float 출력은 로우로 설정된다. 상태 A1에 있는 동안, 입력 TPCLK-SYNC가 로우이면, 부동 유한 상태 기계(420)는 상태 A1에 유지된다. 입력 TPCLK-SYNC가 하이로 되면, 부동 유한 상태 기계(420)는 B1로 클로킹되고, 출력 Float는 하이로 설정된다. 입력 EXTEND가 하이이면, 부동 유한 상태 기계(420)는 상태 B1에 유지한다. 입력 EXTEND가 로우이고 입력 TPCLK-SYNC가 하이이면, 부동 유한 상태 기계(420)는 상태 C1로 클로킹되고, 하이의 출력 Float를 생성한다. 입력 EXTEND가 하이이면, 부동 유한 상태 기계(420)는 상태 C1에 유지한다. 입력 EXTEND가 로우이고 입력 TPCLK-SYNC가 하이이면, 부동 유한 상태 기계(420)는 상태 D1로 클로킹되고 로우 Float 출력을 생성한다. 부동 유한 상태 기계는 입력 TPCLK-SYNC가 로우로 될 때까지 상태 D1에 유지한다. 그렇게 되면, 부동 유한 상태 기계(420)는 상태 A1로 복귀한다.
도 5는 본 발명의 일 실시예에 따른 TPCLK 제어 유닛에서의 상이한 신호에 대한 타이밍도를 도시한다. 도 5에서 알 수 있는 바와 같이, 도시된 본 예에서, TPCLK 신호의 2개의 진동이 있다. TPCLK는 HOLDB의 릴리즈(HOLDB의 하이 상태) 후에 진동하기 시작한다. 또한, TPCLK의 각 진동은 2개의 CLOCK 사이클의 로우 구간과 6개의 CLOCK 사이클의 하이 구간으로 이루어진다. 일부 경우에, TPCLK가 동일한 상태에 유지하는 사이클의 개수는 연장될 필요가 있을 수 있다. 이것은 시컨싱 컨트롤러로의 입력 신호 EXTEND에 기초하여 획득되며, 도 6 및 8을 참조하여 논의될 것이다.
HOLDB가 하이로 될 때(TPCLK에서 풀다운 상태를 릴리즈함) 다른 외부 장치는 여전히 TPCLK를 풀다운할 수 있다(여기에서는 도시되지 않음)는 것에 유의하여야 한다. 이를 감안하면, TPCLK가 단일 와이어 신호이기 때문에, 시컨싱 동작은 모든 장치가 TPCLK에서 풀다운 상태를 릴리즈할 때까지 시작할 수 없다. 이 특징은 자기 조직 개시(self-organizing start up)이라 하며, 이는 여러 장치가 TPCLK를 공유할 때 중요하며, 하나 이상의 장치는 완료되지 않은 초기화 과정이 있을 때 시컨싱하도록 허용되지 않을 수 있다.
일부 실시예에서, 시간 위치 카운터(time position counter, TPCNT)가 시컨싱 위치를 추적하는데 사용될 수 있다. 이러한 카운터는, 예를 들어 TPCLK(TPCLK-internal)의 상승 에지에 민감한 일반적인 디지털 카운터에 기초하여 구현될 수 있다. 예시적인 TP 카운터의 증분하는 값 TPCNT가 도 1에 도시된다. 또한, TPCNT의 값은 동기화의 목적으로 사용될 수 있다. 예를 들어, 일부 이벤트가 소정의 시간 위치에서만 발생하도록 허용된다면, 값 TPCLK는 이러한 이벤트에 대한 정확한 시간 위치를 제어하는데 사용될 수 있다. 다른 예로서, 시컨스-업 또는 시컨스-다운 전원 이네이블/디스에이블 신호는 0보다 더 큰 시간 위치에서 발생하도록 허용될 수 있다. 이를 제어하기 위하여, TPCLK 값은 사용자 정의된 허용 시간 위치(예를 들어, 0보다 더 큰)에 대하여 비교될 수 있다. 시간 위치 카운트 TPCNT가 사용자 정의된 허용 시간 위치값과 동일하다면, 이벤트 요청이, 예를 들어 TPCLK의 다음 하이에서 로우로의 전이에서 발생하도록 허용된다. 일부 실시예에서, 이러한 사용자 정의된 허용 시간 위치는 전자 메모리 소자에 저장될 수 있으며, 이러한 구성은 수요에 기초하여 동적으로 재구성될 수 있다.
여기에서 논의된 바와 같이, TPCLK는 여러 가지 상이한 상황에서 로우로 풀링된다. 먼저, 임의의 특정 TPCLK 사이클이 시작할 때, 활성화될 스케쥴링된 이벤트를 여전히 가지고 있는 장치는 모두 TPCLK를 풀다운으로 할 것이다. 예를 들어, 여기에서 전술된 바와 같이, TPCLK 하이 상태가 감지될 때, 활성화될 계류중인 이벤트를 여전히 가지는 모든 장치는 특정 최소 시간량 동안 TPCLK를 풀다운할 것이다. 또한, 이벤트(예를 들어 전원 램핑업 또는 램핑다운)가 활성화되면, TPCLK는 이벤트가 완료될 때까지 로우로 되어, 대응하는 이벤트 요청이 종료될 수 있다. TPCLK가 풀다운되는 시간의 길이는 특정 상황에 의존할 수 있다. 예를 들어, 활성화된 이벤트가 전원을 이네이블할 때, 램핑업 과정 동안의 전원 전압이 측정될 수 있으며, 이러한 측정된 전원 전압은 예를 들어 사용자 정의 임계값에 대하여 비교된다. 측정된 전원 전압이 아직 임계값에 도달하지 않는 한, TPCLK는 로우로 풀링된다. 이 경우에, 이벤트 요청(전원용)은 종료되지 않을 것이며, 따라서, TPCLK는 측정된 전원 전압이 임계값에 도달하거나 임계값을 초과할 때까지 풀다운된 상태를 유지한다.
또한, 여러 장치가 동일한 시간 위치에서 활성화된 이벤트를 가지면, TPCLK는 이러한 이벤트 중 어떤 것이라도 그 일부가 완료되지 않았을 때 여전히 완료되지 않는 한, 풀다운될 수 있다. 즉, 이 경우에, TPCLK는, 주어진 시간 위치에서 여러 장치에 걸친 모든 이벤트가 종료 기준을 충족할 때까지 다음 시간 위치로 진행할 수 없다. 따라서, TPCLK는 상이한 조건 하에서 종료 기준이 만족된 후에만 하이로 된다(로우 상태에 유지한 후에).
상이한 조건 하에서 적절하게 풀다운될 수 있는 TPCLK 신호를 생성하기 위하여, 추가의 이벤트 요청 신호(event request signal, EVREQ)가 TPCLK를 생성하도록 다른 신호와 조합하여 사용될 수 있다. 도 6은 본 발명의 일 실시예에 따른, TPCLK를 생성하기 위하여 이벤트 요청 신호의 사용을 포함하는 시컨싱 컨트롤러(600)의 다른 예시적인 구현예를 제공한다. 도 6에서, 시컨싱 컨트롤러(600)는 추가의 OR 회로(620)가 있다는 것을 제외하고는 본질적으로 도 3에 도시된 것과 동일한 구성(예를 들어, TPCLK 제어 유닛(610), 스위치(630), 전류원(640), 및 버퍼(650))을 포함한다.
논리 "OR" 회로(620)는 TPCLK 풀다운 시간을 연장하는 목적으로 사용된다. OR 회로(620)는 입력으로서 TPCLK 제어 유닛(610)으로부터의 TPPD와 이벤트 요청 신호 EVREQ를 취하고, 스위치(630)를 제어하기 위하여 출력으로서 조합된 시간 위치 풀다운 제어 신호를 생성한다. OR의 기능 때문에, 조합된 TPPD 신호는 입력 중 어느 하나가 하이이기만 하면 로우로 풀링되지 않는다. 즉, 이벤트 요청 신호 EVREQ가 하이인 한, 즉, 활성화된 이벤트가 아직 완료되지 않는 한, 조합된 TPPD는 하이이고, TPCLK는 풀다운이 되도록 유지된다.
도 7은 이벤트 요청 신호 EVREQ의 함수로서 연장된다. 또한, 도 7은 이벤트 요청 신호 EVREQ의 상태가 이벤트가 완료하는데 필요한 상이한 스테이지를 커버할 수 있는 시간 구간에 대하여 하이를 유지한다. 예를 들어, 이벤트를 램프 업/다운하는데 필요한 시간 및/또는 이벤트에 관련된 임의의 이어지는 동작을 완료하는데 필요한 시간에 대하여 이벤트를 이네이블하는, 예를 들어 도 7에 도시된 바와 같은 ENDEL과 같은 이네이블 신호에서의 딜레이(예를 들어, TON_delay 또는 TOFF_delay)를 커버할 수 있다.
일부 실시예에서, TPCLK 풀다운 시간을 연장하는데 사용되는 하아 이상의 신호가 "OR" 연산을 통해 조합될 수 있다. 예를 들어, 여러 이벤트가 동일한 시간 위치에서 시컨싱될 때, 이러한 이벤트에 대응하는 이벤트 요청도 OR 회로(620)에 입력으로서 사용될 수 있다.
단일 및 다중 장치 시스템 모두에서 자기 종료를 용이하게 하기 위하여, 다음의 내용은 전체 시스템이 자기 종료가 개시될 수 있게 모든 장치에서 모든 이벤트가 완료되는 때를 검출하도록 장치간 통신을 허용하는 스킴을 설명한다. 단일 장치 시스템에서, 모든 이벤트가 완료된 때를 확인하는 것은 매우 사소하다. 그러나, 다중 장치 시스템에서, 모든 장치로부터의 모든 이벤트가 완료된 것을 결정하기 위하여, 장치 사이에서의 장치간 통신이 지원되어야만 한다.
이러한 장치간 통신이 이벤트 동기화에서 여러 장치에 걸쳐 자기 종료를 이네이블하는 것을 용이하게 하기 위하여, 일부 실시예에서, 각 완료 이벤트 요청의 논리 표시가 일반적인 전자 메모리에 저장될 수 있다. 모든 이벤트가 완료될 때, 완료를 나타내는 프레임 신호가, 예를 들어, 완료된 이벤트 데이터의 논리 "AND"에 기초하여 생성될 수 있다. 이러한 프레임 신호는 TPCLK-internal(도 3 및 도 6 참조)이 로우일 때 마다 클리어되는 타임아웃 카운터를 이네이블하는데 사용될 수 있다. 그러나, EXTEND 펄스도 이 때에 개시되고, TPCLK가 하이로 풀링된다.
EXTEND 신호가 활성화되는 단일 장치에서, 타임아웃 카운터가 만료할 때까지 TPCLK는 하이를 유지할 것이다. 카운터 시간은 일반적인 TPCLK 하이 시간보다 상당히 더 길도록 설정될 수 있다(예를 들어, 카운터 시간은 대략 32 CLOCK 사이클로 설정될 수 있다). 도 8a는 본 발명의 일 실시예에 따른, 단일 장치 자기 종료 과정에 관련된 타이밍도이다. 본 타이밍도에서, TPCLK(800), HOLDB(805), EXTEND(810), 그리고 내부 및 외부 이벤트 완료 신호(예를 들어, 내부 시컨싱 업/다운 신호인 SU/SD-DONE-INT(815)와, 외부 시컨싱 업/다운 신호인 SU/SD-DONE-EXT(820))가 도시된다. 알 수 있는 바와 같이, HOLDB 신호(805)는 이벤트 동기화 구간 동안 하이이고, 또한 신호 EXTEND가 하이인 구간을 커버하도록 연장된다. EXTEND 신호(810)는 최종 이벤트가 완료될 때 하이로 된다. 동시에, 내부 이벤트 완료 신호(SU/SD-DONE-INT)는 하이로 되고, 또한 내부 완료를 표시한다. 이 때, 외부 프레임 신호가 로우를 유지하기 때문에, 신호 EXTEND는 하이로 되어, HOLDB의 하이 상태를 연장한다. EXTEND 신호는 모든 이벤트가 완료되었다는 것을 나타내는외부 완료에 대한 프레임 신호(820)(SU/SD-DONE-EXT)가 하이로 될 때까지 로우가 되지 않는다. 이 때, EXTEND(810)와 HOLDB(805)는 로우로 된다.
다중 장치 시스템에서, 하나 이상의 장치가 이벤트 요청을 완료하고 다른 것들이 자신들의 이벤트를 아직 완료하지 않을 때, TPCLK는 주기적으로 로우로 풀링되어, 자신들의 이벤트를 완료한 장치에서의 타임아웃 카운트를 클리어한다. 어느 하나의 장치에서의 타임아웃 카운트가 만료하면, 모든 장치는 자신의 대응하는 이벤트 요청을 완료하여야만 한다. 이것이 발생하면, 프레임 신호(860, 865)는 하이로 풀링되어, 모든 연결된 장치가 시컨싱 동작을 완료하였다는 것에 대한 신호를 보낸다. 이 때, 제1 및 제2 장치에 대한 EXTEND 신호는 종료될 수 있으며, HOLDB 신호(EXTEND 신호 중 하나가 하이로 되는 한 하이 상태로 연장된)는 로우로 풀링되어, TPCLK를 로우로 풀링되게 한다. TPCLK는 다음의 일련의 시컨싱 동작이 개시될 때까지 로우를 유지한다. 도 8b는 본 발명의 일 실시예에 따른 2개 장치의 자기 종료 과정에 관련된 타이밍도를 도시한다.
본 발명이 소정의 예시적인 실시예를 참조하여 설명되었지만, 본 명세서에서 사용된 용어는 한정을 위한 용어라기보다는 설명을 위한 용어이다. 첨부된 청구의 범위에 대한 한계 내에서, 본 발명의 범위 및 기술적 사상을 벗어나지 않으면서 그 양태에서 변경이 이루어질 수 있다. 본 발명이 특정 구조, 동작 및 재료를 참조하여 설명되었지만, 본 발명은 개시된 그 특정 사항에 한정되지 않으며, 오히려 개시된 실시예에서와는 매우 다를 수 있는 광범위한 형태로 구체화될 수 있으며, 모든 균등한 구조, 동작 및 재료까지 확장하며, 이는 첨부된 청구의 범위의 범위 내에 포함된다.

Claims (34)

  1. 시간상 스케쥴링된 순서로 수행되어야 할 복수의 이벤트를 가지며 단일의 공유된 시간 위치 클록(TPCLK)에 접속된 하나 이상의 장치; 및
    상기 하나 이상의 장치에 연결되고 상기 스케쥴링된 순서에 따라 공유된 상기 TPCLK의 하이 및 로우 상태의 타이밍을 제어하도록 구성된 하나 이상의 시컨싱 컨트롤러;
    를 포함하고,
    상기 스케쥴링된 순서로의 상기 복수의 이벤트 사이의 동기화는 공유된 상기 TPCLK의 하이 및 로우 상태에 기초하여 달성되고,
    상기 스케쥴링된 순서로의 상기 복수의 이벤트 사이의 동기화는 마스터 장치 및 슬레이브 장치의 존재 없이 동작되는,
    이벤트 동기화 시스템.
  2. 제1항에 있어서,
    상기 하나 이상의 시컨싱 컨트롤러는 스스로 시작하는 방식으로 이벤트의 상기 동기화를 이네이블하는,
    이벤트 동기화 시스템.
  3. 제1항에 있어서,
    상기 하나 이상의 시컨싱 컨트롤러는 스스로 종료하는 방식으로 이벤트의 상기 동기화를 이네이블하는,
    이벤트 동기화 시스템.
  4. 제1항에 있어서,
    상기 하나 이상의 시컨싱 컨트롤러는 동기화될 하나 이상의 이벤트와 관련된 복수의 파라미터에 따라 상기 TPCLK의 상태를 제어하는,
    이벤트 동기화 시스템.
  5. 제1항에 있어서,
    각각의 상기 시컨싱 컨트롤러는,
    시간 위치 풀다운(TPPD) 신호를 생성하도록 구성된 TPCLK 제어 유닛;
    상기 TPPD 신호에 연결된 제1 단자를 가지며, 상기 TPPD 신호에 기초하여 제2 단자에서 상기 TPCLK 신호를 생성하는 스위치;
    상기 스위치의 상기 제2 단자에 연결되어 상기 TPPD 신호의 반전된 상태에 대응하는 상태를 갖는 상기 TPCLK의 생성을 용이하게 하는 풀업 장치; 및
    상기 TPCLK 신호를 버퍼링하여 상기 TPCLK 제어 유닛에 피드백 TPCLK를 제공하도록 구성된 버퍼
    를 포함하는,
    이벤트 동기화 시스템.
  6. 제5항에 있어서,
    상기 풀업 장치는 전류원인,
    이벤트 동기화 시스템.
  7. 제5항에 있어서,
    상기 스위치는 상기 TPPD 신호에 연결된 게이트, 접지에 연결된 소스 및 상기 TPCLK 신호에 연결된 드레인을 갖는 NMOS 장치에 기초하여 구현되는,
    이벤트 동기화 시스템.
  8. 제5항에 있어서,
    상기 TPCLK 제어 유닛은 상기 하나 이상의 장치와 관련된 적어도 하나의 이벤트에 관한 복수의 파라미터에 기초하여 상기 TPPD 신호를 생성하는,
    이벤트 동기화 시스템.
  9. 제5항에 있어서,
    상기 스위치는 기초가 되는 상기 시컨싱 컨트롤러를 통해 동기되어야 하는 하나 이상의 대응하는 이벤트에 관련한 하나 이상의 이벤트 요청 신호에 더 기초하여 상기 TPCLK 신호를 생성하는,
    이벤트 동기화 시스템.
  10. 제9항에 있어서,
    상기 TPPD 신호와 상기 하나 이상의 이벤트 요청 신호는 OR 연산되어 조합된 TPPD 신호를 생성하고, 상기 TPCLK 신호는 상기 조합된 TPPD 신호의 반전된 상태에 기초하여 생성되는,
    이벤트 동기화 시스템.
  11. 제1항에 있어서,
    상기 하나 이상의 시컨싱 컨트롤러는 상기 하나 이상의 장치가 턴온되거나 리셋될 때마다 제1 시간 구간 동안 상기 TPCLK를 로우로 풀링하고, 그 다음 상기 TPCLK의 로우 상태를 릴리즈하여 상기 TPCLK가 제2 시간 구간 동안 하이로 되게 허용하는,
    이벤트 동기화 시스템.
  12. 제11항에 있어서,
    다음의 TPCLK 구간에서 동기화되어야하는 이벤트를 갖는 장치에 대응하는 시컨싱 컨트롤러는 미리 정해진 제3 시간 구간 동안 상기 TPCLK를 풀다운하고, 그 다음 상기 TPCLK를 릴리즈하는,
    이벤트 동기화 시스템.
  13. 제12항에 있어서,
    현재의 TPCLK 구간에서 동기화되도록 스케쥴링된 이벤트를 갖는 장치에 대응하는 시컨싱 컨트롤러는 상기 TPCLK를 풀다운하고, 동기화되어야하는 상기 이벤트가 완료할 때 상기 TPCLK를 릴리즈하는,
    이벤트 동기화 시스템.
  14. 제1항에 있어서,
    상기 TPCLK가 미리 정해진 제4 시간 구간 동안 하이 상태에 유지할 때, 상기 하나 이상의 장치에 걸쳐 동기화되어야하는 모든 이벤트가 완료되어, 상기 하나 이상의 이벤트에 대한 상기 동기화 과정이 스스로 종료된다는 것에 대한 신호를 제공하는,
    이벤트 동기화 시스템.
  15. 단일의 공유된 시간 위치 클록(TPCLK)에 접속된 하나 이상의 장치에 연결된 하나 이상의 시컨싱 컨트롤러에 의해, 상기 하나 이상의 장치와 관련하여 시간상 스케쥴링된 순서로 수행되어야 할 복수의 이벤트에 관련된 정보에 액세스하는 단계;
    상기 하나 이상의 시컨싱 컨트롤러에 의해, 상기 스케쥴링된 순서에 따라 공유된 상기 TPCLK의 하이 및 로우 상태의 타이밍을 제어하는 단계; 및
    상기 하나 이상의 시컨싱 컨트롤러에 의해, 공유된 상기 TPCLK의 하이 및 로우 상태에 기초하여 상기 스케쥴링된 순서로 상기 복수의 이벤트를 동기화하는 단계
    를 포함하고,
    상기 스케쥴링된 순서로의 상기 복수의 이벤트 사이의 동기화는 마스터 장치 및 슬레이브 장치의 존재 없이 동작되는,
    이벤트 동기화 방법.
  16. 제15항에 있어서,
    상기 동기화하는 단계는, 스스로 시작하는 방식으로 수행되는,
    이벤트 동기화 방법.
  17. 제15항에 있어서,
    상기 동기화하는 단계는, 스스로 종료하는 방식으로 수행되는,
    이벤트 동기화 방법.
  18. 제15항에 있어서,
    상기 TPCLK의 상태는 동기화되어야 하는 하나 이상의 이벤트와 관련된 복수의 파라미터에 따라 제어되는,
    이벤트 동기화 방법.
  19. 제15항에 있어서,
    상기 TPCLK의 상태는,
    복수의 입력에 기초하여 시간 위치 풀다운(TPPD) 신호를 생성하는 단계; 및
    상기 TPPD 신호에 기초하여 공유된 상기 TPCLK의 상태를 생성하는 단계
    에 의해 제어되는,
    이벤트 동기화 방법.
  20. 제19항에 있어서,
    상기 TPCLK는 상기 TPPD 신호의 반전된 상태에 기초하여 생성되는,
    이벤트 동기화 방법.
  21. 제19항에 있어서,
    상기 복수의 입력은,
    상기 하나 이상의 장치와 관련된 적어도 하나의 이벤트에 관한 파라미터; 및
    피드백 TPCLK 신호
    를 포함하는,
    이벤트 동기화 방법.
  22. 제21항에 있어서,
    상기 복수의 입력은, 기초가 되는 상기 시컨싱 컨트롤러를 통해 동기되어야 하는 하나 이상의 대응하는 이벤트에 관련한 하나 이상의 이벤트 요청 신호를 더 포함하는,
    이벤트 동기화 방법.
  23. 제22항에 있어서,
    상기 TPPD 신호와 상기 하나 이상의 이벤트 요청 신호는 OR 연산되어 조합된 TPPD 신호를 생성하는,
    이벤트 동기화 방법.
  24. 제23항에 있어서,
    상기 TPCLK 신호는 상기 조합된 TPPD 신호의 반전된 상태에 기초하여 생성되는,
    이벤트 동기화 방법.
  25. 제15항에 있어서,
    상기 제어하는 단계는,
    상기 하나 이상의 시컨싱 컨트롤러에 의해, 상기 하나 이상의 장치가 턴온되거나 리셋될 때마다 제1 시간 구간 동안 상기 TPCLK를 로우로 풀링하고, 그 다음 상기 TPCLK의 로우 상태를 릴리즈하여 상기 TPCLK가 제2 시간 구간 동안 하이로 되게 허용하는 단계;
    다음의 TPCLK 구간에서 동기화되어야하는 이벤트를 갖는 장치에 대응하는 시컨싱 컨트롤러에 의해, 미리 정해진 제3 시간 구간 동안 상기 TPCLK를 풀다운하고, 그 다음 상기 TPCLK의 로우 상태를 릴리즈하는 단계; 및
    현재의 TPCLK 구간에서 동기화되도록 스케쥴링된 이벤트를 갖는 장치에 대응하는 시컨싱 컨트롤러에 의해, 상기 TPCLK를 풀다운하고, 동기화되어야하는 상기 이벤트가 완료한 때 상기 TPCLK의 로우 상태를 릴리즈하는 단계
    를 포함하는,
    이벤트 동기화 방법.
  26. 제15항에 있어서,
    상기 TPCLK가 미리 정해진 제4 시간 구간 동안 하이 상태에 유지할 때, 상기 하나 이상의 장치에 걸쳐 동기화되어야하는 모든 이벤트가 완료되어, 상기 하나 이상의 이벤트에 대한 상기 동기화 과정이 스스로 종료된다는 것에 대한 신호를 제공하는,
    이벤트 동기화 방법.
  27. 저장된 데이터를 구비한 기계 판독 가능한 매체에 있어서,
    상기 데이터는, 판독될 때, 상기 기계가,
    단일의 공유된 시간 위치 클록(TPCLK)에 접속된 하나 이상의 장치에 연결된 하나 이상의 시컨싱 컨트롤러에 의해, 상기 하나 이상의 장치와 관련하여 시간상 스케쥴링된 순서로 수행되어야 할 복수의 이벤트에 관련된 정보에 액세스하는 단계;
    상기 하나 이상의 시컨싱 컨트롤러에 의해, 상기 스케쥴링된 순서에 따라 공유된 상기 TPCLK의 하이 및 로우 상태의 타이밍을 제어하는 단계; 및
    상기 하나 이상의 시컨싱 컨트롤러에 의해, 공유된 상기 TPCLK의 하이 및 로우 상태에 기초하여 상기 스케쥴링된 순서로 상기 복수의 이벤트를 동기화하는 단계
    를 수행하도록 하며,
    상기 스케쥴링된 순서로의 상기 복수의 이벤트 사이의 동기화는 마스터 장치 및 슬레이브 장치의 존재 없이 동작되는,
    기계 판독 가능한 매체.
  28. 제27항에 있어서,
    상기 동기화는 스스로 시작하는 방식으로 수행되는,
    기계 판독 가능한 매체.
  29. 제27항에 있어서,
    상기 동기화는 스스로 종료하는 방식으로 수행되는,
    기계 판독 가능한 매체.
  30. 제27항에 있어서,
    상기 TPCLK의 상태는 동기화되어하는 하나 이상의 이벤트와 관련된 복수의 파라미터에 따라 제어되는,
    기계 판독 가능한 매체.
  31. 제30항에 있어서,
    상기 복수의 파라미터는,
    하나 이상의 장치와 관련된 적어도 하나의 이벤트에 관한 파라미터; 및
    피드백 TPCLK 신호
    를 포함하는,
    기계 판독 가능한 매체.
  32. 제31항에 있어서,
    상기 복수의 입력은, 기초가 되는 상기 시컨싱 컨트롤러를 통해 동기되어야 하는 하나 이상의 대응하는 이벤트에 관련한 하나 이상의 이벤트 요청 신호를 더 포함하는,
    기계 판독 가능한 매체.
  33. 제27항에 있어서,
    상기 제어하는 단계는,
    상기 하나 이상의 시컨싱 컨트롤러에 의해, 상기 하나 이상의 장치가 턴온되거나 리셋될 때마다 제1 시간 구간 동안 상기 TPCLK를 로우로 풀링하고, 그 다음 상기 TPCLK의 로우 상태를 릴리즈하여 상기 TPCLK가 제2 시간 구간 동안 하이로 되게 허용하는 단계;
    다음의 TPCLK 구간에서 동기화되어야하는 이벤트를 갖는 장치에 대응하는 시컨싱 컨트롤러에 의해, 미리 정해진 제3 시간 구간 동안 상기 TPCLK를 풀다운하고, 그 다음 상기 TPCLK의 로우 상태를 릴리즈하는 단계; 및
    현재의 TPCLK 구간에서 동기화되도록 스케쥴링된 이벤트를 갖는 장치에 대응하는 시컨싱 컨트롤러에 의해, 상기 TPCLK를 풀다운하고, 동기화되어야하는 상기 이벤트가 완료한 때 상기 TPCLK의 로우 상태를 릴리즈하는 단계
    를 포함하는,
    기계 판독 가능한 매체.
  34. 제27항에 있어서,
    상기 TPCLK가 미리 정해진 제4 시간 구간 동안 하이 상태에 유지할 때, 상기 하나 이상의 장치에 걸쳐 동기화되어야하는 모든 이벤트가 완료되어, 상기 하나 이상의 이벤트에 대한 상기 동기화 과정이 스스로 종료된다는 것에 대한 신호를 제공하는,
    기계 판독 가능한 매체.
KR1020117017881A 2008-12-31 2009-12-31 마스터 및 슬레이브 할당을 제거하는 독자적인 다중 장치 이벤트 동기화 및 시컨싱 기술 KR101604014B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14177708P 2008-12-31 2008-12-31
US61/141,777 2008-12-31

Publications (2)

Publication Number Publication Date
KR20110110283A KR20110110283A (ko) 2011-10-06
KR101604014B1 true KR101604014B1 (ko) 2016-03-16

Family

ID=42286374

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117017881A KR101604014B1 (ko) 2008-12-31 2009-12-31 마스터 및 슬레이브 할당을 제거하는 독자적인 다중 장치 이벤트 동기화 및 시컨싱 기술

Country Status (5)

Country Link
US (1) US8627132B2 (ko)
EP (1) EP2376994B1 (ko)
KR (1) KR101604014B1 (ko)
CN (1) CN102272688B (ko)
WO (1) WO2010078499A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2924538B1 (en) * 2014-03-25 2020-06-17 Fujitsu Technology Solutions Intellectual Property GmbH Computer system and method for its operation
US10241958B2 (en) 2014-08-29 2019-03-26 Microsoft Technology Licensing, Llc Configurable synchronized processing of multiple operations
DE102015100855B3 (de) 2015-01-21 2015-10-01 Fujitsu Technology Solutions Intellectual Property Gmbh Eingebettetes System, Betriebsverfahren und deren Verwendung
US10423468B2 (en) * 2015-02-10 2019-09-24 Red Hat, Inc. Complex event processing using pseudo-clock
US9891966B2 (en) 2015-02-10 2018-02-13 Red Hat, Inc. Idempotent mode of executing commands triggered by complex event processing
JP6700665B2 (ja) * 2015-03-10 2020-05-27 キヤノン株式会社 情報処理装置、情報処理装置の制御方法、及びプログラム
US10277068B2 (en) * 2016-03-18 2019-04-30 Analog Devices Global Architecture to scale finite-state machines across integrated circuits using a digital bus
US9996134B2 (en) * 2016-04-25 2018-06-12 Zippy Technology Corp. Method to avoid over-rebooting of power supply device
US10528501B2 (en) * 2017-05-18 2020-01-07 Linear Technology Holding Llc Coordinated event sequencing
TWI777571B (zh) * 2021-05-24 2022-09-11 九暘電子股份有限公司 多電源乙太網路供電系統及其電源檢測裝置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030172179A1 (en) * 2002-03-07 2003-09-11 Del Prado Pavon Javier System and method for performing clock synchronization of nodes connected via a wireless local area network
US20040140919A1 (en) * 2003-01-22 2004-07-22 Analog Devices, Inc. Clock synchronization logic

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4494113A (en) * 1981-03-13 1985-01-15 Hitachi, Ltd. Method and apparatus for self-control in distributed priority collision
DE3482810D1 (de) 1983-09-27 1990-08-30 Trw Inc Multi-master-uebertragungsbus.
KR0164807B1 (ko) 1995-12-22 1999-02-01 김광호 반도체 메모리 장치의 데이타 출력버퍼 제어회로
US6247644B1 (en) 1998-04-28 2001-06-19 Axis Ab Self actuating network smart card device
US8166145B2 (en) * 2008-01-10 2012-04-24 Microsoft Corporation Managing event-based conditional recurrent schedules

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030172179A1 (en) * 2002-03-07 2003-09-11 Del Prado Pavon Javier System and method for performing clock synchronization of nodes connected via a wireless local area network
US20040140919A1 (en) * 2003-01-22 2004-07-22 Analog Devices, Inc. Clock synchronization logic

Also Published As

Publication number Publication date
WO2010078499A1 (en) 2010-07-08
US20100169695A1 (en) 2010-07-01
CN102272688A (zh) 2011-12-07
US8627132B2 (en) 2014-01-07
KR20110110283A (ko) 2011-10-06
EP2376994B1 (en) 2015-11-25
CN102272688B (zh) 2015-04-22
EP2376994A4 (en) 2013-08-28
EP2376994A1 (en) 2011-10-19

Similar Documents

Publication Publication Date Title
KR101604014B1 (ko) 마스터 및 슬레이브 할당을 제거하는 독자적인 다중 장치 이벤트 동기화 및 시컨싱 기술
US20090070613A1 (en) Power supply sequencing distributed among multiple devices with linked operation
US7971076B2 (en) Circuitry and method for monitoring a supply voltage
JP2009509226A (ja) バス回路
US20120110218A1 (en) Auto-Detection and Mode Switching for Digital Interface
JP2009020861A (ja) 処理装置およびクロック制御方法
JP4000001B2 (ja) クロック制御装置およびクロック制御方法
TWI606329B (zh) 用於在一或多個模組中循序分配電力的系統與方法
JP3011931B2 (ja) マイクロプロセッサと監視装置とを同期させる方法ならびに該マイクロプロセッサを監視するための電子装置
US20110313700A1 (en) Voltage detection system and controlling method of the same
US8823428B2 (en) Semiconductor device, method for operating the same, and memory system including the same
US5960192A (en) Portable terminal which reliably confirms program installation
WO2021093346A1 (zh) 一种芯片的同步方法及相关装置
CN113835510A (zh) 一种电源供电控制方法及系统
US6825705B2 (en) Clock signal generation circuit and audio data processing apparatus
JP6769490B2 (ja) 集積回路装置
JP2954199B1 (ja) 発振制御回路
JP2005332209A (ja) 半導体集積回路装置及びこれを用いた携帯機器
US8154325B2 (en) Semiconductor integrated device and control method thereof
US6275416B1 (en) Pulse generator circuit, particularly for non-volatile memories
JPH0443290B2 (ko)
JP6228866B2 (ja) 電子回路
JP2020004251A (ja) 光警報器、及び警報システム
JP2003318271A (ja) 半導体集積回路
JPH04196979A (ja) マルチスキャン型テレビジョン受像機

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant