KR101603397B1 - 광전자 소자 및 그 제조방법 - Google Patents

광전자 소자 및 그 제조방법 Download PDF

Info

Publication number
KR101603397B1
KR101603397B1 KR1020137034400A KR20137034400A KR101603397B1 KR 101603397 B1 KR101603397 B1 KR 101603397B1 KR 1020137034400 A KR1020137034400 A KR 1020137034400A KR 20137034400 A KR20137034400 A KR 20137034400A KR 101603397 B1 KR101603397 B1 KR 101603397B1
Authority
KR
South Korea
Prior art keywords
layer
optoelectronic
metal layer
transparent structure
transparent
Prior art date
Application number
KR1020137034400A
Other languages
English (en)
Other versions
KR20140015585A (ko
Inventor
쳉-난 한
충-시안 리
민-순 시에
훙-수안 첸
신-마오 리우
싱-차오 첸
칭-산 타오
치-펭 니
처-펑 첸
젠-차우 우
마사푸미 사노
치-밍 왕
Original Assignee
에피스타 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에피스타 코포레이션 filed Critical 에피스타 코포레이션
Publication of KR20140015585A publication Critical patent/KR20140015585A/ko
Application granted granted Critical
Publication of KR101603397B1 publication Critical patent/KR101603397B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting

Abstract

본 발명의 광전자 소자(1700)는 광전자 유닛(14), 제1 투명 구조(16), 및 제1 접촉층(170)을 포함하며, 그 중, 광전자 유닛(14)은 제1 상표면(141) 및 상기 제1 상표면(141)에 위치한 제1 금속층(142)을 가지며, 상기 제1 투명 구조(16)는 상기 광전자 유닛(14)을 에워싸며 상기 제1 상표면(141)을 노출한다. 제1 접촉층(170)은 제1 투명 구조(16) 상에 위치하며, 제1 금속층(142)과 전기적으로 연결되는 연결부(170a)를 가진다.

Description

광전자 소자 및 그 제조방법{Optoelectronic component and manufacturing method therefor}
본 발명은 광전자 소자에 관한 것이며, 특히 도전 구조를 가지는 광전자 소자에 관한 것이다.
현재 광전자 소자는 발광 다이오드(Light-emitting Diode;LED)와 같이 이미 광학 표시 장치, 교통 표지, 데이터 저장 장치, 통신 장치, 조명 장치 및 의료 기기에 광범위하게 사용되고 있다. 상업 전자 제품의 경박단소의 추세와 유사하게, 광전자 소자의 발전도 마이크로 패키지 시대에 진입하였으며, 반도체와 광전자 소자의 최상의 패키지 설계는 결정 입자 레벨의 패킹이다.
그 외, 상기 LED는 진일보로 마이크로 패킹으로 결정 입자 레벨의 LED 패킹을 형성하며, 다른 소자와 결합 연결되어 발광 장치를 형성한다. 도 15는 공지의 발광 장치의 구조 모식도이며, 도 15에 나타낸 바와 같이, 발광 장치(150)는 적어도 하나의 회로(154)의 서브 마운트(sub-mount)(152), 상기 서브 마운트(152)에 위치한 적어도 하나의 솔더(solder)(156), 및 LED(151)의 전극(155)과 서브 마운트(152) 상의 전극을 전기적으로 연결하는 전기적 연결 구조(158)를 포함하며, 상기 솔더(156)로 상기 LED(151)를 서브 마운트(152) 상에 접착 고정하며, LED(151)의 기판(153)과 서브 마운트(152) 상의 회로(154)가 전기적 연결을 형성하도록 하며, 그 중, 상기 서브 마운트(152)는 리드 프레임(lead frame) 또는 빅 사이즈의 탑재 기판(mounting substrate)일 수 있어, 발광 장치(150)의 회로 설계와 그 방열 효과의 제고에 유리하다.
광전자 소자는 제1 상표면을 가지는 광전자 유닛, 상기 제1 상표면에 위치한 제1 금속층, 상기 광전자 유닛을 에워싸며 상기 제1 상표면을 노출하는 제1 투명 구조, 및 상기 제1 투명 구조 상에 위치하며, 상기 제1 금속층에 전기적으로 연결되는 연결부를 가지는 제1 접축층을 포함한다.
도 1(A)-1(C)는 본 발명의 일 실시예에 따른 광전자 소자의 제조 플로우 차트이다.
도 2(A)는 본 발명의 일 실시예에 따른 광전자 소자의 단면도이다.
도 2(B)는 본 발명의 도 2(A)에서 나타낸 광전자 유닛의 단면도이다.
도 2(C)는 본 발명의 도 2(A)에서 나타낸 광전자 소자의 상면도이다.
도 3(A)-3(F)는 본 발명의 일 실시예에 따른 광전자 소자 상에 전극을 전기 도금하는 제조 플로우 차트이다.
도 4는 본 발명의 다른 실시예에 따른 광전자 소자의 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 광전자 소자의 단면도이다.
도 6은 본 발명의 다른 실시예에 따른 광전자 소자의 단면도이다.
도 7은 본 발명의 다른 실시예에 따른 광전자 소자의 단면도이다.
도 8은 본 발명의 다른 실시예에 따른 광전자 소자의 단면도이다.
도 9(A)-9(C)는 본 발명의 또 다른 실시예에 따른 광전자 소자의 제조 플로우 차트이다.
도 10(A)-10(B)는 본 발명의 또 다른 실시예에 따른 광전자 소자의 제조 플로우 차트이다.
도 11은 본 발명의 또 다른 실시예에 따른 광전자 소자의 단면도이다.
도 12는 본 발명의 또 다른 실시예에 따른 광전자 소자의 단면도이다.
도 13은 본 발명의 또 다른 실시예에 따른 광전자 소자의 단면도이다.
도 14는 본 발명의 일 실시예에 따른 백 라이트 모듈의 단면도이다.
도 15는 공지의 발광 장치의 구조 모식도이다.
도 16(A)-16(C)는 본 발명의 또 다른 실시예에 따른 광전자 소자의 제조 플로우 차트이다.
도 17(A)-17(D)는 본 발명의 또 다른 실시예에 따른 광전자 소자의 제조 플로우 차트이다.
도 18(A)-18(D)는 본 발명의 또 다른 실시예에 따른 광전자 소자의 제조 플로우 차트이다.
도 19는 볼 발명의 또 다른 실시에에 따른 광전자 소자의 단면도이다.
도 20(A)-20(F)는 본 발명의 또 다른 실시예에 따른 광전자 소자의 제조 플로우 차트이다.
도 21은 본 발명의 또 다른 실시예에 따른 광전자 소자의 단면도이다.
도 22는 본 발명의 또 다른 실시예에 따른 광전자 소자의 단면도이다.
본 발명의 실시예를 상세히 설명하며, 도면에 표시하며, 동일하거나 유사한 부분은 동일한 부호로 한다.
도 1(A)-1(C)은 본 발명의 일 실시예에 따른 광전자 소자(1)의 제조 플로우 차트이다. 도 1(A)에 나타낸 바와 같이, 웨이퍼는 임시 캐리어(10), 임시 캐리어(10) 상에 형성된 접착층(12), 접착층(12) 상에 형성된 복수 개의 광전자 유닛(14)를 포함한다. 도 1(B)에 나타낸 바와 같이, 제1 투명 구조(16)는 접촉층(12)과 복수 개의 광전자 유닛(14) 상에 형성되며, 적어도 그 중 광전자 유닛(14)의 적어도 두개의 표면을 피복하며, 제2 투명 구조(18)는 제1 투명 구조 상에 형성된다. 도 1(C)에 나타낸 바와 같이 임시 캐리어(10)와 접착층(12)을 제거하여, 복수 개의 도전 구조(2)가 제1 투명 구조(16)와 복수 개의 광전자 유닛(14)의 표면상에 형성되며, 웨이퍼를 복수 개의 광전자 소자(1)로 분할한다.
임시 캐리어(10)와 제2 투명 구조(18)는 광전자 유닛(14)과 제1 투명 구조(16)를 적재할 수 있다. 임시 캐리어(10)의 재료는 예를 들어, 다이아몬드 상 카본(Diamond Like Carbon;DLC), 흑연, 탄소 섬유, 금속기 복합재료(Metal Matrix Composite;MMC), 세라믹 복합재료(Ceramin Matrix Composite;CMC), 고분자 복합재료(Polymer Matrix Composite, PMC),니켈(Ni), 동(Cu),알루미늄(Al),규소(Si),셀렌화 아연(ZnSe), 갈륨 비소(GaAs), 탄화 규소(SiC), 인화 갈륨(GaP), 갈륨 비소 인(GaAsP), 인화인듐(InP), 산화리튬갈륨(LiGaO2), 리튬 알루미네이트(LiAlO2) 또는 상기 재료의 조합과 같은 도전 재료거나, 또는 다이아몬드(Diamond), 글라스(Glass), 에폭시(Epoxy), 석영(Quartz), 아크릴(Acryl), 산화알루미늄(Al2O3), 산화아연(ZnO), 질화알루미늄(AlN) 또는 상기 재료의 조합과 같은 절연 재료이다.
제2 투명 재료(18)는 광전자 유닛(14)으로부터 오는 광에 대해 투명하며, 그 재료는 예를 들어 다이아몬드(Diamond), 글라스(Glass), 에폭시(Epoxy), 석영(Quartz), 아크릴(Acryl), 산화규소(SiOx), 산화알루미늄(Al2O3), 산화아연(ZnO), 실리콘 또는 상기 재료의 조합과 같은 투명재료를 포함한다. 그 외, 다른 실시예에 있어서, 제2 투명 구조(18)는 자연으로부터 오는 광 예를 들어 해빛에 대해 투명하다. 제2 투명 구조(18)의 두께는 약 300미크론-500미크론이다.
접착층(12)은 임시 캐리어(10)와 광전자 유닛(14)을 접착하여 연결하며, 제2 투명 구조(18)가 제1 투명 구조(16)에 형성된 후 쉽게 제거할 수 있다. 접착층(12)의 재료는 절연 재료, UV 테이프 또는 열 분해 테이프일 수 있다. 절연 재료는 벤조사이클로부텐(BCB), Su8, 에폭시(Epoxy) 또는 스핀 온 글라스(SOG)를 포함하지만 이에 제한되지 않는다.
제1 투명 구조(16)는 광전자 유닛(14)을 피복하여, 광전자 유닛(14)를 고정 및 적재하여 광전자 소자(1)의 기계적 강도를 높이는데 사용된다. 제1 투명 구조(16)는 광전자 유닛(14)으로부터 나오는 광에 대해 투명하며, 그 재료는 제2 투명 재료(18)와 같거나 다를 수 있으며, 열팽창계수는 약 50ppm/℃-400ppm/℃이다. 제1 투명 구조(16)의 재료는 에폭시(Epoxy), 폴리이미드(PI), 벤조사이클로부텐(BCB), 퍼플루오르시클로부탄(PFCB), Su8, 아크릴 수지(Acrylic Resin), 폴리메틸메나크릴레이트(PMMA), 폴리에틸렌 테레프탈레이트(PET), 폴리카보네이트(PC), 폴리에테르이미드(Polytherimide), 탄소플루오르폴리머(Fluorocarbon Polymer), 글라스(Glass), 산화알루미늄(Al2O3), SINR, 스핀 온 글라스(SOG),데프론 또는 상기 재료의 조합과 같은 투명한 재료를 포함한다. 제1 투명 구조(16)의 굴절계수는 제2 투명 구조(18)와 같거나 다르며, 그 두께는 약 200미크론-300미크론이다. 그 오, 제1 투명 구조(16)는 환경으로부터 오는 광 예를 들어 해빛에 대해 투명하다.
광전자 유닛(14)은 빛 에너지, 전기 에너지를 제공하거나 또는 양자를 같이 제공하며, 예를 들어 발광 다이오드 또는 태양전지일 때, 그 두께는 약 100미크론이다. 광전자 유닛(14)이 발광하는 발광 다이오드 일 때, 제1 투명 구조(16)의 굴절 계수는 제2 투명 구조(18)의 투명 계수보다 커서, 광전자 소자(1)의 빛 추출 확률을 증가시킨다. 광전자 유닛(14)이 빛을 흡수하는 태양 전지일 때, 제1 투명 구조(16)의 굴절 계수는 제2 투명 구조(18)의 투명 계수보다 작아서, 광전자 소자(1)에 빛이 진입하는 확률을 증가시킨다.
도 2(A)는 본 발명의 일 실시예에 따른 광전자 소자(1)의 단면도이다. 광전자 소자(1)는 제2 투명 구조(18), 제2 투명 구조(18) 상에 위치하는 제1 투명 구조(16), 제1 투명 구조(16)에 위치하는 광전자 유닛(14), 및 광전자 유닛(14)의 제1 투명 구조(16) 상에 위치하는 도전 구조(2)를 포함한다. 광전자 유닛(14)은 제1 상표면(141) 상에 위치하는 제1 금속층(142)과 제2 금속층(144), 제1 상표면(141)에 대해 서로 마주하며 또한 제2 투명 구조(18)에 가까이하는 제1 하표면(143), 및 제1 상표면(141)과 제1 하표면(143) 사이에 있는 적어도 두개의 측면(140)을 포함한다. 도전 구조(2)는 광전자 유닛(14)과 제1 투명 구조(16) 상에 위치하며, 제1 금속층(142)과 제2 금속층(144)의 일부를 피복하는 제1 절연층(22), 제1 절연층(22) 상에 위치하는 반사층(24), 제1 절연층(22)과 반사층(24) 상에 위치하며, 반사층(24)을 피복하는 제2 절연층(26), 제1 절연층(22)과 제2 절연층(26) 사이에 형성되며, 각각 제1 금속층(142)과 제2 금속층(144)을 노출하는 제1 개구(212)와 제2 개구(214), 및 제1 도전층(282), 제2 도전층(284)을 가지며, 제2 절연층(26) 상에 위치하며, 각각 제1 개구(212)와 제2 개구(214) 중에 형성되어, 제1 금속층(142)과 제2 금속층(144)을 전기적으로 연결하는 전극을 포함한다. 그 중, 제1 금속층(142)과 제2 금속층(144) 사이에 위치한 제1 절연층(22)과 제2 절연층(26) 사이에는 반사층(24)이 존재하지 않는다.
제1 절연층(22)은 광전자 유닛(14)과 반사층(24)을 전기적으로 절연하여, 광전자 유닛(14)이 반사층(24)으로부터 확산되는 원소에 인해 파괴되는 것을 방지한다. 제1 투명 구조(16)는 제1 절연층(22)의 아래에 위치하는 제2 상표면(162), 및 제2 투명 구조(18)에 가까이 하는 제2 하표면(166)을 포함한다. 제2 상표면(162)는 실제로 제1 상표면(141)보다 낮다. 제2 상표면(162)은 제1 상표면(141)에 인접하는 경사면(164)을 가지며, 경사면(164)은 제1 금속층(142) 및 제2 금속층(144)과 측면(140) 사이의 구역에 위치하는 것이 바람직하다. 그 외, 다른 실시예에 있어서, 일부 제2 상표면(162)과 제2 하표면(166) 사이의 거리는 제2 하표면(166)과 제1 상표면(141) 사이의 거리와 같다.
제1 절연층(22)은 제1 투명 구조(16) 및/또는 반사층(24)에 대해 접착성을 가지며, 광전자 소자(14) 및/또는 환경으로부터 오는 광에 대한 투과율이 85%보다 크다. 제1 절연층(22)의 열팽창계수는 제1 투명 구조(16)의 열팽창계수보다 작으며, 바람직하게는 제1 투명 구조(16)와 반사층(24) 사이에 있으며, 그 열팽창계수는 약 3ppm/℃-200ppm/℃이며, 바람직하게는 20ppm/℃-70ppm/℃이다. 제1 절연층(22)의 재료는 제1 투명 구조(16)의 재료와 같거나 다를 수 있으며, 개구를 형성하는데 사용되는 포토레지스트 재료로 할 수 있기 때문에, 제1 절연층(22)은 포토리소그래픽 제조 공정에 있어서 고화되어야 한다. 제1 절연층(22)의 고화온도는 고온에서 제1 투명 구조(16)가 파손되지 않도록 350℃를 초과하지 않는다. 포토레지스트는 Al-Polymer, 벤조사이클로부텐(BCB),SINR, Su8 또는 스핀 온 글라스(SOG)를 포함하지만 이에 제한되지 않는다. 제1 절연층(22)은 조도가 제1 상표면(141)보다 큰 거친 표면을 가질 수 있으며, 그 두께는 실제로 일정하며, 약 2미크론-3미크론이다.
반사층(24)은 광전자 유닛(14) 또는 환경으로부터 오는 광을 반사할 수 있으며, 그 두께는 실제로 일정하며, 약 1미크론-3미크론이다. 반사층(24)과 일부 제1 금속층(142)과 제2 금속층(144)은 중첩되며, 복수 개의 부속층(미도시)을 추가로 포함할 수 있으며, 그 열팽창계수는 약 3ppm/℃-200ppm/℃이다. 반사층(24)은 광전자 유닛(14) 및/또는 환경으로부터 오는 광에 대한 반사율은 70%이상이며, 그 재료는 동(Cu), 알루미늄(Al), 주석(Sn), 금(Au), 은(Ag), 티타늄(Ti), 니켈(Ni), 은-티타늄(Ag-Ti), 니켈 주석(Ni-Sn), 금합금(Au alloy), 니켈-은(Ni-Ag) 또는 티나늄- 알루미늄(Ti-Al) 등을 포함하지만 이에 제한되지 않는다. 반사층(24)는 조도가 제1 상표면(141)보다 큰 거친 구조를 가질 수 있다.
제2 절연층(26)은 제1 도전층(282) 및 제2 도전층(284)과 반사층(24)을 전기적으로 절연하며, 반사층(24)이 제1 도전층(282) 및 제2 도전층(284)에 인해 파손되는 것을 방지하도록 보호한다. 제2 절연층(26)은 반사층(24)을 고정하며 도전 구조(2)의 기계적 강도를 제고시키는데 사용될 수 있다. 제2 절연층(26)의 재료는 제1 절연층(22)의 재료와 같거나 다를 수 있으며, 그 재료는 Al-Polymer, 벤조사이클로부텐(BCB), SINR, Su8 또는 스핀 온 글라스(SOG), 폴리이미드(PI) 또는 다이아몬드상 박막(DLC)을 포함하지만 이에 제한되지 않는다. 제2 절연층(26)은 조도가 제1 상표면(141)보다 큰 거친 표면을 가질 수 있으며, 그 두께는 실제로 일정하며, 약 4미크론-5미크론이다.
전극(28)은 증착 또는 전기 도금을 통해 일체로 성형되며, 전극(28)의 상표면 면적은 제2 투명 구조(18)의 상표면 면적의 50%이상이다. 제1 도전층(282)과 제2 도전층(284)은 외부 전압을 접수하는데 사용되며, 그 재료는 금속 재료를 포함할 수 있으며, 동(Cu), 주석(Sn), 금(Au), 니켈(Ni), 티타늄(Ti), 납(Pb), 동-주석(Cu-Sn), 동-아연(Cu-Zn),동-카드뮴(Cu-Cd), 주석-납-안티몬 (Sn-Pb-Sb), 주석-납-아연(Sn-Pb-Zn),니켈 주석(Ni-Sn), 동-코발트(Cu-Co), 금합금(Au alloy), 금-동-니켈-금(Au-Cu-Ni-Au) 또는 상기 재료의 조합 등을 포함하지만 이에 한정되지 않는다. 제1 도전층(282) 및/또는 제2 도전층(284)은 복수 개의 부속층(미도시)을 포함할 수 있으며, 광전자 유닛(14) 및/또는 환경으로부터 오는 광에 대한 반사율이 70%이상이다. 제1 도전층(282)의 두께는 실제로 일정하며, 예를 들어 약 12미크론이며, 제2 도전층(284)의 두께는 실제로 일정하며, 예를 들어 약 12미크론이다. 제1 도전층(282) 및 제2 도전층(284)의 상표면 면적은 제2 하표면의 면적의 50%보다 크다.
도 2(B)에 나타낸 바와 같이, 광전자 유닛(14)은 발광 다이오드일 수 있으며, 발광 구조(145), 제1 유전체층(149a), 보호층(147), 제1 와이어 패드(146), 제2 와이어 패드(148), 제1 금속층(142), 제2 금속층(144) 및 제2 유전체층(149b)을 포함한다. 발광 구조(145)는 기판(145a), 제1 전기층(145b), 활동층(145c) 및 제2 전기층(145d)을 포함한다. 활동층(145c)은 제1 전기층(145b) 상에 위치하며, 발광층이며, 제2 전기층(145d)은 활동층(145c) 상에 위치한다. 제1 와이어 패드(146)는 발광 구조(145) 상에 위치하며, 제1 전기층(145b)에 전기적으로 연결되며, 제2 와이어 패드(148)는 발광 구조(145) 상에 위치하며, 제2 전기층(145d)에 전기적으로 연결된다. 보호층(147)은 발광 구조(145) 상에 위치하며, 제1 와이어 패드(146)와 활동층(145c) 및 제2 전기층(145d)을 전기적으로 절연하며, 제1 유전체층(149a)은 발광 구조(145) 상에 위치한다. 제1 금속층(142)은 제1 유전체층(149a) 상에 위치하며, 제1 전기층(145b)에 전기적으로 연결되며, 일부 제1 금속층(142)은 제1 유전체층(149a) 상에 위치한다. 제2 금속층(144)은 발광 구조(145) 상에 위치하며, 제2 전기층(145d)에 전기적으로 연결되며, 일부 제1 금속층(144)은 제1 유전체층(149a) 상에 위치한다. 제2 유전체층(149b)은 제1 유전체층(149a) 상에 위치하며, 제1 유전체층(149a)과 제2 유전체층(149b)은 제1 금속층(142)과 제2 금속층(144)을 전기적으로 절연시킨다. 일부 제1 유전체층(149a)은 투명층이며, 제1 유전체층(149a)과 제1 금속층(142) 및/또는 제2 금속층(144)이 접촉되는 표면은 발광 구조(145)로부터 나오는 광을 반사할 수 있다. 다른 실시예에 있어서, 제1 유전체층(149a)은 반사 구조를 가질 수 있으며, 그 반사 구조는 브래그 반사층(DBR) 및/또는 반사 박막을 포함할 수 있으며, 반사 박막은 예를 들어 동(Cu), 알루미늄(Al), 주석(Sn), 금(Au), 은(Ag), 티타늄(Ti), 니켈(Ni), 은-티타늄(Ag-Ti), 니켈 주석(Ni-Sn), 금합금(Au alloy), 니켈-은(Ni-Ag), 티타늄-알루미늄(Ti-Al) 등과 같은 금속 재료를 포함한다.
도 2(B)에 나타낸 바와 같이, 제1 와이어 패드(146)와 제2 와이어 패드 사이에 제1 간격(d1)을 가지며, 제1 금속층(142)과 제2 금속층(144) 사이에 제2 간격(d2) 을 가지며, 제1 도전층(282)과 제2 도전층(284) 사이에 제3 간격(d3)을 가진다. 제1 간격(d1)은 제2 간격(d2) 및 또는 제3 간격(d3)보다 크며, 제2 간격(d2)과 제3 간격(d3)은 서로 같거나 다를 수 있다. 일 실시예에 있어서, 제2 간격(d2)은 제3 간격(d3)보다 크며, 다른 실시예에 있어서, 제2 간격(d2)은 제3 간격(d3)보다 작을 수 있다. 제3 간격(d3)은 100미크론-300미크론이다. 제2 투명 구조(18)는 제1 폭(W1)을 가지며, 광전자 유닛(14)은 제2 폭(W2)을 가지며, 제1 폭(W1)이 제2 폭(W2)에 대한 비례는 1.5-3이며, 바람직하게는 2-2.5이다.
도 2(C)는 본 발명의 도 2(A)에서 나타낸 광전자 소자(1)의 상면도이며, 제1 도전층(282)는 제2 도전층(284)에서 멀리 떨어진 일 측에 위치하는 경사각(286)을 가지며, 제1 개구(212)와 반사층(24) 사이에 제4 간격(d4)을 가지며, 약 25미크론-75미크론이다.
다른 실시예에 있어서, 광전자 소자(1)는 접착재료에 의해 베이스에 접착된다. 접착 재료는 금속 재료, 투명 재료 또는 비등향성 도전 박막일 수 있으며, 금속 재료는 동(Cu), 주석(Sn), 금(Au), 니켈(Ni), 티타늄(Ti), 납(Pb), 동-주석(Cu-Sn), 동-아연(Cu-Zn), 동-카드뮴(Cu-Cd), 주석-납-안티몬 (Sn-Pb-Sb), 주석-납-아연(Sn-Pb-Zn), 니켈 주석(Ni-Sn), 동-코발트(Cu-Co), 금합금(Au alloy), 금-동-니켈-금(Au-Cu-Ni-Au) 또는 상기 재료의 조합 등을 포함하지만 이에 한정되지 않는다. 투명 재료는 벤조사이클로부텐(BCB), SINR, Su8 에폭시(Epoxy) 또는 스핀 온 글라스(SOG)를 포함하지만 이에 한정되지 않는다.
도 3(A)-3(F)는 광전자 유닛(14) 상에 전극(28)을 전기 도금하는 제조 플로우 차트이다. 도 3(A)에 나타낸 바와 같이, 종정층(30)은 광전자 유닛(14) 와 제1 투명 구조(16) 상에 형성된다. 도 3(B)에 나타낸 바와 같이, 제1 포토레지스트(32)는 종정층(30) 상에 형성되며, 일부 종정층(30)을 노출한다. 도 3(C)에 나타낸 바와 같이, 전기 도금층(34)은 종정층(30)의 제1 포토레지스트(32)에 의해 피복되지 않은 부분에 전기 도금하여 형성된다. 도 3(D)에 나타낸 바와 같이, 제1 포토레지스트(32)를 노출하여 종정층(30)의 기타 부분을 노출한다. 도 3(E)에 나타낸 바와 같이, 제2 포토레지스트(36)는 전기 도금층(34) 상에 형성된 후, 종정층(30)의 노출된 부분을 제거한다. 도 3(F)에 나타낸 바와 같이, 제2 포토레지스트(36)를 제거하여 전기 도금층(34)을 노출하여 전극(28)을 형성한다.
도 4는 본 발명의 다른 실시예에 따른 광전자 소자(4)의 단면도이다. 광전자 소자(4)는 광전자 소자(1)와 유사하지만, 제2 투명 구조(18) 중에 형성되어 광전자 유닛(14) 또는 환경으로부터 오는 광을 처리할 수 있는 광전자 소자와 같은 오목부(40)를 추가로 포함한다. 오목부(40)는 제1 투명 구조(16) 중에 형성될 수도 있다. 본 실시예에 있어서, 오목부(40)는 단면도에서 볼 때, 삼각형이다.
도 5에 나타낸 바와 같이, 다른 실시예에 있어서, 광전자 소자(5)의 제2 투명 구조(18)는 거꾸로 된 사다리꼴일 수 있다. 제2 투명 구조(18)는 조도가 제1 상표면(141)보다 큰 거친 표면 또는 평탄면일 수 있는 제3 하표면(182)을 가질 수 있다. 제2 투명 구조(18)의 형상은 단면도에서 볼 때, 삼각형, 반원형, 사분의 일 원형, 거꾸로 된 사다리꼴, 오각형 또는 사각형을 포함하지만 이에 제한되지 않으며, 제1 투명 구조(16)의 형상은 제2 투명 구조(18)와 같거나 다를 수 있다. 다른 실시예에 있어서, 제2 하표면(166)은 조도가 제1 상표면(141)보다 큰 거친 표면이거나 평탄 표면일 수 있다.
도 6에 나타낸 바와 같이, 광전자 유닛(6)은 광전자 유닛(1)과 유사하지만, 제3 하표면(182) 아래에 위치하며, 광전자 유닛(14) 또는 환경으로부터 오는 광을 반사할 수 있는 경면(60)을 추가로 포함한다. 도 7에 나타낸 바와 같이, 다른 실시예에 있어서, 광전자 소자(7)는 광전자 유닛(14), 도전 구조(2), 제1 투명 구조(16) 및 제2 투명 구조(18)를 가진다. 제2 투명 구조(18)는 제1 상표면(141)과 평행되지 않는 제1 변(185)을 가지며, 경면(70)은 제1 변(184) 아래에 형성되어 광전자 유닛(14) 또는 환경으로부터 오는 광을 반사한다. 단면도에서 보면, 제1 변(184)은 제1 상표면(141)에 대해 포물선 곡선, 호선 또는 경사변일 수 있다. 도 8에 나타낸 바와 같이, 다른 실시예에 있어서, 광전자 소자(8)는 광전자 소자(7)에 유사하지만, 제1 투명 구조(16)는 제1 상표면(141)에 평행되지 않는 제2 변(168)을 추가로 가지며, 경면(80)은 제1 변(184)과 제2변(168) 아래에 형성되어 광전자 유닛(14) 또는 환경으로부터 오는 광을 반사한다.
도 9(A)-9(C)는 본 발명의 또 다른 실시예에 따른 광전자 소자(9)의 제조 플로우 차트이다. 도 9(A)-9(B)에 나타낸 바와 같이, 광전자 유닛(17)과 제1 투명 구조(16)는 제2 투명 구조(18) 상에 위치하며, 광전자 유닛(14)의 보호층(147)은 제1 상표면(141) 상에 형성되며, 제1 금속층(142)과 제2 금속층(144)을 노출하며, 그 중, 보호층(147)은 제1 금속층(142)과 제2 금속층(144)의 일부를 피복할 수 있다. 다른 실시예에 있어서, 보호층(147)은 제1 금속층(142)과 제2 금속층(144)의 전부를 노출할 수 있으며, 심지어 일부 제1 상표면(141)을 노출할 수 있다. 절연 산란층(90)은 광전자 유닛(14)과 제1 투명 구조(16) 상에 형성되며, 절연 산란층(90)은 적어도 광전자 유닛(14)과 제1 투명 구조(16) 의 일부를 피복할 수 있으며, 제1 금속층(142)과 제2 금속층(144)을 에워싼다. 도 9(C)에 나타낸 바와 같이, 절연 산란층(90)을 제거하여 제1 개구(212)와 제2 개구(214)를 형성하여, 제1 금속층(142)과 제2 금속층(144)을 노출한 다음, 절연 산란층(90) 상 및 제1 개구(212)와 제2 개구(214) 중에 제1 도전층(282)과 제2 도전층(284)을 형성하며, 그 중, 제1 도전층(282)과 제2 도전층(284)은 각각 제1 금속층(142)과 제2 금속층(144)에 전기적으로 연결되어, 광전자 소자(9)를 형성한다. 절연 산란층(90)은 제1 도전층(282)과 제2 도전층(284)을 전기적으로 절연시키며, 광전자 유닛(14) 및/또는 환경으로부터 오는 광에 대한 반사율이 50% 이상이며, 단일층 구조일 수 있다. 절연 산란층(90)은 제1 도전층(282)에서 멀리 떨어지며, 복수 개의 과립을 가질 수 있으며, 광전자 유닛(14) 및/또는 환경으로부터 오는 광을 난반사하는 난반사 표면(92)을 가진다. 그 중, 난반사는 광선이 물체의 거친 표면에 조사한 후 무질서하게 사면으로 반사되는 형상을 가르킨다. 다른 실시예에 있어서, 절연 산란층(90)은 복수 개의 절연층 스택(미도시)를 마련하여 브래그 반사층을 형성하도록 한다. 절연 산란층(90)의 두께는 약 4미크론-20미크론이며, 바람직하게는 5미크론-10미크론이다. 절연 산란층(90)의 재료는 에폭시(Epoxy), 산화 규소(SiOx), 산화알루미늄(Al2O3), 이산화티타늄(TiO2), 실리콘(silicone), 수지(Resin) 또는 상기 재료의 조합일 수 있다. 절연 산란층(90)의 형성 방법은 스핀 코팅, 강판 인쇄 또는 스크린 인쇄를 포함하며, 절연 산란층(90)을 제거하는 방법은 식각을 포함한다. 절연 산란층(90)은 동시에 광선을 난반사 또는 반사할 수 있으며, 또한 전기적 절연 기능을 제공할 수 있어, 난반사 재료, 반사 재료 및 절연 재료의 사용을 줄이고, 재료 특성 예를 들어, 열팽창계수 또는 기계적 강도의 차이에 인해 재료사이의 파손도 방지할 수 있으며, 우수율을 제고하고 원가를 저감할 수 있으며, 한편, 물기가 광전자 유닛(14)에 들어가는 것을 방지할 수 있어, 신뢰성을 제고시킨다. 제1 도전층(282)의 상표면은 제1 금속층(142)의 바로 위에 위치하며, 제1 금속층(142)의 일부와 중첩되는 제1 함몰구(281), 및 절연 산란층(90)의 일부와 중첩되는 제1 평탄구(283)를 포함하며, 그 중, 제1 함몰구(281)와 제1 상표면(141) 사이의 거리는 제1 평탄구 (283)와 제1 상표면(141) 사이의 거리보다 작다. 다른 실시예에 있어서, 제1 함몰구(281)와 제1 상표면(141) 사이의 거리는 절연 산란층 (90)의 상표면과 제1 상표면(141) 사이의 거리보다 작다. 제2 도전층(284)의 상표면은 제2 금속층(144)의 바로 위에 위치하며, 제2 금속층(144)의 일부와 중첩되는 제2 함몰구(285), 및 절연 산란층(90)의 일부와 중첩되는 제2 평탄구(285)를 포함하며, 그 중, 제2 함몰구(285)와 제1 상표면(141) 사이의 거리는 제2 평탄구 (287)와 제1 상표면(141) 사이의 거리보다 작다. 다른 실시예에 있어서, 제2 함몰구(285)와 제1 상표면(141) 사이의 거리는 절연 산란층 (90)의 상표면과 제1 상표면(141) 사이의 거리보다 작다. 제1 도전층(282)은 절연 산란층(90)과 광전자 유닛(14) 사이의 함몰처에 형성되며, 바람직하게는 제1 금속층(142)과 절연 반사층(90) 사이에 형성되는 제1 충전부(288)를 추가로 포함한다. 제2 도전층(284)은 절연 산란층(90)과 광전자 유닛(14) 사이의 함몰처에 형성되며, 바람직하게는 제2 금속층(144)과 절연 반사층(90) 사이에 형성되는 제2 충전부(289)를 추가로 포함한다.
도 10(A)-10(B)는 본 발명의 또 다른 실시예에 따른 광전자 소자(100)의 제조 플로우 차트이다. 도 10(A)에 나타낸 바와 같이, 광전자 유닛(14)과 제1 투명 구조(16)는 제2 투명 구조(16) 상에 위치하며, 제1 절연층(22)은 광전자 유닛(14)과 제1 투명 구조(16) 상에 위치하며, 제1 절연층(22)은 적어도 광전자 유닛(14)과 제1 투명 구조(16) 의 일부를 커버하며, 제1 금속층(142)과 제2 금속층(144)을 에워싼다. 반사층(24)은 제1 절연층(22) 상에 형성되며, 제2 절연층(26)은 반사층(24) 상에 형성된다. 도 10(B)에 나타낸 바와 같이, 제1 절연층(22) , 제2 절연층(26) 및 반사층(24) 을 제거하여 제1 개구(212)와 제2 개구(214)를 형성하도록 하며, 제1 금속층(142)과 제2 금속층(144)을 노출한 다음, 제2 절연층(26) 상 및 제1 개구(212)와 제2 개구(214) 중에 전극(28)을 형성하며, 그 중, 전극(28)은 제1 금속층(142)과 제2 금속층(144)을 전기적으로 연결하여, 광전자 소자(100)를 형성하도록 한다. 그 중, 제1 금속층(142)과 제2 금속층(144) 사이에 위치한 제1 절연층(22)과 제2 절연층(26) 사이에 반사층(24)을 가지며, 광전자 유닛(14) 및/또는 환경으로부터 오는 광이 반사되는 확률을 증가시키고, 발광 효율을 제고시키며, 물기가 광전자 유닛(14)에 들어가는 것을 방지하여, 신뢰성을 제고시킨다. 반사층(24)은 전극(28) 및/또는 제1 금속층(142)과 제2 금속층(144)에 전기적으로 연결될 수 있다. 다른 실시예에 있어서, 제2 절연층(26)은 반사층(24)를 커버하여 반사층(24)과 전극(28) 및/또는 제1 금속층(142)과 제2 금속층(144)을 전기적으로 절연시킬 수 있다.
도 11은 본 발명의 또 다른 실시예에 따른 광전자 소자(110)의 단면도이다. 광전자 소자(110)는 도전 구조(2), 광전자 유닛(14) 및 제2 투명 구조(18) 상에 형성된 제1 투명 구조(16)를 포함하며, 그중 제1 투명 구조(16)는 광전자 유닛(14) 아래에 위치하며 에워싸는 제1 투명층(161), 제1 투명층(161) 아래에 위치하며 에워싸는 제2 투명층(163), 제2 투명층(163) 아래에 위치하며 에워싸는 제3 투명층(165), 제1 투명층(161)과 제2 투명층(163) 사이에 위치하는 제1 파장 전환층(112), 및 제2 투명층(163)과 제3 투명층(165) 사이에 위치하는 제2 파장 전환층(114)을 포함한다. 제1 파장 전환층(112)이 광전자 유닛(14)으로부터 오는 광에 의해 여기된 후 발사하는 광은 제1 파장을 가지며, 제2 파장 전환층(114)이 광전자 유닛(14)으로부터 오는 광에 의해 여기된 후 발사하는 광은 제2 파장을 가지며, 광전자 유닛(14)으로부터 발사된 광은 제3 파장을 가지며, 그 중, 제3 파장은 제1 파장과 제2 파장보다 작으며, 제1 파장은 제2 파장보다 크며, 제1 파장의 준위는 제2 파장 전환층(114)에 의해 흡수되는 광의 에너지 준위보다 작으며, 제1 파장의 광이 제2 파장 전환층(114)에 의해 흡수되는 것을 낮추며, 제1 파장의 광이 파장 전환에 인해 소모되는 것을 줄이며, 광전자 소자(110)의 발광 효율을 제고시킨다. 제1 파장 전환층(112) 및/또는 제2 파장 전환층(114)은 광전자 유닛(14)으로부터 오는 광을 흡수하여 여기광을 생성할 수 있으며, 광전자 유닛(14)으로부터 오는 광 및 제1 파장 전환층(112) 및/또는 제2 파장 전환층(114)이 생성한 여기광을 난반사 할 수도 있다. 제1 파장 전환층(112) 및/또는 제2 파장 전환층(114)의 구조는 싱글 헤테로 구조, 더블 헤테로 구조, 더블 사이드 헤테로 구조, 다층형 양자우물 구조 또는 양자점 구조를 가질 수 있으며, 그 재료는 형광체 분말 또는 반도체 재료일 수 있다. 형광체 분말은 이트륨 알루미늄 가넷(YAG), 규산염, 바나듐산염, 알칼리 토금속 규산염, 알칼리 토금속 유화물, 알칼리 토금속 셀렌화물, 알칼리 토금속 갈륨 황화물, 금소질화물, 금속질산화물, 텅스텐 몰리브덴 산염 혼합물(Tungsten and molybdenum acid salt mixture),산화물 혼합물, 유리 형광체 혼합물 또는 상기 재료의 혼합물을 포함하지만 이에 한정되지 않는다. 반도체 재료는 갈륨(Ga), 알루미늄(Al), 인듐(In), 인(P), 질소(N), 아연(Zn), 카드뮴(Cd) 및 셀렌(Se)으로 구성된 그룹에서 선택된 한가지 이상의 원소를 구비한다.
도 12는 본 발명의 또 다른 실시예에 따른 광전자 소자(120)의 단면도이다. 광전자 소자(120)는 도전 구조(2), 광전자 유닛(14), 제2 투명 구조(18) 상에 형성된 제1 투명 구조(16) 및 제2 투명 구조(18) 아래에 형성된 윈도우 층(122)을 포함한다. 광전자 유닛(14) 및/또는 환경으로부터 오는 광은 윈도우 층(122)을 투과할 수 있으며, 윈도우 층(122)의 굴절계수는 제2 투명 구조(18)와 환경의 굴절계수 사이에 있으며, 제2 투명 구조 (18)와 환경과의 포트에서 발생한 전반사의 확률을 낮춘다. 윈도우 층(122)의 굴절계수는 약 1보다 크거나 및/또는 2보다 작으며, 1,1과 1,4 사이에 있는 것이 바람직하다. 윈도우 층(122)은 리플로우(reflow )를 거쳐 예를 들어 렌즈와 같은 광학소자로 하여, 광전자 유닛(14) EH는 환경으로부터 오는 광을 처리하며, 그 형상은 단면도에서 볼 때, 삼각형, 반원형, 사분의 일 원형, 거꾸로 된 사다리꼴, 오각형 및 사각형을 포함하지만 이에 한정되지 않은다. 윈도우 층(122)의 재료는 에폭시(Epoxy), 스핀 온 글라스(SOG), 산화규소(SiOx), 실리콘(Silicone), 폴리메틸메나크릴레이트(PMMA) 또는 상기 재료의 조합일 수 있다.
도 16(A)-16(C)는 본 발명의 또 다른 실시예에 따른 광전자 소자(1600)의 제조 플로우 차트이다. 도 16(A)는 본 발명의 상면도이며, 도 16(B)와 도 16(C)는 본 발명의 단면도이다. 도 16(A)에서 나타낸 바와 같이, 광전자 유닛(14)의 일부 보호층(147)을 제거하여 제1 금속층(142) 및 그 제1 연장부(142a) 및/또는 제2 금속층(144) 및 그 제2 연장부(144a) 를 노출한다. 다음, 도 16(B)에 나타낸 바와 같이, 광전자 유닛(14) 및 제1 투명 구조(16) 상에 제1 절연 산란층(90)을 형성한다. 절연 산란층(90)의 일부를 제거하여 제1 금속층(142) 및 그 제1 연장부(142a) 및/또는 제2 금속층(144) 및 그 제2 연장부(144a) 를 노출하여, 절연 산란층(90) 및 광전자 유닛(14) 상에 제1 도전층(282)과 제2 도전층(284)을 형성하여 광전자 소자(1600)를 형성하도록 하며, 그 중, 제1 도전층(282)과 제2 도전층(284)은 각각 제1 금속층(142)과 제2 금속층(144)에 전기적으로 연결되며, 예를 들어 도 16(C)에 나타낸 바와 같이, 제1 도전층(282)과 제2 도전층(284)은 각각 제1 금속층(142)과 제2 금속층(144)에 직접 접촉한다. 광전자 소자(1600)의 제1 금속층(142)은 제1 연장층(142a)을 가지며, 제2 금속층(144)은 제2 연장층(144a)을 가져, 광전자 소자(14)의 전류 확산 능력을 증가시키며, 광전자 유닛(14)의 발광 효율을 제고시킨다. 제1 도전층(282)과 제1 연장부(142a)의 접촉 및/또는 제2 도전층(284과 제2 연장부(144a)의 접촉을 통해, 제1 금속층(142)과 제2 금속층(144)의 접촉 면적을 증가하며, 따라서, 광전자 소자(1600)의 열 확산 및 전류 전도 경로를 증가시키며, 열 확산 효율을 제고시킨다.
도 17(A)-17(D)는 본 발명의 또 다른 실시예에 따른 광전자 소자(1700)의 제조 플로우 차트이다. 도 17(A), 도 17(B), 도 17(C)는 본 발명의 상면도이며, 도 17(D)는 본 발명의 단면도이다. 도 17(A)에서 나타낸 바와 같이, 광전자 유닛(14)의 일부 보호층(147)을 제거하여 제1 금속층(142), 제2 금속층(144) 및 제2 연장부(144a) 를 노출한다. 제1 접촉층(170)은 제1 투명 구조(16) 상에 형성되며, 광정자 유닛(14)을 향해 연장하며 제1 금속층(142)과 전기적 연결을 형성하는 연결부(170a)를 가진다. 본 실시예에 있어서, 연결부(170a)와 제1 금속층(142)은 직접적으로 연결된다. 도 17(B)에 나타낸 바와 같이, 절연 산란층(172)은 제1 투명 구조(16)와 제1 접촉층(170) 상에 형성되며, 제1 접촉층(170)의 일부를 노출한다. 도 17(C) 및 도 17(D)에 나타낸 바와 같이, 제1 도전층(282)은 절연 산란층(172)과 제1 접촉층(170) 상에 형성되며, 제1 접촉층(170)에 전기적으로 연결되며, 제2 도전층(284)은 절연 산란층(172)과 제2 금속층(144) 및 제2 연장층(144a) 상에 형성되며,제2 금속층(144) 및 제2 연장층(144a)과 전기적 연결을 형성하여 광전자 소자(1700)를 형성하며, 그 중, 제2 도전층(284)과 제1 접촉층(170)은 전기적으로 절연된다. 광전자 소자(1700)의 제2 금속층(144)은 제2 연장부(144a)를 가지며, 광전자 유닛(14)의 전류 확산 능력을 증가시키며, 광전자 유닛(14)의 발광 효율을 제고시킨다. 제2 도전층(284)은 제2 연장부(144a)와의 접촉을 통해, 제2 금속층(144)과의 접촉면적을 증가시키며, 따라서, 광전자 소자(1700)의 열확산 및 전류 전도 경로를 증가시키며, 열 확산 효율을 제고시킨다. 이것은 제1 접촉층(170) 상에 피복된 절연 산란층(172)은 제2 도전층(284)과 제1 금속층(142)을 전기적으로 절연시키기 때문에, 제2 도전층(284)은 제1 금속층(142)까지 연장될 수 있으며, 제2 금속층(284)의 상표면 면적을 확대시키며, 광전자 소자(1700)의 열 확산 및 전류 전도 경로를 증가시키며, 그 효율을 제고시킨다. 제1 도전층(282)과 제2 도전층(284)의 상표면 면적이 다르며, 예를 들어 제2 도전층(284)의 상표면 면적 제1 도전층(282)의 상표면 면적보다 클 때, 후속 제조 공정의 위치 인식이 쉬우며, 우수율을 제고시킨다. 제1 접촉층(170)은 광전자 유닛(14) 및/또는 환경으로부터 오는 광을 반사할 수 있어, 광전자 소자(1700)의 발광 효율을 제고시키며, 그 재료는 상기 제1 금속층 또는 반사층의 재료일 수 있다.
도 18(A)-18(D)는 본 발명의 또 다른 실시예에 따른 광전자 소자(1800)의 제조 플로우 차트이다. 도 18(A), 도 18(B), 도 18(C)는 본 발명의 상면도이며, 도 18(D)는 본 발명의 단면도이다. 도 18(A)에서 나타낸 바와 같이, 광전자 유닛(14)의 일부 보호층(147)을 제거하여 제1 금속층(142), 제2 금속층(144) 및 제2 연장부(144a) 를 노출한다. 제1 접촉층(170)은 제1 투명 구조(16) 상에 형성되며, 광정자 유닛(14)을 향해 연장하며 제1 금속층(142)과 전기적 연결을 형성하는 연결부(170a), 제1 투명 구조(16) 및 보호층(147) 상에 형성되며 제2 금속층(144) 및/또는 제2 연장부(144a)에 전기적으로 연결되는 제2 접촉부(1802)를 포함하며, 그 중, 도 18(B)에 나타낸 바와 같이, 제1 접촉층(170)과 제2 접촉층(1802)은 서로 격리된다. 도 18(C)에 나타낸 바와 같이, 제1 격리층(1804)은 제1 접촉층(170)과 제2 접촉층(1802) 상에 형성되어 광전자 소자(1800)를 형성하도록 한다. 도 18(A)와 도 18(D)에 나타낸 바와 같이, 광전자 소자(1800)의 제2 금속층(144)은 제2 연장층(144a)을 가지며, 광전자 유닛(14)의 전류 확산 능력을 증가시키며, 광전자 유닛(14)의 발광 효율을 제고시키다. 제2 접촉층(1802)은 제2 연장부(144a)와의 접촉을 통해 제2 금속층(144)와의 접촉면적을 증가시키며, 따라서, 광전자 소자(1800)의 열 확산 및 전류 전도 경로를 증가시키며, 그 열확산 효율을 제고시킨다. 제1 접촉층(170)과 제2 접촉층(1802) 상에 피복된 제1 격리층(1804)은 그 사이즈를 조절할 수 있어, 제1 접촉층(170)과 제2 접촉층(1802)의 노출 상표면 면적을 변화시켜 서로 같거나 다르게 한다. 제1 접촉층(170)과 제2 접촉층(1802)의 노출 상표면 면적이 서로 다를 때, 본 실시예에 있어서, 제2 접촉층(1802)의 노출 상표면 면적이 제1 접촉층(170)의 노출 상표면 면적보다 클 때, 후속 제조 공정의 위치 인식이 쉬우며, 우수율을 제고시킨다. 도 18(D)에 나타낸 바와 같이, 제1 격리층(1804)은 제1 접촉층(170)과 제2 접촉층(1802) 사이에 형성되어 제1 접촉층(170)과 제2 접촉층(1802)을 전기적으로 절연시킬 수 있어, 단락의 확률을 낮추고, 우수율은 제고시킨다. 제2 접촉층(1802)의 재료는 상기 제1 금속층의 재료일 수 있으며, 제1 격리층(1804)의 재료는 상기 제1 절연층 또는 절연 산란층의 재료 등일 수 있다.
도 19는 본 발명의 또 다른 실시에에 따른 광전자 소자(1900)의 단면도이다. 광전자 소자(1900)는 도전 구조(2), 광전자 유닛(14) 및 제2 투명 구조(18) 상에 형성된 제1 투명 구조(16)를 포함하며, 그 중, 제2 투명 구조(18)는 챔퍼(186)를 포함하며, 광전자 유닛(14)으로부터 오는 광의 처리, 예를 들어 굴절 또는 반사를 처리한다. 또한, 광전자 소자(1900)는 제2 투명 구조(18)의 아래에 위치하며 에워싸는 제1 피복층(1902), 제1 피복층(1902)의 아래에 위치하며 에워싸는 제2 피복층(1906), 및 제1 피복층(1902)과 제2 피복층(1906)사이에 위치하는 제3 파장 전환층(1904)을 포함한다. 광전자 유닛(14)으로부터 오는 광은 제3 파장 전환층(1904)에서 난반사 되며, 제3 파장 전환층(1904)에 의해 난반사 되어 되돌아 오는 광전자 유닛(14)의 광은 제2 투명 구조(18) 및 제1 피복층의 포트에서 전반사되기에, 난반사 되어 광전자 유닛(14)에 되돌아오며 흡수되는광을 줄이며, 광전자 소자(1900)의 발광 효율을 제고시킨다. 제3 파장 전환층(1904)은 파장 전환 입자를 가지며, 파장 전환 입자의 구조는 양자점을 가질수 있으며, 그 재료는 형광체 분말 또는 반도체 재료일 수 있다. 형광체 분말은 YAG, 규산염, 바나듐산염, 알칼리 토금속 규산염, 알칼리 토금속 유화물, 알칼리 토금속 셀렌화물, 알칼리 토금속 갈륨 황화물, 금소질화물, 금속질산화물, 텅스텐 몰리브덴 산염 혼합물(Tungsten and molybdenum acid salt mixture),산화물 혼합물, 유리 형광체 혼합물 또는 상기 재료의 혼합물을 포함하지만 이에 한정되지 않는다. 반도체 재료는 갈륨(Ga), 알루미늄(Al), 인듐(In), 인(P), 질소(N), 아연(Zn), 카드뮴(Cd) 및 셀렌(Se)으로 구성된 그룹에서 선택된 한가지 이상의 원소를 구비한다.
도 20(A)-20(F)는 본 발명의 또 다른 실시예에 따른 광전자 소자(2000)의 제조 플로우 차트이다. 도 20(A)에 나타낸 바와 같이, 접착층(12)은 임시 캐리어(10) 상에 형성되며, 광전자 유닛(14)은 접착층(12) 상에 형성되며, 그 중, 광전자 유닛(14)은 제1 금속층(142), 제2 금속층(144) 및 접착층(12) 상에 형성되며 광전자 유닛(14)과 분리되는 두개의 제2 도선 구조(2002)를 포함하며, 그 중, 두개의 제2 도선 구조(2002)는 동시에 광전자 유닛(14)의 동일 측에 위치하거나 또는 각각 광전자 유닛(14)의 서로 반대측에 위치할 수 있다. 도 20(B)에 나타낸 바와 같이, 제1 피복 구조(2004)는 접촉층(12)과 광전자 유닛(14) 상에 형성되며, 광전자 유닛(14)과 제1 도선 구조(2002)를 피복할 수 있이며, 광전자 유닛(14)과 제1 도선 구조(2002) 사이에 위치한다. 도 20(C)에 나타낸 바와 같이, 제1 피복 구조(2004)를 제거하여 제1 금속층(142), 제2 금속층(144) 및 제1 도선 구조(2002)를 노출한 다음, 제1 피복 구조(2004) 상에 제1 격리층(2006)을 형성하여, 제1 금속층(142), 제2 금속층(144) 및 제1 도선 구조(2002)를 노출한다. 도 20(D)에 나타낸 바와 같이, 제2 도선 구조(2008)는 제1 격리층(2006) 상에 형성되며, 각각 제1 금속층(142), 제2 금속층(144) 및 제1 도선 구조(2002)를 전기적으로 연결한다. 제1 투명 구조(16)는 제1 격리층(2006)과 제2 도선 구조(2008) 상에 형성되며, 그 중, 도 20(E)에 나타낸 바와 같이, 제1 투명 구조(16)는 광전자 유닛(14)으로부터 나오는 광의 진행경로에 위치하는 제1 파장 전환층(2010), 제1 투명 구조(16) 상에 위치한 제2 투명 구조(18)를 포함한다. 도 20(F)에 나타낸 바와 같이, 임시 캐리어(10)와 접착층(12) 및 제1 피복 구조(2004)와 광전자 유닛(14)의 아래에 형성된 제2 격리층(2012)을 제거하여, 제1 도선 구조(2002)와 제1 하표면(143), 및 제2 격리층(2012)의 아래에 형성된 제1 도전층(2014)과 제2 도전층(2016)을 노출하여 광전자 소자(2000)를 형성하도록 하며, 그 중, 제1 도전층(2014)과 제2 도전층(2016)은 제1 도선 구조(2002)와 전기적으로 연결된다. 제2 도전층(2016)는 제1 하표면(143)에 직접 접촉하며, 광전자 유닛(14)의 열 확산을 도우며, 광전자 소자(2000)의 열 확산 효율을 제고시킨다.
제1 도선 구조(2002)는 전류를 전달하는데 사용되며, 제1 금속층(142)과 제1 도전층(2014), 제2 금속층(144)과 제2 도전층(2016) 사이를 전기적으로 연결하며, 광전자 유닛(14) 및/또는 환경으로부터 오는 광에 대한 반사율이 70%이상이며, 그 재료는 상기 제1 도전층 및 반사층 등 재료와 같을 수 있다. 제1 피복 구조(2004)는 광전자 유닛(14)을 피복하며, 광전자 유닛(14)을 고정 및 적재하는데 사용되며 광전자 소자(2000)의 기계적 강도를 강화시키며, 제1 도선 구조(2002)와 광전자 유닛(14)을 전기적으로 절연시킨다. 제1 피복 구조(2004)는 광전자 유닛(14)으로부터 나오는 광에 대하여 투명할 수 있으며, 그 재료는 제2 투명 재료(18)와 같거나 다를 수 있다. 제1 격리층(2006)은 제1 도선 구조(2002)와 광전자 유닛(14)을 전기적으로 절연시키는데 사용되며, 그 재료는 상기 제1 절연층의 재료일 수 있다. 제2 피복 구조(2012)는 제1 도전층(2014)과 제2 도전층(2016)을 전기적으로 절연시키는데 사용되며, 광전자 유닛(14)으로부터 오는 광을 반사 또는 난반사 하는데도 사용되며, 그 재료는 상기 제1 절연층 도는 절연 산란층의 재료 등일 수 있다. 제2 도선 구조(2008)는 전류를 전도하는데 사용되며, 제1 금속층(142)과 제1 도전층(2014), 제2 금속층(144)과 제2 도전층(2016)을 전기적으로 연결하는데 사용되며, 그 재료는 상기 제1 도전층 재료와 같을 수 있다.
도 21에서 나타낸 바와 같이, 다른 실시예에 있어서, 광전자 소자(2100)의 제2 투명 구조(18)는 단면도에서 볼 때, 호형을 포함할 수 있다. 또 다른 실시예에 있어서, 도 22에서 나타낸 바와 같이, 광전자 소자(2100)의 제2 투명 구조(18)는 단면도에서 볼 때, 제형을 포함할 수 있다. 제2 투명 구조(18)는 그 형상을 조절하는 것을 통해 광전자 소자로부터 나오는 광이 형성한 형상을 변화시키며, 그 형상은 단면도에서 볼 때, 삼각형, 사분의 일 원형, 거꾸로 된 사다리꼴, 오각형, 사각형을 포함하지만 이에 제한되지 않으며, 제1 투명 구조(16)의 형상은 제2 투명 구조(18)와 같거나 다를 수 있다.
도 13은 광원 발생 장치의 모식도이며, 광원 발생 장치(130)는 상술한 임의의 광전자 소자에서 발생한 결정 입자를 포함한다. 광원 발생 장치(130)는 예를 들어, 가로등, 자동차 등 또는 실내 조명 광원, 또는 교통 표지 또는 평면 디스플레이 중 백라이트 모듈의 백라이트 광원과 같은 조명 장치일 수 있다. 광원 발생 장치(130)는 전술한 발광 모듈로 조성된 광원(131), 광원(131)에 전류를 공급하는 전원 공급 시스템(132) 및 전원 공급 시스템(132)을 제어하기 위한 제어 소자(133)를 포함한다.
도 14는 백라이트 모듈의 모식도이며, 백라이트 모듈(1400)은 전술한 광원 발생 장치(130) 및 광학 소자(1401)를 포함한다. 광학 소자(1401)는 광원 발생 장치(130)에서 발광하는 광, 예를 들어 광원 발생 장치(130)에서 발생하는 광에 대해 처리하여, 평면 디스플레이에 응용된다.
상기 실시예는 본 발명의 원리와 효과를 예를 들어 설명하고자 하는 것이지 본 발명을 제한하지 않는다. 당업자는 본 발명의 기술 원리와 취지에 위배 되지 않는 경우, 상기 실시예에 대해 수정, 변화할 수 있으며, 따라서 본 발명의 특허청구의 범위는 후술한 청구항과 같이 나열한다.
1, 4, 5, 6, 7, 8, 9, 100, 120, 1600, 1700, 1800, 1900, 2000, 2100, 2200:광전자 소자
10: 임시 캐리어 12: 접착층
14: 광전자 유닛 140: 측면
141: 제1 상표면 142: 제1 금속층
142a: 제1 연장층 143: 제1 하표면
144: 제2 금속층 144a: 제2 연장층
145: 발광 구조 145a: 기판
145b: 제1 전기층 145c: 활동층
145d: 제2 전기층 146: 제1 와이어 패드
147: 보호층 148: 제2 와이어 패드
149a: 제1 유전체 층 149b: 제2 유전체 층
16: 제1 투명 구조 161: 제1 투명층
162: 제2 상표면 163: 제2 투명층
164: 경사면 165: 제3 투명층
166: 제2 하표면 168: 제2 변
170: 제1 접촉층 170a: 연결부
18: 제2 투명 구조 182: 제3 하표면
184: 제1 변 186: 챔퍼
1802: 제2 접촉층 1804, 2006: 제1 격리층
1902: 제1 피복층 1904: 제3 파장 전환층
1906: 제2 피복층 2: 도전 구조
212: 제1 개구 214: 제2 개구
22: 제1 절연층 24: 반사층
26: 제2 절연층 28: 전극
281: 제1 함몰구 282, 2014: 제1 도전층
283: 제1 평탄구 284, 2016: 제2 도전층
285: 제2 함몰구 286: 경사각
287: 제2 평탄구 288: 제1 충전부
289: 제2 충전부 2002: 제1 도선구조
2004: 제2 피복 구조 2008: 제2 도선 구조
2012: 제1 격리층 30: 종정층
32: 제1 포토레지스트 24: 전기 도금층
36: 제2 포토레지스트 40: 오목부
60, 70, 80: 경면 90,172: 절연 산란층
92: 난반사 표면 112., 2010: 제1 파장 전환층
114: 제2 파장 전환층 122: 윈도우 층
130: 광원 발생 장치 131: 광원
132: 광원 공급 시스템 133: 제어 소자
1400: 백 라이트 모듈 1401: 광소자 소자
150: 발광 장치 151: LED
152: 서브 마운트 153: 기판
154: 회로 156: 솔더
158: 전기적 연결 구조 155: 전극
d1: 제1 간격 d2: 제2 간격
d3: 제3 간격 d4: 제4 간격
W1: 제1 폭 W2: 제2 폭

Claims (10)

  1. 광전자 소자에 있어서,
    제1 상표면 및 제1 상표면에 위치한 제1 금속층을 포함하는 광전자 유닛,
    상기 광전자 유닛을 에워싸며 상기 제1 상표면을 노출하는 제1 투명 구조,
    상기 제1 투명 구조 상에 위치하며, 상기 제1 금속층과 전기적으로 연결하는 연결부를 포함하는 제1 접촉층, 및
    상기 제1 접촉층 상에 위치하는 제1 부분 및 상기 제1 접촉층의 측벽에 접촉되는 제2 부분을 포함하는 절연 산란층을 포함하는 광전자 소자.
  2. 제 1항에 있어서,
    상기 절연 산란층 상에 위치한 제1 도전층을 추가로 포함하는 광전자 소자.
  3. 제 1항에 있어서,
    상기 제1 상표면 상에 위치하며, 상기 제1 금속층과 분리된 제2 금속층을 추가로 포함하는 광전자 소자.
  4. 제 3항에 있어서,
    상기 절연 산란층 상에 위치한 제2 도전층을 추가로 포함하는 광전자 소자.
  5. 제 3항에 있어서,
    상기 제2 금속층 상에 위치하는 제2 접촉층을 추가로 포함하는 광전자 소자.
  6. 제 5항에 있어서,
    상기 제2 금속층은 상기 제2 접촉층과 접촉하는 제1 연장층을 포함하는 광전자 소자.
  7. 광전자 소자에 있어서,
    상표면, 하표면 및 측면을 포함하며, 상기 하표면과 상기 상표면이 서로마주하며, 상기 측면이 상기 상표면과 상기 하표면 사이에 위치하는 광전자 유닛,
    상기 측면을 피복하고 상기 상표면을 노출하는 피복 구조,
    상기 하표면 아래에 위치하는 도전층,
    상기 피복 구조를 통해, 상기 도전층에 전기적으로 연결되는 도선 구조,
    상기 상표면을 피복하는 제1 투명 구조, 및
    상기 제1 투명 구조를 피복하며, 상기 제1 투명 구조와 동일한 폭을 가지는 제2 투명 구조를 포함하는 광전자 소자.
  8. 제 7항에 있어서,
    상기 제1 투명 구조는 파장 전환층을 추가로 포함하는 것인 광전자 소자.
  9. 제 7항에 있어서,
    상기 피복 구조 상에 위치하는 제1 격리층, 및
    상기 피복 구조와 상기 도전층 사이에 위치하며, 절연 산란층인 제2 격리층을 추가로 포함하는 광전자 소자.
  10. 제 7항에 있어서,
    상기 도전층과 상기 도선 구조는 동일한 재료인 것인 광전자 소자.
KR1020137034400A 2011-08-09 2012-08-09 광전자 소자 및 그 제조방법 KR101603397B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/205,987 US9000461B2 (en) 2003-07-04 2011-08-09 Optoelectronic element and manufacturing method thereof
US13/205,987 2011-08-09
PCT/CN2012/079864 WO2013020513A1 (zh) 2011-08-09 2012-08-09 光电组件及其制造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020167005695A Division KR20160028528A (ko) 2011-08-09 2012-08-09 광전자 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20140015585A KR20140015585A (ko) 2014-02-06
KR101603397B1 true KR101603397B1 (ko) 2016-03-14

Family

ID=47646073

Family Applications (5)

Application Number Title Priority Date Filing Date
KR1020207020256A KR20200088508A (ko) 2011-08-09 2012-08-09 광전자 소자 및 그 제조방법
KR1020167005695A KR20160028528A (ko) 2011-08-09 2012-08-09 광전자 소자 및 그 제조방법
KR1020197027039A KR102135438B1 (ko) 2011-08-09 2012-08-09 광전자 소자 및 그 제조방법
KR1020137034400A KR101603397B1 (ko) 2011-08-09 2012-08-09 광전자 소자 및 그 제조방법
KR1020187030536A KR102023764B1 (ko) 2011-08-09 2012-08-09 광전자 소자 및 그 제조방법

Family Applications Before (3)

Application Number Title Priority Date Filing Date
KR1020207020256A KR20200088508A (ko) 2011-08-09 2012-08-09 광전자 소자 및 그 제조방법
KR1020167005695A KR20160028528A (ko) 2011-08-09 2012-08-09 광전자 소자 및 그 제조방법
KR1020197027039A KR102135438B1 (ko) 2011-08-09 2012-08-09 광전자 소자 및 그 제조방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020187030536A KR102023764B1 (ko) 2011-08-09 2012-08-09 광전자 소자 및 그 제조방법

Country Status (7)

Country Link
US (1) US9000461B2 (ko)
JP (4) JP2014522123A (ko)
KR (5) KR20200088508A (ko)
CN (7) CN102931318B (ko)
DE (1) DE112012003294B4 (ko)
TW (3) TWI555239B (ko)
WO (1) WO2013020513A1 (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9000461B2 (en) * 2003-07-04 2015-04-07 Epistar Corporation Optoelectronic element and manufacturing method thereof
JP2012199231A (ja) 2011-03-04 2012-10-18 Semiconductor Energy Lab Co Ltd 表示装置
TWI479694B (zh) * 2012-01-11 2015-04-01 Formosa Epitaxy Inc Light emitting diode wafers
US20140048824A1 (en) 2012-08-15 2014-02-20 Epistar Corporation Light-emitting device
US9356070B2 (en) 2012-08-15 2016-05-31 Epistar Corporation Light-emitting device
DE102012110836A1 (de) * 2012-11-12 2014-02-27 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung von optoelektronischen Halbleiterchips
USD847102S1 (en) * 2013-02-08 2019-04-30 Epistar Corporation Light emitting diode
JP6326890B2 (ja) * 2013-04-30 2018-05-23 日立化成株式会社 太陽電池モジュールの製造方法
CN110265517B (zh) * 2013-07-17 2024-03-29 晶元光电股份有限公司 发光元件
KR102237168B1 (ko) * 2013-07-24 2021-04-07 에피스타 코포레이션 파장-변환 재료를 포함하는 발광 다이 및 관련된 방법
US9461209B2 (en) 2013-11-27 2016-10-04 Epistar Corporation Semiconductor light-emitting device
US11329195B2 (en) 2013-08-27 2022-05-10 Epistar Corporation Semiconductor light-emitting device
TWI616004B (zh) * 2013-11-27 2018-02-21 晶元光電股份有限公司 半導體發光元件
FR3011383B1 (fr) 2013-09-30 2017-05-26 Commissariat Energie Atomique Procede de fabrication de dispositifs optoelectroniques a diodes electroluminescentes
US11398579B2 (en) 2013-09-30 2022-07-26 Commissariat à l'énergie atomique et aux énergies alternatives Method for producing optoelectronic devices comprising light-emitting diodes
TWI707484B (zh) * 2013-11-14 2020-10-11 晶元光電股份有限公司 發光裝置
CN104681686A (zh) * 2013-12-02 2015-06-03 晶元光电股份有限公司 半导体发光元件
JP6628727B2 (ja) * 2014-01-06 2020-01-15 ルミレッズ ホールディング ベーフェー 加工されたサブストレートを用いた半導体発光デバイス及びその製造方法
TWI721501B (zh) * 2014-01-07 2021-03-11 晶元光電股份有限公司 光電元件及其製造方法
US20150257316A1 (en) * 2014-03-07 2015-09-10 Bridge Semiconductor Corporation Method of making thermally enhanced wiring board having isolator incorporated therein
US9214454B2 (en) * 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US9876152B2 (en) 2014-05-27 2018-01-23 Epistar Corporation Light emitting device with an adhered heat-dissipating structure
US9502614B2 (en) 2014-06-04 2016-11-22 Formosa Epitaxy Incorporation Light emitting diode chip, light emitting device, and wafer-level structure of light emitting diode
TWI705586B (zh) * 2014-09-26 2020-09-21 晶元光電股份有限公司 發光裝置
DE102014116079A1 (de) * 2014-11-04 2016-05-04 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
US20160190406A1 (en) 2014-12-24 2016-06-30 Epistar Corporation Light-emitting device and manufacturing method thereof
US10217904B2 (en) * 2015-02-03 2019-02-26 Epistar Corporation Light-emitting device with metallized mounting support structure
DE102015116970A1 (de) * 2015-10-06 2017-04-06 Osram Opto Semiconductors Gmbh Halbleiterlaser und Verfahren zur Herstellung eines Halbleiterlasers
KR102608856B1 (ko) * 2015-10-07 2023-12-04 루미리즈 홀딩 비.브이. 가변 수의 방출 표면들을 갖는 플립-칩 smt led들
JP6412539B2 (ja) 2015-11-09 2018-10-24 日東電工株式会社 光透過性導電フィルムおよび調光フィルム
TWI688128B (zh) 2016-10-06 2020-03-11 隆達電子股份有限公司 發光二極體晶片級封裝結構及直下式背光模組
TWI713239B (zh) * 2016-12-01 2020-12-11 晶元光電股份有限公司 發光裝置
US10483434B2 (en) * 2017-01-03 2019-11-19 Innolux Corporation Display devices and methods for forming display devices
CN109860365B (zh) * 2019-02-11 2021-07-27 厦门乾照光电股份有限公司 一种凹电极式的倒装芯片结构及制作方法
JP7285439B2 (ja) * 2020-11-30 2023-06-02 日亜化学工業株式会社 面状光源
CN113270531B (zh) * 2021-04-30 2022-07-22 广东德力光电有限公司 一种散热效果好的led芯片的制备方法
DE102021118163A1 (de) 2021-07-14 2023-01-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches halbleiterbauteil und verfahren zur herstellung zumindest eines optoelektronischen halbleiterbauteils

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004071895A (ja) * 2002-08-07 2004-03-04 Sony Corp 導電層形成用の型及びその製造方法
JP2005252222A (ja) * 2004-02-03 2005-09-15 Matsushita Electric Ind Co Ltd 半導体発光装置、照明モジュール、照明装置、表示素子、および半導体発光装置の製造方法
JP2010141176A (ja) 2008-12-12 2010-06-24 Toshiba Corp 発光装置及びその製造方法
WO2011093454A1 (ja) * 2010-01-29 2011-08-04 シチズン電子株式会社 発光装置の製造方法及び発光装置

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5886401A (en) 1997-09-02 1999-03-23 General Electric Company Structure and fabrication method for interconnecting light emitting diodes with metallization extending through vias in a polymer film overlying the light emitting diodes
US6614056B1 (en) * 1999-12-01 2003-09-02 Cree Lighting Company Scalable led with improved current spreading structures
EP1113506A3 (en) * 1999-12-28 2005-03-16 Toyoda Gosei Co., Ltd. Light emitting diode
JP3999223B2 (ja) * 2000-09-29 2007-10-31 株式会社リコー 画像形成装置
TW527848B (en) * 2000-10-25 2003-04-11 Matsushita Electric Ind Co Ltd Light-emitting element and display device and lighting device utilizing thereof
US7824937B2 (en) * 2003-03-10 2010-11-02 Toyoda Gosei Co., Ltd. Solid element device and method for manufacturing the same
JP2004363380A (ja) * 2003-06-05 2004-12-24 Sanyo Electric Co Ltd 光半導体装置およびその製造方法
US9000461B2 (en) * 2003-07-04 2015-04-07 Epistar Corporation Optoelectronic element and manufacturing method thereof
JP4443188B2 (ja) * 2003-10-30 2010-03-31 京セラ株式会社 発光素子収納用パッケージおよび発光装置
DE102004014207A1 (de) * 2004-03-23 2005-10-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil mit mehrteiligem Gehäusekörper
JP2006066868A (ja) * 2004-03-23 2006-03-09 Toyoda Gosei Co Ltd 固体素子および固体素子デバイス
JP4330476B2 (ja) * 2004-03-29 2009-09-16 スタンレー電気株式会社 半導体発光素子
US8294166B2 (en) * 2006-12-11 2012-10-23 The Regents Of The University Of California Transparent light emitting diodes
US7166483B2 (en) * 2004-06-17 2007-01-23 Tekcore Co., Ltd. High brightness light-emitting device and manufacturing process of the light-emitting device
US7417220B2 (en) * 2004-09-09 2008-08-26 Toyoda Gosei Co., Ltd. Solid state device and light-emitting element
CN1750280B (zh) * 2004-09-15 2010-05-05 晶元光电股份有限公司 一种发光元件及其制造方法
JP4121536B2 (ja) * 2004-09-27 2008-07-23 松下電器産業株式会社 半導体発光素子、その製造方法及びその実装方法、並びに発光装置
TWI352437B (en) * 2007-08-27 2011-11-11 Epistar Corp Optoelectronic semiconductor device
JP4837295B2 (ja) * 2005-03-02 2011-12-14 株式会社沖データ 半導体装置、ｌｅｄ装置、ｌｅｄヘッド、及び画像形成装置
TWI246210B (en) * 2005-04-28 2005-12-21 Epitech Corp Ltd Lateral current blocking light emitting diode and method for manufacturing the same
US8242690B2 (en) * 2005-04-29 2012-08-14 Evergrand Holdings Limited Light-emitting diode die packages and illumination apparatuses using same
KR100616693B1 (ko) * 2005-08-09 2006-08-28 삼성전기주식회사 질화물 반도체 발광 소자
US7293908B2 (en) * 2005-10-18 2007-11-13 Goldeneye, Inc. Side emitting illumination systems incorporating light emitting diodes
US7459729B2 (en) * 2006-12-29 2008-12-02 Advanced Chip Engineering Technology, Inc. Semiconductor image device package with die receiving through-hole and method of the same
US8178964B2 (en) * 2007-03-30 2012-05-15 Advanced Chip Engineering Technology, Inc. Semiconductor device package with die receiving through-hole and dual build-up layers over both side-surfaces for WLP and method of the same
US9159888B2 (en) 2007-01-22 2015-10-13 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
JP2009099590A (ja) * 2007-10-12 2009-05-07 Minami Kk Ｌｅｄディスプレーの製造方法
US8368100B2 (en) * 2007-11-14 2013-02-05 Cree, Inc. Semiconductor light emitting diodes having reflective structures and methods of fabricating same
JP4264119B2 (ja) * 2008-03-14 2009-05-13 京セラ株式会社 発光装置
KR20100127286A (ko) * 2008-03-21 2010-12-03 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 발광 장치
DE102008025756B4 (de) * 2008-05-29 2023-02-23 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiteranordnung
JP2009295611A (ja) * 2008-06-02 2009-12-17 Sharp Corp 半導体発光素子及びその製造方法
DE102009025015A1 (de) * 2008-07-08 2010-02-18 Seoul Opto Device Co. Ltd., Ansan Lichtemittierende Vorrichtung und Verfahren zu ihrer Herstellung
CN102187485B (zh) * 2008-10-15 2013-07-03 株式会社小糸制作所 发光模块、发光模块的制造方法及灯具单元
JP4799606B2 (ja) * 2008-12-08 2011-10-26 株式会社東芝 光半導体装置及び光半導体装置の製造方法
CN101771112B (zh) * 2009-01-06 2011-12-07 宏齐科技股份有限公司 增加发光效率的晶片级发光二极管封装结构及其制作方法
CN103050601B (zh) * 2009-03-11 2015-10-28 晶元光电股份有限公司 发光装置
DE102009019161A1 (de) * 2009-04-28 2010-11-04 Osram Opto Semiconductors Gmbh Leuchtdiode und Verfahren zur Herstellung einer Leuchtdiode
CN101894891B (zh) * 2009-05-21 2013-03-13 长春藤控股有限公司 发光二极管晶元封装体及使用它的照明装置
JP2011009572A (ja) * 2009-06-26 2011-01-13 Citizen Electronics Co Ltd フリップチップ実装型ｌｅｄ及びフリップチップ実装型ｌｅｄの製造方法。
JP2011040582A (ja) * 2009-08-11 2011-02-24 Fuji Xerox Co Ltd 発光素子およびその製造方法
CN102054827B (zh) * 2009-10-30 2013-01-23 沈育浓 发光二极管晶元封装体及其封装方法
JP5494005B2 (ja) * 2010-02-26 2014-05-14 豊田合成株式会社 半導体発光素子
KR20110099512A (ko) * 2010-03-02 2011-09-08 삼성엘이디 주식회사 발광소자 패키지 및 그 제조방법
CN101859863B (zh) * 2010-05-07 2013-08-07 中国科学院苏州纳米技术与纳米仿生研究所 蓝宝石基新型倒装结构及其用途

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004071895A (ja) * 2002-08-07 2004-03-04 Sony Corp 導電層形成用の型及びその製造方法
JP2005252222A (ja) * 2004-02-03 2005-09-15 Matsushita Electric Ind Co Ltd 半導体発光装置、照明モジュール、照明装置、表示素子、および半導体発光装置の製造方法
JP2010141176A (ja) 2008-12-12 2010-06-24 Toshiba Corp 発光装置及びその製造方法
WO2011093454A1 (ja) * 2010-01-29 2011-08-04 シチズン電子株式会社 発光装置の製造方法及び発光装置

Also Published As

Publication number Publication date
CN107195740B (zh) 2019-11-05
US9000461B2 (en) 2015-04-07
CN102931318A (zh) 2013-02-13
TW201308700A (zh) 2013-02-16
TWI515925B (zh) 2016-01-01
KR20180118248A (ko) 2018-10-30
KR20200088508A (ko) 2020-07-22
KR102023764B1 (ko) 2019-09-20
CN112117355A (zh) 2020-12-22
DE112012003294B4 (de) 2020-11-19
CN107195748A (zh) 2017-09-22
CN107195740A (zh) 2017-09-22
TWI555239B (zh) 2016-10-21
KR20160028528A (ko) 2016-03-11
KR20190108207A (ko) 2019-09-23
CN107195748B (zh) 2019-11-22
CN103688376B (zh) 2018-03-23
US20110291145A1 (en) 2011-12-01
TWI681575B (zh) 2020-01-01
KR20140015585A (ko) 2014-02-06
JP2014522123A (ja) 2014-08-28
TW201618342A (zh) 2016-05-16
JP2015195414A (ja) 2015-11-05
CN108198924A (zh) 2018-06-22
CN112117354A (zh) 2020-12-22
KR102135438B1 (ko) 2020-07-20
CN103688376A (zh) 2014-03-26
WO2013020513A1 (zh) 2013-02-14
JP2017199939A (ja) 2017-11-02
CN112117354B (zh) 2022-04-26
JP6679776B2 (ja) 2020-04-15
TW201308674A (zh) 2013-02-16
CN108198924B (zh) 2020-09-22
JP2019071498A (ja) 2019-05-09
JP6234406B2 (ja) 2017-11-22
DE112012003294T5 (de) 2014-04-30
CN102931318B (zh) 2017-08-11

Similar Documents

Publication Publication Date Title
KR101603397B1 (ko) 광전자 소자 및 그 제조방법
US10529898B2 (en) Optoelectronic element
US11699776B2 (en) Light-emitting element having conductive contact layer
CN110854251B (zh) 发光二极管
US9136450B2 (en) Light emitting device
TWI613840B (zh) 發光裝置
TWI423467B (zh) 半導體發光裝置
TWI611602B (zh) 具有高效率反射結構之發光元件

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200218

Year of fee payment: 5