KR101601591B1 - 3상 전압원 인버터의 스위칭 손실을 감소시키는 제어 장치 및 제어 방법 - Google Patents

3상 전압원 인버터의 스위칭 손실을 감소시키는 제어 장치 및 제어 방법 Download PDF

Info

Publication number
KR101601591B1
KR101601591B1 KR1020150016509A KR20150016509A KR101601591B1 KR 101601591 B1 KR101601591 B1 KR 101601591B1 KR 1020150016509 A KR1020150016509 A KR 1020150016509A KR 20150016509 A KR20150016509 A KR 20150016509A KR 101601591 B1 KR101601591 B1 KR 101601591B1
Authority
KR
South Korea
Prior art keywords
future
voltage
leg
switching
phase
Prior art date
Application number
KR1020150016509A
Other languages
English (en)
Inventor
곽상신
Original Assignee
중앙대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 중앙대학교 산학협력단 filed Critical 중앙대학교 산학협력단
Priority to KR1020150016509A priority Critical patent/KR101601591B1/ko
Application granted granted Critical
Publication of KR101601591B1 publication Critical patent/KR101601591B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

3상 전압원 인버터의 스위칭 손실을 감소시키는 제어 장치 및 제어 방법이 제공된다. 본 발명의 일 실시예에 따른 3상 전압원 인버터의 스위칭 손실을 감소시키는 제어 장치는 매 샘플링 구간마다, 3 상(three-phase)의 미래 기준 전압(future voltage references)중 중간 값을 가지는 상(phase)을 제외한 나머지 두 개의 상을 선택하고, 상기 선택된 두 개의 상 중 부하 전류(load current)의 절대값이 더 큰 상의 레그(leg)를 클램핑(clamping) 대상으로 선택하는 클램핑 레그 선택부 및 상기 선택된 레그를 클램핑하여 스위칭을 중단시키는 스위칭 제어부를 포함하는 것을 특징으로 한다.

Description

3상 전압원 인버터의 스위칭 손실을 감소시키는 제어 장치 및 제어 방법{APPARATUS AND METHOD FOR REDUCING SWITCHING LOSSES OF THREE PHASE VOLTAGE SOURCE INVERTER}
본 발명은 3상 전압원 인버터의 스위칭 손실을 감소시키는 기술에 관한 것이다.
3상 전압원 인버터(three-phase voltage source inverter)는 직류 전력을 교류 전력으로 변환하는 장치로서, 교류 전동기의 가변속 구동 장치, 무정전 전원 장치 및 정지형 무효 전력 보상 장치 등에 폭넓게 사용되고 있다.
이러한 3상 전압원 인버터는 스위칭 동작 시 전압과 전류로 인해 파워가 발생하고 그로 인한 손실로 효율이 저하되는 문제가 있다.
특히, 스위칭 동작 시 큰 전류가 흐르게 되면 더욱 큰 손실이 발생하는 문제가 있다.
본 발명은 전술한 종래 기술의 문제점을 해결하기 위한 것으로, 3상 전압원 인버터의 스위칭 손실을 감소시켜 3상 전압원 인버터의 효율을 높이는 방안을 제공하고자 한다.
상기와 같은 목적을 달성하기 위해, 본 발명의 일 실시예에 따른 3상 전압원 인버터의 스위칭 손실을 감소시키는 제어 장치는 매 샘플링 구간마다, 3 상(three-phase)의 미래 기준 전압(future voltage references)중 중간 값을 가지는 상(phase)을 제외한 나머지 두 개의 상을 선택하고, 상기 선택된 두 개의 상 중 부하 전류(load current)의 절대값이 더 큰 상의 레그(leg)를 클램핑(clamping) 대상으로 선택하는 클램핑 레그 선택부 및 상기 선택된 레그를 클램핑하여 스위칭을 중단시키는 스위칭 제어부를 포함하는 것을 특징으로 한다.
상기와 같은 목적을 달성하기 위해, 본 발명의 일 실시예에 따른 3상 전압원 인버터의 스위칭 손실을 감소시키는 제어 장치의 제어 방법은 (a) 매 샘플링 구간마다, 3 상(three-phase)의 미래 기준 전압(future voltage references)중 중간 값을 가지는 상(phase)을 제외한 나머지 두 개의 상을 선택하는 단계 (b) 상기 선택된 두 개의 상 중 부하 전류(load current)의 절대값이 더 큰 상의 레그(leg)를 클램핑(clamping) 대상으로 선택하는 단계 및 (c) 상기 선택된 레그를 클램핑하여 스위칭을 중단시키는 단계를 포함하는 것을 특징으로 한다.
본 발명의 일 실시예에 따르면, 3상 전압원 인버터의 스위칭 손실을 감소시켜 3상 전압원 인버터의 효율을 높일 수 있다.
본 발명의 효과는 상기한 효과로 한정되는 것은 아니며, 본 발명의 상세한 설명 또는 특허청구범위에 기재된 발명의 구성으로부터 추론 가능한 모든 효과를 포함하는 것으로 이해되어야 한다.
도 1은 본 발명의 일 실시예에 따른 제어 장치의 구성을 도시한 블록도이다
도 2는 본 발명의 일 실시예에 따른 3상 전압원 인버터의 스위칭 손실을 감소시키기 위한 미래 제로 시퀀스 전압의 생성 과정을 도시한 흐름도이다.
도 3은 본 발명의 일 실시예에 따른 3상 전압원 인버터의 스위칭에 대한 실험 결과를 나타낸 그래프이다.
이하에서는 첨부한 도면을 참조하여 본 발명을 설명하기로 한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며, 따라서 여기에서 설명하는 실시예로 한정되는 것은 아니다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 부재를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다.
또한 어떤 부분이 어떤 구성 요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 구비할 수 있다는 것을 의미한다.
이하 첨부된 도면을 참고하여 본 발명의 실시예를 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 제어 장치의 구성을 도시한 블록도이다.
참고로, 본 발명의 일 실시예에서는 도 1에 도시된 바와 같이 3상 2레벨 전압원 인버터를 고려하도록 한다.
본 발명의 일 실시예에 따른 3상 전압원 인버터의 스위칭 손실을 감소시키는 제어 장치(100)는 인버스 다이내믹 모델 및 지연 보상 적용부(110), 정규화부(120), 클램핑 레그 선택부(130), 극성 판단부(140), 제로 시퀀스 전압 적용부(150) 및 스위칭 제어부(160)를 포함할 수 있다.
참고로, 도 1의 3상 전압원 인버터(Three Phase Voltage Source Inverter, 이하 ‘VSI’라 칭함)의 부하를 벡터 형태로 나타내면 아래의 [수학식 1]과 같다.
[수학식 1]
Figure 112015011400152-pat00001
여기서 R과 L은 부하 저항과 부하 인덕턴스를 각각 나타내며, vabc는 VSI에 의해 생성되는 전압 벡터를, iabc는 VSI에서의 부하 전류를 각각 나타낸다.
그리고 하나의 샘플링 구간 Tsp동안 인덕터에 작용하는 전압에서 전류의 미분 형태를 오일러 근사법을 이용하여 나타내면 아래의 [수학식 2]와 같다.
[수학식 2]
Figure 112015011400152-pat00002
그리고, [수학식 2]를 [수학식 1]에 대입하여 [수학식 1]의 부하 전류를 구하면 아래의 [수학식 3]과 같다.
[수학식 3]
Figure 112015011400152-pat00003
여기서, 기준 전압(voltage reference)을 적용함으로써 미래 부하 전류(future load currents)가 미래 기준 전류(future current references)와 동일하다고 가정하면, 인버스 다이내믹 모델 및 지연 보상 적용부(110)는 인버스 다이내믹 모델(inverse dynamic model)을 적용하여 [수학식 3]의 부하를 [수학식 4]와 같이 나타낼 수 있다.
[수학식 4]
Figure 112015011400152-pat00004
그리고 [수학식 4]에 근거하여, (k)번째에서 한 단계 이후인 (k+1)번째에서의 미래 기준 전압(future voltage reference)은 아래의 [수학식 5]와 같이 나타낼 수 있다.
[수학식 5]
Figure 112015011400152-pat00005
[수학식 5]에서 (k+1)번째에서의 미래 부하 전류(future load current) iabc(k+1)는 [수학식 3]의 iabc(k)와 vabc(k)로부터 계산될 수 있다.
그리고, (k+1)번째에서의 미래 기준 전류(future current reference) i * abc(k+1)은 현재(k) 그리고 두 개의 이전((k-1), (k-2)) 기준 값(two past reference values)을 이용한 라그랑지 외삽법(Lagrange Extrapolation)으로부터 계산될 수 있으며, 아래의 [수학식 6]과 같이 나타낼 수 있다.
[수학식 6]
Figure 112015011400152-pat00006
또한 [수학식 5]에서, 두 단계 이후(k+2)에서의 미래 기준 전류(future current reference) i * abc(k+2)는 [수학식 6]의 i * abc(k+1)을 이용하여 계산될 수 있으며, 아래의 [수학식 7]과 같이 나타낼 수 있다.
[수학식 7]
Figure 112015011400152-pat00007
또한, 인버스 다이내믹 모델 및 지연 보상 적용부(110)는 제어 장치(100) 내에 존재하는 불가피한 지연(inevitable delay)을 고려하여, 즉 제어 지연을 보상하여 미래 기준 전압(future voltage reference)을 예측할 수 있다.
이를 위해 인버스 다이내믹 모델 및 지연 보상 적용부(110)는 [수학식 5]를 이용할 수 있다.
일 예로서, k번째에서의 부하 전류(load current) iabc(k)를 측정한다.
이후, k번째에서의 VSI 전압 vabc(k)를 적용한다. 여기서 vabc(k)는 v * abc(k)에 의해 결정될 수 있다.
이후, (k+1)번째에서의 부하 전류(load current) iabc(k+1)를 예측한다. 여기서 iabc(k+1)는 [수학식 3]의 iabc(k)와 vabc(k)를 이용하여 계산될 수 있다.
이후, (k+2)번째에서의 부하 기준 전류(load currents reference) i * abc(k+2)를 계산한다. 여기서, i * abc(k+2)는 [수학식 6]과 [수학식 7]을 이용하여 계산될 수 있다.
이후, 상기 방법으로 계산된 iabc(k+1)와 i * abc(k+2)에 근거하여 [수학식 5]를 이용해 미래 기준 전압(future voltage reference) v * abc(k+1)를 예측한다.
이와 같은 방법으로 지연 보상을 적용함으로써 하나의 샘플링 구간마다 최적의 전압 벡터를 결정하기 위해 요구되는 계산과 예측이 할당될 수 있다.
참고로, VSI가 생성할 수 있는 전압 상태는 8개(제로 벡터를 하나의 상태로 간주하면 7개)로서, 8개의 전압 상태는 미리 정의된 비용 함수(cost function)(미래 기준 전압에 가장 근접한 최적의 전압 상태를 선택함)에 의해 평가될 수 있으며, 최적의 전압 상태를 부하에 적용함으로써 다음 샘플링 시 VSI에 의해 생성된 부하 전류(load current)로부터 미래 기준 전류(future current reference)를 예측할 수 있다.
한편, 정규화부(120)는 [수학식 5]의 인버스 다이내믹 모델에 의해 획득된 3상의 각 미래 기준 전압(future voltage reference) - v * a(k+1), v * b(k+1), v * c(k+1) - 을 ±1 범위 내로 그 크기를 제한한 각각의 피크 값(peak value)으로 나누어 정규화(normalized)할 수 있다.
참고로, 정규화를 위한 피크 값은 아래의 [수학식 8]에 의해 획득될 수 있다.
[수학식 8]
Figure 112015011400152-pat00008
여기서, v * α(k+1)과 v * β(k+1)은 아래의 [수학식 9]에 의해 abc를 αβ 로 변환한 abc 전압 벡터 vabc(k+1)의 α와 β 컴포넌트들이다.
[수학식 9]
Figure 112015011400152-pat00009
한편, 즉각적인 스위칭 손실은 스위칭 순간에 VSI의 레그(leg)를 통해 흐르는 부하 전류(load current)의 크기에 좌우된다.
이에, 클램핑 레그 선택부(130)는 VSI의 각 상의 레그 중 가장 큰 부하 전류(load current)가 흐르는 하나의 레그를 클램핑(clamping)하여 해당 레그에서의 스위칭을 중단시키되 정규화된 미래 기준 전압(normalized future voltage reference)이 3개의 상 중 중간 값(midium value)을 가지는 레그는 제외시키고, 즉, 정규화된 미래 기준 전압(normalized future voltage reference)이 최대 값 및 최소 값을 가지는 레그를 선택한 후, 그 중 가장 큰 부하 전류(largest load current)를 가지는 레그를 스위칭 중단 레그로 선택할 수 있다.
참고로, 인버스 다이내믹 모델에 의해 획득된 정규화된 각 상의 미래 기준 전압(three normalized future voltage references)은 그 크기에 따라서 아래의 [수학식 10]과 같이 나타낼 수 있다.
[수학식 10]
Figure 112015011400152-pat00010
또한, 클램핑 레그 선택부(130)는 스위칭 손실을 최소화하기 위한 미래 제로 시퀀스 전압(future zero-sequence voltage)을 생성할 수 있으며, 이에 대한 상세한 설명은 도 2를 참조하여 후술하도록 한다.
한편, 극성 판단부(140)는 클램핑 레그 선택부(130)에서 생성된 미래 제로 시퀀스 전압(future zero-sequence voltage)의 극성을 판단하여 스위칭 제어부(160)로 전달할 수 있다.
한편, 제로 시퀀스 전압 적용부(150)는 정규화부(120)에서 정규화된 각 미래 기준 전압(future voltage reference)에 VSI의 스위칭 손실을 최소화하기 위한 미래 제로 시퀀스 전압(future zero-sequence voltage)을 반영하여, 수정된 미래 기준 전압(modified future voltage reference)을 스위칭 제어부(160)로 전달할 수 있다.
한편, 스위칭 제어부(160)는 클램핑 레그 선택부(130)에서 선택된 레그의 스위칭을 하나의 샘플링 구간 동안 중단, 즉 클램핑시킬 수 있다.
여기서 ‘레그가 클램핑된다’, ‘레그의 스위칭이 중단된다’는 의미는 레그에 속한 상부 스위치(upper switch)와 하부 스위치(lower switch)의 ON/OFF 동작이 샘플링 구간 동안 특정 상태로 유지되는 것을 의미한다.
예를 들어 레그의 상부 스위치가 ON, 하부 스위치가 OFF인 상태, 또는 레그의 상부 스위치가 OFF, 하부 스위치가 ON인 상태를 샘플링 구간 동안 유지할 수 있다.
이때, 스위칭 제어부(160)는 해당 레그의 미래 기준 전압(future voltage reference)의 극성이 ‘+’인 경우 클램핑 레그 선택부(130)에서 선택된 레그의 상부 스위치를 ON시켜 클램핑(하부 스위치는 OFF됨)하고, 극성이 ‘-’인 경우 클램핑 레그 선택부(130)에서 선택된 레그의 하부(lower) 스위치를 ON시켜 클램핑(상부 스위치는 OFF됨)할 수 있다.
또한, 스위칭 제어부(160)는 미래 제로 시퀀스 전압(future zero sequence voltage)을 반영하여 수정된 미래 기준 전압(modified future voltage reference)에 가장 근접한 최적의 출력 전압 상태를 선택할 수 있다.
이를 위해 스위칭 제어부(160)는 비용 함수(cost function)를 이용할 수 있으며, 이를 통해 현재의 기준 전압과 VSI 출력 전압간의 에러를 최소로 하는 최적의 스위칭 상태를 결정할 수 있다.
즉, 스위칭 제어부(160)는 3상 중 어느 하나의 상의 레그가 클램핑되어 스위칭이 중단되는 동안 나머지 다른 상의 레그를 스위칭하면서 현재의 기준 전압과 VSI 출력 전압간의 에러를 최소로 하는 최적의 스위칭 상태를 유지시켜 VSI의 스위칭 손실을 감소시킴은 물론 그 효율을 더욱 향상시킬 수 있다.
참고로, 상기 비용 함수는 아래의 [수학식 11]과 같이 정의될 수 있다.
[수학식 11]
Figure 112015011400152-pat00011
여기서 v * i ∈ {0, ±Vdc/3, ±2Vdc/3}, i = a, b and c.
또한, 스위칭 제어부(160)는 비용 함수를 이용하여 최적의 스위칭 상태를 결정 시 극성 판단부(140)로부터 판단된 해당 레그의 미래 제로 시퀀스 전압(future zero-sequence voltage)의 극성에 따라서 제로 벡터(zero vector)를 선택 할 수 있다.
즉, VSI의 유효한 스위칭 상태는 아래의 <표 1>에 나타난 바와 같이 모두 8개의 상태가 존재하는데, 비용 함수를 통해 그 중 제로 벡터가 선택되는 경우 제로 벡터 V0와 V7 중 어느 하나를 스위칭 상태로 결정해야 한다.
Figure 112015011400152-pat00012
이때, 스위칭 제어부(150)는 극성 판단부(140)로부터 판단된 해당 레그의 미래 제로 시퀀스 전압(future zero-sequence voltage)의 극성이 ‘+’인 경우 제로 벡터 V7을 선택하고 극성이 ‘-’인 경우 제로 벡터 V0를 선택할 수 있다.
이러한 제로 벡터의 선택은 클램핑 기간동안 스위칭이 중단되도록 하는 스위칭 패턴이 가능하도록 할 수 있으며, 미래 제로 시퀀스 전압(future zero-sequence voltage)의 극성을 이용하기 때문에 VSI의 효율을 높일 수 있다.
도 2는 본 발명의 일 실시예에 따른 3상 전압원 인버터의 스위칭 손실을 감소시키기 위한 미래 제로 시퀀스 전압의 생성 과정을 도시한 흐름도이다.
도 2에 도시된 과정은 도 1에 도시된 제어 장치(100)에 의해 매 샘플링 주기마다 실행될 수 있으며, 이하, 제어 장치(100)를 수행 주체로 하여 도 2의 흐름도를 설명하도록 한다.
먼저, 제어 장치(100)는 미래 기준 전류(future current refernces) - i * a(k+1), i * b(k+1), i * c(k+1) - 와 정규화된 미래 기준 전압(normalized future voltage references) - v * na(k+1), v * nb(k+1), v * nc(k+1) - 을 획득한다(S201).
S201 후, 제어 장치(100)는 정규화된 미래 기준 전압(normalized future voltage references) 중 중간 값을 가지는 상을 제외하고, 즉, 정규화된 미래 기준 전압 중 최대 값(v * max(k+1))과 최소 값(v*min(k+1))을 가지는 상을 선택한다(S202).
참고로, 여기서 선택된 상 중 부하 전류의 절대 값이 가장 큰 상의 레그가 클램핑 대상으로 선택될 수 있다.
S202 후, 제어 장치(100)는 S202에서 선택된 정규화된 미래 기준 전압(normalized future voltage references)의 최대 값(v * max(k+1))과 최소 값 값(v * min(k+1))에 미래 기준 전류(future current refernces)의 최대 값(i * max(k+1))과 최소 값(i * min(k+1))을 각각 매칭시킨다(S203).
S203 후, 제어 장치(100)는 미래 기준 전류(future current refernces)의 최대 값(i * max(k+1))과 최소 값(i * min(k+1))의 절대 값을 비교하고, 비교 결과에 따라서 VSI의 스위칭 손실을 최소화하기 위한 미래 제로 시퀀스 전압(future zero-sequence voltage)을 각각 생성한다(S204).
도 3은 본 발명의 일 실시예에 따른 3상 전압원 인버터의 스위칭에 대한 실험 결과를 나타낸 그래프이다.
도 3은 전술한 본 발명의 일 실시예를 적용한 실험 결과로서, 도 1에 도시된 VSI의 a 상(a - phase) 중 상부(upper) 스위치의 스위칭 신호 Sa를 나타내고 있다.
참고로, 실험 조건은 Tsp= 50 s, I * = 0.5 A, and Vdc = 200 V with load angle (a)
Figure 112015011400152-pat00013
0°, (b) = 30°, (c) = 75°, and (d)
Figure 112015011400152-pat00014
90° 이며, i * a는 기준 전류(current reference), v * na는 정규화된 기준 전압(normalized voltage reference), vzsv는 미래 제로 시퀀스 전압(future zero-sequence voltage), v ** na는 제로 시퀀스 전압이 반영된 정규화된 미래 기준 전압(normalized future voltage reference)이다.
(a)에서 기준 전류의 크기에 따라서 스위칭 신호가 달라지는 것을 볼 수 있으며, 클램핑 구간의 센터는 기준 전류 및 기준 전압의 피크와 일치하는 것을 볼 수 있다.
그리고, (b)와 (d)의 스위칭 패턴은 (a)의 스위칭 패턴과 동일한 것을 알 수 있는데, 이는 부하 각도(load angle)와 관계 없이 스위칭 손실을 감소시킬 수 있음을 나타낸다.
전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다.
그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본 발명의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100 : 3상 전압원 인버터의 스위칭 손실을 감소시키는 제어 장치
110 : 인버스 다이내믹 모델 및 지연 보상 적용부
120 : 정규화부
130 : 클램핑 레그 선택부
140 : 극성 판단부
150 : 제로 시퀀스 전압 적용부
160 : 스위칭 제어부

Claims (5)

  1. 3상 전압원 인버터의 스위칭 손실을 감소시키는 제어 장치에 있어서,
    매 샘플링 구간마다, 3 상(three-phase)의 미래 기준 전압(future voltage references)중 중간 값을 가지는 상(phase)을 제외한 나머지 두 개의 상을 선택하고, 상기 선택된 두 개의 상 중 부하 전류(load current)의 절대값이 더 큰 상의 레그(leg)를 클램핑(clamping) 대상으로 선택하는 클램핑 레그 선택부; 및
    상기 선택된 레그를 클램핑하여 스위칭을 중단시키되, 상기 선택된 레그의 미래 기준 전압(future voltage references)의 극성에 따라서, 상기 극성이 '+'인 경우 상기 선택된 레그의 상부 스위치(upper switch)를 ON 시켜 클램핑하고, 상기 극성이 '-'인 경우 하부 스위치(lower switch)를 ON시켜 클램핑하는 스위칭 제어부
    를 포함하되,
    상기 클램핑 레그 선택부는
    미래 제로 시퀀스 전압(future zero-sequence voltage)을 상기 미래 기준 전압에 반영하여 상기 두 개의 상을 선택하고,
    상기 스위칭 제어부는
    상기 미래 제로 시퀀스 전압이 반영된 미래 기준 전압(modified future voltage reference)에 최대로 근접한 출력 전압의 상태를 선택하여 상기 3상 전압원 인버터의 스위칭을 제어하는 것을 특징으로 하는 제어 장치.
  2. 삭제
  3. 삭제
  4. 제어 장치가 3상 전압원 인버터의 스위칭 손실을 감소시키는 제어 방법에 있어서,
    (a) 매 샘플링 구간마다, 3 상(three-phase)의 미래 기준 전압(future voltage references)중 중간 값을 가지는 상(phase)을 제외한 나머지 두 개의 상을 선택하는 단계;
    (b) 상기 선택된 두 개의 상 중 부하 전류(load current)의 절대값이 더 큰 상의 레그(leg)를 클램핑(clamping) 대상으로 선택하는 단계; 및
    (c) 상기 선택된 레그를 클램핑하여 스위칭을 중단시키는 단계
    를 포함하되,
    상기 (c) 단계는
    상기 선택된 레그의 미래 기준 전압(future voltage references)의 극성에 따라서, 상기 극성이 '+'인 경우 상기 선택된 레그의 상부 스위치(upper switch)를 ON 시켜 클램핑하고, 상기 극성이 '-'인 경우 하부 스위치(lower switch)를 ON시켜 클램핑하며,
    상기 (a) 단계에서 미래 제로 시퀀스 전압(future zero-sequence voltage)이 상기 미래 기준 전압에 반영되면, 상기 미래 제로 시퀀스 전압이 반영된 미래 기준 전압(modified future voltage reference)에 최대로 근접한 출력 전압의 상태를 선택하여 상기 3상 전압원 인버터의 스위칭을 제어하는 것을 특징으로 하는 제어 방법.
  5. 삭제
KR1020150016509A 2015-02-03 2015-02-03 3상 전압원 인버터의 스위칭 손실을 감소시키는 제어 장치 및 제어 방법 KR101601591B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150016509A KR101601591B1 (ko) 2015-02-03 2015-02-03 3상 전압원 인버터의 스위칭 손실을 감소시키는 제어 장치 및 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150016509A KR101601591B1 (ko) 2015-02-03 2015-02-03 3상 전압원 인버터의 스위칭 손실을 감소시키는 제어 장치 및 제어 방법

Publications (1)

Publication Number Publication Date
KR101601591B1 true KR101601591B1 (ko) 2016-03-10

Family

ID=55539205

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150016509A KR101601591B1 (ko) 2015-02-03 2015-02-03 3상 전압원 인버터의 스위칭 손실을 감소시키는 제어 장치 및 제어 방법

Country Status (1)

Country Link
KR (1) KR101601591B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106911147A (zh) * 2017-04-19 2017-06-30 福州大学 一种含延时补偿的有限集模型预测电压控制方法
KR101815401B1 (ko) 2016-12-16 2018-01-05 중앙대학교 산학협력단 3상 4레그 전압원 인버터를 위한 인버터 제어 장치 및 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090042520A (ko) * 2007-10-26 2009-04-30 엘지전자 주식회사 전동기 제어장치
JP2010252433A (ja) * 2009-04-10 2010-11-04 Denso Corp 回転機の制御装置
KR20150028282A (ko) * 2012-07-06 2015-03-13 에이비비 테크놀로지 아게 모듈러 컨버터 제어

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090042520A (ko) * 2007-10-26 2009-04-30 엘지전자 주식회사 전동기 제어장치
JP2010252433A (ja) * 2009-04-10 2010-11-04 Denso Corp 回転機の制御装置
KR20150028282A (ko) * 2012-07-06 2015-03-13 에이비비 테크놀로지 아게 모듈러 컨버터 제어

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
박준철 외 1명, 전압원 인버터의 모델 예측 제어에의 스위칭 손실을 줄이기 위한 최적의 제로벡터 선택 방법, 전력전자학회 2014년도 추계학술대회 논문집, pp.23-24 (2014.11) *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101815401B1 (ko) 2016-12-16 2018-01-05 중앙대학교 산학협력단 3상 4레그 전압원 인버터를 위한 인버터 제어 장치 및 방법
CN106911147A (zh) * 2017-04-19 2017-06-30 福州大学 一种含延时补偿的有限集模型预测电压控制方法

Similar Documents

Publication Publication Date Title
EP3062428B1 (en) Inverter phase current reconstruction apparatus and methods
CN111149287B (zh) 功率转换装置
KR102009509B1 (ko) 3상 인버터의 옵셋 전압 생성 장치 및 방법
US20160094177A1 (en) Power conversion device and motor drive device including power conversion device
JP2011050121A (ja) 回転機の制御装置
JP2015096020A (ja) マトリクスコンバータおよび出力電圧誤差の補償方法
JP2015195714A (ja) 電力変換装置
WO2014081423A1 (en) Neutral point clamped multilevel converter
JP6494378B2 (ja) 電力変換システムおよび電力変換システムの制御方法
BR112020020016A2 (pt) Aparelho de conversão de potência direta
KR20160122922A (ko) 3상 인버터의 옵셋 전압 생성 장치 및 방법
JP2016067169A (ja) マトリクスコンバータ、発電システムおよび電力変換方法
KR101601591B1 (ko) 3상 전압원 인버터의 스위칭 손실을 감소시키는 제어 장치 및 제어 방법
Kale et al. A new hysteresis band current control technique for a shunt active filter
KR101615482B1 (ko) 3상 전압원 인버터의 공통 모드 전압을 감소시키는 제어 장치 및 제어 방법
JP2017093077A (ja) オープン巻線システムの制御装置および制御方法
KR101577166B1 (ko) 정류기의 효율을 개선하는 제어 방법 및 제어 장치
CN104518675A (zh) 矩阵变换器
JP6016720B2 (ja) 電力変換装置および電力変換方法
JP5575599B2 (ja) 無効電力補償装置およびその制御方法
KR101826966B1 (ko) 3상 전압원 인버터의 2단 예측 전류 제어 방법
KR102416374B1 (ko) 고압인버터 전력셀의 직류단 전압 제어장치
KR102146387B1 (ko) 인버터 비선형성에 의한 전압 합성 오차를 보상하는 제어 시스템
JP2006238694A (ja) コンバータを制御するための装置および方法とそのような装置の１つを備えた電気的なコンバータ
KR102082457B1 (ko) 3상 출력 전류 최대치 추종 기반의 더블 캐리어 펄스폭 변조 장치

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant