KR101826966B1 - 3상 전압원 인버터의 2단 예측 전류 제어 방법 - Google Patents

3상 전압원 인버터의 2단 예측 전류 제어 방법 Download PDF

Info

Publication number
KR101826966B1
KR101826966B1 KR1020160109257A KR20160109257A KR101826966B1 KR 101826966 B1 KR101826966 B1 KR 101826966B1 KR 1020160109257 A KR1020160109257 A KR 1020160109257A KR 20160109257 A KR20160109257 A KR 20160109257A KR 101826966 B1 KR101826966 B1 KR 101826966B1
Authority
KR
South Korea
Prior art keywords
vectors
future
vector
sampling period
voltage
Prior art date
Application number
KR1020160109257A
Other languages
English (en)
Inventor
곽상신
Original Assignee
중앙대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 중앙대학교 산학협력단 filed Critical 중앙대학교 산학협력단
Priority to KR1020160109257A priority Critical patent/KR101826966B1/ko
Application granted granted Critical
Publication of KR101826966B1 publication Critical patent/KR101826966B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

본 발명은 두 벡터의 사용에 기초하여 일반화된 예측 전류 제어 방법이 종래의 방법과 같이 하나의 전체 샘플링 기간 대신에 단지 하나의 최적 벡터를 사용하여 현재의 전류 에러 및 전류 리플(ripples)을 감소하는 3상 VSIs의 부하 전류를 조절하기 위한 3상 전압원 인버터의 2단 예측 전류 제어 방법을 제공하기 위한 것으로서, (A) 하나의 샘플링 기간 동안 두 개의 전압 벡터가 입력되면, 상기 입력되는 두 개의 전압 벡터를 이용하여 한 단계 미래 부하 전류 다이나믹을 변형하는 단계와, (B) 다음 샘플링 기간 동안 각각 인가되는 전자 전압 벡터 및 후자 전압 벡터의 기간 간격 동안 적용된 미래의 전자 및 후자 전압 벡터의 부하 전류를 위한 두 단계 예측하는 단계와, (C) 다음 샘플링 기간의 전자 전압 벡터 및 후자 전압 벡터에서 사용되는 미래 전압 벡터로 각각 7개의 VSI 생성 벡터를 얻는 단계와, (D) 상기 얻은 VSI 생성 벡터를 기반으로 미래 역기전력 벡터를 추정하는 단계와, (E) 전자 전압 벡터 및 후자 전압 벡터가 갖는 49개 가능 세트 중에서 선택된 두 개의 벡터를 하나의 샘플링 기간에 분할하는 단계와, (F) 두 벡터 및 대응하는 시간 분포를 갖는 49개 가능 세트를 모두 평가한 후, 비용 함수로부터 최소값으로 선택되는 두 벡터 및 최적의 기간에서 하나의 최적 미래 세트를 설정하는 단계와, (G) 상기 설정된 두 개의 미래 전압 벡터
Figure 112016083340166-pat00098
및
Figure 112016083340166-pat00099
는 미래 샘플링 기간에 예정 기간
Figure 112016083340166-pat00100
및
Figure 112016083340166-pat00101
동안에 인가하는 단계를 포함하여 이루어지는데 있다.

Description

3상 전압원 인버터의 2단 예측 전류 제어 방법{Predictive Current Control Method based on Two Vectors for Three-Phase Voltage}
본 발명은 일반화된 예측 전류 제어 하나의 샘플링 주기에서 두 개의 벡터를 기반으로 3상 전압원 인버터(VSIs)의 부하 전류를 조절하기 위한 3상 전압원 인버터의 2단 예측 전류 제어 방법에 관한 것이다.
개별 펄스 폭 변조(pulse width modulation : PWM) 블록과 PI(proportional-integral) 제어 방법을 갖는 3상 전압원 인버터(VSIs)는 일반적으로 제어 가능한 진폭 및 주파수 출력 전류를 제공하기 위해 사용되어 왔다.
최근, 한정된 제어 세트의 개념에 기초하여 예측 제어 방법은 개별 PWM 블록 및 그 제어 유연성을 사용하지 않고 단순하기 때문에 VSIs 위한 간단하고 효과적인 전류 제어 기술로서 개발되었다.
단지 7가지 다른 전압 벡터가 전압 인버터(VSI)의 부하에 적용할 수 있는 기본 원리를 이용함으로써, 예측 제어 방법은 VSI의 부하 다이나믹 모델에 기초하여 VSI의 7가지 예측 부하 전류의 동작을 예측한다.
그리고 미래의 부하 전류와 기준 사이의 에러 조건을 미리 정의된 비용 함수에 기초하여, 전류 제어부는 최소 비용 값을 갖는 하나의 최적의 개폐 상태를 선택하는 7 개의 가능한 상태에 의해 얻어지는 모든 예측된 전류 값을 평가한다.
마지막으로, 모델 예측 제어기와 VSI 컨트롤러의 전체 샘플링 기간 동안 최적의 스위칭 상태를 적용한다.
도 1 은 종래의 IGBT(Insulated Gate Bipolar Transistors)와 다이오드 정류에 의해 공급되는 스위치와 같은 프리휠링(freewheeling) 다이오드로 구성되는 3상 VSI의 구조를 나타낸 회로도이다.
도 1에서 도시하고 있는 VSI의 부하에 인가된 전압 벡터는 다음 수학식 1로 표현될 수 있다.
Figure 112016083340166-pat00001
도 2 는 종래의 VSI에서 발생되는 전압 벡터를 나타낸 도면으로, 부하 전압을 조정할 수 있도록 도 2에서 도시하고 있는 것과 같이, 8개의 전압 벡터는 6개의 액티브와 2개의 제로 벡터를 포함한다.
그리고 일반적인 3상 RLe(resistive-inductive-active) 부하를 갖는 3상 VSI의 부하 전류 다이나믹은 수학식 2에서 나타내고 있는 것과 같이 공간 벡터 형태로 표현된다.
Figure 112016083340166-pat00002
이때, 상기 수학식 2에서 R, L, e는 각각 부하 저항, 인덕턴스 및 역기전력(back-electromotive force : back-emf) 벡터이다.
그리고 부하 전류 다이오드는 다음 수학식 3에서 나타내고 있는 것과 같이 이산 시간 영역(discrete-time domain)으로 표현될 수 있다.
Figure 112016083340166-pat00003
한 단계 지연 보상 알고리즘은 다음 수학식 4에서 나타내고 있는 것과 같이, 상기 수학식 3의 한 단계 앞에서 부하 전류 다이나믹을 이동함으로써 얻을 수 있는 실제 제어기에 존재하는 불가피한 연산 지연을 보상하기 위해 (k+1)번째 순간에 두 단계 미리 부하 전류를 요구한다.
Figure 112016083340166-pat00004
따라서 직교 좌표에서 기준 및 예측된 부하 전류 사이의 오차를 측정하는 비용 함수는 도 5에서 나타내고 있는 것과 같이, 2차 에러의 관점에서 정의될 수 있다.
Figure 112016083340166-pat00005
여기서 상기
Figure 112016083340166-pat00006
,
Figure 112016083340166-pat00007
,
Figure 112016083340166-pat00008
및
Figure 112016083340166-pat00009
는
Figure 112016083340166-pat00010
프레임의 두 단계 미래 기준 전류와 예측된 부하 전류 값이다.
비용 함수에 의해 결정되는 오직 하나의 최적 전압 벡터는 다음 단계에서 기준 부하 전류 벡터에 접근하기 위해 현재의 부하 전류 벡터를 강제하는 하나의 전체 샘플링 기간 동안 인가된다.
이때, 비용 함수에서 요구되는 두 단계 미래 기준 전류 벡터
Figure 112016083340166-pat00011
는 라그랜지 추정법(Lagrange extrapolation formula)으로부터 다음 수학식 6과 같이 나타낼 수 있다.
Figure 112016083340166-pat00012
미래 역기전력(back-emf) 벡터는 역기전력 벡터가 빠른 샘플링 주파수에 비해 훨씬 낮은 주파수로 변화하기 때문에 미래 역기전력 벡터는 현재의 역기전력 벡터와 동일하다고 가정하여 추정될 수 있다.
그리고 본 역기전력 벡터는 다음 수학식 7과 같이 계산될 수 있다.
Figure 112016083340166-pat00013
등록특허공보 제10-1562419호 (등록일자 2015.10.15) 등록특허공보 제10-1408372호 (등록일자 2014.06.10)
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 두 벡터의 사용에 기초하여 일반화된 예측 전류 제어 방법이 종래의 방법과 같이 하나의 전체 샘플링 기간 대신에 단지 하나의 최적 벡터를 사용하여 현재의 전류 에러 및 전류 리플(ripples)을 감소하는 3상 VSIs의 부하 전류를 조절하기 위한 3상 전압원 인버터의 2단 예측 전류 제어 방법을 제공하는데 그 목적이 있다.
본 발명의 다른 목적은 두 개의 미리 전압 벡터를 선택하고, 미래 샘플링 기간을 분할하는 최적화 과정에 의해 결정되는 3상 전압원 인버터의 2단 예측 전류 제어 방법을 제공하는데 있다.
본 발명의 다른 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 3상 전압원 인버터의 2단 예측 전류 제어 방법의 특징은 (A) 하나의 샘플링 기간 동안 두 개의 전압 벡터가 입력되면, 상기 입력되는 두 개의 전압 벡터를 이용하여 한 단계 미래 부하 전류 다이나믹을 변형하는 단계와, (B) 다음 샘플링 기간 동안 각각 인가되는 전자 전압 벡터 및 후자 전압 벡터의 기간 간격 동안 적용된 미래의 전자 및 후자 전압 벡터의 부하 전류를 위한 미래 전압 벡터를 예측하는 단계와, (C) 다음 샘플링 기간의 전자 전압 벡터 및 후자 전압 벡터에서 사용되는 미래 전압 벡터로 각각 7개의 VSI 생성 벡터를 얻는 단계와, (D) 상기 얻은 VSI 생성 벡터를 기반으로 미래 역기전력 벡터를 추정하는 단계와, (E) 전자 전압 벡터 및 후자 전압 벡터가 갖는 49개 가능 세트 중에서 선택된 두 개의 벡터를 하나의 샘플링 기간에 분할하는 단계와, (F) 두 벡터 및 대응하는 시간 분포를 갖는 49개 가능 세트를 모두 평가한 후, 비용 함수로부터 최소값으로 선택되는 두 벡터 및 최적의 기간에서 하나의 최적 미래 세트를 설정하는 단계와, (G) 상기 설정된 두 개의 미래 전압 벡터
Figure 112016083340166-pat00014
및
Figure 112016083340166-pat00015
는 미래 샘플링 기간에 예정 기간
Figure 112016083340166-pat00016
및
Figure 112016083340166-pat00017
동안에 인가하는 단계를 포함하여 이루어지는데 있다.
바람직하게 상기 하나의 샘플링 주기는 매 샘플링 기간에서 선택된 벡터에 따라 업데이트된 전자 전압 벡터 및 후자 전압 벡터의 두 구간으로 분할되는 것을 특징으로 한다.
바람직하게 상기 (D) 단계는 수식
Figure 112016083340166-pat00018
Figure 112016083340166-pat00019
를 이용하여 미래 역기전력 벡터를 추정하는 것을 특징으로 한다.
바람직하게 상기 (E) 단계는 다음의 샘플링 기간 동안 가능한 가깝게 기준 값을 추적하는 실제 부하 전류를 강제하는 하나의 샘플링 기간에 분할되는 것을 특징으로 한다.
바람직하게 상기 (F) 단계는 변화하는 하나 및 고정되는 다른 하나인 두 순간에서 전류 오류로 정의된 비용 함수에 기초하여 49개의 전압 세트를 평가하는 것을 특징으로 한다.
바람직하게 상기 (E) 단계는 미래 샘플링주기 안에 두 개의 전압 벡터의 전환점에서 실제 및 기준 전류들을 평가하여 분할하는 것을 특징으로 한다.
바람직하게 상기 (E) 단계는 미래 샘플링 기간에 인가되는 두 벡터의 기간
Figure 112016083340166-pat00020
및
Figure 112016083340166-pat00021
가 최적의 기준 및 실제 부하 전류 사이의 제곱 오차를 최소화하는 방식으로 미래의 샘플링 기간 내에 분할되는 것을 특징으로 한다.
바람직하게 상기 두 벡터를 분할하는 최적의 기간
Figure 112017086076481-pat00022
는 다음 수식
Figure 112017086076481-pat00023
를 이용하여 계산되며, 이때, 상기 수식에서
Figure 112017086076481-pat00024
,
Figure 112017086076481-pat00025
,
Figure 112017086076481-pat00026
,
Figure 112017086076481-pat00027
,
Figure 112017086076481-pat00028
및
Figure 112017086076481-pat00029
로 정의되는 것을 특징으로 한다.
바람직하게 상기 미래의 단계 전환점 에서의 기준 전류는 수식
Figure 112016083340166-pat00031
로 계산되는 것을 특징으로 한다.
이상에서 설명한 바와 같은 본 발명에 따른 3상 전압원 인버터의 2단 예측 전류 제어 방법은 다음과 같은 효과가 있다.
3상 VSIs에서 전류 에러 및 리플(ripples)을 줄이기 위해 두 벡터 사용에 기초하여 일반화된 예측 전류 제어 방법을 제안하였다. 그리고 두 개의 전압 벡터에 의해 제조 가능한 모든 조합(49)을 고려하여 두 개의 전압 벡터 및 3개의 애플리케이션 기간의 선택은 최적화 과정에서 결정된다.
따라서 두 벡터와 하나의 샘플링 주기에서의 최적 분포 기반의 제안 된 방법은 절반의 샘플링주기와 종래의 방법과 비교하여 부하 전류 오류 및 리플 성능을 향상시킬 수 있다.
도 1 은 종래의 IGBT(Insulated Gate Bipolar Transistors)와 다이오드 정류에 의해 공급되는 스위치와 같은 프리휠링(freewheeling) 다이오드로 구성되는 3상 VSI의 구조를 나타낸 회로도
도 2 는 종래의 VSI에서 발생되는 전압 벡터를 나타낸 도면
도 3 은 본 발명의 실시예에 따른 3상 전압원 인버터의 2단 예측 전류 제어 방법을 설명하기 위한 블록도
도 4 및 도 5는
Figure 112016083340166-pat00032
를 갖는 3상 부하 전류(ia, ib, ic)와 a상 기준 전류(
Figure 112016083340166-pat00033
)를 나타낸 실험 파형
본 발명의 다른 목적, 특성 및 이점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.
본 발명에 따른 3상 전압원 인버터의 2단 예측 전류 제어 방법의 바람직한 실시예에 대하여 첨부한 도면을 참조하여 설명하면 다음과 같다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
도 3 은 본 발명의 실시예에 따른 3상 전압원 인버터의 2단 예측 전류 제어 방법을 설명하기 위한 블록도이다.
도 3에서 도시하고 있는 것과 같이, 1단계 라그레인지 추정부(10)와, 2단계 라그레인지 추정부(20)와, 미래 기준 전류 계산부(30)와, 최적화 벡터 선택부(40)와, 1단계 미래 부하 전류 예측부(50)와, 계산부(60)와, 2단계 미래 부하 전류 예측부(70)와, 미래 전류 계산부(80)와, abc/
Figure 112016083340166-pat00034
변환부(90)로 구성된다.
이와 같이 구성된 본 발명에 따른 3상 전압원 인버터의 2단 예측 전류 제어 방법을 상세히 설명하면 다음과 같다.
먼저, 전류 리플 및 전류 오류의 관점에서 부하 전류의 개선된 성능을 얻기 위해 하나의 샘플링 기간에 두 개의 전압 벡터를 이용한다. 이때, 하나의 샘플링 주기는 다음 수학식 8과 같이, 매 샘플링 기간에서 선택된 벡터에 따라 업데이트된 두 구간으로 분할된다.
Figure 112016083340166-pat00035
상기
Figure 112016083340166-pat00036
및
Figure 112016083340166-pat00037
는 k 번째 샘플링 기간 동안 각각 인가되는 전자 전압 벡터
Figure 112016083340166-pat00038
및 후자 전압 벡터
Figure 112016083340166-pat00039
의 기간 간격이다.
그리고 두 개의 전압 벡터에 의해 생성된 한 단계 미래 부하 전류 다이나믹은 다음 수학식 9와 같이 변형 될 수 있다.
Figure 112016083340166-pat00040
한편, 빠른 샘플링 주파수에 비해 훨씬 더 낮은 주파수에서 역기전력 벡터가 변화하기 때문에, 다음 수학식 10에서 나타내고 있는 것과 같이 하나의 샘플링 기간에서 두 역기전력 벡터들은 동등한 것으로 간주될 수 있다.
Figure 112016083340166-pat00041
또한, 현재의 역기전력 벡터는 다음 수학식 11에서와 같이, 한 단계 이전 역기전력과 동일한 것으로 가정된다.
Figure 112016083340166-pat00042
Figure 112016083340166-pat00043
따라서 종래의 방법과 동일하게,
Figure 112016083340166-pat00044
및
Figure 112016083340166-pat00045
동안 적용된 미래의 전자 및 후자 전압 벡터
Figure 112016083340166-pat00046
및
Figure 112016083340166-pat00047
의 부하 전류를 위한 두 단계의 미래 전압 벡터 예측은 수학식 12의 지연 보상 알고리즘을 위해 요구된다.
Figure 112016083340166-pat00048
다음 샘플링 기간
Figure 112016083340166-pat00049
와
Figure 112016083340166-pat00050
에서 사용되는 미래 전압 벡터로 각각 7개의 VSI 생성 벡터를 얻을 수 있다. 즉, 두 벡터에 존재하는 49개의 벡터 세트 모두는 제안된 방법에서 고려된다.
따라서 본 발명에 따른 방법은 두 최적 전압 벡터를 선택하는 전자 및 후자 벡터와 그들의 온타임(on-time) 기간의 효과를 고려한다. 그리고 미래 역기전력 벡터는 다음 수학식 13과 같이 추정된다.
Figure 112016083340166-pat00051
Figure 112016083340166-pat00052
두 벡터가 갖는 49개 가능 세트 중에서 선택된 두 개의 벡터는 다음의 샘플링 기간 동안 가능한 가깝게 기준 값을 추적하는 실제 부하 전류를 강제하는 하나의 샘플링 기간에 최적으로 분할된다. 즉, 본 발명에 따른 방법은 낮은 전류 오류 및 전류 리플이 부하 전류 경로를 생성하는 최적의 세트를 선택하는 목적으로 두 개의 순간 평가에 기초하여 49개의 벡터 세트를 평가한다.
그러나 최적의 세트가 단지 미래의 샘플링 순간에서의 평가에 기초하여 선택되는 경우, 선정된 미래 샘플링 주기 안에 대전류 오류가 최적으로 선정될 수 있다.
따라서 본 발명에서는 다음 샘플링 순간에서 뿐만 아니라 미래 샘플링주기 안에 두 개의 전압 벡터의 전환점에서 실제 및 기준 전류들을 평가한다. 즉, 두 벡터의 전환점은 각 세트에 따라 다르다는 것을 주목해야한다.
이때, 다음 수학식 14를 통해 변화하는 하나 및 고정되는 다른 하나인 두 순간에서 전류 오류로 정의된 비용 함수에 기초하여 49개의 전압 세트를 평가한다.
Figure 112016083340166-pat00053
Figure 112016083340166-pat00054
두 개의 전압 벡터에서 각 세트의 경우, 미래 샘플링 기간에 인가되는 두 벡터의 기간
Figure 112016083340166-pat00055
및
Figure 112016083340166-pat00056
는 각각의 세트로 최적화 문제를 해결함으로써 결정된다. 즉, 상기 지속 기간
Figure 112016083340166-pat00057
및
Figure 112016083340166-pat00058
가 최적의 기준 및 실제 부하 전류 사이의 제곱 오차를 최소화하는 방식으로 미래의 샘플링 기간 내에 분할된다.
두 벡터를 분할하는 최적의 기간은 다음 수학식 15로 정의된다.
Figure 112016083340166-pat00059
그리고 각 세트에서 (k+1)번째의 제 1 미래 벡터
Figure 112016083340166-pat00060
동안 미래 최적의 기간
Figure 112016083340166-pat00061
는 다음 수학식 16으로서 결정된다.
Figure 112016083340166-pat00062
이때, 상기 수학식 16에서
Figure 112016083340166-pat00063
,
Figure 112016083340166-pat00064
,
Figure 112016083340166-pat00065
,
Figure 112016083340166-pat00066
,
Figure 112016083340166-pat00067
및
Figure 112016083340166-pat00068
로 정의된다.
그리고 전환점
Figure 112016083340166-pat00069
에서의 실제 부하 전류와 기준 전류를 비교하기 위해, 현재
Figure 112016083340166-pat00070
의 기준 전류도 필요하다. 따라서 미래의 단계 전환점
Figure 112016083340166-pat00071
에서의 기준 전류는 다음 수학식 17과 같이 계산된다.
Figure 112016083340166-pat00072
이처럼, 두 개의 전압 벡터에 의해 생성된 부하 전류 벡터의 미래 경로는 두 전압의 전환점은 물론 다음 샘플링 순간에서 정의된 비용 함수를 평가한다.
그리고 두 벡터 및 대응하는 시간 분포를 갖는 49개 가능 세트를 모두 평가한 후, 비용 함수로부터 최소값으로 선택되는 두 벡터 및 최적의 기간에서 하나의 최적 미래 세트를 설정한다. 즉, 모든 49개의 세트들 중에서 출력 전류 동작이 미래 샘플링 주기 내부의 기준 전류 동작의 차단을 발생시키면 두 개의 전압 벡터 및 최적 지속 시간을 갖는 최적의 미래 전압 세트를 선택한다.
결과적으로, 상기 설정된 두 개의 미래 전압 벡터
Figure 112016083340166-pat00073
및
Figure 112016083340166-pat00074
는 미래 샘플링 기간에 예정 기간
Figure 112016083340166-pat00075
및
Figure 112016083340166-pat00076
동안에 인가된다.
이를 통해, 본 발명에 따른 방법은 도 4 및 도 5에서 도시하고 있는 것과 같이, 이중 샘플링 주파수로 동작되는 종래의 방법(4(b),5(b))보다 본 발명의 방법(4(a),5(a))이 보다 작은 전류 오류 및 작은 전류 리플을 표시하는 3상 VSIs를 위한 예비 실험 결과를 확인할 수 있다.
이때, 도 4 및 도 5는
Figure 112016083340166-pat00077
를 갖는 3상 부하 전류(ia, ib, ic)와 a상 기준 전류(
Figure 112016083340166-pat00078
)를 나타낸 실험 파형이다.
그리고 다음 표 1은 도 4 및 도 5를 기반으로 본 발명에 따른 방법과 종래의 방법을 비교하기 위해 THD 값을 표로 나타내고 있다.
Figure 112016083340166-pat00079
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술적 분야의 통상의 지식을 가진자라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (9)

  1. (A) 하나의 샘플링 기간 동안 두 개의 전압 벡터가 입력되면, 상기 입력되는 두 개의 전압 벡터를 이용하여 한 단계 미래 부하 전류 다이나믹을 변형하는 단계와,
    (B) 다음 샘플링 기간 동안 각각 인가되는 전자 전압 벡터 및 후자 전압 벡터의 기간 간격 동안 적용된 미래의 전자 및 후자 전압 벡터의 부하 전류를 위한 미래 전압 벡터를 예측하는 단계와,
    (C) 다음 샘플링 기간의 전자 전압 벡터 및 후자 전압 벡터에서 사용되는 미래 전압 벡터로 각각 7개의 VSI 생성 벡터를 얻는 단계와,
    (D) 상기 얻은 VSI 생성 벡터를 기반으로 미래 역기전력 벡터를 추정하는 단계와,
    (E) 전자 전압 벡터 및 후자 전압 벡터가 갖는 49개 가능 세트 중에서 선택된 두 개의 벡터를 하나의 샘플링 기간에 분할하는 단계와,
    (F) 두 벡터 및 대응하는 시간 분포를 갖는 49개 가능 세트를 모두 평가한 후, 비용 함수로부터 최소값으로 선택되는 두 벡터 및 최적의 기간에서 하나의 최적 미래 세트를 설정하는 단계와,
    (G) 상기 설정된 두 개의 미래 전압 벡터
    Figure 112016083340166-pat00080
    및
    Figure 112016083340166-pat00081
    는 미래 샘플링 기간에 예정 기간
    Figure 112016083340166-pat00082
    및
    Figure 112016083340166-pat00083
    동안에 인가하는 단계를 포함하여 이루어지는 것을 특징으로 하는 3상 전압원 인버터의 2단 예측 전류 제어 방법.
  2. 제 1 항에 있어서,
    상기 하나의 샘플링 주기는 매 샘플링 기간에서 선택된 벡터에 따라 업데이트된 전자 전압 벡터 및 후자 전압 벡터의 두 구간으로 분할되는 것을 특징으로 하는 3상 전압원 인버터의 2단 예측 전류 제어 방법.
  3. 제 1 항에 있어서,
    상기 (D) 단계는 수식
    Figure 112017086076481-pat00084
    Figure 112017086076481-pat00085
    를 이용하여 미래 역기전력 벡터를 추정하는 것으로,
    이때, 상기 R은 부하 저항, L은 부하 인덕터이며, i는 인버터 출력전류 벡터인 것을 특징으로 하는 3상 전압원 인버터의 2단 예측 전류 제어 방법.
  4. 제 1 항에 있어서, 상기 (E) 단계는
    다음의 샘플링 기간 동안 가능한 가깝게 기준 값을 추적하는 실제 부하 전류를 강제하는 하나의 샘플링 기간에 분할되는 것을 특징으로 하는 3상 전압원 인버터의 2단 예측 전류 제어 방법.
  5. 제 1 항에 있어서, 상기 (F) 단계는
    변화하는 하나 및 고정되는 다른 하나인 두 순간에서 전류 오류로 정의된 비용 함수에 기초하여 49개의 전압 세트를 평가하는 것을 특징으로 하는 3상 전압원 인버터의 2단 예측 전류 제어 방법.
  6. 제 1 항에 있어서, 상기 (E) 단계는
    미래 샘플링주기 안에 두 개의 전압 벡터의 전환점에서 실제 및 기준 전류들을 평가하여 분할하는 것을 특징으로 하는 3상 전압원 인버터의 2단 예측 전류 제어 방법.
  7. 제 6 항에 있어서, 상기 (E) 단계는
    미래 샘플링 기간에 인가되는 두 벡터의 기간
    Figure 112016083340166-pat00086
    및
    Figure 112016083340166-pat00087
    가 최적의 기준 및 실제 부하 전류 사이의 제곱 오차를 최소화하는 방식으로 미래의 샘플링 기간 내에 분할되는 것을 특징으로 하는 3상 전압원 인버터의 2단 예측 전류 제어 방법.
  8. 제 6 항에 있어서,
    상기 두 벡터를 분할하는 최적의 기간
    Figure 112017086076481-pat00088
    는 다음 수식
    Figure 112017086076481-pat00089
    를 이용하여 계산되며,
    이때, 상기 수식에서
    Figure 112017086076481-pat00090
    ,
    Figure 112017086076481-pat00091
    ,
    Figure 112017086076481-pat00092
    ,
    Figure 112017086076481-pat00093
    ,
    Figure 112017086076481-pat00094
    및
    Figure 112017086076481-pat00095
    로 정의되며, 상기 R은 부하 저항, L은 부하 인덕터이며, i는 인버터 출력전류 벡터이고, e는 부하 역기전력(back-emf)을,
    Figure 112017086076481-pat00107
    와
    Figure 112017086076481-pat00108
    는 abc 3상 신호를
    Figure 112017086076481-pat00109
    ,
    Figure 112017086076481-pat00110
    2상 신호로 변환한 값이며, m은
    Figure 112017086076481-pat00111
    나
    Figure 112017086076481-pat00112
    값을 가지는 변수인 것을 특징으로 하는 3상 전압원 인버터의 2단 예측 전류 제어 방법.
  9. 제 6 항에 있어서,
    상기 미래의 단계 전환점
    Figure 112016083340166-pat00096
    에서의 기준 전류는 다음 수식
    Figure 112016083340166-pat00097
    로 계산되는 것을 특징으로 하는 3상 전압원 인버터의 2단 예측 전류 제어 방법.
KR1020160109257A 2016-08-26 2016-08-26 3상 전압원 인버터의 2단 예측 전류 제어 방법 KR101826966B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160109257A KR101826966B1 (ko) 2016-08-26 2016-08-26 3상 전압원 인버터의 2단 예측 전류 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160109257A KR101826966B1 (ko) 2016-08-26 2016-08-26 3상 전압원 인버터의 2단 예측 전류 제어 방법

Publications (1)

Publication Number Publication Date
KR101826966B1 true KR101826966B1 (ko) 2018-03-23

Family

ID=61911916

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160109257A KR101826966B1 (ko) 2016-08-26 2016-08-26 3상 전압원 인버터의 2단 예측 전류 제어 방법

Country Status (1)

Country Link
KR (1) KR101826966B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112054656A (zh) * 2020-09-25 2020-12-08 安徽理工大学 一种固定开关频率的模型预测控制算法
CN114079405A (zh) * 2020-07-29 2022-02-22 天津职业技术师范大学(中国职业培训指导教师进修中心) 一种适用于双永磁电机系统的无权重系数整定非级联预测速度同步控制方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101615482B1 (ko) 2015-04-30 2016-04-26 중앙대학교 산학협력단 3상 전압원 인버터의 공통 모드 전압을 감소시키는 제어 장치 및 제어 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101615482B1 (ko) 2015-04-30 2016-04-26 중앙대학교 산학협력단 3상 전압원 인버터의 공통 모드 전압을 감소시키는 제어 장치 및 제어 방법

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
SANGSHIN KWAK,APPLIED POWER ELECTRONICS CONFERENCE AND EXPOSITION (APEC), 2015 IEEE
SANGSHIN KWAK,IEEE TRANSACTIONS ON POWER ELECTRONICS, VOL. 30, NO. 9, SEPTEMBER 2015
SANGSINKWAK,POWER ELECTRONICS AND APPLICATIONS (EPE'15 ECCE-EUROPE), 2015 17TH EUROPEAN CONFERENCE ON

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114079405A (zh) * 2020-07-29 2022-02-22 天津职业技术师范大学(中国职业培训指导教师进修中心) 一种适用于双永磁电机系统的无权重系数整定非级联预测速度同步控制方法
CN114079405B (zh) * 2020-07-29 2023-10-03 天津职业技术师范大学(中国职业培训指导教师进修中心) 一种适用于双永磁电机系统的无权重系数整定非级联预测速度同步控制方法
CN112054656A (zh) * 2020-09-25 2020-12-08 安徽理工大学 一种固定开关频率的模型预测控制算法

Similar Documents

Publication Publication Date Title
Stefanutti et al. Fully digital hysteresis modulation with switching-time prediction
Vargas et al. Predictive control of an induction machine fed by a matrix converter with increased efficiency and reduced common-mode voltage
Narayanan et al. Advanced bus-clamping PWM techniques based on space vector approach
Bode et al. Implementation of three level hysteresis current control for a single phase voltage source inverter
JP4811495B2 (ja) 回転機の制御装置
JP5056817B2 (ja) 回転機の制御装置
CA2798474A1 (en) Method for controlling an electrical converter
JP4372812B2 (ja) 半導体スイッチング素子の駆動制御装置
US20080258673A1 (en) Method and system for pulse position scheduling in electric drives
US8283880B2 (en) Motor drive device with function of switching to power regenerative operation mode
JP4212523B2 (ja) ゼロ・ベクトル変調手法を利用して低出力周波数で動作する電源インバータの改善された熱管理のための方法とシステム
Ahmad et al. Evaluation of dc-link capacitor rms current in switched reluctance motor drive
US10003264B2 (en) DC/DC converter
US20220407446A1 (en) Power conversion device
KR101826966B1 (ko) 3상 전압원 인버터의 2단 예측 전류 제어 방법
Lee et al. A dead-beat control for bridgeless inverter systems to reduce the distortion of grid current
JP2003309975A (ja) Ｐｗｍサイクロコンバータ及びその制御方法
JP6321593B2 (ja) 回生電流の時間的変化を抑制する機能を備えたモータ駆動装置
JP2015065797A (ja) マトリクスコンバータ
Xiao et al. Modulated predictive current control for a two‐level grid‐connected converter with over‐modulation capability
Ransara et al. A technique for torque ripple compensation of a low cost BLDC motor drive
JP5320356B2 (ja) 電力変換装置
JP5472052B2 (ja) 電力変換回路の駆動制御装置
JP5347671B2 (ja) 回転機の制御装置
Dzung et al. Model predictive current control for T-type NPC inverter using new on-line inductance estimation method

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant