KR101598222B1 - 액정 표시 장치 및 그 제조 방법 - Google Patents

액정 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR101598222B1
KR101598222B1 KR1020090008663A KR20090008663A KR101598222B1 KR 101598222 B1 KR101598222 B1 KR 101598222B1 KR 1020090008663 A KR1020090008663 A KR 1020090008663A KR 20090008663 A KR20090008663 A KR 20090008663A KR 101598222 B1 KR101598222 B1 KR 101598222B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
light
substrate
light receiving
pixel
Prior art date
Application number
KR1020090008663A
Other languages
English (en)
Other versions
KR20090090267A (ko
Inventor
마사후미 쿠니이
료이치 이토
마사노부 이케다
Original Assignee
가부시키가이샤 재팬 디스프레이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 재팬 디스프레이 filed Critical 가부시키가이샤 재팬 디스프레이
Publication of KR20090090267A publication Critical patent/KR20090090267A/ko
Application granted granted Critical
Publication of KR101598222B1 publication Critical patent/KR101598222B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/135—Liquid crystal cells structurally associated with a photoconducting or a ferro-electric layer, the properties of which can be optically or electrically varied
    • G02F1/1354—Liquid crystal cells structurally associated with a photoconducting or a ferro-electric layer, the properties of which can be optically or electrically varied having a particular photoconducting structure or material
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 액정 표시 장치는, 제 1 기판; 상기 제 1 기판에 대면하는 제 2 기판; 상기 제 1 기판과 상기 제 2 기판 사이에 배치되어 있는 액정층; 및 상기 제 1 기판에서 상기 제 2 기판에 대면하는 면의 측에 형성된 제 1 및 제 2의 전극을 갖는 액정 패널을 포함하고, 상기 제 1 및 제 2의 전극을 통해 상기 액정층에 횡전계를 인가함에 의해, 화소 영역에서 화상을 표시하며,
상기 제 1 기판은, 상기 제 2 기판에 대면하는 면에 마련되어 있고, 상기 제 2 기판의 측으로부터 상기 제 1 기판의 측으로 상기 액정층을 통하여 입사하는 입사광을 수광면에서 수광하고, 수광 데이터를 생성하는 수광 소자; 및 상기 제 2 기판에 대면하는 면의 측에서 상기 수광 소자를 피복하도록 마련된 평탄화막을 포함한다.

Description

액정 표시 장치 및 그 제조 방법{LIQUID CRYSTAL DISPLAY DEVICE AND A METHOD OF MANUFACTURING THE SAME}
본 발명은 일본 특허출원 2008-039013호(2008.02.20)의 우선권 주장 출원이다.
본 발명은, 액정 표시 장치, 및, 그 제조 방법에 관한 것이다. 특히, 본 발명은, 서로 대면하는 한 쌍의 기판과, 그 한 쌍의 기판이 대면하는 사이에 마련되어 있는 액정층을 갖는 액정 패널을 포함하고, 한쪽의 기판에서 다른쪽의 기판에 대면하는 면의 측에 한 쌍의 전극이 형성되어 있고, 해당 한 쌍의 전극이 액정층에 횡전계를 인가함에 의해, 화소 영역에서 화상을 표시하는 액정 표시 장치로서, 그 한쪽의 기판에서 다른쪽의 기판에 대면하는 면에, 다른쪽의 기판의 측으로부터 한쪽의 기판의 측으로 액정층을 개재하여 입사하는 입사광을 수광면에서 수광하고, 수광 데이터를 생성하는 수광 소자가 형성되는 액정 표시 장치, 및, 그 제조 방법에 관한 것이다.
액정 표시 장치는, 한 쌍의 기판의 사이에 액정층이 봉입된 액정 패널을, 표시 패널로서 갖고 있다. 액정 패널은, 예를 들면, 투과형이고, 액정 패널의 배면에 마련된 백라이트 등의 조명 장치에 의해 출사된 조명광을 변조하여 투과시킨다. 그리고, 그 변조한 조명광에 의해 화상의 표시가, 액정 패널의 정면에서 실시된다.
이 액정 패널은, 예를 들면, 액티브 매트릭스 방식이고, 화소 스위칭 소자로서 기능하는 박막 트랜지스터(TFT : Thin Film Transistor)가 화소 영역에 복수 형성되어 있는 TFT 어레이 기판과, 그 TFT 어레이 기판에 대면하도록 대향하는 대향 기판과, TFT 어레이 기판 및 대향 기판의 사이에 마련된 액정층을 갖는다.
이 액티브 매트릭스 방식의 액정 패널에서는, 화소 스위칭 소자가 화소 전극에 전위를 입력함에 의해, 화소 전극과 공통 전극 사이에서 생기는 전계를 액정층에 인가하여, 액정층의 액정 분자의 배향을 변화시킨다. 그리고, 이것에 의해, 그 화소를 투과하는 광의 투과율을 제어하고, 그 투과하는 광을 변조시켜서, 화상의 표시를 실시한다.
이와 같은 액정 패널에서는, TN(Twisted Nematic) 모드, ECB(Electrically Controlled Birefringence) 모드, 수직 배향 모드 등 외에, 횡전계를 액정층에 인가하는 모드로서, FFS(Fringe Field Switching) 방식, IPS(In-Plane-Swiching) 방식 등, 다양한 표시 모드가 알려져 있다. 이 액정층에 횡전계를 인가한 모드에서는, 시선(視線) 방향에서 본 액정 분자의 유전이방성이 없고, 알맞은 광시야각 특성을 실현할 수 있다(예를 들면, 특허 문헌 1 참조).
또한, 상기한 바와 같은 액정 패널에서는, 화소 스위칭 소자로서 기능하는 TFT 등의 반도체 소자 외에, 광을 수광하여 수광 데이터를 얻는 수광 소자가 화소 영역에 내장된 것이 제안되어 있다(예를 들면, 특허 문헌 2, 특허 문헌 3 참조). 예를 들면, PIN형의 포토 다이오드가, 수광 소자로서 집적화되어 있다.
상기한 액정 패널은, 그 내장하는 수광 소자를 위치 센서 소자로서 이용함으로써, 유저 인터페이스로서의 기능을 실현할 수 있다. 이 타입의 액정 패널에서는, 액정 패널의 앞면에, 별도로, 저항막 방식이나 정전용량 방식의 외부 부착의 터치 패널을 설치할 필요가 없어진다. 따라서 장치의 저비용화가 가능해짐과 함께, 소형화 및 박형화를 용이하게 실현할 수 있다. 또한, 저항막 방식이나 정전용량 방식의 터치 패널을 설치한 경우에는, 그 터치 패널에 의해 화소 영역에서 투과하는 광이 감소하는 경우나, 그 광이 간섭된 경우가 있기 때문에, 표시 화상의 품질이 저하되는 경우가 있지만, 상기한 바와 같이 위치 센서 소자로서 액정 패널에 수광 소자를 내장함에 의해, 이 문제의 발생을 방지할 수 있다.
이 액정 패널에서는, 예를 들면, 백라이트로부터 출사된 조명광이 액정 패널을 투과하고, 그 액정 패널의 정면에 접촉된 유저의 손가락이나 스타일러스 펜 등의 피검지체에서 반사된 가시광선을, 그 내장된 수광 소자가 수광한다. 그 후, 그 수광 소자에 의해 얻어진 수광 데이터에 의거하여, 액정 패널의 정면에 있어서 피검지체가 접촉한 좌표 위치를 특정하고, 그 특정된 위치에 대응하는 조작이, 액정 표시 장치 자신이나, 그 액정 표시 장치를 포함하는 전자 기기에서 실시된다.
상기한 바와 같이, 액정 패널에 내장된 수광 소자를 이용하여, 피검지체의 좌표 위치를 검출하는 경우에는, 그 수광 소자에 의해 얻어지는 수광 데이터는, 외광에 포함된 가시광선의 영향에 의해, 많은 노이즈를 포함하는 경우가 있다. 또한, 흑표시 등과 같이, 어두운 화상을 표시하는 경우에는, 피검지체에 의해 반사된 가 시광선이 수광 소자의 수광면에 도달하기 어렵기 때문에, 가시광선을 수광하는 것이 곤란하다. 이 때문에, 정확하게, 피검지체의 위치에 관해 검출을 하는 것이 곤란한 경우가 있다.
이와 같은 부적합함을 개선하기 위해, 적외선 등, 가시광선 이외의 불가시광선을 이용하는 기술이 제안되어 있다(예를 들면, 특허 문헌 4, 특허 문헌 5 참조).
여기서는, 피검지체로부터 출사되는 적외선 등의 불가시광선을 수광 소자가 수광함에 의해, 수광 데이터를 취득하고, 그 취득한 데이터에 의거하여, 피검지체의 위치를 특정하고 있다. 특히, 인간의 손가락은, 적외광 파장에서의 표면 반사률이 높기 때문에, 적외광을 이용하는 것이 알맞다.
특허 문헌 1 : 일본 특개2007-226200호 공보
특허 문헌 2 : 일본 특개2006-3857호 공보
특허 문헌 3 : 일본 특개2007-128497호 공보
특허 문헌 4 : 일본 특개2004-318819호 공보
특허 문헌 5 : 일본 특개2005-275644호 공보
FFS 방식이나 IPS 방식과 같이 횡전계를 액정층에 인가하는 표시 모드의 경우에서는, 횡전계를 액정층에 인가하는 한 쌍의 전극의 양자가, TFT 어레이 기판에 마련된다. 여기서는, 그 한 쌍의 전극의 양자는, 화소 스위칭 소자 등의 반도체 소자를 피복하도록 형성된 평탄화막상에서, 서로의 사이에 절연막을 개재하여 형성된다.
도 27a 내지 27d는, FFS 방식의 액정 패널을 제조할 때의 제조 공정의 주요부를 도시하는 단면도이다. 도 27a 내지 27d에서는, FFS 방식의 액정 패널을 제조할 때의 제조 공정에 있어서, TFT 어레이 기판(201)을 제조하는 제조 공정을, (a), (b), (c), (d)의 순서로 도시하고 있다.
우선, 도 27a에 도시하는 바와 같이, 유리 기판(201g)의 표면에 화소 스위칭 소자(31)와 수광 소자(32)와 주변 회로 소자(SK)의 각 반도체 소자를 형성한다.
여기서는, 예를 들면, 폴리실리콘을 반도체 박막으로 한 보텀 게이트 구조의 TFT를, 화소 스위칭 소자(31) 및 주변 회로 소자(SK)로서 형성한다. 또한, PIN 구조의 포토 다이오드를, 수광 소자(32)로서 형성한다.
그리고, 도 27a에 도시하는 바와 같이, 화소 스위칭 소자(31), 수광 소자(32) 및 주변 회로 소자(SK)를 피복하도록, 유리 기판(201g)의 표면에 평탄화막(60a)을 형성한다.
예를 들면, 아크릴 수지 등의 유기 재료를 이용하여, 이 평탄화막(60a)을 형성한다.
다음에, 도 27b에 도시하는 바와 같이, 제 1의 투명 도전막(62at)을 형성한다.
여기서는, ITO 등의 투명한 도전 재료를 이용하여, 평탄화막(60a)을 피복하도록, 이 제 1의 투명 도전막(62at)을 형성한다.
그리고, 도 27b에 도시하는 바와 같이, 절연막(60b)을 형성한다.
여기서는, 예를 들면, 실리콘 질화막을, 절연막(60b)으로서, 제 1의 투명 도전막(62at)을 피복하도록 형성한다.
그리고, 또한, 도 27b에 도시하는 바와 같이, 제 2의 투명 도전막(62bt)을 형성한다.
여기서는, ITO 등의 투명한 도전 재료를 이용하여, 절연막(60b)을 피복하도록, 제 2의 투명 도전막(62bt)을 형성한다.
다음에, 도 27c에 도시하는 바와 같이, 화소 전극(62b)을 형성한다.
여기서는, 제 2의 투명 도전막(62bt)을 리소그래피 기술에 의해 패턴 가공함으로써, 화소 전극(62b)을 형성한다. 구체적으로는, 유리 기판(201g)의 면에서, 화소 스위칭 소자(31)가 형성된 영역에 대응하도록, 화소 전극(62b)을 형성한다. 예를 들면, 평면 구조가 빗살형상이 되도록, 제 2의 투명 도전막(62bt)을 웨트 에칭 처리로 패턴 가공함에 의해, 화소 전극(62b)을 형성한다.
다음에, 도 27d에 도시하는 바와 같이, 절연막(60b)을 패턴 가공한다.
여기서는, 유리 기판(201g)의 면에서, 화소 스위칭 소자(31)가 형성된 영역에 절연막(60b)을 남겨 두고, 다른 수광 소자(32)와 주변 회로 소자(SK)가 형성된 영역에 절연막(60b)을 제거하도록, 리소그래피 기술에 의해, 절연막(60b)을 패턴 가공한다. 구체적으로는, 드라이 에칭 처리에 의해 절연막(60b)을 패턴 가공한다. 예를 들면, 아르곤(Ar)으로 희석한 6불화 유황(SF6) 가스를, 0.5 내지 15Pa의 압력하에, 1500 내지 5000W, 스테이지 온도 0 내지 30℃, 에칭 시간 30 내지 60초의 조건으로, 절연막(60b)을 패턴 가공한다.
그리고, 도 27d에 도시하는 바와 같이, 공통 전극(62a)을 형성한다.
여기서는, 제 1의 투명 도전막(62at)을 패턴 가공함으로써, 공통 전극(62a)을 형성한다. 구체적으로는, 유리 기판(201g)의 면에서, 절연막(60b)과 같은 형상이 되도록, 공통 전극(62a)을 형성한다. 예를 들면, 제 1의 투명 도전막(62at)을 웨트 에칭 처리하고, 패턴 가공함에 의해, 공통 전극(62a)을 형성한다.
그리고, 각 부분이 형성된 TFT 어레이 기판과 대향 기판(202)을 접합한다. 여기서는, 접합함에 있어서, TFT 어레이 기판과 대향 기판의 각각에, 예를 들면, 폴리이미드로 배향막을 형성한 후에, 그 배향막을 러빙 처리한다. 그리고, TFT 어레이 기판과 대향 기판을, 간격을 두고 대면하도록 접합한다. 그 후, 그 TFT 어레이 기판과 대향 기판 사이의 간격에 액정을 주입하고, 액정층을 배향시켜서 액정 패널을 형성한다. 그리고, 편광판, 백라이트 등의 주변 기기를 실장하여 액정 표시 장치를 완성한다.
상기한 바와 같이, FFS 방식의 액정 패널에서는, TFT 어레이 기판에 화소 전극(62b)과 공통 전극(62a)의 양자가 마련되어 있다. 그리고, 그 화소 전극(62b)과 공통 전극(62a) 사이에는, 절연막(60b)이 개재하고 있다.
상기한 액정 패널에서, 수광 소자(32)가 마련된 센서 영역(SA)에서는, 절연막(60b)이 드라이 에칭 처리에 의해 제거되어 있다. 이 때문에, 그 드라이 에칭 처리에서의 플라즈마에 의해, 수광 소자(32)에 데미지가 주어지고, 수광 소자(32)의 광감도가 열화되고, 암전류(暗電流)의 발생이 증가한 부적합함이 생기는 경우가 있다.
특히, 절연막(60b)을 실리콘 질화막으로 형성한 경우에는, 웨트 에칭 처리에서의 에칭 레이트가 낮기 때문에, 생산 효율의 저하가 생긴다. 또한, 평탄화막(60a)상에 잔사가 남고, 수광 소자의 수광 데이터의 S/N비가 저하되는 경우가 있다. 이 때문에, 웨트 에칭 처리가 아니라, 드라이 에칭 처리로, 이 실리콘 질화막의 절연막(60b)을 패턴 가공하는 경우가 많고, 상기한 부적합함의 발생이 표면화하는 경우가 있다.
따라서 본 발명은, 수광 소자의 광감도가 향상하고, 암전류의 발생을 억제 가능한 액정 표시 장치, 및, 그 제조 방법을 제공한다.
본 발명은, 제 1 기판과, 상기 제 1 기판에 대면하는 제 2 기판과, 상기 제 1 기판과 상기 제 2 기판 사이에 배치되어 있는 액정층을 갖는 액정 패널을 포함하고, 상기 제 1 기판에서 상기 제 2 기판에 대면하는 면의 측에 제 1 및 제 2의 전극이 형성되어 있고, 해당 제 1 및 제 2의 전극이 상기 액정층에 횡전계를 인가함에 의해, 화소 영역에서 화상을 표시하는 액정 표시 장치로서, 상기 제 1 기판은, 상기 제 2 기판에 대면하는 면에 마련되어 있고, 상기 제 2 기판의 측으로부터 상기 제 1 기판의 측으로 상기 액정층을 개재하여 입사하는 입사광을 수광면에서 수 광하고, 수광 데이터를 생성하는 수광 소자와, 상기 제 2 기판에 대면하는 면의 측에서 상기 수광 소자를 피복하도록 마련된 평탄화막을 포함하고, 상기 제 1 및 제 2의 전극은, 상기 화소 영역에서 상기 평탄화막에 마련되고, 서로의 사이에 절연막이 개재하고 있고, 상기 절연막은, 상기 평탄화막의 표면에서, 상기 수광 소자가 마련된 센서 영역에 대응하는 영역에 마련되어 있다.
본 발명은, 제 1 기판과, 상기 제 1 기판에 대면하는 제 2 기판과, 상기 제 1 기판과 상기 제 2 기판 사이에 배치되어 있는 액정층을 갖는 액정 패널을 포함하고, 화소 영역에서 상기 액정층에 횡전계를 인가하는 제 1 및 제 2의 전극이, 상기 제 1 기판에서 상기 제 2 기판에 대면하는 면의 측에 마련되는 액정 표시 장치의 제조 방법에 있어서, 상기 화소 영역에서 상기 제 2 기판의 측으로부터 상기 제 1 기판의 측으로 상기 액정층을 개재하여 입사하는 입사광을 수광면에서 수광하고, 수광 데이터를 생성하는 수광 소자를, 상기 제 1 기판에서 상기 제 2 기판에 대면하는 면에 형성하는 공정과, 상기 화소 영역에 상기 수광 소자를 피복하는 평탄화막을, 상기 제 1 기판에서 상기 제 2 기판에 대면하는 면에 형성하는 공정과, 상기 화소 영역에서 상기 제 1 및 제 2의 전극 사이에 개재하는 절연막을, 상기 제 1 기판에서 상기 제 2 기판에 대면하는 면에 형성하는 공정을 가지며, 상기 절연막을 형성하는 공정에서는, 상기 평탄화막의 표면에서 상기 수광 소자가 마련된 센서 영역에 대응하는 영역에 상기 절연막을 형성하고, 상기 센서 영역에서 상기 평탄화막의 표면에 형성된 상기 절연막에 대해 제거하는 에칭 처리를 실시하지 않는다.
본 발명에서는, 화소 영역에서 수광 소자가 마련된 센서 영역에 있어서, 평 탄화막의 표면에 절연막을 형성하고, 그 센서 영역에서 평탄화막의 표면에 형성된 절연막에 대해 제거하는 드라이 에칭 처리를 실시하지 않는다.
본 발명에 의하면, 수광 소자의 광감도가 향상하고, 암전류의 발생을 억제 가능한 액정 표시 장치, 및, 그 제조 방법을 제공한다.
도면을 참조하여 본 발명에 관한 실시 형태의 한 예에 관해 설명한다.
<실시 형태 1>
(액정 표시 장치의 구성)
도 1은, 본 발명에 관한 실시 형태 1에 있어서, 액정 표시 장치(100)의 구성을 도시하는 단면도이다.
본 실시 형태의 액정 표시 장치(100)는, 도 1에 도시하는 바와 같이, 액정 패널(200)과, 백라이트(300)와, 데이터 처리부(400)를 갖는다. 각 부분에 관해 순차로 설명한다.
액정 패널(200)은, 액티브 매트릭스 방식이고, 도 1에 도시하는 바와 같이, TFT 어레이 기판(201)과 대향 기판(202)과 액정층(203)을 갖는다.
이 액정 패널(200)에서는, TFT 어레이 기판(201)과 대향 기판(202)이, 서로 간격을 두도록 대면하고 있다. 그리고, 그 TFT 어레이 기판(201)과 대향 기판(202) 사이에 끼워지도록, 액정층(203)이 마련되어 있다.
그리고, 액정 패널(200)은, 도 1에 도시하는 바와 같이, TFT 어레이 기판(201)의 측에 위치하도록 백라이트(300)가 배치되어 있고, TFT 어레이 기판(201) 에 있어서 대향 기판(202)에 대면하고 있는 면과는 반대측의 면에, 백라이트(300)로부터 출사된 조명광이 조사된다.
도 2는, 본 발명에 관한 실시 형태 1에 있어서, 액정 표시 장치(100)에서의 액정 패널(200)을 도시하는 평면도이다.
액정 패널(200)은, 도 2에 도시하는 바와 같이, 화소 영역(PA)과, 주변 영역(CA)을 갖는다.
액정 패널(200)에 있어서 화소 영역(PA)에는, 도 2에 도시하는 바와 같이, 복수의 화소(P)가 면에 따라 배치되어 있다. 구체적으로는, 화소 영역(PA)에서는, 복수의 화소(P)가, x방향과, x방향으로 수직한 y방향의 각각에, 매트릭스형상으로 나열하도록 배치되어 있다.
이 화소 영역(PA)에서는, 액정 패널(200)의 배면측에 마련된 백라이트(300)가 출사한 조명광(R)을, 제 1의 편광판(206)을 통하여 배면으로부터 받고, 그 배면으로부터 받은 조명광(R)이 투과한다. 그리고, 액정 패널(200)을 투과한 조명광(R)이 제 2의 편광판(207)을 투과하고, 화상 표시가 실행된다. 즉, 액정 패널(200)은, 투과형이다.
또한, 액정 표시 장치(100)는, 예를 들면, 노멀리·블랙 방식이고, 액정 패널(200)에 있어서 액정층(203)에 전압을 가하지 않는 때에 광투과율이 저하되어 흑표시가 실시되고, 한편으로, 액정층(203)에 전압을 가한 때에 광투과율이 올라가, 백표시가 실시되도록, 제 1의 편광판(206)과 제 2의 편광판(207)이 배치되어 있다. 예를 들면, 제 1의 편광판(206)과 제 2의 편광판(207)은, 서로의 투과축이 크로스 니콜이 되도록, 배치되어 있다.
또한, 상세에 관하여는 후술하지만, 본 실시 형태의 액정 패널(200)은, FFS 방식이고, TFT 어레이 기판(201)에 있어서 대향 기판(202)에 대면하는 면의 측에, 화소 전극(도시 생략)과 공통 전극(도시 생략)이 형성되어 있고, 액정층(203)에서는, 액정 분자가 수평 배향되어 있다. 이 때문에, 화소 영역(PA)에서는, 화소 전극(도시 생략)과 공통 전극(도시 생략)이 액정층(203)에 횡전계를 인가함에 의해, 액정층(203)의 액정 분자의 장척방향 방향을 바꾸어서, 화상이 표시된다.
구체적으로는, 화소 영역(PA)에서는, 복수의 화소(P)에 대응하도록, 복수의 화상 스위칭 소자(도시 생략)가 TFT 어레이 기판(201)에 마련되어 있다. 그리고, 복수의 화소(P)에 대응하도록, 컬러 필터층(도시 생략)이 대향 기판(202)에 마련되어 있다. 이 화소 영역(PA)에서는, 화소 스위칭 소자가 화소(P)를 스위칭 제어함에 의해, 제 1의 편광판(206)을 통하여 배면에서 입사하는 조명광(R)을 변조한다. 예를 들면, 폴리실리콘을 반도체 박막으로 하는 TFT가, 화소 스위칭 소자로서 형성되고, 화소(P)를 스위칭 제어한다. 그리고, 그 변조된 조명광(R)이, 컬러 필터층에 의해 착색되고, 제 2의 편광판(207)을 통하여, 정면측에서 출사하고, 화소 영역(PA)에서 컬러 화상이 표시된다.
또한, 본 실시 형태의 화소 영역(PA)에서는, 복수의 화소(P)에 대응하도록, 수광 소자(도시 생략)가 형성되어 있다. 예를 들면, 포토 다이오드(도시 생략)를 포함하도록, 수광 소자가 형성되어 있다. 그리고, 액정 패널(200)에 있어서 백라이트(300)가 설치된 배면에 대해 반대측이 되는 정면에, 유저의 손가락이나 터치 펜 등의 피검지체(F)가 접촉 또는 근접한 때에, 그 피검지체(F)에 의해 반사되는 반사광(H)을 수광 소자가 수광하고, 수광 데이터를 생성하도록 구성되어 있다. 즉, 대향 기판(202)의 측에서 TFT 어레이 기판(201)의 측을 향한 반사광(H)을 수광 소자가 수광하고, 광전 변환함에 의해, 수광 데이터를 생성한다.
액정 패널(200)에 있어서 주변 영역(CA)은, 도 2에 도시하는 바와 같이, 화소 영역(PA)의 주변을 둘러싸도록 위치하고 있다. 이 주변 영역(CA)에서는, 도 2에 도시하는 바와 같이, 표시용 수직 구동 회로(11)와, 표시용 수평 구동 회로(12)와, 센서용 수직 구동 회로(13)와, 센서용 수평 구동 회로(14)가, 주변 회로로서 형성되어 있다. 예를 들면, 화소 스위칭 소자(31)와 마찬가지로, 폴리실리콘을 반도체 박막으로 하는 TFT가, 이 주변 회로를 구성하는 주변 회로 소자로서 형성되어 있다.
그리고, 화소 영역(PA)에서 화소(P)에 대응하도록 마련된 복수의 화소 스위칭 소자를, 표시용 수직 구동 회로(11) 및 표시용 수평 구동 회로(12)가 구동하고, 화상 표시를 실행한다. 그리고, 이와 함께, 화소 영역(PA)에서 화소(P)에 대응하도록 마련된 복수의 수광 소자(도시 생략)를, 센서용 수직 구동 회로(13)와 센서용 수평 구동 회로(14)가 구동하고, 수광 데이터를 수집한다.
구체적으로는, 표시용 수직 구동 회로(11)는, y방향에 있어서 복수의 화소(P)에 대응하도록 형성된 화소 스위칭 소자에, 접속되어 있다. 그리고, 표시용 수직 구동 회로(11)는, 공급되는 제어 신호에 의거하여, 그 y방향으로 나열한 복수의 화소 스위칭 소자에, 주사 신호를, 순차로, 공급한다. 여기서는, x방향으로 나 열한 복수의 화소(P)에 대응하여 형성된 복수의 화소 스위칭 소자의 각각에 게이트선(도시 생략)이 접속되고, 그 게이트선이 수직 방향(y)으로 나열한 복수의 화소(P)에 대응하도록 복수 형성되어 있고, 표시용 수직 구동 회로(11)는, 그 복수의 게이트선을 순차로 선택하도록, 주사 신호를 공급한다.
표시용 수평 구동 회로(12)는, x방향에 있어서 복수의 화소(P)에 대응하도록 형성된 각 화소 스위칭 소자(도시 생략)에 접속되어 있다. 그리고, 표시용 수평 구동 회로(12)는, 공급되는 제어 신호에 의거하여, 그 y방향으로 나열한 복수의 화소 스위칭 소자의 각각에, 영상 데이터 신호를 순차로 공급한다. 여기서는, 수직 방향(y)으로 나열한 복수의 화소(P)에 대응하고 형성된 복수의 화소 스위칭 소자의 각각에 신호선(도시 생략)이 접속되고, 그 신호선이 수평 방향(x)으로 나열한 복수의 화소(P)에 대응하도록 복수 형성되어 있고, 표시용 수평 구동 회로(12)는, 그 복수의 신호선에, 순차로, 영상 데이터 신호를 공급한다. 그리고, 표시용 수직 구동 회로(11)에 의해 주사 신호가 공급된 화소 스위칭 소자를 통하여, 그 영상 데이터 신호가 액정층(203)에 인가되고, 화상 표시가 실행된다.
센서용 수직 구동 회로(13)는, y방향에 있어서 복수의 화소(P)에 대응하도록 형성된 복수의 수광 소자(도시 생략)에 접속되어 있다. 그리고, 센서용 수직 구동 회로(13)는, 공급되는 제어 신호에 의거하여, 그 y방향으로 나열한 복수의 수광 소자에 있어서, 수광 데이터를 판독하는 수광 소자를 선택하도록 주사 신호를 공급한다. 여기서는, x방향으로 나열한 복수의 수광 소자의 각각에 대응하도록, 게이트선(도시 생략)이 마련되고, 그 게이트선이 y방향으로 나열한 복수의 수광 소자에 대응하도록 복수 형성되어 있고, 센서용 수직 구동 회로(13)는, 그 복수의 게이트선을 순차로 선택하도록 주사 신호를 공급한다.
센서용 수평 구동 회로(14)는, x방향에 있어서 복수의 화소(P)에 대응하도록 형성된 복수의 수광 소자(도시 생략)에 접속되어 있다. 그리고, 센서용 수평 구동 회로(14)는, 공급되는 제어 신호에 의거하여, 그 y방향으로 나열한 복수의 수광 소자로부터 수광 데이터를, 순차로, 판독한다. 여기서는, y방향으로 나열한 복수의 화소(P)에 대응하여 형성된 복수의 수광 소자의 각각에, 신호선(도시 생략)이 접속되고, 그 신호선이 x방향으로 나열하는 복수의 화소(P)에 대응하도록 복수 형성되어 있고, 센서용 수평 구동 회로(14)는, 그 복수의 신호선을 통하여 수광 소자로부터, 순차로, 수광 데이터를 판독한다. 구체적으로는, 센서용 수직 구동 회로(13)에 의해 주사 신호가 공급됨에 따라 선택된 수광 소자로부터 수광 데이터를, 순차로, 판독한다.
백라이트(300)는, 도 1에 도시하는 바와 같이, 액정 패널(200)의 배면에 대면하고 있고, 그 액정 패널(200)의 배면에 조명광(R)을 출사한다.
구체적으로는, 백라이트(300)는, 액정 패널(200)을 구성하는 TFT 어레이 기판(201)의 측에 배치되어 있고, 그 TFT 어레이 기판(201)에 있어서 대향 기판(202)에 대면하고 있는 면에 대해 반대측의 면에, 조명광(R)을 조사한다. 즉, 백라이트(300)는, TFT 어레이 기판(201)의 측에서 대향 기판(202)의 측을 향하도록 조명광(R)을 조명한다.
데이터 처리부(400)는, 도 1에 도시하는 바와 같이, 제어부(401)와, 위치 검 출부(402)를 갖는다. 데이터 처리부(400)는, 컴퓨터를 포함하고, 프로그램에 의해 컴퓨터가 각 부분으로서 동작하도록 구성되어 있다.
데이터 처리부(400)의 제어부(401)는, 액정 패널(200)과 백라이트(300)의 동작을 제어하도록 구성되어 있다. 제어부(401)는, 액정 패널(200)에 제어 신호를 공급함에 의해, 액정 패널(200)에 복수 마련된 화소 스위칭 소자(도시 생략)의 동작을 제어한다. 예를 들면, 선순차(線順次) 구동을 실행시킨다. 또한, 제어부(401)는, 외부로부터 공급되는 구동 신호에 의거하여, 백라이트(300)에 제어 신호를 공급함에 의해, 백라이트(300)의 동작을 제어하고, 백라이트(300)로부터 조명광(R)을 조사한다. 이와 같이, 제어부(401)는, 액정 패널(200)과 백라이트(300)의 동작을 제어함에 의해, 액정 패널(200)의 화소 영역(PA)에 화상을 표시한다.
이 밖에, 제어부(401)는, 액정 패널(200)에 제어 신호를 공급함에 의해, 액정 패널(200)에 위치 센서 소자로서 복수 마련된 수광 소자(도시 생략)의 동작을 제어하고, 그 수광 소자로부터 수광 데이터를 수집한다. 예를 들면, 선순차 구동을 실행시키고, 복수의 수광 소자로부터 수광 데이터를 순차로 수집한다.
데이터 처리부(400)의 위치 검출부(402)는, 액정 패널(200)에 복수 마련된 수광 소자(도시 생략)로부터 수집한 수광 데이터에 의거하여, 액정 패널(200)의 정면측에 있어서, 화소 영역(PA)에 유저의 손가락이나 터치 펜 등의 피검지체가 접촉 또는 근접한 위치를 검출한다. 예를 들면, 수광 데이터의 신호 강도가 기준치보다도 큰 좌표 위치를, 피검지체(F)가 화소 영역(PA)에서 접촉한 좌표 위치로서 검출한다.
(TFT 어레이 기판의 구성)
도 3은, 본 발명에 관한 실시 형태 1에 있어서, TFT 어레이 기판(201)의 주요부를 모식적으로 도시하는 단면도이다.
도 3에 도시하는 바와 같이, TFT 어레이 기판(201)은, 유리 기판(201g)을 포함한다. 유리 기판(201g)은, 광을 투과하는 절연체의 기판이고, 유리에 의해 형성되어 있다. 그리고, 이 유리 기판(201g)에서 대향 기판(202)에 대면하는 측의 면에는, 도 3에 도시하는 바와 같이, 화소 스위칭 소자(31)와, 수광 소자(32)와, 주변 회로 소자(SK)와, 평탄화막(60a)과, 절연막(60b)과, 공통 전극(62a)과, 화소 전극(62b)이 형성되어 있다.
TFT 어레이 기판(201)에 마련된 화소 스위칭 소자(31)와, 수광 소자(32)와, 주변 회로 소자(SK)와, 평탄화막(60a)과, 절연막(60b)과, 공통 전극(62a)과, 화소 전극(62b)에 관해 순차로 설명한다.
화소 스위칭 소자(31)는, 도 3에 도시하는 바와 같이, 화소 영역(PA)의 표시 영역(TA)에 형성되어 있다.
도 4는, 본 발명에 관한 실시 형태 1에 있어서, 화소 스위칭 소자(31)를 도시하는 단면도이다.
도 4에 도시하는 바와 같이, 화소 스위칭 소자(31)는, 게이트 전극(45)과, 게이트 절연막(46g)과, 반도체층(48)을 포함하고, LDD(Lightly Doped Drain) 구조의 보텀 게이트형 TFT로서 형성되어 있다. 예를 들면, N채널형의 TFT로서 형성되어 있다.
구체적으로는, 화소 스위칭 소자(31)에 있어서, 게이트 전극(45)은, 몰리브덴(Ｍo), 티탄(Ti), 탄탈(Ta) 등의 금속재료를 이용하여, 층두께가 60 내지 90㎚가 되도록 형성되어 있다. 여기서는, 도 4에 도시하는 바와 같이, 게이트 전극(45)은, 유리 기판(201g)의 면에서, 게이트 절연막(46g)을 통하여, 반도체층(48)의 채널 영역(48C)에 대면하도록 마련되어 있다.
또한, 화소 스위칭 소자(31)에 있어서, 게이트 절연막(46g)은, 도 4에 도시하는 바와 같이, 예를 들면, 실리콘 질화막(46ga)과 실리콘 산화막(46gb)을 적층하여, 게이트 전극(45)을 피복하도록 형성되어 있다. 여기서는, 예를 들면, 실리콘 질화막(46ga)을 40㎚두께, 실리콘 산화막(46gb)을 50㎚두께가 되도록 형성한다.
또한, 화소 스위칭 소자(31)에 있어서, 반도체층(48)은, 예를 들면, 폴리실리콘으로 형성되어 있다. 예를 들면, 20 내지 160㎚두께의 폴리실리콘 박막을, 반도체층(48)으로서 형성한다. 이 반도체층(48)에서는, 도 4에 도시하는 바와 같이, 게이트 전극(45)에 대응하도록 채널 영역(48C)이 형성됨과 함께, 그 채널 영역(48C)을 끼우도록 한 쌍의 소스·드레인 영역(48A, 48B)이 형성되어 있다. 이 한 쌍의 소스·드레인 영역(48A, 48B)은, 채널 영역(48C)을 끼우도록 한 쌍의 저농도 불순물 영역(48AL, 48BL)이 형성되고, 또한, 그 저농도 불순물 영역(48AL, 48BL)보다도 불순물의 농도가 높은 한 쌍의 고농도 불순물 영역(48AH, 48BH)이, 그 한 쌍의 저농도 불순물 영역(48AL, 48BL)을 끼우도록 형성되어 있다.
그리고, 화소 스위칭 소자(31)에 있어서, 소스 전극(53)과 드레인 전극(54)의 각각은, 알루미늄 등의 도전 재료를 이용하여 형성되어 있다. 여기서는, 도 4에 도시하는 바와 같이, 층간 절연막(49)이 반도체층(48)을 피복하도록 마련되어 있고, 소스 전극(53)은, 그 층간 절연막(49)을 관통하는 콘택트 홀에 도전 재료가 매입되고, 패턴 가공됨으로써, 한쪽의 소스·드레인 영역(48A)에 전기적으로 접속하도록 마련되어 있다. 그리고, 마찬가지로, 드레인 전극(54)은, 층간 절연막(49)을 관통하는 콘택트 홀에 도전 재료가 매입되고, 패턴 가공됨으로써, 다른쪽의 소스·드레인 영역(48B)에 전기적으로 접속하도록 마련되어 있다.
수광 소자(32)는, 도 3에 도시하는 바와 같이, 화소 영역(PA)의 센서 영역(SA)에 형성되어 있다.
도 5는, 본 발명에 관한 실시 형태 1에 있어서, 수광 소자(32)를 도시하는 단면도이다.
도 5에 도시하는 바와 같이, 수광 소자(32)는, PIN 구조의 포토 다이오드이고, 게이트 전극(43)과, 그 게이트 전극(43)상에 마련된 게이트 절연막(46s)과, 그 게이트 절연막(46s)을 통하여 게이트 전극(43)에 대면하는 반도체층(47)을 포함한다.
이 수광 소자(32)에 있어서, 게이트 전극(43)은, 예를 들면, 몰리브덴 등의 금속재료를 이용하여 형성되어 있고, 차광층으로서의 기능이 부가되어 있다. 여기서는, 도 5에 도시하는 바와 같이, 게이트 전극(43)은, 유리 기판(201g)의 면에서, 게이트 절연막(46s)을 통하여, 반도체층(47)의 i층(47i)에 대면하도록 마련되어 있다.
또한, 수광 소자(32)에 있어서, 게이트 절연막(46s)은, 실리콘 질화막(46sa) 과 실리콘 산화막(46sb)을 적층하여, 게이트 전극(43)을 피복하도록 형성되어 있다. 여기서는, 예를 들면, 실리콘 질화막(46sa)을 40㎚두께, 실리콘 산화막(46sb)을 50㎚두께가 되도록 형성한다.
또한, 수광 소자(32)에 있어서, 반도체층(47)은, 예를 들면, 폴리실리콘으로 형성되어 있다. 예를 들면, 20 내지 160㎚두께의 폴리실리콘 박막을, 반도체층(47)으로서 형성한다. 그리고, 반도체층(47)은, 도 5에 도시하는 바와 같이, p층(47p)과 n층(47n)과 i층(47i)을 포함한다. 여기서는, 반도체층(47)은, p층(47p)과 n층(47n)의 사이에, 고저항의 i층(47i)이 개재하도록 마련되어 있다. p층(47p)은, 예를 들면, 붕소 이온 등의 p형 불순물이 도프되어 있다. 또한, i층(47i)은, 광전 변환층으로서, 수광면(JSa)을 가지며, 그 수광면(JSa)에서 광을 수광하고, 광전 변환이 실시된다. 또한, n층(47n)은, 인 이온 등의 n형 불순물이 도프되어 있다. 여기서는, n층(47n)은, 리크 전류의 저감화를 위해, n형 불순물이 고농도로 도프된 고농도 영역(47nh)과, 고농도 영역(47nh)보다도 저농도로 n형 불순물이 도프된 저농도 영역(47nl)을 가지며, 저농도 영역(47nl)이 고농도 영역(47nh)과 i층(47i) 사이에 개재하도록 형성되어 있다.
그리고, 수광 소자(32)에 있어서, 애노드 전극(51)과 캐소드 전극(52)의 각각은, 알루미늄을 이용하여 형성되어 있다. 여기서는, 도 5에 도시하는 바와 같이, 층간 절연막(49)이 반도체층(47)을 피복하도록 마련되어 있고, 애노드 전극(51)은, 그 층간 절연막(49)을 관통하는 콘택트 홀에 도전 재료가 매입되고, 패턴 가공됨으로써, p층(47p)에 전기적으로 접속하도록 마련되어 있다. 그리고, 마찬가지로, 캐 소드 전극(52)은, 층간 절연막(49)을 관통하는 콘택트 홀에 도전 재료가 매입되고, 패턴 가공됨으로써, n층(47n)에 전기적으로 접속하도록 마련되어 있다.
주변 회로 소자(SK)는, 도 3에 도시하는 바와 같이, 주변 영역(CA)에 형성되어 있다.
이 주변 회로 소자(SK)는, 화소 스위칭 소자(31)와 마찬가지로, 보텀 게이트형 TFT로서 형성되어 있다. 예를 들면, P채널형의 TFT로서 형성되어 있다.
평탄화막(60a)은, 도 3에 도시하는 바와 같이, 화소 영역(PA) 및 주변 영역(CA)에 형성되어 있다. 여기서는, 평탄화막(60a)은, 화소 스위칭 소자(31)와 수광 소자(32)와 주변 회로 소자(SK)를 피복하도록 유리 기판(201g)의 면에 형성되어 있고, 그 유리 기판(201g)의 면에 표면이 따르도록 평탄화하고 있다. 예를 들면, 아크릴계 수지를 1 내지 3㎛두께가 되도록 성막함에 의해, 이 평탄화막(60a)이 형성된다.
절연막(60b)은, 도 3에 도시하는 바와 같이, 화소 영역(PA) 및 주변 영역(CA)에 형성되어 있다. 즉, 절연막(60b)은, 평탄화막(60a)의 표면에서, 수광 소자(32)가 마련된 센서 영역(SA)에 대응하는 영역에 마련되어 있다. 또한, 절연막(60b)은, 평탄화막(60a)의 표면에서, 화소 스위칭 소자(31)가 형성된 표시 영역(TA)에 대응하는 영역에서, 공통 전극(62a)을 피복하도록 마련되어 있다. 이 절연막(60b)은, 예를 들면, 산화 실리콘막, 질화 실리콘막, 산질화 실리콘막(SiOxNy)을 이용하여 형성되어 있다.
공통 전극(62a)은, 화소 영역(PA)에서 복수의 화소(P)에 공통되는 전극이고, 도 3에 도시하는 바와 같이, 주변 영역(CA)에 형성되지 않고, 화소 영역(PA)의 표시 영역(TA)에서, 평탄화막(60a)의 위에 마련되어 있다. 공통 전극(62a)은, 이른바 투명 전극이고, 예를 들면, ITO를 이용하여 형성되어 있다. 여기서는, 공통 전극(62a)은, 절연막(60c)을 통하여 화소 전극(62b)에 대면하고 있다. 본 실시 형태에서는, 공통 전극(62a)은, 화소 영역(PA)의 센서 영역(SA)과, 주변 영역(CA)에 형성되지 않고, 화소 영역(PA)에서 화상 표시가 실행되는 표시 영역(TA)에 형성되어 있다.
화소 전극(62b)은, 화소 스위칭 소자(31)에 전기적으로 접속된 전극으로서, 복수의 화소(P)에 대응하도록, 화소 영역(PA)에 있어서, 복수가 마련되어 있다. 여기서는, 화소 전극(62b)은, 도 3에 도시하는 바와 같이, 주변 영역(CA)에 형성되지 않고, 화소 영역(PA)의 표시 영역(TA)에서, 공통 전극(62a)을 피복하도록 형성된 절연막(60b)의 위에 마련되어 있다. 화소 전극(62b)은, 이른바 투명 전극이고, 예를 들면, ITO를 이용하여 형성되어 있고, 화소 스위칭 소자(31)의 드레인 전극(54)에 전기적으로 접속되어 있다. 그리고, 화소 전극(62b)은, 화소 스위칭 소자(31)로부터 영상 신호로서 공급되는 전위에 의해, 공통 전극(62a) 사이에 두고, 횡전계를 발생시켜서, 액정층(203)에 전압을 인가한다.
도 6은, 본 발명에 관한 실시 형태 1에 있어서, 화소 전극(62b)을 도시하는 평면도이다.
본 실시 형태에서는, 액정 패널(200)이 FFS 방식이기 때문에, 화소 전 극(62b)은, 도 6에 도시하는 바와 같이, TFT 어레이 기판(201)에 있어서 대향 기판(202)에 대면하는 xy면에서, 빗살형상으로 형성되어 있다.
구체적으로는, 도 6에 도시하는 바와 같이, 화소 전극(62b)은, 기간부(基幹部)(62bk)와, 지부(枝部)(62be)를 갖는다.
기간부(62bk)는, 도 6에 도시하는 바와 같이, x방향으로 연재되어 있다. 그리고, 예를 들면, 기간부(62bk)의 중앙 부분에서, 콘택트(도시 생략)가 마련되고, 그 콘택트에 의해, 화소 스위칭 소자(31)의 드레인 전극에 전기적으로 접속되어 있다.
지부(62be)는, 도 6에 도시하는 바와 같이, y방향으로 연재되어 있다. 이 지부(62be)는, 도 6에 도시하는 바와 같이, x방향에 있어서, 복수가 간격을 두고 나열하도록 배치되어 있고, 그 복수의 각각은, 일단부가 기간부(62bk)에 접속되고, y방향에 있어서 서로 평행이 되도록 연재되어 있다.
(백라이트의 구성)
도 7은, 본 발명에 관한 실시 형태 1에 있어서, 백라이트(300)를 모식적으로 도시하는 단면도이다. 도 8은, 본 발명에 관한 실시 형태 1에 있어서, 백라이트(300)의 주요부를 모식적으로 도시하는 사시도이다.
도 7에 도시하는 바와 같이, 백라이트(300)는, 광원(301)과, 도광판(302)을 갖고 있고, 액정 패널(200)의 화소 영역(PA)의 전체면(全面)을 조명하도록, 조명광(R)을 출사한다.
광원(301)은, 도 7에 도시하는 바와 같이, 광을 조사하는 조사면(ES)을 포함 하고, 이 조사면(ES)이, 도광판(302)에 있어서 광이 입사되는 입사면(IS)에 대면하도록 배치되어 있다. 여기서는, 도광판(302)의 측면에 마련되어 있는 입사면(IS)에, 광원(301)의 조사면(ES)이 대면하고 있다. 그리고, 광원(301)은, 제어 신호가 제어부(401)로부터 공급되고, 그 제어 신호에 의거하여, 발광 동작을 실시하도록 구성되어 있다.
본 실시 형태에서는, 광원(301)은, 도 8에 도시하는 바와 같이, 가시 광원(301a)과, 적외광원(301b)을 갖는다.
가시 광원(301a)은, 예를 들면, 백색 LED이고, 백색의 가시광선을 조사하도록 구성되어 있다. 이 가시 광원(301a)은, 도 8에 도시하는 바와 같이, 도광판(302)의 입사면(IS)에 조사면(ES)이 대면하도록 배치되어 있고, 그 도광판(302)의 입사면(IS)에 조사면(ES)으로부터 가시광선을 조사한다. 여기서는, 가시 광원(301a)은, 복수이고, 그 복수가, 도광판(302)의 입사면(IS)에 따르도록 나열되어 배치되어 있다.
적외광원(301b)은, 예를 들면, 적외선 LED이고, 적외광선을 조사하도록 구성되어 있다. 이 적외광원(301b)은, 도 8에 도시하는 바와 같이, 도광판(302)의 입사면(IS)에 조사면(ES)이 대면하도록 배치되어 있고, 그 도광판(302)의 입사면(IS)에 조사면(ES)으로부터 적외광선을 조사한다. 예를 들면, 중심 파장이 850㎚인 적외광선을 조사한다. 여기서는, 가시 광원(301a)은, 예를 들면, 단수이고, 가시 광원(301a)이 마련된 도광판(302)의 입사면(IS)에 있어서, 그 가시 광원(301a)과 나열하도록 배치되어 있다. 본 실시 형태에서는, 도 8에 도시하는 바와 같이, 적외광 원(301b)은, 가시 광원(301a)이 마련된 도광판(302)의 입사면(IS)에 있어서, 개략 중앙 부분이 되도록 배치되어 있다.
도광판(302)은, 도 7에 도시하는 바와 같이, 입사면(IS)에 광원(301)의 조사면(ES)이 대면하도록 마련되어 있고, 그 조사면(ES)으로부터 조사된 광이 입사된다. 그리고, 도광판(302)은, 그 입사면(IS)에 입사된 광을 도광한다. 그리고, 그 도광한 광을, 입사면(IS)에 대해 직교하도록 마련된 출사면(PS1)으로부터 조명광(R)으로서 출사한다. 도광판(302)은, 액정 패널(200)의 배면에 대면하도록 배치되고, 그 액정 패널(200)의 배면을 향하여, 출사면(PS1)으로부터 조명광(R)을 출사한다. 이 도광판(302)은, 예를 들면, 아크릴 수지 등, 광투과성이 높은 투명한 재료를 이용하여, 사출 성형에 의해 형성된다.
본 실시 형태에서는, 도광판(302)은, 가시 광원(301a)으로부터 출사된 가시광선과, 적외광원(301b)으로부터 출사된 적외광선과의 양자가, 입사면(IS)에 입사되고, 그 입사면(IS)으로부터 입사된 가시광선과 적외광선을 도광한다. 그리고, 그 도광한 가시광선과 적외광선이, 출사면(PS1)으로부터 조명광(R)으로서 출사된다. 그리고, 상기한 바와 같이, 투과형의 액정 패널(200)의 화소 영역(PA)에서 화상이 표시된다.
도광판(302)은, 도 7에 도시하는 바와 같이, 광학 필름(303)과 반사 필름(304)이 마련되어 있다.
광학 필름(303)은, 도 7에 도시하는 바와 같이, 도광판(302)에 있어서 출사면(PS1)에 대면하도록 마련되어 있다. 광학 필름(303)은, 도광판(302)의 출사 면(PS1)으로부터 출사된 조명광(R)을 받아, 그 광학 특성을 변조하도록 구성되어 있다.
본 실시 형태에서는, 광학 필름(303)은, 확산 시트(303a)와 프리즘 시트(303b)를 갖고 있고, 확산 시트(303a)와 프리즘 시트(303b)가 도광판(302)의 측부터 순차로 배치되어 있다. 그리고, 확산 시트(303a)는, 도광판(302)의 출사면(PS)으로부터 출사되는 광을 확산하고, 프리즘 시트(303b)는, 그 확산된 광을 도광판(302)의 출사면(PS)의 법선 방향, 즉 z방향에 따르도록 집광한다. 이와 같이 함으로써, 광학 필름(303)은, 도광판(302)으로부터 출사된 광을, 평면광의 조명광(R)으로서 액정 패널(200)의 이면에 출사한다.
반사 필름(304)은, 도 7에 도시하는 바와 같이, 도광판(302)에 있어서 출사면(PS)에 대해 반대측에 위치하는 면에 대면하도록 마련되어 있다. 반사 필름(304)은, 도광판(302)에 있어서 출사면(PS1)에 대해 반대측에 위치하는 면(PS2)으로부터 출사되는 광을 받아서, 도광판(302)의 출사면(PS1)의 측으로, 그 광을 반사한다.
(동작)
상기한 액정 표시 장치(100)에 있어서, 피검지체(F)로서 인체의 손가락이 액정 패널(200)의 화소 영역(PA)에 접촉 또는 이동된 때에, 그 피검지체(F)로부터 얻어지는 수광 데이터에 의거하여, 피검지체(F)의 위치를 검출할 때의 동작에 관해 설명한다.
도 9와 도 10은, 본 발명에 관한 실시 형태 1에 있어서, 피검지체(F)로서 인체의 손가락이 액정 패널(200)의 화소 영역(PA)에 접촉 또는 이동된 때에, 그 피검 지체(F)로부터 얻어지는 수광 데이터에 의거하여, 피검지체(F)의 위치를 검출할 때의 양상을 모식적으로 도시하는 도면이다. 여기서, 도 9는, 액정층(203)에의 전압의 인가가 오프 상태인 경우를 나타내고 있고, 한편으로, 도 10은, 액정층(203)에의 전압의 인가가 온 상태인 경우를 나타내고 있다. 도 9와 도 10에서는, 주요부를 기재하고, 그 밖의 부분에 관해서는, 기재를 생략하고 있다. 또한, 도 9와 도 10에서, (a)는, 단면도이고, (b)는 평면도이다.
액정층(203)에의 전압의 인가가 오프 상태인 경우에 관해 설명한다.
이 경우에는, 도 9(a), (b)에 도시하는 바와 같이, 액정 패널(200)의 표시 영역(TA)에서는, 액정층(203)은, 수평 배향된 액정 분자의 장척방향이, 예를 들면, y방향에 따르고 있다. 본 실시 형태에서는, 표시 방식이 노멀리·블랙 방식이 되도록, 각 부분이 구성되어 있다. 이 때문에, 액정 패널(200)의 표시 영역(TA)에서는, 백라이트(300)로부터 조명된 조명광(R)에 있어서, 가시광선(VR)은, 제 2의 편광판(207)을 투과하지 않고 흡수되어, 흑표시가 실시된다.
한편, 백라이트(300)로부터 조명된 조명광(R)에 있어서, 적외광선(IR)은, 제 2의 편광판(207)을 투과한다.
이에 대해, 액정 패널(200)의 센서 영역(SA)에서는, 도 9(a), (b)에 도시하는 바와 같이, 액정층(203)은, 표시 영역(TA)의 경우와 마찬가지로, 수평 배향된 액정 분자의 장척방향이, 예를 들면, y방향에 따르고 있다. 이 때문에, 백라이트(300)로부터 조명된 조명광(R)에서도, 가시광선(VR)은, 액정 패널(200)을 투과하지 않는다.
한편, 백라이트(300)로부터 조명된 조명광(R)에 있어서, 적외광선(IR)은, 센서 영역(SA)에서 제 2의 편광판(207)을 투과한다. 이 때문에, 인체의 손가락 등의 피검지체(F)가 화소 영역(PA)에 접촉 또는 이동된 경우에는, 도 9(a)에 도시하는 바와 같이, 그 투과한 적외광선(IR)이, 피검지체(F)에 의해 반사된다. 조명광(R)의 광로에 있는 평탄화막(60a) 등의 각 부재는, 적외광선(IR)에 대한 흡수 계수가 작고, 거의 제로이기 때문에, 반사광(H)은, 적외광선(IR)을 많이 포함하고 있다. 이 때문에, 그 적외광선(IR)을 많이 포함하는 반사광(H)을, 액정 패널(200)에 마련된 수광 소자(32)가 수광한다.
여기서는, 수광면(JSa)을 향하는 반사광(H)을 수광 소자(32)가 수광면(JSa)에서 수광하고, 광전 변환한다. 그리고, 그 광전 변환에 의해 생긴 전하에 의한 수광 데이터가, 주변 회로에 의해 판독된다.
그리고, 상술한 바와 같이, 그 판독 수광 데이터를 이용하여, 위치 검출부(402)가, 액정 패널(200)의 정면측에서 화소 영역(PA)에 위치하는 피검지체(F)의 상을 이미징하고, 그 이미징한 화상으로부터, 피검지체(F)의 위치를 검출한다.
액정층(203)에의 전압의 인가가 온 상태인 경우에 관해 설명한다.
이 경우에는, 도 10(a), (b)에 도시하는 바와 같이, 액정 패널(200)의 표시 영역(TA)에서는, 액정층(203)은, 수평 배향된 액정 분자의 장척방향이, y방향과는 다른 방향으로 기울어진다. 이 때문에, 액정 패널(200)의 표시 영역(TA)에서는, 백라이트(300)로부터 조명된 조명광(R)에 있어서, 가시광선(VR)은, 제 2의 편광판(207)을 투과하고, 백표시가 실시된다. 또한, 백라이트(300)로부터 조명된 조명 광(R)에 있어서, 적외광선(IR)에 대해서도, 제 2의 편광판(207)을 투과한다.
이에 대해, 액정 패널(200)의 센서 영역(SA)에서는, 화소 전극(62b) 및 공통 전극(62a)이 형성되어 있지 않고, 액정층(203)에 전압이 인가되지 않기 때문에, 액정층(203)에의 전압의 인가가 오프 상태인 경우와 마찬가지로, 액정층(203)은, 수평 배향된 액정 분자의 장척방향이, 예를 들면, y방향에 따르고 있다. 이 때문에, 백라이트(300)로부터 조명된 조명광(R)에 있어서, 가시광선(VR)은, 액정 패널(200)을 투과하지 않는다.
한편, 백라이트(300)로부터 조명된 조명광(R)에 있어서, 적외광선(IR)은, 상기한 바와 마찬가지로, 도 10에 도시하는 바와 같이, 센서 영역(SA)에서 제 2의 편광판(207)을 투과한다. 이 때문에, 인체의 손가락 등의 피검지체(F)가 화소 영역(PA)에 접촉 또는 이동된 경우에는, 도 10A에 도시하는 바와 같이, 그 투과한 적외광선(IR)이, 피검지체(F)에 의해 반사되고, 그 반사광(H)을, 액정 패널(200)에 마련된 수광 소자(32)가 수광한다. 그리고, 수광면(JSa)을 향하는 반사광(H)을 수광 소자(32)가 수광면(JSa)에서 수광하고, 광전 변환함에 의해 생기는 수광 데이터가, 주변 회로에 의해 판독된다.
그리고, 상술한 바와 같이, 그 수광 소자(32)로부터 판독한 수광 데이터를 이용하여, 위치 검출부(402)가, 액정 패널(200)의 정면측에서 화소 영역(PA)에 위치하는 피검지체(F)의 상을 이미징하여, 그 이미징한 화상으로부터, 피검지체(F)의 위치를 검출한다.
(제조 방법)
상기한 액정 패널(200)에 관해 제조하는 제조 방법을 설명한다.
도 11a 내지 11f는, 본 발명에 관한 실시 형태 1에 있어서, 액정 패널(200)에 관해 제조할 때의 제조 공정의 주요부를 도시하는 단면도이다. 도 11과 도 12와 도 13에서는, 본 실시 형태의 액정 패널(200)을 제조할 때에 있어서, TFT 어레이 기판(201)을 제조하는 제조 공정에 관해, (a), (b), (c), (d), (e), (f)의 순서로 나타내고 있다.
우선, 도 11a에 도시하는 바와 같이, 유리 기판(201g)의 표면에 화소 스위칭 소자(31)와 수광 소자(32)와 주변 회로 소자(SK)의 각 반도체 소자를 형성한다.
여기서는, 상술한 바와 같이, 예를 들면, 폴리실리콘을 반도체 박막으로 한 보텀 게이트 구조의 TFT를, 화소 스위칭 소자(31) 및 주변 회로 소자(SK)로서 형성한다. 또한, 마찬가지로, 예를 들면, 폴리실리콘을 반도체 박막으로 한 PIN 구조의 포토 다이오드를, 수광 소자(32)로서 형성한다. 본 실시 형태에서는, 각 반도체 소자를 형성하는 영역을 피복하도록, 폴리실리콘막을 성막한 후에, 각 반도체 소자를 구성하는 반도체층의 패턴 형상에 대응하도록, 그 폴리실리콘막을 패턴 가공함에 의해, 각 반도체 소자에 대해 제조한다.
구체적으로는, 화소 영역(PA)의 표시 영역(TA)에 화소 스위칭 소자(31)를 형성한다. 또한, 화소 영역(PA)의 센서 영역(SA)에 수광 소자(32)를 형성한다. 또한, 주변 영역(CA)에 주변 회로를 구성하는 주변 회로 소자(SK)를 형성한다.
그리고, 도 11a에 도시하는 바와 같이, 유리 기판(201g)의 표면에 평탄화막(60a)을 형성한다.
여기서는, 화소 영역(PA) 및 주변 영역(CA)에 있어서, 화소 스위칭 소자(31)와 수광 소자(32)와 주변 회로 소자(SK)를 피복하도록, 평탄화막(60a)을 유리 기판(201g)의 면에 형성하고, 그 유리 기판(201g)의 면에 따르도록 표면을 평탄화하고 있다.
예를 들면, 아크릴계 수지를 1 내지 3㎛두께가 되도록 성막함에 의해, 이 평탄화막(60a)을 형성한다.
다음에, 도 11b에 도시하는 바와 같이, 제 1의 투명 도전막(62at)을 형성한다.
여기서는, ITO 등의 투명한 도전 재료를 이용하여, 평탄화막(60a)을 피복하도록, 이 제 1의 투명 도전막(62at)을 형성한다.
구체적으로는, 화소 스위칭 소자(31)가 형성된 표시 영역(TA)과, 수광 소자(32)가 형성된 센서 영역(SA)과, 주변 회로 소자(SK)가 형성된 주변 영역(CA)을 피복하도록, 유리 기판(201g)의 면에 형성된 평탄화막(60a)의 표면에, 제 2의 투명 도전막(62bt)을 형성한다.
다음에, 도 11c에 도시하는 바와 같이, 공통 전극(62a)을 형성한다.
여기서는, 제 1의 투명 도전막(62at)을 패턴 가공함으로써, 공통 전극(62a)을 형성한다.
구체적으로는, 화소 스위칭 소자(31)가 형성된 표시 영역(TA)에서는, 제 1의 투명 도전막(62at)을 남겨 두고, 수광 소자(32)가 형성된 센서 영역(SA)과, 주변 회로 소자(SK)가 형성된 주변 영역(CA)에서는, 제 1의 투명 도전막(62at)을 제거하 도록, 제 1의 투명 도전막(62at)을 리소그래피 기술에 의해 패턴 가공하고, 유리 기판(201g)의 면에 공통 전극(62a)을 형성한다. 예를 들면, 제 1의 투명 도전막(62at)을 웨트 에칭 처리하고, 패턴 가공함에 의해, 공통 전극(62a)을 형성한다.
다음에, 도 11d에 도시하는 바와 같이, 절연막(60b)을 형성한다.
여기서는, 예를 들면, 실리콘 질화막을, 절연막(60b)으로서, 제 1의 투명 도전막(62at)을 피복하도록 형성한다.
구체적으로는, 화소 스위칭 소자(31)가 형성된 표시 영역(TA)과, 수광 소자(32)가 형성된 센서 영역(SA)과, 주변 회로 소자(SK)가 형성된 주변 영역(CA)을 피복하도록, 유리 기판(201g)의 면에 절연막(60b)을 형성한다.
다음에, 도 11e에 도시하는 바와 같이, 제 2의 투명 도전막(62bt)을 형성한다.
여기서는, ITO 등의 투명한 도전 재료를 이용하여, 절연막(60b)을 피복하도록, 제 2의 투명 도전막(62bt)을 형성한다.
구체적으로는, 화소 스위칭 소자(31)가 형성된 표시 영역(TA)과, 수광 소자(32)가 형성된 센서 영역(SA)과, 주변 회로 소자(SK)가 형성된 주변 영역(CA)을 피복하도록, 유리 기판(201g)의 면에 제 2의 투명 도전막(62bt)을 형성한다.
다음에, 도 11f에 도시하는 바와 같이, 화소 전극(62b)을 형성한다.
여기서는, 제 2의 투명 도전막(62bt)을 리소그래피 기술에 의해 패턴 가공함으로써, 화소 전극(62b)을 형성한다.
구체적으로는, 유리 기판(201g)의 면에서, 화소 스위칭 소자(31)가 형성된 표시 영역(TA)에 대응하도록, 화소 전극(62b)을 형성한다. 본 실시 형태에서는, 상술한 바와 같이, 평면 구조가 빗살형상이 되도록, 제 2의 투명 도전막(62bt)을 웨트 에칭 처리로 패턴 가공함에 의해, 화소 전극(62b)을 형성한다.
그리고, 상기한 바와 같이 각 부분이 형성된 TFT 어레이 기판을, 별도 형성한 대향 기판(202)에 접합한다. 여기서는, 접합하는데 있어서, TFT 어레이 기판과 대향 기판에 있어서 대면시키는 면의 각각에, 예를 들면, 폴리이미드로 배향막을 형성한 후에, 그 배향막을 러빙 처리한다. 그리고, TFT 어레이 기판과 대향 기판을, 간격을 두고 대면하도록 접합한다.
그 후, 그 TFT 어레이 기판(201)과 대향 기판(202) 사이의 간격에 액정을 주입하고, 액정층을 배향시켜서 액정 패널(200)을 형성한다. 그리고, 제 1 및 제 2의 편광판(206 및 207), 백라이트(300) 등의 주변 기기를 실장하여 액정 표시 장치(100)를 완성한다.
이상과 같이, 본 실시 형태에서는, 화소 영역(PA)에서 수광 소자(32)가 마련된 센서 영역(SA)에서, 평탄화막(60a)의 표면에 절연막(60b)을 형성하는데, 그 센서 영역(SA)에서 평탄화막(60a)의 표면에 형성된 절연막(60b)을 제거하는 드라이 에칭 처리에 대해서는, 실시를 하지 않는다.
이 때문에, 드라이 에칭 처리의 실시에 의해 절연막(60b)을 제거한 경우에는, 전술한 바와 같이, 그 드라이 에칭 처리에서의 플라즈마에 의해, 수광 소자(32)에 데미지가 주어지고, 수광 소자(32)의 광감도가 열화되고, 암전류의 발생이 증가하는 이상이 발생하는 경우가 있지만, 본 실시 형태에서는, 이 드라이 에칭 처리에 관해 실시를 하지 않기 때문에, 이 이상의 발생을 방지할 수 있다.
도 12는, 본 발명에 관한 실시 형태에 있어서 수광 소자의 광전류-바이어스 전압 특성을 도시하는 도면이다. 한편으로, 도 13는, 본 발명에 관한 실시 형태와 달리, 도 27a 내지 27d에서 도시한 바와 같이, 평탄화막(60a)의 표면에 형성된 절연막(60b)을 드라이 에칭 처리로 제거한 경우에 있어서의 수광 소자의 광전류-바이어스 전압 특성을 도시하는 도면이다. 도 12와 도 13에서, 횡축은, 바이어스 전압(Vnp)(V)을 나타내고, 종축은, 전류(Inp)(A)이고, 광전류와 암전류의 각각을 나타내고 있다. 여기서는, 일정한 광량의 조사하에서, 수광 소자(32)의 n층(47n)과 게이트 전극(43)에의 전위를 동전위로 하고 n층(47n)과 p층(47p) 사이에 인가하는 역방향 바이어스 전압을 변화시켜서, 본 특성을 측정하였다.
도 12와 도 13에 도시하는 바와 같이, 절연막(60b)을 드라이 에칭 처리로 제거하지 않는 경우와, 절연막(60b)을 드라이 에칭 처리로 제거한 경우를 비교하면, 저(低)바이어스 전압에서 얻어지는 광전류가 다르다. 여기서는, 본 실시 형태와 같이, 절연막(60b)을 드라이 에칭 처리로 제거하지 않는 경우는, 절연막(60b)을 드라이 에칭 처리로 제거한 경우와 비교하여, 저바이어스 전압에서도, 높은 값의 광전류를 얻을 수 있다. 본 실시 형태와 같이 절연막(60b)을 드라이 에칭 처리로 제거하지 않는 경우에는, 드라이 에칭 처리에 있어서의 플라즈마에 의해 수광 소자(32)에 데미지가 주어지지 않기 때문에, PIN 접합부에서 결함 준위가 발생하지 않는다. 따라서, 본 실시 형태에서는, 광조사시에 결함 준위에서 전자-정공 쌍이 트랩되는 일이 없기 때문에, 상기한 바와 같이 알맞은 결과를 얻을 수 있다.
또한, 도 12와 도 13에 도시하는 바와 같이, 본 실시 형태와 같이, 절연막(60b)을 드라이 에칭 처리로 제거하지 않는 경우는, 절연막(60b)을 드라이 에칭 처리로 제거한 경우와 비교하여, 암전류의 발생이 적다. 상기한 바와 같이, 절연막(60b)을 드라이 에칭 처리로 제거하지 않는 경우에는, 드라이 에칭 처리에서의 플라즈마에 의해 수광 소자(32)에 데미지가 주어지지 않기 때문에, PIN 접합부에서 결함 준위가 발생하지 않는다. 따라서, 본 실시 형태에서는, 역바이어스시에, 그 결함 준위를 통하여 리크 전류가 증대하는 일이 없기 때문에, 상기한 바와 같은 알맞은 결과를 얻을 수 있다.
따라서 본 실시 형태는, 수광 소자(32)의 광감도가 향상하고, 암전류의 발생을 억제할 수 있다.
또한, 본 실시 형태에서는, 유기 재료의 평탄화막(60a)상에 무기 재료의 절연막(60b)을 적층하고 있기 때문에, 외부 환경으로부터 수분의 침수를 저지하는 능력이 높기 때문에, 내습성을 향상할 수 있다. 수광 소자(32)에 수분이 침입하면 암전류가 증가한 경우가 있지만, 본 실시 형태에서는, 상기한 바와 같이, 내습성을 향상시키는 효과가 있기 때문에, 양호한 수광 소자 특성을 실현할 수 있다.
또한, 본 실시 형태에서는, 주변 회로를 형성하는 주변 영역(CA)에 있어서, 평탄화막(60a)상에, 공통 전극 등의 투명 도전막을 형성하고 있지 않다. 주변 회로상에 투명 도전막이 존재하고 있으면, 회로의 기생 용량이 증대하여 부하가 무겁게 되고, 소비 전력이 증대한다. 그러나, 상기한 바와 같이, 주변 영역(CA)에서는, 평탄화막(60a)상에 투명 도전막을 형성하고 있지 않기 때문에, 이 이상의 발생을 방 지할 수 있다.
또한, 본 실시 형태에서는, 백라이트(300)가 가시광선(VR) 외에, 적외광선(IR)을 포함하도록, 조명광(R)을 출사한다. 이 때문에, 어두운 환경하에서, 또는, 휘도가 낮은 화상을 표시할 때에도, 그 적외광선(IR)을, 손가락 또는 스타일러스의 선단에서 반사시킨 광을 검지함에 의해, 그 손가락 또는 스타일러스의 위치 정보를, 높은 S/N비로 검출할 수 있다. 따라서, 야경(夜景)과 같은 휘도가 낮은 화면이 백그라운드라 하여도 오(誤)검지의 확률이 낮고, 그래피컬 유저 인터페이스의 디자인 자유도가 늘어남과 함께, 신뢰성이 높은 터치 패널 내장 표시 장치를 실현하는 것이 가능하다.
<실시 형태 2>
이하, 본 발명에 관한 실시 형태 2에 관해 설명한다.
도 14는, 본 발명에 관한 실시 형태 2에 있어서, 화소 영역(PA)에서 수광 소자(32)가 마련된 센서 영역(SA)을 도시하는 단면도이다.
본 실시 형태는, 도 14에 도시하는 바와 같이, 센서 영역(SA)에 공통 전극(62a)이 형성되어 있다. 이 점을 제외하고, 본 실시 형태는, 실시 형태 1과 마찬가지이다. 이 때문에, 중복되는 개소에 관해서는, 설명을 생략한다.
본 실시 형태에서는, 공통 전극(62a)은, 화소 영역(PA)의 표시 영역(TA) 외에, 도 14에 도시하는 바와 같이, 센서 영역(SA)에서도 형성되어 있다. 여기서는, 센서 영역(SA)에서도, 표시 영역(TA)과 마찬가지로, 공통 전극(62a)은, 절연막(60c)과 평탄화막 사이에 개재하도록 형성되어 있다.
이상과 같이, 본 실시 형태는, 실시 형태 1과 달리, 센서 영역(SA)에 공통 전극(62a)이 형성되어 있다. 그러나, 본 실시 형태는, 실시 형태 1과 마찬가지로, 화소 영역(PA)에 수광 소자(32)가 마련된 센서 영역(SA)에서, 평탄화막(60a)의 표면에 절연막(60b)을 형성하는데, 그 센서 영역(SA)에서 평탄화막(60a)의 표면에 형성된 절연막(60b)을 제거하는 드라이 에칭 처리에 대해서는, 실시를 하지 않고, 평탄화막(60a)의 표면에 절연막(60b)을 남겨 두고 있다.
따라서 본 실시 형태는, 실시 형태 1과 마찬가지로, 수광 소자(32)의 광감도가 향상하고, 암전류의 발생을 억제할 수 있다.
특히, 드라이 에칭 처리에서 공통 전극(62a)에 패턴 가공한 때에서는, 상기한 바와 마찬가지의 이상이 발생하는 경우가 있지만, 본 실시 형태에서는, 센서 영역(SA)에 공통 전극(62a)을 남겨 두기 때문에, 그 드라이 에칭 처리에 의한 데미지가 수광 소자(32)에 주어지지 않기 때문에, 알맞다.
또한, 본 실시 형태에서는, 센서 영역(SA)상에 공통 전극(62a)을 남겨 두고 있고, 이 공통 전극(62a)이 전계 실드로서 작용하기 때문에, 센서 상부 영역에 존재하는 배선 등으로부터 인가될 수 있는, 의도하지 않은 전계를 차폐 가능하기 때문에, 센서 성능에의 악영향을 방지할 수 있다. 또한, 공통 전극(62a)을 센서마다 분리하면, 의도적으로 전계를 인가시켜서 광전 변환층인 i층(47i)의 공핍층을 변조하고, 수광 소자(32)의 광감도를 증대시키는 것도 가능해진다.
<실시 형태 3>
이하, 본 발명에 관한 실시 형태 3에 관해 설명한다.
도 15은, 본 발명에 관한 실시 형태 3에 있어서, 화소 영역(PA)에 수광 소자(32)가 마련된 센서 영역(SA)을 도시하는 단면도이다.
본 실시 형태는, 도 15에 도시하는 바와 같이, 센서 영역(SA)에 투명 도전층(62T)이 마련되어 있다. 이 점을 제외하고, 본 실시 형태는, 실시 형태 2와 마찬가지이다. 이 때문에, 중복되는 개소에 관해서는, 설명을 생략한다.
본 실시 형태에서는, 투명 도전층(62T)은, 도 15에 도시하는 바와 같이, 화소 영역(PA)의 표 센서역영(RA)에 있어서, 공통 전극(62a)을 피복하도록 형성된 절연막(60b)의 위에 마련되어 있다. 투명 도전층(62T)은, 화소 전극(62b)과 마찬가지로, 예를 들면, ITO를 이용하여 형성되어 있다.
구체적으로는, 실시 형태 1에 있어서 도 11e에 도시하는 바와 같이 형성된 제 2의 투명 도전막(62bt)으로부터 화소 전극(62b)을 형성할 때에, 센서영역(RA)에 마련된 제 2의 투명 도전막(62bt)을 남겨 두도록, 제 2의 투명 도전막(62bt)에 관해 패턴 가공을 하고, 이 투명 도전층(62T)을 형성한다.
이상과 같이, 본 실시 형태는, 실시 형태 2와 달리, 센서 영역(SA)에 투명 도전층(62T)이 마련되어 있다. 그러나, 본 실시 형태는, 실시 형태 1 및 2와 마찬가지로, 화소 영역(PA)에 수광 소자(32)가 마련된 센서 영역(SA)에서, 평탄화막(60a)의 표면에 절연막(60b)을 형성하는데, 그 센서 영역(SA)에서 평탄화막(60a)의 표면에 형성된 절연막(60b)을 제거하는 드라이 에칭 처리에 대해서는, 실시를 하지 않고, 평탄화막(60a)의 표면에 절연막(60b)을 남겨 두고 있다.
따라서 본 실시 형태는, 실시 형태 1 및 2와 마찬가지로, 수광 소자(32)의 광감도가 향상하고, 암전류의 발생을 억제할 수 있다.
특히, 드라이 에칭 처리로 화소 전극(62b)에 패턴 가공할 때에 있어서는, 상기한 바와 마찬가지의 이상이 발생하는 경우가 있지만, 본 실시 형태에서는, 센서 영역(SA)에 투명 도전층(62T)을 남겨 두기 때문에, 그 드라이 에칭 처리에 의한 데미지가 수광 소자(32)에 주어지지 않기 때문에, 알맞다.
본 실시 형태에서는, 공통 전극(62a)상에, 또한 투명 도전층(62T)을 형성하고 있기 때문에, 공통 전극(62a)과 투명 도전층(62T) 사이에 정전 용량이 형성된다. 따라서, 실시 형태 2에서 기재한 효과에 더하여, 예를 들면, 센서의 축적 용량, 또는, 화소 전극의 부가 용량 등과 같은, 회로 소자의 일부로서 사용하는 것도 가능하다.
<실시 형태 4>
이하, 본 발명에 관한 실시 형태 4에 관해 설명한다.
도 16은, 본 발명에 관한 실시 형태 4에 있어서, 화소 영역(PA)에서 화소 스위칭 소자(31)가 마련된 표시 영역(TA)을 도시하는 단면도이다. 도 17는, 본 발명에 관한 실시 형태 4에 있어서, 화소 영역(PA)에서 수광 소자(32)가 마련된 센서 영역(SA)을 도시하는 단면도이다. 도 18은, 본 발명에 관한 실시 형태 4에 있어서, 수광 소자(32)를 도시하는 평면도이다. 도 19는, 본 발명에 관한 실시 형태 4에 있어서, 주변 회로 소자(SK)가 마련된 주변 영역(CA)을 도시하는 단면도이다.
본 실시 형태는, 도 16에 도시하는 바와 같이, 화소 스위칭 소자(31)의 구성이 실시 형태 1과 다르다. 또한, 본 실시 형태는, 도 17 및 도 18에 도시하는 바와 같이, 수광 소자(32)의 구성이 실시 형태 1과 다르다. 또한, 도 19에 도시하는 바와 같이, 주변 회로 소자(SK)의 구성이, 실시 형태 1과 다르다. 이 점을 제외하고, 본 실시 형태는, 실시 형태 1과 마찬가지이다. 이 때문에, 중복되는 개소에 관해서는, 설명을 생략한다.
화소 스위칭 소자(31)는, 실시 형태 1과 달리, 더블 게이트 TFT이고, 도 18에 도시하는 바와 같이, 제 1의 TFT(31a)와, 제 2의 TFT(31b)를 갖는다.
화소 스위칭 소자(31)를 구성하는 제 1의 TFT(31a)는, 도 16에 도시하는 바와 같이, 톱 게이트 구조이고, 차광층(SYa)과, 게이트 전극(45a)과, 게이트 절연막(46za)과, 반도체층(48a)을 포함한다.
제 1의 TFT(31a)에 있어서, 차광층(SYa)은, 예를 들면, 몰리브덴 등의 금속재료를 이용하여, 유리 기판(201g)상에 형성되어 있고, 액정 패널(200)의 이면측에서 입사하는 광을 차광한다. 여기서는, 도 16에 도시하는 바와 같이, 차광층(SYa)은, 절연막(46)을 통하여, 반도체층(48a)의 채널 영역(48Ca)에 대면하도록 마련되어 있다.
또한, 제 1의 TFT(31a)에 있어서, 게이트 전극(45a)은, 예를 들면, 알루미늄 등의 금속재료를 이용하여 형성되어 있다. 여기서는, 도 16에 도시하는 바와 같이, 게이트 전극(45a)은, 유리 기판(201g)의 면에서, 게이트 절연막(46za)을 통하여, 반도체층(48a)의 채널 영역(48Ca)에 대면하도록 마련되어 있다.
또한, 제 1의 TFT(31a)에 있어서, 게이트 절연막(46za)은, 도 16에 도시하는 바와 같이, 예를 들면, 실리콘 산화막이고, 반도체층(48a)의 채널 영역(48Ca)과 게 이트 전극(45a) 사이에 개재하도록 형성되어 있다.
또한, 제 1의 TFT(31a)에 있어서, 반도체층(48a)은, 예를 들면, 폴리실리콘으로 형성되어 있다. 이 반도체층(48a)에서는, 도 16에 도시하는 바와 같이, 게이트 전극(45a)에 대응하도록 채널 영역(48Ca)이 형성되어 있다. 여기서는, 실리콘 질화막(46ga)과 실리콘 산화막(46gb)이 적층되어 형성된 절연막(46)을 통하여, 채널 영역(48Ca)이 차광층(SYa)에 대면하도록, 형성되어 있다. 또한, 반도체층(48a)은, 채널 영역(48Ca)을 끼우도록 한 쌍의 소스·드레인 영역(48Aa, 48Ba)이 형성되어 있다. 이 한 쌍의 소스·드레인 영역(48Aa, 48Ba)은, 채널 영역(48Ca)을 끼우도록 한 쌍의 저농도 불순물 영역(48ALa, 48BLa)이 형성되고, 또한, 그 저농도 불순물 영역(48ALa, 48BLa)보다도 불순물의 농도가 높은 한 쌍의 고농도 불순물 영역(48AHa, 48BHa)이, 그 한 쌍의 저농도 불순물 영역(48ALa, 48BLa)을 끼우도록 형성되어 있다.
그리고, 화소 스위칭 소자(31)를 구성하는 제 2의 TFT(31b)는, 도 16에 도시하는 바와 같이, 제 1의 TFT(31a)와 마찬가지로, 톱 게이트 구조이고, 차광층(SYb)과, 게이트 전극(45b)과, 게이트 절연막(46zb)과, 반도체층(48b)을 포함한다.
제 2의 TFT(31b)에 있어서, 차광층(SYb)은, 제 1의 TFT(31a)의 차광층(SYa pf)과 마찬가지로, 예를 들면, 몰리브덴 등의 금속재료를 이용하여, 유리 기판(201g)상에 형성되어 있고, 액정 패널(200)의 이면측에서 입사하는 광을 차광한다. 여기서는, 도 16에 도시하는 바와 같이, 차광층(SYb)은, 절연막(46)을 통하여, 반도체층(48b)의 채널 영역(48Cb)에 대면하도록 마련되어 있다.
또한, 제 2의 TFT(31b)에 있어서, 게이트 전극(45b)은, 제 1의 TFT(31a)의 게이트 전극(45a)과 마찬가지로, 예를 들면, 알루미늄 등의 금속재료를 이용하여 형성되어 있다. 여기서는, 도 16에 도시하는 바와 같이, 게이트 전극(45b)은, 유리 기판(201g)의 면에서, 게이트 절연막(46zb)을 통하여, 반도체층(48b)의 채널 영역(48Cb)에 대면하도록 마련되어 있다.
또한, 제 2의 TFT(31b)에 있어서, 게이트 절연막(46zb)은, 제 1의 TFT(31a)의 게이트 절연막(46za)과 마찬가지로, 도 16에 도시하는 바와 같이, 예를 들면, 실리콘 산화막이고, 반도체층(48b)의 채널 영역(48Cb)과 게이트 전극(45b) 사이에 개재하도록 형성되어 있다.
또한, 제 2의 TFT(31b)에 있어서, 반도체층(48b)은, 제 1의 TFT(31a)의 반도체층(48a)과 마찬가지로, 예를 들면, 폴리실리콘으로 형성되어 있다. 이 반도체층(48b)에서는, 도 16에 도시하는 바와 같이, 게이트 전극(45b)에 대응하도록 채널 영역(48Cb)이 형성되어 있다. 여기서는, 실리콘 질화막(46ga)과 실리콘 산화막(46gb)이 적층되어 형성된 절연막(46)을 통하여, 채널 영역(48Cb)이 차광층(SYb)에 대면하도록, 형성되어 있다. 또한, 반도체층(48b)은, 그 채널 영역(48Cb)을 끼우도록 한 쌍의 소스·드레인 영역(48Ab, 48Bb)이 형성되어 있다. 이 한 쌍의 소스·드레인 영역(48Ab, 48Bb)은, 채널 영역(48Cb)을 끼우도록 한 쌍의 저농도 불순물 영역(48ALb, 48BLb)이 형성되고, 또한, 그 저농도 불순물 영역(48ALb, 48BLb)보다도 불순물의 농도가 높은 한 쌍의 고농도 불순물 영역(48AHb, 48BHb)이, 그 한 쌍의 저농도 불순물 영역(48ALb, 48BLb)을 끼우도록 형성되어 있다.
이 화소 스위칭 소자(31)에서는, 도 16에 도시하는 바와 같이, 제 1의 TFT(31a)의 반도체층(48a)과, 제 2의 TFT(31b)의 반도체층(48b)이, 일체로 형성되어 있고, 제 1의 TFT(31a)의 소스·드레인 영역(48Ba)과, 제 2의 TFT(31b)의 소스·드레인 영역(48Ab)이 인접하고 있고, 서로 전기적으로 접속된 상태가 되어 있다.
그리고, 이 화소 스위칭 소자(31)에서는, 소스 전극(53)은, 제 1의 TFT(31a)에 있어서, 제 2의 TFT(31b)에 접속된 소스·드레인 영역(48Ba)과는 다른 소스·드레인 영역(48Aa)에 전기적으로 접속하도록 마련되어 있다. 또한, 드레인 전극(54)은, 제 2의 TFT(31b)에 있어서, 제 1의 TFT(31a)에 접속된 소스·드레인 영역(48Ab)과는 다른 소스·드레인 영역(48Bb)에 전기적으로 접속하도록 마련되어 있다. 여기서는, 소스 전극(53)과 드레인 전극(54)과의 각각은, 실시 형태 1과 마찬가지로 하여, 알루미늄 등의 도전 재료를 이용하여 형성되어 있다.
수광 소자(32)는, 도 17과 도 18에 도시하는 바와 같이, 차광층(SY)과, 게이트 전극(43)과, 게이트 절연막(46ox)과, 반도체층(47)을 포함하고, 실시 형태 1과 달리, 톱 게이트 구조이다.
이 수광 소자(32)에 있어서, 차광층(SY)은, 예를 들면, 몰리브덴 등의 금속재료를 이용하여, 유리 기판(201g)상에 형성되어 있고, 액정 패널(200)의 이면측에서 입사한 광을 차광한다. 여기서는, 도 17에 도시하는 바와 같이, 차광층(SY)은, 절연막(46)을 통하여, 반도체층(47)의 i층(47i)에 대면하도록 마련되어 있다.
수광 소자(32)에 있어서, 게이트 전극(43)은, 예를 들면, 알루미늄 등의 금속재료를 이용하여 형성되어 있다. 여기서는, 도 17에 도시하는 바와 같이, 게이트 전극(43)은, 반도체층(47)에 있어서 차광층(SY)이 형성되어 있는 면과는 반대측에서, 게이트 절연막(46ox)을 통하여, 반도체층(47)의 i층(47i)에 대면하도록 마련되어 있다. 본 실시 형태에서는, 게이트 전극(43)은, 정면측에서 입사한 광이 차광되지 않고 반도체층(47)의 i층(47i)의 면에 입사하도록, 반도체층(47)의 i층(47i)에 대면하는 면이, 그 반도체층(47)의 i층(47i)의 면보다도 작아지도록 형성되어 있다. 즉, 게이트 전극(43)은, 반도체층(47)의 i층(47i)의 면의 전체를 피복하지 않고, 일부만을 피복하도록 형성되어 있다.
또한, 수광 소자(32)에 있어서, 게이트 절연막(46ox)은, 예를 들면, 실리콘 산화막이고, 반도체층(47)의 i층(47i)과 게이트 전극(43) 사이에 개재하도록 형성되어 있다.
또한, 수광 소자(32)에 있어서, 반도체층(47)은, 실시 형태 1과 마찬가지로, 예를 들면, 폴리실리콘으로 형성되어 있고, 도 17에 도시하는 바와 같이, p층(47p)과 n층(47n)과 i층(47i)을 포함한다. 여기서는, 실리콘 질화막(46ga)과 실리콘 산화막(46gb)이 적층되어 형성된 절연막(46)을 통하여, i층(47i)이 차광층(SY)에 대면하도록, 반도체층(47)이, 형성되어 있다.
그리고, 수광 소자(32)에 있어서, 애노드 전극(51)과 캐소드 전극(52)의 각각은, 실시 형태 1과 마찬가지로, 알루미늄을 이용하여 형성되어 있다. 여기서는, 도 17에 도시하는 바와 같이, 층간 절연막(49)이 반도체층(47)을 피복하도록 마련되어 있고, 애노드 전극(51)은, 그 층간 절연막(49)을 관통하는 콘택트 홀에 도전 재료가 매입되고, 패턴 가공됨으로써, p층(47p)에 전기적으로 접속하도록 마련되어 있다. 그리고, 마찬가지로, 캐소드 전극(52)은, 층간 절연막(49)을 관통하는 콘택트 홀에 도전 재료가 매입되고, 패턴 가공됨으로써, n층(47n)에 전기적으로 접속하도록 마련되어 있다.
주변 회로 소자(SK)는, 도 17에 도시하는 바와 같이, 예를 들면, 제 3의 TFT(31c)와, 제 4의 TFT(31d)를 갖는다.
주변 회로 소자(SK)를 구성하는 제 3의 TFT(31c)는, 도 21에 도시하는 바와 같이, 톱 게이트 구조이고, 차광층(SYc)과, 게이트 전극(45c)과, 게이트 절연막(46zc)과, 반도체층(48c)을 포함하고, N채널형의 TFT로서 형성되어 있다.
제 3의 TFT(31c)에 있어서, 차광층(SYc)은, 예를 들면, 몰리브덴 등의 금속재료를 이용하여, 유리 기판(201g)의 위에 형성되어 있고, 액정 패널(200)의 이면측에서 입사한 광을 차광한다. 여기서는, 도 19에 도시하는 바와 같이, 차광층(SYc)은, 절연막(46)을 통하여, 반도체층(48c)의 채널 영역(48Cc)에 대면하도록 마련되어 있다.
또한, 제 3의 TFT(31c)에 있어서, 게이트 전극(45c)은, 예를 들면, 알루미늄 등의 금속재료를 이용하여 형성되어 있다. 여기서는, 도 19에 도시하는 바와 같이, 게이트 전극(45c)은, 유리 기판(201g)의 면에서, 게이트 절연막(46zc)을 통하여, 반도체층(48c)의 채널 영역(48Cc)에 대면하도록 마련되어 있다.
또한, 제 3의 TFT(31c)에 있어서, 게이트 절연막(46zc)은, 도 19에 도시하는 바와 같이, 예를 들면, 실리콘 산화막이고, 반도체층(48c)의 채널 영역(48Cc)과 게이트 전극(45c) 사이에 개재하도록 형성되어 있다.
또한, 제 3의 TFT(31c)에 있어서, 반도체층(48c)은, 예를 들면, 폴리실리콘으로 형성되어 있다. 이 반도체층(48c)에서는, 도 19에 도시하는 바와 같이, 게이트 전극(45c)에 대응하도록 채널 영역(48Cc)이 형성되어 있다. 여기서는, 실리콘 질화막(46ga)과 실리콘 산화막(46gb)이 적층되어 형성된 절연막(46)을 통하여, 채널 영역(48Cc)이 차광층(SYc)에 대면하도록, 형성되어 있다. 또한, 반도체층(48c)은, 채널 영역(48Cc)을 끼우도록 한 쌍의 소스·드레인 영역(48Ac, 48Bc)이 형성되어 있다. 이 한 쌍의 소스·드레인 영역(48Ac, 48Bc)은, 채널 영역(48Cc)을 끼우도록 한 쌍의 저농도 불순물 영역(48ALc, 48BLc)이 형성되고, 또한, 그 저농도 불순물 영역(48ALc, 48BLc)보다도 불순물의 농도가 높은 한 쌍의 고농도 불순물 영역(48AHc, 48BHc)이, 그 한 쌍의 저농도 불순물 영역(48ALc, 48BLc)을 끼우도록 형성되어 있다. 여기서는, 반도체층(48c)에 n형 불순물을 도프함으로써 한 쌍의 소스·드레인 영역(48Ac, 48Bc)을 형성함에 의해, n채널형의 TFT로서 제 3의 TFT(31c)가 형성되어 있다.
그리고, 주변 회로 소자(SK)를 구성하는 제 4의 TFT(31d)는, 도 19에 도시하는 바와 같이, 제 3의 TFT(31c)와 마찬가지로, 톱 게이트 구조이고, 차광층(SYd)과, 게이트 전극(45d)과, 게이트 절연막(46zd)과, 반도체층(48d)을 포함하고, p채널형의 TFT로서 형성되어 있다.
제 4의 TFT(31d)에 있어서, 차광층(SYd)은, 제 3의 TFT(31c)의 차광층(SYc)과 마찬가지로, 예를 들면, 몰리브덴 등의 금속재료를 이용하여, 유리 기판(201g)상에 형성되어 있고, 액정 패널(200)의 이면측에서 입사한 광을 차광한다. 여기서 는, 도 19에 도시하는 바와 같이, 차광층(SYd)은, 절연막(46)을 통하여, 반도체층(48d)의 채널 영역(48Cd)에 대면하도록 마련되어 있다.
또한, 제 4의 TFT(31d)에 있어서, 게이트 전극(45d)은, 제 3의 TFT(31c)의 게이트 전극(45c)과 마찬가지로, 예를 들면, 알루미늄 등의 금속재료를 이용하여 형성되어 있다. 여기서는, 도 19에 도시하는 바와 같이, 게이트 전극(45d)은, 유리 기판(201g)의 면에서, 게이트 절연막(46zd)을 통하여, 반도체층(48d)의 채널 영역(48Cd)에 대면하도록 마련되어 있다.
또한, 제 4의 TFT(31d)에 있어서, 게이트 절연막(46zd)은, 제 3의 TFT(31c)의 게이트 절연막(46zc)과 마찬가지로, 도 19에 도시하는 바와 같이, 예를 들면, 실리콘 산화막이고, 반도체층(48d)의 채널 영역(48Cd)과 게이트 전극(45d) 사이에 개재하도록 형성되어 있다.
또한, 제 4의 TFT(31d)에 있어서, 반도체층(48d)은, 제 3의 TFT(31c)의 반도체층(48c)과 마찬가지로, 예를 들면, 폴리실리콘으로 형성되어 있다. 이 반도체층(48d)에서는, 도 19에 도시하는 바와 같이, 게이트 전극(45d)에 대응하도록 채널 영역(48Cd)이 형성되어 있다. 여기서는, 실리콘 질화막(46ga)과 실리콘 산화막(46gb)이 적층되어 형성된 절연막(46)을 통하여, 채널 영역(48Cd)이 차광층(SYd)에 대면하도록, 형성되어 있다. 또한, 반도체층(48d)은, 그 채널 영역(48Cd)을 끼우도록 한 쌍의 소스·드레인 영역(48Ad, 48Bd)이 형성되어 있다. 이 한 쌍의 소스·드레인 영역(48Ad, 48Bd)은, 채널 영역(48Cd)을 끼우도록 한 쌍의 저농도 불순물 영역(48ALd, 48BLd)이 형성되고, 또한, 그 저농도 불순물 영역(48ALd, 48BLd)보다 도 불순물의 농도가 높은 한 쌍의 고농도 불순물 영역(48AHd, 48BHd)이, 그 한 쌍의 저농도 불순물 영역(48ALd, 48BLd)을 끼우도록 형성되어 있다. 여기서는, 반도체층(48d)에 p형 불순물을 도프함으로써 한 쌍의 소스·드레인 영역(48Ad, 48Bd)을 형성함에 의해, p채널형의 TFT로서 제 3의 TFT(31c)가 형성되어 있다.
이 주변 회로 소자(SK)에서는, 도 19에 도시하는 바와 같이, 제 3의 TFT(31c)의 반도체층(48c)과, 제 4의 TFT(31d)의 반도체층(48d)이, 일체로 형성되어 있고, 제 3의 TFT(31c)의 소스·드레인 영역(48Bc)과, 제 4의 TFT(31d)의 소스·드레인 영역(48Ad)이 인접하고 있고, 서로 전기적으로 접속된 상태가 되어 있다.
그리고, 이 주변 회로 소자(SK)에서는, 한 쌍의 전극(53c, 54d)의 각각이, 제 3의 TFT(31c)와, 제 4의 TFT(31d)의 각각에 마련되어 있다. 여기서, 한쪽의 전극(53c)은, 제 3의 TFT(31c)에 있어서, 제 4의 TFT(31d)에 접속된 소스·드레인 영역(48Bc)과는 다른 소스·드레인 영역(48Ac)에 전기적으로 접속하도록 마련되어 있다. 또한, 다른쪽의 전극(54d)은, 제 4의 TFT(31d)에 있어서, 제 3의 TFT(31c)에 접속된 소스·드레인 영역(48Ad)과는 다른 소스·드레인 영역(48Bd)에 전기적으로 접속하도록 마련되어 있다. 여기서는, 한 쌍의 전극(53c, 54d)의 각각은, 알루미늄 등의 도전 재료를 이용하여 형성되어 있다.
이상과 같이, 본 실시 형태는, 실시 형태 1에 대해, 화소 스위칭 소자(31)와 수광 소자(32)와 주변 회로 소자(SK)의 각각의 구성이 다르다. 그러나, 본 실시 형태는, 실시 형태 1과 마찬가지로, 화소 영역(PA)에 수광 소자(32)가 마련된 센서 영역(SA)에서, 평탄화막(60a)의 표면에 절연막(60b)을 형성하지만, 그 센서 영 역(SA)에서 평탄화막(60a)의 표면에 형성된 절연막(60b)을 제거하는 드라이 에칭 처리에 대해서는, 실시를 하지 않고, 평탄화막(60a)의 표면에 절연막(60b)을 남겨 두고 있다.
따라서 본 실시 형태는, 실시 형태 1과 마찬가지로, 수광 소자(32)의 광감도가 향상하고, 암전류의 발생을 억제할 수 있다.
또한, 본 실시 형태에서는, 화소 스위칭 소자(31)로서 더블 게이트 TFT를 이용하고 있다. 이 때문에, 본 실시 형태에서는, 화소 스위칭 소자(31)에서 발생하는 리크 전류를 저감할 수 있다.
본 실시 형태에서는, 각 반도체 소자를 형성하는 영역을 피복하도록, 폴리실리콘막을 성막한 후에, 각 반도체 소자를 구성하는 반도체층의 패턴 형상에 대응하도록, 그 폴리실리콘막을 패턴 가공함에 의해, 각 반도체 소자에 관해 제조하고 있다. 이 때문에, 수광 소자(32)에 있어서 적외광선(IR)을 수광한 감도를 향상시키기 위해, 그 수광 소자(32)의 반도체층(47)의 층두께를 두껍게 한 경우에서는, 그 화소 스위칭 소자(31)의 반도체층(48a, 48b)도 마찬가지로 층두께가 두꺼워지기 때문에, 그 화소 스위칭 소자(31)에서는, 리크 전류의 발생이 현저해지는 경우가 있다. 그러나, 본 실시 형태에서는, 상기한 바와 같이, 화소 스위칭 소자(31)로서 더블 게이트 TFT를 이용하고 있기 때문에, 화소 스위칭 소자(31)에서 발생하는 리크 전류를 저감할 수 있는 효과를, 알맞게 이룰 수 있다.
<실시 형태 5>
이하, 본 발명에 관한 실시 형태 5에 관해 설명한다.
도 20는, 본 발명에 관한 실시 형태 5에 있어서, 액정 표시 장치(100)의 구성을 도시하는 단면도이다. 또한, 도 23은, 본 발명에 관한 실시 형태 5에 있어서, 화소 영역(PA)에 수광 소자(32)가 마련된 센서 영역(SA)을 도시하는 단면도이다.
본 실시 형태의 액정 표시 장치(100)에서는, 도 20에 도시하는 바와 같이, 백라이트(300)에 대한 액정 패널(200)의 배치가, 실시 형태 4와 다르다. 또한, 도 21dp 도시하는 바와 같이, 센서 영역(SA)에 마련된 수광 소자(32)의 구성이, 실시 형태 4와 다르다. 이 점을 제외하고, 본 실시 형태는, 실시 형태 4와 마찬가지이다. 이 때문에, 중복되는 개소에 관해서는, 설명을 생략한다.
본 실시 형태의 액정 표시 장치(100)에 있어서, 액정 패널(200)은, 도 20에 도시하는 바와 같이, TFT 어레이 기판(201)과 대향 기판(202)과 액정층(203)을 갖는다.
이 액정 패널(200)에서는, 실시 형태 4와 마찬가지로, TFT 어레이 기판(201)과 대향 기판(202)이, 서로 간격을 두도록 대면하고 있다. 그리고, 그 TFT 어레이 기판(201)과 대향 기판(202) 사이에 끼워지도록, 액정층(203)이 마련되어 있다.
그러나, 본 실시 형태에서는, 액정 패널(200)은, 도 20에 도시하는 바와 같이, 실시 형태 4와 달리, 대향 기판(202)의 측에 위치하도록 백라이트(300)가 배치되어 있고, 대향 기판(202)에 있어서 TFT 어레이 기판(201)에 대면하고 있는 면과는 반대측의 면에, 백라이트(300)로부터 출사된 조명광(R)이 조사된다.
즉, 본 실시 형태에서는, 액정 패널(200)은, 도 20에 도시하는 바와 같이, 정면측에 TFT 어레이 기판(201)이 위치하고, 배면측에 대향 기판(202)이 위치하도 록 배치되어 있다.
수광 소자(32)는, 도 21에 도시하는 바와 같이, 톱 게이트 구조로서, 게이트 전극(43)과, 게이트 절연막(46ox)과, 반도체층(47)을 포함한다. 본 실시 형태에서는, 수광 소자(32)는, 실시 형태 4와 달리, 차광층(SY)이 마련되어 있지 않다. 그리고, 실시 형태 4와 달리, 게이트 전극(43)이 반도체층(47)의 i층(47i)의 면의 전체를 피복하도록 형성되어 있다. 게이트 절연막(46ox)과, 반도체층(47)에 관해서는, 실시 형태 4와 마찬가지로 하여 형성되어 있다. 그리고, 수광 소자(32)는, 유리 기판(201g)의 측에서 입사한 광을 수광하고, 수광 데이터를 생성한다.
이상과 같이, 본 실시 형태는, 실시 형태 4에 대해, 백라이트(300)에 대한 액정 패널(200)의 배치와, 수광 소자(32)의 구성이 다르다. 그러나, 본 실시 형태는, 실시 형태 4와 마찬가지로, 화소 영역(PA)에서 수광 소자(32)가 마련된 센서 영역(SA)에서, 평탄화막(60a)의 표면에 절연막(60b)을 형성하지만, 그 센서 영역(SA)에서 평탄화막(60a)의 표면에 형성된 절연막(60b)을 제거하는 드라이 에칭 처리에 대해서는, 실시를 하지 않고, 평탄화막(60a)의 표면에 절연막(60b)을 남겨 두고 있다.
따라서 본 실시 형태는, 실시 형태 4와 마찬가지로, 수광 소자(32)의 광감도가 향상하고, 암전류의 발생을 억제할 수 있다.
본 발명의 실시에 있어서는, 상기한 실시의 형태로 한정되는 것이 아니고, 여러가지의 변형 형태를 채용할 수 있다.
예를 들면, 실시 형태1~5에서는, FFS 방식의 액정 패널에 적용하는 경우에 관해 설명하였지만, 이것으로 한정되지 않는다. 예를 들면, IPS 방식이라도 적용 가능하다.
또한, 실시 형태1~5에서는, 화소 스위칭 소자 등의 반도체 소자를 구성하는 반도체층을, 폴리실리콘에 의해 형성한 경우에 관해 설명하였지만, 이것으로 한정되지 않는다. 예를 들면, 어모퍼스 실리콘 등, 다른 반도체 재료를 이용하여도 좋다.
또한, 실시 형태1~5에서는, 수광 소자(32)에 관해, PIN형의 포토 다이오드를 마련한 경우에 관해 설명하였지만, 이것으로 한정되지 않는다. 예를 들면, i층에 불순물이 도핑된 PDN 구조의 포토 다이오드를, 수광 소자(32)로서 형성하여도 같은 효과를 이룰 수 있다. 또한, 반도체층의 양면에 게이트 전극을 형성하고, 양면 게이트 구조로 하여도 좋다.
또한, 실시 형태1~5에서는, 불가시광선으로서 적외광선을 포함하도록 조명광을 조사한 경우에 관해 설명하였지만, 이것으로 한정되지 않는다. 예를 들면, 불가시광선으로서 자외광선을 포함하도록 조명광을 조사하여도 좋다.
또한, 실시 형태1~5에서는, 복수의 화소(P)에 대응하도록 복수의 수광 소자(32)를 마련하는 경우에 관해 나타냈지만, 이것으로 한정되지 않는다. 예를 들면, 복수의 화소(P)에 대해 하나의 수광 소자(32)를 마련하여도 좋고, 역으로, 하나의 화소(P)에 대해 복수의 수광 소자(32)를 마련하여도 좋다.
또한, 실시 형태1~5의 액정 표시 장치(100)는, 다양한 전자 기기의 부품으로서 적용할 수 있다.
도 22부터 도 26은, 본 발명에 관한 실시 형태의 액정 표시 장치(100)를 적용한 전자 기기를 도시하는 도면이다.
도 22에 도시하는 바와 같이, 텔레비전 방송을 수신하고 표시하는 텔레비전에 있어서, 그 수신한 화상을 표시 화면에 표시함과 함께, 오퍼레이터의 조작 지령이 입력되는 표시 장치로서 액정 표시 장치(100)를 적용할 수 있다.
또한, 도 23에 도시하는 바와 같이, 디지털 카메라에 있어서, 그 촬상 화상 등의 화상을 표시 화면에 표시함과 함께, 오퍼레이터의 조작 지령이 입력되는 표시 장치로서 액정 표시 장치(100)를 적용할 수 있다.
또한, 도 24에 도시하는 바와 같이, 노트형 퍼스널 컴퓨터에 있어서, 조작 화상 등을 표시 화면에 표시함과 함께, 오퍼레이터의 조작 지령이 입력되는 표시 장치로서 액정 표시 장치(100)를 적용할 수 있다.
또한, 도 25에 도시하는 바와 같이, 휴대 전화 단말에 있어서, 조작 화상 등을 표시 화면에 표시함과 함께, 오퍼레이터의 조작 지령이 입력되는 표시 장치로서 액정 표시 장치(100)를 적용할 수 있다.
또한, 도 26에 도시하는 바와 같이, 비디오 카메라에 있어서, 조작 화상 등을 표시 화면에 표시함과 함께, 오퍼레이터의 조작 지령이 입력되는 표시 장치로서 액정 표시 장치(100)를 적용할 수 있다.
또한, 상기 실시 형태들에 있어서, 액정 표시 장치(100)는, 본 발명의 표시 장치에 상당한다. 또한, 상기한 실시 형태에 있어서, 액정 패널(200)은, 본 발명의 표시 패널에 상당한다. 또한, 상기한 실시 형태에 있어서, TFT 어레이 기판(201) 은, 본 발명의 제 1 기판에 상당한다. 또한, 상기한 실시 형태에 있어서, 대향 기판(202)은, 본 발명의 제 2 기판에 상당한다. 또한, 상기한 실시 형태에 있어서, 액정층(203)은, 본 발명의 액정층에 상당한다. 또한, 상기한 실시 형태에 있어서, 백라이트(300)는, 본 발명의 조명부에 상당한다. 또한, 상기한 실시 형태에 있어서, 위치 검출부(402)는, 본 발명의 위치 검출부에 상당한다. 또한, 상기한 실시 형태에 있어서, 화소 스위칭 소자(31)는, 본 발명의 화소 스위칭 소자에 상당한다. 또한, 상기한 실시 형태에 있어서, 수광 소자(32)는, 본 발명의 수광 소자에 상당한다. 또한, 상기한 실시 형태에 있어서, 평탄화막(60a)은, 본 발명의 평탄화막에 상당한다. 또한, 상기한 실시 형태에 있어서, 절연막(60b)은, 본 발명의 절연막에 상당한다. 또한, 상기한 실시 형태에 있어서, 공통 전극(62a)은, 본 발명의 공통 전극, 제 1 전극에 상당한다. 또한, 상기한 실시 형태에 있어서, 화소 전극(62b)은, 본 발명의 화소 전극, 제 2 전극에 상당한다. 또한, 상기한 실시 형태에 있어서, 화소 영역(PA)은, 본 발명의 화소 영역에 상당한다. 또한, 상기한 실시 형태에 있어서, 화소(P)는, 본 발명의 화소에 상당한다. 또한, 상기한 실시 형태에 있어서, 센서 영역(SA)은, 본 발명의 센서 영역에 상당한다.
본 발명은 첨부된 청구항의 범위내에서 당업자에 의해 필요에 따라 다양하게 변형, 변경, 조합 및 수정될 수 있다.
도 1은 본 발명에 관한 실시 형태 1에 있어서, 액정 표시 장치의 구성을 도시하는 단면도.
도 2는 본 발명에 관한 실시 형태 1에 있어서, 액정 패널을 도시하는 평면도.
도 3은 본 발명에 관한 실시 형태 1에 있어서, TFT 어레이 기판의 주요부를 모식적으로 도시하는 단면도.
도 4는 본 발명에 관한 실시 형태 1에 있어서, 화소 스위칭 소자를 도시하는 단면도.
도 5는 본 발명에 관한 실시 형태 1에 있어서, 수광 소자를 도시하는 단면도.
도 6은 본 발명에 관한 실시 형태 1에 있어서, 화소 전극을 도시하는 평면도.
도 7은 본 발명에 관한 실시 형태 1에 있어서, 백라이트를 모식적으로 도시하는 단면도.
도 8은 본 발명에 관한 실시 형태 1에 있어서, 백라이트의 주요부를 모식적으로 도시하는 사시도.
도 9의 A 및 B는 본 발명에 관한 실시 형태 1에 있어서, 피검지체로서 인체의 손가락이 액정 패널의 화소 영역에 접촉 또는 이동된 때에, 그 피검지로부터 얻어지는 수광 데이터에 의거하여, 피검지체의 위치를 검출할 때의 양상을 모식적으 로 도시하는 도면.
도 10의 A 및 B는 본 발명에 관한 실시 형태 1에 있어서, 피검지체로서 인체의 손가락이 액정 패널의 화소 영역에 접촉 또는 이동된 때에, 그 피검지체로부터 얻어지는 수광 데이터에 의거하여, 피검지체의 위치를 검출할 때의 양상을 모식적으로 도시하는 도면.
도 11a 내지 11f는 본 발명에 관한 실시 형태 1에 있어서, 액정 패널(200)에 관해 제조할 때의 제조 공정의 주요부를 도시하는 단면도.
도 12는 본 발명에 관한 실시 형태 1에 있어서, 액정 표시 장치에서 수광 소자의 광전류대 바이어스 전압 특성을 도시하는 도면.
도 13은 본 발명에 관한 실시 형태와 달리, 도 27a 내지 도 27d에서 도시한 바와 같이, 평탄화막의 표면에 형성된 절연막을 드라이 에칭 처리로 제거한 경우에 있어서의 수광 소자의 광전류-바이어스 전압 특성을 도시하는 도면.
도 14은 본 발명에 관한 실시 형태 2에 있어서, 화소 영역에서 수광 소자가 마련된 센서 영역을 도시하는 단면도.
도 15은 본 발명에 관한 실시 형태 3에 있어서, 화소 영역에서 수광 소자가 마련된 센서 영역을 도시하는 단면도.
도 16은 본 발명에 관한 실시 형태 4에 있어서, 화소 영역에서 화소 스위칭 소자가 마련된 표시 영역을 도시하는 단면도.
도 17은 본 발명에 관한 실시 형태 4에 있어서, 화소 영역에서 수광 소자가 마련된 센서 영역을 도시하는 단면도.
도 18은 본 발명에 관한 실시 형태 4에 있어서, 수광 소자를 도시하는 상면도.
도 19는 본 발명에 관한 실시 형태 4에 있어서, 주변 회로 소자가 마련된 주변 영역을 도시하는 단면도.
도 20은 본 발명에 관한 실시 형태 5에 있어서, 액정 표시 장치의 구성을 도시하는 단면도.
도 21은 본 발명에 관한 실시 형태 5에 있어서, 화소 영역에서 수광 소자가 마련된 센서 영역을 도시하는 단면도.
도 22는 본 발명에 관한 실시 형태1~5중 어느 하나의 액정 표시 장치를 적용한 전자 기기인 TV를 도시하는 도면.
도 23은 본 발명에 관한 실시 형태1~5중 어느 하나의 액정 표시 장치를 적용한 전자 기기인 디지털 카메라를 도시하는 도면.
도 24는 본 발명에 관한 실시 형태1~5중 어느 하나의 액정 표시 장치를 적용한 전자 기기인 노트북형 컴퓨터를 도시하는 도면.
도 25는 본 발명에 관한 실시 형태1~5중 어느 하나의 액정 표시 장치를 적용한 전자 기기인 모바일 단말 장치를 도시하는 도면.
도 26은 본 발명에 관한 실시 형태1~5중 어느 하나의 액정 표시 장치를 적용한 전자 기기인 비디오 카메라를 도시하는 도면.
도 27의 A 내지 D는 FFS 방식의 액정 패널을 제조할 때의 제조 공정의 주요부를 도시하는 단면도.

Claims (7)

  1. 제 1 기판과, 상기 제 1 기판에 대면하는 제 2 기판과, 상기 제 1 기판과 상기 제 2 기판 사이에 배치되어 있는 액정층을 갖는 액정 패널을 포함하며, 상기 제 1 기판에서 상기 제 2 기판에 대면하는 면의 측에 제 1 및 제 2의 전극이 형성되어 있으며, 상기 제 1 및 제 2의 전극이 상기 액정층에 횡전계를 인가함으로써, 화소 영역에서 화상을 표시하는 액정 표시 장치에 있어서,
    상기 제 1 기판은,
    상기 제 2 기판에 대면하는 면에 마련되어 있고, 상기 제 2 기판으로부터 상기 제 1 기판으로 상기 액정층을 개재하여 입사하는 입사광을, 수광면에서 수광하여, 수광 데이터를 생성하는 수광 소자와,
    상기 제 2 기판에 대면하는 면의 측에서 상기 수광 소자를 피복하도록 마련된 평탄화막을 포함하고,
    상기 제 1 및 제 2의 전극은, 상기 화소 영역에서 상기 평탄화막 보다도 제 2기판측에 있으며, 서로의 사이에 절연막이 개재되어 있고,
    상기 절연막은, 상기 평탄화막의 표면에서, 상기 수광 소자가 마련된 센서 영역에 대응하는 영역에 마련되어 있고,
    상기 제 1 기판은,
    상기 제 2 기판에 대면하는 면의 측에 마련된 화소 스위칭 소자를 포함하고,
    상기 화소 스위칭 소자는, 상기 화소 영역에서 복수의 화소에 대응하도록 복수개 마련되어 있고,
    상기 평탄화막은, 상기 복수의 화소 스위칭 소자를 피복하여 형성되어 있고,
    상기 제 1 전극은, 상기 화소 영역에서 상기 복수의 화소에 공통되는 공통 전극으로서 상기 평탄화막상에 마련되어 있고,
    상기 절연막은, 상기 제 1 전극을 피복하도록 상기 평탄화막상에 마련되어 있고,
    상기 제 2 전극은, 상기 화소 스위칭 소자에 접속된 화소 전극으로서, 복수의 화소에 대응하도록 복수개가 상기 절연막상에 마련되어 있고,
    상기 액정 패널에서, 상기 화소 영역의 주변에 위치하는 주변 영역에서, 상기 화소 스위칭 소자와 상기 수광 소자를 구동하는 주변 구동 회로가, 상기 제 1 기판에 형성되어 있고,
    상기 제 1 및 제 2의 전극은, 상기 주변 영역에서 형성되지 않고, 상기 화소 영역에서 형성되어 있으며,
    상기 액정 패널에 있어서 상기 제 2 기판측의 면에 이동된 피검지체의 위치를 검출하는 위치 검출부를 포함하고,
    상기 수광 소자는, 상기 화소 영역에서 복수가 배치되어 있고,
    상기 위치 검출부는, 상기 복수의 수광 소자에 의해 생성된 수광 데이터에 의거하여, 상기 피검지체의 위치를 검출하는 것을 특징으로 하는 액정 표시 장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제 1항에 있어서,
    상기 제 1 기판측상에서 상기 액정 패널의 면에 조명광을 출사하는 조명부를 포함하고,
    상기 액정 패널은, 상기 조명부에 의해 출사된 조명광이, 상기 제 1 기판측의 면으로부터 상기 제 2 기판측의 면으로 투과하고, 해당 투과한 광에 의해 상기 화소 영역에서 화상을 표시하도록 구성되어 있고,
    상기 수광 소자는, 상기 조명부에 의해 출사되고, 상기 액정 패널을 투과한 조명광이, 상기 피검지체에 의해 반사된 반사광을 상기 수광면에서 수광하는 것을 특징으로 하는 액정 표시 장치.
  6. 제 5항에 있어서,
    상기 조명부는, 가시광선과 불가시광선을 상기 조명광으로서 출사하도록 구성되어 있는 것을 특징으로 하는 액정 표시 장치.
  7. 삭제
KR1020090008663A 2008-02-20 2009-02-04 액정 표시 장치 및 그 제조 방법 KR101598222B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-039013 2008-02-20
JP2008039013A JP2009198703A (ja) 2008-02-20 2008-02-20 液晶表示装置およびその製造方法

Publications (2)

Publication Number Publication Date
KR20090090267A KR20090090267A (ko) 2009-08-25
KR101598222B1 true KR101598222B1 (ko) 2016-02-26

Family

ID=40954693

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090008663A KR101598222B1 (ko) 2008-02-20 2009-02-04 액정 표시 장치 및 그 제조 방법

Country Status (5)

Country Link
US (1) US8686971B2 (ko)
JP (1) JP2009198703A (ko)
KR (1) KR101598222B1 (ko)
CN (1) CN101515094B (ko)
TW (1) TWI463230B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8358288B2 (en) * 2008-03-21 2013-01-22 Sharp Kabushiki Kaisha Touch-sensor-provided liquid crystal display device
JP4457163B1 (ja) * 2008-10-30 2010-04-28 シャープ株式会社 表示装置
WO2011043215A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Shift register and display device and driving method thereof
JP5575455B2 (ja) * 2009-10-29 2014-08-20 株式会社ジャパンディスプレイ 表示装置の製造方法
KR20110049560A (ko) * 2009-11-05 2011-05-12 삼성전자주식회사 표시장치
CN102081480B (zh) * 2009-11-27 2013-10-16 北京汇冠新技术股份有限公司 一种触摸屏和触摸屏的驱动方法
US8072442B2 (en) * 2010-02-09 2011-12-06 Sharp Kabushiki Kaisha Electrically switchable field of view for embedded light sensor
WO2011155469A1 (ja) * 2010-06-07 2011-12-15 株式会社アルバック 液晶表示装置及び液晶表示装置の製造方法並びに液晶表示装置用電極基板
WO2011155470A1 (ja) * 2010-06-07 2011-12-15 株式会社アルバック 液晶表示装置及び液晶表示装置の製造方法、並びに液晶表示装置用電極基板
KR20120017585A (ko) * 2010-08-19 2012-02-29 삼성모바일디스플레이주식회사 터치스크린패널
CN103123547A (zh) * 2011-11-16 2013-05-29 宸鸿科技(厦门)有限公司 光学面板的堆叠结构及其制造方法
CN107785379B (zh) * 2016-08-31 2020-11-06 京东方科技集团股份有限公司 显示面板及其制造方法和显示装置
CN109451106B (zh) * 2018-11-16 2020-06-12 Oppo广东移动通信有限公司 电子装置

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1056180A (ja) * 1995-09-29 1998-02-24 Canon Inc 半導体装置及びその製造方法
JP3453060B2 (ja) * 1997-04-22 2003-10-06 松下電器産業株式会社 画像読み取り機能付き液晶表示装置、および画像読み取り方法
KR20020002134A (ko) 2000-06-29 2002-01-09 주식회사 현대 디스플레이 테크놀로지 프린지 필드 구동 모드 액정 표시 장치
KR20030058720A (ko) * 2001-12-31 2003-07-07 비오이 하이디스 테크놀로지 주식회사 광센서를 구비한 박막트랜지스터 액정표시장치
US7465678B2 (en) * 2003-03-28 2008-12-16 The Trustees Of Princeton University Deformable organic devices
JP4257221B2 (ja) 2003-03-31 2009-04-22 東芝松下ディスプレイテクノロジー株式会社 表示装置および情報端末装置
KR100669270B1 (ko) * 2003-08-25 2007-01-16 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 표시 장치 및 광전 변환 소자
JP4737956B2 (ja) 2003-08-25 2011-08-03 東芝モバイルディスプレイ株式会社 表示装置および光電変換素子
US7649527B2 (en) * 2003-09-08 2010-01-19 Samsung Electronics Co., Ltd. Image display system with light pen
KR100685239B1 (ko) * 2004-01-29 2007-02-22 가시오게산키 가부시키가이샤 트랜지스터어레이 및 그 제조방법 및 화상처리장치
JP2005275644A (ja) 2004-03-24 2005-10-06 Sharp Corp 液晶表示装置
CN100449766C (zh) * 2004-04-19 2009-01-07 株式会社日立制作所 摄像功能一体式显示装置
JP4223992B2 (ja) * 2004-05-25 2009-02-12 株式会社 日立ディスプレイズ 液晶表示装置
KR100601324B1 (ko) * 2004-07-27 2006-07-14 엘지전자 주식회사 유기 전계 발광 소자
JP2006079589A (ja) * 2004-08-05 2006-03-23 Sanyo Electric Co Ltd タッチパネル
JP4613562B2 (ja) * 2004-09-27 2011-01-19 ソニー株式会社 アクティブマトリクス型液晶表示装置
KR101085447B1 (ko) * 2004-12-31 2011-11-21 삼성전자주식회사 터치 위치 검출 장치 및 이의 터치 위치 검출 방법과,이를 구비한 터치 스크린 표시 장치
KR100961072B1 (ko) * 2005-06-09 2010-06-01 엘지디스플레이 주식회사 이미지 센싱 기능을 가지는 액정표시장치 및 그 제조방법과이를 이용한 이미지 센싱 방법
KR20070001713A (ko) * 2005-06-29 2007-01-04 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
JP2007128497A (ja) 2005-10-05 2007-05-24 Sony Corp 表示装置および表示方法
JP4539547B2 (ja) * 2005-12-08 2010-09-08 セイコーエプソン株式会社 発光装置、発光装置の製造方法、及び電子機器
US20070170846A1 (en) * 2006-01-23 2007-07-26 Choi Dong-Soo Organic light emitting display and method of fabricating the same
JP2007226175A (ja) * 2006-01-26 2007-09-06 Epson Imaging Devices Corp 液晶装置及び電子機器
JP2007226200A (ja) 2006-01-26 2007-09-06 Epson Imaging Devices Corp 液晶装置及び電子機器
JP4238877B2 (ja) 2006-03-28 2009-03-18 エプソンイメージングデバイス株式会社 Ｆｆｓモードの液晶表示パネル
JP4211805B2 (ja) * 2006-06-01 2009-01-21 エプソンイメージングデバイス株式会社 電気光学装置および電子機器
JP4940034B2 (ja) 2006-07-07 2012-05-30 株式会社 日立ディスプレイズ 光学的に等方性を有する液晶材料、これを用いた液晶表示パネル、及び液晶表示装置
JP4714904B2 (ja) * 2006-07-14 2011-07-06 エプソンイメージングデバイス株式会社 電気光学装置およびこれを備える電子機器
JP4567028B2 (ja) * 2006-09-26 2010-10-20 エルジー ディスプレイ カンパニー リミテッド マルチタッチ感知機能を有する液晶表示装置とその駆動方法
JP2008233789A (ja) * 2007-03-23 2008-10-02 Epson Imaging Devices Corp 液晶表示装置
JP5298461B2 (ja) * 2007-05-29 2013-09-25 セイコーエプソン株式会社 液晶装置及び電子機器

Also Published As

Publication number Publication date
CN101515094B (zh) 2014-07-09
TW200947085A (en) 2009-11-16
US8686971B2 (en) 2014-04-01
KR20090090267A (ko) 2009-08-25
TWI463230B (zh) 2014-12-01
US20090207153A1 (en) 2009-08-20
CN101515094A (zh) 2009-08-26
JP2009198703A (ja) 2009-09-03

Similar Documents

Publication Publication Date Title
KR101598222B1 (ko) 액정 표시 장치 및 그 제조 방법
TWI396899B (zh) 液晶顯示器
US8125580B2 (en) Liquid crystal display apparatus
TWI403800B (zh) Display device
KR101281830B1 (ko) 멀티 터치 감지기능을 갖는 액정표시장치와 그 구동방법
TWI404998B (zh) Display device
JP5014971B2 (ja) ディスプレイ装置
JP5283451B2 (ja) 液晶表示装置
JP2007304245A (ja) 液晶表示装置
KR20090067047A (ko) 표시 장치
US20080170047A1 (en) Liquid crystal display device
JP5649710B2 (ja) 液晶表示装置
JP2009134041A (ja) 表示装置
CN112684620B (zh) 一种图像采集装置
JP2009151032A (ja) 表示装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee