KR101596796B1

KR101596796B1 - 정보 취득 장치 및 광통신 시스템

Info

Publication number: KR101596796B1
Application number: KR1020117008619A
Authority: KR
Inventors: 쇼지 가와히토; 이사무 다카이; 미치노리 안도
Original assignee: 고쿠리츠 다이가꾸 호우진 시즈오까 다이가꾸
Priority date: 2008-09-19
Filing date: 2009-09-18
Publication date: 2016-02-23
Also published as: JPWO2010032842A1; KR20110079653A; US8891978B2; EP2352240B1; JP5322120B2; EP2352240A1; EP2352240A4; US20110226935A1; WO2010032842A1

Abstract

본 발명은, 센서 어레이를 구성하는 적어도 하나 이상의 셀(X_ij)이, 신호 전하를 생성하여 축적하는 광전 변환 축적 소자(9), 이 광전 변환 축적 소자(9)가 생성한 신호 전하를 전위의 변화로서 검출하는 전위 검출 회로(14), 전위의 변화를 증폭하여 출력 신호선(B_j2)에 출력하는 증폭 회로(15), 증폭 회로(15)와 출력 신호선(B_j)과의 사이에 설치된 선택 회로(19)를 구비한다. 광전 변환 축적 소자(9)와 전위 검출 회로(14)는 제1 전위 단자(T1)와 제2 전위 단자(T2) 사이에 직렬로 접속된다. 전위 검출 회로(14)가, 광통신 신호의 수신 시에, 전위의 변화를 약반전 상태로 검출하는 절연 게이트형 트랜지스터(Tr14)를 가진다.

Description

정보 취득 장치 및 광통신 시스템{INFORMATION ACQUISITION DEVICE AND OPTICAL COMMUNICATION SYSTEM}

본 발명은, 광통신 신호 정보를 취득 가능한 정보 취득 장치 및 이 정보 취득 장치를 사용한 광통신 시스템에 관한 것이다.

특허 문헌 1 및 비특허 문헌 1에는, 화상 정보와 광통신 신호 정보의 양쪽을 취득 가능한 정보 취득 장치의 일례가 개시되어 있다. 이들 문헌에 개시된 정보 취득 장치는, CMOS 이미지 센서를 이용하고 있고, 1화소를 구성하는 단위 셀이 화상 정보를 취득하는 기능과 광통신 신호 정보를 취득하는 기능을 겸비하는 것을 특징으로 하고 있다. 도 18에, 이들 문헌에 개시된 셀의 회로 구성의 개략을 나타낸다.

도 18에 나타낸 바와 같이, 종래의 정보 취득 장치의 셀(100)은, 포토다이오드(111)와, 리셋 트랜지스터(114)와, 버퍼 회로(115)와, 판독용 스위치(SW100)와, 2개의 모드 전환용 스위치(SW200, SW300)와, 전류 앰프 회로(120)와, 화상 정보 출력 신호선(SL100)과, 광통신 신호 정보 출력 신호선(SL110)을 구비하고 있다. 그리고, 포토다이오드(111)의 접합 용량은, 전하 축적용 컨덴서(112)로서 기능한다. 종래의 정보 취득 장치에 있어서는, 셀(100)에 의해 취득된 화상 정보는, 화상 정보 출력 신호선(SL100)을 통하여 출력 OUT2에 제공된다. 셀(100)에 의해 취득된 광통신 신호 정보는, 광통신 신호 정보 출력 신호선(SL110)을 통하여 출력 OUT1에 제공된다.

종래의 정보 취득 장치의 화상 정보 취득 모드에서는, 모드 전환용 스위치(SW200)가 오프되고, 모드 전환용 스위치(SW300)가 접지측과 접속된다. 펄스파의 리셋 신호 V_RST가 리셋 트랜지스터(114)의 게이트 전극에 입력되어 리셋 트랜지스터(114)가 온하면, 전하 축적용 컨덴서(112)의 전하량이 리셋 전압 V_R에 따라 초기화된다. 초기화 후에는, 리셋 트랜지스터(114)가 오프되므로, 버퍼 회로(115)의 입력측의 배선[전형적으로는, 부유(浮遊) 확산층(floating diffusion layer)에서 형성되는 경우가 많음]이 플로팅(floating) 상태로 된다. 그러므로, 버퍼 회로(115)의 입력 전압 V_FD는, 전하 축적용 컨덴서(112)에 축적되어 있는 전하량에 따라 변동된다. 화상 정보 취득 모드에서는, 판독용 스위치(SW100)를 온·오프 전환함으로써, 전하 축적 기간과 전하 전송 기간이 전환된다. 판독용 스위치(SW100)가 오프되어 있는 기간이 전하 축적 기간이며, 판독용 스위치(SW100)가 온되어 있는 기간이 전하 전송 기간이다. 전하 축적 기간에 있어서 셀(100)에 광이 입사(入射)하면 포토다이오드(111)에 의해 전하가 생성된다. 생성된 전하가 전하 축적용 컨덴서(112)에 축적되면, 버퍼 회로(115)의 입력 전압 V_FD가 저하된다. 소정 기간이 경과한 후에 판독용 스위치(SW100)를 온하면, 버퍼 회로(115)를 통하여 입력 전압 V_FD(또는, 입력 전압 V_FD에 따른 증폭 전압)가 화상 정보 출력 신호선(SL100)에 전송된다. 이로써, 출력 OUT2에는 화상 정보에 따른 전압 신호가 제공된다.

종래의 정보 취득 장치의 광통신 신호 정보 취득 모드에서는, 모드 전환용 스위치(SW200)가 온하고, 모드 전환용 스위치(SW300)가 전류 앰프 회로(120) 측과 접속된다. 또한, 광통신 신호 정보 취득 모드에서는, 리셋 트랜지스터(114) 및 판독용 스위치(SW100)의 양쪽이 오프 상태로 제어된다. 이 상태에서 셀(100)에 광통신 신호가 입사하면 포토다이오드(111)에 의해 전하가 생성되고, 미약한 다이오드 전류가 흐른다. 이 미약한 다이오드 전류는, 전류 앰프 회로(120)에 의해 증폭되어 전기 신호로서 출력 OUT1에 제공된다. 이로써, 출력 OUT1에는 광통신 신호 정보에 따른 전류 신호가 제공된다.

일본공개특허 제2003―258736호 공보

가가와 게이이치로, 니시무라 도모히로, 히라이 다카오, 오오타 쥰, 누노시타 마사히로, 야마사키 야스시, 야마다 마사시, 스기시타 쇼조, 와타나베 구니히로, 「BiCMOS 프로세스를 사용한 광무선용 LAN 비전 칩의 개발」, 영상 정보 미디어 학회, 정보 센싱·컨슈머(consumer) 일렉트로닉스 연구회, 사단법인 영상 정보 미디어 학회(ITE) 기술 보고(Technical Report) 제26권 제26호, p. 35―40 (도쿄, 2002)

도 18에 나타낸 종래의 정보 취득 장치의 셀(100)은, 광통신 신호 정보를 취득하기 위해, 전류 앰프 회로(120)를 이용하고 있다. 그러나, 전류 앰프 회로(120)의 이용은, 소자 면적의 증대, 소비 전력의 증대, 노이즈의 발생이라는 점에서 문제가 된다. 그리고, 상기한 종래 기술의 설명에서는, 화상 정보와 광통신 신호 정보의 양쪽을 취득 가능한 정보 취득 장치를 예로 들어 그 과제를 설명하였다. 그러나, 상기 과제는, 화상 정보와 광통신 신호 정보의 양쪽을 취득 가능한 정보 취득 장치의 경우에 한정되지 않는다. 광통신 신호 정보만을 취득 가능한 정보 취득 장치에도, 전류 앰프 회로를 이용함으로써, 소자 면적의 증대, 소비 전력의 증대, 노이즈의 발생이라는 점에서 문제가 된다.

본 발명은, 소자 면적의 소형화, 소비 전력의 저감화, 노이즈의 억제가 가능한 정보 취득 장치, 및 이 정보 취득 장치를 사용한 광통신 시스템을 제공하는 것을 목적으로 한다.

본 발명의 제1 태양은, 복수 개의 셀을 배치한 센서 어레이와, 각각의 셀의 동작을 제어하고, 각각의 셀로부터 출력된 신호를 처리하는 주변 회로를 포함하는 정보 취득 장치에 관한 것이다. 본 발명의 제1 태양에 관한 정보 취득 장치에 있어서는, 복수 개의 셀 중 적어도 하나 이상의 셀이, 신호 전하를 생성하여 축적하는 광전 변환 축적 소자와, 이 광전 변환 축적 소자가 생성한 신호 전하를 전위의 변화로서 검출하는 전위 검출 회로와, 전위의 변화를 증폭하여 출력 신호선에 출력하는 증폭 회로를 구비한다. 그리고, 광전 변환 축적 소자와 전위 검출 회로가, 제1 전위 단자와 제2 전위 단자의 사이에 직렬로 접속되고, 전위 검출 회로가, 광통신 신호의 수신 시에, 전위의 변화를 약반전(弱反轉) 상태로 검출하는 절연 게이트형 트랜지스터를 가지는 것을 특징으로 한다.

본 발명의 제2 태양은 광통신 신호를 송신하는 정보 송신계와, 복수 개의 셀을 배치한 센서 어레이, 광통신 신호를 수신하도록 각각의 셀의 동작을 제어하고, 복수 개의 셀 중 적어도 하나 이상의 셀로부터 출력된 광통신 신호에 의한 신호를 처리하는 주변 회로를 포함하는 정보 취득 장치를 가지는 정보 수신계를 구비하는 광통신 시스템에 관한 것이다. 본 발명의 제2 태양에 관한 광통신 시스템에 있어서는, 적어도 하나 이상의 셀이, 광통신 신호에 의한 신호 전하를 생성하여 축적하는 광전 변환 축적 소자와, 이 광전 변환 축적 소자가 생성한 신호 전하를 전위의 변화로서 검출하는 전위 검출 회로와, 전위의 변화를 증폭하여 출력 신호선에 출력하는 증폭 회로를 구비한다. 그리고, 광전 변환 축적 소자와 전위 검출 회로가, 제1 전위 단자와 제2 전위 단자의 사이에 직렬로 접속되고, 전위 검출 회로가, 광통신 신호의 수신 시에, 전위의 변화를 약반전 상태로 검출하는 절연 게이트형 트랜지스터를 가지는 것을 특징으로 한다.

본 발명에 의하면, 전류 앰프 회로를 이용하지 않으므로, 소자 면적의 소형화, 소비 전력의 저감화, 노이즈의 억제가 가능한 정보 취득 장치, 및 이 정보 취득 장치를 사용한 광통신 시스템을 제공할 수 있다.

도 1은 본 발명의 제1 실시 형태에 관한 광통신 시스템의 개략의 구성을 설명하는 블록도이다.
도 2는 본 발명의 제1 실시 형태에 관한 정보 수신계가 구비하는 정보 취득 장치의 일례로서의 CMOS형 센서 어레이의 반도체칩 상의 레이아웃을 설명하는 모식적 평면도이다.
도 3은 본 발명의 제1 실시 형태에 관한 정보 취득 장치의 센서 어레이의 개략을 나타낸 모식적 평면도이다.
도 4는 본 발명의 제1 실시 형태에 관한 센서 어레이를 구성하는 셀의 회로 구성의 개략을 나타낸 도면이다.
도 5는 도 4에 관한 셀의 구체적인 회로 구성을 나타낸 도면이다.
도 6의 (a)는, 본 발명의 제1 실시 형태에 관한 정보 취득 장치에 있어서, 광통신 신호의 수신 시와 비수신 시의 리셋 트랜지스터 및 판독 트랜지스터의 구동 방식을 나타낸 표이며, 도 6의 (b)는, 화상의 촬상 시와 비촬상 시의 리셋 트랜지스터 및 판독 트랜지스터의 구동 방식을 나타낸 표이다.
도 7의 (a)∼(d)는, 본 발명의 제1 실시 형태에 관한 정보 취득 장치의 센서 어레이의 광통신 신호의 수신 시의 셀의 동작 파형을 나타낸 도면이다.
도 8의 (a)는, 본 발명의 제1 실시 형태에 관한 정보 취득 장치의 센서 어레이의 셀의 구조의 개략을 설명하는 단면도이며, 도 8의 (b)는, p형 반도체 기판의 표면부의 전도대(轉導帶)의 전위 레벨을 나타낸 모식도이다.
도 9는 본 발명의 제2 실시 형태에 관한 센서 어레이를 구성하는 셀의 구체적인 회로 구성을 나타낸 도면이다.
도 10은 본 발명의 제2 실시 형태에 관한 정보 취득 장치의 센서 어레이의 셀의 구조의 개략을 설명하는 단면도이다.
도 11은 본 발명의 제3 실시 형태에 관한 센서 어레이를 구성하는 셀의 구체적인 회로 구성을 나타낸 도면이다.
도 12의 (a)는, 도 11에 나타낸 제3 실시 형태에 관한 정보 취득 장치의 센서 어레이의 셀의 구조의 개략을 설명하는 단면도이며, 도 12의 (b)는, p형 반도체 기판의 표면부의 전도대의 전위 레벨을 나타낸 모식도이다.
도 13은 본 발명의 제4 실시 형태에 관한 센서 어레이를 구성하는 셀의 회로 구성을 나타낸 도면이다.
도 14의 (a)는, 본 발명의 제4 실시 형태에 관한 정보 취득 장치에 있어서, 광통신 신호의 수신 시와 비수신 시의 리셋 트랜지스터 및 배리어 트랜지스터의 구동 방식을 나타낸 표이며, 도 14의 (b)는, 화상의 촬상 시와 비촬상 시의 리셋 트랜지스터 및 배리어 트랜지스터의 구동 방식을 나타낸 표이다.
도 15는 본 발명의 제4 실시 형태에 관한 정보 취득 장치의 구체적인 회로 구성을 나타낸 도면이다.
도 16은 본 발명의 제5 실시 형태에 관한 정보 취득 장치의 구체적인 회로 구성을 나타낸 도면이다.
도 17은 본 발명의 제6 실시 형태에 관한 정보 취득 장치의 구체적인 회로 구성을 나타낸 도면이다.
도 18은 종래의 센서 어레이를 구성하는 셀의 회로 구성의 개략을 나타낸 도면이다.

다음에, 도면을 참조하여, 본 발명의 제1 내지 제6 실시 형태를 설명한다. 이하의 도면의 기재에 있어서, 동일 또는 유사한 부분에는 동일 또는 유사한 부호를 부여하고 있다. 단, 도면은 모식적인 것이며, 두께와 평면 치수와의 관계, 각 층의 두께의 비율 등은 현실의 것과는 상이한 것에 유의해야한다. 따라서, 구체적인 두께나 치수는 이하의 설명을 참작하여 판단해야 할 것이다. 또한, 도면 상호 간에 있어서도 서로의 치수의 관계나 비율이 상이한 부분이 포함되어 있는 것은 물론이다.

또한, 이하에 나타내는 제1 내지 제6 실시 형태는, 본 발명의 기술적 사상을 구체화하기 위한 장치나 방법을 예시하는 것로서, 본 발명의 기술적 사상은, 구성 부품의 재질, 형상, 구조, 배치 등을 하기의 것에 특정하는 것이 아니다. 본 발명의 기술적 사상은, 청구항에 기재된 기술적 범위 내에 있어서, 각종 변경을 가할 수 있다.

(제1 실시 형태)

―광통신 시스템―

도 1에 나타낸 바와 같이, 본 발명의 제1 실시 형태에 관한 광통신 시스템은, 정보 송신계(1)와, 화상 정보와 정보 송신계(1)로부터의 광통신 신호 정보의 양쪽을 취득할 수 있는 정보 수신계(2)를 구비한다. 여기서 말하는 「화상 정보」란, 촬상 범위 내의 광을 소정 기간 적분(積分)한 광강도의 것을 말하고, 「광통신 신호 정보」란, 광 펄스 신호파로부터 성형된 디지털 정보를 말한다. 정보 송신계(1)는, 광원(3)과, 그 광원(3)을 제어하는 정보 송신용 제어 회로(4)를 구비하고 있다. 예를 들면, 광원(3)에는, 발광 다이오드가 사용된다. 송신하려는 디지털 정보에 기초하여, 정보 송신용 제어 회로(4)가 발광 다이오드를 점멸(点滅) 제어하여, 광통신 신호를 송신한다.

정보 수신계(2)는, 카메라(5)와, 그 카메라(5)의 동작을 제어하고, 또한 그 카메라(5)가 취득한 화상 정보 및 광통신 신호 정보를 처리하는 수신용 제어·처리 회로(6)를 구비하고 있다. 카메라(5)에는, 본 발명의 제1 실시 형태에 관한 정보 취득 장치(7)가 설치되어 있다. 정보 취득 장치(7)는, 이 카메라(5)에 탑재되는 MOS형 센서 어레이를 포함한다. 정보 취득 장치(7)는, 촬상 범위 내의 광으로부터 밝기(휘도) 정보를 취득하는 기능과 광원(3)으로부터 송신되는 광통신 신호로부터 광통신 신호 정보를 취득하는 기능의 양쪽을 구비하고 있는 것을 특징으로 하고 있다. 그리고, 정보 취득 장치(7)에는, CMOS형 센서 어레이 이외의 디바이스를 이용하는 것도 가능하다. 수신용 제어·처리 회로(6)는, 취득된 화상 정보 및 광통신 신호 정보를 이용하여 다양한 처리를 실행한다. 수신용 제어·처리 회로(6)는, 예를 들면, 퍼스널 컴퓨터 등에 탑재된다. 단, 도 1은 정보 송신계(1) 및 정보 수신계(2)의 개략을 설명하는 논리적인 블록도이며, 현실의 하드웨어 구성으로서는, 수신용 제어·처리 회로(6)의 일부가 카메라(5)에 탑재되어 있어도 되고, 수신용 제어·처리 회로(6)의 일부가 CMOS형 센서 어레이와 동일한 반도체칩 상에 단일 집적화되어 있어도 된다.

―정보 취득 장치―

본 발명의 제1 실시 형태에 관한 정보 취득 장치는, 도 2에 나타낸 바와 같이, 센서 어레이(21)와 주변 회로부(22, 23, 24, DCC₁~DCC_m)를 동일한 반도체칩 상에 집적화하고 있다. 센서 어레이(21)에는, 2차원 매트릭스형으로 다수의 셀(X_ij)[i=1~m; j=1~n: m, n은 각각 정수(整數)임]이 배열되어 있고, 사각형상의 촬상 영역을 구성하고 있다. 센서 어레이(21)에 설치되어 있는 셀(X_ij)은, 광통신 신호 정보를 취득하는 기능을 가지는 타입, 화상 정보를 취득하는 기능을 가지는 타입, 광통신 신호 정보를 취득하는 기능과 화상 정보를 취득하는 기능의 양쪽을 가지는 타입 중 어느 하나에 해당한다. 그리고, 이 센서 어레이(21)의 하변부에는, 셀행 X₁₁~X_1m; X₂₁~X_2m ;……; X_n1~X_nm 방향을 따라 수평 주사 회로(22)가 설치되고, 센서 어레이(21)의 좌측 변부에는 셀열 X₁₁~X_n1; X₁₂~X_n2 ;……; X1j~Xnj; ……; X_1m~X_nm 방향을 따라 수직 주사 회로(수직 드라이버 회로)(23)가 설치되어 있다. 수직 주사 회로(수직 드라이버 회로)(23) 및 수평 주사 회로(22)에는, 타이밍 발생 회로(24)가 접속되어 있다.

타이밍 발생 회로(24), 수평 주사 회로(22) 및 수직 주사 회로(수직 드라이버 회로)(23)에 의해 센서 어레이(21) 내의 셀(X_ij)이 순차적으로 주사되어, 셀 신호의 판독이나 전자 셔터 동작이 실행된다. 즉, 본 발명의 제1 실시 형태에 관한 정보 취득 장치에서는, 센서 어레이(21)를 각각의 셀행 X₁₁~X_1m; X₂₁~X_2m; …; X_n1~X_nm 단위로 수직 방향으로 주사함으로써, 각각의 셀행 X₁₁~X_1m; X₂₁~X_2m; …; X_n1~X_nm의 셀 신호를 각각의 셀열X₁₁~Xn1; X12~Xn2; …; X1j~Xnj; …; X_1m~X_nm마다 설치된 수직 출력 신호선 B₁, B₂, B₃, …, B_j, …, B_m에 의해 셀 신호를 판독하는 구성으로 되어 있다. 각 수직 출력 신호선 B₁, B₂, B₃, …, B_j, …, B_m에는, 각각 직류 성분 제거 회로 DCC₁, DCC₂, DCC₃, …, DCC_j, …, DCC_m이 접속되어 있다. 즉, 1수평 라인마다, 대응하는 컬럼의 직류 성분 제거 회로 DCC₁~DCC_m에 신호 전하에 의존한 레벨을 판독하고, 각각의 직류 성분 제거 회로 DCC₁~DCC_m에 있어서 직류 성분의 제거를 행한 후, 수평 주사를 행한다.

예를 들면, 도 3에 나타낸 바와 같이, 사선으로 표현된 셀행 X_i _{, j―2}, X_i _{, j―1}, X_i _{, j}, X_i _{, j＋1}, X_i _{, j＋2}, X_i _{, j＋3}, …을 따라 광통신 신호 정보를 취득하는 기능을 가지는 셀이 배치되고, 그 외의 셀행에 화상 정보를 취득하는 기능을 가지는 셀이 배치된다. 또는, 사선으로 표현된 셀행 X_i _{, j-2}, X_i _{, j-1}, X_i _{, j}, X_i _{, j＋1}, X_i _{, j＋2}, X_i _{, j＋3}, …을 따라 광통신 신호 정보를 취득하는 기능과 화상 정보를 취득하는 기능의 양쪽을 가지는 셀이 배치되고, 그 외의 셀행에 화상 정보만을 취득하는 기능을 가지는 셀이 배치된다. 또는, 모든 셀이 광통신 신호 정보를 취득하는 기능과 화상 정보를 취득하는 기능의 양쪽을 가지고 있어도 된다.

도 4에, 도 2에 나타낸 정보 취득 장치(7)의 센서 어레이(21)가 가지는 복수 개의 셀 중, 광통신 신호 정보를 취득하는 기능만을 가지는 셀행 X_i _{, j-2}, X_{i, j-1}, X_i _{, j}, X_i _{, j＋1}, X_i _{, j＋2}, X_i _{, j＋3}, …의 셀(X_ij)의 회로 구성의 일례를 나타낸다. 그리고, 셀(X_ij)의 회로 구성은, 화상 정보를 취득하는 기능을 가지는 셀의 회로 구성과 공통되어 있다. 즉, 센서 어레이(21) 내의 셀은, 모두 공통된 회로 구성을 가진다. 자세한 것은 후술하지만, 광통신 신호 정보를 취득하는 셀과 화상 정보를 취득하는 셀의 상위는, 구동 방식이 상이한 점이다. 또한, 광통신 신호 정보를 취득하는 셀은, 출력 신호선에 직류 성분 제거 회로가 접속되어 있는 점에서도 화상 정보를 취득하는 셀과 상위하다.

도 4에 나타낸 바와 같이, 제1 실시 형태에 관한 정보 취득 장치의 셀(X_ij)은, 신호 전하를 생성하여 축적하는 광전 변환 축적 소자(9)와, 이 광전 변환 축적 소자(9)가 생성한 신호 전하를 전위의 변화로서 검출하는 전위 검출 회로(14)와, 전위의 변화를 증폭하여 출력 신호선(B_j)에 출력하는 증폭 회로(15)와, 증폭 회로(15)와 출력 신호선(B_j)과의 사이에 설치되고, 센서 어레이(21) 중의 특정한 행의 셀(X_ij)을 선택하는 선택 회로(19)를 구비한다. 광전 변환 축적 소자(9)와 전위 검출 회로(14)는, 제1 전위 단자(T1)와 제2 전위 단자(T2)의 사이에 직렬로 접속되어 있다. 전위 검출 회로(14)는, 광통신 신호의 수신 시에, 전위의 변화를 약반전 상태로 검출하는 절연 게이트형 트랜지스터(리셋 트랜지스터)(Tr14)를 가진다. 광전 변환 축적 소자(9)는, 도 4에 나타낸 바와 같이, 신호 전하를 생성하는 포토다이오드(11)와, 포토다이오드(11)에 병렬로 접속되고, 광전 변환에 의해 생성된 전하를 축적하는 전하 축적용 컨덴서(12)를 가진다. 도 4에 나타낸 광전 변환 축적 소자(9)는 등가(等價) 회로 표시이며, 물리적 구조의 의미에서는, 전하 축적용 컨덴서(12)는 포토다이오드(11)의 접합 용량이 주된 용량 성분이다. 선택 회로(19)는 판독용 스위치(SW10)를 가진다.

도 4에 나타낸 회로 구성을 트랜지스터 등의 반도체 소자 레벨로 기술하면, 포토다이오드(11)와 리셋 트랜지스터(Tr14)가, 제1 전위 단자(T1)와 제2 전위 단자(T2)의 사이에 직렬로 접속되어 있게 된다. 포토다이오드(11)의 애노드가 제1 전위 단자(T1)와 접속되어 있고, 포토다이오드(11)의 캐소드가 리셋 트랜지스터(Tr14)의 소스 전극과 접속되어 있고, 리셋 트랜지스터(Tr14)의 드레인 전극이 제2 전위 단자(T2)와 접속되어 있다. 제1 전위 단자(T1)는, 접지 전위[저위(低位) 전원] GND와 접속되어 있다. 제2 전위 단자(T2)는, 리셋 전압 V_R과 접속되어 있다. 리셋 전압 V_R은 플러스의 고정 전위이다. 리셋 트랜지스터(Tr14)의 게이트 전극은, 제1 제어 신호 입력 단자(T3)와 접속되어 있다. 제1 제어 신호 입력 단자(T3)는, 수직 주사 회로(23)와 접속되어 있다.

수직 주사 회로(23)는, 리셋 트랜지스터(Tr14)의 게이트 전극에 펄스파의 리셋 신호를 출력하는 리셋 신호 생성 회로(231)와, 리셋 트랜지스터(Tr14)의 게이트 전극에 서브 임계 전압을 출력하는 서브 임계 전압 생성 회로(232)와, 판독용 스위치(SW10)를 제어하는 제어 신호를 생성하는 판독 신호 생성 회로(233)를 구비한다. 리셋 신호 생성 회로(231)는 리셋 신호 스위치(SW_R)를 통하여 제1 제어 신호 입력 단자(T3)와 접속되고, 서브 임계 전압 생성 회로(232)는 서브 임계 전압 스위치(SW_th)를 통하여 제1 제어 신호 입력 단자(T3)와 접속되어 있다. 리셋 트랜지스터(Tr14)의 게이트 임계값 전압을 V_th로 하면, 서브 임계 전압 스위치(SW_th)를 통전 상태로 함으로써, 리셋 트랜지스터(Tr14)의 게이트에는, 서브 임계 전압 생성 회로(232)로부터 제1 제어 신호 입력 단자(T3)를 통하여, V_gs<V_th의 게이트 전압 V_gs가 인가되고, 이로써, 리셋 트랜지스터(Tr14)의 게이트 전극 바로 아래의 채널 영역의 표면은 약반전 상태로 되고, 리셋 트랜지스터(Tr14)는 서브 임계 영역에서 동작한다.

판독 신호 생성 회로(233)는 제1 판독 신호 스위치(SW_S1)를 통하여 제2 제어 신호 입력 단자(T4)와 접속되는 화상 정보를 취득할 때의 신호 전달 경로와, 제2 판독 신호 스위치(SW_S2)를 통하여 제2 제어 신호 입력 단자(T4)와 접속되는 광통신 신호 정보를 취득할 때의 신호 전달 경로를 구비하고, 판독용 스위치(SW10)는, 제2 제어 신호 입력 단자(T4)와 접속되어 있다. 리셋 신호 스위치(SW_R)는 수신용 제어·처리 회로(6)로부터의 리셋 신호 출력 제어 신호 CS_R에 의해 개폐되고, 서브 임계 전압 스위치(SW_th)는 수신용 제어·처리 회로(6)로부터의 서브 임계 전압 출력 제어 신호 CS_th에 의해 개폐되고, 제1 판독 신호 스위치(SW_S1)는 수신용 제어·처리 회로(6)로부터의 제1 판독 신호 출력 제어 신호 CS_S1에 의해 개폐되고, 제2 판독 신호 스위치(SW_S2)는 수신용 제어·처리 회로(6)로부터의 제2 판독 신호 출력 제어 신호 CS_S2에 의해 개폐된다.

그리고, 도 4에 나타낸 수직 주사 회로(23)의 구성은 예시이며, 도 4에 나타낸 구성에 한정되는 것은 아니다. 예를 들면, 수직 주사 회로(23)는, 리셋 트랜지스터(Tr14)와 판독용 스위치(SW10)의 구동 방식에 관한 데이터를 보존하는 메모리와 메모리에 저장된 데이터에 의해, 리셋 신호 스위치(SW_R), 서브 임계 전압 스위치(SW_th), 제1 판독 신호 스위치(SW_S1) 및 제2 판독 신호 스위치(SW_S2)를 제어하는 제어 회로를 가지도록 구성해도 된다. 이 경우, 메모리에 저장되는 구동 방식에 관한 데이터는 순차 갱신 가능하며, 수직 주사 회로(23)의 제어 회로는, 그 데이터에 기초하여 리셋 트랜지스터(Tr14)와 판독용 스위치(SW10)를 제어하는 제어 신호를 제1 제어 신호 입력 단자(T3) 및 제2 제어 신호 입력 단자(T4)에 전달하도록 할 수 있다.

포토다이오드(11)와 리셋 트랜지스터(Tr14)의 중간점(P10)은, 증폭 회로(15)와 판독용 스위치(SW10)를 통하여 수직 출력 신호선(B_j)과 접속되어 있다. 증폭 회로(15)와 판독용 스위치(SW10)는, 중간점(P10)과 출력 신호선(B_j)의 사이에 직렬로 접속되어 있다. 출력 신호선(B_j)은, 출력 신호 단자(T5)와 접속되어 있다. 출력 신호 단자(T5)는, 직류 성분 제거 회로(DCC_j)와 접속되어 있다. 직류 성분 제거 회로(DCC_j)는 아날로그/디지털 변환 회로를 가지고 있고, 셀(X_ij)에 의해 취득된 광통신 신호 정보는, 그 아날로그/디지털 변환 회로로 디지털 신호로 변환되고, 출력 V_OUT1에 제공된다.

도 5에, 셀(X_ij) 및 직류 성분 제거 회로(DCC_j)의 구체적인 회로 구성의 일례를 나타낸다. 도 5에 나타낸 바와 같이, 증폭 회로(15)는, 소스 팔로워(follower) 회로로 구성되어 있고, 버퍼 트랜지스터(Tr15)를 구비하고 있다. 도 4에 있어서 판독용 스위치(SW10)로 표현되어 있었던 선택 회로(19)는, 판독 트랜지스터(Tr10)로 구성되어 있다. 버퍼 트랜지스터(Tr15)의 게이트 전극은 포토다이오드(11)의 캐소드와 접속되어 있고, 드레인 전극은 고위 전원(V_DD)과 접속되어 있고, 소스 전극은 판독 트랜지스터(Tr10)와 접속되어 있다. 판독 트랜지스터(Tr10)의 게이트 전극은, 제2 제어 신호 입력 단자(T4)와 접속되어 있고, 드레인 전극은 증폭 회로(15)와 접속되어 있고, 소스 전극은 출력 신호선(B_j)과 접속되어 있다.

직류 성분 제거 회로(DCC_j)는, 밴드 패스 필터 회로(16a)와 비교기 회로(16b)(아날로그/디지털 변환 회로의 일례)를 구비하고 있다. 밴드 패스 필터 회로(16a)와 비교기 회로(16b)에는, 비교 전압 V_COM이 입력되고 있다. 밴드 패스 필터 회로(16a)는, 광통신 신호의 캐리어 주파수 주변의 주파수를 통과시키도록, 컷 오프 주파수가 설정되어 있다. 이로써, 광통신 신호로부터 직류 성분을 제거하고, 또한 광통신 신호 이외의 노이즈 성분을 제거할 수 있다. 비교기 회로(16b)는, 밴드 패스 필터 회로(16a)를 통과한 신호 성분을 펄스화하여, 광통신 신호를 디지털 정보로 복원한다. 그리고, 증폭 회로(15), 선택 회로(19) 및 직류 성분 제거 회로(DCC_j)에 관한 회로 구성은, 도 5에 나타낸 회로 구성예 대신에 다른 회로 구성을 이용할 수도 있다.

도 6의 (a)에, 광통신 신호 정보를 취득하는 셀(X_ij)에 있어서, 광통신 신호의 수신 시와 비수신 시에서의 리셋 트랜지스터(Tr14) 및 판독 트랜지스터(Tr10)의 구동 방식을 나타낸다. 참조를 위해, 도 6의 (b)에는, 센서 어레이(21) 내의 다른 화상 정보를 취득하는 셀에 있어서, 화상의 촬상 시와 비촬상 시에서의 리셋 트랜지스터(Tr14) 및 판독 트랜지스터(Tr10)의 구동 방식을 나타낸다.

먼저, 도 5에 나타낸 바와 같이, 리셋 트랜지스터(Tr14) 및 판독 트랜지스터(Tr10)가 nMOSFET인 것으로 하여, 화상 정보를 취득하는 셀에 관하여 설명한다. 도 6의 (b)에 나타낸 바와 같이, 화상의 촬상 시는, 전하 축적용 컨덴서(12)의 전하량을 초기화하기 위해, 리셋 트랜지스터(Tr14)의 게이트 전극에 펄스파의 리셋 신호로서 하이 레벨의 전압(온 신호)이 입력되고, 리셋 트랜지스터(Tr14)가 온한다. 리셋 트랜지스터(Tr14)는, 초기화 후에 있어서, 펄스파의 리셋 신호로서 로우 레벨의 전압(오프 신호)이 입력되어 오프 상태로 제어된다. 판독 트랜지스터(Tr10)는, 전하 축적 기간에 로우 레벨의 전압(오프 신호)이 인가되어 오프되고, 전하 전송 기간에 하이 레벨의 전압(온 신호)이 인가되어 온하도록 펄스파의 판독 신호에 의해 제어된다. 전하 축적 기간에 있어서 셀(X_ij)에 광이 입사하면 포토다이오드(11)에 의해 전하가 생성된다. 생성된 전하가 전하 축적용 컨덴서(12)에 축적되면, 증폭 회로(15)의 입력 전압 V_FD가 저하된다. 소정 기간이 경과한 후에 판독 트랜지스터(Tr10)를 온하면, 증폭 회로(15)를 통하여 입력 전압 V_FD(또는, 입력 전압 V_FD에 따른 증폭 전압)가 출력 신호선(B_j)에 전송된다. 화상 정보를 취득하는 셀(X_ij)에서는, 출력 신호선(B_j)이 수신용 제어·처리 회로(6)(도 1 참조)의 화상 정보 처리 회로와 접속되어 있다. 화상 정보 처리 회로에 의해, 화상 정보를 취득하는 셀에서는, 화상 정보를 취득할 수 있다. 화상의 비촬상 시는, 리셋 트랜지스터(Tr14) 및 판독 트랜지스터(Tr10)가 모두 로우 레벨의 전압(오프 신호)이 인가되어 오프 상태로 제어된다.

한편, 도 6의 (a)에 나타낸 바와 같이, 광통신 신호 정보를 취득하는 셀(X_ij)은, 화상 정보를 취득하는 셀과는 분명하게 상이한 구동 방식으로 구동된다. 광통신 신호의 수신 시는, 리셋 트랜지스터(Tr14) 및 판독 트랜지스터(Tr10)가 모두 온 상태로 제어된다. 광통신 신호의 비수신 시는, 리셋 트랜지스터(Tr14) 및 판독 트랜지스터(Tr10)가 모두 오프 상태로 제어된다.

도 7의 (a)∼(d)는, 광통신 신호의 수신 시에서의 셀의 동작 파형을 나타낸다. 도 7의 (a)는 포토다이오드(11)가 무부하 상태인 것으로 가정한 경우의 셀(X_ij)에 입사하는 광통신 신호에 따라 변동되는 포토다이오드 전류 I_ph이며, 도 7의 (b)는 포토다이오드(11)와 접속된 리셋 트랜지스터(Tr14)에 흐르는 드레인 전류 I_d이며, 도 7의 (c)는 증폭 회로(15)의 입력 전압 V_FD이며, 도 7의 (d)는 아날로그/디지털 변환 회로(16)에 의해 변환된 후의 출력 V_OUT1이다.

도 7의 (a)에 나타낸 바와 같이, 포토다이오드(11)가 무부하 상태에서는, 광통신 신호에 따라 포토다이오드 전류 I_ph도 하이와 로우를 반복한다. 타이밍 t1, t3에서 광통신 신호가 로우로부터 하이로 변화되면, 포토다이오드(11)에 의해 전하가 생성되고, 포토다이오드 전류 I_ph도 로우로부터 하이로 변화된다. 광통신 신호 정보를 취득하는 셀(X_ij)에서는, 포토다이오드(11)와 접속된 리셋 트랜지스터(Tr14)의 게이트에 서브 임계 전압 생성 회로(232)로부터 서브 임계 전압 스위치(SW_th)를 통하여 V_gs<V_th의 게이트 전압 V_gs이 인가되고, 약반전 상태로 확산 전류가 흐르도록 설정되어 있으므로, 도 7의 (b)에 나타낸 바와 같이, 포토다이오드 전류 I_ph에 호응하여 드레인 전류 I_d도 흐른다. V_gs<V_th의 서브 임계 영역에서는, 리셋 트랜지스터(Tr14)의 드레인 전류는 미소하므로, 포토다이오드(11)에 의해 생성된 전하는, 전하 축적용 컨덴서(12)에 축적된다. 이로써, 리셋 트랜지스터(Tr14)의 소스 전극의 전위가 저하된다. 서브 임계 영역에서의 리셋 트랜지스터(Tr14)의 드레인 전류 I_d는:

[수학식 1]

과 같이 된다. 여기서 I_so는 구조에 의존한 상수(常數), q는 소전하, k는 볼츠만(Boltzmann) 상수(定數), T는 절대온도, n은 이상화(理想化) 상수(定數)이다. 리셋 트랜지스터(Tr14)의 소스·드레인 간 전압 V_ds는 kT/q=V_T를 열저항으로 하여, V_ds>>V_T이므로, 식(1)은,

[수학식 2]

로 된다. 실제로는, 제1 전위 단자(T1)와 제2 전위 단자(T2)의 사이에 저항 성분 R과 용량 성분 C에 의한 시정수 τ=RC가 존재한다. 리셋 트랜지스터(Tr14)의 약반전 상태에서의 동작 저항 R_OP는, 식(2)를 게이트 소스 간 전압 V_ds로 미분하여:

[수학식 3]

으로 된다. 리셋 트랜지스터(Tr14)의 벌크(bulk)의 저항 등, 다른 내부 저항 성분을 무시하면, 제1 전위 단자(T1)와 제2 전위 단자(T2) 간의 시정수 τ는, 증폭 회로(15)의 입력측의 배선의 기생 용량을 C_FD로 하면:

[수학식 4]

로 된다. 따라서, 드레인 전류 I_d의 크기는, 도 7의 (b)에 나타낸 바와 같은 상승 특성으로 상승한다. 즉, 포토다이오드 전류 I_ph가 하이 레벨 시의 드레인 전류 I_d의 크기는:

[수학식 5]

로 나타내는 것이 가능하다. 도 7의 (a) 및 (b)에 나타낸 바와 같이, I_p는 드레인 전류 I_d 및 포토다이오드 전류 I_ph의 최대값이며, I_dM은 드레인 전류 I_d의 최소값이다. 리셋 트랜지스터(Tr14)의 소스 전극의 전위의 저하에 따라 드레인 전류 I_d가 흐르면, 리셋 트랜지스터(Tr14)의 서브 임계 영역에서의 내부 저항분의 전압 강하에 의해, 도 7의 (c)에 나타낸 바와 같이, 증폭 회로(15)의 입력 전압 V_FD도 변동된다.

타이밍 t2, t4에서 광통신 신호가 하이로부터 로우로 변화되면, 포토다이오드(11)에 의해 전하의 생성이 정지된다. 그러나, 리셋 트랜지스터(Tr14)가 약반전 상태로 설정되어 있으므로, 도 7의 (b)에 나타낸 바와 같이, 드레인 전류 I_d는 시정수 τ로 감쇠(減衰)하면서, 전하 축적용 컨덴서(12)를 향해 계속 흐른다. 즉, 포토다이오드 전류 I_ph가 로우 레벨 시의 드레인 전류 I_d의 크기는:

[수학식 6]

으로 나타내는 것이 가능하다. I_p≫I_dM, 또한 t≫τ의 조건 하에서는, 식(6)은: [수학식 7]

에 의해 근사시킬 수 있다. 즉, 전하 축적용 컨덴서(12)에 축적되어 있던 전하가 리셋 트랜지스터(Tr14)를 통하여, 시정수 τ로 방전되어 도 7의 (c)에 나타낸 바와 같이, 증폭 회로(15)의 입력 전압 V_FD가 증가한다. 이로써, 증폭 회로(15)의 입력 전압 V_FD는, 포토다이오드 전류 I_ph가 로우와 하이의 사이에서 변화함에 따라 맥동(脈動)한다. 이 맥동하는 증폭 회로(15)의 입력 전압 V_FD는, 증폭 회로(15)를 통하여 출력 신호선(B_j)에 판독된다. 직류 성분 제거 회로(DCC_j)는, 도 7의 (d)에 나타낸 바와 같이, 맥동하는 입력 전압 V_FD에 따른 디지털 신호를 생성한다. 이 디지털 신호는, 광통신 신호에 따라 변동을 나타낸다. 이와 같이 하여, 셀(X_ij)은, 광통신 신호 정보를 취득할 수 있다.

식(4) 내지 식(7)에 나타낸 바와 같이, 기생(寄生) 용량 C_FD를 충분히 작게 하면, 미소한 광전류 진폭 I_P에 대하여 고속으로 응답시키는 것이 가능하게 되는 것을 알 수 있다. 예를 들면, 기생 용량 C_FD를 2.5pF로 하고, 진폭 I_P를 100pA로 하면, 상온(27℃)에서의 시정수 τ는 0.65㎲가 된다. 시정수의 10배가 광통신 신호의 주기로 하면, 100kHz 이상의 비트 레이트로 통신이 가능하게 된다.

도 8의 (a)에 나타낸 바와 같이, 본 발명의 제1 실시 형태에 관한 센서 어레이(21)의 셀(X_ij)은, 제1 도전형(p형)의 반도체층(11b)과, 반도체층(11b) 상에 배치된 제2 도전형(n형)의 표면 매립 영역(11a)을 구비한다. 표면 매립 영역(11a)은 수광 캐소드 영역(전하 생성 영역)으로서 기능하고, 표면 매립 영역(수광 캐소드 영역)(11a)의 바로 아래의 반도체층(11b)이 수광 애노드 영역으로서 기능함으로써, 표면 매립 영역(11a)과 반도체층(11b)으로 포토다이오드(11)를 구성하고 있다. 표면 매립 영역(수광 캐소드 영역)(11a)의 상부에는, 접지 전위(저위 전원) GND와 접속된 제1 도전형(p^＋형)의 피닝층(pinning layer)(31)과 부유 확산 영역으로 되는 제2 도전형(n^＋형)의 전하 축적 영역(32)이 배치되어 있다. 피닝층(31)은, 다크 시(dark time)의 표면에서의 캐리어의 생성을 억제하는 층이며, 다크 전류 삭감을 위해 바람직한 층으로서 사용되고 있다. 다크 전류가 문제가 되지 않는 용도(응용) 등에서는, 구조상, 피닝층(31)을 생략해도 상관없다. 또한, 「 제1 도전형의 반도체 영역」으로서 반도체 기판(11b)을 사용하는 대신에, 불순물 밀도 4×10¹⁷cm^―3정도 이상, 1×10²¹cm^―3정도 이하의 제1 도전형(p^＋형)의 반도체 기판과, 반도체 기판 상에 배치되고, 반도체 기판보다 불순물 밀도 쪽이 낮은 제1 도전형(p형)의 에피택셜 성장층의 2층 구조를 형성하고, 제1 도전형의 에피택셜 성장층을 「 제1 도전형의 반도체 영역」으로서 채용해도 된다.

그리고, 도 8의 (a)의 우측에 나타낸 바와 같이, 제1 도전형의 반도체층(11b)의 표면에는, 전하 축적 영역(32)과 이격되어, 리셋 트랜지스터(Tr14)의 제2 도전형(n^＋형)의 리셋 드레인 영역(33)이 배치되어 있다. 전하 축적 영역(32)은, 리셋 트랜지스터(Tr14)의 리셋 소스 영역으로서도 기능하게 된다. 반도체층(11b)의 상에는 게이트 절연막(142)이 형성되어 있다. 게이트 절연막(142)으로서는, 실리콘 산화막(SiO₂막)이 바람직하지만, 실리콘 산화막(SiO₂막) 이외의 각종 절연막을 사용한 절연 게이트형 트랜지스터(MIS 트랜지스터)의 절연 게이트 구조라도 된다. 예를 들면, 실리콘 산화막(SiO₂막)/실리콘 질화막(Si₃N₄막)/실리콘 산화막(SiO₂막)의 3층 적층막으로 이루어지는 ONO막이라도 된다. 또한, 스트론튬(Sr), 알루미늄(Al), 마그네슘(Mg), 이트륨(Y), 하프늄(Hf), 지르코늄(Zr), 탄탈(Ta), 비스무트(Bi) 중 어느 하나 원소를 적어도 포함하는 산화물, 또는 이들 원소를 포함하는 실리콘 질화물 등이 게이트 절연막(142)으로서 사용 가능하다. 게이트 절연막(142) 상에는, 리셋 게이트 전극(141)이 배치되고, 전하 축적 영역(32), 리셋 게이트 전극(141) 및 리셋 드레인 영역(33)으로 리셋 트랜지스터(Tr14)로서의 nMOSFET를 구성하고 있다.

전하 축적 영역(32)에는, 도 8의 (a)에 나타낸 바와 같이, 증폭 회로(15)를 구성하는 버퍼 트랜지스터(Tr15)의 게이트 전극이 접속되어 있다. 버퍼 트랜지스터(Tr15)의 드레인 전극은 고위 전원(V_DD)과 접속되고, 소스 전극은 판독 트랜지스터(Tr10)의 드레인 전극과 접속되어 있다(도 5 참조). 도 8의 (a)에 나타낸 단면(斷面) 구조에 있어서, 반도체층(11b)을 불순물 밀도 6×10¹¹cm^-3 정도 이상, 2×10¹⁵cm^-3정도 이하의 실리콘 기판으로 하면, 통상의 CMOS 프로세스를 채용할 수 있다.

도 8의 (b)는, 리셋 게이트 전극(141)에 하이 레벨의 전압이 인가되고, 리셋 트랜지스터(Tr14)가 통전 상태로 되어 있을 때의, 반도체층(11b)의 표면부에서의 전도대의 전위 레벨을 나타낸다. 전하 생성 영역(수광 애노드 영역)에서 생성된 캐리어(전자)는, 전하 생성 영역의 바로 위쪽의 표면 매립 영역(11a)의 일부에 설치되고, 표면 매립 영역(11a)보다 포텐셜 레벨이 낮은 전하 축적 영역(32)에 주입된다. 표면 매립 영역(11a)의 불순물 밀도를 전하 축적 영역(32)의 불순물 밀도보다 낮게 설정함으로써, 포토다이오드(11)를 완전 공핍화(空乏化) 전위로 동작시켜, 그 커패시턴스의 크기가 전하 축적 영역(32)에서의 응답과는 관계없는 것으로 하여, 기생 용량 C_FD를 작게 할 수 있다. 그러므로, 포토다이오드(11)의 면적을 충분히 확보하면서, 광통신 신호에 대하여 고속으로 응답하는 것이 가능하게 된다.

본 발명의 제1 실시 형태에 관한 정보 취득 장치에 의하면, 광통신 신호를 수신 시에 리셋 트랜지스터(Tr14)를 약반전 상태로 동작시키도록 하고 있으므로, 미약한 광통신 신호를 수신한 경우라도, 리셋 트랜지스터(Tr14)에 흐르는 드레인 전류 I_d가 큰 값으로 증폭되어 증폭 회로(15)로의 입력 전압 V_FD가 커지므로, 보다 고감도의 광통신 신호의 검출이 가능해진다. 또한, 제1 실시 형태에 관한 정보 취득 장치는, 종래의 기술과 같은 전류 앰프 회로를 이용하고 있지 않으므로, 소자 면적의 소형화, 소비 전력의 저감화, 노이즈의 억제가 가능하다. 특히, 소형화된 구조로, 화상 정보와 광통신 신호 정보의 양쪽을 취득하고, 처리할 수 있는 정보 취득 장치를 제공할 수 있다.

또한, 본 발명의 제1 실시 형태에 의하면, 제1 실시 형태에 관한 정보 취득 장치를 가지는 정보 수신계에, 광통신 신호를 송신하는 정보 송신계를 조합한 구성으로 함으로써, 고감도, 소형화, 저소비 전력, 저노이즈의 광통신 시스템을 제공할 수 있다.

(제2 실시 형태)

도시하지 않지만, 본 발명의 제2 실시 형태에 관한 광통신 시스템은, 도 1에 나타낸 블록도와 마찬가지로, 정보 송신계(1)와, 화상 정보와 정보 송신계(1)로부터의 광통신 신호 정보의 양쪽을 취득할 수 있는 정보 수신계(2)를 구비하고, 정보 수신계(2)의 카메라(5)가 구비하는 정보 취득 장치(7)는, 화상 정보를 취득하는 기능과 광통신 신호로부터 광통신 신호 정보를 취득하는 기능의 양쪽을 구비하고 있다. 또한, 본 발명의 제2 실시 형태에 관한 정보 취득 장치는, 도 2에 나타낸 바와 마찬가지로, 일 태양으로서, 센서 어레이(21)와 주변 회로부(22, 23, 24, DCC₁~DCC_m)를 동일한 반도체칩 상에 집적화하는 것이 가능하지만, 센서 어레이(21)를 구성하는 셀(X_ij)[i=1~m; j=1~n: m, n은 각각 정수(整數)임]의 구조가, 도 9에 나타낸 바와 같이, 제1 실시 형태에 관한 정보 취득 장치(7)와는 상이하다.

MOSFET의 채널 길이가 짧아지면 반도체 표면이 쉽게 반전(反轉)하므로, nMOSFET의 경우, 게이트 임계값 전압이 점차 마이너스의 방향으로 시프트하여, 서브 임계 전압의 설정이 점차 곤란하게 된다. 도 9에 나타낸 바와 같이, 제2 실시 형태에 관한 정보 취득 장치의 셀(X_ij)은, 신호 전하를 생성하여 축적하는 광전 변환 축적 소자(9)와, 이 광전 변환 축적 소자(9)가 생성한 신호 전하를 전위의 변화로서 검출하는 전위 검출 회로(14)와, 전위의 변화를 증폭하여 출력 신호선(B_j)에 출력하는 증폭 회로(15)와, 증폭 회로(15)와 출력 신호선(B_j)과의 사이에 설치되고, 센서 어레이(21) 중의 특정한 행의 셀(X_ij)을 선택하는 선택 회로(19)를 구비한다. 광전 변환 축적 소자(9)와 전위 검출 회로(14)는, 제1 전위 단자(T1)와 제2 전위 단자(T2)의 사이에 직렬로 접속되어 있다. 전위 검출 회로(14)는, 광통신 신호의 수신 시에, 전위의 변화를 약반전 상태로 검출하는 pMOSFET를 리셋 트랜지스터(Tr14)로서 가진다. 한편, 증폭 회로(15)는 nMOSFET를 버퍼 트랜지스터(Tr15)로서 가지고, 선택 회로(19)는 nMOSFET를 판독 트랜지스터(Tr10)로서 가진다. 광전 변환 축적 소자(9)는, 도 9에 나타낸 바와 같이, 신호 전하를 생성하는 포토다이오드(11)와, 포토다이오드(11)에 병렬로 접속되고, 광전 변환에 의해 생성된 전하를 축적하는 전하 축적용 컨덴서(12)를 가진다. 제1 실시 형태에서 설명한 바와 같이, 도 9에 나타낸 광전 변환 축적 소자(9)는 등가 회로 표시이며, 물리적 구조의 의미에서는, 전하 축적용 컨덴서(12)는 포토다이오드(11)의 접합 용량이 주된 용량 성분이다.

도 9에 나타낸 회로 구성을 트랜지스터 등의 반도체 소자 레벨로 기술하면, 제2 실시 형태에 관한 정보 취득 장치의 센서 어레이(21)를 구성하는 셀(X_ij)은, 제2 전위 단자(T2)를 통하여 드레인 전극을 리셋 전압 V_R과 접속하고, 게이트 전극을 제1 제어 신호 입력 단자(T3)와 접속한 pMOSFET인 리셋 트랜지스터(Tr14)와, 리셋 트랜지스터(Tr14)의 소스 전극에 캐소드를 접속하고, 애노드를 제1 전위 단자(T1)를 통하여 접지 전위(저위 전원) GND와 접속한 포토다이오드(11)와, 포토다이오드(11)와 리셋 트랜지스터(Tr14)의 중간점(P10)의 전위를 게이트 전극에 입력하고, 드레인 전극을 고위 전원(VDD)과 접속한 nMOSFET인 버퍼 트랜지스터(Tr15)와, 드레인 전극을 버퍼 트랜지스터(Tr15)의 소스 전극과 접속하고, 게이트 전극을 제2 제어 신호 입력 단자(T4)와 접속하고, 소스 전극을 출력 신호선(B_j)과 접속한 nMOSFET인 판독 트랜지스터(Tr10)를 구비한다. 출력 신호선(B_j)과 접속되는 직류 성분 제거 회로(DCC_j)의 회로 구성은, 제1 실시 형태에 관한 정보 취득 장치와 동일하므로 중복된 설명을 생략한다.

상세한 구조를 도시하지 않지만, 도 4에 나타낸 바와 마찬가지로, 수직 주사 회로(23)는, 리셋 트랜지스터(Tr14)의 게이트 전극에 펄스파의 리셋 신호를 출력하는 리셋 신호 생성 회로(231)와, 리셋 트랜지스터(Tr14)의 게이트 전극에 서브 임계 전압을 출력하는 서브 임계 전압 생성 회로(232)와, 판독 트랜지스터(Tr10)를 제어하는 제어 신호를 생성하는 판독 신호 생성 회로(233)를 구비한다. 리셋 신호 생성 회로(231)는 리셋 신호 스위치(SW_R)를 통하여 제1 제어 신호 입력 단자(T3)와 접속되고, 서브 임계 전압 생성 회로(232)는 서브 임계 전압 스위치(SW_th)를 통하여 제1 제어 신호 입력 단자(T3)와 접속되어 있다. 리셋 트랜지스터(Tr14)의 게이트 임계값 전압을 V_th로 하면, 서브 임계 전압 스위치(SW_th)를 통전 상태로 함으로써, 리셋 트랜지스터(Tr14)의 게이트에는, 서브 임계 전압 생성 회로(232)로부터 제1 제어 신호 입력 단자(T3)를 통하여, V_gs<V_th의 게이트 전압 V_gs가 인가되고, 이로써, 리셋 트랜지스터(Tr14)는 서브 임계 영역에서 동작한다. 판독 신호 생성 회로(233)는 제1 판독 신호 스위치(SW_S1)를 통하여 제2 제어 신호 입력 단자(T4)와 접속되는 화상 정보를 취득할 때의 신호 전달 경로와, 제2 판독 신호 스위치(SW_S2)를 통하여 제2 제어 신호 입력 단자(T4)와 접속되는 광통신 신호 정보를 취득할 때의 신호 전달 경로를 구비하고, 판독 트랜지스터(Tr10)는, 제2 제어 신호 입력 단자(T4)와 접속되어 있다. 리셋 신호 스위치(SW_R)는 수신용 제어·처리 회로(6)로부터의 리셋 신호 출력 제어 신호 CS_R에 의해 개폐되고, 서브 임계 전압 스위치(SW_th)는 수신용 제어·처리 회로(6)로부터의 서브 임계 전압 출력 제어 신호 CS_th에 의해 개폐되고, 제1 판독 신호 스위치(SW_S1)는 수신용 제어·처리 회로(6)로부터의 제1 판독 신호 출력 제어 신호 CS_S1에 의해 개폐되고, 제2 판독 신호 스위치(SW_S2)는 수신용 제어·처리 회로(6)로부터의 제2 판독 신호 출력 제어 신호 CS_S2에 의해 개폐된다.

도 9에 나타낸 셀(X_ij)의 구조에 있어서, 화상의 촬상 시는, 전하 축적용 컨덴서(12)의 전하량을 초기화하기 위해, pMOSFET인 리셋 트랜지스터(Tr14)의 게이트 전극에 펄스파의 리셋 신호로서 로우 레벨의 전압(온 신호)이 입력되고, 리셋 트랜지스터(Tr14)가 온한다. 리셋 트랜지스터(Tr14)는, 초기화 후에 있어서, 펄스파의 리셋 신호로서 하이 레벨의 전압(오프 신호)이 게이트 전극에 입력되어 오프 상태로 제어된다. nMOSFET인 판독 트랜지스터(Tr10)는, 전하 축적 기간에 로우 레벨의 전압(오프 신호)이 게이트 전극에 인가되어 오프되고, 전하 전송 기간에 하이 레벨의 전압(온 신호)이 게이트 전극에 인가되어 온하도록 펄스파의 판독 신호에 의해 제어된다. 전하 축적 기간에 있어서 포토다이오드(11)에 의해 생성된 전하가 전하 축적용 컨덴서(12)에 축적되면, 증폭 회로(15)의 입력 전압 V_FD가 저하된다. 소정 기간이 경과한 후에 판독 트랜지스터(Tr10)를 온하면, 증폭 회로(15)를 통하여 입력 전압 V_FD(또는, 입력 전압 V_FD에 따른 증폭 전압)가 출력 신호선(B_j)에 전송된다. 화상의 비촬상 시는, 리셋 트랜지스터(Tr14)의 게이트 전극에는 하이 레벨의 전압(오프 신호)이 인가되고, 판독 트랜지스터(Tr10)의 게이트 전극에는 로우 레벨의 전압(오프 신호)이 인가되어, 모두 오프 상태로 제어된다.

도 7의 (a)에 나타낸 바와 마찬가지로, 타이밍 t1, t3에서 광통신 신호가 로우로부터 하이로 변화되면, 포토다이오드(11)에 의해 전하가 생성되고, 포토다이오드 전류 I_ph도 로우로부터 하이로 변화된다. 리셋 트랜지스터(Tr14)의 게이트에 서브 임계 전압 생성 회로(232)로부터 서브 임계 전압 스위치(SW_th)를 통하여 V_gs<V_th의 게이트 전압 V_gs가 인가되면, 리셋 트랜지스터(Tr14)는 약반전 상태로 되고, 포토다이오드(11)에 의해 생성된 전하는, 전하 축적용 컨덴서(12)에 축적되어 리셋 트랜지스터(Tr14)의 소스 전극의 전위가 저하된다. 리셋 트랜지스터(Tr14)의 소스 전극의 전위의 저하에 따라 드레인 전류 I_d가 흐르면, 리셋 트랜지스터(Tr14)의 서브 임계 영역에서의 내부 저항분의 전압 강하에 의해, 도 7의 (c)에 나타낸 바와 마찬가지로 증폭 회로(15)의 입력 전압 V_FD도 변동된다.

타이밍 t2, t4에서 광통신 신호가 하이로부터 로우로 변화되면, 포토다이오드(11)에 의해 전하의 생성이 정지된다. 그러나, 리셋 트랜지스터(Tr14)가 약반전 상태로 설정되어 있으므로, 도 7의 (b)에 나타낸 바와 마찬가지로 드레인 전류 I_d는 시정수 τ로 감쇠하면서, 전하 축적용 컨덴서(12)를 향해 계속 흘러, 도 7의 (c)에 나타낸 바와 마찬가지로 증폭 회로(15)의 입력 전압 V_FD가 증가한다. 이로써, 증폭 회로(15)의 입력 전압 V_FD는, 포토다이오드 전류 I_ph가 로우와 하이의 사이에서 변화함에 따라 맥동한다. 이 맥동하는 증폭 회로(15)의 입력 전압 V_FD는, 증폭 회로(15)를 통하여 출력 신호선(B_j)에 판독된다.

제1 실시 형태에 관한 정보 취득 장치(7)에 있어서는, 리셋 트랜지스터(Tr14)에 nMOSFET를 사용하고 있었으므로, 리셋 트랜지스터(Tr14)의 채널 길이가 짧아지면 게이트 임계값 전압이 마이너스의 방향으로 시프트하여, 서브 임계 전압의 설정이 곤란하게 되는 문제가 있었다. 제2 실시 형태에 관한 정보 취득 장치의 센서 어레이(21)를 구성하는 셀(X_ij)은, pMOSFET를 리셋 트랜지스터(Tr14)에 사용하고 있으므로, 게이트 임계값 전압의 시프트의 문제는 현저하지 않아, 서브 임계 전압의 설정이 용이하므로, 리셋 트랜지스터(Tr14)를 서브 임계 영역에서 동작시키기 위한 설계가 용이하게 된다. 따라서, 제2 실시 형태에 관한 정보 취득 장치의 센서 어레이(21)에 의하면, 셀 구조를 미세화하는 것에 의해, 화소수가 많은 센서 어레이(21)를 실현하여, 보다 해상도가 높은 정보 취득 장치를 실현할 수 있다.

도 10에 나타낸 바와 같이, 본 발명의 제2 실시 형태에 관한 센서 어레이(21)의 셀(X_ij)은, 제1 도전형(p형)의 반도체층(11b)과, 반도체층(11b) 상에 배치된 제2 도전형(n형)의 표면 매립 영역(11a)으로 포토다이오드(11)를 구성하고, 표면 매립 영역(수광 캐소드 영역)(11a)의 상부에, 접지 전위(저위 전원) GND와 접속된 제1 도전형(p^＋형)의 피닝층(31)과 부유 확산 영역으로 되는 제2 도전형(n^＋형)의 전하 축적 영역(35)을 배치한 점에서는 제1 실시 형태에 관한 셀(X_ij)과 같다.

도 8의 (b)는, 반도체층(11b)의 표면부에서의 전도대의 전위 레벨을 나타낸다. 전하 생성 영역(수광 애노드 영역)에서 생성된 캐리어(전자)는, 전하 생성 영역의 바로 위쪽의 표면 매립 영역(11a)의 일부에 설치되고, 표면 매립 영역(11a)보다 포텐셜 레벨이 낮은 전하 축적 영역(35)에 주입된다. 표면 매립 영역(11a)의 불순물 밀도를 전하 축적 영역(35)의 불순물 밀도보다 낮게 설정함으로써, 포토다이오드(11)를 완전 공핍화 전위로 동작시켜, 그 커패시턴스의 크기가 전하 축적 영역(35)에서의 응답과는 관계없는 것으로 하여, 기생 용량 C_FD를 작게 할 수 있다. 그러므로, 포토다이오드(11)의 면적을 충분히 확보하면서, 광통신 신호에 대하여 고속으로 응답하는 것이 가능하게 된다.

그리고, 도 10에 나타낸 바와 같이, 제1 도전형의 반도체층(11b)의 표면에는, 전하 축적 영역(3)과 인접하여 제1 도전형(p^＋형)의 리셋 소스 영역(36)이 배치되고, 리셋 소스 영역(36)과 이격되어, 제1 도전형(p^＋형)의 리셋 드레인 영역(37)이 배치되어 있다. 전하 축적 영역(35)과 리셋 소스 영역(36)은 표면 배선(145)에 의해 서로 단락(短絡)되어 있다. 반도체층(11b) 상에는 게이트 절연막(144)이 형성되어 있다. 게이트 절연막(144)으로서는, 실리콘 산화막(SiO₂막)이 바람직하지만, 실리콘 산화막(SiO₂막) 이외의 각종 절연막을 사용한 절연 게이트형 트랜지스터(MIS 트랜지스터)의 절연 게이트 구조라도 된다. 게이트 절연막(144) 상에는, 리셋 게이트 전극(143)이 배치되고, 리셋 소스 영역(36), 리셋 게이트 전극(143) 및 리셋 드레인 영역(37)으로 리셋 트랜지스터로서의 pMOSFET를 구성하고 있다.

전하 축적 영역(35)에는, 도 10에 나타낸 바와 같이, 증폭 회로(15)를 구성하는 버퍼 트랜지스터(Tr15)의 게이트 전극이 접속되어 있다. 버퍼 트랜지스터(Tr15)의 드레인 전극은 고위 전원(V_DD)과 접속되고, 소스 전극은 판독 트랜지스터(Tr10)의 드레인 전극과 접속되어 있다(도 9 참조). 도 9에 나타낸 바와 같이, 판독 트랜지스터(Tr10)의 소스 전극은, 수직 출력 신호선(B_j)과 접속되고, 판독 트랜지스터(Tr10)의 게이트 전극에는 제2 제어 신호 입력 단자(T4)를 경유하여, 펄스파의 판독 신호가 인가된다. 즉, 판독 트랜지스터(Tr10)의 게이트 전극을 하이(H) 레벨로 함으로써, 판독 트랜지스터(Tr10)가 통전하고, 버퍼 트랜지스터(Tr15)에 의해 증폭된 전하 축적 영역(32)의 전위에 대응하는 전류가 수직 출력 신호선(B_j)에 흐른다.

본 발명의 제2 실시 형태에 관한 정보 취득 장치에 의하면, 광통신 신호를 수신 시에 리셋 트랜지스터(Tr14)를 약반전 상태로 동작시키도록 하고 있으므로, 미약한 광통신 신호를 수신한 경우라도, 리셋 트랜지스터(Tr14)에 흐르는 드레인 전류 I_d가 큰 값으로 증폭되는 것에 의해, 증폭 회로(15)로의 입력 전압 V_FD가 커지므로, 보다 고감도의 광통신 신호의 검출이 가능해진다. 특히, 제2 실시 형태에 관한 정보 취득 장치의 센서 어레이(21)를 구성하는 셀(X_ij)에 있어서는, pMOSFET를 리셋 트랜지스터(Tr14)에 사용하고 있으므로, 기판 효과도 발생하지 않기 때문에, 보다 안정된 동작과, 보다 미세화된 셀 구조가 실현 가능하며, 이미지 센서로서의 해상도가 향상된다. 그리고, 피닝층(31)을 생략해도 상관없는 점이나, 제1 도전형(p^＋형)의 반도체 기판과, 반도체 기판 상에 배치되고, 반도체 기판보다 불순물 밀도 쪽이 낮은 제1 도전형(p형)의 에피택셜 성장층의 2층 구조를 형성하여, 에피택셜 성장층을 「 제1 도전형의 반도체 영역」으로서 채용해도 되는 것은 제1 실시 형태에 관한 셀(X_ij)과 같다. 또한, 제2 실시 형태에 관한 정보 취득 장치는, 종래의 기술과 같은 전류 앰프 회로를 이용하고 있지 않으므로, 소자 면적의 소형화, 소비 전력의 저감화, 노이즈의 억제가 가능하다. 특히, 소형화된 구조로, 화상 정보와 광통신 신호 정보의 양쪽을 취득하고, 처리할 수 있는 정보 취득 장치를 제공할 수 있다.

또한, 본 발명의 제2 실시 형태에 의하면, 제2 실시 형태에 관한 정보 취득 장치에 광통신 신호를 송신하는 정보 송신계와 조합함으로써, 고감도, 소형화, 저소비 전력, 저노이즈의 광통신 시스템을 제공할 수 있다.

(제3 실시 형태)

제2 실시 형태와 마찬가지로 도시하지 않지만, 본 발명의 제3 실시 형태에 관한 광통신 시스템은, 도 1에 나타낸 바와 같이, 정보 송신계(1)와 정보 수신계(2)를 구비하고, 정보 수신계(2)의 정보 취득 장치(7)가, 화상 정보와 광통신 신호 정보를 취득하는 기능을 구비하고 있다. 또한, 본 발명의 제3 실시 형태에 관한 정보 취득 장치는, 도 2에 나타낸 바와 마찬가지로, 일 태양으로서, 센서 어레이(21)와 주변 회로부(22, 23, 24, DCC₁~DCC_m)를 동일한 반도체칩 상에 집적화하는 것이 가능하지만, 센서 어레이(21)를 구성하는 셀(X_ij)[i=1~m; j=1~n: m, n은 각각 정수(整數)임]의 구조가, 도 11에 나타낸 바와 같이, 제1 및 제2 실시 형태에 관한 정보 취득 장치(7)와는 상이하고, 보다 고속 응답을 실현하기 위한 회로 구성을 이루고 있다.

도 11의 제3 실시 형태에 관한 정보 취득 장치(7)의 셀(X_ij)은, 신호 전하를 생성하여 축적하는 광전 변환 축적 소자(9)와, 이 광전 변환 축적 소자(9)가 생성한 신호 전하를 전위의 변화로서 검출하는 전위 검출 회로(14)와, 전위의 변화를 증폭하여 출력 신호선(B_j)에 출력하는 증폭 회로(15)와, 광전 변환 축적 소자(9)와 전위 검출 회로(14)와의 사이에 설치된 전하 전송 회로(17)를 구비한다. 광전 변환 축적 소자(9)와 전하 전송 회로(17)와 전위 검출 회로(14)는, 제1 전위 단자(T1)와 제2 전위 단자(T2)의 사이에 직렬로 접속되어 있다. 전위 검출 회로(14)는, 광통신 신호의 수신 시에, 전위의 변화를 약반전 상태로 검출하는 nMOSFET를 리셋 트랜지스터(Tr14)로서 가지고, 전하 전송 회로(17)는 nMOSFET를 배리어 트랜지스터(Tr17)로서 가진다. 한편, 증폭 회로(15)는 nMOSFET를 버퍼 트랜지스터(Tr15)로서 가진다. 광전 변환 축적 소자(9)는, 도 11에 나타낸 바와 같이, 신호 전하를 생성하는 포토다이오드(11)와, 포토다이오드(11)에 병렬로 접속되고, 광전 변환에 의해 생성된 전하를 축적하는 전하 축적용 컨덴서(12)를 가진다. 제1 실시 형태에서 설명한 바와 같이, 도 11에 나타낸 광전 변환 축적 소자(9)는 등가 회로 표시이며, 물리적 구조의 의미에서는, 전하 축적용 컨덴서(12)는 포토다이오드(11)의 접합 용량이 주된 용량 성분이다. 배리어 트랜지스터(Tr17)의 게이트 전극은 제2 제어 신호 입력 단자(T4)와 접속되어 있고, 드레인 전극이 증폭 회로(15)와 접속되어 있고, 소스 전극이 포토다이오드(11)의 캐소드와 접속되어 있다. 그리고, 배리어 트랜지스터(Tr17)는, 센서 어레이(21) 내의 다른 화상 정보를 취득하는 셀에 있어서, 전하 축적 기간과 전하 전송 기간을 전환하는 판독 트랜지스터로서도 기능하게 할 수 있다. 즉, 도 11에 나타낸 회로 구성에서는, 배리어 트랜지스터(Tr17)를 가지므로, 도 4 및 도 5에 나타낸 선택 회로(19)가 생략되어 있다.

도 12의 (a)에 나타낸 바와 같이, 본 발명의 제3 실시 형태에 관한 센서 어레이(21)의 셀(X_ij)은, 제1 도전형(p형)의 반도체층(11b)과, 반도체층(11b) 상에 배치된 제2 도전형(n형)의 표면 매립 영역(11a)으로 포토다이오드(11)를 구성하고 있다. 표면 매립 영역(수광 캐소드 영역)(11a)의 상부에는, 접지 전위(저위 전원) GND와 접속된 제1 도전형(p^＋형)의 피닝층(31)이 배치되어 있다. 또한, 도 12의 (a)의 우측에 나타낸 바와 같이, 제1 도전형의 반도체층(11b)의 표면에는, 표면 매립 영역(11a)과 이격되어 부유 확산 영역으로 되는 제2 도전형(n^＋형)의 전하 축적 영역(32)이 배치되고, 전하 축적 영역(32)과 이격되어, 리셋 트랜지스터(Tr14)의 제2 도전형(n^＋형)의 리셋 드레인 영역(33)이 배치되어 있다. 전하 축적 영역(32)은, 리셋 트랜지스터(Tr14)의 리셋 소스 영역으로서도 기능한다. 표면 매립 영역(11a)과 전하 축적 영역(32) 사이의 반도체층(11b)의 상에는 게이트 절연막(172)이 형성되고, 전하 축적 영역(32)과 리셋 드레인 영역(33) 사이의 반도체층(11b)의 상에는 게이트 절연막(142)이 형성되어 있다. 게이트 절연막(142)으로서는, 실리콘 산화막(SiO₂막) 외에, 각종 절연막이 채용 가능하다. 게이트 절연막(142) 상에는, 리셋 게이트 전극(141)이 배치되고, 전하 축적 영역(32), 리셋 게이트 전극(141) 및 리셋 드레인 영역(33)으로 리셋 트랜지스터로서의 nMOSFET를 구성하고, 게이트 절연막(172) 상에는, 배리어 게이트 전극(171)이 배치되고, 반도체층(11b) 소스 영역으로 하고, 배리어 게이트 전극(171) 및 드레인 영역으로 하는 전하 축적 영역(32)으로 배리어 트랜지스터(Tr17)로서의 nMOSFET를 구성하고 있다.

피닝층(31)은, 다크 시의 표면에서의 캐리어의 생성을 억제하는 층이며, 다크 전류가 문제가 되지 않는 용도(응용) 등에서는, 구조상, 피닝층(31)을 생략해도 상관없다. 또한, 반도체 기판 상에 반도체 기판보다 불순물 밀도 쪽이 낮은 제1 도전형(p형)의 에피택셜 성장층을 형성하고, 에피택셜 성장층을 「 제1 도전형의 반도체 영역」으로서 채용해도 된다.

도 12의 (b)는, 배리어 게이트 전극(171)에 하이 레벨의 전압이 인가되고, 배리어 트랜지스터(Tr17)가 통전 상태로 되고, 동시에, 리셋 게이트 전극(141)에 하이 레벨의 전압이 인가되고, 리셋 트랜지스터(Tr14)가 통전 상태로 되어 있을 때의, 반도체층(11b)의 표면부에서의 전도대의 전위 레벨을 나타낸다. 전하 생성 영역(수광 애노드 영역)에서 생성된 캐리어(전자)는, 표면 매립 영역(11a)보다 포텐셜 레벨이 낮은 전하 축적 영역(32)에 주입된다. 표면 매립 영역(11a)의 불순물 밀도를 전하 축적 영역(32)의 불순물 밀도보다 낮게 설정함으로써, 포토다이오드(11)를 완전 공핍화 전위로 동작시켜, 그 커패시턴스의 크기가 전하 축적 영역(32)에서의 응답과는 관계없는 것으로 하여, 기생 용량 C_FD를 작게 할 수 있다. 그러므로, 포토다이오드(11)의 면적을 충분히 확보하면서, 광통신 신호에 대하여 고속으로 응답하는 것이 가능하게 된다.

배리어 트랜지스터(Tr17)의 게이트 전극에는 제2 제어 신호 입력 단자(T4)를 경유하여, 펄스파의 판독 신호가 인가된다. 배리어 트랜지스터(Tr17)의 게이트에 입력되는 전압은, 포토다이오드(11)에 의해 발생한 모든 전자가 전하 축적 영역(32)에 흘러들 수 있는 전위로 설정되어 있다. 전하 축적 영역(32)에는, 도 12의 (a)에 나타낸 바와 같이, 증폭 회로(15)를 구성하는 버퍼 트랜지스터(Tr15)의 게이트 전극이 접속되어 있다. 버퍼 트랜지스터(Tr15)의 드레인 전극은 고위 전원(V_DD)과 접속되고, 소스 전극은, 도 11에 나타낸 바와 같이, 수직 출력 신호선(B_j)과 접속되어 있다. 배리어 트랜지스터(Tr17)의 게이트 전극에 제2 제어 신호 입력 단자(T4)를 경유하여, 펄스파의 판독 신호가 인가되면, 전하 축적 영역(32)에 전송된 전하량에 대응한 전위로서 입력 전압 V_FD가 버퍼 트랜지스터(Tr15)의 게이트 전극에 인가되고, 전하 축적 영역(32)의 전위에 대응하는 전류가 버퍼 트랜지스터(Tr15)로 증폭되어 수직 출력 신호선(B_j)에 판독된다.

본 발명의 제3 실시 형태에 관한 정보 취득 장치에 의하면, 전류 앰프 회로를 이용하고 있지 않으므로, 소자 면적의 소형화, 소비 전력의 저감화, 노이즈의 억제가 가능하다. 특히, 소형화된 구조로, 화상 정보와 광통신 신호 정보의 양쪽을 취득하고, 처리할 수 있는 정보 취득 장치를 제공할 수 있다.

특히, 제3 실시 형태에 관한 정보 취득 장치에 있어서, 제1 및 제2 실시 형태와 마찬가지로, 광통신 신호를 수신 시에 리셋 트랜지스터(Tr14)를 약반전 상태로 동작시키도록 하면, 미약한 광통신 신호를 수신한 경우라도, 리셋 트랜지스터(Tr14)에 흐르는 드레인 전류 I_d가 큰 값으로 증폭되어 증폭 회로(15)에 대한 입력 전압 V_FD가 커지도록 설계할 수 있으므로, 보다 고감도의 광통신 신호의 검출이 가능해진다.

또한, 포토다이오드(11)와 증폭 회로(15) 사이에, 배리어 트랜지스터(Tr17)를 접속한 구성을 채용하고 있으므로, 표면 매립 영역(11a)의 불순물 밀도를 전하 축적 영역(32)의 불순물 밀도보다 낮게 설정하는 구조 설계가 용이하게 된다. 그러므로, 제3 실시 형태에 관한 정보 취득 장치에 의하면, 포토다이오드(11)를 완전 공핍화 전위로 동작시켜, 그 커패시턴스의 크기가 전하 축적 영역(32)에서의 응답과는 관계없는 것으로 하는 것이 가능하게 되므로, 기생 용량 C_FD를 작게 할 수 있다. 따라서, 제3 실시 형태에 관한 정보 취득 장치에 의하면, 포토다이오드(11)의 면적을 충분히 확보하여 고감도를 유지하면서, 광통신 신호에 대하여 고속으로 응답할 수 있는 정보 취득 장치를 제공할 수 있다.

또한, 본 발명의 제3 실시 형태에 의하면, 제3 실시 형태에 관한 정보 취득 장치를 가지는 정보 수신계에, 광통신 신호를 송신하는 정보 송신계를 조합한 구성으로 함으로써, 고감도, 소형화, 저소비 전력, 저노이즈의 광통신 시스템을 제공할 수 있다.

(제4 실시 형태)

제2 및 제3 실시 형태와 마찬가지로 도시하지 않지만, 본 발명의 제4 실시 형태에 관한 광통신 시스템은, 도 1에 나타낸 바와 같이, 정보 송신계(1)와 정보 수신계(2)를 구비하고, 정보 수신계(2)의 정보 취득 장치(7)가, 화상 정보와 광통신 신호 정보를 취득하는 기능을 구비하고 있다. 또한, 본 발명의 제4 실시 형태에 관한 정보 취득 장치는, 도 2에 나타낸 바와 마찬가지로, 일 태양으로서, 센서 어레이(21)와 주변 회로부(22, 23, 24, DCC₁~DCC_m)를 동일한 반도체칩 상에 집적화하는 것이 가능하지만, 도 13에 나타낸 바와 같이, 판독 회로가, 직류 성분 제거 회로(DCC_j)와 노이즈 캔슬러(canceller) 회로(NC_j)를 구비하고 있는 특징이, 제1 내지 제3 실시 형태에 관한 정보 취득 장치(7)와는 상이하다.

한편, 도 13에 나타낸 바와 같이, 제4 실시 형태에 관한 정보 취득 장치의 센서 어레이(21)를 구성하는 셀(X_ij)은, 제2 전위 단자(T2)를 통하여 드레인 전극을 리셋 전압 V_R과 접속하고, 게이트 전극을 제1 제어 신호 입력 단자(T3)와 접속한 nMOSFET인 리셋 트랜지스터(Tr14)와, 리셋 트랜지스터(Tr14)의 소스 전극에 드레인 전극을 접속하고, 게이트 전극을 제2 제어 신호 입력 단자(T4)와 접속한 nMOSFET인 배리어 트랜지스터(Tr17)와, 배리어 트랜지스터(Tr17)의 소스 전극에 캐소드를 접속하고, 애노드를 제1 전위 단자(T1)를 통하여 접지 전위(저위 전원) GND와 접속한 포토다이오드(11)와, 배리어 트랜지스터(Tr17)와 리셋 트랜지스터(Tr14)의 중간점(P10)의 전위를 증폭하여, 출력 신호선(B_j)에 출력하는 증폭 회로(15)를 구비한 회로 구성은, 제3 실시 형태에 관한 정보 취득 장치와 동일하므로 중복된 설명을 생략한다.

도 13에 나타낸 제4 실시 형태에 관한 정보 취득 장치(7)에 있어서는, 직류 성분 제거 회로(DCC_j)와 노이즈 캔슬러 회로(NC_j)가, 출력 신호 단자(T5)에 공통으로 접속되어 있다. 그러므로, 제4 실시 형태에 관한 정보 취득 장치(7)의 셀(X_ij)은, 광통신 신호를 수신하는 모드와 화상을 촬상하는 모드 중 어느 한쪽으로 전환함으로써, 광통신 신호 정보와 화상 정보 중 어느 한쪽을 선택적으로 취득하는 것이 가능해진다. 또한, 배리어 트랜지스터(Tr17)가, 화상 정보의 촬상 시의 전하 축적 기간과 전하 전송 기간을 전환하는 판독 트랜지스터의 역할을 겸용하고 있다.

도 14의 (a)에, 제4 실시 형태에 관한 정보 취득 장치(7)가 광통신 신호 수신 모드를 선택한 경우에서의, 도 13에 나타낸 셀(X_ij)의 구동 방식을 나타낸다. 도 14의 (a)에는, 광통신 신호의 수신 시와 비수신 시에서의 리셋 트랜지스터(Tr14) 및 배리어 트랜지스터(Tr17)의 구동 방식이 나타나 있다. 도 14의 (b)에, 화상 촬상 모드를 선택한 경우의 도 13에 나타낸 셀(X_ij)의 구동 방식을 나타낸다. 도 14의 (b)에는, 화상의 촬상 시와 비촬상 시에서의 리셋 트랜지스터(Tr14) 및 배리어 트랜지스터(Tr17)의 구동 방식이 나타나 있다.

도 14의 (a)에 나타낸 바와 같이, 광통신 신호 수신 모드에 있어서의 광통신 신호의 수신 시는, 리셋 트랜지스터(Tr14) 및 배리어 트랜지스터(Tr17)는 모두 온 상태로 제어된다. 리셋 트랜지스터(Tr14) 및 배리어 트랜지스터(Tr17)가 모두 온 상태로 제어되고 있으므로, 증폭 회로(15)의 입력측의 전위가 플로팅 상태가 아니다. 이로써, 증폭 회로(15)의 입력 전압 V_FD는, 포토다이오드(11)에 의해 생성된 전하의 축적과 방전의 반복에 따라 맥동한다. 맥동하는 입력 전압 V_FD는, 증폭 회로(15)를 통하여 출력 신호선(B_j)에 판독되어, 직류 성분 제거 회로(DCC_j)에서 디지털 신호로 변환된다. 이로써, 셀(X_ij)은, 광통신 신호 수신 모드에 있어서, 광통신 신호 정보를 취득할 수 있다. 또한, 셀(X_ij)에서는, 배리어 트랜지스터(Tr17)가 온 상태로 제어되므로, 광통신 신호에 대하여 고속으로 응답하는 것이 가능하게 된다. 광통신 신호 수신 모드에 있어서의 광통신 신호의 비수신 시는, 리셋 트랜지스터(Tr14) 및 배리어 트랜지스터(Tr17)가 모두 오프 상태로 제어된다.

도 14의 (b)에 나타낸 바와 같이, 화상 촬상 모드에 있어서의 화상의 촬상 시는, 전하 축적용 컨덴서(12)의 전하량을 초기화하기 위해, 리셋 트랜지스터(Tr14)의 게이트 전극에 펄스파의 리셋 신호가 입력되고, 리셋 트랜지스터(Tr14)가 온한다. 이 때, 배리어 트랜지스터(Tr17)도 온 상태로 제어되고 있다. 이로써, 전하 축적용 컨덴서(12)의 전하량이 리셋 전압 V_R에 기초하여 초기화된다. 리셋 트랜지스터(Tr14)는, 초기화 후에 오프 상태로 제어된다. 배리어 트랜지스터(Tr17)도 초기화 후에 오프 상태로 제어된다. 이로써, 포토다이오드(11)의 캐소드측이 플로팅 상태로 된다. 또한, 배리어 트랜지스터(Tr17)는, 전하 축적 기간에 오프되고, 전하 전송 기간에 온하도록 제어된다. 전하 축적 기간에 있어서 셀(X_ij)에 광이 입사하면 포토다이오드(11)에 의해 전하가 생성된다. 생성된 전하가 전하 축적용 컨덴서(12)에 축적되면, 증폭 회로(15)의 입력 전압 V_FD가 저하된다. 소정 기간이 경과한 후에 배리어 트랜지스터(Tr17)를 온하면, 증폭 회로(15)를 통하여 입력 전압 V_FD(또는, 입력 전압 V_FD에 따른 증폭 전압)가 출력 신호선(B_j)에 전송되고, 노이즈 캔슬러 회로(NC_j)를 통하여 출력 V_OUT2에 공급된다. 이로써, 셀(X_ij)은, 화상 촬상 모드에 있어서, 화상 정보를 취득할 수 있다. 화상의 비촬상 시는, 리셋 트랜지스터(Tr14) 및 배리어 트랜지스터(Tr17)가 모두 오프 상태로 제어된다.

도 15에, 제4 실시 형태에 관한 정보 취득 장치(7)의 수직 주사 회로(23)의 회로 구성의 일례를 나타낸다. 수직 주사 회로(23)는, 펄스파인 리셋 신호 V_RST를 리셋 트랜지스터(Tr14)의 게이트 전극에 출력하는 단자와, 리셋 트랜지스터(Tr14)의 온 신호 V_B1을 리셋 트랜지스터(Tr14)의 게이트 전극에 출력하는 단자와, 전하 축적 기간과 전하 전송 기간을 전환하는 펄스파인 전환 신호 V_TRS를 배리어 트랜지스터(Tr17)의 게이트 전극에 출력하는 단자와, 배리어 트랜지스터(Tr17)의 온 신호 V_B2를 배리어 트랜지스터(Tr17)의 게이트 전극에 출력하는 단자를 구비한다. 펄스파인 리셋 신호 V_RST는 제1 스위치(SW1)를 통하여 리셋 트랜지스터(Tr14)의 게이트 전극에 입력 가능하게 구성되어 있고, 온 신호 V_B1은 제2 스위치(SW2)를 통하여 리셋 트랜지스터(Tr14)의 게이트 전극에 입력 가능하게 구성되어 있고, 펄스파인 전환 신호 V_TRS는 제3 스위치(SW3)를 통하여 배리어 트랜지스터(Tr17)의 게이트 전극에 입력 가능하게 구성되어 있고, 온 신호 V_B2는 제4 스위치(SW4)를 통하여 배리어 트랜지스터(Tr17)의 게이트 전극에 입력 가능하게 구성되어 있다. 그러므로, 수직 주사 회로(23)는, 또한 수신용 제어·처리 회로(6)(도 1 참조)로부터 전달된 모드 전환 신호 V_MODE를, 제1 스위치(SW1), 제2 스위치(SW2), 제3 스위치(SW3) 및 제4 스위치(SW4)에 대하여 출력하는 모드 단자를 구비한다. 제1 스위치(SW1)와 제3 스위치(SW3)는, 모드 전환 신호 V_MODE가 인버터 회로에서 반전하여 입력된다. 모드 전환 신호 V_MODE는, 광통신 신호 수신 모드와 화상 촬상 모드를 전환한다.

광통신 신호 수신 모드에서는, 제1 스위치(SW1)와 제3 스위치(SW3)가 오프되고, 제2 스위치(SW2)와 제4 스위치(SW4)가 온한다. 이로써, 리셋 트랜지스터(Tr14)의 게이트 전극에는 온 신호 V_B1이 입력되고, 배리어 트랜지스터(Tr17)에는 온 신호 V_B2가 입력된다. 따라서, 리셋 트랜지스터(Tr14)와 배리어 트랜지스터(Tr17)는 모두 온 상태로 제어된다.

화상 촬상 모드에서는, 제1 스위치(SW1)와 제3 스위치(SW3)가 온하고, 제2 스위치(SW2)와 제4 스위치(SW4)가 오프한다. 이로써, 리셋 트랜지스터(Tr14)의 게이트 전극에는 펄스파인 리셋 신호 V_RST가 입력되고, 배리어 트랜지스터(Tr17)에는 펄스파인 전환 신호 V_TRS가 입력된다. 펄스파인 리셋 신호 V_RST와 전환 신호 V_TRS가 동기하여 하이로 되면, 리셋 트랜지스터(Tr14)와 배리어 트랜지스터(Tr17)가 동시에 온 상태로 제어되고, 전하 축적용 컨덴서(12)가 초기화된다. 리셋 신호 V_RST가 로우일 때, 전환 신호 V_TRS가 로우·하이를 전환함으로써, 전하 축적 기간과 전하 전송 기간을 전환할 수 있다.

본 발명의 제4 실시 형태에 관한 정보 취득 장치에 의하면, 전류 앰프 회로를 이용하고 있지 않으므로, 소자 면적의 소형화, 소비 전력의 저감화, 노이즈의 억제가 가능하다. 특히, 소형화된 구조로, 화상 정보와 광통신 신호 정보의 양쪽을 취득하고, 처리할 수 있는 정보 취득 장치를 제공할 수 있다. 특히, 각각의 셀(X_ij)이 직류 성분 제거 회로(DCC_j)와 노이즈 캔슬러 회로(NC_j)의 양쪽을 구비하도록 구성함으로써, 각각의 셀(X_ij)이, 광통신 신호를 수신하는 모드와 화상을 촬상하는 모드 중 어느 한쪽으로 전환함으로써, 광통신 신호 정보와 화상 정보 중 어느 한쪽을 선택적으로 취득하는 것이 가능해진다.

또한, 제1 내지 제3 실시 형태와 마찬가지로, 제4 실시 형태에 관한 정보 취득 장치에 있어서, 광통신 신호의 수신 시에 리셋 트랜지스터(Tr14)를 약반전 상태로 동작시키도록 하면, 미약한 광통신 신호를 수신한 경우라도, 증폭 회로(15)에 대한 입력 전압 V_FD가 커지도록 설계할 수 있으므로, 보다 고감도의 광통신 신호의 검출이 가능해진다.

또한, 본 발명의 제4 실시 형태에 의하면, 제4 실시 형태에 관한 정보 취득 장치를 가지는 정보 수신계에, 광통신 신호를 송신하는 정보 송신계를 조합한 구성으로 함으로써, 고감도, 소형화, 저소비 전력, 저노이즈의 광통신 시스템을 제공할 수 있다.

(제5 실시 형태)

제2 내지 제4 실시 형태와 마찬가지로, 도시하지 않지만, 본 발명의 제5 실시 형태에 관한 광통신 시스템은, 도 1에 나타낸 바와 같이, 정보 송신계(1)와 정보 수신계(2)를 구비하고, 정보 수신계(2)의 정보 취득 장치(7)가, 화상 정보와 광통신 신호 정보를 취득하는 기능을 구비하고 있다. 또한, 본 발명의 제5 실시 형태에 관한 정보 취득 장치는, 도 2에 나타낸 바와 마찬가지로, 일 태양으로서, 센서 어레이(21)와 주변 회로부(22, 23, 24, DCC₁~DCC_m)를 동일한 반도체칩 상에 집적화하는 것이 가능하지만, 도 16에 나타낸 바와 같이, 판독 회로가, 직류 성분 제거 회로(DCC_j)와 노이즈 캔슬러 회로(NC_j)를 구비하고, 또한 노이즈 캔슬러 회로(NC_j)와 직류 성분 제거 회로(DCC_j)가, 각각 독립된 제1 출력 신호선(B_j1) 및 제2 출력 신호선(B_j2)과 접속한 특징이, 제1 내지 제4 실시 형태에 관한 정보 취득 장치(7)와는 상이하다. 도 16에 나타낸 제5 실시 형태에 관한 정보 취득 장치의 구성에 의하면, 특정한 행에서 광통신 신호를 수신하고, 그와 동시에 다른 행에서 화상을 촬상할 수 있다.

도 16에 나타낸 바와 같이, 제5 실시 형태에 관한 정보 취득 장치의 센서 어레이(21)를 구성하는 셀(X_ij)은, 제2 전위 단자(T2)를 통하여 드레인 전극을 리셋 전압 V_R과 접속하고, 게이트 전극을 제1 제어 신호 입력 단자(T3)와 접속한 nMOSFET인 리셋 트랜지스터(Tr14)와, 리셋 트랜지스터(Tr14)의 소스 전극에 드레인 전극을 접속하고, 게이트 전극을 제2 제어 신호 입력 단자(T4)와 접속한 nMOSFET인 배리어 트랜지스터(Tr17)와, 배리어 트랜지스터(Tr17)의 소스 전극에 캐소드를 접속하고, 애노드를 제1 전위 단자(T1)를 통하여 접지 전위(저위 전원) GND와 접속한 포토다이오드(11)를 구비한 회로 구성의 특징은, 제3 및 제4 실시 형태에 관한 정보 취득 장치와 마찬가지이다. 그러나, 배리어 트랜지스터(Tr17)와 리셋 트랜지스터(Tr14)의 중간점(P10)의 전위가, 제1 증폭 회로(15a)와 제2 증폭 회로(15b)에 각각 입력되고, 제1 증폭 회로(15a) 및 제2 증폭 회로(15b)에 의해 증폭된 출력 신호가, 각각 제1 선택 회로(19a) 및 제2 선택 회로(19b)를 통하여 제1 출력 신호선(B_j1) 및 제2 출력 신호선(B_j2)에 독립적으로 출력되는 특징이, 제3 및 제4 실시 형태에 관한 정보 취득 장치와는 상이하다.

도 16에 나타낸 바와 같이, 제1 증폭 회로(15a)는, 소스 팔로워 회로로 구성되어 있고, 드레인 전극이 고위 전원(V_DD)과 접속되고, 게이트 전극이 배리어 트랜지스터(Tr17)와 리셋 트랜지스터(Tr14)의 중간점(P10)에 접속된 제1 버퍼 트랜지스터(Tr15a)를 가진다. 제1 선택 회로(19a)는, 드레인 전극이 제1 버퍼 트랜지스터(Tr15a)의 소스 전극과 접속되고, 게이트 전극이 제1 선택 신호 S1의 신호 공급 배선과 접속되고, 소스 전극이 제1 출력 신호선(B_j1)과 접속된 제1 선택 트랜지스터(Tr19a)를 가진다. 한편, 제2 증폭 회로(15b)도, 소스 팔로워 회로로 구성되며, 드레인 전극이 고위 전원(V_DD)과 접속되고, 게이트 전극이 배리어 트랜지스터(Tr17)와 리셋 트랜지스터(Tr14)의 중간점(P10)에 접속된 제2 버퍼 트랜지스터(Tr15b)를 가진다. 제2 선택 회로(19b)는, 드레인 전극이 제2 버퍼 트랜지스터(Tr15b)의 소스 전극과 접속되고, 게이트 전극이 제2 선택 신호 S2의 신호 공급 배선과 접속되고, 소스 전극이 제2 출력 신호선(B_j2)과 접속된 제2 선택 트랜지스터(Tr19b)를 가진다.

제1 출력 신호선(B_j1)은, 제1 출력 신호 단자(T5a)를 통하여 노이즈 캔슬러 회로(NC_j)와 접속되어 있다. 제2 출력 신호선(B_j2)은, 제2 출력 신호 단자(T5b)를 통하여 직류 성분 제거 회로(DCC_j)와 접속되어 있다. 제1 선택 회로(19a)의 게이트 전극에는, 제1 선택 신호 S1이 입력되고 있고, 제2 선택 회로(19b)의 게이트 전극에는, 제2 선택 신호 S2가 입력되고 있다.

예를 들면, 특정한 행에서 광통신 신호를 수신하고자 하는 경우에는, 수직 주사 회로(23)의 제2 스위치(SW2) 및 제4 스위치(SW4)를 모드 전환 신호 V_MODE에 의해 온시켜, 온 신호 V_B1 및 온 신호 V_B2에 의해 그 행의 리셋 트랜지스터(Tr14) 및 배리어 트랜지스터(Tr17)를 모두 온 상태로 제어한다. 이로써, 제2 증폭 회로(15b)의 입력 전압 V_FD는, 포토다이오드(11)에 의해 생성된 전하의 축적과 방전의 반복에 따라 맥동한다. 맥동하는 입력 전압 V_FD는, 제2 증폭 회로(15b)에 입력된다. 수직 주사 회로(23)에 의해, 그 행의 제1 선택 신호 S1을 저전위로 하고, 그 행의 제2 선택 신호 S2를 고전위로 하면, 제2 증폭 회로(15b)와 제2 선택 회로(19b)를 통하여 제2 출력 신호선(B_j2)에 출력이 판독되어, 직류 성분 제거 회로(DCC_j)에 의해 디지털로 변환된다.

특정한 행에서 화상을 촬상하고자 하는 경우에는, 반전된 모드 전환 신호 V_MODE에 의해, 수직 주사 회로(23)의 제1 스위치(SW1) 및 제3 스위치(SW3)를 온으로 한다. 즉, 그 행의 전하 축적용 컨덴서(12)의 전하량을 초기화하기 위해, 리셋 트랜지스터(Tr14)의 게이트 전극에 펄스파의 리셋 신호 V_RST를 입력하고, 리셋 트랜지스터(Tr14)를 온한다. 이 때, 배리어 트랜지스터(Tr17)도 펄스파인 전환 신호 V_TRS에 의해 온 상태로 제어되고 있다. 이로써, 전하 축적용 컨덴서(12)의 전하량이 리셋 전압 V_R에 기초하여 초기화된다. 리셋 트랜지스터(Tr14)는, 초기화 후에 펄스파에 의해 오프 상태로 제어된다. 배리어 트랜지스터(Tr17)도 초기화 후에 펄스파의 전환 신호 V_TRS에 의해 오프 상태로 제어된다. 이로써, 포토다이오드(11)의 캐소드측이 플로팅 상태로 된다. 또한, 배리어 트랜지스터(Tr17)는, 펄스파의 전환 신호 V_TRS에 의해 전하 축적 기간에 오프되고, 전하 전송 기간에 온하도록 제어된다. 전하 축적 기간에 있어서 셀(X_ij)에 광이 입사하면 포토다이오드(11)에 의해 전하가 생성된다. 생성된 전하가 전하 축적용 컨덴서(12)에 축적되면, 제1 증폭 회로(15a)의 입력 전압 V_FD가 저하된다. 소정 기간이 경과한 후에, 그 행의 제1 선택 신호 S1을 고전위로 하고, 그 행의 제2 선택 신호 S2를 저전위로 하면, 제1 증폭 회로(15a)와 제1 선택 회로(19a)를 통하여 제1 출력 신호선(B_j1)에 출력이 판독되어, 노이즈 캔슬러 회로(NC_j)에 노이즈가 제거된다. 이와 같이 하여, 특정한 행에서 광통신 신호를 수신하고, 그와 동시에 다른 행에서 화상을 촬상할 수 있다.

그리고, 제1 증폭 회로(15a)와 제2 증폭 회로(15b)를 1개의 버퍼 회로로 구성할 수도 있다. 이 경우, 제1 선택 회로(19a)와 제2 선택 회로(19b)의 양쪽이 공통의 버퍼 회로와 접속된다.

본 발명의 제5 실시 형태에 관한 정보 취득 장치에 의하면, 제1 내지 제4 실시 형태와 마찬가지로, 소자 면적의 소형화, 소비 전력의 저감화, 노이즈의 억제가 가능하다. 특히, 소형화된 구조로, 화상 정보와 광통신 신호 정보의 양쪽을 취득하고, 처리할 수 있는 정보 취득 장치를 제공할 수 있다. 특히, 각각의 셀(X_ij)의 판독 회로가, 직류 성분 제거 회로(DCC_j)와 노이즈 캔슬러 회로(NC_j)를 구비하고, 또한 노이즈 캔슬러 회로(NC_j)와 직류 성분 제거 회로(DCC_j)가, 각각 독립된 제1 출력 신호선(B_j1) 및 제2 출력 신호선(B_j2)과 접속되도록 구성하고 있으므로, 특정한 행에서 광통신 신호를 수신하고, 그와 동시에 다른 행에서 화상을 촬상할 수 있다.

또한, 제1 내지 제4 실시 형태와 마찬가지로, 제5 실시 형태에 관한 정보 취득 장치에 있어서, 광통신 신호의 수신 시에 리셋 트랜지스터(Tr14)를 약반전 상태로 동작시키도록 하면, 보다 고감도의 광통신 신호의 검출이 가능해진다.

또한, 본 발명의 제5 실시 형태에 의하면, 제5 실시 형태에 관한 정보 취득 장치를 가지는 정보 수신계에, 광통신 신호를 송신하는 정보 송신계를 조합한 구성으로 함으로써, 고감도, 소형화, 저소비 전력, 저노이즈의 광통신 시스템을 제공할 수 있다.

(제6 실시 형태)

제2 내지 제5 실시 형태와 마찬가지로, 도시하지 않지만, 본 발명의 제6 실시 형태에 관한 광통신 시스템은, 도 1에 나타낸 바와 같이, 정보 송신계(1)와 정보 수신계(2)를 구비하고, 정보 수신계(2)의 정보 취득 장치(7)가, 화상 정보와 광통신 신호 정보를 취득하는 기능을 구비하고 있다. 또한, 본 발명의 제6 실시 형태에 관한 정보 취득 장치는, 도 2에 나타낸 바와 마찬가지로, 일 태양으로서, 센서 어레이(21)와 주변 회로부(22, 23, 24, DCC₁~DCC_m)를 동일한 반도체칩 상에 집적화하는 것이 가능하지만, 도 17에 나타낸 바와 같이, 판독 회로가, 직류 성분 제거 회로(DCC_j)와 노이즈 캔슬러 회로(NC_j)를 구비하고, 또한 노이즈 캔슬러 회로(NC_j)와 직류 성분 제거 회로(DCC_j)가, 각각 독립된 수직 출력 신호선(B_j1) 및 수평 출력 신호선(Hi)과 접속되고, 광통신 신호 정보를 수평 출력 신호선(Hi)을 통하여 수평 방향으로부터 인출하는 특징이, 제1 내지 제5 실시 형태에 관한 정보 취득 장치(7)와는 상이하다.

도 17에 나타낸 바와 같이, 제6 실시 형태에 관한 정보 취득 장치의 센서 어레이(21)를 구성하는 셀(X_ij)은, 제2 전위 단자(T2)를 통하여 드레인 전극을 리셋 전압 V_R과 접속하고, 게이트 전극을 제1 제어 신호 입력 단자(T3)와 접속한 nMOSFET인 리셋 트랜지스터(Tr14)와, 리셋 트랜지스터(Tr14)의 소스 전극에 드레인 전극을 접속하고, 게이트 전극을 제2 제어 신호 입력 단자(T4)와 접속한 nMOSFET인 배리어 트랜지스터(Tr17)와, 배리어 트랜지스터(Tr17)의 소스 전극에 캐소드를 접속하고, 애노드를 제1 전위 단자(T1)를 통하여 접지 전위(저위 전원) GND와 접속한 포토다이오드(11)를 구비하고, 배리어 트랜지스터(Tr17)와 리셋 트랜지스터(Tr14)의 중간점(P10)의 전위가, 제1 증폭 회로(15a)와 제2 증폭 회로(15b)에 각각 입력되는 특징은, 제5 실시 형태에 관한 정보 취득 장치(7)와 같다. 그러나, 제6 실시 형태에 관한 정보 취득 장치에 있어서는, 제1 증폭 회로(15a)에 의해 증폭된 출력 신호는 제1 선택 회로(19a)를 통하여 수직 출력 신호선(B_j1)에 출력되고, 제2 증폭 회로(15b)에 의해 증폭된 출력 신호는 제2 선택 회로(19b) 및 셀 내 출력 신호선(SL_ij)을 통하여 수평 출력 신호선(H_i)에, 수직 출력 신호선(B_j1)과는 독립적으로 출력되는 특징이, 제5 실시 형태에 관한 정보 취득 장치와는 상이하다.

도 17에 나타낸 바와 같이, 제1 증폭 회로(15a)는, 소스 팔로워 회로로 구성되어 있고, 드레인 전극이 고위 전원(V_DD)과 접속되고, 게이트 전극이 배리어 트랜지스터(Tr17)와 리셋 트랜지스터(Tr14)의 중간점(P10)에 접속된 제1 버퍼 트랜지스터(Tr15a)를 가진다. 제1 선택 회로(19a)는, 드레인 전극이 제1 버퍼 트랜지스터(Tr15a)의 소스 전극과 접속되고, 게이트 전극이 제1 선택 신호 S1의 신호 공급 배선과 접속되고, 소스 전극이 수직 출력 신호선(B_j1)과 접속된 제1 선택 트랜지스터(Tr19a)를 가진다. 한편, 제2 증폭 회로(15b)도, 소스 팔로워 회로로 구성되며, 드레인 전극이 고위 전원(VDD)과 접속되고, 게이트 전극이 배리어 트랜지스터(Tr17)와 리셋 트랜지스터(Tr14)의 중간점(P10)에 접속된 제2 버퍼 트랜지스터(Tr15b)를 가진다. 제2 선택 회로(19b)는, 드레인 전극이 제2 버퍼 트랜지스터(Tr15b)의 소스 전극과 접속되고, 게이트 전극이 제2 선택 신호 S2의 신호 공급 배선과 접속되고, 소스 전극이 셀 내 출력 신호선(SL_ij)을 통하여 수평 출력 신호선(H_i)과 접속된 제2 선택 트랜지스터(Tr19b)를 가진다.

수직 출력 신호선(B_j1)은, 제1 출력 신호 단자(T5a)를 통하여 노이즈 캔슬러 회로(NC_j)와 접속되어 있다. 수평 출력 신호선(H_i)은, 제2 출력 신호 단자(T5b)를 통하여 직류 성분 제거 회로(DCC_j)와 접속되어 있다. 제1 선택 회로(19a)의 게이트 전극에는, 수직 주사 회로(23)로부터 제1 선택 신호 S1가 입력되고, 제2 선택 회로(19b)의 게이트 전극에는, 수평 주사 회로(22)(도 2 참조)로부터 제2 선택 신호 S2가 입력된다.

예를 들면, 특정한 행에서 광통신 신호를 수신하고자 하는 경우에는, 수직 주사 회로(23)의 제2 스위치(SW2) 및 제4 스위치(SW4)를 모드 전환 신호 V_MODE에 의해 온시켜, 온 신호 V_B1 및 온 신호 V_B2에 의해 그 행의 리셋 트랜지스터(Tr14) 및 배리어 트랜지스터(Tr17)를 모두 온 상태로 제어한다. 이로써, 제2 증폭 회로(15b)의 입력 전압 V_FD는, 포토다이오드(11)에 의해 생성된 전하의 축적과 방전의 반복에 따라 맥동한다. 맥동하는 입력 전압 V_FD는, 제2 증폭 회로(15b)에 입력된다. 수직 주사 회로(23)에 의해 그 행의 제1 선택 신호 S1을 저전위로 하고, 수평 주사 회로(22)에 의해 특정한 열의 제2 선택 신호 S2를 고전위로 하면, 제2 증폭 회로(15b)와 제2 선택 회로(19b)를 통하여 수평 출력 신호선(H_i)에 출력이 판독되어, 직류 성분 제거 회로(DCC_j)에 의해 디지털로 변환된 신호가 출력 단자(V_OUT1)를 통하여 수평 방향으로 출력된다.

특정한 행에서 화상을 촬상하고자 하는 경우에는, 반전된 모드 전환 신호 V_MODE에 의해, 수직 주사 회로(23)의 제1 스위치(SW1) 및 제3 스위치(SW3)를 온한다. 즉, 그 행의 전하 축적용 컨덴서(12)의 전하량을 초기화하기 위해, 리셋 트랜지스터(Tr14)의 게이트 전극에 펄스파의 리셋 신호 V_RST를 입력하고, 리셋 트랜지스터(Tr14)를 온한다. 이 때, 배리어 트랜지스터(Tr17)도 펄스파인 전환 신호 V_TRS에 의해 온 상태로 제어되고 있다. 이로써, 전하 축적용 컨덴서(12)의 전하량이 리셋 전압 V_R에 기초하여 초기화된다. 리셋 트랜지스터(Tr14)는, 초기화 후에 펄스파에 의해 오프 상태로 제어된다. 배리어 트랜지스터(Tr17)도 초기화 후에 펄스파의 전환 신호 V_TRS에 의해 오프 상태로 제어된다. 이로써, 포토다이오드(11)의 캐소드측이 플로팅 상태로 된다. 또한, 배리어 트랜지스터(Tr17)는, 펄스파의 전환 신호 V_TRS에 의해 전하 축적 기간에 오프되고, 전하 전송 기간에 온하도록 제어된다. 전하 축적 기간에 있어서 셀(X_ij)에 광이 입사하면 포토다이오드(11)에 의해 전하가 생성된다. 생성된 전하가 전하 축적용 컨덴서(12)에 축적되면, 제1 증폭 회로(15a)의 입력 전압 V_FD가 저하된다. 소정 기간이 경과한 후에, 수직 주사 회로(23)에 의해 그 행의 제1 선택 신호 S1을 고전위로 하고, 수평 주사 회로(22)에 의해 특정한 열의 제2 선택 신호 S2를 저전위로 하면, 제1 증폭 회로(15a)와 제1 선택 회로(19a)를 통하여 수직 출력 신호선(B_j1)에 출력이 판독되어, 노이즈 캔슬러 회로(NC_j)에 노이즈가 제거되고, 화상 신호가 출력 단자 V_OUT2를 통하여 수직 방향으로 출력된다. 이와 같이 하여, 특정한 행에서 광통신 신호를 수신하고, 그와 동시에 다른 행에서 화상을 촬상할 수 있다.

본 발명의 제6 실시 형태에 관한 정보 취득 장치에 있어서는, 수평 주사 회로(22)에 의해, 특정한 열의 복수 개의 행에 대하여, 광통신 신호를 수신하도록 선택하고, 광통신 신호 정보를 각각 수평 방향으로부터 꺼내도록 하면, 특정한 열의 복수 개의 셀(화소)에 대하여, 동시에 광통신 신호를 수신하고, 각각 수평 방향으로 출력하도록 할 수도 있다.

본 발명의 제6 실시 형태에 관한 정보 취득 장치에 의하면, 제1 내지 제5 실시 형태와 마찬가지로, 소자 면적의 소형화, 소비 전력의 저감화, 노이즈의 억제가 가능하다. 특히, 소형화된 구조로, 화상 정보와 광통신 신호 정보의 양쪽을 취득하고, 처리할 수 있는 정보 취득 장치를 제공할 수 있다. 특히, 제6 실시 형태에 관한 정보 취득 장치는, 광통신 신호 정보를 수평 방향으로부터 꺼내도록 하고 있으므로, 복수 개의 행의 셀이 광통신 신호를 동시에 수신하도록 선택하는 모드의 채용에 의해, 미약한 광통신 신호를 보다 고감도로 검출하는 것이 가능해진다.

또한, 제6 실시 형태에 관한 정보 취득 장치에 있어서, 제1 내지 제5 실시 형태와 마찬가지로, 광통신 신호의 수신 시에 리셋 트랜지스터(Tr14)를 약반전 상태로 동작시키도록 하면, 보다 고감도의 광통신 신호의 검출이 가능해진다.

또한, 본 발명의 제6 실시 형태에 의하면, 제6 실시 형태에 관한 정보 취득 장치를 가지는 정보 수신계에, 광통신 신호를 송신하는 정보 송신계를 조합한 구성으로 함으로써, 고감도, 소형화, 저소비 전력, 저노이즈의 광통신 시스템을 제공할 수 있다.

(그 외의 실시 형태)

상기한 바와 같이, 본 발명은 제1 내지 제6 실시 형태에 의해 기재했지만, 이들은 예시에 지나지 않고, 이 개시된 일부를 이루는 논술 및 도면은 본 발명을 한정하는 것인 것으로 이해해서는 안된다. 이 개시로부터 당업자에게는 다양한 대체 실시 형태, 실시예 및 운용 기술이 명백해 질 것이다.

예를 들면, 제1 내지 제6 실시 형태에 있어서는, 리셋 트랜지스터(Tr14), 배리어 트랜지스터(Tr17)와, 버퍼 트랜지스터(Tr15), 선택 트랜지스터(Tr19) 등의 절연 게이트형 트랜지스터가 MOSFET인 경우에 대하여 예시적으로 설명하였으나, 이들 절연 게이트형 트랜지스터는 MOSFET에 한정되는 것이 아니고, 절연 게이트형 정전 유도 트랜지스터(SIT) 등, 각종 절연 게이트형 트랜지스터가 채용 가능하고, 또한 절연 게이트형 트랜지스터에는 고전자(高電子) 이동도 트랜지스터(HEMT) 등도 포함하는 것이다.

특히, 리셋 트랜지스터(Tr14)에, MOSFET의 단(短)채널화의 극한(極限) 구조라고도 생각할 수 있는 MOSSIT나 MISSIT(이하에 있어서 「MOSSIT 등」이라고 함)를 사용해도 된다. MOSSIT 등은, MOSFET에서의 서브 임계 전류를 적극적으로 사용한 반도체 소자라는 해석도 가능하지만, MOSSIT 등에는 임계값의 전압이나 서브 임계 영역의 개념은 없다. 즉, MOSSIT 등에 있어서는, 약반전 상태에 있어서 확산 전류를 소스 영역의 전면(前面)에 설치한 포텐셜 배리어를 통하여, 소스·드레인 간의 드리프트 영역에 주입하고, 포텐셜 배리어의 높이를 게이트 전압으로 제어하는 반도체 소자이므로, 드레인 전압에 대하여 드레인 전류가 지수 함수적으로 증가하는 3극관형의 전류 전압 특성을 나타낸다. 리셋 트랜지스터(Tr14)로서 MOSSIT 등을 이용하면, 미약한 광통신 신호를 수신한 경우라도, 리셋 트랜지스터(Tr14)에 흐르는 드레인 전류 I_d를 큰 값으로 증폭하는 것이 가능해져, 증폭 회로(15)에 대한 입력 전압 V_FD를 크게 하여, 보다 고감도의 광통신 신호의 검출이 가능해진다. 또한, MOSSIT 등은 채널을 공핍화한 상태로 동작시킬 수 있으므로, 반도체층(11b)의 불순물 밀도를 저하할 수 있다. 따라서, MOSSIT 등의 채용에 의해, 포토다이오드(11)를 핀(pin) 다이오드로 하는 것이 가능해져, 포토다이오드(11)를 고감도화하기 위한 프로세스적인 정합성(整合性)이나 적용성도 양호해진다.

또한, 예를 들면, 셀과 판독 회로의 사이에 멀티플렉서를 접속하고, 선택된 셀만을 판독 회로와 접속하고, 광통신 신호 정보 또는 화상 정보를 출력시킬 수도 있다.

또한, 제6 실시 형태에서 설명한 구성에 있어서, 아날로그/디지털 변환 회로와 접속하는 수평 방향의 출력 신호선을 각각의 행마다 복수 개로 하면, 각각의 행마다 복수 개의 셀(화소)을 동시에 판독할 수 있다.

또한, 제1 내지 제6 실시 형태에 있어서는, 제1 도전형을 p형,제2 도전형을 n형으로 하여 설명하였다. 그리고, 이미 설명한 제2 실시 형태의 설명에서는, 리셋 트랜지스터(Tr14)를, 제1 실시 형태의 nMOSFET 대신에, pMOSFET로 하는 예를 기술하였으나, 제1 내지 제6 실시 형태에 있어서, 제1 도전형을 n형, 제2 도전형을 p형으로 해도, 전기적인 극성을 반대로 하면 마찬가지의 효과가 얻어지는 것은 용이하게 이해할 수 있을 것이다. 이 때, 예를 들면, 도 8에 나타낸 표면 매립 영역(11a)을 극성을 적절하게 반전시킴으로써,「수광 애노드 영역」이라고 할 수 있다.

또한, 제1 내지 제6 실시 형태의 설명에 있어서는, 2차원 고체 촬상 장치(영역 센서)를 예시적으로 설명하였으나, 본 발명의 화소는 2차원 고체 촬상 장치의 화소만에 사용하도록 한정하여 해석해서는 안된다. 예를 들면, 도 2에 나타낸 2차원 매트릭스에 있어서, i=n=1로 한 1차원 고체 촬상 장치(라인 센서)의 셀(화소)로서 복수 개의 셀(화소)을 1차원으로 배열해도 되는 것은, 상기 개시된 내용으로부터, 용이하게 이해할 수 있을 것이다.

또한, 본 명세서 또는 도면에 설명한 기술 요소는, 단독으로 또는 각종 조합에 의해 기술적 유용성을 발휘하는 것이며, 제1 내지 제6 실시 형태에 의해 기재한 개시 내용에만 한정되는 것도 아니다. 또한, 본 명세서 또는 도면에 예시한 기술은 복수 개 목적을 동시에 달성할 수 있는 태양을 포함하는 것이므로, 태양에 의해, 그 중의 하나의 목적을 달성하는 것 자체로 기술적 유용성을 가지는 것에 한정적으로 해석되는 것은 아니다.

이와 같이, 본 발명은 여기서는 기재하고 있지 않는 다양한 실시 형태 등을 포함하는 것은 물론이다. 따라서, 본 발명의 기술적 범위는 상기한 설명으로부터 타당과 해석되는 범위에 있어서, 청구항에 기재된 발명 특정 사항에 의해서만 정해지는 것이다.

본 발명의 정보 취득 장치는, 미약한 광통신 신호를 고감도로 수신하는 기술이 필요한 각종 산업에 이용 가능하다. 특히, 정보 취득 장치를 구성하는 소자 면적의 소형화, 정보 취득 장치의 소비 전력의 저감화, 정보 취득 장치의 노이즈의 억제 등이 요구되는 기술이 필요한 각종 산업에 이용 가능하다.

예를 들면, 본 발명의 정보 취득 장치는, 소형화된 구조에 더하여, 화상 정보와 광통신 신호 정보의 양쪽을 취득하고 처리하도록 한 동작 모드도 가능하므로, 오피스 등에 있어서 컴퓨터 네트워크를 구축할 때, 퍼스널 컴퓨터 등의 각각의 기기의 위치를 화상 정보로 확인하고, 또한 각각의 기기의 위치가 확인된 단계에서, 각각의 기기의 사이에서 광을 이용하여 서로 데이터 통신을 행하도록 한 정보 취득 장치로서, 산업에 이용 가능하다.

또한, 본 발명의 정보 취득 장치를 가지는 정보 수신계에, 광통신 신호를 송신하는 정보 송신계를 조합한 구성에 의해, 광통신 시스템이 제공 가능하므로, 고속도로 교통시스템(ITS)에 있어서, 표지나 신호 등의 지상 시설과의 통신이나 차량 사이 통신을 행하는 자동차·정보 통신 관련 산업이나, 고감도, 소형화, 저소비 전력, 저노이즈의 광통신 시스템이 필요한 물류나 관광 등 폭넓은 분야의 산업에 이용 가능하다.

Claims

복수 개의 셀을 배치한 센서 어레이와,
각각의 상기 셀의 동작을 제어하고, 각각의 상기 셀로부터 출력된 신호를 처리하는 주변 회로
를 포함하고,
상기 복수 개의 셀 중 적어도 하나 이상의 셀은, 신호 전하를 생성하여 축적하는 광전 변환 축적 소자와, 상기 광전 변환 축적 소자가 생성한 신호 전하를 전위의 변화로서 검출하는 전위 검출 회로와, 상기 전위의 변화를 증폭하여 출력 신호선에 출력하는 증폭 회로를 구비하고,
상기 광전 변환 축적 소자와 상기 전위 검출 회로는, 제1 전위 단자와 제2 전위 단자의 사이에 직렬로 접속되고, 상기 전위 검출 회로는, 광통신 신호의 수신 시에, 상기 전위의 변화를 약반전(弱反轉) 상태로 검출하는 절연 게이트형 트랜지스터를 가지고,
상기 광통신 신호의 수신 시에, 상기 절연 게이트형 트랜지스터가 상기 전위의 변화를 상기 약반전 상태로 검출하도록, 상기 주변 회로가 신호를 출력하는 것을 특징으로 하는, 정보 취득 장치.
제1항에 있어서,
상기 복수 개의 셀 각각은, 상기 광전 변환 축적 소자와, 상기 전위 검출 회로와, 상기 증폭 회로를 구비하고,
상기 복수 개의 셀 각각에 있어서, 상기 절연 게이트형 트랜지스터가 통전 상태로 되는 것에 의해, 상기 광전 변환 축적 소자에 축적된 전하를 리셋하는 리셋 트랜지스터로서 기능하고, 상기 리셋 후에 상기 절연 게이트형 트랜지스터가 차단 상태로 되는 것에 의해, 상기 광전 변환 축적 소자에 화상 정보로서의 신호 전하를 축적하고, 상기 증폭 회로가 상기 화상 정보로서의 전위의 변화를 증폭하여 출력 신호선에 출력하는, 정보 취득 장치.
제2항에 있어서,
상기 복수 개의 셀 각각은, 상기 광전 변환 축적 소자와 상기 전위 검출 회로와의 사이에, 전하 전송 회로를 더 구비하는, 정보 취득 장치.
제2항에 있어서,
상기 센서 어레이는 상기 복수 개의 셀을 매트릭스형으로 배열한, 정보 취득 장치.
제4항에 있어서,
상기 복수 개의 셀 각각은, 상기 증폭 회로와 상기 출력 신호선과의 사이에, 상기 매트릭스형의 배열 중의 특정한 행의 셀을 선택하는 선택 회로를 더 구비하는, 정보 취득 장치.
제2항에 있어서,
상기 복수 개의 셀 각각에 있어서, 상기 증폭 회로를 상기 화상 정보로서의 전위의 변화를 증폭하여 제1 출력 신호선에 출력하는 제1 증폭 회로로 하고,
상기 복수 개의 셀 각각은, 상기 광통신 신호의 수신 시에, 상기 광통신 신호에 의한 신호 전하에 의한 전위의 변화를 증폭하여 제2 출력 신호선에 출력하는 제2 증폭 회로를 더 구비하는, 정보 취득 장치.
제6항에 있어서,
상기 센서 어레이는 상기 복수 개의 셀을 매트릭스형으로 배열한, 정보 취득 장치.
제7항에 있어서,
상기 복수 개의 셀 각각은,
상기 제1 증폭 회로와 상기 제1 출력 신호선과의 사이에, 상기 매트릭스형의 배열 중의 특정한 행의 셀을 선택하는 제1 선택 회로와,
상기 제2 증폭 회로와 상기 제2 출력 신호선과의 사이에, 상기 매트릭스형의 배열 중의 특정한 행의 셀을 선택하는 제2 선택 회로를 더 구비하는, 정보 취득 장치.
광통신 신호를 송신하는 정보 송신계와,
복수 개의 셀을 배치한 센서 어레이, 상기 광통신 신호를 수신하도록 각각의 상기 셀의 동작을 제어하고, 상기 복수 개의 셀 중 적어도 하나 이상의 셀로부터 출력된 상기 광통신 신호에 의한 신호를 처리하는 주변 회로를 포함하는 정보 취득 장치를 가지는 정보 수신계
를 구비하고,
상기 적어도 하나 이상의 셀은, 상기 광통신 신호에 의한 신호 전하를 생성하여 축적하는 광전 변환 축적 소자와, 상기 광전 변환 축적 소자가 생성한 신호 전하를 전위의 변화로서 검출하는 전위 검출 회로와, 상기 전위의 변화를 증폭하여 출력 신호선에 출력하는 증폭 회로를 구비하고, 상기 광전 변환 축적 소자와 상기 전위 검출 회로는, 제1 전위 단자와 제2 전위 단자의 사이에 직렬로 접속되고, 상기 전위 검출 회로는, 상기 광통신 신호의 수신 시에, 상기 전위의 변화를 약반전 상태로 검출하는 절연 게이트형 트랜지스터를 가지고,
상기 광통신 신호의 수신 시에, 상기 절연 게이트형 트랜지스터가 상기 전위의 변화를 상기 약반전 상태로 검출하도록, 상기 주변 회로가 신호를 출력하는 것을 특징으로 하는, 광통신 시스템.
제9항에 있어서,
상기 복수 개의 셀 각각은, 상기 광전 변환 축적 소자와, 상기 전위 검출 회로와, 상기 증폭 회로
를 구비하고,
상기 복수 개의 셀 각각에 있어서, 상기 절연 게이트형 트랜지스터가 통전 상태로 되는 것에 의해, 상기 광전 변환 축적 소자에 축적된 전하를 리셋하는 리셋 트랜지스터로서 기능하고, 상기 리셋 후에 상기 절연 게이트형 트랜지스터가 차단 상태로 되는 것에 의해, 상기 광전 변환 축적 소자에 화상 정보로서의 신호 전하를 축적하고, 상기 증폭 회로가 상기 화상 정보로서의 전위의 변화를 증폭하여 출력 신호선에 출력하는, 광통신 시스템.
삭제
삭제