KR101587775B1 - 소자 제조 방법 및 소자 제조 장치 - Google Patents

소자 제조 방법 및 소자 제조 장치 Download PDF

Info

Publication number
KR101587775B1
KR101587775B1 KR1020157026531A KR20157026531A KR101587775B1 KR 101587775 B1 KR101587775 B1 KR 101587775B1 KR 1020157026531 A KR1020157026531 A KR 1020157026531A KR 20157026531 A KR20157026531 A KR 20157026531A KR 101587775 B1 KR101587775 B1 KR 101587775B1
Authority
KR
South Korea
Prior art keywords
intermediate product
auxiliary electrode
substrate
electrode
laminate
Prior art date
Application number
KR1020157026531A
Other languages
English (en)
Other versions
KR20150119959A (ko
Inventor
다카요시 니렌기
도시히코 다케다
히로요시 나카지마
Original Assignee
다이니폰 인사츠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이니폰 인사츠 가부시키가이샤 filed Critical 다이니폰 인사츠 가부시키가이샤
Publication of KR20150119959A publication Critical patent/KR20150119959A/ko
Application granted granted Critical
Publication of KR101587775B1 publication Critical patent/KR101587775B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/16Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/164Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using vacuum deposition
    • H01L51/56
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • H01L51/0024
    • H01L51/5228
    • H01L51/5234
    • H01L51/525
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/82Cathodes
    • H10K50/824Cathodes combined with auxiliary electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/811Controlling the atmosphere during processing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/82Cathodes
    • H10K50/828Transparent cathodes, e.g. comprising thin metal layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/842Containers
    • H10K50/8428Vertical spacers, e.g. arranged between the sealing arrangement and the OLED
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/50Forming devices by joining two substrates together, e.g. lamination techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명의 과제는 소자를 효율적으로 제조하는 소자 제조 방법 및 소자 제조 장치를 제공하는 것이다.
처음에, 기재(41)와, 기재(41)의 법선 방향으로 연장되는 돌기부(44)를 포함하는 중간 제품(50)을 준비한다. 이어서, 진공 환경으로 조정된 적층실(20a)에 있어서, 중간 제품(50)에, 돌기부(44)측으로부터 덮개재(25)를 연속적으로 적층해서 적층체(51)를 형성한다. 그 후, 적층체(51)를, 적층실(20a)로부터, 진공 환경에 있어서의 압력보다도 높은 제1 압력으로 조정된 제1 압력실(21a)로 반송한다. 이어서, 적층체(51)를, 제1 압력실(21a)로부터, 진공 환경으로 조정된 분리실(22a)로 반송하고, 적층체(51)를 중간 제품(50) 및 덮개재(25)로 분리한다. 여기서, 적층체(51)가 반송되는 방향에 직교하는 면에 의해 적층체(51)를 가상적으로 절단한 경우의 적층체(51)의 단면에 있어서, 중간 제품(50)과 덮개재(25) 사이의 공간은 주위로부터 밀폐되어 있다.

Description

소자 제조 방법 및 소자 제조 장치 {ELEMENT MANUFACTURING METHOD AND ELEMENT MANUFACTURING APPARATUS}
본 발명은 연속적으로 연장되는 기재(基材) 상에 소자를 형성하기 위한 소자 제조 방법 및 소자 제조 장치에 관한 것이다.
유기 반도체 소자나 무기 반도체 소자 등의 소자를 제조하는 공정은, 소자 중에 불순물이 혼입되는 것을 방지하기 위해서, 주로 진공 환경 하에서 실시된다. 예를 들어, 기재 상에 캐소드 전극, 애노드 전극이나 반도체층을 형성하기 위한 방법으로서, 스퍼터법이나 증착법 등의, 진공 환경 하에서 실시되는 성막 기술이 사용되고 있다. 진공 환경은, 진공 펌프 등을 사용하여, 소정의 시간을 들여서 소자 제조 장치의 내부를 탈기함으로써 실현된다.
그런데 소자의 제조 공정에 있어서는, 성막 공정 이외에도 다양한 공정이 실시된다. 그 중에는, 종래는 대기압 하에서 실시되고 있는 공정도 존재하고 있다. 한편, 진공 환경을 실현하기 위해서는, 상술한 바와 같이 소정의 시간을 필요로 한다. 따라서, 소자의 제조 공정이, 진공 환경 하에서 실시되는 성막 공정에 추가하여, 대기압 하에서 실시되는 공정을 더 포함할 경우, 소자를 소자 제조 장치의 외부로 일단 추출하기 위해서, 소자 제조 장치의 내부 환경을 대기로 치환하거나, 소자 제조 장치의 내부를 탈기하거나 하는 데 필요로 하는 시간이 늘어나게 된다. 이러한 시간이 발생하는 것을 피하기 위해, 소자의 제조 공정 중 가능한 한 많은 공정이, 소자 제조 장치의 내부에서 실시되는 것이 바람직하다. 이에 의해, 1개의 소자를 얻기 위해서 필요로 하는 시간이나 비용을 저감할 수 있다.
성막 공정 이외의 공정의 예로서는, 예를 들어 특허문헌 1에 기재되어 있는 바와 같은, 보조 전극 상에 위치하는 유기 반도체층을 제거하는 제거 공정을 들 수 있다. 보조 전극이란, 유기 반도체층 상에 설치되는 전극이 박막 형상의 공통 전극일 경우에, 공통 전극에서 발생하는 전압 강하가 장소에 따라서 상이한 것을 억제하기 위해 설치되는 것이다. 즉, 공통 전극을 보조 전극에 다양한 장소에서 접속시킴으로써, 공통 전극에 있어서의 전압 강하를 저감할 수 있다. 한편, 유기 반도체층은 일반적으로 기재의 전역에 걸쳐 설치되므로, 공통 전극을 보조 전극에 접속하기 위해서는, 보조 전극 상의 유기 반도체층을 제거하는 상술한 제거 공정을 실시할 필요가 있다.
보조 전극 상의 유기 반도체층을 제거하는 방법으로서, 유기 반도체층에 레이저광 등의 광을 조사하는 방법이 알려져 있다. 이 경우, 어블레이션에 의해, 유기 반도체층을 구성하는 유기 반도체 재료가 비산되므로, 비산된 유기 반도체 재료에 의한 오염을 방지하도록, 기재를 어떠한 부재로 덮어서 밀폐해 두는 것이 바람직하다. 예를 들어 특허문헌 1에 있어서는, 처음에, 진공 환경 하에서 대향 기재를 기재에 중첩해서 중첩 기재를 구성하고, 이어서 대향 기재와 기재 사이의 공간을 진공 분위기로 유지한 상태에서 중첩하여 기재를 대기 중에 추출하고, 그 후, 유기 반도체층에 레이저광을 조사하는 방법이 제안되어 있다. 이 경우, 진공 분위기와 대기 사이의 차압에 기초하여, 대향 기재를 기재에 대하여 견고하게 밀착시킬 수 있고, 이에 의해, 비산된 유기 반도체 재료에 의한 오염을 확실하게 방지할 수 있다.
일본 특허 제4340982호 공보
특허문헌 1에 기재된 바와 같이 소자의 제조 공정의 일부가 대기 중에서 실시될 경우, 즉 소자 제조 장치의 외부에서 실시될 경우, 상술한 바와 같이, 소자 제조 장치의 내부 환경을 대기로 치환하거나, 소자 제조 장치의 내부를 탈기하거나 하는 데 필요로 하는 시간이 늘어나게 된다. 이 점을 고려하면, 차압을 이용해서 기재를 밀폐하는 공정은, 소자 제조 장치의 내부에서 실시되는 것이 바람직하다. 그러나 종래, 소자 제조 장치의 내부에서 차압을 이용해서 기재를 밀폐하는 방법은 제안되지 못하고 있다.
본 발명은 이러한 점을 고려해서 이루어진 것으로, 소자 제조 장치의 내부에서 차압을 이용해서 기재를 밀폐함으로써 유기 반도체 소자 등의 소자를 효율적으로 제조하는 소자 제조 방법 및 소자 제조 장치를 제공하는 것을 목적으로 한다.
본 발명은 연속적으로 연장되는 기재 상에 소자를 형성하기 위한 소자 제조 방법으로서, 상기 기재와, 상기 기재의 법선 방향으로 연장되는 돌기부를 포함하는 중간 제품을 준비하는 공정과, 진공 환경으로 조정된 적층실에 있어서, 상기 중간 제품에, 상기 돌기부측으로부터 덮개재를 연속적으로 적층해서 적층체를 형성하는 적층 공정과, 상기 적층체를, 상기 적층실로부터, 상기 적층실에 연결되어 진공 환경에 있어서의 압력보다도 높은 제1 압력으로 조정된 제1 압력실로 반송하는 공정과, 상기 적층체를, 상기 제1 압력실로부터, 상기 제1 압력실에 연결되어 진공 환경으로 조정된 분리실로 반송하는 공정과, 상기 분리실에 있어서 상기 적층체를 상기 중간 제품 및 상기 덮개재로 분리하는 분리 공정을 구비하고, 상기 적층체가 반송되는 방향에 직교하는 면에 의해 상기 적층체를 가상적으로 절단한 경우의 적층체의 단면에 있어서, 상기 중간 제품과 상기 덮개재 사이의 공간이 주위로부터 밀폐되어 있는, 소자 제조 방법이다.
또한 본 발명은 연속적으로 연장되는 기재 상에 소자를 형성하기 위한 소자 제조 장치로서, 상기 기재 및 상기 기재의 법선 방향으로 연장되는 돌기부를 포함하는 중간 제품에, 상기 돌기부측으로부터 덮개재를 연속적으로 적층해서 적층체를 형성하는 적층 기구와, 상기 적층실에 연결되어 진공 환경에 있어서의 압력보다도 높은 제1 압력으로 조정되고, 또한 상기 적층실로부터 반송되는 상기 적층체를 수납하는 제1 압력실을 포함하는 압력 인가 기구와, 상기 제1 압력실에 연결되어 진공 환경으로 조정되고, 또한 제1 압력실로부터 반송되는 상기 적층체를 수납하는 분리실에 있어서, 상기 적층체를 상기 중간 제품 및 상기 덮개재로 분리하는 분리 기구를 구비하고, 상기 적층체가 반송되는 방향에 직교하는 면에 의해 상기 적층체를 가상적으로 절단한 경우의 적층체의 단면에 있어서, 상기 중간 제품과 상기 덮개재 사이의 공간이 주위로부터 밀폐되어 있는, 소자 제조 장치이다.
본 발명에 있어서, 상기 적층체는 상기 돌기부와는 반대측으로부터 상기 중간 제품에 대하여 연속적으로 적층된 지지재를 더 포함하고 있어도 된다. 이 경우, 상기 적층체가 반송되는 방향에 직교하는 면에 의해 상기 적층체를 가상적으로 절단한 경우의 적층체의 단면에 있어서, 상기 덮개재와 상기 지지재가 접착되어 있어도 된다.
본 발명에 있어서, 상기 소자는, 상기 기재와, 상기 기재 상에 설치된 복수의 제1 전극과, 상기 제1 전극 사이에 설치된 보조 전극 및 상기 돌기부와, 상기 제1 전극 상에 설치된 유기 반도체층과, 상기 유기 반도체층 및 상기 보조 전극 상에 설치된 제2 전극을 포함하고, 상기 중간 제품은, 상기 기재와, 상기 기재 상에 설치된 복수의 상기 제1 전극과, 상기 제1 전극 사이에 설치된 상기 보조 전극 및 상기 돌기부와, 상기 제1 전극 및 상기 보조 전극 상에 설치된 상기 유기 반도체층을 포함하고 있어도 된다. 이 경우, 본 발명에 의한 소자 제조 방법은, 상기 제1 압력실에 있어서 상기 보조 전극 상에 설치된 상기 유기 반도체층을 제거하는 제거 공정을 구비하고 있어도 된다. 또한, 본 발명에 의한 소자 제조 장치는, 상기 제1 압력실에 있어서 상기 보조 전극 상에 설치된 상기 유기 반도체층을 제거하는 제거 기구를 구비하고 있어도 된다.
본 발명에 있어서, 상기 보조 전극은 상기 돌기부에 의해 부분적으로 덮여 있어도 된다. 이 경우, 본 발명에 의한 소자 제조 방법의 상기 제거 공정은 상기 돌기부에 인접해서 배치된 상기 보조 전극 상의 상기 유기 반도체층에 광을 조사하는 공정을 포함하고 있어도 된다. 또한, 본 발명에 의한 소자 제조 장치의 상기 제거 기구는 상기 돌기부에 인접해서 배치된 상기 보조 전극 상의 상기 유기 반도체층에 광을 조사하는 광 조사부를 갖고 있어도 된다.
본 발명에 있어서, 상기 돌기부는 상기 보조 전극에 의해 적어도 부분적으로 덮여 있어도 된다. 이 경우, 본 발명에 의한 소자 제조 방법의 상기 제거 공정에 있어서, 상기 돌기부 상에 위치하는 상기 보조 전극 상의 상기 유기 반도체층이 제거되어도 된다. 또한, 본 발명에 의한 소자 제조 장치의 상기 제거 기구는 상기 돌기부 상에 위치하는 상기 보조 전극 상의 상기 유기 반도체층을 제거하도록 구성되어 있어도 된다.
본 발명에 있어서, 상기 중간 제품은, 상기 기재와, 상기 기재 상에 설치된 상기 돌기부 및 피노광층을 포함하고 있어도 된다. 이 경우, 본 발명에 의한 소자 제조 방법은, 상기 제1 압력실에 있어서 상기 피노광층에 노광광을 조사하는 노광 공정을 구비하고 있어도 된다. 또한, 본 발명에 의한 소자 제조 장치는, 상기 제1 압력실에 있어서 상기 피노광층에 노광광을 조사하는 노광 기구를 구비하고 있어도 된다.
본 발명에 있어서, 상기 덮개재 중 상기 중간 제품과 대향하는 면에는 증착용 재료가 설치되어 있어도 된다. 이 경우, 본 발명에 의한 소자 제조 방법은, 상기 제1 압력실에 있어서 상기 증착용 재료에 광을 조사해서 상기 증착용 재료를 상기 기재 상에 증착시키는 공정을 구비하고 있어도 된다. 또한, 본 발명에 의한 소자 제조 장치는, 상기 제1 압력실에 있어서 상기 증착용 재료를 향해서 광을 조사해서 상기 증착용 재료를 상기 기재 상에 증착시키는 증착 기구를 구비하고 있어도 된다.
본 발명에 따르면, 소자 제조 장치의 내부에서 차압을 이용해서 기재를 덮개재로 밀폐함으로써, 유기 반도체 소자 등의 소자를 효율적으로 제조할 수 있다.
도 1은, 본 발명의 실시 형태에 있어서의 유기 반도체 소자를 도시하는 종단면도.
도 2a는, 도 1에 도시한 유기 반도체 소자의 보조 전극, 돌기부 및 유기 반도체층의 레이아웃의 일례를 나타내는 평면도.
도 2b는, 도 1에 도시한 유기 반도체 소자의 보조 전극, 돌기부 및 유기 반도체층의 레이아웃의 그 밖의 예를 나타내는 평면도.
도 3은, 본 발명의 실시 형태에 있어서의 소자 제조 장치를 도시하는 도면.
도 4의 (a) 내지 (g)는, 본 발명의 실시 형태에 있어서의 소자 제조 방법을 도시하는 도면.
도 5는, 도 3에 도시한 소자 제조 장치의 중간 제품 처리 장치를 도시하는 도면.
도 6은, 도 5에 도시한 적층체를 도시하는 단면도.
도 7은, 도 3에 도시한 소자 제조 장치의 중간 제품 처리 장치의 변형예를 도시하는 도면.
도 8은, 도 7에 도시한 적층체를 도시하는 단면도.
도 9의 (a) 내지 (g)는, 본 발명의 실시 형태의 변형예에 있어서, 보조 전극 상의 유기 반도체층을 제거하는 방법을 도시하는 도면.
도 10은, 중간 제품 처리 장치가, 피노광층을 노광하는 노광 장치로서 구성되는 예를 도시하는 도면.
도 11은, 도 10에 도시한 노광 장치에 의해 실시되는 노광 공정을 도시하는 도면.
도 12는, 중간 제품 처리 장치가, 증착용 재료를 기재 상에 증착시키는 증착 장치로서 구성되는 예를 도시하는 도면.
도 13은, 도 12에 도시한 증착 장치에 의해 실시되는 증착 공정을 도시하는 도면.
도 14는, 게이트 밸브의 일례를 나타내는 도면.
이하, 도 1 내지 도 6을 참조하여, 본 발명의 실시 형태에 대해서 설명한다. 우선 도 1에 의해, 본 실시 형태에 있어서의 유기 반도체 소자(40)의 층 구성에 대해서 설명한다. 여기에서는 유기 반도체 소자(40)의 일례로서, 톱 이미션 타입의 유기 EL 소자에 대해서 설명한다.
유기 반도체 소자
도 1에 도시한 바와 같이, 유기 반도체 소자(40)는, 기재(41)와, 기재(41) 상에 설치된 복수의 제1 전극(42)과, 제1 전극(42) 사이에 설치된 보조 전극(43) 및 돌기부(44)와, 제1 전극(42) 상에 설치된 유기 반도체층(45)과, 유기 반도체층(45) 및 보조 전극(43) 상에 설치된 제2 전극(46)을 구비하고 있다.
유기 반도체층(45)은, 유기 화합물 중에 있어서의 전자와 정공의 재결합에 의해 발광하는 발광층을 적어도 포함하고 있다. 또한 유기 반도체층(45)은, 정공 주입층, 정공 수송층, 전자 수송층 또는 전자 주입층 등, 유기 EL 소자에 있어서 일반적으로 설치되는 여러 가지 층을 더 포함하고 있어도 된다. 유기 반도체층의 구성 요소로서는 공지된 것을 사용할 수 있는데, 예를 들어 일본 특허 공개 제2011-9498호 공보에 기재된 것을 사용할 수 있다.
제1 전극(42)은, 유기 반도체층(45)의 각각에 대응해서 설치되어 있다. 제1 전극(42)은, 유기 반도체층(45)에서 발생한 광을 반사시키는 반사 전극으로서도 기능하는 것이다. 제1 전극(42)을 구성하는 재료로서는, 알루미늄, 크롬, 티타늄, 철, 코발트, 니켈, 몰리브덴, 구리, 탄탈륨, 텅스텐, 백금, 금, 은 등의 금속 원소의 단체 또는 이들의 합금을 들 수 있다.
제2 전극(46)은, 복수의 유기 반도체층(45)에 대한 공통 전극으로서 기능하는 것이다. 또한 제2 전극(46)은, 유기 반도체층(45)에서 발생한 광을 투과시키도록 구성되어 있다. 제2 전극(46)을 구성하는 재료로서는, 광을 투과시킬 수 있을 정도로 얇아진 금속막이나, ITO 등의 산화물 도전성 재료를 사용할 수 있다.
보조 전극(43)은, 전원(도시하지 않음)으로부터 개개의 유기 반도체층까지의 거리의 차에 기인해서 전압 강하의 변동이 발생하지 않도록 하고, 이에 의해, 유기 EL 소자를 사용한 표시 장치의 휘도 변동을 억제하기 위한 것이다. 도 1에 도시한 바와 같이, 각 보조 전극(43)은 제2 전극(46)에 접속되어 있다. 보조 전극(43)을 구성하는 재료로서는, 제1 전극(42)과 마찬가지인 금속 원소의 단체 또는 합금을 들 수 있다. 보조 전극(43)은, 제1 전극(42)과 동일한 재료로 구성되어 있어도 되고, 또는 제1 전극(42)과는 상이한 재료로 구성되어 있어도 된다.
돌기부(44)는, 절연성을 갖는 재료로 구성되는 것이다. 도 1에 도시한 예에 있어서, 돌기부(44)는 제1 전극(42)과 보조 전극(43) 사이에 설치되어 있다. 이러한 돌기부(44)를 설치함으로써, 제1 전극(42)과 보조 전극(43) 및 제2 전극(46) 사이의 절연성을 확보할 수 있다. 또한, 돌기부(44) 사이에 설치되는 유기 반도체층(45)의 형상을 적절하게 정할 수 있다. 돌기부(44)를 구성하는 재료로서는, 폴리이미드 등의 유기 재료나, 산화 실리콘 등의 무기 절연성 재료를 사용할 수 있다. 또한 돌기부(44)는, 기재(41)의 법선 방향을 따라서 연장하도록 구성되어 있고, 이로 인해 후술하는 덮개재를 기재(41)에 밀착시킬 때, 덮개재와 기재(41) 사이에 공간을 확보하기 위한 스페이서로서 기능할 수도 있다.
도 1에 도시한 바와 같이, 유기 반도체층(45) 및 제2 전극(46)은, 제1 전극(42) 상뿐만 아니라 돌기부(44) 상에도 연속해서 설치되어 있어도 된다. 또한, 유기 반도체층(45) 중 전류가 흘러서 발광하는 것은, 제1 전극(42)과 제2 전극(46)에 의해 상하로 물려 있는 부분이며, 돌기부(44) 상에 위치하는 유기 반도체층(45)에서는 발광이 발생하지 않는다. 후술하는 도 2a 및 도 2b에 있어서는, 유기 반도체층(45) 중 발광이 발생하는 부분만이 나타나 있다.
이어서, 기재(41)의 법선 방향으로부터 본 경우의 유기 반도체 소자(40)의 구조에 대해서 설명한다. 특히, 유기 반도체 소자(40)의 보조 전극 (43), 돌기부(44) 및 유기 반도체층(45)의 레이아웃에 대해서 설명한다. 도 2a는, 보조 전극 (43), 돌기부(44) 및 유기 반도체층(45)의 레이아웃의 일례를 나타내는 평면도이다. 도 2a에 도시한 바와 같이, 유기 반도체층(45)은 매트릭스 형상으로 차례로 배치되어, 각각이 직사각형 형상을 갖는 적색 유기 반도체층(45R), 녹색 유기 반도체층(45G) 및 청색 유기 반도체층(45B)을 포함하고 있어도 된다. 이 경우, 인접하는 유기 반도체층(45R, 45G, 45B)의 조합이 하나의 화소를 구성하고 있다.
도 2a에 도시한 바와 같이, 보조 전극(43)은 매트릭스 형상으로 배치된 유기 반도체층(45) 사이를 연장하도록 격자 형상으로 배치되어 있다. 이렇게 보조 전극(43)을 배치함으로써, 각 유기 반도체층(45)에 접속된 제2 전극(46)에 있어서의 전압 강하에, 장소에 따른 차가 발생하는 것을 억제할 수 있다. 또한 도 2a에 도시한 바와 같이, 돌기부(44)는 유기 반도체층(45)을 측방으로부터 둘러싸도록, 유기 반도체층(45)과 보조 전극(43) 사이에 설치되어 있다. 즉, 돌기부(44)는 유기 반도체층(45)의 4변을 따라 연속해서 설치되어 있다. 이에 의해, 보조 전극(43) 상의 유기 반도체층(45)을 제거하는 공정에 있어서, 비산된 유기 반도체 재료가 제1 전극(42) 상의 유기 반도체층(45)에 도달하는 것을 방지할 수 있다.
또한 전압 강하를 적절하게 저감할 수 있는 한에 있어서, 보조 전극(43)이 그 전역에 걸쳐 제2 전극(46)에 접속될 필요는 없다. 즉, 후술하는 제거 공정에 있어서, 보조 전극(43) 상의 유기 반도체층(45) 모두가 제거될 필요는 없다. 따라서 도 2b에 도시한 바와 같이, 돌기부(44)는 유기 반도체층(45)의 4변 중 임의의 변을 따라서 비연속적으로 설치되어 있어도 된다. 도 2b에 나타내는 예에 있어서도, 돌기부(44)에 의해 끼인 위치에 있는 보조 전극(43) 상의 유기 반도체층(45)을 제거하는 공정에 있어서, 비산된 유기 반도체 재료가 제1 전극(42) 상의 유기 반도체층(45)에 도달하는 것을 방지할 수 있다. 또한, 돌기부(44)에 의해 끼인 위치에 있는 보조 전극(43)을 제2 전극(46)에 접속함으로써, 전압 강하를 적절하게 억제할 수 있다.
이어서, 본 실시 형태에 의한 유기 반도체 소자(40)를 기재(41) 상에 형성하기 위한 소자 제조 장치(10) 및 소자 제조 방법에 대해서 설명한다. 유기 반도체 소자(40)에 불순물이 혼입되는 것을 충분히 방지할 수 있는 한에 있어서, 소자 제조 방법이 실시되는 환경은 특별히 한정되지 않지만, 예를 들어 소자 제조 방법은 부분적으로 진공 환경 하에서 실시된다. 또한 적어도 대기압보다도 저압의 환경인 한에 있어서, 진공 환경에 있어서의 구체적인 압력이 특별히 한정되지는 않지만, 예를 들어 소자 제조 장치(10)의 내부 압력은 1.0×104Pa 이하로 되어 있다.
소자 제조 장치
도 3은, 소자 제조 장치(10)를 개략적으로 도시하는 도면이다. 도 3에 도시한 바와 같이, 소자 제조 장치(10)는, 기재(41) 상에 복수의 제1 전극(42)을 형성하는 제1 전극 형성 장치(11)와, 제1 전극(42) 사이에 보조 전극(43)을 형성하는 보조 전극 형성 장치(12)와, 제1 전극(42)과 보조 전극(43) 사이에 돌기부(44)를 형성하는 돌기부 형성 장치(13)와, 제1 전극 (42), 보조 전극(43) 및 돌기부(44) 상에 유기 반도체층(45)을 형성하는 유기 반도체층 형성 장치(14)를 구비하고 있다. 이하의 설명에 있어서, 각 장치(11, 12, 13, 14)를 사용한 공정에 의해 얻어지는 것을 중간 제품(50)이라 칭하는 경우도 있다. 제1 전극 형성 장치(11)를 거친 후의 중간 제품(50)은, 기재(41)와, 기재(41) 상에 형성된 복수의 제1 전극(42)을 포함하는 것이다. 보조 전극 형성 장치(12)를 거친 후의 중간 제품(50)은, 제1 전극(42) 사이에 형성된 보조 전극(43)을 더 포함하는 것이다. 돌기부 형성 장치(13)를 거친 후의 중간 제품(50)은, 제1 전극(42)과 보조 전극(43) 사이에 형성된 돌기부(44)를 더 포함하는 것이다. 유기 반도체층 형성 장치(14)를 거친 후의 중간 제품(50)은, 보조 전극(43) 및 돌기부(44) 상에 형성된 유기 반도체층(45)을 더 포함하는 것이다. 또한, 후술하는 중간 제품 처리 장치(15)를 거친 후의 중간 제품(50)에 있어서는, 보조 전극(43) 상에 설치된 유기 반도체층(45)이 제거되어 있다.
소자 제조 장치(10)는, 후술하는 덮개재(25)가 기재(41)에 대하여 적층되고 있는 사이에 소정의 처리를 실시하는 중간 제품 처리 장치(15)를 더 구비하고 있다. 본 실시 형태에 있어서는, 중간 제품 처리 장치(15)가, 보조 전극(43) 상에 설치된 유기 반도체층(45)을 제거하는 제거 장치로서 구성되어 있는 예에 대해서 설명한다. 본 실시 형태에 있어서, 중간 제품 처리 장치(15)는 적층 기구(20), 압력 인가 기구(21), 분리 기구(22) 및 제거 기구(30)를 갖고 있다. 각 기구(20, 21, 22, 30)의 상세에 대해서는 후술한다. 또한 소자 제조 장치(10)는, 보조 전극(43) 상의 유기 반도체층(45)이 제거된 후에 보조 전극(43) 및 유기 반도체층(45) 상에 제2 전극(46)을 형성하는 제2 전극형 장치(16)를 더 구비하고 있다.
도 3에 도시한 바와 같이, 소자 제조 장치(10)는, 각 장치(11 내지 16) 사이에서 기재(41)나 중간 제품(50)을 반송하기 위해서 각 장치(11 내지 16)에 접속된 반송 장치(17)를 더 구비하고 있어도 된다.
또한 도 3은, 기능적인 관점에서 각 장치를 분류한 것이며, 물리적인 형태가 도 3에 도시한 예에 한정되는 것은 아니다. 예를 들어, 도 3에 도시한 각 장치(11 내지 16) 중 복수의 장치가, 물리적으로는 1개의 장치에 의해 구성되어 있어도 된다. 또는, 도 3에 도시한 각 장치(11 내지 16) 중 어느 하나는, 물리적으로는 복수의 장치에 의해 구성되어 있어도 된다. 예를 들어 후술하는 바와 같이, 제1 전극(42) 및 보조 전극(43)은 하나의 공정에 있어서 동시에 형성되는 경우가 있다. 이 경우, 제1 전극 형성 장치(11) 및 보조 전극 형성 장치(12)는 1개의 장치로서 구성되어 있어도 된다.
소자 제조 방법
이하, 도 4의 (a) 내지 (g)를 참조하여, 소자 제조 장치(10)를 사용해서 유기 반도체 소자(40)를 제조하는 방법에 대해서 설명한다. 여기에서는, 연속적으로 연장되는 긴 형상의 기재(41) 상에 유기 반도체 소자(40)를 형성하는 방법에 대해서 설명한다. 처음에, 예를 들어 스퍼터링법에 의해, 제1 전극(42) 및 보조 전극(43)을 구성하는 금속 재료의 층을 기재(41) 상에 형성하고, 이어서 금속 재료의 층을 에칭에 의해 성형한다. 이에 의해, 도 4의 (a)에 도시한 바와 같이, 상술한 제1 전극(42) 및 보조 전극(43)을 동시에 기재(41) 상에 형성할 수 있다. 또한, 제1 전극(42)을 형성하는 공정 및 보조 전극(43)을 형성하는 공정은, 별개로 실시되어도 된다.
이어서, 도 4의 (b)에 도시한 바와 같이, 예를 들어 포토리소그래피법에 의해, 제1 전극(42)과 보조 전극(43) 사이에, 제1 전극(42) 및 보조 전극(43)보다도 상방까지 기재(41)의 법선 방향을 따라서 연장되는 복수의 돌기부(44)를 형성한다. 그 후, 증착법, CVD법, 인쇄법, 잉크젯법 또는 전사법 등의 일반적인 성막 방법에 의해, 도 4의 (c)에 도시한 바와 같이, 제1 전극(42), 보조 전극(43) 및 돌기부(44) 상에 유기 반도체층(45)을 형성한다. 이와 같이 하여, 기재(41)와, 기재(41)에 설치된 복수의 제1 전극(42)과, 제1 전극(42) 사이에 설치된 보조 전극(43) 및 돌기부(44)와, 제1 전극(42), 보조 전극(43) 및 돌기부(44) 상에 설치된 유기 반도체층(45)을 포함하는 중간 제품(50)을 얻을 수 있다. 또한 본 실시 형태에 있어서는, 상술한 바와 같이, 제1 전극(42) 및 보조 전극(43)이 돌기부(44)보다도 먼저 기재(41) 상에 형성된다. 이로 인해, 제1 전극(42) 및 보조 전극(43)은, 돌기부(44)에 의해 부분적으로 덮여 있다.
이어서, 덮개재(25)를 준비하고, 그 후, 도 4의 (d)에 도시한 바와 같이, 중간 제품 처리 장치(15)의 적층 기구(20)를 사용해서 덮개재(25)를 중간 제품(50)에 밀착시킨다. 이어서, 덮개재(25)가 중간 제품(50)에 밀착되어 있는 동안에, 도 4의 (e)에 도시한 바와 같이, 중간 제품 처리 장치(15)의 제거 기구(30)를 사용하여, 보조 전극(43) 상에 설치된 유기 반도체층(45)에 레이저광 등의 광(L1)을 조사한다. 이에 의해, 광(L1)의 에너지가 유기 반도체층(45)에 의해 흡수되고, 이 결과, 보조 전극(43) 상의 유기 반도체층(45)을 구성하는 유기 반도체 재료가 비산된다. 이와 같이 하여, 보조 전극(43) 상의 유기 반도체층(45)을 제거하는 제거 공정을 실시할 수 있다. 보조 전극(43) 상으로부터 비산된 유기 반도체 재료는, 예를 들어 도 4의 (e)에 나타낸 바와 같이 덮개재(25)에 부착된다. 그 후, 후술하는 바와 같이, 제1 전극(42) 상의 유기 반도체층(45) 및 보조 전극(43) 상에 제2 전극(46)을 형성한다.
이하, 상술한 도 4의 (d), (e)를 참조하여 설명한, 덮개재(25)가 중간 제품(50)에 적층되어서 밀착되어 있는 동안에 보조 전극(43) 상의 유기 반도체층(45)을 제거하는 방법에 대해서, 도 5 및 도 6을 참조하여 보다 상세하게 설명한다.
(적층 공정)
처음에, 중간 제품 처리 장치(15)의 적층 기구(20)를 사용해서 중간 제품(50)에 덮개재(25)를 적층해서 적층체(51)를 형성하는 적층 공정을 실시한다. 적층 기구(20)는, 진공 환경으로 조정된 적층실(20a)에 있어서, 중간 제품(50)에 돌기부(44)측으로부터 덮개재(25)를 연속적으로 적층하도록 구성된 것이다. 도 5에 도시한 바와 같이, 적층실(20a)에는 적층실(20a)을 탈기해서 진공 환경을 실현하는 탈기 수단(20b)과, 긴 형상의 중간 제품(50)을 권출하는 권출부(50a)와, 긴 형상의 덮개재(25)를 권출하는 덮개재 권출부(20c)와, 중간 제품(50) 및 덮개재(25)를 협지해서 덮개재(25)를 중간 제품(50)에 적층하는 한 쌍의 적층 롤러(20e, 20e)가 설치되어 있다. 또한 도 5에 도시한 바와 같이, 돌기부(44)와는 반대측으로부터 중간 제품(50)에 대하여, 지지재 권출부(20d)로부터 권출된 긴 형상의 지지재(26)가 연속적으로 더 적층되어도 된다.
도 6은, 적층체(51)가 반송되는 방향에 직교하는 면에 의해, 즉 도 5의 선 Ⅵ-Ⅵ을 따라 적층체(51)를 가상적으로 절단한 경우의 적층체(51)의 단면을 도시하는 도면이다. 도 6에 도시한 바와 같이, 지지재(26) 중 중간 제품(50)과 대향하는 면에는, 접착성을 갖는 시일층(27)이 설치되어 있고, 이 시일층(27)에 의해 중간 제품(50)이 지지재(26)에 대하여 접착되어 있다. 또한 도 6에 도시한 바와 같이, 덮개재(25)는 중간 제품(50)을 덮음과 함께, 적층체(51)의 반송 방향을 따라서 연장되는 덮개재(25)의 양단부에 있어서, 시일층(27)을 개재해서 지지재(26)에 접착되어 있다. 이에 의해, 중간 제품(50)과 덮개재(25) 사이에, 주위로부터 밀폐된 밀폐 공간(28)을 형성할 수 있다. 또한 덮개재(25) 또는 지지재(26) 자체가 점착성을 갖는 경우, 시일층(27)이 설치되어 있지 않아도 된다.
(제1 압력 인가 공정)
이어서, 중간 제품 처리 장치(15)의 압력 인가 기구(21)를 사용하여, 진공 환경에 있어서의 압력보다도 높은 제1 압력을 적층체(51)에 인가하는 제1 압력 인가 공정을 실시한다. 압력 인가 기구(21)는, 적층실(20a)에 연결됨과 함께 제1 압력으로 조정된 제1 압력실(21a)을 포함하고 있다. 제1 압력실(21a)에는, 예를 들어 제1 압력실(21a) 내에 불활성 가스를 도입함으로써 제1 압력실(21a)의 압력을 제1 압력으로 조정하는 제1 압력 조정 수단(21b)이 설치되어 있다.
또한 도 5에 도시한 바와 같이, 제1 압력실(21a)은, 진공 환경에 있어서의 압력보다도 높고, 또한 제1 압력보다도 낮은 제2 압력으로 조정된 제2 압력실(23a)을 개재하여 적층실(20a)에 연결되어 있어도 된다. 도 5에 도시한 바와 같이, 제2 압력실(23a)에는, 제2 압력실(23a)의 압력을 제2 압력으로 조정하는 제2 압력 조정 수단(23b)이 설치되어 있다. 또한 도 5에 도시한 바와 같이, 적층실(20a)과 제2 압력실(23a) 사이에는, 적층실(20a)의 내부 분위기를 제2 압력실(23a)의 내부 분위기에 대하여 차폐하기 위한 게이트 밸브(29)가 설치되어 있어도 된다. 마찬가지로, 제2 압력실(23a)과 제1 압력실(21a) 사이에는, 제2 압력실(23a)의 내부 분위기를 제1 압력실(21a)의 내부 분위기에 대하여 차폐하기 위한 게이트 밸브(29)가 설치되어 있어도 된다. 게이트 밸브(29)를 설치함으로써, 적층실(20a), 제1 압력실(21a) 및 제2 압력실(23a)의 압력을 각각 진공 환경, 제1 압력 및 제2 압력으로 안정적으로 제어할 수 있다.
게이트 밸브(29)는, 인접하는 실 사이에서 서로 내부 분위기가 차폐되도록, 적절하게 구성되어 있다. 예를 들어 도 14에 도시한 바와 같이, 적층실(20a)과 제2 압력실(23a) 사이에 설치되는 게이트 밸브(29)는, 적층실(20a) 및 제2 압력실(23a)의 양쪽에 걸치도록 배치된 한 쌍의 롤러(29a)를 갖고 있다. 적층체(51)는, 한 쌍의 롤러(29a) 사이의 갭을 통해서 적층실(20a)로부터 제2 압력실(23a)로 반송된다. 또한 롤러(29a)와 적층실(20a)의 외벽 및 제2 압력실(23a)의 외벽과의 사이에는, 롤러(29a)의 회전을 가능하게 하기 위한 간극(20s) 및 간극(23s)이 형성되어 있어도 된다. 이 경우, 게이트 밸브(29)는 간극(20s, 23s)에 접속된 배기 수단을 더 갖고 있어도 된다. 이에 의해, 외부의 기체가 간극(20s, 23s)을 개재해서 실(20a, 23a) 내로 유입되어 버리거나, 간극(20s, 23s)을 개재해서 실(20a, 23a) 사이에서 기체가 이동해 버리는 것을 억제할 수 있다.
제1 압력 인가 공정에 있어서는, 처음에, 적층체(51)를 적층실(20a)로부터 제2 압력실(23a)로 반송한다. 제2 압력실(23a)에 있어서는, 적층체(51)에 대하여 제2 압력이 인가된다. 한편, 도 6에 도시한 바와 같이, 적층체(51)는 반송 방향에 직교하는 방향에 있어서 밀폐되어 있다. 또한 후술하는 바와 같이, 적층체(51)의 분리가 실시되는 분리실(22a)은, 적층실(20a)과 마찬가지로 진공 환경으로 조정되어 있다. 이 경우, 적층체(51)의 내부 압력, 예를 들어 중간 제품(50)과 덮개재(25) 사이의 압력은, 진공 환경에 있어서의 압력과 동등하게 되어 있다. 이로 인해 제2 압력실(23a)에 있어서는, 진공 환경과 제2 압력 사이의 차, 즉 차압에 기초하여, 덮개재(25)가 중간 제품(50)에 대하여 가압되어서 밀착되어 있다.
이어서, 적층체(51)를 제2 압력실(23a)로부터 제1 압력실(21a)로 반송한다. 제1 압력실(21a)에 있어서는, 적층체(51)에 대하여 제1 압력이 인가된다. 상술한 바와 같이, 제1 압력은 제2 압력보다도 높아져 있다. 이로 인해 제1 압력실(21a)에 있어서는, 제2 압력실(23a)에 있어서 발생하고 있던 차압보다도 더 큰 차압에 기초하여, 덮개재(25)가 중간 제품(50)에 대하여 견고하게 밀착되어 있다.
(제거 공정)
이어서, 중간 제품 처리 장치(15)의 제거 기구(30)를 사용하여, 제1 압력실(21a)에 있어서, 중간 제품(50)의 보조 전극(43) 상에 설치된 유기 반도체층(45)을 제거하는 제거 공정을 실시한다. 제거 기구(30)는, 덮개재(25)를 통해서 레이저광 등의 광(L1)을 보조 전극(43) 상의 유기 반도체층(45)에 조사함으로써, 보조 전극(43) 상의 유기 반도체층(45)을 제거하는 것이다. 제거 기구(30)는, 도 6에 도시한 바와 같이, 예를 들어 레이저광을 생성하는 광 조사부(31)를 갖고 있다. 또한 덮개재(25)를 구성하는 재료로서는, 레이저광 등의 광(L1)을 투과시킬 수 있도록, PET, COP, PP, PE, PC, 유리 필름 등의 투광성을 갖는 재료가 사용된다. 또한 덮개재(25)는, 덮개재(25)로부터 가스가 유입되고, 중간 제품(50)과 덮개재(25) 사이의 공간 기밀성이 저하되어 버리거나, 중간 제품(50)의 구성 요소가 산화 등에 의해 열화되어 버리는 것을 방지하기 위해서, 소정의 가스 배리어성을 구비하고 있는 것이 바람직하다. 예를 들어, 덮개재(25)의 산소 투과도는, 바람직하게는 100cc/㎡·day 이하로 되어 있고, 보다 바람직하게는 30cc/㎡·day 이하로 되어 있고, 더욱 바람직하게는 15cc/㎡·day 이하로 되어 있다.
제거 공정에 있어서는, 처음에, 광 조사부(31)와 대향하도록 배치된 지지 롤러(32a)를 향해서, 가이드 롤러(32b) 등을 사용해서 적층체(51)를 유도한다. 이어서, 지지 롤러(32a)에 의해 지지되고 있는 적층체(51)에 대하여 광(L1)을 조사한다. 구체적으로는, 도 4의 (e) 및 도 6에 도시한 바와 같이, 돌기부(44)에 인접해서 배치된 보조 전극(43) 상의 유기 반도체층(45)에 광(L1)을 조사한다. 이에 의해, 소자 제조 장치(10)의 내부에 있어서, 도 4의 (e)에 도시한 바와 같이 보조 전극(43) 상의 유기 반도체층(45)을 제거할 수 있다.
(분리 공정)
그 후, 중간 제품 처리 장치(15)의 분리 기구(22)를 사용해서 적층체(51)를 중간 제품(50), 덮개재(25) 및 지지재(26)로 분리하는 분리 공정을 실시한다. 분리 기구(22)는, 제1 압력실(21a)에 연결되어, 진공 환경으로 조정된 분리실(22a)에 있어서, 적층체(51)를 중간 제품(50), 덮개재(25) 및 지지재(26)로 분리하도록 구성된 것이다. 분리실(22a)에는, 분리실(22a)을 탈기해서 진공 환경을 실현하는 탈기 수단(22b)과, 중간 제품(50)으로부터 덮개재(25) 및 지지재(26)를 분리하는 한 쌍의 분리 롤러(22e, 22e)와, 중간 제품(50)을 권취하는 권취부(50b)와, 중간 제품(50)으로부터 분리된 덮개재(25)를 권취하는 덮개재 권취부(22c)와, 중간 제품(50)으로부터 분리된 지지재(26)를 권취하는 지지재 권취부(22d)가 설치되어 있다.
또한 도 5에 도시한 바와 같이, 분리실(22a)은 진공 환경에 있어서의 압력보다도 높고, 또한 제1 압력보다도 낮은 제3 압력으로 조정된 제3 압력실(24a)을 개재해서 제1 압력실(21a)에 연결되어 있어도 된다. 도 5에 도시한 바와 같이, 제3 압력실(24a)에는, 제3 압력실(24a)의 압력을 제3 압력으로 조정하는 제3 압력 조정 수단(23b)이 설치되어 있다. 또한 도 5에 도시한 바와 같이, 분리실(22a)과 제3 압력실(24a) 사이에는, 분리실(22a)의 내부 분위기를 제3 압력실(24a)의 내부 분위기에 대하여 차폐하기 위한 게이트 밸브(29)가 설치되어 있어도 된다. 마찬가지로, 제3 압력실(24a)과 제1 압력실(21a) 사이에는, 제3 압력실(24a)의 내부 분위기를 제1 압력실(21a)의 내부 분위기에 대하여 차폐하기 위한 게이트 밸브(29)가 설치되어 있어도 된다. 게이트 밸브(29)를 설치함으로써, 분리실(22a), 제1 압력실(21a) 및 제3 압력실(24a)의 압력을 각각 진공 환경, 제1 압력 및 제3 압력으로 안정적으로 제어할 수 있다.
분리 공정에 있어서는, 처음에, 적층체(51)를 제1 압력실(21a)로부터 제3 압력실(24a)로 반송한다. 제3 압력실(24a)에 있어서는, 적층체(51)에 대하여 제3 압력이 인가된다. 상술한 바와 같이, 제3 압력은 제1 압력보다도 낮게 되어 있다. 이로 인해 제3 압력실(24a)에 있어서는, 중간 제품(50)에 대한 덮개재(25)의 밀착 정도가, 제1 압력실(21a)의 경우에 비하여 완화된다.
이어서, 적층체(51)를 제3 압력실(24a)로부터 분리실(22a)로 반송한다. 상술한 바와 같이, 적층체(51)의 내부 압력, 예를 들어 중간 제품(50)과 덮개재(25) 사이의 압력은, 적층체(51)가 형성되는 장소의 압력, 즉 적층실(20a)의 진공 환경에 있어서의 압력과 동등하게 되어 있다. 또한 상술한 바와 같이, 분리실(22a)도 진공 환경으로 조정되어 있다. 따라서, 분리실(22a)에 있어서는, 적층체(51)의 내부와 적층체(51)의 주위 사이의 차압은 거의 발생하지 않는다. 이로 인해, 분리실(22a)에 있어서, 덮개재(25) 및 지지재(26)를 중간 제품(50)으로부터 용이하게 분리할 수 있다. 도 4의 (f)는 덮개재(25) 및 지지재(26)가 분리된 후의 중간 제품(50)을 도시하는 도면이다.
그 후, 도 4의 (g)에 도시한 바와 같이, 제1 전극(42) 상의 유기 반도체층(45) 및 보조 전극(43) 상에 제2 전극(46)을 형성한다. 이와 같이 하여, 제2 전극(46)에 접속된 보조 전극(43)을 구비하는 유기 반도체 소자(40)를 얻을 수 있다.
본 실시 형태에 의하면, 소자 제조 장치(10)의 내부에, 진공 환경에 있어서의 압력보다도 높은 압력으로 조정되고, 또한 적층실(20a)로부터 반송되는 적층체(51)를 연속적으로 수납하는 제1 압력실(21a)을 설치함으로써, 차압을 이용해서 덮개재(25)를 중간 제품(50)에 대하여 견고하게 밀착시킬 수 있다. 이로 인해, 상술한 제거 공정 등의, 중간 제품(50)에 대한 여러 가지 처리를, 덮개재(25)가 중간 제품(50)에 견고하게 밀착된 상태로 실시할 수 있다. 이에 의해, 이미 형성되어 있는 유기 반도체층(45)이나, 중간 제품(50)의 주위 환경이 오염되어 버리는 것을 억제할 수 있다. 또한 본 실시 형태에 의하면, 롤·투·롤로 공급되는 기재(41) 상에 연속적으로 유기 반도체 소자(40)를 형성할 수 있다. 이로 인해, 유기 반도체 소자(40)를 효율적으로 제조할 수 있다.
또한 본 실시 형태에 의하면, 적층실(20a)과 제1 압력실(21a) 사이에, 진공 환경에 있어서의 압력보다도 높고, 또한 제1 압력보다도 낮은 제2 압력으로 조정된 제2 압력실(23a)이 설치되어 있다. 이로 인해, 적층체(51)에 인가되는 압력을, 적층실(20a)의 진공 환경에 있어서의 압력으로부터 제1 압력실(21a)의 제1 압력으로 단계적으로 상승시킬 수 있다. 이에 의해, 덮개재(25)를 보다 균일하게 중간 제품(50)에 밀착시킬 수 있다. 또한, 제1 압력실(21a) 내의 기체가 적층실(20a) 내로 누출되어 버리는 것을 억제할 수 있다. 마찬가지로 본 실시 형태에 의하면, 제1 압력실(21a)과 분리실(22a) 사이에, 진공 환경에 있어서의 압력보다도 높고, 또한 제1 압력보다도 낮은 제3 압력으로 조정된 제3 압력실(24a)이 설치되어 있다. 이에 의해, 제1 압력실(21a) 내의 기체가 분리실(22a) 내로 누출되어 버리는 것을 억제할 수 있다.
또한 도 5에 있어서는, 적층실(20a)과 제1 압력실(21a) 사이에 1개의 압력실이 설치되는 예를 나타냈다. 그러나 이에 한정되는 것은 아니며, 적층실(20a)과 제1 압력실(21a) 사이에는, 압력이 단계적으로 높여진 복수의 압력실이 설치되어 있어도 된다. 이에 의해, 적층체(51)에 인가되는 압력을, 적층실(20a)의 진공 환경에 있어서의 압력으로부터 제1 압력실(21a)의 제1 압력으로 보다 미세한 단계에서 상승시킬 수 있다. 적층실(20a)과 분리실(22a) 사이의 압력실에 대해서도 마찬가지이다. 또한, 진공 환경에 있어서의 압력과 제1 압력 사이의 차가 작은 경우나, 적층실(20a) 및 분리실(22a)과 제1 압력실(21a) 사이에서의 기체의 누설이 충분히 방지되고 있는 경우 등은, 상술한 제2 압력실(23a) 및 제3 압력실(24a)이 설치되어 있지 않아도 된다.
또한, 상술한 실시 형태에 대하여 여러 가지 변경을 추가할 수 있다. 이하, 도면을 참조하면서, 변형예에 대해서 설명한다. 이하의 설명 및 이하의 설명에서 사용하는 도면에서는, 상술한 실시 형태와 마찬가지로 구성될 수 있는 부분에 대해서, 상술한 실시 형태에 있어서의 대응하는 부분에 대하여 사용한 부호와 동일한 부호를 사용하는 것으로 하고, 중복되는 설명을 생략한다. 또한, 상술한 실시 형태에 있어서 얻어지는 작용 효과가 변형예에 있어서도 얻어지는 것이 명확할 경우, 그 설명을 생략하기도 한다.
(적층체의 층 구성의 변형예)
상술한 본 실시 형태에 있어서, 적층체(51)가, 중간 제품(50), 덮개재(25) 및 지지재(26)를 포함하고, 덮개재(25)와 지지재(26)를 접착함으로써 밀폐 공간(28)이 형성되는 예를 나타냈다. 그러나 중간 제품(50)과 덮개재(25) 사이에, 주위로부터 밀폐된 밀폐 공간(28)을 형성할 수 있는 한에 있어서, 적층체(51)의 구체적인 층 구성이 한정되는 것은 아니다.
예를 들어 도 8에 도시한 바와 같이, 적층체(51)가 반송되는 방향에 직교하는 면에 의해 적층체(51)를 가상적으로 절단한 경우의 적층체(51)의 단면에 있어서, 덮개재(25)와 중간 제품(50)이 접착되어 있어도 된다. 이 경우, 도 8에 도시한 바와 같이, 덮개재(25)는 적층체(51)의 반송 방향을 따라서 연장되는 덮개재(25)의 양단부에 있어서, 시일층(27)을 개재하여, 중간 제품(50)이 대응하는 부분, 예를 들어 중간 제품(50)의 양단부에 접착되어 있다. 이에 의해, 중간 제품(50)과 덮개재(25) 사이에, 주위로부터 밀폐된 밀폐 공간(28)을 형성할 수 있다. 또한 덮개재(25) 또는 중간 제품(50)의 기재(41) 자체가 점착성을 갖는 경우, 시일층(27)이 설치되어 있지 않아도 된다.
도 7은, 도 8에 도시한 적층체(51)를 형성하기 위해서 사용되는 적층 기구(20)와, 도 8에 도시한 적층체(51)를 중간 제품(50)과 덮개재(25)로 분리하는 분리 기구(22)를 갖는 중간 제품 처리 장치(15)를 도시하는 도면이다. 도 7에 나타낸 중간 제품 처리 장치(15)는, 지지재(26), 지지재 권출부(20d) 및 지지재 권취부(22d)가 설치되어 있지 않은 점을 제외하고, 도 5에 도시한 중간 제품 처리 장치(15)와 동일하므로, 상세한 설명을 생략한다.
또한 도 8에 도시한 적층체(51)를 중간 제품(50)과 덮개재(25)로 분리할 때에, 시일층(27)이 중간 제품(50)측에 남는 경우, 그 후의 공정에 있어서, 중간 제품(50) 중 시일층(27)이 설치되어 있는 부분을 절단해서 제거해도 된다.
(유기 반도체 소자의 층 구성의 변형예)
또한 상술한 본 실시 형태에 있어서, 제1 전극(42) 및 보조 전극(43)이 돌기부(44)보다도 먼저 기재(41) 상에 형성되는 예를 나타냈다. 그러나 이에 한정되는 것은 아니며, 돌기부(44)를 제1 전극(42) 및 보조 전극(43)보다도 먼저 기재(41) 상에 형성해도 된다. 이러한 경우에도, 상술한 본 실시 형태에 의한 밀착 공정이나 제거 공정을 이용할 수 있다. 이하, 이러한 예에 대해서 도 9의 (a) 내지 (g)를 참조하여 설명한다.
처음에 도 9의 (a)에 도시한 바와 같이, 기재(41) 상에 복수의 돌기부(44)를 형성한다. 이어서, 도 9의 (b)에 도시한 바와 같이, 돌기부(44) 사이에 제1 전극(42)을 형성함과 함께, 돌기부(44) 상에 보조 전극(43)을 형성한다. 그 후, 도 9의 (c)에 도시한 바와 같이, 제1 전극 (42), 보조 전극(43) 및 돌기부(44) 상에 유기 반도체층(45)을 형성한다. 이와 같이 하여, 기재(41)와, 기재(41)에 설치된 복수의 제1 전극(42)과, 제1 전극(42) 사이에 설치된 보조 전극(43) 및 돌기부(44)와, 제1 전극(42) 및 보조 전극(43) 상에 설치된 유기 반도체층(45)을 포함하는 중간 제품(50)을 얻을 수 있다. 또한 본 변형예에 있어서는, 제1 전극(42) 및 보조 전극(43)보다도 먼저 돌기부(44)가 형성되므로, 돌기부(44)가 보조 전극(43)에 의해 덮여져 있다. 또한 돌기부(44)는, 그 상면이 전역에 걸쳐 보조 전극(43)에 의해 덮여져 있을 필요는 없다. 즉 돌기부(44)는, 그 상면이 적어도 부분적으로 보조 전극(43)에 의해 덮여져 있으면 된다. 또한 상술한 본 실시 형태에 있어서는, 제1 전극(42) 사이에 2열에 걸쳐 돌기부(44)가 설치되고, 돌기부(44) 사이에 보조 전극(43)이 설치되는 예를 나타냈지만, 본 변형예에 있어서는, 보조 전극(43)이 돌기부(44) 상에 설치되므로, 도 9의 (c)에 도시한 바와 같이 제1 전극(42) 사이에 설치되는 돌기부(44)는 1열만이라도 된다.
이어서, 적층 기구(20)를 사용하여, 덮개재(25) 및 지지재(26)를 중간 제품(50)에 적층해서 적층체(51)를 형성하는 적층 공정을 실시한다. 그 후, 압력 인가 기구(21)를 사용하여, 진공 환경에 있어서의 압력보다도 높은 제1 압력을 적층체(51)에 인가하는 제1 압력 인가 공정을 실시한다. 이에 의해, 도 9의 (d)에 도시한 바와 같이, 덮개재(25)가 중간 제품(50)에 밀착된다. 이어서, 제1 압력실(21a)에 있어서, 중간 제품(50)의 보조 전극(43) 상에 설치된 유기 반도체층(45)을 제거하는 제거 공정을 실시한다. 이 경우, 덮개재(25) 중 중간 제품(50)을 서로 향하는 면의 표면 에너지를 적절하게 설정함으로써, 도 9의 (e)에 도시한 바와 같이, 돌기부(44) 상의 보조 전극(43) 상의 유기 반도체층(45)을 덮개재(25)측으로 전이시킬 수 있다. 즉 본 변형예에 있어서는, 전이를 이용하여, 돌기부(44) 상의 보조 전극(43) 상의 유기 반도체층(45)을 제거하는 제거 공정을 실시할 수 있다. 그 후, 적층체(51)를 중간 제품(50), 덮개재(25) 및 지지재(26)로 분리함으로써, 도 9의 (f)에 도시한 중간 제품(50)을 얻을 수 있다. 또한 본 변형예에 있어서도, 전이를 촉진하기 위해서, 상술한 본 실시 형태의 경우와 마찬가지로, 돌기부(44) 상의 보조 전극(43) 상의 유기 반도체층(45)에 광을 조사해도 된다.
그 후, 도 9의 (g)에 도시한 바와 같이, 제1 전극(42) 상의 유기 반도체층(45) 및 돌기부(44) 상의 보조 전극(43) 상에 제2 전극(46)을 형성한다. 이와 같이 하여, 제2 전극(46)에 접속된 보조 전극(43)을 구비하는 유기 반도체 소자(40)를 얻을 수 있다.
또한 상술한 본 실시 형태 및 본 변형예에 있어서는, 제거되는 유기 반도체층(45)이, 보조 전극(43)에 접하고 있는 예를 나타냈지만, 이에 한정되는 것은 아니며, 제거되는 유기 반도체층(45)과 보조 전극(43) 사이에, 도시하지 않은 그 밖의 층, 예를 들어 도전성을 갖는 층이 개재되어 있어도 된다. 즉 본 출원에 있어서,「보조 전극 상에 설치된 유기 반도체층을 제거하는」이란, 기재의 법선 방향을 따라서 본 경우에 보조 전극과 겹쳐 있는 유기 반도체층을 제거하는 것을 의미하고 있다.
(중간 제품 처리 장치가 노광 장치로서 구성되는 예)
또한 상술한 본 실시 형태 및 변형예에 있어서, 적층 기구(20), 압력 인가 기구(21) 및 분리 기구(22)를 갖는 중간 제품 처리 장치(15)가, 보조 전극(43) 상의 유기 반도체층(45)을 제거하는 제거 장치로서 구성되는 예를 나타냈다. 그러나 적층 기구(20), 압력 인가 기구(21) 및 분리 기구(22)의 응용예가 특별히 한정되는 것은 아니다. 예를 들어 중간 제품 처리 장치(15)는, 도 10 및 도 11에 도시한 바와 같이, 적층 기구(20)와, 압력 인가 기구(21)와, 분리 기구(22)와, 압력 인가 기구(21)의 제1 압력실(21a)에 있어서 피노광층(47)에 대하여 노광광(L2)을 조사하는 노광 공정을 실시하는 노광 기구(33)를 갖고 있어도 된다. 즉, 제1 압력실(21a)에 있어서의 차압을 이용한 제1 압력 인가 공정이, 노광 공정을 위해서 이용되어도 된다.
(중간 제품 처리 장치가 증착 장치로서 구성되는 예)
또는, 중간 제품 처리 장치(15)는, 도 12 및 도 13의 (a), (b)에 도시한 바와 같이, 적층 기구(20)와, 압력 인가 기구(21)와, 분리 기구(22)와, 압력 인가 기구(21)의 제1 압력실(21a)에 있어서 증착용 재료(48)에 광을 조사해서 증착용 재료(48)를 기재(41) 상에 증착시키는 증착 기구(35)를 갖고 있어도 된다. 즉, 제1 압력실(21a)에 있어서의 차압을 이용한 제1 압력 인가 공정이, 증착 공정을 위해서 이용되어도 된다. 또한, 덮개재(25)와 같은 유연성을 갖는 부재 상에 소정의 재료를 설치하고, 이 재료를 가열해서 증발시킴으로써, 다른 부재 상에 재료를 부착시킨다고 하는 방법은, 인쇄의 분야에 있어서「승화 전사」라고 불리는 방법이다. 따라서, 본 변형예에 있어서의「증발」및「증착」이라고 하는 용어를,「승화」및「승화 전사」로 바꿔 읽는 것도 가능하다.
본 변형예에 있어서는, 도 13의 (a)에 도시한 바와 같이, 증착용 재료(48)가, 덮개재(25) 중 중간 제품(50)에 대향하는 측의 면에 설치되어 있다. 또한 도 13의 (a)에 도시한 바와 같이, 중간 제품(50)은, 기재(41)와, 기재(41) 상에 설치된 복수의 돌기부(44)와, 돌기부(44) 사이에 설치된 제1 전극(42)을 갖고 있다. 이 경우, 증착 기구(35)를 사용해서 적외선 등의 광(L3)을 증착용 재료(48)에 조사하면, 증착용 재료(48)가 증발한다. 보다 구체적으로는, 도 13의 (a)에 도시한 바와 같이 증착용 재료(48) 중 제1 전극(42)과 대향하는 위치에 존재하는 증착용 재료(48)에 광(L3)을 조사하면, 증착용 재료(48)가 증발해서 기재(41) 상의 제1 전극(42)에 부착된다. 이 결과, 도 13의 (b)에 도시한 바와 같이, 제1 전극(42) 상에 증착층(49)을 형성할 수 있다. 또한 기재(41)와 덮개재(25) 사이의 공간은, 돌기부(44)에 의해 적절하게 구획되어 있다. 이로 인해, 기재(41)와 덮개재(25) 사이의 공간에서 증착용 재료(48)가 광역에 걸쳐 비산되어 버리는 것이 방지되고 있다. 또한 증착용 재료(48)를 가열하는 방법은, 상술한 것에 한하지는 않는다. 예를 들어 증착용 재료(48)의 하부에 적외광을 흡수하는 금속 박막을 형성해 두고, 금속 박막을 가열함으로써 증착용 재료(48)를 증착시켜도 된다. 즉 본 변형예에 있어서,「광(L3)을 증착용 재료(48)에 조사한다」라고 하는 공정은, 증착용 재료(48)에 직접 광을 조사하는 공정뿐만 아니라, 증착용 재료(48)에 인접하고 있는 부재에 광이 도달하도록 증착용 재료(48)를 향해서 광을 조사한다고 하는 공정도 포함하고 있다.
(그 밖의 변형예)
상술한 본 실시 형태 및 각 변형예에 있어서, 유기 반도체 소자(40)가 유기 EL인 예를 나타냈다. 그러나 상술한 소자 제조 장치(10) 및 소자 제조 방법에 의해 제조되는 유기 반도체 소자의 타입이 특별히 한정되는 것은 아니다. 예를 들어 상술한 소자 제조 장치(10) 및 소자 제조 방법을 사용하여, 유기 트랜지스터 디바이스나 유기 태양 전지 디바이스 등의 다양한 유기 반도체 소자를 제조하는 것이 가능하다. 유기 트랜지스터 디바이스에 있어서, 유기 반도체층 및 그 밖의 구성 요소로서는 공지된 것을 사용할 수 있는데, 예를 들어 일본 특허 공개 제2009-87996호 공보에 기재된 것을 사용할 수 있다. 마찬가지로, 유기 태양 전지 디바이스에 있어서, 유기 반도체층으로 구성되는 광전 변환층 및 그 밖의 구성 요소로서는 공지된 것을 사용할 수 있는데, 예를 들어 일본 특허 공개 제2011-151195호 공보에 기재된 것을 사용할 수 있다. 또한, 상술한 소자 제조 장치(10) 및 소자 제조 방법은, 유기 반도체 소자의 제조뿐만 아니라, 무기 반도체 소자의 제조에 적용되어도 된다.
또한, 상술한 실시 형태에 대한 몇 가지의 변형예를 설명했지만, 당연히 복수의 변형예를 적절히 조합하여 적용하는 것도 가능하다.
10 : 소자 제조 장치
15 : 중간 제품 처리 장치
20 : 적층 기구
20a : 적층실
21 : 압력 인가 기구
21a : 제1 압력실
22 : 분리 기구
22a : 분리실
22e : 분리 롤러
25 : 덮개재
26 : 지지재
28 : 밀폐 공간
30 : 제거 기구
31 : 광 조사부
40 : 유기 반도체 소자
41 : 기재
42 : 제1 전극
43 : 보조 전극
44 : 돌기부
45 : 유기 반도체층
46 : 제2 전극
50 : 중간 제품
51 : 적층체

Claims (14)

  1. 연속적으로 연장되는 기재(基材) 상에 소자를 형성하기 위한 소자 제조 방법으로서,
    상기 기재와, 상기 기재의 법선 방향으로 연장되는 돌기부를 포함하는 중간 제품을 준비하는 공정과,
    진공 환경으로 조정된 적층실에 있어서, 상기 중간 제품에, 상기 돌기부측으로부터 덮개재를 연속적으로 적층해서 적층체를 형성하는 적층 공정과,
    상기 적층체를, 상기 적층실로부터, 상기 적층실에 연결되어 진공 환경에 있어서의 압력보다도 높은 제1 압력으로 조정된 제1 압력실로 반송하는 공정과,
    상기 적층체를, 상기 제1 압력실로부터, 상기 제1 압력실에 연결되어 진공 환경으로 조정된 분리실로 반송하는 공정과,
    상기 분리실에 있어서, 상기 적층체를 상기 중간 제품 및 상기 덮개재로 분리하는 분리 공정을 구비하고,
    상기 적층체가 반송되는 방향에 직교하는 면에 의해 상기 적층체를 가상적으로 절단한 경우의 적층체의 단면에 있어서, 상기 중간 제품과 상기 덮개재 사이의 공간이 주위로부터 밀폐되어 있는, 소자 제조 방법.
  2. 제1항에 있어서,
    상기 적층체는 상기 돌기부와는 반대측으로부터 상기 중간 제품에 대하여 연속적으로 적층된 지지재를 더 포함하고,
    상기 적층체가 반송되는 방향에 직교하는 면에 의해 상기 적층체를 가상적으로 절단한 경우의 적층체의 단면에 있어서, 상기 덮개재와 상기 지지재가 접착되어 있는, 소자 제조 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 소자는, 상기 기재와, 상기 기재 상에 설치된 복수의 제1 전극과, 상기 제1 전극 사이에 설치된 보조 전극 및 상기 돌기부와, 상기 제1 전극 상에 설치된 유기 반도체층과, 상기 유기 반도체층 및 상기 보조 전극 상에 설치된 제2 전극을 포함하고,
    상기 중간 제품은, 상기 기재와, 상기 기재 상에 설치된 복수의 상기 제1 전극과, 상기 제1 전극 사이에 설치된 상기 보조 전극 및 상기 돌기부와, 상기 제1 전극 및 상기 보조 전극 상에 설치된 상기 유기 반도체층을 포함하고,
    상기 소자 제조 방법은, 상기 제1 압력실에 있어서 상기 보조 전극 상에 설치된 상기 유기 반도체층을 제거하는 제거 공정을 구비하는, 소자 제조 방법.
  4. 제3항에 있어서,
    상기 보조 전극은 상기 돌기부에 의해 부분적으로 덮여 있고,
    상기 제거 공정은 상기 돌기부에 인접해서 배치된 상기 보조 전극 상의 상기 유기 반도체층에 광을 조사하는 공정을 포함하는, 소자 제조 방법.
  5. 제3항에 있어서,
    상기 돌기부는 상기 보조 전극에 의해 적어도 부분적으로 덮여 있고,
    상기 제거 공정에 있어서, 상기 돌기부 상에 위치하는 상기 보조 전극 상의 상기 유기 반도체층이 제거되는, 소자 제조 방법.
  6. 제1항 또는 제2항에 있어서,
    상기 중간 제품은, 상기 기재와, 상기 기재 상에 설치된 상기 돌기부 및 피노광층을 포함하고,
    상기 소자 제조 방법은, 상기 제1 압력실에 있어서 상기 피노광층에 노광광을 조사하는 노광 공정을 구비하는, 소자 제조 방법.
  7. 제1항 또는 제2항에 있어서,
    상기 덮개재 중 상기 중간 제품과 대향하는 면에는 증착용 재료가 설치되어 있고,
    상기 소자 제조 방법은, 상기 제1 압력실에 있어서 상기 증착용 재료를 향해서 광을 조사해서 상기 증착용 재료를 상기 기재 상에 증착시키는 공정을 구비하는, 소자 제조 방법.
  8. 연속적으로 연장되는 기재 상에 소자를 형성하기 위한 소자 제조 장치로서,
    상기 기재 및 상기 기재의 법선 방향으로 연장되는 돌기부를 포함하는 중간 제품에, 상기 돌기부측으로부터 덮개재를 연속적으로 적층해서 적층체를 형성하는 적층 기구와,
    적층실에 연결되어, 진공 환경에 있어서의 압력보다도 높은 제1 압력으로 조정되고, 또한 상기 적층실로부터 반송되는 상기 적층체를 수납하는 제1 압력실을 포함하는 압력 인가 기구와,
    상기 제1 압력실에 연결되어, 진공 환경으로 조정되고, 또한 제1 압력실로부터 반송되는 상기 적층체를 수납하는 분리실에 있어서, 상기 적층체를 상기 중간 제품 및 상기 덮개재로 분리하는 분리 기구를 구비하고,
    상기 적층체가 반송되는 방향에 직교하는 면에 의해 상기 적층체를 가상적으로 절단한 경우의 적층체의 단면에 있어서, 상기 중간 제품과 상기 덮개재 사이의 공간이 주위로부터 밀폐되어 있는, 소자 제조 장치.
  9. 제8항에 있어서,
    상기 적층체는 상기 돌기부와는 반대측으로부터 상기 중간 제품에 대하여 연속적으로 적층된 지지재를 더 포함하고,
    상기 적층체가 반송되는 방향에 직교하는 면에 의해 상기 적층체를 가상적으로 절단한 경우의 적층체의 단면에 있어서, 상기 덮개재와 상기 지지재가 접착되어 있는, 소자 제조 장치.
  10. 제8항 또는 제9항에 있어서,
    상기 소자는, 상기 기재와, 상기 기재 상에 설치된 복수의 제1 전극과, 상기 제1 전극 사이에 설치된 보조 전극 및 상기 돌기부와, 상기 제1 전극 상에 설치된 유기 반도체층과, 상기 유기 반도체층 및 상기 보조 전극 상에 설치된 제2 전극을 포함하고,
    상기 중간 제품은, 상기 기재와, 상기 기재 상에 설치된 복수의 상기 제1 전극과, 상기 제1 전극 사이에 설치된 상기 보조 전극 및 상기 돌기부와, 상기 제1 전극 및 상기 보조 전극 상에 설치된 상기 유기 반도체층을 포함하고,
    상기 소자 제조 장치는, 상기 제1 압력실에 있어서 상기 보조 전극 상에 설치된 상기 유기 반도체층을 제거하는 제거 기구를 구비하는, 소자 제조 장치.
  11. 제10항에 있어서,
    상기 보조 전극은 상기 돌기부에 의해 부분적으로 덮여 있고,
    상기 제거 기구는 상기 돌기부에 인접해서 배치된 상기 보조 전극 상의 상기 유기 반도체층에 광을 조사하는 광 조사부를 갖는, 소자 제조 장치.
  12. 제10항에 있어서,
    상기 돌기부는 상기 보조 전극에 의해 적어도 부분적으로 덮여 있고,
    상기 제거 기구는 상기 돌기부 상에 위치하는 상기 보조 전극 상의 상기 유기 반도체층을 제거하도록 구성되어 있는, 소자 제조 장치.
  13. 제8항 또는 제9항에 있어서,
    상기 중간 제품은, 상기 기재와, 상기 기재 상에 설치된 상기 돌기부 및 피노광층을 포함하고,
    상기 소자 제조 장치는, 상기 제1 압력실에 있어서 상기 피노광층에 노광광을 조사하는 노광 기구를 구비하는, 소자 제조 장치.
  14. 제8항 또는 제9항에 있어서,
    상기 덮개재 중 상기 중간 제품과 대향하는 면에는 증착용 재료가 설치되어 있고,
    상기 소자 제조 장치는, 상기 제1 압력실에 있어서 상기 증착용 재료를 향해서 광을 조사해서 상기 증착용 재료를 상기 기재 상에 증착시키는 증착 기구를 구비하는, 소자 제조 장치.
KR1020157026531A 2013-03-29 2014-03-28 소자 제조 방법 및 소자 제조 장치 KR101587775B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013071979 2013-03-29
JPJP-P-2013-071979 2013-03-29
PCT/JP2014/059264 WO2014157657A1 (ja) 2013-03-29 2014-03-28 素子製造方法および素子製造装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020167000992A Division KR20160010654A (ko) 2013-03-29 2014-03-28 소자 제조 방법 및 소자 제조 장치

Publications (2)

Publication Number Publication Date
KR20150119959A KR20150119959A (ko) 2015-10-26
KR101587775B1 true KR101587775B1 (ko) 2016-02-02

Family

ID=51624613

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020157026531A KR101587775B1 (ko) 2013-03-29 2014-03-28 소자 제조 방법 및 소자 제조 장치
KR1020167000992A KR20160010654A (ko) 2013-03-29 2014-03-28 소자 제조 방법 및 소자 제조 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020167000992A KR20160010654A (ko) 2013-03-29 2014-03-28 소자 제조 방법 및 소자 제조 장치

Country Status (6)

Country Link
US (1) US9680098B2 (ko)
JP (1) JP6164529B2 (ko)
KR (2) KR101587775B1 (ko)
CN (1) CN105027676B (ko)
TW (1) TWI587555B (ko)
WO (1) WO2014157657A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI594474B (zh) * 2013-03-29 2017-08-01 Dainippon Printing Co Ltd Device manufacturing method and device manufacturing device
US9592572B2 (en) 2013-08-20 2017-03-14 Dai Nippon Printing Co., Ltd. Element manufacturing method and element manufacturing apparatus
CN104393188A (zh) * 2014-11-28 2015-03-04 京东方科技集团股份有限公司 一种有机发光二极管显示基板及其制作方法、显示装置
JP2016219214A (ja) * 2015-05-19 2016-12-22 株式会社Joled 機能性素子、表示装置および撮像装置
JP7125104B2 (ja) * 2018-07-02 2022-08-24 株式会社Joled 表示パネル製造装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008288074A (ja) 2007-05-18 2008-11-27 Sony Corp 表示装置の製造方法
JP2012221642A (ja) 2011-04-06 2012-11-12 Canon Inc 気密容器及び画像表示装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04340982A (ja) 1991-05-17 1992-11-27 Ricoh Co Ltd 現像装置
JPH09142569A (ja) 1995-11-13 1997-06-03 Dainippon Printing Co Ltd キャリアテープ及びその製造方法
JP4179680B2 (ja) * 1998-10-12 2008-11-12 富士通コンポーネント株式会社 電子部品用キャリア、電子部品梱包体及び電子部品運搬方法
TWI307612B (en) * 2005-04-27 2009-03-11 Sony Corp Transfer method and transfer apparatus
JP2006309994A (ja) * 2005-04-27 2006-11-09 Sony Corp 転写用基板および転写方法ならびに表示装置の製造方法
JP4449857B2 (ja) * 2005-08-17 2010-04-14 ソニー株式会社 表示装置の製造方法
JP2007052996A (ja) 2005-08-17 2007-03-01 Auto Network Gijutsu Kenkyusho:Kk フラット配線材及びフラット配線材の接続方法
JP2009087996A (ja) 2007-09-27 2009-04-23 Dainippon Printing Co Ltd 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ
JP5326098B2 (ja) * 2009-02-05 2013-10-30 シャープ株式会社 基板表面の封止装置と有機elパネルの製造方法
JP2011009498A (ja) 2009-06-26 2011-01-13 Dainippon Printing Co Ltd 有機エレクトロルミネッセンス素子
JP2011151195A (ja) 2010-01-21 2011-08-04 Dainippon Printing Co Ltd 有機薄膜太陽電池およびその製造方法
JP2011233512A (ja) * 2010-04-07 2011-11-17 Sumitomo Chemical Co Ltd 発光装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008288074A (ja) 2007-05-18 2008-11-27 Sony Corp 表示装置の製造方法
JP2012221642A (ja) 2011-04-06 2012-11-12 Canon Inc 気密容器及び画像表示装置の製造方法

Also Published As

Publication number Publication date
WO2014157657A1 (ja) 2014-10-02
JP2014209481A (ja) 2014-11-06
US20160172589A1 (en) 2016-06-16
TW201508966A (zh) 2015-03-01
JP6164529B2 (ja) 2017-07-19
CN105027676A (zh) 2015-11-04
KR20150119959A (ko) 2015-10-26
TWI587555B (zh) 2017-06-11
US9680098B2 (en) 2017-06-13
CN105027676B (zh) 2017-03-08
KR20160010654A (ko) 2016-01-27

Similar Documents

Publication Publication Date Title
KR101587775B1 (ko) 소자 제조 방법 및 소자 제조 장치
US9592572B2 (en) Element manufacturing method and element manufacturing apparatus
US20160190453A1 (en) Element manufacturing method and element manufacturing apparatus
US20150214509A1 (en) Method for producing el display device and transfer substrate used in producing el display device
US9692019B2 (en) Element manufacturing method and element manufacturing apparatus utilizing differential pressure for covering a substrate
WO2012133203A1 (ja) 蒸着膜パターンの形成方法および有機エレクトロルミネッセンス表示装置の製造方法
WO2018138812A1 (ja) Oledパネルの製造方法、oledパネルの製造装置
US20150249232A1 (en) Method for producing el display device
JP6221667B2 (ja) 素子製造方法および素子製造装置
US20150221870A1 (en) Method for producing el display device, transfer substrate used in production of el display device, and method for producing transfer substrate used in production of el display device
JP2015069899A (ja) 素子製造方法および素子製造装置
JP2016062839A (ja) 素子製造方法
JP2016062036A (ja) 表示素子製造方法および表示素子

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
LAPS Lapse due to unpaid annual fee