KR101586633B1 - 플렉스 회로와 기밀하게 패킹된 어레이의 상호 접속 - Google Patents

플렉스 회로와 기밀하게 패킹된 어레이의 상호 접속 Download PDF

Info

Publication number
KR101586633B1
KR101586633B1 KR1020100047199A KR20100047199A KR101586633B1 KR 101586633 B1 KR101586633 B1 KR 101586633B1 KR 1020100047199 A KR1020100047199 A KR 1020100047199A KR 20100047199 A KR20100047199 A KR 20100047199A KR 101586633 B1 KR101586633 B1 KR 101586633B1
Authority
KR
South Korea
Prior art keywords
flexible circuit
contact pad
conductive material
array
hole
Prior art date
Application number
KR1020100047199A
Other languages
English (en)
Other versions
KR20100126204A (ko
Inventor
단 엘. 메소푸스트
존 알. 앤드류스
채드 제이. 슬렌즈
Original Assignee
제록스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제록스 코포레이션 filed Critical 제록스 코포레이션
Publication of KR20100126204A publication Critical patent/KR20100126204A/ko
Application granted granted Critical
Publication of KR101586633B1 publication Critical patent/KR101586633B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49208—Contact or terminal manufacturing by assembling plural parts

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

본 발명은 가요성 회로를 갖는 기밀하게 패킹된 전기 디바이스 어레이를 상호 접속하기 위한 상호 접속부 및 방법에 관한 것으로, 플렉스 회로가 접촉 패드의 조밀한 어레이와 부착된 플렉스 기판을 포함할 수 있으며, 다양한 실시예에서, 일체형 스텐실이 형성될 수 있고 이어서 전기 디바이스 패키지용 상호 접속부 또는 상호 접속 구성 요소를 형성하는데 사용될 수 있다.

Description

플렉스 회로와 기밀하게 패킹된 어레이의 상호 접속{INTERCONNECT FOR TIGHTLY PACKED ARRAYS WITH FLEX CIRCUIT}
본 발명은 일반적으로 전기 디바이스를 패키징하기 위한 상호 접속부에 관한 것으로서, 더 구체적으로는 가요성 회로를 갖는 기밀하게 패킹된 전기 디바이스 어레이를 상호 접속하기 위한 상호 접속부 및 방법에 관한 것이다.
상호 접속 기술은 전기 디바이스를 패키징하기 위해 널리 사용된다. 통상의 상호 접속 기술은 Z-축 테이프, 와이어 본딩, 및 볼 그리드 어레이(BGA) 뿐만 아니라 다른 고체 땜납 상호 접속부를 포함한다. 그러나, 전기 디바이스의 패킹 밀도가 증가함에 따라, 통상의 상호 접속 기술은 신뢰성 및 비용 문제점에 직면하게 될 수 있다. 예를 들어, Z-축 테이프가 상호 접속부로서 사용될 때, 이들은 고체 잉크 프린트 헤드에서 발생하는 바와 같은 고온 작동에서 비신뢰적이 될 수도 있다. 와이어 본딩 상호 접속부가 사용될 때, 와이어 루프가 짧아야 하기 때문에, 기밀하게 패킹된 2-D 전기 디바이스 어레이를 상호 접속하는 것이 곤란하다. 다른 예에서, BGA 또는 다른 고체 땜납 상호 접속부에 대해, 이들은 소형 디바이스를 상호 접속할 수 있지만, 열 응력이 넓은 거리에 걸쳐 뻗어 있는 디바이스 어레이를 위한 접속부를 파괴시킬 수 있다.
신뢰성 및 비용 문제점에 추가하여, 통상의 상호 접속 기술은 소정의 다른 결점을 가질 수 있다. 예를 들어, 전형적인 전기 디바이스 패키지는 가요성(또는 플렉스) 회로와 상호 접속된 전기 디바이스 어레이를 포함할 수 있다. 플렉스 회로는 종종 접촉 패드 및 외부 접점(예를 들어, 접촉 리드)을 포함하고, 종종 디바이스 어레이 위에 배치된다. 고밀도 디바이스 어레이(예를 들어, 제곱 인치당 1000 디바이스 초과)를 패키징할 때, 위에 놓인 가요성 회로는 어레이의 각각의 전기 디바이스를 위한 접촉 패드에 매우 근접하게 접촉 리드를 제공해야 한다. 이는 디바이스와 플렉스 회로 사이의 전기 상호 접속부를 더 곤란하게 한다. 예를 들어, Z-축 전도성 접착 필름이 플렉스 회로의 접촉 패드와 디바이스 사이에 접속부를 형성할 수 있고, 또한 어레이의 동일한 전기 디바이스에 다른 접촉 리드를 바람직하지 않게 접속시킬 수도 있다.
따라서, 종래 기술의 상기 및 다른 문제점을 극복하기 위해, 다양한 실시예가 기밀하게 패킹된 전기 디바이스 어레이와 플렉스 회로를 상호 접속하기 위한 상호 접속부 및 방법을 제공한다.
일 실시예에서, 디바이스 어레이는 고도로 패킹된 조밀 어레이일 수 있다. 플렉스 회로는 이에 따라 접촉 패드의 조밀한 어레이와 부착된 플렉스 기판을 포함할 수 있다. 다양한 실시예에서, 일체형 스텐실이 형성될 수 있고 이어서 전기 디바이스 패키지용 상호 접속부 또는 상호 접속 구성 요소를 형성하는데 사용될 수 있다.
본 명세서에 사용될 때, 용어 "상호 접속부" 또는 "상호 접속 구성 요소"는 전기 디바이스와 플렉스 회로 사이, 예를 들어 복수의 전기 디바이스 어레이 소자의 어레이 소자의 접합 패드 또는 전극과 플렉스 회로에 부착된 접촉 패드 사이에 개별 전기 경로(또는 전기 접속부)를 제공하는데 사용되는 전도성 구성 요소를 칭한다. 다양한 실시예에서, "상호 접속부" 또는 "상호 접속 구성 요소"는 또한 플렉스 회로의 접촉 패드와 플렉스 회로의 외부 접점 사이에 전기 경로를 제공하는데 사용되는 전도성 구성 요소를 칭할 수 있다.
다양한 실시예에서, "상호 접속부" 또는 "상호 접속 구성 요소"는 다양한 전도성 재료, 예를 들어 전착 프로세스, 무전해 증착 프로세스, 웨이브 솔더링(wave soldering), 스텐실 인쇄 또는 이들의 조합에 의해 제조되는 금속 또는 금속 합금으로 제조될 수 있다. 사용된 금속은 예를 들어 Pb, Sn, In, Ag, Au, Cu, Ni 또는 이들의 조합을 포함할 수 있다. 다양한 실시예에서, 예를 들어 땜납 페이스트 또는 스텐실 인쇄 기술에 의해 처리된 금속 충전된 에폭시와 같은 전도성 폴리머 재료를 포함하는 당 기술 분야의 숙련자에 알려진 다른 적합한 전도성 재료가 또한 사용될 수 있다.
다양한 실시예에서, 전기 디바이스 어레이용 접합 패드 또는 전극 및 플렉스 회로와 관련된 접촉 패드/외부 접점은 상호 접속 구성 요소를 위한 것들과 동일하거나 상이한 전도성 재료로 제조될 수 있다. 동일하거나 상이한 전도성 재료로 제조된 이들 소자는 전기 경로 또는 전기 접속부를 제공하도록 물리적으로 접속될 수 있다.
(1) 플렉스 기판을 따른 관통 구멍 내에 전도성 재료를 증착하거나 충전하여 접촉 패드와 접촉하게 하는 것으로서, 전도성 재료는 접촉 패드를 둘러싸고 어레이 소자에 더 전기적으로 접속하는 것과, (2) 플렉스 기판을 따르는 관통 구멍 내에 전도성 재료를 증착하거나 충전하는 것으로서, 관통 구멍은 어레이 소자의 접합 패드를 노출시키고 플렉스 기판의 동일한 측면에 부착된 접촉 패드 및 외부 접점의 모두를 노출시키는 것을 포함하는 상이한 상호 접속 실시예가 제공될 수 있다. 따라서, 개시된 조립체 또는 패키징 프로세스는 작동이 간단하고, 저비용이고 바람직한 고밀도로 확장될 수 있다.
다양한 실시예에서, 전기 디바이스는 예를 들어 고밀도로 패킹된 복수의 어레이 소자를 포함할 수 있다. 어레이 소자는 이들에 한정되는 것은 아니지만 PZT 액추에이터와 같은 PZT(즉, 납 지르콘산 티탄산화물) 소자, 액정 디스플레이, 플라즈마 TV 또는 이들의 조합을 포함할 수 있다.
플렉스 회로는 예를 들어 전기 절연성 가요성 재료를 포함하는 폴리머 기판과 같은 플렉스 기판을 포함할 수 있다. 폴리머 기판에 사용되는 적합한 재료는 이들에 한정되는 것은 아니지만 폴리이미드, 폴리에스테르, 에폭시, 우레탄, 폴리스티렌, 실리콘(silicone) 및/또는 폴리카보네이트를 포함할 수 있다. 폴리머 기판에 대한 대표적인 두께는 약 25 ㎛ 내지 약 300 ㎛일 수 있다.
플렉스 회로는 또한 예를 들어 전기 디바이스 어레이의 접합 패드로의 전기 접속을 위한 폴리머 기판에 형성된 접촉 패드의 어레이 또는 패턴을 포함할 수 있다. 다양한 실시예에서, 플렉스 회로는 또한 외부 회로와 전기적으로 접속하기 위한 외부 접점을 포함할 수 있다. 외부 접점 및 접촉 패드는 플렉스 회로의 폴리머 기판의 동일한 또는 상이한 측면에 형성될 수 있다.
몇몇 실시예에서, 접촉 패드는 외부 접점의 형성에 앞서 플렉스 회로의 폴리머 기판 상에 형성될 수 있다. 예시적인 실시예에서, 플렉스 회로의 접촉 패드는 먼저 전착 등에 의해 폴리머 기판 상에 금속층을 블랭킷 증착하고, 이어서 증착된 층을 패터닝하고 에칭하여 원하는 구조 및/또는 원하는 접촉 영역을 갖는 접촉 패드를 형성함으로써 형성될 수 있다. 다양한 실시예에서, 접촉 패드 또는 외부 접점의 피치 및 밀도는 특정 용례에 따를 수 있다.
본 발명에 따르면, 기밀하게 패킹된 전기 디바이스 어레이와 플렉스 회로를 상호 접속하기 위한 상호 접속부 및 방법을 제공할 수 있다.
도 1a 내지 도 1f는 본 발명에 따른 예시적인 상호 접속 방법을 도시하는 도면.
도 2a 내지 도 2b는 본 발명에 따른 다른 예시적인 상호 접속 방법을 도시하는 도면.
도 3은 본 발명에 따른 예시적인 고도로 패킹된 전기 디바이스의 부분을 도시하는 도면.
도 1a 내지 도 1f는 본 발명에 따른 일체형 스텐실을 사용하여 전기 디바이스 어레이를 플렉스 회로와 상호 접속하기 위한 예시적인 방법을 도시한다. 도 1a 내지 도 1f에 도시된 디바이스(100)는 일반화된 개략적인 도시를 나타내고 다른 구성 요소/층이 추가될 수 있거나 현존하는 구성 요소/층이 제거되거나 수정될 수 있다는 것이 당 기술 분야의 숙련자라면 용이하게 이해할 수 있을 것이다.
도 1a에서, 디바이스(100A)는 전기 디바이스 어레이의 복수의 어레이 소자 중 하나일 수 있는 하나의 어레이 소자(110)를 갖는다. 디바이스 어레이는 예를 들어 웨이퍼, 플라스틱 또는 다른 기판 상에 형성될 수 있다. 예시적인 실시예에서, 디바이스는 평탄화된 폴리머 내에 배치된 복수의 압전 소자를 포함하는 압전 어레이를 포함할 수 있다. 다양한 실시예에서, 복수의 어레이 소자를 포함하는 전기 디바이스 어레이는 고도로 패킹된 디바이스 어레이일 수 있다.
도 1b에서, 스탠드오프 층(standoff layer)(120)이 어레이 소자(110) 상에 형성될 수 있다. 일 실시예에서, 스탠드오프 층(120)은 어레이 소자(110)에 부착되거나 접합될 수 있다. 다양한 실시예에서, 스탠드오프 층(120)은 예를 들어 절연 접착제를 포함하여 전기적 절연체일 수 있다. 스탠드오프 층(120)에 사용되는 다른 예시적인 적합한 재료는 아크릴 폴리머, 에폭시, 실리콘(silicone) 및/또는 접착제 혼합물일 수 있다. 다양한 실시예에서, 위에 놓인 스탠드오프 층(120)은 아래에 놓인 어레이 소자(110)의 부분을 노출시키기 위한 개구를 가질 수 있다. 스탠드오프 층(120)의 개구는 예를 들어 사전 절단부로부터 제조될 수 있고, 전기 디바이스 어레이의 어레이 소자(110) 상에 정렬되어 위치될 수 있다.
도 1c에서, 일 측면에 복수의 접촉 패드(132)를 갖는 플렉스 회로(130)가 도 1b의 디바이스(100B)의 스탠드오프 층(120) 상에 배치될 수 있다. 도 1c에 도시된 바와 같이, 각각의 접촉 패드(132)는 전기 디바이스 어레이의 일 어레이 소자(110)에 대응할 수 있다. 디바이스(100C)는 플렉스 회로(130) 상에서 접촉 패드(132)의 대향 측면과 같은 어레이 소자(110)로부터 이격된 측면에 배치된 이형 라이너(release liner)(140)를 추가로 포함할 수 있다.
다양한 실시예에서, PZT 소자와 같은 어레이 소자(110)는 그 사이에 어떠한 전기 접촉도 없이 플렉스 회로(130) 상의 접촉 패드(132)와 실질적으로 정렬되거나 미리 조립될 수 있다. 예를 들어, 접촉 패드(132)는 스탠드오프 층(120)의 정렬된 개구 상에 배치될 수 있고 아래에 놓인 어레이 소자(110)의 작은 부분을 덮을 수 있다. 일 실시예에서, 접촉 패드(132)는 스탠드오프 층(120)의 개구보다 좁을 수 있어, 개구가 예를 들어 점성 또는 유동성 재료에 의해 접근될 수 있게 된다. 다양한 실시예에서, 접촉 패드(132)는 양 단부에서 스탠드오프 층(120)에 접촉하는 아래에 놓은 스탠드오프 층(120)의 개구에 걸쳐 뻗어 있을 수 있고, 또는 일 단부가 스탠드오프 층(120)에 접촉하는 상태로 아래에 놓은 스탠드오프 층(120)의 개구 상에 현수될 수 있다.
플렉스 회로(130)는 라이너 층(140)과 함께 관통 구멍을 포함할 수 있다. 플렉스 회로(130) 및 라이너 층(140)을 따른 관통 구멍은 접촉 패드(132) 상에 형성될 수 있고 실질적으로 아래에 놓인 스탠드오프 층(120)의 개구와 정렬될 수 있다. 일 실시예에서, 관통 구멍은 플렉스 회로(130) 및 라이너 층(140)을 통한 미리 존재하는 개구일 수 있고, 접촉 패드(132) 상에 배치되어 이와 정렬될 수 있다.
다른 실시예에서, 관통 구멍은 먼저 조립된 시스템을 형성하고 이어서 에치 프로세스에 의해 일체형 스텐실을 형성함으로서 형성될 수 있다. 조립된 시스템은 어레이 소자(110) 상에 있는 스탠드오프 층(120) 상에 접촉 패드(132)를 갖는 플렉스 회로(130) 상에 이형 라이너 층(140)을 포함하는 정렬된 층을 포함할 수 있다. 다음, 관통 구멍과 관련된 라이너 층(140) 및 플렉스 회로(130)의 조립된 플렉스 기판의 부분은 이 사전 조립 후에 제거될 수 있다.
이러한 제거는 에칭 기술, 예를 들어 화학적 에칭 프로세스, 및/또는 CO2 레이저, 엑시머 레이저, 고상 레이저, 구리 증기 레이저 또는 파이버 레이저 중 하나 이상을 사용하는 레이저 융삭(laser ablation) 기술에 의해 수행될 수 있다. 예를 들어, 접촉 패드(132)가 형성된 후에, 예시적인 폴리이미드 기판에 적합한 화학 에칭 프로세스 또는 레이저 융삭 프로세스가 수행되어 플렉스 회로(130) 및 이형 라이너 층(140)을 따라 관통 구멍을 형성할 수 있다.
다양한 실시예에서, 플렉스 기판부의 제거는 플렉스 회로(130) 상의 접촉 패드의 배치 또는 배열에 따라 접촉 패드(132)의 부분의 제거를 포함하거나 포함하지 않을 수 있다. 다양한 실시예에서, 접촉 패드(132)는 도 1c에 도시된 바와 같이 가요성 기판(130) 상의 양 단부에 고정될 수 있다. 대안적으로, 접촉 패드(132)는 가요성 기판(130) 상에 고정된 일 단부를 가질 수 있고, 플렉스 회로(130) 및 이형 라이너 층(140)을 따르는 형성된 관통 구멍 내부에 자립하거나 현수된(도시 생략) 다른 단부를 가질 수 있다.
관통 구멍, 즉 내부 스텐실을 형성하기 위한 개시된 조립된 시스템을 사전 형성하는 일 장점은 플렉스 회로(130)의 폴리이미드와 같은 플렉스 기판이 스탠드오프 층(120)의 개구 상에 배치된 얇은 접촉 패드(132)를 위한 기계적인 지지체로서 사용될 수 있다는 것이다. 다양한 실시예에서, 당 기술 분야의 숙련자에 공지된 적합한 압력 및/또는 온도 접합 프로세스가 디바이스(100C)의 각각의 층을 조립하기 위해 사용될 수 있다.
플렉스 회로(130)의 상부의 이형 라이너 층(140)은 얇은 보호층일 수 있고, 플렉스 회로(130)와 어레이 소자(110) 사이의 전기 상호 접속부의 형성 후에 제거될 수 있다.
도 1d에서, 상호 접속 구성 요소(150)는 예를 들어 접촉 패드(132)와 접촉하는 플렉스 회로(130)의 기판과 이형 라이너 층(140)을 따르는 관통 구멍 내로 또한 스탠드오프 층(120)의 아래에 놓인 개구 내로 전도성 재료를 증착시킴으로써 형성될 수 있다. 예를 들어, 금속 충전된 에폭시 및/또는 땜납 페이스트와 같은 전도성 접착제가 이형 라이너 및 폴리이미드 기판의 관통 구멍 내로, 이어서 스탠드오프 층의 개구 내로, 몇몇 경우에는 접촉 패드(132)를 둘러싸서 가압될 수 있다.
이 방식으로, 이형 라이너 층 및 플렉스 기판을 따른 관통 구멍은 접촉 패드(132)의 원하는 접촉 영역으로 전도성 재료의 배치를 한정시키기 위한 일체형 스텐실로서 사용될 수 있다. 스탠드오프 층(120)의 전체 개구를 덮지 않는(즉, 전체 개구보다 좁은) 접촉 패드를 가짐으로써, 점성 전도성 재료가 접촉 패드(120) 둘레로 흐를 수 있고 예를 들어 디바이스 어레이 소자(110)의 접합 패드(115)에 접촉할 수 있다.
다양한 실시예에서, 점성 전도성 재료는 이어서 고화될 수 있고, 예를 들어 사용된 재료 및 방법에 따라 경화되거나 땜납 리-플로우되어(re-flowed) 스탠드오프 층(120)의 개구 내에 그리고 플렉스 회로(130) 및 이형 라이너 층(140)을 따른 관통 구멍 내에 상호 접속 구성 요소(150)를 생성할 수 있다. 상호 접속 구성 요소(150)는 플렉스 회로(130)의 접촉 패드(132)와 어레이 소자(110)의 접합 패드(115) 사이의 강인한(robust) 전기 상호 접속부일 수 있다.
몇몇 실시예에서, 전도성 에폭시와 같은 전도성 재료가 예를 들어 주사기 분배기 또는 다른 유형의 분배기에 의해 스탠드오프 층(120)의 개구 내로 그리고 플렉스 회로(130) 및 이형 라이너 층(140)(도 1c 참조)을 따른 관통 구멍 내로 분배될 수 있다. 대안적으로, 전도성 에폭시와 같은 전도성 재료는 도 1c에 도시된 개구 및 관통 구멍 내로 스텐실 인쇄되어 도 1d에 도시된 바와 같은 상호 접속 구성 요소(150)를 형성할 수 있다.
도 1e에서, 얇은 이형 라이너 층(140)이 제거되어 각각의 전기 디바이스 어레이 소자가 서로로부터 격리될 수 있는 것을 보장할 수 있다. 예를 들어, 이형 라이너 층(140)의 제거는 어레이의 소자 사이에 전기 쇼트를 생성할 수 있는 원하지 않는 전도성 재료를 제거할 수 있다. 다양한 실시예에서, 전도성 재료가 분배되거나 스텐실 인쇄되어 상호 접속 구성 요소(150)를 형성할 때, 이형 라이너(140)가 본 명세서에 개시된 바와 같이 사용되거나 사용되지 않을 수 있다.
도 1a 내지 도 1e는 상호 접속 구성 요소(150)의 형성 중의 디바이스(100)의 사시도를 도시한다. 도 1f는 본 발명에 따른 도 1e의 디바이스(100E)의 방향(a-a')에서의 예시적인 단면도이다.
도시된 바와 같이, 플렉스 회로(130)는 접촉 패드(132)와 상호 접속 구성 요소(150)를 통해 일 디바이스 어레이 소자(110)와 전기적으로 접속될 수 있다. 상호 접속 구성 요소(150)는 아래에 놓인 스탠드오프 층(120)의 개구 내에 증착되어 디바이스 어레이 소자(110)의 접합 패드(115)를 접촉 패드(132)와 전기적으로 접속시킬 수 있다. 상호 접속 구성 요소(150)는 또한 접촉 패드(132) 상에 증착되어 플렉스 회로(130) 및 위에 놓인 이형 라이너(140)를 따른 관통 구멍을 충전할 수 있다. 게다가, 상호 접속 구성 요소(150)는 접촉 패드(132)를 둘러싸서 형성될 수 있다. 이형 라이너(140)의 제거 후에, 성호 접속 구성 요소(150) 및 플렉스 회로(130)가 노출될 수 있다. 다양한 실시예에서, 노출된 상호 접속 구성 요소(150)는 플렉스 회로(130)용 외부 접점에 접속되거나 외부 접점으로서 사용될 수 있다. 대안적으로, 플렉스 회로(130)용 외부 접점은 접촉 패드(132)에 미리 부착될 수 있다.
다양한 실시예에서, 접합 패드(115)는 디바이스 어레이 소자(110)의 전체 표면을 덮는 전극 또는 전도성 얇은 층일 수 있다.
다양한 실시예는 그 회로와 전기 디바이스를 상호 접속하기 위한 대안적인 방법을 포함할 수 있다. 예를 들어, 접촉 패드 및 플렉스 회로의 외부 접점은 관련된 어레이 소자로부터 이격되는 플렉스 기판의 동일한 측면 상에 배열될 수 있다. 도 2a 내지 도 2b는 본 발명에 따른 다른 예시적인 상호 접속 방법을 도시한다.
도 2a에서, 디바이스(200A)는 그 사이에 배치된 스탠드오프 층(220)을 통해 디바이스 어레이 소자(210) 상에 조립된 플렉스 회로(230)를 포함할 수 있다. 플렉스 회로(230)는 예를 들어 어레이 소자(210)의 대향 측면으로부터 이격되는 플렉스 기판의 동일한 측면에 부착된 외부 접점(239) 및 접촉 패드(232)를 가질 수 있다. 이형 라이너 층(240)이 플렉스 회로(230) 상에, 특히 접촉 패드(232) 및 외부 접점(239) 상에 형성될 수 있다.
다양한 실시예에서, 디바이스 어레이 소자, 스탠드오프 층, 플렉스 회로 및 부착된 접촉 패드/외부 접점, 이형 라이너 층 및 조립 방법은 도 1a 내지 도 1f에 설명된 것들과 유사하거나 상이할 수 있다.
또한, 도 2a에 도시된 바와 같이, 관통 구멍(260)은 디바이스 어레이 소자(210)에 조립된 이형 라이너(240), 플렉스 회로(230) 및 스탠드오프 층(220)을 따라 형성될 수 있다. 관통 구멍(260)은 예를 들어 아래에 놓인 어레이 소자(210)의 접합 패드(215)를 노출시킬 수 있다. 관통 구멍(260)은 또한 접촉 패드(232)의 부분 및 외부 접점(239)의 부분을 노출시킬 수 있다.
관통 구멍(260)은 이들에 한정되는 것은 아니지만 화학 에칭 프로세스, 레이저 융삭 또는 다른 공지된 방법을 포함하는 다양한 적합한 제거 프로세스를 사용하여 이형 라이너(240), 플렉스 회로(230) 및/또는 스탠드오프 층(220)의 부분을 제거함으로써 형성될 수 있다. 관통 구멍(260)은 아래에 놓인 어레이 소자(210)와 정렬될 수 있다.
다양한 실시예에서, 관통 구멍(260)은 전도성 재료, 예를 들어 전도성 접착제, 땜납 페이스트, 금속 또는 금속 합금을 도포하여 도 2b에 도시된 바와 같은 상호 접속 구성 요소(280)를 형성하기 위한 일체형 스텐실로서 사용될 수 있다. 상호 접속 구성 요소(280)는 플렉스 회로(230)의 상부의 접촉 패드(232)와 저부에서 어레이 소자(210)의 접합 패드(215)를 전기적으로 접속시킬 수 있고, 또한 플렉스 회로(230)의 외부 접점(239)과 접촉 패드(232)를 전기적으로 접속시킬 수 있다. 상호 접속 구성 요소(280)의 형성 후에, 이형 라이너(240)가 제거될 수 있다.
다양한 실시예에서, 도 1a 내지 도 1f 및 도 2a 내지 도 2b에 도시된 개구, 관통 구멍 및 대응 구성 요소의 단면 형상은 예시적이다. 이들에 한정되는 것은 아니지만 정사각형, 타원형, 직사각형, 삼각형 또는 다각형을 포함하는 규칙적인 또는 불규칙적인 임의의 적합한 단면 형상이 사용될 수 있다.
다양한 실시예에서, 도 1a 내지 도 1f 및 도 2a 내지 도 2b에 도시된 각각의 단계에서의 디바이스는 원하는 바에 따라 반복될 수 있고 동시에 대량 제조될 수 있다. 예를 들어, 도 3은 복수의 어레이 소자(310)(도 1a 내지 도 1f에서 110, 도 2a 내지 도 2b에서 210을 또한 참조)를 포함하는 예시적인 전기 디바이스 어레이(300)의 부분을 도시한다. 복수의 어레이 소자(310)는 다양한 전기 디바이스 또는 전기 디바이스의 패턴을 포함할 수 있다. 복수의 어레이 소자(310)가 예를 들어 웨이퍼 상에 고도로 패킹되어 전기 디바이스 어레이(300)를 형성할 수 있다. 도 1a 내지 도 1f, 도 2a 내지 도 2b에 설명된 바와 같이, 각각이 어레이 소자(310)는 가요성 회로의 접촉 패드 중 하나를 갖는 개별 전기 경로를 가질 수 있다. 따라서, 플렉스 회로와 전기 디바이스 어레이 사이에 배치된 스탠드오프 층은 도 1a 내지 도 1f 및 도 2a 내지 도 2b에 도시된 복수의 상호 접속되거나 패키징된 디바이스를 형성하기 위해 복수의 개구 또는 상호 접속 구성 요소를 포함할 수 있다.
100: 디바이스 100A: 디바이스
100B: 디바이스 100C: 디바이스
110: 어레이 소자 120: 스탠드오프 층
130: 플렉스 회로 132: 접촉 패드
140: 라이너 층 150: 상호 접속 구성 요소
200A: 디바이스 220: 스탠드오프 층
230: 플렉스 회로 232: 접촉 패드
239: 외부 접점 240: 이형 라이너 층
260: 관통 구멍 280: 상호 접속 구성 요소

Claims (17)

  1. 전기 디바이스 어레이와 가요성 회로를 상호 연결하는 방법으로서,
    가요성 회로의 접촉 패드를 스탠드오프 층을 갖는 전기 디바이스 어레이의 어레이 소자와 사전 정렬하는 단계로서, 상기 스탠드오프 층은 상기 접촉 패드와 어레이 소자 사이에 배치되고, 상기 스탠드오프 층은 개구를 포함하고 상기 접촉 패드는 상기 개구의 일부분을 덮는, 사전 정렬하는 단계;
    상기 가요성 회로의 기판부를 제거하여 상기 가요성 회로를 따라 관통 구멍을 형성하고 상기 접촉 패드를 노출시키는 단계; 및
    상기 스탠드오프 층의 개구 내로 그리고 상기 가요성 회로를 따라 형성된 상기 관통 구멍 내로 전도성 재료를 충전시키는 단계로서, 상기 전도성 재료가 상기 어레이 소자의 접합 패드와 접촉하고 상기 가요성 회로의 상기 접촉 패드와 접촉하여 전기 연속성을 설정하는, 전도성 재료를 충전시키는 단계를 포함하며,
    상기 접촉 패드는 상기 가요성 회로의 기판부 상에 위치하는, 전기 디바이스 어레이와 가요성 회로를 상호 연결하는 방법.
  2. 제1항에 있어서,
    상기 관통 구멍의 형성 이전에 상기 가요성 회로 상에 이형 라이너 층을 형성하는 단계;
    상기 가요성 회로를 따라 그리고 위에 놓인 이형 라이너를 따라 상기 관통 구멍을 형성하는 단계;
    상기 스탠드오프 층의 개구 및 상기 관통 구멍 내로 상기 전도성 재료를 충전하는 단계; 및
    상기 이형 라이너 층을 제거하여 상기 가요성 회로를 노출시키는 단계를 추가로 포함하는, 전기 디바이스 어레이와 가요성 회로를 상호 연결하는 방법.
  3. 제1항에 있어서, 상기 스탠드오프 층의 개구 내로 그리고 상기 가요성 회로를 따라 형성된 관통 구멍 내로 상기 전도성 재료를 분배 또는 스텐실하는 단계를 추가로 포함하는, 전기 디바이스 어레이와 가요성 회로를 상호 연결하는 방법.
  4. 제1항에 있어서, 충전된 전도성 재료를 고화시켜 상기 어레이 소자와 상기 가요성 회로 사이에 상호 연결하는 구성 요소를 형성하는 단계를 추가로 포함하는, 전기 디바이스 어레이와 가요성 회로를 상호 연결하는 방법.
  5. 제1항에 있어서, 상기 스탠드오프 층의 개구 및 상기 가요성 회로를 따른 상기 관통 구멍 내에 충전된 상기 전도성 재료가 상기 가요성 회로의 상기 접촉 패드를 둘러싸는, 전기 디바이스 어레이와 가요성 회로를 상호 연결하는 방법.
  6. 제1항에 있어서, 상기 가요성 회로의 기판부를 제거하여 상기 관통 구멍을 형성하기 위해, 레이저 융삭(laser ablation) 또는 화학 에칭 프로세스를 사용하는 단계를 추가로 포함하는, 전기 디바이스 어레이와 가요성 회로를 상호 연결하는 방법.
  7. 제6항에 있어서, 상기 접촉 패드가 상기 접촉 패드의 양 단부에서 상기 가요성 회로 상에 고정되는, 전기 디바이스 어레이와 가요성 회로를 상호 연결하는 방법.
  8. 제6항에 있어서, 상기 가요성 회로의 기판부가 제거될 때, 상기 가요성 회로의 상기 접촉 패드의 제1 부분을 제거하고 상기 접촉 패드의 제2 부분을 노출시키는 단계를 추가로 포함하는, 전기 디바이스 어레이와 가요성 회로를 상호 연결하는 방법.
  9. 제8항에 있어서, 상기 접촉 패드가 일 단부 상에서 상기 가요성 회로에 부착되고, 다른 단부가 상기 관통 구멍 내에 현수되는, 전기 디바이스 어레이와 가요성 회로를 상호 연결하는 방법.
  10. 제1항에 있어서, 상기 접촉 패드가 상기 스탠드오프 층의 개구보다 더 좁은, 전기 디바이스 어레이와 가요성 회로를 상호 연결하는 방법.
  11. 제1항에 있어서, 상기 전도성 재료가 전도성 접착제 또는 땜납 페이스트를 포함하는, 전기 디바이스 어레이와 가요성 회로를 상호 연결하는 방법.
  12. 제1항에 있어서, 상기 스탠드오프 층이 절연 접착제, 아크릴 폴리머, 에폭시, 실리콘 또는 접착제 혼합물을 포함하는, 전기 디바이스 어레이와 가요성 회로를 상호 연결하는 방법.
  13. 제1항에 있어서, 상기 어레이 소자가 접합 패드 또는 충전된 전도성 재료에 접촉하는 전극을 포함하는, 전기 디바이스 어레이와 가요성 회로를 상호 연결하는 방법.
  14. 전기 디바이스 어레이와 가요성 회로를 상호 연결하는 방법으로서,
    가요성 회로를 제공하는 단계로서, 상기 가요성 회로는 상기 가요성 회로의 기판부의 제1 측면 상에 부착된 적어도 하나의 접촉 패드 및 적어도 하나의 외부 접점을 포함하는, 가요성 회로를 제공하는 단계;
    전기 디바이스 어레이 상에 배치된 스탠드오프 층 상에 상기 가요성 회로를 배치하는 단계로서, 상기 가요성 회로의 기판부의 제1 측면이 상기 전기 디바이스 어레이로부터 이격되는, 가요성 회로를 배치하는 단계;
    상기 가요성 회로의 기판부를 따라 그리고 상기 스탠드오프 층을 따라 관통 구멍을 형성하여 상기 접촉 패드 및 상기 외부 접점이 상기 관통 구멍에 노출되고 상기 전기 디바이스 어레이의 일 어레이 소자와 정렬되는 단계; 및
    전도성 재료를 증착시켜 상기 관통 구멍을 충전하여, 접합 패드, 상기 접촉 패드 및 상기 외부 접점을 연결하는 단계를 포함하는, 전기 디바이스 어레이와 가요성 회로를 상호 연결하는 방법.
  15. 제14항에 있어서, 상기 가요성 회로의 기판부를 제거하여 상기 관통 구멍을 형성하기 위해, 레이저 융삭 또는 화학 에칭 프로세스를 사용하는 단계를 추가로 포함하는, 전기 디바이스 어레이와 가요성 회로를 상호 연결하는 방법.
  16. 제14항에 있어서, 상기 전도성 재료가 금속, 금속 합금, 금속 충전된 에폭시, 땜납 페이스트 또는 이들의 조합을 포함하는, 전기 디바이스 어레이와 가요성 회로를 상호 연결하는 방법.
  17. 제14항에 있어서, 상기 관통 구멍의 형성 이전에 상기 접촉 패드 및 상기 외부 접점 상에 이형 라이너 층을 배치하는 단계 및 상기 전도성 재료의 증착 후에 상기 이형 라이너 층을 제거하는 단계를 추가로 포함하는, 전기 디바이스 어레이와 가요성 회로를 상호 연결하는 방법.
KR1020100047199A 2009-05-21 2010-05-20 플렉스 회로와 기밀하게 패킹된 어레이의 상호 접속 KR101586633B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/470,047 US8156641B2 (en) 2009-05-21 2009-05-21 Interconnection method for tightly packed arrays with flex circuit
US12/470,047 2009-05-21

Publications (2)

Publication Number Publication Date
KR20100126204A KR20100126204A (ko) 2010-12-01
KR101586633B1 true KR101586633B1 (ko) 2016-01-19

Family

ID=42289755

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100047199A KR101586633B1 (ko) 2009-05-21 2010-05-20 플렉스 회로와 기밀하게 패킹된 어레이의 상호 접속

Country Status (6)

Country Link
US (1) US8156641B2 (ko)
EP (1) EP2257137B1 (ko)
JP (1) JP5363417B2 (ko)
KR (1) KR101586633B1 (ko)
CN (1) CN101894769B (ko)
TW (1) TWI462246B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8156641B2 (en) * 2009-05-21 2012-04-17 Xerox Corporation Interconnection method for tightly packed arrays with flex circuit
TW201306337A (zh) * 2011-04-08 2013-02-01 Sonavation Inc 用於在壓電陣列上沈積材料之系統及方法
US20130038820A1 (en) * 2011-10-28 2013-02-14 Shi-Chiung Chen Micro structure substrates for flexible display device and methods of manufacturing the same
US20130038379A1 (en) * 2011-10-28 2013-02-14 Shi-Chiung Chen Micro structure substrates for sensor panels
US8608293B2 (en) 2011-10-24 2013-12-17 Xerox Corporation Process for adding thermoset layer to piezoelectric printhead
US8998622B2 (en) 2012-08-31 2015-04-07 Apple Inc. Electrical connectors with applicators for electronic devices
CN108535928A (zh) * 2018-04-13 2018-09-14 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板和显示装置
US11081421B2 (en) * 2019-12-12 2021-08-03 Amulaire Thermal Technology, Inc. IGBT module with heat dissipation structure having ceramic layers corresponding in position and in area to chips

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2863094B2 (ja) * 1994-08-05 1999-03-03 矢崎総業株式会社 配線板の接続方法
US6255126B1 (en) * 1998-12-02 2001-07-03 Formfactor, Inc. Lithographic contact elements
US6444563B1 (en) * 1999-02-22 2002-09-03 Motorlla, Inc. Method and apparatus for extending fatigue life of solder joints in a semiconductor device
US6547452B1 (en) * 2000-05-11 2003-04-15 International Business Machines Corporation Alignment systems for subassemblies of overmolded optoelectronic modules
US6998539B2 (en) 2003-05-27 2006-02-14 Xerox Corporation Standoff/mask structure for electrical interconnect
JP5034340B2 (ja) * 2005-06-30 2012-09-26 ブラザー工業株式会社 配線接続構造の製造方法
US7645942B2 (en) 2005-12-09 2010-01-12 Xerox Corporation Electrical interconnect with maximized electrical contact
US7575302B2 (en) 2005-12-14 2009-08-18 Xerox Corporation Circuitry for printer
WO2008033428A2 (en) * 2006-09-12 2008-03-20 Innoconnex, Inc. Compliance partitioning in testing of integrated circuits
JP5076520B2 (ja) * 2007-01-31 2012-11-21 ブラザー工業株式会社 記録装置の配線接続方法
US8259057B2 (en) * 2007-07-31 2012-09-04 Hewlett-Packard Development Company, L.P. Liquid crystal display
KR20090059504A (ko) * 2007-12-06 2009-06-11 삼성전자주식회사 반도체 장치 및 그 제조방법들
EP2141973A1 (en) 2008-07-02 2010-01-06 Nederlandse Organisatie voor toegepast-natuurwetenschappelijk Onderzoek TNO Method of providing conductive structures in a multi-foil system and multi-foil system comprising same
US8156641B2 (en) * 2009-05-21 2012-04-17 Xerox Corporation Interconnection method for tightly packed arrays with flex circuit

Also Published As

Publication number Publication date
US8156641B2 (en) 2012-04-17
EP2257137B1 (en) 2012-07-11
US20100294545A1 (en) 2010-11-25
TWI462246B (zh) 2014-11-21
EP2257137A1 (en) 2010-12-01
CN101894769B (zh) 2014-08-20
KR20100126204A (ko) 2010-12-01
CN101894769A (zh) 2010-11-24
JP5363417B2 (ja) 2013-12-11
TW201042742A (en) 2010-12-01
JP2010272862A (ja) 2010-12-02

Similar Documents

Publication Publication Date Title
KR101586633B1 (ko) 플렉스 회로와 기밀하게 패킹된 어레이의 상호 접속
US6744122B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
JP3951091B2 (ja) 半導体装置の製造方法
US6753612B2 (en) Economical high density chip carrier
US6020629A (en) Stacked semiconductor package and method of fabrication
EP2194576B1 (en) Method for manufacturing a stacked mounting structure
US7256490B2 (en) Test carrier for semiconductor components having conductors defined by grooves
KR101168263B1 (ko) 반도체 패키지 및 그 제조 방법
US20060022328A1 (en) Interposer with flexible solder pad elements and methods of manufacturing the same
US20050151246A1 (en) Multilayer circuit carrier, panel, electronic device, and method for producing a multilayer circuit carrier
US7087987B2 (en) Tape circuit substrate and semiconductor chip package using the same
WO2008118194A2 (en) Partial solder mask defined pad design
US9161438B2 (en) Stress buffer layer and method for producing same
JPH10270592A (ja) 半導体装置及びその製造方法
KR20000070443A (ko) 내측이 래핑된 전자 디바이스용 접점의 반도체 웨이퍼 제조방법
JP4418177B2 (ja) 高電圧ｂｇａパッケージ用ヒートスプレッダーの製造方法
US8334590B1 (en) Semiconductor device having insulating and interconnection layers
KR100888712B1 (ko) 컴플라이언트 전기 단자들을 갖는 반도체 디바이스, 이반도체 디바이스를 포함하는 장치, 및 그 제조 방법들
US6320250B1 (en) Semiconductor package and process for manufacturing the same
US20100155928A1 (en) Semiconductor package and manufacturing method of the same
CN105244327A (zh) 电子装置模块及其制造方法
KR20170124769A (ko) 전자 소자 모듈 및 그 제조 방법
JP2001250842A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3874059B2 (ja) 半導体装置の製造方法
JP4484891B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200103

Year of fee payment: 5