JP2010272862A - 密集したアレイとフレックス回路との相互接続 - Google Patents

密集したアレイとフレックス回路との相互接続 Download PDF

Info

Publication number
JP2010272862A
JP2010272862A JP2010111815A JP2010111815A JP2010272862A JP 2010272862 A JP2010272862 A JP 2010272862A JP 2010111815 A JP2010111815 A JP 2010111815A JP 2010111815 A JP2010111815 A JP 2010111815A JP 2010272862 A JP2010272862 A JP 2010272862A
Authority
JP
Japan
Prior art keywords
contact pad
flexible circuit
array
contact
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010111815A
Other languages
English (en)
Other versions
JP5363417B2 (ja
Inventor
Dan L Massopust
エル マソパスト ダン
John R Andrews
アール アンドリューズ ジョン
Chad J Slenes
ジェイ スレンス チャド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xerox Corp
Original Assignee
Xerox Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xerox Corp filed Critical Xerox Corp
Publication of JP2010272862A publication Critical patent/JP2010272862A/ja
Application granted granted Critical
Publication of JP5363417B2 publication Critical patent/JP5363417B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/361Assembling flexible printed circuits with other printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/361Assembling flexible printed circuits with other printed circuits
    • H05K3/363Assembling flexible printed circuits with other printed circuits by soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0394Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147Assembling terminal to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147Assembling terminal to base
    • Y10T29/49149Assembling terminal to base by metal fusion bonding
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49204Contact or terminal manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49204Contact or terminal manufacturing
    • Y10T29/49208Contact or terminal manufacturing by assembling plural parts

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Combinations Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

【課題】密集した電気デバイスアレイをフレックス回路と相互接続するための相互接続部及び方法を提供する。
【解決手段】フレキシブル回路のコンタクトパッド132を、スタンドオフ層120を有する電気デバイスアレイのアレイ素子110と予め位置合わせするステップであって、スタンドオフ層120はコンタクトパッド132とアレイ素子110との間に配置され、スタンドオフ層120は開口部を有し、コンタクトパッド132は開口部の一部を覆うステップと、フレキシブル回路の基板部分を除去して、フレキシブル回路に沿ってスルーホールを形成し、コンタクトパッド132を露出させるステップと、電気的導通を確立するために、スタンドオフ層120の開口部内及びフレキシブル回路130に沿って形成されたスルーホール内に、アレイ素子のボンドパッドと接し、フレキシブル回路のコンタクトパッドと接する導電材料を充填するステップとを含む相互接続方法。
【選択図】図1E

Description

本教示は、一般に、電気デバイスをパッケージするための相互接続部に関し、より具体的には、密集した電気デバイスアレイをフレキシブル回路と相互接続するための相互接続部及び方法に関する。
相互接続技術は、電気デバイスをパッケージするために広く用いられている。従来の相互接続技術は、Z軸テープ、ワイヤボンディング、及びボールグリッドアレイ(BGA)の使用並びに他の固体はんだ付けによる相互接続を含む。しかしながら、電気デバイスのパッキング密度が増加すると、従来の相互接続技術は、信頼性及び費用の課題に直面することになる。例えば、Z軸テープが相互接続部として用いられる場合には、固体インクのプリントヘッドにおいて生じるような高温の動作において、これらの信頼性がなくなることがある。ワイヤボンディングによる相互接続部が用いられる場合には、ワイヤループが短くなければならないため、密集した二次元の電気デバイスアレイを相互接続するのは困難である。BGA又は他の固体はんだ付けによる相互接続部についての別の例においては、これらは小さいデバイスを相互接続できるが、熱応力により、長い距離に及ぶデバイスアレイの接続が破断されることがある。
信頼性及び費用の課題に加えて、従来の相互接続技術は、幾つかの他の欠点を有することがある。例えば、典型的なデバイスのパッケージは、フレキシブル(又はフレックス)回路と相互接続された電気デバイスアレイを含むことがある。フレックス回路は、多くの場合、コンタクトパッドと外部コンタクト(例えば、コンタクトリード)とを含み、デバイスアレイの上に置かれることが多い。高密度のデバイスアレイ(例えば、1平方インチ当たり1000より多いデバイス)をパッケージするとき、重ねられるフレキシブル回路は、コンタクトリードを、アレイの各々の電気デバイスのコンタクトパッドに極めて接近させて設けなければならない。このことが、デバイスとフレックス回路との間の電気的相互接続をさらに困難なものにする。例えば、Z軸導電性接着フィルムは、フレックス回路のコンタクトパッドとデバイスとの間を接続し、望ましくないことに、他のコンタクトリードをアレイの同じ電気デバイスに接続することもある。
従って、従来技術のこれら及び他の問題を克服するために、種々の例示的な実施形態は、密集した電気デバイスアレイをフレックス回路と相互接続するための相互接続部及び方法を提供する。
本教示による例示的な相互接続方法を示す。 本教示による例示的な相互接続方法を示す。 本教示による例示的な相互接続方法を示す。 本教示による例示的な相互接続方法を示す。 本教示による例示的な相互接続方法を示す。 本教示による例示的な相互接続方法を示す。 本教示による別の例示的な相互接続方法を示す。 本教示による別の例示的な相互接続方法を示す。 本教示による密集した例示的な電気デバイスアレイの一部を示す。
一実施形態においては、デバイスアレイは、密集したアレイとすることができる。フレックス回路は、これに従って、コンタクトパッドの高密度アレイが取り付けられたフレックス基板を含むことができる。種々の実施形態においては、一体的なステンシルを形成することができ、次いで、これを用いて、電気デバイスのパッケージのための相互接続部又は相互接続要素を形成することができる。
本明細書で用いられる用語「相互接続部」又は「相互接続要素」は、電気デバイスとフレックス回路との間、例えば、電気デバイスの複数のアレイ素子のうちの1つのアレイ素子のボンドパッド又は電極と、フレックス回路に取り付けられたコンタクトパッドとの間に、個別の電気経路(又は電気接続)を与えるのに用いられる導電性の構成要素を指す。種々の実施形態においては、「相互接続部」又は「相互接続要素」はまた、フレックス回路のコンタクトパッドとフレックス回路の外部コンタクトとの間に電気経路を与えるように用いられる導電性の構成要素を指すこともできる。
種々の実施形態においては、「相互接続部」又は「相互接続要素」は、種々の導電材料、例えば、電解析出法、無電解析出法、ウェーブソルダリング、ステンシル印刷、又はこれらの組み合わせにより作られた金属又は金属合金で作ることができる。用いられる金属は、例えば、Pb、Sn、In、Ag、Au、Cu、Ni又はこれらの組み合わせを含むことができる。種々の実施形態においては、例えば、はんだペースト、又は、ステンシル印刷技術により処理された金属充填エポキシ等の導電性ポリマー材料を含む、当業者に知られている他の好適な導電材料を用いることもできる。
種々の実施形態においては、電気デバイスアレイのボンドパッド又は電極と、フレックス回路と関連するコンタクトパッド/外部コンタクトは、相互接続要素の材料と同じ導電材料又は異なる導電材料で作ることができる。同じ導電材料又は異なる導電材料で作られるこれらの素子を物理的に接続して、電気経路又は電気接続を与えることができる。
(1)コンタクトパッドを囲み、さらにアレイ素子に電気的に接続する導電材料を、コンタクトパッドと接するようにフレックス基板に沿ったスルーホールに堆積又は充填すること、及び、(2)アレイ素子のボンドパッドを露出させ、フレックス基板の同じ側に取り付けられたコンタクトパッド及び外部コンタクトの両方を露出させる、フレックス基板に沿ったスルーホールに、導電材料を堆積又は充填すること、を含む異なる相互接続の実施形態を提供することができる。従って、開示される組み立て法又はパッケージ法は、実施が簡単で低費用であり、望ましい高さの密度まで高めることができる。
種々の実施形態において、電子デバイスアレイは、例えば高密度でパッキングされた複数のアレイ素子を含むことができる。アレイ素子は、限定するものではないが、PZTアクチュエータ等のPZT(すなわち、ジルコン酸チタン酸鉛)素子、液晶ディスプレイ、プラズマTV、又はこれらの組み合わせを含むことができる。
フレックス回路は、例えば、可撓性の電気絶縁材料を含むポリマー基板のようなフレックス基板を含むことができる。ポリマー基板に用いられる好適な材料は、限定するものではないが、ポリイミド、ポリエステル、エポキシ、ウレタン、ポリスチレン、シリコーン、及び/又は、ポリカーボネートを含むことができる。代表的なポリマー基板の厚さは、約25μmから約300μmとすることができる。
フレックス回路はまた、例えば電気デバイスアレイのボンドパッドへの電気接続のためにポリマー基板上に形成されたコンタクトパッドのアレイ又はパターンを含むことができる。種々の実施形態においては、フレックス回路はまた、外部回路と電気的に接続するための外部コンタクトを含むことができる。外部コンタクト及びコンタクトパッドは、フレックス回路のポリマー基板の同じ側又は異なる側に形成することができる。
幾つかの実施形態においては、コンタクトパッドは、外部コンタクトの形成前に、フレックス回路のポリマー基板上に形成することができる。例示的な実施形態においては、フレックス回路のコンタクトパッドは、最初に、電解析出等により金属層をポリマー基板上にブランケット堆積し、次いで、堆積された層をパターン形成及びエッチングして所望の構造及び/又は所望の接触領域を有するコンタクトパッドを形成することにより、形成することができる。種々の実施形態においては、コンタクトパッド又は外部コンタクトのピッチ及び密度は、特定の用途に応じて決めてよい。
図1Aから図1Fは、本教示による、一体的なステンシルを用いて電気デバイスアレイをフレックス回路と相互接続するための例示的な方法を示す。当業者であれば、図1Aから図1Fに示すデバイス100は、汎用的な概略図を表わすものであって、他の構成要素/層を加えることができ、又は、既存の構成要素/層を除去又は修正できることが容易にわかるであろう。
図1Aにおいては、デバイス100Aは1つのアレイ素子110を有し、これは、電気デバイスアレイの複数のアレイ素子のうちの1つとすることができる。デバイスアレイは、例えば、ウエハ、プラスチック、又は他の基板上に形成することができる。例示的な実施形態においては、デバイスは、平坦化されたポリマーに配置された複数の圧電素子を含む圧電アレイを含むことができる。種々の実施形態においては、複数のアレイ素子を含む電気デバイスアレイは、密集したデバイスアレイとすることができる。
図1Bにおいて、スタンドオフ層120を、アレイ素子110の上に形成することができる。1つの実施形態においては、スタンドオフ層120は、アレイ素子110に取り付けるか又は接合することができる。種々の実施形態においては、スタンドオフ層120は、例えば絶縁接着剤を含む絶縁体とすることができる。スタンドオフ層120に用いるのに適した他の例示的な材料は、アクリルポリマー、エポキシ、シリコーン、及び/又は接着剤配合物を含むことができる。種々の実施形態においては、上に重なるスタンドオフ層120は、下にあるアレイ素子110の一部を露出させる開口部を有することができる。スタンドオフ層120の開口部は、例えばプレカットにより作ることができ、電気デバイスアレイのアレイ素子110の上に位置合わせし、位置決めすることができる。
図1Cにおいては、片側に複数のコンタクトパッド132を有するフレックス回路130を、図1Bにおけるデバイス100Bのスタンドオフ層120の上に配置することができる。図1Cに示すように、各々のコンタクトパッド132は、電気デバイスアレイの1つのアレイ素子110に対応することができる。デバイス100Cはさらに、アレイ素子110とは反対方向の側、例えばコンタクトパッド132の反対側に、フレックス回路130の上に配置される剥離ライナ140を含むことができる。
種々の実施形態においては、PZT素子等のアレイ素子110は、間に電気接触がない状態で、フレックス回路130上のコンタクトパッド132と実質的に位置合わせするか又は予め組み立てることができる。例えば、コンタクトパッド132は、スタンドオフ層120の位置合わせされた開口部の上に配置し、下にあるアレイ素子110のごく一部を覆うことができる。1つの実施形態においては、コンタクトパッド132は、例えば粘着材料又は流体材料が開口部にアクセスできるように、スタンドオフ層120の開口部より細いものとすることができる。種々の実施形態においては、コンタクトパッド132は、両端をスタンドオフ層120に接触させて、下にあるスタンドオフ層120の開口部の上にわたしてもよいし、又は、一端をスタンドオフ層120に接触させて、下にあるスタンドオフ層120の開口部の上に浮かせてもよい。
フレックス回路130は、ライナ層140とともに、スルーホールを含むことができる。フレックス回路130とライナ層140に沿ったスルーホールは、コンタクトパッド132の上に形成することができ、下にあるスタンドオフ層120の開口部と実質的に位置合わせすることができる。1つの実施形態においては、スルーホールは、フレックス回路130及びライナ層140を通る既存の開口部とすることができ、コンタクトパッド132の上に、位置合わせされた状態で配置することができる。
別の実施形態においては、スルーホールは、最初に組み立てられたシステムを形成し、続いてエッチング処理を行って、エッチングされた一体的なステンシルを形成することにより、形成することができる。組み立てられたシステムは、アレイ素子110の上にスタンドオフ層120を有し、該スタンドオフ層120の上にコンタクトパッド132を有するフレックス回路130を有し、該フレックス回路130の上に剥離ライナ層140を有する、位置合わせされた層を含むことができる。次いで、スルーホールと関連する、フレックス回路130及びライナ層140の組み立てられたフレックス基板の一部は、この事前組み立て後に除去することができる。
こうした除去は、化学エッチング法等のエッチング技術により、及び/又は、CO2レーザ、エキシマレーザ、固体レーザ、銅蒸気レーザ、又はファイバレーザのうちの1つ又はそれ以上を用いるレーザアブレーション技術により、行うことができる。例えば、コンタクトパッド132が定められた後で、フレックス回路130及び剥離ライナ層140に沿ったスルーホールを形成するために、例示的なポリイミド基板に適した化学エッチング法又はレーザアブレーション法を行うことができる。
種々の実施形態においては、フレックス基板部分の除去は、フレックス回路130上のコンタクトパッドの位置又は配置に応じて、コンタクトパッド132の一部の除去を含むこともあるし、含まないこともある。種々の実施形態においては、コンタクトパッド132は、図1Cに示すように、フレキシブル基板130上に両端で固定することができる。代替的には、コンタクトパッド132の一端をフレキシブル基板130に固定し、他端を、フレックス回路130及び剥離ライナ層140に沿って形成されたスルーホールの内側に自立させるか又は浮かせる(図示せず)ことができる。
スルーホール、すなわち一体的なステンシルを形成するための、開示された組み立てられたシステムを事前形成することにおける1つの利点は、フレックス回路130のポリイミド等のフレックス基板を、スタンドオフ層120の開口部の上に配置される薄いコンタクトパッド132のための機械的な支持体として用いることができることである。種々の実施形態においては、デバイス100Cの各層を組み立てるために、当業者に知られている好適な加圧接合及び/又は温度接合を用いることができる。
フレックス回路130上部の剥離ライナ層140は、薄い保護層とすることができ、フレックス回路130とアレイ素子110との間の電気的相互接続部の形成後に除去することができる。
図1Dにおいては、導電材料を、例えば、剥離ライナ層140及びコンタクトパッド132と接するフレックス回路130の基板に沿ったスルーホールの中に堆積させ、さらに、下にあるスタンドオフ層120の開口部の中に堆積させることにより、相互接続要素150を形成することができる。例えば、金属充填エポキシ等の導電性接着剤及び/又ははんだペーストを、剥離ライナ及びポリイミド基板のスルーホールに押し込み、次いでスタンドオフ層の開口部に押し込むことができ、幾つかの場合には、コンタクトパッド132が囲まれる。
このように、導電材料の位置をコンタクトパッド132の所望の接触領域に制限するために、剥離ライナ層及びフレックス基板に沿ったスルーホールを一体的なステンシルとして用いることができる。コンタクトパッドが、スタンドオフ層120の開口部全体を覆わないようにすることにより(例えば、コンタクトパッドを開口部より狭くすることにより)、粘着性導電材料は、コンタクトパッド132の周りに流れ、例えばデバイスアレイ素子110のボンドパッド115に接することができる。
種々の実施形態においては、次いで、スタンドオフ層120の開口部並びにフレックス回路130及び剥離ライナ層140に沿ったスルーホールに相互接続要素150を生成するために、粘着性導電材料を固化することができ、例えば、用いられる材料及び方法に応じて硬化又はハンダリフローを行うことができる。相互接続要素150は、フレックス回路130のコンタクトパッド132とアレイ素子110のボンドパッド115との間の堅牢な電気的相互接続部となり得る。
幾つかの実施形態においては、例えばシリンジディスペンサ又は他の種類のディスペンサにより、導電性エポキシ等の導電材料をスタンドオフ層120の開口部並びにフレックス回路130及び剥離ライナ層140に沿ったスルーホールの中に(図1Cを参照されたい)入れることができる。代替的には、導電性エポキシ等の導電材料を図1Cに示す開口部及びスルーホールの中にステンシル加工して、図1Dに示す相互接続要素150を形成することができる。
図1Eにおいて、各々の電気デバイスアレイ素子を互いに分離できることを確実にするために、薄い剥離ライナ層140を除去することができる。例えば、剥離ライナ層140の除去により、アレイの素子間に短絡を生じさせかねない望ましくない導電材料を取り去ることができる。種々の実施形態においては、相互接続要素50を形成するために導電材料を入れるか又はステンシル加工するときに、本明細書に開示されるように、剥離ライナ140を用いてもよいし、用いなくてもよい。
図1Aから図1Eは、相互接続要素150の形成の際におけるデバイス100の斜視図を示し、一方図1Fは、本教示による、図1Eのデバイス100Eの方向a−a’における例示的な断面図である。
図に示されるように、フレックス回路130は、コンタクトパッド132及び相互接続要素150を通して1つのデバイスアレイ素子110と電気的に接続することができる。デバイスアレイ素子110のボンドパッド115をコンタクトパッド132に電気的に接続するために、相互接続要素150を、下にあるスタンドオフ層120の開口部の中に堆積させることができる。相互接続要素150は、フレックス回路130及び上に重なる剥離ライナ140に沿ったスルーホールを充填するように、コンタクトパッド132上に堆積させることもできる。さらに、相互接続要素150は、コンタクトパッド132を囲むように形成してもよい。剥離ライナ140の除去に続いて、相互接続要素150及びフレックス回路130を露出させることができる。種々の実施形態においては、露出された相互接続要素150は、フレックス回路130のための外部コンタクトに接続するか、又はフレックス回路のための外部コンタクトとして用いることができる。代替的には、コンタクトパッド132にフレックス回路130のための外部コンタクトを予め取り付けることができる。
種々の実施形態においては、ボンドパッド115は、電極とするか、又は、デバイスアレイ素子110の表面全体を覆う導電性の薄層とすることができる。
種々の実施形態は、電気デバイスをその回路と相互接続するための代替的な方法を含むことができる。例えば、フレックス回路のコンタクトパッド及び外部コンタクトは、関連するアレイ素子から離れたフレックス回路の同じ側に配置することができる。図2A及び図2Bは、本教示による別の例示的な相互接続方法を示す。
図2Aにおいては、デバイス200Aは、間に配置されたスタンドオフ層220を介してデバイスアレイ素子210の上に組み立てられたフレックス回路230を含むことができる。フレックス回路230は、コンタクトパッド232と、フレックス基板の同じ側に取り付けられた外部コンタクト239とを有することができ、外部コンタクトは、アレイ素子210から離れて、例えば該アレイ素子の反対側にある。剥離ライナ層240は、フレックス回路230の上に、具体的にはコンタクトパッド232及び外部コンタクト239の上に形成することができる。
種々の実施形態において、デバイスアレイ素子、スタンドオフ層、フレックス回路及び取り付けられたコンタクトパッド/外部コンタクト、剥離ライナ層、並びに組み立て方法は、図1Aから図1Fに説明されるものと同様であってもよいし、異なるものであってもよい。
さらに、図2Aに示すように、スルーホール260は、デバイスアレイ素子210上に組み立てられた剥離ライナ240、フレックス回路230及びスタンドオフ層220に沿って形成することができる。スルーホール260は、例えば、下にあるアレイ素子210のボンドパッド215を露出させることができる。スルーホール260はまた、コンタクトパッド232の一部及び外部コンタクト239の一部を露出させることができる。
スルーホール260は、化学エッチング法、レーザアブレーション、又は他の既知の方法を含むがこれらに限定されるものではない種々の好適な除去法を用いて、剥離ライナ240、フレックス回路、及び/又はスタンドオフ層220の一部を除去することにより、形成することができる。スルーホール260は、下にあるアレイ素子210と位置合わせすることができる。
種々の実施形態においては、スルーホール260は、例えば、導電性接着剤、はんだペースト、金属又は金属合金のような導電材料を適用して図2Bに示す相互接続要素を形成するための一体的なステンシルとして用いることができる。相互接続要素280は、底部のアレイ素子210のボンドパッド215を、フレックス回路230の上部のコンタクトパッド232と電気的に接続させることができ、また、コンタクトパッド232をフレックス回路230の外部コンタクト239と電気的に接続させることができる。相互接続要素280の形成に続いて、剥離ライナ240を除去することができる。
種々の実施形態において、図1Aから図1F並びに図2A及び図2Bに示す、開口部、スルーホール、及び対応する構成要素の断面形状は、例示的なものである。規則的であっても不規則であっても、正方形、楕円形、矩形、三角形、又は多角形を含むがこれらに限定されないいずれかの好適な断面形状を用いることができる。
種々の実施形態において、図1Aから図1F並びに図2A及び図2Bに示す各ステップにおけるデバイスは、所望のとおりに繰り返すことができ、同時に大量生産することができる。例えば、図3は、複数のアレイ素子310を含む例示的な電気デバイスアレイ300の一部を示す(図1Aから図1Fのデバイスと、図2A及び図2Bの210も参照されたい)。複数のアレイ素子310は、種々の電気デバイス又は電気デバイスのパターンを含むことができる。複数のアレイ素子310を、例えばウエハ上に密集させて、電気デバイスアレイ300を形成することができる。図1Aから図1F並びに図2A及び図2Bにおいて説明されるように、各アレイ素子310は、フレキシブル回路のコンタクトパッドのうちの1つとの個別の電気経路を有することができる。従って、フレックス回路と電気デバイスアレイとの間に配置されるスタンドオフ層は、図1Aから図1F並びに図2A及び図2Bに示す複数の相互接続されたデバイス又はパッケージされたデバイスを形成するように、複数の開口部又は相互接続要素を含むことができる。
100A、100B、100C、100D:デバイス
110:デバイスアレイ素子
115:ボンドパッド
120:スタンドオフ層
130:フレックス回路
132:コンタクトパッド
140:ライナ層
150:相互接続要素
200A、200B:デバイス
210:デバイスアレイ素子
220:スタンドオフ層
230:フレックス回路
232:コンタクトパッド
239:外部コンタクト
240:剥離ライナ層
260:スルーホール
300:電気デバイスアレイ
310:デバイスアレイ素子

Claims (5)

  1. 相互接続方法であって、
    フレキシブル回路のコンタクトパッドを、スタンドオフ層を有する電気デバイスアレイのアレイ素子と予め位置合わせするステップであって、前記スタンドオフ層は前記コンタクトパッドと前記アレイ素子との間に配置され、前記スタンドオフ層は開口部を有し、前記コンタクトパッドは前記開口部の一部を覆う、ステップと、
    前記フレキシブル回路の基板部分を除去して、前記フレキシブル回路に沿ってスルーホールを形成し、前記コンタクトパッドを露出させるステップと、
    電気的導通を確立するために、前記スタンドオフ層の前記開口部内及び前記フレキシブル回路に沿って形成された前記スルーホール内に、前記アレイ素子のボンドパッドと接し、前記フレキシブル回路の前記コンタクトパッドと接する導電材料を充填するステップと、
    を含むことを特徴とする方法。
  2. 前記スルーホールを形成する前に、前記フレキシブル回路の上に剥離ライナ層を形成するステップと、
    前記フレキシブル回路と、上にある前記剥離ライナとに沿って、前記スルーホールを形成するステップと、
    前記スタンドオフ層の前記開口部及び前記スルーホール内に、前記導電材料を充填するステップと、
    前記剥離ライナ層を除去して前記フレキシブル回路を露出させるステップと、
    をさらに含むことを特徴とする請求項1に記載の方法。
  3. 前記電気デバイスアレイの前記アレイ素子は、ジルコン酸チタン酸鉛(PZT)素子、液晶ディスプレイ、プラズマTV、又はこれらの組み合わせを含むことを特徴とする請求項1に記載の方法により相互接続された電気デバイスパッケージ。
  4. 相互接続方法であって、
    フレキシブル基板の第1の側に取り付けられた少なくとも1つのコンタクトパッドと少なくとも1つの外部コンタクトとを含むフレキシブル回路を準備するステップと、
    前記フレキシブル回路を、電気デバイスアレイの上に配置されたスタンドオフ層の上に配置するステップであって、前記フレキシブル基板の前記第1の側は前記電気デバイスアレイとは離れている、ステップと、
    前記フレキシブル基板及び前記スタンドオフ層に沿ってスルーホールを形成して、前記コンタクトパッド及び前記外部コンタクトが、前記スルーホールに対して露出され、前記電気デバイスアレイの1つのアレイ素子と位置合わせされるようにするステップと、
    前記スルーホールを充填するように導電材料を堆積させ、ボンドパッドと前記コンタクトパッドと前記外部コンタクトとを接続するステップと、
    を含むことを特徴とする方法。
  5. 前記スルーホールの形成前に前記コンタクトパッド及び前記外部コンタクトの上に剥離ライナ層を配置し、前記導電材料の堆積後に前記剥離ライナ層を除去するステップをさらに含むことを特徴とする請求項4に記載の方法。
JP2010111815A 2009-05-21 2010-05-14 密集したアレイとフレックス回路との相互接続 Expired - Fee Related JP5363417B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/470,047 2009-05-21
US12/470,047 US8156641B2 (en) 2009-05-21 2009-05-21 Interconnection method for tightly packed arrays with flex circuit

Publications (2)

Publication Number Publication Date
JP2010272862A true JP2010272862A (ja) 2010-12-02
JP5363417B2 JP5363417B2 (ja) 2013-12-11

Family

ID=42289755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010111815A Expired - Fee Related JP5363417B2 (ja) 2009-05-21 2010-05-14 密集したアレイとフレックス回路との相互接続

Country Status (6)

Country Link
US (1) US8156641B2 (ja)
EP (1) EP2257137B1 (ja)
JP (1) JP5363417B2 (ja)
KR (1) KR101586633B1 (ja)
CN (1) CN101894769B (ja)
TW (1) TWI462246B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8156641B2 (en) * 2009-05-21 2012-04-17 Xerox Corporation Interconnection method for tightly packed arrays with flex circuit
TW201306337A (zh) * 2011-04-08 2013-02-01 Sonavation Inc 用於在壓電陣列上沈積材料之系統及方法
US20130038379A1 (en) * 2011-10-28 2013-02-14 Shi-Chiung Chen Micro structure substrates for sensor panels
US20130038820A1 (en) * 2011-10-28 2013-02-14 Shi-Chiung Chen Micro structure substrates for flexible display device and methods of manufacturing the same
US8608293B2 (en) 2011-10-24 2013-12-17 Xerox Corporation Process for adding thermoset layer to piezoelectric printhead
US8998622B2 (en) 2012-08-31 2015-04-07 Apple Inc. Electrical connectors with applicators for electronic devices
CN108535928A (zh) * 2018-04-13 2018-09-14 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板和显示装置
US11081421B2 (en) * 2019-12-12 2021-08-03 Amulaire Thermal Technology, Inc. IGBT module with heat dissipation structure having ceramic layers corresponding in position and in area to chips

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0851279A (ja) * 1994-08-05 1996-02-20 Yazaki Corp 配線板の接続方法
JP2007043119A (ja) * 2005-06-30 2007-02-15 Brother Ind Ltd 配線接続構造の製造方法及び配線接続構造
JP2008183880A (ja) * 2007-01-31 2008-08-14 Brother Ind Ltd 記録装置及び記録装置の配線接続方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255126B1 (en) * 1998-12-02 2001-07-03 Formfactor, Inc. Lithographic contact elements
US6444563B1 (en) * 1999-02-22 2002-09-03 Motorlla, Inc. Method and apparatus for extending fatigue life of solder joints in a semiconductor device
US6547452B1 (en) * 2000-05-11 2003-04-15 International Business Machines Corporation Alignment systems for subassemblies of overmolded optoelectronic modules
US6998539B2 (en) * 2003-05-27 2006-02-14 Xerox Corporation Standoff/mask structure for electrical interconnect
US7645942B2 (en) * 2005-12-09 2010-01-12 Xerox Corporation Electrical interconnect with maximized electrical contact
US7575302B2 (en) * 2005-12-14 2009-08-18 Xerox Corporation Circuitry for printer
US7876087B2 (en) * 2006-09-12 2011-01-25 Innoconnex, Inc. Probe card repair using coupons with spring contacts and separate atachment points
US8259057B2 (en) * 2007-07-31 2012-09-04 Hewlett-Packard Development Company, L.P. Liquid crystal display
KR20090059504A (ko) * 2007-12-06 2009-06-11 삼성전자주식회사 반도체 장치 및 그 제조방법들
EP2141973A1 (en) 2008-07-02 2010-01-06 Nederlandse Organisatie voor toegepast-natuurwetenschappelijk Onderzoek TNO Method of providing conductive structures in a multi-foil system and multi-foil system comprising same
US8156641B2 (en) * 2009-05-21 2012-04-17 Xerox Corporation Interconnection method for tightly packed arrays with flex circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0851279A (ja) * 1994-08-05 1996-02-20 Yazaki Corp 配線板の接続方法
JP2007043119A (ja) * 2005-06-30 2007-02-15 Brother Ind Ltd 配線接続構造の製造方法及び配線接続構造
JP2008183880A (ja) * 2007-01-31 2008-08-14 Brother Ind Ltd 記録装置及び記録装置の配線接続方法

Also Published As

Publication number Publication date
TWI462246B (zh) 2014-11-21
JP5363417B2 (ja) 2013-12-11
US20100294545A1 (en) 2010-11-25
EP2257137B1 (en) 2012-07-11
CN101894769B (zh) 2014-08-20
KR20100126204A (ko) 2010-12-01
CN101894769A (zh) 2010-11-24
TW201042742A (en) 2010-12-01
US8156641B2 (en) 2012-04-17
KR101586633B1 (ko) 2016-01-19
EP2257137A1 (en) 2010-12-01

Similar Documents

Publication Publication Date Title
JP5363417B2 (ja) 密集したアレイとフレックス回路との相互接続
US6753612B2 (en) Economical high density chip carrier
US7422978B2 (en) Methods of manufacturing interposers with flexible solder pad elements
US7294929B2 (en) Solder ball pad structure
KR101168263B1 (ko) 반도체 패키지 및 그 제조 방법
EP1827067B1 (en) Method of forming a circuit substrate
JPH10270592A (ja) 半導体装置及びその製造方法
JP2010103187A (ja) プリント配線板及びその製造方法
JP2002184904A (ja) 半導体装置の製造方法及び半導体装置
JP4418177B2 (ja) 高電圧bgaパッケージ用ヒートスプレッダーの製造方法
US6320250B1 (en) Semiconductor package and process for manufacturing the same
US20110061907A1 (en) Printed circuit board and method of manufacturing the same
JP3800298B2 (ja) バンプの形成方法及び半導体装置の製造方法
KR20170124769A (ko) 전자 소자 모듈 및 그 제조 방법
JP4364181B2 (ja) 半導体装置の製造方法
JP2008047710A (ja) 半導体基板、半導体装置およびこれらの製造方法
JP3874059B2 (ja) 半導体装置の製造方法
JP2006319030A (ja) 回路基板とその製造方法、および半導体装置とその製造方法
JP2023063917A (ja) 配線基板及び機能デバイス
JP3910937B2 (ja) 半導体装置
JP4484891B2 (ja) 半導体装置及びその製造方法
WO1999049511A1 (fr) Composant a semi-conducteur, sa fabrication, plaquette de circuit et composant electronique
JP2000208664A (ja) 半導体パッケ―ジおよびその製造方法、並びに、半導体チップ実装体およびその製造方法
JP2011082318A (ja) 回路基板
JP2005086139A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130513

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130828

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130905

R150 Certificate of patent or registration of utility model

Ref document number: 5363417

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees