KR101564786B1 - 화소 회로 및 표시 장치와 전자 기기 - Google Patents

화소 회로 및 표시 장치와 전자 기기 Download PDF

Info

Publication number
KR101564786B1
KR101564786B1 KR1020090096034A KR20090096034A KR101564786B1 KR 101564786 B1 KR101564786 B1 KR 101564786B1 KR 1020090096034 A KR1020090096034 A KR 1020090096034A KR 20090096034 A KR20090096034 A KR 20090096034A KR 101564786 B1 KR101564786 B1 KR 101564786B1
Authority
KR
South Korea
Prior art keywords
potential
transistor
line
drive transistor
signal
Prior art date
Application number
KR1020090096034A
Other languages
English (en)
Other versions
KR20100051539A (ko
Inventor
타카오 타니카메
Original Assignee
가부시키가이샤 제이올레드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 제이올레드 filed Critical 가부시키가이샤 제이올레드
Publication of KR20100051539A publication Critical patent/KR20100051539A/ko
Application granted granted Critical
Publication of KR101564786B1 publication Critical patent/KR101564786B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

신호선과, 제 1 및 제 2 제어 펄스를 공급하는 제 1 및 제 2 주사선과, 고정 전원선, 및 가변 전원선이 배치된 기판에 형성된 화소 회로는: 용량 소자와; 상기 신호선과 상기 용량 소자의 일단 사이에 접속하며, 게이트가 제 1 주사선에 접속한 샘플링 트랜지스터와; 게이트가 상기 용량 소자의 타단에 접속하고, 드레인 및 소스의 한쪽이, 상기 고정 전원선에 접속한 드라이브 트랜지스터와; 게이트가 제 2 주사선에 접속하고, 상기 용량 소자의 타단과, 상기 드라이브 트랜지스터의 드레인 및 소스의 다른쪽 사이에 접속한 초기화 트랜지스터; 및 상기 가변 전원선과 상기 드라이브 트랜지스터의 드레인 및 소스의 다른쪽 사이에 접속한 발광 소자를 포함한다.

Description

화소 회로 및 표시 장치와 전자 기기{PIXEL CIRCUIT, DISPLAY DEVICE, AND ELECTRONIC APPLIANCE}
본 발명은, 발광 소자를 트랜지스터로 구동하는 화소 회로와, 이와 같은 화소 회로를 행렬형상으로 배치하여 화상을 표시하는 표시 장치, 및 이와 같은 표시 장치를 조립한 전자 기기에 관한 것이다.
발광 소자를 트랜지스터로 구동하는 화소 회로가, 예를 들면 일본 특개2007-133369호 공보에 기재되어 있다. 화소 회로는 영상 신호를 공급하는 적어도 하나의 신호선과 제어 펄스를 공급하는 적어도 하나의 주사선이 배치된 기판에 형성된다. 화소 회로는 기본적으로, 샘플링 트랜지스터와 드라이브 트랜지스터와 발광 소자로 구성되어 있다. 샘플링 트랜지스터는 주사선으로부터 공급되는 제어 펄스에 응답하여 온 하여, 신호선으로부터 공급된 영상 신호를 받아들인다. 드라이브 트랜지스터는 받아들인 영상 신호에 응하여 구동 전류를 발광 소자에 공급한다. 발광 소자는 구동 전류에 의해 영상 신호에 응한 휘도로 발광한다.
종래의 화소 회로는, 반도체 프로세스로 박막형의 트랜지스터를 기판에 형성하고 있다. 박막 트랜지스터는 임계전압에 편차가 있다. 영상 신호에 의거하여 발광 소자를 구동하는 드라이브 트랜지스터에 임계전압의 편차가 있으면, 발광 휘도에 편차가 생기기 때문에 표시 장치의 화면의 균일성을 손상시킨다.
종래의 화소 회로는, 드라이브 트랜지스터의 임계전압의 편차를 보정하는 기능(임계전압 보정 기능)을 화소 회로 내에 조립하고 있다. 그러나 화소 회로에 임계전압 보정 기능을 조립하기 위해, 추가의 트랜지스터가 필요해진다. 일본 특개2007-133369호 공보에 기재된 화소 회로는, 합계로 6개의 트랜지스터로 구성되어 있다. 화소 회로에 많은 트랜지스터를 집적 형성하면, 화소의 사이즈를 미세화할 수가 없어서, 고정밀한 표시 장치를 실현하는데 해결하여야 할 과제로 되어 있다.
상술한 종래의 기술의 과제를 감안하여, 본 발명은 적은 트랜지스터 소자 수로 임계전압 보정 기능을 실현한 화소 회로를 제공하는 것을 목적으로 한다. 본 발명의 실시 형태에 따른 화소 회로는 신호 전위와 기준 전위가 교대로 전환하는 신호선과, 제 1 제어 펄스를 공급하는 제 1 주사선과, 제 2 제어 펄스를 공급하는 제 2 주사선과, 고정 전원선과, 제 1 전위와 제 2 전위로 전환하는 가변 전원선이 배치된 기판에 형성되며, 용량 소자와, 상기 신호선과 상기 용량 소자의 일단 사이에 접속하며, 게이트가 제 1 주사선에 접속한 샘플링 트랜지스터와, 게이트가 상기 용 량 소자의 타단에 접속하고, 드레인 및 소스의 한쪽이, 상기 고정 전원선에 접속한 드라이브 트랜지스터와, 게이트가 제 2 주사선에 접속하고, 상기 용량 소자의 타단과, 상기 드라이브 트랜지스터의 드레인 및 소스의 다른쪽 사이에 접속한 초기화 트랜지스터, 및 상기 가변 전원선과 상기 드라이브 트랜지스터의 드레인 및 소스의 다른쪽 사이에 접속한 발광 소자를 포함한다.
바람직하게는, 상기 가변 전원선이 제 1 전위에 있을 때, 상기 신호 전위는 상기 샘플링 트랜지스터를 통하여 상기 용량 소자의 일단에 공급되고, 상기 초기화 트랜지스터는 온 하고, 상기 초기화 트랜지스터가 오프가 되는 한편, 상기 샘플링 트랜지스터를 통하여, 상기 용량 소자의 일단에 기준 전위를 공급하고, 상기 샘플링 트랜지스터가 오프 하는 한편, 상기 가변 전원선이 제 1 전위로부터 제 2 전위로 전환된다. 또한, 상기 가변 전원선이 제 1 전위에 있고, 또한, 상기 신호선이 신호 전위에 있을 때, 상기 샘플링 트랜지스터가 온 하고, 한편으로, 상기 초기화 트랜지스터가 온 하고, 상기 초기화 트랜지스터가 오프가 되는 한편, 상기 신호선이 신호 전위로부터 기준 전위로 전환하고, 상기 샘플링 트랜지스터가 오프 하는 한편, 상기 가변 전원선이 제 1 전위로부터 제 2 전위로 전환된다.
본 발명에 의하면, 화소 회로는 샘플링 트랜지스터와 드라이브 트랜지스터와 초기화 트랜지스터로 구성되어 있다. 트랜지스터의 소자 수가 대폭적으로 삭감되어 있고, 화소 회로의 미세화가 가능해진다. 이와 같이 화소 회로를 미세화하여도, 임계전압 보정 기능이 조립되어 있어서, 발광 소자의 휘도의 편차를 억제할 수 있다.
이하, 발명을 실시하기 위한 최선의 형태(실시 형태라고 한다)에 관해 설명한다. 또한 설명은 참고 형태, 실시 형태 및 응용 형태의 순서로 행한다.
<참고 형태>
[전체 구성]
도 1a는, 표시 장치의 참고 형태를 도시하는 전체 블록도이다. 이 참고 형태는 본 발명의 배경을 명확하게 하는 것이다. 본 발명은 이 참고 형태의 개량판에 상당한다. 도 1a에 도시하는 바와 같이, 참고 형태에 관한 표시 장치(100)는 기본적으로 화소 어레이부(102)와 구동부로 구성되어 있다. 화소 어레이부(102)는 행형상의 제 1 주사선(WSL)과 제 2 주사선(ISL)을 포함하고 있다. 또한 이들의 주사선(WSL, ISL)과 평행하게 제 3 주사선(DSL)이 형성되어 있다. 또한 주사선(WSL, ISL 및 DSL)을 행마다 구별하는 경우에는 101 내지 10m의 번호를 붙인다. m은 행 수를 나타내고 있다.
화소 어레이부(102)는 또한 열형상의 신호선(DTL)이 형성되어 있다. 신호선(DTL)을 열마다 구별하는 경우, 번호 101 내지 10n를 붙인다. n은 열 번호를 나타내고 있다. 또한 화소 어레이부(102)는, 행형상의 주사선(WSL)과 열형상의 신호선(DTL)이 교차하는 부분에, 행렬형상으로 배치된 화소(PXLC)(101)를 포함하고 있다. 이러한 구성을 갖는 화소 어레이부(102)는 기판상에 집적(集積) 형성되어 있다.
한편, 화소 어레이부(102) 주변에 마련된 구동부는 전원 스캐너(DSCN)(104), 라이트 스캐너(WSCN)(105), 초기화 스캐너(ISCN)(106), 수평 셀렉터(HSEL)(103) 등을 포함하고 있다.
라이트 스캐너(105)는 주사선(WSL)(101 내지 10m)을 순차적으로 주사하여 제어 펄스를 각 주사선(WSL)(101 내지 10m)에 공급한다. 초기화 스캐너(106)는 라이트 스캐너(105)의 선순차 주사에 동기하여, 각 제 2 주사선(ISL101 내지 ISL101m)에 제 2 제어 펄스를 순차적으로 공급한다. 전원 스캐너(104)는 선순차 주사에 동기하여, 각 제 3 주사선(DSL101 내지 DSL10m)에 순차적으로 제 3 제어 펄스를 공급한다. 라이트 스캐너(105), 초기화 스캐너(106) 및 전원 스캐너(104)는 각각 시프트 레지스터로 구성되어 있고, 서로의 동기를 취하기 위해 외부로부터 각 시프트 레지스터에 대해 스타트 펄스(ST)와 클록 신호(CK)가 공급되고 있다. 또한 제 1 제어 펄스 및/또는 제 2 제어 펄스의 파형을 정형(整形)하기 위해, 외부로부터 이네이블 신호(EN1, EN2)가 공급되고 있다.
한편 수평 셀렉터(103)는, 스캐너(104, 105, 106)측의 선순차 주사에 동기하여 각 신호선(DTL101 내지 DTL10n)에 영상 신호를 공급한다.
[화소의 회로 구성]
도 1b는, 도 1a에 도시한 표시 장치(100)의 화소 어레이부(102)에 포함되는 화소(101)의 구성을 도시하는 회로도이다. 도 1b에 도시하는 바와 같이, 화소 회로(101)는, 6개의 트랜지스터(WSTr1, WSTr2, DrTr, INITr, DSTr1, DSTr2)와, 1개의 발광 소자(EL)와, 1개의 용량 소자(화소 용량)(Cs)로 구성되어 있다. 6개의 트랜지스터는 전부 P채널형으로 되어 있다.
제 1 샘플링 트랜지스터(WSTr1)의 한 쌍의 제어단(소스 및 드레인)은 신호선(DTL)과 화소 용량(Cs)의 입력단 사이에 접속되어 있다. 제 1 샘플링 트랜지스터(WSTr1)의 제어단(게이트)은 제 1 주사선(WSL)에 접속하여 있다.
드라이브 트랜지스터(DrTr)의 제어단(게이트)은 화소 용량(Cs)의 출력단에 접속하여 있다. 드라이브 트랜지스터(DrTr)의 한쪽의 전류단(소스)은 전원 라인(VCCP)에 접속하여 있다.
제 2 샘플링 트랜지스터(WSTr2)의 한 쌍의 전류단은, 화소 용량(Cs)의 출력단과 드라이브 트랜지스터(DrTr)의 다른쪽의 전류단(드레인) 사이에 접속하여 있다. 제 2 샘플링 트랜지스터(WSTr2)의 제어단은 제 1 주사선(WSL)에 접속하여 있다. 환언하면 제 1 샘플링 트랜지스터(WSTr1)와 제 2 샘플링 트랜지스터(WSTr2)는 같은 타이밍에서 주사선(WSL)에 의해 온/오프 제어된다.
초기화 트랜지스터(INITr)는, 그 한 쌍의 전류단이 드라이브 트랜지스터(DrTr)의 드레인과 초기화 전위(Vini) 사이에 접속되어 있다. 초기화 트랜지스터(INITr)의 제어단은 제 2 주사선(ISL)에 접속하여 있다.
제 1 스위칭 트랜지스터(DSTr1)는 한쪽의 전류단이 드라이브 트랜지스터(DrTr)의 드레인에 접속하고, 다른쪽의 전류단이 발광 소자(EL)의 애노드에 접속하여 있다. 발광 소자(EL)의 캐소드는 캐소드 전위(Vcath)에 접속하여 있다. 제 1 스위칭 트랜지스터(DSTr1)의 제어단(게이트)은 제 3 주사선(DSL)에 접속하여 있다.
제 2 스위칭 트랜지스터(DSTr2)는, 한쪽의 전류단이 화소 용량(Cs)의 입력단에 접속하고, 다른쪽의 전류단이 초기화 전위(Vini)에 접속하여 있다. 제 2 스위칭 트랜지스터(DSTr2)의 게이트는 제 3 주사선(DSL)에 접속하여 있다. 따라서 제 2 스위칭 트랜지스터(DSTr2)는 제 1 스위칭 트랜지스터(DSTr1)와 함께, 제 3 주사선(DSL)으로부터 공급되는 제 3 제어 펄스에 응답하여 온/오프 동작한다.
도 2a는, 도 1b에 도시한 표시 장치(100)에 마련된 1개의 화소 회로(101)를 개략적으로 도시하는 회로도이다. 이하, 이 회로도에 따라, 화소(101)의 동작을 상세히 설명한다. 기본적으로, 도 2a에 도시한 화소 회로는, 소정의 시퀀스에 따라 1필드의 사이에 초기화 동작, 임계전압 보정 동작, 준비 동작 및 발광 동작을 행한다.
도 2b는 화소 회로(101)의 초기화 동작을 도시하는 모식도이다. 초기화 동작에서는, 스위칭 트랜지스터(DSTr1 및 DSTr2)가 오프 하는 한편, 나머지 제 1 샘플링 트랜지스터(WSTr1), 제 2 샘플링 트랜지스터(WSTr2) 및 초기화 트랜지스터(INITr)가 온 한다. 샘플링 트랜지스터(WSTr1 및 WSTr2)가 온 하면, 화소 용량(Cs)의 입력단에는, 신호선(DTL)으로부터 영상 신호가 차지된다. 한편 초기화 트랜지스터(INITr) 및 제 2 샘플링 트랜지스터(WSTr2)가 온 함으로써 드라이브 트랜지스터(DrTr)의 게이트와 드레인에 초기화 전위(Vini)가 인가된다. 이로써, 드라이브 트랜지스터(DrTr)의 게이트와 드레인이 Vini로 동전위가 되고 초기화가 행하여진다.
[임계전압 보정 동작]
도 2c는 화소 회로의 임계전압 보정 동작을 도시하고 있다. 여기서는 초기화 트랜지스터(INITr)가 오프가 된다. INITr가 오프가 되면, 드라이브 트랜지스 터(DrTr)의 드레인에 인가되어 있던 초기화 전위(Vini)의 고정이 벗겨진다. 이 때 드라이브 트랜지스터(DrTr)의 게이트 전위(Vg)는 Vini로 초기화되어 있기 때문에, 드라이브 트랜지스터(DrTr)는 온 한다. 즉, 드라이브 트랜지스터(DrTr)의 소스 전위(VCCP)와 게이트 전위(Vg)와의 차가 드라이브 트랜지스터(DrTr)의 임계전압(Vth)을 초과하도록, 초기화 전위(Vini)는 미리 설정되어 있다. 드라이브 트랜지스터(DrTr)가 온 하면, 전원 전위(VCCP)로부터 드레인 전류(Ids)가 흐르고, 화소 용량(Cs)에 차지된다. 이로써 드라이브 트랜지스터(DrTr)의 게이트 전위(Vg)가 상승하고, 드라이브 트랜지스터(DrTr)의 소스 전위와 게이트 전위(Vg) 사이의 전위차가 꼭 Vth가 된 곳에서 게이트 전위(Vg)의 상승이 정지한다. 이것이 임계전압 보정 동작이다. 이 보정 동작에 의해, 드라이브 트랜지스터(DrTr)의 임계전압(Vth)을 캔슬하기 위한 전위가 화소 용량(Cs)에 기록된다. 드라이브 트랜지스터(DrTr)의 임계전압(Vth)은 보정 동작에 의해 캔슬되기 때문에, Vth에 편차가 있어도 그 영향은 생기지 않는다.
이상의 임계전압 보정 동작을 식으로 표시하면 이하와 같이 된다. 우선 드라이브 트랜지스터(DrTr)는 P채널형이기 때문에, 포화 영역에서의 전류식(式)은 이하의 식1과 같이 된다. 여기서 Ids는 드레인과 소스 사이에 흐른 전류, Vgs는 게이트와 소스 사이의 전압, μ는 이동도, k는 사이즈 팩터이다.
Ids=kμ(|Vgs|-Vth)2 … 식1
또한 게이트 전위(Vg)는 임계전압 보정 동작에 의해 Vth까지 상승하기 때문 에, Vg는 이하의 식2과 같이 표시된다. 여기서 Vsig는 영상 신호 전위이다.
Vg=Vsig-Vth … 식2
[준비 동작]
도 2d는, 화소 회로의 준비 기간에 있어서의 등가 회로를 도시하고 있다. 이 준비 기간에서는 제 1 샘플링 트랜지스터(WSTr1) 및 제 2 샘플링 트랜지스터(WSTr2)가 함께 오프가 된다. 이 준비 기간은, 후의 동작에서 샘플링 트랜지스터(WSTr1)와 스위칭 트랜지스터(DSTr2)가 함께 온 하여 동작 파탄이 생기는 것을 막고 있다.
[발광 동작]
도 2e는, 화소의 발광 동작 상태를 도시하는 등가 회로도이다. 여기서는 제 2 스위칭 트랜지스터(DSTr2)가 온 하고, 영상 신호(Vsig)가 차지된 화소 용량(Cs)의 입력단측을 초기화 전위(Vini)까지 변화시킴으로써, 영상 신호(Vsig)를 화소 용량(Cs)의 출력단측(즉 드라이브 트랜지스터(DrTr)의 게이트측)에 용량 커플링시키고 있다. 또한 DrTr2의 온과 동시에, DrTr1도 온 하여, 드라이브 트랜지스터(DrTr)의 드레인이 발광 소자(EL)와 연결된다. 이로써 구동 전류(Ids)가 드라이브 트랜지스터(DrTr)로부터 발광 소자(EL)에 흐르고, 발광 소자(EL)가 발광한다.
이 전류를 식으로 표시하면, 우선 드라이브 트랜지스터(DrTr)의 소스 전위(Vs)는 이하의 식3으로 표시된다. 여기서 Vcc는 전원 라인(VCCP)의 전위를 나타내고 있다.
Vs=Vcc … 식3
여기서 Vg는 식2에서 표시되어 있다. 따라서, Vgs=Vg-Vs이기 때문에, 식2와 식3으로부터, Vgs=Vsig-Vth-Vcc이다. 또한 영상 신호의 샘플링 전위를 Vsig로 하고, 발광 휘도를 나타내는 데이터 전위를 Vdata로 하면, 양자의 관계는 이하의 식4와 같이 표시된다.
Vsig=Vcc-Vdata … 식4
여기서 상기한 Vgs=Vsig-Vth-Vcc에 식4을 대입하여 정리하면, 이하의 식5가 얻어진다.
|Vgs|=Vdata+Vth … 식5
이 식5를 식1에 대입하면 이하의 식6이 얻어진다.
Ids=kμ(Vdata)2 … 식6
이와 같이 하여, 데이터 전위(Vdata)의 2승에 비례한 구동 전류(Ids)를 얻을 수 있다. 식6에는 Vth의 항이 들어가고 있지 않기 때문, 발광 소자(EL)에 흐르는 구동 전류(Ids)는 드라이브 트랜지스터(DrTr)의 임계전압(Vth)의 영향을 받지 않는다.
[제어 시퀀스]
도 3a는, 제 1 주사선 내지 제 3 주사선에 공급하는 제어 펄스의 시퀀스를 도시하는 모식도이다. 이 모식도는, 제 1 주사선(WSL)에 인가하는 제어 펄스를 WS로 나타내고, 제 2 주사선(ISL)에 인가하는 제어 펄스를 INIS로 나타내고, 제 3 주사선(DSL)에 인가하는 제어 펄스를 DS로 나타내고 있다. 전술한 바와 같이 참고예 의 화소 회로는 전부 P채널형의 트랜지스터로 구성되어 있다. 따라서 제어 펄스가 하이 레벨일 때 트랜지스터는 오프 상태에 있고, 제어 펄스가 로우 레벨로 전환하면 트랜지스터는 온 한다.
전(前)의 필드에서 발광 기간(E) 및 준비 기간(D)이 끝나면, 다음의 필드에서 초기화 기간(B)에 들어간다. 이 초기화 기간(B)에서는 제어 펄스(INIS 및 WS)가 로우 레벨이 되는 한편, 제어 펄스(DS)는 하이 레벨을 유지하고 있다. 계속해서 임계전압 보정 기간(C)에 들어가면, 제어 펄스(INIS)가 로우 레벨에서 하이 레벨로 전환하고, 도 2c에 도시한 임계전압 보정 동작이 행하여진다. 이후 준비 기간(D)으로 진행하면 제어 펄스(WS)가 로우 레벨에서 하이 레벨로 전환한다. 최후로 발광 기간(E)이 되면, 제어 펄스(DS)가 하이 레벨에서 로우 레벨로 전환하고, 도 2e에 도시한 발광 동작이 행하여진다.
[타이밍 차트]
도 3b는, 제어 펄스(INIS, WS 및 DS)의 파형을 도시하는 타이밍 차트이다. 이 타이밍 차트는 시간축을 정돈하여, 신호선(DTL)에 인가되는 신호 전위(Vdata)의 변화도 나타내고 있다. 또한 드라이브 트랜지스터(DrTr)의 소스 전위(Vs) 및 게이트 전위(Vg)의 변화도 나타내고 있다. 전술한 바와 같이, 소스 전위(Vs)는 고정 전위(Vcc)에 유지되어 있다.
우선 초기화 기간(B)에서 제어 펄스(INIS)가 로우 레벨이 되여, 초기화 트랜지스터(INITr)가 온 하면, 드라이브 트랜지스터(DrTr)의 게이트 전위(Vg)가 Vini로 초기화된다.
다음에 임계전압 보정 기간(C)에 들어가면, 제어 펄스(INIS)가 하이 레벨로 되돌아오는 한편, 제어 펄스(WS)가 로우 레벨을 유지하여, 드라이브 트랜지스터(DrTr)의 소스에 신호선 전위(Vsig)가 기록되면서, 드라이브 트랜지스터(DrTr)가 온 하기 때문에, 화소 용량(Cs)에 차지되고, 임계전압 보정 동작이 행하여진다.
이 후발광 기간(E)으로 진행하면, 제어 펄스(DS)가 로우 레벨이 되고 드라이브 트랜지스터(DrTr)로부터 구동 전류가 발광 소자(EL)에 흐른다.
<실시 형태>
[회로 구성]
도 4a는, 본 발명에 관한 표시 장치 및 화소 회로의 구성을 도시하는 모식적인 회로도이다. 본 실시 형태에 관한 화소 회로는, 참고예의 화소 회로에 비하여 트랜지스터의 소자 수가 6개로부터 3개로 반감하고 있다. 그 대신, 신호선(DTL)에 공급하는 영상 신호가 신호 전위와 기준 전위로 전환한다. 또한 발광 소자(EL)의 캐소드 전위(전원 전위)가 2치(値)로 전환되는 구성으로 되어 있다.
본 발명에 관한 표시 장치는, 기본적으로 화소 어레이부와 구동부로 이루어진다. 화소 어레이부는, 열형상의 신호선(DTL)과, 행형상의 제 1 주사선(WSL)과, 행형상의 제 2 주사선(ISL)과, 고정 전원선(CPL)과, 가변 전원선(VPL)과, 각 신호선(DTL)과 각 제 1 주사선(WSL)이 교차하는 부분에 배치된 행렬형상의 화소(101)로 이루어진다.
구동부는, 라이트 스캐너(105)와 초기화 스캐너(106)와 신호 드라이버(103)와 전원 회로(114)를 갖고 있다. 라이트 스캐너(105)는, 각 제 1 주사선(WSL)에 제 1 제어 펄스(WS)를 공급한다. 초기화 스캐너(106)는, 각 제 2 주사선(ISL)에 제 2 제어 펄스(INIS)를 공급한다. 신호 드라이버(수평 셀렉터)(103)는, 각 신호선(DTL)에 신호 전위(Vdata)와 기준 전위(Vo)를 교대로 전환하여 공급한다. 전원 회로(114)는 가변 전원선(VPL)을 제 1 전위(Vss(H))와 제 2 전위(Vss(L))로 전환한다.
화소 회로(101)는, 용량 소자(화소 용량)(Cs)와 샘플링 트랜지스터(WSTr)와 드라이브 트랜지스터(DrTr)와 초기화 트랜지스터(INITr)와 발광 소자(EL)로 이루어진다.
화소 용량(Cs)은 입력단과 출력단을 갖는다. 샘플링 트랜지스터(WSTr)는, 한 쌍의 전류단이 신호선(DTL)과 화소 용량(Cs)의 입력단 사이에 접속하고, 제어단(게이트)이 제 1 주사선(WSL)에 접속하여 있다. 드라이브 트랜지스터(DrTr)는, 제어단(게이트)이 화소 용량(Cs)의 출력단에 접속하고, 한쪽의 전류단(소스)이 고정 전원선(CPL)에 접속하여 있다. 초기화 트랜지스터(INITr)는, 제어단(게이트)이 제 2 주사선(ISL)에 접속하고, 한 쌍의 전류단(소스/드레인)이 화소 용량(Cs)의 출력단과 드라이브 트랜지스터(DrTr)의 다른쪽의 전류단(드레인)에 접속하여 있다. 발광 소자(EL)는 가변 전원선(VPL)과 드라이브 트랜지스터(DrTr)의 다른쪽의 전류단(드레인) 사이에 접속하여 있다. 이 발광 소자(EL)는 애노드와 캐소드를 구비하는 2단자형이고, 예를 들면 유기 EL 디바이스로 이루어진다. 애노드는 드라이브 트랜지스터(DrTr)의 드레인에 접속하는 한편, 캐소드는 가변 전원선(VPL)에 접속하여 있다. 또한 이 가변 전원선(VPL)은 주사선(WSL)과 병행하게 배치되어 있다. 행형상의 주 사선(WSL)은 라이트 스캐너(105)에 의해 선순차 주사된다. 이에 맞추어서 행형상의 가변 전원선(VPL)은 전원 회로(114)에 의해 선순차로 전위가 Vss(H)와 Vss(L)로 전환한다.
[기록 준비 동작 및 임계전압 보정 동작]
이하 도 4a에 도시한 본 발명에 관한 표시 장치의 동작을 상세히 설명한다. 도 4b는 본 발명에 관한 표시 장치 및 화소 회로의 신호 기록 준비/임계전압 보정 동작을 도시하는 등가 회로도이다. 도시의 상태에서는, 신호선(DTL)에 신호 전위(Vdata)가 인가되어 있다. 고정 전원선에는 고정 전위(Vcc)가 인가되어 있다. 가변 전원선에는 제 1 전위(Vss(H))가 인가되어 있다. 여기서 샘플링 트랜지스터(WSTr)는 온이 된다. 따라서 화소 용량(Cs)의 입력단은 신호선(DTL)과 직결한다. 따라서 화소 용량(Cs)의 입력단에 신호 전위(Vdata)가 인가된다.
한편 초기화 트랜지스터(INITr)도 온이 되고, 드라이브 트랜지스터(DrTr)의 게이트와 드레인이 직결된다. 또한 발광 소자(EL)의 캐소드는 Vss(H)가 된다. 이 제 1 전위(Vss(H))는 발광 소자(EL)가 역(逆)바이어스 상태가 되는 레벨로 설정되어 있다. 따라서 다이오드형의 발광 소자(EL)는 오프 상태에 있다. 드라이브 트랜지스터(DrTr)에는 고정 전위(Vcc)에 있는 소스로부터 발광 소자(EL)의 애노드에 접속하여 있는 드레인을 향하여 드레인 전류(Ids)가 흐른다. 그러나 발광 소자(EL)는 역바이어스 상태에 있기 때문에 드레인 전류(Ids)는 발광 소자(EL)의 캐소드측으로는 흐르지 않는다. 이 전류는 화소 용량(Cs)의 출력단측(즉 드라이브 트랜지스터(DrTr)의 게이트측)을 향하여 흐른다. 꼭 드라이브 트랜지스터(DrTr)의 소스/게 이트 사이의 전위(Vgs)가 Vth가 된 곳에서 드라이브 트랜지스터(DrTr)는 컷오프한다. 이 동작에 의해, 드라이브 트랜지스터(DrTr)의 게이트(화소 용량(Cs)의 출력단)의 전위(Vg)는 Vcc-Vth가 된다.
[신호 전위의 기록 동작]
도 4c는 화소 회로의 신호 기록 동작을 도시하는 등가 회로도이다. 도 4b에 도시한 임계전압 보정 동작으로부터 신호 기록 동작으로 이행하면, 초기화 트랜지스터(INITr)가 오프 하여, 드라이브 트랜지스터(DrTr)의 게이트와 드레인이 분리된다. 이 상태에서 신호선(DTL)이 신호 전위(Vdata)로부터 기준 전위(Vo)로 전환된다. 화소 용량(Cs)의 입력단이 Vdata로부터 Vo가 된다. 이 전위 변화에 의해 화소 용량(Cs)의 입력단으로부터 출력단으로 커플링이 들어가, 드라이브 트랜지스터(DrTr)의 게이트에 데이터가 기록된다. 즉 드라이브 트랜지스터(DrTr)의 게이트 전위(Vg)는 Vcc-Vth-Vdata+Vo가 된다.
[발광 동작]
도 4d는 화소 회로의 발광 동작을 도시하는 등가 회로도이다. 도 4c에 도시한 신호 기록 동작으로부터 발광 동작으로 이행하면, 샘플링 트랜지스터(WSTr)가 오프 하고, 화소 용량(Cs)의 입력단은 신호선(DTL)으로부터 분리된다. 이로써 드라이브 트랜지스터(DrTr)의 게이트 전위(Vg)는, 신호선(DTL)측의 전위 전환의 영향을 받는 일 없이 Vcc-Vth-Vdata+Vo를 유지한다. 이 게이트 전위(Vg)중 앞 2항(Vcc-Vth)항은 임계전압 캔슬항이고, 뒤의 2항(-Vdata+Vo)이 발광 휘도를 규정하는 데이터이다. 이 상태에서 발광 소자(EL)의 캐소드측의 전위가 제 1 전위(Vss(H))로부터 제 2 전위(Vss(L))로 하방 변화한다. 이로써 발광 소자(EL)는 역바이어스 상태가 해소되고 순(順)바이어스 상태가 된다. 따라서 발광 소자(EL)에는 드라이브 트랜지스터(DrTr)로부터 구동 전류(Ids)가 흘러 들어가고, 소정의 휘도로 발광한다. 구동 전류(Ids)는 드라이브 트랜지스터(DrTr)의 게이트 전압(Vgs)에 의해 정하여진다. Vgs=Vcc-(Vcc-Vth-Vdata+Vo)=Vth+Vdata-Vo이다. Vdata-Vo가 네트 신호(net signal) 성분이 된다. 즉 신호 전위(Vdata)와 기준 전위(Vo)의 차분이 네트 신호 성분이다.
[소등 동작]
도 4d에 도시한 발광 기간으로부터 비발광 기간으로 이행하면, 도 4e에 도시한 소등 동작이 행하여진다. 1필드 또는 1프레임에 차지하는 발광 시간의 비율이 듀티이다. 듀티를 바꿈에 의해 화면 휘도를 조정할 수 있다. 소등 동작에서는, 발광 소자(EL)의 캐소드 전위가 제 2 전위(Vss(L))로부터 제 1 전위(Vss(H))로 상방 변화한다. 이로써 발광 소자(EL)는 재차 역바이어스 상태가 되고, 구동 전류(Ids)가 흐르지 않게 된다. 따라서 발광 소자(EL)는 점등 상태로부터 소등 상태로 전환한다. 한편 드라이브 트랜지스터(DrTr)의 게이트 전위(Vg)는 계속해서 Vcc-Vth-Vdata+Vo로 유지되어 있다. 드라이브 트랜지스터(DrTr)의 게이트 전압(Vgs)은 Vth를 초과하고 있기 때문에, 소등 상태하에서도 드라이브 트랜지스터(DrTr)는 온 상태를 유지하고 있다. 이후 다음의 필드 또는 프레임으로 이전하여 도 4b에 도시한 임계전압 보정 동작이 재차 행하여진다.
[타이밍 차트]
도 4f는, 도 4a에 도시한 본 발명에 관한 표시 장치 및 화소 회로의 동작 설 명에 제공하는 타이밍 차트이다. 시간축을 정돈하여 제어 펄스(INIS), 제어 펄스(WS)의 파형 변화를 나타내고 있다. 이에 맞추어서 가변 전원선의 전위 변화(Vss(H)/Vss(L))도 나타내고 있다. 또한 신호선(DTL)의 전위 변화도 나타내고 있다. 신호선(DTL)은 1수평 주기 내에서 Vdata와 Vo가 전환된다. 또한 드라이브 트랜지스터(DrTr)의 소스 전위(Vs) 및 게이트 전위(Vg)의 변화도 나타내고 있다. 전술한 바와 같이 소스 전위(Vs)는 항상 고정 전위(Vcc)에 유지되어 있다. 한편 Vg는 임계전압 보정 기간(B), 신호 기록 기간(C), 발광 기간(D) 및 비발광 기간(E)의 각 기간에서 도시하는 바와 같이 변화한다.
임계전압 보정 기간(B)에서는, 신호선(DTL)이 신호 전위(Vdata(n))에 들어가고, 또한 가변 전원선이 제 1 전위(Vss(H))에 있다. 이 때 샘플링 트랜지스터(WSTr)가 제 1 제어 펄스(WS)에 응답하여 온 하고, 용량 소자(Cs)의 입력단측에 신호 전위(Vdata)를 기록한다. 동시에 초기화 트랜지스터(INITr)가 제 2 제어 펄스(INIS)에 응답하여 온 하고, 용량 소자(Cs)의 출력단측에 드라이브 트랜지스터(DrTr)의 임계전압(Vth)을 캔슬하는 전위를 기록한다.
계속해서 신호 기록 기간(C)으로 진행하면, 초기화 트랜지스터(INITr)가 오프가 되는 한편, 샘플링 트랜지스터(WSTr)가 온을 유지한 상태에서, 신호선(DTL)이 신호 전위(Vdata(n))로부터 기준 전위(Vo)로 전환된다. 이로써 용량 커플링이 생겨서, 신호 전위(Vdata(n))를 화소 용량(Cs)의 입력단측으로부터 출력단측으로 기록한다.
계속해서 발광 기간(D)이 되면, 샘플링 트랜지스터(WSTr)가 오프 하고 또한 가변 전원선이 제 1 전위(Vss(H))로부터 제 2 전위(Vss(L))로 전환되어, 발광 소자(EL)가 발광한다.
이 후 비발광 기간(E)으로 진행하면, 가변 전원선이 제 2 전위(Vss(L))로부터 제 1 전위(Vss(H))로 전환된다. 이로써 발광 소자(EL)가 발광 상태로부터 비발광 상태로 변화한다.
<응용 형태>
본 발명에 관한 표시 장치는, 도 5에 도시하는 바와 같은 박막 디바이스 구성을 갖는다. 도 5는 TFT 부분이 Bottom 게이트 구조(게이트 전극이 채널 PS층에 대해 아래에 있다)이다. 이 밖에 TFT 부분에 관해서는 Sandwich 게이트 구조(채널 PS층을 상하의 게이트 전극으로 끼운다), Top 게이트 구조(게이트 전극이 채널 PS층에 대해 위에 있다)와 같은 베리에이션이 있다. 본 도면은, 절연성의 기판에 형성된 화소의 모식적인 단면 구조를 도시하고 있다. 도시하는 바와 같이 , 화소는, 복수의 박막 트랜지스터를 포함한 트랜지스터부(도면에서는 1개의 TFT를 예시), 화소 용량 등의 용량부 및 유기 EL 소자 등의 발광부를 포함한다. 기판의 위에 TFT 프로세스로 트랜지스터부나 용량부가 형성되고, 그 위에 유기 EL 소자 등의 발광부가 적층되어 있다. 그 위에 접착제를 통하여 투명한 대향 기판을 부착하여 플랫 패널로 하고 있다.
본 발명에 관한 표시 장치는, 도 6에 도시하는 바와 같이 플랫형의 모듈 형상의 것을 포함한다. 예를 들면 절연성의 기판상에, 유기 EL 소자, 박막 트랜지스터, 박막 용량 등으로 이루어지는 화소을 매트릭스형상으로 집적 형성한 화소 어레 이부를 마련한다, 이 화소 어레이부(화소 매트릭스부)를 둘러싸도록 접착제를 배치하고, 유리 등의 대향 기판을 부착하여 표시 모듈로 한다. 이 투명한 대향 기판에는 필요에 응하여, 컬러 필터, 보호막, 차광막 등을 마련하여도 좋다. 표시 모듈에는, 외부로부터 화소 어레이부에의 신호 등을 입출력하기 위한 커넥터로서 예를 들면 FPC(플렉시블 프린트 서킷)를 마련하여도 좋다.
이상 설명한 본 발명에 있어서의 표시 장치는, 플랫 패널 형상을 가지며, 다양한 전자 기기, 예를 들면, 디지털 카메라, 노트형 퍼스널 컴퓨터, 휴대 전화, 비디오 카메라 등에 적용 가능하다. 전자 기기에 입력된, 또는, 전자 기기 내에서 생성한 구동 신호를 화상 또는 영상으로서 표시하는 모든 분야의 전자 기기의 디스플레이에 적용하는 것이 가능하다. 이하 이와 같은 표시 장치가 적용된 전자 기기의 예를 나타낸다. 전자 기기는 기본적으로 정보를 처리하는 본체와, 본체에 입력하는 정보 또는 본체로부터 출력된 정보를 표시하는 표시기를 포함한다.
도 7은 본 발명이 적용된 텔레비전이고, 프런트 패널(12), 필터 유리(13) 등으로 구성되는 영상 표시 화면(11)을 포함하고, 본 발명의 표시 장치를 그 영상 표시 화면(11)에 이용함에 의해 제작된다.
도 8a 및 도 8b는 본 발명이 적용된 디지털 카메라를 나타내는 도면으로서, 도 8a는 정면도이고 도 8b는 배면도이다. 이 디지털 카메라는, 촬상 렌즈, 플래시용의 발광부(15), 표시부(16), 컨트롤 스위치, 메뉴 스위치, 셔터(19) 등을 포함하고, 본 발명의 표시 장치를 그 표시부(16)에 이용함에 의해 제작된다.
도 9는 본 발명이 적용된 노트형 퍼스널 컴퓨터이고, 본체(20)에는 문자 등 을 입력할 때 조작되는 키보드(21)를 포함하고, 본체 커버에는 화상을 표시하는 표시부(22)를 포함하고, 본 발명의 표시 장치를 그 표시부(22)에 이용함에 의해 제작된다.
도 10a 및 도 10b는 본 발명이 적용된 휴대 단말 장치를 나타내는 도면으로서, 도 10a는 열린 상태를 나타내고, 도 10b는 닫은 상태를 나타내고 있다. 이 휴대 단말 장치는, 상측 몸체(23), 하측 몸체(24), 연결부(여기서는 힌지부)(25), 디스플레이(26), 서브 디스플레이(27), 픽처 라이트(28), 카메라(29) 등을 포함한다. 본 발명의 표시 장치를 그 디스플레이(26)나 서브 디스플레이(27)에 이용함에 의해 제작된다.
도 11은 본 발명이 적용된 비디오 카메라이고, 본체부(30), 전방을 향한 측면에 피사체 촬영용의 렌즈(34), 촬영시의 스타트/스톱 스위치(35), 모니터(36) 등을 포함하고, 본 발명의 표시 장치를 그 모니터(36)에 이용함에 의해 제작된다.
본 발명은 2008년 11월 7일자로 일본특허청에 특허출원된 일본특허원 제2008-286782호를 우선권으로 주장한다.
당업자라면, 첨부된 특허청구범위 또는 그 등가의 범위 내에서, 설계상의 필요 또는 다른 요인에 따라, 여러가지 수정, 조합, 부분 조합 및 변경을 가할 수 있을 것이다.
도 1a는 참고 형태에 관한 표시 장치의 전체 구성을 도시하는 블록도.
도 1b는 참고 형태의 화소 구성을 도시하는 회로도.
도 2a는 참고 형태의 화소 회로도.
도 2b는 참고 형태에 관한 화소의 등가 회로도.
도 2c는 참고 형태에 관한 화소의 등가 회로도.
도 2d는 마찬가지로 등가 회로도.
도 2e는 마찬가지로 등가 회로도.
도 3a는 참고 형태의 동작 시퀀스를 도시하는 모식도.
도 3b는 참고 형태의 동작 설명에 제공하는 타이밍 차트.
도 4a는 실시 형태에 관한 표시 장치 및 화소를 도시하는 회로도.
도 4b는 실시 형태의 동작 설명에 제공하는 등가 회로도.
도 4c는 마찬가지로 등가 회로도.
도 4d는 마찬가지로 등가 회로도.
도 4e는 마찬가지로 등가 회로도.
도 4f는 실시 형태의 동작 설명에 제공하는 타이밍 차트.
도 5는 본 발명의 응용 형태에 관한 표시 장치의 디바이스 구성을 도시하는 단면도.
도 6은 본 발명의 응용 형태에 관한 표시 장치의 모듈 구성을 도시하는 평면도.
도 7은 본 발명의 응용 형태에 관한 표시 장치를 구비하는 텔레비전 세트를 도시하는 사시도.
도 8a 및 도 8b는 본 발명의 응용 형태에 관한 표시 장치를 구비하는 디지털 스틸 카메라를 도시하는 사시도.
도 9는 본 발명의 응용 형태에 관한 표시 장치를 구비하는 노트형 퍼스널 컴퓨터를 도시하는 사시도.
도 10a 및 도 10b는 본 발명의 응용 형태에 관한 표시 장치를 구비하는 휴대 단말 장치를 도시하는 모식도.
도 11은 본 발명의 응용 형태에 관한 표시 장치를 구비하는 비디오 카메라를 도시하는 사시도.
(도면의 주요 부분에 대한 부호의 설명)
100 : 표시 장치 101 : 화소
102 : 화소 어레이부 103 : 신호 드라이버(수평 셀렉터)
105 : 라이트 스캐너 106 : 초기화 스캐너
114 : 전원 회로 WSTr : 샘플링 트랜지스터
DrTr : 드라이브 트랜지스터 Cs : 화소 용량
EL : 발광 소자

Claims (8)

  1. 삭제
  2. 신호 전위와 기준 전위가 교대로 전환하는 신호선과, 제 1 제어 펄스를 공급하는 제 1 주사선과, 제 2 제어 펄스를 공급하는 제 2 주사선과, 고정 전원선과, 제 1 전위와 제 2 전위로 전환하는 가변 전원선이 배치된 기판에 형성되며,
    용량 소자와;
    상기 신호선과 상기 용량 소자의 일단 사이에 접속하며, 게이트가 제 1 주사선에 접속한 샘플링 트랜지스터와;
    게이트가 상기 용량 소자의 타단에 접속하고, 드레인 및 소스의 한쪽이, 상기 고정 전원선에 접속한 드라이브 트랜지스터와;
    게이트가 제 2 주사선에 접속하고, 상기 용량 소자의 타단과, 상기 드라이브 트랜지스터의 드레인 및 소스의 다른쪽 사이에 접속한 초기화 트랜지스터; 및
    상기 가변 전원선과 상기 드라이브 트랜지스터의 드레인 및 소스의 다른쪽 사이에 접속한 발광 소자를 포함하고,
    상기 가변 전원선이 제 1 전위에 있을 때, 상기 신호 전위는 상기 샘플링 트랜지스터를 통하여 상기 용량 소자의 일단에 공급되고, 상기 초기화 트랜지스터는 온 하고,
    상기 초기화 트랜지스터가 오프가 되는 한편, 상기 샘플링 트랜지스터를 통하여, 상기 용량 소자의 일단에 기준 전위를 공급하고,
    상기 샘플링 트랜지스터가 오프 하는 한편, 상기 가변 전원선이 제 1 전위로부터 제 2 전위로 전환되는 것을 특징으로 하는 화소 회로.
  3. 신호 전위와 기준 전위가 교대로 전환하는 신호선과, 제 1 제어 펄스를 공급하는 제 1 주사선과, 제 2 제어 펄스를 공급하는 제 2 주사선과, 고정 전원선과, 제 1 전위와 제 2 전위로 전환하는 가변 전원선이 배치된 기판에 형성되며,
    용량 소자와;
    상기 신호선과 상기 용량 소자의 일단 사이에 접속하며, 게이트가 제 1 주사선에 접속한 샘플링 트랜지스터와;
    게이트가 상기 용량 소자의 타단에 접속하고, 드레인 및 소스의 한쪽이, 상기 고정 전원선에 접속한 드라이브 트랜지스터와;
    게이트가 제 2 주사선에 접속하고, 상기 용량 소자의 타단과, 상기 드라이브 트랜지스터의 드레인 및 소스의 다른쪽 사이에 접속한 초기화 트랜지스터; 및
    상기 가변 전원선과 상기 드라이브 트랜지스터의 드레인 및 소스의 다른쪽 사이에 접속한 발광 소자를 포함하고,
    상기 가변 전원선이 제 1 전위에 있고, 또한, 상기 신호선이 신호 전위에 있을 때, 상기 샘플링 트랜지스터가 온 하고, 한편으로, 상기 초기화 트랜지스터가 온 하고,
    상기 초기화 트랜지스터가 오프가 되는 한편, 상기 신호선이 신호 전위로부터 기준 전위로 전환하고,
    상기 샘플링 트랜지스터가 오프 하는 한편, 상기 가변 전원선이 제 1 전위로부터 제 2 전위로 전환되는 것을 특징으로 하는 화소 회로.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
KR1020090096034A 2008-11-07 2009-10-09 화소 회로 및 표시 장치와 전자 기기 KR101564786B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-286782 2008-11-07
JP2008286782A JP2010113230A (ja) 2008-11-07 2008-11-07 画素回路及び表示装置と電子機器

Publications (2)

Publication Number Publication Date
KR20100051539A KR20100051539A (ko) 2010-05-17
KR101564786B1 true KR101564786B1 (ko) 2015-10-30

Family

ID=42164740

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090096034A KR101564786B1 (ko) 2008-11-07 2009-10-09 화소 회로 및 표시 장치와 전자 기기

Country Status (5)

Country Link
US (2) US8325169B2 (ko)
JP (1) JP2010113230A (ko)
KR (1) KR101564786B1 (ko)
CN (1) CN101739955B (ko)
TW (1) TWI428886B (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011145481A (ja) * 2010-01-14 2011-07-28 Sony Corp 表示装置、表示駆動方法
TWI421837B (zh) * 2010-06-22 2014-01-01 Univ Nat Cheng Kung 驅動電路及具有該驅動電路之畫素電路
JP5596494B2 (ja) * 2010-10-29 2014-09-24 株式会社ジャパンディスプレイ 画像表示装置および画像表示装置の駆動方法
JP5686043B2 (ja) * 2011-06-02 2015-03-18 セイコーエプソン株式会社 電気光学装置および電子機器
US10260754B2 (en) 2011-07-12 2019-04-16 Viking Range, Llc Advanced electronic control display
JP5890656B2 (ja) 2011-11-09 2016-03-22 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 電気光学装置の駆動方法および電気光学装置
KR101362002B1 (ko) * 2011-12-12 2014-02-11 엘지디스플레이 주식회사 유기발광 표시장치
KR102033611B1 (ko) 2013-02-25 2019-10-18 삼성디스플레이 주식회사 화소, 이를 포함하는 표시장치 및 그 구동 방법
US9276031B2 (en) 2013-03-04 2016-03-01 Apple Inc. Photodiode with different electric potential regions for image sensors
US9741754B2 (en) 2013-03-06 2017-08-22 Apple Inc. Charge transfer circuit with storage nodes in image sensors
US9473706B2 (en) * 2013-12-09 2016-10-18 Apple Inc. Image sensor flicker detection
US10285626B1 (en) 2014-02-14 2019-05-14 Apple Inc. Activity identification using an optical heart rate monitor
US9686485B2 (en) 2014-05-30 2017-06-20 Apple Inc. Pixel binning in an image sensor
CN104167170B (zh) 2014-07-10 2016-08-31 京东方科技集团股份有限公司 像素电路及其驱动方法和显示装置
CN105679239B (zh) * 2016-03-10 2018-06-22 北京大学深圳研究生院 一种集成栅极驱动电路、amoled像素电路及面板
CN111682039B (zh) 2016-09-23 2021-08-03 苹果公司 堆叠式背面照明spad阵列
CN106531075B (zh) * 2017-01-10 2019-01-22 上海天马有机发光显示技术有限公司 有机发光像素驱动电路、驱动方法以及有机发光显示面板
US10656251B1 (en) 2017-01-25 2020-05-19 Apple Inc. Signal acquisition in a SPAD detector
CN110235024B (zh) 2017-01-25 2022-10-28 苹果公司 具有调制灵敏度的spad检测器
US10962628B1 (en) 2017-01-26 2021-03-30 Apple Inc. Spatial temporal weighting in a SPAD detector
US10622538B2 (en) 2017-07-18 2020-04-14 Apple Inc. Techniques for providing a haptic output and sensing a haptic input using a piezoelectric body
US10440301B2 (en) 2017-09-08 2019-10-08 Apple Inc. Image capture device, pixel, and method providing improved phase detection auto-focus performance
CN108648696B (zh) * 2018-03-22 2020-02-18 京东方科技集团股份有限公司 像素电路、阵列基板、显示装置和像素驱动方法
US11019294B2 (en) 2018-07-18 2021-05-25 Apple Inc. Seamless readout mode transitions in image sensors
US10848693B2 (en) 2018-07-18 2020-11-24 Apple Inc. Image flare detection using asymmetric pixels
WO2021075028A1 (ja) * 2019-10-17 2021-04-22 シャープ株式会社 表示装置
CN110767165B (zh) * 2019-11-20 2021-02-02 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
US11563910B2 (en) 2020-08-04 2023-01-24 Apple Inc. Image capture devices having phase detection auto-focus pixels
JP2024069729A (ja) * 2021-03-15 2024-05-22 ソニーセミコンダクタソリューションズ株式会社 表示装置及び電子機器
US11546532B1 (en) 2021-03-16 2023-01-03 Apple Inc. Dynamic correlated double sampling for noise rejection in image sensors
TWI790930B (zh) * 2022-02-22 2023-01-21 友達光電股份有限公司 畫素電路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005099773A (ja) * 2003-08-29 2005-04-14 Seiko Epson Corp 電子回路の駆動方法、電子回路、電子装置、電気光学装置、電子機器および電子装置の駆動方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003001496A1 (en) * 2001-06-22 2003-01-03 Ibm Corporation Oled current drive pixel circuit
US7071932B2 (en) * 2001-11-20 2006-07-04 Toppoly Optoelectronics Corporation Data voltage current drive amoled pixel circuit
JP2004151194A (ja) * 2002-10-29 2004-05-27 Tohoku Pioneer Corp アクティブ型発光表示パネルの駆動装置
JP2004157467A (ja) * 2002-11-08 2004-06-03 Tohoku Pioneer Corp アクティブ型発光表示パネルの駆動方法および駆動装置
WO2004066249A1 (en) * 2003-01-24 2004-08-05 Koninklijke Philips Electronics N.V. Active matrix display devices
JP2005099715A (ja) * 2003-08-29 2005-04-14 Seiko Epson Corp 電子回路の駆動方法、電子回路、電子装置、電気光学装置、電子機器および電子装置の駆動方法
KR20050041665A (ko) * 2003-10-31 2005-05-04 삼성에스디아이 주식회사 화상 표시 장치 및 그 구동 방법
JP4297438B2 (ja) * 2003-11-24 2009-07-15 三星モバイルディスプレイ株式會社 発光表示装置，表示パネル，及び発光表示装置の駆動方法
KR100805542B1 (ko) * 2004-12-24 2008-02-20 삼성에스디아이 주식회사 발광 표시장치 및 그의 구동방법
KR100637203B1 (ko) * 2005-01-07 2006-10-23 삼성에스디아이 주식회사 유기 전계발광 표시장치 및 그 동작방법
JP5007491B2 (ja) * 2005-04-14 2012-08-22 セイコーエプソン株式会社 電気光学装置、及び電子機器
KR100732828B1 (ko) 2005-11-09 2007-06-27 삼성에스디아이 주식회사 화소 및 이를 이용한 발광 표시장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005099773A (ja) * 2003-08-29 2005-04-14 Seiko Epson Corp 電子回路の駆動方法、電子回路、電子装置、電気光学装置、電子機器および電子装置の駆動方法

Also Published As

Publication number Publication date
JP2010113230A (ja) 2010-05-20
CN101739955B (zh) 2013-01-02
US20130009936A1 (en) 2013-01-10
TWI428886B (zh) 2014-03-01
KR20100051539A (ko) 2010-05-17
US20100117938A1 (en) 2010-05-13
US8325169B2 (en) 2012-12-04
CN101739955A (zh) 2010-06-16
TW201023142A (en) 2010-06-16
US8558768B2 (en) 2013-10-15

Similar Documents

Publication Publication Date Title
KR101564786B1 (ko) 화소 회로 및 표시 장치와 전자 기기
US7847762B2 (en) Display device and electronic equipment
US8072399B2 (en) Display device, method of driving same, and electonic device
KR101504779B1 (ko) 표시 장치 및 전자 기기
KR101414127B1 (ko) 표시장치 및 그 구동방법과 전자기기
KR101567734B1 (ko) 표시 장치 및 전자 기기
KR101562068B1 (ko) 표시 장치, 표시 장치의 구동 방법 및 전자 기기
TWI416469B (zh) 顯示裝置及電子設備
US8400442B2 (en) Display, method for driving display, electronic apparatus
US8294702B2 (en) Display device, method for driving same, and electronic apparatus
JP2008287139A (ja) 表示装置及びその駆動方法と電子機器
KR20100069591A (ko) 표시 장치, 표시 장치를 구동하는 방법, 및 전자 기기
JP2008287196A (ja) 表示装置及びその駆動方法と電子機器
JP4985303B2 (ja) 表示装置及びその駆動方法と電子機器
JP2009099777A (ja) 表示装置と電子機器
JP2008287140A (ja) 表示装置及び電子機器
JP5617962B2 (ja) 表示装置及び電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181023

Year of fee payment: 4