KR101542627B1 - 전압 선택 회로, 전기 영동 표시 장치 및 전자 기기 - Google Patents

Abstract

회로 면적을 삭감할 수 있고, 또한 소비 전력이나 리크 전류를 억제할 수 있는 전압 선택 회로를 제공한다. 전압 선택 회로(64a)는, 제1 스위칭 회로 SC1과 제2 스위칭 회로 SC2와 제3 스위칭 회로 SC3을 구비한다. 제1 스위칭 회로 SC1은 고내압의 P-MOS 트랜지스터 PM1과 레벨 시프터 LS1을 갖고, 제2 스위칭 회로 SC2는 저내압의 P-MOS 트랜지스터 PM2와 레벨 시프터 LS2와 다이오드 D1을 갖고, 제3 스위칭 회로 SC3은 저내압의 P-MOS 트랜지스터 PM3과 다이오드 D2를 갖는다.

전압 선택 회로, 전기 영동 표시 장치, 표시부, 전기 영동 소자, 화소 전극, 공통 전극

Description

전압 선택 회로, 전기 영동 표시 장치 및 전자 기기{VOLTAGE SELECTION CIRCUIT, ELECTROPHORETIC DISPLAY APPARATUS, AND ELECTRONIC DEVICE}

본 발명은, 전압 선택 회로, 전기 영동 표시 장치 및 전자 기기에 관한 것이다.

액티브 매트릭스형의 전기 영동 표시 장치로서, 화소 내에 스위칭용 트랜지스터와 메모리 회로(SRAM;Static Random Access Memory)를 구비한 것이 알려져 있다(특허 문헌 1 참조). 특허 문헌 1에 기재된 표시 장치는, 스위칭용 트랜지스터나 화소 전극이 형성된 기판 상에, 대전 입자를 내장한 마이크로 캡슐이 접착된 구성을 구비하고, 마이크로 캡슐을 협지하는 화소 전극과 공통 전극 사이에 발생시킨 전계에 의해 대전 입자를 제어함으로써 화상을 표시하는 구성이었다.

[특허 문헌 1] 일본 특허 공개 제2003-84314호 공보

[특허 문헌 2] 일본 특허 출원 제2007-295996호 공보

그런데, 본원 출원인은, 특허 문헌 1에 기재된 전기 영동 표시 장치를 더 개 량한 전기 영동 소자를 제안하였다(특허 문헌 2 참조). 이러한 전기 영동 표시 장치에서는, 래치 회로에의 화상 신호의 기입 동작과, 전기 영동 소자에 전압 인가하여 화상을 표시시키는 동작을 독립적으로 제어 가능하게 되어 있었다. 예를 들면, 화상 신호의 기입 시에는 래치 회로의 전원 전압을 예를 들면 5V로 하여 구동 회로의 부하나 소비 전력을 억제할 수 있도록 하고, 화상을 표시시킬 때에는 래치 회로의 전원 전압을 예를 들면 15V로 하여 고콘트라스트의 표시를 얻을 수 있도록 하고 있었다. 또한 이와 같은 동작은, 특허 문헌 1에 기재된 전기 영동 표시 장치에도 적용 가능한 것이었다.

그런데, 상기한 바와 같이 화상 신호의 기입 시와 화상 표시 동작 시에서 래치 회로의 전원 전압을 서로 다르게 하는 경우, 래치 회로에 전원 전압을 공급하는 전원계에, 도 18에 도시한 바와 같은 전압 선택 회로를 구비할 필요가 있었다.

도 18의 (a)에 도시한 전압 선택 회로(641) 및 도 18의 (b)에 도시한 전압 선택 회로(642)는, 모두 구동용 하이 레벨 전위 VH(예를 들면 15V)와 화소 기입용 하이 레벨 전위 VL(예를 들면 5V)과 전지 전위 VB(예를 들면 2V)로부터 선택한 전위를 출력 단자 Nout로부터 출력하는 회로이다.

도 18의 (a)에 도시한 전압 선택 회로(641)는, P-MOS 트랜지스터 PM1과 레벨 시프터 LS1을 갖는 제1 스위칭 회로 SC11과, P-MOS 트랜지스터 PM21과 레벨 시프터 LS21을 갖는 제2 스위칭 회로 SC12와, P-MOS 트랜지스터 PM31과 레벨 시프터 LS31을 갖는 제3 스위칭 회로 SC13을 구비하고 있다.

전압 선택 회로(641)에서는, P-MOS 트랜지스터 PM1에는 물론 고내압 트랜지 스터가 이용되고 있었다. 그 외에, P-MOS 트랜지스터 PM1, PM21, PM31의 각 드레인 단자가 공통의 출력 배선 DL(출력 단자 Nout)에 접속되어 있었기 때문에, 제1 스위칭 회로 SC11로부터 출력되는 구동용 하이 레벨 전위 VH를 차단할 수 있도록, P-MOS 트랜지스터 PM21, PM31에도 고내압 트랜지스터가 이용되고 있었다.

또한, P-MOS 트랜지스터 PM21의 게이트 단자에 접속된 레벨 시프터 LS21과 P-MOS 트랜지스터 PM31의 게이트 단자에 접속된 레벨 시프터 LS31도, P-MOS 트랜지스터 PM21, PM31의 각각의 게이트 단자에 구동용 하이 레벨 전위 VH를 공급할 필요가 있기 때문에, 고내압 트랜지스터를 이용하여 구성할 필요가 있었다.

한편, 도 18의 (b)에 도시한 전압 선택 회로(642)에서는, 제1 스위칭 회로 SC11은 전압 선택 회로(641)와 공통이다. 그 한편, 제2 스위칭 회로 SC22는 N-MOS 트랜지스터 NM1과 레벨 시프터 LS21을 갖고, 제3 스위칭 회로 SC23은 N-MOS 트랜지스터 NM2와 레벨 시프터 LS32를 갖는 구성이다.

제2 및 제3 스위칭 회로 SC22, SC23에 N-MOS 트랜지스터를 구비한 전압 선택 회로(642)에서도, 제1 스위칭 회로 SC11로부터 출력되는 구동용 하이 레벨 전위 VH를 차단하기 위해, N-MOS 트랜지스터 NM1 및 N-MOS 트랜지스터 NM2를 고내압 트랜지스터로 할 필요가 있다.

단, 제3 스위칭 회로 SC23의 레벨 시프터 LS32에 대해서는, N-MOS 트랜지스터 NM2의 게이트-소스간 전압(Vgs)을, 임계값 전압보다 높은 소정 전압으로 할 수 있으면 되므로, 예를 들면 전지 전위 VB를 화소 기입용 하이 레벨 전위 VL로 승압 하는 것이어도 된다. 따라서, 레벨 시프터 LS32에는 5∼6V 정도의 저내압 트랜지 스터를 이용할 수 있어, 도 18의 (a)에 도시한 전압 선택 회로(641)와 비교하면 약간이지만 회로 면적을 작게 할 수 있다.

이와 같이, 스위칭 소자에 P-MOS 트랜지스터, N-MOS 트랜지스터 중 어느 것을 이용한 경우에도, 복수의 고내압 트랜지스터가 필요하여, 회로 면적이 커진다고 하는 문제가 있었다. 또한, 고내압 트랜지스터는 리크 전류도 커지기 때문에 소비 전력의 점에서 불리하고, 또한 사이즈가 큰 고내압 트랜지스터가 회로 레이아웃의 제한으로 되는 경우도 있었다.

본 발명은, 상기 종래 기술의 문제점을 감안하여 이루어진 것으로서, 회로 면적을 삭감할 수 있음과 함께, 리크 전류를 억제할 수 있는 전압 선택 회로와 이것을 구비한 전기 영동 표시 장치를 제공하는 것을 목적의 하나로 한다.

본 발명의 전압 선택 회로는, 상기 과제를 해결하기 위해, 복수의 입력 전위로부터 선택한 전위를 출력하는 전압 선택 회로로서, 최고 전위인 제1 하이 레벨 전위와, 제2 하이 레벨 전위와, 최저 전위인 제3 하이 레벨 전위를 출력 단자로부터 선택적으로 출력 가능하며, 상기 출력 단자에 상기 제1 하이 레벨 전위를 공급하는 제1 스위칭 회로가, 고내압 트랜지스터와 상기 고내압 트랜지스터의 게이트 단자에 접속된 레벨 시프터를 갖고, 상기 출력 단자에 상기 제2 하이 레벨 전위를 공급하는 제2 스위칭 회로가, 제1 저내압 트랜지스터와 상기 제1 저내압 트랜지스터의 게이트 단자에 접속된 레벨 시프터와, 상기 제1 저내압 트랜지스터와 상기 출력 단자 사이에 삽입된 다이오드를 갖고, 상기 출력 단자에 상기 제3 하이 레벨 전 위를 공급하는 제3 스위칭 회로가, 제2 저내압 트랜지스터와 상기 제2 저내압 트랜지스터와 상기 출력 단자 사이에 삽입된 다이오드를 갖는 것을 특징으로 한다.

이 구성에 따르면, 제2 및 제3 스위칭 회로에, 다이오드가 각각 설치되어 있음으로써, 사용하는 고내압 트랜지스터의 수를 적게 하여, 회로 면적의 축소와 리크 전류의 저감을 실현할 수 있는 것으로 되어 있다.

우선, 제2 및 제3 스위칭 회로에서, 제1 하이 레벨 전위를 각각의 다이오드에 의해 차단할 수 있으므로, 제2 및 제3 스위칭 회로에서는 고내압 트랜지스터를 이용할 필요가 없다. 그리고, 저내압 트랜지스터를 이용하여 구성된 제2 및 제3 스위칭 회로는, 회로 면적이 축소된 것으로 된다. 또한, 제3 스위칭 회로의 제2 저내압 트랜지스터에는, 최저 전압인 제3 하이 레벨 전위만이 입력되므로, 레벨 시프터는 불필요하여, 그 만큼의 회로 면적을 축소할 수 있다.

또한, 저내압 트랜지스터는 고내압 트랜지스터에 비해 리크 전류가 적기 때문에, 고내압 트랜지스터 대신에 저내압 트랜지스터를 이용한 본 발명의 전압 선택 회로에서는, 회로 전체로서의 리크 전류를 적게 할 수 있다. 또한, 사이즈가 작은 저내압 트랜지스터와 다이오드를 조합하고 있기 때문에, 레이아웃이 용이하여, 그 공수도 줄일 수 있다.

상기 제2 스위칭 회로에 설치된 레벨 시프터를 구성하는 트랜지스터가, 저내압 트랜지스터인 것이 바람직하다.

제2 스위칭 회로에서는, 다이오드의 존재에 의해 제1 저내압 트랜지스터의 게이트 단자에 제1 하이 레벨 전위를 입력할 필요가 없어지므로, 레벨 시프터를 저 내압 트랜지스터를 이용하여 구성된 레벨 시프터로 할 수 있다. 따라서, 제2 스위칭 회로의 레벨 시프터의 사이즈를 축소할 수 있어, 회로 면적을 축소할 수 있다.

다음으로, 본 발명의 전기 영동 표시 장치는, 한 쌍의 기판 사이에 전기 영동 입자를 포함하는 전기 영동 소자를 협지하고, 복수의 화소로 이루어지는 표시부를 갖고 있고, 상기 화소마다, 화소 전극과, 화소 스위칭 소자와, 상기 화소 전극과 상기 화소 스위칭 소자 사이에 접속된 래치 회로가 설치된 전기 영동 표시 장치로서, 적어도 상기 래치 회로의 전원 전압이, 앞서 기재된 본 발명의 전압 선택 회로로부터 공급되는 것을 특징으로 한다.

이 구성에 따르면, 회로 면적이 작고, 또한 소비 전력도 적은 전압 선택 회로를 구비하고 있으므로, 제어 회로의 복잡화와 소비 전력의 증가를 억제하면서 고기능의 전기 영동 표시 장치를 실현할 수 있다.

상기 제3 하이 레벨 전위가, 상기 전기 영동 표시 장치의 전원계에 설치된 전지의 전압인 것이 바람직하다.

이 구성에 따르면, 전지 전압을 직접적으로 래치 회로에 공급하므로, 간소한 회로를 이용하여 래치 회로를 동작시킬 수 있다.

다음으로, 본 발명의 전자 기기는, 앞서 기재된 본 발명의 전기 영동 표시 장치를 구비한 것을 특징으로 한다.

이 구성에 따르면, 전원계에서의 소비 전력이 적고, 또한 고기능의 전기 영동 표시부를 구비한 전자 기기를 제공할 수 있다.

전술한 바와 같은 본 발명에 의하면, 회로 면적을 축소할 수 있고, 리크 전류를 적게할 수 있고, 회로의 레이아웃이 용이하여 공수를 줄일 수 있고, 제어 회로의 복잡화와 소비 전력의 증가를 억제할 수 있다.

이하, 도면을 이용하여 본 발명의 일 실시 형태인 액티브 매트릭스 방식의 전기 영동 표시 장치에 대해서 설명한다.

또한, 본 실시 형태는, 본 발명의 일 양태를 나타내는 것으로, 본 발명을 한정하는 것은 아니며, 본 발명의 기술적 사상의 범위 내에서 임의로 변경 가능하다. 또한, 이하의 도면에서는, 각 구성을 알기 쉽게 하기 위해, 실제의 구조와 각 구조에서의 축척이나 수 등을 상이하게 하고 있다.

도 1은, 본 실시 형태에 따른 전기 영동 표시 장치(100)의 개략 구성도이다.

전기 영동 표시 장치(100)는, 복수의 화소(40)가 매트릭스 형상으로 배열된 표시부(5)를 구비하고 있다. 표시부(5)의 주변에는, 주사선 구동 회로(61), 데이터선 구동 회로(62), 컨트롤러(제어부)(63) 및 공통 전원 변조 회로(64)가 배치되어 있다. 주사선 구동 회로(61), 데이터선 구동 회로(62) 및 공통 전원 변조 회로(64)는, 각각 컨트롤러(63)와 접속되어 있다. 컨트롤러(63)는 상위 장치로부터 공급되는 화상 데이터나 동기 신호에 기초하여, 이들을 종합적으로 제어한다. 표시부(5)에는 주사선 구동 회로(61)로부터 연장되는 복수의 주사선(66)과, 데이터선 구동 회로(62)로부터 연장되는 복수의 데이터선(68)이 형성되어 있고, 이들의 교차 위치에 대응하여 화소(40)가 설치되어 있다.

주사선 구동 회로(61)는, m개의 주사선(66)(Y1, Y2, …, Ym)을 통하여 각각의 화소(40)에 접속되어 있고, 컨트롤러(63)의 제어 하에, 1행째부터 m행째까지의 주사선(66)을 순차적으로 선택하고, 화소(40)에 설치된 구동용 TFT(41)(도 2 참조)의 온 타이밍을 규정하는 선택 신호를, 선택한 주사선(66)을 통하여 공급한다.

데이터선 구동 회로(62)는, n개의 데이터선(68)(X1, X2, …, Xn)을 통하여 각각의 화소(40)에 접속되어 있고, 컨트롤러(63)의 제어 하에, 화소(40)의 각각에 대응하는 1비트의 화소 데이터를 규정하는 화상 신호를 화소(40)에 공급한다.

또한, 본 실시 형태에서는, 화소 데이터 「0」을 규정하는 경우에는 로우 레벨(L)의 화상 신호를 화소(40)에 공급하고, 화소 데이터 「1」을 규정하는 경우에는 하이 레벨(H)의 화상 신호를 화소(40)에 공급하는 것으로 한다.

표시부(5)에는 또한, 공통 전원 변조 회로(64)로부터 연장되는 저전위 전원선(49), 고전위 전원선(50) 및 공통 전극 배선(55)이 설치되어 있고, 각각의 배선은 화소(40)와 접속되어 있다. 공통 전원 변조 회로(64)는 컨트롤러(63)의 제어 하에, 상기의 배선의 각각에 공급할 각종 신호를 생성하는 한편, 이들 각 배선의 전기적인 접속 및 절단(하이 임피던스화)을 행한다.

도 2는, 화소(40)의 회로 구성도이다.

화소(40)에는, 구동용 TFT(Thin　Film　Transistor)(41)(화소 스위칭 소자)와, 래치 회로(메모리 회로)(70)와, 전기 영동 소자(32)와, 화소 전극(35)과, 공통 전극(37)이 설치되어 있다. 이들 소자를 둘러싸도록, 주사선(66), 데이터선(68), 저전위 전원선(49) 및 고전위 전원선(50)이 배치되어 있다. 화소(40)는 래치 회 로(70)에 의해 화상 신호를 전위로서 유지하는 SRAM(Static　Random　Access　Memory) 방식의 구성이다.

구동용 TFT(41)는, N-MOS(Negative　Metal　Oxide　Semiconductor) 트랜지스터로 이루어지는 화소 스위칭 소자이다. 구동용 TFT(41)의 게이트 단자는 주사선(66)에 접속되고, 소스 단자는 데이터선(68)에 접속되고, 드레인 단자는 래치 회로(70)의 데이터 입력 단자 N1에 접속되어 있다. 래치 회로(70)의 데이터 출력 단자 N2는 화소 전극(35)과 접속되어 있다. 화소 전극(35)과 공통 전극(37) 사이에 전기 영동 소자(32)가 협지되어 있다. 화소(40)는 래치 회로(70)로부터 화소 전극(35)에 입력된 전위와, 공통 전극(37)에 공통 전극 배선(55)(도 1)을 통하여 입력된 공통 전극 전위 Vcom의 전위차에 의해 생기는 전계에 의해 전기 영동 소자(32)를 구동하여, 화상을 표시시키는 구성이다.

래치 회로(70)는 전송 인버터(70t)와 귀환 인버터(70f)를 구비하고 있고, 각각의 인버터에는 고전위 전원 단자 PH를 통하여 접속된 고전위 전원선(50)과, 저전위 전원 단자 PL을 통하여 접속된 저전위 전원선(49)으로부터 전원 전압이 공급된다. 전송 인버터(70t) 및 귀환 인버터(70f)는 모두 C-MOS 인버터이며, 서로의 입력 단자에 다른 쪽의 출력 단자가 접속된 루프 구조를 이루고 있다.

전송 인버터(70t)는, 각각의 드레인 단자가 데이터 출력 단자 N2에 접속된 P-MOS(Positive　Metal　Oxide　Semiconductor) 트랜지스터(71)와 N-MOS 트랜지스터(72)를 갖고 있다. P-MOS 트랜지스터(71)의 소스 단자는 고전위 전원 단자 PH에 접속되고, N-MOS 트랜지스터(72)의 소스 단자는 저전위 전원 단자 PL에 접속되어 있다. P-MOS 트랜지스터(71) 및 N-MOS 트랜지스터(72)의 게이트 단자(전송 인버터(70t)의 입력 단자)는, 데이터 입력 단자 N1(귀환 인버터(70f)의 출력 단자)과 접속되어 있다.

귀환 인버터(70f)는, 각각의 드레인 단자가 데이터 입력 단자 N1에 접속된 P-MOS 트랜지스터(73)와 N-MOS 트랜지스터(74)를 갖고 있다. P-MOS 트랜지스터(73) 및 N-MOS 트랜지스터(74)의 게이트 단자(귀환 인버터(70f)의 입력 단자)는, 데이터 출력 단자 N2(전송 인버터(70t)의 출력 단자)와 접속되어 있다.

상기 구성의 래치 회로(70)에서, 하이 레벨(H)의 화상 신호(화소 데이터 「1」)가 기억되면, 래치 회로(70)의 데이터 출력 단자 N2로부터, 로우 레벨(L)의 신호가 출력된다. 한편, 래치 회로(70)에 로우 레벨(L)의 화상 신호(화소 데이터 「0」)가 기억되면, 데이터 출력 단자 N2로부터 하이 레벨(H)의 신호가 출력된다.

도 3은, 표시부(5)에서의 전기 영동 표시 장치(100)의 부분 단면도이다. 전기 영동 표시 장치(100)는 소자 기판(30)과 대향 기판(31) 사이에, 복수의 마이크로 캡슐(20)을 배열하여 이루어지는 전기 영동 소자(32)를 협지한 구성을 구비하고 있다. 표시부(5)에서, 소자 기판(30)의 전기 영동 소자(32)측에는 복수의 화소 전극(35)이 배열 형성되어 있고, 전기 영동 소자(32)는 접착제층(33)을 개재하여 화소 전극(35)과 접착되어 있다.

소자 기판(30)은 글래스나 플라스틱 등으로 이루어지는 기판이며, 화상 표시 면과는 반대측에 배치되기 때문에 투명한 것이 아니어도 된다. 화소 전극(35)은 Cu박 상에 니켈 도금과 금 도금을 이 순서로 적층한 것이나, Al, ITO(인듐 주석 산 화물) 등에 의해 형성된 전극이다. 도시는 생략하고 있지만, 화소 전극(35)과 소자 기판(30) 사이에는, 도 1이나 도 2에 도시한 주사선(66), 데이터선(68), 구동용 TFT(41), 래치 회로(70) 등이 형성되어 있다.

한편, 대향 기판(31)은 글래스나 플라스틱 등으로 이루어지는 기판이며, 화상 표시측에 배치되기 때문에 투명 기판으로 된다. 대향 기판(31)의 전기 영동 소자(32)측에는 복수의 화소 전극(35)과 대향하는 평면 형상의 공통 전극(37)이 형성되어 있고, 공통 전극(37) 상에 전기 영동 소자(32)가 설치되어 있다. 공통 전극(37)은 MgAg, ITO, IZO(인듐ㆍ아연 산화물) 등으로 형성된 투명 전극이다.

또한, 전기 영동 소자(32)는, 미리 대향 기판(31)측에 형성되고, 접착제층(33)까지를 포함시킨 전기 영동 시트로서 취급되는 것이 일반적이다. 제조 공정에서, 전기 영동 시트는 접착제층(33)의 표면에 보호용의 박리 시트가 접착된 상태에서 취급된다. 그리고, 별도 제조된 소자 기판(30)(화소 전극(35)이나 각종 회로 등이 형성되어 있음)에 대해, 박리 시트를 떼어낸 그 전기 영동 시트를 접착함으로써, 표시부(5)를 형성한다. 이 때문에, 접착제층(33)은 화소 전극(35)측에만 존재하게 된다.

도 4는, 마이크로 캡슐(20)의 모식 단면도이다. 마이크로 캡슐(20)은, 예를 들면 30∼50㎛ 정도의 입경을 갖고 있고, 내부에 분산매(21)와, 복수의 백색 입자(전기 영동 입자)(27)와, 복수의 흑색 입자(전기 영동 입자)(26)를 봉입한 구상체이다. 마이크로 캡슐(20)은, 도 3에 도시한 바와 같이 공통 전극(37)과 화소 전극(35) 사이에 협지되고, 1개의 화소(40) 내에 1개 또는 복수의 마이크로 캡슐(20) 이 배치된다.

마이크로 캡슐(20)의 외피부(벽막)는 폴리메타크릴산메틸, 폴리메타크릴산에틸 등의 아크릴 수지, 우레아 수지, 아라비아 검 등의 투광성을 갖는 고분자 수지 등을 이용하여 형성된다.

분산매(21)는 백색 입자(27)와 흑색 입자(26)를 마이크로 캡슐(20) 내에 분산시키는 액체이다. 분산매(21)로서는, 물, 알코올계 용매(메탄올, 에탄올, 이소프로판올, 부탄올, 옥탄올, 메틸셀로솔브 등), 에스테르류(아세트산에틸, 아세트산부틸 등), 케톤류(아세톤, 메틸에틸케톤, 메틸이소부틸케톤 등), 지방족 탄화수소(펜탄, 헥산, 옥탄 등), 지환식 탄화수소(시클로헥산, 메틸시클로헥산 등), 방향족 탄화수소(벤젠, 톨루엔, 장쇄 알킬기를 갖는 벤젠류(크실렌, 헥실벤젠, 헵틸벤젠, 옥틸벤젠, 노닐벤젠, 데실벤젠, 운데실벤젠, 도데실벤젠, 트리데실벤젠, 테트라데실벤젠 등)), 할로겐화 탄화수소(염화메틸렌, 클로로포름, 사염화탄소, 1, 2-디클로로에탄 등), 카르복실산염 등을 예시할 수 있고, 그 밖의 유류이어도 된다. 이들 물질은 단독 또는 혼합물로서 이용할 수 있고, 또한 계면 활성제 등을 배합하여도 된다.

백색 입자(27)는, 예를 들면 이산화티탄, 아연화, 삼산화안티몬 등의 백색 안료로 이루어지는 입자(고분자 혹은 콜로이드)이며, 예를 들면 마이너스로 대전되어 이용된다. 흑색 입자(26)는, 예를 들면 아닐린 블랙, 카본 블랙 등의 흑색 안료로 이루어지는 입자(고분자 혹은 콜로이드)이며, 예를 들면 플러스로 대전되어 이용된다.

이들 안료에는, 필요에 따라서, 전해질, 계면 활성제, 금속 비누, 수지, 고무, 오일, 바니시, 컴파운드 등의 입자로 이루어지는 하전 제어제, 티탄계 커플링제, 알루미늄계 커플링제, 실란계 커플링제 등의 분산제, 윤활제, 안정화제 등을 첨가할 수 있다.

또한, 흑색 입자(26) 및 백색 입자(27) 대신에, 예를 들면 적색, 녹색, 청색 등의 안료를 이용하여도 된다. 이러한 구성에 따르면, 표시부(5)에 적색, 녹색, 청색 등을 표시할 수 있다.

도 5는, 전기 영동 소자의 동작 설명도이다. 도 5의 (a)는 화소(40)를 백 표시하는 경우, 도 5의 (b)는 화소(40)를 흑 표시하는 경우를 각각 나타내고 있다.

전기 영동 표시 장치(100)에서는, 구동용 TFT(41)를 통하여 래치 회로(70)의 데이터 입력 단자 N1에 화상 신호를 입력함으로써 래치 회로(70)에 화상 신호를 전위로서 기억시킨다. 이에 의해, 래치 회로(70)의 데이터 출력 단자 N2로부터 화소 전극(35)에 화상 신호에 대응하는 전위가 입력되어, 도 5에 도시한 바와 같이, 화소 전극(35)과 공통 전극(37)의 전위차에 기초하여 화소(40)가 흑 또는 백 표시된다.

도 5의 (a)에 도시한 백 표시의 경우에는, 공통 전극(37)이 상대적으로 고전위, 화소 전극(35)이 상대적으로 저전위로 유지된다. 이에 의해, 마이너스로 대전된 백색 입자(27)가 공통 전극(37)으로 끌어 당겨지는 한편, 플러스로 대전된 흑색 입자(26)가 화소 전극(35)으로 끌어 당겨진다. 그 결과, 표시면측으로 되는 공통 전극(37)측으로부터 이 화소를 보면, 백색(W)이 인식된다.

　도 5의 (b)에 도시한 흑 표시의 경우, 공통 전극(37)이 상대적으로 저전위, 화소 전극(35)이 상대적으로 고전위로 유지된다. 이에 의해, 플러스로 대전된 흑색 입자(26)가 공통 전극(37)으로 끌어 당겨지는 한편, 마이너스로 대전된 백색 입자(27)가 화소 전극(35)으로 끌어 당겨진다. 그 결과, 공통 전극(37)측으로부터 이 화소를 보면 흑색(B)이 인식된다.

[제어부]

도 6은, 전기 영동 표시 장치(100)에 구비된 컨트롤러(63)의 상세를 도시하는 블록도이다.

컨트롤러(63)는, CPU(Central　Processing　Unit)로서의 제어 회로(161)와, EEPROM(Electrically-Erasable　and　Programmable　Read-Only　Memory;기억부)(162)과, 전압 생성 회로(163)와, 데이터 버퍼(164)와, 프레임 메모리(165)와, 메모리 제어 회로(166)를 구비하고 있다.

제어 회로(161)는 클럭 신호 CLK, 수평 동기 신호 Hsync, 수직 동기 신호 Vsync 등의 제어 신호(타이밍 펄스)를 생성하고, 제어 회로(161)의 주변에 배치된 각 회로에 이들 제어 신호를 공급한다.

EEPROM(162)은, 제어 회로(161)에 의한 각 회로의 동작 제어에 필요한 설정값(모드 설정값이나 볼륨값) 등을 기억하고 있다. 예를 들면, 동작 모드마다의 구동 시퀀스의 설정값을 LUT(Look　Up　Table)로서 기억하고 있다. 또한, EEPROM(162)에 전기 영동 표시 장치의 작동 상태 등의 표시에 이용하는 프리셋의 화상 데이터를 기억해 둘 수도 있다.

전압 생성 회로(163)는 주사선 구동 회로(61), 데이터선 구동 회로(62) 및 공통 전원 변조 회로(64)에 구동 전압을 공급하는 회로이다.

데이터 버퍼(164)는 컨트롤러(63)에서의 상위 장치와의 인터페이스부이며, 상위 장치로부터 입력되는 화상 데이터 D를 유지함과 함께, 제어 회로(161)에 대해 화상 데이터 D를 송신한다.　

프레임 메모리(165)는, 표시부(5)의 화소(40)의 배열에 대응하는 메모리 공간을 갖는 읽기 쓰기 가능한 메모리이다. 메모리 제어 회로(166)는, 제어 회로(161)로부터 공급되는 화상 데이터 D를, 제어 신호에 따라서 표시부(5)의 화소 배열에 대응시켜 전개하여, 프레임 메모리(165)에 기입한다. 프레임 메모리(165)는, 기억된 화상 데이터 D로 이루어지는 데이터군을, 화상 신호로서 순차적으로 데이터선 구동 회로(62)에 송신한다.

데이터선 구동 회로(62)는, 제어 회로(161)로부터 공급되는 제어 신호에 기초하여 프레임 메모리(165)로부터 송신되는 화상 신호를 1라인분씩 래치한다. 그리고, 주사선 구동 회로(61)에 의한 주사선(66)의 순차 선택 동작에 동기하여, 래치한 화상 신호를 데이터선(68)에 공급한다.

또한, 본 실시 형태의 전기 영동 표시 장치(100)에서는 공통 전원 변조 회로(64)에, 고전위 전원선(50)에 대해 복수의 전원 전위 Vdd를 절환하면서 공급하는 전압 선택 회로(64a)가 설치되어 있다.

도 7의 (a)는 전압 선택 회로(64a)의 회로 구성도이며, 도 7의 (b)는 전압 선택 회로(64a)에 포함되는 레벨 시프터 LS1의 회로 구성도이다.

전압 선택 회로(64a)는, 도 7의 (a)에 도시한 바와 같이, 제1 입력 배선 SL1을 통하여 입력되는 구동용 하이 레벨 전위 VH(제1 하이 레벨 전위;예를 들면 15V)의 출력을 절환하는 제1 스위칭 회로 SC1과, 제2 입력 배선 SL2를 통하여 입력되는 화소 기입용 하이 레벨 전위 VL(제2 하이 레벨 전위;예를 들면 5V)의 출력을 절환하는 제2 스위칭 회로 SC2와, 제3 입력 배선 SL3을 통하여 입력되는 전지 전위 VB(제3 하이 레벨 전위;예를 들면 2V)의 출력을 절환하는 제3 스위칭 회로 SC3을 갖는다. 제1 내지 제3 스위칭 회로 SC1∼SC3은, 출력 배선 DL을 통하여 출력 단자 Nout와 접속되어 있다.

제1 스위칭 회로 SC1은, P-MOS 트랜지스터 PM1과 레벨 시프터 LS1을 갖는다. P-MOS 트랜지스터 PM1의 소스 단자에 제1 입력 배선 SL1이 접속되고, 드레인 단자에 출력 배선 DL이 접속되고, 게이트 단자에는 게이트 배선 GL1을 통하여 레벨 시프터 LS1이 접속되어 있다.

제1 스위칭 회로 SC1은, 스위칭 신호 XVHSEL의 입력에 의해 스위칭 제어된다. 스위칭 신호 XVHSEL로서 그라운드 전위(0V;로우 레벨)의 펄스가 P-MOS 트랜지스터 PM1의 게이트 단자에 입력되면, P-MOS 트랜지스터 PM1이 온 상태로 되어 제1 입력 배선 SL1과 출력 배선 DL이 전기적으로 접속되어, 구동용 하이 레벨 전위 VH가 출력 단자 Nout에 출력된다.

레벨 시프터 LS1은, P-MOS 트랜지스터 PM1을 오프 상태로 유지하기 위한 하이 레벨 전위를 생성한다. 즉, 제어 회로의 전원 전위인 전지 전위 VB를 구동용 하이 레벨 전위 VH로 승압하여 게이트 배선 GL1에 공급한다.

레벨 시프터 LS1은, 예를 들면 도 7의 (b)에 도시한 회로 구성을 구비하고 있고, 입력 단자 Vin으로부터 입력되는 신호의 진폭을 증폭하여 출력 단자 Vout에 출력한다. 레벨 시프터 LS1은, 소스 단자가 고전위 전원(구동용 하이 레벨 전위 VH)에 접속된 P-MOS 트랜지스터 PM11, PM12와, 소스 단자가 저전위 전원(그라운드 전위 GND)에 접속된 N-MOS 트랜지스터 NM11, NM12를 갖는다.

P-MOS 트랜지스터 PM11의 드레인 단자는, N-MOS 트랜지스터 NM11의 드레인 단자와, P-MOS 트랜지스터 PM12의 게이트 단자와, 출력 단자 Vout에 접속되어 있다. P-MOS 트랜지스터 PM12의 드레인 단자는, N-MOS 트랜지스터 NM12의 드레인 단자와, P-MOS 트랜지스터 PM11의 게이트 단자에 접속되어 있다. 입력 단자 Vin으로부터의 입력 신호는, N-MOS 트랜지스터 NM12의 게이트 단자에 입력됨과 함께, 인버터 INV1에 의해 반전된 입력 신호가 N-MOS 트랜지스터 NM11의 게이트 단자에 입력된다.

레벨 시프터 LS1은, P-MOS 트랜지스터 PM11을 통하여 입력되는 고전위(구동용 하이 레벨 전위 VH), 또는 N-MOS 트랜지스터 NM11을 통하여 입력되는 저전위(그라운드 전위 GND)를, 각각 하이 레벨, 로우 레벨로서 출력한다.

제2 스위칭 회로 SC2는, P-MOS 트랜지스터 PM2와 레벨 시프터 LS2와 다이오드 D1을 갖는다. P-MOS 트랜지스터 PM2의 소스 단자에 제2 입력 배선 SL2가 접속되고, 드레인 단자에 다이오드 D1을 통하여 출력 배선 DL이 접속되고, 게이트 단자에는 게이트 배선 GL2를 통하여 레벨 시프터 LS2가 접속되어 있다. 다이오드 D1은 P-MOS 트랜지스터 PM2로부터 출력 배선 DL을 향하여 순방향으로 접속되어 있다.

제2 스위칭 회로 SC2는, 스위칭 신호 XVLSEL의 입력에 의해 스위칭 제어된다. 스위칭 신호 XVLSEL로서 그라운드 전위(0V;로우 레벨)의 펄스가 P-MOS 트랜지스터 PM2의 게이트 단자에 입력되면, P-MOS 트랜지스터 PM2가 온 상태로 되어 제2 입력 배선 SL2와 출력 배선 DL이 전기적으로 접속되어, 화소 기입용 하이 레벨 전위 VL이, 다이오드 D1을 통하여 출력 단자 Nout에 출력된다.

레벨 시프터 LS2는, P-MOS 트랜지스터 PM2를 오프 상태로 유지하기 위한 하이 레벨 전위를 생성한다. 즉, 전지 전위 VB를 화소 기입용 하이 레벨 전위 VL로 승압하여 게이트 배선 GL2에 공급한다.

레벨 시프터 LS2의 구체적 구성은, 도 7의 (b)에 도시한 레벨 시프터 LS1과 마찬가지이지만, 고전위 전원으로부터는 화소 기입용 하이 레벨 전위 VL이 공급된다. 따라서, 레벨 시프터 LS2를 구성하는 트랜지스터에는 내압 10V 이상의 고내압 트랜지스터는 불필요하여, 모두 내압 5∼6V 정도의 저내압 트랜지스터로 구성할 수 있다.

제3 스위칭 회로 SC3은, P-MOS 트랜지스터 PM3과 다이오드 D2를 갖는다. P-MOS 트랜지스터 PM3의 소스 단자에 제3 입력 배선 SL3이 접속되고, 드레인 단자에 다이오드 D2를 통하여 출력 배선 DL이 접속되고, 게이트 단자에는 게이트 배선 GL3이 접속되어 있다. 다이오드 D2는 P-MOS 트랜지스터 PM3으로부터 출력 배선 DL을 향하여 순방향으로 접속되어 있다.

제3 스위칭 회로 SC3은, 스위칭 신호 XVBSEL의 입력에 의해 스위칭 제어된다. 스위칭 신호 XVBSEL로서 그라운드 전위(0V;로우 레벨)의 펄스가 P-MOS 트랜지 스터 PM3의 게이트 단자에 입력되면, P-MOS 트랜지스터 PM3이 온 상태로 되어 제3입력 배선 SL3과 출력 배선 DL이 전기적으로 접속되어, 전지 전위 VB가, 다이오드 D2를 통하여 출력 단자 Nout에 출력된다. 제3 스위칭 회로 SC3에서는, 게이트 배선 GL3에 레벨 시프터는 설치되어 있지 않다.

상기 구성을 구비한 전압 선택 회로(64a)는, 제2 스위칭 회로 SC2, SC3에, 다이오드 D1, D2가 각각 설치되어 있으므로, 사용하는 고내압 트랜지스터의 수를 적게 하여, 회로 면적의 축소와 리크 전류의 저감을 실현할 수 있는 것으로 되어 있다.

우선, 제2 및 제3 스위칭 회로 SC2, SC3에서, 제1 스위칭 회로 SC1로부터 출력되는 구동용 하이 레벨 전위 VH를 다이오드 D1, D2에 의해 차단할 수 있기 때문에, P-MOS 트랜지스터 PM2, PM3에 고내압 트랜지스터를 이용할 필요가 없다. 그 때문에, 화소 기입용 하이 레벨 전위 VL(예를 들면 5V)을 견딜 수 있을 정도의 저내압 트랜지스터를 이용하여 P-MOS 트랜지스터 PM2, PM3을 형성할 수 있어, 트랜지스터의 사이즈를 축소할 수 있다.

또한, P-MOS 트랜지스터 PM2에서 구동용 하이 레벨 전위 VH를 차단할 필요가 없으므로, 제2 스위칭 회로 SC2에 설치된 레벨 시프터 LS2로서, 전지 전위 VB를 화소 기입용 하이 레벨 전위 VL로 승압하는 레벨 시프터를 이용할 수 있다. 따라서, 레벨 시프터 LS2를 고내압 트랜지스터를 이용하지 않고 구성할 수 있어, 레벨 시프터 LS2의 사이즈도 축소할 수 있다.

또한, 제3 스위칭 회로 SC3의 P-MOS 트랜지스터 PM3에는, 전원계의 최저 전 압인 전지 전위 VB만이 입력되기 때문에, 레벨 시프터는 불필요하다.

이와 같이, 전압 선택 회로(64a)에서는, 사이즈가 커질 수 밖에 없는 고내압 트랜지스터를 제1 스위칭 회로 SC1에만 설치하면 되고, 또한 도 18의 전압 선택 회로(641, 642)에 비해 레벨 시프터의 수도 적으므로, 회로 면적을 축소할 수 있다. 또한, 리크 전류가 큰 고내압 트랜지스터의 수가 적으므로, 회로 전체로서의 리크 전류를 감소시킬 수 있어, 소비 전력을 작게 할 수 있다.

또한, 전압 선택 회로(64a)에서는 다이오드 D1, D2가 설치되어 있지만, 다이오드는 트랜지스터보다도 사이즈를 작게 할 수 있고, 또한 리크 전류도 적으므로, 제2 스위칭 회로 SC2의 P-MOS 트랜지스터 PM2나 제3 스위칭 회로 SC3의 P-MOS 트랜지스터 PM3을 고내압 트랜지스터로 한 구성보다도 회로 면적은 작고, 또한 리크 전류도 적어진다. 또한, 다이오드는 구조가 간소하기 때문에, 트랜지스터를 설치하는 경우에 비해 레이아웃 공수도 적어진다.

단, 다이오드는 순방향 전압 Vf를 갖고 있기 때문에, 다이오드에 흐르는 전류에 따라서는 0.2∼0.6V 정도의 전압 강하가 생길 우려가 있다. 따라서, 제2 스위칭 회로 SC2에 입력하는 화소 기입용 하이 레벨 전위 VL은, 상기의 전압 강하분을 예측하여 약간 높은 전위로 설정해 두는 것이 바람직하다. 예를 들면, 출력 단자 Nout에서 5V의 화소 기입용 하이 레벨 전위 VL이 필요한 경우에는, 전압 선택 회로(64a)에 공급하는 화소 기입용 하이 레벨 전위 VL은 5.5V 정도로 해 두는 것이 바람직하다.

또한, 상기의 전압 강하가 발생하여도 래치 회로(70)에의 화상 신호의 기입 동작에 지장을 초래하지 않는 것이면, 입력 전위의 조정을 행하지 않아도 된다.

또한, 제3 스위칭 회로 SC3에서도, 다이오드 D2에서 전압 강하가 생기지만, 제3 스위칭 회로 SC3으로부터 출력되는 전지 전위 VB는, 후술하는 화상 유지 스텝 ST3에서의 래치 회로(70)의 전위 유지에만 사용된다. 그리고, 안정 상태의 래치 회로(70)에는 거의 전류가 흐르지 않기 때문에, 다이오드 D2에 흐르는 전류도 작아진다고 생각된다. 따라서, 순방향 전류에 의존하는 순방향 전압 Vf도 작아져, 래치 회로(70)의 기억 내용이 상실될 정도의 전압 강하는 생기지 않는다고 생각된다.

단, 전압 강하가 작아도 래치 회로(70)의 전위를 유지할 수 없는 경우에는, 제2 스위칭 회로 SC2와 마찬가지로, 입력 전위를 약간 높게 설정하는 등의 대책이 필요하다.

[구동 방법]

다음으로, 상기 구성을 구비한 전기 영동 표시 장치(100)의 구동 방법에 대해서 설명한다.

도 8은, 전기 영동 표시 장치(100)의 구동 방법을 설명하는 플로우차트이다.

도 8에 도시한 바와 같이, 본 실시 형태의 구동 방법은, 화소(40)의 래치 회로(70)에 화상 신호를 입력하는 화상 신호 입력 스텝 ST1(화상 신호 입력 기간)과, 기입된 화상 신호에 기초하는 화상을 표시부(5)에 표시하는 화상 표시 스텝 ST2(화상 표시 기간)와, 표시한 화상을 유지하는 제1 화상 유지 스텝 ST3(화상 유지 기간)과, 표시 화상의 콘트라스트를 회복하는 리프레시 스텝 ST4(리프레시 기간)와, 제2 화상 유지 스텝 ST5(화상 유지 기간)를 갖는다.

도 9는, 도 8에 대응하는 타이밍차트이다. 또한 도 10은, 이하의 설명에서 이용하는 2개의 화소(40A, 40B)를 나타내는 도면이다. 또한, 도 9 및 도 10에서, 각 부호의 「A」 「B」 「a」 「b」의 첨자는, 설명의 대상으로 한 2개의 화소(40)(40A, 40B)와, 그들에 속하는 구성 요소를 명확하게 구별하기 위해 붙인 것으로서 다른 의미는 없다.

도 9에는, 주사선(66)의 전위 G, 고전위 전원선(50)의 전위 Vdd, 저전위 전원선(49)의 전위 Vss, 래치 회로(70a)의 데이터 입력 단자 N1a의 전위, 래치 회로(70b)의 데이터 입력 단자 N1b의 전위, 공통 전극(37)의 전위 Vcom, 화소 전극(35a)의 전위 Va, 화소 전극(35b)의 전위 Vb가 나타내어져 있다.

또한, 도 10의 화소(40A)는, 후술하는 화상 표시 스텝에서 흑 표시되는 화소를 나타내고, 화소(40B)는 백 표시되는 화소를 나타내고 있다.

이하, 본 실시 형태의 구동 방법에 대해서 상세히 설명한다.

우선, 화상 신호 입력 스텝 ST1에서, 고전위 전원선(50)(Vdd)에 화소 기입용 하이 레벨 전위 VL(예를 들면 5V)이 공급된다. 즉, 도 7의 (a)에 도시한 전압 선택 회로(64a)에서, 제2 스위칭 회로 SC2만을 온 상태로 하는 스위칭 신호 XVLSEL(로우 레벨)이 입력되고, 출력 단자 Nout로부터 고전위 전원선(50)에 화소 기입용 하이 레벨 전위 VL이 입력된다.

또한, 저전위 전원선(49)(Vss)에는 그라운드 전위 GND(0V;로우 레벨)가 입력되어 있다. 공통 전극(37)은 하이 임피던스 상태이다.

또한, 컨트롤러(63)에서, 데이터 버퍼(164)에 입력된 화상 데이터 D가 제어 회로(161)에 의해 메모리 제어 회로(166)에 공급되고, 메모리 제어 회로(166)는 화상 데이터 D를 프레임 메모리(165)에 전개한다. 이에 의해, 화상 데이터 D에 기초하는 화상을 표시부(5)에 표시시키는 준비가 완료된다.

그리고, 도 9에 도시한 바와 같이, 각 화소(40)의 래치 회로(70)에 화상 신호가 입력된다. 즉, 주사선(66)에 선택 신호인 하이 레벨(H)의 펄스가 입력되고, 이러한 주사선(66)에 접속된 구동용 TFT(41)가 온 상태로 된다. 이에 의해, 데이터선(68)과 래치 회로(70)가 접속되어, 프레임 메모리(165)로부터 공급되는 화상 신호가 래치 회로(70)에 입력된다.

화소(40A)에서는, 구동용 TFT(41a)를 통하여 데이터선(68a)으로부터 래치 회로(70a)에, 흑 표시(화소 데이터 「0」)에 대응하는 로우 레벨(그라운드 전위 GND;0V)의 화상 신호가 입력된다. 이에 의해, 래치 회로(70a)의 데이터 입력 단자 N1a의 전위가 그라운드 전위 GND, 데이터 출력 단자 N2a의 전위가 화소 기입용 하이 레벨 전위 VL로 된다.

한편, 화소(40B)에서는, 구동용 TFT(41b)를 통하여 데이터선(68b)으로부터 래치 회로(70b)에, 백 표시(화소 데이터 「1」)에 대응하는 하이 레벨(화소 기입용 하이 레벨 전위 VL)의 화상 신호가 입력된다. 이에 의해, 래치 회로(70b)의 데이터 입력 단자 N1b의 전위가 화소 기입용 하이 레벨 전위 VL, 데이터 출력 단자 N2b의 전위가 그라운드 전위 GND(로우 레벨)로 된다.

또한, 화상 신호 입력 스텝 ST1에서, 래치 회로(70a)와 접속된 화소 전극(35a)의 전위는, 화소 기입용 하이 레벨 전위 VL로 되고, 래치 회로(70b)와 접속 된 화소 전극(35b)의 전위는 그라운드 전위 GND로 되지만, 공통 전극(37)이 하이 임피던스 상태이기 때문에, 전기 영동 소자(32)의 표시 상태는 변화하지 않는다.

화소(40A, 40B)에 각각 화상 신호가 입력되면, 화상 표시 스텝 ST2로 이행한다.

화상 표시 스텝 ST2에서는, 고전위 전원선(50)의 전위 Vdd가, 화소 기입용 하이 레벨 전위 VL(예를 들면 5V)로부터 전기 영동 소자(32)를 구동하기 위한 구동용 하이 레벨 전위 VH(예를 들면 15V)로 인상된다. 즉, 전압 선택 회로(64a)에서, 제2 스위칭 회로 SC2가 오프 상태로 됨과 함께 제1 스위칭 회로 SC1이 온 상태로 되어, 출력 단자 Nout로부터 고전위 전원선(50)에 구동용 하이 레벨 전위 VH가 입력된다.

저전위 전원선(49)의 전위 Vss는 그라운드 전위 GND(0V)로 된다. 또한, 공통 전극(37)에는, 구동용 하이 레벨 전위 VH와 그라운드 전위 GND를 소정 주기로 반복하는 구형상의 펄스가 입력된다.

이에 의해, 화소(40A)에서는, 래치 회로(70a)의 데이터 출력 단자 N2a의 전위가 구동용 하이 레벨 전위 VH로 상승하고, 화소 전극(35a)의 전위 Va가 구동용 하이 레벨 전위 VH로 된다. 그리고, 구형상의 펄스가 입력된 공통 전극(37)이 그라운드 전위 GND인 기간에, 화소 전극(35a)와 공통 전극(37)의 전위차에 의해 전기 영동 소자(32)가 구동된다. 즉, 도 5의 (b)에 도시한 바와 같이, 플러스로 대전된 흑색 입자(26)가 공통 전극(37)측으로 끌어 당겨지고, 마이너스로 대전된 백색 입자(27)가 화소 전극(35a)측으로 끌어 당겨져, 화소(40A)가 흑 표시된다.

한편, 화소(40B)에서는, 래치 회로(70)의 데이터 출력 단자 N2b는 그라운드 전위 GND이기 때문에, 화소 전극(35b)의 전위 Vb도 그라운드 전위 GND로 된다. 그리고, 공통 전극(37)이 구동용 하이 레벨 전위 VH인 기간에, 화소 전극(35b)과 공통 전극(37) 사이의 전위차에 의해 전기 영동 소자(32)가 구동된다. 즉, 도 5의 (a)에 도시한 바와 같이, 마이너스로 대전된 백색 입자(27)가 공통 전극(37)측으로 끌어 당겨지고, 플러스로 대전된 흑색 입자(26)가 화소 전극(35a)측으로 끌어 당겨져, 화소(40B)가 백 표시된다.

이상의 화상 신호 입력 스텝 ST1 및 화상 표시 스텝 ST2에서의 일련의 동작에 의해, 화상 데이터 D에 기초하는 화상을 표시부(5)에 표시시킬 수 있다.

화상 표시 동작이 종료되면, 도 8에 도시한 바와 같이, 제1 화상 유지 스텝 ST3으로 이행한다.

제1 화상 유지 스텝 ST3에서는, 공통 전극(37)이 하이 임피던스 상태로 된다. 또한, 전압 선택 회로(64a)에서 제1 스위칭 회로 SC1이 오프 상태로 됨과 함께 제3 스위칭 회로 SC3이 온 상태로 되고, 이에 의해 래치 회로(70)의 고전위 전원 단자 PH가 구동용 하이 레벨 전위 VH로부터 전지 전위 VB로 강압된다. 즉, 래치 회로(70)는 전지 전위 VB(예를 들면 2V)에 의해 구동되는 전원 온 상태를 유지하고 있어, 화상 신호 입력 스텝 ST1에서 입력된 화상 신호를 유지하고 있다.

또한, 제1 화상 유지 스텝 ST3에서, 래치 회로(70)가 전위를 유지하고 있기 때문에, 화소 전극(35a)의 전위 Va는 전지 전위 VB로 되고, 화소 전극(35b)의 전위 Vb는 그라운드 전위 GND로 되지만, 공통 전극(37)이 하이 임피던스 상태이기 때문 전기 영동 소자(32)가 구동되는 일은 없다. 따라서, 제1 화상 유지 스텝 ST3에서 표시부(5)의 표시가 변화되는 일은 없다. 이것은, 제2 화상 유지 스텝 ST5에서도 마찬가지이다.

다음으로, 제1 화상 유지 스텝 ST3으로 이행한 후, 소정 시간의 경과 후에, 리프레시 스텝 ST4로 이행한다.

리프레시 스텝 ST4에서는, 전압 선택 회로(64a)에서 제3 스위칭 회로 SC3이 오프 상태로 됨과 함께 제1 스위칭 회로 SC1이 온 상태로 된다. 이에 의해, 도 9에 도시한 바와 같이, 고전위 전원선(50)의 전위 Vdd가 다시 구동용 하이 레벨 전위 VH로 인상된다. 또한, 공통 전극(37)에 구동용 하이 레벨 전위 VH와 그라운드 전위 GND를 소정 주기로 반복하는 구형상의 펄스가 입력된다.

　그렇게 하면, 공통 전극(37)이 그라운드 전위 GND인 기간에, 화소 전극(35)(35a)과 공통 전극(37)의 전위차에 기초하여 전기 영동 소자(32)가 구동되어, 상기 화소(40)(40A)가 흑 표시된다. 이 흑 표시 동작에 의해, 흑 표시의 화소(40)(40A)에서 시간의 경과에 수반하여 저하되고 있던 콘트라스트를, 화상 표시 스텝 ST2 직후의 상태로까지 회복할 수 있다.

한편, 공통 전극(37)이 구동용 하이 레벨 전위 VH인 기간에, 화소 전극(35)(35b)과 공통 전극(37)의 전위차에 기초하여 전기 영동 소자(32)가 구동되어, 상기 화소(40)(40B)가 백 표시된다. 이 백 표시 동작에 의해, 백 표시의 화소(40)(40B)에서 시간의 경과에 수반하여 저하되고 있던 콘트라스트를, 화상 표시 스텝 ST2 직후의 상태로까지 회복할 수 있다.

또한, 도 9에서는, 공통 전극(37)에 대해 2주기분의 펄스가 입력되는 경우에 대해 나타냈지만, 리프레시 스텝 ST4에서 공통 전극(37)에 입력되는 펄스는, 구동용 하이 레벨 전위 VH의 기간과 그라운드 전위 GND의 기간이 적어도 1회씩 설정되어 있으면 되고, 2주기를 초과하여 길게 할 수도 있다.

리프레시 스텝 ST4에서 표시 화상의 콘트라스트를 회복시킨 후에는, 제2 화상 유지 스텝 ST5로 이행한다. 래치 회로(70)의 전원 전압을 다시 전지 전위 VB(하이 레벨)로 저하시켜 최소한의 소비 전력으로 화상 신호를 유지하면서, 공통 전극(37)을 하이 임피던스 상태로 하여 표시 화상을 장기간에 걸쳐 유지한다. 그 후에는, 리프레시 스텝 ST4와 소정 기간의 화상 유지 스텝 ST5(ST3)를 교대로 반복함으로써, 표시 화상의 콘트라스트를 유지할 수 있다.

이상에 상세히 설명한 본 실시 형태의 구동 방법에 따르면, 화상 표시 스텝 ST2 후에, 화상 유지 스텝 ST3과 리프레시 스텝 ST4를 설정함으로써, 장기간에 걸쳐 콘트라스트를 저하시키지 않고 표시 화상을 유지할 수 있다.

또한, 화상 유지 스텝 ST3에서, 래치 회로(70)의 전원을 오프하지 않고 작동 상태를 유지하고 있으므로, 래치 회로(70)에 대한 재차의 화상 신호 입력을 행하지 않고, 리프레시 동작을 행하게 할 수 있어, 화상 신호의 전송에 의한 전력 소비를 없앨 수 있다.

또한, 화상 유지 스텝 ST3에서는 고전위 전원 단자 PH의 전위 Vdd를 전지 전위 VB로까지 내려, 래치 회로(70)의 구동 전압을 전기 영동 표시 장치(100)의 최저 전압으로까지 내리고 있으므로, 화상 유지 스텝 ST3, ST5에서의 전력 소비를 억제 할 수 있다.

또한 본 실시 형태의 전기 영동 표시 장치(100)에서는, 도 7에 도시한 전압 선택 회로(64a)를 구비하고 있으므로, 고전위 전원선(50)에 대해 전지 전위 VB를 자유자재로 공급할 수 있다.

또한, 화상 유지 스텝 ST3의 길이는 특별히 한정되지 않지만, 시간을 길게 하면 콘트라스트의 저하 폭이 커지고, 그에 수반하여 리프레시 스텝 ST4에서의 전기 영동 소자(32)의 구동 시간을 길게 해야만 하게 된다. 또한, 리프레시 동작에 의한 콘트라스트 변화가 커져, 눈에 띄어 시인되기 쉬워진다. 따라서, 콘트라스트의 저하가 과도하게 생기지 않는 시점에서 리프레시 동작이 이루어지도록 화상 유지 스텝 ST3의 길이를 설정하면 된다.

본 실시 형태에 따른 구동 방법에서는, 화상 표시 스텝 ST2에서, 공통 전극(37)에 구동용 하이 레벨 전위 VH와 그라운드 전위 GND를 주기적으로 반복하는 구형상의 펄스를 복수 주기분 입력하고 있다. 이와 같은 구동 방법을, 본원에서는 「커먼 스윙 구동」이라고 부른다. 커먼 스윙 구동의 정의로서는, 화상 표시 스텝 ST2에서, 공통 전극(37)에 구동용 하이 레벨 전위 VH(하이 레벨)와 그라운드 전위 GND(로우 레벨)를 반복하는 펄스가 적어도 1주기 이상 인가되는 구동 방법이다.

이 커먼 스윙 구동 방법에 따르면, 흑색 입자와 백색 입자를 보다 확실하게 원하는 전극으로 이동시킬 수 있으므로 콘트라스트를 높일 수 있다. 또한 화소 전극과 공통 전극에 인가하는 전위를 구동용 하이 레벨 전위 VH와 그라운드 전위 GND의 2치에 의해 제어 가능하므로, 저전압화가 도모됨과 함께, 회로 구성을 심플하게 할 수 있다. 또한, 화소 전극(35)의 스위칭 소자로서 TFT를 이용한 경우에는, 저전압 구동에 의해 TFT의 신뢰성을 확보할 수 있다고 하는 메리트가 있다.

또한, 커먼 스윙 구동의 주파수 및 주기수는, 전기 영동 소자(32)의 사양 및 특성에 따라서 적절하게 정하는 것이 바람직하다.

또한 본 발명에서는, 화상 표시 스텝 ST2에서 커먼 스윙 구동을 행하지 않는 구동 방법으로 할 수도 있다. 이 경우에는, 화상 표시 스텝 ST2를, 흑색 화상 표시 기간과 백색 화상 표시 기간으로 분할하고, 흑색 화상 표시 기간에서는 공통 전극(37)을 그라운드 전위 GND로 고정하고, 백색 화상 표시 기간에서는 공통 전극(37)을 구동용 하이 레벨 전위 VH로 고정한다. 이에 의해, 흑색 화상 표시 기간에서 화소(40A)가 흑 표시되고, 백색 화상 표시 기간에서 화소(40B)가 백 표시되므로, 상기 실시 형태와 마찬가지로 표시부(5)에 화상을 표시할 수 있다.

<제2 실시 형태>

다음으로, 본 발명의 제2 실시 형태에 대해서 도면을 참조하면서 설명한다.

도 11은, 제2 실시 형태에 따른 전기 영동 표시 장치(200)의 개략 구성을 도시하는 도면이다. 도 12는, 제2 실시 형태에 따른 전기 영동 표시 장치(200)의 화소 회로를 도시하는 도면이다.

또한, 도 11 및 도 12에서, 앞의 제1 실시 형태와 공통의 구성 요소에는 동일한 부호를 붙이고, 이들의 상세한 설명은 생략하는 것으로 한다.

도 11에 도시한 바와 같이, 전기 영동 표시 장치(200)에서는, 표시부(5)에 화소(140)가 매트릭스 형상으로 배열되어 있다. 각각의 화소(140)에는, 공통 전원 변조 회로(64)로부터 연장되는 제1 제어선(91)과 제2 제어선(92)이 각각 접속되어 있다. 화소(140)에 접속된 다른 배선(주사선(66), 데이터선(68), 공통 전극 배선(55), 고전위 전원선(50), 저전위 전원선(49))은 제1 실시 형태와 마찬가지이다.

도 12에 도시한 바와 같이, 전기 영동 표시 장치(200)의 화소(140)는, 도 2의 화소(40)의 구성 외에, 래치 회로(70)와 화소 전극(35) 사이에 삽입된 스위치 회로(80)를 구비하고 있다. 스위치 회로(80)는, 제1 트랜스미션 게이트 TG1과, 제2 트랜스미션 게이트 TG2를 갖는다.

제1 트랜스미션 게이트 TG1은, P-MOS 트랜지스터(81)와 N-MOS 트랜지스터(82)를 갖고 있다. P-MOS 트랜지스터(81) 및 N-MOS 트랜지스터(82)의 소스 단자는 제1 제어선(91)에 접속되고, 드레인 단자는 화소 전극(35)에 접속되어 있다. P-MOS 트랜지스터(81)의 게이트 단자는 래치 회로(70)의 데이터 입력 단자 N1(구동용 TFT(41)의 드레인 단자)에 접속되고, N-MOS 트랜지스터(82)의 게이트 단자는 래치 회로(70)의 데이터 출력 단자 N2에 접속되어 있다.

제2 트랜스미션 게이트 TG2는, P-MOS 트랜지스터(83)와 N-MOS 트랜지스터(84)를 갖고 있다. P-MOS 트랜지스터(83) 및 N-MOS 트랜지스터(84)의 소스 단자는 제2 제어선(92)에 접속되고, 드레인 단자는 화소 전극(35)에 접속되어 있다. P-MOS 트랜지스터(83)의 게이트 단자는 래치 회로(70)의 데이터 출력 단자 N2에 접속되고, N-MOS 트랜지스터(84)의 게이트 단자는 래치 회로(70)의 데이터 입력 단자 N1에 접속되어 있다.

상기 구성을 구비한 전기 영동 표시 장치(200)에서 표시부(5)에 화상을 표시 시키기 위해서는, 구동용 TFT(41)를 통하여 래치 회로(70)의 데이터 입력 단자 N1에 화상 신호를 입력하고, 래치 회로(70)에 화상 신호를 전위로서 기억시킨다. 그렇게 하면, 래치 회로(70)의 데이터 입력 단자 N1 및 데이터 출력 단자 N2로부터 출력되는 전위에 기초하여 동작하는 스위치 회로(80)에 의해, 제1 제어선(91) 또는 제2 제어선(92)과, 화소 전극(35)이 접속된다. 그 결과, 제1 또는 제2 제어선(91, 92)으로부터 화소 전극(35)에 화상 신호에 대응하는 전위가 입력되어, 도 5에 도시한 바와 같이, 화소 전극(35)과 공통 전극(37)의 전위차에 기초하여 화소(140)가 흑 또는 백 표시된다.

도 13은, 전기 영동 표시 장치(200)의 구동 방법을 나타내는 타이밍차트로서, 제1 실시 형태에서 참조한 도 9에 대응하는 도면이다. 도 14는, 도 13에 도시한 구동 방법에 의해 흑 표시되는 화소(140A)와 백 표시되는 화소(140B)를 도시하는 도면이며, 제1 실시 형태에서 참조한 도 10에 대응하는 도면이다.

도 13에는, 도 9에 도시한 제1 실시 형태에 따른 타이밍차트 외에, 제1 제어선(91)의 전위 S1과, 제2 제어선(92)의 전위 S2가 도시되어 있다.

본 실시 형태의 전기 영동 표시 장치(200)에 대해서도, 도 8에 도시한 제1 실시 형태에 따른 구동 방법을 채용할 수 있다. 즉, 화소(140)의 래치 회로(70)에 화상 신호를 입력하는 화상 신호 입력 스텝 ST1과, 기입된 화상 신호에 기초하는 화상을 표시부(5)에 표시하는 화상 표시 스텝 ST2와, 표시한 화상을 유지하는 제1 화상 유지 스텝 ST3과, 표시 화상의 콘트라스트를 회복하는 리프레시 스텝 ST4와, 제2 화상 유지 스텝 ST5를 순차적으로 실행하는 구동 방법을 채용할 수 있다.

단, 본 실시 형태의 구동 방법에서는, 도 13에 도시한 바와 같이, 화상 표시 스텝 ST2를 흑색 화상 표시 스텝 ST21과 백색 화상 표시 스텝 ST22로 분할하고, 각각의 기간에서 흑 표시와 백 표시를 행함으로써 표시부(5)에 화상을 표시하는 구동 방법으로 하고 있다.

흑색 화상 표시 스텝 ST21에서는, 제1 제어선(91)에 구동용 하이 레벨 전위 VH가 입력되는 한편, 제2 제어선(92)은 하이 임피던스 상태로 된다. 이에 의해, 화소(140A)의 화소 전극(35a)의 전위 Va가 구동용 하이 레벨 전위 VH로 되는 한편, 화소(140B)의 화소 전극(35b)은 하이 임피던스 상태로 된다. 따라서, 화소(140A)에 속하는 전기 영동 소자(32)만이 구동되어, 화소(140A)가 흑 표시된다.

한편, 백색 화상 표시 스텝 ST22에서는, 제1 제어선(91)은 하이 임피던스 상태로 되고, 제2 제어선(92)에 그라운드 전위 GND가 입력된다. 이에 의해, 화소(140B)의 화소 전극(35b)의 전위 Vb가 그라운드 전위 GND로 되는 한편, 화소(140A)의 화소 전극(35a)은 하이 임피던스 상태로 된다. 따라서, 화소(140B)에 속하는 전기 영동 소자(32)만이 구동되어, 화소(140B)가 백 표시된다. 이와 같이 하여, 표시부(5)에 화상 데이터에 기초하는 화상이 표시된다.

상기의 구동 방법에 따르면, 화상 표시 스텝 ST2에서 제1 제어선(91)과 제2 제어선(92) 중 어느 한쪽이 반드시 하이 임피던스 상태로 된다. 따라서, 인접하여 배치된 화소 전극(35a, 35b) 사이의 전위차에 의해 접착제층(33)이나 마이크로 캡슐(20)을 통한 리크 전류가 생기는 것을 방지할 수 있다. 이에 의해, 더욱 전력 절약성이 우수한 전기 영동 표시 장치를 실현할 수 있다.

또한, 본 실시 형태에서는, 화상 유지 스텝 ST3, ST5에서 제1 및 제2 제어선(91, 92)의 쌍방을 하이 임피던스 상태로 하고 있다. 이에 의해, 래치 회로(70)의 출력에 기초하여 제1 및 제2 제어선(91, 92) 중 어느 하나와 전기적으로 접속되어 있는 화소 전극(35)도 하이 임피던스 상태로 되므로, 화상 유지 스텝 ST3, ST5에서도 리크 전류가 발생하기 어렵게 되어 있다.

또한, 본 실시 형태의 전기 영동 표시 장치(200)에서는, 화소 전극(35)에 인가되는 전압은 제1 또는 제2 제어선(91, 92)으로부터 공급되기 때문에, 리프레시 스텝 ST4에서 제1 및 제2 제어선(91, 92)의 쌍방에 전위를 입력하고 있다. 리프레시 스텝 ST4는 단시간에 종료되기 때문에, 도 13에 도시한 바와 같이, 제1 및 제2 제어선(91, 92)의 쌍방에 전위를 입력하여도 리크 전류의 발생은 적은 것으로 생각된다. 그러나, 보다 확실하게 리크 전류를 방지하기 위해서는, 화상 표시 스텝 ST2와 마찬가지로, 리프레시 스텝 ST4를 흑색 화상 표시 스텝과 백색 화상 표시 스텝으로 분할하고, 각각의 스텝에서 제1 및 제2 제어선(91, 92) 중 어느 하나에 전위를 입력하는 한편, 다른 쪽의 제어선은 하이 임피던스 상태로 하는 것이 바람직하다.

또한, 본 실시 형태의 전기 영동 표시 장치(200)에서는, 래치 회로(70)와 화소 전극(35) 사이에, 스위치 회로(80)가 개재되어 있으므로, 스위치 회로(80)에 접속된 제1 및 제2 제어선(91, 92)의 전위를 조작함으로써, 래치 회로(70)의 유지 전위에 상관없이 표시부(5)의 표시 제어를 행할 수 있다.

예를 들면, 제1 및 제2 제어선(91, 92)의 쌍방에 구동용 하이 레벨 전위 VH 를 입력하면, 모든 화소(140)의 화소 전극(35)에 구동용 하이 레벨 전위 VH를 입력할 수 있다. 그리고, 이러한 상태에서 공통 전극(37)에 그라운드 전위 GND(로우 레벨)를 입력하면, 표시부(5)를 전체면 흑 표시할 수 있다. 또한, 제1 및 제2 제어선(91, 92)의 쌍방에 그라운드 전위 GND(로우 레벨)를 입력하고, 공통 전극(37)에 구동용 하이 레벨 전위 VH를 입력하면, 표시부(5)를 전체면 백 표시할 수 있다. 따라서, 본 실시 형태에 따르면, 래치 회로(70)에 화상 신호를 전송하지 않고 표시부(5)의 소거 동작을 행할 수 있다.

[전자 기기]

다음으로, 상기 실시 형태의 전기 영동 표시 장치(100, 200)를, 전자 기기에 적용한 경우에 대해서 설명한다.

도 15는, 손목 시계(1000)의 정면도이다. 손목 시계(1000)는 시계 케이스(1002)와, 시계 케이스(1002)에 연결된 한 쌍의 밴드(1003)를 구비하고 있다.

시계 케이스(1002)의 정면에는, 상기 실시 형태의 전기 영동 표시 장치(100)(200)로 이루어지는 표시부(1005)와, 초침(1021)과, 분침(1022)과, 시침(1023)이 설치되어 있다. 시계 케이스(1002)의 측면에는, 조작자로서의 용두(1010)와 조작 버튼(1011)이 설치되어 있다. 용두(1010)는 케이스 내부에 설치되는 태엽축(도시 생략)에 연결되어 있고, 태엽축과 일체로 되어 다단계(예를 들면 2단계)로 눌러 빼기 가능하고, 또한 회전 가능하게 설치되어 있다. 표시부(1005)에서는, 배경으로 되는 화상, 날짜나 시간 등의 문자열 혹은 초침, 분침, 시침 등을 표시할 수 있다.

도 16은 전자 페이퍼(1100)의 구성을 도시하는 사시도이다. 전자 페이퍼(1100)는, 상기 각 실시 형태의 전기 영동 표시 장치(100)(200)를 표시 영역(1101)에 구비하고 있다. 전자 페이퍼(1100)는 가요성을 갖고, 종래의 종이와 마찬가지의 질감 및 유연성을 갖는 재기입 가능한 시트로 이루어지는 본체(1102)를 구비하여 구성되어 있다.

도 17은, 전자 노트(1200)의 구성을 도시하는 사시도이다. 전자 노트(1200)는, 상기의 전자 페이퍼(1100)가 복수매 묶여져, 커버(1201) 사이에 끼워져 있는 것이다. 커버(1201)는, 예를 들면 외부의 장치로부터 보내어지는 표시 데이터를 입력하는 도시는 생략한 표시 데이터 입력 수단을 구비한다. 이에 의해, 그 표시 데이터에 따라서, 전자 페이퍼가 묶여진 상태 그대로, 표시 내용의 변경이나 갱신을 행할 수 있다.

이상의 손목 시계(1000), 전자 페이퍼(1100) 및 전자 노트(1200)에 따르면, 표시부에 본 발명에 따른 전기 영동 표시 장치(100)(200)가 채용되어 있으므로, 전력 절약성이 우수한 표시부를 구비하는 전자 기기로 되어 있다.

또한, 각 도면에 도시한 전자 기기는, 본 발명에 따른 전자 기기를 예시하는 것으로, 본 발명의 기술 범위를 한정하는 것은 아니다. 예를 들면, 휴대 전화, 휴대용 오디오 기기 등의 전자 기기의 표시부에도, 본 발명에 따른 전기 영동 표시 장치는 바람직하게 이용할 수 있다.

도 1은 제1 실시 형태에 따른 전기 영동 표시 장치의 개략 구성도.

도 2는 제1 실시 형태에 따른 전기 영동 표시 장치의 화소 회로도.

도 3은 제1 실시 형태에 따른 전기 영동 표시 장치의 개략 단면도.

도 4는 마이크로 캡슐의 개략 구성도.

도 5는 전기 영동 표시 장치의 동작 설명도.

도 6은 제1 실시 형태에 따른 전기 영동 표시 장치의 제어부를 도시하는 도면.

도 7은 전압 선택 회로의 회로 구성도.

도 8은 제1 실시 형태에 따른 구동 방법을 설명하는 플로우차트.

도 9는 제1 실시 형태에 따른 구동 방법에서의 타이밍차트.

도 10은 제1 실시 형태에 따른 구동 방법의 설명에 이용하는 도면.

도 11은 제2 실시 형태에 따른 전기 영동 표시 장치의 개략 구성도.

도 12는 제2 실시 형태에 따른 전기 영동 표시 장치의 화소 회로도.

도 13은 제2 실시 형태에 따른 구동 방법에서의 타이밍차트.

도 14는 제2 실시 형태에 따른 구동 방법의 설명에 이용하는 도면.

도 15는 전자 기기의 일례인 손목 시계를 도시하는 도면.

도 16은 전자 기기의 일례인 전자 페이퍼를 도시하는 도면.

도 17은 전자 기기의 일례인 전자 노트를 도시하는 도면.

도 18은 종래의 전압 선택 회로를 도시하는 도면.

<도면의 주요 부분에 대한 부호의 설명>

100, 200 : 전기 영동 표시 장치

5 : 표시부

32 : 전기 영동 소자

35, 35a, 35b : 화소 전극

37 : 공통 전극

40, 40A, 40B, 140, 140A, 140B : 화소

41, 41a, 41b : 구동용 TFT(화소 스위칭 소자)

49 : 저전위 전원선

50 : 고전위 전원선

62 : 데이터선 구동 회로

63 : 컨트롤러(제어부)

64a : 전압 선택 회로

70, 70a, 70b : 래치 회로(메모리 회로)

71, 73, PM1, PM2, PM3, PM11, PM12 : P-MOS 트랜지스터

D1, D2 : 다이오드

LS1, LS2 : 레벨 시프터

SC1 : 제1 스위칭 회로

SC2 : 제2 스위칭 회로

SC3 : 제3 스위칭 회로

Claims (5)

1. 복수의 입력 전위로부터 선택한 전위를 출력하는 전압 선택 회로로서,

   최고 전위인 제1 하이 레벨 전위와, 제2 하이 레벨 전위와, 최저 전위인 제3 하이 레벨 전위를 출력 단자로부터 선택적으로 출력 가능하고,

   상기 출력 단자에 상기 제1 하이 레벨 전위를 공급하는 제1 스위칭 회로가, 고내압 트랜지스터와 상기 고내압 트랜지스터의 게이트 단자에 접속되고 상기 고내압 트랜지스터를 온으로 하기 위한 신호를 레벨 시프트하여 출력하는 레벨 시프터를 갖고,

   상기 고내압 트랜지스터의 드레인 또는 소스 중 한 쪽은 상기 제1 하이 레벨 전위를 공급하는 단자에 접속되고, 상기 고내압 트랜지스터의 드레인 또는 소스 중 다른 한 쪽은 상기 출력 단자에 접속되어 있고,

   상기 출력 단자에 상기 제2 하이 레벨 전위를 공급하는 제2 스위칭 회로가, 제1 저내압 트랜지스터와 상기 제1 저내압 트랜지스터의 게이트 단자에 접속되고 상기 제1 저내압 트랜지스터를 온으로 하기 위한 신호를 레벨 시프트하여 출력하는 레벨 시프터와, 상기 제1 저내압 트랜지스터와 상기 출력 단자 사이에 삽입된 제1 다이오드를 갖고,

   상기 제1 저내압 트랜지스터의 드레인 또는 소스 중 한 쪽은 상기 제2 하이 레벨 전위를 공급하는 단자에 접속되고, 상기 제1 저내압 트랜지스터의 드레인 또는 소스 중 다른 한 쪽은 상기 제1 다이오드에 접속되어 있고,

   상기 제1 다이오드는, 상기 제1 저내압 트랜지스터로부터 상기 출력 단자를 향하여 순방향으로 접속되어 있고,

   상기 출력 단자에 상기 제3 하이 레벨 전위를 공급하는 제3 스위칭 회로가, 제2 저내압 트랜지스터와 상기 제2 저내압 트랜지스터와 상기 출력 단자 사이에 삽입된 제2 다이오드를 갖고,

   상기 제2 저내압 트랜지스터의 드레인 또는 소스 중 한 쪽은 상기 제3 하이 레벨 전위를 공급하는 단자에 접속되고, 상기 제2 저내압 트랜지스터의 드레인 또는 소스 중 다른 한 쪽은 상기 제2 다이오드에 접속되어 있고,

   상기 제2 다이오드는, 상기 제2 저내압 트랜지스터로부터 상기 출력 단자를 향하여 순방향으로 접속되어 있고,

   상기 제2 저내압 트랜지스터의 게이트 단자에는, 상기 제2 저내압 트랜지스터를 온으로 하기 위한 신호로서, 상기 제3 하이 레벨 전위와 동전위를 하이 레벨 전위로 하는 신호가 입력되는 것을 특징으로 하는 전압 선택 회로.
2. 제1항에 있어서,

   상기 제2 스위칭 회로에 설치된 레벨 시프터를 구성하는 트랜지스터가, 저내압 트랜지스터인 것을 특징으로 하는 전압 선택 회로.
3. 한 쌍의 기판 사이에 전기 영동 입자를 포함하는 전기 영동 소자를 협지하고, 복수의 화소로 이루어지는 표시부를 갖고 있고, 상기 화소마다, 화소 전극과, 화소 스위칭 소자와, 상기 화소 전극과 상기 화소 스위칭 소자 사이에 접속된 래치 회로가 설치된 전기 영동 표시 장치로서,

   적어도 상기 래치 회로의 전원 전압이, 제1항 또는 제2항의 전압 선택 회로로부터 공급되는 것을 특징으로 하는 전기 영동 표시 장치.
4. 제3항에 있어서,

   상기 제3 하이 레벨 전위가, 상기 전기 영동 표시 장치의 전원계에 설치된 전지의 전압인 것을 특징으로 하는 전기 영동 표시 장치.
5. 제3항의 전기 영동 표시 장치를 구비한 것을 특징으로 하는 전자 기기.

Images