KR101537256B1 - 플럭스 도팅 장치 및 이를 이용한 플럭스 도팅 방법 - Google Patents

플럭스 도팅 장치 및 이를 이용한 플럭스 도팅 방법 Download PDF

Info

Publication number
KR101537256B1
KR101537256B1 KR1020140035735A KR20140035735A KR101537256B1 KR 101537256 B1 KR101537256 B1 KR 101537256B1 KR 1020140035735 A KR1020140035735 A KR 1020140035735A KR 20140035735 A KR20140035735 A KR 20140035735A KR 101537256 B1 KR101537256 B1 KR 101537256B1
Authority
KR
South Korea
Prior art keywords
flux
coated surface
region
rows
area
Prior art date
Application number
KR1020140035735A
Other languages
English (en)
Inventor
김종회
Original Assignee
주식회사 고려반도체시스템
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 고려반도체시스템 filed Critical 주식회사 고려반도체시스템
Priority to KR1020140035735A priority Critical patent/KR101537256B1/ko
Application granted granted Critical
Publication of KR101537256B1 publication Critical patent/KR101537256B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation

Abstract

본 발명은 플럭스 도팅 장치 및 이를 이용한 플럭스 도팅 방법에 관한 것으로, 다수의 솔더볼이 정해진 위치에 안착되는 패턴이 종횡으로 인접하여 다수의 열과 횡을 형성하는 다수의 패턴 형태로 플럭스를 도팅하도록 예정된 자재 상에, 상기 솔더볼이 상기 자재 상에 어태치되기 이전에, 상기 솔더볼이 어태치되는 위치에 플럭스를 도포하는 플럭스 도팅 장치로서, 상기 다수의 패턴 중 일부의 열에 해당하는 제1영역에 해당하는 배열 형태로 플럭스를 도포하기 위한 제1관통공이 패턴 형태로 관통 배열된 제1도포면과, 상기 다수의 패턴 중 다른 일부의 열에 해당하는 제2영역에 해당하는 배열 형태로 플럭스를 도포하기 위한 제2관통공이 패턴 형태로 관통 배열된 제2도포면이 구비된 플럭스 도포체와; 상기 제1도포면이 상기 자재의 상기 제1영역에 정렬되게 상기 플럭스 도포체를 이동시키고, 상기 제2도포면이 상기 자재의 상기 제2영역에 정렬되게 상기 플럭스 도포체를 이동시키는 도포체 이동부와; 상기 플럭스 도포체의 상기 제1도포면이 상기 자재 상에 정렬된 상태에서 상기 제1도포면의 상기 제1관통공을 통해 상기 자재의 정해진 자리에 플럭스를 도팅하고, 상기 플럭스 도포체의 상기 제2도포면이 상기 자재 상에 정렬된 상태에서 상기 제2도포면의 상기 제2관통공을 통해 플럭스를 상기 자재의 정해진 자리에 도팅하는 플럭스 공급부를; 포함하여 구성되어, 솔더볼의 치수 및 자재에 안착되는 간격이 보다 작아지고 조밀해지더라도, 플럭스를 자재의 정해진 자리에 정확히 도팅할 수 있는 플럭스 도팅 장치 및 이를 이용한 플럭스 도팅 방법을 제공한다.

Description

플럭스 도팅 장치 및 이를 이용한 플럭스 도팅 방법 {FLUX DOTTING APPARATUS AND METHOD}
본 발명은 플럭스 도팅 장치 및 이를 이용한 플럭스 도팅 방법으로서, 보다 상세하게는 다수의 종과 횡으로 인접한 자재의 패턴 상에 솔더볼의 크기가 300㎛ 이하의 미세한 크기의 플럭스를 도팅할 것으로 예정된 자재에 솔더볼이 어태치되는 위치에 정확하게 플럭스를 도팅할 수 있는 플럭스 도팅 장치 및 이를 이용한 플럭스 도팅 방법에 관한 것이다.
최근 전자 기기의 소형화 및 고성능화에 수반하여 반도체 칩 등의 반도체 소자도 보다 고집적화되는 추세에 있다. 따라서, 반도체 소자의 범프 패턴의 간격이 종래에 비하여 보다 촘촘하게 형성되고 있으며, 이에 따라 반도체 소자의 패턴에 부합하는 수용홈이 형성된 기판에 일정량의 용융 솔더를 주입한 후 이를 가열하는 리플로우 공정에 의하여 주입된 용융 솔더가 반구형 내지 구형의 범프로 형성하는 방법이 제안되고 있다.
일반적으로, 반도체 패키지는 웨이퍼에 반도체 칩이 상하로 적층되면서 종횡으로 인접 배열되어 제조된다. 이 때, 반도체 칩은 가장자리에 범프가 형성되어 상하로 적층되는 반도체 칩들 사이를 전기적으로 접속시키며, 집적도가 높은 반도체 패키지를 제조한다.
반도체 소자의 집적도가 높아질수록 범프의 크기는 점점 작아지는데, 범프의 크기를 작게 유지하면서도 그 크기를 일정하게 유지할 수 있는 방안으로서, 솔더볼을 이용하여 범프를 형성하는 방식이 많이 적용되고 있다. 이를 위하여 사용되는 도1의 자재(M)에는, 하나의 반도체 칩에 대응하는 패턴(P)이 종횡으로 인접 배열되고, 각 패턴(P)의 예정된 자리(E)에 플럭스를 도팅시키는 공정을 거쳐, 웨이퍼의 반도체 칩에 범프를 형성한다. 즉, 자재(M)는 웨이퍼 자체가 될 수도 있지만, 대체로 웨이퍼로 솔더볼(S)을 전사하는 매개체로 형성된다. 따라서, 자재(M)에 형성되는 패턴(P)의 크기 및 배치는 웨이퍼의 반도체 칩의 크기 및 배치와 동일하게 정해진다.
최근에는 반도체 소자의 집적도가 매우 높아짐에 따라, 직경이 50㎛ 내지 300㎛인 미세 솔더볼을 이용하여 범프를 형성하고자 하는 시도가 이루어지고 있다. 그러나, 미세 솔더볼을 자재(M)의 정해진 자리(E)에 도팅하기 위해서는 미세 솔더볼이 어태치되는 자리(E) 사이의 간격(d)도 보다 작아지므로, 자재(M)의 정해진 자리(E)위치에 플럭스를 정확하게 미세 도팅하고, 자재(M)의 정해진 자리(E)에 도팅된 플럭스에 솔더볼을 정확하게 안착시키는 것은 대단히 어려운 문제가 있다.
먼저, 도3에 도시된 종래의 플럭스 도팅 장치(10')는 솔더볼이 어태치되는 자재(M)의 각 자리(E)의 패턴(P)의 배열대로 핀(u)이 돌출 형성되어, 핀(u)을 용기에 담겨진 플럭스에 살짝 잠기게 하는 것에 의하여 하단부에 플럭스(Fx)를 묻히고, 핀(u)에 묻혀진 플럭스(Fx)를 자재(M)의 정해진 자리(E)에 묻히는 것에 의하여 플럭스(F)를 자재(M)에 도팅하는 공정을 행한다. 그러나, 반도체 소자를 형성하는 범프의 크기가 50㎛ 내지 300㎛로 미세화됨에 핀(u) 타입의 플럭스 도팅 장치(10')를 적용하는 데에 한계가 있었다.
즉, 반도체 칩의 가장자리에 형성되는 범프의 크기가 소형화되면서 솔더볼이 어태치되는 간격(d)에 대한 핀(u)의 치수가 상대적으로 작아지므로, 핀(u)의 휨 변형이 쉽게 이루어짐에 따라 솔더볼(S)이 어태치되는 자리(E)의 간격(d)을 좁히지 못하는 한계가 있었다.
이에 따라, 도4에 도시된 형태의 플럭스 도팅 장치(10)가 적용되려고 하는 추세에 있다. 도4에 도시된 플럭스 도팅 장치(10)는, 저면(10s)에 자재(M)의 패턴(P)과 동일한 형태의 패턴(P')이 동일하게 배열되고, 자재(M)에 어태치될 예정인 솔더볼의 배열과 동일하게 관통공(X)이 형성되도록 구성된다. 이에 따라, 도5a에 도시된 바와 같이, 플럭스 도팅 장치(10)의 관통공(X)을 자재(M)의 각 자리(E)와 정렬시킨 상태로 자재(M)의 판면과 근접시키거나 접촉하게 이동(65)시킨 상태에서, 도5b에 도시된 바와 같이 플럭스 재료(Fo)를 판 상에 공급하고 스위퍼(G)으로 이동(Xd)하면서 플럭스 재료(Fo)를 저면 상면에서 바르는 것에 의하여, 관통공(X)의 형상대로 자재(M)에 플럭스가 도팅된다. 그리고 도5c에 도시된 바와 같이 플럭스 도팅 장치(10)를 자재(M)로부터 멀어지게 이동(65')시키면, 자재(M) 상에는 관통공(X)의 배열 형상대로 플럭스(F)가 남게 된다.
그러나, 도4에 도시된 형태의 플럭스 도팅 장치(10)의 저면(10s)에는 자재(M)의 전체 길이(Y)에 걸쳐 배열된 패턴(P)의 형상대로 관통공(X)의 패턴(P')이 배열되어, 각 관통공(X)을 배열하는 기준선에 근접한 관통공(X)은 위치 정밀도가 기준 공차 범위 내에 있지만, 기준선으로부터 멀리 떨어진 관통공(Xe)은 가공 공차가 누적되면서 자재(M)의 정해진 자리(E)와 편차가 커지게 된다(도5c 참조). 따라서, 도팅 패턴(P')을 통해 도포되는 플럭스(F)가 자재(M)의 자리(E)에 정확히 도팅되지 못하여 불량이 야기되는 문제가 발생되었다.
더욱이, 반도체 패키지의 생산성을 향상시키기 위하여 자재(M)에 형성되는 패턴 배열의 길이(Y)는 종래에 62mm에서 최근에는 75mm 이상으로 확장되는 추세에 있는데, 자재(M)의 패턴(P)이 배열되는 길이가 더 길어지면서, 패턴(P)에 솔더볼이 안착되는 자리(E)의 크기 및 간격(d)이 점점 조밀해짐에 따라, 자재(M)에 플럭스를 도팅를 위한 플럭스 도팅을 위한 도팅 표면(10s)의 치수 정밀도를 높이는 데 한계가 있었다.
또한, 반도체 패키지를 제조하는 과정에서 다양한 크기의 자재들이 하나의 생산 라인에 사용됨에 따라, 자재에 형성되는 패턴(P)의 열과 횡의 개수가 변동되면, 그 때마다 플럭스 도팅 장치(10)를 교체해야 하므로, 플럭스 도팅 장치를 정확한 위치에 교체 설치하는 데에도 막대한 시간이 소요되어 생산성을 저해하는 문제가 있었다.
상기와 같은 문제점을 해결하기 위하여, 본 발명은, 300㎛ 이하의 미세한 크기의 플럭스를 자재의 종횡으로 인접한 패턴 상에 오차없이 정확하게 도팅하기 위한 전 공정으로서, 자재의 종횡으로 인접한 패턴 상에 오차없이 플럭스를 도팅할 수 있도록 하는 플럭스 도팅 장치 및 이를 이용한 플럭스 도팅 방법을 제공하는 것을 목적으로 한다.
즉, 본 발명은 자재에 배열된 패턴에 플럭스를 도팅함에 있어서, 플럭스를 공급하는 도포면에서의 관통공이 위치 가공의 누적 공차에 의한 위치 오차에 의하여, 자재의 정해진 자리에 정확하게 도팅하지 못하는 문제를 해결하면서, 동시에 플럭스 도팅 공정의 생산성을 향상시키는 것을 목적으로 한다.
또한, 본 발명은 반도체 패키지의 제조 여건에 따라 자재의 크기와 자재의 패턴 배열이 달라지더라도, 미세 솔더볼이 어태치되는 자재의 정확한 위치에 플럭스를 도팅할 수 있도록 하는 것을 목적으로 한다.
또한, 본 발명은 자재 상에 배열되는 패턴이 홀수열인 경우와 짝수열인 경우에 대하여 모두 미세 솔더볼이 어태치될 위치에 플럭스를 성공적으로 도팅할 수 있도록 하는 것을 다른 목적으로 한다.
본 발명은 상술한 바의 목적을 달성하기 위하여, 다수의 솔더볼이 정해진 위치에 안착되는 패턴이 종횡으로 인접하여 다수의 열과 횡을 형성하는 다수의 패턴 형태로 플럭스를 도팅하도록 예정된 자재 상에, 상기 솔더볼이 상기 자재 상에 어태치되기 이전에, 상기 솔더볼이 어태치되는 위치에 플럭스를 도포하는 플럭스 도팅 장치로서, 상기 다수의 패턴 중 일부의 열에 해당하는 제1영역에 해당하는 배열 형태로 플럭스를 도포하기 위한 제1관통공이 패턴 형태로 관통 배열된 제1도포면과, 상기 다수의 패턴 중 다른 일부의 열에 해당하는 제2영역에 해당하는 배열 형태로 플럭스를 도포하기 위한 제2관통공이 패턴 형태로 관통 배열된 제2도포면이 구비된 플럭스 도포체와; 상기 제1도포면이 상기 자재의 상기 제1영역에 정렬되게 상기 플럭스 도포체를 이동시키고, 상기 제2도포면이 상기 자재의 상기 제2영역에 정렬되게 상기 플럭스 도포체를 이동시키는 도포체 이동부와; 상기 플럭스 도포체의 상기 제1도포면이 상기 자재 상에 정렬된 상태에서 상기 제1도포면의 상기 제1관통공을 통해 상기 자재의 정해진 자리에 플럭스를 도팅하고, 상기 플럭스 도포체의 상기 제2도포면이 상기 자재 상에 정렬된 상태에서 상기 제2도포면의 상기 제2관통공을 통해 플럭스를 상기 자재의 정해진 자리에 도팅하는 플럭스 공급부를; 포함하여 구성된 것을 특징으로 하는 플럭스 도팅 장치를 제공한다.
이와 같이, 본 발명은, 자재 상에 종횡으로 인접 배열된 다수의 패턴에 정해진 자리에 플럭스를 도팅시키는 공정이 자재의 패턴 배열로 형성된 도포면을 구비한 하나의 플럭스 도팅 장치로 1회의 도팅 공정에 의해 행해지는 대신에, 자재의 다수 패턴 중 일부 열에 해당하는 제1영역과 제2영역의 각 패턴의 정해진 자리에 대응하는 위치에 제1도포면과 제2도포면의 관통공을 각각 가공 형성하고, 제1도포면을 자재의 제1영역과 정렬시킨 상태로 제1영역에 대해서만 플럭스 도팅을 먼저 행하고 제2도포면을 자재의 제2영역과 정렬시킨 상태로 제2영역에 플럭스 도팅을 순차적으로 행함으로써, 보다 적은 누적 가공 공차로 플럭스가 도팅되므로 자재의 정해진 위치와 보다 정확하게 플럭스를 도팅할 수 있는 유리한 효과를 얻을 수 있다.
다시 말하면, 플럭스 도팅 장치의 관통공은 자재의 패턴에 다수 분포된 정해진 자리와 일치하도록 정밀 가공되어야 하는데, 종래와 같이 하나의 도포면에 자재의 패턴 형태와 동일하게 배열하는 경우에는, 가공의 기준 위치(또는 도포면과 자재의 정렬 기준 위치)로부터 멀리 떨어진 위치의 관통공은 가공 공차가 누적되면서 자재의 정해진 위치에 정확하게 정렬되지 못하는 문제가 있었지만, 상기와 같이 2개 이상의 도포면에 도포면를 나눠 별개로 가공함에 따라, 각각의 관통공의 위치를 보다 정확한 위치에 가공하여, 각각의 제1도포면 및 제2도포면을 각각 자재의 제1영역과 제2영역에 정렬하여 플럭스를 도팅함으로써, 자재의 예정된 자리에 정확하게 플럭스를 도팅할 수 있게 된다.
또한, 본 발명은 제1도포면과 제2도포면을 포함하여 2개 이상 형성되므로, 자재의 크기와 패턴 형태가 변동되더라도 하나의 플럭스 도팅 장치가 커버할 수 있는 범위가 더 넓어지는 잇점을 얻을 수 있다.
그리고, 본 발명은, 자재의 제1영역과 제2영역을 포함하는 2개 이상의 영역에 도팅할 수 있는 양의 플럭스 재료를 실시간으로 공급할 수 있는 상태로 이동하면서 자재의 제1영역과 제2영역을 포함하는 다수의 영역에 도팅하므로, 플럭스 도팅 공정에 소요되는 시간이 줄어들지 않으면서 자재의 패턴 위치에 플럭스를 정확하게 도팅할 수 있게 된다. 즉, 생산성과 도팅 정확성을 동시에 향상시킬 수 있는 유리한 효과를 얻을 수 있다.
따라서, 웨이퍼의 대직경화에 따라 자재의 길이(Y)가 길어지더라도, 자재의 전체 패턴에 하나의 도포면으로 플럭스를 도팅하지 않고, 상기와 같이 자재의 영역별로 플럭스 도팅 장치의 제1도포면과 제2도포면을 통해 플럭스를 도팅함으로써, 플럭스 도팅 장치의 기준 위치와 자재의 기준 위치가 서로 정렬된 상태에서, 기준 위치로부터 가장 멀리 떨어져있는 도포면(C)에서의 관통공의 위치가 자재의 기준 위치로부터 가장 멀리 떨어져 있는 자리(E)가 서로 정렬되지 못하여 제 자리에 플럭스가 도팅되지 못하는 불량이 발생되는 것을 근본적으로 줄일 수 있다.
본 발명의 중요한 특징 중 하나로서, 상기 자재의 패턴 형태는 홀수의 열(L)로 패턴이 배열된 경우에는, 플럭스 도포부의 제1도포면에는 홀수의 열로 형성되고, 플럭스 도포체의 제2도포면에는 상기 자재의 상기 다수의 패턴 중 상기 제1플럭스 도포부의 열을 제외한 나머지 열의 절반만큼의 열의 패턴이 형성된다.
이를 통해, 제1도포면을 자재의 제1영역에 근접시키거나 접촉시킨 상태에서 홀수열의 제1영역에 먼저 플럭스를 도팅한 이후에, 제2도포면을 자재의 제2영역에 근접시킨 상태로 제2영역에 대해 플럭스 도팅을 행하고, 제2도포면을 자재의 나머지 영역에 근접시킨 상태로 도팅함으로써, 자재의 다수의 패턴에 플럭스를 불량없이 제 자리에 도팅할 수 있는 유리한 효과를 얻을 수 있다.
무엇보다도, 상기 제1도포면과 상기 제2도포면 사이에는 상기 제1도포면의 길이 이상의 간격이 형성되는 것이 바람직하다. 이를 통해, 자재의 제1영역에 플럭스를 도팅한 상태에서, 자재의 제2영역에 플럭스를 도팅하는 데 있어서, 자재의 제1영역에 먼저 도팅된 플럭스와 제2영역에 도팅되고 있는 플럭스가 서로 간섭되지 않고 정확하게 제1영역과 제2영역에 도팅될 수 있다.
따라서, 홀수의 열로 형성되는 상기 제1도포면의 열의 개수는 상기 제2도포면의 열의 개수보다 더 적게 형성되는 것이, 자재의 제1영역에 플럭스를 도팅한 이후에 자재의 제2영역과 제2영역과 동일한 치수의 나머지 영역에 플럭스를 도팅하는 공정이 보다 간단하고 간섭의 회피가 용이해진다.
가장 바람직하게는, 상기 제1도포면의 열의 개수는 1열이거나 3열로 형성되는 것이 효과적이다.
한편, 상기 자재의 패턴은 짝수의 열로 패턴이 배열될 수도 있다. 이 경우에도 제1도포면와 제2도포면을 통해 자재의 제1영역과 제2영역에 순차적으로 플럭스를 도팅하는 것에 의하여 자재의 정해진 자리에 플럭스를 도팅할 수 있다. 즉, 본 발명은 자재에 배열된 패턴이 짝수의 열로 배열된 경우에도, 제1도포면과 제2도포면에 자재의 열의 개수의 절반씩 동일한 열만큼씩 배열하도록 제1영역과 제2영역을 구분함으로써, 제1도포면으로 자재의 제1영역에서 플럭스를 도팅하고, 제2도포면으로 자재의 제2영역에서 플럭스를 도팅하는 것에 의하여, 플럭스를 정확하면서도 짧은 시간 내에 도팅할 수 있다.
또한, 제1도포면에 비하여 제2도포면은 상기 자재에 보다 근접하도록 단턱면으로 형성된 것이 바람직하다. 이 때, 제1도포면에도 단턱면이 형성될 수도 있다. 이를 통해, 자재의 제1영역에 도팅되어 있는 플럭스에도 불구하고, 플럭스 도팅 장치의 제2도포면을 통해 자재의 제2영역을 도팅하는 과정에서 인접한 제1영역에 도팅되어 있는 플럭스와 서로 간섭되는 것을 보다 확실하게 회피할 수 있다.
한편, 발명의 다른 분야에 따르면, 본 발명은, 다수의 솔더볼이 정해진 위치에 안착되는 패턴이 종횡으로 인접하여 다수의 열과 횡을 형성하는 다수의 패턴 형태로 플럭스를 도팅하도록 예정된 자재 상에, 상기 솔더볼이 상기 자재 상에 어태치되기 이전에, 상기 솔더볼이 어태치되는 위치에 플럭스를 도포하는 플럭스 도팅 방법으로서, 상기 다수의 패턴 중 일부의 열에 해당하는 제1영역에 해당하는 배열 형태로 플럭스를 도포하기 위한 제1관통공이 패턴 형태로 관통 배열된 제1도포면과, 상기 다수의 패턴 중 다른 일부의 열에 해당하는 제2영역에 해당하는 배열 형태로 플럭스를 도포하기 위한 제2관통공이 패턴 형태로 관통 배열된 제2도포면이 구비된 플럭스 도포체를 준비하는 플럭스 도포체 준비단계와; 도포체 이동부에 의하여 상기 플럭스 도포체를 이동시켜 상기 제1도포면이 상기 자재의 상기 제1영역에 정렬되게 상기 플럭스 도포체를 위치시키는 제1정렬단계와; 상기 제1도포면의 상기 제1관통공에 플럭스를 밀어 넣어 상기 자재의 상기 제1영역의 정해진 자리에 플럭스를 도팅하는 제1도팅단계와; 상기 플럭스 도포체를 이동시켜 상기 제2도포면이 상기 자재의 상기 제2영역에 정렬되게 상기 플럭스 도포체를 위치시키는 제2정렬단계와; 상기 제2도포면의 상기 제2관통공에 플럭스를 밀어 넣어 상기 자재의 상기 제2영역의 정해진 자리에 플럭스를 도팅하는 제2도팅단계를; 포함하여 구성된 것을 특징으로 하는 플럭스 도팅 방법을 제공한다.
이 때, 상기 자재의 패턴 형태는 홀수의 열로 패턴이 배열되고, 상기 제1도포면은 홀수의 열로 형성되는 것이 바람직하다. 이를 통해, 상기 제1영역은 상기 자재의 중앙부에 위치하고; 상기 제2영역은 상기 자재의 중앙부의 일측 바깥쪽의 나머지 영역으로 정해져, 플럭스 도팅 장치를 이용하여 자재의 정해진 자리에 플럭스를 정확히 도팅할 수 있다.
그리고, 상기 제2도팅 단계 이후에, 상기 자재 중에 플럭스가 도팅되지 않은 상기 제1영역의 대칭 위치인 나머지 제3영역의 상면에 상기 플럭스 도팅 장치의 상기 제2도포면을 정렬시키는 제3정렬단계와; 상기 제2도포면의 상기 제2관통공에 플럭스를 밀어 넣어 상기 자재의 상기 제3영역의 정해진 자리에 플럭스를 도팅하는 제3도팅단계를; 더 포함하여 구성되어, 자재의 나머지 영역에 대해서도 플럭스를 정확히 도팅한다.
한편, 상기 제1영역은 상기 자재의 끝단부에 위치하고; 상기 제2영역은 상기 자재의 제1영역과 인접한 영역이고, 상기 제1영역을 제외한 나머지 영역의 1/2으로 정해질 수 있다. 그리고, 상기 제2도팅 단계 이후에, 상기 자재 중에 플럭스가 도팅되지 않은 상기 제2영역의 인접 위치인 나머지 제3영역의 상면에 상기 플럭스 도팅 장치의 상기 제2도포면을 정렬시키는 제3정렬단계와; 상기 제2도포면의 상기 제2관통공에 플럭스를 밀어 넣어 상기 자재의 상기 제3영역의 정해진 자리에 플럭스를 도팅하는 제3도팅단계를; 더 포함하여 구성될 수 있다.
상기와 같은 구성은 상기 솔더볼이 직경이 50㎛ 내지 300㎛의 미세 솔더볼이 자재의 정해진 자리에 어태치되기 위한 사전 공정으로 적용될 수 있다는 것이 확인되었다.
본 명세서 및 특허청구범위에 기재된 '자재'라는 용어는 다수의 솔더볼을 미리 정해진 자리에 하나씩 위치시키는 대상물로 정의한다. 따라서, 본 발명에 따른 '자재'는 웨이퍼나 패키지 자체일 수도 있다.
본 명세서 및 특허청구범위에 기재된 '행(B)', '열(L)'은 임의의 방향을 지칭한 것으로 정의한다. 따라서, 실시예에 기재된 바와 같이 '행(B)'이 길이 방향으로의 배열 상태를 지칭하고 '열(L)'이 상하 방향으로의 배열 상태를 지칭할 수도 있지만, '행(B)'이 상하 방향으로의 배열 상태를 지칭하고 '열(L)'이 수평 방향으로의 배열 상태를 지칭하는 것을 포함한다.
본 명세서 및 특허청구범위에 기재된 '인접'이라는 용어(예를 들어, 다수의 종과 횡으로 인접한 자재의 패턴)는 서로 옆에 닿아 있는 것을 의미하는 것으로, 서로 이격되어 있는 형태를 포함하지 않는 것으로 정의하기로 한다. 이에 반하여, 본 명세서 및 특허청구범위에서 '근접'이라는 용어는 가까이 접근하여 서로 이격된 위치로 되는 것을 포함할 뿐만 아니라, 마주보는 면이 서로 닿아 접촉한 상태를 포함하는 것으로 정의하기로 한다.
본 명세서 및 특허청구범위에 기재된 패턴의 '자리' 및 이와 유사한 용어는 솔더볼이 어태치되기로 예정된 위치로 정의하기로 한다. 그리고, 본 명세서 및 특허청구범위에 기재된 자재의 '다수 패턴' 및 이와 유사한 용어는 자재에 솔더볼이 어태치되기로 예정되어 있는 모든 패턴의 배열로 정의하기로 한다.
참고로, 본 명세서에 첨부된 도면에는 플럭스(F)를 알아보기 쉽도록 과장되게 큰 구 형태로 도시되어 있지만, 본 발명에 따라 자재(M)에 도포되는 플럭스는 도면에 도시된 것에 비하여 작고 얇은 두께로 도포된다.
이상에서 설명한 바와 같이, 본 발명은, 자재의 다수 패턴 중 일부 열에 해당하는 제1영역과 제2영역의 각 패턴의 정해진 자리에 대응하는 위치에 제1도포면과 제2도포면으로 각각 가공 형성하고, 제1도포면을 자재의 제1영역과 정렬시킨 상태로 제1영역에 대해서만 플럭스 도팅을 먼저 행하고 제2도포면을 자재의 제2영역과 정렬시킨 상태로 제2영역에 플럭스 도팅을 순차적으로 행함으로써, 기준 위치로부터 멀리 떨어진 자재의 자리에도 플럭스를 정확하게 도팅할 수 있는 유리한 효과를 얻을 수 있다.
또한, 본 발명은, 플럭스 도팅 장치의 관통공은 자재의 패턴에 다수 분포된 정해진 자리와 일치하도록 정밀 가공되어야 하는데, 종래와 같이 하나의 도포면에 자재의 패턴 형태와 동일하게 배열하는 경우에는, 가공의 기준 위치(또는 도포면과 자재의 정렬 기준 위치)로부터 멀리 떨어진 위치의 관통공은 가공 공차가 누적되면서 자재의 정해진 위치에 정확하게 정렬되지 못하는 문제가 있었지만, 상기와 같이 2개 이상의 도포면에 도포면를 나눠 별개로 가공함에 따라, 각각의 관통공의 위치를 보다 정확한 위치에 가공하여, 각각의 제1도포면 및 제2도포면을 각각 자재의 제1영역과 제2영역에 정렬하여 플럭스를 도팅함으로써, 자재의 예정된 자리에 정확하게 플럭스를 도팅할 수 있게 된다.
즉, 본 발명은, 하나의 플럭스 도팅 장치의 서로 다른 제1도포면과 제2도포면으로 플럭스를 자재의 서로 다른 영역의 정해진 자리에 정확하게 플럭스를 도팅할 수 있게 되므로, 자재의 길이가 길어지거나 솔더볼의 치수 및 간격이 보다 작아지고 조밀해지더라도, 플럭스를 자재 상의 정해진 자리에 정확히 도팅할 수 있는 유리한 효과를 얻을 수 있다.
또한, 본 발명은 플럭스를 도포하는 도포면이 제1도포면과 제2도포면을 포함하여 2개 이상 형성되므로, 자재의 크기와 패턴 형태가 변동되더라도 하나의 플럭스 도팅 장치가 커버할 수 있는 범위가 더 넓어지는 잇점을 얻을 수 있다.
그리고, 본 발명은, 자재의 제1영역과 제2영역을 포함하는 2개 이상의 영역에 도팅할 수 있는 양의 플럭스 재료를 실시간으로 공급할 수 있는 상태로 이동하면서 자재의 제1영역과 제2영역을 포함하는 다수의 영역에 도팅하므로, 플럭스 도팅 공정에 소요되는 시간이 줄어들지 않으면서 자재의 패턴 위치에 플럭스를 정확하게 도팅할 수 있게 된다. 즉, 생산성과 도팅 정확성을 동시에 향상시킬 수 있는 유리한 효과를 얻을 수 있다.
한편, 본 발명은, 자재에 배열된 다수의 패턴이 홀수의 열로 형성된 경우에, 제1도포면에는 적은 홀수의 열로 도팅 패턴(P')이 형성되고, 제2도포면에는 상기 자재의 상기 다수의 패턴 중 상기 제1도포면의 열을 제외한 나머지 열의 절반만큼의 도팅 패턴(P')으로 상기 제2도포면이 형성됨으로써, 제1도포면을 이용하여 플럭스를 자재의 제1영역 먼저 도팅한 이후에, 제2도포면을 이용하여 플럭스를 자재의 제2영역에 도팅하고, 그리고 다시 제2도포면을 이용하여 플럭스를 자재의 나머지 영역에 도팅함으로써, 자재의 정해진 자리에 플럭스를 신뢰성있고 정확하게 모두 도팅할 수 있는 유리한 효과를 얻을 수 있다.
그리고, 본 발명은 자재에 배열된 패턴이 짝수의 열로 배열된 경우에도, 제1도포면과 제2도포면에 자재의 열의 개수의 절반씩 배열하도록 제1영역과 제2영역을 구분함으로써, 제1도포면과 제2도포면 상에 플럭스 재료를 구비한 상태에서, 자재의 제1영역과 제2영역에 각각 제1도포면과 제2도포면으로부터 플럭스를 도팅하는 것에 의하여, 플럭스를 정확하면서도 짧은 시간 내에 도팅할 수 있다.
도1은 솔더볼이 어태치되는 자재를 도시한 개략도,
도2는 도1의 'A'부분의 확대도,
도3은 종래의 플럭스 도팅 장치의 구성을 도시한 개략도,
도4는 다른 형태의 플럭스 도팅 장치의 구성을 저면에서 바라본 사시도,
도5a 내지 도5c는 도4의 플럭스 도팅 장치를 이용한 플럭스 도팅 공정을 순차적으로 도시한 도면,
도6은 본 발명의 일 실시예에 따른 플럭스 도팅 장치의 구성을 저면에서 바라본 사시도,
도7은 도6의 플럭스 도팅 장치의 분해도,
도8은 도7의 플럭스 도팅 장치의 결합도,
도9a 내지 도9h는 도6의 플럭스 도팅 장치를 이용한 플럭스 도팅 방법에 따른 구성을 순차적으로 도시한 도면,
도10a 내지 도10c는 본 발명의 제1실시예에 따른 플럭스 도팅 방법에 따른 자재의 도팅 순서를 도시한 도면,
도11a 및 도11b는 본 발명의 제2실시예에 따른 플럭스 도팅 방법에 따른 자재의 도팅 순서를 도시한 도면,
도12a 내지 도12c는 본 발명의 제3실시예에 따른 플럭스 도팅 방법에 따른 자재의 도팅 순서를 도시한 도면,
도13은 본 발명의 또 다른 실시예에 따른 플럭스 도팅 장치의 구성을 저면에서 바라본 사시도,
도14a 및 도14b는 도13의 플럭스 도팅 장치를 이용하여 자재에 플럭스가 도팅되는 순서를 도시한 도면,
도15a 및 도15b는 또 다른 형태의 플럭스 도팅 장치를 이용하여 자재에 플럭스를 도팅하는 순서를 도시한 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 일 실시예에 따른 플럭스 도팅 장치(100)을 상술한다. 본 발명의 일 실시예에 따른 플럭스 도팅 장치(100)을 설명함에 있어서, 이미 공지된 플럭스 도팅 장치(10)의 구성 및 작용과 유사한 구성 및 작용에 대해서는 본 발명의 요지를 명료하게 위하여 동일 또는 유사한 도면 부호를 부여하고 이에 관한 설명은 생략하기로 한다.
도면에 도시된 바와 같이, 본 발명의 일 실시예에 따른 플럭스 도팅 장치(100)은 도1에 도시된 자재(M)에 종횡으로 인접 배열된 패턴(P)의 정해진 자리(E)에 솔더볼(S)을 하나씩 어태치시키기 이전에 플럭스(F)를 도포하는 장치로서, 자재(M)의 다수 패턴(자재에 어태치될 모든 패턴을 지칭함) 중 일부인 제1영역(U1)에 해당하는 패턴(P)들과 동일하게 배열된 제1도포면(Z1)과, 자재(M)의 다수 패턴 중 다른 일부인 제2영역(U2)에 해당하는 패턴(P)들과 동일하게 배열된 제2도포면(Z2)을 구비한 플럭스 도포체(110)와, 제1도포면(Z1)과 제2도포면(Z2)을 통해 플럭스를 자재(M)의 패턴(P)의 정해진 자리(E)에 도포하는 플럭스 공급부(120)와, 플럭스 도포체(110)를 상하 방향 및 수평 방향으로 이동시키는 도포체 이동부(130)로 구성된다.
상기 플럭스 도포체(110)의 제1도포면(Z1)은 자재(M)의 제1영역(U1)의 열의 개수(Lo, 도면에는 1개의 열로 예시됨)만큼의 열(L)로 형성되고, 평탄한 저면(110S)에 형성된다. 그리고, 제1도포면(Z1)에는 자재(M)의 패턴(P)을 이루는 정해진 자리(E)에 정렬되는 제1관통공(114a)이 배열 형성된다. 이 때, 제1도포면(Z1)은 자재(M)의 전체 행(B)의 개수를 모두 포함하도록 형성되게 하는 것이 바람직하다.
참고로, 도7에는 구성의 이해를 돕기 위하여 관통공(114a, 114b)의 개수가 실제로 구성되는 관통공의 개수에 비하여 훨씬 적은 수로 표시되어 있지만, 본 발명에 따른 도포면(또는 관통공)은 자재(M)에 어태치되는 솔더볼(S)이 300㎛이하의 직경을 갖는 미세 솔더볼이어서, 자재(M)의 각 패턴(P)마다 플럭스가 도팅되기로 정해진 자리(도2의 E)의 개수만큼 간격(d)이 매우 조밀하게 형성된다.
제2도포면(Z2)에는 자재(M)의 제2영역(U2)의 열의 개수(Le, 도면에는 개의 8열로 예시됨)만큼의 열(L)로 제2관통공(114b)이 도팅 패턴(P')을 이루며 배열 형성된다. 제2도포면(Z2)은 자재(M)의 전체 열의 개수로부터 제1도포면(Z1)의 열의 개수를 차감한 값의 절반 만큼의 열로 형성된다. 따라서, 자재(M)는 제1도포면(Z1)이 차지하는 길이(Lo)와, 제2도포면(Z2)이 차지하는 길이(Le)의 2배를 합한 길이(Y)로 패턴(P)이 배열된다. 마찬가지로, 제2도포면(Z2)은 자재(M)의 전체 행(B)의 개수를 모두 포함하도록 형성되게 하는 것이 바람직하다.
이 때, 제2도포면(Z2)은 제1도포면(Z1)에 대하여 제1거리(Lc)만큼 이격되며, 제1거리(Lc)는 제1도포면(Z1)의 길이와 동일하거나 더 크게 형성된다. 이를 통해, 제1도포면(Z1)으로부터 먼저 자재(M)의 제1영역(U1)에 도팅된 플럭스(F)와의 간섭을 회피하면서, 자재(M)의 제2영역(U2)에 제2도포면(Z2)을 이용하여 플럭스(F)를 도팅하는 공정이 용이해진다. 그리고, 제2도포면(Z2)은 제1도포면(Z1)의 판면(110s)에 비하여 플럭스의 도팅 높이 만큼 돌출된 단턱면(110s1)에 형성되는 것이, 제2도포면(Z2)을 통해 플럭스를 자재(M)의 정해진 자리(E)에 도팅시키는 과정에서, 제1도포면(Z1)을 통해 먼저 도팅된 플럭스와 간섭을 회피하는 측면에서 바람직하다. 이 때, 단턱면(110s1)은 도팅 패턴(P')의 가장자리 경계와 일치된 형태로 돌출되어, 인접한 위치와 간섭을 최소화하는 것이 좋다.
한편, 도포면(Z1, Z2)이 자재(M)와 접촉한 상태로 플럭스 도팅이 행해지는 경우에는 제2영역(U2)에 플럭스 도팅하는 도포면(Z2)이 자재(M)의 제1영역(U1)에 도팅된 플럭스와 간섭되지 않도록 단턱면(110s1)이 형성되지만, 도포면(Z1, Z2)이 자재(M)와 이격된 상태로 플럭스 도팅 공정이 행해지는 경우에는, 제1도포면(Z1)과 제2도포면(Z2)이 서로 동일한 평면인 판면(110s)에 형성될 수 있다.
도면에는 도포면(Z1, Z2)을 형성하는 케이싱의 바닥 판면(111, 112)의 두께는 편의상 두껍게 도시되어 있지만, 스크린 인쇄 형태로 플럭스가 관통공(114a, 114b)을 통해 자재(M) 상에 도팅되므로, 스위퍼(121, 122)가 플럭스 재료(Fo)를 밀어내는 것에 의하여 자재(M)에 플럭스가 안정적으로 안착될 수 있도록 관통공(114a, 114b)의 직경의 0.5배 내지 20배로 형성되는 것이 바람직하다. 즉, 바닥 판면(111, 112)의 두께는 자재(M)에 도포하고자 하는 플럭스의 분량에 따라 조절될 수 있다.
그리고, 관통공(114a, 114b)을 포함하는 바닥 판면(111, 112), 저면(110s, 110s1) 등의 표면에는 소수성 코팅이 행해져, 플럭스 재료(Fo)를 스위퍼(121, 122)로 밀어내어 관통공(114a, 114b)을 통해 플럭스(F)가 관통공(114a, 114b)을 채운 형태로 자재(M)의 표면에 접촉한 다음에 플럭스 도포 장치(100)를 상측으로 이동시키더라도, 자재(M)의 표면에 도팅된 플럭스(F)가 플럭스 도포 장치(100)의 저면(110s, 110s1) 및 관통공(114a, 114b)에 달라붙지 않고 도팅하고자 하는 양의 플럭스(F)가 자재(M)에 남아있게 된다.
한편, 제1도포면(Z1)의 상측에는 제1스위퍼(121)가 이동할 수 있는 제1챔버(V1)가 형성되고, 제2도포면(Z2)의 상측에도 제2스위퍼(122)가 이동할 수 있는 제2챔버(V2)가 형성된다. 그리고, 제1스위퍼(121)와 제2스위퍼(122)의 이동 스트로크를 제한하는 격벽(115)이 제1도포면(Z1)의 상측과 제2도포면(Z2)의 상측의 사이에 형성된다. 본 발명의 다른 실시 형태에 따르면, 격벽(115)이 형성되지 않고, 하나의 스위퍼로 제1도포면(Z1)의 상측과 제2도포면(Z2)의 상측을 왕복 이동하도록 구성될 수도 있다.
저면에 도포면(Z1, Z2)이 형성되는 케이싱 본체에는 제1도포면(Z1)과 제2도포면(Z2)의 사이에 격벽(118)이 마련되고, 케이싱 덮개(119)와 접하는 위치에는 밀봉링(119s)이 개재되어, 외기로부터 이물질이 침투하기 어려운 밀폐된 제1챔버(V1)와 제2챔버(V2)를 형성한다. 그리고, 고정 볼트(66)가 케이싱 덮개(119)를 관통하여 툴 케이싱 본체(110)의 암나사부(113)에 고정됨으로써 상호 밀봉 결합된다.
상기 플럭스 공급부(120)는, 제1도포면(Z1)의 상측에서 왕복 이동(121d)하면서 플럭스 재료(Fo)를 쓸면서 제1관통공(114a)를 통해 플럭스를 자재(M)의 정해진 자리(E)에 공급하는 제1스위퍼(121)와, 제1스위퍼(121)를 왕복 이동시키는 제1스위퍼 이동부(M1)와, 제2도포면(Z2)의 상측에서 왕복 이동(122d)하면서 플럭스 재료(Fo)를 쓸면서 제2관통공(114b)를 통해 플럭스를 자재(M)의 정해진 자리(E)에 공급하는 제2스위퍼(122)와, 제2스위퍼(122)를 왕복 이동시키는 제2스위퍼 이동부(M2)와, 제1도포면(Z1)의 상측에 플럭스 재료(Fo)를 공급하는 제1플럭스 재료 공급부(SP1)와, 제2도포면(Z2)의 상측에 플럭스 재료(Fo)를 공급하는 제2플럭스 재료 공급부(SP2)로 구성된다.
여기서, 제1스위퍼(121)는 탄성을 갖는 재질로 형성되고, 도7을 기준으로 지면에 수직한 방향으로 관통공(114a, 114b)을 모두 지날 수 있는 폭을 갖는 판 형태이고, 하단부가 제1도포면(Z1)의 상측 표면(111)과 접촉하면서 제1스위퍼 이동부(M1)에 의하여 이동된다. 이에 따라, 제1도표면(Z1)의 상측 표면(111)에 플럭스 재료(Fo)가 공급된 상태에서, 제1스위퍼(121)가 플럭스 재료(Fo)를 밀면서 쓸어 이동하면, 제1도포면(Z1)의 다수의 제1관통공(114a)에는 플럭스 재료(Fo)가 채워지면서 그 아래에 있는 자재(M)의 정해진 자리(E)에 플럭스를 도팅하게 된다.
마찬가지로, 제2스위퍼(122)도 역시 탄성을 갖는 재질로 형성된 판 형태이고, 하단부가 제2도포면(Z2)의 상측 표면(112)과 접촉하면서 제2스위퍼 이동부(M2)에 의하여 이동된다. 이에 따라, 제2도표면(Z2)의 상측 표면(112)에 플럭스 재료(Fo)가 공급된 상태에서, 제2스위퍼(122)가 플럭스 재료(Fo)를 밀면서 쓸어 이동하면, 제2도포면(Z2)의 다수의 제2관통공(114b)에는 플럭스 재료(Fo)가 채워지면서 그 아래에 있는 자재(M)의 정해진 자리(E)에 플럭스를 도팅하게 된다.
한편, 도면에는 제1도포면(Z1)과 제2도포면(Z2)에 각각 제1스위퍼(121)와 제2스위퍼(122)가 설치되어, 제1도포면(Z1)의 제1관통공(114a)을 통해서는 제1스위퍼(121)가 플럭스 재료(Fo)를 밀어 쓸어내는 것에 의하여 자재(M)의 제1영역(U1)에 플럭스를 도팅하고, 제2도포면(Z2)의 제2관통공(114b)을 통해서는 제2스위퍼(122)가 플럭스 재료(Fo)를 밀어 쓸어내는 것에 의하여 자재(M)의 제2영역(U2)에 플럭스를 도팅하는 구성을 예로 들었지만, 본 발명의 다른 실시 형태에 따르면, 제1도포면(Z1)과 제2도포면(Z2) 사이의 격벽(118)이 형성되지 않고, 하나의 스위퍼가 제1도포면(Z1)과 제2도포면(Z2)을 가로질러 이동할 수 있게 설치되어, 상기 하나의 스위퍼로 자재(M)의 제1영역(U1) 및 제2영역(U2)에서 모두 플럭스의 도팅 공정이 행해질 수도 있다.
제1플럭스 재료 공급부(SP1)는 제1도포면(Z1)의 상측 표면(111)에 플럭스 재료(Fo)를 공급한다. 플럭스 재료(Fo)는 제1스위퍼(121)의 이동(121d)에 따라 제1플럭스 재료 공급부(SP1)가 함께 이동하면서, 이동하고 있는 제1스위퍼(121)의 전방부에 조금씩 공급할 수도 있다. 본 발명의 다른 실시 형태에 따르면, 제1플럭스 재료 공급부(SP1)는 제1스위퍼(121)의 전방부에 1회 사용량에 해당하는 양의 플럭스 재료(Fo)를 한번 공급하여 제1스위퍼(121)의 스윕(sweep) 이동과 함께 플럭스 재료(Fo)가 밀려 이동하면서 제1관통공(114a)을 통해 플럭스(F)를 자재(M)의 제1영역(U1) 상에 도팅할 수도 있다.
마찬가지로, 제2플럭스 재료 공급부(SP2)는 제2도포면(Z2)의 상측 표면(112)에 플럭스 재료(Fo)를 공급한다. 플럭스 재료(Fo)는 제2스위퍼(122)의 이동(122d)에 따라 제2플럭스 재료 공급부(SP2)가 함께 이동하면서, 이동하고 있는 제2스위퍼(122)의 전방부에 조금씩 공급할 수도 있고, 제2스위퍼(122)의 전방부에 1회 사용량에 해당하는 양의 플럭스 재료(Fo)를 한번 공급하여 제2스위퍼(121)의 스윕(sweep) 이동과 함께 플럭스 재료(Fo)가 밀려 이동하면서 제2관통공(114b)을 통해 플럭스(F)를 자재(M)의 제2영역(U2) 및 나머지 영역(U2')에 도팅할 수도 있다.
상기 도포체 이동부(130)는 플럭스 도포체(110)를 상하 방향 및 좌우전후 방향으로 이동시킨다. 예를 들어, 도포체 이동부(130)는, 제1도포면(Z1)이 자재(M)의 제1영역(U1)에 정렬되게 플럭스 도포체(110)를 이동시키고, 자재(M)의 제1영역(U1)에서 플럭스 도포 공정이 행해지면 제1도포면(Z1)이 자재(M)의 제1영역(U1)으로부터 멀어지도록 수직 상향 이동시킨다. 또한, 자재(M)의 제2영역(U2) 및 나머지 영역인 제3영역(U2')에 제2도포면(Z2)이 정렬되게 이동시키고, 자재(M)의 제2영역(U1)이나 제3영역(U2')에서 제2관통공(114b)을 통해 플럭스(F)가 도팅되면, 제2도포면(Z2)이 자재(M)로부터 멀어지도록 수직 상향 이동시킨다.
도포체 이동부(130)는 플럭스 도포체(110)와 함께 플럭스 공급부(120)의 일부 이상을 함께 이동시킨다.
한편, 자재(M)의 패턴(P)이 홀수의 열(L)로 패턴이 배열된 경우에는, 제1도포면에(Z1)는 1열 또는 3열의 홀수의 도팅 패턴(P')으로 제1관통공(114a)이 형성되고, 제2도포면(Z2)에는 자재(M)에 정해진 다수의 패턴 중 제1도포면(Z1)에 형성된 열의 개수를 제외한 나머지 열(Le+Le)의 절반(Le)만큼의 열이 형성된다. 이를 통해, 제1도포면(Z1)을 이용하여 플럭스(F)를 자재(M)의 중앙부(도1) 또는 가장자리(도11a)의 제1영역(U1) 먼저 도팅한 이후에, 제2도포면(Z2)을 이용하여 플럭스(F)를 제1영역(U1) 이외의 나머지 영역(U2, U2')에 도팅함으로써, 자재(M)의 다수의 패 턴(P)의 정해진 자리(E)에 플럭스(F)를 불량없이 정확한 위치에 도팅할 수 있게 된다.
이하, 첨부된 도9a 내지 도9h를 참조하여, 자재(M)의 패턴(P)이 홀수의 열로 형성되고, 제1도포면(Z1)에는 1열의 도팅 패턴(P')이 형성되면서 제2도포면(Z2)에는 (자재(M)의 전체 패턴(P)의 열의 개수 - 1개) / 2 개의 열로 형성되어, 자재(M)의 제2영역(U2)의 길이(Y')가 제2도포면(Z2)의 길이와 일치하는 플럭스 도팅 장치(100)을 이용한 본 발명의 제1실시예에 따른 플럭스 도팅 방법을 상술한다.
단계 1: 먼저, 도9a에 도시된 바와 같이, 도포체 이동부(130)는 플럭스 도팅 장치(100)의 제1도포면(Z1)이 자재(M)의 제1영역(U1)과 정렬되도록 플럭스 도포체(110)를 이동(100d1)시킨다. 이 때, 제1도포면(Z1)의 판면(110s)과 자재(M) 사이의 간극은 3000㎛ 이내(접촉될 수도 있음)로 근접하는 것이 바람직하다.
이 때, 도면에 도시되지 않았지만, 플럭스 도팅 장치(100)의 제1도포면(Z1)과 자재(M)의 제1영역(U1)이 서로 정확히 정렬되도록, 제1도포면(Z1)의 내부 또는 이와 인접한 지점을 기준 위치로 삼고, 자재(M)의 제1영역(U1)이나 이와 인접한 지점을 기준 위치로 삼아, 이들 기준 위치를 일치시키는 것에 의하여 플럭스 도팅 장치(100)의 제1도포면(Z1)과 자재(M)의 제1영역(U1)이 서로 정렬된다.
그리고, 제1도포면(Z1)의 상측 표면(111)을 긁는 형태로 이동하는 스위퍼(121)는 제1도포면(Z1)의 최외측 제1관통공(114a)의 바깥 위치로 이동된다.
단계 2: 그리고, 도9b에 도시된 바와 같이, 제1플럭스 재료 공급부(SP1)는 제1스위퍼(121)와 최외측 제1관통공(114a)의 사이에 적어도 일부의 플럭스 재료(Fo)가 위치하도록 플럭스 재료(Fo)를 공급(Fd)한다.
단계 3 : 이에 따라, 도9c에 도시된 바와 같이, 탄력있는 재질로 형성된 제1스위퍼(121)가 121d1으로 표시된 방향으로 이동하면, 제1스위퍼(121)에 의하여 플럭스 재료(Fo)가 밀려 이동하면서, 제1도포면(Z1)의 모든 관통공(114a)에는 플럭스 재료(Fo)가 채워지면서 자재(M)의 제1영역(U1)에 플럭스(F)가 접촉된 상태로 있게 된다.
한편, 도면에 도시되지 않았지만, 단계 2의 플럭스 재료(Fo)의 공급 단계는, 제1스위퍼(121)가 제1관통공(114a)에 플럭스(F)를 채우기 위해 이동(121d1)하는 단계 3과 동시에, 제1플럭스 재료 공급부(SP1)가 제1스위퍼(121)의 전방부에 플럭 재료를 공급하면서 제1스위퍼(121)와 함께 이동하는 형태로 행해질 수도 있다.
단계 4 : 그리고 나서, 도9d에 도시된 바와 같이, 도포체 이동부(130)에 의하여 플럭스 도포체(110)를 상방향으로 이동(100d2)시킨다. 이에 따라, 자재(M)와 제1도포면(Z1)에 함께 접촉하고 있던 플럭스(F)는 소수성 코팅된 제1관통공(114a)으로부터 쉽게 분리되어 자재(M)에만 남게 된다.
이에 따라, 제1도포면(Z1)을 통해 플럭스(F)가 자재(M)의 제1영역(U1)에 정확하게 도팅된 상태가 된다. 즉, 도10a에 도시된 바와 같이, 자재(M)의 중앙부에 위치한 제1영역(U1)은 플럭스(F)가 도팅된 상태(빗금)가 된다.
한편, 제1스위퍼(121)는 그 다음 자재(M)의 제1영역(U1)에 플럭스(F)를 도포하기 위하여 원래의 위치(최외측 관통공의 바깥 위치)로 복귀(121d2)한다.
단계 5: 그리고 나서, 도9e에 도시된 바와 같이, 도포체 이동부(130)에 의하여 플럭스 도팅 장치(100)를 이동(100d3)시켜, 플럭스 도팅 장치(100)의 제2도포면(Z2)이 자재(M)의 제2영역(U2)과 정렬되도록 한다. 이 때, 제1도포면(Z2)의 판면(110s1)과 자재(M) 사이의 간극은 3000㎛ 이내(접촉될 수도 있음)로 근접하는 것이 바람직하다.
이 때, 도면에 도시되지 않았지만, 플럭스 도팅 장치(100)의 제2도포면(Z2)과 자재(M)의 제2영역(U2)이 서로 정확히 정렬되도록, 제2도포면(Z2) 내부 또는 이와 인접한 지점을 기준 위치로 삼고, 자재(M)의 제2영역(U2)이나 이와 인접한 지점을 기준 위치로 삼아, 이들 기준 위치를 일치시키는 것에 의하여 플럭스 도팅 장치(100)의 제2도포면(Z2)과 자재(M)의 제1영역(U1)이 서로 정렬된다.
제2도포면(Z2)의 길이(Y1')는 종래의 플럭스 도팅 장치(10)의 전체 패턴의 길이(Y)에 비하여 훨씬 작으므로, 가공 오차가 누적되면서 기준 위치로부터 멀리 떨어진 지점에서 플럭스가 자재(M)의 정해진 자리(E)에 도팅되지 못하는 불량을 방지할 수 있게 되며, 영역 별로 플럭스(F)를 분할하여 도팅함으로써, 자재(M)의 길이(Y)가 아무리 길어지고 미세 솔더볼의 크기와 간격(d)이 보다 세밀해지더라도, 플럭스 도팅 장치(100)을 이용하여 자재(M)의 정해진 자리(E)에 플럭스(F)를 정확하게 도팅시킬 수 있게 된다.
그리고, 제2도포면(Z2)은 제1도포면(Z1)으로부터 제1도포면(Z1)의 길이(Lo) 이상의 제1거리(Lc)만큼 이격 위치하며, 동시에 제1도포면(Z1)의 판면(110s)에 비하여 자재(M)를 향하여 돌출된 단턱면(110s1)에 제2도포면(Z2)이 형성되어 있으므로, 제2도포면(Z2)의 제2관통공(114b)을 통해 자재(M)의 제2영역(U2)에 근접하여 플럭스(F)를 도팅하는 과정에서, 제2도포면(Z2)의 단턱면(110s1)이 제1영역(U1)에 먼저 도팅되어 있는 플럭스(F)와 접촉하는 것을 회피할 수 있다.
한편, 본 발명의 다른 실시 형태에 따르면, 제1도포면(Z1)과 제2도포면(Z2)의 사이에는 제1도포면(Z1)의 길이(Lo)에 비하여 더 긴 제1거리(Lc)만큼 이격된 구성과, 제1도포면(Z1)의 판면(110s)에 비하여 자재(M)를 향하여 돌출된 단턱면(110s1)에 제2도포면(Z2)이 형성된 구성 중 어느 하나만 채택되어 구성될 수도 있다.
이 때, 제2도포면(Z2)의 상측 표면(112)을 긁는 형태로 이동하는 제2스위퍼(122)는 제2도포면(Z2)의 최외측 제2관통공(114b)의 바깥 위치로 이동된 상태로 있는다.
단계 6: 그리고 나서, 도9e에 도시된 바와 같이, 제2플럭스 재료 공급부(SP2)는 제2스위퍼(122)와 최외측 제2관통공(114b)의 사이에 적어도 일부의 플럭스 재료(Fo)가 위치하도록 플럭스 재료(Fo)를 공급(Fd)한다.
단계 7 : 이에 따라, 도9f에 도시된 바와 같이, 탄력있는 재질로 형성된 제2스위퍼(122)가 122d1으로 표시된 방향으로 이동하면, 제2스위퍼(122)에 의하여 플럭스 재료(Fo)가 밀려 이동하면서, 제2도포면(Z2)의 모든 관통공(114b)에는 플럭스 재료(Fo)가 채워지면서 자재(M)의 제2영역(U2)에 플럭스(F)가 접촉된 상태로 있게 된다.
마찬가지로, 단계 2의 플럭스 재료(Fo)의 공급 단계는, 제2스위퍼(122)가 제2관통공(114b)에 플럭스(F)를 채우기 위해 이동(122d1)하는 단계 7과 동시에, 제2플럭스 재료 공급부(SP2)가 제2스위퍼(122)의 전방부에 플럭 재료를 공급하면서 제2스위퍼(122)와 함께 이동하는 형태로 행해질 수도 있다.
단계 8 : 그리고 나서, 도9g에 도시된 바와 같이, 도포체 이동부(130)에 의하여 플럭스 도포체(110)를 상방향으로 이동(100d4)시킨다. 이에 따라, 자재(M)와 제2도포면(Z2)에 함께 접촉하고 있던 플럭스(F)는 소수성 코팅된 제2관통공(114b)으로부터 쉽게 분리되어 자재(M)에만 남게 된다.
이에 따라, 제2도포면(Z2)을 통해 플럭스(F)가 자재(M)의 제2영역(U2)에 정확하게 도팅된 상태가 된다. 즉, 도10b에 도시된 바와 같이, 자재(M)의 중앙부에 위치한 제1영역(U1)과 자재(M)의 오른편에 위치한 제2영역(U2)에 플럭스(F)가 도팅된 상태(빗금)가 된다.
한편, 제2스위퍼(122)는 그 다음 자재(M)의 제2영역(U2)에 플럭스(F)를 도포하기 위하여 원래의 위치(최외측 관통공의 바깥 위치)로 복귀(122d2)한다.
단계 9: 그리고 나서, 도9h에 도시된 바와 같이 플럭스 도팅 장치(100)의 제2도포면(Z2)이 자재(M2)의 나머지 제3영역(U2')과 정렬되도록 한 다음에, 제2플럭스 재료 공급부(SP2)로부터 플럭스 재료(Fo)를 공급받고 제2스위퍼(122)가 이동(122d1)하여 제2관통공(114b)을 통해 자재(M)의 제3영역(U2')에 플럭스(F)를 묻히고, 플럭스 도포체(110)를 상측으로 이동시키는 것에 의하여 자재(M)의 제3영역(U2')에 플럭스(F)가 도팅된 상태가 된다.
이에 따라, 도10c에 도시된 바와 같이, 자재(M)의 중앙부에 위치한 제1영역(U1)과 자재(M)의 오른편에 위치한 제2영역(U2) 및 나머지 제3영역(U2')에 플럭스가 모두 도팅된 상태(빗금)가 된다.
한편, 본 발명의 제2실시예에 따른 플럭스 도팅 방법은 제1도포면(Z1)에 형성되는 도팅 패턴(P')의 개수가 3개열로 형성된다는 점에서, 1개열의 도팅 패턴(P')으로 형성되는 제1실시예와 차이가 있다.
즉, 본 발명의 제2실시예에 따른 플럭스 도팅 방법은, 자재(M)의 패턴(P)이 홀수의 열로 형성된 경우에, 제1도포면(Z1)에는 3열의 도팅 패턴(P')이 형성되면서 제2도포면(Z2)에는 (자재(M)의 전체 패턴(P)의 열의 개수 - 1개) / 2 개의 열로 형성된 플럭스 도팅 장치(미도시)을 이용한다.
이 경우에는, 전술한 제1실시예의 단계 1 내지 단계 4를 그대로 실시하는 것에 의하여, 도11a에 도시된 바와 같이 자재(M)의 중앙부 3개열의 제1영역(U1)에 플럭스를 도팅하고, 그 다음에, 전술한 제1실시예의 단계 5 내지 단계 8을 실시하는 것에 의하여 자재(M)의 중앙부 3개열의 제1영역(U1)의 우측에 위치한 제2영역(U2)에 플럭스를 도팅할 수 있다(도11b). 그리고, 전술한 제1실시예의 단계 9를 반복하여 나머지 제3영역에 플럭스(F)를 도팅할 수 있다(도11c).
즉, 제1도포면(Z1)에 형성되는 도팅 패턴(P')의 열의 개수는 1개로 형성될 수 있지만, 그 이상으로 형성될 수도 있다. 다만, 자재(M)의 패턴(P)의 열이 홀수인 경우에는, 제1도포면(Z1)에는 홀수의 열로 형성된다.
한편, 본 발명의 제3실시예에 따른 플럭스 도팅 방법은 제1도포면(Z1)에 형성되는 도팅 패턴(P')의 홀수 열의 플럭스를 자재(M)의 중앙부가 아니라 끝단부의 제1영역(U1)에 도팅한다는 점에서 정중앙부의 제1영역(U1)에 도팅하는 제1실시예와 차이가 있다.
즉, 본 발명의 제3실시예에 따른 플럭스 도팅 방법은, 자재(M)의 패턴(P)이 홀수의 열로 형성된 경우에, 전술한 제1실시예의 단계 3 및 단계 4를 행하기 위하여, 자재(M)의 가장자리에 위치한 제1영역(U1)에 정렬한 후, 도12a에 도시된 바와 같이 자재(M)의 가장자리의 제1영역(U1)에 먼저 플럭스(F)를 도팅(빗금)하고, 제1실시예의 단계 5 내지 단계 9를 순차적으로 거치면서 왼편에 위치한 제2영역(U2)과 나머지 영역(U2)에 플럭스(F)를 도팅하도록 구성될 수 있다.
이하, 도13을 참조하여 본 발명의 다른 실시예에 따른 플럭스 도팅 장치(200)을 상술한다. 다만, 본 발명의 다른 실시예를 설명함에 있어서 전술한 일 실시예의 구성 및 작용과 동일 또는 유사한 구성에 대해서는 동일 또는 유사한 도면 부호를 부여하고, 이에 대한 설명을 생략하기로 한다.
도13에 도시된 본 발명의 다른 실시예에 따른 플럭스 도팅 장치(200)는 케이싱 저면(110s1, 110s2)에 형성되는 제1도포면(Z1)과 제2도포면(Z2)이 동일한 열의 도팅 패턴(P')으로 이루어진다는 점에서 도6에 도시된 플럭스 도팅 장치(100)와 구성의 차이가 있다.
즉, 도13에 도시된 플럭스 도팅 장치(200)은 짝수의 열의 패턴(P)이 형성되는 자재(도14a 내지 도15b) 상에 플럭스를 도팅하기 위한 것이다. 따라서, 제1도포면(Z1)과 제2도포면(Z2)에 형성되는 도팅 패턴(P')의 열수가 적지 않으므로, 제1도포면(Z1)이 자재(M)의 제1영역(U1)의 상측에 정렬한 상태에서 제1도포면(Z1)을 통해 플럭스(F)를 자재(M)의 제1영역(U1)에 도팅한다(도14a). 참고로, 도14a의 빗금친 부분은 플럭스(F)가 도팅된 상태를 나타낸 것이다.
이 때, 제1도포면(Z1)의 단턱면(110s1)에 비하여 제2도포면(Z2)의 단턱면(110s2)이 보다 많이 돌출되어 자재(M)에 보다 근접 배치되므로, 자재(M)의 제1영역(U1)에 먼저 도팅되어 있는 플럭스에 간섭되지 않으면서, 제2도포면(Z2)을 통해서도 플럭스를 자재(M)의 제2영역(U2)에 도팅할 수 있다.
한편, 도15a 및 도15b에 도시된 바와 같이, 짝수 열의 패턴(P)이 배열된 자재(M)의 제1영역(U1) 및 제2영역(U2)이 서로 다른 열의 패턴(P)으로 이루어진 경우를 도시한 것이다. 이 경우에는, 플럭스 도팅 장치의 저면에 형성되는 제1도포면(Z1)과 제2도포면(Z2)에 서로 다른 열의 도팅 패턴(P')이 형성되어, 마찬가지로 제1도포면(Z1)을 통해 플럭스(F)를 먼저 자재(M)의 제1영역(U1)에 도팅하고, 그 다음에 제2도포면(Z2)을 통해 플럭스(F)를 제2영역(U2)에 도팅하는 것에 의하여 자재(M)의 정해진 자리(E)에 플럭스(F)를 모두 도팅할 수 있다.
상기와 같이 구성된 본 발명에 따른 플럭스 도팅 장치(100) 및 이를 이용한 플럭스 도팅 방법은, 제2도포면(Z2)의 길이(Y')는 종래의 플럭스 도팅 장치(10)의 전체 패턴의 길이(Y)에 비하여 훨씬 작으므로, 가공 오차가 누적되면서 기준 위치로부터 멀리 떨어진 지점에서 플럭스가 자재(M)의 정해진 자리(E)에 도팅하지 못하는 불량을 방지할 수 있게 되며, 영역 별로 플럭스를 분할 도팅함으로써, 자재(M)의 길이(Y)가 아무리 길어지고 자재(M)에 어태치되는 미세 솔더볼의 크기와 간격(d)이 보다 세밀해지더라도, 플럭스 도팅 장치(100)을 이용하여 자재(M)의 정해진 자리(E)에 플럭스를 정확하게 도팅할 수 있게 된다.
무엇보다도, 자재(M)의 패턴(P)이 홀수의 열(L)로 형성된 경우에, 제1도포면(Z1)에는 1열 또는 3열의 홀수의 패턴(P1')이 형성되고, 제2도포면(Z2)에는 자재(M)의 상기 다수의 패턴들(P의 집합) 중 제1플럭스 도포부(A1)의 열을 제외한 나머지 열의 절반만큼의 도팅 패턴(P')이 형성됨으로써, 제1도포면(Z1)을 통해 플럭스를 자재의 제1영역(U1)에 먼저 도팅한 이후에, 제2도포면(Z2)을 통해 플럭스를 자재의 제2영역(U2)에 도팅하고, 그리고 다시 제2도포면(Z2)을 통해 플럭스를 자재(M)의 나머지 영역(U2')에 도팅함으로써, 자재(M)의 정해진 패턴(P)의 자리(E) 하나하나에 플럭스를 신뢰성있고 정확하게 도팅할 수 있는 유리한 효과를 얻을 수 있다.
이상에서는 본 발명의 바람직한 실시예를 예시적으로 설명하였으나, 본 발명의 범위는 이와 같은 특정 실시예에만 한정되는 것은 아니며, 특허청구 범위에 기재된 범주 내에서 적절하게 변경 가능한 것이다. 본 발명의 실시예에서는 플럭스 도팅 장치에는 2개의 도포면이 형성된 구성을 예로 들었지만, 본 발명은 이에 한정되는 것은 아니며, 3개 이상의 도포면이 형성되는 구성을 포함한다.
또한, 본 발명의 실시예는 첨부된 도면을 참조하여 자재(M)에 플럭스를 도팅하는 구성을 예로 들었는데, 자재(M)의 영역별(U1, U2, U2')로 플럭스를 도팅하는 순서는 필요에 따라 변경 가능하다.
100, 200: 플럭스 도팅 장치 110, 210: 플럭스 도포체
110s1, 110s2: 단턱면 119: 덮개
120: 플럭스 공급부 121: 제1스위퍼
122: 제2스위퍼 130: 도포체 이동부
L: 열 B: 행
Lo: 홀수열 Le: 절반 나머지 열
M: 자재 P: 패턴
Z1: 제1도포면 Z2: 제2도포면
U1: 제1영역 U2: 제2영역
U2': 나머지 제3영역 F: 플럭스
Fo: 플럭스 재료

Claims (17)

  1. 다수의 솔더볼이 정해진 위치에 안착되는 패턴이 종횡으로 인접하여 다수의 열과 횡을 형성하는 다수의 패턴 형태로 플럭스를 도팅하도록 예정된 자재 상에, 상기 솔더볼이 상기 자재 상에 어태치되기 이전에, 상기 솔더볼이 어태치되는 위치에 플럭스를 도포하는 플럭스 도팅 장치로서,
    상기 다수의 패턴 중 일부의 열에 해당하는 제1영역에 해당하는 배열 형태로 플럭스를 도포하기 위한 제1관통공이 패턴 형태로 관통 배열된 제1도포면과, 상기 다수의 패턴 중 다른 일부의 열에 해당하는 제2영역에 해당하는 배열 형태로 플럭스를 도포하기 위한 제2관통공이 패턴 형태로 관통 배열된 제2도포면이 구비된 플럭스 도포체와;
    상기 제1도포면이 상기 자재의 상기 제1영역에 정렬되게 상기 플럭스 도포체를 이동시키고, 상기 제2도포면이 상기 자재의 상기 제2영역에 정렬되게 상기 플럭스 도포체를 이동시키는 도포체 이동부와;
    상기 플럭스 도포체의 상기 제1도포면이 상기 자재 상에 정렬된 상태에서 상기 제1도포면의 상기 제1관통공을 통해 상기 자재의 정해진 자리에 플럭스를 도팅하고, 상기 플럭스 도포체의 상기 제2도포면이 상기 자재 상에 정렬된 상태에서 상기 제2도포면의 상기 제2관통공을 통해 플럭스를 상기 자재의 정해진 자리에 도팅하는 플럭스 공급부를;
    포함하여 구성된 것을 특징으로 하는 플럭스 도팅 장치
  2. 제 1항에 있어서,
    상기 자재의 패턴 형태는 홀수의 열로 패턴이 배열되고, 상기 플럭스 도포체에는 홀수의 열로 상기 제1도포면이 형성된 것을 특징으로 하는 플럭스 도팅 장치.
  3. 제 2항에 있어서,
    상기 플럭스 도포체에는, 상기 자재의 정해진 패턴 중 상기 제1도포면의 열의 개수를 제외한 나머지 열의 절반만큼의 상기 제2도포면이 형성된 것을 특징으로 하는 플럭스 도팅 장치.
  4. 제 3항에 있어서,
    상기 제1도포면의 열의 개수는 상기 제2도포면의 열의 개수보다 더 적은 것을 특징으로 하는 플럭스 도팅 장치.
  5. 제 4항에 있어서,
    상기 제1도포면의 열의 개수는 1열인 것을 특징으로 하는 플럭스 도팅 장치.
  6. 제 1항에 있어서,
    상기 자재의 패턴은 짝수의 열로 패턴이 배열된 것을 특징으로 하는 플럭스 도팅 장치.
  7. 제 6항에 있어서,
    상기 제1도포면과 상기 제2도포면은 동일한 열로 패턴이 배열된 것을 특징으로 하는 플럭스 도팅 장치.
  8. 제 7항에 있어서,
    상기 제1도포면와 상기 제2도포면에 배열된 열의 개수는 상기 자재의 패턴의 열의 개수의 절반씩인 것을 특징으로 하는 플럭스 도팅 장치.
  9. 제 1항 내지 제8항 중 어느 한 항에 있어서,
    상기 제1관통공과 상기 제2관통공의 표면에는 소수성 코팅이 행해진 것을 특징으로 하는 플럭스 도팅 장치
  10. 다수의 솔더볼이 정해진 위치에 안착되는 패턴이 종횡으로 인접하여 다수의 열과 횡을 형성하는 다수의 패턴 형태로 플럭스를 도팅하도록 예정된 자재 상에, 상기 솔더볼이 상기 자재 상에 어태치되기 이전에, 상기 솔더볼이 어태치되는 위치에 플럭스를 도포하는 플럭스 도팅 방법으로서,
    상기 다수의 패턴 중 일부의 열에 해당하는 제1영역에 해당하는 배열 형태로 플럭스를 도포하기 위한 제1관통공이 패턴 형태로 관통 배열된 제1도포면과, 상기 다수의 패턴 중 다른 일부의 열에 해당하는 제2영역에 해당하는 배열 형태로 플럭스를 도포하기 위한 제2관통공이 패턴 형태로 관통 배열된 제2도포면이 구비된 플럭스 도포체를 준비하는 플럭스 도포체 준비단계와;
    도포체 이동부에 의하여 상기 플럭스 도포체를 이동시켜 상기 제1도포면이 상기 자재의 상기 제1영역에 정렬되게 상기 플럭스 도포체를 위치시키는 제1정렬단계와;
    상기 제1도포면의 상기 제1관통공에 플럭스를 밀어 넣어 상기 자재의 상기 제1영역의 정해진 자리에 플럭스를 도팅하는 제1도팅단계와;
    상기 플럭스 도포체를 이동시켜 상기 제2도포면이 상기 자재의 상기 제2영역에 정렬되게 상기 플럭스 도포체를 위치시키는 제2정렬단계와;
    상기 제2도포면의 상기 제2관통공에 플럭스를 밀어 넣어 상기 자재의 상기 제2영역의 정해진 자리에 플럭스를 도팅하는 제2도팅단계를;
    포함하여 구성된 것을 특징으로 하는 플럭스 도팅 방법.
  11. 제 10항에 있어서,
    상기 자재의 패턴 형태는 짝수의 열로 패턴이 배열되고, 상기 제1도포면과 상기 제2도포면은 각각 상기 자재의 패턴의 열수의 절반의 열로 형성된 것을 특징으로 하는 플럭스 도팅 방법.
  12. 제 10항에 있어서,
    상기 자재의 패턴 형태는 홀수의 열로 패턴이 배열되고, 상기 플럭스 도포체는 홀수의 열로 상기 제1도포면이 형성된 것을 특징으로 하는 플럭스 도팅 방법.
  13. 제 12항에 있어서,
    상기 제1영역은 상기 자재의 중앙부에 위치하고;
    상기 제2영역은 상기 자재의 중앙부의 일측 바깥쪽의 나머지 영역인 것을 특징으로 하는 플럭스 도팅 방법.
  14. 제 13항에 있어서, 상기 제2도팅 단계 이후에,
    상기 자재 중에 플럭스가 도팅되지 않은 상기 제1영역의 대칭 위치인 나머지 제3영역의 상면에 상기 플럭스 도팅 장치의 상기 제2도포면을 정렬시키는 제3정렬단계와;
    상기 제2도포면의 상기 제2관통공에 플럭스를 밀어 넣어 상기 자재의 상기 제3영역의 정해진 자리에 플럭스를 도팅하는 제3도팅단계를;
    더 포함하여 구성된 것을 특징으로 하는 플럭스 도팅 방법.
  15. 제 12항에 있어서,
    상기 제1영역은 상기 자재의 끝단부에 위치하고;
    상기 제2영역은 상기 자재의 제1영역과 인접한 영역이고, 상기 제1영역을 제외한 나머지 영역의 1/2인 것을 특징으로 하는 플럭스 도팅 방법.
  16. 제 15항에 있어서, 상기 제2도팅단계 이후에,
    상기 자재 중에 플럭스가 도팅되지 않은 상기 제2영역의 인접 위치인 나머지 제3영역의 상면에 상기 플럭스 도팅 장치의 상기 제2도포면을 정렬시키는 제3정렬단계와;
    상기 제2도포면의 상기 제2관통공에 플럭스를 밀어 넣어 상기 자재의 상기 제3영역의 정해진 자리에 플럭스를 도팅하는 제3도팅단계를;
    더 포함하여 구성된 것을 특징으로 하는 플럭스 도팅 방법.
  17. 제 10항 내지 제16항 중 어느 한 항에 있어서,
    상기 제1도포면의 열의 개수는 상기 제2도포면의 열의 개수보다 더 적은 것을 특징으로 하는 플럭스 도팅 방법.

KR1020140035735A 2014-03-27 2014-03-27 플럭스 도팅 장치 및 이를 이용한 플럭스 도팅 방법 KR101537256B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140035735A KR101537256B1 (ko) 2014-03-27 2014-03-27 플럭스 도팅 장치 및 이를 이용한 플럭스 도팅 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140035735A KR101537256B1 (ko) 2014-03-27 2014-03-27 플럭스 도팅 장치 및 이를 이용한 플럭스 도팅 방법

Publications (1)

Publication Number Publication Date
KR101537256B1 true KR101537256B1 (ko) 2015-07-16

Family

ID=53884972

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140035735A KR101537256B1 (ko) 2014-03-27 2014-03-27 플럭스 도팅 장치 및 이를 이용한 플럭스 도팅 방법

Country Status (1)

Country Link
KR (1) KR101537256B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060110669A (ko) * 2005-04-21 2006-10-25 한미반도체 주식회사 웨이퍼의 플럭스 도포용 마스크와 이를 구비한 플럭스 도포장치의 제어방법
KR100854438B1 (ko) * 2007-06-05 2008-08-28 한미반도체 주식회사 반도체 패키지 제조용 볼마운팅 시스템의 플럭스 도포장치
KR101005098B1 (ko) * 2008-09-22 2010-12-30 (주) 에스에스피 회동수단을 가지는 솔더볼 범핑유닛과 이를 포함하는 웨이퍼 범핑 장비 및 이를 이용한 범핑 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060110669A (ko) * 2005-04-21 2006-10-25 한미반도체 주식회사 웨이퍼의 플럭스 도포용 마스크와 이를 구비한 플럭스 도포장치의 제어방법
KR100854438B1 (ko) * 2007-06-05 2008-08-28 한미반도체 주식회사 반도체 패키지 제조용 볼마운팅 시스템의 플럭스 도포장치
KR101005098B1 (ko) * 2008-09-22 2010-12-30 (주) 에스에스피 회동수단을 가지는 솔더볼 범핑유닛과 이를 포함하는 웨이퍼 범핑 장비 및 이를 이용한 범핑 방법

Similar Documents

Publication Publication Date Title
JP4444322B2 (ja) 導電性ボールの搭載方法及び導電性ボール搭載装置
CN100490107C (zh) 立式电接触元件的制造方法和立式电接触元件
US20230290732A1 (en) Wafer assembly having alignment marks, method for forming same, and wafer alignment method
TWI612593B (zh) 半導體裝置之製造方法及半導體製造裝置
CN106098540A (zh) 压印设备、基板运送设备、压印方法以及物品制造方法
CN105914165B (zh) 基板处理装置、基板处理系统以及基板处理方法
US10269582B2 (en) Package structure, fan-out package structure and method of the same
US10128203B2 (en) Fan-out package structure, antenna system and associated method
KR101537256B1 (ko) 플럭스 도팅 장치 및 이를 이용한 플럭스 도팅 방법
US20090307902A1 (en) Apparatus and method for applying conductive paste onto electronic component
JP6761690B2 (ja) 柱状部材搭載装置、柱状部材搭載方法
CN107006145A (zh) 对基板作业机
CN112420656A (zh) 包括层叠的半导体芯片的半导体封装件及其制造方法
US20190122981A1 (en) Fan-out interconnect integration processes and structures
KR102415798B1 (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
US20230187285A1 (en) Method of manufacturing semiconductor package
CN112334236B (zh) 液剂供给装置以及液剂供给方法
TWI500456B (zh) 水平點膠的方法
CN104658932B (zh) 焊料球贴装工具以及利用该焊料球贴装工具贴装焊料球的方法
JP4995664B2 (ja) 導電性ボールを充填するための装置およびマスク
CN110252581B (zh) 一种导电胶涂覆用蘸胶头
KR102282521B1 (ko) 마이크로 칩 멀티 마운터
JP2012234920A (ja) 半導体製造装置および半導体装置の製造方法
JP7136552B2 (ja) 回路基板およびその製造方法
EP1623456A1 (en) Stencil and method for depositing material onto a substrate

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190523

Year of fee payment: 5