KR101495014B1 - 이동가능한 재배치층을 이용하여 재배치된 전자 디바이스의 제조방법 - Google Patents

이동가능한 재배치층을 이용하여 재배치된 전자 디바이스의 제조방법 Download PDF

Info

Publication number
KR101495014B1
KR101495014B1 KR1020147020488A KR20147020488A KR101495014B1 KR 101495014 B1 KR101495014 B1 KR 101495014B1 KR 1020147020488 A KR1020147020488 A KR 1020147020488A KR 20147020488 A KR20147020488 A KR 20147020488A KR 101495014 B1 KR101495014 B1 KR 101495014B1
Authority
KR
South Korea
Prior art keywords
pattern
layer
contact area
contact
electronic device
Prior art date
Application number
KR1020147020488A
Other languages
English (en)
Other versions
KR20140101874A (ko
Inventor
토마스 리드
데이비드 헌든
수잔 던피
Original Assignee
해리스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 해리스 코포레이션 filed Critical 해리스 코포레이션
Publication of KR20140101874A publication Critical patent/KR20140101874A/ko
Application granted granted Critical
Publication of KR101495014B1 publication Critical patent/KR101495014B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

재배치층을 갖는 전자 디바이스를 제조하는 방법은 접촉 영역(13)의 제 1 패턴을 갖는 전자 디바이스(11, 12)를 제공하는 단계, 및 임시 기판(20) 상에 재배치층(29)을 형성하는 단계를 포함한다. 재배치층(29)은 접촉 영역(13)의 제 1 패턴에 일치하는 접촉 영역(27)의 제 2 패턴, 및 접촉 영역(27)의 제 2 패턴과 다른 접촉 영역(23)의 제 3 패턴을 가진다. 접촉 영역(27)의 제 2 패턴은 복수의 적층된 도전성 및 절연층을 통해 접촉 영역(23)의 제 3 패턴에 결합된다. 접촉 영역(13)의 제 1 패턴은 이동가능한 재배치층(29) 상의 접촉 영역(27)의 제 2 패턴에 결합된다. 그때 임시 기판(20)이 제거되고 그로써 재배치된 전자 디바이스를 형성한다.

Description

이동가능한 재배치층을 이용하여 재배치된 전자 디바이스의 제조방법{METHOD FOR MAKING A REDISTRIBUTED ELECTRONIC DEVICE USING A TRANSFERRABLE REDISTRIBUTION LAYER}
본 발명은 전자 디바이스의 분야, 그리고 더 구체적으로 재배치층(RDL)을 갖는 전자 디바이스를 제조하는 방법에 관한 것이다.
종래의 반도체 디바이스 패키지는 일반적으로 다층 구조이다. 종래의 반도체 디바이스 패키지는 예를 들어, 봉합재 물질의 바닥층, 캐리어, 반도체 다이, 및 봉합재 물질의 상부층을 포함할 수 있다. 반도체 다이 및 캐리어의 위와 아래에 위치된 것에 더해서, 종래의 반도체 디바이스 패키지의 봉합재 물질 역시 반도체 디바이스 및 캐리어를 측방향으로 둘러쌀 수 있다. 덧붙여, 종래의 반도체 디바이스 패키지는 일반적으로 외부 전자 부품을 갖는 반도체 디바이스의 전기 연결을 용이하게 하는 입력/출력 부재를 포함한다.
리드는 종래의 입력/출력 부재의 예이다. 리드는 일반적으로 종래의 반도체 디바이스 패키지의 공간 크기에 기여하고 따라서, 반도체 디바이스 패키지가 고정되고 전기적으로 연결될 기판(예, 회로판) 상의 원치않게 큰 양의 실제 크기를 소비한다.
그러한 입력/출력 부재의 다른 예는 핀, 솔더 볼 또는 종래의 반도체 디바이스 패키지의 높이에 기여하는, 다른 이산 도전성 구조(예, 범프, 볼, 칼럼 등)를 포함한다. 종래의 봉합재 및 캐리어가 종래의 반도체 디바이스 패키지의 전체 두께에 부여하는 두께와 결합될 때, 그러한 이산 도전성 구조의 추가된 높이는 그것이 고정되고 전기적으로 연결되는 캐리어 기판으로부터 원치않게 큰 거리를 돌출하는 반도체 디바이스 패키지를 초래할 수 있다.
전자 디바이스의 크기를 꾸준히 감소시키려는 경향을 따라가기 위해서, 다양한 기술이 패키지된 반도체 디바이스의 크기를 감소시키도록 개발되었다. 이들 기술의 많은 결과는 "칩-스케일 패키지"(CSP), 반도체 다이의 대응하는 측방향 크기와 대략적으로 동일한(즉, 그보다 약간 더 큰) 측방향 크기를 갖는 패키지된 반도체 디바이스이다.
CPS의 상대적으로 작은, 반도체 다이에 의존하는, 측방향 크기로 인해, 그들은 종종 소위 "웨이퍼-스케일"에 형성되고, 그것은 패키징이 웨이퍼 또는 다른 큰-스케일 기판으로부터 반도체 디바이스를 잘라내기 전에 발생한다는 것을 의미한다. 웨이퍼-스케일에서 반도체 디바이스를 패키징하는 것은 그렇지 않으면 칩-스케일 패키징 동안 그렇게 작은 부품을 취급하는 것과 연관될 수 있는 어려움을 피한다.
그러한 웨이퍼-스케일 패키징은 재배치층(RDL)의 형성을 포함할 수 있고, 이는 기판과의 연결에 더 적합한 재배치 연결 패턴으로 반도체 디바이스의 활성 표면 상의 본드 패드의 연결 패턴을 재배열하거나 효과적으로 확장할 수 있다.
RDL을 포함하는 반도체 디바이스가 초이 등에 대한 미국특허 제7,728,437호에 개시된다. 초이는 최소 피치와 같거나 더 큰 간격에서 배치된 단자를 포함하는 반도체 패키지를 개시한다. 반도체 패키지는 반도체 칩 하에 형성된 재배치층 패턴을 갖는, 복수의 범프가 형성된 바닥 표면을 갖는 반도체 칩을 포함한다. 각각의 재배치층은 범프 중 적어도 하나에 전기적으로 연결된 제 1 부분 및 제 1 부분에 전기적으로 연결된 제 2 부분을 포함한다. 캡슐화층은 반도체 칩의 적어도 상부 표면을 둘러싸고, 패턴된 절연층은 재배치층 패턴 아래에 형성되고 재배치층 패턴의 제 2 부분의 적어도 부분을 노출시킨다.
그러나, 재배치층을 갖는 전자 디바이스를 제조하는 방법에서의 또 다른 발전이 여전히 요구된다.
앞서 언급된 배경의 관점에서, 그러므로 재배치층을 갖는 전자 디바이스를 제조하는 방법을 제공하는 것이 본 발명의 목적이다.
본 발명에 따른 이러한 그리고 다른 목적, 특징, 및 이점은 접촉 영역의 제 1 패턴을 갖는 전자 디바이스를 제공하는 단계, 및 임시 기판 상의 재배치층을 형성한 단계를 포함하는 재배치층을 갖는 전자 디바이스를 제조하는 방법에 의해 제공된다. 임시 기판은 접촉 영역의 제 1 패턴에 일치하는 접촉 영역의 제 2 패턴, 및 접촉 영역의 제 2 패턴과 다른 접촉 영역의 제 3 패턴을 가진다. 접촉 영역의 제 2 패턴은 접촉 영역의 제 3 패턴에 결합된다. 접촉 영역의 제 1 패턴은 접촉 영역의 제 2 패턴에 결합된다. 임시 기판이 제거되고 그로써 재배치된 전자 디바이스를 형성한다.
임시 기판의 크기는 전자 디바이스의 크기에 대응할 수 있다. 대안적으로, 임시 기판의 크기는 복수의 전자 디바이스의 크기에 대응할 수 있고, 그 방법은 결합된 전자 디바이스를 갖는 임시 기판을 재배치된 전자 디바이스로 나누는 단계를 더 포함한다. 나누는 단계는 임시 기판이 제거되기 전에 수행될 수 있다.
임시 기판의 크기가 복수의 전자 디바이스의 크기에 대응할 때, 임시 기판 상의 재배치층은 서로 다를 수 있고, 결국 본딩되는 전자 디바이스가 서로 다른 것을 허용한다.
전자 디바이스와 재배치층을 별개로 형성하는 것은 전자 디바이스 또는 재배치층을 형성하는 것에서의 에러가 재배치층이 전자 디바이스 웨이퍼 상에 직접적으로 형성되는 종래의 방법에서 일반적으로 발생하는 바와 같은, 다른 것의 파괴를 초래하지 않기 때문에 특히 유리하다.
일부 어플리케이션에서, 재배치층을 형성하는 단계는 복수의 적층된 금속층을 형성하는 것을 포함할 수 있다. 덧붙여, 패시베이션층은 인접한 금속층 사이에 형성될 수 있다. 상호연결 구조는 접촉 영역의 제 3 패턴 상에 형성될 수 있다. 상호연결 구조는 핀, 패드, 솔더 볼 등을 포함할 수 있다.
본 발명은 재배치층을 갖는 전자 디바이스를 제조하는 방법을 제공한다.
도 1은 본 발명에 따라서 웨이퍼에 재배치층을 결합하는 방법의 흐름도이다.
도 2는 본 발명에 따라서 웨이퍼에 추가적인 재배치층을 결합하는 방법에서 선택 단계를 나타내는 흐름도이다.
도 3은 전자 디바이스 웨이퍼 및 임시 기판의 개략적인 도면이다.
도 3a-3i는 본 발명의 방법의 다양한 단계에서 임시 기판 상에 형성되고 그런 후에 웨이퍼에 결합되는 재배치층의 개략적인 횡단면도이다.
도 4는 본 발명에 따라서 임시 기판에 본딩되는 분리된 전자 디바이스의 개략적인 횡단면도이다.
도 5는 본 발명에 따라서 분리된 임시 기판에 본딩된 분리된 전자 디바이스의 개략적인 횡단면도이다.
도 6은 본 발명에 따른 분리된 전자 디바이스에 재배치층을 결합하는 방법의 흐름도이다.
본 발명은 이제 본 발명의 바람직한 실시예가 도시되는, 첨부된 도면을 참조하여 이하에 더 완전하게 설명될 것이다. 그러나 본 발명은 많은 다른 형태로 구현될 수 있고, 여기에 제시된 실시예로 제한되는 것으로 해석되지 않아야 한다. 그보다는, 이들 실시예는 본 개시가 철저하고 완전해지며, 해당 기술분야의 당업자에게 본 발명의 범위를 충분히 전달하도록 제공된다. 동일한 번호는 전체에 걸쳐 동일한 부재를 말한다.
도 1, 도 3 및 도 3a-3i의 흐름도(50)에 대해 먼저 언급하면서, 재배치된 전자 디바이스(31, 32)의 제조방법이 이제 설명된다. 방법의 시작 후에(블록(51)), 다이 패드(13)를 형성하는 접촉 영역의 패턴을 갖는 각각의 전자 디바이스를 갖는, 복수의 전자 디바이스(11, 12)를 포함하는 웨이퍼(10)가 도 3a에 도시되는 바와 같이 제공된다(블록(52)). 웨이퍼(10)는 예를 들어, 실리콘 반도체 기판일 수 있고, 전자 디바이스(11, 12)는 임의의 적합한 전자 디바이스일 수 있다. 다이 패드(13)는 도시된 바와 같이 노출된 도전성 패치이지만, 그들이 핀과 같은 다른 형태를 취할 수 있고, 임의의 패턴으로 존재할 수 있다는 것이 이해되어야만 한다.
다음으로, 재배치층(29)은 도 3a-3e(그 사이에 패시베이션층과 함께, 각각의 도전층의 빌드업을 도시함)에 도시된 바와 같이, 임시 기판(20) 상의 그 사이에 패시베이션층(24, 26, 28)을 갖는, 복수의 적층된 도전층(23, 25, 27)으로서 형성된다. 재배치층(29)은 다이 패드(13)에 일치하는 웨이퍼 본딩 패드(27)를 형성하는 접촉 영역의 패턴, 및 웨이퍼 본딩 패드(27)와 다른, 재배치된 패드(23)로 언급되는, 재배치된 접촉 영역의 패턴을 가진다. 웨이퍼 본딩 패드(27)는 상호연결부(25)를 통해 재배치된 패드(23)에 결합된다. 해당 기술분야의 당업자는 유리 또는 실리콘과 같은 임의의 적합한 임시 기판이 사용될 수 있다는 것을 인지할 것이다.
다음으로, 선택적으로, 웨이퍼(10)가 테스트될 수 있다(블록(53)). 블록(54)에서, 웨이퍼(10)가 사용하기에 적합하지 않은 것으로 확인한다면, 그 방법은 위에 설명된 바와 같이 새로운 웨이퍼(10)를 제공하는 것을 계속한다(블록(52)). 그런 후에 새로운 웨이퍼(10)가 테스트되고(블록(53)), 새로운 웨이퍼(10)를 테스트하고 제공하는 것은 양호한 웨이퍼가 발견될 때까지 계속한다. 달리 말해서, 웨이퍼 상의 양호한 다이의 수율은 임계값보다 더 크다.
블록(54)에서 웨이퍼가 사용하기에 적합한 것으로 확인한다면, 그 방법은 임시 기판(20) 상의 재배치층을 처리하는 단계로 진행하고, 그런 후에 재배치층(29)은 선택적으로 테스트될 수 있다(블록(57)). 재배치층(29)이 블록(58)에서 사용하기에 적합하지 않다면, 그 방법은 위에 설명된 바와 같이, 새로운 임시 기판(20) 상에 새로운 재배치층(29)을 형성하는 단계를 계속한다(블록(56))).
이러한 테스팅 단계는 특히 유리하고 종래 기술에 비해 본 발명의 중요한 이점을 나타낸다. 종래 기술에서와 같이 웨이퍼 상에 직접적으로 재배치층을 형성하는 것과는 반대로, 웨이퍼(10)와 재배치층(29)을 별개로 형성하는 것에 의해, 웨이퍼 및 재배치층은 그들의 결합에 앞서 테스트될 수 있다. 이러한 방식으로, 웨이퍼(10) 또는 재배치층(29)이 불량하거나, 기능적이지 않거나 사용하기에 적합하지 않다면, 그것은 폐기되는 대응하는 재배치층 또는 웨이퍼를 갖지 않고 대체될 수 있다. 덧붙여, 웨이퍼(10)와 재배치층(29)을 별개로 형성하는 것은 웨이퍼가 웨이퍼 상에 직접적으로 재배치층을 형성하는 것에 의해 야기되는 열응력에 영향받지 않는다는 것을 의미한다.
블록(58)에서 재배치층(29)이 사용하기에 적합하다면, 그 방법은 도 3f에 도시된 바와 같이, 웨이퍼 본딩 패드(27)에 다이 패드(13)를 결합하는 것을 계속한다(블록(60)). 이러한 결합은 해당 기술분야의 당업자에 의해 인지될 바와 같이, 웨이퍼 대 웨이퍼의 본딩 공정을 통해 달성된다.
다음으로, 그 방법은 도 3g에 도시된 바와 같이, 임시 기판(20)의 제거로 이어진다(블록(61)). 임시 기판의 제거는 해당 기술분야의 당업자에 의해 인지될 바와 같이, 화학적 또는 기계적 공정의 사용을 통해 수행될 수 있다.
선택적으로, 추가적인 재배치층은 위에 설명된 방법을 사용하여 추가적인 임시 기판 상에 형성될 수 있다. 도 2의 흐름도(99)에 도시된 바와 같이, 원래의 재배치된 패드에 일치하는 접촉 영역의 패턴 및 원래의 재배치된 패드와 다른 재배치된 접촉 영역의 추가적인 패턴을 갖는 추가적인 임시 기판 상에 추가적인 재배치층을 형성한다(블록(62a)). 원래의 재배치된 패드에 일치하는 접촉 영역의 패턴은 재배치층을 통해 재배치된 접촉 영역의 추가적인 패턴에 결합된다. 그러한 어플리케이션에서, 그 방법은 또한 추가적인 재배치층의 접촉 영역의 매칭 패턴에 원래의 재배치층의 재배치된 패드를 결합하는 단계를 포함할 수 있다(블록(62b)). 그런 후에, 추가적인 임시 기판이 제거된다(블록(62c)).
이러한 추가적인 재배치층을 형성하는 단계는 추가적인 재배치층과 원래의 재배치층(29)을 형성하도록 사용된 물질이 다르고 다른 처리 온도가 사용될 때 유용할 수 있다. 이러한 상황에서, 추가적인 재배치층을 별개로 형성하는 것은 원래의 재배치층(29)을 더 복잡하게 하는 것보다 더 유리하다.
도 3h에 대해 언급하면서, 그런 후에 상호연결 구조(33)가 재배치된 접촉 영역(23)의 노출된 패턴 상에 형성된다(블록(63)). 상호연결 구조(33)는 핀, 솔더 볼 또는 다른 이산 도전성 구조(예, 범프, 볼, 칼럼 등)를 포함하는 입력/출력 부재이다.
그런 후에 웨이퍼(10) 및 재배치층(29)은 도 3i에 도시된 바와 같이, 해당 기술분야의 당업자에게 공지된 기술을 사용하여 복수의 재배치된 전자 디바이스(31, 32)로 나누어진다(블록(64)).
도시된 흐름도가 블록(61) 후에 수행되는 블록(64)을 나타냄에도, 역순이 발생할 수 있다. 즉, 결합된 웨이퍼 및 재배치층은 임시 기판이 재배치층으로부터 제거되기 전에 복수의 재배치된 전자 디바이스로 나누어질 수 있다. 그런 후에 임시 기판은 각각의 개별적인 재배치된 전자 디바이스에 대해 제거될 수 있다. 블록(61, 64)의 순서가 교환가능함에도, 블록(63)에서 재배치된 패드 상에 상호연결 구조를 형성하는 것은 블록(61)에서 임시 기판이 제거된 후에 수행될 필요가 있다. 이것은 블록(64)에서 재배치된 웨이퍼가 나누어질 때와 상관없다. 예를 들어, 블록(61, 64, 63)의 순서에서의 처리는 허용가능할 수 있다. 블록(65)은 방법의 종료를 나타낸다.
위에 논의된 바와 같이, 전자 디바이스(11, 12)를 포함하는 웨이퍼(10)는 임시 기판(20) 상의 재배치층(29)에 결합된다. 임시 기판(20)의 크기는 복수의 전자 디바이스(11, 12)를 포함하는 웨이퍼(10)의 크기에 대응한다. 이것은 웨이퍼 레벨에서 재배치로서 언급될 수 있다. 함께 결합된 후에, 그런 후에 웨이퍼(10) 및 임시 기판(20)이 재배치된 전자 디바이스(31, 32)로 나누어진다. 나누어지는 것은 임시 기판(20)이 제거되기 전에 또는 후에 수행될 수 있다. 전자 디바이스(11, 12)가 동일한 웨이퍼(10)로부터 유래하기 때문에, 그들은 일반적으로 동일한 설계, 기능 및 레이아웃을 가진다. 달리 말해서, 웨이퍼(10) 상의 전자 디바이스(11, 12)는 서로 동일하다.
이제 도 4-6에 대해 언급하면서, 또 다른 측면은 각각의 재배치층(29a', 29b')을 갖는 단일 전자 디바이스(14', 15')를 제조하는 것에 관한 것이다. 위와는 반대로, 이러한 측면은 전자 디바이스가 각각의 재배치층(29a', 29b')에 결합되기 전에 각각의 전자 디바이스로부터 분리되기 때문에 전자 디바이스 레벨에서 재배치로 언급될 수 있다.
전자 디바이스(14', 15')가 각각 개별적인 토대로 취급되기 때문에, 그들은 설계 및 기능의 관점에서 서로 다를 수 있다. 이것은 전자 디바이스(14', 15')가 서로 랜덤인 것을 허용한다. 여기에 사용된 바와 같은 전자 디바이스는 해당 기술분야의 당업자에 의해 용이하게 인지될 바와 같이, 집적 회로, 다이 및 재배치층을 요구하는 임의의 부품을 다룬다.
도 4에 도시된 바와 같이, 임시 기판(20')은 하나 이상의 전자 디바이스(14', 15')가 각각의 재배치층에 본딩될 수 있는 크기를 갖는다. 예를 들어, 전자 디바이스(14')는 재배치층(29a')에 본딩되고, 전자 디바이스(15')는 재배치층(29b')에 본딩된다.
임시 기판(20')은 서로 다른 재배치층(29a', 29b')으로 형성된다. 임시 기판(20) 상에 재배치층(29)을 형성하는 것에 대한 위의 설명은 또한 재배치층(29a', 29b') 상의 접촉 영역의 패턴이 서로 다른 것을 제외하고, 임시 기판(20') 상에 재배치층(29a', 29b')을 형성하는 것에 적용가능하다.
대안적으로, 임시 기판은 도 3에 도시된 임시 기판(20)에 대한 경우인 바와 같이, 재배치층이 모두 동일하도록 형성될 수 있다. 이것은 개별적인 전자 디바이스(11, 12) 역시 그들이 임시 기판(20) 상의 재배치층(29)과 일치하도록 모두 동일하다는 것을 의미한다.
또 다른 측면은 도 5에 도시된 바와 같이, 본딩된 전자 디바이스(14")의 크기에 대응하는 크기를 갖는 임시 기판(20")에 관한 것이다. 도시된 바와 같이, 임시 기판(20")은 처음에 하나보다 많은 재배치층을 갖는 나누어지거나 잘린 임시 기판으로서 발생할 수 있다. 예를 들어, 도 4에 도시된 바와 같이 재배치층(29a', 29b')을 갖는 임시 기판(20')은 나누어지고 그래서 재구성된 임시 기판(20")은 그 위에 재배치층(29a")을 가진다.
전자 디바이스(14', 15')로부터 도 4에 도시된 임시 기판(20')을 제거하는 관점에서, 이것은 전자 디바이스가 개별적인 재배치된 전자 디바이스로 잘리거나 분리된 후에 수행될 수 있다. 대안적으로, 임시 기판(20')은 전자 디바이스(14', 15')가 개별적인 재배치된 전자 디바이스로 잘리거나 분리되기 전에 제거될 수 있다.
전자 디바이스(14")로부터 도 5에 도시된 임시 기판(20")을 제거하는 관점에서, 이것은 전자 디바이스가 개별적인 재배치된 층(29a")에 본딩된 후에 수행된다. 이러한 공정은 다른 개별적인 전자 디바이스 및 각각의 개별적인 재배치층에 대해 반복된다.
재배치층을 갖는 전자 디바이스를 제조하는 방법을 도시하는 흐름도(100)가 이제 도 6에 대해 참조하여 논의될 것이다. 시작(블록(102))으로부터, 블록(104)에서 접촉 영역의 제 1 패턴을 갖는 전자 디바이스는 수행된다. 그 방법은 블록(106)에서 임시 기판 상에 재배치층을 형성하는 것을 포함한다. 임시 기판은 접촉 영역의 제 1 패턴에 일치하는 접촉 영역의 제 2 패턴, 및 접촉 영역의 제 2 패턴과 다른 접촉 영역의 제 3 패턴을 가진다. 접촉 영역의 제 2 패턴은 접촉 영역의 제 3 패턴에 결합된다. 전자 디바이스의 접촉 영역의 제 1 패턴은 블록(108)에서 재배치층의 접촉 영역의 제 2 패턴에 결합된다. 임시 기판은 블록(110)에서 재배치층으로부터 제거되고 그로써 재배치된 전자 디바이스를 형성한다. 그 방법은 블록(112)에서 종료한다.

Claims (10)

  1. 접촉 영역의 제 1 패턴을 갖는 전자 디바이스를 제공하는 단계;
    상기 접촉 영역의 제 1 패턴에 일치하는 접촉 영역의 제 2 패턴을 갖는 제 1 층, 상기 접촉 영역의 제 2 패턴과 다른 접촉 영역의 제 3 패턴을 갖는 제 3 층, 및 상기 접촉 영역의 제 3 패턴에 상기 접촉 영역의 제 2 패턴을 결합하는 상호연결부의 패턴을 갖는 제 2 층을 포함하는 재배치층을 임시 기판 상에 형성하는 단계, 각각의 상호연결부는 접촉 영역부의 제 2 패턴 및 접촉 영역부의 제 3 패턴이 서로 측방향으로 오프셋되도록 상기 접촉 영역부의 제 2 패턴 및 결합된 상기 접촉영역부의 제 3 패턴을 갖고, 상기 임시 기판의 크기는 복수의 전자 디바이스의 크기에 대응하며;
    상기 재배치층의 상기 접촉 영역의 제 2 패턴에 상기 전자 디바이스의 상기 접촉 영역의 제 1 패턴을 결합시키는 단계;
    상기 임시 기판을 제거하기 전에 상기 전자 디바이스가 결합된 상기 임시 기판을 나누는 단계; 및
    상기 재배치층으로부터 상기 임시 기판을 제거함으로써 재배치된 전자 디바이스를 형성하는 단계를 포함하는 것을 특징으로 하는 재배치층을 갖는 전자 디바이스의 제조 방법.
  2. 제 1항에 있어서,
    상기 재배치층을 형성하는 단계는 복수의 적층된 도전층을 형성하는 것을 포함하는 것을 특징으로 하는 재배치층을 갖는 전자 디바이스의 제조 방법.
  3. 제 2항에 있어서,
    인접한 상기 도전층 사이에 패시베이션층이 형성되는 것을 특징으로 하는 재배치층을 갖는 전자 디바이스의 제조 방법.
  4. 제 1항에 있어서,
    상기 방법은 상기 재배치된 전자 디바이스를 형성한 후에 상기 접촉 영역의 제 3 패턴 상에 상호연결 구조를 형성하는 단계를 더 포함하는 것을 특징으로 하는 재배치층을 갖는 전자 디바이스의 제조 방법.
  5. 제 1항에 있어서,
    상기 방법은:
    상기 재배치된 전자 디바이스를 형성한 후에,
    추가적인 임시 기판 상에 상기 접촉 영역의 제 3 패턴에 일치하는 접촉 영역의 제 4 패턴 및 상기 접촉 영역의 제 4 패턴과 다른 접촉 영역의 제 5 패턴을 갖는 추가적인 재배치층을 형성하는 단계로서, 상기 접촉 영역의 제 4 패턴은 상기 접촉 영역의 제 5 패턴에 결합되며;
    상기 추가적인 재배치층의 상기 접촉 영역의 제 4 패턴에 상기 재배치층의 상기 접촉 영역의 제 3 패턴을 결합하는 단계; 및
    상기 추가적인 재배치층으로부터 상기 추가적인 임시 기판을 제거하는 단계를 더 포함하는 것을 특징으로 하는 재배치층을 갖는 전자 디바이스의 제조 방법.
  6. 제 1항에 있어서,
    상기 방법은 상기 접촉 영역의 제 2 패턴에 상기 접촉 영역의 제 1 패턴을 결합시키기 전에 상기 전자 디바이스를 테스팅하는 단계를 더 포함하는 것을 특징으로 하는 재배치층을 갖는 전자 디바이스의 제조 방법.
  7. 제 1항에 있어서,
    상기 방법은 상기 접촉 영역의 제 2 패턴에 상기 접촉 영역의 제 1 패턴을 결합시키기 전에 상기 재배치층을 테스팅하는 것을 더 포함하는 것을 특징으로 하는 재배치층을 갖는 전자 디바이스의 제조 방법.
  8. 접촉 영역의 제 1 패턴을 갖는 전자 디바이스를 제공하는 단계;
    상기 접촉 영역의 제 1 패턴에 일치하는 접촉 영역의 제 2 패턴을 갖는 제 1 층, 상기 접촉 영역의 제 2 패턴과 다른 접촉 영역의 제 3 패턴을 갖는 제 3 층, 및 상기 접촉 영역의 제 3 패턴에 상기 접촉 영역의 제 2 패턴을 결합하는 상호연결부의 패턴을 갖는 제 2 층을 포함하는 재배치층을 임시 기판 상에 형성하는 단계, 각각의 상기 상호연결부는 접촉 영역부의 제 2 패턴 및 접촉 영역부의 제 3 패턴이 서로 측방향으로 오프셋되도록 상기 접촉 영역부의 제 2 패턴 및 상기 접촉 영역부의 제 3 패턴을 갖고, 상기 임시 기판의 크기는 복수의 전자 디바이스의 크기에 대응하며;
    상기 전자 디바이스를 테스팅하는 단계;
    상기 재배치층의 상기 접촉 영역의 제 2 패턴에 상기 전자 디바이스의 상기 접촉 영역의 제 1 패턴을 결합시키는 단계;
    상기 임시 기판을 제거하기 전에 상기 전자 디바이스가 결합된 상기 임시 기판을 나누는 단계;
    상기 재배치층으로부터 상기 임시 기판을 제거하는 단계; 및
    상기 재배치층 상의 상기 접촉 영역의 제 3 패턴 상에 상호연결 구조를 형성함으로써 재배치된 전자 디바이스를 형성하는 단계를 포함하는 것을 특징으로 하는 재배치층을 갖는 전자 디바이스의 제조 방법.
  9. 접촉 영역의 제 1 패턴을 갖는 전자 디바이스를 제공하는 단계;
    상기 접촉 영역의 제 1 패턴에 일치하는 접촉 영역의 제 2 패턴을 갖는 제 1 층, 상기 접촉 영역의 제 2 패턴과 다른 접촉 영역의 제 3 패턴을 갖는 제 3 층, 및 상기 접촉 영역의 제 3 패턴에 상기 접촉 영역의 제 2 패턴을 결합하는 상호연결부의 패턴을 갖는 제 2 층을 포함하는 재배치층을 임시 기판 상에 형성하는 단계, 각각의 상호연결부는 접촉 영역부의 제 2 패턴 및 접촉 영역부의 제 3 패턴이 서로 측방향으로 오프셋되도록 상기 접촉 영역부의 제 2 패턴 및 상기 접촉영역부의 제 3 패턴을 갖고, 상기 임시 기판의 크기는 복수의 전자 디바이스의 크기에 대응하며;
    상기 재배치층을 테스팅하는 단계;
    상기 재배치층의 상기 접촉 영역의 제 2 패턴에 상기 전자 디바이스의 상기 접촉 영역의 제 1 패턴을 결합시키는 단계;
    상기 임시 기판을 제거하기 전에 상기 전자 디바이스가 결합된 상기 임시 기판을 나누는 단계;
    상기 재배치층으로부터 상기 임시 기판을 제거하는 단계; 및
    상기 재배치층 상의 상기 접촉 영역의 제 3 패턴 상에 상호연결 구조를 형성함으로써 재배치된 전자 디바이스를 형성하는 단계를 포함하는 것을 특징으로 하는 재배치층을 갖는 전자 디바이스의 제조 방법.
  10. 접촉 영역의 제 1 패턴을 갖는 전자 디바이스를 제공하는 단계;
    상기 접촉 영역의 제 1 패턴에 일치하는 접촉 영역의 제 2 패턴을 갖는 제 1 층, 상기 접촉 영역의 제 2 패턴과 다른 접촉 영역의 제 3 패턴을 갖는 제 3 층, 및 상기 접촉 영역의 제 3 패턴에 상기 접촉 영역의 제 2 패턴을 결합하는 상호연결부의 패턴을 갖는 제 2 층을 포함하는 재배치층을 임시 기판 상에 형성하는 단계, 각각의 상호연결부는 접촉 영역부의 제 2 패턴 및 접촉 영역부의 제 3 패턴이 서로 측방향으로 오프셋되도록 상기 접촉 영역부의 제 2 패턴 및 상기 접촉 영역부의 제 3 패턴을 갖고;
    상기 재배치층의 상기 접촉 영역의 제 2 패턴에 상기 전자 디바이스의 상기 접촉 영역의 제 1 패턴을 결합시키는 단계; 및
    상기 재배치층으로부터 상기 임시 기판을 제거함으로써 재배치된 전자 디바이스를 형성하는 단계;
    추가적인 임시 기판 상에 상기 접촉 영역의 제 3 패턴에 일치하는 접촉 영역의 제 4 패턴 및 상기 접촉 영역의 제 4 패턴과 다른 접촉 영역의 제 5 패턴을 갖는 추가적인 재배치층을 형성하는 단계, 상기 접촉 영역의 제 4 패턴은 상기 접촉 영역의 제 5 패턴에 결합되고;
    상기 추가적인 재배치층의 상기 접촉 영역의 제 4 패턴에 상기 재배치층의 상기 접촉 영역의 제 3 패턴을 결합시키는 단계; 및
    상기 추가적인 재배치층으로부터 상기 추가적인 임시 기판을 제거하는 단계를 포함하는 것을 특징으로 하는 재배치층을 갖는 전자 디바이스의 제조 방법.
KR1020147020488A 2012-02-02 2013-01-29 이동가능한 재배치층을 이용하여 재배치된 전자 디바이스의 제조방법 KR101495014B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/364,836 US8685761B2 (en) 2012-02-02 2012-02-02 Method for making a redistributed electronic device using a transferrable redistribution layer
US13/364,836 2012-02-02
PCT/US2013/023519 WO2013116168A1 (en) 2012-02-02 2013-01-29 Method for making a redistributed electronic device using a transferrable redistribution layer

Publications (2)

Publication Number Publication Date
KR20140101874A KR20140101874A (ko) 2014-08-20
KR101495014B1 true KR101495014B1 (ko) 2015-02-23

Family

ID=47891898

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147020488A KR101495014B1 (ko) 2012-02-02 2013-01-29 이동가능한 재배치층을 이용하여 재배치된 전자 디바이스의 제조방법

Country Status (4)

Country Link
US (1) US8685761B2 (ko)
KR (1) KR101495014B1 (ko)
CN (1) CN104094397A (ko)
WO (1) WO2013116168A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8772058B2 (en) * 2012-02-02 2014-07-08 Harris Corporation Method for making a redistributed wafer using transferrable redistribution layers
TWI492350B (zh) * 2012-11-20 2015-07-11 矽品精密工業股份有限公司 半導體封裝件及其製法
US9237648B2 (en) 2013-02-25 2016-01-12 Invensas Corporation Carrier-less silicon interposer
US20150187728A1 (en) * 2013-12-27 2015-07-02 Kesvakumar V.C. Muniandy Emiconductor device with die top power connections
CN104576846B (zh) * 2014-12-17 2017-06-23 江苏能华微电子科技发展有限公司 一种垂直结构功率半导体器件二次衬底转移的方法
US9437536B1 (en) 2015-05-08 2016-09-06 Invensas Corporation Reversed build-up substrate for 2.5D
US10211160B2 (en) * 2015-09-08 2019-02-19 Invensas Corporation Microelectronic assembly with redistribution structure formed on carrier
US9691743B2 (en) 2015-09-21 2017-06-27 Nxp Usa, Inc. Localized redistribution layer structure for embedded component package and method
US9666530B1 (en) * 2015-12-28 2017-05-30 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device
FR3051971B1 (fr) * 2016-05-30 2019-12-13 Soitec Procede de fabrication d'une structure semi-conductrice comprenant un interposeur

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1990009093A1 (en) 1989-01-25 1990-08-23 Polylithics, Inc. Extended integration semiconductor structure and method of making the same
US5514613A (en) * 1994-01-27 1996-05-07 Integrated Device Technology Parallel manufacturing of semiconductor devices and the resulting structure
US6222212B1 (en) * 1994-01-27 2001-04-24 Integrated Device Technology, Inc. Semiconductor device having programmable interconnect layers
US6762074B1 (en) * 2003-01-21 2004-07-13 Micron Technology, Inc. Method and apparatus for forming thin microelectronic dies

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2735648B1 (fr) * 1995-06-13 1997-07-11 Bull Sa Procede de refroidissement d'un circuit integre monte dans un boitier
US8058142B2 (en) * 1996-11-04 2011-11-15 Besang Inc. Bonded semiconductor structure and method of making the same
US6022791A (en) * 1997-10-15 2000-02-08 International Business Machines Corporation Chip crack stop
US6180426B1 (en) * 1999-03-01 2001-01-30 Mou-Shiung Lin High performance sub-system design and assembly
US6110806A (en) * 1999-03-26 2000-08-29 International Business Machines Corporation Process for precision alignment of chips for mounting on a substrate
US6521975B1 (en) * 1999-05-20 2003-02-18 Texas Instruments Incorporated Scribe street seals in semiconductor devices and method of fabrication
KR100298827B1 (ko) * 1999-07-09 2001-11-01 윤종용 재배선 기판을 사용한 웨이퍼 레벨 칩 스케일 패키지 제조방법
US6090633A (en) * 1999-09-22 2000-07-18 International Business Machines Corporation Multiple-plane pair thin-film structure and process of manufacture
JP3455762B2 (ja) * 1999-11-11 2003-10-14 カシオ計算機株式会社 半導体装置およびその製造方法
JP2002353347A (ja) * 2001-05-24 2002-12-06 Oki Electric Ind Co Ltd 半導体装置、及びその製造方法
US6740567B2 (en) * 2001-06-20 2004-05-25 Taiwan Semiconductor Manufacturing Co., Ltd Laminating method for forming integrated circuit microelectronic fabrication
US6525407B1 (en) * 2001-06-29 2003-02-25 Novellus Systems, Inc. Integrated circuit package
TWI280641B (en) * 2001-12-28 2007-05-01 Via Tech Inc Chip structure
US6844631B2 (en) * 2002-03-13 2005-01-18 Freescale Semiconductor, Inc. Semiconductor device having a bond pad and method therefor
JP5022552B2 (ja) * 2002-09-26 2012-09-12 セイコーエプソン株式会社 電気光学装置の製造方法及び電気光学装置
US7195931B2 (en) 2002-11-27 2007-03-27 Advanced Micro Devices, Inc. Split manufacturing method for advanced semiconductor circuits
US6744067B1 (en) * 2003-01-17 2004-06-01 Micron Technology, Inc. Wafer-level testing apparatus and method
TWI255538B (en) * 2003-06-09 2006-05-21 Siliconware Precision Industries Co Ltd Semiconductor package having conductive bumps on chip and method for fabricating the same
SG120123A1 (en) * 2003-09-30 2006-03-28 Micron Technology Inc Castellated chip-scale packages and methods for fabricating the same
US7282932B2 (en) * 2004-03-02 2007-10-16 Micron Technology, Inc. Compliant contact pin assembly, card system and methods thereof
JP2005322858A (ja) * 2004-05-11 2005-11-17 Shinko Electric Ind Co Ltd 半導体装置の製造方法
US7163830B2 (en) * 2004-10-12 2007-01-16 Salmon Peter C Method for temporarily engaging electronic component for test
US7728437B2 (en) 2005-11-23 2010-06-01 Fairchild Korea Semiconductor, Ltd. Semiconductor package form within an encapsulation
US7910385B2 (en) * 2006-05-12 2011-03-22 Micron Technology, Inc. Method of fabricating microelectronic devices
US20080122039A1 (en) * 2006-11-02 2008-05-29 United Microelectronics Corp. Intergrated circuit device, chip, and method of fabricating the same
US8018043B2 (en) * 2008-03-10 2011-09-13 Hynix Semiconductor Inc. Semiconductor package having side walls and method for manufacturing the same
US7749814B2 (en) 2008-03-13 2010-07-06 Stats Chippac, Ltd. Semiconductor device with integrated passive circuit and method of making the same using sacrificial substrate
KR101060816B1 (ko) * 2008-08-05 2011-08-30 삼성전기주식회사 세라믹 프로브 카드의 제조 방법
FR2936357B1 (fr) * 2008-09-24 2010-12-10 Commissariat Energie Atomique Procede de report de puces sur un substrat.
US7993941B2 (en) * 2008-12-05 2011-08-09 Stats Chippac, Ltd. Semiconductor package and method of forming Z-direction conductive posts embedded in structurally protective encapsulant
US7842544B2 (en) * 2009-02-20 2010-11-30 National Semiconductor Corporation Integrated circuit micro-module
US7901981B2 (en) * 2009-02-20 2011-03-08 National Semiconductor Corporation Integrated circuit micro-module
US7923290B2 (en) * 2009-03-27 2011-04-12 Stats Chippac Ltd. Integrated circuit packaging system having dual sided connection and method of manufacture thereof
TWI365026B (en) * 2009-06-11 2012-05-21 Unimicron Technology Corp Method for fabricating packaging substrate and base therefor
US8242591B2 (en) * 2009-08-13 2012-08-14 International Business Machines Corporation Electrostatic chucking of an insulator handle substrate
US7955940B2 (en) * 2009-09-01 2011-06-07 International Business Machines Corporation Silicon-on-insulator substrate with built-in substrate junction
JP5715351B2 (ja) * 2010-06-30 2015-05-07 キヤノン株式会社 半導体装置およびその製造方法、ならびに固体撮像装置
US8461017B2 (en) * 2010-07-19 2013-06-11 Soitec Methods of forming bonded semiconductor structures using a temporary carrier having a weakened ion implant region for subsequent separation along the weakened region
US8642446B2 (en) * 2010-09-27 2014-02-04 Stats Chippac, Ltd. Semiconductor device and method of forming protective structure around semiconductor die for localized planarization of insulating layer
US20120098129A1 (en) 2010-10-22 2012-04-26 Harris Corporation Method of making a multi-chip module having a reduced thickness and related devices
US8772058B2 (en) 2012-02-02 2014-07-08 Harris Corporation Method for making a redistributed wafer using transferrable redistribution layers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1990009093A1 (en) 1989-01-25 1990-08-23 Polylithics, Inc. Extended integration semiconductor structure and method of making the same
US5514613A (en) * 1994-01-27 1996-05-07 Integrated Device Technology Parallel manufacturing of semiconductor devices and the resulting structure
US6222212B1 (en) * 1994-01-27 2001-04-24 Integrated Device Technology, Inc. Semiconductor device having programmable interconnect layers
US6762074B1 (en) * 2003-01-21 2004-07-13 Micron Technology, Inc. Method and apparatus for forming thin microelectronic dies

Also Published As

Publication number Publication date
US8685761B2 (en) 2014-04-01
WO2013116168A1 (en) 2013-08-08
KR20140101874A (ko) 2014-08-20
CN104094397A (zh) 2014-10-08
US20130203240A1 (en) 2013-08-08

Similar Documents

Publication Publication Date Title
KR101519313B1 (ko) 이동가능한 재배치층을 이용하여 재배치된 웨이퍼의 제조방법
KR101495014B1 (ko) 이동가능한 재배치층을 이용하여 재배치된 전자 디바이스의 제조방법
US10083940B2 (en) Package-on-package semiconductor device
US9728496B2 (en) Packaged semiconductor devices and packaging devices and methods
US9379078B2 (en) 3D die stacking structure with fine pitches
CN109637934B (zh) 电子器件及制造电子器件的方法
KR101500038B1 (ko) 패키징 공정에서 언더필 쏘잉 방법
KR101476883B1 (ko) 3차원 패키징을 위한 응력 보상층
US9520304B2 (en) Semiconductor package and fabrication method thereof
TW201630150A (zh) 晶圓級堆疊晶片封裝及製造其之方法
US9548220B2 (en) Method of fabricating semiconductor package having an interposer structure
KR101610349B1 (ko) 솔더링 릴리프 방법 및 솔더링 릴리프 방법을 사용하는 반도체 디바이스
TWI719205B (zh) 晶片封裝製程
US20090203171A1 (en) Semiconductor device fabricating method
US20140084484A1 (en) Semiconductor package and fabrication method thereof
US20190057931A1 (en) Package method for generating package structure with fan-out interfaces
US20140077387A1 (en) Semiconductor package and fabrication method thereof
US20160307833A1 (en) Electronic packaging structure and method for fabricating electronic package
US8829687B2 (en) Semiconductor package and fabrication method thereof
TWI627694B (zh) 模封互連基板之面板組合構造及其製造方法
KR101538546B1 (ko) 반도체 디바이스의 제조 방법 및 그에 의한 반도체 디바이스
KR20110078588A (ko) 웨이퍼 레벨 패키지의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180130

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200130

Year of fee payment: 6