KR101490085B1 - 인터포저 기판 - Google Patents

인터포저 기판 Download PDF

Info

Publication number
KR101490085B1
KR101490085B1 KR20140129283A KR20140129283A KR101490085B1 KR 101490085 B1 KR101490085 B1 KR 101490085B1 KR 20140129283 A KR20140129283 A KR 20140129283A KR 20140129283 A KR20140129283 A KR 20140129283A KR 101490085 B1 KR101490085 B1 KR 101490085B1
Authority
KR
South Korea
Prior art keywords
electrode
lower plate
upper plate
insulating film
plate
Prior art date
Application number
KR20140129283A
Other languages
English (en)
Inventor
서수정
박화선
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR20140129283A priority Critical patent/KR101490085B1/ko
Application granted granted Critical
Publication of KR101490085B1 publication Critical patent/KR101490085B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

인터포저 기판이 개시된다. 인터포저 기판은 하부 플레이트와 상부 플레이트, 하부 플레이트와 상부 플레이트 사이에 위치하고 하부 플레이트 및 상부 플레이트와 접착하는 절연막 그리고 하부 플레이트, 절연막 및 상부 플레이트를 관통하는 관통전극을 구비한다.

Description

인터포저 기판{INTERPOSER SUBSTRATE}
본 발명은 인터포저 기판에 관한 것으로서, 집적회로의 전극과 인쇄회로기판의 전극을 전기적으로 연결시켜 주는 인터포저 기판에 관한 것이다.
인터포저 기판이란 미세 공정으로 제작된 집적회로(Integrated Circuit, IC)의 입출력 패드(I/O pad) 크기가 인쇄회로기판(Printed Circuit Board, PCB)의 입출력 패드 크기가 맞지 않을 경우 집적회로와 인쇄회로기판 사이에 추가적으로 삽입되어 집적회로(Integrated Circuit, IC)의 입출력 패드(I/O pad)와 인쇄회로기판(Printed Circuit Board, PCB)의 입출력 패드를 전기적으로 연결시키는 미세회로 기판을 의미한다.
이러한 인터포저 기판은 일반적으로 기판을 관통하여 홀을 통하여 집적회로의 입출력 패드와 인쇄회로기판의 입출력 패드를 전기적으로 연결하는 실리콘 관통 홀 비아(Through Silicon Via, TSV) 기술을 채용하는데, 실리콘 관통홀 비아를 이용한 삼차원 회로 집적 기술은 현재 전기적 성능 향상, 초소형 부품 개발, 개발 비용 절감 등의 이유로 각광을 받고 있다.
다만, 종래의 인터포저 기판에 적용되는 관통전극은 두께가 약 500㎛ 이상인 실리콘 기판을 관통하도록 홀을 형성한 후 기판의 하부면으로부터 상기 관통홀을 채우도록 도금 공정을 수행하여 형성되었는데, 상기와 같은 공정을 통해 인터포저 기판의 관통전극을 형성할 경우, 두꺼운 실리콘 기판에 관통홀을 형성하기 위한 까다로운 공정기술, 설비 등이 필요할 뿐만 아니라 관통전극을 형성하기 위한 도금 공정 시간이 많이 소요되며 도금 공정의 특성으로 인하여 관통전극 내부에 공극(Void)이 형성되는 불량이 발생될 수 있다.
본 발명의 일 목적은 관통전극을 형성하기 위한 도금 공정 시간을 현저하게 감소시킬 수 있고, 관통전극 내에 공극이 형성되는 것을 방지할 수 있는 인터포저 기판을 제공하는 것이다.
본 발명의 실시예에 따른 인터포저 기판은 하부 플레이트, 상기 하부 플레이트와 이격된 상부 플레이트, 상기 하부 플레이트와 상기 상부 플레이트 사이에 위치하고, 상기 하부 플레이트 및 상기 상부 플레이트와 접착하는 절연막 및 상기 하부 플레이트, 상기 절연막 및 상기 상부 플레이트를 관통하는 관통전극을 포함한다.
일 실시예에 있어서, 상기 인터포저 기판은 집적회로(Integrated Circuit)와 인쇄회로기판(Printed Circuit Board) 사이에 배치되고, 상기 관통전극은 상기 집적회로의 입출력 패드 중 하나와 이에 대응하는 상기 인쇄회로기판의 입출력 패드 중 하나를 전기적으로 연결할 수 있다.
일 실시예에 있어서, 상기 관통전극은 상기 하부 플레이트를 관통하는 제1 전극부, 상기 절연막을 관통하는 제2 전극부 및 상기 상부 플레이트를 관통하는 제3 전극부를 포함할 수 있고, 이 경우, 상기 제2 전극부의 높이는 상기 절연막의 두께와 동일할 수 있다.
일 실시예에 있어서, 상기 관통전극은 상기 하부 플레이트를 관통하는 제1 전극부, 상기 절연막을 관통하는 제2 전극부 및 상기 상부 플레이트를 관통하는 제3 전극부를 포함할 수 있고, 이 경우, 상기 제1 내지 제3 전극부는 동일한 물질로 일체로 형성되며, 상기 제2 전극부의 단면적은 상기 제1 및 제3 전극부의 단면적보다 크거나 같을 수 있다.
일 실시예에 있어서, 상기 하부 플레이트는 상기 상부 플레이트와 동일한 두께를 가질 수 있다.
일 실시예에 있어서, 상기 하부 플레이트의 상부면과 상기 상부 플레이트의 하부면은 동일한 면적을 가질 수 있고, 상기 하부 플레이트와 상기 상부 플레이트는 상기 절연막을 사이에 두고 서로 중첩되게 배치될 수 있다.
상술한 본 발명에 따르면, 제2 전극부를 이용하여 제1 및 제3 전극부를 동시에 도금 공정을 통해 형성하므로, 관통전극 형성 시간을 현저하게 감소시킬 수 있을 뿐만 아니라, 상부 기판이나 하부 기판의 관통홀 내에 또는 관통 전극 내부에 공극이 형성되는 것을 방지할 수 있다.
도 1은 본 발명의 실시예에 따른 인터포저 기판을 설명하기 위한 단면도이다.
도 2는 본 발명의 일 실시예에 따른 인터포저 기판의 제조방법을 설명하기 위한 순서도이다.
도 3a 내지 도 3h는 본 발명의 실시예에 따른 인터포저 기판을 설명하기 위한 공정도이다.
이하, 본 발명의 실시예들에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들에 대해서만 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 구성요소 등이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 구성요소 등이 존재하지 않거나 부가될 수 없음을 의미하는 것은 아니다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
<인터포저 기판>
도 1은 본 발명의 실시예에 따른 인터포저 기판을 설명하기 위한 단면도이다.
도 1을 참조하면, 본 발명의 실시예에 따른 인터포저 기판(100)은 하부 플레이트(110), 상부 플레이트(120), 절연막(130) 및 관통전극(140)을 포함한다.
하부 플레이트(110) 및 상부 플레이트(120)는 각각 실리콘 웨이퍼, 유리 기판, 사파이어 기판, AlN 기판, 세라믹 기판 등일 수 있다. 예를 들면, 하부 플레이트(110) 및 상부 플레이트(120)는 각각 실리콘 웨이퍼일 수 있다. 하부 플레이트(110)와 상부 플레이트(120)의 두께는 서로 다를 수도 있고 동일할 수도 있다.
절연막(130)은 하부 플레이트(110)와 상부 플레이트(120) 사이에 위치하고, 하부 플레이트(110)와 상부 플레이트(120)를 서로 결합시킨다. 절연막(130)은 전기적 절연성을 갖고 하부 플레이트(110)와 상부 플레이트(120)를 접착시킬 수 있는 물질로 형성될 수 있고, 절연막(130)의 물질은 특별히 제한되지 않는다. 절연막(130)의 두께는 특별히 제한되지 않으나 하부 플레이트(110)와 상부 플레이트(120)를 안정적으로 접착시킬 수 있는 최소 두께로 형성되는 것이 바람직하다.
관통전극(140)은 하부 플레이트(110), 절연막(130) 및 상부 플레이트(120)를 관통하도록 형성된다. 관통전극(140)은 전기 전도성이 우수하고 도금이 가능한 물질로 형성될 수 있다. 예를 들면, 관통전극(140)은 상대적으로 가격이 저렴하며 도금성이 우수한 구리(Cu)로 형성될 수 있다. 관통전극(140)의 형상은 특별히 제한되지 않는다. 예를 들면, 관통전극(140)의 단면은 원, 타원, 사각형 등의 형상을 가질 수 있다.
관통전극(140)은 하부 플레이트(110)를 관통하는 제1 전극부(141), 절연막(130)을 관통하는 제2 전극부(142) 및 상부 플레이트(120)를 관통하는 제3 전극부(143)를 포함한다. 제1 내지 제3 전극부(141, 142, 143)의 단면 면적은 서로 동일할 수도 있고, 서로 다를 수도 있다. 일 예로, 제1 내지 제3 전극부(141, 142, 143)의 단면 면적은 서로 동일할 수 있다. 다른 예로, 제1 전극부(141)와 제3 전극부(143)의 단면 면적은 서로 동일하고, 제1 및 제3 전극부(141, 143)의 단면 면적은 제2 전극부(142)의 단면 면적보다 작을 수 있다.
<인터포저 기판의 제조방법>
도 2는 본 발명의 일 실시예에 따른 인터포저 기판의 제조방법을 설명하기 위한 순서도이고, 도 3a 내지 도 3h는 본 발명의 실시예에 따른 인터포저 기판을 설명하기 위한 공정도이다.
도 2를 참조하면, 본 발명의 실시예에 따른 인터포저 기판의 제조방법은 하부 플레이트 상부면 상에 전극 패턴을 형성하는 단계(S110), 하부 플레이트의 상부면 중 전극 패턴이 형성되지 않은 영역 상에 절연막을 형성하는 단계(S120), 전극 패턴에 대응하는 제1 관통홀이 형성된 상부 플레이트를 절연막에 부착시키는 단계(S130), 하부 플레이트에 전극 패턴을 노출시키는 제2 관통홀을 형성하는 단계(S140) 및 전극 패턴으로부터 제1 관통홀과 제2 관통홀을 동시에 채우도록 전해 도금 공정을 수행하여 관통 전극을 형성하는 단계(S150)를 포함한다.
도 2와 함께 도 3a 내지 도 3c를 참조하면, 하부 플레이트(110)의 상부면 상에 전극 패턴(242)을 형성하는 단계(S110)에 있어서, 하부 플레이트(210)로는 실리콘 웨이퍼, 유리 기판, 사파이어 기판, AlN 기판, 세라믹 기판 등이 사용될 수 있고, 바람직하게는 실리콘 웨이퍼가 사용될 수 있다. 전극 패턴(242)을 형성하기 위하여, 우선 하부 플레이트(210) 상부면에 도전성 물질, 예를 들면, 구리(Cu)를 증착하여 도전막(242a)을 형성할 수 있다. 그 후, 도전막(242a) 상부에 전극 패턴(242)에 대응하는 포토레지스터 패턴(10)을 형성하고, 리소그라피 공정을 통하여 도전막(242a)을 패터닝함으로써 전극 패턴(242)을 형성할 수 있다. 전극 패턴(242)은 다양한 형상으로 형성될 수 있다. 예를 들면, 전극 패턴(242)은 원형, 타원, 사각형 등의 형상으로 형성될 수 있다.
도 2와 함께 도 3d 및 도 3e를 참조하면, 하부 플레이트(210)의 상부면 중 전극 패턴(242)이 형성되지 않은 영역 상에 절연막(230)을 형성하는 단계에 있어서, 절연막(230)은 전기적 절연성을 가지면서 접착성을 갖는 물질로 형성될 수 있다. 절연막(230)은 전극 패턴(242)의 두께와 동일한 두께를 갖도록 형성될 수 있다. 절연막(230)을 형성하는 공정은 특별히 제한되지 않는다. 예를 들면, 절연막(230)은 스핀 코팅 등의 방법으로 형성될 수 있다. 구체적으로, 전극 패턴(242) 및 포토레지스터 패턴(10)이 형성된 하부 플레이트(210)의 상부면 상에 절연막 형성 물질을 스핀 코팅의 방법으로 도포하여 절연층(230a)을 형성한 후 포토레지스터 패턴(10)을 제거함으로써 전극 패턴(242) 상부에 위치하는 절연층(230a) 부분을 제거하여 절연막(230)을 형성할 수 있다.
도 2와 함께 도 3f를 참조하면, 전극 패턴(242)에 대응하는 제1 관통홀(221)이 형성된 상부 플레이트(220)를 절연막(230)에 부착하는 단계에 있어서, 상부 플레이트(220)로는 실리콘 웨이퍼, 유리 기판, 사파이어 기판, AlN 기판, 세라믹 기판 등이 사용될 수 있고, 바람직하게는 실리콘 웨이퍼가 사용될 수 있다. 상부 플레이트(220)를 관통하는 제1 관통홀(221)은 레이저 천공이나 화학적 건식 또는 습식 식각의 방법으로 형성될 수 있다. 제1 관통홀(221)의 직경은 전극 패턴(242)의 직경과 동일하거나 이보다 작을 수도 있다. 제1 관통홀(221)의 직경이 전극 패턴(242)의 직경보다 큰 경우, 이 후 진행되는 도금 공정을 통해 제1 관통홀(221)을 채우는 과정에서 제1 관통홀(221)의 일부 영역이 도전성 물질로 채워지지 않는 불량이 발생할 수 있다.
한편, 제1 관통홀(221)은 상부 플레이트(220)가 절연막(230)에 부착된 후에 형성될 수도 있다. 예를 들면, 관통홀이 형성되지 않은 상부 플레이트(220)를 절연막(230) 상에 부착한 후 레이저 천공이나 화학적 건식 또는 습식 식각의 방법으로 전극 패턴(242)을 노출시키기 위한 제1 관통홀(221)을 상부 플레이트(220)에 형성할 수 있다.
도 2와 함께 도 3g를 참조하면, 하부 플레이트(210)에 전극 패턴(242)을 노출시키는 제2 관통홀(211)을 형성하는 단계에 있어서, 제2 관통홀(211)은 레이저 천공이나 화학적 건식 또는 습식 식각의 방법으로 형성될 수 있다. 제2 관통홀(211)의 직경은 제1 관통홀(221)의 직경과 실질적으로 동일한 것이 바람직하다. 즉, 제2 관통홀(211)의 직경은 전극 패턴(242)의 직경과 동일하거나 이보다 작을 수 있다. 제2 관통홀(211)의 직경이 전극 패턴(242)의 직경보다 큰 경우, 이 후 진행되는 도금 공정을 통해 제2 관통홀(211)을 채우는 과정에서 제2 관통홀(211)의 일부 영역이 도전성 물질로 채워지지 않는 불량이 발생할 수 있다.
도 2와 함께 도 3h를 참조하면, 전극 패턴(242)으로부터 제1 관통홀(221, 도 3g)과 제2 관통홀(211, 도 3g)을 동시에 채우도록 전해 도금 공정을 수행하여 관통 전극(240)을 형성하는 단계에 있어서, 전극 패턴(242)에 음의 전압을 인가하고 구리(Cu) 소스(미도시)에 양을 전압을 인가한 상태에서 전해 도금 공정을 진행할 수 있다. 이와 같은 전해 도금 공정을 진행하는 경우, 전극 패턴(242)의 하부면 및 상부면으로부터 제2 관통홀(211)과 제1 관통홀(221)을 각각 채우는 제1 전극부(241)와 제3 전극부(243)가 동시에 성장하게 되고, 그 결과 제1 및 제3 전극부(241, 243)는 전극 패턴(242)과 함께 관통전극(240)을 형성하게 된다.
상술한 본 발명에 따르면, 전극 패턴으로부터 제1 및 제2 관통홀을 채우도록 도금이 동시에 진행되므로 관통전극 형성 시간을 현저하게 감소시킬 수 있을 뿐만 아니라, 관통홀 중앙부분에 위치한 전극 패턴으로부터 도금이 양쪽으로 진행되므로 관통 전극 내부에 공극이 형성되는 것을 방지할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 인터포저 기판 110: 하부 플레이트
120: 상부 플레이트 130: 절연막
140: 관통전극

Claims (8)

  1. 하부 플레이트;
    상기 하부 플레이트와 이격된 상부 플레이트;
    상기 하부 플레이트와 상기 상부 플레이트 사이에 위치하고, 상기 하부 플레이트 및 상기 상부 플레이트와 접착하는 절연막; 및
    상기 하부 플레이트, 상기 절연막 및 상기 상부 플레이트를 관통하는 관통전극을 포함하고,
    집적회로(Integrated Circuit)와 인쇄회로기판(Printed Circuit Board) 사이에 배치되며,
    상기 관통전극은 상기 집적회로의 입출력 패드 중 하나와 이에 대응하는 상기 인쇄회로기판의 입출력 패드 중 하나를 전기적으로 연결하는 것을 특징으로 하는 인터포저 기판.
  2. 삭제
  3. 제1항에 있어서,
    상기 관통전극은 상기 하부 플레이트를 관통하는 제1 전극부, 상기 절연막을 관통하는 제2 전극부 및 상기 상부 플레이트를 관통하는 제3 전극부를 포함하고,
    상기 제2 전극부의 높이는 상기 절연막의 두께와 동일한 것을 특징으로 하는 인터포저 기판.
  4. 제1항에 있어서,
    상기 관통전극은 상기 하부 플레이트를 관통하는 제1 전극부, 상기 절연막을 관통하는 제2 전극부 및 상기 상부 플레이트를 관통하는 제3 전극부를 포함하고,
    상기 제1 내지 제3 전극부는 동일한 물질로 일체로 형성되며,
    상기 제2 전극부의 단면적은 상기 제1 및 제3 전극부의 단면적보다 크거나 같은 것을 특징으로 하는 인터포저 기판.
  5. 제4항에 있어서,
    상기 제1 내지 제3 전극부는 구리(Cu)로 이루어진 것을 특징으로 하는 인터포저 기판.
  6. 제1항에 있어서,
    상기 하부 플레이트는 상기 상부 플레이트와 동일한 두께를 갖는 것을 특징으로 하는 인터포저 기판.
  7. 제6항에 있어서,
    상기 절연막의 두께는 상기 하부 플레이트 및 상기 상부 플레이트의 두께보다 작은 것을 특징으로 하는 인터포저 기판.
  8. 제1항에 있어서,
    상기 하부 플레이트의 상부면과 상기 상부 플레이트의 하부면은 동일한 면적을 갖고,
    상기 하부 플레이트와 상기 상부 플레이트는 상기 절연막을 사이에 두고 서로 중첩되게 배치되는 것을 특징으로 하는 인터포저 기판.
KR20140129283A 2014-09-26 2014-09-26 인터포저 기판 KR101490085B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20140129283A KR101490085B1 (ko) 2014-09-26 2014-09-26 인터포저 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20140129283A KR101490085B1 (ko) 2014-09-26 2014-09-26 인터포저 기판

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR20130103971A Division KR101465361B1 (ko) 2013-08-30 2013-08-30 인터포저 기판 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR101490085B1 true KR101490085B1 (ko) 2015-02-04

Family

ID=52590335

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20140129283A KR101490085B1 (ko) 2014-09-26 2014-09-26 인터포저 기판

Country Status (1)

Country Link
KR (1) KR101490085B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070075726A1 (en) 2005-04-21 2007-04-05 Endicott Interconnect Technologies, Inc. Interposer and test assembly for testing electronic devices
KR20110065693A (ko) * 2009-12-10 2011-06-16 주식회사 하이닉스반도체 스택 패키지
KR20110070036A (ko) * 2009-12-18 2011-06-24 전자부품연구원 인터포저를 이용한 광전변환모듈
KR20120116823A (ko) * 2011-04-13 2012-10-23 엘지이노텍 주식회사 광 모듈용 인터포저 및 이를 이용한 광모듈, 인터포저의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070075726A1 (en) 2005-04-21 2007-04-05 Endicott Interconnect Technologies, Inc. Interposer and test assembly for testing electronic devices
KR20110065693A (ko) * 2009-12-10 2011-06-16 주식회사 하이닉스반도체 스택 패키지
KR20110070036A (ko) * 2009-12-18 2011-06-24 전자부품연구원 인터포저를 이용한 광전변환모듈
KR20120116823A (ko) * 2011-04-13 2012-10-23 엘지이노텍 주식회사 광 모듈용 인터포저 및 이를 이용한 광모듈, 인터포저의 제조방법

Similar Documents

Publication Publication Date Title
CN103650650B (zh) 印刷电路板及其制造方法
KR20100009849A (ko) 전자소자 내장형 인쇄회로기판 제조방법
KR20100086472A (ko) 다층 배선 요소와 마이크로전자 요소가 실장된 어셈블리
TWI463931B (zh) 電路板及其製作方法
JP2017108019A5 (ko)
JP2010021516A (ja) 電子素子内蔵型印刷回路基板の製造方法
TWI530238B (zh) 晶片封裝基板及其製作方法
US10129980B2 (en) Circuit board and electronic component device
TWI682411B (zh) 薄膜電容器之製造方法、積體電路搭載基板、及具備該基板之半導體裝置
TW201446084A (zh) 電路板及其製作方法
TW201503777A (zh) 配線基板
JP2018060876A (ja) 電子部品内蔵基板及びその製造方法と電子部品装置
TWI581686B (zh) 電路板及其制法
KR20160010960A (ko) 인쇄회로기판 및 그 제조방법
US10211119B2 (en) Electronic component built-in substrate and electronic device
JP2015076599A (ja) 電子部品内蔵印刷回路基板及びその製造方法
TWI530240B (zh) 電路板及其製作方法
US10643949B2 (en) Component carrier and method for manufacturing the same
TWI771534B (zh) 佈線板及其製造方法
US20170196096A1 (en) Printed wiring board and method for manufacturing printed wiring board
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
KR101465361B1 (ko) 인터포저 기판 및 이의 제조방법
KR101490085B1 (ko) 인터포저 기판
TWI691243B (zh) 印刷電路板的製造方法
TWI644368B (zh) 封裝基板及其製作方法、封裝結構

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190104

Year of fee payment: 5