KR101482737B1 - 시분할 다중 시스템에서의 동기신호 검출 방법 및 그 장치 - Google Patents

시분할 다중 시스템에서의 동기신호 검출 방법 및 그 장치 Download PDF

Info

Publication number
KR101482737B1
KR101482737B1 KR1020130083053A KR20130083053A KR101482737B1 KR 101482737 B1 KR101482737 B1 KR 101482737B1 KR 1020130083053 A KR1020130083053 A KR 1020130083053A KR 20130083053 A KR20130083053 A KR 20130083053A KR 101482737 B1 KR101482737 B1 KR 101482737B1
Authority
KR
South Korea
Prior art keywords
signal
downlink
data
uplink
switching signal
Prior art date
Application number
KR1020130083053A
Other languages
English (en)
Inventor
안희구
강준모
Original Assignee
주식회사알에프윈도우
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사알에프윈도우 filed Critical 주식회사알에프윈도우
Priority to KR1020130083053A priority Critical patent/KR101482737B1/ko
Application granted granted Critical
Publication of KR101482737B1 publication Critical patent/KR101482737B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H04B7/204—Multiple access
    • H04B7/212—Time-division multiple access [TDMA]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W56/00—Synchronisation arrangements
    • H04W56/001—Synchronization between nodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

시분할 다중 시스템에서의 동기신호 검출 방법 및 그 장치가 개시된다. 본 발명의 TDD 중계기에서의 동기 신호 검출 방법은 중계기로 입력되는 다운링크 RF 신호 또는 업링크 RF 신호 중 적어도 하나를 수신하는 단계: RF 신호를 베이스밴드 신호로 직접 변환하는 단계; 상기 베이스밴드 신호를 디지털 데이터로 변환하는 단계; 상기 디지털 데이터를 N(2이상 정수) 구간 단위로 합성하는 단계; 상기 합성된 데이터를 이용하여 기준 타임 스위칭 신호를 검출하는 단계; 및 상기 기준 타임 스위칭 신호를 이용하여 상기 중계기의 다운 링크 패스와 업링크 패스를 절체하기 위한 다운링크 스위칭 신호 및 업링크 스위칭 신호를 생성하는 단계를 포함한다.

Description

시분할 다중 시스템에서의 동기신호 검출 방법 및 그 장치{Method of detecting Sync-signal in TDD system and Apparatus there-of}
본 발명의 개념은 시분할 다중(TDD: Time-Division Duplex) 시스템에 관한 것으로, 보다 상세하게는 시분할 다중 시스템의 중계기에서 동기 신호를 검출하는 장치 및 그 방법에 관한 것이다.
무선 이동 통신의 진화에 따른 이동통신의 활용도가 증가함에 따라 주파수 활용에 대한 쟁점이 부각되고 있다. 이에 따라, 무선이동통신 주파수 활용의 효용성 증가로 향후에는 FDD(Frequency-Division Duplex)방식의 시스템 보다는 TDD(Time-Division Duplex) 방식의 시스템이 증가될 것이다. LTE-TDD(TD-LTE)의 방식의 무선 이동통신 환경 구축에 세계적으로 관심이 집중되고 있으며, 각국의 통신 사업자들은 주파수 자원의 효율적 활용에 대한 관심이 상당히 높을 것이다.
이에 따라 무선 이동 통신 기지국 및 중계기가 많이 사용될 것이며 중계기에서는 RF 중계기에 대한 TDD 방식의 시스템의 상향 신호(즉, 업링크 신호) 및 하향 신호(즉, 다운링크 신호)의 타임 스위칭(Time Switching)에 대한 이슈가 많아 진다. RF 중계기는 기지국의 약한 신호를 받아 증폭하는 장치로서, 기지국으로부터 상향 신호 및 하향 신호의 타임 스위칭에 관한 정보를 얻지 못하고 중계기 자체에서 타임 스위칭 정보를 획득해야 한다. 또한 RF 중계기의 무선 환경은 정해져 있지 않으며 일정 신호의 특성을 획득하기에는 어려움이 많다. 무선 환경에서의 신호는 신호 페이딩(전파의 변화), 신호 도플러(주파수 천이), 신호 왜곡(신호 크기, 위상 변화)등의 변화가 많아 전파 특성을 예측하기란 어렵다.
RF 중계기에서 TDD 방식의 타임 스위칭 신호, 즉 동기 신호를 검출하는 방법으로 RF(또는 IF) 신호의 세기로 타임 스위칭 신호를 검출하는 방법이 있다. 그러나, 이 방법의 경우, 상술한 무선 전파 특성(Fading, Doppler, 왜곡 등)으로 나타나는 신호 세기의 변화로 인하여 타임 스위칭 신호 검출을 하는 데 있어서 오류가 많이 발생할 수 있다.
본 발명이 이루고자 하는 기술적인 과제는 무선 전파 특성으로 나타나는 신호의 변화에도 불구하고 안정된 타임 스위칭 신호를 검출할 수 있는 TDD 시스템에서의 동기 신호 검출 방법 및 그 장치를 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따르면, 중계기로 입력되는 다운링크 RF 신호 또는 업링크 RF 신호 중 적어도 하나를 수신하는 단계: RF 신호를 베이스밴드 신호로 직접 변환하는 단계; 상기 베이스밴드 신호를 디지털 데이터로 변환하는 단계; 상기 디지털 데이터를 N(2이상 정수) 구간 단위로 합성하는 단계; 상기 합성된 데이터를 이용하여 기준 타임 스위칭 신호를 검출하는 단계; 및 상기 기준 타임 스위칭 신호를 이용하여 상기 중계기의 다운 링크 패스와 업링크 패스를 절체하기 위한 다운링크 스위칭 신호 및 업링크 스위칭 신호를 생성하는 단계를 포함하는 TDD 중계기에서의 동기 신호 검출 방법이 제공된다.
상기 합성하는 단계는 상기 디지털 데이터의 절대값을 구하는 단계; 상기 N 구간에 해당하는 절대값들을 메모리에 저장하는 단계; 및 상기 메모리로부터 상기 N 구간에 해당하는 절대값들을 읽어서 합산하는 단계를 포함할 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따르면, 다운링크 RF 신호를 수신하여 증폭하는 다운링크 중계부; 업링크 RF 신호를 수신하여 증폭하는 업링크 중계부; 상기 다운링크 중계부와 업링크 중계부를 절체함으로써, 다운링크 패스 또는 업링크 패스가 선택적으로 형성되도록 하는 스위칭 회로; 및 상기 스위칭 회로를 제어하기 위한 스위칭 신호를 발생하는 동기 신호 검출 모듈을 구비하며, 상기 동기 신호 검출 모듈은 상기로 입력되는 다운링크 RF 신호 또는 업링크 RF 신호 중 적어도 하나를 수신하여, 수신한 RF 신호를 베이스밴드의 디지털 데이터로 변환하고, 상기 디지털 데이터를 N(2이상 정수) 구간 단위로 합성하며, 상기 합성된 데이터를 이용하여 상기 스위칭 신호를 발생하는 TDD 중계기가 제공된다.
상기 동기 신호 검출 모듈은 상기 수신한 RF 신호를 베이스밴드 신호로 직접 변환하고, 상기 베이스 밴드신호를 디지털 데이터로 변환하는 직접 변환부; 및 상기 디지털 데이터를 처리하여 상기 스위칭 신호를 발생하는 신호 처리부를 포함할 수 있다.
상기 신호 처리부는 상기 디지털 데이터의 절대값을 산출하는 절대값 산출부; 상기 디지털 데이터의 절대값을 저장하는 메모리; N(2이상의 정수)구간에 대하여 상기 디지털 데이터의 절대값을 합산하는 가산기; 상기 합산된 데이터를 미리 설정된 임계치와 비교하는 임계치 판단부; 상기 임계치 판단부의 비교 결과에 따라, 상기 합산된 데이터가 임계치 이상인 구간과 상기 합산된 데이터가 임계치 미만인 구간을 검출하여, 기준 타임 스위칭 신호를 생성하는 타임 스위칭 신호 검출부를 포함할 수 있다.
상술한 바와 같이, 본 발명의 실시예에 따르면, 무선 환경으로 인한 왜곡된 신호 변화에도 안정적으로 TDD 타임 스위칭 신호를 검출할 수 있다.
또한 본 발명의 실시예에 따르면, 중간주파수를 거치지 않고, 직접 베이스밴드 신호 변환하는 방식(Zero IF Direct Conversion 방식)의 신호 처리로 얻어진 디지털 데이터를 TDD 타임 주기만큼의 신호를 기록하여 안정된 TDD 타임 스위칭 신호 를 얻을 수 있다.
도 1은 본 발명의 일 실시예에 따른 중계기의 개략적인 구성 블록도이다.
도 2a는 도 1에 도시된 다운 링크 중계부의 일 실시예를 나타내는 구성 블록도이다.
도 2b는 도 1에 도시된 업링크 중계부의 일 실시예를 나타내는 구성 블록도이다.
도 3은 도 1에 도시된 동기 신호 검출 모듈(300)의 일 실시예를 나타내는 구성 블록도이다.
도 4는 본 발명의 일 실시예에 따른 동기 신호 검출 방법을 나타내는 플로우차트이다.
도 5는 본 발명의 일 실시예에 따른 동기 신호 검출 방법을 설명하기 위한 도면이다.
도 6은 본 발명의 일 실시예에 따른 신호 처리부의 구성 블록도이다.
도 7은 도 6에 도시된 메모리 및 가산기의 일 실시예를 나타내는 도면이다.
도 8은 도 6에 도시된 메모리, 및 가산기의 다른 실시예를 나타내는 도면이다.
도 9는 기준 타임 스위칭 신호에 에러가 발생한 다양한 경우들을 도시한다.
도 10은 기준 타임 스위칭 신호(RTS), 다운링크 스위칭 신호(DLS) 및 업링크 스위칭 신호(ULS)의 관계를 나타내는 도면이다.
도 11은 TDD 신호의 다양한 타임 슬롯 구성도를 나타낸다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명에 따른 실시 예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 일 실시예에 따른 중계기의 개략적인 구성 블록도이다. 도 2a는 도 1에 도시된 다운 링크 중계부의 일 실시예를 나타내는 구성 블록도이고, 도 2b는 도 1에 도시된 업링크 중계부의 일 실시예를 나타내는 구성 블록도이다.
도 1, 도 2a 및 도 2b를 참조하면, 중계기(1)는 중계 모듈(10), 도너 안테나(20), 및 서비스 안테나(30)를 포함한다. 중계 모듈(10)은 다운 링크 중계부(100), 업링크 중계부(200), 동기 신호 검출 모듈(300) 및 제1 및 제2 스위치(410, 420)를 포함한다.
도너 안테나(20)는 기지국으로부터 전송된 다운링크 신호(DSI)를 수신하여 제1 스위치(410)를 통하여 다운링크 중계부(100)로 전달한다. 다운링크 중계부(100)는 다운링크 신호(DSI)를 중간주파수 또는 베이스밴드로 하향 변환하고, 증폭, 간섭 제거 등의 신호 처리를 한 후 RF 신호로 상향 변환하여 제2 스위치 (420)를 통하여 서비스 안테나(30)로 전송한다.
일 실시예에 따른 다운 링크 중계부(100)는 도 2a에 도시된 바와 같이, 저잡음 증폭기(110), 다운 컨버터(120), 필터(130), 업 컨버터(140) 및 파워 앰프(150)를 포함할 수 있다. 저잡음 증폭기(110)는 다운링크 RF신호(DSI)를 증폭하고, 다운 컨버터(120)는 RF신호(DSI)를 중간주파수 신호로 하향 변환한다.
필터(130)는 표면 탄성파(surface acoustic wave) 필터로 구현될 수 있으나, 본 발명의 실시예가 이에 한정되는 것은 아니다.
업 컨버터(140)는 필터(130)의 출력 신호를 RF 신호로 상향 변환하고, 파워 앰프(150)는 상향 변환된 RF 신호를 증폭한다.
서비스 안테나(30)는 다운링크 중계부(100)의 출력 신호(DSO)를 단말기로 전송한다.
일 실시예에 따른 업 링크 중계부(200) 역시 도 2b에 도시된 바와 같이, 다운 링크 중계부(100)와 유사한 구성을 가진다. 업 링크 중계부(200)의 저잡음 증폭기(210), 다운 컨버터(220), 필터(230), 업 컨버터(240) 및 파워 앰프(250) 각각은 다운 링크 중계부(100)의 다운 컨버터(120), 필터(130), 업 컨버터(140) 및 파워 앰프(150)의 기능 및 동작과 유사하므로, 설명의 중복을 피하기 위하여 생략한다.
그러나, 본 발명의 실시예가 도 2a 및 도 2b에 도시된 구성에 한정되는 것은 아니며, 다양하게 변형될 수 있다. 예컨대, 중계 모듈(10)은 RF 신호를 중간 주파수로 변환하는 대신 직접 베이스밴드로 변환할 수도 있고, 중간 주파수를 거쳐 베이스밴드로 변환할 수도 있다. 또한, 중계 모듈(10)은 간섭 신호를 제거하기 위한 구성이나 다른 구성을 추가로 포함할 수도 있다.
제1 및 제2 스위치(410, 420)는 각각 동기 신호 검출 모듈(300)로부터 출력되는 다운링크 스위칭 신호(DLS) 및 업링크 스위칭 신호(ULS)에 응답하여 다운 링크 중계부(100)와 업링크 중계부(200)를 절체함으로써, 다운링크 패스 또는 업링크 패스가 선택적으로 형성(또는 인에이이블)되도록 한다. 예컨대, 다운링크 스위칭 신호(DLS)에 응답하여 다운링크 패스가 형성되고, 업링크 스위칭 신호(ULS)에 응답하여 업링크 패스가 형성될 수 있다.
동기 신호 검출 모듈(300)은 다운링크 RF 신호 또는 업링크 RF 신호 중 적어도 하나로부터 제1 및 제2 스위치(410, 420)를 제어하기 위한 타임 스위칭 신호를 검출하여, 다운링크 스위칭 신호(DLS) 및 업링크 스위칭 신호(ULS)를 출력한다. 본 발명의 일 실시예에서는, 동기 신호 검출 모듈(300)은 커플러(430)를 통하여 다운링크 RF 신호를 수신할 수 있다.
통신 모듈(440)은 동기 신호 검출 모듈(300)로부터 출력되는 상태 신호 또는 정보를 외부로 출력하거나, 동기 신호 검출 모듈(300)을 외부에서 설정할 수 있도록 외부와의 통신 기능을 수행한다.
도 3은 도 1에 도시된 동기 신호 검출 모듈(300)의 일 실시예를 나타내는 구성 블록도이다. 이를 참조하면, 동기 신호 검출 모듈(300)은 필터(310), 저잡음 증폭기(320), 직접 변환부(330), 및 신호 처리부(340)를 포함한다.
동기 신호 검출 모듈(300)은 또한 오실레이터(350)를 더 포함할 수 있으나, 오실레이터(350)는 동기 신호 검출 모듈(300)의 외부에 구비될 수 있다.
필터(310)는 다운링크 RF 신호 또는 업링크 RF 신호 중 하나를 수신하여 필터링한다.
본 실시예에서는, 필터(310)는 도너 안테나(20)를 통해 입력된 신호, 예컨대, 도너 안테나(20)로부터 제1 스위치(410)로 전달되는 다운링크 RF 신호를 수신하여 필터링한다. 그러나, 본 발명의 실시예가 이에 한정되는 것은 아니며, 필터(310)의 입력은 서비스 안테나(30) 측, 예컨대, 서비스 안테나(30)와 제2 스위치(420) 사이에 연결될 수도 있다.
저잡음 증폭기(320)는 필터(310)의 출력 신호를 증폭한다. 직접 변환부(330)는 별도의 칩으로 구현될 수 있으나, 본 발명의 실시예가 이에 한정되는 것은 아니다.
직접 변환부(330)는 저잡음 증폭기(320)의 출력 신호인 RF 신호를 베이스밴드 신호로 직접 변환한다. 즉, 중간주파수(IF)를 거치지 않고(Zero IF), RF 신호에서 베이스밴드 신호로 직접 변환된다. 이를 위하여, 직접 변환부(330)는 필터(331), 믹서(333) 및 아날로그-디지털 변환기(335)를 포함할 수 있다.
필터(331)는 직접 변환부(330)로 입력되는 RF 신호를 필터링하고, 믹서(333)는 필터(331)의 출력 신호를 발진 신호(LO)와 믹싱하여 베이스밴드 신호로 변환한다. 아날로그-디지털 변환기는 베이스밴드 아날로그 신호를 디지털 데이터(BDS)로 변환한다.
신호 처리부(340)는 디지털 데이터(BDS)를 수신하여 미리 정해진 알고리즘을 통해 타임 스위칭 신호를 검출한다.
도 4는 본 발명의 일 실시예에 따른 동기 신호 검출 방법을 나타내는 플로우차트이다. 도 5는 본 발명의 일 실시예에 따른 동기 신호 검출 방법을 설명하기 위한 도면이다. 도 4에 도시된 동기 신호 검출 방법은 도3에 도시된 동기 신호 검출 모듈(300)에 의해 수행될 수 있다.
도 3 내지 도 5를 참조하면, 본 발명의 일 실시예에 따른 동기 신호 검출 방법은 다운링크 RF 신호 또는 업링크 RF 신호를 수신한다(S110). 일 실시예에서는, 도너 안테나(20)의 포트(port)로부터 다운링크 RF 신호를 커플링하는 방식으로 다운링크 RF 신호를 수신할 수 있다(S110).
RF 신호를 베이스밴드 신호로 직접 변환하고(S120), 베이스밴드 신호를 디지털 데이터(BDS)로 변환한다(S130).
디지털 데이터(BDS)를 도 5에 도시된 바와 같이 N 구간 단위로 합성한다(S140).
도 5에 도시된 바와 같이, 시간 도메인에서, TDD 신호의 한 주기(한 구간)는 5ms 일수 있다. 즉, TDD 신호는 5ms 주기로 반복적으로 주어질 수 있으며, 다운링크 신호 구간과 업링크 신호 구간을 포함한다. 다운링크 신호 구간과 업링크 신호 구간 사이에는 TTG(Transmit/Receive Transition Gap)이, 업링크 신호 구간과 다운링크 신호 구간 사이에는 RTG(Receive/Transmit Transition Gap) 구간이 있다.
TTG는 다운링크와 뒤이어 전송되는 업링크 사이의 구간으로 기지국이 송신 모드에서 수신 모드로 전환하는 시간이다. RTG는 업링크와 뒤이어 전송되는 다운링크 사이의 구간으로 기지국이 수신모드에서 송신 모드로 전환하는 시간이다.
무선 환경에서 얻어진 신호들은 신호 페이딩(Fading, 즉, 전파의 변화), 신호 도플러(주파수 천이), 신호 왜곡(신호 크기, 위상 변화)등으로 인하여 일정한 신호를 얻기에는 어려움이 많다. 갑작스런 신호 감쇄, 신호 간섭에 의한 소멸 등으로 신호를 복원하거나 검출하는 데는 여러 가지 알고리듬이 사용된다. 본 발명의 실시예에서는, 이러한 문제를 해결하기 위하여, N 구간의 신호들을 합성하여 기준 타임 스위칭 신호를 검출한다(S140, S150).
도 5에 도시된 바와 같이, 제1 내지 제N 구간 신호들은 신호 감쇄, 신호 소멸, 신호 이상 등의 현상을 겪을 수 있다. 그러나, 제1 내지 제N 구간 신호들을 합성하면, 신호 감쇄, 신호 소멸, 신호 이상 등으로 인한 영향을 줄일 수 있다.
제1 내지 제N 구간 신호들을 합성하는 방법에 대해서는 후술하기로 한다.
기준 타임 스위칭 신호를 이용하여 업링크 스위칭 신호(ULS) 및 다운링크 스위칭 신호(DLS)를 생성하여 출력한다(S160).
도 6은 본 발명의 일 실시예에 따른 신호 처리부(340)의 구성 블록도이다.
이를 참조하면, 신호 처리부(340)는 절대값 산출부(510), 제어부(520), 메모리(530), 가산기(540), 임계치 판단부(550), 타임 스위칭 신호 검출부(560), 상태 확인부(570), 조정부(580) 및 출력부(590)를 포함할 수 있다.
절대값 산출부(510)는 디지털 데이터(BDS)의 절대값을 산출하여 출력한다. 예컨대, 절대값 산출부(510)는 디지털 데이터(BDS)가 양의 값인 경우 그대로 출력하고, 음의 값인 경우 양의 값으로 변환하여 출력한다. 디지털 데이터(BDS)는 복수(2이상) 비트의 이진 신호일 수 있다.
제어부(520)는 디지털 데이터(BDS)의 절대값을 메모리(530)에 저장한다. 제어부(520)는 디지털 데이터(BDS)의 절대값이 N(2이상의 정수)구간 동안 누적되도록 메모리(530) 및 가산기(540)를 제어한다. 예컨대, 제어부(520)는 절대값 산출부(510)의 출력 데이터를 한 구간 단위로 메모리(530)에 저장하고, N 구간에 해당하는 데이터가 저장되면, 저장된 N 구간의 데이터를 메모리(530)로부터 출력하여 가산기(540)에 의해 합산되도록 한 후, 메모리(530)를 리셋할 수 있다.
도 6에서 'Addr'은 어드레스 신호, 'W/R'은 쓰기 또는 읽기 명령, 'RST'는 메모리를 리셋하기 위한 리셋 신호를 나타낸다. 또한, 도 6에서는, 절대값 산출부(510)의 출력이 제어부(520)를 거처 메모리(530) 또는 가산기(540)로 입력되는 것으로 도시되나, 이는 하나의 실시예일 뿐 다른 변형이 가능하다. 예컨대, 절대값 산출부(510)의 출력이 메모리(530) 또는 가산기(540)로 입력되도록 제어부(520)에 의해 제어될 수 있다.
도 7은 도 6에 도시된 메모리 및 가산기의 일 실시예를 나타내는 도면이다.
이를 참조하면, 절대값 산출부(510)의 출력 데이터, 즉 제1 구간 데이터부터 제 N(2이상의 정수) 구간 데이터를 순차적으로 저장한다. 각 구간 데이터는 m개의 샘플링 데이터로 구성될 수 있다. 즉, 각 샘플링 데이터는 복수의 k(2이상의 정수)-비트 데이터일 수 있다.
따라서, 메모리(530a)는 N*m 개의 샘플링 데이터를 저장하기 위한 용량을 가진다. 가산기(540)는 제1 내지 제N 구간 데이터를 합산하기 위한 제1 내지 제m 합산기(541-1~541-m)를 포함한다. 예컨대, 제1 합산기(541-1)는 제1 구간 내지 제N 구간 데이터의 첫 번째(즉, 제1 샘플링 데이터끼리 합산하여 제1 합산 데이터로서 출력하고, 제2 합산기(541-2)는 제1 구간 내지 제N 구간 데이터의 두 번째(즉, 제2) 샘플링 데이터끼리 합산하여 제2 합산 데이터로서 출력하며, 제m 합산기(541-m)는 제1 구간 내지 제N 구간 데이터의 m번째(즉, 제m) 샘플링 데이터끼리 합산하여 제m 합산 데이터로서 출력한다.
도 8은 도 6에 도시된 메모리, 및 가산기의 다른 실시예를 나타내는 도면이다. 이를 참조하면, 제어부(520)는 제1 구간 데이터를 메모리(530b)에 저장하고, 메모리(530b)로부터 제1 구간 데이터를 독출하여, 입력되는 제2 구간 데이터와 합산되도록 한 후, 합산된 데이터를 다시 메모리(530b)에 저장한다. 이와 같이, 메모리(530b)에 저장된 데이터와 새로 입력되는 구간 데이터를 합산하여 메모리(530b)에 다시 저장함으로써, 도 8에 도시된 실시예의 메모리(530b)는 하나의 구간 데이터를 저장할 수 있는 용량만 있어도 된다.
따라서, 도7에 도시된 실시예에 비하여 메모리의 용량이 현저히 줄어들 수 있다.
제어부(520)는 제(N-1) 구간 데이터까지 합산되어 저장된 데이터와 제N 구간 데이터를 합산하여 임계치 판단부(560)로 출력되도록 한 후, 메모리(530b)를 리셋한다. 리셋 후, 다음 N 개의 구간 데이터를 순차적으로 수신하여 합산되도록 제어한다.
가산기(540)에 의해 합산된 데이터들(즉, 제1 내지 제m 합산 데이터들)은 임계치 판단부(550)로 입력되고, 임계치 판단부(550)는 합산된 데이터들 각각이 임계치 이상인지를 판단하여 판단 결과를 타임 스위칭 신호 검출부(560)로 제공한다.
타임 스위칭 신호 검출부(560)는 합산된 데이터가 임계치 이상인 구간(하이레벨 구간)과 합산된 데이터가 임계치 미만인 구간(로우레벨 구간)을 검출하여, 기준 타임 스위칭 신호(RTS)를 생성한다.
예컨대, 제1 내지 제m 합산 데이터들 중 제1 내지 제 p(m보다 작거나 같은 자연수) 합산 데이터 각각은 임계치 이상이고, 제 (p+1) 내지 제m 합산 데이터 각각은 임계치 미만인 경우, 제1 내지 제 p(m보다 작거나 같은 자연수) 합산 데이터에 해당하는 시간 동안에는 하이레벨('1')이고, 제 (p+1) 내지 제m 합산 데이터에 해당하는 시간 동안에는 로우레벨('0')인 기준 타임 스위칭 신호(RTS)가 출력될 수 있다.
상태 확인부(570)는 기준 타임 스위칭 신호(RTS)에서 에러를 검출하여, 에러가 발생한 경우 에러 플래그 신호를 발생한다. 또한, 상태 확인부(570)는 기준 타임 스위칭 신호(RTS)에 관한 정보-예컨대, 기준 타임 스위칭 신호(RTS)의 하이레벨 구간 시간(HPT) 및 로우레벨 구간 시간(LPT) 등-를 통신 모듈(440)을 통해 외부로 출력할 수 있다. 통신 모듈(440)은 UART 통신을 수행하는 통신 모듈일 수 있으나, 이에 한정되는 것은 아니다.
도 9는 기준 타임 스위칭 신호(RTS)에 에러가 발생한 다양한 경우들을 도시한다.
도 9에 도시된 바와 같이, 기준 타임 스위칭 신호(RTS)의 한 주기가 특정 시간(예컨대, 5ms)를 벗어나는 경우(c, d), 한 주기 내에 레벨 천이가 여러 번 발생하는 경우(b), 하이레벨 구간 또는 로우 레벨 구간이 특정 시간(예컨대, 5ms) 이상으로 지속되는 경우(c, d) 등이 기준 타임 스위칭 신호에 에러가 발생한 경우들이다.
이와 같이 검출된 기준 타임 스위칭 신호(RTS)에 에러가 발생한 경우에는, 상태 확인부(570)는 에러 플래그 신호를 발생한다.
조정부(580)는 기준 타임 스위칭 신호(RTS)를 수신하여 다운링크 스위칭 신호(DLS) 및 업링크 스위칭 신호(ULS)를 생성한다.
도 10은 기준 타임 스위칭 신호(RTS), 다운링크 스위칭 신호(DLS) 및 업링크 스위칭 신호(ULS)의 관계를 나타내는 도면이다. 이를 참조하면, 기준 타임 스위칭 신호(RTS)는 하이레벨 구간(HPT)과 로우레벨 구간(LPT)이 반복될 수 있다.
조정부(580)는 기준 타임 스위칭 신호(RTS)의 하이레벨 구간(HPT)보다 긴 하이레벨 구간을 가지고, 기준 타임 스위칭 신호(RTS)의 로우레벨 구간(LPT)보다 짧은 로우레벨 구간을 가지는 다운링크 스위칭 신호(DLS)를 발생한다.
조정부(580)는 또한, 다운링크 스위칭 신호(DLS)의 하이레벨 구간보다 긴 로우레벨 구간을 가지고, 다운링크 스위칭 신호(DLS)의 로우레벨 구간보다 짧은 하이레벨 구간을 가지는 업링크 스위칭 신호(ULS)를 발생한다. 조정부(580)는 다운링크 스위칭 신호(DLS)의 하이레벨 구간과 업링크 스위칭 신호(ULS)의 하이레벨 구간이 겹치지 않도록 조정할 수 있다. 이러한 조정은 사용자 또는 관리자가 통신 모듈(도 1의 440)을 통하여 설정할 수 있다.
출력부(590)는 다운링크 스위칭 신호(DLS) 및 업링크 스위칭 신호(ULS)를 제1 및 제2 스위치(410, 420)로 출력한다.
상술한 실시예에서는 TDD 신호의 한 구간이 5ms인 경우이나, 본 발명의 실시예가 이에 한정되는 것은 아니다.
도 11은 TDD 신호의 다양한 타임 슬롯 구성도를 나타낸다. 도 11을 참조하면, TDD 신호의 한 주기는 10ms이고, 다운링크와 업링크의 타임 슬롯의 구성은 2:3(configuration 0), 3:2(configuration 1), 4:1(configuration 2), 7:3(configuration 3), 8:2(configuration 4), 9:1(configuration 5), 5:5(configuration 6) 등으로 다양할 수 있다.
이와 같이, TDD 신호의 한 구간이 달라지거나, 한 구간 내의 타임 슬롯 구성이 달라지더라도 상술한 본 발명의 실시예는 적용될 수 있다.
본 발명은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다.
컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광 데이터 저장장치 등이 있다.
또한 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다. 그리고 본 발명을 구현하기 위한 기능적인(functional) 프로그램, 코드 및 코드 세그먼트들은 본 발명이 속하는 기술분야의 프로그래머들에 의해 용이하게 추론될 수 있다.
상기 본 발명의 내용은 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
중계기(1), 중계 모듈(10)
도너 안테나(20), 서비스 안테나(30),
다운 링크 중계부(100), 업링크 중계부(200),
동기 신호 검출 모듈(300), 필터(310),
저잡음 증폭기(320), 직접 변환부(330),
신호 처리부(340), 스위치(410, 420)
통신모듈(440)

Claims (9)

  1. 중계기로 입력되는 다운링크 RF 신호 또는 업링크 RF 신호 중 적어도 하나를 수신하는 단계:
    RF 신호를 베이스밴드 신호로 직접 변환하는 단계;
    상기 베이스밴드 신호를 디지털 데이터로 변환하는 단계;
    상기 디지털 데이터를 N(2이상 정수) 구간 단위로 합성하는 단계;
    상기 합성된 데이터를 이용하여 기준 타임 스위칭 신호를 검출하는 단계; 및
    상기 기준 타임 스위칭 신호를 이용하여 상기 중계기의 다운 링크 패스와 업링크 패스를 절체하기 위한 다운링크 스위칭 신호 및 업링크 스위칭 신호를 생성하는 단계를 포함하는 TDD 중계기에서의 동기 신호 검출 방법.
  2. 제1항에 있어서, 상기 합성하는 단계는
    상기 디지털 데이터의 절대값을 구하는 단계;
    상기 N 구간에 해당하는 절대값들을 메모리에 저장하는 단계; 및
    상기 메모리로부터 상기 N 구간에 해당하는 절대값들을 읽어서 합산하는 단계를 포함하는 TDD 중계기에서의 동기 신호 검출 방법.
  3. 제1항에 있어서, 상기 합성하는 단계는
    상기 디지털 데이터의 절대값을 구하는 단계;
    상기 N 구간 중 한 구간의 절대값을 메모리에 저장하는 단계;
    상기 메모리에 저장된 데이터와 다음 구간의 절대값을 합산하여 상기 메모리에 업데이트하는 단계; 및
    업데이트되어 상기 메모리에 저장된 데이터와 그 다음 구간의 절대값을 합산함으로써, 제1 내지 제 N 구간의 절대값들을 누산하는 단계를 포함하는 TDD 중계기에서의 동기 신호 검출 방법.
  4. 제1항에 있어서, 상기 기준 타임 스위칭 신호를 검출하는 단계는
    상기 합성된 데이터를 임계치와 비교하는 단계; 및
    상기 합성된 데이터가 상기 임계치 이상인 구간과 상기 임계치 미만인 구간을 검출하여, 상기 기준 타임 스위칭 신호를 생성하는 단계를 포함하는 TDD 중계기에서의 동기 신호 검출 방법.
  5. 다운링크 RF 신호를 수신하여 증폭하는 다운링크 중계부;
    업링크 RF 신호를 수신하여 증폭하는 업링크 중계부;
    상기 다운 링크 중계부와 상기 업링크 중계부를 절체함으로써, 다운링크 패스 또는 업링크 패스가 선택적으로 형성되도록 하는 스위치 회로; 및
    상기 스위치 회로를 제어하기 위한 스위칭 신호를 발생하는 동기 신호 검출 모듈을 구비하며,
    상기 동기 신호 검출 모듈은
    상기 다운링크 RF 신호 또는 업링크 RF 신호 중 적어도 하나를 수신하여, 수신한 RF 신호를 베이스밴드의 디지털 데이터로 변환하고, 상기 디지털 데이터를 N(2이상 정수) 구간 단위로 합성하며, 상기 합성된 데이터를 이용하여 상기 스위칭 신호를 발생하는 TDD 중계기.
  6. 제5항에 있어서, 상기 동기 신호 검출 모듈은
    상기 수신한 RF 신호를 베이스밴드 신호로 직접 변환하고, 상기 베이스 밴드신호를 디지털 데이터로 변환하는 직접 변환부; 및
    상기 디지털 데이터를 처리하여 상기 스위칭 신호를 발생하는 신호 처리부를 포함하는 TDD 중계기.
  7. 제6항에 있어서, 상기 신호 처리부는
    상기 디지털 데이터의 절대값을 산출하는 절대값 산출부;
    상기 디지털 데이터의 절대값을 저장하는 메모리;
    N(2이상의 정수)구간에 대하여 상기 디지털 데이터의 절대값을 합산하는 가산기(540);
    상기 합산된 데이터를 미리 설정된 임계치와 비교하는 임계치 판단부;
    상기 임계치 판단부의 비교 결과에 따라, 상기 합산된 데이터가 임계치 이상인 구간과 상기 합산된 데이터가 임계치 미만인 구간을 검출하여, 기준 타임 스위칭 신호를 생성하는 타임 스위칭 신호 검출부를 포함하는 TDD 중계기.
  8. 제7항에 있어서, 상기 신호 처리부는
    상기 기준 타임 스위칭 신호의 에러를 검출하는 상태 확인부를 더 포함하는 TDD 중계기.
  9. 제7항에 있어서, 상기 신호 처리부는
    상기 기준 타임 스위칭 신호의 하이레벨 구간과 로우레벨 구간을 조정하여 다운링크 스위칭 신호 및 업링크 스위칭 신호를 생성하는 조정부를 더 포함하는 TDD 중계기.
KR1020130083053A 2013-07-15 2013-07-15 시분할 다중 시스템에서의 동기신호 검출 방법 및 그 장치 KR101482737B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130083053A KR101482737B1 (ko) 2013-07-15 2013-07-15 시분할 다중 시스템에서의 동기신호 검출 방법 및 그 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130083053A KR101482737B1 (ko) 2013-07-15 2013-07-15 시분할 다중 시스템에서의 동기신호 검출 방법 및 그 장치

Publications (1)

Publication Number Publication Date
KR101482737B1 true KR101482737B1 (ko) 2015-01-16

Family

ID=52590530

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130083053A KR101482737B1 (ko) 2013-07-15 2013-07-15 시분할 다중 시스템에서의 동기신호 검출 방법 및 그 장치

Country Status (1)

Country Link
KR (1) KR101482737B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060019460A (ko) * 2004-08-27 2006-03-03 주식회사 케이티 중계 시스템에서의 링크 신호 검출 장치 및 그 방법
KR20060066877A (ko) * 2004-12-14 2006-06-19 주식회사에스에이티 휴대인터넷 tdd방식중계기의 상,하향 링크 스위칭 제어 장치 및 그 제어 방식

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060019460A (ko) * 2004-08-27 2006-03-03 주식회사 케이티 중계 시스템에서의 링크 신호 검출 장치 및 그 방법
KR20060066877A (ko) * 2004-12-14 2006-06-19 주식회사에스에이티 휴대인터넷 tdd방식중계기의 상,하향 링크 스위칭 제어 장치 및 그 제어 방식

Similar Documents

Publication Publication Date Title
CN110391887B (zh) 信号处理方法及装置
WO2006036009A1 (ja) 移動無線通信装置、無線通信装置及び通信処理方法
KR102331100B1 (ko) 반복 추정에 기반한 자기간섭신호 추정 방법 및 이를 위한 장치
JP7005360B2 (ja) 通信中継装置、制御方法、および、プログラム
CN111406374A (zh) 频域正交频分复用(ofdm)符号内多rx波束测量和动态rx波束扫描的方法
JPWO2012033182A1 (ja) 送信機、制御方法、コンピュータプログラム、およびδς変調器
WO2015050978A1 (en) Using fractional delay computations to improve intermodulation performance
JP6645849B2 (ja) 通信中継装置、通信中継システム、方法及びプログラム
KR102419407B1 (ko) 시분할 듀플렉싱 방식을 지원하는 통신 시스템에서 무선 억세스 기술 운영 장치 및 방법
US10278089B2 (en) Determining a centre frequency in an unlicensed frequency band to use
US20160211953A1 (en) Communication apparatus, communication method and communication system
US10348522B2 (en) Device and method for detecting transmission signal
KR101482737B1 (ko) 시분할 다중 시스템에서의 동기신호 검출 방법 및 그 장치
CN112019472B (zh) 一种相位噪声抑制方法及装置
KR20210049461A (ko) 중계 장치의 시간 동기화를 위한 장치 및 이를 위한 방법
JP4417058B2 (ja) リピータ装置
US10211910B2 (en) Interference cancellation repeater
WO2011127728A1 (zh) 一种子帧粗同步的方法及装置
KR102372870B1 (ko) 인공지능에 기반하여 동기를 획득하는 중계 장치 및 그 중계 장치의 동작 방법
JP2005012411A (ja) 無線通信装置
KR20150095035A (ko) 통신 방법 및 장치
JP2011182007A (ja) 中継送受信装置
JP2007089067A (ja) 無線通信方法及び無線通信装置
EP3018829B1 (en) Terminal and method for improving terminal reception sensitivity
JP6994105B2 (ja) Ｈｒｓｓｉ測定方法、ネットワークデバイス及び端末デバイス

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181228

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200106

Year of fee payment: 6