KR20210049461A - 중계 장치의 시간 동기화를 위한 장치 및 이를 위한 방법 - Google Patents

중계 장치의 시간 동기화를 위한 장치 및 이를 위한 방법 Download PDF

Info

Publication number
KR20210049461A
KR20210049461A KR1020190133785A KR20190133785A KR20210049461A KR 20210049461 A KR20210049461 A KR 20210049461A KR 1020190133785 A KR1020190133785 A KR 1020190133785A KR 20190133785 A KR20190133785 A KR 20190133785A KR 20210049461 A KR20210049461 A KR 20210049461A
Authority
KR
South Korea
Prior art keywords
delay
signal
uplink
downlink
control code
Prior art date
Application number
KR1020190133785A
Other languages
English (en)
Inventor
이대영
Original Assignee
에스케이텔레콤 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이텔레콤 주식회사 filed Critical 에스케이텔레콤 주식회사
Priority to KR1020190133785A priority Critical patent/KR20210049461A/ko
Priority to PCT/KR2020/006292 priority patent/WO2021080105A1/ko
Priority to EP20879891.8A priority patent/EP3886353A4/en
Priority to US17/308,369 priority patent/US11902927B2/en
Publication of KR20210049461A publication Critical patent/KR20210049461A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W56/00—Synchronisation arrangements
    • H04W56/004—Synchronisation arrangements compensating for timing error of reception due to propagation delay
    • H04W56/005—Synchronisation arrangements compensating for timing error of reception due to propagation delay compensating for timing error by adjustment in the receiver
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H04B7/155—Ground-based stations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H04B7/155—Ground-based stations
    • H04B7/15507—Relay station based processing for cell extension or control of coverage area
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W56/00—Synchronisation arrangements
    • H04W56/001—Synchronization between nodes
    • H04W56/002—Mutual synchronization
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W72/00—Local resource management
    • H04W72/04—Wireless resource allocation
    • H04W72/044—Wireless resource allocation based on the type of the allocated resource
    • H04W72/0446—Resources in time domain, e.g. slots or frames

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Radio Relay Systems (AREA)

Abstract

본 발명의 실시예에 따른 중계 장치의 시간 동기화를 위한 장치는 상위 안테나와, 하위 안테나와, 상기 상위 안테나를 통해 기지국으로부터 하향링크 신호를 수신하는 하향링크수신부와, 상기 하위 안테나를 통해 사용자장치로 하향링크 신호를 전송하는 하향링크전송부와, 상기 하위 안테나를 통해 사용자장치로부터 상향링크 신호를 수신하는 상향링크수신부와, 상기 상위 안테나를 통해 기지국으로 상향링크 신호를 전송하는 상향링크전송부와, 하향링크 구간에서 상기 상위 안테나와 상기 하향링크수신부가 연결되고, 상향링크 구간에서 상기 상위 안테나와 상기 상향링크전송부가 연결되도록 스위칭하는 상위 스위치와, 상기 하향링크 구간에서 상기 하위 안테나와 상기 하향링크전송부가 연결되고, 상기 상향링크 구간에서 상기 하위 안테나와 상기 상향링크수신부가 연결되도록 스위칭하는 하위 스위치와, 상기 하향링크수신부, 상기 하향링크전송부, 상기 상향링크수신부 및 상기 상향링크전송부와 연결되어 상기 하향링크 신호 및 상기 상향링크 신호 중 어느 하나의 신호의 시간 지연을 보상하는 지연처리기와, 상기 하향링크 신호 또는 상기 상향링크 신호를 이득에 따라 증폭하는 이득처리기와, 상기 보상된 신호의 시간 지연에 동기되어 상기 상향링크 구간 및 상기 하향링크 구간이 겹치지 않도록 상기 상위 스위치 및 상기 하위 스위치의 스위칭을 제어하는 동기제어기를 포함한다.

Description

중계 장치의 시간 동기화를 위한 장치 및 이를 위한 방법{Apparatus for time synchronization of relay device and method therefor}
본 발명은 시간 동기화 기술에 관한 것으로, 더욱 상세하게는 시간분할이중화(TDD: Time Division Duplexing) 방식의 중계 장치에서 신호 간에 커플링(coupling)으로 인한 발진을 방지하기 위해 시간 동기화를 수행하는 장치 및 이를 위한 방법에 관한 것이다.
기존 LTE를 비롯한 WCDMA 등의 이동통신 시스템에서 비용 효율적으로 커버리지를 늘리기 위한 방법으로 중계기가 널리 사용되고 있다. 중계기는 기본적으로 공중의 신호를 도너(Donor) 안테나로 수신하여 최소한의 디지털 프로세싱과 아날로그 이득을 더하여 이 신호를 서비스(Service) 안테나를 통해 음영 지역에 다시 방사하여 음영 지역에서도 이동통신 서비스를 가능하게 하는 장비이다. 국내에서는 주로 지하 주차장, 중소규모 건물, 각 가정내의 음영 지역을 해소하기 위해 널리 사용되고 있다. 하지만, 종래의 TDD 방식의 중계기는 시간 도메인 상에서 상향링크 신호 및 하향링크 신호를 정밀하게 구분해야 하지만, 도 1 (a)의 그래프와 같이, 상향링크 신호와 하향링크 신호가 겹쳐지는 구간(Up/Down Overlap)이 존재하기 때문에 도 1의 (b)에 도시된 바와 같이, 도너 안테나로 들어온 신호와 서비스 안테나로 방사되는 신호가 커플링(Coupling) 되어 양성 피드백(Positive Feedback)을 형성하는 경우 전체 시스템이 불안정해지거나 발진하게 되어 오동작할 수 있다. 이러한 전체 시스템 발진은 전혀 다른 발진 신호를 도너 방향(기지국 방향)과 서비스 방향(단말 방향) 양쪽 모두에 방사하게 되어 주변 이동통신 시스템이 모두 정상 동작하기 어려운 불요 방사를 일으키게 된다. 이러한 발진 현상을 최소화 하기 위해서 WCDMA와 LTE에서는 상향링크/하향링크 분리(Up/downlink Isolation) 수치를 개발 단계에서 관리하여 최대한 재방사되는 신호가 다시 중계기로 유입되지 않도록 시스템을 설계한다. 하지만, 이러한 분리(Isolation) 성능을 확보하기 위하여 고가의 RF 부품을 사용해야하며 각 안테나 포트를 물리적으로 이격시켜야 하기 때문에 함체 사이즈를 작게 설계하기 어려운 점이 있다. 또한 이러한 신호 재유입으로 인한 발진 현상을 최소화하기 위해 간섭 제거(Interference Cancellation)라는 별도의 디지털 신호 처리를 추가하여 구현한 ICS(Interference Cancellation System) 무선 중계기가 사용되기도 하지만 추가된 ICS 기능으로 인해 지연(Latency)이 길고 비용이 비싸며 크기를 작게 만들 수 없는 문제가 있다.
한국공개특허 제10-2005-0031005호 2005년 04월 01일 공개(명칭: TDD 방식의 휴대 인터넷 무선중계기의 피드백신호감소장치)
본 발명의 목적은 시간분할이중화(TDD: Time Division Duplexing) 방식의 중계 장치에서 신호 간에 커플링으로 인한 발진을 방지할 수 있도록 하는 시간 동기화를 수행하는 장치 및 이를 위한 방법을 제공함에 있다.
상술한 바와 같은 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따른 중계 장치의 시간 동기화를 위한 장치는 상위 안테나와, 하위 안테나와, 상기 상위 안테나를 통해 기지국으로부터 하향링크 신호를 수신하는 하향링크수신부와, 상기 하위 안테나를 통해 사용자장치로 하향링크 신호를 전송하는 하향링크전송부와, 상기 하위 안테나를 통해 사용자장치로부터 상향링크 신호를 수신하는 상향링크수신부와, 상기 상위 안테나를 통해 기지국으로 상향링크 신호를 전송하는 상향링크전송부와, 하향링크 구간에서 상기 상위 안테나와 상기 하향링크수신부가 연결되고, 상향링크 구간에서 상기 상위 안테나와 상기 상향링크전송부가 연결되도록 스위칭하는 상위 스위치와, 상기 하향링크 구간에서 상기 하위 안테나와 상기 하향링크전송부가 연결되고, 상기 상향링크 구간에서 상기 하위 안테나와 상기 상향링크수신부가 연결되도록 스위칭하는 하위 스위치와, 상기 하향링크수신부, 상기 하향링크전송부, 상기 상향링크수신부 및 상기 상향링크전송부와 연결되어 상기 하향링크 신호 및 상기 상향링크 신호 중 어느 하나의 신호의 시간 지연을 보상하는 지연처리기와, 상기 하향링크 신호 또는 상기 상향링크 신호를 이득에 따라 증폭하는 이득처리기와, 상기 보상된 신호의 시간 지연에 동기되어 상기 상향링크 구간 및 상기 하향링크 구간이 겹치지 않도록 상기 상위 스위치 및 상기 하위 스위치의 스위칭을 제어하는 동기제어기를 포함한다.
상술한 바와 같은 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따른 중계 장치의 시간 동기화를 위한 장치는 하향링크 신호를 전달하는 하향링크수신부 및 하향링크 경로를 형성하는 하향링크전송부와, 상기 상향링크 신호를 전달하는 상향링크 경로를 형성하는 상향링크수신부 및 상향링크전송부와, 하향링크 구간에서 상기 하향링크 경로가 형성되고, 상향링크 구간에서 상기 상향링크 경로가 형성되도록 스위칭을 수행하는 상위 스위치 및 하위 스위치를 포함하는 스위치와, 상기 하향링크 신호 및 상기 상향링크 신호 중 어느 하나의 신호의 시간 지연을 보상하는 지연처리기와, 상기 보상된 신호의 시간 지연에 동기되어 상기 상향링크 구간 및 상기 하향링크 구간이 겹치지 않도록 상기 스위치의 스위칭을 제어하는 동기제어기를 포함한다.
상기 지연처리기는 초기화 제어 코드에 따라 입력되는 신호를 시간 지연시켜 출력하는 지연버퍼부와, 상기 복수의 지연 셀 각각의 출력과 시스템 클럭을 비교하여 상기 입력되는 신호의 시간 지연을 나타내는 지연 코드를 생성하는 지연측정부와, 상기 지연 코드에 따라 상기 신호의 상기 시간 지연을 보상하는 보상 제어 코드를 생성하는 제어코드생성부와, 상기 보상 제어 코드에 따라 상기 지연버퍼부에 의해 상기 신호의 시간 지연이 보상되도록 상기 생성된 보상 제어 코드를 상기 지연버퍼부에 입력하는 제어코드입력부를 포함한다.
상기 지연버퍼부는 직렬로 연결된 복수의 지연 셀을 포함하며, 상기 복수의 지연 셀 각각은 입력되는 신호를 동일한 시간으로 시간 지연시켜 출력하는 것을 특징으로 한다.
상기 지연측정부는 상기 복수의 지연 셀 각각에 대응하여 상기 복수의 지연 셀 각각의 출력과 시스템 클럭을 비교하여 상기 지연 코드를 생성하는 복수의 측정 셀을 포함한다.
상기 장치는 초기화 모드에서 테스트 신호를 생성하여 전송하는 이득처리기를 더 포함한다.
상기 동기제어기가 상기 하위 스위치를 제어하여 상기 하향링크전송부와 상기 상향링크수신부를 연결하고, 상기 상위 스위치를 제어하여 상기 상향링크전송부와 상기 하향링크수신부를 연결하면, 상기 테스트 신호는 상기 하향링크전송부 및 상기 상향링크수신부를 통해 상기 지연처리기에 입력되거나, 상기 테스트 신호는 상기 상향링크전송부 및 상기 하향링크수신부를 통해 상기 지연처리기에 입력되며, 상기 지연처리기는 상기 테스트 신호를 이용하여 초기화를 수행하는 것을 특징으로 한다.
상기 지연처리기는 상기 초기화 모드에서, 상기 지연버퍼부가 입력되는 테스트 신호를 시간 지연시켜 출력하면, 상기 지연버퍼부가 출력한 신호의 주파수를 정수배로 낮춰 출력하는 주파수분주기와, 시스템 클럭과 상기 주파수분주기의 출력 신호의 주파수 및 주기를 측정하는 위상주파수검출부를 더 포함한다. 여기서, 상기 제어코드생성부는 상기 시스템 클럭과 상기 주파수분주기의 출력 신호의 주파수 및 주기가 일치하도록 하는 상기 초기화 제어 코드를 생성하고, 상기 제어코드입력부는 상기 생성된 초기화 제어 코드를 상기 지연버퍼부에 입력하는 것을 특징으로 한다.
상술한 바와 같은 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따른 중계 장치의 시간 동기화를 위한 장치는 초기화 제어 코드에 따라 입력되는 신호를 시간 지연시켜 출력하는 지연버퍼부와, 상기 복수의 지연 셀 각각의 출력과 시스템 클럭을 비교하여 상기 입력되는 신호의 시간 지연을 나타내는 지연 코드를 생성하는 지연측정부와, 상기 지연 코드에 따라 상기 신호의 상기 시간 지연을 보상하는 보상 제어 코드를 생성하는 제어코드생성부와, 상기 보상 제어 코드에 따라 상기 지연버퍼부에 의해 상기 신호의 시간 지연이 보상되도록 상기 생성된 보상 제어 코드를 상기 지연버퍼부에 입력하는 제어코드입력부를 포함한다.
상기 지연버퍼부는 직렬로 연결된 복수의 지연 셀을 포함하며, 상기 복수의 지연 셀 각각은 입력되는 신호를 동일한 시간으로 시간 지연시켜 출력한다.
상기 지연측정부는 상기 복수의 지연 셀 각각에 대응하여 상기 복수의 지연 셀 각각의 출력과 시스템 클럭을 비교하여 상기 지연 코드를 생성하는 복수의 측정 셀을 포함한다.
상기 장치는 초기화 모드에서, 상기 지연버퍼부가 입력되는 테스트 신호를 시간 지연시켜 출력하면, 상기 지연버퍼부가 출력한 신호의 주파수를 정수배로 낮춰 출력하는 주파수분주기와, 시스템 클럭과 상기 주파수분주기의 출력 신호의 주파수 및 주기를 측정하는 위상주파수검출부를 더 포함한다.
상기 제어코드생성부는 상기 시스템 클럭과 상기 주파수분주기의 출력 신호의 주파수 및 주기가 일치하도록 하는 상기 초기화 제어 코드를 생성하고, 상기 제어코드입력부는 상기 생성된 초기화 제어 코드를 상기 지연버퍼부에 입력하는 것을 특징으로 한다.
상술한 바와 같은 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따른 중계 장치의 시간 동기화를 위한 방법은 지연처리기가 상기 하향링크 신호 및 상기 상향링크 신호 중 어느 하나의 신호가 입력되면, 상기 신호의 시간 지연을 측정하여 상기 입력된 신호의 시간 지연을 나타내는 지연 코드를 도출하는 단계와, 상기 지연처리기가 상기 지연 코드를 기초로 보상 제어 코드를 생성하는 단계와, 상기 지연처리기가 상기 보상 제어 코드를 이용하여 상기 신호의 시간 지연을 보상하는 단계와, 동기제어기가 상기 보상된 신호의 시간 지연에 동기되어 상향링크 구간 및 하향링크 구간이 겹치지 않도록 하향링크 경로 혹은 상향링크 경로를 선택적으로 형성하는 스위치의 스위칭을 제어하는 단계를 포함한다.
상기 지연 코드를 도출하는 단계는 지연버퍼부의 직렬로 연결된 복수의 지연 셀 각각이 입력되는 신호를 동일한 시간으로 시간 지연시켜 출력하는 단계와, 지연측정부의 상기 복수의 지연 셀 각각에 대응하는 복수의 측정 셀이 상기 복수의 지연 셀 각각의 출력과 시스템 클럭을 비교하여 상기 지연 코드를 도출하는 단계를 포함한다.
상기 보상 제어 코드를 생성하는 단계는 제어코드생성부가 상기 지연 코드에 따라 상기 신호의 시간 지연을 보상하는 보상 제어 코드를 생성하는 것을 특징으로 한다.
상기 신호의 시간 지연을 보상하는 단계는 제어코드입력부가 상기 보상 제어 코드를 지연버퍼부에 입력하는 단계와, 상기 지연버퍼부의 복수의 지연 셀 각각이 상기 보상 제어 코드에 따라 입력되는 신호의 시간 지연을 보상하여 출력하는 단계를 포함한다.
상기 지연 코드를 도출하는 단계 전, 동기제어기가 하위 스위치를 제어하여 하향링크전송부와 상향링크수신부를 연결하고, 상위 스위치를 제어하여 상향링크전송부와 하향링크수신부를 연결하는 단계와, 이득처리기가 테스트 신호를 생성하여 출력하여 상기 하향링크전송부 및 상향링크수신부를 통해 상기 지연처리기에 입력되거나, 상기 테스트 신호가 상기 상향링크전송부 및 상기 하향링크수신부를 통해 상기 지연처리기에 입력되는 단계와, 상기 지연처리기가 상기 테스트 신호를 이용하여 초기화를 수행하는 단계를 포함한다.
상기 초기화를 수행하는 단계는 지연버퍼부가 입력되는 테스트 신호를 시간 지연시켜 출력하는 단계와, 주파수분주기가 상기 출력된 신호의 주파수를 정수배로 낮춰 출력하는 단계와, 위상주파수검출부가 시스템 클럭과 상기 주파수분주기의 출력 신호의 주파수 및 주기를 측정하는 단계와, 제어코드생성부가 상기 시스템 클럭과 상기 주파수분주기의 출력 신호의 주파수 및 주기가 일치하도록 하는 상기 초기화 제어 코드를 생성하는 단계를 더 포함한다.
본 발명은 중계 장치의 시간 동기화를 통해 상향링크 신호와 하향링크 신호가 중첩되어 발생하는 양성 피드백(Positive Feedback)으로 인한 발진을 방지할 수 있다. 이로써, 중계 장치의 시간분할이중화(TDD) 성능을 최적화 할 수 있다. 특히, 본 발명은 상대적으로 아주 간단한 디지털 논리(Digital Logic)와 회로를 통해 구현할 수 있어, 전체 성능을 유지하면서도 중계 장치의 크기를 획기적으로 줄일 수 있다. 또한, 본 발명은 고속 클럭 없이 정밀하게 시간 지연을 측정 및 보상할 수 있기 때문에 전력 소모를 낮출 수 있다. 더욱이, 본 발명은 실시간으로 시간 지연을 측정 및 보상할 수 있기 때문에 온도 등 환경에 영향을 받지 않고 최적의 성능을 유지할 수 있다.
도 1은 종래의 기술에 따른 TDD 방식의 무선 중계 장치의 문제를 설명하기 위한 도면이다.
도 2는 본 발명의 실시예에 따른 중계 장치의 구성을 설명하기 위한 도면이다.
도 3은 본 발명의 실시예에 따른 지연처리기의 동작을 설명하기 위한 도면이다.
도 4는 본 발명의 실시예에 따른 지연처리기의 구성을 설명하기 위한 도면이다.
도 5는 본 발명의 실시예에 따른 지연처리기의 시간 지연을 보상하는 방법을 설명하기 위한 흐름도이다.
도 6은 본 발명의 실시예에 따른 지연처리기의 초기화를 수행하는 초기화 모드에서의 동작을 설명하기 위한 도면이다.
도 7은 본 발명의 실시예에 따른 지연처리기의 시간 지연을 측정하는 측정 모드에서의 동작을 설명하기 위한 도면이다.
도 8은 본 발명의 실시예에 따른 지연처리기의 시간 지연을 보상하는 보상 모드에서의 동작을 설명하기 위한 도면이다.
도 9는 본 발명의 실시예에 따른 중계 장치의 시간 동기화를 위한 방법을 설명하기 위한 흐름도이다.
도 10은 본 발명의 실시예에 따른 중계 장치의 시간 동기화를 위한 초기화 방법을 설명하기 위한 도면이다.
이하 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시예를 상세히 설명한다. 다만, 본 발명의 바람직한 실시예에 대한 동작 원리를 상세하게 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 핵심을 흐리지 않고 더욱 명확히 전달하기 위함이다. 또한 본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시 예를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 하나, 이는 본 발명을 특정한 실시 형태로 한정하려는 것은 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
더하여, 어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급할 경우, 이는 논리적 또는 물리적으로 연결되거나, 접속될 수 있음을 의미한다. 다시 말해, 구성요소가 다른 구성요소에 직접적으로 연결되거나 접속되어 있을 수 있지만, 중간에 다른 구성요소가 존재할 수도 있으며, 간접적으로 연결되거나 접속될 수도 있다고 이해되어야 할 것이다.
또한, 본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 또한, 본 명세서에서 기술되는 "포함 한다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이제 본 발명의 실시 예에 따른 채널 상태 정보 수신 방법 및 이를 지원하는 장치에 대하여 도면을 참조하여 상세하게 설명하도록 한다. 이때, 도면 전체에 걸쳐 유사한 기능 및 작용을 하는 부분에 대해서는 동일한 도면 부호를 사용하며, 이에 대한 중복되는 설명은 생략하기로 한다. 또한, 본 발명의 개념이 모호해지는 것을 피하기 위하여 공지의 구조 및 장치는 생략되거나, 각 구조 및 장치의 핵심기능을 중심으로 한 블록도 형식으로 도시될 수 있다.
먼저, 본 발명의 실시예에 따른 중계 장치의 구성에 대해서 설명하기로 한다. 도 2는 본 발명의 실시예에 따른 중계 장치의 구성을 설명하기 위한 도면이다.
도 2를 참조하면, 본 발명의 실시예에 따른 중계 장치는 상위 안테나(10H), 하위 안테나(10L), 상위 스위치(20H), 하위 스위치(20L), 하향링크수신부(30D), 하향링크전송부(40D), 상향링크수신부(30U), 상향링크전송부(40U), 지연처리기(50), 이득처리기(60) 및 동기제어기(70)를 포함한다.
상위 안테나(10H, 도너 안테나)는 기지국(미도시)으로부터 수신되는 하향링크 신호를 수신하거나, 기지국으로 상향링크 신호를 전송하기 위한 안테나이다.
하위 안테나(10L, 서비스 안테나)는 사용자장치(미도시)로부터 수신되는 상향링크 신호를 수신하거나, 사용자장치로 상향링크 신호를 전송하기 위한 안테나이다.
상위 스위치(20H)는 스위칭을 통해 시간 도메인의 하향링크 구간에서 상위 안테나(10H)와 하향링크수신부(30D)를 연결하고, 시간 도메인의 상향링크 구간에서 상위 안테나(10H)와 상향링크전송부(40U)를 연결한다.
하위 스위치(20L)는 스위칭을 통해 시간 도메인의 상향링크 구간에서 하위 안테나(10L)와 상향링크수신부(30U)를 연결하고, 시간 도메인의 하향링크 구간에서 하위 안테나(10L)와 하향링크전송부(40D)를 연결한다.
하향링크수신부(30D)는 상위 안테나(10H)를 통해 기지국으로부터 수신된 고주파 아날로그 신호인 하향링크 신호를 수신하여 베이스밴드 신호로 다운컨버팅 한 후, 디지털 신호로 변환하여 출력한다.
하향링크전송부(40D)는 이득처리기(60)에 의해 이득이 반영된 베이스밴드 디지털 신호인 하향링크 신호를 아날로그 신호로 변환하고, 고주파 신호로 업 컨버팅한다. 그런 다음, 고주파의 하향링크 신호를 하위 안테나(10L)를 통해 사용자장치로 전송한다.
상향링크수신부(30U)는 하위 안테나(10L)를 통해 사용자장치로부터 수신된 고주파 아날로그 신호인 상향링크 신호를 수신하여 베이스밴드 신호로 다운컨버팅 한 후, 디지털 신호로 변환하여 출력한다.
상향링크전송부(40U)는 이득처리기(60)에 의해 이득이 반영된 베이스밴드 디지털 신호인 상향링크 신호를 아날로그 신호로 변환한 후, 고주파 신호로 업 컨버팅한다. 그런 다음, 상향링크전송부(40U)는 고주파의 상향링크 신호를 상위 안테나(10U)를 통해 기지국으로 전송한다.
지연처리기(50)는 하향링크수신부(30D), 하향링크전송부(40D), 상향링크수신부(30U), 상향링크전송부(40U) 및 이득처리기(60) 중 적어도 하나에 의한 시간 지연을 측정하고 보상하기 위한 것이다. 이러한 지연처리기(50)는 아래에서 더 상세하게 설명될 것이다.
이득처리기(60)는 디지털 신호인 하향링크 신호 혹은 상향링크 신호의 이득을 보상하기 위한 것이다.
동기제어기(70)는 상향링크 및 하향링크 구간의 시간 지연을 보상하여, 시간 동기를 획득한 후, 상향링크 및 하향링크 구간이 겹치지 않도록 상위 스위치(20H) 및 하위 스위치(20L)의 스위칭(ON/OFF)을 제어한다.
다음으로 본 발명의 실시예에 따른 지연처리기(50)에 대해 보다 상세하게 설명하기로 한다. 도 3은 본 발명의 실시예에 따른 지연처리기의 동작을 설명하기 위한 도면이다. 도 4는 본 발명의 실시예에 따른 지연처리기의 구성을 설명하기 위한 도면이다.
도 3을 참조하면, 지연처리기(50)는 클럭(CLK)과 데이터(DATA)를 입력 받아 Δt만큼 시간 지연(Time Delay)을 보상하여 클럭(CLK)과 데이터(DATA)를 출력한다. 따라서 이를 입력 받은 컨버터(ADC/DAC)를 통해 전체 무선 경로(RF path)의 시간 지연을 Δt 만큼 유지 할 수 있다. 특히, 지연처리기(50)는 지속적으로 시간 지연을 측정하고, 이에 따른 보상이 가능하기 때문에 중계 장치의 발진을 방지할 수 있다.
보다 자세히, 지연처리기(50)의 세부 구성을 설명하면 다음과 같다. 도 4를 참조하면, 지연처리기(50)는 주파수분주부(100), 위상주파수검출부(200), 제어코드생성부(300), 제어코드처리부(400), 지연버퍼부(500), 지연측정부(600) 및 지연코드처리부(700)를 포함한다.
주파수분주부(100)는 입력되는 신호의 주파수를 정수배로 낮춰(1/D) 출력한다. 특히, 주파수분주부(100)는 초기화 모드에서 지연버퍼부(500)의 출력 신호를 입력 받고, 이의 주파수를 정수배로 낮춰(1/D) 출력한다. 지연처리기(50)는 시간 지연을 클럭(시스템 클럭) 주기의 1/D배와 일치시키기 위한 것이다. 이를 위하여, 지연처리기(50)는 주파수분주부(100)를 통해 그 주기를 정수(D)배 느리게 만든 후 클럭(시스템 클럭)과 비교하여 일치시키는 제어 코드를 이용한다. 따라서 회로 설계시 정수 D, 즉, 주파수분주부(100)의 분모값을 설정하여 조절하여 원하는 분해능(Resolution)의 시간 지연을 측정하고 보상할 수 있다. 예컨대, 100MHz의 시스템 클럭을 사용하고 1ns의 분해능을 만들고 싶으면 주파수분주부(100)의 정수 D를 10으로 설정하여, 주기를 1/10배로 만들 수 있다.
위상주파수검출부(200)는 입력되는 신호의 주파수 및 주기를 측정하기 위한 것이다. 특히, 위상주파수검출부(200)는 시스템 클럭과 주파수분주부(100)로부터 출력되는 신호를 입력 받고, 시스템 클럭 및 입력되는 신호의 주파수 및 주기의 차이를 출력할 수 있다.
제어코드생성부(300)는 지연버퍼부(500)의 복수의 지연 셀(DC) 각각의 시간 지연을 제어하는 제어 코드를 생성한다. 이러한 제어 코드는 디지털 코드이며, 초기화 제어 코드 및 보상 제어 코드를 포함한다. 제어코드생성부(300)는 초기화 모드에서 지연버퍼부(500)의 복수의 지연 셀(DC) 전체의 시간 지연이 시스템 클럭 주기의 1/D 배와 일치하도록 제어하는 초기화 제어 코드를 생성할 수 있다. 또한, 제어코드생성부(300)는 보상 모드에서 시스템 클럭과 대비 입력 신호의 지연버퍼부(500)에서의 시간 지연을 보상하도록 하는 보상 제어 코드를 생성한다. 보상 제어 코드는 지연코드처리부(700)로부터 수신되는 지연 코드에 대해 역산을 적용하여 생성된다.
지연버퍼부(500)는 입력되는 신호를 제어 코드에 따라 시간 지연 시켜 출력하기 위한 것이다. 이러한 지연버퍼부(500)는 복수의 지연 셀(DC)을 포함한다. 복수의 지연 셀(DC)은 직렬로 연결되며, 복수의 지연 셀(DC) 각각은 제어 코드에 따라 입력되는 신호를 시간 지연시켜 출력한다. 복수의 지연 셀(DC)은 모두 동일한 시간 지연을 가질 수 있다.
지연측정부(600)는 측정 모드에서 지연버퍼부(500)의 복수의 지연 셀(DC) 각각의 출력 신호와 시스템 클럭을 비교하여 복수의 지연 셀(DC) 각각의 시간 지연을 측정하고, 이러한 시간 지연을 디지털 코드인 지연 코드로 출력한다. 특히, 지연측정부(600)는 복수의 측정 셀(MC: Measure Cell)을 포함한다. 측정 셀(MC) 각각은 플립플롭(Flip-Flop)으로 이루어질 수 있다. 복수의 측정 셀(MC: Measure Cell) 각각은 대응하는 복수의 지연 셀(DC) 각각의 출력과 시스템 클럭을 비교하여 그 차이에 따른 시간 지연 값을 출력할 수 있다.
지연코드처리부(700)는 측정 모드에서 지연측정부(600)가 생성한 지연 코드를 저장하고, 보상 모드에서 저장된 지연 코드를 제어코드생성부(300)에 제공한다.
이러한 본 발명의 실시예에 따른 지연처리기(50)는 FPGA(Field Programmable Gate Array)/ASIC(Application Specific Integrated Circuit) 디지털 시스템에서 100MHz 미만의 시스템 클럭을 사용하면서도 정밀하게 시간 지연을 측정하고 이를 보상할 수 있다. 즉, 지연처리기(50)는 시스템 클럭의 정수(D)배에 해당하는 시간 지연을 측정하고 이를 디지털 코드값으로 저장한 뒤, 해당 신호에 그 값을 역산하여 보상할 수 있다.
다음으로, 지연처리기(50)의 동작에 대해 보다 상세하게 설명하기로 한다. 도 5는 본 발명의 실시예에 따른 지연처리기의 시간 지연을 보상하는 방법을 설명하기 위한 흐름도이다. 도 6은 본 발명의 실시예에 따른 지연처리기의 초기화를 수행하는 초기화 모드에서의 동작을 설명하기 위한 도면이다. 도 7은 본 발명의 실시예에 따른 지연처리기의 시간 지연을 측정하는 측정 모드에서의 동작을 설명하기 위한 도면이다. 그리고 도 8은 본 발명의 실시예에 따른 지연처리기의 시간 지연을 보상하는 보상 모드에서의 동작을 설명하기 위한 도면이다.
도 5를 참조하면, 지연처리기(50)는 S110 단계에서 초기화를 수행한다. 지연처리기(50)의 동작을 위해 시스템 클럭을 기초로 지연버퍼부(500)의 복수의 지연 셀(DC) 각각을 캘리브레이션(Calibration)하는 동작이 필요하다. 이러한 초기화 모드에서 지연처리기(50)는 지연버퍼부(500)의 모든 지연 셀(DC)의 시간 지연의 총합이 시스템 클록 주기의 1/D 배가 되도록 제어 하는 초기화 제어 코드를 생성하고, 제어코드처리부(400)는 생성된 초기화 코드를 저장한다.
도 6을 참조하여 보다 구체적으로 초기화에 대해 설명하면 다음과 같다. 초기화를 위해, 지연처리기(50)는 도 6에 도시된 바와 같은 연결이 이루어진다. 즉, 지연버퍼부(500)의 출력은 주파수분주부(100)에 입력되고, 주파수분주부(100)의 출력은 위상주파수검출부(200)에 입력된다. 또한, 위상주파수검출부(200)는 주파수분주부(100)의 출력과 함께 시스템 클럭을 입력 받고, 위상주파수검출부(200)의 출력은 제어코드생성부(300)에 입력된다. 또한, 지연측정부(600) 및 지연코드처리부(700)는 비활성화 된다.
도 6과 같은 연결 상태에서, 먼저, 지연버퍼부(500)에 초기화를 위한 신호가 입력되면, 지연버퍼부(500)는 입력된 신호를 시간 지연하여 출력한다. 지연버퍼부(500)로부터 출력된 신호는 주파수분주부(100)에 입력된다. 그러면, 주파수분주부(100)는 입력된 신호를 D배 느리게 만든 후, 출력한다.
위상주파수검출부(200)는 시스템 클럭과 주파수분주부(100)로부터 출력되는 신호를 입력 받고, 시스템 클럭과 주파수분주부(100)의 출력 신호의 주파수 및 주기를 측정한다. 그리고 위상주파수검출부(200)는 시스템 클럭 및 주파수분주부(100)의 출력 신호의 주파수 및 주기의 차이를 출력한다.
제어코드생성부(300)는 시스템 클럭 및 주파수분주부(100)의 출력 신호의 주파수 및 주기의 차이를 입력 받고, 그 차이가 0이 되도록 하는 디지털 코드(Digital Code)인 초기화 제어 코드를 생성한다. 이에 따라, 주파수분주부(100)의 출력 신호의 주파수 및 주기와 시스템 클럭의 주파수 및 주기가 일치하도록 지연버퍼부(500)의 복수의 지연 셀(DC) 각각의 시간 지연을 제어할 수 있는 초기화 제어 신호가 생성된다. 이러한 초기화 제어 코드는 지연버퍼부(500)의 모든 지연 셀(DC) 각각의 시간 지연을 제어하는 신호이다. 1개의 지연 셀(DC)에 신호가 입력되어 출력되는 과정을 1 스테이지라고 하며, 지연버퍼부(500)는 제어 코드를 통해 1개의 스테이지 당 동일한 시간 지연을 생성한다. 따라서 전술한 초기화를 통해 제어코드생성부(300)는 복수의 지연 셀(DC)에 의한 전체 스테이지의 시간 지연을 시스템 클럭 주기의 1/D배와 일치시키는 초기화 제어 신호를 생성한 것이다. 이에 따라, 제어코드처리부(400)는 제어코드생성부(300)가 생성한 초기화 제어 코드를 저장한다.
초기화가 완료되면, 지연처리기(50)는 S120 단계에서 입력되는 신호의 시간 지연을 측정하여 지연 코드를 생성하는 측정 모드를 수행한다. 즉, 지연처리기(50)는 측정 모드에서 초기화 제어 코드에 의한 시간 지연을 가지는 지연버퍼부(500)에 입력된 신호와 시스템 클럭을 비교하여 입력된 신호의 시간 지연을 측정하고, 측정된 시간 지연에 따라 디지털 코드인 지연 코드를 생성한다.
도 7을 참조하여 보다 구체적으로 측정 모드에 대해 설명하면 다음과 같다. 신호의 시간 지연 측정을 위해 지연처리기(50)는 도 7에 도시된 바와 같은 연결이 이루어진다. 즉, 제어코드생성부(300)의 출력은 제어코드처리부(400)에 입력되며, 제어코드처리부(400)의 출력은 지연버퍼부(500)에 입력된다. 또한, 지연버퍼부(500)의 출력은 지연측정부(600)에 입력된다. 그리고 지연측정부(600)의 출력은 지연코드처리부(700)에 입력된다. 이때, 주파수분주부(100) 및 위상주파수검출부(200)는 비활성화 된다.
도 7과 같은 연결 상태에서, 먼저, 시간 지연 측정이 요구되는 신호가 지연버퍼부(500)에 입력된다. 그러면, 지연버퍼부(500)의 복수의 지연 셀(DC)은 입력되는 신호를 초기화 제어 코드에 따라 시간 지연하여 출력한다. 이때, 지연버퍼부(500)의 복수의 지연 셀(DC) 각각의 출력은 지연측정부(600)의 대응하는 복수의 측정 셀(MC)에 입력된다. 그러면, 지연측정부(600)의 복수의 측정 셀(MC)은 시스템 클럭의 상승 에지(Rising Edge)를 기준으로 지연버퍼부(500)의 복수의 지연 셀(DC) 각각의 출력 신호가 얼마나 지연되어 있는지를 나타내는 지연 코드를 생성하여 출력한다. 이 지연 코드의 비트 수는 지연 셀(DC)의 스테이지 수와 동일하다. 지연 코드는 디지털 코드이며, 지연코드처리부(700)는 이러한 지연 코드를 저장한다.
시간 지연 측정이 완료되어 지연 코드를 생성한 후, 지연처리기(50)는 S130 단계에서 입력되는 신호의 시간 지연을 보상하여 출력하는 보상 모드를 수행한다. 즉, 지연처리기(50)는 보상 모드에서 지연 코드를 통해 신호의 시간 지연을 보상하는 제어 코드를 생성하여 지연버퍼부(500)에 입력함으로써, 지연버퍼부(500)가 입력되는 신호의 시간 지연을 보상하여 출력하도록 제어한다.
도 8을 참조하여 보다 구체적으로 보상 모드에 대해 설명하면 다음과 같다. 신호의 시간 지연 보상을 위해 지연처리기(50)는 도 8에 도시된 바와 같은 연결이 이루어진다. 즉, 지연코드처리부(700)의 출력은 제어코드생성부(300)에 입력되며, 제어코드생성부(300)의 출력은 제어코드처리부(400)에 입력된다. 또한, 제어코드처리부(400)의 출력은 지연버퍼부(500)에 입력된다. 이때, 주파수분주부(100), 위상주파수검출부(200) 및 지연측정부(600)는 비활성화 된다.
도 8과 같은 연결 상태에서, 먼저, 지연코드처리부(700)는 지연 코드를 제어코드생성부(300)에 입력한다. 그러면, 제어코드생성부(300)는 입력된 지연 코드를 그대로 적용하여 보상 제어 코드를 생성한다. 그리고 제어코드처리부(400)는 보상 제어 코드를 제공 받고, 이를 지연버퍼부(500)에 입력한다. 이와 같이, 측정된 만큼의 시간 지연에 상응하는 보상 제어 코드가 적용되기 때문에 지연버퍼부(500)는 신호가 입력되면, 입력된 신호에 대해 측정된 만큼 시간 지연이 보상된 신호를 출력한다.
이와 같이, 본 발명에 따르면, 지연처리기(50)는 정밀하게 시간 지연을 측정하고 이를 보상할 수 있다. 따라서 본 발명은 지연처리기(50)를 통해 상향링크 및 하향링크의 무선 경로(RF path)에 대해 정밀하게 시간 지연을 보상할 수 있다.
다음으로, 전술한 지연처리기(50)를 이용한 중계 장치의 시간 동기화를 위한 방법에 대해서 설명하기로 한다. 도 9는 본 발명의 실시예에 따른 중계 장치의 시간 동기화를 위한 방법을 설명하기 위한 흐름도이다. 도 10은 본 발명의 실시예에 따른 중계 장치의 시간 동기화를 위한 초기화 방법을 설명하기 위한 도면이다.
도 9를 참조하면, 중계 장치의 동기제어기(70)는 S210 단계에서 지연처리기(50)의 초기화를 위해 상위 스위치(20H) 및 하위 스위치(20L)를 포함하는 스위치를 제어하여 중계 장치를 루프 백(Loop Back) 모드로 전환시킨다. 예컨대, 루프 백 모드에서 동기제어기(70)는 도 10에 도시된 바와 같이, 하위 스위치(20L)를 제어하여 하향링크전송부(40D)의 출력이 상향링크수신부(30U)의 입력에 연결되도록 할 수 있다. 또는 루프 백 모드에서 동기제어기(70)는 상위 스위치(20H)를 제어하여 상향링크전송부(40U)의 출력이 하향링크수신부(30D)에 입력과 연결되도록 할 수 있다.
이러한 루프 백 모드에서 이득처리기(60)는 S220 단계에서 테스트 신호를 생성하여 전송하며, S230 단계에서 지연처리기(50)는 테스트 신호를 이용하여 지연처리기(50)의 복수의 지연 셀(DC) 각각을 캘리브레이션 하는 초기화를 수행할 수 있다.
일례로, 이득처리기(60)의 테스트 신호는 하위 스위치(20L)의 연결에 따라 하향링크전송부(40D)를 통해 출력되어 상향링크수신부(30U)로 입력된다. 그런 다음, 상향링크수신부(30U)의 처리를 거친 테스트 신호는 지연처리기(50)의 지연버퍼부(500)에 입력된다. 지연버퍼부(500)에 테스트 신호가 입력되면, 지연버퍼부(500)는 입력된 신호를 시간 지연하여 출력한다. 지연버퍼부(500)로부터 출력된 신호는 주파수분주부(100)에 입력된다. 그러면, 주파수분주부(100)는 입력된 신호를 D배 느리게 만든 후, 출력한다. 이에 따라, 위상주파수검출부(200)는 시스템 클럭과 주파수분주부(100)로부터 출력되는 신호를 입력 받고, 시스템 클럭 및 주파수분주부(100)의 출력 신호의 주파수 및 주기의 차이를 출력한다. 그러면, 제어코드생성부(300)는 주파수분주부(100)의 출력 신호의 주파수 및 주기와 시스템 클럭의 주파수 및 주기가 일치하도록 지연버퍼부(500)의 복수의 지연 셀(DC) 각각의 시간 지연을 제어할 수 있는 초기화 제어 신호를 생성한다. 그러면, 제어코드처리부(400)는 제어코드생성부(300)가 생성한 초기화 제어 코드를 저장한다.
마찬가지로, 이득처리기(60)의 테스트 신호는 상위 스위치(20H)의 연결에 따라 상향링크전송부(40U)를 통해 출력되어 하향링크수신부(30D)로 입력된다. 그러면, 하향링크수신부(30D)의 처리를 거친 테스트 신호는 지연처리기(50)의 지연버퍼부(500)에 입력되며, 전술한 바와 같은 방법에 따라 초기화를 수행할 수 있다.
초기화가 이루어진 후, 동기제어기(70)는 S240 단계에서 스위치(20H, 20L)를 제어하여 루프 백 모드를 오프한다.
이어서, S250 단계에서 중계 장치는 하향링크수신부(30D) 또는 상향링크수신부(30U)를 통해 무선 신호, 즉, 하향링크 신호 혹은 상향링크 신호를 수신할 수 있다.
S250 단계에서 무선 신호가 수신되면, 수신된 무선 신호는 하향링크수신부(30D) 또는 상향링크수신부(30U)의 처리를 거쳐 지연처리기(50)에 입력된다. 그러면, 지연처리기(50)는 S260 단계에서 무선 신호의 시간 지연을 측정하여 지연 코드를 도출한다. 보다 구체적으로 S260 단계에 대해 설명하면 다음과 같다. 하향링크 신호 및 상향링크 신호 중 어느 하나인 무선 신호가 지연버퍼부(500)에 입력되면, 지연버퍼부(500)의 복수의 지연 셀(DC)은 입력되는 신호를 초기화 제어 코드에 따라 시간 지연하여 출력한다. 이에 따라, 지연버퍼부(500)의 복수의 지연 셀(DC) 각각의 출력은 지연측정부(600)의 대응하는 복수의 측정 셀(MC)에 입력된다. 그러면, 지연측정부(600)의 복수의 측정 셀(MC)은 시스템 클럭의 상승 에지(Rising Edge)를 기준으로 지연버퍼부(500)의 복수의 지연 셀(DC) 각각의 출력 신호가 얼마나 지연되어 있는지를 나타내는 지연 코드를 생성하여 출력한다. 그리고 지연코드처리부(700)는 이러한 지연 코드를 저장한다.
이어서, 지연처리기(50)는 S270 단계에서 지연 코드를 기초로 보상 제어 코드를 생성하여 지연버퍼부(500)에 입력되는 무선 신호의 시간 지연을 보상하여 출력한다. 보다 구체적으로 설명하면, S270 단계에서 지연코드처리부(700)는 지연 코드를 제어코드생성부(300)에 입력한다. 그러면, 제어코드생성부(300)는 입력된 지연 코드를 그대로 적용하여 보상 제어 코드를 생성한다. 이러한 보상 제어 코드는 제어코드처리부(400)에 의해 지연버퍼부(500)에 입력된다. 그러면, 지연버퍼부(500)는 보상 제어 코드에 따라 입력되는 무선 신호의 시간 지연을 보상하여 출력한다.
또한, 동기제어기(70)는 S280 단계에서 지연처리부(50)의 보상 제어 코드에 상응하는 지연 시간에 동기를 맞춰 상향링크 및 하향링크 신호 구간을 구분하는 스위칭 동작(ON/OFF)을 수행한다.
이와 같이, 본 발명의 실시예에 따르면, 하향링크수신부(30D), 하향링크전송부(40D), 상향링크수신부(30U) 및 상향링크전송부(40U)의 시간 지연을 측정 및 보상하고, 보상된 시간 지연에 맞춰 상향링크 신호와 하향링크 신호를 구분하는 스위칭을 수행함으로써, 상향링크와 하향링크의 발진 요인을 소거할 수 있다.
본 발명의 실시 예에 따른 방법은 컴퓨터 프로그램 명령어와 데이터를 저장하기에 적합한 컴퓨터로 판독 가능한 매체의 형태로 제공될 수도 있다. 이러한, 컴퓨터가 읽을 수 있는 기록매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있으며, 컴퓨터 시스템에 의해 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 컴퓨터가 읽을 수 있는 기록매체의 예로는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(Magnetic Media), CD-ROM(Compact Disk Read Only Memory), DVD(Digital Video Disk)와 같은 광기록 매체(Optical Media), 플롭티컬 디스크(Floptical Disk)와 같은 자기-광 매체(Magneto-Optical Media) 및 롬(ROM, Read Only Memory), 램(RAM, Random Access Memory), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치를 포함한다. 또한, 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다. 그리고, 본 발명을 구현하기 위한 기능적인(functional) 프로그램, 코드 및 코드 세그먼트들은 본 발명이 속하는 기술분야의 프로그래머들에 의해 용이하게 추론될 수 있다.
이상으로 본 발명의 기술적 사상을 예시하기 위한 바람직한 실시예와 관련하여 설명하고 도시하였지만, 본 발명은 이와 같이 도시되고 설명된 그대로의 구성 및 작용에만 국한되는 것은 아니며, 기술적 사상의 범주를 이탈함없이 본 발명에 대해 다수의 변경 및 수정이 가능함을 당업자들은 잘 이해할 수 있을 것이다. 따라서 그러한 모든 적절한 변경 및 수정과 균등물들도 본 발명의 범위에 속하는 것으로 간주되어야 할 것이다.
본 발명에 따른 중계 장치의 시간 동기화를 위한 장치 및 이를 위한 방법에 따르면, 중계 장치의 시간 동기화를 통해 상향링크 신호와 하향링크 신호가 중첩되어 발생하는 양성 피드백(Positive Feedback)으로 인한 발진을 방지할 수 있다. 이로써, 중계 장치의 시간분할이중화(TDD) 성능을 최적화 할 수 있다. 특히, 본 발명은 상대적으로 아주 간단한 디지털 논리(Digital Logic)와 회로를 통해 구현할 수 있어, 전체 성능을 유지하면서도 중계 장치의 크기를 획기적으로 줄일 수 있다. 또한, 본 발명은 고속 클럭 없이 정밀하게 시간 지연을 측정 및 보상할 수 있기 때문에 전력 소모를 낮출 수 있다. 더욱이, 본 발명은 실시간으로 시간 지연을 측정 및 보상할 수 있기 때문에 온도 등 환경에 영향을 받지 않고 최적의 성능을 유지할 수 있다. 이러한 본 발명은 시판 또는 영업의 가능성이 충분할 뿐만 아니라 현실적으로 명백하게 실시할 수 있는 정도이므로 산업상 이용가능성이 있다.
10H: 상위 안테나 10L: 하위 안테나
20H: 상위 스위치 20L: 하위 스위치
30D: 하향링크수신부 30U: 상향링크수신부
40D: 하향링크전송부 40U: 상향링크전송부
50: 지연처리기 60: 이득처리기
70: 동기제어기 100: 주파수분주부
200: 위상주파수검출부 300: 제어코드생성부
400: 제어코드처리부 500: 지연버퍼부
600: 지연측정부 700: 지연코드처리부

Claims (12)

  1. 하향링크 신호를 전달하는 하향링크수신부 및 하향링크 경로를 형성하는 하향링크전송부;
    상기 상향링크 신호를 전달하는 상향링크 경로를 형성하는 상향링크수신부 및 상향링크전송부;
    하향링크 구간에서 상기 하향링크 경로가 형성되고, 상향링크 구간에서 상기 상향링크 경로가 형성되도록 스위칭을 수행하는 상위 스위치 및 하위 스위치를 포함하는 스위치;
    상기 하향링크 신호 및 상기 상향링크 신호 중 어느 하나의 신호의 시간 지연을 보상하는 지연처리기; 및
    상기 보상된 신호의 시간 지연에 동기되어 상기 상향링크 구간 및 상기 하향링크 구간이 겹치지 않도록 상기 스위치의 스위칭을 제어하는 동기제어기;를 포함하는 것을 특징으로 하는
    중계 장치의 시간 동기화를 위한 장치.
  2. 제1항에 있어서,
    상기 지연처리기는
    초기화 제어 코드에 따라 입력되는 신호를 시간 지연시켜 출력하는 지연버퍼부;
    상기 복수의 지연 셀 각각의 출력과 시스템 클럭을 비교하여 상기 입력되는 신호의 시간 지연을 나타내는 지연 코드를 생성하는 지연측정부;
    상기 지연 코드에 따라 상기 신호의 상기 시간 지연을 보상하는 보상 제어 코드를 생성하는 제어코드생성부; 및
    상기 보상 제어 코드에 따라 상기 지연버퍼부에 의해 상기 신호의 시간 지연이 보상되도록 상기 생성된 보상 제어 코드를 상기 지연버퍼부에 입력하는 제어코드입력부;를 포함하는 것을 특징으로 하는
    중계 장치의 시간 동기화를 위한 장치.
  3. 제2항에 있어서,
    상기 지연버퍼부는
    직렬로 연결된 복수의 지연 셀을 포함하며,
    상기 복수의 지연 셀 각각은 입력되는 신호를 동일한 시간으로 시간 지연시켜 출력하는 것을 특징으로 하는
    중계 장치의 시간 동기화를 위한 장치.
  4. 제3항에 있어서,
    상기 지연측정부는
    상기 복수의 지연 셀 각각에 대응하여 상기 복수의 지연 셀 각각의 출력과 시스템 클럭을 비교하여 상기 지연 코드를 생성하는 복수의 측정 셀을 포함하는 것을 특징으로 하는
    중계 장치의 시간 동기화를 위한 장치.
  5. 제2항에 있어서,
    상기 장치는
    초기화 모드에서 테스트 신호를 생성하여 전송하는 이득처리기;를 더 포함하며,
    상기 동기제어기가 상기 하위 스위치를 제어하여 상기 하향링크전송부와 상기 상향링크수신부를 연결하고, 상기 상위 스위치를 제어하여 상기 상향링크전송부와 상기 하향링크수신부를 연결하면,
    상기 테스트 신호는 상기 하향링크전송부 및 상기 상향링크수신부를 통해 상기 지연처리기에 입력되거나, 상기 테스트 신호는 상기 상향링크전송부 및 상기 하향링크수신부를 통해 상기 지연처리기에 입력되며,
    상기 지연처리기는
    상기 테스트 신호를 이용하여 초기화를 수행하는 것을 특징으로 하는
    중계 장치의 시간 동기화를 위한 장치.
  6. 제5항에 있어서,
    상기 지연처리기는
    상기 초기화 모드에서, 상기 지연버퍼부가 입력되는 테스트 신호를 시간 지연시켜 출력하면, 상기 지연버퍼부가 출력한 신호의 주파수를 정수배로 낮춰 출력하는 주파수분주기; 및
    시스템 클럭과 상기 주파수분주기의 출력 신호의 주파수 및 주기를 측정하는 위상주파수검출부;를 더 포함하며,
    상기 제어코드생성부는 상기 시스템 클럭과 상기 주파수분주기의 출력 신호의 주파수 및 주기가 일치하도록 하는 상기 초기화 제어 코드를 생성하고,
    상기 제어코드입력부는 상기 생성된 초기화 제어 코드를 상기 지연버퍼부에 입력하는 것을 특징으로 하는
    중계 장치의 시간 동기화를 위한 장치.
  7. 지연처리기가 상기 하향링크 신호 및 상기 상향링크 신호 중 어느 하나의 신호가 입력되면, 상기 신호의 시간 지연을 측정하여 상기 입력된 신호의 시간 지연을 나타내는 지연 코드를 도출하는 단계;
    상기 지연처리기가 상기 지연 코드를 기초로 보상 제어 코드를 생성하는 단계;
    상기 지연처리기가 상기 보상 제어 코드를 이용하여 상기 신호의 시간 지연을 보상하는 단계; 및
    동기제어기가 상기 보상된 신호의 시간 지연에 동기되어 상향링크 구간 및 하향링크 구간이 겹치지 않도록 하향링크 경로 혹은 상향링크 경로를 선택적으로 형성하는 스위치의 스위칭을 제어하는 단계;를 포함하는 것을 특징으로 하는
    중계 장치의 시간 동기화를 위한 방법.
  8. 제7항에 있어서,
    상기 지연 코드를 도출하는 단계는
    지연버퍼부의 직렬로 연결된 복수의 지연 셀 각각이 입력되는 신호를 동일한 시간으로 시간 지연시켜 출력하는 단계; 및
    지연측정부의 상기 복수의 지연 셀 각각에 대응하는 복수의 측정 셀이 상기 복수의 지연 셀 각각의 출력과 시스템 클럭을 비교하여 상기 지연 코드를 도출하는 단계;를 포함하는 것을 특징으로 하는
    중계 장치의 시간 동기화를 위한 방법.
  9. 제7항에 있어서,
    상기 보상 제어 코드를 생성하는 단계는
    제어코드생성부가 상기 지연 코드에 따라 상기 신호의 시간 지연을 보상하는 보상 제어 코드를 생성하는 것을 특징으로 하는
    중계 장치의 시간 동기화를 위한 방법.
  10. 제7항에 있어서,
    상기 신호의 시간 지연을 보상하는 단계는
    제어코드입력부가 상기 보상 제어 코드를 지연버퍼부에 입력하는 단계; 및
    상기 지연버퍼부의 복수의 지연 셀 각각이 상기 보상 제어 코드에 따라 입력되는 신호의 시간 지연을 보상하여 출력하는 단계;를 포함하는 것을 특징으로 하는
    중계 장치의 시간 동기화를 위한 방법.
  11. 제7항에 있어서,
    상기 지연 코드를 도출하는 단계 전,
    동기제어기가 하위 스위치를 제어하여 하향링크전송부와 상향링크수신부를 연결하고, 상위 스위치를 제어하여 상향링크전송부와 하향링크수신부를 연결하는 단계;
    이득처리기가 테스트 신호를 생성하여 출력하여 상기 하향링크전송부 및 상향링크수신부를 통해 상기 지연처리기에 입력되거나, 상기 테스트 신호가 상기 상향링크전송부 및 상기 하향링크수신부를 통해 상기 지연처리기에 입력되는 단계; 및
    상기 지연처리기가 상기 테스트 신호를 이용하여 초기화를 수행하는 단계;를 포함하는 것을 특징으로 하는
    중계 장치의 시간 동기화를 위한 방법.
  12. 제11항에 있어서,
    상기 초기화를 수행하는 단계는
    지연버퍼부가 입력되는 테스트 신호를 시간 지연시켜 출력하는 단계;
    주파수분주기가 상기 출력된 신호의 주파수를 정수배로 낮춰 출력하는 단계;
    위상주파수검출부가 시스템 클럭과 상기 주파수분주기의 출력 신호의 주파수 및 주기를 측정하는 단계; 및
    제어코드생성부가 상기 시스템 클럭과 상기 주파수분주기의 출력 신호의 주파수 및 주기가 일치하도록 하는 상기 초기화 제어 코드를 생성하는 단계;를 더 포함하는 것을 특징으로 하는
    중계 장치의 시간 동기화를 위한 방법.
KR1020190133785A 2019-10-25 2019-10-25 중계 장치의 시간 동기화를 위한 장치 및 이를 위한 방법 KR20210049461A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190133785A KR20210049461A (ko) 2019-10-25 2019-10-25 중계 장치의 시간 동기화를 위한 장치 및 이를 위한 방법
PCT/KR2020/006292 WO2021080105A1 (ko) 2019-10-25 2020-05-13 중계 장치의 시간 동기화를 위한 장치 및 이를 위한 방법
EP20879891.8A EP3886353A4 (en) 2019-10-25 2020-05-13 METHOD OF TIME SYNCHRONIZATION OF A RELAY DEVICE AND METHOD THEREOF
US17/308,369 US11902927B2 (en) 2019-10-25 2021-05-05 Apparatus and method for time synchronization of repeater

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190133785A KR20210049461A (ko) 2019-10-25 2019-10-25 중계 장치의 시간 동기화를 위한 장치 및 이를 위한 방법

Publications (1)

Publication Number Publication Date
KR20210049461A true KR20210049461A (ko) 2021-05-06

Family

ID=75620198

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190133785A KR20210049461A (ko) 2019-10-25 2019-10-25 중계 장치의 시간 동기화를 위한 장치 및 이를 위한 방법

Country Status (4)

Country Link
US (1) US11902927B2 (ko)
EP (1) EP3886353A4 (ko)
KR (1) KR20210049461A (ko)
WO (1) WO2021080105A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220021505A (ko) * 2020-08-14 2022-02-22 삼성전자주식회사 듀티 조절 회로, 이를 포함하는 지연 동기 루프 회로 및 반도체 메모리 장치
WO2022051404A1 (en) * 2020-09-01 2022-03-10 Kumu Networks, Inc. System and method for repeater tdd synchronization

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050031005A (ko) 2003-09-27 2005-04-01 주식회사 에어텍시스템 Ｔｄｄ방식의 휴대 인터넷 무선중계기의 피드백신호감소장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100556843B1 (ko) * 2003-04-18 2006-03-10 엘지전자 주식회사 이동 통신 단말기의 업/다운 링크 동기화 장치 및 방법
KR100590681B1 (ko) * 2004-10-26 2006-06-19 에스케이 텔레콤주식회사 와이브로 시스템에서 ｔｄｄ 광중계기의 시간 지연 보상을위한 스위칭 시간 결정 방법 및 그를 위한 ｔｄｄ 광중계기
US7817747B2 (en) * 2006-02-15 2010-10-19 Texas Instruments Incorporated Precise delay alignment between amplitude and phase/frequency modulation paths in a digital polar transmitter
KR100839635B1 (ko) * 2006-11-07 2008-06-20 삼성탈레스 주식회사 신호간 간섭을 막는 중계 장치
KR100831901B1 (ko) 2006-11-07 2008-05-23 (주)에어포인트 등화기가 포함된 적응형 귀환 예측 소거기를 이용한 무선중계 장치 및 그 방법
KR100842534B1 (ko) * 2006-12-14 2008-07-01 삼성전자주식회사 Ｔｄｄ 방식의 광중계기에서 전송 신호를 분리하는 스위치제어 신호 생성 방법 및 시스템
KR100847394B1 (ko) 2006-12-20 2008-07-18 엘지노텔 주식회사 휴대 데이터 통신 시스템에서 ｒａｓ와 ｒｒｈ사이의 시간지연을 측정 및 보상하는 방법
KR20080093746A (ko) * 2007-04-18 2008-10-22 삼성전자주식회사 저잡음 증폭기를 상하향 공용으로 구성하는 시분할 이중화방식의 원격 스테이션 및 이를 이용한 유선 중계 방법
KR20120072040A (ko) 2010-12-23 2012-07-03 한국전자통신연구원 지연 보상 분산형 기지국 시스템
KR101490382B1 (ko) * 2014-08-21 2015-02-09 주식회사 서화정보통신 Tdd 무선 송수신 시스템의 스위치 장치 및 방법
KR101566295B1 (ko) * 2015-01-09 2015-11-06 주식회사알에프윈도우 이동통신 중계기의 tdd 타임스위칭 장치
JP6567438B2 (ja) * 2016-01-29 2019-08-28 株式会社東芝 通信中継システム、制御方法及びプログラム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050031005A (ko) 2003-09-27 2005-04-01 주식회사 에어텍시스템 Ｔｄｄ방식의 휴대 인터넷 무선중계기의 피드백신호감소장치

Also Published As

Publication number Publication date
EP3886353A4 (en) 2022-02-09
EP3886353A1 (en) 2021-09-29
WO2021080105A1 (ko) 2021-04-29
US11902927B2 (en) 2024-02-13
US20210258904A1 (en) 2021-08-19

Similar Documents

Publication Publication Date Title
US9590664B2 (en) Method to improve active antenna system performance in the presence of mutual coupling
US10205585B2 (en) Systems and methods for analog cancellation for division free duplexing for radios using MIMO
US11902927B2 (en) Apparatus and method for time synchronization of repeater
US10812159B2 (en) Antenna calibration method and apparatus
US20160036482A1 (en) Apparatus and method for antenna tuning
US8140020B2 (en) Radio frequency calibration apparatus and method for multi-antenna mobile communication system
CN111684730A (zh) 用于收发器的射频环回
US20200169331A1 (en) Method and device for measuring antenna reflection coefficient
US8971829B2 (en) Convergence estimation for iterative predistortion factor determination for predistortion in power amplifiers
US20190089471A1 (en) System and method for mmwave massive array self-testing
TW202203622A (zh) 基頻電路
US20220190885A1 (en) Information processing device, information processing system, terminal device, and information processing method
EP3192194B1 (en) Method and apparatus for facilitating antenna calibration and transceiver
US10361765B2 (en) Apparatus and method for controlling array antenna device in communication system
US11469830B2 (en) Calibrating a testing device that tests base stations with massive MIMO antenna systems
WO2020107361A1 (zh) 一种射频通道的校准方法和装置
US20200136660A1 (en) Loopback interference cancellation
US10680664B2 (en) Device and method for compensating nonlinearity of a transmitter
US8971446B2 (en) Predistortion factor determination for predistortion in power amplifiers
US10862438B1 (en) Feed-forward power amplifier with offline tuning capability
US10211910B2 (en) Interference cancellation repeater
US8396416B2 (en) Radio system and a method for relaying radio signals
KR101482737B1 (ko) 시분할 다중 시스템에서의 동기신호 검출 방법 및 그 장치
WO2023000256A1 (zh) 可重构表面装置、基站和用户装置
WO2021105553A1 (en) Wireless communication device

Legal Events

Date Code Title Description
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
E902 Notification of reason for refusal
X601 Decision of rejection after re-examination