KR101479483B1 - 지연의 비대칭을 보정하는 방법 - Google Patents

지연의 비대칭을 보정하는 방법 Download PDF

Info

Publication number
KR101479483B1
KR101479483B1 KR1020137010084A KR20137010084A KR101479483B1 KR 101479483 B1 KR101479483 B1 KR 101479483B1 KR 1020137010084 A KR1020137010084 A KR 1020137010084A KR 20137010084 A KR20137010084 A KR 20137010084A KR 101479483 B1 KR101479483 B1 KR 101479483B1
Authority
KR
South Korea
Prior art keywords
node
link
signals
optical fiber
delay asymmetry
Prior art date
Application number
KR1020137010084A
Other languages
English (en)
Other versions
KR20130064808A (ko
Inventor
팔렉 미쉘 르
딘 타이 부이
Original Assignee
알까뗄 루슨트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알까뗄 루슨트 filed Critical 알까뗄 루슨트
Publication of KR20130064808A publication Critical patent/KR20130064808A/ko
Application granted granted Critical
Publication of KR101479483B1 publication Critical patent/KR101479483B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658—Clock or time synchronisation among packet nodes
    • H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
    • H04J3/0667—Bidirectional timestamps, e.g. NTP or PTP for compensation of clock drift and for compensation of propagation delays
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J14/00—Optical multiplex systems
    • H04J14/02—Wavelength-division multiplex systems
    • H04J14/0226—Fixed carrier allocation, e.g. according to service
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658—Clock or time synchronisation among packet nodes
    • H04J3/0673—Clock or time synchronisation among packet nodes using intermediate nodes, e.g. modification of a received timestamp before further transmission to the next packet node, e.g. including internal delay time or residence time into the packet
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/0852—Delays

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Optical Communication System (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명의 실시예들은 마스터 클록과 슬레이브 클록 사이의 패킷들을 스위칭하는 네트워크 내 송신된 동기화 메시지들의 지연에서 비대칭을 보정하는 방법에 관한 것이고, 상기 마스터 클록을 상기 슬레이브 클록에 접속하는 경로의 지연에서 비대칭은 시간 시프트를 측정 및 보정하기 위한 수단에 의하여 상기 경로의 적어도 하나의 링크에서 결정 및 국부적으로 보정되고, 상기 수단은 상기 경로들의 상기 노드들상에 위치된다.

Description

지연의 비대칭을 보정하는 방법{METHOD FOR CORRECTING AN ASYMMETRY IN A DELAY}
본 발명의 실시예들은 패킷 스위칭 통신 네트워크들의 분야에 관한 것이고, 특히 이들 네트워크들 내 시간 기준의 분배에 관한 것이다.
시간 동기화에 관련하는 특히 모바일 네트워크들내 운영자들에 의해 부여된 제한들, 즉, 시간 기준의 분배는 점점 엄격해지고, 이는 상기 시간 동기화의 품질에 영향을 주는 모든 파라미터들을 최적화하는 것을 요구한다.
이러한 이유 때문에, 패킷 스위칭 네트워크들에서, 주요 유력한 파라미터들 중 하나는 마스터 클록-슬레이브 클록 방향으로 송신된 패킷과 역 방향으로 송신된 (동일한 시퀀스 수를 갖는) 패킷 사이의 송신 시간의 차에 대응하는 지연 비대칭이다.
이러한 지연 비대칭을 감소시키고 운영자들에 의해 요구되는 마이크로초보다 작은 시간 동기화 정밀도에 접근시키기 위해, 하나의 최신 기술의 해결책은 외부의 공동 위치된 시간 기준, 일반적으로 GPS(global positioning system)의 사용을 통해 마스터 클록과 슬레이브 클록 사이의 두 개의 위치들 사이의 시간차를 오프셋하는 것에 대응한다.
그러나, 이러한 해결책은 국부적으로 송신에 영향을 끼치고 오프셋할 총 차이에 영향을 미치는 가능한 마스터-슬레이브 조합들의 수 및 파라미터들(온도, 습도, 압력, 파장 등)의 수 때문에 매우 고가이고 실행하기 어렵다.
그러므로, 실행하기 쉽게 그의 비용이 제한되고 마스터 클록과 슬레이브 클록 사이의 지연 비대칭을 오프셋하는 것을 가능하게 하는 방법을 제안할 필요가 있다. 본 발명의 실시예들은 링크들에 고유한 전파 지연 비대칭을 오프셋하는 것에 집중한다. 이는 설명된 실시예들이 광섬유들을 사용하여 네트워크들뿐만 아니라, 무선 송신들로 오버 더 에어와 같은 다른 전달 매체에 대해 유사한 방식으로 적용하는 것이 주의되어야 한다. 결과적으로 본 발명은 광섬유들에 국하되지 않는다.
따라서, 본 발명의 실시예들은 마스터 클록과 슬레이브 클록 사이의 패킷 스위칭 네트워크 내에서 송신된 동기화 메시지들의 지연 비대칭을 보정하기 위한 방법에 관한 것이고, 상기 마스터 클록을 상기 슬레이브 클록에 접속하는 경로의 지연 비대칭이 경로의 노드들 내 있는 시간차를 측정 및 보정하는 수단에 의해 상기 경로의 적어도 하나의 링크 내에서 국부적으로 결정 및 보정되고, 상기 측정 수단은 상기 적어도 하나의 링크 내 신호들의 송신 시간들을 측정하기 위한 수단이다.
다른 실시예에 따라, 상기 패킷 스위칭 네트워크의 노드들의 시간 동기화는 IEEE 1588V2 프로토콜에 의해 핸들링된다.
추가의 실시예에 따라, 상기 지연 비대칭을 국부적으로 결정하는 것을 가능하게 하는 측정 수단은 피어-투-피어 투명 클록들을 포함한다.
추가의 실시예에 따라, 상기 지연 비대칭을 국부적으로 결정하는 것을 가능하게 하는 측정 수단은 단-대-단 투명 클록들을 포함한다.
다른 실시예에 따라, 상기 지연 비대칭의 국부적인 결정을 가능하게 하는 측정 수단은 경계 클록들(boundary clocks)을 포함한다.
추가의 실시예에 따라, 상기 지연 비대칭을 국부적으로 결정하는 것(예를 들면, 노드에 인접한 링크의 비대칭의 결정)을 가능하게 하는 측정 수단은 상기 링크의 제 1 노드내에 위치되고, 단일 광 섬유상에 두 개의 개별적인 파장들에서 동일한 방향으로 두 개의 신호들을 (동시에 또는 구성을 통해 미리 결정된 시간차를 갖고) 송신하도록 구성된, 적어도 두 개의 송신기들(또는 잠재적으로는 단일 파장-조정가능 광 송신기), 및 상기 링크의 제 2 노드내에 위치되고, 두 개의 개별적인 파장들에서 상기 두 개의 신호들을 수신 및 검출하고 두 개의 신호들 사이의 도달 시간 차(지연)를 결정하도록 구성된, 적어도 하나의 수신기를 포함한다.
추가의 실시예에 따라, 상기 지연 비대칭을 국부적으로 결정하는 것을 가능하게 하는 측정 수단은, 링크의 제 1 노드 내에 위치되고, 두 개의 개별적인 광섬유들상에 동일한 방향으로 두 개의 개별적인 파장들에서 두 개의 신호들을 송신하도록 구성된, 적어도 두 개의 송신기들, 및 링크의 제 2 노드 내에 위치되고 두 개의 개별적인 파장들에서 상기 두 개의 신호들을 수신 및 검출하고 상기 두 개의 신호들 사이의 도달 시간차를 결정하도록 구성된, 적어도 하나의 수신기를 포함한다.
다른 실시예에 따라, 송신 및 검출은 물리 계층에서 행해진다.
추가의 실시예에 따라, 송신 및 검출이 패킷 계층에서 행해진다.
추가의 실시예에 따라, 상기 지연 비대칭을 국부적으로 결정하는 것을 가능하게 하는 측정 수단은 링크의 제 1 노드 내에 위치되고, 제 1 광섬유를 통해 제 1 파장으로 신호를 송신하고 상기 제 1 또는 제 2 광섬유를 통해 제 2 파장으로 신호를 수신 및 검출하도록 구성된, 적어도 하나의 제 1 송신기-수신기, 및 링크의 제 2 노드내에 위치되고, 상기 제 1 광섬유상의 상기 제 1 파장에서 송신된 상기 신호를 수신 및 검출하고 상기 제 1 또는 제 2 광섬유를 통해 상기 제 2 파장에서 상기 제 1 노드로 루프 백하도록 구성된, 적어도 하나의 제 2 송신기-수신기를 포함하고, 상기 제 1 송신기-수신기는 신호의 왕복 운동 시간을 결정하는 수단 및 상기 왕복 운동 시간, 신호들을 운반하는 상기 파장들과 연관된 광 인덱스들(optical indices), 상기 섬유들의 각각의 길이들, 및 환경 파라미터들(예를 들면, 온도)에 기초하여 지연 비대칭을 계산하는 수단을 포함한다.
다른 실시예에 따라, 상기 지연 비대칭을 국부적으로 결정하는 것을 가능하게 하는 측정 수단은, 링크의 제 1 노드에 위치되고, 제 1 광섬유를 통해 제 1 파장으로 제 1 신호를 송신하고 제 2 광섬유를 통해 제 2 및 제 3 파장으로 두 개의 신호들을 수신 및 검출하도록 구성된, 적어도 하나의 제 1 송신기-수신기, 및 링크의 제 2 노드에 위치되고, 상기 제 1 광섬유를 통해 상기 제 1 파장에서 수신된 상기 제 1 신호를 상기 제 2 광섬유를 통해 상기 제 2 및 제 3 파장에서 상기 제 1 노드로 재송신하도록 구성된, 광 서큘레이터 및 파장 변환기를 포함하는 모듈을 포함하고, 상기 송신기-수신기는 신호의 왕복 운동 시간을 결정하는 수단, 및 상기 운동 시간들, 신호들을 운반하는 파장들과 연관된 광 인덱스들, 상기 섬유들의 각각의 길이들, 및 환경 파라미터들에 기초하여 지연 비대칭을 계산하기 위한 수단을 포함한다.
추가의 실시예에 따라, 지연 비대칭을 국부적으로 결정하는 것을 가능하게 하는 측정 수단은 링크의 제 1 노드에 위치되고, 제 1 광섬유를 통해 제 1 파장으로 제 1 신호를 송신하도록 구성된, 적어도 하나의 제 1 송신기-수신기로서, 상기 제 1 신호는 상기 제 1 광섬유를 통해 제 1 광 서큘레이터에 의해 링크의 제 2 노드 내에서 제 1 노드로 루프 백되는, 상기 적어도 하나의 제 1 송신기-수신기 및 링크의 제 2 노드에 위치되고, 제 2 광섬유를 통해 제 2 파장으로 제 2 신호를 송신하도록 구성된, 적어도 하나의 제 2 송신기-수신기로서, 상기 제 2 신호는 상기 제 2 광섬유를 통해 제 2 광 서쿨레이터에 의해 상기 링크의 제 1 노드내에서 제 2 노드로 루프백되는, 상기 적어도 하나의 제 2 송신기-수신기를 포함하고, 상기 링크의 상기 제 1 및 제 2 노드들은 상기 제 1 및 제 2 신호들의 왕복 운동 시간들을 각각 결정하기 위한 수단, 및 상기 왕복 운동 시간들에 기초하여 상기 지연 비대칭을 계산하기 위한 수단을 추가로 포함한다.
추가의 실시예에 따라, 상기 지연 비대칭을 국부적으로 결정할 수 있게 하는 측정 수단은, 링크의 제 1 노드 내 위치되고, 동일한 전달 매체를 통해 동일한 방향으로 두 개의 개별적인 전자기 신호들을 송신하도록 구성된, 적어도 두 개의 송신기들(TX), 및 링크의 제 2 노드 내 위치되고, 상기 두 개의 개별적인 전자기 신호들을 수신 및 검출하고, 두 개의 신호들 사이의 도달 시간차를 결정하도록 구성된, 적어도 하나의 수신기(RX)를 포함한다.
다른 실시예에 따라, 상기 지연 비대칭을 국부적으로 결정할 수 있게 하는 측정 수단은, 링크의 제 1 노드내 위치되고, 두 개의 개별적인 전달 매체를 통해 동일한 방향으로 두 개의 개별적인 전자기 신호들을 송신하도록 구성된, 적어도 두 개의 송신기들(TX), 및 링크의 제 2 노드 내 위치되고, 상기 두 개의 개별적인 전자기 신호들을 수신 및 검출하고 상기 두 개의 신호들 사이의 도달 시간차를 결정하도록 구성된, 적어도 하나의 수신기(RX)를 포함한다.
본 발명의 실시예들은 또한 적어도 하나의 광섬유를 통해 적어도 두 개의 파장들을 통해 적어도 두 개의 신호들을 송신(동시 또는 구성을 통해 미리 결정된 시간차를 가지고)하기 위한 수단, 및 적어도 하나의 광섬유를 통해 적어도 두 개의 파장들로 적어도 두 개의 신호들을 수신 및 검출하기 위한 수단을 포함하는 패킷 스위칭 네트워크에 관한 것이고, 상기 노드는 두 개의 수신 및 검출된 신호들간의 도달 시간차를 결정하기 위한 수단, 및 상기 시간차에 기초하여 인접한 링크의 지연 비대칭을 계산하기 위한 수단을 포함한다.
본 발명의 실시예들은 또한 적어도 하나의 광섬유를 통해 적어도 하나의 파장을 통해 적어도 하나의 신호를 송신하기 위한 수단 및 적어도 하나의 광섬유를 통해 적어도 하나의 파장으로 적어도 하나의 신호를 수신 및 검출하기 위한 수단을 포함하는 패킷 스위칭 네트워크의 노드에 관한 것이고, 상기 노드는 상기 적어도 하나의 수신 및 검출된 신호의 왕복 운동 시간을 결정하기 위한 수단 및 상기 적어도 하나의 왕복 운동 시간에 기초하여 인접한 링크의 지연 비대칭을 계산하기 위한 수단을 포함한다.
본 발명의 다른 특징들 및 이점들은 비제한적인 예로써 그의 하나의 가능한 실시예를 도시하는 첨부된 도면들을 참조하여 여기에 행해질 설명에서 명백하게 될 것이다.
본 발명은 마스터 클록과 슬레이브 클록 사이의 패킷 스위칭 네트워크 내 송신된 동기화 메시지들의 지연 비대칭을 보정하기 위한 방법을 제공한다.
도 1은 동기화 경로상(synchronization on-path) 지원 장비들이 완전히 배치되는 도면에서 마스터 클록-슬레이브 클록 쌍을 포함하는 동기화 네트워크의 일부를 도시하는 도면.
도 2는 광섬유 전파 인덱스상의 온도의 영향을 보여주는 그래프를 도시하는 도면.
도 3은 본 발명의 실시예들에 따라 링크-바이-링크(link-by-link) 지연 비대칭 보정을 도시하는 도면.
도 4는 제 1 파장에서 제 1 섬유를 통한 일 방향 및 제 2 파장에서 제 2 섬유를 통한 다른 방향에서 신호들이 송신되는 상기 동기화 네트워크의 동작 모드를 도시하는 도면.
도 5는 제 1 실시예에 따라 링크의 지연 비대칭을 결정하는 예를 도시하는 도면.
도 6은 일 방향에서 Sync 타입 및 다른 방향에서 Delay Req 타입의 IEEE Std 1588Tm-2008 표준(이후 1588V2로 알려짐)의 프로토콜의 링크 송신 메시지들의 동작 모드를 도시하는 도면.
도 7은 1588V2 프로토콜의 메시지들을 사용하여 제 2 실시예에 따라 링크의 지연 비대칭을 결정하는 일 예를 도시하는 도면.
도 8은 링크의 왕복 경로상의 신호의 송신 시간을 결정하는 것에 기초하여 제 3 실시예에 따른 링크의 지연 비대칭을 결정하는 일 예를 도시하는 도면.
도 9는 링크의 왕복 경로상 두 개의 신호들의 송신을 결정하는 것에 기초하여 제 4 실시예에 따라 상기 링크의 지연 비대칭을 결정하는 일 예를 도시하는 도면.
도 10은 링크의 왕복 경로상 두 개의 별개의 파장들 상에서 두 개의 신호들의 송신 시간을 결정하는 것에 기초하는 제 5 실시예에 따라 상기 링크의 지연 비대칭을 결정하는 일 예를 도시하는 도면.
나머지 설명은 1588V2 프로토콜을 참조한다. 그럼에도 불구하고, IETF 네트워크 시간 프로토콜(NTP)과 같은 패킷 스위칭 네트워크의 다른 동기화 프로토콜들이 본 발명의 실시예들의 문맥에서 사용될 수 있는 것이 주의되어야 한다.
다음의 설명에서, 일반적으로:
용어 "환경 파라미터"는 예를 들면, 온도 또는 습도와 같은 환경에 의존하는 광 신호들의 전달에 영향을 미치는 파라미터에 대응한다;
용어 "단-대-단 투명 클록"은 네트워크 소자 내 패킷의 통과 시간을 결정하기 위한 수단을 포함하는 클록에 대응한다;
용어 "피어-투-피어 투명 클록"은 네트워크 소자내 패킷의 통과 시간 및 클록이 위치되는 노드와 인접하는 링크의 지연을 결정하기 위한 수단을 포함하는 클록에 대응한다;
용어 "경계 클록"은 동기화 네트워크를 작은 도메인들로 분할하는 것을 가능하게 하는 클록에 대응한다. 구조상, 상기 경계 클록들이 모든 네트워크 소자들상에 배치될 때, 상기 경계 클록들은 상기 클록이 위치된 노드에 인접한 링크의 지연을 결정하기 위한 수단을 포함한다;
용어 "진화된 클록"은 단-대-단 투명, 피어-투-피어 투명 또는 경계 클록을 규정하기 위해 사용된다;
"세그먼트"로도 불리우는 용어 "링크"는 두 개의 노드들 사이에 위치되고 광 신호들의 송신을 가능하게 하는 네트워크부를 규정하고, 하나의 링크는 일반적으로 적어도 하나의 광섬유를 포함한다;
용어 "IEEE1588V2"는 "Institute of Electrical and Electronics Engineers 1588 version 2"의 두문자에 대응한다;
용어 "IETF"는 "Internet Engineering Task Force"의 두문자에 대응한다;
용어 "PTPV2"는 "Precision Time Protocol version 2"의 두문자에 대응한다;
용어 "CAPEX"는 "Capital Expenditure"를 나타내고 장비의 투자들에 대응한다;
용어 "OPEX"는 "Operational Expenditure"를 나타내고 운영 비용들에 대응한다;
본 발명의 실시예들은, 각각의 네트워크 소자가 경계 또는 단-대-단 또는 피어-투-피어 투명형의 진화된 클록을 포함하는 것을 의미하는, 동기화 경로상 지원 장비들이 완전히 배치되는 도면에서 동기화 메시지들의 지연 비대칭의 결정 및 보정에 관한 것이고, 상기 클록들은 단일 운영자에 의해 관리된다. 이러한 네트워크도는 도 1에 도시된다. 마스터 클록(1)은, 네트워크 노드들에 대응하는, 상기 네트워크 소자들을 통해 동기화 신호들(3)에 의한 시간 기준을 슬레이브 클록(6)까지 분배하고, 각각의 중간 노드는 진화된 클록(7)을 포함한다.
또한, 상기 동기화 신호들은 특히 실리카(silica)를 포함하는 광섬유들을 통해 송신된다. 그러나, 도 2에 도시된 바와 같이, 실리카의 특성들은 환경 조건들(여기서, 온도)에 의존하여 변한다. 커브들(c1, c2, c3)은 그룹 인덱스들을 나타내고, 커브들(c4, c5, c6)은 0, 100, 및 200 ℃의 각각의 온도에 대한 굴절률들을 나타낸다. 그러므로, 이들 변동들은 상기 지연 비대칭값들이 환경 팩터들에 의존하여 시간에 걸쳐 변할 수 있고 그러므로 주기적으로 측정들을 취할 필요가 있다는 것을 보여준다.
본 발명의 실시예들에 따라, 상기 지연 비대칭은 도 3에 도시된 바와 같이 마스터 클록과 슬레이브 클록 사이의 주파수 기준의 분배 동안 각각의 링크 내에서 결정되고 보정된다. 이러한 이유 때문에, 링크들 L1, L2, L3, L4, 및 L5의 지연 비대칭에 각각 대응하는 상기 시간차들 Δt1, Δt2, Δt3, Δt4, 및 Δt5이 노드들 N2, N3, N4, N5, 및 N6 내 국부적으로 결정 및 고려되고, 이들 (시간차) 측정들은 환경 파라미터들에서 변동을 고려하기 위해 주기적으로 취해지고 그에 의해 시간 기준의 정밀도 및 분배를 증가시킨다. 시간차들의 측정들을 수행하는 상기 네트워크 소자들은, 상기 네트워크 소자들이 각각의 링크내 초래되는 지연 비대칭의 노드-바이-노드 방식의 보정을 하게 하기 위해, 상기 노드들 중 진화된 클록들 7을 의미하는, IEEE1588V2 평면의 소자들에 이들 차들의 값들을 송신한다.
링크들 내 시간차들의 결정에 관한 다양한 실시예들이 여기에 상세하게 설명될 것이다.
도 4는 노드 N2 및 노드 N3(예를 들면, 도 3의 노드들 N2 및 N3)사이의 링크를 도시하는 도면이다. 상기 노드 N2는 마스터 클록으로부터 오는 동기화 메시지(9)를 수신한다. 상기 메시지는 이후 송신기 TX에 의해 파장
Figure 112013034503058-pct00001
에서 제 1 광섬유를 통해 노드 N3의 수신기 RX로 전송된다. 반대로, 상기 노드 N3은 슬레이브 클록으로부터 오는 동기화 메시지를 수신한다. 이후 상기 메시지는 송신기 TX에 의해 파장
Figure 112013034503058-pct00002
에서 상기 제 1 광섬유를 통해 또는 제 2 광섬유를 통해 상기 노드 N2의 상기 수신기 RX로 전송된다. 파장들 사이의 차(및 두 개의 섬유들이 사용되는 경우, 길이들 사이의 차이)는 하나의 방향 및 다른 방향에서 신호들의 송신 시간들이 상이한 것을 의미하는 링크의 지연 비대칭을 야기한다.
제 1 실시예에 따라, 이러한 비대칭은 예를 들면, 동일한 광섬유상에 파장
Figure 112013034503058-pct00003
에서 제 1 신호 및 파장
Figure 112013034503058-pct00004
(
Figure 112013034503058-pct00005
=
Figure 112013034503058-pct00006
)에서 제 2 신호를 시간 t=t0에서 동일한 방향(노드 N2로부터 노드 N3로)으로 동시에 전송하고, 도 5에 도시된 것과 같이 노드 N3의 수신기 RX내 두 개의 신호들 사이의 도달 시간차를 측정함으로써 결정된다. 상기 노드 N3의 상기 수신기 RX 내 검출을 용이하게 하기 위해, 상기 신호들은 그들이 상승할 때 쉽게 검출될 수 있는 예를 들면, 슬롯 신호들(즉, 펄스들)일 수 있고, 이는 수신의 순간을 정밀하게 결정할 수 있게 한다. 이러한 이유들 때문에, 상기 시간차 Δt는 노드들 N2와 N3 사이의 동기화 링크의 지연 비대칭의 양호한 추정을 얻게 할 수 있다. 제 1 경우에서, 상기 신호들의 검출은 따라서 물리 계층 내 직접 행해진다. 상기 신호들을 동시에 전송하는 것이 가능하지 않은 경우, 이들을 운영자에 의해 제어되고 구성된 시간차로 전송할 수 있다. 이러한 시간차는 상기 신호가 수신될 때 얻어진 지연 Δt로부터 추론될 것이다.
IEEE1588V2 프로토콜에 의해 관리된 네트워크의 환경에서, 상기 노드들 사이에 교환되는 메시지들은 PTPV2 패킷들을 포함한다. 이들 패킷들은 도 6에서 도시된 바와 같이 마스터-슬레이브 방향에서 Sync 메시지들(13) 및 슬레이브-마스터 방향에서 Delay Req 메시지들(15)이다. 파장들(
Figure 112013034503058-pct00007
과
Figure 112013034503058-pct00008
사이)의 차이로 인한 광 인덱스들에서의 차이들 때문에, 지연 비대칭이 도입된다. 따라서, 도 7에 도시된 제 2 실시예에 따라, 두 개의 Sync 신호들(13)은 지연 비대칭이 추정되는 Sync 및 Delay Req 메시지들의 파장들
Figure 112013034503058-pct00009
및
Figure 112013034503058-pct00010
에 가까운 파장들
Figure 112013034503058-pct00011
및
Figure 112013034503058-pct00012
에서 상기 노드 N2로부터 노드 N3까지 동시에 송신된다. 이전과 같이, 파장들
Figure 112013034503058-pct00013
및
Figure 112013034503058-pct00014
에서 송신된 두 개의 메시지들 사이의 상기 전파 시간차 Δt'가 측정된다. 이후, 파장들
Figure 112013034503058-pct00015
및
Figure 112013034503058-pct00016
에서 송신된 메시지들 사이의 시간차 Δt는 Δt'로부터 추론된다. 다음의 증명은 예로서 주어진다. 이러한 증명은 동일한 길이들 l의 단지 하나의 광섬유 또는 두 개의 광섬유들이 존재하는 경우 적용한다. 일반적으로 말하면, 이러한 실시예는 상이한 길이들의 두 개의 섬유들에 적용되고, 이 실시예는 광섬유들의 길이에서 차이에 내재하는 지연 비대칭을 또한 달성할 수 있게 한다.
다음의 증명을 위해 IEEE 1588V2 메시지들의 두 전파 방향들에 대해 길이 l을 갖는 단일 광섬유를 여기서 가정하면, 파장
Figure 112013034503058-pct00017
에 걸쳐서 평균 지연 d는
Figure 112013034503058-pct00018
로 규정될 수 있고, 여기서 l은 섬유의 길이이고, ni는 파장
Figure 112013034503058-pct00019
에 관련된 최적의 전파 인덱스이고, c는 진공에서 빛의 속도이다.
유사하게는,
Figure 112013034503058-pct00020
따라서,
Figure 112013034503058-pct00021
이고 그러므로
Figure 112013034503058-pct00022
그 결과는
Figure 112013034503058-pct00023
.
그러므로, Δt는 Δt'로부터 및 상이한 광 전파 인덱스들로부터 추론될 수 있다.
파장들
Figure 112013034503058-pct00024
및
Figure 112013034503058-pct00025
은 지연 비대칭 또는 제어 파장들을 결정하기 위해 예약되거나 전용될 수 있다. 추가로, 리소스들을 최적화하기 위한 요망 외에, 방향이 대역폭에 의하여 수요가 덜한 경우, 상기 측정들이 반대 방향으로 취해질 수 있다.
이러한 실시예에 대하여, 클록들은 Sync 메시지들과 같은 이벤트 메시지들을 생성할 수 있어야 한다는 것이 또한 주의되어야 한다. 이러한 기능은 이후 클록의 메모리의 특정 위치에 저장되는 미리 수동으로 Sync 메시지들을 생성함으로써 수행될 수 있다. 이는 1588V2 프로토콜 스택(또한 PTPV2로 칭해짐)의 복잡한 구현을 회피한다. 이러한 제 2 경우에서, 신호들의 송신 및 검출은 패킷 계층내에 수행된다.
도 8에 도시된 제 3 실시예에 따라, 지연 측정은 두 개의 노드들 사이의 왕복 경로를 수행하는 신호상에 취해지고, 나가는 경로는 제 1 광 인덱스 n1에 대응하는 제 1 파장
Figure 112013034503058-pct00026
에서 이동하고 복귀는 제 2 광 인덱스 n2에 대응하는 제 2 파장
Figure 112013034503058-pct00027
에서 이동한다. 왕복 운동 시간에 기초하여 지연 비대칭을 결정하기 위해, 두 방향들에서 동일한 송신 거리가 필요하다. 이는 본 실시예가 나가는 경로 및 복귀 경로 모두가 동일한 광섬유를 통하여 일어나는 상태들에 주로 적용된다는 것을 의미한다. 지연 비대칭을 결정하는 정밀도가 광 인덱스들(n1 및 n2)에 의존하기 때문에 이들 광 인덱스들(n1 및 n2)을 정확하게 아는 것이 또한 필요하다.
이는 나가는 운동 시간, 단축되어 d1이
Figure 112013034503058-pct00028
로 규정될 수 있고, 여기서 RTT는 왕복 운동 시간이고,
복귀 운동 시간은
Figure 112013034503058-pct00029
로 규정될 수 있기 때문이다.
지연 비대칭(d1-d2)은 이후 추론될 수 있다.
Figure 112013034503058-pct00030
상기 제 2 노드(N3)가 상기 수신된 신호를 즉시 루프 백 할 수 없는 경우, 투명 클록들(피어-투-피어 또는 단-대-단)에서 나타낸 바와 같은 노드의 통과 지연을 보정하기 위한 메커니즘은 그의 루핑 백에 의해 도입된 지연을 오프셋하기 위해 적용되어야 한다는 것이 주의되어야 한다. 추가로, 상기 제 2 노드(N3)는 파장 변환(λ1로부터 λ2로)을 수행할 수 있어야 한다.
왕복 운동 시간 측정값들을 사용함으로써 다수의 광섬유들의 사용에 대해 이를 확장하기 위해, 제 4 실시예가 도 9에 도시된다. 제 1 파장(λ1) 상의 신호는 상기 노드(N2)에 의해 제 1 광섬유를 통해 상기 노드(N3)에 송신된다. 상기 노드(N3) 내 상기 신호는 제 2 광섬유를 통해 제 2 및 제 3 파장으로 상기 노드(N2)에 루프 백된다(상기 경우에서, 상기 제 1 및 제 2 파장들은 동일하고 λ1로 표시되고, 상기 제 3 파장은 λ2로 표시된다).
상기 신호들의 루핑 백은 광 서큘레이터 및 파장 변환기를 포함하는 모듈 M내에서 행해지고, 상기 모듈 M은 상기 노드(N3)의 수신기들(Rx) 및 송신기들(Tx)로부터 떨어진 가깝거나 알려진 거리에 위치된다.
상기 노드(N2)에 의해 수신된 두 개의 신호들에 대응하는 왕복 운동 시간들(RTT1 및 RTT2)은 다음의 수식들에 의해 설명될 수 있다:
Figure 112013034503058-pct00031
및
Figure 112013034503058-pct00032
여기서 n1 및 n2는 파장들(λ1 및 λ2)에 대응하는 각각의 광 인덱스들이고, l1 및 l2는 상기 제 1 및 제 2 광섬유들의 각각의 파장들이다.
이후 광섬유들에 대응하는 길이들 및 운동 시간들이 결정될 수 있고 지연 비대칭이 추론된다. 또한, 이러한 실시예에서, 두 개의 광섬유들은 주어진 파장상에 그들이 동일한 광 인덱스(또는 매우 근접한 광 인덱스)를 갖는 것을 의미하는 동일한(매우 근접한) 물리적 특징들을 갖는 것이 고려된다.
도 10에 도시된 제 5 실시예에 따라, 첫째, 제 1 신호는 제 1 광섬유를 통해 제 1 파장(λ1)에서 제 1 노드(N2)에 의해 제 2 노드(N3)로 송신되고, 이후 동일한 제 1 파장에서 동일한 제 1 광섬유를 통해 상기 제 1 노드(N2)로 루프 백되고, 둘째, 제 2 신호는 제 2 광섬유를 통해 제 2 파장(λ2)으로 상기 제 2 노드(N3)에 의해 상기 제 1 노드(N2)에 송신되고, 이후 동일한 파장에서 동일한 제 2 광섬유를 통해 상기 제 2 노드(N3)로 루프 백된다. 이러한 방식으로, 두 개의 왕복 운동 시간들(RTT1 및 RTT2)이 측정된다. 이후, (파장(λ1)에서 송신된 Sync 메시지(13)와 파장(λ2)에서 송신된 Delay Req 메시지(15) 사이의) 상기 지연 비대칭 d가 계산될 수 있다:
Figure 112013034503058-pct00033
d의 계산이 가능하고 도 3에 의해 설명된 링크-바이-링크 방식의 지연 비대칭 보정의 개념도와 일치하게 하기 위해, RTT1 및 RTT2는 d의 계산을 보장하는 상기 노드 내에 이용가능해야 한다는 것이 주의되어야 한다. 그 점으로부터, 값들 RTT1 및 RTT2 중 어느 하나가 우선적으로 소위 "패킷" 방법에 의해 인접한 노드에 송신되어야 한다.
따라서, 본 발명의 실시예들은 링크의 두 개의 노드들 사이에 교환된 신호들을 나타내는 순간들의 측정들의 차이를 찾음으로써 경로의 링크들내 국부적으로 지연 비대칭을 결정하는 것을 설명하고, 이들 신호들은 상기 물리 계층 또는 상기 패킷 계층내 잠재적으로 송신된다.
추가로, 이들 측정들은 링크의 두 개의 노드들 중 하나에 위치된 단일 클록을 사용하여 시간차를 측정하는 것에 대응한다. 이는 특히 두 개의 투명 클록들 사이에 공유된 시간 동기화가 없는 투명 클록들에 적용하여, 상기 지연 비대칭은 링크의 두 개의 노드들의 두 개의 클록들을 사용하여 결정될 수 없다.
추가로, 상기 IEEE 1588V2 프로토콜에 의해 마스터 및 슬레이브 클록의 시간 동기화를 검사하여, 결정된 링크 지연 비대칭의 보정의 지식은 마스터 클록으로부터 슬레이브 클록으로 송신된 신호들을 의미하는 Sync 신호들에 의해서만 운반되어, 상기 슬레이브 클록으로부터 상기 마스터 클록으로 송신된 Delay_Req 메시지들은 어떤 변화들도 겪지 않고, 이는 멀티브로드캐스트 용량을 포함하는 네트워크의 경우 본 발명의 실시예들에 따라 상기 지연 비대칭의 보정의 실행을 간략하게 할 수 있게 한다.
또한, 이전에 설명된 실시예들의 메커니즘들은 상기 네트워크 소자들 내에 관리될 수 있고 상기 네트워크의 관리 엔티티에 의해 자동으로 및 원격으로 제어될 수 있다.
그럼에도 불구하고, 대안적으로, 상기 메커니즘은 또한 링크들 내 상기 지연 비대칭 측정들을 스케줄링하고, 트리거하고, 제어하기 위해 다양한 네트워크 소자들 사이의 특정 교환 메시지들의 사용 덕분에 제어 평면내에 관리될 수 있다. 이러한 관리는 추가의 전용 Type Length Value(TLV) 확장을 포함하는 IEEE1588V2 메시지들의 교환 때문에 동기화 평면에 의해 지원될 수 있다.
따라서, 본 발명의 실시예들은 상기 마스터 클록과 상기 슬레이브 클록 사이의 경로의 각각의 링크내 지연 비대칭을 결정함으로써 및 경로의 각각의 노드내 지연 비대칭을 보정함으로써 대량의 투자 또는 운영 비용들(CAPEX 및 OPEX)를 요구하지 않고 운영자에 의해 강제되는 제한들에 따라 움직이기 위해 상기 네트워크 내 시간의 분배의 품질(정밀도를 의미함)을 개선하는 것을 가능하게 한다. 추가로, 다양한 제시된 실시예들의 구현은, 네트워크 레벨상에 자동으로 관리될 수 있고 환경 파라미터들의 변동들을 고려하기 위해 규칙적인 측정들을 취하는 것을 가능하게 하기 때문에 실행 및 제어하기 쉽다.
실시예들은 여러개의 언어의 뉘앙스 및 복잡성을 갖는 무선 주파수 송신들에 적용가능하다. 이는 이러한 경우들에 대해 전달 매체가 제 1 근사로서 두 신호 전파 방향들에서 동일하고, 단일 광섬유(단일 전달 매체)를 가정하는 실시예들과 유사하다. 또한, 이러한 매체(공중(the air))에 대해서, 전자기 신호들은 바람직하게는 파장이라기보다는 주파수에 의해 설명된다.

Claims (16)

  1. 마스터 클록(1) 및 슬레이브 클록(5) 사이의 패킷 스위칭 네트워크내 송신된 동기화 메시지들의 지연 비대칭을 보정하기 위한 방법에 있어서,
    상기 마스터 클록(1)을 슬레이브 클록(5)에 접속하는 경로의 상기 지연 비대칭은 상기 경로의 노드들 내 위치된 시간차를 측정 및 보정하기 위한 수단에 의해 상기 경로의 적어도 하나의 링크내에서 국부적으로 결정 및 보정되고, 상기 측정 수단은 상기 적어도 하나의 링크 내 신호들의 송신 시간들을 측정하는 수단이고,
    상기 측정 및 보정하기 위한 수단은 경로의 지연 비대칭에 관련지어져 있는 링크의 제 1 노드 및 제 2 노드에 포함되어 있는, 지연 비대칭 보정 방법.
  2. 제 1 항에 있어서,
    상기 패킷 스위칭 네트워크의 상기 노드들의 시간 동기화는 IEEE1588V2 프로토콜에 의해 조정되는, 지연 비대칭 보정 방법.
  3. 제 2 항에 있어서,
    상기 지연 비대칭을 국부적으로 결정할 수 있게 하는 상기 측정 수단은 피어-투-피어 투명 클록들을 포함하는, 지연 비대칭 보정 방법.
  4. 제 2 항에 있어서,
    상기 지연 비대칭을 국부적으로 결정할 수 있게 하는 상기 측정 수단은 단-대-단 투명 클록들을 포함하는, 지연 비대칭 보정 방법.
  5. 제 2 항에 있어서,
    상기 지연 비대칭을 국부적으로 결정하는 상기 측정 수단은 경계 클록들을 포함하는, 지연 비대칭 보정 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 지연 비대칭을 국부적으로 결정할 수 있게 하는 상기 측정 수단은, 상기 링크의 제 1 노드내 위치되고, 단일 광섬유상 동일한 방향으로 두 개의 개별적인 파장들에서 두 개의 신호들을 송신하도록 구성된, 적어도 두 개의 송신기들(TX), 및 상기 링크의 제 2 노드에 위치되고, 두 개의 개별적인 파장들에서 상기 두 개의 신호들을 수신 및 검출하고, 상기 두 개의 신호들 사이의 도달 시간차를 결정하도록 구성된, 적어도 하나의 수신기(RX)를 포함하는, 지연 비대칭 보정 방법.
  7. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 지연 비대칭을 국부적으로 결정할 수 있게 하는 상기 측정 수단은, 상기 링크의 제 1 노드내 위치되고, 두 개의 개별적인 광섬유상 동일한 방향으로 두 개의 개별적인 파장들에서 두 개의 신호들을 송신하도록 구성된, 적어도 두 개의 송신기들(TX), 및 상기 링크의 제 2 노드에 위치되고, 두 개의 개별적인 파장들에서 상기 두 개의 신호들을 수신 및 검출하고, 상기 두 개의 신호들 사이의 도달 시간차를 결정하도록 구성된, 적어도 하나의 수신기(RX)를 포함하는, 지연 비대칭 보정 방법.
  8. 제 6 항에 있어서,
    송신 및 검출은 물리 계층에서 행해지는, 지연 비대칭 보정 방법.
  9. 제 6 항에 있어서,
    송신 및 검출은 패킷 계층에서 행해지는, 지연 비대칭 보정 방법.
  10. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 지연 비대칭을 국부적으로 결정할 수 있게 하는 상기 측정 수단은, 링크의 제 1 노드에 위치되고, 제 1 광섬유를 통해 제 1 파장에서 제 1 신호를 송신하고 상기 제 1 광섬유 또는 제 2 광섬유를 통해 제 2 파장상에 신호를 수신 및 검출하도록 구성된, 적어도 하나의 제 1 송신기-수신기, 및 상기 링크의 제 2 노드에 위치되고, 상기 제 1 광섬유상에 상기 제 1 파장에서 송신된 신호를 수신 및 검출하고, 상기 제 1 또는 제 2 광섬유를 통해 상기 제 2 파장에서 상기 제 1 노드로 루프 백하도록 구성된, 적어도 하나의 제 2 송신기-수신기를 포함하고, 상기 제 1 송신기-수신기는 상기 신호의 왕복 운동 시간을 결정하기 위한 수단, 및 왕복 운동 시간, 신호들을 운반하는 파장들과 연관된 광 인덱스들, 상기 광섬유들의 각각의 길이들, 및 환경 파라미터들에 기초하여 상기 지연 비대칭을 계산하기 위한 수단을 포함하는, 지연 비대칭 보정 방법.
  11. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 지연 비대칭을 국부적으로 결정할 수 있게 하는 상기 측정 수단은, 상기 링크의 제 1 노드에 위치되고, 제 1 광섬유를 통해 제 1 파장에서 제 1 신호를 송신하고 제 2 광섬유를 통해 제 2 및 제 3 파장상에 두 개의 신호들을 수신 및 검출하도록 구성된, 적어도 하나의 제 1 송신기-수신기, 및 상기 링크의 제 2 노드에 위치되고, 상기 제 1 광섬유를 통해 상기 제 1 파장에 수신된 상기 제 1 신호를 상기 제 2 광섬유를 통해 상기 제 2 및 제 3 파장에서 상기 제 1 노드로 재송신하도록 구성된, 광 서큘레이터 및 파장 변환기를 포함하는, 모듈을 포함하고, 상기 송신기-수신기는 상기 신호의 왕복 운동 시간을 결정하기 위한 수단 및 상기 운동 시간, 신호들을 운반하는 상기 파장들과 연관된 광 인덱스들, 상기 광섬유들의 각각의 길이들, 및 환경 파라미터들에 기초하여 상기 지연 비대칭을 계산하기 위한 수단을 포함하는, 지연 비대칭 보정 방법.
  12. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 지연 비대칭을 국부적으로 결정할 수 있게 하는 상기 측정 수단은, 상기 링크의 제 1 노드에 위치되고, 제 1 광섬유를 통해 제 1 파장에서 제 1 신호를 송신하도록 구성되고, 상기 제 1 신호는 상기 제 1 광섬유를 통해 제 1 광 서큘레이터에 의해 상기 링크의 제 2 노드 내에서 상기 제 1 노드로 루프 백되는, 적어도 하나의 제 1 송신기-수신기, 및 상기 링크의 제 2 노드에 위치되고, 제 2 광섬유를 통해 제 2 파장상에 제 2 신호를 송신하도록 구성되고, 상기 제 2 신호는 상기 제 2 광섬유를 통해 제 2 광 서큘레이터에 의해 상기 링크의 상기 제 1 노드내에서 상기 제 2 노드로 루프 백되는, 적어도 하나의 제 2 송신기-수신기를 포함하고, 상기 링크의 상기 제 1 및 제 2 노드들은 제 1 및 제 2 신호들 각각의 왕복 운동 시간들을 결정하기 위한 수단, 및 상기 왕복 운동 시간들에 기초하여 상기 지연 비대칭을 계산하기 위한 수단을 추가로 포함하는, 지연 비대칭 보정 방법.
  13. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 지연 비대칭을 국부적으로 결정할 수 있게 하는 상기 측정 수단은, 상기 링크의 제 1 노드내 위치되고, 동일한 전달 매체를 통해 동일한 방향으로 두 개의 개별적인 전자기 신호들을 송신하도록 구성된, 적어도 두 개의 송신기들(TX), 및 상기 링크의 제 2 노드내 위치되고, 상기 두 개의 개별적인 전자기 신호들을 수신 및 검출하고, 상기 두 개의 신호들 사이의 도달 시간차를 결정하도록 구성된, 적어도 하나의 수신기(RX)를 포함하는, 지연 비대칭 보정 방법.
  14. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 지연 비대칭을 국부적으로 결정할 수 있게 하는 상기 측정 수단은, 상기 링크의 제 1 노드내 위치되고, 두 개의 개별적인 전달 매체를 통해 동일한 방향으로 두 개의 개별적인 전자기 신호들을 송신하도록 구성된, 적어도 두 개의 송신기들(TX), 및 상기 링크의 제 2 노드내 위치되고, 상기 두 개의 개별적인 전자기 신호들을 수신 및 검출하고, 상기 두 개의 신호들 사이의 도달 시간차를 결정하도록 구성된, 적어도 하나의 수신기(RX)를 포함하는, 지연 비대칭 보정 방법.
  15. 적어도 하나의 광섬유를 통해 적어도 두 개의 파장들로 적어도 두 개의 신호들을 송신하기 위한 수단, 및 적어도 하나의 광섬유를 통해 적어도 두 개의 파장들로 적어도 두 개의 신호들을 패킷 스위칭 네트워크의 제 2 노드로부터 수신 및 검출하기 위한 수단을 포함하는 패킷 스위칭 네트워크의 노드에 있어서,
    두 개의 수신 및 검출된 신호들 사이의 도달 시간차를 결정하기 위한 수단, 및 상기 시간차에 기초하여 인접 링크의 지연 비대칭을 계산하기 위한 수단을 포함하고,
    상기 인접 링크의 지연 비대칭은 상기 노드와 상기 제 2 노드와의 사이에 존재하는, 패킷 스위칭 네트워크의 노드.
  16. 적어도 하나의 광섬유를 통해 적어도 두 개의 파장들로 적어도 하나의 신호들을 송신하기 위한 수단, 및 적어도 하나의 광섬유를 통해 적어도 두 개의 파장들로 적어도 하나의 신호들을 패킷 스위칭 네트워크의 제 2 노드로부터 수신 및 검출하기 위한 수단을 포함하는 패킷 스위칭 네트워크의 노드에 있어서,
    상기 적어도 하나의 수신 및 검출된 신호의 왕복 운동 시간을 결정하기 위한 수단, 및 상기 적어도 하나의 왕복 운동 시간에 기초하여 인접한 링크의 지연 비대칭을 계산하기 위한 수단을 포함하고,
    상기 인접 링크의 지연 비대칭은 상기 노드와 상기 제 2 노드와의 사이에 존재하는, 패킷 스위칭 네트워크의 노드.
KR1020137010084A 2010-09-20 2011-09-15 지연의 비대칭을 보정하는 방법 KR101479483B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1003727A FR2965131B1 (fr) 2010-09-20 2010-09-20 Procede de correction d'une asymetrie de delai.
FR1003727 2010-09-20
PCT/FR2011/052126 WO2012038644A1 (fr) 2010-09-20 2011-09-15 Procede de correction d'une asymetrie de delai

Publications (2)

Publication Number Publication Date
KR20130064808A KR20130064808A (ko) 2013-06-18
KR101479483B1 true KR101479483B1 (ko) 2015-01-06

Family

ID=43877283

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137010084A KR101479483B1 (ko) 2010-09-20 2011-09-15 지연의 비대칭을 보정하는 방법

Country Status (7)

Country Link
US (1) US20130209096A1 (ko)
EP (1) EP2619936A1 (ko)
JP (1) JP5671619B2 (ko)
KR (1) KR101479483B1 (ko)
CN (1) CN103119872A (ko)
FR (1) FR2965131B1 (ko)
WO (1) WO2012038644A1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9680567B2 (en) * 2011-03-03 2017-06-13 Acacia Communications, Inc. Fault localization and fiber security in optical transponders
US20150244455A1 (en) * 2012-03-27 2015-08-27 Hangzhou H3C Technologies Co., Ltd. Calculating time offset
CN103840902B (zh) * 2012-11-20 2017-06-27 中兴通讯股份有限公司 检测光纤非对称性的同步系统、方法及主从光模块设备
CN103840877B (zh) 2012-11-23 2017-11-24 中兴通讯股份有限公司 自动检测光纤非对称性的时间同步装置及方法
WO2014107717A1 (en) * 2013-01-07 2014-07-10 Microsemi Frequency And Time Corporation Universal asymmetry correction for packet timing protocols
CN104184571B (zh) 2013-05-20 2019-04-23 中兴通讯股份有限公司 从时钟设备的时间修正方法及装置
RU2638645C2 (ru) * 2013-08-22 2017-12-15 Телефонактиеболагет Л М Эрикссон (Пабл) Способ для определения опорных синхросигналов, подвергнутых воздействию изменения в асимметрии задержки трассы распространения между узлами в сети связи
CN104993900B (zh) * 2015-07-06 2018-03-09 江苏省电力公司南京供电公司 一种基于ieee1588时钟模型的同步校正方法
CN105187275B (zh) * 2015-08-28 2018-05-29 四川泰富地面北斗科技股份有限公司 一种测量光纤传输链路非对称时延的方法及装置
US10397190B2 (en) * 2016-02-05 2019-08-27 Huawei Technologies Co., Ltd. System and method for generating an obfuscated optical signal
US10341083B2 (en) * 2016-09-09 2019-07-02 Huawei Technologies Co., Ltd. System and methods for network synchronization
EP3382918B1 (en) 2017-03-30 2022-09-28 ADVA Optical Networking SE System and method of clock management in a packet data network
US10313103B1 (en) * 2018-01-24 2019-06-04 Ciena Corporation Systems and methods for precise time synchronization with optical modules
JP2019146014A (ja) * 2018-02-20 2019-08-29 日本電信電話株式会社 時刻同期システム及び時刻同期方法
KR102580505B1 (ko) * 2018-09-17 2023-09-21 삼성전자주식회사 디스플레이장치, 그 제어방법 및 기록매체
JP7310163B2 (ja) * 2019-02-14 2023-07-19 日本電信電話株式会社 伝送装置、時刻伝送システム、および、遅延補正方法
JP7302192B2 (ja) * 2019-02-14 2023-07-04 日本電信電話株式会社 伝送装置、時刻伝送システム、および、遅延補正方法
JP7298182B2 (ja) * 2019-02-21 2023-06-27 日本電信電話株式会社 時刻伝送装置および伝送方法
US11206095B1 (en) 2019-03-22 2021-12-21 Equinix, Inc. Timing synchronization for clock systems with asymmetric path delay
US10986426B1 (en) * 2020-01-02 2021-04-20 Cisco Technology, Inc. Measuring fiber asymmetry
CN113098647B (zh) * 2020-01-09 2022-04-29 烽火通信科技股份有限公司 一种波长差异造成的链路不对称性误差计算方法及系统
CN112202523B (zh) * 2020-10-10 2021-10-29 中国人民解放军海军工程大学 一种双纤双波时间传递系统及瞬时钟差估算方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009065579A (ja) 2007-09-10 2009-03-26 Nec Corp 時刻同期システム、時刻同期方法、ノード及びプログラム
JP2010154064A (ja) 2008-12-24 2010-07-08 Nippon Telegr & Teleph Corp <Ntt> 光伝送システム及び光伝送方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004055975B4 (de) * 2004-11-19 2007-05-03 Bosch Rexroth Ag Synchronisationsverfahren und Steuerungssystem für die zeitliche Synchronisation von Nebeneinheiten, sowie zeitsynchronisierbare Nebeneinheit
US7602873B2 (en) * 2005-12-23 2009-10-13 Agilent Technologies, Inc. Correcting time synchronization inaccuracy caused by asymmetric delay on a communication link
US20070147265A1 (en) * 2005-12-23 2007-06-28 Eidson John C Correcting time synchronization inaccuracy caused by internal asymmetric delays in a device
WO2008093600A1 (ja) * 2007-01-29 2008-08-07 Nec Corporation 時刻同期システム、時刻同期方法、及びプログラム
JP4757215B2 (ja) * 2007-02-28 2011-08-24 富士通株式会社 光伝送システムおよび光伝送方法
US7876498B1 (en) * 2007-03-23 2011-01-25 Lockheed Martin Corporation Pulse-energy-stabilization approach and first-pulse-suppression method using fiber amplifier
US8175113B2 (en) * 2008-06-30 2012-05-08 Infinera Corporation Communication network with node bypassed co-routed multi-channel traffic
US8154836B2 (en) * 2009-09-17 2012-04-10 Schweitzer Engineering Laboratories, Inc. Line current differential protection upon loss of an external time reference
US8582606B2 (en) * 2010-05-24 2013-11-12 Cortina Systems, Inc. Network system with synchronization and method of operation thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009065579A (ja) 2007-09-10 2009-03-26 Nec Corp 時刻同期システム、時刻同期方法、ノード及びプログラム
JP2010154064A (ja) 2008-12-24 2010-07-08 Nippon Telegr & Teleph Corp <Ntt> 光伝送システム及び光伝送方法

Also Published As

Publication number Publication date
WO2012038644A1 (fr) 2012-03-29
JP5671619B2 (ja) 2015-02-18
KR20130064808A (ko) 2013-06-18
FR2965131B1 (fr) 2012-09-28
JP2013538022A (ja) 2013-10-07
CN103119872A (zh) 2013-05-22
US20130209096A1 (en) 2013-08-15
FR2965131A1 (fr) 2012-03-23
EP2619936A1 (fr) 2013-07-31

Similar Documents

Publication Publication Date Title
KR101479483B1 (ko) 지연의 비대칭을 보정하는 방법
US10341083B2 (en) System and methods for network synchronization
US9705770B2 (en) Determining asymmetries in a communication network
US9130670B2 (en) Technique for determining a propagation delay of an optical signal between two optical devices via an optical link
US20150016478A1 (en) Network distributed packet-based synchronization
CN109565344B (zh) 用于确定传播延迟的系统与方法
CN110784783B (zh) 基于光纤网络的时钟同步方法及装置
CN105187275A (zh) 一种测量光纤传输链路非对称时延的方法及装置
JP6227888B2 (ja) 通信システム、同期システム、通信方法
CN105933085A (zh) 测量非对称光纤链路传输时延的方法
EP1700407A1 (en) Temperature compensation for transmission between nodes coupled by a unidirectional fiber ring
KR20090071923A (ko) 동기식 이더넷에서 단일 타임 싱크 프레임을 이용한 통신단말 및 브리지 장치의 시간 동기화 방법 및 그 장치
KR20100062786A (ko) 유무선 통합 네트워크에서의 시각 동기화 시스템 및 시각 동기 방법
JP7310163B2 (ja) 伝送装置、時刻伝送システム、および、遅延補正方法
JPH11344583A (ja) 時刻同期方法
US11743159B2 (en) Optical link time-of-flight and traffic latency determination using optical transceiver
US11419084B1 (en) Time synchronization in hybrid wired-wireless time-sensitive networking
JP7302192B2 (ja) 伝送装置、時刻伝送システム、および、遅延補正方法
JP6823568B2 (ja) 時刻管理装置、基準時刻管理システム、および基準時刻管理方法
CN102474372B (zh) 将客户机时钟频率与服务器时钟频率进行同步的方法
JP2014116672A (ja) 中継装置および中継方法
JP2009147417A (ja) 光ネットワーク

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171220

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee