KR101475467B1 - 재배선 층을 갖는 반도체 다이 - Google Patents

재배선 층을 갖는 반도체 다이 Download PDF

Info

Publication number
KR101475467B1
KR101475467B1 KR1020107001950A KR20107001950A KR101475467B1 KR 101475467 B1 KR101475467 B1 KR 101475467B1 KR 1020107001950 A KR1020107001950 A KR 1020107001950A KR 20107001950 A KR20107001950 A KR 20107001950A KR 101475467 B1 KR101475467 B1 KR 101475467B1
Authority
KR
South Korea
Prior art keywords
die
semiconductor die
semiconductor
adhesive layer
pattern
Prior art date
Application number
KR1020107001950A
Other languages
English (en)
Other versions
KR20100034756A (ko
Inventor
치엔-코 리아오
친-티엔 치우
잭 창 치엔
치멘 유
헴 타키아르
Original Assignee
샌디스크 테크놀로지스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/769,937 external-priority patent/US7763980B2/en
Priority claimed from US11/769,927 external-priority patent/US7772047B2/en
Application filed by 샌디스크 테크놀로지스, 인코포레이티드 filed Critical 샌디스크 테크놀로지스, 인코포레이티드
Publication of KR20100034756A publication Critical patent/KR20100034756A/ko
Application granted granted Critical
Publication of KR101475467B1 publication Critical patent/KR101475467B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02319—Manufacturing methods of the redistribution layers by using a preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

재배선 층을 구비하는 반도체 디바이스 및 재배선 층을 형성하는 방법이 개시된다. 웨이퍼 상에 반도체 다이를 제조한 후에, 테이프 조립체가, 웨이퍼의 상의 각각의 반도체 다이의 표면과 접촉하도록, 웨이퍼의 표면에 도포된다. 테이프 조립체는 베이스 층으로서 백그라인드 테이프를 포함하고, 그리고 상기 백그라인드 테이프에 접착된 필름 조립체를 더 포함한다. 필름 조립체는 또한 접착 필름을 포함하고, 그리고 상기 접착 필름 상에는 전도성 물질로 된 얇은 층이 증착된다. 재배선 층 패턴은 예를 들어 레이저를 이용하여 테이프 조립체에 그려진다. 이후, 각각의 반도체 다이 상에 가열된 재배선 층 패턴을 남긴 채, 테이프 조립체의 가열되지 않은 부분들이 제거될 수 있다.

Description

재배선 층을 갖는 반도체 다이{SEMICONDUCTOR DIE HAVING A REDISTRIBUTION LAYER}
본 발명의 실시예들은 반도체 디바이스에 대한 재배선 층 및 재배선 층을 형성하는 방법에 관한 것이다.
휴대용 가전 제품에 대한 수요가 크게 증가함에 따라 대용량의 저장 장치들이 요구되고 있다. 디지털 정보 저장 및 교환에 관한 계속 증가하는 요구들을 충족시키기 위해, 플래시 메모리 저장 카드와 같은 비휘발성 반도체 메모리 디바이스가 널리 이용되고 있다. 이러한 메모리 디바이스들이 가진 높은 신뢰성 및 큰 용량과 함께, 이들의 휴대성, 다용도성 및 튼튼한 설계로 인해, 이러한 메모리 디바이스들은 다양한 전자 디바이스들에서의 사용에 이상적이며, 이와 같은 전자 디바이스들은, 예를 들어 디지털 카메라, 디지털 음악 재생기, 비디오 게임 콘솔, PDA 및 셀률러 전화기를 포함한다.
광범위한 패키지 구성이 공지되어 있지만, 일반적으로 플래시 메모리 저장 카드는 시스템-인-패키지(System-in-a-Package, SiP) 또는 멀티칩 모듈(MultiChip Modules, MCM)로서 제조될 수 있으며, 이 경우 복수의 다이가 작은 풋프린트 기판(footprint substrate) 상에 장착되고 상호연결된다. 일반적으로 기판은 한쪽 면 또는 양쪽 면에서 식각된 전도성 층을 구비한 단단한 유전체 베이스(dielectric base)를 포함할 수 있다. 다이와 전도성 층(들) 사이에는 전기적 연결부들이 형성되고, 전도성 층(들)은 다이를 호스트 디바이스에 접속시키기 위한 전기적 리드 구조(electric lead structure)를 제공한다. 다이와 기판 사이에 전기적 연결부들이 형성된 후에, 조립체는 일반적으로 보호용 패키지를 제공하는 몰딩 화합물 내에 매립된다.
도 1은 종래의 반도체 패키지(20)(몰딩 화합물은 없음)의 상부도를 도시한다. 전형적인 패키지는 기판(26)에 부착된 다이(22 및 24)와 같은 복수의 반도체 다이를 포함한다. 복수의 다이 본드 패드들(28)이 다이 제조 공정 동안 반도체 다이(22, 24) 상에 형성될 수 있다. 이와 유사하게, 복수의 콘택 패드들(30)이 기판(26) 상에 형성될 수 있다. 다이(22)는 기판(26)에 부착될 수 있고, 이어서 다이(24)가 다이(22) 상에 장착될 수 있다. 다이들은 와이어 본드(32)를 각각의 다이 본드 패드들(28)과 콘택 패드(30) 쌍들 사이에 부착시킴으로써 기판에 전기적으로 연결된다.
반도체 패키지 내의 공간은 한정되어 있다. 반도체 다이는, 종종 도 1의 다이(24) 상에 도시된 바와 같이, 두 개의 인접한 측면을 따라 본드 패드들이 배치되도록 형성된다. 그러나 상당량의 공간적 제약으로 인해, 기판 상에는 단지 다이의 한쪽 가장자리를 따라 와이어 본드 접속을 할 수 있는 공간만이 있을 수 있다. 따라서, 도 1에서, 기판(26)의 가장자리(34)를 따라서는 다이 본드 패드들(28a)과의 접속을 위한 콘택 패드들이 존재하지 않는다.
이러한 상황에 대처하기 위한 한 가지 공지된 방법은 반도체 다이 상에 형성되는 재배선 층(redistribution layer)을 사용하는 것이다. 반도체 다이가 웨이퍼로부터 제조되고 싱귤레이트(singulate)된 후에, 다이는 전기적으로 전도성인 트레이스(trace)들 및 본드 패드들(트레이스들(38) 및 본드 패드들(40), 도 1)이 상기 다이의 상부 표면 상에 형성되는 공정을 거치게 된다. 일단 형성되면, 트레이스들(38) 및 본드 패드들(28a)은 절연체로 덮일 수 있고, 새로 형성된 다이 본드 패드들(40)만이 노출된 채로 있을 수 있다. 트레이스들(38)은 기존의 다이 본드 패드들(28a)을 새로 형성된 다이 본드 패드들(40)과 연결시켜, 기판으로의 핀-아웃 접속(pin-out connection)을 갖는 다이의 가장자리로 다이 본드 패드들을 효과적으로 재배치하게 된다. 추가적인 콘택 패드들(30)이 기판과 본드 패드들(28a) 사이의 전기적 연결이 가능하도록 기판 상에 형성될 수 있다. 추가적인 콘택 패드들은 종래 기술인 도 1에 도시된 바와 같이 잔존하는 콘택 패드들(30)과 일직선으로 형성될 수 있다. 대안적으로, 이용가능한 공간이 있는 경우, 추가적인 콘택 패드들(30)은 종래 기술인 도 2에 도시된 바와 같이 잔존하는 콘택 패드들과 엇갈려(staggered) 형성될 수 있다.
반도체 다이 상에 재배선 층을 형성하기 위한 현재의 포토리소그래피 및 다른 방법들은, 많은 수의 공정 단계 및 비용을 제조 공정에 추가시키기 때문에 복잡하고 비용적 부담을 준다. 따라서, 재배선 층을 형성하기 위한 간소화된 공정이 필요하다.
본 발명의 실시예들은 재배선 층(redistribution layer)을 구비하는 반도체 디바이스 및 재배선 층을 형성하는 방법에 관한 것이다. 일 실시예에서, 웨이퍼 상에 반도체 다이를 제조한 후에, 테이프 조립체(tape assembly)가 웨이퍼 상의 각각의 반도체 다이의 표면과 접촉하도록 웨이퍼의 표면에 도포된다. 테이프 조립체는 베이스 층(base layer)으로 백그라인드 테이프(backgrind tape)를 포함하고, 그리고 백그라인드 테이프에 접착된 필름 조립체(film assembly)를 더 포함한다. 필름 조립체는 또한 접착 필름(adhesive film)을 포함하고, 상기 접착 필름 상에는 전도성 물질로 된 얇은 층이 증착된다.
필름 조립체의 접착 층이 웨이퍼의 표면과 접촉하도록, 테이프 조립체가 웨이퍼의 표면에 도포된다. 웨이퍼에 도포되는 경우, 접착제는 웨이퍼에 접착되는 b-스테이지 접착제(b-stage adhesive)이지만, 유연하고 제거될 수 있는 b-스테이지 접착제이다.
테이프 조립체가 반도체 웨이퍼의 표면에 도포된 후에, 예를 들어 레이저와 같은 것으로부터 집속된 열이 테이프 조립체와 웨이퍼 사이의 계면(interface)에 인가된다. 레이저는 접착 층과 반도체 웨이퍼의 표면 사이의 계면에 그 에너지를 집속하도록 프로그래밍되어 있다. 레이저가 인가되는 계면을 따르는 위치에서, 접착 층이 가열되고 반도체 웨이퍼의 표면까지 경화되어, 레이저가 그린 경로(열이 인가됨)를 따라 반도체 웨이퍼에 영구히 부착된다.
레이저의 경로는 컴퓨터에 의해 제어되어, 각각의 반도체 다이 상에서 정의될 재배선 층의 패턴을 각각의 반도체 다이 상에 그린다. 테이프 조립체와 웨이퍼 사이의 계면에 열을 선택적으로 집속시킴으로써, 테이프 조립체의 접착 층은 얇고 선명하게 정의된 경로를 따라 각각의 반도체 다이의 표면까지 용융될 수 있다. 집속된 열에 의해 정의되는 경로의 양측 상의 접착 층은, b-스테이지에 있게 되거나 혹은 그렇지 않으면 경화되지 않은 채 있게 되어, 웨이퍼의 표면으로부터 벗겨질 수 있지만, 용융된 영역들은 웨이퍼 표면 상에 남아 있게 된다. 따라서, 테이프 조립체가 웨이퍼로부터 잡아 당겨짐에 따라, 필름 조립체의 가열된 영역들은 가열되지 않은 영역들과 분리되고, 그리고 필름 조립체의 가열된 영역들은 각각의 반도체 다이의 표면 상에 남아 각각의 반도체 다이 상에 재배선 층 패턴을 정의하게 된다.
도 1은 다이 본드 패드들을 다이의 제 1 가장자리로부터 제 2 가장자리까지 재배치하기 위해 재배선 층을 갖는 반도체 다이를 포함하는 종래 반도체 패키지의 상부도이다.
도 2는 다른 기판 콘택 패드 구성을 갖는 도 1과 같은 재배선 층을 갖는 다이를 포함하는 종래 반도체 패키지의 상부도이다.
도 3은 본 발명의 실시예에 따른, 테이프의 롤(role)로부터의 테이프 조립체에 의해 덮인 반도체 웨이퍼의 투시도이다.
도 4는 본 발명의 실시예에 따른, 반도체 웨이퍼의 반도체 다이 위에 배치되는 테이프 조립체의 측면도이다.
도 5는 본 발명의 실시예에 따른, 접착 층 및 전도성 물질을 포함하는 필름 조립체의 측면도이다.
도 6은 반도체 웨이퍼의 반도체 다이에 부착된 테이프 조립체의 측면도이고, 이 도면에는 테이프 조립체의 표면에 재배선 패턴을 그리는 레이저가 포함되어 있다.
도 7은 반도체 다이의 상부도이고, 이 도면에서 반도체 다이 상에는 테이프 조립체가 배치되어 있고, 테이프 조립체에는 재배선 층 패턴이 레이저로 그려져 있다.
도 8은, 레이저가 그린 재배선 층 패턴은 남긴 채, 반도체 웨이퍼로부터 제거되는 테이프 조립체의 측면도이다.
도 9는 웨이퍼로부터 싱귤레이트되는 복수의 반도체 다이를 보여준다.
도 10은 본 발명의 실시예에 따라 형성된 재배선 층을 포함하는 싱귤레이트된 다이의 상부도이다.
도 11은 반도체 다이와 새로운 테이프 조립체를 분리하는 다른 방법의 측면도이다.
도 12는 본 발명의 실시예에 따라 형성된 재배선 층을 갖는 반도체 다이를 포함하는 반도체 패키지의 단면도이다.
이제, 도 3 내지 도 12를 참조하여, 본 발명의 실시예들이 설명될 것이며, 이러한 본 발명의 실시예들은, 반도체 디바이스에 대한 복수의 다이 재배선 층 및 그 형성 방법에 관한 것이다. 본 발명은 다른 많은 형태로 구현될 수 있으며, 본 명세서에서 제시되는 실시예들로만 한정되는 것으로 해석돼서는 안 됨을 이해해야 한다. 오히려, 이러한 실시예들은 본 개시 내용이 완벽하게 이해되고 완전해 질 수 있도록, 그리고 당업자에게 본 발명을 전체적으로 전달할 수 있도록 하기 위해 제공되는 것이다. 실제로, 본 발명은 이러한 실시예들의 변경물, 수정물 및 균등물을 포괄하는 것으로 의도된 것이며, 이들 모두는 첨부된 청구항들에 의해 정의되는 바와 같은 본 발명의 범위 및 사상 내에 포함된다. 또한, 아래의 본 발명의 상세한 설명에서는, 본 발명을 완전하게 이해할 수 있도록 하기 위해 구체적인 많은 상세 사항들이 설명된다. 하지만, 당업자라면 본 발명이 이러한 구체적인 상세 사항들 없이도 실시될 수 있다는 것을 명확히 알 수 있을 것이다.
이제 도 3을 참조하면, 복수의 반도체 다이(102)(도 3에서 몇몇 다이들에만 번호가 부여됨)를 포함하는 반도체 웨이퍼(100)의 상부도가 도시된다. 웨이퍼(100) 상의 각각의 반도체 다이(102)는 종래에 알려진 바와 같이 특정 전자적 기능을 수행할 수 있는 집적 회로를 포함하도록 처리된다. 다른 실시예들에서는 상이한 다이가 상이한 집적 회로들을 가질 수도 있지만, 웨이퍼(100) 상의 모든 반도체 다이(102)는 동일한 집적 회로를 가질 수 있다. 종래 기술에서 알려진 바와 같이, 각각의 집적 회로들은 결함 및 불량 다이의 식별을 위해 웨이퍼 제조 동안에 테스트될 수 있다.
웨이퍼 제조 테스트의 완료시, 일반적으로 각각의 다이(102)는 개별적 다이로 싱귤레이트될 수 있고, 이후 반도체 패키지로 조립될 수 있다. 그러나, 본 발명의 실시예들에 따라, 각각의 반도체 다이 상에는, 이하에서 설명될 바와 같이, 재배선 층이 형성될 수 있다. 도 3은 또한 롤(104)을 도시하고 있으며, 상기 롤(104)은 웨이퍼(100)의 각각의 다이(102) 상에 재배선 층을 형성하기 위한 테이프 조립체(106)를 포함하고 있다. 테이프 조립체(106)는 도 3에 도시된 바와 같이 웨이퍼(100)의 전체 표면 상에 도포될 수 있을 정도로 충분한 폭을 가질 수 있다. 대안적으로, 테이프 조립체(106)가 웨이퍼(100) 상의 반도체 다이(102)의 단일 열 또는 반도체 다이(102)의 둘 이상의 열들만을 덮을 수 있을 정도로 충분한 폭을 가지는 것도 고려될 수 있다.
도 4의 측면도를 참조하면, 테이프 조립체(106)는 종래에 알려진 바와 같이 백그라인드 테이프로 불리는 폴리이미드 테이프(polyimide tape)(108)를 포함하는 데, 폴리이미드 테이프(108)에는 필름 조립체(110)가 부착된다. 도 5에 도시된 바와 같이, 필름 조립체(110)는 접착 층(116)을 포함하는 데, 접착 층(116) 상에는 전도성 물질(114)이 증착된다. 접착 물질(116)은, 예를 들어 일본의 닛토 덴코사(Nitto Denko Corp.), 캘리포니아의 아벨 스틱사(Abel Stick Co.), 또는 캘리포니아의 헨켈사(Henkel Corporation)로부터 입수가능한 것과 같은, 접착 필름들을 전기적으로 절연하는 것으로 알려진 다양한 것들 중 어느 하나일 수 있다. 접착 물질(116)은 예를 들어 웨이퍼(100)에 도포되기 전에 그리고 경화되기 전에 점성이 있는 유연한 경화가능 b-스테이지 접착제일 수 있다.
전도성 물질(114)은 예를 들어 알루미늄, 티타늄 또는 그 합금과 같은 다양한 전기적 전도체일 수 있다. 전도성 물질(114)은 스퍼터링(sputtering), 도금(plating), 스크린 프린팅(screen printing), 포토리소그래피 공정 또는 다양한 다른 증착 공정을 포함하는 다양한 공지된 방법에 의해 접착 층(116)의 표면에 도포될 수 있다. 이와 같은 공정들은 전도성 물질(114)이 예를 들어 1㎛ 내지 5㎛, 특히 1㎛ 내지 3㎛의 매우 얇은 두께로 도포될 수 있게 한다. 본 발명의 다른 실시예들에서, 접착 층(116) 상의 전도성 물질(114)의 두께는 1㎛보다 작을 수 있고 5㎛보다 클 수 있음을 이해해야 한다.
일단 필름 조립체(110)가 형성되면, 필름 조립체가 백그라인드 테이프(108)에 도포되어 테이프 조립체(106)가 형성된다. 테이프(108)는 또한 필름 조립체(110)의 전도성 물질(114)을 백그라인드 테이프(108)에 접착시키기 위한 접착 표면을 가질 수 있다. 도 3, 도 4 및 도 6에 도시된 바와 같이, 테이프 조립체(106)가 반도체 웨이퍼(100)에 도포되어, 테이프 조립체(106)의 접착 층(116)이 웨이퍼(100) 상의 반도체 다이(102)의 표면에 도포될 수 있다. 접착 층(116)이 반도체 웨이퍼(100)에 도포된 상태에서, 접착 층(116)은 점성이 있고 웨이퍼(100)의 표면에 접착된다. 그러나, 접착 층(116)은 아직 경화되지 않고, 이 단계에서, 접착 층(116)은 잡아당기면 웨이퍼(100)의 표면으로부터 떨어질 수 있다.
실시예들에서, 테이프 조립체(106)가 웨이퍼에 도포된 후에, 백그라인드 테이프(108)는 테이프 조립체(106)를 얇게 만드는 백그라인드 공정에서 얇게 될 수 있다. 다른 실시예들에서 백그라인드 공정은 생략될 수 있다.
이제 도 6의 측면도를 참조하여, 테이프 조립체(106)가 반도체 웨이퍼(100)의 표면에 도포된 후에, 집속된 열이 테이프 조립체(106)와 웨이퍼(100) 사이의 계면(그리고 더욱 상세하게는, 접착 층(116)과 웨이퍼(100)의 표면 사이의 계면)에 인가될 수 있다. 실시예들에서, 상기 집속된 열은, 예를 들어 CO2 레이저, UV 레이저, YBO4 레이저, 아르곤 레이저 등을 포함하는 다양한 레이저들 중 하나의 레이저(120)에 의해 인가될 수 있다. 이와 같은 레이저들은, 예를 들어 독일 함부르크의 로핀-시나 테크놀로지(Rofin-Sinar Technologies)에 의해 제조된다. 레이저는 접착 층(116)과 반도체 웨이퍼(100)의 표면 사이의 계면에 그 에너지를 집속하도록 프로그래밍된다. 레이저가 인가되는 계면을 따르는 위치에서, 접착 층이 가열되고 반도체 웨이퍼의 표면까지 경화되어, 레이저가 그린 경로(열이 인가됨)를 따라 반도체 웨이퍼에 영구히 부착된다.
레이저의 경로는 컴퓨터에 의해 제어되어, 각각의 반도체 다이(102) 상에서 정의될 재배선 층의 패턴을 각각의 반도체 다이(102) 상에 그린다. 예를 들어, 도 7에 도시된 바와 같이, 반도체 다이(102)의 상부 가장자리를 따라 있는 다이 본드 패드들의 제1의 쌍(124)을 반도체 다이(102)의 인접 가장자리를 따라 있는 다이 본드 패드들의 쌍(126)으로 재배치하는 것이 바람직하다. 따라서, 레이저(120)는 도 7에서 점선으로 도시된 바와 같이 테이프 조립체(106) 상에 경로(130 및 132)를 포함하는 재배선 층 패턴을 그릴 것이다. 경로(130 및 132)는 단지 예시적인 것이고, 각각의 반도체 다이(102) 상의 제 1 위치로부터 각각의 반도체 다이(102) 상의 제 2 위치까지 다이 본드 패드들을 재배선하기 위한 다양한 재배선 층 패턴이 레이저(120)에 의해 그려질 수 있음을 이해해야 한다. 도 6에서는 단일의 레이저(120)가 도시되었지만, 복수의 반도체 다이 상에 재배선 층 패턴을 동시에 그리기 위해 복수의 레이저(120)가 사용될 수 있음을 이해해야 한다.
예를 들어 레이저(120)에 의해, 테이프 조립체(106)와 웨이퍼(100) 사이의 계면에 선택적으로 열을 집속시킴으로써, 테이프 조립체(106)의 접착 층(116)은 얇고 선명하게 정의된 경로를 따라 각각의 반도체 다이(102)의 표면까지 용융될 수 있다. 중요한 것으로, 집속된 열에 의해 정의되는 경로의 양측 상의 접착 층(116)은, b-스테이지에 있게 되거나 혹은 그렇지 않으면 경화되지 않은 채 있게 되어, 도 8에 도시된 바와 같이, 웨이퍼(100)의 표면으로부터 벗겨질 수 있지만, 용융된 영역들은 웨이퍼 표면 상에 남아 있게 된다.
레이저(120)에 의해 가열되지 않은 테이프 조립체(106)의 영역에서, 테이프 조립체(106)의 필름 조립체(110)와 백그라인드 테이프(108) 사이의 인력은 필름 조립체(110)와 반도체 웨이퍼(100)의 표면 사이의 인력보다 크다. 따라서, 백그라인드 테이프(108)를 잡아당겨 벗기는 경우, 필름 조립체(110)의 가열되지 않은 영역들은 테이프 조립체(106)와 함께 벗겨진다. 반대로, 레이저에 의해 가열된 영역들에 있어서, 필름 조립체(110)와 테이프(108) 사이의 인력이 필름 조립체(110)와 반도체 웨이퍼(100)의 표면 사이의 인력보다 작다. 따라서, 도 8에 도시된 바와 같이, 테이프 조립체(106)가 웨이퍼(100)로부터 잡아당겨 벗겨지는 동안에, 필름 조립체(110)의 가열된 영역들은 가열되지 않은 필름 조립체의 영역들과 분리되고, 그리고 필름 조립체의 가열된 영역들은 각각의 반도체 다이(102)의 표면 상에 남아, 각각의 반도체 다이(102) 상에 재배선 층 패턴(136)을 정의하게 된다.
이제 도 9 및 도 10을 참조하면, 테이프 조립체(106)의 경화되지 않은 부분들이 반도체 웨이퍼(100)로부터 제거된 후에, 웨이퍼(100)는 개별적인 반도체 다이(102)로 싱귤레이트되고, 그 각각은 가열 소스에 의해 정의된 바와 같은 재배선 층 패턴(136)을 포함한다. 도 10은 싱귤레이트된 반도체 다이(102)의 상부도이고, 상기 싱귤레이트된 반도체 다이(102)는 다이의 상부에 있는 다이 본드 패드들(124)을 다이의 인접 가장자리를 따라 있는 다이 본드 패드들(126)로 재배치하기 위한 재배선 층 패턴(136)을 포함하고 있다. 실시예들에서, 반도체 다이의 표면 상의 접착 층(116)은 전기적 절연체이다. 따라서, 전도성 물질(114)을 다이 본드 패드들(124 및 126)에 전기적으로 연결시키는 후속 단계가 그 다음에 수행된다. 재배선 층 패턴(136)의 전도성 물질을 다이 본드 패드들(124 및 126)에 전기적으로 연결시키는 다양한 공정들이 알려져 있다. 이러한 패턴이 다이 본드 패드들(124 및 126)에 전기적으로 연결된 후에, 공지된 바와 같이, 노출된 재배선 층 패턴(136)을 덮고, 그리고 선택에 따라서는 다이 본드 패드들(124)도 덮는 패시베이션 층(passivation layer)이 반도체 다이(102)의 표면 상에 형성될 수 있다. 다이 본드 패드들(126)은 노출된 채 남아 있게 된다.
도 11은 다이(102) 상에 재배선 층을 형성하는 다른 방법을 나타낸다. 앞서 설명된 바와 같이, 테이프 조립체(106)가 웨이퍼(100)에 도포되고, 레이저와 같은 가열 소스가 각각의 반도체 다이(102) 상에 재배선 층 패턴(136)을 그린다. 그러나, 도 11에 도시된 실시예에서, 테이프 조립체(106)가 도포되기 전 또는 후의 어떤 시점에서, 반도체 웨이퍼(100)가 뒤집히고, 그리고 웨이퍼 척(wafer chuck) 혹은 이와 유사한 것 상에서 테이프 조립체(106)에 의해 지지된다. 도 11의 실시예에 따르면, 테이프 조립체(106)와 여전히 접촉하고 있는 상태에서 다이(102)가 싱귤레이트된다. 이후에, 픽앤플레이스 로봇(pick and place robot)과 같은 로봇 디바이스(robotic device)(140)가 각각의 반도체 다이(102)의 후면을 움켜쥐고 각각의 다이(102)를 잡아당겨 테이프 조립체(106)로부터 떨어뜨린다. 앞서 설명된 바와 같이, 로봇 디바이스(140)가 싱귤레이트된 다이(102)를 잡아당겨 테이프 조립체(106)로부터 떨어뜨릴 때, 가열되어 각각의 반도체 다이(102)의 표면까지 용융된 필름 조립체(110)의 영역들은 백그라인드 테이프(108)와는 분리되고, 반도체 다이(102)와는 함께 있게 된다. 필름 조립체(110)의 가열되지 않은 부분들은 웨이퍼 척 상의 테이프 조립체(106)에 있게 된다.
앞서 설명된 재배선 층 공정 단계를 이용하여, 하나 이상의 다이 본드 패드들은, 웨이퍼 레벨에서 형성된 다이 전체에 걸쳐, 재배선 층에 의해 반도체 다이(102) 상의 임의의 제 1 위치에서 임의의 제 2 위치로 재배치될 수 있음을 이해해야 한다. 이제 도 12를 참조하면, 앞서 설명된 단계들의 완료시, 다이(102)는 기판(160) 상에 장착될 수 있다. 다이(102)는 기판(160) 상에 장착되는 유일한 다이일 수 있거나, 또는 도 12에 도시된 바와 같이, 다이(102)는 하나 이상의 추가적인 다이(162) 및 수동 소자(164)와 함께 기판(160) 상에 장착될 수 있다. 이후, 다이(102) 상의 다이 본드 패드들, 및 임의의 다른 다이가, 공지된 와이어 본딩 공정에서의 와이어 본드들(166)을 이용하는 기판(160) 상의 콘택 패드들에 와이어 본딩될 수 있다. 실시예들에서, 다이와 기판은 함께 플래시 메모리 디바이스(170)로서의 기능을 수행할 수 있고, 여기서 다이(102)는 ASIC 또는 플래시 메모리 다이와 같은 제어기일 수 있다. 다이(102)는 다른 실시예들에서 제어기 또는 플래시 메모리 다이와는 다른 것일 수 있고, 다른 실시예들에서 다이와 기판은 함께 플래시 메모리 디바이스와는 다른 것일 수 있다. 플래시 메모리 디바이스(170)가 휴대용 메모리 디바이스인 실시예들에서, 디바이스(170)와 호스트 디바이스(여기에 디바이스(170)가 삽입됨) 간의 신호 교환을 위한 콘택 핑거들(168)이 기판(160) 상에 더 제공될 수 있다.
배경기술에서 설명된 바와 같이, 일부 패키지 구성에서, 단지 반도체 다이의 단일 가장자리를 따라서만 핀 아웃 배치를 위한 공간이 존재한다. 반도체 다이(102)에 도포된 재배선 층은 다이(102) 표면 상의 본드 패드들을 이들이 기판(160)에 쉽게 본딩될 수 있는 위치로 효과적으로 재배치시킨다. 도 12에 도시된 반도체 다이(102), 반도체 다이(162) 및 기판(160)의 상대적 길이 및 상대적 폭은 단지 예시적인 것이고, 본 발명의 다른 실시예들에서 다양하게 변할 수 있다.
도 12에 도시된 바와 같이, 앞서 설명된 실시예들에 따른 적층된 다이 구성이 형성된 후에, 개별적인 반도체 패키지들이 몰딩 화합물(168) 내에 매립되어, 완성된 반도체 다이 패키지(170)가 형성될 수 있다. 몰딩 화합물(168)은 예를 들어, 일본에 본사를 두고 있는 스미토모사(Sumitomo Corp.) 및 닛토 덴코사(Nitto Denko Corp.)로부터 입수가능한 것과 같은 공지된 에폭시일 수 있다. 도 12에 도시된 패키지(170)는 완성된 휴대용 메모리 카드일 수 있다. 대안적으로, 패키지(170)는 리드(lid) 내에 밀봉되어 완성된 휴대용 메모리 카드를 형성할 수 있다.
상기 본 발명의 상세한 설명은 예시적 목적으로 그리고 설명 목적으로 제시된 것이다. 이것이 본 발명 전부를 말하는 것은 아니며, 그리고 본 발명을 이렇게 개시되는 형태에 정확히 한정하려는 것도 아니다. 앞서의 설명을 통해, 많은 수정 및 변형이 가능하다. 상기 설명된 실시예들은 본 발명의 원리 및 그 실질적 응용을 가장 잘 설명하기 위해 선택되었고, 이것을 통해 당업자들은 다양한 실시예들에서 그리고 고려되는 특정의 용도에 적합한 다양한 수정을 행하여 본 발명을 최상으로 활용할 수 있을 것이다. 본 발명의 범위는 첨부되는 특허청구범위에 의해 정의된다.

Claims (17)

  1. 반도체 웨이퍼로부터 반도체 패키지를 제조하는 방법으로서,
    상기 반도체 패키지는 재배선 층을 구비한 반도체 다이를 포함하고,
    (a) 상기 반도체 웨이퍼의 적어도 부분들 위에 테이프 조립체를 도포하는 단계와, 상기 테이프 조립체는 테이프와, 접착 층과, 그리고 상기 접착 층에 도포된 전도성 물질을 포함하며, 상기 접착 층은 상기 반도체 웨이퍼에 인접하여 배치되고;
    (b) 상기 반도체 다이의 다이 본드 패드의 제 1 위치와 상기 다이 본드 패드가 재배치돼야할 제 2 위치 사이의 경로를 정의하는 패턴으로, 상기 반도체 웨이퍼 상의 상기 반도체 다이의 표면에 상기 접착 층의 부분들을 접착시키는 단계와; 그리고
    (c) 상기 반도체 웨이퍼에 접착된 상기 (b) 단계에서 정의되는 상기 접착 층의 패턴 및 상기 (b) 단계에서 정의되는 상기 접착 층의 패턴에 도포된 상기 전도성 물질을 남긴 채, 상기 테이프 조립체의 부분들을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  2. 제1항에 있어서,
    상기 반도체 다이의 표면에 상기 접착 층의 부분들을 접착시키는 단계인 상기 (b) 단계는, 상기 제 1 위치와 상기 제 2 위치 사이의 경로를 정의하는 상기 패턴을 따라 상기 접착 층과 상기 반도체 다이의 표면 사이의 계면을 가열하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  3. 제2항에 있어서,
    상기 제 1 위치와 상기 제 2 위치 사이의 경로를 정의하는 상기 패턴을 따라 상기 접착 층과 상기 반도체 다이의 표면 사이의 계면을 가열하는 단계는, 레이저로 상기 계면을 가열하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  4. 제1항에 있어서,
    상기 테이프 조립체의 부분들을 제거하는 단계인 상기 (c) 단계는, 상기 테이프를 잡아당겨 벗기는 단계를 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  5. 제4항에 있어서,
    상기 테이프 조립체의 부분들을 제거하는 단계인 상기 (c) 단계는, 상기 테이프, 상기 전도성 물질의 부분들, 및 상기 (b) 단계에서 상기 반도체 다이의 표면에 접착되지 않은 접착 층을 함께 잡아당겨 벗기는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  6. 제1항에 있어서,
    상기 테이프 조립체의 부분들을 제거하는 단계인 상기 (c) 단계는, 상기 (b) 단계에서 상기 반도체 다이의 표면에 접착된 상기 접착 층의 부분들을 상기 (b) 단계에서 상기 반도체 다이의 표면에 접착되지 않은 접착 층의 부분들과 분리시키는 단계를 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  7. 제1항에 있어서,
    (d) 상기 접착 층 상에 상기 전도성 물질을 증착하는 단계와; 그리고
    (e) 상기 접착 층 및 전도성 물질을 상기 테이프에 도포하는 단계에 의해 상기 테이프 조립체를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  8. 제1항에 있어서,
    (f) 상기 제 1 다이 본드 패드를 상기 (c) 단계에서 남긴 상기 전도성 물질의 단부에 전기적으로 연결하는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  9. 제8항에 있어서,
    (g) 상기 (c) 단계에서 남긴 상기 전도성 물질의 제 2 단부를 상기 제 2 위치에서의 제 2 다이 본드 패드에 전기적으로 연결하는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  10. 제1항에 있어서,
    (h) 상기 테이프 조립체의 부분들을 제거하는 단계인 상기 (c) 단계 이후에, 상기 반도체 웨이퍼로부터 상기 반도체 다이를 싱귤레이트(singulate)하는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  11. 반도체 다이로서,
    집적 회로와;
    상기 반도체 다이의 표면 상의 제 1 위치에 있는 본드 패드와; 그리고
    상기 집적 회로 위에 형성되는 재배선 패턴을 포함하여 구성되고,
    상기 재배선 패턴은 상기 반도체 다이의 표면 상의 제 1 위치로부터 상기 반도체 다이의 표면 상의 제 2 위치로 다이 본드 패드를 재배치시키는 패턴이며,
    상기 재배선 패턴은,
    상기 재배선 패턴이 가진 패턴으로 상기 반도체 다이의 표면에 접착되는 접착 물질과, 그리고
    상기 접착 물질 상에 증착되는 전도성 물질을 포함하며,
    상기 집적 회로 위에 형성되는 상기 재배선 패턴의 상기 접착 물질과 상기 전도성 물질은 상기 집적 회로 위에 서로 동시에 형성되는 것을 특징으로 하는 반도체 다이.
  12. 제11항에 있어서,
    상기 전도성 물질은 티타늄과 알루미늄 중 적어도 하나인 것을 특징으로 하는 반도체 다이.
  13. 제11항에 있어서,
    상기 전도성 물질의 두께는 상기 접착 물질 상에서 1㎛ 내지 5㎛인 것을 특징으로 하는 반도체 다이.
  14. 제11항에 있어서,
    상기 전도성 물질의 두께는 상기 접착 물질 상에서 1㎛ 내지 3㎛인 것을 특징으로 하는 반도체 다이.
  15. 제11항에 있어서,
    상기 접착 물질은, 상기 재배선 패턴이 가진 패턴으로 상기 접착 물질을 레이저 가열함으로써, 상기 재배선 패턴이 가진 패턴으로 상기 반도체 다이의 표면에 접착되는 것을 특징으로 하는 반도체 다이.
  16. 제11항에 있어서,
    상기 집적 회로는 플래시 메모리 회로인 것을 특징으로 하는 반도체 다이.
  17. 제11항에 있어서,
    상기 집적 회로는 플래시 메모리에 대한 제어기 회로인 것을 특징으로 하는 반도체 다이.
KR1020107001950A 2007-06-28 2008-06-27 재배선 층을 갖는 반도체 다이 KR101475467B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US11/769,927 2007-06-28
US11/769,937 2007-06-28
US11/769,937 US7763980B2 (en) 2007-06-28 2007-06-28 Semiconductor die having a distribution layer
US11/769,927 US7772047B2 (en) 2007-06-28 2007-06-28 Method of fabricating a semiconductor die having a redistribution layer

Publications (2)

Publication Number Publication Date
KR20100034756A KR20100034756A (ko) 2010-04-01
KR101475467B1 true KR101475467B1 (ko) 2014-12-22

Family

ID=40226779

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107001950A KR101475467B1 (ko) 2007-06-28 2008-06-27 재배선 층을 갖는 반도체 다이

Country Status (5)

Country Link
EP (1) EP2179442A4 (ko)
KR (1) KR101475467B1 (ko)
CN (1) CN101765911B (ko)
TW (1) TWI371807B (ko)
WO (1) WO2009006284A2 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10373870B2 (en) 2010-02-16 2019-08-06 Deca Technologies Inc. Semiconductor device and method of packaging
US9196509B2 (en) 2010-02-16 2015-11-24 Deca Technologies Inc Semiconductor device and method of adaptive patterning for panelized packaging
US9576919B2 (en) 2011-12-30 2017-02-21 Deca Technologies Inc. Semiconductor device and method comprising redistribution layers
US9177926B2 (en) 2011-12-30 2015-11-03 Deca Technologies Inc Semiconductor device and method comprising thickened redistribution layers
US10672624B2 (en) 2011-12-30 2020-06-02 Deca Technologies Inc. Method of making fully molded peripheral package on package device
US9831170B2 (en) 2011-12-30 2017-11-28 Deca Technologies, Inc. Fully molded miniaturized semiconductor module
US10050004B2 (en) 2015-11-20 2018-08-14 Deca Technologies Inc. Fully molded peripheral package on package device
US9613830B2 (en) 2011-12-30 2017-04-04 Deca Technologies Inc. Fully molded peripheral package on package device
AT515443B1 (de) * 2014-02-28 2019-10-15 At & S Austria Tech & Systemtechnik Ag Verfahren zum Herstellen einer Leiterplatte sowie Leiterplatte
WO2015138359A1 (en) * 2014-03-10 2015-09-17 Deca Technologies Inc. Semiconductor device and method comprising thickened redistribution layers
CN106469657B (zh) * 2015-08-14 2020-03-31 晟碟半导体（上海）有限公司 具有间隔体层的半导体装置、其形成方法和间隔体层带
US10157803B2 (en) 2016-09-19 2018-12-18 Deca Technologies Inc. Semiconductor device and method of unit specific progressive alignment
US10573601B2 (en) 2016-09-19 2020-02-25 Deca Technologies Inc. Semiconductor device and method of unit specific progressive alignment
US11056453B2 (en) 2019-06-18 2021-07-06 Deca Technologies Usa, Inc. Stackable fully molded semiconductor structure with vertical interconnects

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR890700267A (ko) * 1986-11-13 1989-03-10 엠 앤드 티 케미칼스 아이엔시 고든시. 앤드류스 접착제수지를 이용한 리드프레임에 대한 반도체 다이의 접착방법과 그 장치
US6011314A (en) * 1999-02-01 2000-01-04 Hewlett-Packard Company Redistribution layer and under bump material structure for converting periphery conductive pads to an array of solder bumps
KR20010105179A (ko) * 2000-05-15 2001-11-28 가마이 고로 열-박리성 감압 접착 시이트

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6036809A (en) * 1999-02-16 2000-03-14 International Business Machines Corporation Process for releasing a thin-film structure from a substrate
JP2002076576A (ja) * 2000-08-23 2002-03-15 Nec Corp 配線パターン形成方法およびその方法に用いられる原版
US6847105B2 (en) * 2001-09-21 2005-01-25 Micron Technology, Inc. Bumping technology in stacked die configurations
US6965160B2 (en) * 2002-08-15 2005-11-15 Micron Technology, Inc. Semiconductor dice packages employing at least one redistribution layer
US20040191955A1 (en) * 2002-11-15 2004-09-30 Rajeev Joshi Wafer-level chip scale package and method for fabricating and using the same
JP2005085799A (ja) * 2003-09-04 2005-03-31 Seiko Epson Corp 成膜方法、配線パターンの形成方法、半導体装置の製造方法、電気光学装置、及び電子機器
US7410825B2 (en) * 2005-09-15 2008-08-12 Eastman Kodak Company Metal and electronically conductive polymer transfer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR890700267A (ko) * 1986-11-13 1989-03-10 엠 앤드 티 케미칼스 아이엔시 고든시. 앤드류스 접착제수지를 이용한 리드프레임에 대한 반도체 다이의 접착방법과 그 장치
US6011314A (en) * 1999-02-01 2000-01-04 Hewlett-Packard Company Redistribution layer and under bump material structure for converting periphery conductive pads to an array of solder bumps
KR20010105179A (ko) * 2000-05-15 2001-11-28 가마이 고로 열-박리성 감압 접착 시이트

Also Published As

Publication number Publication date
TW200910474A (en) 2009-03-01
WO2009006284A2 (en) 2009-01-08
TWI371807B (en) 2012-09-01
EP2179442A2 (en) 2010-04-28
CN101765911A (zh) 2010-06-30
CN101765911B (zh) 2012-06-27
EP2179442A4 (en) 2013-08-07
WO2009006284A3 (en) 2009-04-09
KR20100034756A (ko) 2010-04-01

Similar Documents

Publication Publication Date Title
KR101475467B1 (ko) 재배선 층을 갖는 반도체 다이
US8212360B2 (en) Semiconductor die having a redistribution layer
KR100938970B1 (ko) 반도체 장치 및 그 제조 방법
TWI574332B (zh) 半導體裝置及其形成方法
US7772047B2 (en) Method of fabricating a semiconductor die having a redistribution layer
US20080128880A1 (en) Die stacking using insulated wire bonds
CN104752380B (zh) 半导体装置
US8241953B2 (en) Method of fabricating stacked wire bonded semiconductor package with low profile bond line
US8294251B2 (en) Stacked semiconductor package with localized cavities for wire bonding
CN105742198B (zh) 管芯接合器及其使用方法
JP2003298005A (ja) 半導体装置およびその製造方法
US10325881B2 (en) Vertical semiconductor device having a stacked die block
US8470640B2 (en) Method of fabricating stacked semiconductor package with localized cavities for wire bonding
US7560304B2 (en) Method of making a semiconductor device having multiple die redistribution layer
US8432043B2 (en) Stacked wire bonded semiconductor package with low profile bond line
US7791191B2 (en) Semiconductor device having multiple die redistribution layer
US20080128879A1 (en) Film-on-wire bond semiconductor device
KR100726892B1 (ko) 3차원 칩 적층 패키지 모듈 및 이의 제조방법
KR20180129616A (ko) 각도를 이루는 다이 반도체 장치
JP2002343904A (ja) 半導体装置
US10177128B2 (en) Semiconductor device including support pillars on solder mask
KR101118719B1 (ko) 와이어 접합을 위한 국소 공동을 구비한 적층 반도체 패키지 및 그 제조 방법
JP4452767B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20171117

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee