KR101456593B1 - 플래시 메모리 장치를 포함하는 메모리 시스템 - Google Patents

플래시 메모리 장치를 포함하는 메모리 시스템 Download PDF

Info

Publication number
KR101456593B1
KR101456593B1 KR1020070061688A KR20070061688A KR101456593B1 KR 101456593 B1 KR101456593 B1 KR 101456593B1 KR 1020070061688 A KR1020070061688 A KR 1020070061688A KR 20070061688 A KR20070061688 A KR 20070061688A KR 101456593 B1 KR101456593 B1 KR 101456593B1
Authority
KR
South Korea
Prior art keywords
memory
dual port
working
delete delete
working memory
Prior art date
Application number
KR1020070061688A
Other languages
English (en)
Other versions
KR20080112792A (ko
Inventor
조성규
권진형
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070061688A priority Critical patent/KR101456593B1/ko
Priority to JP2008162517A priority patent/JP5472961B2/ja
Priority to US12/144,221 priority patent/US8041885B2/en
Publication of KR20080112792A publication Critical patent/KR20080112792A/ko
Application granted granted Critical
Publication of KR101456593B1 publication Critical patent/KR101456593B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures

Abstract

메모리 시스템은 플래시 메모리 장치, 그리고 상기 플래시 메모리 장치와 데이터를 주고받는 듀얼 포트 메모리를 포함한다. 플래시 메모리 장치는 상기 듀얼 포트 메모리의 일부 영역을 워킹 메모리로 사용함으로써 메모리 컨트롤러에 워킹 메모리를 구비하지 않아도 되므로 회로 구성이 간단해지고, 칩 사이즈가 감소한다. 또한, 워킹 메모리 정보의 변경에 의해서 듀얼 포트 램 내 워킹 메모리 영역의 사이즈를 용이하게 조절할 수 있다.

Description

플래시 메모리 장치를 포함하는 메모리 시스템{MEMORY SYSTEM WITH FLASH MEMORY DEVICE}
도 1은 본 발명의 바람직한 실시예에 따른 메모리 시스템을 보여주는 도면;
도 2는 도 1에 도시된 듀얼 포트 램의 구체적인 구성을 보여주는 블록도;
도 3은 메모리 뱅크들을 구체적으로 보여주는 블록도;
도 4는 파워 업시 도 1에 도시된 메모리 컨트롤러 내 프로세서 및 호스트의 제어 수순을 보여주는 플로우차트;
도 5는 본 발명의 다른 실시예에 따른 메모리 시스템을 보여주는 블록도; 그리고
도 6은 본 발명의 또다른 실시예에 따른 메모리 시스템을 보여주는 도면이다.
*도면의 주요 부분에 대한 설명
100: 호스트 200: 듀얼 포트 램
202: 부트 코드 영역 204: 워킹 메모리 영역
300: 메모리 컨트롤러 310: 프로세서
320: 불휘발성 메모리 322: 펌웨어
330: 호스트 인터페이스 332: 레지스터
340: 메모리 인터페이스 400: 플래시 메모리
402: 부트 코드
본 발명은 플래시 메모리 장치를 포함하는 메모리 시스템에 관한 것이다.
플래시 메모리 장치는 메모리 칩 안에 정보를 유지하기 위해 전력이 필요없는 비휘발성 메모리 장치이다. 게다가, 비록 PC에서 메인 메모리로 사용되는 DRAM만큼 빠르지는 않지만, 플래시 메모리 장치는 읽기 속도가 빠르며 하드디스크 보다 충격에 강하다. 이러한 특징으로 인해 배터리로 동작하는 디바이스에서 저장 장치로서 많이 사용되고 있다. 플래시 메모리 장치의 또다른 매력은 강한 압력이나 끊는 물에 견딜 만큼, 물리적 수단으로 거의 파괴되지 않는다는 점이다.
플래시 메모리 장치는 전기적으로 데이터를 지우고 재기록이 가능한 비휘발성 컴퓨터 기억 장치를 말한다. EEPROM과 다르게, 플래시 메모리 장치는 블록 단위로 지우고 쓰기가 가능하다. 플래시 메모리 장치는 EEPROM보다 비용이 덜 들기 때문에 대용량의 비휘발성, 고체상태(solid-state) 스토리지가 필요한 경우 주로 사용된다. 대표적인 활용 예로 디지털 음악 재생기, 디지털 카메라, 핸드폰을 들 수 있다. 일반적인 데이터를 저장과 컴퓨터간에 데이터를 옮기는 용도로 USB 드라이브를 많이 사용하는데, 이때도 플래시 메모리 장치가 사용되고 있다.
최근에는 플래시 메모리 장치를 포함하는 SD(Secure Digital) 카드, 듀얼미 디어카드(MultiMediaCard: MMC)등이 널리 보급되었다. 듀얼미디어카드는 일반적인 저가의 데이터 저장 및 통신 매체이다. 듀얼미디어카드는 스마트폰, 카메라, PDA, 디지털 리코더, MP3 플레이어, 페이저 등과 같은 넓은 범위의 응용처를 커버하도록 설계되었다. 듀얼미티어 카드의 특징으로서, 낮은 가격에서 높은 이동성 및 높은 성능을 들 수 있다. 이러한 특징들은 메모리 카드 인터페이스에서 낮은 전력 소모 및 높은 데이터 처리량을 포함한다.
본 발명은 칩 크기가 감소된 플래시 메모리 장치를 포함하는 메모리 시스템을 제공하는데 있다.
상술한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 의하면, 메모리 시스템은: 플래시 메모리 장치, 그리고 상기 플래시 메모리 장치와 데이터를 주고받는 듀얼 포트 메모리를 포함한다. 상기 플래시 메모리 장치는 상기 듀얼 포트 메모리의 일부 영역을 워킹 메모리로 사용한다. 상기 듀얼 포트 메모리는, 복수의 메모리 뱅크들을 포함하되 상기 복수의 메모리 뱅크들 중 어느 하나의 일부 영역은 상기 플래시 메모리 장치의 상기 워킹 메모리로써 액세스된다. 상기 플래시 메모리 장치는 상기 듀얼 포트 메모리의 일부 영역을 워킹 메모리로 사용한다.
이 실시예에 있어서, 상기 듀얼 포트 메모리는, 상기 플래시 메모리 장치와 통신하는 포트, 그리고 상기 포트를 통해 상기 플래시 메모리 장치로부터 수신된 제어 신호들에 응답해서 상기 복수의 메모리 뱅크들 중 어느 하나의 일부 영역에 대한 액세스를 제어하는 제어 회로를 더 포함한다.
이 실시예에 있어서, 상기 플래시 메모리 장치는, 플래시 메모리, 그리고 상기 듀얼 포트 메모리와 상기 플래시 메모리 사이의 인터페이스를 수행하는 메모리 컨트롤러를 포함한다.
이 실시예에 있어서, 상기 메모리 컨트롤러는 상기 복수의 메모리 뱅크들 중 어느 하나의 일부 영역을 상기 워킹 메모리로써 액세스한다.
이 실시예에 있어서, 상기 메모리 컨트롤러는, 상기 플래시 메모리 장치의 동작에 필요한 펌웨어 및 워킹 메모리 정보를 저장하는 불휘발성 메모리와, 상기 펌웨어에 따라서 동작하는 프로세서와, 상기 듀얼 포트 메모리와의 인터페이스를 위한 제1 인터페이스, 그리고 상기 플래시 메모리와의 인터페이스를 위한 제2 인터페이스를 포함한다.
이 실시예에 있어서, 상기 메모리 컨트롤러는, 상기 불휘발성 메모리, 상기 프로세서 그리고 상기 제1 및 제2 인터페이스들을 연결하기 위한 버스를 더 포함한다.
이 실시예에 있어서, 상기 워킹 메모리 정보는 상기 듀얼 포트 메모리 내 상기 워킹 메모리의 위치 정보 및 크기 정보를 포함한다.
이 실시예에 있어서, 상기 제1 인터페이스는, 상기 워킹 메모리 정보를 저장하기 위한 레지스터를 포함한다.
이 실시예에 있어서, 상기 프로세서서는 상기 불휘발성 메모리로부터 독출된 상기 워킹 메모리 정보를 상기 제1 인터페이스 내 상기 레지스터에 저장한다.
이 실시예에 있어서, 상기 제1 인터페이스는, 상기 레지스터에 저장된 상기 워킹 메모리 정보를 참조하여 상기 듀얼 포트 메모리 내 상기 워킹 메모리를 액세스한다.
이 실시예에 있어서, 상기 듀얼 포트 메모리는 듀얼 포트 DRAM이다.
본 발명의 다른 특징에 따른 메모리 시스템은: 호스트와, 플래시 메모리 장치, 그리고 상기 호스트 및 상기 플래시 메모리 장치와 데이터를 주고받는 듀얼 포트 메모리를 포함한다. 상기 플래시 메모리 장치는 상기 듀얼 포트 메모리의 일부 영역을 워킹 메모리로 사용한다.
이 실시예에 있어서, 상기 듀얼 포트 메모리는, 복수의 메모리 뱅크들을 포함하되, 상기 복수의 메모리 뱅크들 중 어느 하나의 일부 영역은 상기 플래시 메모리 장치에 의해서 액세스된다.
이 실시예에 있어서, 상기 복수의 메모리 뱅크들은 상기 호스트에 의해서 액세스되며, 상기 복수의 메모리 뱅크들 중 어느 하나의 상기 일부 영역은 상기 호스트에 의해서 액세스되지 않도록 설정된다.
이 실시예에 있어서, 상기 듀얼 포트 메모리는, 상기 호스트와 통신하는 제1 포트, 그리고 상기 플래시 메모리 장치와 통신하는 제2 포트를 더 포함한다.
이 실시예에 있어서, 상기 듀얼 포트 메모리는, 상기 제1 포트를 통해 상기 호스트로부터 수신된 제어 신호들에 응답해서 상기 복수의 메모리 뱅크들에 대한 액세스를 제어하고, 상기 제2 포트를 통해 상기 플래시 메모리 장치로부터 수신된 제어 신호들에 응답해서 상기 복수의 메모리 뱅크들 중 어느 하나의 일부 영역에 대한 액세스를 제어하는 제어 회로를 더 포함한다.
이 실시예에 있어서, 상기 플래시 메모리는, 소정 영역에 상기 호스트의 부팅에 필요한 부트 코드를 저장한다.
이 실시예에 있어서, 파워 업시, 상기 플래시 메모리의 상기 부트 코드는 상기 듀얼 포트 메모리 내 소정 뱅크로 로딩된다. 상기 부트 코드는, 상기 워킹 메모리 정보를 포함한다.
이 실시예에 있어서, 상기 호스트는 상기 워킹 메모리 정보를 참조하여 상기 듀얼 포트 메모리 내 상기 워킹 메모리에 대한 액세스를 제한한다.
본 발명의 다른 특징에 따른 듀얼 포트 메모리를 통하여 통신하는 호스트 및 플래시 메모리 장치를 포함하는 메모리 시스템 내 상기 플래시 메모리 장치의 동작 방법은: 워킹 메모리 정보를 확인하는 단계, 그리고 상기 워킹 메모리 정보에 따라서 상기 듀얼 포트 메모리의 일부 영역을 워킹 메모리로써 액세스하는 단계를 포함한다.
이 실시예에 있어서, 상기 워킹 메모리 정보는, 상기 듀얼 포트 메모리 내 상기 워킹 메모리의 위치 및 크기 정보를 포함한다.
본 발명의 또다른 특징에 따른 듀얼 포트 메모리를 통하여 통신하는 호스트 및 플래시 메모리 장치를 포함하는 메모리 시스템의 동작 방법은: 제1 워킹 메모리 정보를 확인하는 단계와, 상기 제1 워킹 메모리 정보에 따라서 상기 듀얼 포트 메모리의 일부 영역을 워킹 메모리로써 설정하는 단계와, 상기 플래시 메모리 장치 내 부트 코드를 상기 듀얼 포트 메모리로 로딩하는 단계와, 상기 호스트에 의해서 상기 부트 코드를 실행하는 단계와, 상기 호스트가 상기 부트 코드에 포함된 제2 워킹 메모리 정보에 따라서 상기 듀얼 포트 메모리의 상기 일부 영역을 액세스 제한 영역으로 설정하는 단계를 포함한다.
이 실시예에 있어서, 상기 메모리 시스템의 동작 방법은 상기 제1 워킹 메모리 정보에 따라서 상기 듀얼 포트 메모리의 일부 영역을 워킹 메모리로써 액세스하는 단계를 더 포함한다.
상술한 바와 같은 스킴을 갖는 본 발명의 바람직한 실시예에 따른 메모리 시스템은 메모리 컨트롤러의 내부에 별도의 워킹 메모리를 구비하지 않고 듀얼 포트 램의 일부 메모리 영역을 워킹 메모리로 사용할 수 있다. 따라서 메모리 컨트롤러를 포함하는 플래시 메모리 장치의 회로 구성이 간단해지고, 칩 사이즈가 감소한다.
이하 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다.
도 1은 본 발명의 바람직한 실시예에 따른 메모리 시스템을 보여주는 도면이다.
도 1을 참조하면, 메모리 시스템은 호스트(100), 듀얼 포트 램(dual port RAM, 200), 메모리 컨트롤러(300) 그리고 플래시 메모리(400)를 포함한다. 도 1에 도시된 바와 같은 메모리 시스템은 휴대폰, MP3, PDA(personal personal digital assistants), PMP(portable multimedia player), 퍼스널 컴퓨터, 디지털 카메라 등에 다양하게 적용될 수 있다.
듀얼 포트 램(200)은 제1 포트(미 도시됨)를 통해 호스트(100)와 연결되고, 제2 포트(미 도시됨)를 통해 메모리 컨트롤러(300)와 연결된다. 메모리 컨트롤러(300)는 듀얼 포트 램(200)을 통하여 호스트(100)와 통신할 수 있다.
메모리 컨트롤러(300)는 버스(302)에 각각 연결된 프로세서(310), 불휘발성 메모리(320), 호스트 인터페이스(330) 그리고 메모리 인터페이스(340)를 포함한다. 메모리 컨트롤러(300)는 도 1에 도시된 구성 소자들 외에 GPIO(general purpose input output), 타이머, 인터럽트 컨트롤러, 버스 중재기, GDMA(general direct memory access) 컨트롤러, ECC(error correction code) 회로 등을 더 포함할 수 있다.
불휘발성 메모리(320)는 ROM(Read Only Memory), 노아 플래시 메모리(NOR flash memory), SRAM(Static Random Acess memory) 등으로 구성될 수 있다. 불휘발성 메모리(320)는 펌웨어와 워킹 메모리 정보를 저장한다. 펌웨어는 불휘발성 메모리(320)에 상주하며 전원이 공급될 때 프로세서(310)에 의해서 실행된다. 펌웨어는 시스템이 초기화된 후에도 실행 가능한 상태로 남아 있을 수 있으며 기본적인 시스템 동작을 지원한다. 불휘발성 메모리(320)에 저장된 펌웨어는 추후 설명될 플래시 메모리(400)에 저장된 부트 코드를 듀얼 포트 램(200)에 로드하여 호스트(100)를 부팅하기 위한 안정적인 메커니즘을 제공한다.
프로세서(310)는 파워 업시 불휘발성 메모리(320)에 저장된 펌웨어를 실행하여 메모리 컨트롤러(300)의 구성들을 초기화하고, 메모리 컨트롤러(300)의 전반적인 동작을 제어한다. 또한, 프로세서(310)는 파워 업시 불휘발성 메모리(320)에서 워킹 메모리 정보를 읽어와서 호스트 인터페이스(330) 내 레지스터(332)에 저장한다.
호스트(100) 또는 듀얼 포트 램(200)과의 인터페이스를 위한 호스트 인터페이스(330)는 레지스터(332)를 포함한다. 호스트 인터페이스(330)는 프로세서의 제어에 응답해서 레지스터(332)에 저장된 워킹 메모리 정보를 참조하여 듀얼 포트 램(200)의 일부 영역을 메모리 컨트롤러(300)의 워킹 메모리로서 액세스한다. 워킹 메모리 정보는 워킹 메모리 사이즈, 듀얼 포트 램(200) 내 워킹 메모리 위치, 시작 어드레스 등과 같은 정보들을 포함한다.
메모리 컨트롤러(300)는 호스트(100)로부터 전송되어서 플래시 메모리(400)에 기입될 데이터 및 플래시 메모리(400)로부터 독출되어서 호스트(100)로 전송될 독출 데이터를 워킹 메모리에 임시 저장한다. 또한, 프로세서(310)가 실행되던 중 발생하는 변수들(running variable), 임시 데이터(temperature data), 스왑 데이터(swap data) 등이 워킹 메모리에 저장될 수 있다. 본 발명의 바람직한 실시예에 따른 메모리 컨트롤러(300)는 상기와 같은 임시 데이터들을 저장하기 위해 내부에 워킹 메모리를 구비하지 않고 듀얼 포트 램(200)의 일부 메모리 영역을 워킹 메모리로 사용한다. 따라서 메모리 컨트롤러(300)의 회로 구성이 간단해지고, 칩 사이즈가 감소한다. 또한, 불휘발성 메모리(320)에 저장되는 워킹 메모리 정보의 변경에 의해서 듀얼 포트 램(200) 내 워킹 메모리 영역의 사이즈를 용이하게 조절할 수 있다.
도 2는 도 1에 도시된 듀얼 포트 램(200)의 구체적인 구성을 보여주는 블록 도이다.
도 2를 참조하면, 듀얼 포트 램(200)은 제1 포트(210), 제어 회로(220), 제2 포트(230) 그리고 메모리 어레이(240)를 포함한다. 제1 포트(210)는 도 1에 도시된 호스트(100)로부터 제어 신호(CTRL1) 및 어드레스(ADDR1)를 입력받고, 데이터 신호(DATA1)를 주고받는다. 제2 포트(230)는 도 1에 도시된 메모리 컨트롤러(300)로부터 제어 신호(CTRL2) 및 어드레스(ADDR2)를 입력받고, 데이터 신호(DATA2)를 주고받는다. 호스트(100) 및 메모리 컨트롤러(300)로부터 입력되는 제어 신호들(CTRL1, CTRL2)에는 칩 인에이블 신호 및 독출/기입 신호 등이 있다.
제어 회로(220)는 제1 포트(210)를 통해 입력되는 제어 신호(CTRL1), 어드레스(ADDR1) 그리고/또는 데이터 신호(DATA1)에 응답해서 메모리 어레이(240)를 액세스하며, 제2 포트(230)를 통해 입력되는 제어 신호(CTRL2), 어드레스(ADDR2) 그리고/또는 데이터 신호(DATA2)에 응답해서 메모리 어레이(240)를 액세스한다. 즉, 제어 회로(220)는 메모리 어레이(240)에 데이터 신호들(DATA1, DATA2)을 기입하거나 메모리 어레이(240)로부터 독출된 데이터 신호들(DATA1, DATA2)를 제1 및 제2 포트들(210, 230)로 제공한다.
메모리 어레이(240)는 복수의 뱅크들(241-244)을 포함한다. 각각의 뱅크들(241-244)은 복수의 행들과 복수의 열들에 배열된 복수의 메모리 셀들을 포함한다. 뱅크들(241-244) 중 어느 한 뱅크, 이 실시예에서는 뱅크(244)의 일부 영역이 메모리 컨트롤러(300)의 임시 데이터를 저장하기 위한 워킹 메모리 영역으로 사용된다. 그러므로, 뱅크들(241-243) 그리고 뱅크(244)의 워킹 메모리 영역을 제외한 나머지 영역은 호스트(100)에 의해서 액세스되고, 뱅크(244)의 워킹 메모리 영역은 메모리 컨트롤러(300)에 의해서 액세스될 수 있다.
도 3은 메모리 뱅크들(241-244)을 구체적으로 보여주는 블록도이다.
도 3을 참조하면, 뱅크(241)는 호스트(100)의 부트 코드를 저장하기 위한 부트 코드 영역(202)을 포함한다. 부트 코드는 메모리 어레이(240)의 특정 영역에 저장되어야만 파워 업시 호스트(100)에 의해서 액세스될 수 있다. 뱅크(244)는 워킹 메모리 영역(204)을 포함한다. 워킹 메모리 영역(204)의 위치, 사이즈 등에 관한 정보는 메모리 컨트롤러(300) 내 불휘발성 메모리(320) 및 플래시 메모리(400)의 부트 코드에 저장된다.
파워 업시, 메모리 컨트롤러(300) 내 프로세서(310)는 불휘발성 메모리(320)에 저장된 워킹 메모리 정보를 호스트 인터페이스(330) 내 레지스터(330)에 저장한 후, 메모리 어레이(240) 내 워킹 메모리 영역(204)에 임시 데이터를 저장하거나, 워킹 메모리 영역(204)으로부터 임시 데이터를 독출한다.
파워 업시, 플래시 메모리(400) 내 부트 코드(402)는 듀얼 포트 램(200) 내 부트 코드 영역(204)으로 로딩된다. 파워 업시, 호스트(100)는 부트 코드(402)에 포함된 워킹 메모리 영역(202)에 대한 정보를 참조하여, 노말 모드동안 워킹 메모리 영역(202)에 대한 액세스를 제한한다. 그러므로, 워킹 메모리 영역(202)은 메모리 컨트롤러(300)에 의해서만 액세스될 수 있다.
도 4는 파워 업시 도 1에 도시된 메모리 컨트롤러(300) 내 프로세서(300) 및 호스트(100)의 제어 수순을 보여주는 플로우차트이다.
도 4를 참조하면, 파워 업시 메모리 컨트롤러(300) 내 프로세서(300)는 불휘발성 메모리(320)에 저장된 펌웨어(322)를 실행한다. 펌웨어(322)는 메모리 컨트롤러(300)의 부팅에 필요한 부트 코드들을 포함한다(410). 이 실시예에서, 펌웨어(322)는 불휘발성 메모리(320)에 저장된 워킹 메모리 정보가 호스트 인터페이스(330) 내 레지스터(332)로 로딩되도록 제어하기 위한 코드를 더 포함한다. 프로세서(310)는 불휘발성 메모리(320)에 저장된 워킹 메모리 정보를 읽어와서 호스트 인터페이스(330) 내 레지스터(332)에 저장한다(420). 호스트 인터페이스(330)는, 프로세서(310)의 제어에 응답해서, 레지스터(332)에 저장된 워킹 메모리 정보를 참조하여 임시 데이터를 듀얼 포트 램(200) 내 워킹 메모리 영역(204)으로부터/에 독출/기입할 수 있다.
프로세서(310)는 펌웨어(322)의 메모리 컨트롤러(300)의 부팅에 필요한 코드들이 모두 수행되면 메모리 컨트롤러(300)가 정상 동작을 수행할 수 있는 제반 환경이 준비된 것으로 간주한다(430). 프로세서(310)는 플래시 메모리(400)의 소정 영역에 저장된 부트 코드(402)를 듀얼 포트 램(200) 내 부트 코드 영역(200)으로 전송한다(440). 이 실시예에서, 플래시 메모리(400)에 저장된 부트 코드(402)는 듀얼 포트 램(200) 내 부트 코드 영역(202)으로 로딩되는 것으로 설명되나 호스트(100)에 의해서 액세스되는 다른 메모리들에 로딩될 수 있다. 또한, 이 실시예에서, 부트 코드(402)는 플래시 메모리(400)의 소정 영역에 저장되나, 부트 코드(402)는 하드 디스크 드라이브, CD-ROM 드라이브, ROM 등과 같은 다양한 저장 매체에 저장될 수 있다. 다만, 다양한 저장 매체에 저장되는 부트 코드(402)는 워킹 메모리 영역(204)에 대한 정보를 포함해야 한다.
호스트(100)는 듀얼 포트 램(200)의 부트 코드 영역(202)에 저장된 부트 코드를 실행하는 것에 의해서 부팅된다(450). 호스트(460)는 부트 코드를 실행하던 중 듀얼 포트 램(200) 내 워킹 메모리 영역(204)이 존재하는 것으로 판단되면(460), 워킹 메모리 영역(202)에 대한 액세스를 제한하기 위한 제어를 수행한다(470). 이 후 호스트(100)는 워킹 메모리 영역(204)에 대한 노말 액세스를 할 수 없다. 다만, 필요에 따라서 별도의 접근 명령 등에 의해서 호스트(100)가 워킹 메모리 영역(204)를 액세스하는 스킴이 제공될 수 있다.
이와 같은 제어에 의해서 메모리 컨트롤러(300)는 내부에 워킹 메모리를 구비하지 않고 듀얼 포트 램(200) 내 소정 영역을 워킹 메모리로 사용할 수 있다. 듀얼 포트 램(200) 내 워킹 메모리 영역(204)은 호스트(100)에 의한 액세스가 제한되므로 워킹 메모리 영역(204)은 메모리 컨트롤러(300) 전용으로 사용될 수 있다.
이와 같은 제어를 수행하는 메모리 컨트롤러(300) 및 호스트(100)에 의해서 메모리 컨트롤러(300)의 회로 구성이 간단해지고, 칩 사이즈가 감소한다. 또한, 불휘발성 메모리(320) 및 플래시 메모리(400)의 부트 코드(402)에 포함되는 워킹 메모리 정보의 변경에 의해서 듀얼 포트 램(200) 내 워킹 메모리 영역의 사이즈를 용이하게 조절할 수 있다.
도 5는 본 발명의 다른 실시예에 따른 메모리 시스템을 보여준다.
도 5를 참조하면, 메모리 시스템은 호스트(520)와 듀얼 포트 램(530)이 원-칩 또는 원-보드(510)으로 구성되고, 메모리 컨트롤러(550)와 플래시 메모리(560) 는 원-칩(540)으로 구성되어서 컴팩트 플레쉬(Compact Flash), 스마트 미디어(Smart Media), 메모리 스틱(Memory Stick), SD 카드(Secure Digital Card), 듀얼미디어 카드(MultiMedia Card) 등으로 구현될 수 있다. 이와 같은 메모리 시스템에서도 듀얼 포트 램(510)의 일부 메모리 영역을 메모리 컨트롤러(550)의 워킹 메모리 영역으로서 사용할 수 있다.
도 6은 본 발명의 또다른 실시예에 따른 메모리 시스템을 보여준다.
도 6을 참조하면, 듀얼 포트 램(630), 메모리 컨트롤러(640) 그리고 플래시 메모리(650)가 원-칩(620)으로 구성된다. 메모리 칩(620)은 듀얼 포트 램(630)을 통하여 호스트(610)와 통신한다. 이와 같은 메모리 시스템에서도 듀얼 포트 램(630)의 일부 메모리 영역을 메모리 컨트롤러(640)의 워킹 메모리 영역으로서 사용할 수 있다.
예시적인 바람직한 실시예들을 이용하여 본 발명을 설명하였지만, 본 발명의 범위는 개시된 실시예들에 한정되지 않는다는 것이 잘 이해될 것이다. 오히려, 본 발명의 범위에는 다양한 변형 예들 및 그 유사한 구성들이 모두 포함될 수 있도록 하려는 것이다. 따라서, 청구범위는 그러한 변형 예들 및 그 유사한 구성들 모두를 포함하는 것으로 가능한 폭넓게 해석되어야 한다.
이와 같은 본 발명에 의하면 메모리 컨트롤러에 워킹 메모리를 구비하지 않아도 되므로 메모리 컨트롤러의 회로 구성이 간단해지고, 칩 사이즈가 감소한다. 또한, 워킹 메모리 정보의 변경에 의해서 듀얼 포트 램 내 워킹 메모리 영역의 사 이즈를 용이하게 조절할 수 있다.

Claims (35)

  1. 플래시 메모리 장치, 그리고 상기 플래시 메모리 장치와 통신하는 듀얼 포트 메모리를 포함하는 메모리 시스템에 있어서,
    상기 플래시 메모리 장치는 플래시 메모리, 그리고 상기 듀얼 포트 메모리와 상기 플래시 메모리 사이의 인터페이스를 수행하는 메모리 컨트롤러를 포함하고,
    상기 듀얼 포트 메모리는 복수의 메모리 뱅크들, 상기 플래시 메모리 장치와 통신하는 포트, 그리고 상기 포트를 통해 상기 플래시 메모리 장치로부터 수신된 제어 신호들에 응답하여 상기 복수의 메모리 뱅크들 중 어느 하나의 일부 영역에 대한 액세스를 제어하는 제어 회로를 포함하되,
    상기 플래시 메모리 장치는 상기 듀얼 포트 메모리의 일부 영역을 상기 메모리 컨트롤러의 워킹 메모리로 사용하고,
    상기 메모리 컨트롤러는 상기 복수의 메모리 뱅크들 중 어느 하나의 일부 영역을 상기 워킹 메모리로써 액세스하고,
    상기 워킹 메모리 영역은 상기 듀얼 포트 메모리의 부트 코드에 의해 지정되는 메모리 시스템.
  2. 제 1 항에 있어서,
    상기 듀얼 포트 메모리와 데이터를 주고받는 호스트가 상기 부트 코드를 실행하던 중 상기 듀얼 포트 메모리 내에 상기 워킹 메모리 영역이 존재하는 것으로 판단되면, 상기 워킹 메모리에 대한 상기 호스트의 액세스가 제한되는 메모리 시스템.
  3. 삭제
  4. 삭제
  5. 제 2 항에 있어서,
    상기 메모리 컨트롤러는,
    상기 플래시 메모리 장치의 동작에 필요한 펌웨어, 및 상기 듀얼 포트 메모리 내 상기 워킹 메모리의 위치 정보와 크기 정보를 포함하는 워킹 메모리 정보를 저장하는 불휘발성 메모리와;
    상기 펌웨어에 따라서 동작하는 프로세서와;
    상기 듀얼 포트 메모리와의 인터페이스를 위한 제1 인터페이스; 그리고
    상기 플래시 메모리와의 인터페이스를 위한 제2 인터페이스를 포함하고,
    상기 제 1 인터페이스는 상기 워킹 메모리 정보를 저장하기 위한 레지스터를 포함하는 것을 특징으로 하는 메모리 시스템.
  6. 제 5 항에 있어서,
    상기 메모리 컨트롤러는,
    상기 불휘발성 메모리, 상기 프로세서 그리고 상기 제1 및 제2 인터페이스들을 연결하기 위한 버스를 더 포함하는 것을 특징으로 하는 메모리 시스템.
  7. 삭제
  8. 삭제
  9. 제 5 항에 있어서,
    상기 프로세서는 상기 불휘발성 메모리로부터 독출된 상기 워킹 메모리 정보를 상기 제1 인터페이스 내 상기 레지스터에 저장하고,
    상기 제1 인터페이스는 상기 레지스터에 저장된 상기 워킹 메모리 정보를 참조하여 상기 듀얼 포트 메모리 내 상기 워킹 메모리를 액세스하는 것을 특징으로 하는 메모리 시스템.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 듀얼 포트 메모리를 통하여 통신하는 호스트 및 플래시 메모리 장치를 포함하는 메모리 시스템 내 상기 플래시 메모리 장치의 동작 방법에 있어서:
    워킹 메모리 정보를 확인하는 단계; 그리고
    상기 워킹 메모리 정보에 따라서 상기 듀얼 포트 메모리의 일부 영역을 워킹 메모리로써 액세스하는 단계를 포함하되,
    상기 워킹 메모리 영역은 상기 듀얼 포트 메모리의 부트 코드에 의해 지정되는 플래시 메모리 장치의 동작 방법.
  30. 제 29 항에 있어서,
    상기 워킹 메모리 정보는,
    상기 듀얼 포트 메모리 내 상기 워킹 메모리의 위치 및 크기 정보를 포함하는 것을 특징으로 하는 플래시 메모리 장치의 동작 방법.
  31. 듀얼 포트 메모리를 통하여 통신하는 호스트 및 플래시 메모리 장치를 포함하는 메모리 시스템의 동작 방법에 있어서:
    제1 워킹 메모리 정보를 확인하는 단계와;
    상기 제1 워킹 메모리 정보에 따라서 상기 듀얼 포트 메모리의 일부 영역을 워킹 메모리로써 설정하는 단계와;
    상기 플래시 메모리 장치 내 부트 코드를 상기 듀얼 포트 메모리로 로딩하는 단계와;
    상기 호스트에 의해서 상기 부트 코드를 실행하는 단계와;
    상기 호스트가 상기 부트 코드에 포함된 제2 워킹 메모리 정보에 따라서 상기 듀얼 포트 메모리의 상기 일부 영역을 액세스 제한 영역으로 설정하는 단계를 포함하되,
    상기 워킹 메모리 영역은 상기 듀얼 포트 메모리의 부트 코드에 의해 지정되는 플래시 메모리 장치의 동작 방법.
  32. 제 31 항에 있어서,
    상기 제1 워킹 메모리 정보에 따라서 상기 듀얼 포트 메모리의 일부 영역을 워킹 메모리로써 액세스하는 단계를 더 포함하는 것을 특징으로 하는 플래시 메모리 장치의 동작 방법.
  33. 삭제
  34. 삭제
  35. 삭제
KR1020070061688A 2007-06-22 2007-06-22 플래시 메모리 장치를 포함하는 메모리 시스템 KR101456593B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070061688A KR101456593B1 (ko) 2007-06-22 2007-06-22 플래시 메모리 장치를 포함하는 메모리 시스템
JP2008162517A JP5472961B2 (ja) 2007-06-22 2008-06-20 フラッシュメモリ装置を含むメモリシステム
US12/144,221 US8041885B2 (en) 2007-06-22 2008-06-23 Memory system and method with flash memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070061688A KR101456593B1 (ko) 2007-06-22 2007-06-22 플래시 메모리 장치를 포함하는 메모리 시스템

Publications (2)

Publication Number Publication Date
KR20080112792A KR20080112792A (ko) 2008-12-26
KR101456593B1 true KR101456593B1 (ko) 2014-11-03

Family

ID=40137695

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070061688A KR101456593B1 (ko) 2007-06-22 2007-06-22 플래시 메모리 장치를 포함하는 메모리 시스템

Country Status (3)

Country Link
US (1) US8041885B2 (ko)
JP (1) JP5472961B2 (ko)
KR (1) KR101456593B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101041838B1 (ko) * 2009-10-30 2011-06-17 (주)다윈텍 모바일용 스토리지 제어 장치 및 방법
KR101258011B1 (ko) * 2010-12-16 2013-04-24 삼성전자주식회사 Ｍｌａ 구조에서 멀티 포트 메모리 장치의 저장 영역을 관리하는 방법 및 그 장치
US9098302B2 (en) * 2012-06-28 2015-08-04 Intel Corporation System and apparatus to improve boot speed in serial peripheral interface system using a baseboard management controller
US20150127890A1 (en) * 2012-06-28 2015-05-07 Hewlett-Packard Development Company, L.P. Memory module with a dual-port buffer
JP2014016892A (ja) * 2012-07-10 2014-01-30 Nec Corp 半導体記憶装置およびその制御方法
US9703697B2 (en) 2012-12-27 2017-07-11 Intel Corporation Sharing serial peripheral interface flash memory in a multi-node server system on chip platform environment
US9064562B2 (en) 2013-04-03 2015-06-23 Hewlett-Packard Development Company, L.P. Memory module having multiple memory banks selectively connectable to a local memory controller and an external memory controller
CN104636075A (zh) * 2013-11-07 2015-05-20 上海黄浦船用仪器有限公司 用于鱼雷射击指挥仪的数据存储装置及应用
KR102157668B1 (ko) * 2014-04-03 2020-09-22 에스케이하이닉스 주식회사 호스트와 통신하는 메모리 컨트롤러, 그것의 동작 방법 및 그것을 포함하는 컴퓨팅 시스템
US10254967B2 (en) 2016-01-13 2019-04-09 Sandisk Technologies Llc Data path control for non-volatile memory
US10203962B2 (en) * 2016-03-28 2019-02-12 Crrc Qingdao Sifang Rolling Stock Research Institute Co., Ltd. Tigersharc DSP boot management chip and method
US10528286B2 (en) 2016-11-11 2020-01-07 Sandisk Technologies Llc Interface for non-volatile memory
US10528267B2 (en) 2016-11-11 2020-01-07 Sandisk Technologies Llc Command queue for storage operations
US10528255B2 (en) * 2016-11-11 2020-01-07 Sandisk Technologies Llc Interface for non-volatile memory
US11232047B2 (en) * 2019-05-28 2022-01-25 Rambus Inc. Dedicated cache-related block transfer in a memory system

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004102508A (ja) * 2002-09-06 2004-04-02 Renesas Technology Corp 半導体記憶装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5353256A (en) * 1993-06-30 1994-10-04 Intel Corporation Block specific status information in a memory device
JPH08212019A (ja) 1995-01-31 1996-08-20 Mitsubishi Electric Corp 半導体ディスク装置
EP0887740A1 (en) * 1997-06-19 1998-12-30 Canon Kabushiki Kaisha Device and method for communication between computer buses
JPH11154209A (ja) * 1997-11-21 1999-06-08 Mitsubishi Electric Corp Ｉｃメモリカード
JP4082913B2 (ja) * 2002-02-07 2008-04-30 株式会社ルネサステクノロジ メモリシステム
KR100556907B1 (ko) * 2003-10-20 2006-03-03 엘지전자 주식회사 Ｎａｎｄ형 플래시 메모리 장치
US7725609B2 (en) * 2005-08-05 2010-05-25 Qimonda Ag System memory device having a dual port
JP4254932B2 (ja) * 2005-08-31 2009-04-15 Ｔｄｋ株式会社 メモリコントローラ及びフラッシュメモリシステム
KR101275752B1 (ko) * 2005-12-06 2013-06-17 삼성전자주식회사 메모리 시스템 및 그것의 부팅 방법
JP2007157150A (ja) * 2005-12-06 2007-06-21 Samsung Electronics Co Ltd メモリシステム及びそれを含むメモリ処理方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004102508A (ja) * 2002-09-06 2004-04-02 Renesas Technology Corp 半導体記憶装置

Also Published As

Publication number Publication date
US8041885B2 (en) 2011-10-18
KR20080112792A (ko) 2008-12-26
JP2009003939A (ja) 2009-01-08
US20080320204A1 (en) 2008-12-25
JP5472961B2 (ja) 2014-04-16

Similar Documents

Publication Publication Date Title
KR101456593B1 (ko) 플래시 메모리 장치를 포함하는 메모리 시스템
KR101395778B1 (ko) 메모리 카드 및 그것을 포함하는 메모리 시스템 그리고그것의 동작 방법
US9348521B2 (en) Semiconductor storage device and method of throttling performance of the same
JP4672742B2 (ja) メモリコントローラおよびメモリシステム
US7302534B2 (en) Dual media storage device
US20070233955A1 (en) Mixed-Mode ROM/RAM Booting Using an Integrated Flash Controller with NAND-Flash, RAM, and SD Interfaces
US9342371B2 (en) Boot partitions in memory devices and systems
US20080256352A1 (en) Methods and systems of booting of an intelligent non-volatile memory microcontroller from various sources
US20100146256A1 (en) Mixed-Mode ROM/RAM Booting Using an Integrated Flash Controller with NAND-Flash, RAM, and SD Interfaces
JP4373943B2 (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
US20050138288A1 (en) Dual mode USB and PCI express device
CN106681932B (zh) 存储器管理方法、存储器控制电路单元及存储器存储装置
US20040143696A1 (en) Data storage system for fast booting of computer
US20130097366A1 (en) Storage device and user device using the same
KR20190054383A (ko) 데이터 저장 장치 및 그것의 동작 방법
CN107066201B (zh) 数据存储装置及其方法
CN112306783A (zh) 存储器控制器及其操作方法
KR20200089939A (ko) 메모리 시스템 및 그 동작 방법
KR20170021557A (ko) 다수의 맵핑 단위를 이용하는 불휘발성 메모리 시스템 및 그 동작방법
KR20190091035A (ko) 메모리 시스템 및 그것의 동작 방법
KR20170109344A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20110078171A (ko) 부팅가능한 휘발성 메모리 장치와 그를 구비한 메모리 모듈 및 프로세싱 시스템, 및 그를 이용한 프로세싱 시스템 부팅 방법
EP3929759A1 (en) Storage system with capacity scalability and method of operating the same
US11886314B2 (en) Memory system and operating method thereof
KR101995034B1 (ko) 데이터 저장 장치 및 그것의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180927

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190930

Year of fee payment: 6