KR101451245B1 - 반도체 소자와 이의 제작 방법 - Google Patents

반도체 소자와 이의 제작 방법 Download PDF

Info

Publication number
KR101451245B1
KR101451245B1 KR1020080054749A KR20080054749A KR101451245B1 KR 101451245 B1 KR101451245 B1 KR 101451245B1 KR 1020080054749 A KR1020080054749 A KR 1020080054749A KR 20080054749 A KR20080054749 A KR 20080054749A KR 101451245 B1 KR101451245 B1 KR 101451245B1
Authority
KR
South Korea
Prior art keywords
buffer layer
layer
substrate
semiconductor layer
semiconductor
Prior art date
Application number
KR1020080054749A
Other languages
English (en)
Other versions
KR20090128802A (ko
Inventor
신병철
이혜용
이원재
김정규
Original Assignee
동의대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동의대학교 산학협력단 filed Critical 동의대학교 산학협력단
Priority to KR1020080054749A priority Critical patent/KR101451245B1/ko
Publication of KR20090128802A publication Critical patent/KR20090128802A/ko
Application granted granted Critical
Publication of KR101451245B1 publication Critical patent/KR101451245B1/ko

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

본 발명은 반도체 소자에 관한 것으로, 기판과, 기판 상에 형성된 반도체층과, 기판과 반도체층 사이에 형성되며, 상기 반도체층의 성장중에 졸 및 겔상 중 어느 하나로 변하는 완충층을 포함한다.
본 발명은 기판 상에 반도체층의 성장온도에 비해 낮은 융점을 갖는 완충층을 형성하고, 그 위에 반도체층을 형성함으로써, 상기 반도체층의 성장 또는 냉각중에 기판과 반도체층 사이에 발생하는 응력을 감소시킨다. 또한, 본 발명은 응력으로 인한 반도체층의 격자 결함을 감소시킴으로써 고품질의 반도체층을 제작할 수 있다. 이로 부터, 소자 특성이 우수한 반도체 소자 특히, 발광소자를 제작할 수 있으며, 제조 공정의 수율을 향상시키고, 반도체 소자의 수명을 증가시킨다.
반도체 기판, GaN막 성장

Description

반도체 소자와 이의 제작 방법{Semiconductor device and method for manufacturing the same}
본 발명은 반도체 소자 및 이의 제작 방법에 관한 것으로, 기판과 그 위의 반도체층 사이에 발생하는 응력을 완화시켜, 응력에 의한 격자 결함이 발생되지 않는 반도체층을 형성하는 반도체 소자 및 이의 제작 방법에 관한 것이다.
GaN막, AIN막 등과 같은 Ⅲ족 원소의 질화물은 열적 안정성이 우수하고 직접 천이형의 에너지 밴드(band) 구조를 갖고 있어, 최근 청색 및 자외선 영역의 광 전자 소자용 물질로 많은 각광을 받고 있다. 특히, GaN막을 이용한 청색 및 녹색 발광 소자는 대형 평판 표시 장치, 신호등, 실내 조명, 고밀도광원, 고해상도 출력 시스템과 광통신 등 다양한 응용 분야에 활용되고 있다.
이러한 Ⅲ족 원소의 질화물 반도체층은 육방정계의 구조를 갖는 사파이어(Sapphire)나 실리콘 카바이드(SiC)등의 기판에서 MOCVD(Metal organic chemical vapor deposition), MBE(Molocular beam epixaxy), HVPE(Hydride vapor phase epixaxy) 등의 공정을 통해 성장된다. 그러나, Ⅲ족 원소의 질화물 반도체층이 상기와 같은 기판 위에 형성될 경우, 반도체층과 기판 사이의 격자상수 및 열팽창 계 수의 차이에 기인하여 반도체층 내에 결함 및 전위(dislocation)가 발생된다. 반도체층의 내의 결함 및 전위는 발광 소자의 특성을 악화시킨다. 따라서, 종래에는 기판과 반도체층 사이의 격자 상수 및 열팽창 계수 차이에 기인한 응력을 완화시키기기 위해서, 상기 기판 상에 버퍼층을 형성한 후, 상기 버퍼층 상에 반도체층을 성장시켰다. 여기서 버퍼층은 도핑되지 않은 GaN막, AIN막 등을 사용한다. 이로 인해, 기판과 반도체층 사이의 격자 상수 및 열팽창 계수 차이에 기인한 결함 및 전위의 발생을 감소시킬 수 있다. 하지만, 버퍼층을 통해 기판과 반도체층 사이에 발생되는 응력을 감소시켰으나, 상기 기판과 버퍼층 사이에도 격자 상수 및 열팽창 계수의 차이로 인한 응력이 존재한다. 이처럼, 기판과 버퍼층 사이에 발생된 응력은 버퍼층의 격자 결함을 발생시키며, 버퍼층의 격자 결함은 상기 버퍼층 상에 형성된 반도체층으로 전사되어, 반도체층의 격자 결함을 유발한다. 따라서, 고품질의 반도체층을 형성하는 소자를 제작할 수 없게 된다.
상기 문제점을 해결하기 위하여, 본 발명은 기판 상에 반도체층의 성장온도에 비해 낮은 융점을 갖는 완충층을 형성함으로써, 상기 반도체층의 성장 또는 냉각 공정중에 기판과 반도체층 사이에 발생하는 응력을 완화시키는 반도체 소자 및 이의 제작 방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 반도체 소자는 기판과, 상기 기판 상에 형성된 반도체층과,상기 기판과 반도체층 사이에 형성되며, 상기 반도체층의 성장중에 졸 및 겔상 중 어느 하나로 변하는 완충층을 포함한다.
상기 완충층과 반도체층 사이에 버퍼층을 포함한다.
상기 완충층은 상기 반도체층의 성장온도에 비해 낮은 융점을 갖는 재료로 형성된다.
상기 완충층은 GaSb막 InSb막, 및 InN막 중 어느 하나를 포함한다.
상기 반도체층은 Ga를 함유하는 질화물 반도체층을 포함한다.
상기 반도체층은 N타입 도핑된 n-GaN막과, 상기 n-GaN막 상에 형성된 양자우물구조의 활성층과, 상기 활성층 상에 형성되고 p-타입 도핑된 p-GaN막을 포함한다.
상기 버퍼층은 불순물이 도핑되지 않은 GaN막으로 형성된다.
본 발명에 따른 반도체 소자의 제작 방법은 기판 상에 반도체층의 성장온도 에 비해 낮은 융점을 갖는 완충층을 형성하는 단계와, 상기 기판을 상기 완충층의 융점에 비해 높은 온도로 가열한 후, 상기 완충층 상에 반도체층을 형성하는 단계를 포함한다.
상기 기판 상에 완충층을 형성하는 단계에 있어서, 상기 기판의 온도를 완충층의 융점 이하로 가열하는 것이 효과적이다.
상기 기판을 완충층의 융점에 비해 높은 온도로 가열하는 단계 전에, 상기 기판을 완충층의 융점에 비해 낮은 온도로 가열한 후, 상기 기판에 수 ㎛ 이하의 반도체층을 형성한 후, 상기 기판을 완충층의 융점에 비해 높은 온도로 가열한다.
상기 완충층 상에 반도체층을 형성하는 단계 전에, 상기 완충층 상에 버퍼층을 형성하는 단계를 포함한다.
상기 완충층을 형성하는 단계에 있어서, 상기 완충층은 분자빔에피택시(MBE) 공정을 통하여 형성한다.
상기 완충층 상에 버퍼층을 형성하는 단계에 있어서, 상기 완충층의 표면과 질소함유 가스를 기상 반응시켜, 상기 완충층 상에 버퍼층을 형성한다.
상술한 바와 같이 본 발명은 기판 상에 반도체층의 성장온도에 비해 낮은 융점을 갖는 완충층을 형성하고, 그 위에 반도체층을 형성함으로써, 상기 반도체층의 성장 또는 냉각중에 기판과 반도체층 사이에 발생하는 응력을 감소시킨다. 또한, 본 발명은 응력으로 인한 반도체층의 격자 결함을 감소시킴으로써 고품질의 반도체층을 제작할 수 있다. 이로 부터, 소자 특성이 우수한 반도체 소자 특히, 발광소자 를 제작할 수 있으며, 제조 공정의 수율을 향상시키고, 반도체 소자의 수명을 증가시킨다.
이하 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1은 본 발명의 제 1 실시예에 따른 반도체 기판의 단면도이다. 도 2(a) 내지 도 2(c)는 본 발명의 제 1 실시예에 따른 반도체 기판을 구비하는 반도체 소자의 제작 방법을 설명하기 위해 순서적으로 도시한 단면도이다. 도 3은 본 발명의 제 1 실시예에 따른 박막의 증착 온도 조건을 나타낸 그래프이다.
도 1을 참조하면, 반도체 기판은 기판(100)상에 형성된 완충층(200)과, 완충층(200)상에 형성된 버퍼층(300)을 포함한다. 종래에는 기판(100)상에 바로 버퍼층(300)을 형성하여 응력을 감소시킨 후, 상기 버퍼층(300)상에 반도체층(미도시)을 형성하였으나, 본 실시예에서는 기판(100)과 버퍼층(300) 사이에 완충층(200)을 더 형성함으로써, 이후 형성될 후속층과 기판(100) 사이의 응력을 더욱 감소시킨다. 즉, 완충층(200)은 반도체층(미도시)을 성장 또는 냉각시키는 공정중에 기판(100)과 버퍼층(300) 또는 기판(100)과 반도체층(미도시) 사이에서 발생하는 응력을 감소시킴으로써, 상기 응력으로 인한 반도체층(미도시)의 격자 결함의 발생을 줄여준다. 이를 위해, 완충층(200)은 반도체층(미도시)의 성장온도에 비해 낮은 융점을 갖는 재료를 사용하여, 고체 상태의 완충층(200)이 반도체층(미도시)의 성장중에 액상과 고상의 중간 상태 즉, 졸(sol) 및 겔(gel) 중 어느 하나의 상태가 되도록한다. 따라서, 기판(100) 상에 형성된 고체 상태의 완충층(200)은 반도체층(400)의 성장중에 졸 또는 겔상으로 변하며, 상기 졸 또는 겔상의 완충층(200) 상에 위치하는 버퍼층(300) 상에서 반도체층(미도시)이 성장한다. 졸 또는 겔상의 완충층(200)은 서로 다른 고체 즉, 기판(100)과 버퍼층(300) 또는 기판(100)과 반도체층(미도시) 사이에서 발생하는 응력을 흡수한다. 이를 통해, 응력으로 인한 반도체층(미도시)의 결함 발생을 감소시킨다.
하기에서는 도 2(a) 내지 도 2(c) 및 도 3을 참조하여, 제 1 실시예에 따른 반도체 기판을 구비하는 반도체 소자를 제조하는 방법을 설명한다.
먼저, 도시되지는 않았지만 기판(100)의 표면을 세척 가스를 이용하여 세척한다. 기판(100)은 실리콘 웨이퍼, 사파이어 웨이퍼, 게르마늄 웨이퍼, 실리콘 게르마늄 웨이퍼 및 실리콘 카바이드 웨이퍼 중 어느 하나를 사용할 수 있다. 본 실시예에서는 기판(100)으로 사파이어 웨이퍼를 사용한다. 기판(100)의 표면 세척은HCl 과 N2가 혼합된 혼합가스를 이용하여 상기 기판(100)의 표면을 세척한다. 이어서, 도 2(a)에 도시된 바와 같이, 기판(100) 상에 완층층(200)을 형성한다. 완충층(200)을 형성하는 재료는 상기 완충층(200)이 반도체층(400)의 성장중에 졸 또는 겔상으로 변할 수 있도록 반도체층(400)의 성장온도에 비해 낮은 융점을 갖는 재료 를 사용한다. 또한, 기판(100)과 결정구조가 유사한 물질을 사용하는 것이 바람직하다. 여기서 기판(100)은 사파이어 웨이퍼로서, 육방정계(hexagonal)의 결정구조를 갖는다. 또한, 반도체층(400)은 기판(100)을 550℃ 내지 1300℃의 온도로 가열한 후, 버퍼층(300) 상에 GaN막을 성장시켜 형성하므로, GaN막의 성장온도에 비해 낮은 온도의 융점을 갖는 재료를 사용한다. 따라서, 본 실시예에서는 완충층(200)을 형성하는 재료로 기판(100)과 결정구조가 유사한 FCC (111)면으로 자란 결정 구조를 갖는 GaSb, InSb 및 InN 중 어느 하나를 이용하여 형성한다. 여기서, GaSb의 융점은 710℃, InSb의 융점은 525℃ 이며, InN의 융점은 1100℃이다. 본 실시시예에서는 GaSb를 이용하여 완충층(200)을 형성한다. 또한, 이러한 완충층(200)은 MBE(Molecular beam epitaxy) 방법을 이용하여 기판(100) 상에 증착한다. 이때, 기판(100)의 온도는 도 3에 도시된 바와 같이, 200℃ 내지 400℃의 온도 예를 들어 300℃가 되도록 한다.
도 2(b)를 참조하면, 완충층(200) 상에 버퍼층(300)을 형성한다. 버퍼층(300)은 MOCVD(Metal organic chemical vapor deposition), HVPE(Hydride vapor phase epitaxy) 등의 공정을 통하여 형성할 수 있다. 본 실시예에서는 HVPE 공정을 통해 버퍼층(300)을 형성한다. HVPE 공정은 챔버 내부와 연결되며 원료물질이 투입된 용기 예를 들어, 금속 원료가 투입된 공급 튜브에 반응가스를 제공하여, 반응가스와 원료물질이 반응하도록 하고, 기상 반응에 의해 생성된 생성물이 기판(100) 표면에 퇴적되면서 기판(100) 상에 원하는 결정 박막이 성장되는 공정이다. 이때, 본 실시예에서는 공급 튜브내에 별도의 원료물질을 투입하지 않고, GaSb로 형성된 완충층(200) 표면과 NH3 가스를 반응시켜 버퍼층(300)을 형성한다. 이로 인해, 완충층(200) 표면과 NH3 가스가 반응하여 상기 완충층(200) 상에 GaN 버퍼층(300)이 형성된다. 이때, 버퍼층(300)의 두께는 3㎛ 이하가 되도록 하며, 기판(100)의 온도는 도 3에 도시된 바와 같이, 400℃ 내지 600℃의 온도 예를 들어, 500℃가 되도록 한다.
도 2(c)를 참조하면, 버퍼층(300) 상에 반도체층(400)을 형성한다. 반도체층(400)은 HVPE, MOCVD 등의 공정을 통하여 형성할 수 있다. 본 실시예에서는 HVPE 공정을 통해 GaN막을 성장시켜, 반도체층(400)을 형성한다. 여기서, 공급 튜브에 투입되는 원료물질로 Ga을 사용하고, 반응 가스로는 HCl 가스 및 NH3 가스를 사용한다. 먼저, Ga을 800℃ 내지 900℃의 온도로 가열하고, 상기 Ga이 저장된 공급 튜브에 HCl 가스를 공급한다. 이를 통해, 상기 온도에서 Ga과 HCl 가스가 반응하여 GaCl과 H2 가스가 생성된다. 공급 튜브 내의 GaCl 가스가 상기 공급 튜브와 연결된 챔버 내로 유입되면, 챔버 내에 NH3 가스를 공급한다. 이로 인해, GaCl 가스와 NH3 가스가 기상 반응하여, GaN과 함께 HCl과 H2 가스가 생성된다. GaN은 완충층(200) 상에 위치하는 버퍼층(300) 상에서 증착 및 성장하여 GaN막을 형성한다. 이때, 기판(100)의 온도를 상기 기판(100)을 가열하여 GaN막을 성장 시키는 동안 완충층(200)이 완전한 액상이 아니라 졸 또는 겔상으로 변할수 있도록 조절하는 것이 바람직하다. 이에, 본 실시예에서는 기판(100)의 온도가 도 3에 도시된 바와 같이, 750℃ 내지 850℃ 예를 들어 750℃가 되도록 한다. 이로 인해, 버퍼층(300) 상에 GaN막을 성장시키는 동안 상기 기판(100) 상에 형성된 고체 상태의 완충층(200)은 졸 또는 겔상으로 변한다. 여기서, 졸 또는 겔상의 완충층(200)은 GaN막을 성장시켜 반도체층(400)을 형성하는 동안 기판(100)과 버퍼층(300) 또는 기판(100)과 반도체층(400) 사이에 발생하는 응력을 흡수한다. 또한, 불순물이 도핑된 반도체층(400)을 형성할 경우, GaN막에 원하는 불순물 도펀트를 주입하여 형성할 수 있다.
이어서, 완충층(200), 버퍼층(300) 및 반도체층(400)이 형성된 기판(100)을 서서히 냉각한다. 이때, 졸 또는 겔상의 완충층(200)이 서서히 냉각되어 고상으로 변하므로, 기판(100)과 버퍼층(300) 또는 기판(100)과 반도체층(400)의 열팽창 계수 차이에 의한 응력의 발생을 줄여준다.
도 4는 본 발명의 제 2 실시예에 따른 반도체 기판의 단면도이다. 도 5(a) 및 도 5(b)는 본 발명의 제 2 실시예에 따른 반도체 기판을 구비하는 반도체 소자의 제작 방법을 설명하기 위해 순서적으로 도시한 단면도이다. 하기에서는 제 1 실시예와 중복되는 설명은 생략한다.
도 4에 도시된 바와 같이, 반도체 기판은 기판(100) 상에 형성된 완충층(200)을 포함한다. 즉, 제 1 실시예에서는 기판(100) 상에 완충층(200)을 형성하고, 상기 완충층(200) 상에 버퍼층(미도시)을 형성하였으나, 본 실시예에서는 기판(100) 상에 완충층(200)을 형성하고, 상기 완충층(200) 상에 버퍼층(미도시)을 형성하지 않는다. 그리고, 도시되지는 않았지만, 완충층(200) 상에 바로 반도체층 (미도시)을 형성한다. 여기서, 완충층(200)은 GaSb를 이용하여 형성한다. 따라서, 기판(100) 상에 형성된 고체 상태의 완충층(200)은 반도체층(미도시)의 성장중에 졸 또는 겔상으로 변하며, 완충층(200) 상에서 반도체층(미도시)이 성장한다. 이를 통해, 서로 다른 고체 즉, 기판(100)과 반도체층(미도시) 사이에서 발생하는 응력을 흡수함으로써, 응력으로 인한 반도체층(미도시)의 결함 발생을 감소시킨다.
하기에서는 도 5(a) 및 도 5(b)를 참조하여, 제 2 실시예에 따른 반도체 기판을 구비하는 반도체 소자를 제조하는 방법을 설명한다.
먼저, 도시되지는 않았지만 기판(100)의 표면을 세척 가스를 이용하여 세척한다. 본 실시예에 따른 기판(100)으로 사파이어 웨이퍼를 사용한다. 이어서, 도 5(a)에 도시된 바와 같이, 기판(100) 상에 완충층(200)을 형성한다. 여기서, 완충층(200)을 형성하는 재료로 GaSb를 사용하며, 이러한 완충층(200)은 MBE 방법을 이용하여 기판(100) 상에 증착한다. 이때, 기판(100)의 온도는 200℃ 내지 400℃ 예를 들어, 300℃가 되도록 한다.
도 5(b)를 참조하면, 완충층(200) 상에 반도체층(400)을 형성한다. 본 실시예에서는 HVPE 공정을 통해 GaN막을 성장시켜, 반도체층(400)을 형성한다. 먼저, Ga을 800℃ 내지 900℃의 온도로 가열하고, 상기 Ga이 저장된 공급 튜브에 HCl 가스를 공급한다. 이를 통해, 상기 온도에서 Ga과 HCl 가스가 반응하여 GaCl과 H2 가스가 생성된다. 공급 튜브 내의 GaCl 가스가 상기 공급 튜브와 연결된 챔버 내로 유입되면, 챔버 내에 NH3 가스를 공급한다. 이로 인해, GaCl 가스와 NH3 가스가 기 상 반응하여, GaN과 함께 HCl과 H2 가스가 생성된다. GaN은 완층층(200) 상에 증착 및 성장하여 GaN막을 형성한다. 이때, 초기에는 기판(100)의 온도를 완충층(200)의 융점에 비해 낮은 400℃ 내지 600℃ 예를 들어, 450℃가 되도록 하고, 상기 온도에서 GaN막을 3㎛ 내지 5㎛로 성장시킨다. 이때, 완충층(200)은 고체 상태를 유지한다. 그리고, GaN막이 3㎛ 내지 5㎛ 두께로 성장하면, 기판(100)의 온도를 완충층(200)의 융점에 비해 높은 750℃ 내지 850℃ 예를 들어, 750℃가 되도록하고, 상기 온도에서 GaN막을 원하는 두께만큼 성장시킨다. 이때, 고체 상태의 완충층(200)은 졸 또는 겔상으로 변한다. 졸 또는 겔상의 완충층(200)은 GaN막을 성장시켜 반도체층(400)을 형성하는 동안 기판(100)과 반도체층(400) 사이에 발생하는 응력을 흡수한다.
이어서, 완충층(200) 및 반도체층(400)이 형성된 기판(100)을 서서히 냉각한다. 이때, 졸 또는 겔상의 완충층(200)이 서서히 냉각되어 고상으로 변하므로, 기판(100)과 반도체층(400)의 열팽창 계수 차이에 의한 응력의 발생을 줄여준다.
제 1 및 제 2 실시예에서는 GaSb를 이용하여 완충층(200)을 형성하였으나, 이에 한정되지 않고 InSb 및 InN 중 어느 하나를 이용하여 형성할 수 있다. 또한, GaSb를 이용하여 완충층(200)을 형성할 경우, 상기 완충층(200) 표면과 NH3 가스를 반응시켜 GaN 버퍼층(200)을 형성하였으나, InSb 및 InN 중 어느 하나를 이용하여 완충층(200)을 형성할 경우, 별도의 Ga을 공급 튜브 내에 투입시킨 후, NH3 가스와 반응시켜 GaN 버퍼층(200)을 형성한다. 그리고, InSb 및 InN 중 어느 하나를 이용 하여 완충층(200)을 형성할 경우, 반도체층(400)의 성장온도는 상기 반도체층(400)의 성장중에 고체 상태의 완충층(200)이 졸 또는 겔상으로 변할 수 있도록 조절하는 것이 바람직하다. 즉, 융점이 525℃인 InSb를 이용하여 완충층(200)을 형성할 경우, 반도체층(400)의 성장온도는 550℃ 내지 650℃ 예를 들어 550℃가 되도록 하고, 융점이 1100℃인 InN을 이용하여 완충층(200)을 형성할 경우, 반도체층(400)의 성장온도는 1200℃ 내지 1300℃ 예를 들어 1200℃가 되도록 한다. 이를 통해, InSb 또는 InN으로 형성된 고체 상태의 완충층(200)이 반도체층(400)의 성장중에 졸 또는 겔상으로 변하여, 기판(100)과 반도체층(400) 사이에 발생하는 응력을 감소시킨다.
도 6은 본 발명의 제 1 실시예에 따른 반도체 기판을 구비하는 발광 소자의 단면도이다.
도 6을 참조하면, 발광 소자는 기판(100), 기판(100) 상에 형성된 완충층(200), 완충층(200) 상에 형성된 버퍼층(300), 버퍼층(300) 상에 형성된 소자층(500)을 포함한다. 여기서 기판(100)으로 사파이어 웨이퍼를 사용한다. 그리고 기판(100) 상에 상기와 같은 방법으로 완충층(200) 및 버퍼층(300)을 형성한다.
이어서, 버퍼층(300) 상에 소자층(500)을 형성한다. 소자층(500)은 반도체층(400), 제 1 전극(401) 및 제 2 전극(402)을 포함할 수 있다. 여기서 반도체층(400)은 버퍼층(300) 상에 형성된 n형층(410), n형층(410) 상에 형성된 활성층(420), 활성층(420) 상에 형성된 p형층(430)을 포함한다. 그리고 제 1 전극(401)은 n형층(410)의 일부 영역에 형성되며, 제 2 전극(402)은 p형층(430)의 일부 영역 에 형성된다. n형층(410), 활성층(420) 및 p형층(430)은 GaN, InGaN, AlGaN, AlInGaN 중 적어도 어느 하나를 포함하는 반도체 박막으로 형성하는 것이 바람직하다. 예를 들어, n형층(410) 및 p형층(430)은 GaN막으로 형성하고, 활성층(420)은 InGaN막으로 형성한다. n형층(410)은 전자를 제공하는 층으로서, 전술한 반도체 박막에 n형 도판트 예를 들어, Si, Ge, Se, Te, C 등을 주입하여 형성할 수 있다. p형층(430)은 정공을 제공하는 층으로서, 반도체 박막에 p형 도펀트 예를 들어, Mg, Zn, Be, Ca, Sr, Ba 등을 주입하여 형성할 수 있다. 활성층(420)은 n형층(410)에서 제공된 전자와 p형층(430)에서 제공된 정공이 재결합되면서 소정 파장의 광을 출력하는 층으로써, 우물층(well layer)과 장벽층(barrier layer)을 교대로 적층하여 단일 양자 우물 구조 또는 다중 양자 우물(multiple quantum well) 구조를 갖는 다층의 반도체 박막으로 형성할 수 있다. 이러한 활성층(420)을 이루는 반도체 재료에 따라 출력되는 광의 파장이 변화되므로, 목표로 하는 출력 파장에 따라 적절한 반도체 재료를 선택하는 것이 바람직하다.
이와 같은 발광 소자는 반도체층(400)의 성장온도에 비해 낮은 융점을 갖는 완충층(200)을 포함하고, 상기 완충층(200) 상에 위치하는 버퍼층(300) 상에서 반도체층(400)이 형성되는데, 반도체층(400)의 성장 또는 냉각 과정에서 완충층(200)은 기판(100)과 버퍼층(300) 또는 기판(100)과 반도체층(400) 사이의 응력을 감소시킨다.
한편, 상기에서는 발광 소자를 예를들어 설명하였으나, 이에 한정되지 않고, 다양한 반도체 소자 예를 들어, MOSFET, 숏트키 다이오드, 포토 센서 등이 형성될 수도 있다.
도 1은 본 발명의 제 1 실시예에 따른 반도체 기판의 단면도.
도 2(a) 내지 도 2(c)는 본 발명의 제 1 실시예에 따른 반도체 기판을 구비하는 반도체 소자의 제작 방법을 설명하기 위해 순서적으로 도시한 단면도.
도 3은 본 발명의 제 1 실시예에 따른 박막의 증착 온도 조건을 나타낸 그래프.
도 4는 본 발명의 제 2 실시예에 따른 반도체 기판의 단면도.
도 5(a) 및 도 5(b)는 본 발명의 제 2 실시예에 따른 반도체 기판을 구비하는 반도체 소자의 제작 방법을 설명하기 위해 순서적으로 도시한 단면도.
도 6은 본 발명의 제 1 실시예에 따른 반도체 기판을 구비하는 발광 소자의 단면도.
<도면의 주요 부분의 부호에 대한 설명>
100 : 기판 200: 완충층
300 : 버퍼층 400: 반도체층

Claims (13)

  1. 기판;
    상기 기판 상에 형성된 반도체층;
    상기 기판과 반도체층 사이에 형성되며, 상기 반도체층의 성장중에 졸 및 겔상 중 어느 하나로 변하는 완충층을 포함하며,
    상기 반도체층은 N타입 도핑된 n-GaN막;
    상기 n-GaN막 상에 형성된 양자우물구조의 활성층;
    상기 활성층 상에 형성되고 p-타입 도핑된 p-GaN막을 포함하는 반도체 소자.
  2. 청구항 1에 있어서,
    상기 완충층과 반도체층 사이에 버퍼층을 포함하는 반도체 소자.
  3. 청구항 1에 있어서,
    상기 완충층은 상기 반도체층의 성장온도에 비해 낮은 융점을 갖는 재료로 형성되는 반도체 소자.
  4. 청구항 3에 있어서,
    상기 완충층은 GaSb막, InSb막 및 InN막 중 어느 하나를 포함하는 반도체 소자.
  5. 삭제
  6. 삭제
  7. 청구항 2에 있어서,
    상기 버퍼층은 불순물이 도핑되지 않은 GaN막으로 형성되는 반도체 소자.
  8. 기판 상에 반도체층의 성장온도에 비해 낮은 융점을 갖는 완충층을 형성하는 단계;
    상기 기판을 상기 완충층의 융점에 비해 높은 온도로 가열하는 과정을 포함하여, 상기 완충층 상에 반도체층을 형성하는 단계를 포함하며,
    상기 반도체층을 형성하는 단계는,
    상기 완충층 상에 N타입 도핑된 n-GaN막을 형성하는 단계;
    상기 n-GaN막 상에 양자우물구조의 활성층을 형성하는 단계;
    상기 활성층 상에 p-타입 도핑된 p-GaN막을 형성하는 단계;
    를 포함하는 반도체 소자의 제작 방법.
  9. 청구항 8에 있어서,
    상기 기판 상에 완충층을 형성하는 단계에 있어서, 상기 기판의 온도를 완충층의 융점 이하로 가열하는 반도체 소자의 제작 방법.
  10. 청구항 8에 있어서,
    상기 완충층 상에 반도체층을 형성하는 단계에 있어서,
    상기 기판을 완충층의 융점에 비해 낮은 온도로 가열하여 상기 기판에 수 ㎛ 이하의 반도체층을 형성한 후, 상기 기판을 완충층의 융점에 비해 높은 온도로 가열하여, 원하는 두께로 반도체층을 형성하는 반도체 소자의 제작 방법.
  11. 청구항 8에 있어서,
    상기 완충층 상에 반도체층을 형성하는 단계 전에, 상기 완충층 상에 버퍼층을 형성하는 단계를 포함하는 반도체 소자의 제작 방법.
  12. 청구항 8에 있어서,
    상기 완충층을 형성하는 단계에 있어서, 상기 완충층은 분자빔에피택시(MBE) 공정을 통하여 형성하는 반도체 소자의 제작 방법.
  13. 청구항 11에 있어서,
    상기 완충층 상에 버퍼층을 형성하는 단계에 있어서, 상기 완충층의 표면과 질소함유 가스를 기상 반응시켜, 상기 완충층 상에 버퍼층을 형성하는 반도체 소자의 제작 방법.
KR1020080054749A 2008-06-11 2008-06-11 반도체 소자와 이의 제작 방법 KR101451245B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080054749A KR101451245B1 (ko) 2008-06-11 2008-06-11 반도체 소자와 이의 제작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080054749A KR101451245B1 (ko) 2008-06-11 2008-06-11 반도체 소자와 이의 제작 방법

Publications (2)

Publication Number Publication Date
KR20090128802A KR20090128802A (ko) 2009-12-16
KR101451245B1 true KR101451245B1 (ko) 2014-10-16

Family

ID=41688972

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080054749A KR101451245B1 (ko) 2008-06-11 2008-06-11 반도체 소자와 이의 제작 방법

Country Status (1)

Country Link
KR (1) KR101451245B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101850537B1 (ko) 2011-01-20 2018-04-19 삼성전자주식회사 반도체 소자

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000056458A (ko) * 1999-02-22 2000-09-15 홍세경 질화물계 화합물 반도체기판의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000056458A (ko) * 1999-02-22 2000-09-15 홍세경 질화물계 화합물 반도체기판의 제조방법

Also Published As

Publication number Publication date
KR20090128802A (ko) 2009-12-16

Similar Documents

Publication Publication Date Title
US5239188A (en) Gallium nitride base semiconductor device
JP4529846B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
JP5244487B2 (ja) 窒化ガリウム成長用基板及び窒化ガリウム基板の製造方法
JP3550070B2 (ja) ＧａＮ系化合物半導体結晶、その成長方法及び半導体基材
CN104518062B (zh) 制造半导体发光器件的方法
JP2006253628A (ja) 化合物半導体装置及びその製造方法
US20040077166A1 (en) Semiconductor crystal growing method and semiconductor light-emitting device
JP4860736B2 (ja) 半導体構造物及びそれを製造する方法
US6648966B2 (en) Wafer produced thereby, and associated methods and devices using the wafer
US20110101307A1 (en) Substrate for semiconductor device and method for manufacturing the same
JP2000091234A (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体の製造方法
KR100682272B1 (ko) 질화물계 기판 제조 방법 및 이에 따른 질화물계 기판
US6946370B2 (en) Semiconductor crystal producing method
KR20220159444A (ko) Led 프리커서
KR100781659B1 (ko) 개선된 버퍼층을 사용하여 발광 다이오드를 제조하는 방법및 그것에 의해 제조된 발광 다이오드
JP2012204540A (ja) 半導体装置およびその製造方法
US7504321B2 (en) MBE growth of an algan layer or AlGaN multilayer structure
KR101274211B1 (ko) 반도체 기판, 이를 이용한 발광소자 및 그 제조방법
KR19990016925A (ko) ＧａＮ 단결정 제조 방법
US8728235B2 (en) Manufacturing method for three-dimensional GaN epitaxial structure
KR101451245B1 (ko) 반도체 소자와 이의 제작 방법
JPH05109621A (ja) 窒化ガリウム系薄膜の成長方法
US8853064B2 (en) Method of manufacturing substrate
JP2004247412A (ja) 半導体積層構造及びその製造方法並びにそれを備えた半導体装置
KR101384071B1 (ko) 질화물 반도체 기판, 이의 제조방법 및 질화물 반도체 기판을 구비하는 발광 다이오드

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171010

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181004

Year of fee payment: 5