KR101443426B1 - 묘화 장치 및 물품 제조 방법 - Google Patents

묘화 장치 및 물품 제조 방법 Download PDF

Info

Publication number
KR101443426B1
KR101443426B1 KR1020110070385A KR20110070385A KR101443426B1 KR 101443426 B1 KR101443426 B1 KR 101443426B1 KR 1020110070385 A KR1020110070385 A KR 1020110070385A KR 20110070385 A KR20110070385 A KR 20110070385A KR 101443426 B1 KR101443426 B1 KR 101443426B1
Authority
KR
South Korea
Prior art keywords
blanking
charged particle
command
blankers
substrate
Prior art date
Application number
KR1020110070385A
Other languages
English (en)
Other versions
KR20120008469A (ko
Inventor
요시히로 히라따
도루 야마자끼
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR20120008469A publication Critical patent/KR20120008469A/ko
Application granted granted Critical
Publication of KR101443426B1 publication Critical patent/KR101443426B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
    • H01J37/3177—Multi-beam, e.g. fly's eye, comb probe
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2002—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image
    • G03F7/2004—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image characterised by the use of a particular light source, e.g. fluorescent lamps or deep UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/04—Arrangements of electrodes and associated parts for generating or controlling the discharge, e.g. electron-optical arrangement, ion-optical arrangement
    • H01J37/045—Beam blanking or chopping, i.e. arrangements for momentarily interrupting exposure to the discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/24—Circuit arrangements not adapted to a particular application of the tube and not otherwise provided for
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0275—Photolithographic processes using lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0279—Ionlithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/02—Details
    • H01J2237/0216—Means for avoiding or correcting vibration effects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/04—Means for controlling the discharge
    • H01J2237/043—Beam blanking
    • H01J2237/0435—Multi-aperture
    • H01J2237/0437—Semiconductor substrate

Abstract

복수의 하전 입자선으로 기판에 패턴을 묘화하는 묘화 장치는, 복수의 개구를 포함하는 블랭킹 개구 어레이와, 복수의 블랭커를 포함하고, 복수의 블랭커에 의해 복수의 하전 입자선을 각각 편향시켜서 블랭킹 개구 어레이로 하여금 편향된 복수의 하전 입자선을 각각 차단시키도록 구성되는 블랭킹 유닛과, 시리얼 형식의 블랭킹 명령을 생성하도록 구성되는 생성 회로와, 생성 회로에 의해 생성된 블랭킹 명령을 블랭킹 유닛으로 전송하도록 구성되는 시리얼 전송 케이블을 포함하고, 블랭킹 유닛은 시리얼 전송 케이블을 통해서 수신된 시리얼 형식의 블랭킹 명령을 패러렐 형식의 블랭킹 명령으로 변환시키고, 패러렐 형식의 블랭킹 명령에 기초하여 복수의 블랭커를 구동하도록 구성된다.

Description

묘화 장치 및 물품 제조 방법{DRAWING APPARATUS AND METHOD OF MANUFACTURING ARTICLE}
본 발명은 복수의 하전 입자선으로 기판에 패턴을 묘화하는 묘화 장치 및 그것을 사용해서 물품을 제조하는 방법에 관한 것이다.
전자선과 같은 하전 입자선을 사용해서 기판에 패턴을 묘화하는 하전 입자선 묘화 장치가 상용화되어 있다. 하전 입자선 묘화 장치에 있어서의 최대의 과제는 묘화 속도의 향상이다. 묘화 속도를 향상시키기 위한 방식으로서, 하전 입자원에 의해 방출되는 하전 입자선을 복수의 하전 입자선으로 분할해서, 복수의 하전 입자선을 사용해서 기판에 동시에 패턴을 묘화하는 멀티 하전 입자선 방식이 유리하다.
복수의 하전 입자선으로 기판에 패턴을 묘화하는 하전 입자선 묘화 장치는 기판에의 하전 입자선의 조사/비조사를 제어하는 블랭커(블랭킹 편향기)를 제어하는데 사용되는 구동 신호선의 개수가 하전 입자선의 개수의 증가에 따라 증가한다는 문제가 발생한다. 복수의 블랭커가 배열된 블랭커 어레이를 내포하는 경통과 복수의 블랭커에 대응하는 복수의 드라이버를 포함하는 전기 부품은 각각 복수의 구동 신호선을 통해 서로 접속된다. 드라이버는 구동 신호선의 기생 용량 및 기생 저항을 고려한 구동 능력을 가져야만 해서, 전기 부품의 크기가 증가할 수 있다. 또한, 구동 신호선의 개수는 블랭커의 개수에 비례하여 증가해서, 구동 신호선을 묶은 케이블도 블랭커의 개수에 비례하여 굵어진다. 케이블이 굵어지면, 케이블을 통해서 전기 부품으로부터 경통까지 진동이 전달될 수도 있어서, 이에 대한 대책이 필요하게 된다. 이와 같이, 경통으로부터 이격된 위치에 전기 부품을 배치하고, 블랭커와 드라이버를 개별의 구동 신호선을 통해 서로 접속하는 방식은 다양한 제한을 받을 수도 있다.
본 발명은, 상술된 배경을 인식하여 이루어진 것이며, 복수의 블랭커를 포함하는 묘화 장치에 대해 처리량 및 구현의 관점에서 유리한 기술을 제공하는 것을 그 목적으로 한다.
본 발명의 일 양태는 복수의 하전 입자선으로 기판에 패턴을 묘화하는 묘화 장치를 제공하며, 상기 장치는 복수의 개구를 포함하는 블랭킹 개구 어레이와, 복수의 블랭커를 포함하고 복수의 블랭커에 의해 복수의 하전 입자선을 각각 편향시켜서 블랭킹 개구 어레이로 하여금 편향된 복수의 하전 입자선을 각각 차단시키도록 구성되는 블랭킹 유닛과, 시리얼 형식의 블랭킹 명령을 생성하도록 구성되는 생성 회로와, 생성 회로에 의해 생성된 블랭킹 명령을 블랭킹 유닛으로 전송하도록 구성되는 시리얼 전송 케이블을 포함하고, 블랭킹 유닛은 시리얼 전송 케이블을 통해서 수신된 시리얼 형식의 블랭킹 명령을 패러렐 형식의 블랭킹 명령으로 변환시키고, 패러렐 형식의 블랭킹 명령에 기초하여 복수의 블랭커를 구동하도록 구성된다.
본 발명의 추가적인 특징은 첨부된 도면을 참조하여 이하 예시적인 실시예의 설명으로부터 명백해질 것이다.
도 1은 본 발명의 실시예에 따른 하전 입자선 묘화 장치의 개략 구성을 도시하는 도면.
도 2는 블랭킹 유닛 및 그것에 관련된 부분의 구성예를 도시하는 개략적인 평면도.
도 3은 블랭킹 유닛 및 그것에 관련된 부분의 구성예를 도시하는 개략적인 단면도.
도 4는 블랭킹 제어 회로의 구성예를 도시하는 회로도.
도 5는 블랭킹 유닛의 구성예를 도시하는 개략적인 단면도.
도 6은 본 발명의 다른 실시예에 따른 하전 입자선 묘화 장치의 개략적인 구성을 도시하는 도면.
이하, 첨부 도면을 참조하면서 본 발명의 실시예를 설명할 것이다. 우선, 도 1을 참조하면서 본 발명의 실시예에 따른 하전 입자선 묘화 장치에 대해서 설명할 것이다. 본 명세서에서, 하전 입자선으로서 전자선을 사용하는 일례를 설명할 것이지만, 하전 입자선은, 예를 들어 이온선일 수도 있다.
하전 입자선 묘화 장치는 감광제가 도포된 기판(120)을 위치 결정하는 위치 결정 기구(스테이지 기구)(121)와, 기판(120)에 전자선을 조사해서 기판(120)에 패턴을 묘화하는 경통(130)을 포함한다. 전하선 묘화 장치는 컨트롤러(100), 렌즈 제어 회로(101, 108), 블랭킹 명령 생성 회로(104), 편향 제어 회로(107)를 포함할 수도 있다.
경통(130)은 예를 들어, 전자총(109), 콜리메이터 렌즈(111), 개구 어레이(114), 블랭킹 유닛(116), 블랭킹 개구 어레이(117), 편향기(118), 정전 렌즈(119)를 포함할 수 있다. 전자총(하전 입자원)(109)은 크로스오버 상(110)을 형성하고, 전자를 생성한다. 크로스오버 상(110)으로부터 방사된 전자는 전자기 렌즈를 사용하는 콜리메이터 렌즈(111)의 작용에 의해 평행한 전자선이 된다. 전자선은 개구 어레이(114)에 입사한다. 도 1을 참조하면, 참조 부호(112)는 전자의 궤도를 예시하고 있다.
개구 어레이(114)는 매트릭스 패턴으로 배열된 복수의 원 형상의 개구(openings)를 포함하고, 개구 어레이(114)에 입사한 전자선은 개구 어레이(114)에 의해 복수의 전자선으로 분할된다. 개구 어레이(114)의 개구를 통과한 전자선은 매트릭스 패턴으로 배열된 정전 렌즈(115)에 입사한다. 정전 렌즈(115)로는 예를 들어 원 형상의 개구를 갖는 3장의 전극판을 사용할 수 있다.
정전 렌즈(115)의 초점면에는 블랭킹 개구 어레이(117)가 배치된다. 블랭킹 개구 어레이(117)에는 복수의 정전 렌즈(115)에 대응하도록 복수의 블랭킹 개구가 매트릭스 패턴으로 배열된다. 정전 렌즈(115)와 블랭킹 개구 어레이(117)의 사이에는, 복수의 블랭커가 매트릭스 패턴으로 배열된 블랭킹 유닛(116)이 배치된다. 각각의 블랭커는 블랭커를 지지하는 지지 기판에 형성된 개구를 사이에 두고 서로 대향하는 한 쌍의 블랭킹 전극을 포함한다. 한 쌍의 블랭킹 전극의 사이에 전위차가 생성되지 않은 경우에, 전자선은 블랭킹 개구 어레이(117)의 블랭킹 개구를 통과하고 기판(120)에 조사된다. 한편, 한 쌍의 블랭킹 전극의 사이에 미리결정된 전위차가 생성된 경우에, 전자선은 편향되어져서 블랭킹 개구 어레이(117)에 의해 차단되므로, 블랭킹 개구를 통과하지도, 기판(120)에 조사되지도 않는다. 즉, 블랭킹 유닛(116)은, 기판(120)에 조사되지 않아야 할 전자선이 블랭킹 개구 어레이(117)에 의해 차단됨과 동시에 기판(120)에 조사되어야 할 전자선이 블랭킹 개구를 통과하도록 복수의 블랭커를 제어한다. 블랭킹 유닛(116)은, 블랭킹 명령 생성 회로(104)에 의해 시리얼 전송 케이블(105)을 통해서 발행되는 블랭킹 명령에 따라서 전자선의 블랭킹[기판(120)에의 전자선의 조사/비조사]을 제어한다.
블랭킹 개구 어레이(117)를 통과한 전자선은, 정전 렌즈(119)에 의해 기판(120)의 표면에 결상한다. 기판(120)에 패턴을 묘화하는 동안, 기판(120)은 위치 결정 기구(121)에 의해 X방향으로 연속적으로 구동되어, 전자선이 편향기(118)에 의해 Y방향으로 주사되고, 블랭킹 유닛(116)에 의해 기판(120)에의 조사/비조사가 제어된다.
컨트롤러(100)는, 예를 들어 기판(120)에 묘화될 패턴의 데이터를 장치(도시되지 않음)로부터 수신하고, 패턴의 데이터를 비트맵 데이터로 변환하고, 변환된 데이터를 블랭킹 명령 생성 회로(104)에 제공한다. 블랭킹 명령 생성 회로(104)는 컨트롤러(100)에 의해 제공된 비트맵 데이터에 기초하여 복수의 블랭커(207)를 제어하기 위한 복수의 블랭킹 명령을 생성한다. 렌즈 제어 회로(101)는 콜리메이터 렌즈(111) 및 정전 렌즈(115)를 제어한다. 렌즈 제어 회로(108)는 정전 렌즈(119)를 제어한다. 편향 제어 회로(107)는 편향기(118)를 제어한다.
도 2 및 도 3을 참조하여 블랭킹 유닛(116) 및 그것에 관련된 부분의 구성예를 설명할 것이다. 블랭킹 유닛(116)은 예를 들어, 지지 기판(209)과 블랭커 어레이(208)와 블랭킹 제어 회로(203)를 포함한다. 지지 기판(209)에는, 복수의 개구(206)가 매트릭스 패턴으로 배열된다. 블랭커 어레이(208)는 복수의 개구(206)의 각각에 대응하는 복수의 블랭커(207)를 매트릭스 패턴으로 배열함으로써 형성된다. 블랭킹 제어 회로(203)는 지지 기판(209)에 배치되고, 구동 신호선(204)을 통해서 복수의 블랭커(207)를 제어한다. 블랭커(207)는 전자선을 편향시키는 편향기로서 기능하고, 지지 기판(209)에 형성된 개구(206)를 사이에 두고 서로 대향하는 한 쌍의 블랭킹 전극(207a, 207b)을 포함한다.
지지 기판(209)은 복수의 블랭커(207)를 둘러싸는 경통 하우징(210)의 내측 공간(231)으로부터 경통 하우징(210)의 외측 공간(230)까지 연장된다. 블랭커 어레이(208)는 경통 하우징(210)의 내측 공간(231)에 배치된다. 내측 공간(231)과 외측 공간(230)은 시일(236)에 의해 서로 분리될 수 있다. 블랭킹 제어 회로(203)는 예를 들어 경통 하우징(210)의 외측 공간(230)에 전체적으로 또는 부분적으로 배치될 수 있다. 블랭킹 제어 회로(203)는 경통(130)으로부터 이격된 위치에 배치된 블랭킹 명령 생성 회로(104)로부터 시리얼 전송 케이블(105)을 통해서 블랭킹 명령을 시리얼 데이터의 형식으로 수신한다. 블랭킹 명령은 예를 들어, 복수의 블랭커(207)의 각각에 대해서, 전자선의 조사/비조사를 나타내는 도트 데이터와, 조사/비조사의 전환(즉, 블랭킹)의 타이밍을 나타내는 타이밍 데이터를 포함할 수 있다.
시리얼 전송 케이블(105)은 블랭킹 명령 생성 회로(104)에 제공된 인터페이스(220)와 블랭킹 유닛(116)에 제공된 인터페이스(202)를 접속시킨다. 인터페이스(220, 202)는 시리얼 인터페이스일 수 있다. 시리얼 전송 케이블(105)은 광섬유 케이블일 수 있다. 블랭킹 제어 회로(203)는 블랭킹 명령 생성 회로(104)로부터 수신된 블랭킹 명령에 기초하여 복수의 블랭커(207)를 제어하는 데에 사용되는 복수의 구동 신호를 생성하고, 복수의 구동 신호를 복수의 구동 신호선(204)에 각각 출력한다. 블랭킹 유닛(116)의 블랭킹 제어 회로(203)는 전체적으로 또는 부분적으로 냉각 디바이스(260)에 의해 냉각될 수 있다. 냉각 디바이스(260)는 블랭킹 제어 회로(203)로부터 전체적으로 또는 부분적으로부터 열을 회수하는 열교환기(211)와, 열교환기(211)를 통과하는 순환 경로를 형성하는 관로(212)와, 열교환기(211)를 통과하는 냉매를 냉각시키는 냉각기를 포함할 수 있다.
도 4를 참조하여 블랭킹 제어 회로(203)의 구성예를 설명할 것이다. 블랭킹 제어 회로(203)는 시리얼 패러렐 변환 회로(S/P 변환 회로)(401)와 제어 회로(402)와 복수의 제어 신호 생성 회로(405a)와 복수의 드라이버(409)를 포함할 수 있다. 시리얼 패러렐 변환 회로(401)는 인터페이스(202)에 의해 블랭킹 명령 생성 회로(104)로부터 수신된 블랭킹 명령의 시리얼 데이터를 패러렐 데이터로 변환한다. 복수의 제어 신호 생성 회로(405a)는 복수의 블랭커(207)의 각각에 대응한다. 각각의 제어 신호 생성 회로(405a)는 그 대응하는 블랭커(207)에 대한 제어 신호를 생성한다. 제어 신호는 신호선(290)을 통해서 드라이버(409)에 공급되고, 드라이버(409)는 제어 신호에 따라서 블랭커(207)를 구동한다. 드라이버(409)는 CMOS 인버터와 같은 푸시풀 회로(push-pull circuit)를 포함할 수 있다. 푸시풀 회로를 채용함으로써 블랭커(207)를 온 상태로부터 오프 상태로 전환할 때 블랭킹 전극에 잔류하는 전하를 빠르게 제거할 수 있어서, 온 상태로부터 오프 상태로의 전환을 고속화할 수 있게 한다. 제어 회로(402)는 시리얼 패러렐 변환 회로(401)에 의해 패러렐 데이터로 변환된 블랭킹 명령에 기초하여 도트 데이터 및 타이밍 데이터를 생성하고, 도트 데이터 및 타이밍 데이터를 복수의 제어 신호 생성 회로(405a)에 공급한다.
블랭커(207)의 개수의 증가에 따라서 블랭킹 제어 회로(203)의 규모가 증가하고, 이에 따라 블랭킹 제어 회로(203)의 제조 동안 결함이 발생될 가능성이 증가한다는 점을 유의한다. 따라서, 블랭킹 제어 회로(203)는 바람직하게는 리던던트 회로(redundant circuit)를 포함해서, 결함 발생시에 결함이 발생한 회로를 리던던트 회로로 치환시킨다. 도 4에 도시된 예에서, 블랭킹 제어 회로(203)는, 제어 신호 생성 회로(405a)가 결함을 갖는 경우에, 제어 신호 생성 회로(405a) 대신에 사용되는 제어 신호 생성 회로(405b)를 구비한다. 블랭킹 제어 회로(203)는 치환 제어 회로(403)를 포함할 수 있다. 치환 제어 회로(403)는 결함을 갖는 회로를 특정하는 정보에 기초하여, 결함을 갖는 회로[예를 들어, 제어 신호 생성 회로(405a)]를 리던던트 회로[예를 들어, 제어 신호 생성 회로(405b)]로 치환시킨다. 이 정보는 치환 제어 회로(403)의 내부 또는 외부의 메모리에 저장될 수 있다. 이 정보는 블랭킹 명령 생성 회로(104) 또는 컨트롤러(100)에 의해 제공될 수도 있다. 예를 들어, 제어 신호 생성 회로(405a)가 결함을 갖는 경우를 고려할 것이다. 이 경우, 치환 제어 회로(403)는 제어 신호 생성 회로(405a)와 드라이버(409)의 사이에 배치된 스위치(407a)를 턴오프시키고, 리던던트 회로로서 기능하는 제어 신호 생성 회로(405b)와 드라이버(409)의 사이에 배치된 스위치(407b)를 턴온시킬 수 있다. 스위치(407a, 407b) 대신에 퓨즈를 채용할 수도 있다. 이러한 구성에서는, 제어 신호 생성 회로(405a)가 결함을 갖는 경우에는, 제어 신호 생성 회로(405b)와 드라이버(409)의 사이에 배치된 퓨즈가 절단된다. 그러나, 제어 신호 생성 회로(405b)가 결함을 갖는 경우에는, 제어 신호 생성 회로(405a)와 드라이버(409)와의 사이에 배치된 퓨즈가 절단된다. 제어 신호 생성 회로(405a, 405b)가 모두 결함을 갖지 않을 경우에, 두 개의 퓨즈 중 하나가 절단된다.
치환 제어 회로(403)는 바람직하게는 결함을 갖는 제어 신호 생성 회로에 대해 클록 신호 CLK, 전원 전압 또는 둘다의 공급을 정지시킨다. 도 4는 결함을 갖는 제어 신호 생성 회로에 대한 클록 신호 CLK의 공급을 정지시키는 구성을 나타낸다. 예를 들어, 제어 신호 생성 회로(405a)가 결함을 갖는 경우를 고려할 것이다. 이 경우, 치환 제어 회로(403)는 스위치(420a)를 턴오프시켜서 결함을 갖는 제어 신호 생성 회로(405a)에 대한 클록 신호 CLK의 공급을 정지시킨다. 또한, 치환 제어 회로(403)는 스위치(420b)를 턴온시켜서 리던던트 회로로서 기능하는 제어 신호 생성 회로(405b)에 클록 신호 CLK를 공급한다.
도 5을 참조하여 블랭킹 유닛(116)의 구성예를 설명할 것이다. 블랭커(207)를 구성하는 블랭킹 전극(207a)은 구동 신호선(204)에 접속될 수 있고, 다른 블랭킹 전극(207b)[도 5에서는, 블랭킹 전극(207a) 뒤에 숨겨짐]에는 접지 도전체와 같은 고정 전위로 유지되는 선이 접속될 수 있다. 블랭킹 전극(207a) 하부에는, 푸시풀 회로(예를 들어, CMOS 인버터)를 포함할 수 있는 드라이버(409)가 전체적으로 또는 부분적으로 배치될 수 있다. 이러한 배치로 인해, 구동 신호선(204)의 배선 길이를 짧게 할 수 있어서, 블랭커(207)의 턴온/턴오프를 고속화할 수 있다. 지지 기판(209)은 반도체 기판 또는 반도체 기판 및 다른 기판 모두를 사용할 수 있고, 드라이버(409)는 반도체 기판에 형성될 수 있다. 반도체 기판 상에는, 배선층 및 층간 절연막의 적층 구조가 배치될 수 있다. 반도체 기판에는, 시리얼 패러렐 변환 회로(S/P 변환 회로)(401), 제어 회로(402), 제어 신호 생성 회로(405a, 405b) 및 스위치(407a, 407b)도 형성될 수 있다. 도 5에 도시된 예에서는, 시리얼 패러렐 변환 회로(401), 제어 회로(402), 제어 신호 생성 회로(405a, 405b) 및 스위치(407a, 407b)는 경통 하우징(210)의 외측 공간에 배치되고, 드라이버(409)는 경통 하우징(210)의 내측 공간에 배치된다.
상술된 바와 같이, 본 실시예에서는, 경통(130)에 내장된 블랭킹 유닛(116)과 경통(130)으로부터 이격된 위치에 배치된 블랭킹 명령 생성 회로(104)는 시리얼 전송 케이블(105)을 통해 서로 접속된다. 블랭킹 명령 생성 회로(104)에 의해 생성된 블랭킹 명령은 시리얼 전송 케이블(105)을 통해서 블랭킹 유닛(116)에 전송된다. 이는 경통(130)과 블랭킹 명령 생성 회로(104)를 서로 접속시키는 구성을 단순화시킬 수 있어, 블랭킹 명령 생성 회로(104)를 소형화시킬 수 있게 만든다. 또한, 시리얼 전송 케이블(105)의 두께를 감소시킬 수 있기 때문에, 블랭킹 명령 생성 회로(104)로부터 경통(130)까지 전달되는 진동을 저감할 수 있다.
리던던시 생성(redundancy generation)은, 상술된 바와 같이 블랭킹 제어 회로(203)에 리던던트 회로를 내장하는 것 뿐만아니라, 예를 들어, 적어도 2개의 블랭킹 유닛(116)을 경통(130)에 전자선(하전 입자선)의 경로를 따라 직렬로 내장하는 것에 의해서도 수행될 수 있다. 도 6에 도시된 예에서, 적어도 2개의 블랭킹 유닛(116)으로서, 2단의 블랭킹 유닛(116a, 116b)이 제공된다. 따라서, 정전 렌즈(115) 대신에 정전 렌즈(115a, 115b)가 제공되고, 블랭킹 개구 어레이(117) 대신에 블랭킹 개구 어레이(117a, 117b)가 제공된다.
블랭킹 유닛(116a, 116b)과 블랭킹 명령 생성 회로(104)를 시리얼 전송 케이블(105)을 통해 서로 접속시킴으로써 경통(130)의 근방의 배선의 구조가 단순화될 수 있어서, 2개 이상의 블랭킹 유닛(116a, 116b)을 배치하는 것이 용이해진다. 이러한 구성에서, 예를 들어, 블랭킹 유닛(116a) 중 하나의 블랭커 또는 그것을 구동하는 회로가 결함을 갖는 경우에, 그것에 대응하는 블랭킹 유닛(116b) 중 하나의 블랭커를 대신 사용할 수 있다.
본 발명에 따른 물품 제조 방법은 반도체 디바이스와 같은 마이크로 디바이스의 제조에 적합하다. 상기 제조 방법은 감광제가 도포된 기판에 상술된 하전 입자선 묘화 장치를 사용하여 패턴을 묘화하는 단계와, 묘화 공정에서 패턴을 묘화시킨 기판을 현상하는 단계를 포함할 수 있다. 제조 방법은 후속적인 공지된 단계들(예를 들면, 산화, 성막, 증착, 도핑, 평탄화, 에칭, 레지스트 박리, 다이싱, 본딩, 패키징)을 포함할 수도 있다.
본 발명은 예시적인 실시예를 참조하여 설명되었지만, 본 발명이 개시된 예시적인 실시예에 의해 제한되지 않는다는 점을 이해해야 한다. 이하 청구 범위의 범위는 이러한 변경물과 동등한 구조와 기능을 모두 포함하도록 최광의의 해석이 허용되어야 할 것이다.

Claims (13)

  1. 복수의 하전 입자선으로 기판에 패턴을 묘화하는 묘화 장치이며,
    복수의 하전 입자선의 경로를 따라 직렬로 배치된 적어도 2개의 블랭킹 유닛으로서, 각각의 블랭킹 유닛은, 복수의 블랭커를 포함하고, 상기 복수의 블랭커에 의해 상기 복수의 하전 입자선을 각각 블랭킹하도록 구성되는, 상기 적어도 2개의 블랭킹 유닛과,
    시리얼 형식의 블랭킹 명령을 생성하도록 구성되는 생성 회로와,
    상기 생성 회로에 의해 생성된 블랭킹 명령을 상기 블랭킹 유닛으로 전송하도록 구성되는 전송 케이블
    을 포함하고,
    상기 블랭킹 유닛은, 상기 전송 케이블을 통해서 수신된 시리얼 형식의 블랭킹 명령을 패러렐 형식의 블랭킹 명령으로 변환시키고, 상기 패러렐 형식의 블랭킹 명령에 기초하여 상기 복수의 블랭커를 구동하도록 구성되며,
    상기 적어도 2개의 블랭킹 유닛 중 1개의 블랭킹 유닛의 블랭커가 결함을 갖는 경우에, 상기 결함을 갖는 블랭커 대신에, 상기 적어도 2개의 블랭킹 유닛 중 다른 블랭킹 유닛의 블랭커가 사용되는 묘화 장치.
  2. 제1항에 있어서,
    상기 블랭킹 유닛은 상기 블랭킹 유닛의 구성요소 회로가 치환되는 리던던트 회로를 포함하는 묘화 장치.
  3. 제2항에 있어서,
    상기 블랭킹 유닛은, 상기 블랭킹 유닛의 구성요소 회로를 상기 리던던트 회로로 치환시키도록 구성된 치환 제어 회로를 더 포함하는 묘화 장치.
  4. 복수의 하전 입자선으로 기판에 패턴을 묘화하는 묘화 장치이며,
    복수의 블랭커를 포함하고, 상기 복수의 블랭커에 의해 상기 복수의 하전 입자선을 각각 블랭킹하도록 구성되는 블랭킹 유닛과,
    시리얼 형식의 블랭킹 명령을 생성하도록 구성되는 생성 회로와,
    상기 생성 회로에 의해 생성된 블랭킹 명령을 상기 블랭킹 유닛으로 전송하도록 구성되는 전송 케이블
    을 포함하고,
    상기 블랭킹 유닛은, 상기 전송 케이블을 통해서 수신된 시리얼 형식의 블랭킹 명령을 패러렐 형식의 블랭킹 명령으로 변환시키고, 상기 패러렐 형식의 블랭킹 명령에 기초하여 상기 복수의 블랭커를 구동하도록 구성되며,
    상기 블랭킹 유닛은,
    상기 복수의 블랭커를 각각 구동하도록 구성되는 복수의 드라이버를 포함하는 지지 기판과,
    상기 복수의 드라이버에 의해 각각 구동되는 블랭킹 전극을 포함하고,
    상기 지지 기판은,
    상기 복수의 드라이버가 형성된 반도체 기판과,
    상기 반도체 기판 위에 배치되는, 배선층 및 층간 절연막의 적층 구조를 포함하고,
    상기 블랭킹 전극은 상기 적층 구조 상에 배치되고,
    상기 복수의 드라이버 각각의 적어도 일부분은, 상기 블랭킹 전극 중 대응하는 블랭킹 전극의 하부에 배치되는 묘화 장치.
  5. 제4항에 있어서,
    상기 복수의 드라이버의 각각은 푸시풀 회로(push-pull circuit)를 포함하는 묘화 장치.
  6. 제5항에 있어서,
    상기 푸시풀 회로는 CMOS 인버터를 포함하는 묘화 장치.
  7. 제4항에 있어서,
    상기 복수의 블랭커를 둘러싸는 하우징을 더 포함하고,
    상기 블랭킹 유닛은 상기 복수의 드라이버에 각각 제어 신호를 공급하도록 구성되는 복수의 제어 신호 생성 회로를 포함하고,
    상기 지지 기판은 상기 하우징 내부의 내측 공간으로부터 상기 하우징 외부의 외측 공간까지 연장되고, 상기 복수의 제어 신호 생성 회로는 상기 외측 공간에서 상기 지지 기판 상에 배치되는 묘화 장치.
  8. 복수의 하전 입자선으로 기판에 패턴을 묘화하는 묘화 장치이며,
    복수의 블랭커를 포함하고, 상기 복수의 블랭커에 의해 상기 복수의 하전 입자선을 각각 블랭킹하도록 구성되는 블랭킹 유닛과,
    시리얼 형식의 블랭킹 명령을 생성하도록 구성되는 생성 회로와,
    상기 생성 회로에 의해 생성된 블랭킹 명령을 상기 블랭킹 유닛으로 전송하도록 구성되는 전송 케이블과,
    상기 복수의 블랭커를 둘러싸는 하우징
    을 포함하고,
    상기 블랭킹 유닛은, 상기 전송 케이블을 통해서 수신된 시리얼 형식의 블랭킹 명령을 패러렐 형식의 블랭킹 명령으로 변환시키고, 상기 패러렐 형식의 블랭킹 명령에 기초하여 상기 복수의 블랭커를 구동하도록 구성되며,
    상기 블랭킹 유닛은, 상기 복수의 블랭커를 각각 구동하도록 구성되는 복수의 드라이버를 갖는 지지 기판과, 상기 패러렐 형식의 블랭킹 명령에 기초하여, 상기 복수의 드라이버에 각각 제어 신호를 공급하도록 구성되는 복수의 제어 신호 생성 회로를 포함하고,
    상기 지지 기판은 상기 하우징 내부의 내측 공간 및 상기 하우징 외부의 외측 공간으로 노출되고, 상기 복수의 제어 신호 생성 회로는 상기 외측 공간으로 노출되는 묘화 장치.
  9. 제8항에 있어서,
    상기 복수의 제어 신호 생성 회로를 냉각하도록 구성되는 냉각 디바이스를 더 포함하는 묘화 장치.
  10. 복수의 하전 입자선으로 기판에 패턴을 묘화하는 묘화 장치이며,
    복수의 하전 입자선의 경로를 따라 직렬로 배치된 적어도 2개의 디바이스로서, 각각의 디바이스는, 상기 기판에 대한 상기 복수의 하전 입자선의 조사 상태를 각각 스위칭하도록 구성되는 복수의 구성요소를 포함하는, 상기 적어도 2개의 디바이스와,
    시리얼 형식으로 상기 디바이스에 대한 명령을 생성하도록 구성되는 생성 회로와,
    상기 생성 회로에 의해 생성된 명령을 상기 디바이스로 전송하도록 구성되는 전송 케이블
    을 포함하고,
    상기 디바이스는, 상기 전송 케이블을 통해서 수신된 시리얼 형식의 명령을 패러렐 형식의 명령으로 변환시키고, 상기 패러렐 형식의 명령에 기초하여 상기 복수의 구성요소를 구동하도록 구성되며,
    상기 적어도 2개의 디바이스 중 1개의 디바이스의 상기 복수의 구성요소 중 1개의 구성요소가 결함을 갖는 경우에, 상기 결함을 갖는 구성요소 대신에, 상기 적어도 2개의 디바이스 중 다른 디바이스의 상기 복수의 구성요소 중 1개의 구성요소가 사용되는 묘화 장치.
  11. 복수의 하전 입자선으로 기판에 패턴을 묘화하는 묘화 장치이며,
    상기 기판에 대한 상기 복수의 하전 입자선의 조사 상태를 각각 스위칭하도록 구성되는 복수의 구성요소를 포함하는 디바이스와,
    시리얼 형식으로 상기 디바이스에 대한 명령을 생성하도록 구성되는 생성 회로와,
    상기 생성 회로에 의해 생성된 명령을 상기 디바이스로 전송하도록 구성되는 전송 케이블
    을 포함하고,
    상기 디바이스는, 상기 전송 케이블을 통해서 수신된 시리얼 형식의 명령을 패러렐 형식의 명령으로 변환시키고, 상기 패러렐 형식의 명령에 기초하여 상기 복수의 구성요소를 구동하도록 구성되며,
    상기 디바이스는, 상기 복수의 구성요소를 각각 구동하도록 구성되는 복수의 드라이버를 포함하는 지지 기판을 포함하고,
    상기 지지 기판은,
    상기 복수의 드라이버가 형성된 반도체 기판과,
    상기 반도체 기판 위에 배치되는, 배선층 및 층간 절연막의 적층 구조를 포함하고,
    상기 복수의 구성요소는 상기 적층 구조 상에 배치되고,
    상기 복수의 드라이버 각각의 적어도 일부분은, 상기 복수의 구성요소 중 대응하는 구성요소의 하부에 배치되는 묘화 장치.
  12. 복수의 하전 입자선으로 기판에 패턴을 묘화하는 묘화 장치이며,
    상기 기판에 대한 상기 복수의 하전 입자선의 조사 상태를 각각 스위칭하도록 구성되는 복수의 구성요소를 포함하는 디바이스와,
    시리얼 형식으로 상기 디바이스에 대한 명령을 생성하도록 구성되는 생성 회로와,
    상기 생성 회로에 의해 생성된 명령을 상기 디바이스로 전송하도록 구성되는 전송 케이블과,
    상기 복수의 구성요소를 둘러싸는 하우징
    을 포함하고,
    상기 디바이스는, 상기 전송 케이블을 통해서 수신된 시리얼 형식의 명령을 패러렐 형식의 명령으로 변환시키고, 상기 패러렐 형식의 명령에 기초하여 상기 복수의 구성요소를 구동하도록 구성되며,
    상기 디바이스는, 상기 복수의 구성요소를 각각 구동하도록 구성되는 복수의 드라이버를 갖는 지지 기판과, 상기 패러렐 형식의 명령에 기초하여, 상기 복수의 드라이버에 각각 제어 신호를 공급하도록 구성되는 복수의 제어 신호 생성 회로를 포함하고,
    상기 지지 기판은 상기 하우징 내부의 내측 공간 및 상기 하우징 외부의 외측 공간으로 노출되고, 상기 복수의 제어 신호 생성 회로는 상기 외측 공간으로 노출되는 묘화 장치.
  13. 삭제
KR1020110070385A 2010-07-16 2011-07-15 묘화 장치 및 물품 제조 방법 KR101443426B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2010-162218 2010-07-16
JP2010162218A JP2012023316A (ja) 2010-07-16 2010-07-16 荷電粒子線描画装置および物品の製造方法

Publications (2)

Publication Number Publication Date
KR20120008469A KR20120008469A (ko) 2012-01-30
KR101443426B1 true KR101443426B1 (ko) 2014-09-24

Family

ID=45467264

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110070385A KR101443426B1 (ko) 2010-07-16 2011-07-15 묘화 장치 및 물품 제조 방법

Country Status (4)

Country Link
US (1) US8476606B2 (ko)
JP (1) JP2012023316A (ko)
KR (1) KR101443426B1 (ko)
TW (1) TWI439820B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170107399A (ko) * 2016-03-15 2017-09-25 가부시키가이샤 뉴플레어 테크놀로지 멀티 하전 입자빔의 블랭킹 장치, 멀티 하전 입자빔의 블랭킹 방법 및 멀티 하전 입자빔 묘화 장치

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013008878A (ja) * 2011-06-24 2013-01-10 Canon Inc 描画装置、物品の製造方法、及び処理装置
JP6087506B2 (ja) * 2012-01-31 2017-03-01 キヤノン株式会社 描画方法及び物品の製造方法
RU2017146228A (ru) * 2012-03-20 2019-02-20 МЭППЕР ЛИТОГРАФИ АйПи Б.В. Агрегат и способ переноса радикалов
JP2014007013A (ja) * 2012-06-22 2014-01-16 Canon Inc 静電レンズアレイ、マルチ荷電粒子光学系、及びフォーカス調整方法
JP2014116518A (ja) * 2012-12-11 2014-06-26 Canon Inc 描画装置及び物品の製造方法
JP6147642B2 (ja) * 2013-10-11 2017-06-14 株式会社ニューフレアテクノロジー マルチ荷電粒子ビームのブランキング装置
CN105874559B (zh) * 2013-11-14 2018-11-23 迈普尔平版印刷Ip有限公司 多电极电子光学系统
TW201618153A (zh) * 2014-09-03 2016-05-16 Nuflare Technology Inc 多重帶電粒子束的遮沒裝置，多重帶電粒子束描繪裝置，及多重帶電粒子束的不良射束遮蔽方法
TWI578364B (zh) * 2014-09-03 2017-04-11 Nuflare Technology Inc Inspection method of masking device with multiple charged particle beam
JP2018113096A (ja) 2015-04-13 2018-07-19 株式会社日立ハイテクノロジーズ 荷電粒子ビーム装置
JP6589758B2 (ja) * 2016-07-04 2019-10-16 株式会社ニューフレアテクノロジー マルチ荷電粒子ビーム描画装置及びマルチ荷電粒子ビーム描画方法
JP7002837B2 (ja) * 2016-10-26 2022-01-20 株式会社ニューフレアテクノロジー マルチ荷電粒子ビーム描画装置及びマルチ荷電粒子ビーム描画方法
JP6804389B2 (ja) * 2017-05-30 2020-12-23 株式会社ニューフレアテクノロジー 描画装置および描画方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0582069A (ja) * 1991-09-25 1993-04-02 Hitachi Ltd 電子線描画装置
WO2002001597A1 (fr) 2000-06-27 2002-01-03 Ebara Corporation Appareil d'inspection a faisceau de particules chargees et procede de fabrication d'un dispositif utilisant cet appareil d'inspection
JP2005116743A (ja) 2003-10-07 2005-04-28 Hitachi High-Technologies Corp 荷電粒子ビーム描画方法及び荷電粒子ビーム描画装置
JP2006210460A (ja) * 2005-01-26 2006-08-10 Canon Inc 電子線露光装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4827137A (en) * 1986-04-28 1989-05-02 Applied Electron Corporation Soft vacuum electron beam patterning apparatus and process
JPH052152A (ja) * 1990-12-19 1993-01-08 Hitachi Ltd 光ビーム作成方法、装置、それを用いた寸法測定方法、外観検査方法、高さ測定方法、露光方法および半導体集積回路装置の製造方法
JP3489644B2 (ja) * 1995-11-10 2004-01-26 富士通株式会社 荷電粒子ビーム露光方法及び装置
JPH097538A (ja) 1995-06-26 1997-01-10 Nippon Telegr & Teleph Corp <Ntt> 荷電ビーム描画装置
JPH11186144A (ja) * 1997-12-25 1999-07-09 Advantest Corp 荷電粒子ビーム露光装置
JP2000252198A (ja) * 1999-03-02 2000-09-14 Advantest Corp 荷電ビーム露光装置
JP2001076990A (ja) * 1999-08-31 2001-03-23 Canon Inc 荷電粒子線露光装置及びその制御方法
JP2004282038A (ja) * 2003-02-28 2004-10-07 Canon Inc 偏向器、偏向器を製造する方法、偏向器を適用した荷電粒子線露光装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0582069A (ja) * 1991-09-25 1993-04-02 Hitachi Ltd 電子線描画装置
WO2002001597A1 (fr) 2000-06-27 2002-01-03 Ebara Corporation Appareil d'inspection a faisceau de particules chargees et procede de fabrication d'un dispositif utilisant cet appareil d'inspection
JP2005116743A (ja) 2003-10-07 2005-04-28 Hitachi High-Technologies Corp 荷電粒子ビーム描画方法及び荷電粒子ビーム描画装置
JP2006210460A (ja) * 2005-01-26 2006-08-10 Canon Inc 電子線露光装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170107399A (ko) * 2016-03-15 2017-09-25 가부시키가이샤 뉴플레어 테크놀로지 멀티 하전 입자빔의 블랭킹 장치, 멀티 하전 입자빔의 블랭킹 방법 및 멀티 하전 입자빔 묘화 장치
US10147580B2 (en) 2016-03-15 2018-12-04 Nuflare Technology, Inc. Multi charged particle beam blanking apparatus, multi charged particle beam blanking method, and multi charged particle beam writing apparatus
KR101958926B1 (ko) * 2016-03-15 2019-03-15 가부시키가이샤 뉴플레어 테크놀로지 멀티 하전 입자빔의 블랭킹 장치, 멀티 하전 입자빔의 블랭킹 방법 및 멀티 하전 입자빔 묘화 장치

Also Published As

Publication number Publication date
TW201205204A (en) 2012-02-01
JP2012023316A (ja) 2012-02-02
TWI439820B (zh) 2014-06-01
US20120015303A1 (en) 2012-01-19
US8476606B2 (en) 2013-07-02
KR20120008469A (ko) 2012-01-30

Similar Documents

Publication Publication Date Title
KR101443426B1 (ko) 묘화 장치 및 물품 제조 방법
CN102668015B (zh) 带电粒子多子射束光刻系统、调节装置及其制造方法
JP5491704B2 (ja) 対向電極アレイ板を有するパターン定義装置
US6784442B2 (en) Exposure apparatus, control method thereof, and device manufacturing method
CN102741968B (zh) 支撑和定位结构、半导体设备系统及用于定位的方法
JP2012023316A5 (ja) 荷電粒子線描画装置、物品の製造方法、および、描画方法
JP2013135166A (ja) 荷電粒子線描画装置および描画方法、それを用いた物品の製造方法
JP2010183062A (ja) 荷電粒子線描画装置およびデバイス製造方法
JP2005057110A (ja) マルチ荷電ビームレンズおよびそれを用いた荷電ビーム露光装置
JP4401614B2 (ja) 多軸電子レンズを用いたマルチビーム露光装置、複数の電子ビームを集束する多軸電子レンズ、半導体素子製造方法
US20080017807A1 (en) Deflector array, exposure apparatus, and device manufacturing method
JP2004134388A (ja) 粒子光学装置、電子顕微鏡システムおよび電子リソグラフィーシステム
KR102025602B1 (ko) 멀티 빔용 애퍼쳐 세트 및 멀티 하전 입자 빔 묘화 장치
JP2007019248A (ja) 偏向器、荷電粒子線露光装置およびデバイス製造方法
JP2015070213A (ja) 描画装置、および物品の製造方法
JP5675249B2 (ja) 電極対アレイ板、電極対アレイ板の製造方法、描画装置、および物品の製造方法
JP5253532B2 (ja) 偏向器アレイ、偏向器アレイの製造方法、描画装置、および物品の製造方法
TW495814B (en) Multi-beam exposure apparatus using multi-axle electron lens, electron lens collecting plural electron beams, and manufacturing method of semiconductor device
KR20170118142A (ko) 특히 마이크로리소그래픽 투영 노광 장치의 광학 시스템의 조립체
US8686374B2 (en) Drawing apparatus, and method of manufacturing article
US8564225B1 (en) Accelerator on a chip having a grid and plate cell
JP3357874B2 (ja) 電子ビーム描画装置及び電子ビーム描画方法
JP2014082171A (ja) 照射系、描画装置および物品の製造方法
JP4143204B2 (ja) 荷電粒子線露光装置及び該装置を用いたデバイス製造方法
US8618497B2 (en) Drawing apparatus, method of manufacturing article, and information processing apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170825

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190904

Year of fee payment: 6