KR101441767B1 - 공통 바이어스 전류를 공유하는 다중 증폭 스테이지를 사용하여 신호를 증폭하는 장치, 방법 및 컴퓨터 판독가능 저장 매체 - Google Patents
공통 바이어스 전류를 공유하는 다중 증폭 스테이지를 사용하여 신호를 증폭하는 장치, 방법 및 컴퓨터 판독가능 저장 매체 Download PDFInfo
- Publication number
- KR101441767B1 KR101441767B1 KR1020127007763A KR20127007763A KR101441767B1 KR 101441767 B1 KR101441767 B1 KR 101441767B1 KR 1020127007763 A KR1020127007763 A KR 1020127007763A KR 20127007763 A KR20127007763 A KR 20127007763A KR 101441767 B1 KR101441767 B1 KR 101441767B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- current
- generate
- applying
- produce
- Prior art date
Links
- 230000003321 amplification Effects 0.000 title claims abstract description 147
- 238000003199 nucleic acid amplification method Methods 0.000 title claims abstract description 147
- 238000000034 method Methods 0.000 title claims description 49
- 238000004891 communication Methods 0.000 description 37
- 238000010586 diagram Methods 0.000 description 23
- 239000003990 capacitor Substances 0.000 description 14
- 230000001939 inductive effect Effects 0.000 description 11
- 238000012545 processing Methods 0.000 description 11
- 230000008569 process Effects 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000004590 computer program Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000036541 health Effects 0.000 description 1
- 239000006249 magnetic particle Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0283—Reducing the number of DC-current paths
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/191—Tuned amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45544—Indexing scheme relating to differential amplifiers the IC comprising one or more capacitors, e.g. coupling capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45562—Indexing scheme relating to differential amplifiers the IC comprising a cross coupling circuit, e.g. comprising two cross-coupled transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45652—Indexing scheme relating to differential amplifiers the LC comprising one or more further dif amp stages, either identical to the dif amp or not, in cascade
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B2001/6908—Spread spectrum techniques using time hopping
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
입력 신호로부터 증폭된 출력 신호를 생성하기 위해 공통 DC 전류에 의해 바이어싱되도록 구성된 캐스케이드 증폭 스테이지들을 포함하는 장치. 제 1 증폭 스테이지는 입력 전압 신호를 실질적으로 두 배로 만드는 라우팅 네트워크, 및 상기 입력 전압 신호로부터 제 1 전류 신호를 생성하는 제 1 트랜스컨덕턴스 이득 스테이지를 포함한다. 제 2 증폭 스테이지는 제 1 전류 신호를 제 2 전압 신호로 변환하는 공진기, 및 제 1 전류 신호로부터 제 2 전류 신호를 생성하는 제 2 트랜스컨덕턴스 이득 스테이지를 포함한다. 제 3 증폭 스테이지는 제 2 전류 신호로부터 제 3 전류 신호를 생성하는 전류 이득 스테이지, 및 출력 신호를 생성하도록 제 3 전류 신호가 흐르는 부하를 포함한다.
Description
본 출원은 2009년 8월 26일자로 출원되고, 여기에 참조로 포함되는 그 명칭이 "System and Method for Amplifying a Signal Using Multiple Amplification Stages Sharing a Common Bias Current" 인 미국 가출원 제 61/237,047 호의 출원일의 이익을 주장한다.
본 개시는 일반적으로 통신 시스템에 관한 것으로서, 특히 공통 바이어스 전류를 공유하는 다중 증폭 스테이지를 사용하여 신호를 증폭하는 시스템 및 방법에 관한 것이다.
통신 시스템에서, 신호 증폭기는 신호의 수신 및 송신을 용이하게 하기 위해 신호의 진폭이나 전력을 부스팅하는데 사용된다. 예를 들어, 통신 디바이스는 원격 통신 디바이스로부터 수신된 약한 신호의 강도를 프로세싱 및 데이터 복구에 충분한 레벨로 부스팅하기 위해 수신기에서 저잡음 증폭기 (LNA) 를 사용할 수도 있다. 또 다른 예로서, 통신 디바이스는 원격 통신 디바이스로의 성공적인 송신을 위해 신호의 강도를 부스팅하기 위해 송신기에서 전력 증폭기 (PA) 를 사용할 수도 있다.
많은 이들 통신 디바이스들은 셀룰러 전화, 휴대정보단말기 (PDA), 소형 디바이스, 및 다른 휴대용 통신 디바이스들과 같은 휴대용 디바이스들이다. 이들 휴대용 통신 디바이스들은 통상 다양한 의도된 동작들을 수행하기 위해 배터리 등의 제한된 전력원에 의존한다. 제한된 전력원은 통상 휴대용 다비이스에 의해 사용된 전력의 양에 의존하는 연속 사용 수명을 갖는다. 일반적으로 연속 사용 수명을 가능한 한 많이 연장하는 것이 바람직하다. 이에 따라, 휴대용 통신 디바이스들은 더욱 자주 점점더 적은 전력을 소비하도록 설계된다.
이에 따라, 더 적은 전력을 소비하고 및/또는 신호를 증폭하는데 더 효율적인 증폭기가 그러한 통신 디바이스들에 바람직하다.
본 개시의 일 양태는 출력 신호를 생성하기 위해 입력 신호를 증폭하도록 공통 바이어스 전류에 의해 바이어싱되도록 구성된 복수의 증폭 스테이지를 포함하는 장치에 관한 것이다. 다른 양태에서는, 증폭 스테이지들 중 하나가 제 1 전류 신호를 생성하기 위해 입력 신호에 관련된 제 1 전압 신호에 제 1 트랜스컨덕턴스 이득을 적용하도록 구성된 제 1 증폭 스테이지를 포함한다. 또 다른 양태에서, 제 1 증폭 스테이지는 제 1 전압 신호를 실질적으로 두 배로 만들도록 구성된 라우팅 네트워크를 포함한다. 또 다른 양태에서는, 제 1 증폭 스테이지는 공통 게이트 증폭 스테이지로서 구성된다.
본 개시의 다른 양태에서, 증폭 스테이지들 중 하나는 제 1 전류 신호를 제 2 전압 신호로 변환하고, 제 2 전압 신호에 제 2 트랜스컨덕턴스 이득을 적용하여 제 2 전류 신호를 생성하도록 구성된 제 2 증폭 스테이지를 포함한다. 또 다른 양태에서, 제 2 증폭 스테이지는 제 1 전류 신호를 제 2 전압 신호로 변환하도록 구성된 공진기를 포함한다. 또 다른 양태에서, 제 2 증폭 스테이지는 공통 소스 증폭 스테이지로서 구성된다.
본 개시의 또 다른 양태에서, 증폭 스테이지들 중 하나는 제 2 전류 신호에 전류 이득을 적용하여 제 3 전류 신호를 생성하고, 부하를 통해 제 3 전류 신호를 적용하여 출력 신호에 관련된 제 3 전압 신호를 생성하며, 부하의 양단에 네거티브 컨덕턴스를 적용하도록 구성된 제 3 증폭 스테이지를 포함한다. 또 다른 양태에서, 전류 이득은 조정가능하다. 또 다른 양태에서, 증폭 스테이지들은 각각 개별적인 주파수 대역들로 튜닝된다.
본 개시의 다른 양태에서, 증폭 스테이지들 중 하나는 제 1 전류 신호에 전류 이득을 적용하여 제 2 전류 신호를 생성하고, 부하를 통해 제 2 전류 신호를 적용하여 출력 신호에 관련된 제 2 전압 신호를 생성하며, 부하의 양단에 네거티브 컨덕턴스를 적용하도록 구성된 제 2 증폭 스테이지를 포함한다.
본 개시의 다른 양태들, 이점들 및 신규한 특징들은 첨부하는 도면과 함께 고려될 때 본 개시의 다음의 상세한 설명으로부터 명백해질 것이다.
도 1a 는 본 개시의 양태에 따른 예시적인 신호 증폭기의 블록도를 도시한다.
도 1b 는 본 개시의 양태에 따른 다른 예시적인 신호 증폭기의 블록도를 도시한다.
도 2 는 본 개시의 다른 양태에 따른 다른 예시적인 신호 증폭기의 블록도를 도시한다.
도 3a 는 본 개시의 다른 양태에 따른 예시적인 삼 (3) 스테이지 신호 증폭기의 개략도를 도시한다.
도 3b 는 본 개시의 다른 양태에 따른 다른 예시적인 삼 (3) 스테이지 신호 증폭기의 개략도를 도시한다.
도 4 는 본 개시의 다른 양태에 따른 예시적인 이 (2) 스테이지 신호 증폭기의 개략도를 도시한다.
도 5 는 본 개시의 다른 양태에 따른 다른 예시적인 이 (2) 스테이지 신호 증폭기의 개략도를 도시한다.
도 6 은 본 개시의 다른 양태에 따른 예시적인 송수신기의 블록도를 도시한다.
도 7 은 본 개시의 다른 양태에 따른 예시적인 수신기의 블록도를 도시한다.
도 8 은 본 개시의 다른 양태에 따른 예시적인 송신기의 블록도를 도시한다.
도 9a 내지 도 9d 는 본 개시의 다른 양태에 따른 다양한 펄스 변조 기법들의 타이밍도를 도시한다.
도 10 은 본 개시의 다른 양태에 따라 다양한 채널들을 통해 서로 통신하는 여러 통신 디바이스들의 블록도를 도시한다.
도 1b 는 본 개시의 양태에 따른 다른 예시적인 신호 증폭기의 블록도를 도시한다.
도 2 는 본 개시의 다른 양태에 따른 다른 예시적인 신호 증폭기의 블록도를 도시한다.
도 3a 는 본 개시의 다른 양태에 따른 예시적인 삼 (3) 스테이지 신호 증폭기의 개략도를 도시한다.
도 3b 는 본 개시의 다른 양태에 따른 다른 예시적인 삼 (3) 스테이지 신호 증폭기의 개략도를 도시한다.
도 4 는 본 개시의 다른 양태에 따른 예시적인 이 (2) 스테이지 신호 증폭기의 개략도를 도시한다.
도 5 는 본 개시의 다른 양태에 따른 다른 예시적인 이 (2) 스테이지 신호 증폭기의 개략도를 도시한다.
도 6 은 본 개시의 다른 양태에 따른 예시적인 송수신기의 블록도를 도시한다.
도 7 은 본 개시의 다른 양태에 따른 예시적인 수신기의 블록도를 도시한다.
도 8 은 본 개시의 다른 양태에 따른 예시적인 송신기의 블록도를 도시한다.
도 9a 내지 도 9d 는 본 개시의 다른 양태에 따른 다양한 펄스 변조 기법들의 타이밍도를 도시한다.
도 10 은 본 개시의 다른 양태에 따라 다양한 채널들을 통해 서로 통신하는 여러 통신 디바이스들의 블록도를 도시한다.
본 개시의 다양한 양태들이 이하에 설명된다. 여기의 교시들은 넓은 다양성의 형태들로 구현될 수도 있고, 여기에 개시된 임의의 특정의 구조, 기능 또는 이들 양자는 단지 대표적인 것이다. 여기의 교시들에 기초하여, 당업자는 여기에 개시된 양태가 임의의 다른 양태들과 독립적으로 구현될 수도 있고, 2 이상의 이들 양태들이 다양한 방식으로 결합될 수도 있다는 것을 인정해야 한다. 예를 들어, 여기에 진술된 임의의 수의 양태들을 사용하여 장치가 구현될 수도 있거나 방법이 실시될 수도 있다. 또한, 여기에 진술된 하나 이상의 양태들에 부가하거나 여기에 진술된 하나 이상의 양태들 이외의 다른 구조, 기능성, 또는 구조와 기능성을 사용하여 그러한 장치가 구현될 수도 있거나 그러한 방법이 실시될 수도 있다.
도 1a 는 본 개시의 양태에 따른 예시적인 신호 증폭기 (100) 의 블록도를 도시한다. 요약하면, 증폭기 (100) 는 출력 신호를 생성하기 위해 입력 신호 (예를 들어, 무선 주파수 (RF) 신호) 를 증폭하도록 구성된 복수의 캐스케이드 증폭 스테이지들 또는 모듈들을 포함한다. 증폭 스테이지들은 입력 신호의 증폭을 수행하기 위해 공통 바이어스 전류를 사용한다. 증폭기 (100) 는 저잡음 증폭기 (LNA) 증폭, 전력 증폭기 (PA) 증폭, 및 다른 증폭들에서와 같은 임의의 신호 증폭 애플리케이션들에서 사용될 수도 있다.
이러한 예에서, 증폭기 (100) 는 포지티브 전원 레일 (Vdd) 과 도시된 바와 같은 그라운드 전위, 또는 Vdd 보다 네거티브인 전압에 있을 수도 있는 네거티브 전원 레일 사이에 접속된 복수의 케스케이드 신호 증폭 모듈들 (102-1 내지 102-N) 을 포함한다. 활성화 되었을 때, 전원은 DC 전류 (I1) 를 생성하여 복수의 신호 증폭 모듈들 (102-1 내지 102-N) 을 바이어싱한다. 이러한 예에서, 입력 신호는 입력 신호의 제 1 스테이지 증폭을 수행하는 제 1 증폭 모듈 (102-1) 에 인가된다. 그 후, 증폭된 입력 신호는 그 증폭된 입력 신호의 제 2 스테이지 증폭을 수행하는 제 2 증폭 모듈 (102-2) 에 인가될 수도 있다. 신호의 증폭은 출력 신호를 생성하기 위해 마지막 증폭 스테이지 (102-N) 까지 계속될 수 있다. N 은 2 이상일 수도 있다. 요약하면, 증폭기 (100) 는 모든 증폭 스테이지들 (102-1 내지 102-N) 을 바이어싱하기 위해 공통 DC 전류 (I1) 를 사용하기 때문에 매우 전력 효율적인 방식으로 입력 신호를 증폭한다. 스테이지들 (102-1 내지 102-N) 의 각각은 증폭기 (100) 의 전체 대역폭이 각각의 스테이지의 개개의 배역폭들의 각각보다 크게 구성될 수 있도록 개별적인 주파수 대역으로 튜닝될 수도 있다.
도 1b 는 본 개시의 양태에 따른 예시적인 신호 증폭기 (150) 의 블록도를 도시한다. 요약하면, 증폭기 (150) 는 입력 신호를 증폭하여 출력 신호를 생성하도록 구성된다. 특히, 증폭기 (150) 는 공통 바이어스 전류 (I1) 를 사용하여 입력 신호를 증폭하여 중간 신호를 생성하도록 구성된 입력 신호 증폭 모듈 (152) 을 포함한다. 증폭기 (150) 는 또한 공통 바이어스 전류 (I1) 를 사용하여 중간 신호를 증폭하여 출력 신호를 생성하도록 구성된 중간 신호 증폭 모듈 (154) 을 포함한다.
도 2 는 본 개시의 다른 양태에 따른 다른 예시적인 신호 증폭기 (200) 의 블록도를 도시한다. 공통 DC 전류에 의해 바이어싱된 복수의 증폭 스테이지들을 사용하는 상술된 개념이 캐스케이드 증폭 스테이지들의 복수의 직렬 접속 세트드들에 확장되며, 여기서 각각의 세트는 증폭기 (200) 에서 예시된 바와 같이, 공통 DC 전류에 의해 바이어싱된다.
특히, 증폭기 (200) 는 포지티브 전원 레일 (Vdd) 과 네거티브 전원 레일 (예를 들어, 그라운드) 사이에 접속된 증폭 스테이지들 (202-1 내지 202-3) 의 제 1 세트를 포함한다. 이러한 예에서, 증폭 스테이지들 (202-1 내지 202-2) 의 제 1 세트는 세 개의 (3) 스테이지들을 포함한다. 전술한 바와 같이, 증폭 스테이지들의 임의의 세트는 2 이상의 스테이지들을 포함할 수도 있다. 활성화되는 경우, 전원은 제 1 세트의 증폭 스테이지들 (202-1 내지 202-3) 을 바이어싱하는 공통 DC 전류 (I1) 을 생성한다. 입력 신호 (예를 들어, 입력 RF 신호) 는 제 1 세트의 제 1 증폭 스테이지 (202-1) 에 인가된다. 그 후, 입력 신호는 세개의 (3) 스테이지들 (202-1 내지 202-3) 에 의해 증폭되어 제 1 중간 신호를 생성한다.
증폭기 (200) 는 또한 포지티브 전원 레일 (Vdd) 과 네거티브 전원 레일 (예를 들어, 그라운드) 사이에 접속된 증폭 스테이지들 (204-1 내지 204-2) 의 제 2 세트를 포함한다. 이러한 예에서, 증폭 스테이지들 (204-1 내지 204-2) 의 제 2 세트는 두 개의 (2) 스테이지들을 포함한다. 활성화되는 경우, 전원은 제 2 세트의 증폭 스테이지들 (204-1 내지 202-2) 을 바이어싱하는 공통 DC 전류 (I2) 을 생성한다. 신호 증폭 모듈 (202-3) 의 출력에서의 제 1 중간 신호는 는 제 2 세트의 제 1 증폭 모듈 (204-1) 에 인가된다. 그 후, 제 1 중간 신호는 두 개의 (2) 스테이지들 (202-1 내지 202-2) 에 의해 증폭되어 제 2 중간 신호를 생성한다.
증폭기 (200) 는 공통 바이어스 전류 (I3) 를 사용하는 증폭 스테이지들 (206-1 내지 206-2) 의 제 3 세트 및 공통 바이어스 전류 (I4) 를 사용하는 증폭 스테이지들 (208-1 내지 208-2) 의 제 4 세트에 의해, 여기에 도시된 바와 같은 캐스케이드 증폭 스테이지들의 더욱 많은 세트들로 구성될 수도 있다. 증폭 스테이지들 (206-1 내지 206-2) 의 제 3 세트는 신호 증폭 모듈 (204-2) 의 출력에서의 제 2 중간 신호를 증폭하여 제 3 중간 신호를 생성한다. 유사하게, 증폭 스테이지들 (208-1 내지 208-2) 의 제 4 세트는 신호 증폭 모듈 (206-2) 에서의 제 3 중간 신호를 증폭하여 출력 신호를 생성한다. 전술한 바와 같이, 증폭기 (200) 의 증폭 모듈들의 대역폭들은 정의된 주파수 대역폭에 걸친 정의된 이득 응답을 달성하도록 각각 선택될 수도 있다.
도 3a 는 본 개시의 다른 양태에 따른 예시적인 3-스테이지 신호 증폭기 (300) 의 개략도를 도시한다. 3-스테이지 신호 증폭기 (300) 는 복수의 증폭 스테이지들, 이 경우에는 3 개의 증폭 스테이지들을 포함하고, 스테이지들을 바이어싱하는 공통 DC 전류 (2xI1) 를 사용하는 증폭기의 예시적인 구현이다. 또한, 증폭 스테이지들은 각각 증폭기 (300) 에 대한 정의된 전체 주파수 대역폭을 달성하는 개별적인 주파수 대역폭을 갖도록 구성될 수도 있다.
특히, 증폭기 (300) 는 제 1 증폭 스테이지 (302-1), 제 2 증폭 스테이지 (302-2), 및 제 3 증폭 스테이지 (302-3) 를 포함하는 세 개의 캐스케이드 증폭 스테이지들을 포함한다. 증폭 스테이지들 (302-1 내지 302-3) 은 포지티브 전원 전압 단자 (Vdd) 와 도시된 바와 같은 그라운드 전위일 수도 있는 네거티브 전원 전압 단자 사이에 위치된다. 활성화되는 경우, 전원은 증폭 스테이지들 (302-1 내지 302-3) 을 바이어싱하는 DC 전류 (2xI1) 을 생성한다.
제 1 증폭 스테이지 (302-1) 는 입력 차동 전압 신호 (Vin+, Vin-) 에 트랜스컨덕턴스 이득을 적용하여 능동 디바이스를 통해 전류 신호를 생성하도록 구성된다. 이러한 예에서, 제 1 증폭 스테이지 (302-1) 는 입력 차동 전압 신호 (Vin+, Vin-) 에 트랜스컨덕턴스 이득을 적용하여 능동 디바이스를 통해 전류 신호를 생성하기 위해 금속 산화물 반도체 전계 효과 트랜지스터들 (MOSFETs) 를 사용한다. 입력 전압 신호는 차동 전압일 필요가 없고, 능동 디바이스는 MOSFET 일 필요는 없고 다른 타입의 트랜지스터를 포함할 수도 있다. 또한, 이하에 더욱 상세히 설명되는 바와 같이, 제 1 증폭 스테이지 (302-1) 는 MOSFET 에 인가된 전압을 실질적으로 두 배로 만드는 방식으로 입력 차동 전압 신호 (Vin+, Vin-) 를 라우팅하는 라우팅 네트워크를 포함한다.
더욱 상세히 설명하면, 제 1 증폭 스테이지 (302-1) 는 제 1 및 제 2 MOSFET 들 (M1 및 M2), 커패시터들 (C1-C4), 및 바이어스 저항기들 (Rbias) 을 포함한다. 커패시터 (C1) 는 포지티브 입력 신호 (Vin+) 포트와 MOSFET (M1) 의 소스 사이에 커플링된다. 커패시터 (C2) 는 포지티브 입력 신호 (Vin+) 포트와 MOSFET (M2) 의 게이트 사이에 커플링된다. 커패시터 (C3) 는 네거티브 입력 신호 (Vin-) 포트와 MOSFET (M2) 의 소스 사이에 커플링된다. 커피시터 (C4) 는 네거티브 입력 신호 (Vin-) 포트와 MOSFET (M1) 의 게이트 사이에 커플링된다. 바이어스 저항기들 (Rbias) 은 각각 MOSFET 들 (M1 및 M2) 의 소스들과 네거티브 전원 전압 레일 (예를 들어, 그라운드) 사이에 커플링된다. 바이어스 저항기들 (Rbias) 은 인덕터, 전류원 또는 일부 다른 타입의 바이어스 구조로 대체되거나 인덕터, 전류원 또는 일부 다른 타입의 바이어스 구조에 커플링될 수도 있다. 이러한 구성에서, 제 1 증폭 스테이지 (302-1) 는 이득 부스팅을 갖는 공통 게이트 증폭 스테이지로서 구성된다.
동작시, 커패시터들 (C1-C4) 은 MOSFET 들 (M1 및 M2) 에 인가된 유효 전압을 실질적으로 두 배로 만드는 방식으로 차동 입력 전압 (Vin+, Vin-) 을 라우팅한다. 더욱 상세히 설명하면, MOSFET (M1) 으로의 입력 전압은, 이 경우 Vin- - Vin+ 와 실질적으로 같은 게이트-대-소스 (Vgs1) 전압이다. MOSFET (M2) 로의 입력 전압은, 이 경우 Vin+ - Vin- 와 실질적으로 같은 게이트-대-소스 (Vgs2) 전압이다. 따라서, MOSFET 들 (M1 및 M2) 로의 유효 입력 차동 전압 신호 (Vineff) 는 다음과 같이 주어진다.
Vineff = (Vin+ - Vin-) - (Vin- - Vin+) = 2*(Vin+ - Vin-) (식 1)
식 1 로부터 분명한 바와 같이, MOSFET 들 (M1 및 M2) 로의 유효 입력 차동 전압 신호 (Vineff) 는 실질적으로 입력 차동 전압 (Vin+ - Vin-) 의 두 배이다. 이것은 디바이스들의 트랜스컨덕턴스 이득 (gm) 을 증가시키거나, 바이어스 전류를 갖는 동일한 동일한 이득/트랜스컨덕턴스 및 낮은 전력 소비를 유지하는 효과를 갖는다. 공통 바이어스 전류 (2xI1) 에 의해 바이어싱될 때, MOSFET 들 (M1 및 M2) 은 유효 입력 차동 전압 신호 (Vineff) 에 트랜스컨덕턴스 이득을 적용하여 MOSFET 들 (M1 및 M2) 를 통해 제 1 차동 전류 신호를 생성한다. 또한, 제 1 증폭 스테이지 (302-1) 는 울트라 광대역 (UWB) 과 같은 광대역 애플리케이션들에 특히 접합한 광대역 입력 임피던스를 제공하는 부가적인 이점을 갖는다.
제 2 증폭 스테이지 (302-2) 는 제 1 증폭 스테이지 (302-1) 에 의해 생성된 제 1 차동 전류 신호로부터 제 2 차동 전압 신호 (Vc1+, Vc1-) 를 생성하고, 제 2 차동 전압 신호 (Vc1+, Vc1-) 에 트랜스컨덕턴스 이득을 적용하여 제 2 차동 전류 신호를 생성하도록 구성된다. 이러한 예에서, 제 2 증폭 스테이지 (302-2) 는 또한 트랜스컨덕턴스 이득을 적용하기 위해 MOSFET 들을 사용한다. 또, 이하에 상세하게 설명하는 바와 같이, 제 2 증폭 스테이지 (302-2) 는 제 1 차동 전류 신호를 제 2 차동 전압 신호 (Vc1+, Vc1-) 로 변환하는 공진기를 사용한다.
더욱 상세히 설명하면, 제 2 증폭 스테이지 (302-2) 는 MOSFET 들 (M3 및 M4), 커패시터 (C5) 및 인덕터들 (L1 및 L2) 를 포함한다. 커패시터 (C5) 는 MOSFET 들의 소스들 사이에 커플링되고, 관심의 주파수에서 MOSFET 들 (M3 및 M4) 의 소스들 사이에 실질적으로 RF 단락을 생성하도록 상대적으로 크게 구성되어야 한다. 이것은 제 2 증폭 스테이지 (302-2) 를 공통 소스 증폭 스테이지로서 구성한다. 인덕터들 (L1 및 L2) 은 각각 MOSFET 들 (M3 및 M4) 의 소스들과 제1 증폭 스테이지 (302-1) 의 MOSFET 들 (M1 및 M2) 의 드레인들 사이에 커플링된다. MOSFET 들 (M3 및 M4) 의 게이트들은 각각 MOSFET 들 (M1 및 M2) 의 드레인들에 커플링된다.
동작시, 인덕터들 (L1 및 L2) 은 MOSFET 들 (M3 및 M4) 의 게이트 커패시턴스 및 MOSFET 들 (M1 및 M2) 의 드레인 커패시턴스를 갖는 공진기를 형성한다. 인덕터 (L1 및 L2) 및 MOSFET 들 (M1-M4) 은 증폭기 (300) 의 전체 대역폭의 중심 주파수에 근접한, 정의된 주파수 영역 내에 공진기의 공진 주파수를 세팅하도록 구성될 수도 있다. 제 1 증폭 스테이지 (302-1) 에 의해 생성된 제 1 차동 전류 신호는 공진기를 통해 흘러 MOSFET 들 (M3 및 M4) 의 게이트들 사이에 제 2 차동 전압 신호 (Vc1+, Vc1-) 를 형성한다. 또한, 공통 바이어스 전류 (2xI1) 에 의해 바이어싱될 때, MOSFET 들 (M3 및 M4) 은 제 2 차동 전압 신호 (Vc1+, Vc1-) 에 트랜스컨덕턴스 이득을 적용하여 MOSFET 들 (M3 및 M4) 을 통해 제 2 차동 전류 신호를 생성한다.
제 3 증폭 스테이지 (302-3) 는 제 2 증폭 스테이지 (302-2) 에 의해 생성된 제 2 차동 전류 신호에 전류 이득을 적용하여 제 3 차동 전류 신호를 생성하도록 구성된다. 제 3 증폭 스테이지 (302-3) 는 또한 출력 차동 전압 신호 (Vout+, Vout-) 를 생성하기 위해 제 3 차동 전류 신호가 흐르는 유도성 부하를 포함한다. 또, 이하에 더욱 상세히 설명되는 바와 같이, 제 3 증폭 스테이지 (302-3) 는 출력 차동 전압 신호 (Vout+, Vout-) 를 증가시키기 위해 부하의 임피던스를 증가시키도록 부하와 병렬로 커플링된 네거티브 컨덕턴스 디바이스를 사용한다.
더욱 상세히 설명하면, 제 3 증폭 스테이지 (302-3) 는 MOSFET 들 (M5 및 M6), 유도성 부하들 (Lload1 및 Lload2), 주파수 튜닝 커패시터 (C6), MOSFET 들 (M7 및 M8), 및 전류원 (Igm) 을 포함한다. MOSFET 들 (M5 및 M6) 의 소스들은 각각 MOSFET 들 (M3 및 M4) 의 드레인들에 커플링된다. MOSFET 들 (M5 및 M6) 의 게이트들은 포지티브 전원 전압 레일 (Vdd) 에 커플링된다. 유도성 부하들 (Lload1 및 Lload2) 은 각각 포지티브 전원 전압 레일 (Vdd) 과 MOSFET 들 (M5 및 M6) 의 드레인들 사이에 커플링된다. 주파수 튜닝 커패시터 (C6) 는 MOSFET 들 (M5 및 M6) 의 드레인들 사이에 커플링된다. MOSFET (M7) 의 드레인 및 MOSFET (M8) 의 게이트는 MOSFET (M5) 의 드레인에 커플링된다. 유사하게, MOSFET (M7) 의 게이트 및 MOSFET (M8) 의 드레인은 MOSFET (M6) 의 드레인에 커플링된다. 전류원 (Igm) 은 MOSFET 들 (M7 및 M8) 과 네거티브 전원 전압 레일 (예를 들면, 그라운드) 사이에 커플링된다. 전류원 (Igm) 은 저항기 또는 다른 타입의 바이어스 구조로 대체될 수도 있다.
동작시, MOSFET 들 (M5 및 M6) 은, 공통 바이어스 전류 (2xI1) 에 의해 바이어싱되어, 제 2 증폭 스테이지 (302-2) 에 의해 생성된 제 2 차동 전류 신호에 전류 이득을 적용하여 제 3 차동 전류 신호를 생성한다. 제 3 차동 전류 신호는 유도성 부하들 (Lload1 및 Lload2) 을 통해 흘러 출력 차동 전압 신호 (Vout+, Vout-) 를 생성한다. MOSFET 들 (M7 및 M8) 및 전류원 (Igm) 은 부하의 임피던스를 증가시키기 위해 유도성 부하들 (Lload1 및 Lload2) 과 병렬로 커플링된 네거티브 컨덕턴스로서 동작한다. 유도성 부하 임피던스에서의 증가는 출력 차동 전압 신호 (Vout+, Vout-) 에서의 대응하는 증가를 발생시킨다.
증폭기 (300) 는 입력 신호의 비교적 광대역 매칭 및 증폭을 제공하도록 구성될 수도 있다. 예를 들어, 증폭 스테이지들 (302-1 내지 302-3) 은 증폭기 (300) 에 대한 비교적 넓은 전체 대역폭을 달성하기 위해 개별적인 주파수 대역폭들을 갖도록 구성될 수도 있다. 예를 들어, 제 1 증폭 스테이지 (302-1) 의 주파수 선택 컴포넌트들, 주로 커패시터들 (C1, C2, C3 및 C4) 의 커패시턴스, MOSFET 들 (M1 및 M2) 의 크기 및 바이어스, 임의의 외부 임피던스 매칭 컴포넌트들이 제 1 증폭 스테이지 (302-1) 에 대한 정의된 대역폭을 세팅하도록 구성될 수도 있다. 유사하게, 제 2 증폭 스테이지 (302-2) 의 주파수 선택 컴포넌트들, 주로 인덕터들 (L1 및 L2) 의 인덕턴스 및 MOSFET 들 (M3 및 M4) 의 크기 및 바이어스가 제 1 증폭 스테이지 (302-1) 에 대한 정의된 대역폭과는 상이한 제 2 증폭 스테이지 (302-2) 에 대한 정의된 대역폭을 세팅하도록 구성될 수도 있다. 유사한 방식으로, 제 3 증폭 스테이지 (302-3) 의 주파수 선택 컴포넌트들, 주로 유도성 부하 (Lload1 및 Lload2) 의 인덕턴스, C6 의 선택된 커패시턴스, MOSFET 들 (M5 및 M7) 의 크기 및 바이어스 및 증폭기 (300) 의 출력 부하가 제 1 및 제 2 증폭 스테이지들 (302-1 및 302-2) 중 적어도 하나의 정의된 대역폭과 상이한 제 3 증폭 스테이지 (302-3) 에 대한 정의된 대역폭을 세팅하도록 구성될 수도 있다.
도 3b 는 본 개시의 다른 양태에 따른 다른 예시적인 3-스테이지 신호 증폭기 (350) 의 개략도를 도시한다. 증폭기 (350) 는 그 최종 스테이지가 증폭기 (350) 의 출력 전력을 세팅 또는 제어하기 위해 조정가능한 전류 이득을 제공하도록 구성되는 것을 제외하고, 증폭기 (300) 와 유사하다. 특히, 증폭기 (350) 는 전술한 바와 같은 제 1 증폭 스테이지 (302-1), 전술한 바와 같은 제 2 증폭 스테이지 (302-2) 및 제 3 증폭 스테이지 (352) 를 포함한다.
제 3 증폭 스테이지 (352) 는 제 3 증폭 스테이지 (302-3) 와 유사하고, 유사하게 유도성 부하들 (Lload1 및 Lload2), 튜닝 커패시터 (C6) 및 MOSFET 들 (M7 및 M8) 및 전류원 (Igm) 을 포함하는 네커티브 컨덕턴스를 포함한다. 제 3 증폭 스테이지 (352) 는 전류 이득 MOSFET 들 (M5 및 M6) 이 각각 3 개의 선택가능 전류 이득 MOSFET 들 (M5-1 내지 M5-3 및 M6-1 내지 M6-3) 로 대체되었다는 점에서 증폭 스테이지 (302-3) 와 상이하다. 이득 선택 신호들 (S1-S3) 은 각각 MOSFET 쌍들 (M5-1, M6-1), (M5-2, M6-2) 및 (M5-3, M6-3) 의 게이트들에 인가되어 제 3 증폭 스테이지 (352) 의 이득을 선택적으로 조정한다.
도 4 는 본 개시의 다른 양태에 따른 예시적인 2-스테이지 신호 증폭기 (400) 의 개략도를 도시한다. 증폭기 (400) 는 증폭기 (300) 의 제 1 및 제 3 증폭 스테이지들 (302-1 및 302-3) 을 포함한다. 동작시, 제 1 증폭 스테이지 (302-1) 는 입력 차동 전압 신호 (Vin+, Vin-) 를 수신하고, 커패시터들 (C1-C4) 을 사용하여 MOSFET 들 (M1 및 M2) 에 인가된 입력 차동 전압을 효과적으로 두 배로 만든다. MOSFET 들 (M1 및 M2) 은 공통 DC 전류 (2xI1) 에 의해 바이어싱되어, 유효 입력 전압 신호에 트랜스컨덕턴스 이득을 적용하여 제 1 전류 신호를 생성한다. MOSFET 들 (M5 및 M6) 도 또한 공통 DC 전류 (2xI1) 에 의해 바이어싱되어, 제 1 전류 신호에 전류 이득을 적용하여 제 2 전류 신호를 생성한다. 제 2 전류 신호는 유도성 부하들 (Lload1 및 Lload2) 을 통해 흘러 출력 전압 신호 (Vout+, Vout-) 를 생성한다. 네거티브 컨덕턴스 회로는 부하의 유효 임피던스를 증가시켜 제 3 증폭 스테이지 (352) 의 이득을 더욱 증가시킨다.
도 5 는 본 개시의 다른 양태에 따른 다른 예시적인 2-스테이지 신호 증폭기 (500) 의 개략도를 도시한다. 증폭기 (500) 는 제 1 및 제 2 증폭 스테이지들 (302-1 및 302-2) 및 증폭기 (300) 의 유도성 부하들 (Lload1 및 Lload2) 을 포함한다. 동작시, 제 1 증폭 스테이지 (302-1) 는 차동 전압 신호 (Vin+, Vin-) 를 수신하고, 커패시터들 (C1-C4) 을 사용하여 MOSFET 들 (M1 및 M2) 에 인가된 입력 차동 전압을 효과적으로 두 배로 만든다. MOSFET 들 (M1 및 M2) 은 공통 DC 전류 (2xI1) 에 의해 바이어싱되어, 유효 입력 전압 신호에 트랜스컨덕턴스 이득을 적용하여 제 1 전류 신호를 생성한다. 제 1 전류 신호는 공진기 (예를 들어, 인덕터들 (L1-L2), MOSFET 들 (M3-M4) 의 게이트 커패시턴스, 및 MOSFET 들 (M5-M6) 의 드레인 커패시터) 를 통해 흘러 MOSFET 들 (M3 및 M4) 의 게이트들에서 중간 차동 전압 신호 (Vc1+, Vc1-) 를 생성한다. MOSFET 들 (M3 및 M4) 은 중간 차동 전압 신호 (Vc1+, Vc1-) 에 트랜스컨덕턴스 이득을 적용하여 제 2 차동 전류 신호를 생성한다. 제 2 차동 전류 신호는 유도성 부하들 (Lload1-Lload2) 을 통해 흘러 출력 차동 전압 신호 (Vout+, Vout-) 를 생성한다. 네거티브 컨덕턴스 회로는 부하의 유효 임피던스를 증가시켜 증폭기 (500) 의 이득을 더욱 증가시킨다.
도 6 은 본 개시의 다른 양태에 따른 예시적인 통신 디바이스 (600) 의 블록도를 도시한다. 통신 디바이스 (600) 는 저잡음 증폭기 (LNA) 및/또는 전력 증폭기 (PA) 로서 전술된 임의의 장치들을 사용하는 통신 디바이스의 하나의 예시적인 구현일 수도 있다. 특히, 통신 디바이스 (600) 는 안테나 (602), 임피던스 매칭 필터 (604), 저잡음 증폭기 (LNA; 606), 펄스 복조기 (608), 수신기 기저대역 프로세싱 모듈 (610), 국부 발진기 (LO; 612), 송신기 기저대역 프로세싱 모듈 (614), 펄스 변조기 (616), 및 전력 증폭기 (PA; 618) 을 포함한다. 전술된 바와 같이, LNA (606) 및/또는 PA (618) 은 상술한 장치들 중 임의의 것으로서 구성될 수도 있다.
소스 통신 디바이스로서는, 목적지 통신 디바이스로 송신될 데이터는 송신기 기저대역 프로세싱 모듈 (614) 로 전송된다. 송신기 기저대역 프로세싱 모듈 (618) 은 송신 데이터를 프로세싱하여 발신 기저대역 신호를 생성한다. 펄스 변조기 (616) 는 국부 발진기 (LO; 612) 에 의해 생성된 신호를 사용하여, 발신 기저대역 신호를 프로세싱하여 RF 신호를 생성한다. PA (618) 는 RF 신호를 증폭하고 그것을 무선 매체로의 송신을 위해 임피던스 매칭 필터 (604) 를 통해 안테나 (602) 에 제공한다. 송신 데이터는 센서, 마이크로프로세서, 마이크로컨트롤러, RISC 프로세서, 키보드, 마우스 또는 트랙볼과 같은 포인팅 디바이스, 마이크로폰과 같은 트랜스듀서를 포함하여 헤드셋과 같은 오디오 디바이스, 의료 장비, 신발, 데이터를 생성하는 로보틱 또는 기계 디바이스, 터치 감지 디스플레이와 같은 사용자 인터페이스, 사용자 디바이스 등에 의해 생성될 수도 있다.
목적지 통신 디바이스로서는, 데이터를 반송하는 RF 신호는 안테나 (602) 에 의해 픽업되어 임피던스 매칭 필터 (604) 를 통해 LNA (606) 에 인가된다. LNA (606) 는 수신 RF 신호를 증폭한다. 펄스 복조기 (608) 는 국부 발진기 (LO; 612) 에 의해 생성된 신호를 사용하여, 수신 RF 신호를 프로세싱하여 수신 기저대역 신호를 생성한다. 수신기 기저대역 프로세싱 모듈 (610) 은 수신 기저대역 신호를 프로세싱하여 수신 데이터를 생성한다. 그 후, 데이터 프로세서 (도시하지 않음) 는 수신 데이터에 기초하여 하나 이상의 정의된 동작들을 수행할 수도 있다. 예를 들어, 데이터 프로세서는 마이크로프로세서, 마이크로컨트롤러, RISC (reduced instruction set computer) 프로세서, 디스플레이, 스피커와 같은 트랜스듀서를 포함하여 헤드셋과 같은 오디오 디바이스, 의료 장비, 신발, 시계, 데이터에 응답하는 로보틱 또는 기계 디바이스, 디스플레이와 같은 사용자 인터페이스, 하나 이상의 발광 다이오드 (LED), 사용자 디바이스 등을 포함할 수도 있다. 예로서, 사용자 디바이스는 다음의 표시들 중 적어도 하나를 디스플레이하기 위해 채워진 시계일 수도 있다: (1) 자신의 신발들에 있는 센서와의 통신에 기초하여 당신이 얼마나 빨리 달리고 있는지; (2) 당신이 얼마나 멀리 달렸는지; 또는 (3) 자신의 몸에 부착된 센서와의 통신에 기초한 자신의 심박수. 대안적으로, 시계 대신에, 사용자 디바이스가 그러한 표시들을 디스플레이하기 위해 자전거에 장착될 수도 있다.
도 7 은 본 개시의 다른 양태에 따른 예시적인 통신 디바이스 (700) 의 블록도를 도시한다. 통신 디바이스 (700) 는 저잡음 증폭기 (LNA) 로서 전술된 장치들 중 임의의 것을 사용하는 통신 디바이스의 하나의 예시적인 구현일 수도 있다. 특히, 통신 디바이스 (700) 는 안테나 (702), 임피던스 매칭 필터 (703), 저잡음 증폭기 (LNA; 704), 펄스 복조기 (706), 기저대역 프로세싱 모듈 (708), 및 국부 발진기 (LO; 710) 를 포함한다. 전술된 바와 같이, LNA (704) 는 상술된 임의의 증폭기들로서 구성될 수도 있다.
동작시, 데이터를 반송하는 RF 신호는 안테나 (702) 에 의해 픽업되어 임피던스 매칭 필터 (703) 를 통해 LNA (704) 에 인가된다. LNA (704) 는 수신된 RF 신호를 증폭한다. 펄스 복조기 (706) 는, 국부 발진기 (LO; 710) 에 의해 생성된 신호를 사용하여, 수신된 RF 신호를 프로세싱하여 기저대역 신호를 생성한다. 기저대역 프로세싱 모듈 (708) 은 기저대역 신호를 프로세싱하여 수신 데이터를 생성한다. 그 후, 데이터 프로세서 (도시하지 않음) 는 수신 데이터에 기초하여 하나 이상의 정의된 동작들을 수행할 수도 있다. 예를 들어, 데이터 프로세서는 마이크로프로세서, 마이크로컨트롤러, RISC (reduced instruction set computer) 프로세서, 디스플레이, 스피커와 같은 트랜스듀서를 포함하여 헤드셋과 같은 오디오 디바이스, 의학 장비, 신발, 시계, 데이터에 응답하는 로보틱 또는 기계 디바이스, 디스플레이와 같은 사용자 인터페이스, 하나 이상의 발광 다이오드 (LED), 사용자 디바이스 등을 포함할 수도 있다.
도 8 은 본 개시의 다른 양태에 따른 예시적인 통신 디바이스 (800) 의 블록도를 도시한다. 통신 디바이스 (800) 는 전력 증폭기 (PA) 로서 전술된 임의의 장치들을 사용하는 통신 디바이스의 하나의 예시적인 구현일 수도 있다. 특히, 통신 디바이스 (800) 는 안테나 (802), 임피던스 매칭 필터 (803), 전력 증폭기 (PA; 804), 펄스 변조기 (806), 국부 발진기 (LO) 및 기저대역 프로세싱 모듈 (808) 을 포함한다. 전술한 바와 같이, PA (804) 는 상술된 임의의 장치들로서 구성될 수도 있다.
동작시, 목적지 통신 디바이스로 송신될 데이터는 기저대역 프로세싱 모듈 (808) 로 전송된다. 기저대역 프로세싱 모듈 (808) 은 송신 데이터를 프로세싱하여 기저대역 신호를 생성한다. 펄스 변조기 (806) 는, 국부 발진기 (LO; 810) 에 의해 생성된 신호를 사용하여, 기저대역 신호를 프로세싱하여 RF 신호를 생성한다. PA (804) 는 RF 신호를 증폭하여 그것을 무선 매체로의 송신을 위해 임피던스 매칭 필터 (803) 를 통해 안테나 (802) 에 제공한다. 송신 데이터는 센서, 마이크로프로세서, 마이크로컨트롤러, RISC 프로세서, 키보드, 마우스 또는 트랙볼과 같은 포인팅 디바이스, 마이크로폰과 같은 트랜스듀서를 포함하여 헤드셋과 같은 오디오 디바이스, 의료 장비, 신발, 데이터를 생성하는 로보틱 또는 기계 디바이스, 터치 감지 디스플레이와 같은 사용자 인터페이스 등에 의해 생성될 수도 있다.
도 9a 는 여기에 기술된 임의의 통신 시스템, 디바이스, 및 장치에서 사용될 수도 있는 펄스 변조의 일례로서 상이한 펄스 반복 주파수 (PRF: pulse repetition frequency) 로 정의된 상이한 채널들 (채널 1 및 채널 2) 을 도시한다. 상세히 설명하면, 채널 1 에 대한 펄스들은 펄스-대-펄스 지연 주기 (902) 에 대응하는 펄스 반복 주파수 (PRF) 를 갖는다. 역으로, 채널 2 에 대한 펄스들은 펄스-대-펄스 지연 주기 (904) 에 대응하는 펄스 반복 주파수 (PRF) 를 갖는다. 따라서 이러한 기법은 두 개의 채널들 사이의 펄스 충돌의 비교적 낮은 개연성을 갖는 의사-직교 채널들을 정의하는데 사용될 수도 있다. 특히, 펄스 충돌의 낮은 개연성은 펄스들에 대한 낮은 듀티 사이클의 사용을 통해 달성될 수도 있다. 예를 들어, 펄스 반복 주파수 (PRF) 의 적절한 선택을 통해, 주어진 채널에 대한 실질적으로 모든 펄스들이 임의의 다른 채널에 대한 펄스들과 상이한 시간들에 송신될 수도 있다.
주어진 채널에 대해 정의된 펄스 반복 주파수 (PRF) 는 그 채널에 의해 지원되는 데이터 레이트 또는 레이트들에 의존할 수도 있다. 예를 들어, (예를 들어, 대략 초당 수 킬로비트들 또는 수 Kbps 의) 매우 낮은 데이터 레이트들을 지원하는 채널은 대응하는 낮은 펄스 반복 주파수 (PRF) 를 사용할 수도 있다. 역으로, (예를 들어, 대략 초당 수 메가비트들 또는 수 Mbps 의) 비교적 높은 데이터 레이트들을 지원하는 채널은 대응하여 높은 펄스 반복 주파수 (PRF) 를 사용할 수도 있다.
도 9b 는 여기에 기술된 임의의 통신 시스템에서 사용될 수도 있는 변조의 일례로서 상이한 펄스 위치들 또는 오프셋들로 정의된 상이한 채널들 (채널 1 및 채널 2) 을 도시한다. 채널 1 에 대한 펄스들은 (예를 들어, 도시되지 않은 주어진 시점에 대해) 제 1 펄스 오프셋에 따라 라인 (906) 으로 나타낸 시점에서 생성된다. 역으로, 채널 2 에 대한 펄스들은 제 2 펄스 오프셋에 따라 라인 (908) 으로 나타낸 시점에서 생성된다. (화살표 910 에 의해 나타낸) 펄스들 사이의 펄스 오프셋 차이가 주어지면, 이러한 기법은 두 개의 채널들 사이의 펄스 충돌의 개연성을 감소시키는데 사용될 수도 있다. (예를 들어, 여기에서 설명된 바와 같은) 채널들에 대해 정의된 임의의 다른 시그널링 파라미터들 및 디바이스들 간의 타이밍 (예를 들어, 상대 클록 드리프트) 의 정밀도에 의존하여, 상이한 펄스 오프셋들의 사용이 직교 또는 의사-직교 채널들을 제공하는데 사용될 수도 있다.
도 9c 는 여기에서 기술된 임의의 통신 시스템에서 사용될 수도 있는 상이한 타미잉 호핑 시퀀스들로 정의된 상이한 채널들 (채널 1 및 채널 2) 을 도시한다. 예를 들어, 채널 1 에 대한 펄스들 (912) 은 하나의 타임 호핑 시퀀스에 따라 때때로 생성될 수도 있는 반면, 채널 2 에 대한 펄스들 (914) 은 다른 타임 호핑 시퀀스에 따라 때때로 생성될 수도 있다. 사용되는 특정의 시퀀스들 및 디바이스들 간의 타이밍의 정밀도에 의존하여, 이러한 기법은 직교 또는 의사-직교 채널들을 제공하기 위해 사용될 수도 있다. 예를 들어, 타임 호핑된 펄스 위치들은 이웃하는 채널들로부터의 반복 펄스 충돌들의 가능성을 감소시키기 위해 주기적이 아닐 수도 있다.
도 9d 는 여기에서 기술된 임의의 통신 시스템들에서 사용될 수도 있는 펄스 변조의 일례로서 상이한 시간 슬롯들로 정의된 상이한 채널들을 도시한다. 채널 L1 에 대한 펄스들은 특정의 시간 인스턴스들에서 생성된다. 유사하게, 채널 L2 에 대한 펄스들은 다른 시간 인스턴스들에서 생성된다. 동일한 방식으로, 채널 L3 에 대한 펄스는 또 다른 시간 인스턴스에서 생성된다. 일반적으로, 상이한 채널들에 속하는 시간 인스턴스들은 여러 채널들 간의 간섭을 감소 또는 제거하기 위해 일치하지 않거나, 직교할 수도 있다.
펄스 변조 방식에 따라 다른 기법들이 채널을 정의하는데 사용될 수도 있다. 예를 들어, 상이한 확산 의사 난수 시퀀스들 또는 일부 다른 적합한 파라미터 또는 파라미터들에 기초하여 채널이 정의될 수도 있다. 또한, 2 이상의 파라미터들의 조합에 기초하여 채널이 정의될 수도 있다.
도 10 은 본 개시의 다른 양태에 따라 다양한 채널들을 통해 서로 통신하는 여러 초광대역 (UWB) 통신 디바이스들의 블록도를 도시한다. 예를 들어, UWB 디바이스 1 (1002) 은 2 개의 공존하는 UWB 채널 1 및 UWB 채널 2 를 통해 UWB 디바이스 2 (1004) 와 통신하고 있다. UWB 디바이스 (1002) 는 단일 채널 3 을 통해 UWB 디바이스 3 (1006) 과 통신하고 있다. 그리고, UWB 디바이스 3 (1006) 은 차례로 단일 채널 4 를 통해 UWB 디바이스 4 (1008) 와 통신하고 있다. 다른 구성들이 가능하다. 통신 디바이스들은 많은 상이한 애플리케이션들에 대해 사용될 수도 있고, 예를 들어, 헤드셋, 마이크로폰, 바이오메트릭 센서, 심박수 모니터, 만보계, EKG 디바이스, 시계, 신발, 리모콘, 스위치, 타이어 압력 모니터, 또는 다른 통신 디바이스들에서 구현될 수도 있다. 의료 장비는 스마트 밴드-에이드 (band-aid), 센서, 바이털 사인 모니터, 및 기타를 포함할 수도 있다. 여기에 기술된 통신 다비이스들은 자동차의, 운동의 및 생리적인 (의학적인) 반응을 센싱하는 것과 같은 임의의 타입의 센싱 애플리케이션에서 사용될 수도 있다.
본 개시의 임의의 상기 양태들은 많은 상이한 디바이스들에서 구현될 수도 있다. 예를 들어, 상술된 의학적 애플리케이션들에 부가하여, 본 개시의 양태들은 건강 및 신체단련 애플리케이션에 적용될 수도 있다. 부가적으로, 본 개시의 양태들은 상이한 타입의 애플리케이션을 위해 신발에 구현될 수도 있다. 여기에 기술된 본 개시의 임의의 양태를 포함할 수도 있는 다른 다수의 애플리케이션들이 존재한다.
본 개시의 다양한 양태들이 상술되었다. 여기의 교시는 다양한 형태들로 구현될 수도 있고, 여기에 개시되는 임의의 특정의 구조, 기능 또는 양자는 단지 대표적인 것이다. 여기의 교시에 기초하여, 당업자는 여기에 개시된 양태가 임의의 다른 양태들과 독립적으로 구현될 수도 있고, 이들 양태들 중 두 개 이상이 여러 방식으로 조합될 수도 있다는 것을 인정해야 한다. 예를 들어, 여기에 진술된 임의의 수의 양태들을 사용하여 장치가 구현되거나 방법이 실시될 수도 있다. 또, 여기에 진술된 하나 이상의 양태들에 부가하여 또는 여기에 진술된 하나 이상의 양태들 이외의 다른 구조, 기능성, 또는 구조 및 기능성을 사용하여 그러한 장치가 구현되거나 그러한 방법이 실시될 수도 있다. 상기 개념들의 일부의 예로서, 일부 양태들에서, 공존하는 채널들이 펄스 반복 주파수들에 기초하여 확립될 수도 있다. 일부 양태들에서, 공존하는 채널들은 펄스 위치 또는 오프셋들에 기초하여 확립될 수도 있다. 일부 양태들에서, 공존하는 채널들은 타임 호핑 시퀀스들에 기초하여 확립될 수도 있다. 일부 양태들에서, 공존하는 채널들은 펄스 반복 주파수들, 펄스 위치들 또는 오프셋들 및 타임 호핑 시퀀스들에 기초하여 확립될 수도 있다.
당업자는 정보 및 신호가 임의의 여러 상이한 기술 및 기법을 사용하여 표현될 수도 있다는 것을 이해할 것이다. 예를 들어, 상기 상세한 설명에 걸쳐 참조될 수도 있는 데이터, 명령, 커맨드, 정보, 신호, 비트, 심볼 및 칩은 전압, 전류, 전자기파, 자계 또는 자기 입자, 광학 필드 또는 광학 입자, 또는 이들의 임의의 조합에 의해 표현될 수도 있다.
당업자는 또한 여기에 개시된 양태들과 관련하여 기술된 다양한 예시적 로직 블록, 모듈, 프로세서, 수단, 회로 및 알고리즘 단계가 전자 하드웨어 (예를 들어, 소스 코딩 또는 일부 다른 기법을 사용하여 설계될 수도 있는 디지털 구현, 아날로그 구현, 또는 이들 둘의 조합), (여기서 편리하게 "소프트웨어" 또는 "소프트웨어 모듈" 로서 지칭될 수도 있는) 명령을 포함하는 프로그램 또는 설계 코드의 다양한 형태, 또는 이들 양자의 조합으로서 구현될 수도 있다. 하드웨어 및 소프트웨어의 이러한 상호 교환가능성을 명확히 설명하기 위해, 여러 예시적인 컴포넌트, 블록, 모듈, 회로, 및 단계가 일반적으로 그들의 기능성으로 상술되었다. 그러한 기능성이 하드웨어로서 구현되는지 소프트웨어로서 구현되는지 여부는 특정의 애플리케이션 및 전체 시스템에 부과된 설계 제약에 의존한다. 숙련공은 각각의 특정의 애플레케이션에 대해 다양한 방식으로 상술된 기능성을 구현할 수도 있지만, 그러한 구현 결정은 본 개시의 범위로부터의 일탈을 초래하는 것으로서 해석되지 않아야 한다.
여기에 개시된 양태들과 관련하여 기술된 다양한 예시적인 로지컬 블록, 모듈, 및 회로는 집적회로 ("IC"), 액세스 단말기, 또는 액세스 포인트 내에서 구현되거나 이들에 의해 수행될 수도 있다. IC 는 여기에 기술된 기능들을 수행하도록 설계된 범용 프로세서, 디지털 신호 프로세서 (DSP), 주문형 반도체 (ASIC), 필드 프로그래머블 게이트 어레이 (FPGA) 또는 다른 프로그래머블 로직 디바이스, 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 컴포넌트, 전기 컴포넌트, 광학 컴포넌트, 기계적 컴포넌트 또는 이들의 임의의 조합을 포함할 수도 있고, IC 내에, IC 외부에, 또는 IC 내부와 외부에 상주하는 코드들 또는 명령들을 실행할 수도 있다. 범용 프로세서는 마이크로프로세서일 수도 있지만, 대안적으로, 프로세서는 임의의 종래의 프로세서, 컨트롤러, 마이크로컨트롤러, 또는 상태 머신일 수도 있다. 프로세서는 또한 컴퓨팅 디바이스들의 조합, 예를 들어 DSP 와 마이크로프로세서의 조합, 복수의 마이크로프로세서, DSP 코어와 결합한 하나 이상의 마이크로프로세서, 또는 임의의 다른 그러한 구성으로서 구현될 수도 있다.
임의의 개시된 프로세스에서의 단계들의 임의의 특정의 순서 또는 계층은 샘플 접근의 예시이다. 설계 선호도에 기초하여, 프로세서들에서의 단계의 특정의 순서 또는 계층이 본 개시의 범위 내에 유지되면서 재배열될 수도 있다. 첨부하는 방법 청구항들은 다양한 단계들의 엘리먼트들을 샘플 순서로 제공하고, 제공된 특정의 순서 또는 계층에 제한되는 것을 의미하지 않는다.
여기에 개시된 양태들과 관련하여 기술된 방법 또는 알고리즘의 단계들은 직접 하드웨어로, 프로세서에 의해 실행되는 소프트웨어 모듈로, 또는 이 둘의 조합으로 구현될 수도 있다. (예를 들어, 실행가능한 명령 및 관련된 데이터를 포함하는) 소프트웨어 모듈 및 다른 데이터는 RAM 메모리, 플래시 메모리, ROM 메모리, EPROM 메모리, EEPROM 메모리, 레지스터, 하드 디스크, 착탈가능 디스크, CD-ROM, 또는 본 기술분야에서 알려져 있는 임의의 다른 형태의 컴퓨터-판독가능 저장 매체 등의 데이터 메모리에 상주할 수도 있다. 샘플 저장 매체는 프로세서가 저장 매체로부터 정보 (예를 들어, 코드) 를 판독하고 저장 매체로 정보를 기입할 수 있도록 예를 들어 (여기서 편리하게 "프로세서" 로서 지칭될 수도 있는) 컴퓨터/프로세서와 같은 머신에 커플링될 수도 있다. 샘플 저장 매체는 프로세서에 통합될 수도 있다. 프로세서 및 저장 매체는 ASIC 에 상주할 수도 있다. ASIC 는 사용자 장비에 상주할 수도 있다. 대안으로, 프로세서 및 저장 매체는 사용자 장비 내의 이산 컴포넌트들로서 상주할 수도 있다. 또한, 일부 양태들에서, 임의의 적합한 컴퓨터-프로그램 제품은 본 개시의 양태들의 하나 이상에 관련된 코드들을 포함하는 컴퓨터-판독가능 매체를 포함할 수도 있다. 일부 양태들에서, 컴퓨터 프로그램 제품은 패키징 재료를 포함할 수도 있다.
본 발명이 다양한 양태들과 관련하여 기술되었지만, 본 발명은 다른 변형들이 가능하다. 본 출원은 일반적으로 본 발명의 원리들을 따르고, 본 발명이 속하는 기술 내의 기지의 및 관습적인 실시 내에 있는 본 개시로부터의 그러한 일탈을 포함하는 임의의 변형, 사용 또는 적응을 커버하는 것으로 의도된다.
Claims (37)
- 입력 신호를 증폭하여 출력 신호를 생성하는 장치로서,
공통 바이어스 전류를 사용하여 상기 입력 신호를 증폭하여 상기 출력 신호를 생성하도록 구성된 복수의 증폭 스테이지들을 포함하고,
상기 증폭 스테이지들 중 하나는 상기 입력 신호에 관련된 제 1 전압 신호에 제 1 트랜스컨덕턴스 이득을 적용하여 제 1 전류 신호를 생성하도록 구성된 제 1 증폭 스테이지를 포함하며,
상기 증폭 스테이지들 중 하나는,
상기 제 1 전류 신호에 전류 이득을 적용하여 제 2 전류 신호를 생성하고;
부하를 통해 상기 제 2 전류 신호를 인가하여 상기 출력 신호에 관련된 제 2 전압 신호를 생성하고;
상기 부하의 양단에 네거티브 컨덕턴스를 적용하도록 구성된 제 2 증폭 스테이지를 포함하는, 입력 신호를 증폭하여 출력 신호를 생성하는 장치. - 제 1 항에 있어서,
상기 제 1 증폭 스테이지는 상기 제 1 전압 신호를 두 배로 만들도록 구성된 라우팅 네트워크를 포함하는, 입력 신호를 증폭하여 출력 신호를 생성하는 장치. - 제 1 항에 있어서,
상기 제 1 증폭 스테이지는 공통 게이트 증폭 스테이지를 포함하는, 입력 신호를 증폭하여 출력 신호를 생성하는 장치. - 제 1 항에 있어서,
상기 증폭 스테이지들 중 하나는,
상기 제 1 전류 신호를 제 2 전압 신호로 변환하고;
상기 제 2 전압 신호에 제 2 트랜스컨덕턴스 이득을 적용하여 제 2 전류 신호를 생성하도록 구성된 제 2 증폭 스테이지를 포함하는, 입력 신호를 증폭하여 출력 신호를 생성하는 장치. - 제 4 항에 있어서,
상기 제 2 증폭 스테이지는 상기 제 1 전류 신호를 상기 제 2 전압 신호로 변환하도록 구성된 공진기를 포함하는, 입력 신호를 증폭하여 출력 신호를 생성하는 장치. - 제 4 항에 있어서,
상기 제 2 증폭 스테이지는 공통 소스 증폭 스테이지를 포함하는, 입력 신호를 증폭하여 출력 신호를 생성하는 장치. - 제 4 항에 있어서,
상기 증폭 스테이지들 중 하나는,
상기 제 2 전류 신호에 전류 이득을 적용하여 제 3 전류 신호를 생성하고;
부하를 통해 상기 제 3 전류 신호를 인가하여 상기 출력 신호에 관련된 제 3 전압 신호를 생성하고;
상기 부하의 양단에 네거티브 컨덕턴스를 적용하도록 구성된 제 3 증폭 스테이지를 포함하는, 입력 신호를 증폭하여 출력 신호를 생성하는 장치. - 제 7 항에 있어서,
상기 전류 이득은 조정가능한, 입력 신호를 증폭하여 출력 신호를 생성하는 장치. - 제 1 항에 있어서,
상기 증폭 스테이지들은 각각 개별적인 주파수 대역들로 튜닝되는, 입력 신호를 증폭하여 출력 신호를 생성하는 장치. - 입력 신호를 증폭하여 출력 신호를 생성하는 방법으로서,
상기 출력 신호를 생성하기 위해 공통 바이어스 전류를 사용하여 상기 입력 신호를 다중 스테이지들에서 증폭하는 단계를 포함하고,
상기 입력 신호를 다중 스테이지들에서 증폭하는 단계는 제 1 전류 신호를 생성하기 위해 상기 입력 신호에 관련된 제 1 전압 신호에 제 1 트랜스컨덕턴스 이득을 적용하는 단계를 포함하며,
상기 입력 신호를 다중 스테이지들에서 증폭하는 단계는,
상기 제 1 전류 신호에 전류 이득을 적용하여 제 2 전류 신호를 생성하는 단계;
부하를 통해 상기 제 2 전류 신호를 인가하여 상기 출력 신호에 관련된 제 2 전압 신호를 생성하는 단계; 및
상기 부하의 양단에 네거티브 컨덕턴스를 적용하는 단계를 더 포함하는, 입력 신호를 증폭하여 출력 신호를 생성하는 방법. - 제 10 항에 있어서,
상기 제 1 전압 신호를 두 배로 만드는 단계를 더 포함하는, 입력 신호를 증폭하여 출력 신호를 생성하는 방법. - 제 10 항에 있어서,
상기 제 1 트랜스컨덕턴스 이득을 적용하는 단계는 공통 게이트 증폭 스테이지에 상기 제 1 전압 신호를 인가하는 단계를 포함하는, 입력 신호를 증폭하여 출력 신호를 생성하는 방법. - 제 10 항에 있어서,
상기 입력 신호를 다중 스테이지들에서 증폭하는 단계는,
상기 제 1 전류 신호를 제 2 전압 신호로 변환하는 단계; 및
제 2 전류 신호를 생성하기 위해 상기 제 2 전압 신호에 제 2 트랜스컨덕턴스 이득을 적용하는 단계를 더 포함하는, 입력 신호를 증폭하여 출력 신호를 생성하는 방법. - 제 13 항에 있어서,
상기 제 1 전류 신호를 제 2 전압 신호로 변환하는 단계는 공진기를 통해 상기 제 1 전류 신호를 인가하는 단계를 포함하는, 입력 신호를 증폭하여 출력 신호를 생성하는 방법. - 제 13 항에 있어서,
상기 제 2 전압 신호에 제 2 트랜스컨덕턴스 이득을 적용하는 단계는 공통 소스 증폭 스테이지에 상기 제 2 전압 신호를 인가하는 단계를 포함하는, 입력 신호를 증폭하여 출력 신호를 생성하는 방법. - 제 13 항에 있어서,
상기 입력 신호를 다중 스테이지들에서 증폭하는 단계는,
상기 제 2 전류 신호에 전류 이득을 적용하여 제 3 전류 신호를 생성하는 단계;
부하를 통해 상기 제 3 전류 신호를 인가하여 상기 출력 신호에 관련된 제 3 전압 신호를 생성하는 단계;
상기 부하의 양단에 네거티브 컨덕턴스를 적용하는 단계를 더 포함하는, 입력 신호를 증폭하여 출력 신호를 생성하는 방법. - 제 16 항에 있어서,
상기 전류 이득을 조정하는 단계를 더 포함하는, 입력 신호를 증폭하여 출력 신호를 생성하는 방법. - 제 10 항에 있어서,
상기 입력 신호를 다중 스테이지들에서 증폭하는 단계는, 각각 개별적인 주파수 대역들로 튜닝된 상기 다중 스테이지들을 사용하여 상기 입력 신호를 증폭하는 단계를 포함하는, 입력 신호를 증폭하여 출력 신호를 생성하는 방법. - 입력 신호를 증폭하여 출력 신호를 생성하는 장치로서,
중간 신호를 생성하기 위해 공통 바이어스 전류를 사용하여 상기 입력 신호를 증폭하는 수단; 및
상기 출력 신호를 생성하기 위해 상기 공통 바이어스 전류를 사용하여 상기 중간 신호를 증폭하는 수단을 포함하고,
상기 입력 신호를 증폭하는 수단은 제 1 전류 신호를 생성하기 위해 상기 입력 신호에 관련된 제 1 전압 신호에 제 1 트랜스컨덕턴스 이득을 적용하는 수단을 포함하며,
상기 중간 신호를 증폭하는 수단은,
제 2 전류 신호를 생성하기 위해 상기 제 1 전류 신호에 전류 이득을 적용하는 수단;
상기 출력 신호에 관련된 제 2 전압 신호를 생성하기 위해 부하를 통해 상기 제 2 전류 신호를 인가하는 수단; 및
상기 부하의 양단에 네거티브 컨덕턴스를 적용하는 수단을 포함하는, 입력 신호를 증폭하여 출력 신호를 생성하는 장치. - 제 19 항에 있어서,
상기 제 1 전압 신호을 두 배로 만드는 수단을 더 포함하는, 입력 신호를 증폭하여 출력 신호를 생성하는 장치. - 제 19 항에 있어서,
상기 제 1 트랜스컨덕턴스 이득을 적용하는 수단은 공통 게이트 증폭 스테이지에 상기 제 1 전압 신호를 인가하는 수단을 포함하는, 입력 신호를 증폭하여 출력 신호를 생성하는 장치. - 제 19 항에 있어서,
상기 중간 신호를 증폭하는 수단은,
상기 제 1 전류 신호를 제 2 전압 신호로 변환하는 수단; 및
제 2 전류 신호를 생성하기 위해 상기 제 2 전압 신호에 제 2 트랜스컨덕턴스 이득을 적용하는 수단을 포함하는, 입력 신호를 증폭하여 출력 신호를 생성하는 장치. - 제 22 항에 있어서,
상기 제 1 전류 신호를 제 2 전압 신호로 변환하는 수단은 공진기를 통해 상기 제 1 전류 신호를 인가하는 수단을 포함하는, 입력 신호를 증폭하여 출력 신호를 생성하는 장치. - 제 22 항에 있어서,
상기 제 2 전압 신호에 제 2 트랜스컨덕턴스 이득을 적용하는 수단은 공통 소스 증폭 스테이지에 상기 제 2 전압 신호를 인가하는 수단을 포함하는, 입력 신호를 증폭하여 출력 신호를 생성하는 장치. - 제 22 항에 있어서,
상기 중간 신호를 증폭하는 수단은,
제 3 전류 신호를 생성하기 위해 상기 제 2 전류 신호에 전류 이득을 적용하는 수단;
상기 출력 신호에 관련된 제 3 전압 신호를 생성하기 위해 부하를 통해 상기 제 3 전류 신호를 인가하는 수단; 및
상기 부하의 양단에 네거티브 컨덕턴스를 적용하는 수단을 더 포함하는, 입력 신호를 증폭하여 출력 신호를 생성하는 장치. - 제 25 항에 있어서,
상기 전류 이득을 조정하는 수단을 더 포함하는, 입력 신호를 증폭하여 출력 신호를 생성하는 장치. - 제 19 항에 있어서,
상기 입력 신호를 증폭하는 수단 및 상기 중간 신호를 증폭하는 수단은, 각각 개별적인 주파수 대역들로 튜닝되는, 입력 신호를 증폭하여 출력 신호를 생성하는 장치. - 입력 신호를 증폭하여 출력 신호를 생성하는, 컴퓨터 판독가능 저장 매체로서,
상기 컴퓨터 판독가능 저장 매체는 상기 출력 신호를 생성하기 위해 공통 바이어스 전류를 사용하여 다중의 스테이지들에서 상기 입력 신호를 증폭하도록 실행가능한 명령들을 포함하고,
상기 스테이지들 중 하나는 상기 입력 신호에 관련된 제 1 전압 신호에 제 1 트랜스컨덕턴스 이득을 적용하여 제 1 전류 신호를 생성하도록 구성된 제 1 스테이지를 포함하며,
상기 스테이지들 중 하나는,
상기 제 1 전류 신호에 전류 이득을 적용하여 제 2 전류 신호를 생성하고;
부하를 통해 상기 제 2 전류 신호를 인가하여 상기 출력 신호에 관련된 제 2 전압 신호를 생성하고;
상기 부하의 양단에 네거티브 컨덕턴스를 적용하도록 구성된 제 2 스테이지를 포함하는, 컴퓨터 판독가능 저장 매체. - 오디오 데이터를 생성하도록 구성된 트랜스듀서; 및
상기 오디오 데이터를 송신하도록 구성된 송신기를 포함하고,
상기 송신기는 공통 바이어스 전류를 사용하여 입력 신호를 증폭하여 상기 오디오 데이터를 포함하는 출력 신호를 생성하도록 구성된 복수의 증폭 스테이지들을 포함하며,
상기 증폭 스테이지들 중 하나는 상기 입력 신호에 관련된 제 1 전압 신호에 제 1 트랜스컨덕턴스 이득을 적용하여 제 1 전류 신호를 생성하도록 구성된 제 1 증폭 스테이지를 포함하며,
상기 증폭 스테이지들 중 하나는,
상기 제 1 전류 신호에 전류 이득을 적용하여 제 2 전류 신호를 생성하고;
부하를 통해 상기 제 2 전류 신호를 인가하여 상기 출력 신호에 관련된 제 2 전압 신호를 생성하고;
상기 부하의 양단에 네거티브 컨덕턴스를 적용하도록 구성된 제 2 증폭 스테이지를 포함하는, 헤드셋. - 데이터를 수신하도록 구성된 수신기로서, 상기 수신기는 공통 바이어스 전류를 사용하여 입력 신호를 증폭하여 상기 수신된 데이터를 포함하는 출력 신호를 생성하도록 구성된 복수의 증폭 스테이지들을 포함하는, 상기 수신기; 및
상기 수신된 데이터에 기초하여 표시를 디스플레이하도록 구성된 인터페이스를 포함하고,
상기 증폭 스테이지들 중 하나는 상기 입력 신호에 관련된 제 1 전압 신호에 제 1 트랜스컨덕턴스 이득을 적용하여 제 1 전류 신호를 생성하도록 구성된 제 1 증폭 스테이지를 포함하며,
상기 증폭 스테이지들 중 하나는,
상기 제 1 전류 신호에 전류 이득을 적용하여 제 2 전류 신호를 생성하고;
부하를 통해 상기 제 2 전류 신호를 인가하여 상기 출력 신호에 관련된 제 2 전압 신호를 생성하고;
상기 부하의 양단에 네거티브 컨덕턴스를 적용하도록 구성된 제 2 증폭 스테이지를 포함하는, 사용자 디바이스. - 센싱된 데이터를 생성하도록 구성된 센서; 및
출력 신호를 송신하도록 구성된 송신기를 포함하고,
상기 송신기는 공통 바이어스 전류를 사용하여 입력 신호를 증폭하여 상기 센싱된 데이터를 포함하는 상기 출력 신호를 생성하도록 구성된 복수의 증폭 스테이지들을 포함하며,
상기 증폭 스테이지들 중 하나는 상기 입력 신호에 관련된 제 1 전압 신호에 제 1 트랜스컨덕턴스 이득을 적용하여 제 1 전류 신호를 생성하도록 구성된 제 1 증폭 스테이지를 포함하며,
상기 증폭 스테이지들 중 하나는,
상기 제 1 전류 신호에 전류 이득을 적용하여 제 2 전류 신호를 생성하고;
부하를 통해 상기 제 2 전류 신호를 인가하여 상기 출력 신호에 관련된 제 2 전압 신호를 생성하고;
상기 부하의 양단에 네거티브 컨덕턴스를 적용하도록 구성된 제 2 증폭 스테이지를 포함하는, 센싱 디바이스. - 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US23704709P | 2009-08-26 | 2009-08-26 | |
| US61/237,047 | 2009-08-26 | ||
| US12/558,110 | 2009-09-11 | ||
| US12/558,110 US8319562B2 (en) | 2009-08-26 | 2009-09-11 | System and method for amplifying a signal using multiple amplification stages sharing a common bias current |
| PCT/US2010/046827 WO2011028614A2 (en) | 2009-08-26 | 2010-08-26 | System and method for amplifying a signal using multiple amplification stages sharing a common bias current |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120058577A KR20120058577A (ko) | 2012-06-07 |
| KR101441767B1 true KR101441767B1 (ko) | 2014-09-17 |
Family
ID=43623950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020127007763A KR101441767B1 (ko) | 2009-08-26 | 2010-08-26 | 공통 바이어스 전류를 공유하는 다중 증폭 스테이지를 사용하여 신호를 증폭하는 장치, 방법 및 컴퓨터 판독가능 저장 매체 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8319562B2 (ko) |
| EP (1) | EP2471173B1 (ko) |
| JP (2) | JP5539522B2 (ko) |
| KR (1) | KR101441767B1 (ko) |
| CN (1) | CN102484455B (ko) |
| TW (1) | TW201119216A (ko) |
| WO (1) | WO2011028614A2 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170017320A (ko) | 2015-08-06 | 2017-02-15 | 주식회사 레오퍼니쳐 | 가구용 문판 조립체 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8823449B2 (en) * | 2012-04-05 | 2014-09-02 | St-Ericsson Sa | Extremely high frequency dual-mode class AB power amplifier |
| US9124246B2 (en) * | 2013-09-25 | 2015-09-01 | Qualcomm Incorporated | Baseband processing circuitry |
| EP3222015B1 (en) * | 2014-11-19 | 2020-01-08 | Murata Manufacturing Co., Ltd. | Devices for detecting ultra-wide band signals |
| JP6585828B2 (ja) * | 2016-03-31 | 2019-10-02 | 日本電信電話株式会社 | ドライバ回路および光送信器 |
| US10447206B2 (en) * | 2017-09-29 | 2019-10-15 | Nxp Usa, Inc. | Radio frequency (RF) receiver circuit |
| WO2019142526A1 (ja) * | 2018-01-19 | 2019-07-25 | ソニーセミコンダクタソリューションズ株式会社 | 増幅回路および受信回路 |
| US11595008B2 (en) * | 2020-01-09 | 2023-02-28 | Skyworks Solutions, Inc. | Low noise amplifiers with low noise figure |
| US11817829B2 (en) | 2021-01-29 | 2023-11-14 | Skyworks Solutions, Inc. | Multi-mode broadband low noise amplifier |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006032932A1 (en) * | 2004-09-20 | 2006-03-30 | Frontier Silicon Limited | Rf input stage for low noise amplifier or mixer |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3999139A (en) * | 1974-08-19 | 1976-12-21 | Motorola, Inc. | Monolithic alternately stacked IF amplifier |
| ATE48353T1 (de) * | 1984-05-16 | 1989-12-15 | Siemens Ag | Bipolare verstaerkerschaltung. |
| JP2766264B2 (ja) * | 1987-10-12 | 1998-06-18 | 株式会社東芝 | 差動増幅回路 |
| JPH0374911A (ja) * | 1989-08-16 | 1991-03-29 | Yokogawa Electric Corp | 増幅回路 |
| CN2243143Y (zh) * | 1994-08-31 | 1996-12-18 | 李崴 | 集成式红外调频耳机 |
| JP4072232B2 (ja) * | 1997-03-13 | 2008-04-09 | 株式会社日立製作所 | 光受信回路 |
| FI107657B (fi) | 1998-03-11 | 2001-09-14 | Nokia Mobile Phones Ltd | Kytkentä differentiaalisen aktiivikomponentin impedanssin säätämiseksi |
| US6114907A (en) * | 1998-12-08 | 2000-09-05 | National Semiconductor Corporation | Amplifier with dynamic compensation and method |
| FR2813148B1 (fr) * | 2000-08-21 | 2003-08-15 | St Microelectronics Sa | Preamplificateur lineaire pour amplificateur de puissance radio-frequence |
| JP2002353736A (ja) * | 2001-05-28 | 2002-12-06 | Sony Corp | 発振器 |
| JP2005175819A (ja) * | 2003-12-10 | 2005-06-30 | Sony Corp | 増幅器並びに通信装置 |
| JP2008512926A (ja) * | 2004-09-10 | 2008-04-24 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 広い周波数帯域にわたって平坦な利得応答で調節可能なカスコードｌｎａ |
| JP2006166306A (ja) * | 2004-12-10 | 2006-06-22 | Sony Corp | 増幅回路 |
| KR100824772B1 (ko) * | 2006-10-16 | 2008-04-24 | 한국과학기술원 | 바디-소스 교차 커플링을 이용한 차동증폭기 |
| US7525381B2 (en) * | 2007-03-09 | 2009-04-28 | Analog Devices, Inc. | Amplifier structures that enhance transient currents and signal swing |
| US7917117B2 (en) * | 2008-01-28 | 2011-03-29 | University Of Washington | Auto-tuning amplifier |
| CN101359932B (zh) * | 2008-09-03 | 2012-08-29 | 华为技术有限公司 | 一种数字用户线线路驱动装置、方法和接入系统 |
| US8018288B2 (en) * | 2009-04-13 | 2011-09-13 | Intel Corporation | High-linearity low noise amplifier |
| US7902920B1 (en) * | 2009-09-10 | 2011-03-08 | Media Tek Singapore Pte. Ltd. | Amplifier circuit, integrated circuit and radio frequency communication unit |
-
2009
- 2009-09-11 US US12/558,110 patent/US8319562B2/en active Active
-
2010
- 2010-08-26 JP JP2012526991A patent/JP5539522B2/ja active Active
- 2010-08-26 EP EP10752226.0A patent/EP2471173B1/en active Active
- 2010-08-26 WO PCT/US2010/046827 patent/WO2011028614A2/en active Application Filing
- 2010-08-26 TW TW099128759A patent/TW201119216A/zh unknown
- 2010-08-26 CN CN201080037930.4A patent/CN102484455B/zh active Active
- 2010-08-26 KR KR1020127007763A patent/KR101441767B1/ko active IP Right Grant
-
2014
- 2014-02-28 JP JP2014039134A patent/JP2014140200A/ja not_active Withdrawn
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006032932A1 (en) * | 2004-09-20 | 2006-03-30 | Frontier Silicon Limited | Rf input stage for low noise amplifier or mixer |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170017320A (ko) | 2015-08-06 | 2017-02-15 | 주식회사 레오퍼니쳐 | 가구용 문판 조립체 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2471173A2 (en) | 2012-07-04 |
| CN102484455A (zh) | 2012-05-30 |
| CN102484455B (zh) | 2015-02-18 |
| KR20120058577A (ko) | 2012-06-07 |
| JP5539522B2 (ja) | 2014-07-02 |
| US8319562B2 (en) | 2012-11-27 |
| JP2013503573A (ja) | 2013-01-31 |
| WO2011028614A3 (en) | 2011-06-30 |
| US20110050340A1 (en) | 2011-03-03 |
| EP2471173B1 (en) | 2015-02-25 |
| TW201119216A (en) | 2011-06-01 |
| WO2011028614A2 (en) | 2011-03-10 |
| JP2014140200A (ja) | 2014-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101441767B1 (ko) | 공통 바이어스 전류를 공유하는 다중 증폭 스테이지를 사용하여 신호를 증폭하는 장치, 방법 및 컴퓨터 판독가능 저장 매체 | |
| EP2274828B1 (en) | System and method of enabling a signal processing device in a relatively fast manner to process a low duty cycle signal | |
| US8188802B2 (en) | System and method for efficiently generating an oscillating signal | |
| US20070242026A1 (en) | Apparatus and method of pulse generation for ultra-wideband transmission | |
| KR101343026B1 (ko) | 펄스 생성기를 전력 캘리브레이팅하기 위한 시스템 및 방법 | |
| WO2015057700A1 (en) | Dynamic bias to improve switch linearity | |
| Fathy et al. | Low-power low-complexity FM-UWB transmitter in 130nm CMOS for WBAN applications | |
| US20110058623A1 (en) | System and method for generating a defined pulse | |
| Issa et al. | Reconfigurable UWB transceiver for biomedical sensor application | |
| JP2014232941A (ja) | 高周波信号用駆動回路、高周波信号用駆動回路の駆動方法及び高周波信号受信器 | |
| CN101960404B (zh) | 使用来自先前操作的残余电压来建立用于后续操作的偏压的系统及方法 | |
| KR101392955B1 (ko) | 발진 신호를 생성하기 위한 장치, 방법 및 컴퓨터-판독가능 매체, 그리고 이를 이용한 디바이스들 | |
| Sittakul et al. | Implementation of high-efficiency and ultra-low-power transceiver for the design of body channel communication applications | |
| Barraj et al. | Three to five gigahertz UWB transmitter for vital sign monitoring systems | |
| Liang | Transistor Circuits For A MEMS Based Transceiver | |
| Pandey et al. | Circuit Techniques for Ultra-Low Power Radios | |
| Ruoyuan et al. | Neural Signal Acquisition and Wireless Transmission System Design | |
| Song | Ultra Low Power Receiver Frontend for WBAN Applications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20180628 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20190624 Year of fee payment: 6 |