JP2002353736A - 発振器 - Google Patents

Abstract

(57)【要約】 【課題】 発振器の小型化及び低コスト化を図ること。 【解決手段】 第１差動対回路１と第２差動対回路２、
及び共振回路３からなり、第１差動対回路１を形成する
Ｎ−ＭＯＳトランジスタＮ1，Ｎ2のコンダクタンスｇｍ
１より、第２差動対回路２のコンダクタンスｇｍ２を大
きくなるようにすることで、ＮチャンネルＭＯＳトラン
ジスタＮ1〜Ｎ4によって発振器を構成するようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、各種電子機器に用
いて好適な発振器に関するものである。

【０００２】

【従来の技術】従来からラジオ受信機、テレビジョン受
像機、衛星放送受信機、ビデオレコーダ、移動体通信機
などの各種電子機器においては発振器が利用されてい
る。

【０００３】図８は、従来の発振器の構成例を示した図
である。この図８において、第１の回路ブロック１０１
は、例えば回路のバイアス電圧を設定すると共に、高負
荷を与えるアクティブ素子としての機能を有する回路部
位とされる。このため、第１の回路ブロック１０１は、
一対のＰチャンネル型のＭＯＳトランジスタＰ−ＭＯＳ
からなる直流電流源とされ、その電流量がコントロール
電源からのコントロール電圧Ｖｃにより可変できるよう
に形成されている。

【０００４】第２の回路ブロック１０２は、発振器とし
て必要な負性抵抗分を与える回路部位とされる。この場
合、第２の回路ブロック１０２は小さい負性抵抗を必要
とするために、一対のＮチャンネル型のＭＯＳトランジ
スタＮ−ＭＯＳにより差動対回路が形成されている。

【０００５】第３の回路ブロック１０３はコイル１２と
コンデンサ１１とを並列に接続した並列接続回路によっ
て共振回路が形成されている。

【０００６】このような構成の発振器は、第１の回路ブ
ロック１０１が与える正極性の負荷に対して、第２の回
路ブロック１０２が与える負極性の負荷の絶対値を小さ
くすると、発振器第３の回路ブロック１０３である共振
回路により規定される周波数付近で発振することにな
る。

【０００７】

【発明が解決しようとする課題】ところで、上記図８に
示した発振器は、上記した第１の回路ブロック１０１の
負荷より、第２の回路ブロック１０２の負荷が小さいと
いう条件を満足すれば、発振器は発振することから、第
２の回路ブロック１０２の負性の負荷の絶対値を小さく
できれば、第１の回路ブロック１０１が与える正極性の
負荷を大きくする必要はないことになる。

【０００８】しかしながら、実際には、第２の回路ブロ
ック１０２を形成しているＮチャンネル型のＭＯＳトラ
ンジスタＮ−ＭＯＳは、その電流コンダクタンス（以
下、単に「コンダクタンス」という）ｇｍが小さいた
め、この第２の回路ブロック１０２の負荷が大きくな
る。このため、第１の回路ブロック１０１は、第２の回
路ブロック１０２の負荷を上回る巨大な負荷が必要にな
るため、図８に示したようなＰ型チャンネルのＭＯＳト
ランジスタＰ−ＭＯＳにより負荷が極めて大きい直流電
流源によるアクティブ負荷を利用するようにしていた。

【０００９】この結果、従来の発振器では、第１の回路
ブロック１０１にＰチャンネル型のＭＯＳトランジスタ
Ｐ−ＭＯＳが、第２の回路ブロック１０２にＮチャンネ
ル型のＭＯＳトランジスタＮ−ＭＯＳがそれぞれ必要に
なるため、Ｎチャンネル型のＭＯＳトランジスタと、Ｐ
チャンネル型のＭＯＳトランジスタが混在したＣ−ＭＯ
Ｓ ＩＣ（complementary metal oxide semiconductor I
ntegrated Circuit）によって構成することが必要にな
る。

【００１０】ところが、Ｃ−ＭＯＳ ＩＣは、異なるチ
ャンネル間ではＭＯＳトランジスタのコンダクタンスｇ
ｍをコントロールできないため、Ｃ−ＭＯＳ ＩＣを用
いて発振器を構成した場合は、発振出力点のバイアス電
圧にバラツキが発生する。そこで、従来の発振器では、
発振出力点のバイアス電圧を制御してバイアス電圧のバ
ラツキを解消するために、直流電流源である第１の回路
ブロック１０１の電流量を制御するコントロール回路
や、このコントロール回路にフィードバックする情報を
検出するためＤＣ検出回路及び発振レベル検出回路など
が必要になる。

【００１１】このため、Ｃ−ＭＯＳ ＩＣによって発振
器を構成する場合には、非常に多くの素子が必要にな
り、ＩＣチップの面積が増大すると共に、コストアップ
を招くという欠点があった。また、第１の回路ブロック
１０１とされる直流電流源は、ＭＯＳトランジスタＰ−
ＭＯＳを飽和領域で動作させる必要があるため、Ｐ−Ｍ
ＯＳトランジスタＰ−ＭＯＳのドレイン−ソース間にバ
イアス電圧を与える必要があるため、低電源電圧によっ
て動作させることが困難になり、消費電力が増加すると
いう欠点もあった。

【００１２】

【課題を解決するための手段】そこで、本発明の発振器
は、このような点を鑑みてなされたものであり、第１の
電界効果トランジスタによって形成される第１差動対回
路と、第１の電界効果トランジスタと同一チャンネルと
される第２の電界効果トランジスタによって形成される
第２差動対回路と、コンデンサとコイルとの並列接続回
路によって形成され、第１の電界効果トランジスタと第
２の電界効果トランジスタとの接続点間に設けられる共
振回路とからなる。そして、第２の電界効果トランジス
タのコンダクタンスを、第１の電界効果トランジスタの
コンダクタンスより大きくなるようにした。

【００１３】本発明によれば、第１及び第２の電界効果
トランジスタを同一チャンネルによって形成し、第２差
動対回路を形成する第２の電界効果トランジスタのコン
ダクタンスを、第１差動対回路を形成する第１の電界効
果トランジスタのコンダクタンスより大きくすること
で、電界効果トランジスタの諸特性のマッチングを考慮
することなく発振器を構成することが可能になる。

【００１４】

【発明の実施の形態】図１は、本実施の形態とされる発
振器の構成を示した図である。この図１に示す本実施の
形態とされる発振器は、破線で囲って示すように第１差
動対回路１、第２差動対回路２、及び共振回路３とから
構成される。第１差動対回路１は、第１の電界効果トラ
ンジスタであるＮ型チャンネルのＭＯＳトランジスタ
（以下、「Ｎ−ＭＯＳトランジスタ」という）Ｎ1，Ｎ2
により形成される。また、第２差動対回路２は、発振器
として必要な負性抵抗分を与える回路部位であり、第２
の電界効果トランジスタであるＮ−ＭＯＳトランジスタ
Ｎ3，Ｎ4によって形成されている。

【００１５】共振回路３は、コイル１２とコンデンサ１
１とを並列に接続した並列接続回路により形成されてい
る。

【００１６】この場合、Ｎ−ＭＯＳトランジスタＮ1の
ソースは、Ｎ−ＭＯＳトランジスタＮ3のドレインに接
続され、Ｎ−ＭＯＳトランジスタＮ2のソースは、Ｎ−
ＭＯＳトランジスタＮ4のドレインに接続される。ま
た、Ｎ−ＭＯＳトランジスタＮ3のゲートは、Ｎ−ＭＯ
ＳトランジスタＮ4のドレインに接続され、Ｎ−ＭＯＳ
トランジスタＮ4のゲートは、Ｎ−ＭＯＳトランジスタ
Ｎ3のドレインに接続される。また、Ｎ−ＭＯＳトラン
ジスタＮ1，Ｎ2のドレインには、電源電圧Ｖｄｄが与え
られていると共に、Ｎ−ＭＯＳトランジスタＮ3，Ｎ4の
ソースが短絡されて接地される。

【００１７】そして、Ｎ−ＭＯＳトランジスタＮ1，Ｎ2
の各ソースが、それぞれ発振出力点ｔ1，ｔ2とされ、こ
れらの発振出力点ｔ1−ｔ2間に共振回路３が接続されて
いる。

【００１８】即ち、本実施の形態の発振器は、全て同一
チャンネルのＮ−ＭＯＳトランジスタＮ1〜Ｎ4によって
構成した、いわゆるシングルチャンネル型ＭＯＳトラン
ジスタ発振器とされる。

【００１９】さらに、本実施の形態の発振器は、Ｎ−Ｍ
ＯＳトランジスタＮ1〜Ｎ4のコンダクタンスｇｍが均一
となるように、Ｎ−ＭＯＳトランジスタＮ1〜Ｎ4のバッ
クゲートが自身のソースに接続される。また、Ｎ−ＭＯ
ＳトランジスタＮ1のゲートとＮ−ＭＯＳトランジスタ
Ｎ3のドレイン間の電圧、及びＮ−ＭＯＳトランジスタ
Ｎ2のゲートとＮ−ＭＯＳトランジスタＮ4のドレイン間
の電圧を等しくするために、Ｎ−ＭＯＳトランジスタＮ
1のゲート−ドレイン間、及びＮ−ＭＯＳトランジスタ
Ｎ2のゲート−ドレイン間を短絡するようにしている。

【００２０】ここで、上記図１に示した発振器の動作原
理を図２を用いて説明しておく。なお、以下の説明にお
いては、各Ｎ−ＭＯＳトランジスタＮ1〜Ｎ4のコンダク
タンスｇｍ比は、そのサイズに比例したものとする。ま
た、上述のように各Ｎ−ＭＯＳトランジスタＮ1〜Ｎ4の
バックゲートを自身のソースに接続してコンダクタンス
ｇｍを均一とし、また各Ｎ−ＭＯＳトランジスタＮ1〜
Ｎ4の飽和領域におけるドレイン電流がＭＯＳトランジ
スタ以外への漏れは無いものとすることで、縦続に接続
されているＮ−ＭＯＳトランジスタ同士のドレイン電流
は等しく、それらのＮ−ＭＯＳトランジスタのゲート−
ソース間電圧は等しいものとする。

【００２１】先ず、本実施の形態の発振器を構成するＮ
−ＭＯＳトランジスタＮ1，Ｎ2、及びＮ−ＭＯＳトラン
ジスタＮ3，Ｎ4を、それぞれ同一サイズのＮ−ＭＯＳト
ランジスタによって形成し、Ｎ−ＭＯＳトランジスタＮ
1，Ｎ2のコンダクタンスをｇｍ１、Ｎ−ＭＯＳトランジ
スタＮ3，Ｎ4のコンダクタンスをｇｍ２とすると、コン
ダクタンスｇｍ１とコンダクタンスｇｍ２の関係は、

【数１】 と示すことができる。

【００２２】ここで、Ｎ−ＭＯＳトランジスタＮ1，Ｎ2
のゲートに対して入力信号として差動入力電圧Ｖin，−
Ｖinを印加した時に入力側から見た出力側（発振出力点
ｔ1，ｔ2の出力電圧Ｖ1，Ｖ2）への伝達関数Ｔ（ｓ）を
求める。ここで、共振回路３を形成するコイル１２とコ
ンデンサ１１の合成インピーダンスをＺとすると、コン
ダクタンスｇｍ１とコンダクタンスｇｍ２との関係は、

【数２】

【数３】 と示すことができる。

【００２３】そして、上記（数２）と（数３）との辺同
士を足し合わせると、

【数４】 となり、発振出力点ｔ1，ｔ2における出力電圧Ｖ1，Ｖ2
は互いに逆位相の関係であることが導かれる。このこと
から本実施の形態とされる発振器は差動出力であること
が分かる。

【００２４】また、上記（数２）と（数３）との辺同士
の引き算をすると、

【数５】 となる。

【００２５】ここで、コンデンサ１１のキャパシタンス
を２／Ｃ、コイル１２のインダクタンスを２Ｌとする
と、合成インピーダンスＺは、

【数６】 となり、上記（数６）により得られる合成インピーダン
スＺを上記（数５）に代入すると、

【数７】 と示すことができる。そして、上記（数７）は、上記
（数４）より

【数８】 であることが分かる。

【００２６】従って、この（数８）と上記（数１）か
ら、入力側から見た出力側（発振出力点ｔ1における出
力電圧Ｖ1）への伝達関数Ｔ（ｓ）は、

【数９】 と示すことができる。なお、上記（数９）により求めた
伝達関数Ｔ（ｓ）は、帯域通過フィルタ（ＢＰＦ）の伝
達関数と等しいものとされる。

【００２７】さて、上記（数９）に示した伝達関数Ｔ
（ｓ）は、周波数軸上の表現とされることから、上記
（数９）に示した伝達関数Ｔ（ｓ）を次のように書き直
す。

【数１０】 そして、上記（数１０）を時間軸上で表現するために逆
ラプラス変換を行うと、

【数１１】 のように示されることになる。

【００２８】この場合、上記（数１１）のＣＯＳによっ
て示されている項が、発振器の発振周波数を示すことに
なり、例えばｑｕａｌｉｔｙ ｆａｃｔｏｒＱ（以下、
単に「Ｑ」と表記する）が大きい場合、その発振周波数
は共振回路３の共振周波数に近づくことが分かる。

【００２９】また指数関数ｅｘｐで示される項は、発振
器の発振出力レベルを示しており、発振出力の過渡状態
におけるエンベロープ（包絡線）に相当するものとな
る。

【００３０】従って、これまで説明した動作原理から、
図１に示した発振器を継続して発振させるための発振条
件は、指数関数ｅｘｐの指数が正で、且つ、ＣＯＳの項
がゼロにならないことであることが分かる。つまり、本
実施の形態とされる発振器の発振条件としては、

【数１２】

【数１３】 が導かれることになる。

【００３１】特に、本実施の形態とされる発振器を構成
するうえでは、上記（数１２）、（数１３）のうち、
（数１３）の発振条件を満たすことが重要になる。

【００３２】つまり、図１に示した本実施の形態の発振
器を構成する際には、例えば第１差動対回路１のＮ−Ｍ
ＯＳトランジスタＮ1，Ｎ2と、第２差動対回路２のＮ−
ＭＯＳトランジスタＮ3，Ｎ4のサイズを変えるなどし
て、上記（数１）に示すＮ−ＭＯＳトランジスタＮ1，
Ｎ2のコンダクタンスｇｍ１と、Ｎ−ＭＯＳトランジス
タＮ3，Ｎ4のコンダクタンスｇｍ２との関係が、上記
（数１３）により得られる係数ｋの条件（ｋ＞１）を満
足すれば良いことになる。

【００３３】このようにして本実施の形態の発振器を構
成すれば、例えば従来の発振器のように異なるチャンネ
ルのＭＯＳトランジスタを用いることなく、同一チャン
ネルのＭＯＳトランジスタだけで発振器を実現すること
ができるようになる。従って、従来のようにＣ−ＭＯＳ
構成を用いて発振器を構成した場合に、異なるチャンネ
ルのＭＯＳトランジスタ間において発生するコンダクタ
ンスｇｍのバラツキを無いものとすることができるの
で、発振出力点におけるバイアス電圧を安定したものと
することができる。これにより、従来の発振器に設けら
れている発振出力点のバイアス電圧を制御するためのコ
ントロール回路やＤＣ検出回路、発振レベル検出回路な
どが不要になるため、回路規模の小型化を図ることがで
き、ＩＣチップの面積の縮小、及び製造コストを削減す
ることが可能になる。また、直流電流源を構成する必要
もないため、直流電流源を飽和領域で動作させるために
発生する消費電力の増加が無く、それだけ低消費電力化
を図ることができる。

【００３４】また、上記図１に示した本実施の形態の発
振器では、同一チャンネルのＮ−ＭＯＳトランジスタＮ
1〜Ｎ4を用いて構成した場合を例に挙げたが、例えば同
一のＰ型チャンネルのＭＯＳトランジスタ（以下、「Ｐ
−ＭＯＳトランジスタ」という）を用いて構成すること
も可能である。図３は、本実施の形態の発振器をＰ−Ｍ
ＯＳトランジスタを用いて構成した場合の一例を示した
図である。この図３に示す発振器では、Ｐ−ＭＯＳトラ
ンジスタＰ1，Ｐ2によって、第１差動対回路２１が形成
され、Ｐ−ＭＯＳトランジスタＰ3，Ｐ4によって第２差
動対回路２２が形成されている。

【００３５】この場合も、Ｐ−ＭＯＳトランジスタＰ1
のドレインは、Ｐ−ＭＯＳトランジスタＰ3のソースに
接続され、Ｐ−ＭＯＳトランジスタＰ2のドレインは、
Ｐ−ＭＯＳトランジスタＰ4のソースに接続される。ま
た、Ｐ−ＭＯＳトランジスタＰ1のゲートは、Ｐ−ＭＯ
ＳトランジスタＰ2のドレインに接続され、Ｐ−ＭＯＳ
トランジスタＰ2のゲートは、Ｐ−ＭＯＳトランジスタ
Ｐ1のドレインに接続される。また、Ｐ−ＭＯＳトラン
ジスタＰ1，Ｐ2のソースには、電源電圧Ｖddが与えられ
ていると共に、Ｐ−ＭＯＳトランジスタＰ3，Ｐ4のドレ
インとゲートとが短絡されて接地される。

【００３６】そして、Ｐ−ＭＯＳトランジスタＰ1，Ｐ2
の各ドレインが、それぞれ発振出力点ｔ1，ｔ2とされ、
これらの発振出力点ｔ1−ｔ2間に共振回路３が並列に接
続されることになる。

【００３７】そして、この場合もＰ−ＭＯＳトランジス
タＰ1〜Ｐ4のコンダクタンスｇｍを均一にするために、
全てのＰ−ＭＯＳトランジスタＰ1〜Ｐ4のバックゲート
が自身のソースに接続されると共に、Ｐ−ＭＯＳトラン
ジスタＰ1のドレインとＰ−ＭＯＳトランジスタＰ3のゲ
ート間の電圧、及びＰ−ＭＯＳトランジスタＰ2のドレ
インとＰ−ＭＯＳトランジスタＰ4のゲート間の電圧を
等しくするために、Ｐ−ＭＯＳトランジスタＰ3のゲー
ト−ドレイン間、及びＰ−ＭＯＳトランジスタＰ4のゲ
ート−ドレイン間を短絡するようにしている。

【００３８】そして、このように本実施の形態の発振器
を構成した場合でも、Ｐ−ＭＯＳトランジスタＰ1，Ｐ2
と、Ｐ−ＭＯＳトランジスタＰ3，Ｐ4のサイズを変える
などして、上記（数１）に示すＰ−ＭＯＳトランジスタ
Ｐ1，Ｐ2のコンダクタンスｇｍ１とＰ−ＭＯＳトランジ
スタＰ3，Ｐ4のコンダクタンスｇｍ２との関係が、上記
（数１３）により得られる係数ｋの条件（ｋ＞１）を満
たすようにすれば、発振器の全てのＭＯＳトランジスタ
をＰ−ＭＯＳトランジスタＰ1〜Ｐ4によって構成するこ
とができるため、上記図１に示した発振器と同様の効果
が得られることになる。

【００３９】図４は、本実施の形態とされる発振器のさ
らに他の構成を示した図である。なお、図１と同一部位
には同一番号を付して詳細な説明は省略する。

【００４０】この図４に発振器は、第２差動対回路４を
複数のＮ−ＭＯＳトランジスタによって形成するように
したものである。即ち、この場合は、上記図１において
第２差動対回路２を形成していたＮ−ＭＯＳトランジス
タＮ3，Ｎ4に対して、それぞれＮ−ＭＯＳトランジスタ
Ｎ5，Ｎ6を並列に接続するようにしたものである。

【００４１】つまり、上記図１（図３）に示した発振器
では、ＭＯＳトランジスタＮ1，Ｎ2（Ｐ1，Ｐ2）とＭＯ
ＳトランジスタＮ3，Ｎ4（Ｐ3，Ｐ4）のサイズを変え
て、上記（数１）に示したコンダクタンスｇｍ１とｇｍ
２との関係が上記（数１３）を満足するようにしている
のに対して、この図４に示す発振器では、第２差動対回
路４を同一サイズの複数のＭＯＳトランジスタを並列に
接続して、上記（数１）に示したコンダクタンスｇｍ１
とｇｍ２との関係が上記（数１３）を満足するようにし
ている。

【００４２】従って、図４に示すように発振器を構成す
れば、発振器に使用するＮ−ＭＯＳ（又はＰ−ＭＯＳ）
を同一サイズのＭＯＳトランジスタによって構成するこ
とができるため、その製造が容易になるという利点があ
る。

【００４３】以下、これまで説明した本実施の形態とし
ての発振器を用いて構成することができる各種発振器の
構成について説明する。図５は、本実施の形態の発振器
を利用した発振レベル可変型発振器の構成を示した図で
ある。この図５に示す発振レベル可変型発振器は、上記
図１に示した発振器の共振回路３に対して、Ｎ−ＭＯＳ
トランジスタＮ7のドレインとソースを接続し、このＭ
ＯＳトランジスタＮ7のゲートにコントロール電源から
コントロール電圧Ｖｃを印加するようにしている。即
ち、この場合は共振回路３に対してＮ−ＭＯＳトランジ
スタＮ7を橋渡しした構成となっている。

【００４４】ここで、例えばＮ−ＭＯＳトランジスタＮ
7のドレイン−ソース間の抵抗を２Ｒdsとして、その動
作原理を考えると、図５に示した発振レベル可変型発振
器は、図１に示した発振器の発振出力点ｔ1，ｔ2との間
にインピーダンス２Ｒdsを並列に接続した構成であると
考えることができる。従って、その伝達関数Ｔ（ｓ）
は、

【数１４】 と示すことができる。

【００４５】この場合、（数１４）に示したインピーダ
ンスＲdsは正の実数になる。そして、このインピーダン
スＲdsは、Ｎ−ＭＯＳトランジスタＮ7のゲートに印加
するコントロール電圧Ｖｃを可変することで、インピー
ダンスＲdsを非常に小さい値から相当の大きい値まで可
変できることになる。ここで、インピーダンスＲdsが非
常に小さい値とは、上記（数１４）の分母のＳ（＝ｊ
ω）の一次の項の極性が正になる値であり、インピーダ
ンスＲdsが相当大きな値とは、その極性が負のままの値
であることを意味している。

【００４６】つまり、図５に示す発振レベル可変型発振
器は、Ｎ−ＭＯＳトランジスタＮ7に与えるコントロー
ル電圧Ｖｃの電圧レベルを可変制御することで、発振器
のループのＳの一次の項を、発振状態である負性から発
振停止状態に至る正まで可変できることを意味してい
る。そして、上記（数１４）の分母に示されているＳの
一次の項が正から負へ変わる時に見かけ上のフィルタの
Ｑ値が無限大を示すことになる。

【００４７】ここで、上記（数１０）と同様に、（数１
４）を時間軸上で表現するために逆ラプラス変換を行う
と、

【数１５】 ように示されることになる。

【００４８】そして、上記（数１５）の指数関数ｅｘｐ
が負からゼロを通って正に変わることになり、この指数
関数ｅｘｐがゼロを通過する時に、図５に示した発振レ
ベル可変型発振器の発振振幅レベルの増加が停止し、指
数関数ｅｘｐが負になると発振振幅レベルは減少するこ
とになる。

【００４９】つまり、上記（数１４）の分母のＳの一次
の項において、

【数１６】 の条件が成立する時に発振器の発振振幅レベルが決定さ
れることになる。

【００５０】ここで、Ｎ−ＭＯＳトランジスタＮ7のコ
ンダクタンスをｇｍ３とすると、コンダクタンスｇｍ３
は、Ｎ−ＭＯＳトランジスタＮ7のドレイン−ソース間
抵抗の逆数１／Ｒdsと示すことができる。従って、図５
に示す発振レベル可変型発振器の発振振幅レベルが最大
値となるのは、上記（数１６）からＮ−ＭＯＳトランジ
スタＮ1（Ｎ2）のコンダクタンスｇｍ１と、Ｎ−ＭＯＳ
トランジスタＮ3（Ｎ4）のコンダクタンスｇｍ２（ｇｍ
１×ｋ）とＮ−ＭＯＳトランジスタＮ7のコンダクタン
スｇｍ３（＝１／Ｒds）との総和がゼロになることを示
している。

【００５１】換言すれば、図５に示した発振器の発振振
幅レベルは、発振出力点ｔ1，ｔ2から見て負成分となる
コンダクタンスと、正成分となるコンダクタンスとの量
が相等しい状態であり、Ｎ−ＭＯＳトランジスタＮ7の
コンダクタンスｇｍ3を変化させることで、その発振振
幅レベルを変化させることができることを意味してい
る。

【００５２】従って、図５に示した発振レベル可変型発
振器を構成すれば、発振振幅レベルを制御することが可
能になる。発振振幅レベルをコントロールできること
は、その発振出力を、与えられた電源電圧の中で最適な
バイアス状態に保つことができることを意味することか
ら、Ｑ値が高く歪みのない発振出力が得られることにな
る。そして、この場合は、従来の発振器において、発振
出力の高調波との混変調によって生じていた不要なビー
ト成分が、要求される帯域に入り込むのを低減するとい
う作用が得られるようになる。よって、図５に示した発
振レベル可変型発振器を各種電子機器に適用すれば、従
来の発振器では高調波成分を除去するために設ける必要
があったローパスフィルタ（ＬＰＦ）などの回路や、そ
れらの回路を制御するための制御回路等が不要になるた
め、回路システムの簡略化を図ることができる。

【００５３】さらに、今後、デジタルとアナログの混在
システムを開発にあたり、例えば高周波（ＲＦ）回路部
とベースバンド回路部とを１チップで構成する際するに
予想される、例えば高調波などのクロストークが他の回
路へ飛び込むことによる特性の悪化という不具合を軽減
することができるため、デジタル−アナログ混在システ
ムの重要な技術要素になるものである。

【００５４】次いで、図６は、図１に示した発振器を利
用したバイアス自動調整型発振器の構成を示した図であ
る。この図６に示すバイアス自動調整型発振器は、上記
図１に示した発振器の共振回路３に対して直流電源を接
続した構成となっている。このようなバイアス自動調整
型発振器の動作原理を考えると、その伝達関数Ｔ（ｓ）
は、上記（数１０）において（数２）（数３）（数４）
と同様に考えることができる。よって、

【数１７】 と示すことができる。

【００５５】この場合、Ｎ−ＭＯＳトランジスタＮ1，
Ｎ2を流れる電流をＩ1とすると、Ｎ−ＭＯＳトランジス
タＮ3，Ｎ4に流れる電流はＩ1＋Ｉｃとなる。ここで、
Ｉｃ＝α×Ｉ1（但し、α＞０）とすると、Ｎ−ＭＯＳ
トランジスタＮ1（Ｎ2）、Ｎ−ＭＯＳトランジスタＮ3
（Ｎ4）のコンダクタンスｇｍ１とコンダクタンスｇｍ
２との関係は、

【数１８】 と示すことができる。

【００５６】ここで、上記（数１８）に示したＭ1，Ｍ3
は、各Ｎ−ＭＯＳトランジスタＮ1（Ｎ2），Ｎ3（Ｎ4）
のドレイン電流係数を示しており、これらのドレイン電
流係数Ｍ1，Ｍ3の電流係数比をβ（但し、β＞０）と
し、ドレイン電流係数Ｍ1，Ｍ3の関係をＭ3＝β×Ｍ1と
すると、発振器の発振出力点ｔ1，ｔ2におけるバイアス
電圧Ｖ1，Ｖ2は、

【数１９】 と示すことができる。

【００５７】ここで、

【数２０】 の条件を満たすように、αあるいはβの値をコントロー
ルすると、発振出力点ｔ1，ｔ2のバイアス電圧Ｖ1，Ｖ2
は、常に電源電圧Ｖddの１／２になることが分かる。即
ち、図６に示すバイアス自動調整型発振器によれば、発
振出力点ｔ1，ｔ2のバイアス電圧を最適レベルに設定す
ることができるようになる。

【００５８】従って、この図６に示すようなバイアス自
動調整型発振器を構成した場合も、発振出力点ｔ1，ｔ2
のバイアス電圧を最適レベルに設定することができるた
め、上記図５に示した発振レベル可変型発振器と同様、
Ｑ値が高く、しかも歪みの無い発振器を構成することが
でき、上記図５に示した発振レベル可変型発振器と同様
の効果が得られるものである。

【００５９】図７は、上記図６に示した発振バイアス可
変型発振器の構成を具体的に示した図である。この図７
に示す発振バイアス可変型発振器では、その発振出力点
ｔ1，ｔ2の電圧Ｖ1，Ｖ2の差動性を利用してセンター電
圧を得るためのＤＣ検出回路３１として、抵抗Ｒ1，Ｒ2
が設けられている。なお、実際にはＤＣ検出回路３１の
インピーダンスが発振回路に影響を与えないようにバッ
ファ回路などを設ける必要がある。

【００６０】そして、このＤＣ検出回路３１により検出
された発振出力点ｔ1，ｔ2のＤＣバイアス電圧が比較器
ＣＯＭの一方の入力端子に入力し、他方の入力端子に入
力されている基準電圧Ｖrefと比較するようにしてい
る、そして、この比較器ＣＯＭの出力結果に基づいて、
ＤＣ検出回路３１にて検出される発振出力点ｔ1，ｔ2に
おけるＤＣ電圧が基準電圧Ｖrefと等しくなるように、
直流電流源を制御することで、上記（数２０）の条件を
満足するようにしている。

【００６１】通常、比較器ＣＯＭに入力する基準電圧Ｖ
refを電源電圧Ｖddの１／２電圧レベルに設定しておく
と、発振出力点ｔ1，ｔ2のバイアス電圧は、常に発振振
幅レベルが最も大きく得られる最適なバイアス電圧に保
つことができるため、これまで説明したように、Ｑ値が
高く、しかも歪みの無い発振器を構成することが可能に
なる。なお、図５〜図７に示した発振器は、上記図１に
示したＮ−ＭＯＳトランジスタを用いて構成した場合を
例に挙げて説明したが、例えば図３に示したＰ−ＭＯＳ
トランジスタを用いて構成した発振器を適用して構成す
ることができるのは言うまでもない。

【００６２】

【発明の効果】以上説明したように本発明の発振器は、
第１及び第２の電界効果トランジスタを同一チャンネル
によって形成し、第２差動対回路を形成する第２の電界
効果トランジスタのコンダクタンスが、第１差動対回路
を形成する第２の電界効果トランジスタのコンダクタン
スより大きくなるように構成している。

【００６３】このようにすれば、同一チャンネルの電界
効果トランジスタだけで発振器を実現することができる
ため、電界効果トランジスタのコンダクタンスのバラツ
キを無いものとすることができ、発振出力点におけるバ
イアス電圧を安定したものとすることができる。これに
より、従来の発振器において発振出力点におけるバイア
ス電圧を安定したものとするために設けられていた各種
回路が不要になり、回路規模の小型化及び製造コストの
削減が可能になる。

【００６４】また、本発明の発振器は、従来の発振器の
ように直流電流源を設けて構成する必要が無いため、直
流電流源における消費電力の増加が無く、それだけ低消
費電力化を図ることができる。

【００６５】また、第３の電界効果トランジスタを共振
回路に対して接続して、発振出力レベルを可変できるよ
うに構成する、あるいは第２の電界効果トランジスタの
ドレイン電極に直流電流源を接続して、発振出力点のバ
イアス電圧を可変できるように構成すれば、その発振出
力のバイアスを最適な状態に保つことが可能になるため
Ｑが高く、しかも歪みのない発振出力が得られることに
なる。従って、このような本発明の発振器を各種電子機
器に適用すれば、従来の高調波成分を除去するために設
ける必要があった各種回路が不要になるため、それだけ
回路システムの簡略化を図ることができる。

【００６６】さらに、例えば高周波回路部とベースバン
ド回路部とを１チップで構成する際するに予想される、
例えば高調波などのクロストークが他の回路へ飛び込む
ことによる特性の悪化という不具合を軽減できるため、
デジタルとアナログの混在システムの重要な技術要素を
提供することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態とされる発振器の構成を示
した図である。

【図２】本実施の形態とされる発振器の動作原理を説明
するための図である。

【図３】本実施の形態とされる発振器の他の構成を示し
た図である。

【図４】図１に示す発振器の他の構成を示した図であ
る。

【図５】本実施の形態とされる発振器を利用した発振レ
ベル可変型発振器の構成を示した図である。

【図６】本実施の形態とされる発振器を利用したバイア
ス自動調整型発振器の構成を示した図である。

【図７】本実施の形態とされる発振器を利用したバイア
ス自動調整型発振器の具体的な構成を示した図である。

【図８】従来の発振器の構成を示した図である。

【符号の説明】

１ ２１ 第１差動対回路、２ ４ ２２ 第２差動対
回路、３ 共振回路、１１ コンデンサ、１２ コイ
ル、３１ ＤＣ検出回路、Ｎ1〜Ｎ7 Ｎ−ＭＯＳトラン
ジスタ、Ｐ1〜Ｐ4 Ｐ−ＭＯＳトランジスタ、

フロントページの続き Ｆターム(参考） 5J066 AA01 AA12 CA87 CA92 FA12 HA10 HA25 HA29 HA33 KA07 KA13 KA17 KA41 MA19 MA21 ND01 ND12 ND22 PD02 5J081 AA02 BB01 BB02 BB03 CC30 CC42 CC44 CC46 DD04 DD11 EE02 EE03 GG01 LL05 MM01

Claims (5)

【特許請求の範囲】
1. 【請求項１】 第１の電界効果トランジスタによって形
   成される第１差動対回路と、 上記第１の電界効果トランジスタと同一チャンネルとさ
   れる第２の電界効果トランジスタによって形成される第
   ２差動対回路と、 コンデンサとコイルとの並列接続回路によって形成さ
   れ、上記第１の電界効果トランジスタと上記第２の電界
   効果トランジスタとの接続点間に設けられる共振回路と
   からなり、 上記第２の電界効果トランジスタのコンダクタンスを、
   上記第１の電界効果トランジスタのコンダクタンスより
   大きく構成したことを特徴とする発振器。
2. 【請求項２】 上記第１及び第２の電界効果トランジス
   タは、Ｐチャンネル型またはＮチャンネル型のいずれか
   １つの同一チャンネル電界効果トランジスタであること
   を特徴とする請求項１に記載の発振器。
3. 【請求項３】 上記第１及び第２の電界効果トランジス
   タのバックゲート電極は、各々のソース電極に接続され
   ることを特徴とする請求項１に記載の発振器。
4. 【請求項４】 上記共振回路に対して、第３の電界効果
   トランジスタを並列に接続し、 上記第３の電界効果トランジスタのコンダクタンスを可
   変することで、発振出力レベルを可変できるように構成
   したことを特徴とする請求項１に記載の発振器。
5. 【請求項５】 上記第２の電界効果トランジスタに直流
   電流源を接続し、 上記直流電流源から供給される電流量を可変して発振出
   力点のバイアス電圧を可変できるように構成したことを
   特徴とする請求項１に記載の発振器。