KR101399140B1

KR101399140B1 - 쿼드러쳐 오류들의 정정

Info

Publication number: KR101399140B1
Application number: KR1020117015203A
Authority: KR
Inventors: 폴 머레이 로우; 도리언 토만 챨스 데이비스
Original assignee: 애플 인크.
Priority date: 2008-12-01
Filing date: 2009-12-01
Publication date: 2014-05-27
Also published as: US8160191B2; CN102273165A; CA2745253C; EP2371102B1; RU2011123470A; US20100135449A1; EP2573993B1; US9106304B2; KR20110098769A; EP2371102A1; JP5701769B2; EP2573993A1; CN102273165B; JP2012510746A; CA2745253A1; US20130243135A1; WO2010063736A1; RU2528088C2; BRPI0922111A2

Abstract

송신 체인이 입력 신호의 송신을 위한 인페이즈 및 쿼드러쳐 신호 경로들 간의 주파수 의존 쿼드러쳐 오류를 정정하기 위한 정정 네트워크(1a)를 포함한다. 정정 네트워크는 인페이즈 입력 포트, 쿼드러쳐 입력 포트, 인페이즈 출력 포트 및 쿼드러쳐 출력 포트를 포함하고 각 입력 포트는 디지털 필터 네트워크에 의해 각 출력 포트로 연결되며, 이 디지털 필터 네트워크는 필터 탭 계수들의 세트 및 이 필터 탭 계수들의 세트의 값들을 구성하기 위한 구성 수단을 포함한다. 입력 신호들이 업 컨버팅되고, 업 컨버팅된 신호의 일부가 쿼드러쳐 다운 컨버터(21)로 결합된다. 제어기(22)는 다운 컨버팅된 신호를 입력 신호와 비교하여 오류 신호를 결정하고 오류 신호 및 입력 신호에 기초하여 필터 탭 계수들의 값들의 세트를 수정하여 주파수 의존 쿼드러쳐 오류를 정정한다.

Description

쿼드러쳐 오류들의 정정{CORRECTION OF QUADRATURE ERRORS}

본 발명은 디지털 통신 시스템과 연관된 쿼드러쳐 오류들의 정정에 관한 것으로, 보다 구체적으로는 업 컨버터 및 다운 컨버터 둘 다 직접 컨버전 아키텍처를 갖는 무선 송신 체인에서의 정정에 관한 것이다.

통신 시스템의 경우 송신될 신호가 송신 전에 처리되는 디지털 부분 및 더 나아가 수신된 신호들이 수신 후 처리되는 디지털 부분을 갖는 것이 일반적이다. 디지털 부분들에서의 처리는 통상적으로 기저 대역에서 수행되는데, 즉 반송 주파수로 송신을 하기 위한 임의의 오프셋 전의 신호의 주파수 대역에서 수행된다; 일반적으로 기저 대역 신호들은 제로 주파수 성분, 즉 직류(DC) 성분을 포함한다. 인페이즈(in-phase)(I) 및 쿼드러쳐(Quadrature)(Q) 부분, 즉 복소수 표현(complex representation)에 의해 기저 대역 신호가 표현되는 것이 일반적이다. 처리는 필터링, 변조 복조 코딩 및 디코딩과 같은 절차를 포함할 수 있다. 일반적으로 아날로그 도메인 사이에서의 송신 및 수신을 위해 신호들을 변환하는 것이 필요하고, 무선 시스템의 경우 신호들과 적절한 무선 주파수 사이에서 변환하는 것이 필요하다.

디지털 신호들을 기저 대역과 무선 주파수 사이에서 변환하는 다양한 방법이 있다. 한가지 방법은 디지털 도메인에서 업 컨버팅하여, 복소수 기저 대역 신호들이 디지털 국부 발진기에 의해 체배되어, 즉 혼합되어, 종종 중간 주파수(intermediate frequency; IF)라 불리는 더 높은 주파수에서 출력을 생성하는 것인데, 그리고 나서 디지털-아날로그 컨버터에 의해 아날로그 도메인으로 컨버팅될 수 있다. 중간 주파수 신호는 복소수 성분이 아닌 실(real) 성분 만의 신호이다. 아날로그 신호는 그리고 나서 송신을 위한 적절한 주파수로 더 주파수 전환될 수 있다. 수신시에도 마찬가지로, 신호들은 기저 대역보다 높은 중간 주파수에서 아날로그로부터 디지털 도메인으로 변환되고, 그리고 나서 디지털식으로 인페이즈 및 쿼드러쳐 기저 대역 신호로 혼합된다. 기저 대역 복소 신호로부터 중간 주파수 신호로의 컨버전 및 그 반대가 디지털식으로 수행되고 따라서 인페이즈 및 쿼드러쳐 채널들 간에 차이를 일으킬 수 있는 아날로그 오류들에 영향을 받지 않는다는 것이 이 방법의 장점이다. 그러나, 디지털-아날로그 컨버터 및 아날로그-디지털 컨버터는 중간 주파수 신호들을 변환하기 위해서는 기저 대역보다 더 높은 주파수에서 동작해야 하는 단점이 있다. 더 높은 주파수에서 이들 구성요소들을 동작시키게 되면 구성요소들이 비싸지고, 더 낮은 주파수의 디지털-아날로그 컨버터 및 아날로그-디지털 컨버터보다 해상도 면에서 잠재적으로 더 낮은 성능을 갖게 된다.

기저 대역에서 무선 주파수로 및 무선 주파수로부터 기저 대역으로의 디지털 신호 컨버전의 다른 방법은 일반적으로 직접 컨버전이라고 하는 것이다. 직접 컨버전 아키텍처에서, 기저 대역 인페이즈 및 쿼드러쳐 신호들이 기저 대역에서의 아날로그 형태로 변환되거나 아날로그 형태로부터 변환된다. 송신시에, 아날로그 동인페이즈 및 쿼드러쳐 신호들은 그 후에 아날로그 쿼드러쳐 혼합기에 의해 아날로그 도메인에서 업 컨버팅된다. 바람직하게, 업 컨버전은 일 단계에서 무선 주파수 송신 주파수에 관한 것이고, 결과적으로 중간 주파수의 사용이 필요하지 않다. 마찬가지로, 수신시, 수신된 무선 주파수 신호들의 컨버전은 바람직하게 인페이즈 및 쿼드러쳐 기저 대역 아날로그 신호들로 직접 이루어지고, 그 후에 디지털 도메인에 대해 변환된다. 직접 컨버전 방법의 장점은 적절한 디지털-아날로그 및 아날로그-디지털 컨버터가 덜 비싸고, 해상도 측면에서 더 높은 성능을 가질 수 있다는 것이다. 또한, 중간 주파수 단계의 생략은 구성요소들이 덜 필요하기 때문에 비용 절감을 가져올 수 있다. 그러나, 인페이즈 및 쿼드러쳐 신호 경로들이 허용 오차 내의 성분 값들의 변동에 영향을 받는 필터들과 같은 아날로그 구성요소들을 포함하는 잠재적인 단점이 있어, 인페이즈 및 쿼드러쳐 신호 경로들의 아날로그 속성들은 장비에 따라 그리고 온도에 따라 변할 수 있다.

디지털 도메인에 존재하는 완전하게 직교하는 인페이즈 및 쿼드러쳐 채널들에 저하를 일으키는 오류들은 쿼드러쳐 오류, 또는 IQ 오류로 알려져 있다. 특히, 인페이즈 및 쿼드러쳐 채널들 간에 차동(differential) 오류가 있는 경우 문제가 될 수 있다. 인페이즈 및 쿼드러쳐 채널들 간의 차동 오류는 예컨대 스퓨리어스 구성요소들이 송신기에서 생성되도록 하고 스퓨리어스 응답이 수신기에서 생성되도록 할 수 있다. 특히, 스퓨리어스 응답은 의도된 것에 대향하는 측 대역에 생성될 수 있다; 예컨대, 만약 신호 구성요소가 국부 발진기 신호보다 더 높은 주파수에 있도록 의도된다면, 인페이즈 및 쿼드러쳐 성분들 간의 차동 오류는 국부 발진기 신호의 주파수보다 낮은 주파수에서 나타나는 스퓨리어스 구성요소를 야기할 수 있다.

쿼드러쳐 오류는 통상적으로 전압 오프셋, 즉 DC 오프셋, 인페이즈 및 쿼드러쳐 신호 경로들 간의 차동 이득 특성, 및 인페이즈 및 쿼드러쳐 신호 경로들 간의 위상 오류를 포함한다. 이러한 쿼드러쳔 오류의 정정을 위한 기존의 쿼드러쳐 정정 네트워크(4)가 도 1에 도시된다; 이득 정정 블록 Igain (5a) 및 Qgain(5b)이 도시되고, 인페이즈 및 쿼드러쳐 경로들 간의 위상 오류들의 정정을 위한 IQ 위상이라고 표시된 블록(12)이 도시되며, DC 오프셋의 정정을 위한 블록 I DC Offset (24a) 및 Q DC Offset (24b)가 도시된다.

그러나, 업컨버전 및 다운컨버전에서의 쿼드러쳐 오류, 및 특히 차동 쿼드러쳐 오류는 기저 대역 내의 주파수에 따를 수 있다. 예를 들어, 아날로그 필터링이 구성요소 허용 한도 내의 아날로그 성분 값의 변동 및 온도의 변화로 인해 이러한 오류들을 특히 안티-엘리어싱 필터에 가할 수 있다. 기존의 정정 네트워크는 이러한 오류를 정정할 수 없다.

본 발명은 이러한 단점을 해결한다.

본 발명의 제1 실시예에 따라, 송신 체인을 제어하는 방법이 제공된다. 송신 체인은 정정 네트워크, 쿼드러쳐 업 컨버터 및 쿼드러쳐 다운 컨버터를 포함하고, 정정 네트워크는 인페이즈 신호 경로의 송신 특성 및 쿼드러쳐 업 컨버터 내의 쿼드러쳐 신호 경로의 송신 특성 간의 주파수 의존 쿼드러쳐 오류를 정정하기 위한 것이고, 쿼드러쳐 업 컨버터는 정정 네트워크로의 입력 신호의 업 컨버전에서 사용하기 위한 것이며, 쿼드러쳐 다운 컨버터는 수신된 신호들을 다운 컨버팅하는데 사용하기 위한 것이고, 업 컨버터는 다운 컨버터에 결합된 출력을 갖고, 정정 네트워크는 필터 탭 계수의 값들의 세트를 통해 구성될 수 있고, 입력 신호는 주파수 성분들을 포함한다. 일 실시예에서 이 방법은 업 컨버터의 출력으로부터의 출력 신호를 쿼드러쳐 다운 컨버터로 결합하는 단계; 다운 컨버터를 이용하여 결합된 신호를 다운 컨버팅하는 단계; 다운 컨버팅된 신호와 입력 신호를 비교하는 단계; 및 비교에 기초하여 필터 탭 계수들의 값들을 수정하는 단계를 포함하고, 이에 따라 주파수 성분에 적용되는 정정에 의해 주파수 의존 쿼드러쳐 오류를 정정하고, 이 정정은 주파수 성분의 주파수에 따른다.

다운 컨버팅된 신호와 입력 신호의 비교에 기초하여 필터 탭 계수들의 값들의 세트를 업데이트하여 송신 체인을 제어하는 장점은 정정 네트워크의 정확한 제어가 달성될 수 있다는 점인데, 구체적으로 이는 정정 네트워크의 주파수 의존 특성을 통해 달성될 수 있다.

일 구성에서, 오류 신호를 결정하기 위해 다운 컨버팅된 신호가 입력 신호와 비교되고; 그리고 나서 이 오류 신호는 입력 신호와 함께 사용되어 필터 탭 계수들의 값들의 세트를 수정한다. 그리고 나서, 훈련 알고리즘(training algorithm)이 오류 신호 및 입력 신호에 기초하여 필터 탭 계수들의 값들을 업데이트하는데 사용될 수 있고; 훈련 알고리즘은 필터 탭 계수들의 값들을 업데이트하는 효과적인 방법을 제공하기 때문에 유리하다.

바람직하게 본 방법은 업 컨버터 및 다운 컨버터에 국부 발진기 신호 소스에 의해 생성된 국부 발진기 신호를 제공하는 단계 - 국부 발진기는, 국부 발진기가 국부 발진기 신호를 업 컨버터 및 다운 컨버터로 입력하도록 구성되는 제1 동작 상태; 및 국부 발진기가 제1 동작 상태로 동작하는 경우 업 컨버터 또는 다운 컨버터로의 입력 신호에 위상 시프트를 적용하도록 구성되는 제2 동작 상태를 포함하는 복수의 동작 상태들에서 동작가능함 - ; 각 동작 상태에 대하여 다운 컨버팅된 신호를 입력 신호와 비교하여 오류 신호를 결정하는 단계; 각 동작 상태에 대하여 오류 신호 및 입력 신호에 기초하여 필터 탭 계수들의 값들의 중간 세트를 결정하는 단계; 및 값들의 중간 세트와 값들의 현재 세트의 벡터 조합에 기초하여 필터 탭 계수들의 값들의 현재 세트를 업데이트하여 업데이트된 값들의 세트를 생성하는 단계를 더 포함한다.

결과적으로 정정 네트워크는 다운 컨버터에 쿼드러쳐 오류들이 존재하여도 업 컨버터 내의 쿼드러쳐 오류들을 정정하도록 제어될 수 있다.

바람직하게, 다운 컨버터는 쿼드러쳐 다운 컨버터 내의 인페이즈 및 쿼드러쳐 송신 경로들 간의 주파수 의존 쿼드러쳐 오류를 정정하도록 구성된 사후 정정(post-correction) 네트워크와 함께 동작하고, 다운 컨버팅된 신호는 주파수 성분을 포함하며, 사후 정정 네트워크는 사후 정정 필터 탭 계수들의 세트 및 사후 정정기 필터 탭 계수들의 세트의 값들을 구성하기 위한 구성 수단을 포함하고, 이 방법은 필터 탭 계수들의 값들의 중간 세트들과 계수들의 현재 사후 정정기 세트의 벡터 조합에 기초하여, 사후 정정기 필터 탭 계수들의 현재 값들을 업데이트하여 업데이트된 사후 정정기 계수들의 세트를 생성하는 단계; 및 값들의 업데이트된 사후 정정기 세트를 이용하여 사후 정정 네트워크를 제어하는 단계를 포함하며, 이에 따라 주파수 성분의 주파수에 의존하는 각각의 주파수 구성요소에 적용되는 정정에 의해 쿼드러쳐 다운 컨버터 내의 주파수 의존 쿼드러쳐 오류를 정정한다. 이는 업 컨버터에 대한 주파수 의존 정정 네트워크 및 다운 컨버터에 대한 주파수 의존 정정 네트워크를 제어하기 위한 수단을 제공한다. 더욱이, 다운 컨버터의 주파수 의존 정정은 전력 증폭기에 대한 전치 왜곡(predistortion) 제어기에 대한 입력으로 사용될 수 있고, 이에 따라 전치 왜곡 제어기의 동작을 향상시킨다.

전술한 기능은 위에서 설명된 방식으로 정정 네트워크, 업 컨버터, 및 다운 컨버터를 제어하는데 사용하기 위한 컴퓨터 판독가능 매체 상에서 인코딩된 소프트웨어, 또는 컴퓨터 판독가능 코드로 구현될 수 있다.

본 발명의 제2 양태에 따르면 송신 체인이 제공되며, 이 송신 체인은:

입력 신호의 송신을 위한 인페이즈 및 쿼드러쳐 신호 경로들 간의 주파수 의존 쿼드러쳐 오류를 정정하기 위한 정정 네트워크로서, 인페이즈 입력 포트, 쿼드러쳐 입력 포트, 인페이즈 출력 포트 및 쿼드러쳐 출력 포트를 포함하고, 각 입력 포트는 디지털 필터 네트워크에 의해 각 출력 포트로 연결되고, 디지털 필터 네트워크는 필터 탭 계수들의 세트 및 필터 탭 계수들의 세트의 값들을 구성하기 위한 구성 수단을 포함하는, 정정 네트워크; 및 입력 신호를 업 컨버팅하기 위한 쿼드러쳐 업 컨버터를 포함하는 송신 경로; 업 컨버팅된 입력 신호의 부분을 수신하기 위한 커플러; 및 커플러에 의해 수신된 신호를 다운 컨버팅하기 위한 쿼드러쳐 다운 컨버터를 포함하는 관찰 경로; 다운 컨버팅된 신호를 입력 신호와 비교하여 오류 신호를 결정하고; 오류 신호 및 입력 신호에 기초하여 필터 탭 계수들의 값들의 세트를 수정하고 업데이트된 값들의 세트를 이용하여 정정 네트워크를 제어하고, 이에 따라 주파수 성분의 주파수에 따르는 각각의 주파수 성분에 적용되는 정정에 의해 주파수 의존 쿼드러쳐 오류를 정정하도록 마련되는 제어기를 포함한다.

본 발명의 추가적인 양태에 따르면, 제1항에 따른 정정 네트워크가 제공된다.

보다 구체적으로 일 양태에 따르면, 인페이즈 신호 경로의 송신 특성 및 쿼드러쳐 신호 경로의 송신 특성 간의 주파수 의존 쿼드러쳐 오류를 정정하기 위한 정정 네트워크가 제공되는데, 쿼드러쳐 신호 경로는 신호의 인페이즈 및 쿼드러쳐 부분들의 송신을 위한 것이고, 정정 네트워크는 인페이즈 입력 포트, 쿼드러쳐 입력 포트, 인페이즈 출력 포트 및 쿼드러쳐 출력 포트를 포함하고, 각 입력 포트는 디지털 필터 네트워크에 의해 각 출력 포트로 연결되며, 디지털 필터 네트워크는 필터 탭 계수들의 세트 및 필터 탭 계수들의 세트의 값들을 구성하기 위한 구성 수단을 포함한다.

필터 탭 계수들의 세트를 포함하고 이 필터 탭 계수들의 세트의 값들을 구성하기 위한 구성 수단을 갖는 디지털 필터 네트워크에 의해 각 입력 포트를 각 출력 포트로 연결하는 장점은 예컨대 쿼드러쳐 업 컨버터 또는 다운 컨버터의 아날로그 구성요소들로 인해 주파수 의존 쿼드러쳐 손상이 계수들의 적절한 제어에 의해 정정될 수 있다는 점이다.

일 실시예에서 디지털 필터 네트워크는 인페이즈 입력 포트를 인페이즈 출력 포트로 연결하는 제1 디지털 필터; 인페이즈 입력 포트를 쿼드러쳐 출력 포트로 연결하는 제2 디지털 필터; 쿼드러쳐 입력 포트를 인페이즈 출력 포트로 연결하는 제3 디지털 필터; 및 쿼드러쳐 입력 포트를 쿼드러쳐 출력 포트로 연결하는 제4 디지털 필터를 포함하고, 각 디지털 필터는 각각의 필터 탭 계수들의 세트 및 각각의 필터 탭 계수들의 세트의 값들을 구성하기 위한 각각의 구성 수단을 포함한다.

각 디지털 필터는 유한 임펄스 응답 필터로 구현될 수 있는데, 이는 유한 임펄스 응답 필터가 적절히 선택된 계수들에 의해 제어되어 쿼드러쳐 손상의 주파수 특성에 대한 좋은 근사치를 제공할 수 있기 때문에 효과적이다.

이와 달리, 각 디지털 필터는 Volterra 시리즈에 기초하여 다항식 구조로 구현될 수 있는데, 이러한 필터는 쿼드러쳐 손상 구성요소들의 매우 바람직한 상쇄를 제공하기 때문에 효과적이다.

도 1은 종래의 쿼드러쳐 정정 네트워크를 도시하는 도면;
도 2는 본 발명의 일 실시예에 따라 다운 컨버팅된 신호와 입력 신호의 비교에 의해 제어되는 주파수 의존 사전 정정(pre-correction) 및 주파수 의존 사후 정정(post-correction)을 보여주는 도면.
도 3은 본 발명의 일 실시예에 따른 주파수 의존 정정 네트워크를 나타내는 도면.
도 4는 통상적인 네트워크 손상 전의 본 발명의 실시예에 따른 주파수 의존 정정 네트워크를 본 발명의 실시예의 동작의 예로서 보여주는 도면.
도 5는 본 발명의 일 실시예에 따른 주파수 의존 정정 네트워크의 디지털 필터 구성요소를 도시하는 도면.
도 6은 본 발명의 실시예에 따른 주파수 의존 사전 정정 네트워크 및 주파수 의존 사후 정정 네트워크에 대한 제어기를 도시하는 도면.
도 7은 본 발명의 일 실시예에 따른 주파수 의존 사전 정정 및 주파수 의존 사후 정정을 도시하는 도면.
도 8은 본 발명의 일 실시예에 따른 주파수 의존 사전 정정을 보여주는 도면.
도 9는 본 발명의 일 실시예에 따른 주파수 의존 사전 정정 네트워크에 대한 제어기의 상세한 내용을 도시하는 도면.
도 10은 다운 컨버팅된 신호의 예측 속성의 최적화에 의해 제어되는 종래의 사전 정정 및 사후 정정 네트워크를 보여주는 도면.
도 11은 본 발명의 추가적인 실시예에 따른 주파수 의존 사전 정정 및 주파수 의존 사후 정정을 보여주는 도면.

일반적으로, 본 발명은 통신 시스템에서 쿼드러쳐 오류들을 정정하기 위한 방법 및 장치에 관한 것이다.

예로서, 발명의 실시예는 무선 시스템의 송신 체인, 즉 디지털 신호가 직접 컨버전 송신 체인에서 업 컨버팅되고 송신된 신호의 샘플이 관찰 수신기에 의해 수신을 위한 직접 컨버전 수신기에서 다운 컨버팅되는 무선 시스템의 송신 부분에서의 일련의 구성요소들의 맥락에서 설명된다. 관찰 수신기가 업 컨버전 이전에 디지털 신호에 적용되는 전치 왜곡 기능의 제어를 위해 사용되어 전력 증폭기의 비선형 응답을 사전 정정할 수 있다. 그러나, 이 예는 설명을 위한 것이고 본 발명은 비선형 증폭기의 전치 왜곡과 연관된 무선 시스템 내에서의 사용 또는 시스템을 위한 사용에 한정되지 않는다.

도 2는 본 발명의 제1 실시예를 도시한다. 인페이즈 성분(2i) 및 쿼드러쳐 성분(2q)을 갖는 디지털 기저 대역 신호가 사전 정정기(1a)로 입력되고 그 다음 직접 컨버전 IQ 업 컨버터(17)로 전달된다. IQ 업 컨버터(17)는 인페이즈 및 쿼드러쳐 성분에 대한 디지털-아날로그 컨버터를 포함하고 이렇게 생성된 아날로그 신호는 저역 통과 필터를 통과하여 업 컨버전을 위한 쿼드러쳐 혼합기로 전달된다. 아날로그 경로들은 의도치 않게 IQ 손상(13a)이라고 하는 쿼드러쳐 오류들을 발생시키는데, 특히 기저 대역 내의 주파수의 함수로서 변화하는 인페이즈 및 쿼드러쳐 성분들 간의 차동 오류들을 발생시킨다. 업 컨버팅된 신호(18)가 커플러(19)를 통해 출력되는데 이는 통상적으로 안테나로부터의 송신을 위한 준비에서 증폭용 전력 증폭기에 대한 입력에 대해 출력된다. IQ 사전 정정기(1a)는 IQ 정정 제어기(22)에 의해 제어되는데, 구체적으로 IQ 손상(13a)의 효과들을 감소시키는 방식으로 제어 신호들(23a)을 통해 제어된다.

커플러(19)는 업 컨버터(17)의 출력(18)의 샘플을, 관찰 수신기라고 칭할 수 있는 IQ 직접 컨버전 다운 컨버터(21)의 입력(20)으로 결합하고 샘플을 이에 인가한다. IQ 다운 컨버터(21)는 아날로그 안티-엘리어싱 필터들을 통과하여 한 쌍의 아날로그-디지털 컨버터(도시되지 않음)로 연결되는 아날로그 인페이즈 및 쿼드러쳐 경로들을 출력으로 갖는 쿼드러쳐 혼합기를 포함한다. 별도의 아날로그 경로들이 의도하지 않게 쿼드러쳐 오류들을 발생시키고, 송신 경로에 대해서도 마찬가지이며, 이 손상은 특히 기저 대역 내의 주파수의 함수로 변화하는 인페이즈 및 쿼드러쳐 성분 간의 차동 오류가 있는 경우 문제가 된다.

다운 컨버터(21)에 의해 생성된 디지털 인페이즈 및 쿼드러쳐 신호 성분(39i 및 39q)이 IQ 사후 정정기(1b)로 전달되는데, 이는 수신 경로 내의 IQ 손상(13b)의 효과들을 감소시키는 방식으로 제어 신호들(23b)을 통해 IQ 정정 제어기(22)에 의해 제어된다.

IQ 정정 제어기(22)는 입력 신호 성분(2i 및 2q)과 수신 체인 즉 관찰 수신기에 의해 수신된 신호들로부터 발원하는 IQ 사후 정정기(1b) 이후에 출력되는 신호 성분(25i 및 25q)을 비교한다. IQ 정정 제어기(22)는 신호들(23a, 23b)을 통해 사전 정정기(1a) 및 사후 정정기(1b)를 제어하여 입력 신호 성분(2i, 2q) 및 수신된 신호 성분(25i, 25q) 간의 오류가 최소화되도록 한다. 또한 IQ 제어기, 또는 가능하게는 또 다른 제어기(도시되지 않음)가 IQ 업 컨버터(17)에 인가되는 국부 발진기 신호 및 IQ 다운 컨버터(21)로 인가되는 국부 발진기 신호 간의 상대적 위상을 제어한다. 일 실시예에서, 적절한 제어 성분들이 부분(37 및 38)으로서 개략적으로 도시되는데, 그 기능이 이제 설명된다.

통상적으로 국부 발진기(37) 및 IQ 업 컨버터(17)에 의해 생성되는 신호 및 국부 발진기(37) 및 IQ 다운 컨버터(21)에 의해 생성되는 신호 간의 상대적 위상이 90도만큼 차이가 나는 두 상태 간에서 제어된다. 각 상태에 대해 만들어지는 측정의 비교는 IQ 사전 정정기(1a)가 업 컨버터(17) 내의 IQ 손상에 대해 정정되도록 하고 IQ 사후 정정기(1b)가 다운 컨버터(21) 내의 IQ 손상에 대해 정정되도록 한다. 통상적으로 국부 발진기(37)로부터의 신호 출력은 분리되어 한 부분은 위상 시프트 없이 업 컨버터로 공급되고 다른 파트는 명목상 0 또는 90도만큼 교번하여 위상 시프트되어 다운 컨버터로 공급된다. 원칙적으로 임의의 위상차는 시스템이 사후 정정기에 의해 필요한 정정으로부터 사전-정정기에 대해 필요한 정정을 해결하도록 하기 때문에, 위상 시프트가 정확히 90도가 될 필요는 없다. 이 위상 시프트는 원하지 않는 위상 변조로서 송신된 신호에 가해지기 때문에 업 컨버터에 공급되는 신호의 위상 시프트를 변경하지 않는 것이 바람직하다. 이와 달리 가변 위상 시프트가 커플러(19)로부터 IQ 다운 컨버터(21)에 대한 입력으로의 링크 상에 가해질 수 있다. 그러나, 이것은 커플러(19)에 의해 결합된 신호가 변조될 수 있는 반면 국부 발진기 신호는 통상적으로 그렇지 못하기 때문에 위상 시프터는 자신이 국부 발진기 경로에 놓이는 경우보다 더 넓은 대역이 될 것을 요한다.

도 3은 사전 정정 네트워크(1a) 또는 사후 정정 네트워크(1b)에 대해 사용될 수 있는, 본 발명에 따른 주파수 의존 쿼드러쳐 정정 네트워크의 구조를 나타낸다. 인페이즈 디지털 성분은 2i에 들어가고 쿼드러쳐 디지털 성분은 2q에 들어간다. 인페이즈 성분은 두 경로로 나뉘는데, 하나의 경로는 디지털 필터(6a)를 통해 결합기(8a)로 전달되고 그곳으로부터 인페이즈 출력(3i)으로 전달된다. 다른 경로는 디지털 필터(6b)를 통해 결합기(8b)로 전달되고 그곳으로부터 쿼드러쳐 출력(3q)으로 전달된다. 디지털 필터(6a)의 송신 특성은 1+A로 표현되어 신호가 주파수 의존적일 수 있는 작은 인자 A를 제외하고는 대체로 변경되지 않고 통과한다고 나타낼 수 있다. 필터(6b)에 대해, 송신 특성은 B로 표현되어 신호가 주파수 의존적일 수 있는 인자 B만큼 감쇄된다고 나타낼 수 있다. 통상적으로 A 및 B는 1보다 훨씬 작고, 바람직하게는 0.1보다 작다.

인페이즈 구성요소에 대해, 쿼드러쳐 구성요소는 두개의 경로로 나뉘는데, 하나의 경로는 디지털 필터(6d)를 통과하여 결합기(8b)로 연결되고 그곳으로부터 쿼드러쳐 출력(3q)으로 연결된다. 다른 경로는 디지털 필터(6c)를 통과하여 결합기(8a)로 연결되고 그곳으로부터 인페이즈 출력 구성요소(3i)로 연결된다. 디지털 필터(6d)의 송신 특성이 1+D로 표시되어 신호가 주파수 의존적일 수 있는 작은 인자 D를 제외하고는 대체로 변경되지 않고 통과된다고 나타낼 수 있다. 필터(6c)에 대하여, 송신 특성은 C로 표시되어 신호가 주파수 의존적일 수 있는 인자 C만큼 감쇄된다고 나타낼 수 있다. 통상적으로 C 및 D는 1보다 훨씬 작고, 바람직하게는 0.1보다 작다.

도 4는 본 예에서 사전 정정 네트워크(1a)로 사용되는 정정 네트워크가 어떻게 손상(13)을 정정하는지 도시한다. 손상은 정정 네트워크(1a)와 유사한 토폴로지를 갖는 네트워크로서 모델링됨을 알 수 있다. 인페이즈 구성요소(2i)는 필터(6a)를 통과하고 송신 인자 1+A로 곱해지고, 그리고 나서 송신 인자 1+Ai에 의해 곱해지는 손상 특성(14a)을 통과한다. 여기서 용어 Ai는 Ai가 손상 인자라는 것을 나타내기 위해 사용되는 것이지 이것이 인페이즈 또는 허수 요소라는 것을 나타내는데 사용되는 것이 아니다. 제곱식이 생성됨을 알 수 있는데, 작은 A, B, C 및 D에 대해서는 제곱 값은 무시될 수 있다.

도 4를 참조하면, 우선 손상을 고려했을 때, 네트워크 시뮬레이팅 IQ 손상(13)에 진입하는 인페이즈 신호 성분(3i)은 인자 (1+Ai)에 의해 곱해지고 출력 포트(16i)에서 네트워크 시뮬레이팅 IQ 손상(13)의 출력에 도달함을 알 수 있다. 쿼드러쳐 신호 구성요소(3q)의 구성요소가 네트워크 시뮬레이팅 IQ 손상(13) 내의 Ci에 의해 곱해지고 추가 블록(15a)에서 인자 (1+Ai)에 의해 곱해진 인페이즈 성분에 부가되어 인페이즈 출력(16i)에 나타남을 알 수 있다.

이러한 손상을 제1 근사치로 정정하기 위해, 정정 네트워크(1a)가 제공된다. 인페이즈 성분(2i)이 인자(1+A)에 의해 곱해지고, 쿼드러쳐 성분(2q)이 인자 C에 의해 곱해지며 곱해진 인페이즈 성분으로 추가되며 네트워크 시뮬레이팅 IQ 손상(13)에 대한 입력(3i)으로 전달된다.

작은 A 및 Ai에 대하여, 손상 인자 Ai는 A = -Ai인 경우 실질적으로 제거될 수 있음을 알 수 있다. 도 4를 참조하면 예컨대 블록(6a 및 14a)을 통과하는 두 개의 직렬 인페이즈 신호 경로에서 송신 인자가 (1+A)(1-A) = 1-A²가 될 것이기 때문에 제곱값이 나타남을 알 수 있다.

마찬가지로, 작은 C 및 Ci에 대해, 송신 인자 Ci를 갖는 블록(14c)을 통과하는 스퓨리어스 쿼드러쳐 성분은 C = -Ci인 경우 송신 인자 C를 갖는 정정 네트워크(1a)의 블록(6c)을 통과하는 성분 2q에 의해 실질적으로 상쇄된다.

만약 A, B, C 및 D가 0.1보다 작으면, 제곱값이 전압 측면에서 1%보다 작게 되는데, 즉 전력 측면에서 -40dB가 된다.

마찬가지로, B를 통과하는 인페이즈 성분은 만약 B = -Bi이고 B가 작은 값, 즉 1보다 매우 작으면, 실질적으로 스퓨리어스 성분 Bi를 상쇄할 것이다. 또한 만약 D = -Di이면, 이번에도 D 및 C가 작은 경우 블록(14d)의 손상이 또한 상쇄될 수 있음을 알 수 있다.

마찬가지의 원리가 손상에 후속하는 사후 정정 네트워크에 적용될 것임이 이해되어야 한다.

이미 설명한 바와 같이, 인페이즈(I) 및 쿼드러쳐(Q) 채널 간의 송신 특성 내의 차동 오류의 정정이 특히 중요하다. 따라서 차동 오류를 일으키는 손상이 상쇄되는 것이 실질적으로 중요하지만, 손상 및 정정을 조합하여 손상이 없는 송신 특성과는 동일하지 않지만 I 및 Q 채널 상에서 동일한 송신 특성을 생성하는 것이 용인될 수 있다. 즉, 도 4의 예에서, 원하는 결과가 I 및 Q 채널들 각각이 1의 송신 특성을 갖는 상황이 될 필요는 없다. 또한 I 및 Q 가 각각에 대한 특성이 동일하다고 했을 때 I 및 Q 채널들이 일부 다른 송신 특성을 갖는 것도 용인될 수 있는 결과이다. 제어 루프의 동작은 정정 네트워크 내의 필터들에 대한 최적의 송신 특성을 자동으로 생성할 것이고; 최적의 해결책은 송신 특성을 쿼드러쳐 손상이 없을 경우에 존재했던 상태로 단순히 되돌리는 정정의 적용이 될 필요는 없음이 이해되어야 한다. 실제로, 제어 루프의 동작은, 제어 루프에 의해 최적화되는 인자가 개선에 의해 효과적인 방식으로 변경되면 인페이즈 및 쿼드러쳐 채널 간의 차동 오류를 단순히 제거하는 것을 넘어서 시스템의 동작을 잠재적으로 향상시킬 수 있다. 예를 들어, 인페이즈 및 쿼드러쳐 채널의 이득을 평탄하게 하는 것이 제어 루프의 동작에 의해 달성될 수 있다.

도 5는 도 4에 도시된 통상적인 디지털 필터(6a, 6b, 6c 또는 6d)의 구성요소들을 도시한다. 디지털 신호 구성요소들(2i)이 신호 성분을 시간 T만큼 각각 지연시키는 일련의 지연 요소(9a, 9b)를 포함하는 탭된(tapped) 지연선으로 전달되는데; 이 지연 시간 T는 디지털 신호들의 샘플링 주기가 될 수 있다. 각 지연 요소 다음에, 신호의 일부가 탭되어 나오고(tapped off) 필터 계수 또는 가중치 Cn에 의해 곱해진다. 그리고 나서, 가중된 성분이 합 구성요소(11)에서 합해지고 출력(7a)으로 전달된다. 필터 계수들이 인자 C1, C2, .. Cn으로서 도시된다. 이 구조는 종래의 유한 임펄스 응답(finite impulse response; FIR) 필터를 구성한다. 계수들은 선형 인자가 될 수 있고, 손상의 관련 성분의 주파수 응답을 매칭하여 손상을 최적으로 상쇄하기 위해 정정 제어기(22)에 의해 제어될 수 있다. 각 탭이 선형 인자에 더하여, 태핑된 신호의 사각형, 큐브 또는 기타 비선형 함수에 대해 동작하는 제어가능한 계수들을 가지는 것이 또한 가능하다. 이러한 구조는 Volterra 시리즈의 표현으로서 지칭될 수 있다.

도 6은 IQ 정정 제어기(22)를 보다 자세히 도시한다. 제어기로의 입력이고 관찰 수신기로부터의 인페이즈(25i) 및 쿼드러쳐(25q) 성분과 비교되는 입력 인페이즈(2i) 및 쿼드러쳐(2q) 성분은 이미 설명된 바와 같다. 시스템의 실질적 구현으로 인해 발생하는 위상 시프트 및 진폭 불균형을 정정하기 위해, 비교를 수행하여 오류 신호를 발생시키기 전에 입력으로부터의 신호 성분들을 관찰 수신기로부터의 신호 성분에 대해 정렬시키는 것이 필요하다. 이에 대한 이유는 오류 신호가 다른 회로 요소들로 인한 효과들보다는 IQ 손상의 기여 효과를 나타내야 하기 때문이다. 사전 정정 계수들의 제어를 위해, 정렬 및 비교 블록(26a)은 수신된 신호들(25i, 25q)을 입력 신호 성분(2i, 2q)과 동상이 되도록(in phase) 동작한다. 사후 정정기 계수들의 제어에 대해, 정렬 및 비교 블록(17b)은 입력 신호(2i, 2q)를 수신된 신호 성분(25i, 25q)과 동상이 되도록(in phase) 동작한다.

사전 정정 오류 계수들을 업데이트하는 제어기(22)의 동작을 우선 고려하면, 정렬 및 비교 블록(26a)이 입력 신호 성분을 나타내는 기준 출력 ref1(27a), 및 관찰 수신기로부터의 정렬된 신호와 입력 신호 성분 간의 차이를 나타내는 오류 출력 error1(28a)을 생성한다. 신호 ref1 및 error1이 열 오류 계수 기능 블록(29a)으로 전달된다. 이 블록은 토폴로지 측면에서 정정기 네트워크의 모델을 유지하고 훈련은 기준에 인가되는 경우 정정기 네트워크의 모델이 오류 신호를 생성하도록 오류 계수들을 조정하는 것을 수반한다. 이는 종래의 기술들에 의해 이루어질 수 있다. 적절한 기술이 오류 신호에 대한 입력에 관한 연립 방정식 세트의 답을 포함하여 계수들의 세트를 생성한다. 통상적으로 이는 여러번 반복될 것이고 최소 평균 제곱(least mean square) 방법이 복수의 측정으로부터 최적 결과를 생성하는데 적용될 것이다. 마찬가지의 프로세스가 훈련 오류 계수 기능 블록(29b)을 이용하여 사후 정정기에 대한 오류 계수들을 훈련시키는데 사용된다.

이미 언급된 바와 같이, 설명된 훈련 프로세스는 사전 정정기에 대해 요구되는 계수들 및 사후 정정기에 대해 요구되는 계수들 사이를 구별할 수 없고; 이 모호함을 해결하기 위해 훈련은 두 단계로 수행될 수 있다: 우선 제1 상대적 위상 상태의 업 컨버터 및 다운 컨버터에 대한 국부 발진기 신호들을 이용하여 수행되고, 다음 제1 상대적 위상 상태와 통상적으로 90도 상이한 제2 상대적 위상 상태의 국부 발진기 신호들을 이용하여 뒤이어 수행된다.

사전 정정기 계수들의 제어를 우선 고려했을 때, 훈련 오류 계수 기능 블록(29a)의 출력에 대해 동작하는 스위치(30a)는 오류 계수들이 저장소(31a)에 국부 발진기 위상 상태 0에 대해 저장되도록 하고 국부 발진기 위상 상태 90(즉, 위상 상태 0과 90도 상이한 상태)에서 계산된 이 오류 계수들이 저장소(31b)에 별도로 저장되도록 한다. 부분(32)에 의해 개략적으로 표시되는 오류 계수들의 두 저장의 합이, 그 후 업데이트로서 사용되어 사전 정정기 계수들에 추가된다. 사전-정정기 계수들은 실질적으로 IQ 손상을 상쇄하기 위해 두 개의 국부 발진기 상태에서 훈련된 저장된 오류 계수들(32)의 합을 추가하여 반복적으로 업데이트된다.

사후 정정기 계수들이 부분(31c, 31d, 및 33)을 통해 유사한 절차로 업데이트되지만, 두 개의 국부 발진기에 대한 저장된 오류 계수들의 합이 아닌 이들 간의 차이를 취한다. 만약 위상 시프트가 하나의 국부 발진기 위상 관계에서 정렬 프로세스로 도입되지만, 다른 곳에서는 그렇지 않으면, 위상 시프트를 보상하기 위해서 합 또는 차이 동작 전에 해당 위상 시프트가 저장된 오류 계수들에 적용되어야 한다. 위상 시프트와 합 동작의 결합된 프로세스 및 유사하게 위상 시프트 및 위상 차 동작의 결합된 프로세스가 벡터 조합이라 할 수 있다.

도 7은 비선형성을 정정하기 위해 전치 왜곡을 이용하는 전력 증폭기(40)에서의 송신 체인에 적용되는 도 6의 시스템을 도시한다.

전치 왜곡에 의해 전력 증폭기의 응답을 선형화하기 위한 시스템과 함께 본 발명의 실시예들을 사용하는 것이 특히 유리하다. 무선 통신 장치, 이를테면 기지국 및 단말기들은 변조된 신호를 무선 채널을 통한 송신을 위해 높은 전력 레벨로 증폭시키는 전력 증폭기를 포함하는 송신 체인을 갖는다. 송신 체인 내의 요소들은 왜곡을 송신된 신호에 도입할 수 있고, 따라서 이 왜곡을 보상하기 위한 여러 제안들이 있어 왔음을 알 수 있다. 하나의 이러한 제안은 전력 증폭기의 입력에 인가되기 전에 저전력 변조 신호가 전력 증폭기의 비선형 효과를 보상하는 방식으로 전치 왜곡되는 전치 왜곡 아키텍처이다. 입력 신호에 인가되는 전치 왜곡 및 전력 증폭기에 의한 입력 신호로 인가되는 (불가피한) 비선형 왜곡의 조합이 실질적으로 왜곡이 없는 출력 신호를 만들어 낸다.

통상적으로, 적응형 전치 왜곡 아키텍처가 업 컨버전 전에 디지털 도메인에 전치 왜곡을 인가한다. 인페이즈 및 쿼드러쳐 채널들에 대한 전치 왜곡된 신호들이 기저 대역에서 디지털식으로 생성되고, 별도로 아날로그로 변환되며, 그리고 나서, 이들을 IQ 업 컨버터라고도 알려진 직접 컨버전 업 컨버터의 인페이즈 및 쿼드러쳐 분기들에 인가하여 직접 업 컨버팅된다. 업 컨버팅된 출력 신호의 부분이 비교 기능에 다시 공급되어 전치 왜곡 시스템을 제어한다. 이 피드백 경로는 관찰 수신기로서 알려져 있고, 업 컨버팅된 출력 신호의 샘플링된 부분을 중간 주파수(intermediate frequency; IF)로 다운 컨버팅하거나, 업 컨버팅된 출력 신호의 샘플링된 부분을 기저 대역으로 직접 다운 컨버팅할 수 있다.

언급된 바와 같이, 직접 컨버전 기법은 경제적 구현 측면에서 유리할 수 있지만, 인페이즈 및 쿼드러쳐 신호 경로 내의 차동 오류의 영향을 받을 수 있다. 직접 컨버전 기법은 다운컨버전 및 업컨버전에 대한 국부 발진기가 동일한 주파수에서 동작하고 따라서 동일한 합성기를 사용하여 직접 컨버전 아키텍처가 업 컨버터에 대해 사용되고 중간 주파수 아키텍처가 다운 컨버터에 대해 사용되면, 관련된 스퓨리어스 주파수 생성의 위험을 피하는 특정 장점이 있다.

그러나, 내재된 쿼드러쳐 오류들은 관찰 수신기 경로의 직접 컨버전 아키텍처의 사용 및 효과를 막는다. 비-주파수 의존 업 컨버터 결함을 정정하는 방법이 알려져 있고, 도 1에 도시된 바와 같이 종래의 쿼드러쳐 오류 정정기의 사용을 수반한다; 그러나 이는 이러한 손상들을 정정하는데 필요한 추가적인 쿼드러쳐 손상을 포함하지 않는다. 만약 관찰 수신기가 직접 컨버전 아키텍처를 사용하면 쿼드러쳐 오류들이 관찰 수신기에 도입될 것이다. 업 컨버터 내의 쿼드러쳐 오류들이 일단 보상되었을지라도, 다운 컨버터 내의 오류들은 전력 증폭기 전치 왜곡을 제어하는데 사용되는 관찰 신호를 손상시키고 증폭기 전치 왜곡 정정 루프의 효과를 제한한다. 따라서, 업 컨버터 및 다운 컨버터에 의해 발생된 오류들을 정정할 필요가 있다. 도 8에 도시된 시스템은 이를 달성하도록 설계된다.

전력 증폭기 전치 왜곡 제어기(44)는 입력 신호 성분(45i, 45q) 및 IQ 사후 정정기(1b)에 의해 정정되는, 관찰 수신기로부터의 정정된 신호 성분(25i, 25q)을 수신함을 알 수 있다. 전력 증폭기 전치 왜곡 제어기(44)는 이 입력 성분을 이용하여 PA 전치 왜곡 블록(43) 내의 입력 신호에 적용할 전치 왜곡 특성을 생성하여, IQ 사전 정정기 단계(1a)로의 입력 성분(2i, 2q)을 생성한다. 그리고 나서 사전 정정된 신호 성분이 IQ 업 컨버터(17)에 인가되고 업 컨버팅된 신호 성분이 커플러(19)를 통해 전력 증폭기(40)로 전달되며 그리고 나서 송신을 위한 제2 커플러(41)를 통과한다. 스위치(42)는 IQ 정정 제어기가 동작하고 있는 경우 신호 성분들을 전력 증폭기(PA)(40)의 업스트림에 위치하는 커플러(19)로부터 IQ 다운 컨버터(21)로 향하게 하고, PA 전치 왜곡 제어기(44)가 동작하고 있는 경우, 신호 성분들을 커플러(41)로부터 다운 컨버터(21)로 향하게 한다. 이는 PA 제어기(44)가 송신 체인(45i, 45q)으로의 입력(PA 전치 왜곡 블록(43)으로의 입력) 및 (스위치(42)의 적절한 설정에 의해 IQ 사후 정정기(1b)의 출력(25i, 25q)에서 측정되는) 전력 증폭기의 출력 간의 차이를 최소화도록 동작하는 반면, IQ 제어기 정정 제어기(22)는 (스위치(42)의 적절한 설정으로 IQ 사후 정정기(1b)의 출력(25i, 25q)에서 또한 측정되는) IQ 사전 정정기(1a)에 대한 입력(2i, 2q) 및 IQ 업 컨버터(17)의 출력 간의 차이를 최소화하도록 동작하기 때문이다.

도 8은 도 2의 시스템이 사후 정정을 적용하지 않고, 즉 계수들을 계산하거나 사후 정정기(1b)에 인가하지 않고 동작할 수 있다. 도 9는 IQ 사전 정정기(1a)만을 제어하는 IQ 정정 제어기(22)를 보여준다. IQ 사전 정정기(1a)의 사전 정정 계수들은 사후 정정기가 없는 경우라도 업 컨버터 내의 IQ 손상(13a)을 상쇄하도록 훈련될 수 있다. 일반적으로 IQ 정정 제어 루프의 수렴(convergence) 속도를 높이기 위해 사후 정정기(1b)를 구현하는 것이 필수적이지는 않지만 효과적이다. 또한 루프의 성능을 최적화하기 위해 전력 증폭기 전치 왜곡 제어 루프와 함께 사용되는 경우 IQ 다운 컨버터의 출력을 정정하는 것이 또한 바람직하다.

도 10은 함께 계류 중인 US 특허 출원 11/962432에 개시된 바와 같이 다운 컨버팅된 신호의 예상 속성들의 최적화에 기초하여 종래의 사전 정정(4a) 및 사후 정정(4b) 네트워크가 제어기(60)에 의해 제어되는 시스템을 블록 다이어그램 형태로 도시한다. 이 출원은 직접 컨버전 업 컨버터를 갖는 시스템 및 직접 컨버전 다운 컨버터 아키텍처를 이용하는 관찰 수신기 내의 비주파수 의존 쿼드러쳐 오류들의 정정을 해결한다. 제1 위상 관계의 업 컨버터 및 다운 컨버터 국부 발진기에 대해 이루어지는 측정, 및 통상적으로 제1 위상 관계와 90도 상이한 제2 위상 관계의 업 컨버터 및 다운 컨버터 국부 발진기들에 대해 이루어지는 추가의 측정을 이용하여 업 컨버터 내의 쿼드러쳐 오류들 및 다운 컨버터 내의 쿼드러쳐 오류들 간을 구분할 수 있는 기술이 개시된다. 측정은 관찰 수신기에서 수신된 신호들의 속성들로 되어 있고 신호의 예상 속성들과 비교된다. 예를 들어, 인페이즈 및 쿼드러쳐 성분들 간의 장기간 상관관계는 DC 전압 성분과 같이 이상적인 신호에 대해 제로로 예측될 수 있다. 그리고 나서, 업 컨버터 및 다운 컨버터 경로들 내의 쿼드러쳐 오류들은 기저 대역 내의 주파수에 관계없이 명목상 동일한 정정을 인가하는 정정 네트워크를 이용하여 별도로 정정된다. 이러한 정정은 통상적으로 전압 오프셋, 즉 DC 오프셋의 정정, 인페이즈 및 쿼드러쳐 신호 경로들 간의 차동 이득 특성, 및 인페이즈 및 쿼드러쳐 신호 경로들 간의 위상 오류를 포함한다. 종래의 쿼드러쳐 정정 네트워크(4)는 도 1에 도시된 바와 같이 사용될 수 있다.

그러나, 기저 대역 내의 주파수에 의존하는 업 컨버전 및 다운 컨버전 내에 오류들 특히 차동 오류들이 있을 수 있다. 예를 들어, 성분 허용 한도 내의 아날로그 성분의 값들 및 온도의 변화로 인해 아날로그 필터링이 이러한 오류들을 특히 안티-엘리어싱 필터에 도입할 수 있다. 도 1에 도시된 바와 같은 종래의 정정 네트워크는 이러한 오류를 정정할 수 없다.

또한, 수신된 신호들의 예상 속성들의 장기간 평균에 기초한 측정은 본래 느리고 쿼드러쳐 오류들을 높은 정확도로 정정하기 위한 충분한 루프 이득 및 안정성을 제공하지 못할 수 있다.

도 10의 종래의 시스템은 이미 설명된, 특히 도 6 및 7에서 설명된 본 발명의 실시예들과 함께 사용될 수 있어서, 도 11에서 설명된 주파수 의존 쿼드러쳐 오류들의 정정을 해결한다는 장점이 있다. 도 11은 주파수 의존(1a) 및 종래(4a) 사전 정정 네트워크가 직렬 연결되고, 주파수 의존(1b) 및 종래(4b) 사후 정정 네트워크가 직렬 연결되는 것을 보여준다. 주파수 의존 사전 정정기 제어 루프의 동작을 향상시키기 위해 도 1의 것과 같이 종래의 쿼드러쳐 정정 회로를 이용하여 큰 오류들을 제거하는 것이 바람직할 수 있다. 종래의 사전 정정 회로는 도 10을 참고하여 미리 설명된 바와 같이 다운 컨버팅된 신호의 예상 속성들을 최적화하도록 제어될 수 있다. 특히, 종래의 쿼드러쳐 정정 회로가 이 기능에 적합하고, 관찰된 신호의 예상 속성들에 기초한 제어 루프가 종래의 IQ 정정 회로의 제어에 대해 특히 효과적이므로, 이러한 방식으로 DC 오프셋을 정정하는 것이 바람직하다.

본 발명의 실시예들은 무선 시스템에 더하여 케이블 TV와 같은 유선 시스템에 적용될 수 있음을 알 수 있다.

위의 실시예들은 본 발명의 설명적 예들로서 이해되어야 한다. 임의의 일 실시예와 관련하여 설명된 임의의 특징은 단독으로 사용되거나, 설명된 다른 특징과 함께 사용될 수 있고, 또한 임의의 다른 실시예들의 하나 이상의 특징과 함께 사용될 수 있거나, 임의의 다른 실시예들의 임의의 조합과 함께 사용될 수 있다. 더욱이, 첨부하는 특허청구범위에서 정의되는 본 발명의 범주로부터 벗어나지 않으면서 위에서 설명되지 않은 균등물 또는 변경들이 또한 사용될 수 있다.

Claims

정정(correction) 네트워크, 쿼드러쳐(quadrature) 업 컨버터 및 쿼드러쳐 다운 컨버터를 포함하는 송신 체인(chain)을 제어하는 방법 - 상기 정정 네트워크는 인페이즈(in-phase) 신호 경로의 송신 특성 및 쿼드러쳐 업 컨버터 내의 쿼드러쳐 신호 경로의 송신 특성 간의 주파수 의존 쿼드러쳐 오류를 정정하기 위한 것이고, 상기 쿼드러쳐 업 컨버터는 상기 정정 네트워크로의 입력 신호의 업 컨버팅(up-converting)에서 사용하기 위한 것이며, 상기 쿼드러쳐 다운 컨버터는 수신된 신호들을 다운 컨버팅하는데 사용하기 위한 것이고, 상기 업 컨버터는 상기 다운 컨버터에 결합된 출력을 갖고, 상기 정정 네트워크는 필터 탭 계수(filter tap coefficient)의 값들의 세트를 통해 구성될 수 있고, 상기 입력 신호는 기저 대역(base band) 내의 입력 주파수 성분들을 포함함 - 으로서,
상기 업 컨버터의 출력으로부터의 출력 신호를 상기 쿼드러쳐 다운 컨버터에 결합시키는 단계;
상기 다운 컨버터를 이용하여 결합된 출력 신호를 다운 컨버팅하는 단계;
다운 컨버팅된 출력 신호와 상기 입력 신호를 비교하는 단계; 및
상기 입력 주파수 성분들의 적어도 제1 주파수 성분에 제1 정정을 적용하는 것 및 상기 비교하는 단계에 기초하여 상기 필터 탭 계수의 값들의 하나 이상을 수정하는 것을 포함하는, 상기 주파수 의존 쿼드러쳐 오류를 정정하는 단계 - 상기 제1 정정은 상기 적어도 제1 주파수 성분의 주파수에 의존함 -;
국부 발진기(local oscillator)에 의해 국부 발진기 신호를 생성하는 단계;
제1 동작 상태에서, 상기 국부 발진기 신호를 상기 업 컨버터 및 상기 다운 컨버터에 제공하는 단계;
제2 동작 상태에서, 상기 업 컨버터 및 상기 다운 컨버터 중 하나에 상기 국부 발진기 신호를 제공하고, 상기 업 컨버터 및 상기 다운 컨버터 중 나머지 하나에 상기 국부 발진기 신호의 위상 시프트된 버전을 제공하는 단계;
각 동작 상태에 대하여 다운 컨버팅된 신호를 상기 입력 신호와 비교하여 오류 신호를 결정하는 단계;
각 동작 상태에 대하여 상기 오류 신호 및 상기 입력 신호에 기초하여 필터 탭 계수의 값들의 중간 세트를 결정하는 단계; 및
상기 필터 탭 계수의 값들의 중간 세트와 필터 탭 계수의 값들의 현재 세트의 벡터 조합에 기초하여 상기 필터 탭 계수의 값들의 현재 세트를 업데이트하여 필터 탭 계수의 값들의 업데이트된 세트를 생성하는 단계
를 포함하는 송신 체인 제어 방법.
제1항에 있어서,
상기 다운 컨버팅된 신호 및 상기 입력 신호로부터 오류 신호를 결정하는 단계; 및
상기 오류 신호 및 상기 입력 신호를 이용하여 상기 필터 탭 계수의 값들의 하나 이상을 수정하는 단계
를 포함하는 송신 체인 제어 방법.
삭제
제1항에 있어서,
상기 다운 컨버터는 상기 쿼드러쳐 다운 컨버터 내의 인페이즈 및 쿼드러쳐 송신 경로들 간의 주파수 의존 쿼드러쳐 오류를 정정하도록 구성되는 사후 정정(post-correction) 네트워크와 연관하여 동작하고, 상기 다운 컨버팅된 신호는 다운 컨버팅된 주파수 성분들을 포함하며, 상기 사후 정정 네트워크는 사후 정정기 필터 탭 계수들의 세트 및 상기 사후 정정기 필터 탭 계수들의 세트의 값들을 구성하기 위한 구성 수단을 포함하고,
상기 방법은,
상기 필터 탭 계수의 값들의 중간 세트들과 사후 정정기 계수들의 현재 세트의 벡터 조합에 기초하여 상기 사후 정정기 필터 탭 계수들의 현재 값들을 업데이트하여 사후 정정기 계수들의 업데이트된 세트를 생성하는 단계; 및
상기 다운 컨버팅된 주파수 성분들의 적어도 제2 주파수 성분에 제2 정정을 적용하는 것을 포함하는, 상기 사후 정정기 값들의 업데이트된 세트를 이용하여 상기 사후 정정 네트워크를 제어함으로써 상기 쿼드러쳐 다운 컨버터 내의 상기 주파수 의존 쿼드러쳐 오류를 정정하는 단계
를 더 포함하며,
상기 제2 정정은 상기 적어도 제2 주파수 성분의 주파수에 의존적인 송신 체인 제어 방법.
제어기가, 제1항 또는 제2항의 방법을 수행하도록 하는 컴퓨터 판독가능 코드로 인코딩된 컴퓨터 판독가능 매체.
제1항 또는 제2항의 방법을 수행하도록 구성된 제어기.
송신 체인으로서,
주파수 성분들을 가지는 입력 신호의 송신을 위한 인페이즈 및 쿼드러쳐 신호 경로들 간의 주파수 의존 쿼드러쳐 오류를 정정하기 위한 정정 네트워크 - 상기 정정 네트워크는 인페이즈 입력 포트, 쿼드러쳐 입력 포트, 인페이즈 출력 포트 및 쿼드러쳐 출력 포트를 포함하고, 각 입력 포트는 디지털 필터 네트워크에 의해 각 출력 포트에 연결되고, 상기 디지털 필터 네트워크는 필터 탭 계수들의 세트 및 상기 필터 탭 계수들의 세트의 값들을 구성하기 위한 구성 수단을 포함함 - ; 및
상기 입력 신호를 업 컨버팅하기 위한 쿼드러쳐 업 컨버터
를 포함하는 송신 경로;
업 컨버팅된 입력 신호의 일부분을 수신하기 위한 커플러(coupler); 및
상기 커플러에 의해 수신된 상기 업 컨버팅된 입력 신호의 일부분을 다운 컨버팅하기 위한 쿼드러쳐 다운 컨버터
를 포함하는 관찰 경로; 및
제1 동작 상태와 제2 동작 상태에서 동작가능한 국부 발진기 - 상기 국부 발진기는 국부 발진기 신호를 생성하고, 상기 국부 발진기 신호를 상기 업 컨버터에 제공하며, 상기 제1 동작 상태에서 동작할 때 상기 국부 발진기 신호를 상기 다운 컨버터에 제공하고, 상기 제2 동작 상태에서 동작할 때 상기 국부 발진기 신호의 위상 시프트된 버전을 상기 다운 컨버터에 제공하도록 구성됨 -;
다운 컨버팅된 신호를 상기 입력 신호와 비교하여 오류 신호를 결정하고;
상기 오류 신호 및 상기 입력 신호에 기초하여 상기 필터 탭 계수들의 세트의 값들을 수정하고;
업데이트된 값들의 세트를 이용하여 상기 정정 네트워크를 제어하는 것에 의해 정정을 상기 주파수 성분들의 적어도 하나에 적용함으로써 상기 주파수 의존 쿼드러쳐 오류를 정정하도록
구성되는 제어기
를 포함하는 송신 체인.
제7항에 따른 송신 체인을 포함하는 무선 통신 장치로서,
상기 무선 통신 장치는 무선 단말기인, 무선 통신 장치.
제7항에 따른 송신 체인을 포함하는 무선 통신 장치로서,
상기 무선 통신 장치는 무선 기지국인, 무선 통신 장치.
인페이즈 신호 경로의 송신 특성 및 쿼드러쳐 신호 경로의 송신 특성 간의 주파수 의존 쿼드러쳐 오류를 정정하기 위한 정정 네트워크로서,
상기 인페이즈 신호 경로는 주파수 성분들을 가지는 신호의 인페이즈 부분들의 송신을 위한 것이고, 상기 쿼드러쳐 신호 경로는 상기 신호의 쿼드러쳐 부분들의 송신을 위한 것이며, 상기 정정 네트워크는 인페이즈 입력 포트, 쿼드러쳐 입력 포트, 인페이즈 출력 포트 및 쿼드러쳐 출력 포트를 포함하고,
각 입력 포트는 디지털 필터 네트워크에 의해 각 출력 포트로 연결되며, 상기 디지털 필터 네트워크는 필터 탭 계수들의 세트 및 상기 필터 탭 계수들의 세트의 값들을 구성하기 위한 구성 수단을 포함하는 정정 네트워크.
제10항에 있어서,
상기 디지털 필터 네트워크는,
상기 인페이즈 입력 포트를 상기 인페이즈 출력 포트에 연결하는 제1 디지털 필터;
상기 인페이즈 입력 포트를 상기 쿼드러쳐 출력 포트에 연결하는 제2 디지털 필터;
상기 쿼드러쳐 입력 포트를 상기 인페이즈 출력 포트에 연결하는 제3 디지털 필터; 및
상기 쿼드러쳐 입력 포트를 상기 쿼드러쳐 출력 포트에 연결하는 제4 디지털 필터
를 포함하고,
각 디지털 필터는 상기 필터 탭 계수들의 세트 중 각각의 필터 탭 계수들의 부분집합 및 상기 각각의 필터 탭 계수들의 부분집합의 각각의 값들을 구성하기 위한 각각의 구성 수단을 포함하는 정정 네트워크.
제10항에 있어서,
상기 디지털 필터 네트워크 중 하나 이상의 디지털 필터는 유한 임펄스 응답 필터를 포함하는 정정 네트워크.
제10항에 있어서,
상기 디지털 필터 네트워크 중 하나 이상의 디지털 필터는 무한 임펄스 응답 필터를 포함하는 정정 네트워크.
제10항에 있어서,
상기 디지털 필터 네트워크 중 하나 이상의 디지털 필터는 볼테라(Volterra) 시리즈에 기초한 다항식 구조를 포함하는 정정 네트워크.