KR101399140B1 - Correction of quadrature errors - Google Patents

Correction of quadrature errors Download PDF

Info

Publication number
KR101399140B1
KR101399140B1 KR1020117015203A KR20117015203A KR101399140B1 KR 101399140 B1 KR101399140 B1 KR 101399140B1 KR 1020117015203 A KR1020117015203 A KR 1020117015203A KR 20117015203 A KR20117015203 A KR 20117015203A KR 101399140 B1 KR101399140 B1 KR 101399140B1
Authority
KR
South Korea
Prior art keywords
quadrature
signal
phase
correction
values
Prior art date
Application number
KR1020117015203A
Other languages
Korean (ko)
Other versions
KR20110098769A (en
Inventor
폴 머레이 로우
도리언 토만 챨스 데이비스
Original Assignee
애플 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 애플 인크. filed Critical 애플 인크.
Publication of KR20110098769A publication Critical patent/KR20110098769A/en
Application granted granted Critical
Publication of KR101399140B1 publication Critical patent/KR101399140B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/16Circuits
    • H04B1/1638Special circuits to enhance selectivity of receivers not otherwise provided for
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/32Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36Modulator circuits; Transmitter circuits
    • H04L27/362Modulation using more than one carrier, e.g. with quadrature carriers, separately amplitude modulated
    • H04L27/364Arrangements for overcoming imperfections in the modulator, e.g. quadrature error or unbalanced I and Q levels
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/32Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36Modulator circuits; Transmitter circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Transmitters (AREA)
  • Amplifiers (AREA)

Abstract

송신 체인이 입력 신호의 송신을 위한 인페이즈 및 쿼드러쳐 신호 경로들 간의 주파수 의존 쿼드러쳐 오류를 정정하기 위한 정정 네트워크(1a)를 포함한다. 정정 네트워크는 인페이즈 입력 포트, 쿼드러쳐 입력 포트, 인페이즈 출력 포트 및 쿼드러쳐 출력 포트를 포함하고 각 입력 포트는 디지털 필터 네트워크에 의해 각 출력 포트로 연결되며, 이 디지털 필터 네트워크는 필터 탭 계수들의 세트 및 이 필터 탭 계수들의 세트의 값들을 구성하기 위한 구성 수단을 포함한다. 입력 신호들이 업 컨버팅되고, 업 컨버팅된 신호의 일부가 쿼드러쳐 다운 컨버터(21)로 결합된다. 제어기(22)는 다운 컨버팅된 신호를 입력 신호와 비교하여 오류 신호를 결정하고 오류 신호 및 입력 신호에 기초하여 필터 탭 계수들의 값들의 세트를 수정하여 주파수 의존 쿼드러쳐 오류를 정정한다.The transmission chain includes a correction network 1a for correcting frequency-dependent quadrature errors between in-phase and quadrature signal paths for the transmission of input signals. The correction network includes an in-phase input port, a quadrature input port, an in-phase output port, and a quadrature output port, each input port connected to a respective output port by a digital filter network, And means for constructing the values of the set of filter tap coefficients. The input signals are upconverted and a portion of the upconverted signal is combined into a quadrature downconverter 21. The controller 22 compares the downconverted signal with the input signal to determine the error signal and corrects the frequency dependent quadrature error by modifying the set of values of the filter tap coefficients based on the error signal and the input signal.

Description

쿼드러쳐 오류들의 정정{CORRECTION OF QUADRATURE ERRORS}{CORRECTION OF QUADRATURE ERRORS}

본 발명은 디지털 통신 시스템과 연관된 쿼드러쳐 오류들의 정정에 관한 것으로, 보다 구체적으로는 업 컨버터 및 다운 컨버터 둘 다 직접 컨버전 아키텍처를 갖는 무선 송신 체인에서의 정정에 관한 것이다.The present invention relates to the correction of quadrature errors associated with digital communication systems, and more particularly to corrections in a wireless transmission chain having both direct converters and downconverters.

통신 시스템의 경우 송신될 신호가 송신 전에 처리되는 디지털 부분 및 더 나아가 수신된 신호들이 수신 후 처리되는 디지털 부분을 갖는 것이 일반적이다. 디지털 부분들에서의 처리는 통상적으로 기저 대역에서 수행되는데, 즉 반송 주파수로 송신을 하기 위한 임의의 오프셋 전의 신호의 주파수 대역에서 수행된다; 일반적으로 기저 대역 신호들은 제로 주파수 성분, 즉 직류(DC) 성분을 포함한다. 인페이즈(in-phase)(I) 및 쿼드러쳐(Quadrature)(Q) 부분, 즉 복소수 표현(complex representation)에 의해 기저 대역 신호가 표현되는 것이 일반적이다. 처리는 필터링, 변조 복조 코딩 및 디코딩과 같은 절차를 포함할 수 있다. 일반적으로 아날로그 도메인 사이에서의 송신 및 수신을 위해 신호들을 변환하는 것이 필요하고, 무선 시스템의 경우 신호들과 적절한 무선 주파수 사이에서 변환하는 것이 필요하다.In the case of a communication system, it is common for the signal to be transmitted to have a digital part to be processed before transmission and, furthermore, a received digital signal to be processed after reception. The processing in the digital parts is typically performed in the baseband, i.e. in the frequency band of the signal before any offsets for transmission at the carrier frequency; In general, the baseband signals include a zero frequency component, i.e., a direct current (DC) component. It is common that the baseband signal is represented by an in-phase (I) and a quadrature (Q) portion, a complex representation. The processing may include procedures such as filtering, modulation demodulation coding and decoding. It is generally necessary to convert signals for transmission and reception between analog domains, and in the case of wireless systems it is necessary to convert between signals and the appropriate radio frequency.

디지털 신호들을 기저 대역과 무선 주파수 사이에서 변환하는 다양한 방법이 있다. 한가지 방법은 디지털 도메인에서 업 컨버팅하여, 복소수 기저 대역 신호들이 디지털 국부 발진기에 의해 체배되어, 즉 혼합되어, 종종 중간 주파수(intermediate frequency; IF)라 불리는 더 높은 주파수에서 출력을 생성하는 것인데, 그리고 나서 디지털-아날로그 컨버터에 의해 아날로그 도메인으로 컨버팅될 수 있다. 중간 주파수 신호는 복소수 성분이 아닌 실(real) 성분 만의 신호이다. 아날로그 신호는 그리고 나서 송신을 위한 적절한 주파수로 더 주파수 전환될 수 있다. 수신시에도 마찬가지로, 신호들은 기저 대역보다 높은 중간 주파수에서 아날로그로부터 디지털 도메인으로 변환되고, 그리고 나서 디지털식으로 인페이즈 및 쿼드러쳐 기저 대역 신호로 혼합된다. 기저 대역 복소 신호로부터 중간 주파수 신호로의 컨버전 및 그 반대가 디지털식으로 수행되고 따라서 인페이즈 및 쿼드러쳐 채널들 간에 차이를 일으킬 수 있는 아날로그 오류들에 영향을 받지 않는다는 것이 이 방법의 장점이다. 그러나, 디지털-아날로그 컨버터 및 아날로그-디지털 컨버터는 중간 주파수 신호들을 변환하기 위해서는 기저 대역보다 더 높은 주파수에서 동작해야 하는 단점이 있다. 더 높은 주파수에서 이들 구성요소들을 동작시키게 되면 구성요소들이 비싸지고, 더 낮은 주파수의 디지털-아날로그 컨버터 및 아날로그-디지털 컨버터보다 해상도 면에서 잠재적으로 더 낮은 성능을 갖게 된다.There are various ways to convert digital signals between baseband and radio frequency. One way is to upconvert in the digital domain so that the complex baseband signals are multiplied, or mixed, by a digital local oscillator to produce an output at a higher frequency, often referred to as an intermediate frequency (IF) Can be converted to an analog domain by a digital-to-analog converter. The intermediate frequency signal is a signal only of a real component, not a complex component. The analog signal can then be further frequency switched to the appropriate frequency for transmission. Likewise, upon reception, the signals are converted from analog to digital domain at an intermediate frequency higher than the baseband, and then mixed digitally with in-phase and quadrature baseband signals. It is an advantage of this method that the conversion from the baseband complex signal to the intermediate frequency signal and vice versa are performed digitally and thus are not subject to analog errors that can cause differences between the in-phase and quadrature channels. However, digital-to-analog converters and analog-to-digital converters have the drawback that they must operate at higher frequencies than the baseband in order to convert intermediate frequency signals. Operating these components at higher frequencies results in higher components and potentially lower performance in terms of resolution than lower frequency digital-to-analog converters and analog-to-digital converters.

기저 대역에서 무선 주파수로 및 무선 주파수로부터 기저 대역으로의 디지털 신호 컨버전의 다른 방법은 일반적으로 직접 컨버전이라고 하는 것이다. 직접 컨버전 아키텍처에서, 기저 대역 인페이즈 및 쿼드러쳐 신호들이 기저 대역에서의 아날로그 형태로 변환되거나 아날로그 형태로부터 변환된다. 송신시에, 아날로그 동인페이즈 및 쿼드러쳐 신호들은 그 후에 아날로그 쿼드러쳐 혼합기에 의해 아날로그 도메인에서 업 컨버팅된다. 바람직하게, 업 컨버전은 일 단계에서 무선 주파수 송신 주파수에 관한 것이고, 결과적으로 중간 주파수의 사용이 필요하지 않다. 마찬가지로, 수신시, 수신된 무선 주파수 신호들의 컨버전은 바람직하게 인페이즈 및 쿼드러쳐 기저 대역 아날로그 신호들로 직접 이루어지고, 그 후에 디지털 도메인에 대해 변환된다. 직접 컨버전 방법의 장점은 적절한 디지털-아날로그 및 아날로그-디지털 컨버터가 덜 비싸고, 해상도 측면에서 더 높은 성능을 가질 수 있다는 것이다. 또한, 중간 주파수 단계의 생략은 구성요소들이 덜 필요하기 때문에 비용 절감을 가져올 수 있다. 그러나, 인페이즈 및 쿼드러쳐 신호 경로들이 허용 오차 내의 성분 값들의 변동에 영향을 받는 필터들과 같은 아날로그 구성요소들을 포함하는 잠재적인 단점이 있어, 인페이즈 및 쿼드러쳐 신호 경로들의 아날로그 속성들은 장비에 따라 그리고 온도에 따라 변할 수 있다.Another way of converting digital signals from baseband to radio frequency and from radio frequency to baseband is generally referred to as direct conversion. In a direct conversion architecture, baseband phase and quadrature signals are converted to analog form at baseband or from analog form. At the time of transmission, the analog driver phase and quadrature signals are then upconverted in the analog domain by an analog quadrature mixer. Preferably, the upconversion relates to a radio frequency transmission frequency in one step, and consequently the use of an intermediate frequency is not required. Likewise, upon reception, the conversion of the received radio frequency signals is preferably done directly with the in-phase and quadrature baseband analog signals, and then converted for the digital domain. The advantage of the direct conversion method is that suitable digital-to-analog and analog-to-digital converters are less expensive and can have higher performance in terms of resolution. Also, omitting the intermediate frequency step can lead to cost savings because less components are needed. However, there is a potential drawback that in-phase and quadrature signal paths include analog components such as filters that are subject to variations in component values within tolerances, so that the analog properties of the in-phase and quadrature signal paths Depending on and depending on temperature.

디지털 도메인에 존재하는 완전하게 직교하는 인페이즈 및 쿼드러쳐 채널들에 저하를 일으키는 오류들은 쿼드러쳐 오류, 또는 IQ 오류로 알려져 있다. 특히, 인페이즈 및 쿼드러쳐 채널들 간에 차동(differential) 오류가 있는 경우 문제가 될 수 있다. 인페이즈 및 쿼드러쳐 채널들 간의 차동 오류는 예컨대 스퓨리어스 구성요소들이 송신기에서 생성되도록 하고 스퓨리어스 응답이 수신기에서 생성되도록 할 수 있다. 특히, 스퓨리어스 응답은 의도된 것에 대향하는 측 대역에 생성될 수 있다; 예컨대, 만약 신호 구성요소가 국부 발진기 신호보다 더 높은 주파수에 있도록 의도된다면, 인페이즈 및 쿼드러쳐 성분들 간의 차동 오류는 국부 발진기 신호의 주파수보다 낮은 주파수에서 나타나는 스퓨리어스 구성요소를 야기할 수 있다.Errors that cause degradation in fully orthogonal in-phase and quadrature channels present in the digital domain are known as quadrature errors, or IQ errors. In particular, it can be a problem if there is a differential error between the in-phase and quadrature channels. Differential errors between the in-phase and quadrature channels may e.g. be such that spurious components are generated at the transmitter and a spurious response is generated at the receiver. In particular, a spurious response may be generated in the sideband opposite to the intended one; For example, if the signal component is intended to be at a higher frequency than the local oscillator signal, a differential error between the in-phase and quadrature components may result in a spurious component appearing at a frequency lower than the frequency of the local oscillator signal.

쿼드러쳐 오류는 통상적으로 전압 오프셋, 즉 DC 오프셋, 인페이즈 및 쿼드러쳐 신호 경로들 간의 차동 이득 특성, 및 인페이즈 및 쿼드러쳐 신호 경로들 간의 위상 오류를 포함한다. 이러한 쿼드러쳔 오류의 정정을 위한 기존의 쿼드러쳐 정정 네트워크(4)가 도 1에 도시된다; 이득 정정 블록 Igain (5a) 및 Qgain(5b)이 도시되고, 인페이즈 및 쿼드러쳐 경로들 간의 위상 오류들의 정정을 위한 IQ 위상이라고 표시된 블록(12)이 도시되며, DC 오프셋의 정정을 위한 블록 I DC Offset (24a) 및 Q DC Offset (24b)가 도시된다.Quadrature errors typically include voltage offset, i.e., DC offset, differential gain characteristics between in-phase and quadrature signal paths, and phase errors between in-phase and quadrature signal paths. An existing quadrature correction network 4 for correcting such quadrature errors is shown in Fig. 1; Gain correction blocks Igain 5a and Qgain 5b are shown and a block 12 labeled IQ phase for correction of phase errors between in-phase and quadrature paths is shown and block I DC Offset 24a and Q DC Offset 24b are shown.

그러나, 업컨버전 및 다운컨버전에서의 쿼드러쳐 오류, 및 특히 차동 쿼드러쳐 오류는 기저 대역 내의 주파수에 따를 수 있다. 예를 들어, 아날로그 필터링이 구성요소 허용 한도 내의 아날로그 성분 값의 변동 및 온도의 변화로 인해 이러한 오류들을 특히 안티-엘리어싱 필터에 가할 수 있다. 기존의 정정 네트워크는 이러한 오류를 정정할 수 없다.However, quadrature errors in upconversion and downconversion, and in particular differential quadrature errors, may be frequency dependent within the baseband. For example, analog filtering can add these errors to the anti-aliasing filter in particular, due to variations in analog component values and temperature variations within the component tolerance limits. Existing correction networks can not correct these errors.

본 발명은 이러한 단점을 해결한다. The present invention solves this disadvantage.

본 발명의 제1 실시예에 따라, 송신 체인을 제어하는 방법이 제공된다. 송신 체인은 정정 네트워크, 쿼드러쳐 업 컨버터 및 쿼드러쳐 다운 컨버터를 포함하고, 정정 네트워크는 인페이즈 신호 경로의 송신 특성 및 쿼드러쳐 업 컨버터 내의 쿼드러쳐 신호 경로의 송신 특성 간의 주파수 의존 쿼드러쳐 오류를 정정하기 위한 것이고, 쿼드러쳐 업 컨버터는 정정 네트워크로의 입력 신호의 업 컨버전에서 사용하기 위한 것이며, 쿼드러쳐 다운 컨버터는 수신된 신호들을 다운 컨버팅하는데 사용하기 위한 것이고, 업 컨버터는 다운 컨버터에 결합된 출력을 갖고, 정정 네트워크는 필터 탭 계수의 값들의 세트를 통해 구성될 수 있고, 입력 신호는 주파수 성분들을 포함한다. 일 실시예에서 이 방법은 업 컨버터의 출력으로부터의 출력 신호를 쿼드러쳐 다운 컨버터로 결합하는 단계; 다운 컨버터를 이용하여 결합된 신호를 다운 컨버팅하는 단계; 다운 컨버팅된 신호와 입력 신호를 비교하는 단계; 및 비교에 기초하여 필터 탭 계수들의 값들을 수정하는 단계를 포함하고, 이에 따라 주파수 성분에 적용되는 정정에 의해 주파수 의존 쿼드러쳐 오류를 정정하고, 이 정정은 주파수 성분의 주파수에 따른다.According to a first embodiment of the present invention, a method of controlling a transmit chain is provided. The transmission chain includes a correction network, a quadrature upconverter and a quadrature downconverter, the correction network corrects a frequency dependent quadrature error between the transmission characteristics of the in-phase signal path and the transmission characteristics of the quadrature signal path in the quadrature up- Wherein the quadrature upconverter is for use in upconversion of the input signal to the correction network and the quadrature downconverter is for use in downconverting the received signals and the upconverter is for output coupled to the downconverter, , The correction network may be configured via a set of values of the filter tap coefficients, and the input signal includes frequency components. In one embodiment, the method includes coupling an output signal from an output of the upconverter to a quadrature downconverter; Downconverting the combined signal using a downconverter; Comparing the downconverted signal with an input signal; And modifying values of the filter tap coefficients based on the comparison, thereby correcting the frequency dependent quadrature error by a correction applied to the frequency component, the correction being dependent on the frequency of the frequency component.

다운 컨버팅된 신호와 입력 신호의 비교에 기초하여 필터 탭 계수들의 값들의 세트를 업데이트하여 송신 체인을 제어하는 장점은 정정 네트워크의 정확한 제어가 달성될 수 있다는 점인데, 구체적으로 이는 정정 네트워크의 주파수 의존 특성을 통해 달성될 수 있다.The advantage of updating the set of values of the filter tap coefficients based on the comparison of the downconverted signal and the input signal to control the transmit chain is that accurate control of the correction network can be achieved, Characteristics can be achieved.

일 구성에서, 오류 신호를 결정하기 위해 다운 컨버팅된 신호가 입력 신호와 비교되고; 그리고 나서 이 오류 신호는 입력 신호와 함께 사용되어 필터 탭 계수들의 값들의 세트를 수정한다. 그리고 나서, 훈련 알고리즘(training algorithm)이 오류 신호 및 입력 신호에 기초하여 필터 탭 계수들의 값들을 업데이트하는데 사용될 수 있고; 훈련 알고리즘은 필터 탭 계수들의 값들을 업데이트하는 효과적인 방법을 제공하기 때문에 유리하다.In one configuration, a downconverted signal is compared to an input signal to determine an error signal; This error signal is then used in conjunction with the input signal to modify the set of values of the filter tap coefficients. A training algorithm can then be used to update the values of the filter tap coefficients based on the error signal and the input signal; The training algorithm is advantageous because it provides an effective way of updating the values of the filter tap coefficients.

바람직하게 본 방법은 업 컨버터 및 다운 컨버터에 국부 발진기 신호 소스에 의해 생성된 국부 발진기 신호를 제공하는 단계 - 국부 발진기는, 국부 발진기가 국부 발진기 신호를 업 컨버터 및 다운 컨버터로 입력하도록 구성되는 제1 동작 상태; 및 국부 발진기가 제1 동작 상태로 동작하는 경우 업 컨버터 또는 다운 컨버터로의 입력 신호에 위상 시프트를 적용하도록 구성되는 제2 동작 상태를 포함하는 복수의 동작 상태들에서 동작가능함 - ; 각 동작 상태에 대하여 다운 컨버팅된 신호를 입력 신호와 비교하여 오류 신호를 결정하는 단계; 각 동작 상태에 대하여 오류 신호 및 입력 신호에 기초하여 필터 탭 계수들의 값들의 중간 세트를 결정하는 단계; 및 값들의 중간 세트와 값들의 현재 세트의 벡터 조합에 기초하여 필터 탭 계수들의 값들의 현재 세트를 업데이트하여 업데이트된 값들의 세트를 생성하는 단계를 더 포함한다.Preferably, the method further comprises providing a local oscillator signal generated by the local oscillator signal source to the upconverter and the downconverter, wherein the local oscillator is configured to receive the local oscillator signal from the local oscillator signal input to the upconverter and the downconverter, Operating state; And a second operating state configured to apply a phase shift to an input signal to the upconverter or downconverter when the local oscillator is operating in a first operating state; Comparing the downconverted signal to an input signal for each operating state to determine an error signal; Determining an intermediate set of values of filter tap coefficients based on an error signal and an input signal for each operating state; And updating the current set of values of the filter tap coefficients based on the vector set of the intermediate set of values and the current set of values to generate a set of updated values.

결과적으로 정정 네트워크는 다운 컨버터에 쿼드러쳐 오류들이 존재하여도 업 컨버터 내의 쿼드러쳐 오류들을 정정하도록 제어될 수 있다.As a result, the correction network can be controlled to correct for quadrature errors in the upconverter even in the presence of quadrature errors in the downconverter.

바람직하게, 다운 컨버터는 쿼드러쳐 다운 컨버터 내의 인페이즈 및 쿼드러쳐 송신 경로들 간의 주파수 의존 쿼드러쳐 오류를 정정하도록 구성된 사후 정정(post-correction) 네트워크와 함께 동작하고, 다운 컨버팅된 신호는 주파수 성분을 포함하며, 사후 정정 네트워크는 사후 정정 필터 탭 계수들의 세트 및 사후 정정기 필터 탭 계수들의 세트의 값들을 구성하기 위한 구성 수단을 포함하고, 이 방법은 필터 탭 계수들의 값들의 중간 세트들과 계수들의 현재 사후 정정기 세트의 벡터 조합에 기초하여, 사후 정정기 필터 탭 계수들의 현재 값들을 업데이트하여 업데이트된 사후 정정기 계수들의 세트를 생성하는 단계; 및 값들의 업데이트된 사후 정정기 세트를 이용하여 사후 정정 네트워크를 제어하는 단계를 포함하며, 이에 따라 주파수 성분의 주파수에 의존하는 각각의 주파수 구성요소에 적용되는 정정에 의해 쿼드러쳐 다운 컨버터 내의 주파수 의존 쿼드러쳐 오류를 정정한다. 이는 업 컨버터에 대한 주파수 의존 정정 네트워크 및 다운 컨버터에 대한 주파수 의존 정정 네트워크를 제어하기 위한 수단을 제공한다. 더욱이, 다운 컨버터의 주파수 의존 정정은 전력 증폭기에 대한 전치 왜곡(predistortion) 제어기에 대한 입력으로 사용될 수 있고, 이에 따라 전치 왜곡 제어기의 동작을 향상시킨다.Preferably, the downconverter operates in conjunction with a post-correction network configured to correct frequency dependent quadrature errors between in-phase and quadrature transmission paths in a quadrature downconverter, and the downconverted signal has a frequency component Wherein the post-correction network comprises configuration means for constructing values of a set of post-correcting filter tap coefficients and a set of post-corrective filter tap coefficients, the method comprising generating intermediate sets of filter tap coefficients, Updating the current values of the post corrective filter tap coefficients based on the vector combination of the post corrective filter set to generate a set of updated post corrective filter coefficients; And controlling the post-correction network using an updated post-corrector set of values, wherein the correction applied to each frequency component dependent on the frequency of the frequency component causes the frequency dependent quadrature in the quadrature down- Correct the runner error. This provides a means for controlling the frequency dependent correction network for the upconverter and the frequency dependent correction network for the downconverter. Moreover, the frequency dependent correction of the downconverter can be used as an input to a predistortion controller for the power amplifier, thereby improving the operation of the predistortion controller.

전술한 기능은 위에서 설명된 방식으로 정정 네트워크, 업 컨버터, 및 다운 컨버터를 제어하는데 사용하기 위한 컴퓨터 판독가능 매체 상에서 인코딩된 소프트웨어, 또는 컴퓨터 판독가능 코드로 구현될 수 있다.The foregoing functions may be implemented in software, or computer readable code, on a computer readable medium for use in controlling a correction network, an upconverter, and a downconverter in the manner described above.

본 발명의 제2 양태에 따르면 송신 체인이 제공되며, 이 송신 체인은:According to a second aspect of the present invention there is provided a transmit chain, comprising:

입력 신호의 송신을 위한 인페이즈 및 쿼드러쳐 신호 경로들 간의 주파수 의존 쿼드러쳐 오류를 정정하기 위한 정정 네트워크로서, 인페이즈 입력 포트, 쿼드러쳐 입력 포트, 인페이즈 출력 포트 및 쿼드러쳐 출력 포트를 포함하고, 각 입력 포트는 디지털 필터 네트워크에 의해 각 출력 포트로 연결되고, 디지털 필터 네트워크는 필터 탭 계수들의 세트 및 필터 탭 계수들의 세트의 값들을 구성하기 위한 구성 수단을 포함하는, 정정 네트워크; 및 입력 신호를 업 컨버팅하기 위한 쿼드러쳐 업 컨버터를 포함하는 송신 경로; 업 컨버팅된 입력 신호의 부분을 수신하기 위한 커플러; 및 커플러에 의해 수신된 신호를 다운 컨버팅하기 위한 쿼드러쳐 다운 컨버터를 포함하는 관찰 경로; 다운 컨버팅된 신호를 입력 신호와 비교하여 오류 신호를 결정하고; 오류 신호 및 입력 신호에 기초하여 필터 탭 계수들의 값들의 세트를 수정하고 업데이트된 값들의 세트를 이용하여 정정 네트워크를 제어하고, 이에 따라 주파수 성분의 주파수에 따르는 각각의 주파수 성분에 적용되는 정정에 의해 주파수 의존 쿼드러쳐 오류를 정정하도록 마련되는 제어기를 포함한다.A correction network for correcting frequency dependent quadrature errors between in-phase and quadrature signal paths for transmission of an input signal, the correction network comprising an in-phase input port, a quadrature input port, an in-phase output port and a quadrature output port Each input port coupled to a respective output port by a digital filter network and the digital filter network comprising configuration means for configuring values of a set of filter tap coefficients and a set of filter tap coefficients; And a quadrature upconverter for upconverting the input signal; A coupler for receiving a portion of the upconverted input signal; And a quadrature downconverter for downconverting the signal received by the coupler; Compare the downconverted signal with an input signal to determine an error signal; Modifying the set of values of the filter tap coefficients based on the error signal and the input signal and using the updated set of values to control the correction network so that by correction applied to each frequency component according to the frequency of the frequency component And a controller adapted to correct frequency dependent quadrature errors.

본 발명의 추가적인 양태에 따르면, 제1항에 따른 정정 네트워크가 제공된다.According to a further aspect of the present invention, there is provided a correction network according to claim 1.

보다 구체적으로 일 양태에 따르면, 인페이즈 신호 경로의 송신 특성 및 쿼드러쳐 신호 경로의 송신 특성 간의 주파수 의존 쿼드러쳐 오류를 정정하기 위한 정정 네트워크가 제공되는데, 쿼드러쳐 신호 경로는 신호의 인페이즈 및 쿼드러쳐 부분들의 송신을 위한 것이고, 정정 네트워크는 인페이즈 입력 포트, 쿼드러쳐 입력 포트, 인페이즈 출력 포트 및 쿼드러쳐 출력 포트를 포함하고, 각 입력 포트는 디지털 필터 네트워크에 의해 각 출력 포트로 연결되며, 디지털 필터 네트워크는 필터 탭 계수들의 세트 및 필터 탭 계수들의 세트의 값들을 구성하기 위한 구성 수단을 포함한다.More specifically, in accordance with an aspect, there is provided a correction network for correcting frequency dependent quadrature errors between a transmission characteristic of an in-phase signal path and a transmission characteristic of a quadrature signal path, wherein the quadrature signal path is a quadrature signal path, Wherein the correction network comprises an in-phase input port, a quadrature input port, an in-phase output port, and a quadrature output port, each input port connected to each output port by a digital filter network, The digital filter network includes configuration means for configuring values of a set of filter tap coefficients and a set of filter tap coefficients.

필터 탭 계수들의 세트를 포함하고 이 필터 탭 계수들의 세트의 값들을 구성하기 위한 구성 수단을 갖는 디지털 필터 네트워크에 의해 각 입력 포트를 각 출력 포트로 연결하는 장점은 예컨대 쿼드러쳐 업 컨버터 또는 다운 컨버터의 아날로그 구성요소들로 인해 주파수 의존 쿼드러쳐 손상이 계수들의 적절한 제어에 의해 정정될 수 있다는 점이다.The advantage of connecting each input port to each output port by means of a digital filter network comprising a set of filter tap coefficients and constituent means for constructing the values of this set of filter tap coefficients is for example a quadrature upconverter or a downconverter The frequency dependence quadrature impairment can be corrected by appropriate control of the coefficients due to the analog components.

일 실시예에서 디지털 필터 네트워크는 인페이즈 입력 포트를 인페이즈 출력 포트로 연결하는 제1 디지털 필터; 인페이즈 입력 포트를 쿼드러쳐 출력 포트로 연결하는 제2 디지털 필터; 쿼드러쳐 입력 포트를 인페이즈 출력 포트로 연결하는 제3 디지털 필터; 및 쿼드러쳐 입력 포트를 쿼드러쳐 출력 포트로 연결하는 제4 디지털 필터를 포함하고, 각 디지털 필터는 각각의 필터 탭 계수들의 세트 및 각각의 필터 탭 계수들의 세트의 값들을 구성하기 위한 각각의 구성 수단을 포함한다.In one embodiment, the digital filter network includes a first digital filter that connects an in-phase input port to an in-phase output port; A second digital filter connecting the in-phase input port to the quadrature output port; A third digital filter connecting the quadrature input port to the inphase output port; And a fourth digital filter connecting the quadrature input port to the quadrature output port, each digital filter having a respective set of filter tap coefficients and respective configuration means for constructing values of the set of respective filter tap coefficients .

각 디지털 필터는 유한 임펄스 응답 필터로 구현될 수 있는데, 이는 유한 임펄스 응답 필터가 적절히 선택된 계수들에 의해 제어되어 쿼드러쳐 손상의 주파수 특성에 대한 좋은 근사치를 제공할 수 있기 때문에 효과적이다.Each digital filter can be implemented with a finite impulse response filter, which is effective because the finite impulse response filter can be controlled by suitably selected coefficients to provide a good approximation of the frequency characteristics of the quadrature impairment.

이와 달리, 각 디지털 필터는 Volterra 시리즈에 기초하여 다항식 구조로 구현될 수 있는데, 이러한 필터는 쿼드러쳐 손상 구성요소들의 매우 바람직한 상쇄를 제공하기 때문에 효과적이다.Alternatively, each digital filter can be implemented in a polynomial structure based on the Volterra series, which is effective because it provides highly desirable cancellation of quadrature impairment components.

도 1은 종래의 쿼드러쳐 정정 네트워크를 도시하는 도면;
도 2는 본 발명의 일 실시예에 따라 다운 컨버팅된 신호와 입력 신호의 비교에 의해 제어되는 주파수 의존 사전 정정(pre-correction) 및 주파수 의존 사후 정정(post-correction)을 보여주는 도면.
도 3은 본 발명의 일 실시예에 따른 주파수 의존 정정 네트워크를 나타내는 도면.
도 4는 통상적인 네트워크 손상 전의 본 발명의 실시예에 따른 주파수 의존 정정 네트워크를 본 발명의 실시예의 동작의 예로서 보여주는 도면.
도 5는 본 발명의 일 실시예에 따른 주파수 의존 정정 네트워크의 디지털 필터 구성요소를 도시하는 도면.
도 6은 본 발명의 실시예에 따른 주파수 의존 사전 정정 네트워크 및 주파수 의존 사후 정정 네트워크에 대한 제어기를 도시하는 도면.
도 7은 본 발명의 일 실시예에 따른 주파수 의존 사전 정정 및 주파수 의존 사후 정정을 도시하는 도면.
도 8은 본 발명의 일 실시예에 따른 주파수 의존 사전 정정을 보여주는 도면.
도 9는 본 발명의 일 실시예에 따른 주파수 의존 사전 정정 네트워크에 대한 제어기의 상세한 내용을 도시하는 도면.
도 10은 다운 컨버팅된 신호의 예측 속성의 최적화에 의해 제어되는 종래의 사전 정정 및 사후 정정 네트워크를 보여주는 도면.
도 11은 본 발명의 추가적인 실시예에 따른 주파수 의존 사전 정정 및 주파수 의존 사후 정정을 보여주는 도면.
Figure 1 illustrates a conventional quadrature correction network;
FIG. 2 is a frequency dependent pre-correction and frequency dependent post-correction controlled by comparing a downconverted signal with an input signal in accordance with an embodiment of the present invention; FIG.
3 illustrates a frequency dependent correction network in accordance with an embodiment of the present invention.
Figure 4 illustrates a frequency dependent correction network in accordance with an embodiment of the present invention prior to typical network damage as an example of operation of an embodiment of the present invention.
5 illustrates a digital filter component of a frequency dependent correction network in accordance with an embodiment of the present invention.
Figure 6 illustrates a controller for a frequency dependent pre-correction network and a frequency dependent post correcting network in accordance with an embodiment of the present invention.
7 is a diagram illustrating frequency dependent pre-correction and frequency dependent post-correction according to an embodiment of the present invention.
8 illustrates a frequency dependent pre-correction according to an embodiment of the present invention.
9 illustrates details of a controller for a frequency dependent pre-correction network in accordance with an embodiment of the present invention.
Figure 10 shows a conventional pre-correction and post-correction network controlled by optimization of prediction properties of a down-converted signal.
11 is a diagram illustrating frequency dependent pre-correction and frequency dependent post-correction in accordance with a further embodiment of the present invention.

일반적으로, 본 발명은 통신 시스템에서 쿼드러쳐 오류들을 정정하기 위한 방법 및 장치에 관한 것이다.In general, the present invention relates to a method and apparatus for correcting quadrature errors in a communication system.

예로서, 발명의 실시예는 무선 시스템의 송신 체인, 즉 디지털 신호가 직접 컨버전 송신 체인에서 업 컨버팅되고 송신된 신호의 샘플이 관찰 수신기에 의해 수신을 위한 직접 컨버전 수신기에서 다운 컨버팅되는 무선 시스템의 송신 부분에서의 일련의 구성요소들의 맥락에서 설명된다. 관찰 수신기가 업 컨버전 이전에 디지털 신호에 적용되는 전치 왜곡 기능의 제어를 위해 사용되어 전력 증폭기의 비선형 응답을 사전 정정할 수 있다. 그러나, 이 예는 설명을 위한 것이고 본 발명은 비선형 증폭기의 전치 왜곡과 연관된 무선 시스템 내에서의 사용 또는 시스템을 위한 사용에 한정되지 않는다.By way of example, an embodiment of the invention is a transmission chain of a wireless system, in which a digital signal is upconverted in a direct conversion transmission chain and a sample of the transmitted signal is downconverted in a direct conversion receiver for reception by an observing receiver Is described in the context of a series of components. The observing receiver may be used for control of the predistortion function applied to the digital signal prior to upconversion to pre-correct the nonlinear response of the power amplifier. However, this example is for illustrative purposes only and the invention is not limited to use for a system or for use in a wireless system associated with predistortion of a nonlinear amplifier.

도 2는 본 발명의 제1 실시예를 도시한다. 인페이즈 성분(2i) 및 쿼드러쳐 성분(2q)을 갖는 디지털 기저 대역 신호가 사전 정정기(1a)로 입력되고 그 다음 직접 컨버전 IQ 업 컨버터(17)로 전달된다. IQ 업 컨버터(17)는 인페이즈 및 쿼드러쳐 성분에 대한 디지털-아날로그 컨버터를 포함하고 이렇게 생성된 아날로그 신호는 저역 통과 필터를 통과하여 업 컨버전을 위한 쿼드러쳐 혼합기로 전달된다. 아날로그 경로들은 의도치 않게 IQ 손상(13a)이라고 하는 쿼드러쳐 오류들을 발생시키는데, 특히 기저 대역 내의 주파수의 함수로서 변화하는 인페이즈 및 쿼드러쳐 성분들 간의 차동 오류들을 발생시킨다. 업 컨버팅된 신호(18)가 커플러(19)를 통해 출력되는데 이는 통상적으로 안테나로부터의 송신을 위한 준비에서 증폭용 전력 증폭기에 대한 입력에 대해 출력된다. IQ 사전 정정기(1a)는 IQ 정정 제어기(22)에 의해 제어되는데, 구체적으로 IQ 손상(13a)의 효과들을 감소시키는 방식으로 제어 신호들(23a)을 통해 제어된다.Fig. 2 shows a first embodiment of the present invention. A digital baseband signal having an in-phase component 2i and a quadrature component 2q is input to the pre-corrector 1a and then to a direct conversion IQ up- The IQ upconverter 17 includes a digital-to-analog converter for the in-phase and quadrature components, and the resulting analog signal is passed through a low-pass filter to a quadrature mixer for upconversion. The analog paths inadvertently introduce quadrature errors, referred to as IQ impairments 13a, which in particular cause differential errors between the inphase and quadrature components that vary as a function of frequency in the baseband. The upconverted signal 18 is output through the coupler 19, which is typically output to the input to the power amplifier for amplification in preparation for transmission from the antenna. The IQ pre-corrector 1a is controlled by the IQ correction controller 22, specifically through the control signals 23a in a manner that reduces the effects of the IQ impairment 13a.

커플러(19)는 업 컨버터(17)의 출력(18)의 샘플을, 관찰 수신기라고 칭할 수 있는 IQ 직접 컨버전 다운 컨버터(21)의 입력(20)으로 결합하고 샘플을 이에 인가한다. IQ 다운 컨버터(21)는 아날로그 안티-엘리어싱 필터들을 통과하여 한 쌍의 아날로그-디지털 컨버터(도시되지 않음)로 연결되는 아날로그 인페이즈 및 쿼드러쳐 경로들을 출력으로 갖는 쿼드러쳐 혼합기를 포함한다. 별도의 아날로그 경로들이 의도하지 않게 쿼드러쳐 오류들을 발생시키고, 송신 경로에 대해서도 마찬가지이며, 이 손상은 특히 기저 대역 내의 주파수의 함수로 변화하는 인페이즈 및 쿼드러쳐 성분 간의 차동 오류가 있는 경우 문제가 된다.Coupler 19 couples the sample of output 18 of upconverter 17 to input 20 of IQ direct conversion downconverter 21, which may be referred to as an observing receiver, and applies a sample thereto. The IQ downconverter 21 includes a quadrature mixer having analog in phase and quadrature paths as outputs through analog anti-aliasing filters and coupled to a pair of analog-to-digital converters (not shown). Separate analog paths unintentionally cause quadrature errors and the same for the transmit path, which is a problem especially if there is a differential error between the in-phase and quadrature components that varies as a function of frequency in the baseband .

다운 컨버터(21)에 의해 생성된 디지털 인페이즈 및 쿼드러쳐 신호 성분(39i 및 39q)이 IQ 사후 정정기(1b)로 전달되는데, 이는 수신 경로 내의 IQ 손상(13b)의 효과들을 감소시키는 방식으로 제어 신호들(23b)을 통해 IQ 정정 제어기(22)에 의해 제어된다.The digital in phase and quadrature signal components 39i and 39q generated by the downconverter 21 are delivered to the IQ post corrector 1b in a manner that reduces the effects of the IQ impairment 13b in the receive path And is controlled by the IQ correction controller 22 via the signals 23b.

IQ 정정 제어기(22)는 입력 신호 성분(2i 및 2q)과 수신 체인 즉 관찰 수신기에 의해 수신된 신호들로부터 발원하는 IQ 사후 정정기(1b) 이후에 출력되는 신호 성분(25i 및 25q)을 비교한다. IQ 정정 제어기(22)는 신호들(23a, 23b)을 통해 사전 정정기(1a) 및 사후 정정기(1b)를 제어하여 입력 신호 성분(2i, 2q) 및 수신된 신호 성분(25i, 25q) 간의 오류가 최소화되도록 한다. 또한 IQ 제어기, 또는 가능하게는 또 다른 제어기(도시되지 않음)가 IQ 업 컨버터(17)에 인가되는 국부 발진기 신호 및 IQ 다운 컨버터(21)로 인가되는 국부 발진기 신호 간의 상대적 위상을 제어한다. 일 실시예에서, 적절한 제어 성분들이 부분(37 및 38)으로서 개략적으로 도시되는데, 그 기능이 이제 설명된다.The IQ correction controller 22 compares the input signal components 2i and 2q with the signal components 25i and 25q output after the IQ post corrector 1b originating from the signals received by the receiving chain, . The IQ correction controller 22 controls the precoder 1a and the post corrector 1b via the signals 23a and 23b to generate an error between the input signal components 2i and 2q and the received signal components 25i and 25q Is minimized. The IQ controller, or possibly another controller (not shown), controls the relative phase between the local oscillator signal applied to the IQ up-converter 17 and the local oscillator signal applied to the IQ down-converter 21. In one embodiment, suitable control components are schematically illustrated as portions 37 and 38, the function of which is now described.

통상적으로 국부 발진기(37) 및 IQ 업 컨버터(17)에 의해 생성되는 신호 및 국부 발진기(37) 및 IQ 다운 컨버터(21)에 의해 생성되는 신호 간의 상대적 위상이 90도만큼 차이가 나는 두 상태 간에서 제어된다. 각 상태에 대해 만들어지는 측정의 비교는 IQ 사전 정정기(1a)가 업 컨버터(17) 내의 IQ 손상에 대해 정정되도록 하고 IQ 사후 정정기(1b)가 다운 컨버터(21) 내의 IQ 손상에 대해 정정되도록 한다. 통상적으로 국부 발진기(37)로부터의 신호 출력은 분리되어 한 부분은 위상 시프트 없이 업 컨버터로 공급되고 다른 파트는 명목상 0 또는 90도만큼 교번하여 위상 시프트되어 다운 컨버터로 공급된다. 원칙적으로 임의의 위상차는 시스템이 사후 정정기에 의해 필요한 정정으로부터 사전-정정기에 대해 필요한 정정을 해결하도록 하기 때문에, 위상 시프트가 정확히 90도가 될 필요는 없다. 이 위상 시프트는 원하지 않는 위상 변조로서 송신된 신호에 가해지기 때문에 업 컨버터에 공급되는 신호의 위상 시프트를 변경하지 않는 것이 바람직하다. 이와 달리 가변 위상 시프트가 커플러(19)로부터 IQ 다운 컨버터(21)에 대한 입력으로의 링크 상에 가해질 수 있다. 그러나, 이것은 커플러(19)에 의해 결합된 신호가 변조될 수 있는 반면 국부 발진기 신호는 통상적으로 그렇지 못하기 때문에 위상 시프터는 자신이 국부 발진기 경로에 놓이는 경우보다 더 넓은 대역이 될 것을 요한다.A signal generated by the local oscillator 37 and the IQ up-converter 17 and a signal generated by the local oscillator 37 and the IQ down-converter 21 are different between the two states Lt; / RTI > A comparison of the measurements made for each state allows the IQ pre-calibrator 1a to be corrected for IQ corruption in the up-converter 17 and the IQ post-calibrator 1b to be corrected for IQ corruption in the down-converter 21 . Typically, the signal output from the local oscillator 37 is separated so that one portion is supplied to the upconverter without phase shifting and the other portion is phase-shifted and supplied to the downconverter alternately by 0 or 90 degrees nominally. In principle, the phase shift does not need to be exactly 90 degrees, since any phase difference causes the system to resolve the necessary correction to the pre-corrector from the correction needed by the post corrector. It is desirable that this phase shift does not change the phase shift of the signal supplied to the upconverter because it is applied to the transmitted signal as unwanted phase modulation. Alternatively, a variable phase shift may be applied on the link from the coupler 19 to the input to the IQ downconverter 21. However, this requires that the phase shifter be wider than when it is placed in the local oscillator path, because the signal coupled by the coupler 19 can be modulated while the local oscillator signal is typically not.

도 3은 사전 정정 네트워크(1a) 또는 사후 정정 네트워크(1b)에 대해 사용될 수 있는, 본 발명에 따른 주파수 의존 쿼드러쳐 정정 네트워크의 구조를 나타낸다. 인페이즈 디지털 성분은 2i에 들어가고 쿼드러쳐 디지털 성분은 2q에 들어간다. 인페이즈 성분은 두 경로로 나뉘는데, 하나의 경로는 디지털 필터(6a)를 통해 결합기(8a)로 전달되고 그곳으로부터 인페이즈 출력(3i)으로 전달된다. 다른 경로는 디지털 필터(6b)를 통해 결합기(8b)로 전달되고 그곳으로부터 쿼드러쳐 출력(3q)으로 전달된다. 디지털 필터(6a)의 송신 특성은 1+A로 표현되어 신호가 주파수 의존적일 수 있는 작은 인자 A를 제외하고는 대체로 변경되지 않고 통과한다고 나타낼 수 있다. 필터(6b)에 대해, 송신 특성은 B로 표현되어 신호가 주파수 의존적일 수 있는 인자 B만큼 감쇄된다고 나타낼 수 있다. 통상적으로 A 및 B는 1보다 훨씬 작고, 바람직하게는 0.1보다 작다.Fig. 3 shows the structure of a frequency dependent quadrature correction network according to the invention, which can be used for the pre-correction network 1a or post-correction network Ib. The in-phase digital component enters 2i and the quadrature digital component enters 2q. The in-phase component is divided into two paths, one of which is transmitted to the combiner 8a through the digital filter 6a and from there to the in-phase output 3i. The other path is transmitted to the combiner 8b via the digital filter 6b and from there to the quadrature output 3q. The transmission characteristic of the digital filter 6a can be represented as 1 + A, indicating that the signal passes through unchanged substantially, except for a small factor A, which may be frequency dependent. For the filter 6b, the transmission characteristic may be represented as B, indicating that the signal is attenuated by a factor B that may be frequency dependent. Typically, A and B are much smaller than 1, preferably smaller than 0.1.

인페이즈 구성요소에 대해, 쿼드러쳐 구성요소는 두개의 경로로 나뉘는데, 하나의 경로는 디지털 필터(6d)를 통과하여 결합기(8b)로 연결되고 그곳으로부터 쿼드러쳐 출력(3q)으로 연결된다. 다른 경로는 디지털 필터(6c)를 통과하여 결합기(8a)로 연결되고 그곳으로부터 인페이즈 출력 구성요소(3i)로 연결된다. 디지털 필터(6d)의 송신 특성이 1+D로 표시되어 신호가 주파수 의존적일 수 있는 작은 인자 D를 제외하고는 대체로 변경되지 않고 통과된다고 나타낼 수 있다. 필터(6c)에 대하여, 송신 특성은 C로 표시되어 신호가 주파수 의존적일 수 있는 인자 C만큼 감쇄된다고 나타낼 수 있다. 통상적으로 C 및 D는 1보다 훨씬 작고, 바람직하게는 0.1보다 작다.For the in-phase component, the quadrature component is divided into two paths, one through the digital filter 6d, to the combiner 8b, and from there to the quadrature output 3q. The other path is connected to the combiner 8a through the digital filter 6c and from there to the in-phase output component 3i. It can be shown that the transmission characteristic of the digital filter 6d is represented as 1 + D so that the signal passes substantially unchanged except for a small factor D, which may be frequency dependent. For filter 6c, the transmission characteristic may be denoted as C, indicating that the signal is attenuated by a factor C that may be frequency dependent. Typically, C and D are much smaller than 1, preferably smaller than 0.1.

도 4는 본 예에서 사전 정정 네트워크(1a)로 사용되는 정정 네트워크가 어떻게 손상(13)을 정정하는지 도시한다. 손상은 정정 네트워크(1a)와 유사한 토폴로지를 갖는 네트워크로서 모델링됨을 알 수 있다. 인페이즈 구성요소(2i)는 필터(6a)를 통과하고 송신 인자 1+A로 곱해지고, 그리고 나서 송신 인자 1+Ai에 의해 곱해지는 손상 특성(14a)을 통과한다. 여기서 용어 Ai는 Ai가 손상 인자라는 것을 나타내기 위해 사용되는 것이지 이것이 인페이즈 또는 허수 요소라는 것을 나타내는데 사용되는 것이 아니다. 제곱식이 생성됨을 알 수 있는데, 작은 A, B, C 및 D에 대해서는 제곱 값은 무시될 수 있다.Fig. 4 shows how the correction network used in the pre-correction network 1a in this example corrects the impairment 13. Fig. It can be seen that the damage is modeled as a network having a topology similar to the correction network 1a. The in-phase component 2i passes through the filter 6a and is multiplied by the transmission factor 1 + A and then passes through the impairment characteristic 14a which is multiplied by the transmission factor 1 + Ai. Where the term Ai is used to denote that Ai is a damage factor and not to indicate that it is an in-phase or imaginary element. It can be seen that the square expression is generated, and for small A, B, C and D squared values can be ignored.

도 4를 참조하면, 우선 손상을 고려했을 때, 네트워크 시뮬레이팅 IQ 손상(13)에 진입하는 인페이즈 신호 성분(3i)은 인자 (1+Ai)에 의해 곱해지고 출력 포트(16i)에서 네트워크 시뮬레이팅 IQ 손상(13)의 출력에 도달함을 알 수 있다. 쿼드러쳐 신호 구성요소(3q)의 구성요소가 네트워크 시뮬레이팅 IQ 손상(13) 내의 Ci에 의해 곱해지고 추가 블록(15a)에서 인자 (1+Ai)에 의해 곱해진 인페이즈 성분에 부가되어 인페이즈 출력(16i)에 나타남을 알 수 있다.4, in consideration of the damage, the in-phase signal component 3i entering the network simulating IQ damage 13 is multiplied by the factor (1 + Ai) It can be seen that the output of the rating IQ damage 13 is reached. The component of the quadrature signal component 3q is multiplied by Ci in the network simulated IQ impairment 13 and added to the in-phase component multiplied by the factor 1 + Ai in the further block 15a, Output 16i. ≪ / RTI >

이러한 손상을 제1 근사치로 정정하기 위해, 정정 네트워크(1a)가 제공된다. 인페이즈 성분(2i)이 인자(1+A)에 의해 곱해지고, 쿼드러쳐 성분(2q)이 인자 C에 의해 곱해지며 곱해진 인페이즈 성분으로 추가되며 네트워크 시뮬레이팅 IQ 손상(13)에 대한 입력(3i)으로 전달된다.In order to correct this damage to a first approximation, a correction network 1a is provided. The quadrature component 2q is multiplied by the factor C and added to the multiplied in phase component and the input to the network simulated IQ impairment 13 is multiplied by the factor C, (3i).

작은 A 및 Ai에 대하여, 손상 인자 Ai는 A = -Ai인 경우 실질적으로 제거될 수 있음을 알 수 있다. 도 4를 참조하면 예컨대 블록(6a 및 14a)을 통과하는 두 개의 직렬 인페이즈 신호 경로에서 송신 인자가 (1+A)(1-A) = 1-A2가 될 것이기 때문에 제곱값이 나타남을 알 수 있다.For small A and Ai, it can be seen that the damage factor Ai can be substantially eliminated if A = -Ai. Referring to FIG. 4, for example, in a two-phase phase signal path passing through blocks 6a and 14a, since the transmission factor will be (1 + A) (1-A) = 1-A 2 , Able to know.

마찬가지로, 작은 C 및 Ci에 대해, 송신 인자 Ci를 갖는 블록(14c)을 통과하는 스퓨리어스 쿼드러쳐 성분은 C = -Ci인 경우 송신 인자 C를 갖는 정정 네트워크(1a)의 블록(6c)을 통과하는 성분 2q에 의해 실질적으로 상쇄된다.Similarly, for small C and Ci, the spurious quadrature component passing through the block 14c with the transmission factor Ci passes through the block 6c of the correction network 1a with the transmission factor C when C = Ci Is substantially canceled by component 2q.

만약 A, B, C 및 D가 0.1보다 작으면, 제곱값이 전압 측면에서 1%보다 작게 되는데, 즉 전력 측면에서 -40dB가 된다. If A, B, C, and D are less than 0.1, the squared value becomes less than 1% in terms of voltage, that is, -40 dB in terms of power.

마찬가지로, B를 통과하는 인페이즈 성분은 만약 B = -Bi이고 B가 작은 값, 즉 1보다 매우 작으면, 실질적으로 스퓨리어스 성분 Bi를 상쇄할 것이다. 또한 만약 D = -Di이면, 이번에도 D 및 C가 작은 경우 블록(14d)의 손상이 또한 상쇄될 수 있음을 알 수 있다.Similarly, the in-phase component passing through B will cancel out substantially the spurious component Bi if B = -Bi and B is a small value, i. Also, if D = -Di, it can be seen that the damage of block 14d can also be canceled if D and C are small again.

마찬가지의 원리가 손상에 후속하는 사후 정정 네트워크에 적용될 것임이 이해되어야 한다.It should be understood that the same principle will apply to the post-correction network following the corruption.

이미 설명한 바와 같이, 인페이즈(I) 및 쿼드러쳐(Q) 채널 간의 송신 특성 내의 차동 오류의 정정이 특히 중요하다. 따라서 차동 오류를 일으키는 손상이 상쇄되는 것이 실질적으로 중요하지만, 손상 및 정정을 조합하여 손상이 없는 송신 특성과는 동일하지 않지만 I 및 Q 채널 상에서 동일한 송신 특성을 생성하는 것이 용인될 수 있다. 즉, 도 4의 예에서, 원하는 결과가 I 및 Q 채널들 각각이 1의 송신 특성을 갖는 상황이 될 필요는 없다. 또한 I 및 Q 가 각각에 대한 특성이 동일하다고 했을 때 I 및 Q 채널들이 일부 다른 송신 특성을 갖는 것도 용인될 수 있는 결과이다. 제어 루프의 동작은 정정 네트워크 내의 필터들에 대한 최적의 송신 특성을 자동으로 생성할 것이고; 최적의 해결책은 송신 특성을 쿼드러쳐 손상이 없을 경우에 존재했던 상태로 단순히 되돌리는 정정의 적용이 될 필요는 없음이 이해되어야 한다. 실제로, 제어 루프의 동작은, 제어 루프에 의해 최적화되는 인자가 개선에 의해 효과적인 방식으로 변경되면 인페이즈 및 쿼드러쳐 채널 간의 차동 오류를 단순히 제거하는 것을 넘어서 시스템의 동작을 잠재적으로 향상시킬 수 있다. 예를 들어, 인페이즈 및 쿼드러쳐 채널의 이득을 평탄하게 하는 것이 제어 루프의 동작에 의해 달성될 수 있다.As already explained, the correction of differential errors within the transmission characteristics between the in-phase (I) and quadrature (Q) channels is particularly important. Thus, it is practically critical that the impairment causing the differential error be canceled, but it is acceptable to produce the same transmission characteristics on the I and Q channels, although not identical to the impairment-free transmission characteristics by combining impairments and corrections. That is, in the example of FIG. 4, the desired result need not be a situation where each of the I and Q channels has a transmission characteristic of one. It is also acceptable that I and Q channels have some different transmission characteristics when I and Q have the same characteristics for each. The operation of the control loop will automatically generate an optimal transmission characteristic for the filters in the correction network; It should be understood that the optimal solution does not have to be the application of the correction to simply return the transmission characteristics to the state that was present in the absence of quadrature impairment. Indeed, the operation of the control loop can potentially improve the operation of the system beyond simply eliminating the differential error between the in-phase and quadrature channels if the factor optimized by the control loop is changed in an efficient manner by improvement. For example, flattening the gain of the in-phase and quadrature channels can be achieved by operation of the control loop.

도 5는 도 4에 도시된 통상적인 디지털 필터(6a, 6b, 6c 또는 6d)의 구성요소들을 도시한다. 디지털 신호 구성요소들(2i)이 신호 성분을 시간 T만큼 각각 지연시키는 일련의 지연 요소(9a, 9b)를 포함하는 탭된(tapped) 지연선으로 전달되는데; 이 지연 시간 T는 디지털 신호들의 샘플링 주기가 될 수 있다. 각 지연 요소 다음에, 신호의 일부가 탭되어 나오고(tapped off) 필터 계수 또는 가중치 Cn에 의해 곱해진다. 그리고 나서, 가중된 성분이 합 구성요소(11)에서 합해지고 출력(7a)으로 전달된다. 필터 계수들이 인자 C1, C2, .. Cn으로서 도시된다. 이 구조는 종래의 유한 임펄스 응답(finite impulse response; FIR) 필터를 구성한다. 계수들은 선형 인자가 될 수 있고, 손상의 관련 성분의 주파수 응답을 매칭하여 손상을 최적으로 상쇄하기 위해 정정 제어기(22)에 의해 제어될 수 있다. 각 탭이 선형 인자에 더하여, 태핑된 신호의 사각형, 큐브 또는 기타 비선형 함수에 대해 동작하는 제어가능한 계수들을 가지는 것이 또한 가능하다. 이러한 구조는 Volterra 시리즈의 표현으로서 지칭될 수 있다.Fig. 5 shows the components of a typical digital filter 6a, 6b, 6c or 6d shown in Fig. The digital signal components 2i are transferred to a tapped delay line comprising a series of delay elements 9a and 9b which delay the signal components by time T, respectively; This delay time T may be a sampling period of the digital signals. After each delay element, a portion of the signal is tapped off and multiplied by a filter coefficient or weight Cn. The weighted components are then summed in the summing component 11 and delivered to the output 7a. The filter coefficients are shown as factors C1, C2, ... Cn. This structure constitutes a conventional finite impulse response (FIR) filter. The coefficients can be linear factors and can be controlled by the correction controller 22 to match the frequency response of the relevant component of the damage to optimally offset the damage. It is also possible that each tap has controllable coefficients that operate on a rectangular, cubic or other non-linear function of the tapped signal, in addition to the linear factor. This structure can be referred to as an expression of the Volterra series.

도 6은 IQ 정정 제어기(22)를 보다 자세히 도시한다. 제어기로의 입력이고 관찰 수신기로부터의 인페이즈(25i) 및 쿼드러쳐(25q) 성분과 비교되는 입력 인페이즈(2i) 및 쿼드러쳐(2q) 성분은 이미 설명된 바와 같다. 시스템의 실질적 구현으로 인해 발생하는 위상 시프트 및 진폭 불균형을 정정하기 위해, 비교를 수행하여 오류 신호를 발생시키기 전에 입력으로부터의 신호 성분들을 관찰 수신기로부터의 신호 성분에 대해 정렬시키는 것이 필요하다. 이에 대한 이유는 오류 신호가 다른 회로 요소들로 인한 효과들보다는 IQ 손상의 기여 효과를 나타내야 하기 때문이다. 사전 정정 계수들의 제어를 위해, 정렬 및 비교 블록(26a)은 수신된 신호들(25i, 25q)을 입력 신호 성분(2i, 2q)과 동상이 되도록(in phase) 동작한다. 사후 정정기 계수들의 제어에 대해, 정렬 및 비교 블록(17b)은 입력 신호(2i, 2q)를 수신된 신호 성분(25i, 25q)과 동상이 되도록(in phase) 동작한다.6 shows the IQ correction controller 22 in more detail. Phase 2i and quadrature (2q) components, which are inputs to the controller and are compared with the inphase 25i and quadrature 25q components from the observing receiver, are as described previously. In order to correct the phase shift and amplitude imbalance caused by the actual implementation of the system, it is necessary to perform a comparison to align the signal components from the input to the signal components from the observing receiver before generating the error signal. The reason for this is that the error signal should exhibit the contribution effect of IQ impairment rather than the effects due to other circuit elements. For control of the prior correction coefficients, the alignment and comparison block 26a operates in phase with the input signal components 2i, 2q to the received signals 25i, 25q. For control of the postcorrector coefficients, the alignment and comparison block 17b operates in phase with the input signal 2i, 2q to the received signal components 25i, 25q.

사전 정정 오류 계수들을 업데이트하는 제어기(22)의 동작을 우선 고려하면, 정렬 및 비교 블록(26a)이 입력 신호 성분을 나타내는 기준 출력 ref1(27a), 및 관찰 수신기로부터의 정렬된 신호와 입력 신호 성분 간의 차이를 나타내는 오류 출력 error1(28a)을 생성한다. 신호 ref1 및 error1이 열 오류 계수 기능 블록(29a)으로 전달된다. 이 블록은 토폴로지 측면에서 정정기 네트워크의 모델을 유지하고 훈련은 기준에 인가되는 경우 정정기 네트워크의 모델이 오류 신호를 생성하도록 오류 계수들을 조정하는 것을 수반한다. 이는 종래의 기술들에 의해 이루어질 수 있다. 적절한 기술이 오류 신호에 대한 입력에 관한 연립 방정식 세트의 답을 포함하여 계수들의 세트를 생성한다. 통상적으로 이는 여러번 반복될 것이고 최소 평균 제곱(least mean square) 방법이 복수의 측정으로부터 최적 결과를 생성하는데 적용될 것이다. 마찬가지의 프로세스가 훈련 오류 계수 기능 블록(29b)을 이용하여 사후 정정기에 대한 오류 계수들을 훈련시키는데 사용된다.Considering first the operation of the controller 22 to update the pre-correction error coefficients, the alignment and comparison block 26a generates a reference output ref1 27a representing the input signal components, And generates an error output error 1 (28a) indicating the difference between the two. The signals ref1 and error1 are passed to the column error function block 29a. This block maintains the model of the corrector network in terms of topology and training involves adjusting the error coefficients so that the model of the corrector network generates an error signal when applied to the criterion. This can be done by conventional techniques. An appropriate technique generates a set of coefficients including the answer of a set of simultaneous equations for the input to the error signal. Typically this will be repeated several times and a least mean square method will be applied to generate optimal results from multiple measurements. A similar process is used to train the error coefficients for the post corrector using the training error count function block 29b.

이미 언급된 바와 같이, 설명된 훈련 프로세스는 사전 정정기에 대해 요구되는 계수들 및 사후 정정기에 대해 요구되는 계수들 사이를 구별할 수 없고; 이 모호함을 해결하기 위해 훈련은 두 단계로 수행될 수 있다: 우선 제1 상대적 위상 상태의 업 컨버터 및 다운 컨버터에 대한 국부 발진기 신호들을 이용하여 수행되고, 다음 제1 상대적 위상 상태와 통상적으로 90도 상이한 제2 상대적 위상 상태의 국부 발진기 신호들을 이용하여 뒤이어 수행된다.As already mentioned, the described training process can not distinguish between the coefficients required for the pre-corrector and the coefficients required for the post-corrector; To solve this ambiguity, the training can be performed in two stages: first, using local oscillator signals for the upconverter and the downconverter in the first relative phase state, and then using the first relative phase state and typically 90 degrees Is performed using local oscillator signals of different second relative phase states.

사전 정정기 계수들의 제어를 우선 고려했을 때, 훈련 오류 계수 기능 블록(29a)의 출력에 대해 동작하는 스위치(30a)는 오류 계수들이 저장소(31a)에 국부 발진기 위상 상태 0에 대해 저장되도록 하고 국부 발진기 위상 상태 90(즉, 위상 상태 0과 90도 상이한 상태)에서 계산된 이 오류 계수들이 저장소(31b)에 별도로 저장되도록 한다. 부분(32)에 의해 개략적으로 표시되는 오류 계수들의 두 저장의 합이, 그 후 업데이트로서 사용되어 사전 정정기 계수들에 추가된다. 사전-정정기 계수들은 실질적으로 IQ 손상을 상쇄하기 위해 두 개의 국부 발진기 상태에서 훈련된 저장된 오류 계수들(32)의 합을 추가하여 반복적으로 업데이트된다.The switch 30a operating on the output of the training error count function block 29a allows the error coefficients to be stored in the storage 31a for the local oscillator phase state 0 and the local oscillator Such that the error coefficients calculated in the phase state 90 (i.e., a state differing by 90 degrees from the phase state 0) are stored separately in the storage 31b. The sum of the two stores of error coefficients, schematically represented by part 32, is then used as an update to add to the dictionary corrector coefficients. The pre-corrector coefficients are updated iteratively by adding the sum of the stored error coefficients 32 trained in the two local oscillator states to substantially cancel the IQ impairment.

사후 정정기 계수들이 부분(31c, 31d, 및 33)을 통해 유사한 절차로 업데이트되지만, 두 개의 국부 발진기에 대한 저장된 오류 계수들의 합이 아닌 이들 간의 차이를 취한다. 만약 위상 시프트가 하나의 국부 발진기 위상 관계에서 정렬 프로세스로 도입되지만, 다른 곳에서는 그렇지 않으면, 위상 시프트를 보상하기 위해서 합 또는 차이 동작 전에 해당 위상 시프트가 저장된 오류 계수들에 적용되어야 한다. 위상 시프트와 합 동작의 결합된 프로세스 및 유사하게 위상 시프트 및 위상 차 동작의 결합된 프로세스가 벡터 조합이라 할 수 있다.The postcorrection coefficients are updated in a similar procedure through portions 31c, 31d, and 33, but take the difference between them rather than the sum of the stored error coefficients for the two local oscillators. If the phase shift is introduced into the alignment process in one local oscillator phase relationship, but otherwise elsewhere, the corresponding phase shift must be applied to the stored error coefficients before the sum or difference operation to compensate for the phase shift. The combined process of phase shift and sum operation, and similarly the combined process of phase shift and phase difference operation, can be referred to as a vector combination.

도 7은 비선형성을 정정하기 위해 전치 왜곡을 이용하는 전력 증폭기(40)에서의 송신 체인에 적용되는 도 6의 시스템을 도시한다.Figure 7 shows the system of Figure 6 applied to a transmit chain in a power amplifier 40 that uses predistortion to correct for non-linearity.

전치 왜곡에 의해 전력 증폭기의 응답을 선형화하기 위한 시스템과 함께 본 발명의 실시예들을 사용하는 것이 특히 유리하다. 무선 통신 장치, 이를테면 기지국 및 단말기들은 변조된 신호를 무선 채널을 통한 송신을 위해 높은 전력 레벨로 증폭시키는 전력 증폭기를 포함하는 송신 체인을 갖는다. 송신 체인 내의 요소들은 왜곡을 송신된 신호에 도입할 수 있고, 따라서 이 왜곡을 보상하기 위한 여러 제안들이 있어 왔음을 알 수 있다. 하나의 이러한 제안은 전력 증폭기의 입력에 인가되기 전에 저전력 변조 신호가 전력 증폭기의 비선형 효과를 보상하는 방식으로 전치 왜곡되는 전치 왜곡 아키텍처이다. 입력 신호에 인가되는 전치 왜곡 및 전력 증폭기에 의한 입력 신호로 인가되는 (불가피한) 비선형 왜곡의 조합이 실질적으로 왜곡이 없는 출력 신호를 만들어 낸다.It is particularly advantageous to use embodiments of the present invention with a system for linearizing the response of a power amplifier by predistortion. A wireless communication device, such as a base station and terminals, has a transmit chain that includes a power amplifier that amplifies the modulated signal to a high power level for transmission over a wireless channel. It can be seen that the elements in the transmit chain can introduce distortion into the transmitted signal and thus there have been several proposals for compensating for this distortion. One such proposal is a predistortion architecture in which the low power modulated signal is predistorted in a manner that compensates for the nonlinear effects of the power amplifier before being applied to the input of the power amplifier. The combination of the predistortion applied to the input signal and the (inevitable) nonlinear distortion applied to the input signal by the power amplifier produces a substantially distortion-free output signal.

통상적으로, 적응형 전치 왜곡 아키텍처가 업 컨버전 전에 디지털 도메인에 전치 왜곡을 인가한다. 인페이즈 및 쿼드러쳐 채널들에 대한 전치 왜곡된 신호들이 기저 대역에서 디지털식으로 생성되고, 별도로 아날로그로 변환되며, 그리고 나서, 이들을 IQ 업 컨버터라고도 알려진 직접 컨버전 업 컨버터의 인페이즈 및 쿼드러쳐 분기들에 인가하여 직접 업 컨버팅된다. 업 컨버팅된 출력 신호의 부분이 비교 기능에 다시 공급되어 전치 왜곡 시스템을 제어한다. 이 피드백 경로는 관찰 수신기로서 알려져 있고, 업 컨버팅된 출력 신호의 샘플링된 부분을 중간 주파수(intermediate frequency; IF)로 다운 컨버팅하거나, 업 컨버팅된 출력 신호의 샘플링된 부분을 기저 대역으로 직접 다운 컨버팅할 수 있다.Typically, an adaptive predistortion architecture applies predistortion to the digital domain before upconversion. The pre-distorted signals for the in-phase and quadrature channels are digitally generated in the baseband, separately converted to analog, and then converted to in-phase and quadrature branches of a direct conversion upconverter, also known as an IQ up- And directly upconverted. The portion of the upconverted output signal is fed back to the comparison function to control the predistortion system. This feedback path is known as an observing receiver and can be used to downconvert the sampled portion of the upconverted output signal to an intermediate frequency (IF), or to directly downconvert the sampled portion of the upconverted output signal to the baseband .

언급된 바와 같이, 직접 컨버전 기법은 경제적 구현 측면에서 유리할 수 있지만, 인페이즈 및 쿼드러쳐 신호 경로 내의 차동 오류의 영향을 받을 수 있다. 직접 컨버전 기법은 다운컨버전 및 업컨버전에 대한 국부 발진기가 동일한 주파수에서 동작하고 따라서 동일한 합성기를 사용하여 직접 컨버전 아키텍처가 업 컨버터에 대해 사용되고 중간 주파수 아키텍처가 다운 컨버터에 대해 사용되면, 관련된 스퓨리어스 주파수 생성의 위험을 피하는 특정 장점이 있다.As mentioned, direct conversion techniques may be advantageous in terms of economical implementation, but may be affected by differential errors in the in-phase and quadrature signal paths. The direct conversion technique is based on the assumption that if the local oscillator for downconversion and upconversion operates at the same frequency and therefore a direct conversion architecture is used for the upconverter using the same synthesizer and an intermediate frequency architecture is used for the downconverter, There are certain advantages to avoiding risk.

그러나, 내재된 쿼드러쳐 오류들은 관찰 수신기 경로의 직접 컨버전 아키텍처의 사용 및 효과를 막는다. 비-주파수 의존 업 컨버터 결함을 정정하는 방법이 알려져 있고, 도 1에 도시된 바와 같이 종래의 쿼드러쳐 오류 정정기의 사용을 수반한다; 그러나 이는 이러한 손상들을 정정하는데 필요한 추가적인 쿼드러쳐 손상을 포함하지 않는다. 만약 관찰 수신기가 직접 컨버전 아키텍처를 사용하면 쿼드러쳐 오류들이 관찰 수신기에 도입될 것이다. 업 컨버터 내의 쿼드러쳐 오류들이 일단 보상되었을지라도, 다운 컨버터 내의 오류들은 전력 증폭기 전치 왜곡을 제어하는데 사용되는 관찰 신호를 손상시키고 증폭기 전치 왜곡 정정 루프의 효과를 제한한다. 따라서, 업 컨버터 및 다운 컨버터에 의해 발생된 오류들을 정정할 필요가 있다. 도 8에 도시된 시스템은 이를 달성하도록 설계된다.However, the inherent quadrature errors prevent the use and effect of the direct conversion architecture of the observing receiver path. A method for correcting non-frequency dependent upconverter faults is known and involves the use of a conventional quadrature error corrector, as shown in Figure 1; However, this does not include the additional quadrature damage required to correct these damages. If the observing receiver uses a direct conversion architecture, quadrature errors will be introduced into the observing receiver. Although the quadrature errors in the upconverter have been compensated for once, errors in the downconverter impair the observation signal used to control the power amplifier predistortion and limit the effect of the amplifier predistortion correction loop. Therefore, it is necessary to correct errors generated by the up-converter and the down-converter. The system shown in Fig. 8 is designed to achieve this.

전력 증폭기 전치 왜곡 제어기(44)는 입력 신호 성분(45i, 45q) 및 IQ 사후 정정기(1b)에 의해 정정되는, 관찰 수신기로부터의 정정된 신호 성분(25i, 25q)을 수신함을 알 수 있다. 전력 증폭기 전치 왜곡 제어기(44)는 이 입력 성분을 이용하여 PA 전치 왜곡 블록(43) 내의 입력 신호에 적용할 전치 왜곡 특성을 생성하여, IQ 사전 정정기 단계(1a)로의 입력 성분(2i, 2q)을 생성한다. 그리고 나서 사전 정정된 신호 성분이 IQ 업 컨버터(17)에 인가되고 업 컨버팅된 신호 성분이 커플러(19)를 통해 전력 증폭기(40)로 전달되며 그리고 나서 송신을 위한 제2 커플러(41)를 통과한다. 스위치(42)는 IQ 정정 제어기가 동작하고 있는 경우 신호 성분들을 전력 증폭기(PA)(40)의 업스트림에 위치하는 커플러(19)로부터 IQ 다운 컨버터(21)로 향하게 하고, PA 전치 왜곡 제어기(44)가 동작하고 있는 경우, 신호 성분들을 커플러(41)로부터 다운 컨버터(21)로 향하게 한다. 이는 PA 제어기(44)가 송신 체인(45i, 45q)으로의 입력(PA 전치 왜곡 블록(43)으로의 입력) 및 (스위치(42)의 적절한 설정에 의해 IQ 사후 정정기(1b)의 출력(25i, 25q)에서 측정되는) 전력 증폭기의 출력 간의 차이를 최소화도록 동작하는 반면, IQ 제어기 정정 제어기(22)는 (스위치(42)의 적절한 설정으로 IQ 사후 정정기(1b)의 출력(25i, 25q)에서 또한 측정되는) IQ 사전 정정기(1a)에 대한 입력(2i, 2q) 및 IQ 업 컨버터(17)의 출력 간의 차이를 최소화하도록 동작하기 때문이다.The power amplifier predistortion controller 44 receives the corrected signal components 25i and 25q from the observing receiver which are corrected by the input signal components 45i and 45q and the IQ post corrector 1b. The power amplifier predistortion controller 44 uses this input component to generate a predistortion characteristic to apply to the input signal in the PA predistortion block 43 to provide the input components 2i and 2q to the IQ pre- . The pre-corrected signal component is then applied to the IQ up-converter 17 and the upconverted signal component is passed through the coupler 19 to the power amplifier 40 and then through the second coupler 41 for transmission do. The switch 42 directs the signal components from the coupler 19 located upstream of the power amplifier (PA) 40 to the IQ downconverter 21 when the IQ correction controller is operating and the PA predistorter 44 , It directs the signal components from the coupler 41 to the downconverter 21. This means that the PA controller 44 is able to control the input of the PA predistortion block 43 to the transmit chains 45i and 45q and the output 25i of the IQ postcorner 1b The IQ controller correction controller 22 operates to minimize the difference between the outputs 25i and 25q of the IQ post corrector 1b with the appropriate setting of the switch 42, 2q) and the output of the IQ upconverter (17) to the IQ pre-calibrator (1a) (also measured in the IQ upconverter (1)).

도 8은 도 2의 시스템이 사후 정정을 적용하지 않고, 즉 계수들을 계산하거나 사후 정정기(1b)에 인가하지 않고 동작할 수 있다. 도 9는 IQ 사전 정정기(1a)만을 제어하는 IQ 정정 제어기(22)를 보여준다. IQ 사전 정정기(1a)의 사전 정정 계수들은 사후 정정기가 없는 경우라도 업 컨버터 내의 IQ 손상(13a)을 상쇄하도록 훈련될 수 있다. 일반적으로 IQ 정정 제어 루프의 수렴(convergence) 속도를 높이기 위해 사후 정정기(1b)를 구현하는 것이 필수적이지는 않지만 효과적이다. 또한 루프의 성능을 최적화하기 위해 전력 증폭기 전치 왜곡 제어 루프와 함께 사용되는 경우 IQ 다운 컨버터의 출력을 정정하는 것이 또한 바람직하다.Fig. 8 can operate without the post-correction, i.e. calculating the coefficients or applying to the post-corrector 1b, the system of Fig. FIG. 9 shows an IQ correction controller 22 that controls only the IQ pre-correction unit 1a. The pre-correction coefficients of the IQ pre-corrector 1a can be trained to offset the IQ impairment 13a in the up-converter even without the post corrector. In general, it is not necessary, but effective, to implement the post corrector 1b to increase the convergence speed of the IQ correction control loop. It is also desirable to correct the output of the IQ downconverter when used with a power amplifier predistortion control loop to optimize the performance of the loop.

도 10은 함께 계류 중인 US 특허 출원 11/962432에 개시된 바와 같이 다운 컨버팅된 신호의 예상 속성들의 최적화에 기초하여 종래의 사전 정정(4a) 및 사후 정정(4b) 네트워크가 제어기(60)에 의해 제어되는 시스템을 블록 다이어그램 형태로 도시한다. 이 출원은 직접 컨버전 업 컨버터를 갖는 시스템 및 직접 컨버전 다운 컨버터 아키텍처를 이용하는 관찰 수신기 내의 비주파수 의존 쿼드러쳐 오류들의 정정을 해결한다. 제1 위상 관계의 업 컨버터 및 다운 컨버터 국부 발진기에 대해 이루어지는 측정, 및 통상적으로 제1 위상 관계와 90도 상이한 제2 위상 관계의 업 컨버터 및 다운 컨버터 국부 발진기들에 대해 이루어지는 추가의 측정을 이용하여 업 컨버터 내의 쿼드러쳐 오류들 및 다운 컨버터 내의 쿼드러쳐 오류들 간을 구분할 수 있는 기술이 개시된다. 측정은 관찰 수신기에서 수신된 신호들의 속성들로 되어 있고 신호의 예상 속성들과 비교된다. 예를 들어, 인페이즈 및 쿼드러쳐 성분들 간의 장기간 상관관계는 DC 전압 성분과 같이 이상적인 신호에 대해 제로로 예측될 수 있다. 그리고 나서, 업 컨버터 및 다운 컨버터 경로들 내의 쿼드러쳐 오류들은 기저 대역 내의 주파수에 관계없이 명목상 동일한 정정을 인가하는 정정 네트워크를 이용하여 별도로 정정된다. 이러한 정정은 통상적으로 전압 오프셋, 즉 DC 오프셋의 정정, 인페이즈 및 쿼드러쳐 신호 경로들 간의 차동 이득 특성, 및 인페이즈 및 쿼드러쳐 신호 경로들 간의 위상 오류를 포함한다. 종래의 쿼드러쳐 정정 네트워크(4)는 도 1에 도시된 바와 같이 사용될 수 있다.10 illustrates a prior art pre-correction 4a and post-correction 4b network being controlled by the controller 60 based on optimization of anticipated attributes of the downconverted signal as disclosed in co-pending US patent application 11/962432 In the form of a block diagram. This application addresses the correction of non-frequency dependent quadrature errors in a system with a direct conversion upconverter and in an observing receiver using a direct conversion downconverter architecture. The measurements made for the upconverter and the downconverter local oscillator of the first phase relationship and the additional measurements made for the upconverter and downconverter local oscillators of the second phase relationship that are typically different from the first phase relationship by 90 degrees, A technique is disclosed that can distinguish between quadrature errors in the upconverter and quadrature errors in the downconverter. The measurement is made of the properties of the signals received at the observing receiver and is compared with the expected properties of the signal. For example, the long term correlation between the in-phase and quadrature components can be predicted to zero for an ideal signal such as a DC voltage component. The quadrature errors in the upconverter and downconverter paths are then corrected separately using a correction network that applies nominally the same correction regardless of the frequency within the baseband. Such corrections typically include voltage offset, i.e., correction of the DC offset, differential gain characteristics between the in-phase and quadrature signal paths, and phase errors between the in-phase and quadrature signal paths. The conventional quadrature correction network 4 can be used as shown in FIG.

그러나, 기저 대역 내의 주파수에 의존하는 업 컨버전 및 다운 컨버전 내에 오류들 특히 차동 오류들이 있을 수 있다. 예를 들어, 성분 허용 한도 내의 아날로그 성분의 값들 및 온도의 변화로 인해 아날로그 필터링이 이러한 오류들을 특히 안티-엘리어싱 필터에 도입할 수 있다. 도 1에 도시된 바와 같은 종래의 정정 네트워크는 이러한 오류를 정정할 수 없다.However, there may be errors, especially differential errors, in upconversion and downconversion depending on the frequency in the baseband. For example, analogue filtering can introduce these errors into the anti-aliasing filter, in particular due to variations in the values of analog components and temperature in the component tolerance limits. The conventional correction network as shown in Fig. 1 can not correct this error.

또한, 수신된 신호들의 예상 속성들의 장기간 평균에 기초한 측정은 본래 느리고 쿼드러쳐 오류들을 높은 정확도로 정정하기 위한 충분한 루프 이득 및 안정성을 제공하지 못할 수 있다.In addition, measurements based on long-term averages of expected properties of received signals may not provide sufficient loop gain and stability to correct inherently slow and quadrature errors with high accuracy.

도 10의 종래의 시스템은 이미 설명된, 특히 도 6 및 7에서 설명된 본 발명의 실시예들과 함께 사용될 수 있어서, 도 11에서 설명된 주파수 의존 쿼드러쳐 오류들의 정정을 해결한다는 장점이 있다. 도 11은 주파수 의존(1a) 및 종래(4a) 사전 정정 네트워크가 직렬 연결되고, 주파수 의존(1b) 및 종래(4b) 사후 정정 네트워크가 직렬 연결되는 것을 보여준다. 주파수 의존 사전 정정기 제어 루프의 동작을 향상시키기 위해 도 1의 것과 같이 종래의 쿼드러쳐 정정 회로를 이용하여 큰 오류들을 제거하는 것이 바람직할 수 있다. 종래의 사전 정정 회로는 도 10을 참고하여 미리 설명된 바와 같이 다운 컨버팅된 신호의 예상 속성들을 최적화하도록 제어될 수 있다. 특히, 종래의 쿼드러쳐 정정 회로가 이 기능에 적합하고, 관찰된 신호의 예상 속성들에 기초한 제어 루프가 종래의 IQ 정정 회로의 제어에 대해 특히 효과적이므로, 이러한 방식으로 DC 오프셋을 정정하는 것이 바람직하다.The prior art system of FIG. 10 can be used with the embodiments of the present invention already described, and in particular with the embodiments of the invention described in FIGS. 6 and 7, advantageously solving the correction of the frequency dependent quadrature errors described in FIG. Fig. 11 shows that the frequency dependent Ia and the conventional (4a) pre-correction network are connected in series and the frequency dependent Ib and the conventional (4b) post correct network are connected in series. To improve the operation of the frequency dependent predistorter control loop, it may be desirable to eliminate large errors using a conventional quadrature correction circuit as in FIG. A conventional pre-correction circuit can be controlled to optimize the predicted properties of the downconverted signal as previously described with reference to FIG. In particular, it is desirable to correct the DC offset in this manner, since a conventional quadrature correction circuit is suitable for this function and the control loop based on the expected properties of the observed signal is particularly effective for control of a conventional IQ correction circuit Do.

본 발명의 실시예들은 무선 시스템에 더하여 케이블 TV와 같은 유선 시스템에 적용될 수 있음을 알 수 있다.It will be appreciated that embodiments of the present invention may be applied to wired systems such as cable TV in addition to wireless systems.

위의 실시예들은 본 발명의 설명적 예들로서 이해되어야 한다. 임의의 일 실시예와 관련하여 설명된 임의의 특징은 단독으로 사용되거나, 설명된 다른 특징과 함께 사용될 수 있고, 또한 임의의 다른 실시예들의 하나 이상의 특징과 함께 사용될 수 있거나, 임의의 다른 실시예들의 임의의 조합과 함께 사용될 수 있다. 더욱이, 첨부하는 특허청구범위에서 정의되는 본 발명의 범주로부터 벗어나지 않으면서 위에서 설명되지 않은 균등물 또는 변경들이 또한 사용될 수 있다.The above embodiments should be understood as illustrative examples of the present invention. Any feature described in connection with any one embodiment may be used alone or in conjunction with other features described and may be used in conjunction with one or more features of any other embodiment, ≪ / RTI > Moreover, equivalents or modifications not described above may also be used without departing from the scope of the invention as defined in the appended claims.

Claims (14)

정정(correction) 네트워크, 쿼드러쳐(quadrature) 업 컨버터 및 쿼드러쳐 다운 컨버터를 포함하는 송신 체인(chain)을 제어하는 방법 - 상기 정정 네트워크는 인페이즈(in-phase) 신호 경로의 송신 특성 및 쿼드러쳐 업 컨버터 내의 쿼드러쳐 신호 경로의 송신 특성 간의 주파수 의존 쿼드러쳐 오류를 정정하기 위한 것이고, 상기 쿼드러쳐 업 컨버터는 상기 정정 네트워크로의 입력 신호의 업 컨버팅(up-converting)에서 사용하기 위한 것이며, 상기 쿼드러쳐 다운 컨버터는 수신된 신호들을 다운 컨버팅하는데 사용하기 위한 것이고, 상기 업 컨버터는 상기 다운 컨버터에 결합된 출력을 갖고, 상기 정정 네트워크는 필터 탭 계수(filter tap coefficient)의 값들의 세트를 통해 구성될 수 있고, 상기 입력 신호는 기저 대역(base band) 내의 입력 주파수 성분들을 포함함 - 으로서,
상기 업 컨버터의 출력으로부터의 출력 신호를 상기 쿼드러쳐 다운 컨버터에 결합시키는 단계;
상기 다운 컨버터를 이용하여 결합된 출력 신호를 다운 컨버팅하는 단계;
다운 컨버팅된 출력 신호와 상기 입력 신호를 비교하는 단계; 및
상기 입력 주파수 성분들의 적어도 제1 주파수 성분에 제1 정정을 적용하는 것 및 상기 비교하는 단계에 기초하여 상기 필터 탭 계수의 값들의 하나 이상을 수정하는 것을 포함하는, 상기 주파수 의존 쿼드러쳐 오류를 정정하는 단계 - 상기 제1 정정은 상기 적어도 제1 주파수 성분의 주파수에 의존함 -;
국부 발진기(local oscillator)에 의해 국부 발진기 신호를 생성하는 단계;
제1 동작 상태에서, 상기 국부 발진기 신호를 상기 업 컨버터 및 상기 다운 컨버터에 제공하는 단계;
제2 동작 상태에서, 상기 업 컨버터 및 상기 다운 컨버터 중 하나에 상기 국부 발진기 신호를 제공하고, 상기 업 컨버터 및 상기 다운 컨버터 중 나머지 하나에 상기 국부 발진기 신호의 위상 시프트된 버전을 제공하는 단계;
각 동작 상태에 대하여 다운 컨버팅된 신호를 상기 입력 신호와 비교하여 오류 신호를 결정하는 단계;
각 동작 상태에 대하여 상기 오류 신호 및 상기 입력 신호에 기초하여 필터 탭 계수의 값들의 중간 세트를 결정하는 단계; 및
상기 필터 탭 계수의 값들의 중간 세트와 필터 탭 계수의 값들의 현재 세트의 벡터 조합에 기초하여 상기 필터 탭 계수의 값들의 현재 세트를 업데이트하여 필터 탭 계수의 값들의 업데이트된 세트를 생성하는 단계
를 포함하는 송신 체인 제어 방법.
CLAIMS What is claimed is: 1. A method for controlling a transmission chain comprising a correction network, a quadrature up-converter and a quadrature down-converter, the correction network comprising a transmission characteristic of an in-phase signal path and a quadrature down- Wherein the quadrature up-converter is for use in up-converting an input signal to the correction network, wherein the quadrature up-converter is for use in up-converting an input signal to the correction network, The quadrature downconverter is for use in downconverting received signals, the upconverter having an output coupled to the downconverter, the correction network comprising a set of values of a filter tap coefficient, And wherein the input signal comprises input frequency components in a base band,
Coupling an output signal from an output of the upconverter to the quadrature downconverter;
Downconverting the combined output signal using the downconverter;
Comparing the downconverted output signal with the input signal; And
Applying a first correction to at least a first frequency component of the input frequency components, and modifying at least one of the values of the filter tap coefficients based on the comparing, correcting the frequency dependent quadrature error Wherein the first correction is dependent on the frequency of the at least first frequency component;
Generating a local oscillator signal by a local oscillator;
Providing, in a first operating state, the local oscillator signal to the upconverter and the downconverter;
Providing a local oscillator signal to one of the upconverter and the downconverter in a second operating state and providing a phase shifted version of the local oscillator signal to the other one of the upconverter and the downconverter;
Comparing the downconverted signal with the input signal for each operating state to determine an error signal;
Determining an intermediate set of values of the filter tap coefficients based on the error signal and the input signal for each operating state; And
Updating a current set of values of the filter tap coefficient based on a vector set of an intermediate set of values of the filter tap coefficient and a current set of values of a filter tap coefficient to generate an updated set of values of a filter tap coefficient
/ RTI >
제1항에 있어서,
상기 다운 컨버팅된 신호 및 상기 입력 신호로부터 오류 신호를 결정하는 단계; 및
상기 오류 신호 및 상기 입력 신호를 이용하여 상기 필터 탭 계수의 값들의 하나 이상을 수정하는 단계
를 포함하는 송신 체인 제어 방법.
The method according to claim 1,
Determining an error signal from the downconverted signal and the input signal; And
Modifying at least one of the values of the filter tap coefficient using the error signal and the input signal
/ RTI >
삭제delete 제1항에 있어서,
상기 다운 컨버터는 상기 쿼드러쳐 다운 컨버터 내의 인페이즈 및 쿼드러쳐 송신 경로들 간의 주파수 의존 쿼드러쳐 오류를 정정하도록 구성되는 사후 정정(post-correction) 네트워크와 연관하여 동작하고, 상기 다운 컨버팅된 신호는 다운 컨버팅된 주파수 성분들을 포함하며, 상기 사후 정정 네트워크는 사후 정정기 필터 탭 계수들의 세트 및 상기 사후 정정기 필터 탭 계수들의 세트의 값들을 구성하기 위한 구성 수단을 포함하고,
상기 방법은,
상기 필터 탭 계수의 값들의 중간 세트들과 사후 정정기 계수들의 현재 세트의 벡터 조합에 기초하여 상기 사후 정정기 필터 탭 계수들의 현재 값들을 업데이트하여 사후 정정기 계수들의 업데이트된 세트를 생성하는 단계; 및
상기 다운 컨버팅된 주파수 성분들의 적어도 제2 주파수 성분에 제2 정정을 적용하는 것을 포함하는, 상기 사후 정정기 값들의 업데이트된 세트를 이용하여 상기 사후 정정 네트워크를 제어함으로써 상기 쿼드러쳐 다운 컨버터 내의 상기 주파수 의존 쿼드러쳐 오류를 정정하는 단계
를 더 포함하며,
상기 제2 정정은 상기 적어도 제2 주파수 성분의 주파수에 의존적인 송신 체인 제어 방법.
The method according to claim 1,
Wherein the downconverter is operative in association with a post-correction network configured to correct frequency dependent quadrature errors between in-phase and quadrature transmission paths in the quadrature downconverter, and wherein the downconverted signal is down Said post-correction network comprising configuration means for configuring values of a set of post-corrective filter tap coefficients and a set of said post-corrective filter tap coefficients,
The method comprises:
Updating the current values of the post corrector filter tap coefficients based on a vector combination of intermediate sets of values of the filter tap coefficients and the current set of post corrector coefficients to generate an updated set of post corrector coefficients; And
By applying a second correction to at least a second frequency component of the downconverted frequency components by controlling the post correction network with a updated set of the post corrector values, Steps to correct for quadrature errors
Further comprising:
Wherein the second correction is dependent on the frequency of the at least second frequency component.
제어기가, 제1항 또는 제2항의 방법을 수행하도록 하는 컴퓨터 판독가능 코드로 인코딩된 컴퓨터 판독가능 매체.A computer readable medium encoded with computer readable code for causing a controller to perform the method of claim 1 or claim 2. 제1항 또는 제2항의 방법을 수행하도록 구성된 제어기.A controller configured to perform the method of claim 1 or 2. 송신 체인으로서,
주파수 성분들을 가지는 입력 신호의 송신을 위한 인페이즈 및 쿼드러쳐 신호 경로들 간의 주파수 의존 쿼드러쳐 오류를 정정하기 위한 정정 네트워크 - 상기 정정 네트워크는 인페이즈 입력 포트, 쿼드러쳐 입력 포트, 인페이즈 출력 포트 및 쿼드러쳐 출력 포트를 포함하고, 각 입력 포트는 디지털 필터 네트워크에 의해 각 출력 포트에 연결되고, 상기 디지털 필터 네트워크는 필터 탭 계수들의 세트 및 상기 필터 탭 계수들의 세트의 값들을 구성하기 위한 구성 수단을 포함함 - ; 및
상기 입력 신호를 업 컨버팅하기 위한 쿼드러쳐 업 컨버터
를 포함하는 송신 경로;
업 컨버팅된 입력 신호의 일부분을 수신하기 위한 커플러(coupler); 및
상기 커플러에 의해 수신된 상기 업 컨버팅된 입력 신호의 일부분을 다운 컨버팅하기 위한 쿼드러쳐 다운 컨버터
를 포함하는 관찰 경로; 및
제1 동작 상태와 제2 동작 상태에서 동작가능한 국부 발진기 - 상기 국부 발진기는 국부 발진기 신호를 생성하고, 상기 국부 발진기 신호를 상기 업 컨버터에 제공하며, 상기 제1 동작 상태에서 동작할 때 상기 국부 발진기 신호를 상기 다운 컨버터에 제공하고, 상기 제2 동작 상태에서 동작할 때 상기 국부 발진기 신호의 위상 시프트된 버전을 상기 다운 컨버터에 제공하도록 구성됨 -;
다운 컨버팅된 신호를 상기 입력 신호와 비교하여 오류 신호를 결정하고;
상기 오류 신호 및 상기 입력 신호에 기초하여 상기 필터 탭 계수들의 세트의 값들을 수정하고;
업데이트된 값들의 세트를 이용하여 상기 정정 네트워크를 제어하는 것에 의해 정정을 상기 주파수 성분들의 적어도 하나에 적용함으로써 상기 주파수 의존 쿼드러쳐 오류를 정정하도록
구성되는 제어기
를 포함하는 송신 체인.
As a transmission chain,
A correction network for correcting frequency dependent quadrature errors between in-phase and quadrature signal paths for transmission of input signals having frequency components, said correction network comprising an in-phase input port, a quadrature input port, an in- Wherein each input port is connected to a respective output port by a digital filter network and wherein the digital filter network comprises configuration means for configuring values of a set of filter tap coefficients and a set of filter tap coefficients, Included -; And
A quadrature up converter for upconverting the input signal;
A transmission path including a transmission path;
A coupler for receiving a portion of the upconverted input signal; And
A quadrature downconverter for downconverting a portion of the upconverted input signal received by the coupler;
; And
A local oscillator operable in a first operating state and a second operating state, wherein the local oscillator generates a local oscillator signal and provides the local oscillator signal to the upconverter, and when operating in the first operating state, To provide a down-converter with a phase-shifted version of the local oscillator signal when operating in the second operating state;
Comparing the downconverted signal with the input signal to determine an error signal;
Modify values of the set of filter tap coefficients based on the error signal and the input signal;
To correct the frequency dependent quadrature error by applying a correction to at least one of the frequency components by controlling the correction network with a set of updated values
The controller
/ RTI >
제7항에 따른 송신 체인을 포함하는 무선 통신 장치로서,
상기 무선 통신 장치는 무선 단말기인, 무선 통신 장치.
A wireless communication device comprising a transmission chain according to claim 7,
Wherein the wireless communication device is a wireless terminal.
제7항에 따른 송신 체인을 포함하는 무선 통신 장치로서,
상기 무선 통신 장치는 무선 기지국인, 무선 통신 장치.
A wireless communication device comprising a transmission chain according to claim 7,
Wherein the wireless communication device is a wireless base station.
인페이즈 신호 경로의 송신 특성 및 쿼드러쳐 신호 경로의 송신 특성 간의 주파수 의존 쿼드러쳐 오류를 정정하기 위한 정정 네트워크로서,
상기 인페이즈 신호 경로는 주파수 성분들을 가지는 신호의 인페이즈 부분들의 송신을 위한 것이고, 상기 쿼드러쳐 신호 경로는 상기 신호의 쿼드러쳐 부분들의 송신을 위한 것이며, 상기 정정 네트워크는 인페이즈 입력 포트, 쿼드러쳐 입력 포트, 인페이즈 출력 포트 및 쿼드러쳐 출력 포트를 포함하고,
각 입력 포트는 디지털 필터 네트워크에 의해 각 출력 포트로 연결되며, 상기 디지털 필터 네트워크는 필터 탭 계수들의 세트 및 상기 필터 탭 계수들의 세트의 값들을 구성하기 위한 구성 수단을 포함하는 정정 네트워크.
A correction network for correcting a frequency dependent quadrature error between a transmission characteristic of an in-phase signal path and a transmission characteristic of a quadrature signal path,
Wherein the in-phase signal path is for transmission of in-phase portions of a signal having frequency components, the quadrature signal path for transmission of quadrature portions of the signal, the correction network comprising an in-phase input port, An input port, an in-phase output port, and a quadrature output port,
Each input port connected to a respective output port by a digital filter network, said digital filter network comprising configuration means for configuring values of a set of filter tap coefficients and a set of said filter tap coefficients.
제10항에 있어서,
상기 디지털 필터 네트워크는,
상기 인페이즈 입력 포트를 상기 인페이즈 출력 포트에 연결하는 제1 디지털 필터;
상기 인페이즈 입력 포트를 상기 쿼드러쳐 출력 포트에 연결하는 제2 디지털 필터;
상기 쿼드러쳐 입력 포트를 상기 인페이즈 출력 포트에 연결하는 제3 디지털 필터; 및
상기 쿼드러쳐 입력 포트를 상기 쿼드러쳐 출력 포트에 연결하는 제4 디지털 필터
를 포함하고,
각 디지털 필터는 상기 필터 탭 계수들의 세트 중 각각의 필터 탭 계수들의 부분집합 및 상기 각각의 필터 탭 계수들의 부분집합의 각각의 값들을 구성하기 위한 각각의 구성 수단을 포함하는 정정 네트워크.
11. The method of claim 10,
The digital filter network comprising:
A first digital filter coupling the in-phase input port to the in-phase output port;
A second digital filter coupling the in-phase input port to the quadrature output port;
A third digital filter coupling the quadrature input port to the inphase output port; And
A fourth digital filter coupling the quadrature input port to the quadrature output port,
Lt; / RTI >
Each digital filter comprising respective configuration means for constructing a subset of each of the filter tap coefficients and a respective subset of the respective filter tap coefficients in the set of filter tap coefficients.
제10항에 있어서,
상기 디지털 필터 네트워크 중 하나 이상의 디지털 필터는 유한 임펄스 응답 필터를 포함하는 정정 네트워크.
11. The method of claim 10,
Wherein the at least one digital filter of the digital filter network comprises a finite impulse response filter.
제10항에 있어서,
상기 디지털 필터 네트워크 중 하나 이상의 디지털 필터는 무한 임펄스 응답 필터를 포함하는 정정 네트워크.
11. The method of claim 10,
Wherein at least one of the digital filters of the digital filter network comprises an infinite impulse response filter.
제10항에 있어서,
상기 디지털 필터 네트워크 중 하나 이상의 디지털 필터는 볼테라(Volterra) 시리즈에 기초한 다항식 구조를 포함하는 정정 네트워크.
11. The method of claim 10,
Wherein the at least one digital filter of the digital filter network comprises a polynomial structure based on the Volterra series.
KR1020117015203A 2008-12-01 2009-12-01 Correction of quadrature errors KR101399140B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/325,831 2008-12-01
US12/325,831 US8160191B2 (en) 2008-12-01 2008-12-01 Correction of quadrature errors
PCT/EP2009/066175 WO2010063736A1 (en) 2008-12-01 2009-12-01 Correction of quadrature errors

Publications (2)

Publication Number Publication Date
KR20110098769A KR20110098769A (en) 2011-09-01
KR101399140B1 true KR101399140B1 (en) 2014-05-27

Family

ID=41697650

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117015203A KR101399140B1 (en) 2008-12-01 2009-12-01 Correction of quadrature errors

Country Status (9)

Country Link
US (2) US8160191B2 (en)
EP (2) EP2371102B1 (en)
JP (1) JP5701769B2 (en)
KR (1) KR101399140B1 (en)
CN (1) CN102273165B (en)
BR (1) BRPI0922111A2 (en)
CA (1) CA2745253C (en)
RU (1) RU2528088C2 (en)
WO (1) WO2010063736A1 (en)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8548091B2 (en) * 2007-12-21 2013-10-01 Apple Inc. Measuring and correcting errors in a transmit chain with an IQ up-converter and IQ down-converter
AU2010250200B2 (en) 2009-05-21 2013-08-29 Lg Electronics Inc. Method and apparatus for transmitting reference signal in multi-antenna system
US8953663B2 (en) * 2009-09-25 2015-02-10 Intel Corporation Calibration of quadrature imbalance via loopback phase shifts
JP5779022B2 (en) * 2010-09-28 2015-09-16 株式会社ダイヘン Signal detection device
US8804871B2 (en) 2010-12-01 2014-08-12 Qualcomm Incorporated Non-linear adaptive scheme for cancellation of transmit out of band emissions
JP5950903B2 (en) * 2011-03-14 2016-07-13 古河電気工業株式会社 Quadrature demodulator
US8588353B2 (en) * 2011-04-01 2013-11-19 Texas Instruments Incorporated Frequency selective IQ correction
US8380145B2 (en) * 2011-06-08 2013-02-19 Mediatek Singapore Pte. Ltd. Integrated circuit, wireless communication unit and method for quadrature power detection
US8891668B2 (en) * 2011-06-30 2014-11-18 Intel IP Corporation System and method for estimating and correcting phase shift in a wireless communication device
US8744021B1 (en) * 2012-11-30 2014-06-03 Motorola Solutions, Inc. Systems, methods, and devices for improving signal quality
US9281907B2 (en) 2013-03-15 2016-03-08 Analog Devices, Inc. Quadrature error correction using polynomial models in tone calibration
WO2014145350A1 (en) * 2013-03-15 2014-09-18 Analog Devices, Inc. Quadrature error detection and correction
US9356732B2 (en) 2013-03-15 2016-05-31 Analog Devices, Inc. Quadrature error detection and correction
US9231801B2 (en) 2013-03-15 2016-01-05 Qualcomm Incorporated Adaptive non-linear interference cancellation for intermodulation distortion
US9300444B2 (en) 2013-07-25 2016-03-29 Analog Devices, Inc. Wideband quadrature error correction
US11012201B2 (en) 2013-05-20 2021-05-18 Analog Devices, Inc. Wideband quadrature error detection and correction
JP6253298B2 (en) * 2013-07-31 2017-12-27 パナソニック株式会社 Transmitter
US9893746B2 (en) * 2015-06-25 2018-02-13 Intel Corporation Energy efficient polynomial kernel generation in full-duplex radio communication
US9509489B1 (en) * 2015-08-10 2016-11-29 Altiostar Networks, Inc. Correction of quadrature modulation errors
US9438178B1 (en) * 2015-09-02 2016-09-06 Intel IP Corporation Mixer impairment correction based on volterra series
TWI601397B (en) * 2015-12-31 2017-10-01 瑞昱半導體股份有限公司 Transmitter with compensating mechanism of pulling effect
US10419046B2 (en) 2016-05-26 2019-09-17 Mediatek Singapore Pte. Ltd Quadrature transmitter, wireless communication unit, and method for spur suppression
US10009050B2 (en) * 2016-05-26 2018-06-26 Mediatek Singapore Pte. Ltd. Quadrature transmitter, wireless communication unit, and method for spur suppression
US11063620B2 (en) * 2016-05-31 2021-07-13 Apple Inc. Digital pre-emphasis quadrature imbalance compensating filter
US10816655B2 (en) * 2016-12-07 2020-10-27 Texas Instruments Incorporated In-phase (I) and quadrature (Q) imbalance estimation in a radar system
EP3410605A1 (en) 2017-06-02 2018-12-05 Intel IP Corporation Communication device and method for radio communication
RU2685284C1 (en) * 2017-12-25 2019-04-17 Акционерное общество "Ангстрем" (АО "Ангстрем") Device for digital correction of nonlinearity
US10778344B2 (en) 2018-11-14 2020-09-15 Texas Instruments Incorporated Channel tracking method and module
US11374669B2 (en) 2018-11-28 2022-06-28 Texas Instruments Incorporated Phase spectrum based delay estimation method and module
US11095485B2 (en) * 2018-11-30 2021-08-17 Texas Instruments Incorporated Frequency-domain IQ mismatch estimation
US10985951B2 (en) 2019-03-15 2021-04-20 The Research Foundation for the State University Integrating Volterra series model and deep neural networks to equalize nonlinear power amplifiers
TWI713313B (en) 2019-05-09 2020-12-11 瑞昱半導體股份有限公司 Signal transmitter device and calibration method
CN111355501B (en) * 2020-03-11 2021-12-10 成都振芯科技股份有限公司 System and method for correcting quadrature error of broadband transmitter of TDD system
US11374803B2 (en) 2020-10-16 2022-06-28 Analog Devices, Inc. Quadrature error correction for radio transceivers
US11271601B1 (en) * 2020-10-19 2022-03-08 Honeywell International Inc. Pre-distortion pattern recognition

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1489803A1 (en) * 2002-03-22 2004-12-22 NEC Corporation Transmitting method and transmitting apparatus

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60501695A (en) 1983-06-29 1985-10-11 マイケル・ゴ−ドン Child hyperactivity test device
US5007805A (en) 1990-07-02 1991-04-16 Caterpillar Inc. Reversible variable displacement hydraulic device
EP0767544A3 (en) * 1995-10-04 2002-02-27 Interuniversitair Micro-Elektronica Centrum Vzw Programmable modem using spread spectrum communication
US5732333A (en) 1996-02-14 1998-03-24 Glenayre Electronics, Inc. Linear transmitter using predistortion
NL1006724C2 (en) 1997-08-05 1999-02-08 Walraven J Van Bv Elongated steel mounting rail.
US6054896A (en) * 1998-12-17 2000-04-25 Datum Telegraphic Inc. Controller and associated methods for a linc linear power amplifier
CN1389987A (en) * 2001-06-01 2003-01-08 Lg电子株式会社 Analogue quadrature moducator error compensating apparatus and method
KR100408043B1 (en) * 2001-09-21 2003-12-01 엘지전자 주식회사 Predistortion type digital linearier with digital if circuit
US7099642B2 (en) * 2001-11-09 2006-08-29 Qualcomm, Incorporated Method and apparatus for matching receiver carrier frequency
KR20040071556A (en) * 2003-02-06 2004-08-12 삼성전자주식회사 Polynomial predistorter using complex vector multiplication and method thereof
KR100495431B1 (en) * 2003-07-18 2005-06-14 삼성전자주식회사 Apparatus and Methods for calibrating up-converter
US7471736B2 (en) * 2003-09-30 2008-12-30 Alcatel-Lucent Usa Inc. Frequency based modulator compensation
US7336725B2 (en) * 2004-03-03 2008-02-26 Powerwave Technologies, Inc. Digital predistortion system and method for high efficiency transmitters
US7197087B2 (en) * 2004-07-09 2007-03-27 Powerwave Technologies, Inc. System and method for differential IQ delay compensation in a communications system utilizing adaptive AQM compensation
EP1619848A1 (en) 2004-07-21 2006-01-25 Evolium S.A.S. Radio frequency transmitter and method of operating a radio frequency transmitter
RU2289202C2 (en) * 2004-11-23 2006-12-10 Зао "Элвиис" Digital multi-channel reprogrammable reception path
JP4653183B2 (en) * 2005-02-24 2011-03-16 テレフオンアクチーボラゲット エル エム エリクソン(パブル) IQ modulator predistortion
US8208530B2 (en) * 2005-03-14 2012-06-26 Broadcom Corporation Apparatus and method for correcting IQ imbalance
CN100563225C (en) * 2005-05-27 2009-11-25 华为技术有限公司 Baseband digital signal is carried out the fexible unit of pre-distortion
US7995981B2 (en) * 2005-10-31 2011-08-09 Silicon Laboratories Inc. Receiver with image rejection calibration at an undesired picture carrier and method therefor
JP4835241B2 (en) * 2006-04-11 2011-12-14 株式会社日立製作所 Digital predistortion transmitter
JP4172805B2 (en) * 2006-07-12 2008-10-29 株式会社東芝 Communication device, orthogonal error compensation setting value calculation method, and orthogonal error compensation program
EP1895735A1 (en) * 2006-08-28 2008-03-05 Alcatel Lucent Method of correcting gain and phase imbalance of a multi-carrier transmission signal, and corresponding transmitter and base station
US8548091B2 (en) 2007-12-21 2013-10-01 Apple Inc. Measuring and correcting errors in a transmit chain with an IQ up-converter and IQ down-converter

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1489803A1 (en) * 2002-03-22 2004-12-22 NEC Corporation Transmitting method and transmitting apparatus

Also Published As

Publication number Publication date
EP2371102A1 (en) 2011-10-05
KR20110098769A (en) 2011-09-01
EP2573993B1 (en) 2015-01-21
CA2745253C (en) 2017-02-21
BRPI0922111A2 (en) 2016-01-05
CN102273165B (en) 2014-10-08
CA2745253A1 (en) 2010-06-10
EP2371102B1 (en) 2013-01-23
CN102273165A (en) 2011-12-07
RU2528088C2 (en) 2014-09-10
WO2010063736A1 (en) 2010-06-10
RU2011123470A (en) 2013-01-10
US20130243135A1 (en) 2013-09-19
JP5701769B2 (en) 2015-04-15
US9106304B2 (en) 2015-08-11
JP2012510746A (en) 2012-05-10
EP2573993A1 (en) 2013-03-27
US8160191B2 (en) 2012-04-17
US20100135449A1 (en) 2010-06-03

Similar Documents

Publication Publication Date Title
KR101399140B1 (en) Correction of quadrature errors
US7539268B2 (en) Transmission/reception arrangement and method for reducing nonlinearities in output signals from a transmission/reception arrangement
US6934341B2 (en) Method and apparatus for plurality signal generation
US8442460B2 (en) Method for compensating signal distortions in composite amplifiers
JP4653183B2 (en) IQ modulator predistortion
CN101106558A (en) Communication device and method for caculating set value of orthogonal error compensation
US9136887B2 (en) Subtracting linear impairments for non-linear impairment digital pre-distortion error signal
WO2002067445A1 (en) Cartesian loop systems with digital processing
CA2521739A1 (en) Inphase/quadrature phase imbalance compensation
CN105245475A (en) Communication unit and method for determining and/or compensating for frequency dependent quadrature mismatch
CA2781700C (en) Signal processing arrangement and signal processing method
US20150061762A1 (en) Dual power amplifier linearizer
WO2002017586A1 (en) Multicarrier transmitter circuit arrangement with predistortion linearisation method
RU2380848C2 (en) Iq-modulator pre-distortion
AU2002235062A1 (en) Cartesian loop systems with digital processing

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170420

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180417

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 6