KR101392747B1 - 압전 공진 패키지 및 그 제조 방법 - Google Patents

Abstract

본 발명은 압전 공진 패키지 및 그 제조 방법에 관한 것으로 보다 상세하게는 배선 패턴이 형성된 기판, 상기 배선 패턴과 전기적으로 접속하며 상기 기판 상에 실장되는 내장형 캐패시터 및 상기 배선 패턴과 전기적으로 접속하며 상기 기판 상에 실장되는 압전 공진 칩을 포함하되, 상기 내장형 캐패시터는 MLCC(Multilayer Ceramic Capacitor)인 것을 특징으로 하는 압전 공진 패키지 및 이의 제조 방법에 관한 것이다.
본 발명에 따르면, 압전 공진 패키지 내에 제조 목적에 부합하는 캐패시턴스를 가지는 내장형 캐패시터를 용이하게 실장시킬 수 있으며, 압전 공진 패키지의 제조 공정을 간소화 하고 제조 속도를 높여 대량 생산을 가능케 할 뿐만 아니라, 패키지의 제조 단가를 낮출 수 있다.

Description

압전 공진 패키지 및 그 제조 방법{Piezoelectric package and manufacturing method thereof}

본 발명은 압전 공진 패키지 및 그 제조 방법에 관한 것으로, 보다 상세하게는 종래 세라믹 기판 상에 단판형 세라믹 유전체 소자를 조립하던 것을 개선하여 정전용량 소자를 이용하여 내장형 캐패시터를 구현하는 압전 공진 패키지에 관한 것이다.

기계적 에너지와 전기적 에너지 사이의 변환이 가능한 특정한 결정을 압전성 결정이라 하며 이를 응용하여 제조한 소자를 압전 소자라 한다. 압전성 결정에 전위가 걸리면 결정의 형상에 작은 변화가 생기며, 압전성 결정에 물리적 압력이 가해지면 결정의 양면간에 전위차가 생긴다. 압전성 결정은 음파의 기계적 에너지를 전기 신호로 변환하는 일부의 마이크로폰이나 수정의 기계적 특성을 발진 주파수 제어에 도움을 주는 수정 발진기에 사용된다. 압전 공진 패키지는 상기 압전 소자를 이용하여 단일 부품을 패키지 형태로 제조한 것이다.

압전 공진 패키지를 사용 목적에 알맞게 이용하기 위해서는 패키지 내부에 일정한 캐패시턴스가 구현되도록 제조되어야 한다. 종래에는 세라믹을 이용하여 압전 공진 패키지를 제작하여, 세라믹 자체의 성질을 이용하여 내부 캐패시턴스 값을 구현하는 것이 일반적이었다.

선행기술문헌인 한국공개특허공보 제 2000-0071447호(2000년 11월 25일 공개)에는 종래의 압전 공진 패키지 상에서 내부 캐패시턴스를 구현하는 방법에 대하여 개시되어 있다. 선행기술문헌에 첨부된 도면을 도 1에 나타내었다. 선행기술문헌에 나타낸 종래의 기술에 따르면, 압전 공진 부품 제작에 있어서 내부 캐패시턴스를 구현하기 위해 단판형 세라믹 유전체 소자를 별도로 제작하여 조립하는 방식을 채택하였다. 도 1에 도면 부호 15로 표기된 부분이 내부 캐패시턴스 값을 구현하는 단판형 세라믹 유전체 소자이다. 그러나 선행기술문헌 1에 제시된 기술을 채용하는 경우 유전체 소자를 제작하는 별도의 공정이 반드시 수반되어야 하며, 상기 단판형 세라믹 유전체 소자를 장착함에 따라 패키지 내부의 구조가 복잡하게 되어 이후 후속 공정의 효율이 떨어지게 된다. 또한 세라믹의 물질 특성으로 인하여 세라믹 유전체 소자의 캐패시턴스 오차 범위가 매우 높아, 압전 공진 패키지의 내장형 캐패시터가 사용 목적에 적합한 캐패시턴스를 갖기가 어렵다.

도 2는 종래의 압전 공진 부품 제작에 있어서 패키지 내부에 내부 캐패시턴스를 구현하는 방법의 일례를 나타낸 사진이다. 도 2를 통해 개시된 종래 기술에서는 유전율을 가지는 세라믹 재료가 포함된 페이스트를 도포하여 내부 캐패시턴스를 구현한다. 도 2의 좌측 중간과 우측 중간에 붉은색 점선으로 표시한 것이 페이스트에 해당한다. 그러나 이러한 방식에 의하는 경우, 페이스트의 두께에 따라 캐패시턴스가 급변하므로 정밀한 두께의 페이스트 도포 기술이 필요하고, 페이스트 자체의 유전율 오차가 커 정확한 캐패시턴스를 구현하는 것이 곤란하다.

도 3은 종래의 압전 공진 부품 제작에 있어서 패키지 내부에 내부 캐패시턴스를 구현하는 다른 예를 나타낸 사진이다. 도 3에 도시된 방식은 일정한 유전율을 가진 세라믹 원료를 하부 기판을 제조하는 데에 사용하면서 동시에 하부 기판 내부에 전극을 삽입하여 양 전극 사이에 특정 캐패시턴스 값을 가지도록 하는 것이다. 그러나 도 3에 도시된 방식에 의할 경우, 하부 기판과 내부에 삽입되는 전극을 동시에 소성해야 하기 때문에 기판 소성 과정에서 세라믹과 전극의 수축률을 정밀하게 제어해야 하고 전극 두께 및 면적의 미세한 편차에 의해 내장형 캐패시터의 캐패시턴스가 크게 변하는 문제가 있으며, 전극 형성 재료로 Ag, Pd, Pt, Ag-Pd합금 등 고가의 금속이 사용되므로 제조 단가가 상승하는 문제가 발생할 뿐만 아니라 내장형 캐패시터를 형성하는 전극이 외부의 전극과 단락될 확률이 높아 압전 공진 부품의 불량 가능성이 크다.

발명은 상술한 종래기술의 문제점을 개선하기 위한 것으로, 압전 공진 패키지 내부에 특정한 내부 캐패시턴스 값을 용이하게 구현할 수 있는 압전 공진형 패키지를 제조하는 것을 목적으로 한다.

또한, 정밀도를 높이면서 동시에 생산성을 향상시킬 수 있는 압전 공진 패키지를 제공하는 것을 목적으로 한다.

그리고 압전 공진 패키지를 제조하는 데에 있어서 공정 효율을 높여 제조 단가를 낮출 수 있도록 하는 것을 목적으로 한다.

상술한 과제를 해결하기 위한 본 발명의 압전 공진 패키지는 배선 패턴(110)이 형성된 기판(100), 상기 배선 패턴(110)과 전기적으로 접속하며 상기 기판(100) 상에 실장되는 내장형 캐패시터(120) 및 상기 배선 패턴(110)과 전기적으로 접속하며 상기 기판(100) 상에 실장되는 압전 공진 칩(130)을 포함하되, 상기 내장형 캐패시터(120)는 MLCC(Multilayer Ceramic Capacitor)인 것을 포함한다.

본 발명의 일 실시예에서는 상기 MLCC는 표면 실장(Surface Mounting Technology)에 의해 기판(100) 상에 실장되는 것을 포함하고, 상기 압전 공진 칩(130)은 상기 배선 배턴 상에 도포된 도전성 페이스트(140)를 매개로 하여 상기 기판(100) 상에 접합되는 것을 포함한다.

본 발명의 다른 실시예에서는 상기 기판(100)이 PCB로 제조되는 것을 포함한다.

한편, 본 발명의 압전 공진 패키지 제조 방법은 (a) 기판(100) 상에 배선 패턴(110)을 형성시키는 단계, (b) 상기 배선 패턴(110)과 전기적으로 접속되도록 내장형 캐패시터(120)를 기판(100) 상에 실장하는 단계, (c) 상기 기판(100) 상에 압전 공진 칩(130)을 장착하는 단계 및 (d) 상기 기판(100)상에 실장된 상기 내장형 캐패시터(120) 및 상기 압전 공진 칩(130)을 캡(160)에 의해 덮는 단계를 포함하되, 상기 (a)단계의 기판(100)은 PCB에 의해 제조되고, 상기 (b)단계의 내장형 캐패시터(120)는 MLCC(Multilayer Ceramic Capacitor)인 것을 포함한다.

본 발명의 다른 실시예에서 상기 (b) 단계는 상기 MLCC를 표면 실장(Surface Mounting Technology)에 의해 기판(100) 상에 실장하는 것을 포함하고, 상기 (c)단계는 상기 배선 패턴(110) 상에 도포된 도전성 페이스트(140)를 매개로 하여 압전 공진 칩(130)을 기판(100) 상에 접합하는 것을 포함한다.

한편, 상기 (d)단계는 상기 캡(160)과 상기 기판(100)을 절연성 본딩액(150)으로 부착하는 것을 포함하고, 상기 (a)단계의 기판을 PCB에 의해 제조하는 것을 포함한다.

본 발명에 의하는 경우 압전 공진 패키지 내에 제조 목적에 부합하는 특정 내부 캐패시턴스를 용이하고 정확하게 구현할 수 있다.

또한, 압전 공진 패키지의 제조 공정을 간소화 하고 제조 속도를 높여 생산성을 향상시킬 뿐만 아니라, 패키지의 제조 단가를 낮출 수 있도록 한다.

압전 공진 패키지를 제조하는 데에 있어서, 공정의 정확도를 향상시켜 우수한 성능의 패키지를 제조하는 것이 가능하다.

압전 공진 패키지의 리플 억제 특성을 개선할 수 있으며, 온도 변화에 따른 안정성이 개선된다.

또한, 압전 공진 패키지의 공진 저항이 감소되는 효과를 가져온다.

도 1은 선행기술문헌에 개시된 종래의 압전 공진 소자의 분해 사시도이다.
도 2는 종래 압전 공진 소자의 단면을 나타낸 사진이다.
도 3은 종래 압전 공진 소자의 측단면을 나타낸 사진이다.
도 4는 본 발명의 압전 공진 패키지의 일 실시예를 나타낸 분해 사시도이다.
도 5a 내지 도 5f는 본 발명의 압전 공진 패키지의 제조방법을 순서대로 나타낸 사시도다.
도 6은 본 발명의 압전 공진 패키지의 일 실시예에서의 리플 억제 특성을 나타낸 그래프이다.
도 7은 본 발명의 압전 공진 패키지의 일 실시예에서의 온도 안정성 향상 효과를 나타낸 그래프이다.
도 8은 본 발명의 압전 공진 패키지의 일 실시예에서의 공진 저항 감소 효과를 나타낸 그래프이다.

이하 첨부된 도면을 참고하여 본 발명에 대하여 상세하게 설명한다.

도 4는 본 발명의 압전 공진 패키지의 일 실시예를 나타낸 분해 사시도이다.

본 발명의 압전 공진 패키지는 배선 패턴(110)이 형성된 기판(100)과 배선 패턴(110)에 전기적으로 접속하며 기판(100) 상에 실장되는 내장형 캐패시터(120) 및 배선 패턴(110)과 전기적으로 접속하며 기판(100) 상에 실장되는 압전 공진 칩(130)을 포함하고, 상기 내장형 캐패시터(120)는 MLCC(Multilayer Ceramic Capacitor)인 것을 특징으로 한다.

발명의 배경이 되는 기술에서 살펴본 바와 같이 종래의 압전 공진 패키지는 단판형 세라믹 유전체 소자를 별도로 제작하여 내장형 캐패시터로 사용하거나 기판 상에 특정 유전율을 가지는 세라믹 재료가 포함된 페이스트를 도포하여 일정 캐패시턴스가 생성되도록 하거나 또는 하부 기판 자체를 일정한 유전율을 가지는 세라믹을 원료로 제조하고 기판 내부에 전극을 삽입하여 전극과 전극 사이에 삽입된 세라믹 기판의 일부가 유전체로 작용하여 내장형 캐패시터로 동작하도록 하였다.

상술한 종래 기술의 경우, 내부 캐패시턴스를 구현하는 데에 있어서, 복잡한 제조 공정으로 인해 필연적으로 발생되는 예기치 못한 변수들로 인하여, 압전 공진 패키지에 필요한 정확한 캐패시턴스를 구현하는 것이 곤란하다는 단점이 있다.

그러나 본 발명의 압전 공진 패키지는 특정 캐패시턴스를 가지는 소자를 이용하며 특히 MLCC를 삽입하여 내장형 캐패시터(120)로 이용하므로 상술한 종래 기술이 가지는 문제점을 해결할 수 있다.

본 발명은 MLCC를 사용하므로 종래 기술과 같이 별도의 단판형 세라믹 유전체 소자를 제작할 필요가 없으며, 기판 내부의 캐패시턴스를 형성시키기 위하여 세라믹 내에 페이스트와 같은 특정 물질을 주입하는 것이 아니므로 세라믹의 물질 특성상 필연적으로 발생하게 되는 재료의 수축률 차이에 의해 야기되는 제조 공차의 발생 및 이로 인한 내부 캐패시턴스 오차가 발생하는 것을 줄일 수 있을 뿐만 아니라, 기판(100) 상태로 배선 패턴(110)을 형성하고 복수의 압전 공진 패키지를 제작한 이후에 기판(100)을 절단하여 개개의 패키지를 완성시키므로 압전 공진 패키지의 치수 정밀성이 높을 뿐만 아니라 제조 원가를 줄일 수 있다.

본 발명의 압전 공진 패키지의 일 실시예에 따르면, 내장형 캐패시터(120)로 사용되는 MLCC는 기판(100) 상에 표면 실장 방식(Surface Mounting Technology)에 의해 실장된다. 종래에는, 세라믹 재료를 정밀한 두께로 도포하거나, 또는 기판 제조 과정에서 세라믹 원료에 기판으로 사용되는 전극을 동시 소성하였는데 이는 제조 공정이 복잡하고 대량 생산이 어려운 문제점이 있었다.

그러나 본 발명의 경우 MLCC를 기판(100) 상에 표면 실장 방식에 의해 장착시키므로 고속으로 압전 공진 패키지를 제조할 수 있어 대량 생산에 유리하며, MLCC를 압전 공진 패키지 상에 삽입시키는 데에 있어서 정확하게 위치를 제어 할 수 있으므로 정밀도가 높은 압전 공진 패키지를 제조할 수 있다.

MLCC를 이용하는 경우 리플(ripple)이 억제되는 효과가 유발된다. 도 6은 리플 억제 효과를 나타낸 그래프로 압전 공진 칩 자체의 주파수에 따른 임피던스 변화와 MLCC를 내장형 캐패시터로 사용한 실시예에서의 주파수에 따른 임피던스 변화를 비교한 것이다.

압전 공진 패키지가 안정적으로 동작하기 위해서는 공진주파수와 반공진주파수 사이에 리플이 효과적으로 억제되어야 한다. 리플이 존재할 경우 발진 주파수 안정성이 떨어져 이상발진될 가능성이 있으므로 기기 상에 압전 공진 패키지가 장착되는 때에 정상적으로 동작하지 않고 전자기기의 오동작을 유발할 위험이 크다. 도 6의 좌측 그래프는 압전 공진 칩 자체의 주파수에 따른 임피던스 변화를 나타낸 것으로 공진주파수와 반공진주파수 사이에서 리플이 발생하는 것을 확인할 수 있다(점선원으로 강조한 부분)

이에 반해 내장형 캐패시터로 MLCC를 사용한 본 발명의 실시예의 경우 도 6의 오른쪽 그래프에서 확인되는 바와 같이 압전 공진 칩이 MLCC와 함께 실장됨으로써 리플의 발생을 억제하고 양호한 공진 특성을 발현하여 안정적인 주파수 발진이 가능하다는 장점이 있다.

MLCC를 내장형 캐패시터로 사용하는 본 발명의 압전 공진 패키지는 발진 주파수에서의 온도 안정성이 뛰어난 효과가 있다. 온도에 따른 안정성이 낮으면 압전 공진 패키지가 기기 상에 실장되어 사용될 때 외부 온도 변화에 민감하게 반응하여 발진주파수가 변동되는 문제가 발생하며 이는 기기의 오작동, 고장을 발생시킨다. 이를 방지하기 위하여 압전 공진 패키지의 온도에 따른 발진주파수 변화는 -20℃ ~ 80℃ 온도 구간에서 ±0.2% 이내를 만족해야 하는데 도 7에 도시된 것과 같이 MLCC는 압전 공진 칩의 온도안정성을 개선하는 효과가 있다.

일반적으로 압전 공진 부품이 원활하게 동작하기 위해서는 내장형 캐패시터(120)의 캐패시턴스가 20% 이내의 오차를 가져야 하는데 본 발명을 따를 경우 오차 범위 5% 이내의 캐패시턴스를 갖게 될 뿐만 아니라 종래 기술에 비하여 대량 생산에 적합하므로 결과적으로 공정의 단순화뿐만 아니라 제조 단가를 낮추는 효과도 가져온다.

한편 본 발명의 압전 공진 패키지는 압전 공진 칩(130)이 배선 패턴(110) 상에 도포된 도전성 페이스트(140)를 매개로 하여 기판(100) 상에 접합된다.

한편, 본 발명의 일 실시예에서는 압전 공진 패키지 상의 기판(100)을 PCB로 제조하는 것을 포함한다. 기판을 PCB로 제조하는 경우 압전 공진 패키지의 공진 저항을 낮출 수 있는 장점이 있다. 도 8에는 세라믹 재료를 이용하여 기판을 제조하는 경우와 PCB를 이용하는 경우의 공전 저항 및 주파수 특성을 비교하여 도시하였다. 도 8에 도시된 그래프 중 왼쪽이 세라믹 재료를 이용하여 기판을 제조하는 경우이고, 오른쪽이 PCB 기판을 사용하는 경우의 특성을 나타낸 것이다.압전 공진 패키지의 공진 저항 특성은 흑색으로, 주파수 특성은 청색으로 표시하였으며, 비교가 되는 부분을 점선으로 강조하였다.

도 8에서 도시된 것과 같이 PCB 기판을 사용하는 경우 세라믹 기판에 비하여 공진 저항이 낮아지는 특성이 있다. 이러한 특성이 발생하는 이유는 세라믹 기판과 PCB 기판을 이용하는 경우에 발생하는 제조 공법의 차이 때문이다. 세라믹 기판의 경우 배선 패턴을 형성하기 위해 일반적으로 페이스트 인쇄 공법을 적용한다. 이 공법은 전극의 두께를 일정 두께 이상 두껍게 형성하는 것이 기술적으로 곤란하여, 도전성 접착제를 이용하여 압전 공진 칩을 압전 공진 패키지 상에 접착시키는데, 접착 과정에서 도전성 접착제가 압전 공진 칩과 기판 사이로 번지는 현상이 발생한다. 이로 인해 도전성 접착제를 도포한 면적보다 넓은 면적에 도전성 접착제가 도포되고, 결국 압전 공진 칩이 공진하는 것을 방해하게 된다. 압전 공진 칩은 전기적 공진과 기계적 공진을 원활히 전달해야 하는데 도전성 접착제가 넓게 도포될수록 공진이 효과적으로 변환되지 않게 된다. 필요한 주파수로 공진을 일으키지 못하므로 압전 공진 패키지가 기기에 실장되어 사용시 기기의 오작동을 유발하는 원인이 된다.

그러나 PCB 기판을 사용하는 경우, 기판 특성 상 배선 패턴의 두께를 압전 공진 패키지의 사용 목적에 맞도록 용이하게 조절할 수 있으며, 압전 공진 칩과 PCB 기판사이에 적절한 높이의 공간을 둘 수 있으므로 도전성 접착제를 이용하여 압전 공진 칩을 접착하더라도 도전성 접착제가 기판과 압전 공진 칩 사이로 번지는 것을 막을 수 있다. 그 결과 압전 공진 칩의 공진 저항은 낮아지게 되고 전압 구동 시 효과적인 공진을 일으켜 안정적인 주파수를 발진할 수 있다.

도 5a 내지 도 5f는 본 발명의 압전 공진 패키지의 제조방법을 순서대로 나타낸 사시도다.

본 발명의 압전 공진 패키지는 (a) 기판(100) 상에 배선 패턴(110)을 형성시키는 단계, (b) 상기 배선 패턴(110)과 전기적으로 접속되도록 내장형 캐패시터(120)를 기판(100) 상에 실장하는 단계, (c) 상기 기판(100) 상에 압전 공진 칩(130)을 접합하는 단계 및 (d) 상기 기판(100)상에 실장된 상기 내장형 캐패시터(120) 및 상기 압전 공진 칩(130)을 캡(160)에 의해 덮는 단계를 포함한다.

한편, 상기 (a)단계의 기판(100)은 PCB에 의해 제조되고, 상기 (b)단계의 내장형 캐패시터(120)는 MLCC(Multilayer Ceramic Capacitor)로 제조된다.

도 5a는 기판(100) 상에 배선 패턴(110)이 형성된 것을 나타낸 사시도이다.

상기 기판(100)은 PCB에 의해 제조되고 배선 패턴(110)은 다양한 방식의 공지된 패터닝 기술에 의해 형성될 수 있다. PCB를 이용하여 기판(100)을 형성시킴에 따라 종래 기술에 비하여 개선되는 점에 대해서는 앞서 기술하였다.

도 5b는 배선 패턴(110)이 형성된 기판(100) 상에 내장형 캐패시터(120)를 실장하는 단계를 도시한 사시도이다.

내장형 캐패시터(120)는 기판(100) 상에 형성된 배선 패턴(110) 중 내장형 캐패시터(120)의 실장을 위해 미리 패터닝된 특정 위치에 실장된다. 내장형 캐패시터(120) 및 압전 공진 칩(130)이 배선과 전기적 접속이 정확하게 이루어지기 위해서는 본 발명의 압전 공진 패키지를 대량으로 제조하는 공정에 있어서 상기 소자들이 장착되는 위치가 항상 일정할 필요가 있으며, 배선 패턴(110) 또한 일정하게 형성되어야 한다.

이를 위해 본 발명의 압전 공진 패키지 제조 방법은 그 일 실시예로 내장형 캐패시터(120)로 사용되는 MLCC를 표면 실장(Surface Mounting Technology)에 의해 기판(100) 상에 실장한다. 상기 SMT 방식에 의해 MLCC를 기판(100) 상에 실장시키는 경우 MLCC를 정확한 위치에 실장할 수 있게 되어 배선 패턴(110)과 MLCC가 정확하게 전기적 접속을 이룰 수 있으며, 종래 방식에 비하여 고속으로 대량의 압전 공진 패키지를 제조하는 것이 가능하다. 이에 따라 제조 단가를 낮추어 가격 경쟁력을 확보할 수 있게 된다.

도 5c는 기판(100) 상에 압전 공진 칩(130)을 접합하기 위하여 배선 패턴(110) 상에 도전성 페이스트(140)를 도포한 것을 나타낸 사시도이다. 본 발명의 일 실시예에서는 배선 패턴(110) 상에 도포된 도전성 페이스트(140)를 매개로 하여 압전 공진 칩(130)을 기판(100) 상에 접합한다. 도 5c에 도전성 페이스트(140)가 도포된 위치는 일 실시예에 불과하며, 압전 공진 칩(130)이 배선 패턴(110)과 전기적으로 접속할 수 있기만 하다면, 어느 위치에 어떠한 방식으로 도포되어도 무방하다.

도 5d는 도전성 페이스트(140)가 도포된 기판(100) 상에 압전 공진 칩(130)을 장착한 것을 나타낸 사시도이다.

압전 공진 칩(130)은 도전성 페이스트(140)에 의해 배선 패턴(110)에 전기적으로 접속할 뿐만 아니라 기판(100) 상에 고정된다.

도 5e는 압전 공진 칩(130)이 실장된 기판(100)에 캡(160)을 부착하여 압전 공진 패키지를 완성하기 위해 기판(100) 상에 절연성 본딩액(150)을 도포한 상태를 나타낸 사시도이며, 도 5f는 상기 절연성 본딩액(150)에 의해 캡(160)과 기판(100)을 부착하여 본 발명의 압전 공진 패키지를 완성한 일 형태를 나타낸 도면이다.

100 기판 110 배선 패턴
120 내장형 캐패시터 130 압전 공진 칩
140 도전성 페이스트 150 절연성 본딩액
160 캡

Claims (9)

1. 배선 패턴이 형성된 기판;
   상기 배선 패턴과 전기적으로 접속하며, 상기 기판 상에 실장되는 내장형 캐패시터; 및
   상기 배선 패턴과 전기적으로 접속하며, 상기 기판 상에 실장되는 압전 공진 칩;
   을 포함하되,
   상기 압전 공진 칩은 상기 배선 배턴 상에 도포된 도전성 페이스트를 매개로 하여 상기 기판 상에 접합되는 것을 특징으로 하는 압전 공진 패키지
   
2. 청구항 1에 있어서,
   상기 내장형 캐패시터는 MLCC(Mutilayer Ceramic Ceramic Capacitor) 이고,
   상기 MLCC는 표면 실장(Surface Mounting Technology)에 의해 기판 상에 실장되는 것을 특징으로 하는 압전 공진 패키지
   
3. 삭제
4. 청구항 1에 있어서, 상기 기판은 PCB로 제조되는 것을 특징으로 하는 압전 공진 패키지
   
5. (a) 기판 상에 배선 패턴을 형성시키는 단계;
   (b) 상기 배선 패턴과 전기적으로 접속되도록 내장형 캐패시터를 기판 상에 실장하는 단계;
   (c) 상기 기판 상에 압전 공진 칩을 장착하는 단계; 및
   (d) 상기 기판상에 실장된 상기 내장형 캐패시터 및 상기 압전 공진 칩을 캡에 의해 덮는 단계;
   를 포함하되,
   상기 (c)단계는, 상기 배선 패턴 상에 도포된 도전성 페이스트를 매개로 하여 압전 공진 칩을 기판 상에 접합하는 것을 특징으로 하는 압전 공진 패키지 제조 방법
   
6. 청구항 5에 있어서,
   상기 (b) 단계의 내장형 캐패시터는 MLCC(Mutilayer Ceramic Capacitor) 이고,
   상기 (b) 단계는, 상기 MLCC를 표면 실장(Surface Mounting Technology)에 의해 기판 상에 실장하는 것을 특징으로 하는 압전 공진 패키지 제조 방법
   
7. 삭제
8. 청구항 5에 있어서,
   상기 (d)단계는, 상기 캡과 상기 기판을 절연성 본딩액으로 부착하는 것을 특징으로 하는 압전 공진 패키지의 제조 방법
   
9. 청구항 5에 있어서, 상기 (a)단계의 기판은 PCB에 의해 제조되는 것을 특징으로 하는 압전 공진 패키지의 제조 방법

Images