KR101380683B1 - 송수신기 - Google Patents

송수신기 Download PDF

Info

Publication number
KR101380683B1
KR101380683B1 KR1020120085061A KR20120085061A KR101380683B1 KR 101380683 B1 KR101380683 B1 KR 101380683B1 KR 1020120085061 A KR1020120085061 A KR 1020120085061A KR 20120085061 A KR20120085061 A KR 20120085061A KR 101380683 B1 KR101380683 B1 KR 101380683B1
Authority
KR
South Korea
Prior art keywords
data
mode
circuit
terminal
code
Prior art date
Application number
KR1020120085061A
Other languages
English (en)
Other versions
KR20130016110A (ko
Inventor
나오지 가네코
도모히사 기시가미
히데키 가시마
Original Assignee
가부시키가이샤 덴소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 덴소 filed Critical 가부시키가이샤 덴소
Publication of KR20130016110A publication Critical patent/KR20130016110A/ko
Application granted granted Critical
Publication of KR101380683B1 publication Critical patent/KR101380683B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/02Details
    • H04L12/10Current supply arrangements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/40006Architecture of a communication node
    • H04L12/40039Details regarding the setting of the power status of a node according to activity on the bus
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/38Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40Transmitting circuits; Receiving circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0685Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0697Synchronisation in a packet node
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L2012/40208Bus networks characterized by the use of a particular bus standard
    • H04L2012/40215Controller Area Network CAN
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/50Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Abstract

인코딩 회로는 NRZ 코드를 전송 라인 코드로 인코딩한다. 디코딩 회로는 전송 라인 코드를 NRZ 코드로 디코딩한다. 설정 신호에 의해 지정된 동작 모드가 정상 모드이면, 전송 스위칭 회로는 입력 단말로부터 수신한 전송 데이터를 인코딩 회로로 제공하여, 인코딩된 전송 데이터가 통신 단말로부터의 통신 데이터로서 출력되도록 한다. 동작 모드가 휴면 모드이면, 전송 스위칭 회로는 입력 단말로부터 수신한 전송 데이터를 통신 단말로부터의 통신 데이터로서 출력한다. 설정 신호에 의해 지정된 동작 모드가 정상 모드이면, 수신 스위칭 회로는 통신 단말로부터 수신한 통신 데이터를 디코딩 회로에 제공하여 디코딩된 통신 데이터가 출력 단말로부터의 수신 데이터로서 출력되도록 한다. 동작 모드가 휴면 모드이면, 수신 스위칭 회로는 통신 단말로부터 수신한 통신 데이터를 출력 단말로부터의 수신 데이터로서 출력한다.

Description

송수신기{TRANSCEIVER}
본 출원은 2011년 8월 3일자 출원된 일본특허출원번호 2011-170418호의 우선권을 주장하며, 거기에 설명되어 있는 것은 본 명세서에서 참조로서 인용된다.
본 발명은 휴면/기상 기능(sleep/wakeup function)을 가진 노드에 적용되는 송수신기에 관한 것이다.
일반적으로, 차량에 설치되어 CAN(Controller Area Network) 및 LIN(Local Interconnect Network)과 같은 버스 통신 라인을 이용하는 통신 시스템이 알려져 있다(CQ Publishing Co., Ltd에 의해 2005년 12월 1일 발행된 것으로, Michio Sato가 지은 "In-Vehicle Network System Detailed Explanation" 참조). 이러한 유형의 통신 시스템에서 효율적인 통신을 수행하기 위해서는, 버스 통신 라인을 통해 신호를 송수신하는 노드에 제공되는 송수신기의 동작이 서로 동기화됨이 바람직하다.
이 경우에는, 노드들 중 임의의 한 노드가 클럭 성분을 포함하는 전송 라인 코드에 의해 인코딩된 신호를 버스 통신 라인에 전송한다. 다른 노드는 버스 통신 라인상의 신호로부터 클럭 성분을 추출하고, 자체 송수신기(own transceiver)에 의해 생성된 자유 동작 클럭(free-running clock)을 처리한다(예를 들어, 분할한다). 그에 의해, 다른 노드는 버스 클럭에 따라 송수신기를 동작시키기 위해 추출된 클럭 성분과 동기되는 버스 클럭을 생성한다.
또한, 다음 기능이 포함되는 것으로 고려된다. 즉, 이 기능에 따르면, 통신 시스템을 구성하는 노드에 의한 전력 소모를 감소시키기 위해, 사전 설정된 휴면 조건이 충족되면, 그 노드는 휴면 모드로 천이되는데, 이 휴면 모드는 노드 기능의 일부를 정지시키는 동작 모드이다. 기상 조건이 충족되거나, 통신 라인에 대해 사전 설정된 시작 신호의 출력이 검출되면, 휴면 모드의 노드가 기상 모드로 천이되는데, 이 기상 모드는 노드의 모든 기능을 동작시키는 동작 모드이다.
한편, 휴면 모드의 노드가 시작 신호를 이용하여 활성화되면, 시작 신호가 항상 수신될 수 있도록, 동작 모드와 무관하게 송수신기를 항상 동작시킬 필요가 있다.
그러나, 송수신기가 끊임없이 동작하면, 송수신기의 동작을 위해 요구되는 버스 클럭과, 그 버스 클럭과 동기되는 여러 타이밍 신호가 생성된다. 따라서, 휴면 모드인 경우에도 상당한 전력이 소모된다.
실시 예는 휴면 모드에서 노드에 의한 전력 소모를 증가시키지 않고도 시작 신호를 송수신할 수 있는 송수신기를 제공한다.
실시 예의 일 측면으로서, NRZ 코드로 표시되는 전송 데이터를 수신하는 입력 단말과; NRZ 코드로 표시된 수신 데이터를 출력하는 출력 단말과; 통신 라인을 통해 전송된 통신 데이터를 수신하고 출력하는 통신 단말과; NRZ 코드가 사전 설정된 전송 라인 코드로 인코딩되고 전송 라인 코드가 NRZ 코드로 디코딩되는 동작 모드인 정상 모드, 또는 저전력 소모 상태를 수립하기 위해 인코딩 및 디코딩 기능이 정지되는 동작 모드인 휴면 모드를 지정하는 모드 설정 신호를 수신하는 모드 설정 단말과; NRZ 코드를 전송 라인 코드로 인코딩하는 인코딩 회로와; 전송 라인 코드를 NRZ 코드로 디코딩하는 디코딩 회로와; 모드 설정 신호에 의해 지정된 동작 모드가 정상 모드일 경우, 입력 단자로부터 수신한 전송 데이터를 인코딩 회로로 제공하여 인코딩 회로에 의해 인코딩된 전송 데이터를 통신 단말로부터의 통신 데이터로서 출력하고, 모드 설정 신호에 의해 지정된 동작 모드가 휴면 모드일 경우, 입력 단자로부터 수신한 전송 데이터를 통신 단말로부터의 통신 데이터로서 출력하는 전송 스위칭 회로와; 모드 설정 신호에 의해 지정된 동작 모드가 정상 모드인 경우, 통신 단말로부터 수신한 통신 데이터를 디코딩 회로로 제공하여 디코딩 회로에 의해 디코딩된 통신 데이터를 출력 단말로부터의 수신 데이터로서 출력하고, 모드 설정 신호에 의해 지정된 동작 모드가 휴면 모드인 경우, 통신 단말로부터 수신한 통신 데이터를 출력 단말로부터의 수신 데이터로서 출력하는 수신 스위칭 회로를 포함하는 송수신기가 제공된다.
본 발명에서는 휴면 모드에서, 클럭 신호 및 여러 타이밍 신호의 생성이 중지되기 때문에, 전력 소모가 줄어들 수 있게 된다.
첨부된 도면에 있어서,
도 1은 차량내 통신 시스템의 개략적인 구성을 나타낸 블럭도,
도 2a는 버스 통신 라인상에 이용되는 전송 라인 코드의 구조를 설명한 도면,
도 2b는 버스 통신 라인을 통해 전송 및 수신된 프레임의 구조를 설명한 도면,
도 2c는 UART에 의해 전송 및 수신된 블럭 데이터의 구조를 설명한 도면,
도 3은 마스터 노드와 슬레이브 노드의 구성을 나타낸 블럭도,
도 4는 타이밍 생성 섹션에 의해 생성된 여러 타이밍 신호를 설명한 도면,
도 5는 인코딩-디코딩 섹션의 구성을 나타낸 블럭도,
도 6은 동작 모드에서의 동작을 나타낸 타이밍도,
도 7은 신호 처리 섹션에 의해 실행되는 기상 프로세스의 절차를 나타낸 흐름도,
도 8은 신호 처리 섹션에 의해 실행되는 휴면 프로세스의 절차를 나타낸 흐름도이다.
이하에서는, 첨부된 도면을 참조하여, 본 발명의 실시 예를 설명할 것이다.
<전반적인 구성>
도 1은 통신 시스템(1)의 개략적인 구성을 나타낸 블럭도이다. 통신 시스템(1)에 있어서, 노드(3)들은 버스 형태의 통신 라인(5)(이하에서는, 버스 통신 라인(5)이라 함)을 통해 상호 접속된다. 노드(3)들은 몸체 시스템에 대한 응용을 실현하는 전자 제어 유닛(몸체 시스템 ECU)과 차량의 상태를 검출하거나 차량의 상태를 제어하기 위해 제공되는 관련 장치(조명, 센서등)를 포함한다.
도 1에 도시된 바와 같이, 통신 시스템(1)을 구성하는 노드(3)에 있어서, 몸체 시스템 ECU는 몸체 와이퍼(wiper) ECU, 시트(seat) ECU, 슬라이드 도어(slide door) ECU, 미러(mirror) ECU, 리어 도어(rear door) ECU, 조명 ECU, 틸트 및 텔레스코픽(tilt and telescopic)(전기 조향 위치 결정 유닛) ECU를 포함한다. 관련 장치는 조명 스위치(SW), 와이퍼 스위치(SW), 조명 센서 및 레인(rain) 센서를 포함한다.
<버스 통신 라인>
버스 통신 라인(5)은, 하이 레벨(high-level) 신호와 로우 레벨(low-level) 신호가 동시에 다른 노드(3)로부터 출력될 때, 버스 통신 라인(5)상의 신호 레벨이 로우 레벨이 되도록 구성된다. 버스 중재는 이러한 기능을 이용하여 실현된다.
도 2a는 버스 통신 라인(5)상에 사용되는 전송 라인 코드를 설명하는 도면이다.
도 2a에 도시된 바와 같이, 버스 통신 라인(5) 상에서, PWM 코드는 전송 라인 코드로서 이용된다. PWM 코드에 있어서, 신호 레벨은 소정 비트내에서 로우 레벨에서 하이 레벨로 변경된다. 그에 의해, (본 실시 예에서 "1"에 대응하는) 리세시브(recessive)와 (본 실시 예에서 "0"에 대응하는) 도미넌트(dominant)로 이루어진 이진 신호가 2가지 유형의 듀티비(duty ration)로 표시된다.
보다 구체적으로, 도미넌트 로우 레벨의 백분율은 리세시브 레벨의 백분율보다 높다(본 실시 예에 있어서, 리세시브 기간은 1비트 기간의 1/3이고, 도미넌트 기간은 1비트 기간의 2/3이다). 따라서, 리세시브 및 도미넌트가 버스 통신 라인(5) 상에서 서로 충돌하면, 중재시에 도미넌트 레벨이 승리한다.
통신 시스템(1)에 있어서, 액세스 제어 방법, 소위 CSMA/CA(Carrier Sense Multiple Access with Collision Avoidance) 방법을 이용함으로써, 중재에서 패배한 노드(3)는 즉시 전송을 중지하고, 중재에서 승리한 노드(3)만이 전송을 계속한다.
도 2b는 노드(3)들 간의 통신에 이용되는 프레임의 구조를 설명한 도면이다.
도 2b에 도시된 바와 같이, 프레임은 전송이 허용되는 데이터를 지정하는 헤더(header)와, 헤더에 의해 지정된 데이터를 전송하는 가변 길이 응답을 포함한다.
헤더는 전송이 허용된 데이터의 식별자(ID)를 포함한다. ID의 값이 작을수록, 버스 중재시에 그 ID에 의해 식별된 데이터가 승리하여 더 오랫동안 유지된다. 응답은, 데이터에 추가적으로, 데이터의 크기를 나타내는 크기 정보(응답)와, 에러의 존재 여부를 체크하는 CRC(Cyclic Redundancy Check) 코드를 포함한다.
<노드>
노드(3)는 기상 모드 및 휴면 모드에서 동작한다. 기상 모드는 이전에 할당된 모든 기능을 실행할 수 있는 동작 모드이다. 휴면 모드는 저전력 소모 상태를 실현하기 위해 기능들의 일부(본 실시 예에 있어서 인코딩, 디코딩)를 중지시키는 동작 모드이다.
추가적으로, 노드(3)들 중 한 노드(몸체 와이퍼 ECU)는 마스터(3a)로서 이용되고, 노드(3)들 중 다른 노드들은 슬레이브(3b)로서 이용된다. 마스터(3a)는 전송이 허용된 데이터를 순차적으로 지정하기 위해 헤더를 전송한다(또한, 슬레이브(3b)는 데이터의 소오스(source)일 수 있음). 이하의 풀링(polling) 및 이벤트 통신이 실행된다. 풀링에 있어서, 헤더에 의해 지정된 데이터의 소오스인 슬레이브(3b)는 응답(데이터)을 전송한다. 이벤트 통신에 있어서, 슬레이브(3b)는 마스터(3a)로부터의 지시에 무관하게 통신을 자율적으로 제어한다.
이하에서는, 도 3에 도시된 블럭도를 참조하여, 마스터(3a)와 슬레이브(3b)의 구성이 설명된다.
<마스터>
마스터(3a)는 신호 처리 섹션(10)과 송수신기(20)를 포함한다. 신호 처리 섹션(10)은 버스 통신 라인(5)을 통해 다른 노드(3)와의 통신에 의해 획득되는 정보에 기초하여 자체 노드(3)에 할당된 여러 프로세스를 실행한다. 송수신기(20)는 입력 단말(PI)을 통해 신호 처리 섹션(10)으로부터 제공된 NRZ(Nonreturn to Zero) 코드로 형성된 전송 데이터(TXD)를 수신한다. 송수신기(20)는 전송 데이터(TX)(수신된 전송 데이터(TXD)는 PWM(Pulse Width Modulation) 코드로 인코딩되거나 혹은 인코딩되지 않음)를 통신 단말(PT)을 통해 버스 통신 라인(5)에 출력된다. 송수신기(20)는 수신 데이터(RDX)(통신 단말(PT)을 통해 버스 통신 라인(5)으로부터 수신한 수신 데이터(RDX)는 PWM 코드에서 NRZ 코드로 디코딩되거나 혹은 디코딩되지 않음)를 출력 단말(PO)을 통해 신호 처리 섹션(10)으로 제공한다.
또한, 송수신기(20)는, 입력 단말(PI)과 출력 단말(PO)과 통신 단말(PT)에 추가하여, 신호 처리 섹션(10)으로부터 제공된 내부 클럭(CK)을 수신하는 클럭 단말(PC)과, 신호 처리 섹션(10)으로부터 제공된 모드 설정 신호(NSLP)를 수신하는 모드 설정 단말(PM)을 포함한다.
<신호 처리 섹션>
신호 처리 섹션(10)은 CPU, ROM, RAM, IO 포트를 포함하는 알려진 마이크로컴퓨터를 중심으로 이루어진다.
또한, 신호 처리 섹션(10)은 비동기 직렬 통신을 실현하는 UART(Universal Asynchronous Receiver Transmitter)(11)와, 신호 처리 섹션(10)을 동작시키는 동작 클럭, 및 UART(11)와 동일한 통신 속도(본 실시 예에서는 20Kbps)로 설정되어 송수신기(20)에 제공되는 내부 클럭(CK)을 생성하는 발진 회로(12)를 포함한다.
발진 회로(12)는 안정 주파수로 발진하는 수정 발진기로 구성된다. 또한, 신호 처리 섹션(10)은 모드 설정 신호(NSLP)를 송수신기(20)에 제공한다. 모드 설정 신호(NSLP)는, 자체 노드의 동작 모드가 기상 모드일 때 불활성 레벨로 되고 동작 모드가 휴면 모드일 때 활성 레벨로 된다.
도 2c는 UART(11)에 의해 송수신된 데이터(TXD,RXD)의 구조를 설명한 도면이다. 도 2c에 도시된 바와 같이, UART(11)는 데이터의 시작을 나타내는 1개의 시작 비트(로우 레벨)와, 데이터의 종료를 나타내는 1개의 정지 비트(하이 레벨)와, 시작 비트와 정지 비트사이의 8비트의 데이터를 포함하는 전체 10비트의 블럭 데이터 단위로 송수신을 실행한다. 주요 부분인 8비트의 데이터에 있어서, LSB(Least Significant Bit)는 시작 지점에 위치하고, MSB(Most Significant Bit)는 종료 지점에 위치한다.
프레임의 헤더(도 2b 참조)는 단일 블럭 데이터로 이루어짐을 알아야 한다. 시작 비트와 정지 비트를 제외한 8비트의 데이터에 있어서, 7비트는 ID로서 이용되고, 1비트는 패리티 비트로서 이용된다. 또한, 응답은 하나 이상의 데이터 블럭으로 이루어진다. 응답에 있어서, 크기 정보는 제 1 블럭내에 설정된다.
<송수신기>
도 3을 참조하면, 송수신기(20)는 타이밍 생성 섹션(21)과, 인코딩 및 디코딩 섹션(22)과, 전송 버퍼(23)와, 수신 버퍼(24)를 포함한다. 타이밍 생성 섹션(21)은 클럭 단말(PC)을 통해 신호 처리 섹션(10)으로부터 제공된 내부 클럭(CK)과 동기된 여러 타이밍 신호를 생성한다. 인코딩 및 디코딩 섹션(22)은 타이밍 생성 섹션(21)에 의해 생성된 타이밍 신호에 따라 전송 데이터(TXD)를 인코딩하고 수신 데이터(RX)를 디코딩한다. 전송 버퍼(23)는 인코딩 및 디코딩 섹션(22)에 의해 인코딩된 전송 데이터(TX)를 통신 단말(PT)을 통해 출력한다. 수신 버퍼(24)는 통신 단말(PT)을 통해 수신한 신호를 이진화하여, 그 이진화 신호를 수신 데이터(RX)로서 인코딩 및 디코딩 섹션(22)에 제공한다.
버스 중재가 버스 통신 라인(5)상에서 실행될 수 있도록, 전송 버퍼(23)는, 예를 들어, 알려진 개방 콜렉터 회로로 구성됨을 알아야 한다. 또한, 수신 버퍼(24)는 알려진 비교기로 구성되며, 그 비교기는 버스 통신 라인(5)상의 신호 레벨이 사전 설정된 임계치보다 높으면 하이 레벨을 출력하고, 버스 통신 라인(5)상의 신호 레벨이 사전 설정된 임계치보다 높지 않으면 로우 레벨을 출력한다.
타이밍 생성 섹션(21)은, 예를 들어, 다수의 인버터를 링 형상으로 연결하여 형성한 링 발진기로 이루어진 간단한 발진 회로를 포함한다. 타이밍 생성 섹션(21)은 발진 회로에 의해 생성된 카운트 클럭(CCK)을 분할하여, 여러 타이밍 신호를 생성한다.
<타이밍 생성 섹션>
도 4는 타이밍 생성 섹션(21)에 의해 생성된 여러 타이밍 신호를 설명한 도면이다. 발진 회로에 의해 생성된 카운트 클럭(CCK)은 내부 클럭(CK)에 비해 상당히 높은 주파수를 가짐을 알아야 한다(수십배 내지 수백배 높음).
타이밍 생성 섹션(21)은 카운터 및 분할 회로를 포함한다. 카운터는 카운트 클럭(CCK)을 이용하여, 내부 클럭(CK)의 하강 에지들간의 간격, 즉 한 주기의 길이를 카운트한다. 분할 회로는 카운터에 의해 획득한 주기 카운트 값 Ci(i = 1,2,...)에 기초하여 카운트 클럭(CCK)을 분할하여, 내부 클럭(CK)과 동기되는 여러 타이밍 신호를 생성한다.
특히, 이하에서 설명할 클럭은 여러 타이밍 신호로서 생성된다.
도 4에 도시된 바와 같이, 타이밍 생성 섹션(21)은 버스 클럭(DCK)과, 리세시브 생성 클럭(RCK)과, 도미넌트 생성 클럭(DCK)을 생성한다. 버스 클럭(BCK)은 주기 카운트 값(Ci)에 대응하는 주기를 가지며, 50%의 듀티 사이클을 가진다. 버스 클럭(BCK)에 있어서, 하강 에지와 상승 에지간의 간격은 주기 카운트 값(Ci)의 1/2에 대응하는 길이를 가진다. 리세시브 생성 클럭(RCK)은 버스 클럭(BCK)의 하강 에지에서 하강하고, 하강 에지에서부터 주기 카운트 값의 1/3에 대응하는 기간이 경과된 시점에 상승한다. 도미넌트 생성 클럭(DCK)은 버스 클럭(BCK)의 하강 에지에서 하강하고, 하강 에지에서부터 주기 카운트 값의 2/3에 대응하는 기간이 경과된 시점에 상승한다.
타이밍 생성 섹션(21)은 모드 설정 신호(NSLP)에 의해 표시된 동작 모드를 따름을 알아야 한다. 동작 모드가 기상 모드이면(NSLP = 1: 불활성 레벨), 타이밍 생성 섹션(21)은 타이밍 신호를 생성하도록 발진 회로를 동작시킨다. 동작 모드가 휴면 모드이면(NSLP = 0: 활성 레벨), 타이밍 생성 섹션(21)은 타이밍 신호의 생성을 중지하도록 발진 회로를 중지시킨다.
<인코딩-디코딩 섹션>
도 5는 인코딩-디코딩 섹션(22)의 구성을 나타낸 블럭도이다.
도 5에 도시된 바와 같이, 인코딩-디코딩 섹션(22)은 인코딩 회로(27)와 전송측 선택기(28)를 포함한다. 인코딩 회로(27)는 입력 단말을 통해 입력된 전송 데이터(TXD)(NRZ 코드)를 전송 라인 코드(PWM 코드)로 인코딩한다. 전송측 선택기(28)는, 모드 설정 신호(NSLP)에 의해 표시된 동작 모드에 따라, 인코딩 회로(27)의 출력(인코딩된 전송 데이터(TXD)), 또는 인코딩 회로(27)를 바이패스하여 인코딩되지 않은 전송 데이터(TXD)를 전송 버퍼(23)에 전송 데이터(TX)로서 제공한다.
또한, 인코딩-디코딩 섹션(22)은 디코딩 회로(29)와, 수신측 선택기(30)와, 비트 중재 회로(31)를 포함한다. 디코딩 회로(29)는 수신 버퍼(24)에 의해 수신된 수신 데이터(RX)를 NRZ 코드로 디코딩한다. 수신측 선택기(30)는, 모드 설정 신호(NSLP)에 의해 표시된 동작 모드에 따라, 디코딩 회로(29)의 출력(디코딩된 수신 데이터(RX)), 또는 디코딩 회로(29)를 바이패스함으로써 디코딩이 안된 수신 데이터(RX)를 신호 처리 섹션(10)에 수신 데이터(RXD)로서 제공한다. 비트 중재 회로(31)는 전송 데이터(TX)와 수신 데이터(RX)를 비트 단위(코드 단위)로 비교한다. 전송 데이터(TX)와 수신 데이터(RX)의 신호 레벨(리세시브/도미넌트)이 서로 불일치하면, 비트 중재 회로(31)는 활성 레벨로 된 충돌 검출 신호(CD)를 인코딩 회로(27)로 출력한다.
전송 데이터(TXD)가 로우 레벨(0)로 되면, 인코딩 회로(27)는 도미넌트 생성 클럭(DCK)을 이용하여 PWM 코드(도미넌트)를 생성하는데, 그 PWM 코드(도미넌트)는 1 비트의 처음 2/3 기간이 로우 레벨이고, 1 비트의 마지막 1/3 기간이 하이 레벨이다. 전송 데이터(TXD)가 하이 레벨(1)로 되면, 인코딩 회로(27)는 리세시브 생성 클럭(RCK)을 이용하여 PWM 코드(리세시브)를 생성한다. 그 PWM 코드(리세시브)는 1비트의 처음 1/3 기간이 로우 레벨이고, 1비트의 마지막 2/3기간이 하이 레벨이다.
전송 데이터(TXD)가 신호 처리 섹션(10)으로부터 제공되지 않으면(도시되지 않음), 인코딩 회로(27)의 입력은 하이 레벨로 되고, 리세시브는 계속적으로 버스 통신 라인(5)에 출력된다. 이하에서는, 리세시브가 버스 통신 라인(5)상에서 사전 결정된 허용 가능한 개수의 비트(본 실시 예에서는 11비트) 이상으로 계속되는 기간을 IFS(Inter Frame Space)라 할 것이다. IFS가 검출되는 상태를 유휴 상태(idle state)라 할 것이다.
또한, 충돌 검출 신호(CD)가 활성으로 되면(즉, 자체 노드(3)가 중재에서 패배하면), 인코딩 회로(27)는, 전송 데이터(TXD)의 신호 레벨과 무관하게, 프로세스 동안에 전송 데이터(TXD)가 속한 블럭 데이터에 대한 프로세스가 완료될 때 까지(즉, 시작 비트의 하강 에지가 검색되는 시점과 정지 비트인 10번째 비트의 종료 시점 사이의 기간 동안), 리세시브를 강제로 출력한다.
한편, 디코딩 회로(29)는 버스 클럭(BCK)의 상승 에지 시점에 수신 데이터를 샘플링하여, 샘플링된 결과를 디코딩된 수신 데이터(RXD)로서 출력한다.
모드 설정 신호(NSLP)에 의해 표시된 동작 모드가 정상 모드이면, 전송측 선택기(28) 및 수신측 선택기(30)는, 각각, 인코딩된 전송 데이터(인코딩 회로(27)의 출력)와 디코딩된 수신 데이터(디코딩 회로(29)의 출력)를 선택한다. 동작 모드가 휴면 모드이면, 전송측 선택기(28)와 수신측 선택기(20)는, 각각, 비-인코딩 전송 데이터(전송 데이터(TXD))와 비-디코딩 수신 데이터(수신 데이터(RX))를 선택한다.
또한, 비트 중재 회로(31)는 버스 클럭(BCK)의 상승 에지 시점(대략 코드의 중간 지점)에 전송 데이터(TX)와 수신 데이터(RX)의 신호 레벨을 샘플링하여, 배타작 OR 회로(XOR 게이트)를 이용하여 샘플링된 신호 레벨들을 서로 비교한다. 비트 중재 회로(31)는 XOR 게이트의 출력을 충돌 검출 신호(CD)로서 출력한다.
<송수신기의 동작>
도 6은 동작 모드에서의 송수신기(20)의 동작을 나타낸 타이밍도이다.
도 6에 도시된 바와 같이, 동작 모드가 정상 모드(NSLP: 불활성)인 기간(T1 내지 T3, T6 및 T7)동안에, 송수신기(20)는, 전송 데이터(TXD)를 PWM 코드로 인코딩하여 획득한 전송 데이터(TX)를 출력하고, 수신 데이터(RX)를 디코딩하여 획득한 수신 데이터(RXD)를 출력한다. 또한, 송수신기(20)는, 신호 처리 섹션(10)이 전송 데이터(TXD)를 제공하지 않는 경우(도시되지 않음)에도, 버스 통신 라인(5)에 계속하여 리세시브를 출력한다. 그에 의해, 송수신기(20)는 클럭 마스터로서 작용하여, 마스터(3a)와는 다른 노드(3)에 버스 클럭(BCK)을 생성하는데 필요한 클럭 성분을 제공한다.
한편, 동작 모드가 휴면 모드(NSLP: 활성 레벨)인 기간(T4,T5)동안에, 송수신기(20)는 전송 데이터(TXD)를 전송 데이터(TX)로서 출력한다. 또한, 송수신기(20)는 수신 데이터(RX)를 수신 데이터(RXD)로서 출력한다. 이 시점에, 타이밍 생성 섹션(21)과, 인코딩 회로(27)와, 디코딩 회로(29)의 동작이 중지된다.
<슬레이브>
도 3을 참조하면, 슬레이브(3b)는 신호 처리 섹션(40)과 송수신기(50)를 포함한다. 마스터(3a)의 경우에서와 같이, 신호 처리 섹션(40)은, 버스 통신 라인(5)을 통한 다른 노드(3)와의 통신에 의해 획득된 정보에 기초하여, 자체 노드(3)에 할당된 여러 프로세스를 실행한다. 송수신기(50)는 입력 단말(PL)을 통해 신호 처리 섹션(40)으로부터 제공받은 NRZ 코드로 이루어진 전송 데이터(TXD)를 수신하고, 수신된 전송 데이터(TXD)인 전송 데이터(TX), 또는 수신된 전송 데이터(TXD)를 PWM 코드로 인코딩하여 획득한 전송 데이터(TX)를 통신 단말(PT)을 통해 버스 통신 라인(5)에 출력한다. 또한, 송수신기(50)는, 수신된 수신 데이터(RX)인 수신 데이터(RXD), 또는 통신 단말(PT)을 통해 버스 통신 라인(5)으로부터 수신된 수신 데이터(RX)를 PWM 코드에서 NRZ 코드로 디코딩하여 획득한 수신 데이터(RXD)를 출력 단말(PO)을 통해 신호 처리 섹션(40)에 제공한다.
또한, 송수신기(50)는, 입력 단말(PI)과, 출력 단말(PO) 및 통신 단말(PT)에 더하여, 신호 처리 섹션(10)으로부터 제공된 모드 설정 신호(NSLP)를 수신하는 모드 설정 단말(PM)을 포함한다.
<신호 처리 섹션>
신호 처리 섹션(40)은 신호 처리 섹션(10)과 동일한 구성을 갖지만, 그와 다른 점은, 신호 처리 섹션(40)은 송수신기(50)에 내부 클럭(CK)을 제공하는 기능을 갖지 않으며, 또한 UART(11)를 통하지 않고 수신 데이터(RXD)를 수신함에 의해 클럭(PWM 코드의 출력)의 존재 여부를 판정하는 클럭 판정 기능을 갖는다는 것이다.
클럭 판정 기능은 동작 모드가 휴면 모드일 때 이용되어, 송수신기(50)의 출력 단말(PO)로부터 출력된 수신 데이터(RXD), 즉, 디코딩되지 않은 채로 버스 통신 라인(5)을 통과한 신호를 수신한다. 사전 설정된 기간(예를 들어, 1ms)동안 사전 설정된 횟수(예를 들어, 10회)이상으로 하강 에지가 검출되면, 클럭 판정 기능은, 클럭이 버스 통신 라인(5)을 통해 제공되었다고 판정한다. 클럭의 존재 유무는 마이크로컴퓨터내에 포함된 알려진 입력 포획 기능을 이용하여 판정될 수 있음을 알아야 한다. 사전 결정된 PWM 파형(리세시브, 도미넌트)이 검출되면, 클럭이 존재하는 것으로 판정될 수 있다.
슬레이브(3b)의 신호 처리 섹션(40)이 마이크로프로세서로 구성되어야만 하는 것은 아님을 알아야 한다. 신호 처리 섹션(40)은 UART(11)에 대응하는 기능을 포함하는 시퀀서(sequencer)와 시퀀서를 동작시키는 동작 클럭을 생성하는 발진 회로로 구성될 수 있다.
<송수신기>
송수신기(50)는, 송수신기(20)의 경우에서 처럼, 타이밍 생성 섹션(51)과, 인코딩-디코딩 섹션(52)과, 전송 버퍼(23) 및 수신 버퍼(24)를 포함한다. 타이밍 생성 섹션(51)과 인코딩-디코딩 섹션(52)의 구성중 일부는 송수신기(20)의 타이밍 생성 섹션(21) 및 인코딩-디코딩 섹션(22)의 구성과 다르다.
특히, 타이밍 생성 섹션(51)은 이하의 구성에 있어서 타이밍 생성 섹션(21)과 다르다. 타이밍 생성 섹션(51)이 여러 타이밍 신호를 생성할 경우, 동기화될 신호는 내부 클럭(CK)이 아니라, 수신 버퍼(24)를 통해 버스 통신 라인(5)으로부터 획득한 수신 데이터(RX)이다. 또한, 타이밍 신호 중의 한 신호인 리세시브 생성 클럭(RCK)이 생성되는 것이 아니라, 버스 클럭(BCK)과 도미넌트 생성 클럭(DCK)이 생성된다.
또한, 인코딩-디코딩 섹션(52)은, 인코딩 회로(27)의 동작의 일부를 제외하고는, 인코딩 및 디코딩 섹션(22)의 구성과 동일하다. 이하에서는, 인코딩 및 디코딩 섹션(22)의 인코딩 회로(27)와 구별하기 위해, 인코딩-디코딩 섹션(52)의 인코딩 회로를 인코딩 회로(57)라고 할 것이다.
전송 데이터(TXD)가 로우 레벨(0)일 경우, 인코딩 회로(57)는 버스 클럭(BCK)과 도미넌트 생성 클럭(DCK)을 이용하여 제 1 코드를 생성한다. 제 1 코드는 버스 클럭(BCK)의 하강 에지보다 약간 늦은 시점에 로우 레벨로 변경되고, 도미넌트 생성 클럭(DCK)의 시점에 하이 레벨로 변경된다. 전송 데이터(TXD)가 하이 레벨(1)인 경우, 인코딩 회로(57)는 1 비트의 전체 기간에 걸쳐 하이 레벨인 제 2 코드를 생성한다.
제 1 코드와 제 2 코드는 전송 버퍼(23)를 통해 버스 통신 라인(5)에 출력된다. 다른 노드(3)가 데이터를 전송하지 않거나(클럭 마스터의 기능에 의해 리세시브가 마스터(3a)로부터 출력되거나), 다른 노드가 리세시브를 전송하는 경우, 버스 통신 라인(5) 상에서, 제 1 코드는 도미넌트로 변환되고, 제 2 코드는 리세시브로 변환된다. 도미넌트 및 리세시브는 다른 노드(3)로 전송된다.
또한, 다른 노드(3)가 도미넌트를 전송하면, 제 1 코드 및 제 2 코드의 모두는 버스 통신 라인(5)상에서 도미넌트로 변환된다. 따라서, 제 1 코드가 전송되면, 중재에서 승리로 판정된다. 제 2 코드가 전송되면, 중재에서 패배가 판정된다.
상술한 바와 같이, 슬레이브(3a)의 송수신기(50)는, 송수신기(50)가 클럭 마스터의 기능을 갖지 않는다는 점을 제외하고는, 송수신기(20)와 동일한 기능을 가진다. 즉, 송수신기(50)는 동작 모드에 따라 송신 데이터 및 수신 데이터의 인코딩 및 디코딩을 인에이블(enabling)/디스에이블(disabling)하는 기능을 가진다.
<신호 처리 섹션에서의 프로세스>
이하에서는, 신호 처리 섹션(10,40)에 의해 실행되는 기상 프로세스 및 휴면 프로세스가 설명된다.
도 7은 기상 프로세스의 절차를 나타낸 흐름도이다. 도 8은 휴면 프로세스의 절차를 나타낸 흐름도이다.
<기상 프로세스>
동작 모드가 휴면 모드이고, 사전 설정된 기상 인자(wakeup factor)가 존재할 때 기상 프로세스는 활성화된다. 기상 인자는 조명 스위치의 입력과 같은 차량 운전자에 의한 여러 스위치 동작을 포함한다. 마스터(3a)(클럭 마스터)의 경우, 기상 인자는 기상 펄스의 수신을 포함함을 알아야 한다.
도 7에 도시된 바와 같이, 기상 프로세스가 활성화되면, S110에서, 자체 노드가 마스터(3a)인지를 판정한다.
자체 노드가 마스터(3a)이면, 프로세스는 S140으로 진행하여, 모드 설정 신호(NSLP)가 "1"(불활성)로 변경되며, 내부 클럭(CK)의 송수신기(20)로의 출력이 시작된다.
따라서, 송수신기(20)는 내부 클럭(CK)에 기초하여 여러 타이밍 신호의 생성을 시작한다. 그 결과, 버스 통신 라인(5)으로의 클럭(PWM 코드)의 출력이 시작된다. 또한, 전송 데이터를 인코딩하고 수신 데이터를 디코딩하는 것이 실행될 수 있다.
다음, S150에서, 버스 통신 라인(5)을 통해 다른 노드와 통신하도록 신호 처리 섹션(10)에 의한 애플리케이션이 허용된다. 그러면, 프로세스가 완료된다.
한편, S110에서, 자체 노드가 마스터(3a)가 아니 슬레이브(3b)인 것으로 판정되면, 프로세스는 S120으로 진행하며, 거기에서는 기상 펄스(로우 레벨 펄스)가 전송된다. 기상 펄스는, 예를 들어, UART(11)를 통해 임의 블럭 데이터를 전송할 수 있다. 즉, 블럭 데이터가 시작 비트를 포함하기 때문에, 시작 비트는 기상 펄스로 된다. 또한, UART(11)에 추가하여 제공된 출력 포트를 동작시킴에 의해, 기상 펄스는 UART(11)를 사용하지 않고도 전송될 수 있다.
상술한 바와 같이 슬레이브(3a)의 신호 처리 섹션(40)으로부터 출력된 기상 펄스는 송수신기(50)에 의한 인코딩없이 버스 통신 라인(5)으로 출력된다. 또한, 버스 통신 라인(5)으로부터 제공되어 노드(3)가 수신한 기상 펄스는 송수신기(20,50)에 의한 디코딩없이 신호 처리 섹션(10,40)에 제공된다.
슬레이브(3b)의 신호 처리 섹션(40)에 있어서, 기상 펄스의 수신이 무시됨을 알아야 한다. 한편, 마스터(3a)의 신호 처리 섹션(10)에 있어서, 기상 프로세스는 기상 펄스의 수신에 의해 활성화된다. S110에서 긍정 판정이 이루어진 경우에서 처럼 신호 처리 섹션(10)이 동작한다. 그 다음, 버스 통신 라인(5)으로의 클럭의 출력이 시작된다.
다음, 단계 S130에서, 클럭 판정 기능을 이용하여, 버스 통신 라인(5)으로의 클럭의 출력이 확인될 때 까지 신호 처리 섹션은 대기한다. 클럭의 출력이 확인되면, 상술한 S140 및 S150의 프로세스가 실행된다.
슬레이브(3b)의 신호 처리 섹션(40)에 의한 현 단계의 프로세스가 마스터(3a)의 신호 처리 섹션(10)에 의한 단계의 프로세스와 다른 점은, 내부 클럭(CK)이 송수신기(50)로 출력되지 않는다는 것이다.
따라서, 슬레이브(3b)의 송수신기(50)는 버스 통신 라인(5)상의 신호로부터 추출한 클럭 성분에 기초하여 여러 타이밍 신호를 생성할 수 있다. 또한, 송수신기(50)는 타이밍 신호에 따라 전송 데이터를 인코딩하고 수신 데이터를 디코딩할 수 있다.
<휴면 프로세스>
다음, 휴면 프로세스는, 동작 모드가 정상 모드이고, 사전 설정된 휴면 금지 인자(sleep prohibition factor)가 존재하지 않을 때, 활성화된다. 휴면 금지 인자는, 예를 들어, 조명 스위치의 입력을 포함한다. 마스터(3a)에 있어서, 휴면 명령을 수신한 경우에 본 프로세스가 활성화됨을 알아야 한다.
본 프로세스가 활성화되면, 도 8에 도시된 바와 같이, S210에서, 자체 노드가 마스터(3a)인지 또는 아닌지를 판정한다.
자체 노드가 마스터(3a)이면, 프로세스는 S240으로 진행하며, 거기에서는 모드 설정 신호(NSLP)가 0(활성)으로 변경되고, 송수신기(20)로의 내부 클럭(CK)의 출력이 중지된다.
따라서, 송수신기(20)는 내부 클럭(CK)에 기초한 여러 타이밍 신호의 생성을 중지한다. 그 결과, 버스 통신 라인(5)으로의 클럭의 출력이 또한 중지된다. 또한, 전송 데이터 및 수신 데이터는 인코딩 및 디코딩되지 않은 채로 통과될 수 있다.
S250에 있어서, 신호 처리 섹션(10)에 의해 실행되는 애플리케이션은 버스 통신 라인(5)을 통한 다른 노드와의 통신이 금지된다. 그 다음, 이 프로세스가 완료된다.
한편, S210에서, 자체 노드가 마스터(3a)가 아닌것으로 판정되면, 프로세스는 S220으로 진행하며, 거기에서는 휴면 명령이 전송된다.
슬레이브(3a)의 신호 처리 섹션(40)으로부터 출력된 휴면 명령은 송수신기(50)에 의해 PWM 코드로 인코딩되어 버스 통신 라인(5)으로 출력된다. 또한, 버스 통신 라인(5)으로부터 제공되어 노드(3)가 수신한 휴면 명령은 송수신기(20,50)에 의해 디코딩되어 신호 처리 섹션(10,40)으로 제공된다.
슬레이브(3b)의 신호 처리 섹션(40)에 있어서, 휴면 명령의 수신은 무시됨을 알아야 한다. 한편, 클럭 마스터의 신호 처리 섹션(10)에 있어서, 휴면 프로세스는 휴면 명령의 수신에 의해 활성화된다. 신호 프로세스 섹션(10)은 단계 S210에서 긍정 판단이 이루어진 경우에서와 같이 동작한다. 버스 통신 라인(5)으로의 클럭(리세시브 코드)의 출력이 중지된다.
다음, 단계 S230에서, 신호 처리 섹션은, 버스 통신 라인(5)으로의 클럭의 출력이 중지되었음을 확인할 때까지 대기한다. 클럭의 중지가 확인되면, 상술한 S240 및 S250의 프로세스가 실행된다.
클럭 슬레이브의 신호 처리 섹션(40)에 의한 프로세스가 클럭 마스터의 신호 처리 섹션(10)에 의한 프로세스와 다른점은, 송수신기(50)로의 내부 클럭(CK)의 출력이 중지되지 않는다는 것이다.
따라서, 송수신기(50)는 버스 통신 라인(50)상의 신호로부터 추출되는 클럭 성분에 기초하여 여러 타이밍 신호를 생성하는 것을 중지한다. 또한, 송수신기(50)는 타이밍 신호에 따라 전송 데이터를 인코딩할 수 없고, 수신 데이터를 디코딩할 수 없다.
<장점>
상술한 바와 같이, 타이밍 생성 섹션(21,51)이 동작하는 정상 모드에서는, 송수신기(20,50)가 전송 데이터(TX)를 버스 통신 라인(5)에 출력하고, 수신 데이터(RXD)를 신호 처리 섹션(10,40)에 제공하는데, 그 전송 데이터(TX)는 신호 처리 섹션(10,40)으로부터 제공된 전송 데이터(TXD)를 PWM 코드로 인코딩하여 획득한 것이고, 그 수신 데이터(RXD)는 버스 통신 라인(5)으로부터 수신한 수신 데이터(RX)를 NRZ 코드로 디코딩하여 획득한 것이다. 타이밍 생성 섹션(21,51)이 중지되는 휴면 모드에서는, 송수신기(20,50)는 신호 처리 섹션(10,40)으로부터 제공된 전송 데이터(TXD)를 버스 통신 라인(5)에 전송 데이터(TX)로서 출력하고, 버스 통신 라인(5)으로부터 수신한 수신 데이터(RX)를 신호 처리 섹션(10,40)에 수신 데이터(RXD)로서 제공한다.
따라서, 송수신기(20,50)로 구성된 노드(3)의 경우, 휴면 모드인 노드에 의한 전력 소모의 증가없이도, 슬레이브(3b)가 마스터(3a)에게 휴면 모드에서 정상 모드로의 천이를 요구할 때 이용되는 기상 펄스(시작 신호)가 송수신 될 수 있다.
본 실시 예에 있어서, 인코딩 회로(27,57)는 인코딩 회로에 대응함을 알아야 한다. 디코딩 회로(29)는 디코딩 회로에 대응한다. 전송측 선택기(28)는 전송 스위칭 회로에 대응한다. 수신측 선택기(30)는 수신 스위칭 회로에 대응한다. 타이밍 생성 섹션(21,51)은 타이밍 생성 회로에 대응한다. 카운트 클럭(CCK)은 클럭 신호에 대응한다. 타이밍 생성 섹션(21,51)에서의 카운트 클럭(CCK)을 생성하는 발진 회로는 클럭 생성 섹션에 대응한다. 전송 데이터(TX) 및 수신 데이터(RX)는 통신 데이터에 대응한다.
<다른 실시 예>
본 발명이 상술한 구성에 제한되는 것이 아니며, 당업자가 생각하는 임의의 수정, 모든 수정, 변경 또는 그의 등가들은 본 발명의 범주 이내인 것으로 고려되어야 함을 알 것이다.
본 실시 예에 있어서, 마스터(3a)는 클럭 마스터와 조합되도록 구성된다. 그러나, 슬레이브(3b)중 임의의 것이 클럭 마스터가 되도록 구성될 수도 있다. 이 경우, 클럭 마스터로서 작용하는 슬레이브는 마스터(3a)와 마찬가지인 것 처럼 구성될 수 있다.
본 실시 예에 있어서, PWM 코드에서 로우 레벨의 기간은 1 비트의 1/3 또는 2/3의 기간이 되도록 설정된다. 그러나, PWM 코드에서 로우 레벨의 기간은 1 비트의 1/4 또는 3/4 기간이 되도록 설정될 수도 있다.
본 실시 예에 있어서, 프레임의 헤더에 설정된 ID는 전송이 허용된 데이터를 지정한다. 그러나, 전송이 허용된 노드가 지정될 수도 있다.
본 실시 예에 있어서, 비트 중재 회로(31)는 전송 데이터(TX)와 수신 데이터(RX)를 비교하도록 구성된다. 그러나, 비트 중재 회로(31)는 전송 데이터(TXD)와 수신 데이터(RXD)를 비교하도록 구성될 수도 있다.
이하에서는 상술한 실시 예의 양상들이 요약된다.
송수신기는 NRZ 코드로 표시된 전송 데이터를 수신하는 입력 단말과, NRZ 코드로 표시된 수신 데이터를 출력하는 출력 단말과, 통신 라인을 통해 전송된 통신 데이터를 수신하고 출력하는 통신 단말과, 정상 모드 또는 휴면 모드를 지정하는 모드 설정 신호를 수신하는 모드 설정 단말을 포함한다. 정상 모드는, NRZ 코드가 사전 설정된 전송 라인 코드로 인코딩되고 전송 라인 코드가 NRZ 코드로 디코딩되는 동작 모드이며, 휴면 모드는 인코딩 및 디코딩 기능이 중지되어 저전력 소모 상태를 수립하는 동작 모드이다.
전송 스위칭 회로는, 모드 설정 신호에 의해 지정된 동작 모드가 정상 모드인 경우, 입력 단말로부터 수신한 전송 데이터를 인코딩 회로에 제공하여, 인코딩 회로에 의해 NRZ 코드에서 전송 라인 코드로 인코딩된 전송 데이터를, 통신 단말로부터의 통신 데이터로서 출력하고, 모드 설정 신호에 의해 지정된 동작 모드가 휴면 모드인 경우, 입력 단말로부터 수신된 전송 데이터를 통신 단말로부터의 통신 데이터로서 출력한다.
또한, 모드 설정 신호에 의해 지정된 동작 모드가 정상 모드이면, 수신 스위칭 회로는 통신 단말로부터 수신된 통신 데이터를 디코딩 회로에 제공하여, 디코딩 회로에 의해 전송 라인 코드에서 NRZ 코드로 디코딩된 통신 데이터를 출력 단말로부터의 수신 데이터로서 출력하고, 모드 설정 신호에 의해 지정된 동작 모드가 휴면 모드일 경우, 통신 단말로부터 수신한 통신 데이터를 출력 단말로부터의 수신 데이터로서 출력한다.
상술한 바와 같이 구성된 송수신기에 따르면, 정상 모드에서, 전송 라인 코드로 인코딩된 통신 데이터는 전송 라인을 통해 송수신될 수 있다. 휴면 모드에서는, NRZ 코드로 표시된 데이터는 전송 라인을 통해 송수신될 수 있다.
즉, 송수신기에 따르면, 휴면 모드에서, NRZ 코드로 표시된 시작 신호는 인코딩 및 디코딩 회로의 동작 없이, 송수신될 수 있다. 따라서, 휴면 모드에서의 전력 소모가 감소될 수 있다.
송수신기는 클럭 신호를 생성하는 클럭 생성 섹션을 가지며, 클럭 생성 섹션에 의해 생성된 클럭 신호에 기초하여 인코딩 및 디코딩 회로의 동작을 제어하는 타이밍 신호를 생성하는 타이밍 생성 회로를 포함할 수 있다.
이 경우, 모드 설정 신호에 의해 지정된 동작 모드가 휴면 모드이면, 타이밍 생성 회로는 클럭 생성 섹션의 동작을 중지시켜, 인코딩 및 디코딩 회로의 동작을 중지시킨다.
따라서, 휴면 모드에서, 클럭 신호 및 여러 타이밍 신호의 생성이 또한 중지되기 때문에, 전력 소모는 더욱 줄어들 수 있게 된다.
1: 통신 시스템 3: 노드 3a: 마스터
3b: 슬레이브 5: 버스 통신 라인 10,40: 신호처리섹션
11: UART 12: 발진 회로 20,50: 송수신기
21,51: 타이밍 생성 섹션 22,52: 인코딩 및 디코딩 섹션
23: 전송 버퍼 24: 수신 버퍼 27: 인코딩 회로
28: 전송측 선택기 29: 디코딩 회로 30: 수신측 선택기
31: 비트 중재 회로

Claims (2)

  1. 송수신기로서,
    NRZ 코드로 표시된 전송 데이터를 수신하는 입력 단말과,
    NRZ 코드로 표시된 수신 데이터를 출력하는 출력 단말과,
    통신 라인을 통해 전송된 통신 데이터를 수신하고 출력하는 통신 단말과,
    NRZ 코드가 사전 설정된 전송 라인 코드로 인코딩되고 전송 라인 코드가 NRZ 코드로 디코딩되는 동작 모드인 정상 모드, 또는 저전력 소모 상태를 수립하기 위해 인코딩 및 디코딩 기능이 정지되는 동작 모드인 휴면 모드를 지정하는 모드 설정 신호를 수신하는 모드 설정 단말과,
    NRZ 코드를 전송 라인 코드로 인코딩하는 인코딩 회로와,
    전송 라인 코드를 NRZ 코드로 디코딩하는 디코딩 회로와,
    모드 설정 신호에 의해 지정된 동작 모드가 정상 모드일 경우, 입력 단자로부터 수신한 전송 데이터를 인코딩 회로로 제공하여 인코딩 회로에 의해 인코딩된 전송 데이터를 통신 단말로부터의 통신 데이터로서 출력하고, 모드 설정 신호에 의해 지정된 동작 모드가 휴면 모드일 경우, 입력 단자로부터 수신한 전송 데이터를 통신 단말로부터의 통신 데이터로서 출력하는 전송 스위칭 회로와,
    모드 설정 신호에 의해 지정된 동작 모드가 정상 모드인 경우, 통신 단말로부터 수신한 통신 데이터를 디코딩 회로로 제공하여 디코딩 회로에 의해 디코딩된 통신 데이터를 출력 단말로부터의 수신 데이터로서 출력하고, 모드 설정 신호에 의해 지정된 동작 모드가 휴면 모드인 경우, 통신 단말로부터 수신한 통신 데이터를 출력 단말로부터의 수신 데이터로서 출력하는 수신 스위칭 회로를 포함하는 송수신기.
  2. 제 1 항에 있어서,
    클럭 신호를 생성하는 클럭 생성 섹션을 가지며, 상기 클럭 생성 섹션에 의해 생성된 클럭 신호에 기초하여 인코딩 회로 및 디코딩 회로의 동작을 제어하는 타이밍 신호를 생성하는 타이밍 생성 회로를 더 포함하며,
    상기 타이밍 생성 회로는, 모드 설정 신호에 의해 지정된 동작 모드가 휴면 모드이면, 클럭 생성 섹션의 동작을 중지시켜, 상기 인코딩 회로 및 디코딩 회로의 동작을 중지시키는 송수신기.
KR1020120085061A 2011-08-03 2012-08-03 송수신기 KR101380683B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2011-170418 2011-08-03
JP2011170418A JP5905678B2 (ja) 2011-08-03 2011-08-03 トランシーバ

Publications (2)

Publication Number Publication Date
KR20130016110A KR20130016110A (ko) 2013-02-14
KR101380683B1 true KR101380683B1 (ko) 2014-04-15

Family

ID=47554356

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120085061A KR101380683B1 (ko) 2011-08-03 2012-08-03 송수신기

Country Status (5)

Country Link
US (1) US8718120B2 (ko)
JP (1) JP5905678B2 (ko)
KR (1) KR101380683B1 (ko)
CN (1) CN102916716B (ko)
DE (1) DE102012213732B4 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8788862B1 (en) * 2011-07-01 2014-07-22 Altera Corporation Method and system for efficiently transitioning a communication circuit from a low-power state
US9049120B1 (en) 2011-07-01 2015-06-02 Altera Corporation Method and system for operating a communication circuit during a low-power state
JP6054735B2 (ja) * 2012-12-19 2016-12-27 株式会社デンソー トランシーバ、通信装置
FR3003416B1 (fr) * 2013-03-18 2018-11-23 Sc2N Circuit de generation d'un signal module en largeur d'impulsion
FI126923B (fi) * 2014-09-26 2017-08-15 Genelec Oy Menetelmä ja laitteisto digitaalisen audiosignaalin tunnistamiseksi
US9397871B2 (en) 2014-09-30 2016-07-19 Infineon Technologies Ag Communication devices
DE102014116909B4 (de) * 2014-11-19 2016-07-28 Infineon Technologies Ag Empfänger, Sender, Verfahren zum Wiedergewinnen eines zusätzlichen Datenwerts aus einem Signal und Verfahren zum Übertragen eines Datenwerts und eines zusätzlichen Datenwerts in einem Signal
DE102016216867B3 (de) 2016-09-06 2017-11-02 Robert Bosch Gmbh Sensorsystem und Verfahren zum Betreiben eines Sensorsystems
US10277385B1 (en) * 2018-05-27 2019-04-30 Nxp B.V. Slave node for CAN bus network
FR3100628B1 (fr) * 2019-09-10 2023-04-14 St Microelectronics Grenoble 2 Communication par bus CAN
KR102256670B1 (ko) * 2019-11-06 2021-05-27 (주)로보티즈 효율적인 통신 버스 중재 시스템 및 방법
EP3855683A1 (en) * 2020-01-21 2021-07-28 Nxp B.V. Controller area network controller and transceiver
DE102020205278A1 (de) * 2020-04-27 2021-10-28 Robert Bosch Gesellschaft mit beschränkter Haftung Kommunikationssteuereinrichtung und Sende-/Empfangseinrichtung für eine Teilnehmerstation eines seriellen Bussystems und Verfahren zur Kommunikation in einem seriellen Bussystem

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970031387A (ko) * 1995-11-13 1997-06-26 윌리엄 이. 힐러 맨체스터 인코드된 데이터 같이,노이즈가 있는 간헐 데이터를 디코딩하는 방법 및 장치(method and apparatus for decoding noisy, intermittent data, such as manchester encoded data or the like)
JP2006134325A (ja) 2004-11-08 2006-05-25 Thomson Licensing 給電装置及び供給モジュール
US20090080465A1 (en) 2007-08-30 2009-03-26 Korea Advanced Institute Of Science And Technology Multiplexer circuit

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4897854A (en) * 1989-02-24 1990-01-30 General Instrument Corporation Alternate pulse inversion encoding scheme for serial data transmission
JP2752030B2 (ja) 1993-04-16 1998-05-18 沖電気工業株式会社 ローカルエリアネットワーク回線における信号送受信装置
JP3089905B2 (ja) * 1993-07-30 2000-09-18 株式会社デンソー 車両診断用通信システム
JP2004266335A (ja) 2003-01-31 2004-09-24 Toyota Industries Corp 調歩同期式シリアル通信回路及び調歩同期式シリアル通信回路を有する半導体集積回路
JP2005045521A (ja) * 2003-07-22 2005-02-17 Nissan Motor Co Ltd 車載ゲートウェイ装置
JP4983033B2 (ja) 2006-02-08 2012-07-25 ソニー株式会社 通信装置および方法、並びにプログラム
CN101009623A (zh) * 2007-01-29 2007-08-01 南京邮电大学 一种无线传感器网络节点及其实现方法
US8373357B2 (en) * 2009-01-26 2013-02-12 Microchip Technology Incorporated Modulator module in an integrated circuit device
JP5187277B2 (ja) * 2009-06-16 2013-04-24 ソニー株式会社 情報処理装置、及びモード切り替え方法
EP2339790A1 (en) * 2009-12-28 2011-06-29 Nxp B.V. Definition of wakeup bus messages for partial networking
JP5345963B2 (ja) 2010-02-16 2013-11-20 レノボ・シンガポール・プライベート・リミテッド 画像イメージを検索するタグデータの生成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970031387A (ko) * 1995-11-13 1997-06-26 윌리엄 이. 힐러 맨체스터 인코드된 데이터 같이,노이즈가 있는 간헐 데이터를 디코딩하는 방법 및 장치(method and apparatus for decoding noisy, intermittent data, such as manchester encoded data or the like)
JP2006134325A (ja) 2004-11-08 2006-05-25 Thomson Licensing 給電装置及び供給モジュール
US20090080465A1 (en) 2007-08-30 2009-03-26 Korea Advanced Institute Of Science And Technology Multiplexer circuit

Also Published As

Publication number Publication date
US8718120B2 (en) 2014-05-06
JP5905678B2 (ja) 2016-04-20
JP2013038465A (ja) 2013-02-21
DE102012213732B4 (de) 2024-03-21
CN102916716A (zh) 2013-02-06
US20130034132A1 (en) 2013-02-07
DE102012213732A1 (de) 2013-02-07
KR20130016110A (ko) 2013-02-14
CN102916716B (zh) 2014-12-03

Similar Documents

Publication Publication Date Title
KR101380683B1 (ko) 송수신기
KR101380681B1 (ko) 클럭 정보를 포함하도록 인코딩된 신호를 통신하는 송수신기
US9154175B2 (en) Transceiver and communication apparatus transmitting and receiving data encoded by transmission code
CN102577253B (zh) 用于对总线系统的用户进行唤醒的方法和装置
JP5379308B2 (ja) バスシステムの加入者をウェイクアップさせる方法及び装置、並びに、対応する加入者
US20130067129A1 (en) Communication system and slave node
JP2013030932A (ja) 通信システム及び、当該通信システムに用いられるサブマスタノード
US8929431B2 (en) Transceiver for serial data communication utilizing PWM encoded signal
JP5678849B2 (ja) 通信システム及びトランシーバ
US9094279B2 (en) Communication apparatus for transmission of binary coded signal
JP5644725B2 (ja) トランシーバ
JP5617795B2 (ja) 通信システム及び、当該通信システムに用いられるマスタノード、スレーブノード
JP2016127523A (ja) 通信システム及びサブマスタノード
JP2013062723A (ja) 通信システム、並びに、当該通信システムを構成するマスタノード及びスレーブノード
JP6094609B2 (ja) 通信システム
US10038459B2 (en) Network control device
JP5922350B2 (ja) 通信システム,トランシーバ
CN111586817B (zh) 控制方法、装置、汽车及存储介质
JP5678828B2 (ja) トランシーバ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170317

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180316

Year of fee payment: 5