KR101380621B1 - Semiconductor device testing apparatus - Google Patents
Semiconductor device testing apparatus Download PDFInfo
- Publication number
- KR101380621B1 KR101380621B1 KR1020120101627A KR20120101627A KR101380621B1 KR 101380621 B1 KR101380621 B1 KR 101380621B1 KR 1020120101627 A KR1020120101627 A KR 1020120101627A KR 20120101627 A KR20120101627 A KR 20120101627A KR 101380621 B1 KR101380621 B1 KR 101380621B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor device
- tester
- plate
- socket
- sockets
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
- G01R31/2867—Handlers or transport devices, e.g. loaders, carriers, trays
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
Landscapes
- Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
반도체 디바이스 테스트 장치가 개시된다. 하나의 측면에 따르면, 반도체디바이스가 삽입되는 소켓과 소켓커버부가 제공된다. 이러한 구성은 소켓과 소켓커버부가 일대일로 결합되어 반도체디바이스의 전기적 접속을 유지시킨다. 또한 다른 측면에 따르면, 다수개의 소켓이 배열된 테스터 보드로서, 각 소켓은 삽입된 반도체 디바이스가 전기적으로 접속되는 접속위치에 있을 때 해당 반도체디바이스의 검사가 가능하고, 다수개의 소켓에 삽입된 반도체 디바이스의 일부 또는 전부를 해당 소켓의 각각의 접속위치에 위치하도록 동시에 가압가능하게 설치되는 배치 가압 구조를 포함한다. 이상의 구성에 따라 동시에 검사할 수 있는 디바이스 수가 증가되고, 인덱스 타임이 감소되어 검사효율 및 생산성이 높아진다.A semiconductor device test apparatus is disclosed. According to one aspect, a socket and a socket cover portion into which a semiconductor device is inserted are provided. This configuration combines the socket and the socket cover part one-to-one to maintain electrical connection of the semiconductor device. According to another aspect, a plurality of sockets are arranged in a tester board, each socket is capable of inspecting the semiconductor device when the inserted semiconductor device is in the connection position to be electrically connected, the semiconductor device inserted into the plurality of sockets And a batch pressing structure that is pressably installed at the same time so that some or all of the portions thereof are positioned at respective connection positions of the corresponding sockets. According to the above configuration, the number of devices that can be inspected at the same time is increased, and the index time is reduced, thereby increasing inspection efficiency and productivity.
Description
본 발명은 반도체 소자의 다단 테스트 헤드 공급 장치에 관한 것으로서, 더욱 상세하게는 단위 공간에 테스트 헤드를 적층 또는 다단으로 배치하여 공간 효율성을 높이고 다단으로 배치한 테스트 헤드로 반도체 소자의 테스트 수량을 확장하여 단일 핸들러 설비에서 N배의 동시 테스트 수 (Parallel)을 늘리는 방법과 이를 운용하는 방법에 대한 것이다.The present invention relates to a multi-stage test head supply apparatus for a semiconductor device. More particularly, the test heads are stacked or stacked in a unit space to increase space efficiency and to extend the test quantity of the semiconductor device to a multi-stage test head. It is about how to increase the number of parallel tests by N times in a single handler facility and how to operate it.
본 발명은 다단 테스트 헤드에서 기존의 소자 접속기 인 즉, 컨텍터를 사용하지 않고 다수의 소켓 커버 또는 소켓 자체 결속형 지그 형태의 소자 접속기를 사용하는 방법에 대한 것이다.
The present invention relates to a method of using a device connector in the form of a plurality of socket covers or a socket self-binding jig without using a contactor, that is, a conventional device connector in a multi-stage test head.
종래 반도체 소자의 테스트는 주로 "반도체 디바이스 핸들러 시스템" 에 의하여 수행되고 있다. 기존의 반도체 디바이스 핸들러 시스템은 테스트 사이트 외부에 있는 반도체디바이스를 공급, 배출하는 셔틀을 이용한다. 셔틀에 배열된 자재를 전자 접속기가 진공 흡착하여 테스트 소켓에 전기적인 접촉을 유지하도록 함으로써 테스트가 수행되고, 테스트가 끝난 소자를 셔틀에 놓아 배출한다.The testing of conventional semiconductor devices is mainly carried out by "semiconductor device handler systems". Conventional semiconductor device handler systems use shuttles to supply and discharge semiconductor devices outside the test site. The test is performed by vacuum adsorbing the materials arranged in the shuttle to maintain electrical contact with the test socket, and the tested device is placed in the shuttle and discharged.
그러나 이러한 기존의 일반적인 방식은 동시 테스트 자재가 증가함에 비례하여 컨텍터의 구성 부품이 늘어나고 컨텍터의 면적 또는 체적이 증가한다. 따라서, 자재 이송 장치로부터 테스트 소켓 간의 거리가 증가하게 되고 이로 인해 테스트 종료 시점에서 테스트가 시작되는 시간 즉, 인텍스 타임(Index time)이 증가되는 결과를 초래하게 된다. 추가로 컨텍터는 반도체 소자의 전기적인 접속 및 자재 이송 배출에 반드시 필요한 역할을 수행하지만 전기적인 접속을 유지하기 위해서는 접속 시 이를 유지시켜주는 힘이 필요하다. 따라서 컨텍터를 구성하기 위해서는 기타 구동축과 이를 뒷받침 해주는 기계적 구성이 필요하다. 이러한 조건들에 의해 동시 테스트 할 수 있는 반도체 소자의 확장, 증가 방법에 제한이 발생하고 있다.However, this conventional general approach increases the number of components of the contactor and the area or volume of the contactor in proportion to the increase in the number of simultaneous test materials. Therefore, the distance between the test sockets from the material transfer device is increased, which results in an increase in the time at which the test is started at the end of the test, that is, the index time. In addition, the contactor plays an essential role in the electrical connection and discharge of material transfer of the semiconductor device, but in order to maintain the electrical connection, a force for maintaining it is required. Therefore, to configure the contactor, other drive shafts and the mechanical configuration to support them are required. Under these conditions, there are limitations on the method of expansion and increase of semiconductor devices that can be simultaneously tested.
최근의 반도체 소자 테스트 방법의 동향은 동시에 테스트하기 위한 테스트 소켓이 증가하고, 테스트 소켓 간의 거리 즉, 피치(Pitch)가 큰 실장 보드의 형태가 많아지고 있다. 실장 보드의 장점은 기존의 고 가격 대의 ATE(Auto test equipment) 형태의 테스터 보다 비용 대비 높은 테스트 성능을 얻을 수 있기 때문이다. 그러므로 실장 테스터를 이용하여 공간성 및 생산성을 높일 수 있는 방법이 필요하다.
Recent trends in semiconductor device test methods have increased the number of test sockets for testing at the same time, the number of mounting boards with a large pitch (Pitch) between the test sockets. The advantage of the mounting board is that it can achieve higher cost performance than traditional high priced auto test equipment (ATE) type testers. Therefore, there is a need for a method that can increase space and productivity using a mounting tester.
본 발명은 상술한 종래의 문제점을 감안하여 안출된 것으로서, 보다 신속하게 테스트를 진행할 수 있는 반도체 디바이스 테스트 장치를 제공한다.SUMMARY OF THE INVENTION The present invention has been made in view of the above-described conventional problems, and provides a semiconductor device test apparatus that can test more quickly.
본 발명은 동시에 다수개의 디바이스를 테스트할 수 있는 반도체 디바이스 테스트 장치를 제공한다.The present invention provides a semiconductor device test apparatus capable of testing a plurality of devices at the same time.
본 발명은 장치 자체가 차지하는 면적을 대폭 축소함과 동시에 테스트를 위한 장치의 이동거리를 최소화하는 반도체 디바이스 테스트 장치를 제공한다.
The present invention provides a semiconductor device test apparatus which greatly reduces the area occupied by the apparatus itself and minimizes the moving distance of the apparatus for testing.
본 발명은 제1실시예에 따른 반도체 디바이스 테스트 장치를 제공하며, 이 장치는: 삽입된 반도체 디바이스가 전기적으로 접속되는 접속위치에 있을 때 해당 반도체디바이스의 검사가 가능한 소켓; 및 상기 소켓과 결합과 분리가 가능하도록 설치되고, 결합상태일 때 상기 삽입된 반도체 디바이스가 상기 접속위치에 위치하도록 가압가능하게 설치되는 누름구조를 포함하는 소켓커버부;를 포함한다.The present invention provides a semiconductor device test apparatus according to a first embodiment, comprising: a socket capable of inspecting a semiconductor device when an inserted semiconductor device is in a connection position to be electrically connected; And a socket cover portion installed to be coupled to and detached from the socket, and including a pressing structure to be pressurized so that the inserted semiconductor device is positioned at the connection position when in a coupled state.
상기 소켓커버부는: 커버몸체; 상기 커버몸체에 설치되어 상기 소켓의 양측면을 그립하여 상기 결합상태를 유지하는 한쌍의 걸쇠; 및 상기 커버몸체에 설치되는 상기 누름구조;를 포함하고, 상기 누름구조는: 누름위치와 해제위치 간의 가동구간을 갖고 상기 누름위치에 있을 때 상기 삽입된 반도체디바이스를 상기 접속위치에 위치시키는 스크류형 가동 블레이드와, 상기 커버몸체에 장착되는 너트요소를 포함하여, 상기 가동블레이드를 회전시켜서 상기 가동구간 내의 이동이 이루어진다.The socket cover portion: a cover body; A pair of latches installed on the cover body to grip both sides of the socket to maintain the coupling state; And the pressing structure installed on the cover body, wherein the pressing structure has a movable section between a pressing position and a releasing position and has a screw type for positioning the inserted semiconductor device in the connecting position when in the pressing position. Including a movable blade and a nut element mounted to the cover body, the movable blade is rotated to move in the movable section.
본 발명은 제2실시예에 따른 반도체 디바이스 테스트 장치를 제공하며, 이 장치는: 다수개의 소켓이 배열된 테스터 보드로서, 각 소켓은 삽입된 반도체 디바이스가 전기적으로 접속되는 접속위치에 있을 때 해당 반도체디바이스의 검사가 가능하고; 그리고, 상기 다수개의 소켓에 삽입된 반도체 디바이스의 일부 또는 전부를 해당 소켓의 각각의 접속위치에 위치하도록 동시에 가압가능하게 설치되는 배치 가압 구조;를 포함한다.The present invention provides a device for testing a semiconductor device according to a second embodiment, the device comprising: a tester board having a plurality of sockets arranged thereon, each socket having a corresponding semiconductor when the inserted semiconductor device is in a connection position electrically connected thereto; Inspection of the device is possible; And an arrangement pressing structure in which part or all of the semiconductor devices inserted into the plurality of sockets are pressurized at the same time so as to be positioned at respective connection positions of the sockets.
상기 배치 가압 구조는: 상기 테스터보드 상에서 승강가능하게 설치되는 승강플레이트와, 상기 다수개의 소켓의 일부 또는 전부에 대응하여 상기 승강플레이트 하면에 설치되는 하나 이상의 블레이드를 포함한다.The arrangement pressurization structure includes: an elevating plate mounted on the tester board so as to be elevated, and at least one blade installed on a lower surface of the elevating plate corresponding to some or all of the plurality of sockets.
상기 배치 가압 구조는: 상기 승강플레이트의 상부에서 상기 테스터보드와 결합 가능하게 배치되고, 상하 관통하는 다수개의 부싱요소를 구비하는 고정플레이트; 상기 고정플레이트의 상부에 배치되고 상기 다수개의 부싱요소를 통과하는 다수개의 제1조정로드를 통해 상기 승강플레이트와 연결되며, 상하 관통하는 다수개의 관통홀을 구비하는 조정플레이트; 상기 다수개의 관통홀을 통과하는 다수개의 제2조정로드에 지지되어, 상기 조정플레이트 상부에 설치되는 볼부싱요소; 및 상기 볼부싱요소와 나사 결합되어 상하이동이 가능하고, 하단부가 상기 조정플레이트에 무한회전하도록 연결된 볼스크류;를 포함하고, 상기 볼스크류가 상기 볼부싱요소을 통해 상하이동하면, 상기 조정플레이트, 상기 승강플레이트, 및 상기 다수개의 블레이드가 함께 상하이동한다.The arrangement pressurizing structure may include: a fixed plate disposed to be coupled to the tester board at an upper portion of the elevating plate and having a plurality of bushing elements penetrating up and down; An adjusting plate disposed on the fixing plate and connected to the elevating plate through a plurality of first adjusting rods passing through the plurality of bushing elements, the adjusting plate having a plurality of through holes penetrating up and down; A ball bushing element supported by the plurality of second adjustment rods passing through the plurality of through holes and installed on the adjustment plate; And a ball screw coupled to the ball bushing element and capable of moving up and down, and having a lower end connected to the adjustment plate infinitely. The ball screw is moved up and down through the ball bushing element. The plate and the plurality of blades move together.
바람직하게 상기 테스터보드의 하나 이상을 소정 높이로 지지하는 테스터 랙을 더 포함한다.Preferably further includes a tester rack for supporting one or more of the tester board to a predetermined height.
상기 테스터 랙에는 상기 테스터보드가 다수개 종방향으로 나열되어 배치되고, 상기 테스터 랙은 상기 다수개의 테스터 보드의 각각을 횡방향으로 슬라이딩 이동이 가능하도록 지지하여 각 테스터 보드를 상기 테스터 랙의 외부로 노출시킬 수 있다.The tester rack has a plurality of tester boards arranged in a longitudinal direction, and the tester rack supports each of the plurality of tester boards so as to be slidable in the transverse direction so that each tester board is outside of the tester rack. May be exposed.
상기 테스터 랙의 하나 이상을 승강 가능하게 장착하는 승강장치를 더 포함할 수 있다.
The apparatus may further include a lifting device configured to lift at least one of the tester racks.
본 발명에 따르면, 기존의 핸들러나 로직 핸들러의 컨텍터 형태가 아닌 비교적 심플한 소켓커버부를 채용하기 때문에, 저비용으로 시스템을 구현할 수 있고 테스터 수를 증가시킬 수 있다. 이러한 소켓커버부 방식은 다수의 소켓에 1:1로 반도체 소자를 전기적인 접속을 이루도록 하기 때문에, 다수의 컨텍터를 수직 방향으로 설치하지 않아 공간 활용도 향상이 이루어지고, 컨텍터 확장에 따른 주변 부품이 필요 없으므로 장비 가격을 낮출 수 있는 장점이 있다. 더욱이 테스터의 소켓의 배열이 변경되더라도 변경이 용이한 장점을 갖고 있다. 또한 본 발명의 배치 가압 구조는 동시에 복수개의 반도체 디바이스의 검사를 진행할 수 있기 때문에 테스트 시간을 대폭으로 감소시키고 이는 비용 및 원가 절감의 측면에서 큰 효과를 거둘 수 있다. 장치 자체가 차지하는 면적이 크게 줄어들고 테스트를 위한 이동거리가 축소되어 그러한 효과가 더욱 배가될 수 있다. 또한 본 발명의 테스터 랙과 테스터 랙을 승강시키는 구조는 기설치된 여타 검사를 위한 장치들의 변동없이 그들의 동작 범위 내에서 각 검사 단계마다 정위치에 디바이스를 위치시킬 수 있기 때문에 더욱 신속한 검사가 진행될 수 있을 뿐만 아니라 작업장 공간을 효율적으로 이용할 수 있도록 한다. 컨텍터 기반의 반도체 소자 테스트에서는 테스트 종료 후 테스트 진입 시간인 인덱스타임(INDEX TIME)에 의해 단위 시간당 생산량이 영향을 받게 되지만, 본 발명에서 채용되는 소켓커버부, 테스터보드 및 테스터 랙 방식은 테스트 종료 시간 차이에 따른 머신 싸이클 타임을 기반으로 테스트가 진행되므로 테스트 타임에 따른 연속적인 테스터의 운영을 통해 무한대의 동시 테스트 수를 늘리는 효과를 얻게 된다.
According to the present invention, since a relatively simple socket cover portion is employed, which is not a conventional handler or a logic handler contactor, the system can be implemented at low cost and the number of testers can be increased. Since the socket cover part electrically connects the semiconductor devices to the plurality of sockets in a 1: 1 manner, space utilization is improved by not installing a plurality of contacts in a vertical direction, and peripheral parts according to the expansion of the contacts. This eliminates the need for costly equipment. Moreover, even if the socket arrangement of the tester is changed, it is easy to change. In addition, since the batch pressurization structure of the present invention can simultaneously inspect a plurality of semiconductor devices, the test time can be greatly reduced, which can have a great effect in terms of cost and cost. The effect can be further magnified by the fact that the area occupied by the device itself is significantly reduced and the travel distance for testing is reduced. In addition, the tester rack and the structure of elevating the tester rack of the present invention can be carried out more quickly because the device can be placed in place at each inspection step within their operating range without variation of the devices for other inspections already installed. In addition, it enables efficient use of workplace space. In the contactor-based semiconductor device test, the output per unit time is affected by the index time (INDEX TIME), which is the test entry time after the end of the test. However, the socket cover part, the tester board, and the tester rack method employed in the present invention end the test. Since the test is based on the machine cycle time according to the time difference, the continuous tester operation according to the test time increases the number of infinite simultaneous tests.
도 1은 본 발명의 제1실시예에 따른 반도체 디바이스 테스트 장치를 도시한 도면이다.
도 2는 도 1의 장치에서 소켓커버부의 단면도이다.
도 3은 도 1의 장치에서 소켓커버부의 일부를 나타내는 도면이다.
도 4는 본 발명의 제2실시예에 따른 반도체 디바이스 테스트 장치를 도시한 도면이다.
도 5a 및 도 5b는 도 4의 장치의 동작을 설명하기 위해 도시한 도면이다.
도 6 및 7은 본 발명의 다단 테스터 랙과 그 활용의 예시를 도시한 도면이다.1 is a diagram illustrating a semiconductor device test apparatus according to a first embodiment of the present invention.
2 is a cross-sectional view of the socket cover portion in the apparatus of FIG.
3 is a view showing a part of the socket cover portion in the apparatus of FIG.
4 is a diagram illustrating a semiconductor device test apparatus according to a second exemplary embodiment of the present invention.
5A and 5B are diagrams for explaining the operation of the apparatus of FIG.
6 and 7 are diagrams showing examples of the multi-stage tester rack of the present invention and its utilization.
이하 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 본 발명의 실시예를 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. In describing the embodiments of the present invention, if it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.
본 발명의 제1실시예에 따른 반도체 디바이스 테스트 장치는, 도 1에 도시한 바와 같이, 소켓(1)과 소켓커버부(2)를 포함한다.The semiconductor device test apparatus according to the first embodiment of the present invention includes a
소켓(1)은 소켓몸체(11)에 개별 피검사 반도체 디바이스(미도시)가 삽입되는 디바이스삽입홈(12)이 형성된 형태이다. 이러한 소켓(1)은 삽입된 반도체 디바이스가 전기적으로 접속되는 접속위치에 있을 때 해당 반도체디바이스의 검사가 가능한 상태가 된다. 또한 소켓(1)에는 후술되는 바와 같은 소켓커버부(2)의 걸쇠(22)가 걸리는 걸림턱(13)이 양측면에 형성된다.The
소켓커버부(2)는 소켓(1)과 결합과 분리가 가능하도록 설치되는 요소로서, 소켓(1)과 결합된 상태일 때 소켓에 삽입된 반도체 디바이스가 소켓(1) 내에서 접속위치에 위치하도록 가압한다. 이를 위한 소켓커버부(2)는 커버몸체(21)와, 커버몸체(21)에 설치되는 한쌍의 걸쇠(22)와, 커버몸체(21)에 설치되는 누름구조를 포함한다.The
상술한 바와 같이 소켓커버부(2)는 소켓(1)과 결합과 분리가 가능한 요소로서, 한쌍의 걸쇠(22)에 의해서 소켓(1)의 양측면 부위의 걸림턱(13)에 걸리도록 그립하여 결합상태를 유지한다. 이러한 결합상태에서 누름구조가 작동하여 소켓(1)에 삽입된 반도체디바이스를 소켓(1) 내에서 접속위치에 위치하도록 하여 검사가 가능한 상태가 되도록 한다.As described above, the
한쌍의 걸쇠(22)는, 예로서, 각각 커버몸체(21)의 양측에서 커버몸체(21) 쪽으로 탄발력을 갖고 회동하도록 설치될 수 있다.The pair of
이상과 같이 반도체디바이스가 소켓(1)에 삽입되거나 탈거되는 것과, 소켓커버부(2)가 소켓(1)과 결합하거나 분리되는 것은 피커 및 그리퍼와 같은 외부장치(미도시)가 수행을 한다.As described above, the semiconductor device is inserted into or removed from the
누름구조는 스크류형 가동 블레이드(231)와 커버몸체(21)에 형성되는 너트요소(211)를 포함한다. 가동 블레이드(231)와 너트요소(211)는 가동 블레이드(231)가 누름위치와 해제위치 간의 가동구간을 갖도록 구성된다. 가동 블레이드(231)가 누름위치에 있을 때 소켓(1)에 삽입된 반도체디바이스가 눌려서 접속위치에 위치된다.The pressing structure includes a screw-type
가동 블레이드(231)와 너트요소(211)는, 볼스크류와 볼부싱과 같은 스크류와 너트 구성으로 구현될 수 있고, 그 외 다른 구성으로도 가능하다.The
또한 가동 블레이드(231)를 회전시키기 위한 구성은, 가동 블레이드(231)를 직접 회전시키는 방식도 가능하고, 또한 도시한 바와 같이 커버몸체(21) 상에 회전가능하게 배치되고 커버몸체(21)에 형성된 너트요소(211)와 연통하도록 형성된 너트구멍(241)을 가지는 회전판(24)을 회전시켜서 가동 블레이드(231)가 회전하도록 할 수 있다. 회전판(24)에는 핀홀(242)과 핀홀(242)에 삽입된 핀(243)이 설치되어 회전판(24)의 회전에 도움을 주도록 할 수 있다.In addition, the configuration for rotating the
또한, 도 3에서 알 수 있는 바와 같이, 회전판(24)의 아래에는 회전판(24)의 회동 범위, 즉 가동 블레이드(231)의 가동구간을 정의하는 안내판(25)을 포함할 수 있다. 안내판(25)은 그 상면에 안내그루브(251)이 설치되고, 그에 대응하는 회전판(24)의 하면에 안내그루브(251)에 삽입되는 핀이 설치되어 회전판(24)의 회동범위를 제한함으로써 가동 블레이드(231)의 가동구간을 정의한다. 다시 말해서, 안내판(25)에 의해 가동 블레이드(231)는 해제위치에서 누름위치까지만 승강할 수 있게 된다. 안내판(25)에도 마찬가지로 커버몸체(21)에 형성된 너트요소(211)와 연통하도록 너트구멍(242)을 가지며, 커버몸체(21)에 고정될 수 있다.In addition, as can be seen in Figure 3, under the rotating
따라서, 제1실시예에 따른 반도체 디바이스 테스트 장치는 가동 블레이드(231)를 직접 회전시키거나 회전판(24)을 회전시킴으로써 가동 블레이드(231)가 상하방향으로 가동구간 내를 이동하게 된다. 그럼으로써 해제위치에서 누름위치로, 또는 누름위치에서 해제위치로 이동한다. 해제위치에서 누름위치로 하강하게 되면, 소켓(1)에 삽입된 피검사물인 반도체디바이스가 눌려서 접속위치에 위치하게 되고 테스트가 진행된다.
Therefore, in the semiconductor device test apparatus according to the first embodiment, the
이하에서는 제2실시예에 따른 반도체 디바이스 테스트 장치를 설명한다.Hereinafter, a semiconductor device test apparatus according to a second embodiment will be described.
도 4 내지 도 7은 본 발명의 제2실시예에 따른 반도체 디바이스 테스트 장치와 테스터 랙을 보여준다. 도면에서 알 수 있는 바와 같이, 제2실시예는 배치(batch)로 테스트를 실시할 수 있는 구성에 관한 것이다.4 to 7 show a semiconductor device test apparatus and a tester rack according to a second embodiment of the present invention. As can be seen from the figure, the second embodiment relates to a configuration in which a test can be carried out in a batch.
구체적으로, 제2실시예에 따른 반도체 디바이스 테스트 장치는 다수개의 소켓(110)이 배열된 테스터보드(100)와, 소켓(110)에 삽입된 반도체디바이스들을 한꺼번에 가압할 수 있는 배치 가압 구조(3)를 포함한다.In detail, the semiconductor device test apparatus according to the second exemplary embodiment may include a
다수개의 소켓(110)의 각각에 삽입된 각각의 반도체디바이스는 소켓(110) 내부에서 전기적으로 접속되는 접속위치에 있을 때 검사가 가능하다.Each semiconductor device inserted into each of the plurality of sockets 110 can be inspected when it is in a connection position electrically connected within the socket 110.
제2실시예에서 채용되는 배치 가압 구조(3)는 다수개의 소켓(110)에 삽입된 반도체디바이스의 일부 또는 전부를 해당 소켓(110)의 각각의 접속위치에 위치하도록 동시에 가압가능하게 설치된다.The
이러한 배치 가압 구조(3)는, 테스터보드(100) 상에서 승강가능하게 설치되는 승강플레이트(200)와, 승강플레이트(200) 하면에 설치되는 하나 이상의 블레이드(210)를 포함한다. 하나 이상의 블레이드(210)는 다수개의 소켓의 일부 또는 전부에 대응하여 설치된다.The
따라서, 승강플레이트(200)가 승강할 때 그 하면에 설치된 하나 이상의 블레이드(210)가 같이 승강하여, 블레이드(210)가 누름위치와 해제위치 간의 가동구간을 이동하게 되는 것이다. 즉, 블레이드(210)가 해제위치에서 누름위치로 하강하면 다수개의 소켓(110)에 삽입된 대응하는 반도체디바이스를 눌러서 접속위치에 위치하도록 한다. 그 반대로 승강플레이트(200)가 상승하면 블레이드(210)가 누름위치에서 해제위치로 복귀된다.Therefore, when the elevating
이와 같은 승강플레이트(200)의 승강은, 예를 들어, 아래와 같은 구성에 의해 구현될 수 있다.The lifting of the
제2실시예에 따른 반도체 디바이스 테스트 장치는 승강플레이트(200)의 상부에서 테스터보드(100)와 결합 가능하게 배치되고, 상하 관통하는 다수개의 부싱요소(310)를 구비하는 고정플레이트(300)를 포함한다. 고정플레이트(300)는, 예를 들어, 고정을 위한 락킹과 락킹해제가 가능한 다수개의 그립요소(320)를 구비하여 그립요소(320)가 테스터보드(100)의 측면을 그립하는 방식으로 고정될 수 있다. 따라서, 그립요소(320)의 락킹과 락킹해제를 통해 고정플레이트(300) 및 배치 가압 구조(3) 전체가 테스터보드(100) 상에서 위치 이동하여 고정될 수 있다.The semiconductor device test apparatus according to the second exemplary embodiment includes a fixing
또한 제2실시예에 따른 반도체 디바이스 테스트 장치는 고정플레이트(300) 상부에 배치되는 조정플레이트(400)를 포함한다. 조정플레이트(400)는 다수개의 부싱요소(310)를 통과하는 다수개의 제1조정로드(410)를 통해 승강플레이트(200)와 연결된다. 조정플레이트(400)는 또한 상하 관통하는 다수개의 관통홀(420)을 구비한다. 따라서 조정플레이트(400)가 승강하면 승강플레이트(200)가 같이 승강하는 구조가 된다. In addition, the semiconductor device test apparatus according to the second embodiment includes an
조정플레이트(400)의 상부에는 볼부싱요소(500)가 배치되며, 볼부싱요소(500)는 조정플레이트(400)에 형성된 다수개의 관통홀(420)을 통과하는 다수개의 제2조정로드(520)에 지지됨으로써 고정플레이트(300)에 고정된다.A
볼부싱요소(500)에는 볼스크류(600)가 나사 대우로 결합되어 상하이동이 가능하게 배치되며, 그 하단이 조정플레이트(400)에 연결된다. 따라서 볼스크류(600)가 승강하면 조정플레이트(400)가 승강하게 된다. 이를 위해 바람직하게는 볼스크류(600)가 조정플레이트(400)에 무한회전하도록 결합될 수 있다.A
도 5a 및 도 5b를 참조하여 볼스크류(600)가 볼부싱요소(500)를 통해 회전하여 하강하면, 조정플레이트(400), 승강플레이트(200), 및 승강플레이트(200) 하면에 설치된 다수개의 블레이드(210)가 하강하여 해제위치에서 누름위치로 이동하면 대응하는 소켓(110)에 삽입된 반도체디바이스를 누름으로써 접속위치에 위치시키게 된다. 반대로, 볼스크류(600)가 회전하여 상승하면, 조정플레이트(400), 승강플레이트(200), 및 승강플레이트(200) 하면에 설치된 다수개의 블레이드(210)가 상승하여, 블레이드(210)가 누름위치에서 해제위치로 상승하게 된다.5A and 5B, when the
이후에는 그립요소(320)를 락킹해제하여 고정플레이트(300)를 포함하는 상술한 배치 가압 구조(3)를 테스터보드(100)의 다른 위치로 이동시켜서 다른 반도체디바이스들을 검사하도록 할 수 있다. 이때, 피커가 검사가 완료된 반도체디바이스를 소켓(110)으로부터 분리하여 이동시키게 된다.Thereafter, the
바람직하게 본 발명은, 상술한 제2실시예의 반도체 디바이스 테스트 장치를 다수개 지지할 수 있는 테스터 랙(rack)을 포함하여, 도 6 및 7에 도시한 바와 같이 테스터보드(100)와 배치 가압 구조(3)를 다층으로 적층하여 사용할 수 있다. 즉, 테스터 랙(700)은 바람직하게는 상술한 테스터보드(100)를 포함하는 배치 가압 구조를 종방향의 다단으로 지지할 수 있다. 테스터보드(100)는 테스터 랙(700) 내에서 다층으로 배치되고, 각 테스터보드(100)를 전후방으로 이동시키는 실린더(31)가 각각 배치된다. 실린더(31)는 테스터보드(100)에 검사받을 디바이스를 장착하거나 탈착하기 위해 슬라이딩 이동으로 테스터 랙(700)에서 노출된 상태가 된다. 또한, 검사를 진행할 때에도 개별 테스터보드(100)가 테스터 랙(700)으로부터 노출되어 가압수단(미도시)에 의해 배치 가압 구조(3)를 작동시킴으로써 검사를 진행할 수 있다. 또한 다르게는 테스터 랙(700) 내부에 가압 구조를 더 구비시켜서 테스터보드(100)가 테스터 랙(700) 내부에 위치한 상태로 검사를 진행하는 방식도 가능하다.Preferably, the present invention includes a
또한, 도 7에서 알 수 있는 바와 같이, 테스터 랙(700)의 하나 이상이 예를 들어 승강장치(4)에 승강되도록 장착될 수 있다. 이 경우에, 테스터 랙(700)이 승강장치(4) 내에서 상하이동을 함으로써 기설치된 핸들러, 픽업장치, 가압장치 등의 검사를 위한 장비의 동작 범위 내에서 신속하게 단계별 정위치에 위치될 수 있다.In addition, as can be seen in FIG. 7, one or more of the tester racks 700 may be mounted, for example, to be elevated in the
이상, 본 발명의 상세한 설명에서는 구체적인 실시예에 관해서 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 당해 분야에서 통상의 지식을 가진 자에게 있어서 자명하다 할 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments.
1, 110: 소켓 2: 소켓커버부
3: 배치 가압 구조 11: 소켓몸체
12: 디바이스삽입홈 13: 걸림턱
21: 커버몸체 22: 걸쇠
24: 회전판 25: 안내판
100: 테스터보드 200: 승강플레이트
210: 블레이드 211: 너트요소
231: 가동 블레이드 300: 고정플레이트
310: 부싱요소 320: 그립요소
400: 조정플레이트 410: 제1조정로드
420: 관통홀 500: 볼부싱요소
520: 제2조정로드 600: 볼스크류
700: 테스터 랙
1, 110: socket 2: socket cover
3: batch pressurized structure 11: socket body
12: Device insertion groove 13: Jamming jaw
21: cover body 22: latch
24: rotating plate 25: guide plate
100: tester board 200: elevating plate
210: blade 211: nut element
231: movable blade 300: fixed plate
310: bushing element 320: grip element
400: adjustment plate 410: first adjustment rod
420: through hole 500: ball bushing element
520: second adjusting rod 600: ball screw
700: tester rack
Claims (8)
다수개의 소켓이 배열된 테스터 보드로서, 각 소켓은 삽입된 반도체 디바이스가 전기적으로 접속되는 접속위치에 있을 때 해당 반도체디바이스의 검사가 가능하고; 그리고,
상기 다수개의 소켓에 삽입된 반도체 디바이스의 일부 또는 전부를 해당 소켓의 각각의 접속위치에 위치하도록 동시에 가압가능하게 설치되는 배치 가압 구조;를 포함하고,
상기 배치 가압 구조는:
상기 테스터보드 상에서 승강가능하게 설치되는 승강플레이트와, 상기 다수개의 소켓의 일부 또는 전부에 대응하여 상기 승강플레이트 하면에 설치되는 하나 이상의 블레이드를 포함하는 것인,
반도체 디바이스 테스트 장치.
In the semiconductor device test apparatus:
A tester board in which a plurality of sockets are arranged, each socket capable of inspecting the semiconductor device when the inserted semiconductor device is in a connection position to which it is electrically connected; And,
And a batch pressing structure in which part or all of the semiconductor devices inserted into the plurality of sockets are pressurized at the same time so as to be positioned at respective connection positions of the sockets.
The batch pressurized structure is:
It includes a lifting plate which is installed on the tester board to be elevated, and at least one blade installed on the lower surface of the lifting plate corresponding to some or all of the plurality of sockets,
Semiconductor device test apparatus.
상기 승강플레이트의 상부에서 상기 테스터보드와 결합 가능하게 배치되고, 상하 관통하는 다수개의 부싱요소를 구비하는 고정플레이트;
상기 고정플레이트의 상부에 배치되고 상기 다수개의 부싱요소를 통과하는 다수개의 제1조정로드를 통해 상기 승강플레이트와 연결되며, 상하 관통하는 다수개의 관통홀을 구비하는 조정플레이트;
상기 다수개의 관통홀을 통과하는 다수개의 제2조정로드에 지지되어, 상기 조정플레이트 상부에 설치되는 볼부싱요소; 및
상기 볼부싱요소와 나사 결합되어 상하이동이 가능하고, 하단부가 상기 조정플레이트에 무한회전하도록 연결된 볼스크류;를 포함하고,
상기 볼스크류가 상기 볼부싱요소을 통해 상하이동하면, 상기 조정플레이트, 상기 승강플레이트, 및 상기 다수개의 블레이드가 함께 상하이동하는 것인,
반도체 디바이스 테스트 장치.
The system of claim 3, wherein the batch pressurization structure is:
A fixed plate disposed to be coupled to the tester board at an upper portion of the elevating plate and having a plurality of bushing elements penetrating upward and downward;
An adjusting plate disposed on the fixing plate and connected to the elevating plate through a plurality of first adjusting rods passing through the plurality of bushing elements, the adjusting plate having a plurality of through holes penetrating up and down;
A ball bushing element supported by the plurality of second adjustment rods passing through the plurality of through holes and installed on the adjustment plate; And
And a ball screw coupled to the ball bushing element so as to be movable, and having a lower end connected to the adjustment plate infinitely.
When the ball screw is moved through the ball bushing element, the adjustment plate, the lifting plate, and the plurality of blades are moved together,
Semiconductor device test apparatus.
상기 테스터보드의 하나 이상을 소정 높이로 지지하는 테스터 랙을 더 포함하는,
반도체 디바이스 테스트 장치.
The method according to any one of claims 3 to 5,
Further comprising a tester rack for supporting one or more of the tester board to a predetermined height,
Semiconductor device test apparatus.
상기 테스터 랙에는 상기 테스터보드가 다수개 종방향으로 나열되어 배치되고,
상기 테스터 랙은 상기 다수개의 테스터 보드의 각각을 횡방향으로 슬라이딩 이동이 가능하도록 지지하여 각 테스터 보드를 상기 테스터 랙의 외부로 노출시킬 수 있는 것인,
반도체 디바이스 테스트 장치.
The method of claim 6,
The tester rack is arranged in a plurality of longitudinal tester boards arranged,
The tester rack is to support each of the plurality of tester boards to be movable in the transverse direction to expose each tester board to the outside of the tester rack,
Semiconductor device test apparatus.
상기 테스터 랙의 하나 이상을 승강 가능하게 장착하는 승강장치를 더 포함하는 것인,
반도체 디바이스 테스트 장치.The method of claim 7,
It further comprises a lifting device for mounting and lifting one or more of the tester rack,
Semiconductor device test apparatus.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120101627A KR101380621B1 (en) | 2012-09-13 | 2012-09-13 | Semiconductor device testing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120101627A KR101380621B1 (en) | 2012-09-13 | 2012-09-13 | Semiconductor device testing apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20140036065A KR20140036065A (en) | 2014-03-25 |
KR101380621B1 true KR101380621B1 (en) | 2014-04-07 |
Family
ID=50645561
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020120101627A KR101380621B1 (en) | 2012-09-13 | 2012-09-13 | Semiconductor device testing apparatus |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101380621B1 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006252946A (en) * | 2005-03-10 | 2006-09-21 | Yamaichi Electronics Co Ltd | Socket for semiconductor device |
KR100652417B1 (en) * | 2005-07-18 | 2006-12-01 | 삼성전자주식회사 | Tester capable of a electrical testing a semiconductor package in-tray state and testing method thereof |
KR20100052721A (en) * | 2008-11-11 | 2010-05-20 | 이종욱 | Test socket of semiconductor package |
-
2012
- 2012-09-13 KR KR1020120101627A patent/KR101380621B1/en active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006252946A (en) * | 2005-03-10 | 2006-09-21 | Yamaichi Electronics Co Ltd | Socket for semiconductor device |
KR100652417B1 (en) * | 2005-07-18 | 2006-12-01 | 삼성전자주식회사 | Tester capable of a electrical testing a semiconductor package in-tray state and testing method thereof |
KR20100052721A (en) * | 2008-11-11 | 2010-05-20 | 이종욱 | Test socket of semiconductor package |
Also Published As
Publication number | Publication date |
---|---|
KR20140036065A (en) | 2014-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101430101B1 (en) | Semiconductor device inspection apparatus | |
US7611377B2 (en) | Interface apparatus for electronic device test apparatus | |
US8957691B2 (en) | Probe cards for probing integrated circuits | |
KR102269567B1 (en) | Sorting Apparatus for Semiconductor Device | |
KR100750868B1 (en) | apparatus for contacting devices to test sockets in semiconductor test handler | |
KR102126097B1 (en) | Method and apparatus for massively parallel multi-wafer test | |
KR20140121909A (en) | Handler for testing semiconductor | |
KR102401058B1 (en) | Sorting Apparatus for Semiconductor Device | |
JP5161975B2 (en) | Connector attaching / detaching device and test head | |
KR101925831B1 (en) | Semiconductor die test device | |
US20070103179A1 (en) | Socket base adaptable to a load board for testing ic | |
KR101380621B1 (en) | Semiconductor device testing apparatus | |
KR101316888B1 (en) | A socket board changing apparatus | |
KR20060089475A (en) | Testing kit of semiconductor package and method for testing semiconductor package using the same | |
KR100957561B1 (en) | Unit for transferring customer trays and test handler having the unit for transferring customer trays | |
KR102254390B1 (en) | Wafer Prober | |
TW201732308A (en) | Pushing apparatus of handler for testing electronic devices further has effect of enhancing the operation efficiency of equipment since there is no need to replace the pushing plate | |
KR20090081720A (en) | Method of transferring customer trays, unit for transferring customer trays, and test handler having the unit for transferring customer trays | |
KR20130042945A (en) | Device inspection apparatus and apparatus for pressing device therefor | |
TW201643436A (en) | Adapter for test socket | |
KR100976739B1 (en) | Contactor installation and the moving way to test semiconductor device | |
KR100739475B1 (en) | Carrier module for semiconductor test handler | |
US11525859B2 (en) | Insertion/extraction mechanism and method for replacing block member | |
KR101507542B1 (en) | A conversion device for dsa board of automatic test equipment | |
CN221224933U (en) | Radio frequency test structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20170327 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20180327 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20190508 Year of fee payment: 6 |