KR101378102B1 - 저밀도 패리티 검사 부호의 복호 장치 및 방법 - Google Patents

저밀도 패리티 검사 부호의 복호 장치 및 방법 Download PDF

Info

Publication number
KR101378102B1
KR101378102B1 KR1020070101817A KR20070101817A KR101378102B1 KR 101378102 B1 KR101378102 B1 KR 101378102B1 KR 1020070101817 A KR1020070101817 A KR 1020070101817A KR 20070101817 A KR20070101817 A KR 20070101817A KR 101378102 B1 KR101378102 B1 KR 101378102B1
Authority
KR
South Korea
Prior art keywords
update
decoding
bit
error
updating
Prior art date
Application number
KR1020070101817A
Other languages
English (en)
Other versions
KR20090036662A (ko
Inventor
김성하
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070101817A priority Critical patent/KR101378102B1/ko
Publication of KR20090036662A publication Critical patent/KR20090036662A/ko
Application granted granted Critical
Publication of KR101378102B1 publication Critical patent/KR101378102B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105Decoding
    • H03M13/1131Scheduling of bit node or check node processing
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148Structural properties of the code parity-check or generator matrix
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65Purpose and implementation aspects
    • H03M13/6502Reduction of hardware complexity or efficient processing

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명은 저밀도 패리티 검사 부호의 복호 장치 및 방법에 관한 것으로, 패러티 검사 행렬인 H 행렬(matrix)을 행을 기준으로 반을 나누어 제 1 검사노드 그룹(CHK1)과 제 2 검사노드 그룹(CHK2)으로 나누고, 열을 기준으로 상기 CHK1과만 에지가 연결된 제 1 비트노드 그룹(BIT1), 상기 CHK2과만 에지가 연결된 제 2 비트노드 그룹(BIT2) 및 상기 BIT1과 상기 BIT2에 포함되어 있지 않은 나머지 비트노드의 집합 제 3 비트노드 그룹(BIT3)으로 나누는 과정과, 모든 비트노드들의 초기 확률값을 계산하여 에지(edge)로 연결된 검사노드로 제공하여 업데이트하는 초기화 과정과, 기설정한 업데이트 순서에 따라 하나의 검사노드 그룹에서 하나의 비트노드 그룹으로의 업데이트하거나 혹은 하나의 비트노드 그룹에서 하나의 검사노드 그롭으로의 업데이트를 수행하는 그룹간 업데이트 과정과, 상기 기설정한 업데이트 순서에 따라 반복복호 횟수 1번에 해당하는 업데이트를 수행하면 오류 검출 여부를 확인하는 과정을 포함하며, 상기 기 설정한 업데이트 순서는 상기 CHK1에서 상기 BIT3로의 업데이트, 상기 BIT3에서 상기 CHK2으로의 업데이트, 상기 CHK2에서 상기 BIT2로의 업데이트, 상기 BIT2에서 상기 CHK2로의 업데이트, 상기 CHK2에서 상기 BIT3로의 업데이트, 상기 BIT3에서 상기 CHK1로의 업데이트, 상기 CHK1에서 상기 BIT1로의 업데이트, 상기 BIT1에서 상기 CHK1로의 업데이트가 반복복호 횟수 1 번에 해당하는 기 설정한 업데이트 순서임을 특징으로 하여 standard BP 알고리듬과 동일한 연산량을 가지며, 동일한 반복 횟수에서 기존의 알고리듬보다 더 빠른 수렴속도와 향상된 성능으로 동작하는 효과를 가진다.
LDPC, 저밀도 패리티 검사, 비트노드, 검사노드,

Description

저밀도 패리티 검사 부호의 복호 장치 및 방법{APPARATUS AND METHOD FOR DECODING OF LOW DENSITY PARITY CHECH}
본 발명은 저밀도 패리티 검사(LDPC : Lov Density Parity Check) 부호의 복호 장치 및 방법에 관한 것으로서, 특히 H 행렬(matrix)을 2개의 검사노드 그룹과 3개의 비트노드 그룹으로 나누고 각 그룹의 확률값의 업데이트(update)를 하나씩 기설정한 순서로 업데이트하여 복호화하는 저밀도 패리티 검사 부호의 복호 장치 및 방법에 관한 것이다.
저밀도 패리티 검사(LDPC : Lov Density Parity Check) 부호는 터보 부호보다 우수한 성능, 낮은 복호 복잡도, 병렬처리로 고속 처리가 가능하기 때문에 4세대 이동 통신 시스템에 적합한 부호화 방식으로 많은 관심을 받고 있다.
LDPC부호는 1962년 Gallager에 의해 처음 제안되었으며, 패리티 검사 행렬(Parity Check Matrix) H의 원소들의 대부분 이 '0'인 선형 블록 부호(Linear block code)로서 당시의 기술력으로는 구현이 불가능한 부호 복잡도로 인해 잊혀져 왔다. 그러나 Mackay와 Neal은 이를 재발견하였고, Gallager의 간단한 확률적(Prababilistic) 복호법을 이용하여 성능이 매우 우수함을 보였다.
일반적인 LDPC 부호는 수십번 반복되는 BP(belief propagation) 알고리즘을 통해 복호된다. LDPC 부호의 대표적인 복호화 방법으로는 Standard BP, Shuffled BP 및, Replica shuffled BP 가 존재한다.
일반적인 LDPC부호의 복호 과정은 비트노드와 검사노드간의 병렬 반복 복호과정을 통해 이루어진다. LDPC 부호는 선형블락부호(linear block codes)의 일종으로, 하나의 LDPC 부호는 패리티 검사 행렬(parity check matrix)에 따라 결정된다. 또, 패리티 검사행렬은 이분그래프(bipartite)그래프와 1:1로 대응된다. 이때, 이분 그래프에 대응하는 두 가지 종류의 노드(비트노도(bit node). 검사노드(check node))를 가지게 되고 비트노드의 경우 패리티 검사행렬의 열(column)에, 검사노드의 경우 행(row)에 각각 대응된다. 따라서 NxM 패리티검사행렬이 주어졌을 때 비트노드의 개수는 N개, 검사노드의 개수는 M개이다. 이분그래프의 선(edge)는 비트노드와 검사노드간의 연결이 있을 때만 연결되고, 이 연결은 패리티검사행렬에서 1의 위치에 따라 결정되고, 선의 개수는 패리티 검사행렬 전체의 1의 개수와 동일하다.
도 1은 종래의 기술에 따른 Standard BP를 이용한 LDPC 부호의 복호과정을 도시한 흐름도이다. Standard BP를 이용한 LDPC 부호의 복호과정은 채널로부터 받은 LLR(log likelihood ratio)값을 이용하여 패리티검사행렬에 의해 정의된 이분 그래프상의 선으로 연결된 비트노드와 검사노드간의 확률값을 주고받아 복호하는 알고리즘으로, 상기 도 1을 참조하면 종래의 LDPC 부호의 복호 장치는 100단계에서 비트노드의 초기 확률값을 계산하여 에지(edge)로 연결된 검사노드로 제공한다. 상기 100단계는 AWGN Channel과 BPSK modulation을 가정했을 때 n번째 비트노드가 1일 확률 또는 0일 확률을 LLR형태로 표현한 초기 확률값을 계산하고, N개의 비트노드에 대한 초기 확률값을 에지로 연결된 각 검사노드로 제공하는 과정으로 이를 다음 <수학식 1>과 같이 표현할 수 있다.
Figure 112007072566209-pat00001
여기서, Vmn (i)는 i번째 반복에서 n번째 비트노드에서 m번째 검사노드로 전달되는 확률값이고, Uch ,n는 n번째 수신비트인 비트노드의 초기 확률값이고, N0는 노이즈 레벨이고, yn은 채널로부터 수신하는 n번째 수신비트이다.
이후 종례의 복호 장치는 102단계로 진행하여 수평단계(Horizontal step)를 수행한다. 상기 수평단계는 N개의 비트노드들의 확률값을 이용하여 아래 <수학식 2>를 만족하는 M개의 검사노드들의 확률값을 계산하여 다시 연결된 비트노드로 제공하여 정보를 업데이트(update)한다.
Figure 112007072566209-pat00002
여기서, Umn (i)는 i번째 반복에서 m번째 검사노드에서 n번째 비트노드로 전달되는 확률값이고, N(m)는 m번째 검사노드에 연결된 비트노드의 집합이고, N(m)\n은 N(m)으로 표현되는 집합에서 n번째 비트노드를 제외한 집합이고, Vmn (i)는 i번째 반복에서 n번째 비트노드에서 m번째 검사노드로 전달되는 확률값이다.
상기 102단계 이후 복호 장치는 104단계로 진행하여 수직단계(Vertical step)를 수행한다. 상기 수직단계는 M개의 검사노드들의 확률값을 이용하여 아래 <수학식 3>를 만족하는 비트노드들의 확률값을 계산하여 다시 연결된 검사노드로 제공하여 정보를 업데이트(update)한다. 이때 각 비트노드들의 사후 확률값은 아래 <수학식 4>와 같이 계산한다.
Figure 112007072566209-pat00003
여기서, Vmn (i)는 i번째 반복에서 n번째 비트노드에서 m번째 검사노드로 전달 되는 확률값이고, Uch ,n는 n번째 수신비트인 비트노드의 초기 확률값이고, Umn (i)는 i번째 반복에서 m번째 검사노드에서 n번째 비트노드로 전달되는 확률값이고, M(n)는 n번째 비트노드에 연결된 검사노드의 집합이고, M(n)\m은 M(n)으로 표현되는 집합에서 m번째 검사노드를 제외한 집합이다.
Figure 112007072566209-pat00004
Vn (i)는 i번째 반복에서 n번째 비트노드의 사후 확률값(posteriori LLR)이고, Uch,n는 n번째 수신비트인 비트노드의 초기 확률값이고, Umn (i)는 i번째 반복에서 m번째 검사노드에서 n번째 비트노드로 전달되는 확률값이고, M(n)는 n번째 비트노드에 연결된 검사노드의 집합이다.
상기 104단계 이후 복호 장치는 106단계로 진행하여 시험 복호(tentative decoding) 과정을 수행한다. 상기 시험 복호는 상기 104단계에서 계산한 비트노드들의 사후 확률값을 코드워드(codeword)라 가정하고 패리티검사행렬에 곱했을 때, 0이 나온다면 올바른 코드워드로 결정되었다고 판단하며 이를 아래 <수학식 5>와 같이 표현한다.
Figure 112007072566209-pat00005
여기서, H는 패리티 검사 행렬이고,
Figure 112007072566209-pat00006
는 i번째 반복에서 사후 확률값에 의해 추정한 코드워드(codeword)이다.
상기 106단계 이후 복호 장치는 108단계로 진행하여 오류가 검출되지 않은 올바른 코드워드이거나 기설정한 반복횟수를 초과하였는지 검사한다. 검사결과 올바른 코드워드이거나 기설정한 반복횟수를 초과하였으면 복호 알고리즘을 종료하고, 검사결과 올바른 코드워드가 아니고 기설정한 반복횟수를 초과하지 않았으면 상기 102단계로 돌아가서 102단계에서 108단계까지의 일련의 과정을 반복 수행한다.
도 2는 종래의 기술에 따른 LDPC 부호의 복호 방법인 Standard BP의 이분 그래프를 도시한 도면이다. 상기 도 2를 참조하면, H 행렬인 패리티 검사 행렬이 참조번호 200과 같이 표현될 때 이를 Standard BP의 이분 그래프로 표현하면 참조번호 210과 같이 표현된다. 상기 이분 그래프(210)에서 원은 비트노드로서 패리티 검사행렬의 열(column)에 대응하고, 사각형은 검사노드로서 패리티 검사행렬의 행(row)에 대응된다.
도 3은 종래의 기술에 따른 LDPC 부호의 복호 방법인 Shuffled BP의 이분 그래프를 도시한 도면이다. 상기 도 3을 참조하면, H 행렬인 패리티 검사 행렬이 참조번호 300과 같이 표현될 때 이를 두개의 비트노드 그룹을 가지는 Shuffled BP의 이분 그래프로 표현하면 참조번호 310과 같이 표현되며 업데이트(update) 순서는 참조번호 312, 314, 316, 318의 순서로 확률값이 계산되어 업데이트 된다.
LDPC부호의 블록길이가 길어지게 되면 비트노드나 검사노드를 나누어서 구현해야 한다. 상기 도 3의 Shuffled BP 알고리듬의 경우, 비트노드를 나누었을 때 효율적으로 복호하는 방법에 관한 알고리듬으로 초기화 과정과 시험 복호과정은 상기 도1의 standard BP와 동일하다. 하지만 수평 단계와 수직 단계의 과정에 있어서 standard BP와 다르게 모든 비트노드에 대한 연산을 끝낸 후 검사노드에 업데이트하는게 아니라, 위에서 설명한 순서로 그룹별로 나눈 비트노드의 확률값만을 검사노드에 업데이트한다.
만약 비트노드를 t개의 그룹으로 나누었다면, 첫 번째 그룹에 해당하는 비트노드의 확률값을 검사노드로 업데이트한다. 검사노드쪽에서는 업데이트된 확률값을 이용해 각 검사노드가 만족될 확률값을 구하여 그 다음 그룹에 해당하는 두 번째 그룹의 비트노드를 업데이트 한다. 그러면 다시 두 번째 그룹에 해당하는 비트노드는 이 정보를 이용하여 다시 검사노드쪽으로 확률값 정보를 없데이트 한다. 이렇게 각 그룹에 해당하는 비트노드가 순차적으로 검사노드와 정보를 주고받음으로서 복호과정을 수행한다. t개의 비트노드 그룹이 모두 한번씩 검사노드와 정보를 주고받은 후에 1번의 반복복호가 끝난다.
도 4는 종래의 기술에 따른 LDPC 부호의 복호 방법인 Replica shuffled BP의 이분 그래프를 도시한 도면이다. 상기 도 4를 참조하면, H 행렬인 패리티 검사 행렬이 참조번호 400과 같이 표현될 때 이를 두개의 비트노드 그룹과 두개의 복호기 를 가지는 Replica shuffled BP의 이분 그래프로 표현하면 참조번호 410과 같이 표현된다.
Shuffled BP 알고리듬이 한 개의 복호기(decoder)를 이용하여 전체 비트노드를 t개의 그룹으로 나누어 순차적으로 복호를 진행하는 알고리듬이라면, 상기 도 4의 Replica shuffle BP 알고리듬의 경우 두개 이상의 복호기를 가지고 각각 다른 업데이트를 순서를 가지고 동시에 복호를 수행하는 알고리듬이다.
상술한 바와 같이 긴 길이의 LDPC 부호를 하드웨어로 구현하기 위해서는, 병렬 반복 복호 과정을 직렬 복호 과정으로 나누는 과정은 필수적이다. 종래기술의 경우 이러한 직렬 복호 과정을 효과적으로 해결하기 위해 비트노드를 그룹으로 묶어 (또는 검사노드를 그룹으로 묶어) 순차적으로 복호 과정을 수행하였다. 순차적인 복호과정 중에 먼저 업데이트된 정보를 이용하기 때문에 standarad BP의 반복복호 횟수보다 적은 복호횟수를 이용하여 동일한 성능을 얻을 수 있다. 이러한 경우, 그룹간의 복호 되는 순서에 따라 오류확률이 달라지게 된다. 다시 말해, 먼저 복호되는 그룹의 오류확률이 나중에 복호 되는 그룹의 오류확률보다 높게 된다. 이러한 문제해결을 위해 두 개의 decoder를 사용하는 replica shuffled decoding의 경우, shuffled BP 알고리듬보다 반복 복호 횟수를 더 줄일 수 있지만 전체적인 연산량은 두 배 이상으로 늘어나게 된다.
상술한 바와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 저밀도 패리티 검사 부호의 복호 장치 및 방법을 제공하는데 있다.
본 발명의 다른 목적은 H 행렬(matrix)을 5개의 그룹으로 나누고 각 그룹의 확률값의 업데이트(update)를 하나씩 기설정한 순서로 업데이트하여 복호화하는 저밀도 패리티 검사 부호의 복호 장치 및 방법을 제공하는데 있다.
본 발명의 또 다른 목적은 H 행렬(matrix)을 2개의 검사노드 그룹과 3개의 비트노드 그룹으로 나누고 각 그룹의 확률값의 업데이트(update)를 하나씩 기설정한 순서로 업데이트하여 복호화하는 저밀도 패리티 검사 부호의 복호 장치 및 방법을 제공하는데 있다.
상기한 목적들을 달성하기 위한 본 발명의 제 1 견지에 따르면, 저밀도 패리티 검사 부호의 복호 장치는, 패러티 검사 행렬인 H 행렬(matrix)을 행을 기준으로 반을 나누어 제 1 검사노드 그룹(CHK1)과 제 2 검사노드 그룹(CHK2)으로 나누고, 열을 기준으로 상기 CHK1 과만 에지가 연결된 제 1 비트노드 그룹(BIT1), 상기 CHK2과만 에지가 연결된 제 2 비트노드 그룹(BIT2) 및 상기 BIT1과 상기 BIT2에 포함되어 있지 않은 나머지 비트노드의 집합 제 3 비트노드 그룹(BIT3)으로 나누는 그룹화부와, 모든 비트노드들의 초기 확률값을 계산하여 에지(edge)로 연결된 검사노드로 제공하여 업데이트하는 초기화부와, 기설정한 업데이트 순서에 따라 하나의 검사노드 그룹에서 하나의 비트노드 그룹으로의 업데이트하거나 혹은 하나의 비트노드 그룹에서 하나의 검사노드 그롭으로의 업데이트를 수행하는 그룹 업데이트부와, 상기 그룹 업데이트부에서 상기 기설정한 업데이트 순서에 따라 반복복호 횟수 1번에 해당하는 업데이트를 수행하면 오류 여부를 검출하고, 오류가 검출되면 상기 그룹 업데이트부로 반복복호 횟수 1번에 해당하는 업데이트 다시 수행하도록 요청하는 오류 확인부를 포함하며, 상기 기 설정한 업데이트 순서는 상기 CHK1에서 상기 BIT3로의 업데이트, 상기 BIT3에서 상기 CHK2으로의 업데이트, 상기 CHK2에서 상기 BIT2로의 업데이트, 상기 BIT2에서 상기 CHK2로의 업데이트, 상기 CHK2에서 상기 BIT3로의 업데이트, 상기 BIT3에서 상기 CHK1로의 업데이트, 상기 CHK1에서 상기 BIT1로의 업데이트, 상기 BIT1에서 상기 CHK1로의 업데이트가 반복복호 횟수 1 번에 해당하는 기 설정한 업데이트 순서임을 특징으로 한다.
상기한 목적들을 달성하기 위한 본 발명의 제 2 견지에 따르면, 저밀도 패리티 검사 부호의 복호 방법은, 패러티 검사 행렬인 H 행렬(matrix)을 행을 기준으로 반을 나누어 제 1 검사노드 그룹(CHK1)과 제 2 검사노드 그룹(CHK2)으로 나누고, 열을 기준으로 상기 CHK1과만 에지가 연결된 제 1 비트노드 그룹(BIT1), 상기 CHK2과만 에지가 연결된 제 2 비트노드 그룹(BIT2) 및 상기 BIT1과 상기 BIT2에 포함되어 있지 않은 나머지 비트노드의 집합 제 3 비트노드 그룹(BIT3)으로 나누는 과정과, 모든 비트노드들의 초기 확률값을 계산하여 에지(edge)로 연결된 검사노드로 제공하여 업데이트하는 초기화 과정과, 기설정한 업데이트 순서에 따라 하나의 검사노드 그룹에서 하나의 비트노드 그룹으로의 업데이트하거나 혹은 하나의 비트노드 그룹에서 하나의 검사노드 그롭으로의 업데이트를 수행하는 그룹간 업데이트 과정과, 상기 기설정한 업데이트 순서에 따라 반복복호 횟수 1번에 해당하는 업데이트를 수행하면 오류 검출 여부를 확인하는 과정을 포함하며, 상기 기 설정한 업데이트 순서는 상기 CHK1에서 상기 BIT3로의 업데이트, 상기 BIT3에서 상기 CHK2으로의 업데이트, 상기 CHK2에서 상기 BIT2로의 업데이트, 상기 BIT2에서 상기 CHK2로의 업데이트, 상기 CHK2에서 상기 BIT3로의 업데이트, 상기 BIT3에서 상기 CHK1로의 업데이트, 상기 CHK1에서 상기 BIT1로의 업데이트, 상기 BIT1에서 상기 CHK1로의 업데이트가 반복복호 횟수 1 번에 해당하는 기 설정한 업데이트 순서임을 특징으로 한다.
상술한 바와 같이 본 발명은 패러티 검사 행렬인 H 행렬(matrix)을 2개의 검사노드 그룹과 3개의 비트노드 그룹으로 나누는 과정과, 모든 비트노드들의 초기 확률값을 계산하여 에지(edge)로 연결된 검사노드로 제공하여 업데이트하는 초기화 과정과, 기설정한 업데이트 순서에 따라 하나의 검사노드 그룹에서 하나의 비트노드 그룹으로의 업데이트하거나 혹은 하나의 비트노드 그룹에서 하나의 검사노드 그 롭으로의 업데이트를 수행하는 그룹간 업데이트 과정과, 상기 기설정한 업데이트 순서에 따라 반복복호 횟수 1번에 해당하는 업데이트를 수행하면 오류 검출 여부를 확인하는 과정을 포함하는 저밀도 패리티 검사 부호의 복호 장치 및 방법에 관한 것으로, standard BP 알고리듬과 동일한 연산량을 가지며, 동일한 반복 횟수에서 기존의 알고리듬보다 더 빠른 수렴속도와 향상된 성능으로 가지는 효과가 있다.
이하 본 발명의 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명하면 하기와 같다. 그리고 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
본 발명은 H 행렬(matrix)을 2개의 검사노드 그룹과 3개의 비트노드 그룹으로 나누고 각 그룹의 확률값의 업데이트(update)를 하나씩 기설정한 순서로 업데이트하여 복호화하는 저밀도 패리티 검사 부호의 복호 장치 및 방법에 관한 것으로 아래에서 도 5를 참조하여 본 발명의 복호 장치를 설명하고자 한다.
도 5는 본 발명의 바람직한 일 실시 예에 따른 LDPC 부호의 복호 장치를 도시한 도면이다. 상기 도 5를 참조하면 본 발명의 복호 장치는 그룹화부(510), 초기화부(520), 그룹 업데이트부(530), 오류 확인부(540)를 포함하여 구성한다.
상기 그룹화부(510)는 패러티 검사 행렬인 H 행렬(matrix)을 2개의 검사노드 그룹과 3개의 비트노드 그룹으로 나누어 상기 초기화부(520)로 제공한다.
H 행렬이 M×N 패리티 검사 행렬일 때 패리티 검사행렬의 열(column)에 대응 하는 비트노드의 집합은 N={b1, b2,…, bN}로 표현되고, 패리티 검사행렬의 행(row)에 대응하는 검사노드의 집합은 M={c1, c2,…, cM}로 표현될 때, 상기 그룹화부(510)에서 행을 기준으로 나누는 2개의 검사노드 그룹 중에서 제1 검사노드 그룹(CHK1)에 포함되는 검사노드의 집합은 다음과 같이
Figure 112007072566209-pat00007
로 표현되고, 제2 검사노드 그룹(CHK2)에 포함되는 검사노드의 집합은 다음과 같이
Figure 112007072566209-pat00008
로 표현된다.
상기 그룹화부(510)에서 열을 기준으로 나누는 3개의 비트노드 그룹 중에서 제1 비트노드 그룹(BIT1)은 CHK1과만 에지(edge)가 연결된 비트노드의 집합이고, 제2 비트노드 그룹(BIT2)는 CHK2와만 에지(edge)가 연결된 비트노드의 집합이고, 제3 비트노드 그룹(BIT3)는 BIT1과 BIT2에 포함되어 있지 않은 나머지 비트노드의 집합으로 다시 말해 CHK1와 CHK2에 에지가 모두 연결된 비트노드의 집합이다.
상기 초기화부(520)는 상기 <수학식 1>과 같이 수신하는 부호화된 수신비트를 이용하여 모든 비트노드들의 초기 확률값을 계산하여 에지(edge)로 연결된 검사노드로 제공하여 업데이트 한다.
상기 그룹 업데이트부(530)는 기설정한 업데이트 순서에 따라 하나의 검사노드 그룹에서 하나의 비트노드 그룹으로의 업데이트 혹은 하나의 비트노드 그룹에서 하나의 검사노드 그롭으로의 업데이트를 반복 수행한다.
상기 그룹 업데이트부(530)에서 상기 기설정한 업데이트 순서는 8단계로 CHK1에서 BIT3으로의 업데이트, BIT3에서 CHK2로의 업데이트, CHK2에서 BIT2로의 업데이트, BIT2에서 CHK2로의 업데이트, CHK2에서 BIT3으로의 업데이트, BIT3에서 CHK1로의 업데이트, CHK1에서 BIT1로의 업데이트, BIT1에서 CHK1로의 업데이트가 반복복호 횟수 1번에 해당하는 업데이트 순서이다.
상기 그룹 업데이트부(530)에서 CHK1에서 BIT3으로의 업데이트, CHK2에서 BIT2로의 업데이트, CHK2에서 BIT3으로의 업데이트 및, CHK1에서 BIT1로의 업데이트는 상기 <수학식 2>를 통해 계산이 가능하며 다만 연산에 사용되는 비트노드와 검사노드의 범위는 업데이트하는 그룹에 한정하여 연산한다. 예를 들어 CHK1에서 BIT3으로의 업데이트인 경우 CHK1에 속한 검사노드와 BIT3에 속한 비트노드를 대상으로 상기 <수학식 2>의 연산을 수행한다.
상기 그룹 업데이트부(530)에서 BIT3에서 CHK2로의 업데이트, BIT2에서 CHK2로의 업데이트, BIT3에서 CHK1로의 업데이트 및, BIT1에서 CHK1로의 업데이트는 상기 <수학식 3>를 통해 계산이 가능하며 다만 연산에 사용되는 비트노드와 검사노드의 범위는 업데이트하는 그룹에 한정하여 연산한다. 예를 들어 BIT3에서 CHK1로의 업데이트인 경우 BIT3에 속한 비트노드와 CHK1에 속한 검사노드를 대상으로 상기 <수학식 3>의 연산을 수행한다.
상기 오류 확인부(540)는 상기 그룹 업데이트부(530)에서 업데이트 순서에 따라 반복복호 횟수 1번에 해당하는 업데이트를 수행하면 오류 여부를 검출하고, 그 결과 오류가 검출되고 기설정한 반복복호 횟수를 초과하지않으면 상기 그룹 업 데이트부(530)로 오류의 검출 정보를 제공하여 그룹간의 업데이트를 수행하도록 하고, 오류가 검출되지 않거나 또는 기설정한 반복복호 횟수를 초과하면 각 비트노드들의 사후 확률값(posteriori LLR)을 통해 구한 코드워드(codeword)를 복호화한 신호로 출력한다.
상기 오류 확인부(540)의 오류 여부를 검출은 각 비트노드들의 사후 확률값(posteriori LLR)을 상기 <수학식 4>와 같이 계산하고, 시험 복호(tentative decoding)를 수행하여 오류의 검출 여부를 확인한다. 상기 시험 복호는 상기 사후 확률값을 코드워드(codeword)라 가정하고 패리티검사행렬인 H 행렬에 곱했을 때, 0행렬이 나온다면 올바른 코드워드로 오류가 없다고 판단하고, 0행렬이 나오지 않으면 오류가 존재한다고 판단한다.
이하, 상기와 같이 구성된 본 발명에 따른 저밀도 패리티 검사 부호의 복호 방법을 아래에서 도면을 참조하여 설명한다.
도 6은 본 발명의 바람직한 일 실시 예에 따른 LDPC 부호의 복호 장치에서 복호 과정을 도시한 흐름도이다. 상기 도 6의 설명에 있어 아래 도 7을 참조하여 설명하고자 한다. 도 7은 본 발명의 바람직한 일 실시 예에 따른 LDPC 부호를 복호하는 이분 그래프를 도시한 도면이다.
상기 도 6을 참조하면 본 발명의 LDPC 부호의 복호 장치는 600단계에서 패러티 검사 행렬인 H 행렬(matrix)을 2개의 검사노드 그룹과 3개의 비트노드 그룹으로 나눈다. 그룹의 분할은 상기 도 5의 상기 그룹화부(510)를 참조하며 2개의 검사노 드 그룹은 상기 도 7의 참조번호 700과 같이 나누어지며 3개의 비트노드 그룹은 참조번호 710과 같이 나누어진다.
이후 상기 복호 장치는 602단계로 진행하여 수신하는 부호화된 수신비트를 이용하여 모든 비트노드들의 초기 확률값을 상기 <수학식 1>과 같이 계산하여 에지(edge)로 연결된 검사노드로 제공하여 업데이트한다.
이후 상기 복호 장치는 604단계로 진행하여 제1 검사노드 그룹(CHK1)에 속한 각 검사노드들의 확률값을 계산하여 제3 비트노드 그룹(BIT3)에 속한 연결된 비트노드로 제공하여 업데이트 하고, 606단계로 진행하여 제3 비트노드 그룹(BIT3)에 속한 각 비트노드들의 확률값을 계산하여 제2 검사노드 그룹(CHK2)에 속한 연결된 검사노드로 제공하여 업데이트 하고, 608단계로 진행하여 제2 검사노드 그룹(CHK2)에 속한 각 검사노드들의 확률값을 계산하여 제2 비트노드 그룹(BIT2)에 속한 연결된 비트노드로 제공하여 업데이트 하고, 610단계로 진행하여 제2 비트노드 그룹(BIT2)에 속한 각 비트노드들의 확률값을 계산하여 제2 검사노드 그룹(CHK2)에 속한 연결된 검사노드로 제공하여 업데이트 하고, 612단계로 진행하여 제2 검사노드 그룹(CHK2)에 속한 각 검사노드들의 확률값을 계산하여 제3 비트노드 그룹(BIT3)에 속한 연결된 비트노드로 제공하여 업데이트 하고, 614단계로 진행하여 제3 비트노드 그룹(BIT3)에 속한 각 비트노드들의 확률값을 계산하여 제1 검사노드 그룹(CHK1)에 속한 연결된 검사노드로 제공하여 업데이트 하고, 616단계로 진행하여 제1 검사노드 그룹(CHK1)에 속한 각 검사노드들의 확률값을 계산하여 제1 비트노드 그룹(BIT1)에 속한 연결된 비트노드로 제공하여 업데이트 하고, 618단계로 진 행하여 제1 비트노드 그룹(BIT1)에 속한 각 비트노드들의 확률값을 계산하여 제1 검사노드 그룹(CHK1)에 속한 연결된 검사노드로 제공하여 업데이트 한다.
상기 604단계에서 상기 618단계까지는 기설정한 순서로 그룹간 업데이트를 수행하는 과정으로 반복복호 횟수 1회에 해당하는 과정이다. 또한, 기설정한 업데이트 순서를 도시화하면 참조번호 720으로 표현되는 본 발명의 이분 그래프에서 굵은 화살표의 순서와 같다.
이후 상기 복호 장치는 618단계로 진행하여 각 비트노드들의 사후 확률값은 상기 <수학식 4>와 같이 계산하고, 이를 이용하여 시험 복호(tentative decoding) 한다. 상기 시험 복호는 상기 사후 확률값을 코드워드(codeword)라 가정하고 패리티검사행렬에 곱했을 때, 0 행렬이 나온다면 올바른 코드워드로 결정되었다고 판단하며 이를 상기 <수학식 5>와 같이 표현할 수 있다.
이후 상기 복호 장치는 622단계로 진행하여 오류가 검출되지 않은 올바른 코드워드이거나 기설정한 반복횟수를 초과하였는지 검사한다. 검사결과 올바른 코드워드이거나 기설정한 반복횟수를 초과하였으면 복호 알고리즘을 종료하고, 검사결과 올바른 코드워드가 아니고 기설정한 반복횟수를 초과하지 않았으면 상기 604단계로 돌아가서 상기 604단계에서 622단계까지의 일련의 과정을 반복 수행한다.
상술한 바와 같이 전체 패리티검사 행렬을 본 발명과 같이 여러 그룹으로 나눈 후, 제안한 알고리듬을 적용할 경우 LDPC부호의 성능에 영향을 미치는 cycle의 길이를 늘리는 효과를 얻을 수 있어 성능 개선을 예상할 수 있다. 또한, 직렬복호과정을 사용하긴 했지만 업데이트되는 순서에 따라 그룹의 오류확률이 결정되지 않 고 전체적으로 고른 업데이트 정보를 가지고 있기 때문에 반복복호 횟수가 줄어드는 결과를 예상할 수 있다.
그러면 종래의 LDPC 부호의 복호방법과 본 발명에서 제안하는 복호방법의 성능을 아래에서 도 8과 도 9를 참조하여 설명하고자 한다.
도 8과 도 9의 실험환경은 AWGN채널을 가정하였고, 적용된 LDPC codes는 블록길이 2000의 (3,6) regular codes이로서, 실험에서는 standard BP 알고리듬, shuffled BP 알고리듬, 제안한 알고리듬에 대해 각각 반복횟수(iteration) 20번, 40번을 적용하여 결과를 얻었다. 이때 shuffled BP 알고리듬의 경우, 그룹(group)의 개수를 4개로 나누어 실험하였다.
도 8은 종래의 LDPC 부호의 복호방법과 본 발명에서 제안하는 복호방법의 프레임 오류율을 비교한 그래프이다. 상기 도 8을 참조하면, 반복횟수 20번의 제안된 알고리듬의 성능이 반복횟수 20번의 standard BP알고리듬, 반복횟수 20번의 shuffled BP 알고리듬보다 FER 10^-3에서 각각 약 0.1dB, 0.05dB의 성능개선이 있음을 확인할 수 있다. 반복횟수 40번의 제안된 알고리듬은 반복횟수 40번의 standard BP 알고리듬, 반복횟수 40번의 shuffled BP 알고리듬에 비해 FER 10^-3에서 각각 약 0.12dB,0.07dB의 성능개선이 있음을 확인할 수 있다.
도 9는 종래의 LDPC 부호의 복호방법과 본 발명에서 제안하는 복호방법의 반복횟수에 대한 수렴속도를 비교한 그래프이다. 상기 도 9를 참조하면, 제안한 알고리듬의 수렴속도가 종래의 다른 두 가지 알고리듬에 비해 빠르다는 것을 확인할 수 있다.
분명히, 청구항들의 범위 내에 있으면서 이러한 실시 예들을 변형할 수 있는 많은 방식들이 있다. 다시 말하면, 이하 청구항들의 범위를 벗어남 없이 본 발명을 실시할 수 있는 많은 다른 방식들이 있을 수 있는 것이다.
도 1은 종래의 기술에 따른 Standard BP를 이용한 LDPC 부호의 복호과정을 도시한 흐름도,
도 2는 종래의 기술에 따른 LDPC 부호의 복호 방법인 Standard BP의 이분 그래프를 도시한 도면,
도 3은 종래의 기술에 따른 LDPC 부호의 복호 방법인 Shuffled BP의 이분 그래프를 도시한 도면,
도 4는 종래의 기술에 따른 LDPC 부호의 복호 방법인 Replica shuffled BP의 이분 그래프를 도시한 도면,
도 5는 본 발명의 바람직한 일 실시 예에 따른 LDPC 부호의 복호 장치를 도시한 도면,
도 6은 본 발명의 바람직한 일 실시 예에 따른 LDPC 부호의 복호 장치에서 복호 과정을 도시한 흐름도,
도 7은 본 발명의 바람직한 일 실시 예에 따른 LDPC 부호를 복호하는 이분 그래프를 도시한 도면,
도 8은 종래의 LDPC 부호의 복호방법과 본 발명에서 제안하는 복호방법의 프레임 오류율을 비교한 그래프 및,
도 9는 종래의 LDPC 부호의 복호방법과 본 발명에서 제안하는 복호방법의 반복횟수에 대한 수렴속도를 비교한 그래프이다.

Claims (17)

  1. 저밀도 패리티 검사 부호의 복호 장치에 있어서,
    패러티 검사 행렬인 H 행렬(matrix)을 행을 기준으로 반을 나누어 제 1 검사노드 그룹(CHK1)과 제 2 검사노드 그룹(CHK2)으로 나누고, 열을 기준으로 상기 CHK1 과만 에지가 연결된 제 1 비트노드 그룹(BIT1), 상기 CHK2과만 에지가 연결된 제 2 비트노드 그룹(BIT2) 및 상기 BIT1과 상기 BIT2에 포함되어 있지 않은 나머지 비트노드의 집합 제 3 비트노드 그룹(BIT3)으로 나누는 그룹화부와,
    모든 비트노드들의 초기 확률값을 계산하여 에지(edge)로 연결된 검사노드로 제공하여 업데이트하는 초기화부와,
    기설정한 업데이트 순서에 따라 하나의 검사노드 그룹에서 하나의 비트노드 그룹으로의 업데이트하거나 혹은 하나의 비트노드 그룹에서 하나의 검사노드 그롭으로의 업데이트를 수행하는 그룹 업데이트부와,
    상기 그룹 업데이트부에서 상기 기설정한 업데이트 순서에 따라 반복복호 횟수 1번에 해당하는 업데이트를 수행하면 오류 여부를 검출하고, 오류가 검출되면 상기 그룹 업데이트부로 반복복호 횟수 1번에 해당하는 업데이트 다시 수행하도록 요청하는 오류 확인부를 포함하며,
    상기 기 설정한 업데이트 순서는 상기 CHK1에서 상기 BIT3로의 업데이트, 상기 BIT3에서 상기 CHK2으로의 업데이트, 상기 CHK2에서 상기 BIT2로의 업데이트, 상기 BIT2에서 상기 CHK2로의 업데이트, 상기 CHK2에서 상기 BIT3로의 업데이트, 상기 BIT3에서 상기 CHK1로의 업데이트, 상기 CHK1에서 상기 BIT1로의 업데이트, 상기 BIT1에서 상기 CHK1로의 업데이트가 반복복호 횟수 1 번에 해당하는 기 설정한 업데이트 순서임을 특징으로 하는 복호 장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제 1항에 있어서,
    상기 오류 확인부는,
    각 비트노드들의 사후 확률값(posteriori LLR)을 계산하고, 상기 사후 확률값을 이용하여 시험 복호(tentative decoding)를 수행하여 오류의 검출 여부를 확인함을 특징으로 하는 복호 장치.
  6. 제 5항에 있어서,
    상기 오류 확인부는,
    상기 사후 확률값을 코드워드(codeword)라 가정하고 패리티검사행렬인 H 행렬에 곱했을 때, 0행렬이 나온다면 올바른 코드워드로 오류가 없다고 판단하고, 0행렬이 나오지 않으면 오류가 존재한다고 판단함을 특징으로 하는 복호 장치.
  7. 제 5항에 있어서,
    상기 오류 확인부는,
    오류가 검출되더라도 기설정한 반복복호 횟수를 초과하였으면 복호를 중단함을 특징으로 하는 복호 장치.
  8. 제 5항에 있어서,
    상기 오류 확인부는,
    오류가 검출되지 않으면 복호를 중단하고 복호화한 신호를 출력함을 특징으로 하는 복호 장치.
  9. 저밀도 패리티 검사 부호의 복호 방법에 있어서,
    패러티 검사 행렬인 H 행렬(matrix)을 행을 기준으로 반을 나누어 제 1 검사노드 그룹(CHK1)과 제 2 검사노드 그룹(CHK2)으로 나누고, 열을 기준으로 상기 CHK1과만 에지가 연결된 제 1 비트노드 그룹(BIT1), 상기 CHK2과만 에지가 연결된 제 2 비트노드 그룹(BIT2) 및 상기 BIT1과 상기 BIT2에 포함되어 있지 않은 나머지 비트노드의 집합 제 3 비트노드 그룹(BIT3)으로 나누는 과정과,
    모든 비트노드들의 초기 확률값을 계산하여 에지(edge)로 연결된 검사노드로 제공하여 업데이트하는 초기화 과정과,
    기설정한 업데이트 순서에 따라 하나의 검사노드 그룹에서 하나의 비트노드 그룹으로의 업데이트하거나 혹은 하나의 비트노드 그룹에서 하나의 검사노드 그롭으로의 업데이트를 수행하는 그룹간 업데이트 과정과,
    상기 기설정한 업데이트 순서에 따라 반복복호 횟수 1번에 해당하는 업데이트를 수행하면 오류 검출 여부를 확인하는 과정을 포함하며,
    상기 기 설정한 업데이트 순서는 상기 CHK1에서 상기 BIT3로의 업데이트, 상기 BIT3에서 상기 CHK2으로의 업데이트, 상기 CHK2에서 상기 BIT2로의 업데이트, 상기 BIT2에서 상기 CHK2로의 업데이트, 상기 CHK2에서 상기 BIT3로의 업데이트, 상기 BIT3에서 상기 CHK1로의 업데이트, 상기 CHK1에서 상기 BIT1로의 업데이트, 상기 BIT1에서 상기 CHK1로의 업데이트가 반복복호 횟수 1 번에 해당하는 기 설정한 업데이트 순서임을 특징으로 하는 복호 방법.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 제 9항에 있어서,
    상기 오류 검출 여부를 확인하는 과정은,
    각 비트노드들의 사후 확률값(posteriori LLR)을 계산하고, 상기 사후 확률값을 이용하여 시험 복호(tentative decoding)를 수행하여 오류의 검출 여부를 확인함을 특징으로 하는 복호 방법.
  14. 제 13항에 있어서,
    상기 오류 검출 여부를 확인하는 과정은,
    상기 사후 확률값을 코드워드(codeword)라 가정하고 패리티검사행렬인 H 행렬에 곱했을 때, 0행렬이 나온다면 올바른 코드워드로 오류가 없다고 판단하고, 0행렬이 나오지 않으면 오류가 존재한다고 판단함을 특징으로 하는 복호 방법.
  15. 제 9항에 있어서,
    상기 오류 검출 여부를 확인하는 과정의 확인결과 오류가 검출되면 상기 그룹간 업데이트 과정으로 돌아가 반복복호 횟수 1번에 해당하는 업데이트 다시 수행하는 과정을 더 포함함을 특징으로 하는 복호 방법.
  16. 제 15항에 있어서,
    상기 오류 검출 여부를 확인하는 과정의 확인결과 오류가 검출되더라도 기설정한 반복복호 횟수를 초과하였으면 복호를 중단하는 과정을 더 포함함을 특징으로 하는 복호 방법.
  17. 제 9항에 있어서,
    상기 오류 검출 여부를 확인하는 과정의 확인결과 오류가 검출되지 않으면 복호를 중단하고 복호화한 신호를 출력하는 과정을 더 포함함을 특징으로 하는 복호 방법.
KR1020070101817A 2007-10-10 2007-10-10 저밀도 패리티 검사 부호의 복호 장치 및 방법 KR101378102B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070101817A KR101378102B1 (ko) 2007-10-10 2007-10-10 저밀도 패리티 검사 부호의 복호 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070101817A KR101378102B1 (ko) 2007-10-10 2007-10-10 저밀도 패리티 검사 부호의 복호 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20090036662A KR20090036662A (ko) 2009-04-15
KR101378102B1 true KR101378102B1 (ko) 2014-03-28

Family

ID=40761549

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070101817A KR101378102B1 (ko) 2007-10-10 2007-10-10 저밀도 패리티 검사 부호의 복호 장치 및 방법

Country Status (1)

Country Link
KR (1) KR101378102B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110124659A (ko) * 2010-05-11 2011-11-17 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 계층적 복호 장치 및 방법
KR102070831B1 (ko) 2019-07-08 2020-01-29 강진범 차량 후방광고 사이니지 장치
CN113497629A (zh) * 2020-04-07 2021-10-12 富华科精密工业(深圳)有限公司 基于ldpc的译码方法、装置及计算机可读存储介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070025522A (ko) * 2005-09-02 2007-03-08 엘지전자 주식회사 Ldpc 부호의 복호 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070025522A (ko) * 2005-09-02 2007-03-08 엘지전자 주식회사 Ldpc 부호의 복호 방법

Also Published As

Publication number Publication date
KR20090036662A (ko) 2009-04-15

Similar Documents

Publication Publication Date Title
RU2308803C2 (ru) Способ кодирования кода разреженного контроля четности
KR100594818B1 (ko) 순차적 복호를 이용한 저밀도 패리티 검사 부호의 복호장치 및 그 방법
JP5138221B2 (ja) 誤り訂正符号をmin−sum復号化する方法
US7620873B2 (en) Encoder, decoder, methods of encoding and decoding
JP3808769B2 (ja) Ldpc符号用検査行列生成方法
CN110024294B (zh) 空间耦合准循环ldpc码的生成
KR101718543B1 (ko) 개선된 비트 반전 알고리즘 기반의 저밀도 패리티 검사 부호를 위한 복호 방법, 장치 및 이를 위한 기록 매체
JP2008035524A (ja) 反復確率伝搬を使用して記号ブロックを復号化する装置および方法
KR20090126829A (ko) 반복 복호 방법과 반복 복호 장치
JPWO2003073621A1 (ja) Ldpc符号用検査行列生成方法および検査行列生成装置
CN109547032B (zh) 一种基于深度学习的置信度传播ldpc译码方法
Xiao et al. Error rate estimation of low-density parity-check codes decoded by quantized soft-decision iterative algorithms
KR101378102B1 (ko) 저밀도 패리티 검사 부호의 복호 장치 및 방법
CN107947802B (zh) 速率兼容低密度奇偶校验码编译码的方法及编译码器
KR20130012549A (ko) Ldpc 부호화, 복호화 방법 및 그 방법을 이용하는 장치
CN114201335A (zh) 基于质量的动态调度ldpc解码器
US8019020B1 (en) Binary decoding for correlated input information
Rosseel et al. Error structure aware parallel BP-RNN decoders for short LDPC codes
Ullah et al. Comprehensive algorithmic review and analysis of LDPC codes
CN113612485B (zh) 一种译码方法、译码装置、设备及存储装置
KR100698192B1 (ko) Ldpc 부호의 복호 방법
EP3891897B1 (en) Iterative decoder for decoding a code composed of at least two constraint nodes
KR101917829B1 (ko) Ldpc 부호의 셔플 복호를 위한 복호 순서 결정 방법 및 장치
RU2791717C1 (ru) Способ кодирования канала в системе связи, использующей LDPC-код
RU2769945C2 (ru) Способ кодирования канала в системе связи, использующей LDPC-код

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee