KR101377707B1 - 실리콘 기판의 표면 박리 방법 - Google Patents

실리콘 기판의 표면 박리 방법 Download PDF

Info

Publication number
KR101377707B1
KR101377707B1 KR1020120073766A KR20120073766A KR101377707B1 KR 101377707 B1 KR101377707 B1 KR 101377707B1 KR 1020120073766 A KR1020120073766 A KR 1020120073766A KR 20120073766 A KR20120073766 A KR 20120073766A KR 101377707 B1 KR101377707 B1 KR 101377707B1
Authority
KR
South Korea
Prior art keywords
electrolytic deposition
silicon substrate
stress
layer
crystalline silicon
Prior art date
Application number
KR1020120073766A
Other languages
English (en)
Other versions
KR20140006545A (ko
Inventor
유봉영
이정호
권영임
윤상화
엄한돈
Original Assignee
한양대학교 에리카산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 에리카산학협력단 filed Critical 한양대학교 에리카산학협력단
Priority to KR1020120073766A priority Critical patent/KR101377707B1/ko
Publication of KR20140006545A publication Critical patent/KR20140006545A/ko
Application granted granted Critical
Publication of KR101377707B1 publication Critical patent/KR101377707B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type

Abstract

본 발명은 공정비용이 낮으면서도 저온에서 수행되어 실리콘 박막의 품질을 유지할 수 있는 결정질 실리콘 기판의 박리 방법에 관한 것으로서, 결정질 실리콘 기판을 준비하는 단계; 전해 증착(electrodeposition)을 위한 도금욕(bath)을 구성하는 단계; 상기 도금욕을 이용하여 전해 증착공정으로 상기 결정질 실리콘 기판에 스트레스층을 형성하는 단계; 및 상기 스트레스층에 잔류하는 전해 증착 응력에 의하여 상기 결정질 실리콘 기판의 표면을 박리하는 단계를 포함한다.
본 발명의 다른 형태에 의한 결정질 실리콘 기판의 표면 박리 방법은, 결정질 실리콘 기판을 준비하는 단계; 상기 결정질 실리콘 기판에 버퍼층을 형성하는 단계; 전해 증착을 위한 도금욕을 구성하는 단계; 상기 도금욕을 이용하여 전해 증착공정으로 상기 버퍼층의 표면에 스트레스층을 형성하는 단계; 및 상기 스트레스층에 잔류하는 전해 증착 응력에 의하여 상기 결정질 실리콘 기판의 표면을 박리하는 단계를 포함하며, 상기 버퍼층에 잔류하는 응력이 상기 스트레스층에 잔류하는 응력보다 작은 것을 특징으로 한다.
본 발명은, 전해 증착을 이용하여 결정질 실리콘 기판을 박리함으로써, 저비용으로 결정질 실리콘 박막을 제조할 수 있으며, 고온에서 실리콘 박막의 품질이 저하되는 단점을 방지할 수 있는 효과가 있다.

Description

실리콘 기판의 표면 박리 방법{LIFT-OFF METHOD FOR SILICONE SUBSTRATE}
본 발명은 실리콘 기판의 표면을 박리하는 방법에 관한 것으로, 더 자세하게는 결정질 실리콘 기판의 표면을 상온에서 박리하여 결정질 실리콘 박막을 제조하는 방법에 관한 것이다.
일반적으로 실리콘으로 대표되는 반도체 재료는 전자제품에 필수적으로 사용되며, 최근에는 태양광발전에서 중요한 역할을 하기 때문에 그 사용량이 계속 증가하고 있다.
이러한 반도체 재료가 적용된 반도체 소자는 뛰어난 성능을 가지는 단결정(single-crystal) 물질을 사용하는 것에서 시작하였으나, 반도체 재료 특히 실리콘의 가격이 오르면서 재료비용이 상당한 부분을 차지하고 있다.
대표적으로 태양광 발전을 살펴보면, 단결정의 결정질 실리콘을 재료로 하는 결정질 실리콘 태양전지가 뛰어난 성능을 기반으로 초기부터 지속적으로 발전하고 사용되어 왔으나, 단결정 실리콘 기판의 재료비용이 증가하는 문제로 인하여 비정질 형태의 박막 실리콘 태양전지 또는 비정질 박막을 결정화한 다결정질(poly-crystal) 형태의 실리콘 태양전지에 대한 연구가 활발하게 진행되고 있다.
단결정 실리콘 반도체 재료는 단결정의 잉곳을 제조하고 이를 얇게 커팅한 웨이퍼 형태로 사용하지만, 커팅에 의한 두께에 한계가 있기 때문에 비정질 박막을 형성하는 경우에 비하여 재료비용이 높을 수 밖에 없다.
따라서, 결정질의 실리콘 소재를 얇게 박리하여 이용함으로써 재료비용을 낮추려는 노력이 계속되어 왔다.
실리콘 기판을 박리시키는 방법으로 스마트컷(SmartCut) 기술로 알려진 기술이 있다. 이 방법은 실리콘 기판의 표면에 이온 주입법(ion implantation)을 수행하여 박리시키는 방법이다. 이는 고가의 이온 주입법을 이용하기 때문에 공정비용이 높으며, 고온 상태에서 진행되기 때문에 실리콘의 취성이 약화되어 박리를 위한 스트레스가 많이 필요할 뿐만 아니라 실리콘에 불순물이 확산될 가능성이 높아 실리콘 박막의 품질이 나빠지는 문제가 있다.
스마트컷(SmartCut) 방식보다 낮은 비용으로 실리콘 기판을 박리하는 기술로서 슬림컷(SlimCut) 기술이 개발되었다(미국공개특허 2010/0310775). 이 방법은 실리콘 기판의 표면에 열팽창계수에 차이가 많이 나는 금속을 증착하고, 고온으로 가열한 뒤에 냉각시켜 열팽창계수의 차이에 의하여 실리콘 기판에 스트레스를 가함으로써 실리콘 기판을 박리하는 방법이다. 이 경우에 냉각에 의하여 저온에서 스트레스를 가하기 때문에 고온의 경우에 비하여 낮은 스트레스를 이용하여 박리가 가능하지만, 냉각에 앞서 고온으로 올리는 단계에서 실리콘에 불순물이 확산될 가능성이 높아 실리콘 박막의 품질이 나빠지는 문제는 해결하지 못하였다.
미국공개특허 2010/0310775
본 발명은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서 공정비용이 낮으면서도 저온에서 수행되어 실리콘 박막의 품질을 유지할 수 있는 결정질 실리콘 기판의 박리 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명에 의한 결정질 실리콘 기판의 표면 박리 방법은, 결정질 실리콘 기판을 준비하는 단계; 전해 증착(electrodeposition)을 위한 도금욕(bath)을 구성하는 단계; 상기 도금욕을 이용하여 전해 증착공정으로 상기 결정질 실리콘 기판에 스트레스층을 형성하는 단계; 및 상기 스트레스층에 잔류하는 전해 증착 응력에 의하여 상기 결정질 실리콘 기판의 표면을 박리하는 단계를 포함한다.
전해 증착(electrodeposition)은 용액 중에 전극판을 배치하고 직류전압을 가함으로써 전기 분해에 의해서 석출된 물질을 전극의 표면에 부착시키는 것이며, 음극에 위치한 물질에 금속을 코팅하는 전기도금은 전해 증착의 하나이다.
이러한 전해 증착에 의하여 형성된 전해 증착층은 그 내부에 전해 증착 응력이 형성되며, 전해 증착층의 품질을 향상시키기 위하여 열처리 등의 방법으로 전해 증착 응력을 해소하는 것이 일반적이나, 본 발명의 발명자들은 이러한 전해 증착 응력을 이용하여 결정질 실리콘 기판의 표면을 저온에서 박리하는 방법을 개발하였다.
이때, 결정질 실리콘 기판에 스트레스층을 형성하기에 앞서, 결정질 실리콘기판과 스트레스층 사이의 접착성을 향상시키기 위한 시드층을 결정질 실리콘 기판의 표면에 형성하는 단계를 더 포함하는 것이 바람직하다.
그리고 전해 증착을 위한 도금욕을 구성하는 단계에서 도금욕에 첨가물을 첨가하거나 전해 증착 공정의 전류밀도를 조절하여 스트레스층에 잔류하는 전해 증착 응력을 조절할 수 있다. 전해 증착은 증착되는 물질의 종류에 의해서 잔류하는 전해 증착 응력이 변하지만, 증착층에 불순물을 첨가함으로써 잔류하는 전해 증착 응력을 추가로 변화시킬 수 있으며, 도금욕에 첨가물을 첨가함으로써 증착층에 불순물을 첨가할 수 있다. 전해 증착 응력을 조절하기 위하여 도금욕에 첨가되는 첨가물은 증착층의 재질에 따라서 다양하며, 이는 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 사항이므로 자세한 설명은 생략한다.
본 발명에서 스트레스층에 적용할 수 있는 물질은 Ni, Co, Fe 등의 금속 또는 이들의 합금일 수 있으며, 이들의 산화물과 그 합금도 가능하다. 특히 Ni 금속박막을 스트레스층으로 전해 증착하고, 이 과정에서 P를 스트레스층의 첨가물로 첨가하여 전해 증착 응력을 조절할 수 있다. P가 첨가된 Ni 박막을 전해 증착하기 위해서는 NiCl2와 H3BO3 및 H3PO3를 포함하여 구성되는 도금욕을 이용하는 것이 바람직하다.
본 발명의 다른 형태에 의한 결정질 실리콘 기판의 표면 박리 방법은, 결정질 실리콘 기판을 준비하는 단계; 상기 결정질 실리콘 기판에 버퍼층을 형성하는 단계; 전해 증착을 위한 도금욕을 구성하는 단계; 상기 도금욕을 이용하여 전해 증착공정으로 상기 버퍼층의 표면에 스트레스층을 형성하는 단계; 및 상기 스트레스층에 잔류하는 전해 증착 응력에 의하여 상기 결정질 실리콘 기판의 표면을 박리하는 단계를 포함하며, 상기 버퍼층에 잔류하는 응력이 상기 스트레스층에 잔류하는 전해 증착 응력보다 작은 것을 특징으로 한다.
본 발명의 발명자들은 스트레스층의 과도한 전해 증착 응력으로 인한 결정질실리콘 박막의 파괴를 방지하고, 전해 증착 응력 약화로 인해 박리가 어려운 문제를 해결하기 위하여, 스트레스층의 과도한 전해 증착 응력을 완충하는 버퍼층을 형성하는 방법을 발명하였다.
특히 본 발명은, 버퍼층의 두께를 조절하여 스트레스층에 잔류하는 전해 증착 응력이 결정질 실리콘 기판에 미치는 깊이를 조절함으로써 박리된 결정질 실리콘의 두께를 조절할 수 있다.
그리고 전해 증착을 위한 도금욕을 구성하는 단계에서 도금욕에 첨가물을 첨가하거나 전해 증착 공정의 전류밀도를 조절하여 스트레스층에 잔류하는 전해 증착 응력을 조절할 수 있다. 전해 증착은 증착되는 물질의 종류에 의해서 잔류하는 전해 증착 응력이 변하지만, 증착층에 불순물을 첨가함으로써 잔류하는 전해 증착 응력을 추가로 변화시킬 수 있으며, 도금욕에 첨가물을 첨가함으로써 증착층에 불순물을 첨가할 수 있다. 전해 증착 응력을 조절하기 위하여 도금욕에 첨가되는 첨가물은 증착층의 재질에 따라서 다양하며, 이는 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 사항이므로 자세한 설명은 생략한다.
본 발명에서 스트레스층에 적용할 수 있는 물질은 Ni, Co, Fe 등의 금속 또는 이들의 합금일 수 있으며, 이들의 산화물과 그 합금도 가능하다. 특히 Ni 금속박막을 스트레스층으로 전해 증착하고, 이 과정에서 P를 스트레스층의 첨가물로 첨가하여 전해 증착 응력을 조절할 수 있다. P가 첨가된 Ni 박막을 전해 증착하기 위해서는 NiCl2와 H3BO3 및 H3PO3를 포함하여 구성되는 도금욕을 이용하는 것이 바람직하다.
한편, 버퍼층을 형성하는 단계는 전해 증착 공정으로 수행될 수 있으며, 버퍼층에 잔류하는 전해 증착 응력이 스트레스층에 잔류하는 전해 증착 응력보다 작아야 한다.
그리고 결정질 실리콘 기판에 전해 증착 공정으로 버퍼층을 형성하기에 앞서, 결정질 실리콘 기판의 표면에 결정질 실리콘 기판과 버퍼층 사이의 접착성을 향상시키기 위한 시드층을 형성하는 단계를 더 포함하는 것이 바람직하다.
상술한 바와 같이 구성된 본 발명은, 저 비용으로 대면적에 적용할 수 있는 전해 증착을 이용하여 결정질 실리콘 기판을 박리함으로써, 저비용으로 결정질 실리콘 박막을 제조할 수 있는 효과가 있다.
나아가, 본 발명에서 적용하는 전해 증착 공정은 저온에서 수행되기 때문에, 고온에 실리콘의 품질이 저하되는 단점을 방지할 수 있는 효과가 있다.
또한, 본 발명은 도금욕 조성과 전류밀도와 같은 전해 증착 조건을 조절하여 잔류하는 전해 증착 응력을 조절할 수 있으며, 특히 버퍼층을 도입하는 경우 버퍼층의 두께를 조절하여 결정질 실리콘 기판에 전해 증착 응력이 미치는 깊이를 조절할 수 있으므로, 다양한 조건으로 결정질 실리콘 기판을 박리하여 결정질 실리콘 박막을 제조할 수 있다.
도 1은 H3PO3의 농도에 따른 전해 증착 응력의 변화를 나타내는 그래프이다.
도 2는 전류 밀도에 따른 전해 증착 응력의 변화를 나타내는 그래프이다.
도 3은 본 발명의 실시예에 따른 실리콘 기판의 표면 박리 방법을 나타내는 모식도이다.
도 4는 4인치의 원형 실리콘 웨이퍼에 대하여 본 발명의 실시예에 따른 전해 증착에 의한 박리를 수행한 결과를 나타내는 사진이다.
도 5는 3.5cm×3.5cm의 실리콘 기판에 대하여 본 발명의 실시예에 따른 전해 증착에 의한 박리를 수행한 결과를 나타내는 사진이다.
도 6은 금 시드층이 형성된 3.5cm×3.5cm의 실리콘 기판에 대하여 전해 증착에 의한 박리를 수행한 결과를 나타내는 사진이다.
도 7은 본 발명의 다른 실시예에 따른 버퍼층을 포함하는 결정질 실리콘 기판의 표면 박리 방법을 나타내는 모식도이다.
도 8은 3.5cm×3.5cm의 실리콘 기판에 대하여 버퍼층을 포함하는 실시예를 따라 실리콘 기판의 박리를 수행한 결과를 나타내는 사진이다.
도 9는 도 8에서 박리된 실리콘 박막에서 Ni 및 Ni-P을 용해시킨 모습을 나타낸 사진이다.
먼저, 전해 증착 응력을 조절하는 방법을 살펴본 뒤에 구체적인 실시예를 통하여 결정질 실리콘 기판의 표면을 박리하는 방법을 상세히 설명하도록 한다.
전해 증착(electrodeposition)은 용액 중에 전극판을 배치하고 직류전압을 가함으로써 전기 분해에 의해서 석출된 물질을 전극의 표면에 부착시키는 것이며, 음극에 위치한 물질에 금속을 코팅하는 전기도금은 전해 증착의 하나이다.
이러한 전해 증착에 의하여 형성된 전해 증착층은 그 내부에 전해 증착 응력이 형성되며, 전해 증착층의 품질을 향상시키기 위하여 열처리 등의 방법으로 전해 증착 응력을 해소하는 것이 일반적이다. 그러나 본 발명은 전해 증착 응력을 이용하여 결정질 실리콘 기판의 표면을 박리하는 것이므로, 전해 증착 조건에 따른 전해 증착 응력의 변화를 확인한다.
우선 도금욕의 조성에 따른 전해 증착 응력의 변화를 확인하였다. 이때, 전해 증착 대상물질로서 Ni을 선택하고, 도금욕은 0.6M의 NiCl2와 0.5M의 H3BO3을 준비하였으며, 전해 증착층에 첨가할 물질로는 P를 선택하고, 도금욕에 H3PO3를 첨가하였다. 전해 증착층의 잔류응력을 측정하기 위하여 전극으로 구리 스트립(strip)을 이용하여 7.74cm2의 면적에 9.689mA/cm2의 전류밀도 전해 증착하였다.
도 1은 H3PO3의 농도에 따른 전해 증착 응력의 변화를 나타내는 그래프이다.
도시된 바와 같이, 도금욕에 H3PO3를 첨가하면 0.01M까지는 전해 증착층에 전해 증착 응력이 점점 증가하나, 이후에는 점차 감소한다.
다음으로 전해 증착 공정에서 전류밀도에 따른 전해 증착 응력의 변화를 확인하였다. 이때, 앞서서 가장 전해 증착 응력이 큰 것으로 확인된, 0.6M의 NiCl2와 0.5M의 H3BO3에 0.01M의 H3PO3를 첨가한 도금욕을 이용하였으며, 이때 도금욕의 pH는 1.49였다. 그리고 전해 증착층의 잔류응력을 측정하기 위하여 전극으로 구리 스트립(strip)을 이용하여 7.74cm2의 면적에 전해 증착하였다.
도 2는 전류 밀도에 따른 전해 증착 응력의 변화를 나타내는 그래프이다.
도시된 바와 같이, 전류밀도 20mA/cm2까지는 전해 증착 응력이 증가하다가 이후에는 감소하고 있다.
이상의 결과로부터, Ni을 전해 증착하는 과정에서 P의 첨가량과 전류밀도를 조절함으로써 전해 증착된 Ni-P 박막에 잔류하는 전해 증착 응력을 조절할 수 있음을 확인할 수 있다. 따라서, 도금욕의 조성과 전류밀도를 조절하여 전해 증착층에 잔류하는 전해 증착 응력을 조절할 수 있으며, 이를 이용하여 결정질 실리콘 기판의 표면을 박리시킬 수 있음을 알 수 있다.
상기한 Ni-P의 전해 증착 조건에서 전해 증착 응력이 가장 높은 조건을 선택하여 4인치의 원형 단결정 실리콘 웨이퍼의 표면박리를 시도하였다.
도 3은 본 발명의 실시예에 따른 결정질 실리콘 기판의 표면 박리 방법을 나타내는 모식도이다.
본 실시예의 실리콘 표면 박리방법은, 우선 Ni-P 전해 증착층과 실리콘과의 접착성을 높이기 위한 시드층(200)을 수십 나노미터의 두께로 실리콘 기판(100)의 표면에 증착한다. 구체적으로 PVD법을 이용하여 실리콘 웨이퍼 표면에 실리콘과의 접착성이 뛰어난 Ti를 10nm 두께로 증착하고, Ti 층의 위에 Ni-P 스트레스층과의 접착성이 뛰어난 Ni 또는 Au를 50nm의 두께로 증착하였다.
다음으로 시드층(200)의 위에 결정질 실리콘 기판의 표면에 스트레스를 가하는 스트레스층(300)으로서 Ni-P 박막을 전해 증착한다. 구체적으로, 니켈 도금에 가장 많이 사용되는 도금욕인 와트욕(Watts bath or Watts nickel bath)을 이용하여 50mA/cm2의 전류밀도로 30초간 스트라이킹(striking)하고, 0.6M의 NiCl2와 0.5M의 H3BO3에 0.01M의 H3PO3를 첨가한 도금욕을 이용하여 20mA/cm2의 전류밀도를 최적조건으로 하여 21분 동안 전해 증착하였다.
그리고 증착된 스트레스층(300)에 잔류하는 전해 증착 응력에 의하여 실리콘 기판(100)의 표면이 박리되어 결정질 실리콘 박막(120)이 형성된다.
도 4는 4인치의 원형 실리콘 웨이퍼에 대하여 본 발명의 실시예에 따른 전해 증착에 의한 박리를 수행한 결과를 나타내는 사진이다. 사진에 나타난 것과 같이, Ni-P 전해 증착층의 과도한 전해 증착 응력으로 인하여, 실리콘 웨이퍼의 표면이 불규칙하게 박리된 것을 확인할 수 있다.
그리고 3.5cm×3.5cm 크기의 실리콘 기판에 대하여 상기한 것과 동일한 조건으로 표면 박리를 시도하였다.
도 5는 3.5cm×3.5cm의 실리콘 기판에 대하여 본 발명의 실시예에 따른 전해 증착에 의한 박리를 수행한 결과를 나타내는 사진이다. 이 경우에도 역시, Ni-P 전해 증착층의 과도한 전해 증착 응력으로 인하여, 실리콘의 표면이 미세하게 깨진 것을 확인할 수 있다.
이상의 결과로부터, 전해 증착 응력을 이용하여 실리콘 기판의 표면을 박리할 수 있는 것은 확인하였으나, 과도한 전해 증착 응력으로 인하여, 완전한 실리콘 박막을 얻지는 못하였다. 이는 앞선 실험에서 전해 증착 응력이 가장 큰 경우를 선택하였기 때문이며, 이를 조절하여 실리콘 박막을 박리할 수 있을 것이다.
앞서 살펴본 것과 같이, 도금욕과 전류밀도 조건을 조절하면 전해 증착 응력을 조절할 수 있으며, 이를 조절하여 적절한 전해 증착 응력이 잔류하는 전해 증착층을 실리콘 기판에 증착함으로써 실리콘 기판을 박리할 수 있을 것으로 여겨진다.
다만, 전해 증착 조건을 조절하여 적절한 전해 증착 응력을 찾는 것은 많은 실험을 통하여 결정되어야 하며, 전해 증착 응력의 감소로 인하여 박리가 어려운 경우도 있을 수 있으므로, 본 발명의 발명자들은 실리콘 기판에 가해지는 응력을 제어하는 다른 방법을 개발하였다.
먼저, 시드층을 변경하여 접착력을 향상시키는 방법으로 박리된 실리콘의 파괴를 방지할 수 있는지 확인하였다.
이를 위하여 3.5cm×3.5cm 크기의 실리콘 기판에 금(Au)으로 100nm 두께의 시드층을 형성하고, 나머지는 앞선 실시예와 동일한 조건으로 표면 박리를 시도하였다.
도 6은 금 시드층이 형성된 3.5cm×3.5cm의 실리콘 기판에 대하여 전해 증착에 의한 박리를 수행한 결과를 나타내는 사진이다. 이 경우에도 역시, Ni-P 전해 증착층의 과도한 전해 증착 응력으로 인하여, 실리콘의 표면이 미세하게 깨진 것을 확인할 수 있으며, 단순히 시드층을 변경하는 것으로는 스트레스층에 잔류하는 전해 증착 응력이 실리콘 기판에 미치는 힘을 제어하기 어려운 것을 확인할 수 있다.
다음으로, 본 발명의 발명자들은 스트레스층과 실리콘 기판 사이에 스트레스층의 전해 증착 응력을 완충하는 버퍼층을 추가하는 방법을 개발하였다.
도 7은 본 발명의 다른 실시예에 따른 버퍼층을 포함하는 결정질 실리콘 기판의 표면 박리 방법을 나타내는 모식도이다.
본 실시예의 실리콘 표면 박리방법은, 우선 Ni-P 전해 증착층과 실리콘과의 접착성을 높이기 위한 시드층(200)을 수십 나노미터의 두께로 실리콘 기판(100)의 표면에 증착한다. 구체적으로, PVD법을 이용하여 실리콘 웨이퍼 표면에 실리콘과의 접착성이 뛰어난 Ti를 10nm 두께로 증착하고, Ti 층의 위에 Ni 버퍼층과의 접착성이 뛰어난 Ni 또는 Au를 50nm의 두께로 증착하였다.
다음으로, 시드층(200)의 위에 버퍼층(250)으로 Ni 박막을 전해 증착한다. 구체적으로, 와트욕을 이용하여 20mA/cm2의 전류밀도로 1시간 30분 동안 전해 증착하여 약 40μm 두께의 Ni 박막 버퍼층(250)을 형성하였다.
마지막으로, 버퍼층(250)의 위에 실리콘 기판(100)에 스트레스를 가하는 스트레스층(300)으로서 Ni-P 박막을 전해 증착한다. 구체적으로, 0.6M의 NiCl2와 0.5M의 H3BO3에 0.01M의 H3PO3를 첨가한 도금욕을 이용하여 20mA/cm2의 전류밀도로 1시간 30분 동안 전해 증착하여 약 50 μm 두께의 Ni-P 박막 스트레스층(300)을 형성하였다.
버퍼층(250)으로 형성한 Ni 박막은 도 1에 나타난 것과 같이 전해 증착 응력이 작기 때문에, 스트레스층(300)의 전해 증착 응력을 완충하여 실리콘 기판(100)의 표면에 전체적으로 스트레스를 가함으로써, 박리된 실리콘 박막(120)의 파괴를 방지한다.
도 8은 3.5cm×3.5cm의 실리콘 기판에 대하여 버퍼층을 포함하는 실시예를 따라 실리콘 기판의 박리를 수행한 결과를 나타내는 사진이다. 사진에 나타난 것과 같이, 왼쪽에 실리콘 박막이 박리된 것을 확인할 수 있다. 이로부터, 스트레스층을 전해 증착하는 조건을 변경하지 않고, 스트레스층과 실리콘 기판의 사이에 전해 증착 응력이 작은 버퍼층을 형성하여 박리된 실리콘 박막의 파괴를 막을 수 있는 것을 알 수 있다.
도 9는 도 8에서 박리된 실리콘 박막에서 Ni 및 Ni-P을 용해시킨 모습을 나타낸 사진이다. 박리과정에서 Ni 박막 버퍼층과 Ni-P 스트레스층이 접착된 실리콘 박막을 염산에 넣고 Ni과 Ni-P를 제거한 결과, 완전한 실리콘 박막이 박리된 것을 확인할 수 있다.
이상과 같이 전해 증착 응력을 이용하여 결정질 실리콘 기판의 표면을 박리하는 본 발명은 비용이 저렴하고 대량 공정이 가능한 전해 증착 공정을 이용하여 결정질 실리콘 기판의 표면을 박리하여 실리콘 박막을 제조함으로써 제조비용을 크게 감소시킬 수 있다. 또한 전해 증착 공정은 고온을 인가할 필요가 없기 때문에 본 발명에 의하여 박리된 실리콘 박막은 고온에서 발생할 수 있는 품질 저하의 문제가 없다.
본 발명의 실시예에 의해 박리된 결정질 실리콘 박막은 일반적인 방법으로 실리콘 웨이퍼에서 커팅할 수 있는 두께보다 얇은 두께를 가지며, 비정질 실리콘 박막에 비하여 뛰어난 특성을 나타내므로, 다양한 디바이스에 적용할 수 있다.
특히, 본 발명에 의해 제조된 결정질 실리콘 박막을 이용하여 태양전지를 제조하는 경우에, 일반적인 단결정 결정질 실리콘 태양전지에 비하여 재료비가 크게 줄어들며, 일반적인 비정질 실리콘 태양전지 비하여 효율이 매우 높은 효과가 있다.
이상 본 발명을 바람직한 실시예를 통하여 설명하였는데, 상술한 실시예는 본 발명의 기술적 사상을 예시적으로 설명한 것에 불과하며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변화가 가능함은 이 분야에서 통상의 지식을 가진 자라면 이해할 수 있을 것이다. 따라서 본 발명의 보호범위는 특정 실시예가 아니라 특허청구범위에 기재된 사항에 의해 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술적 사상도 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (16)

  1. 결정질실리콘 기판을 준비하는 단계;
    전해 증착(electrodeposition)을 위한 도금욕(bath)을 구성하는 단계;
    상기 도금욕을 이용하여 전해 증착공정으로 상기 실리콘 기판에 스트레스층을 형성하는 단계; 및
    상기 스트레스층에 잔류하는 전해 증착 응력에 의하여 상기 결정질 실리콘 기판의 표면을 박리하는 단계를 포함하는 것을 특징으로 하는 실리콘 기판의 표면 박리 방법.
  2. 청구항 1에 있어서,
    상기 결정질 실리콘 기판에 스트레스층을 형성하기에 앞서, 상기 결정질 실리콘 기판의 표면에 상기 결정질 실리콘 기판과 상기 스트레스층의 접착성을 향상시키기 위한 시드층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 실리콘 기판의 표면 박리 방법.
  3. 청구항 1에 있어서,
    상기 도금욕을 구성하는 단계에서, 상기 도금욕에 첨가물을 첨가하여 상기 스트레스층에 잔류하는 전해 증착 응력을 조절하는 것을 특징으로 하는 실리콘 기판의 표면 박리 방법.
  4. 청구항 1에 있어서,
    상기 스트레스층을 형성하는 단계에서, 상기 전해 증착 공정의 전류밀도를 조절하여 상기 스트레스층에 잔류하는 전해 증착 응력을 조절하는 것을 특징으로 하는 실리콘 기판의 표면 박리 방법.
  5. 청구항 1에 있어서,
    상기 스트레스층이 Ni, Co, Fe 중에 하나의 금속 또는 이들의 합금인 것을 특징으로 하는 실리콘 기판의 표면 박리 방법.
  6. 청구항 1에 있어서,
    상기 스트레스층이 Ni 금속박막이며, 상기 Ni 금속박막에 P가 첨가된 것을 특징으로 하는 실리콘 기판의 표면 박리 방법.
  7. 청구항 1에 있어서,
    상기 도금욕이 NiCl2와 H3BO3 및 H3PO3를 포함하여 구성되는 것을 특징으로 하는 실리콘 기판의 표면 박리 방법.
  8. 결정질 실리콘 기판을 준비하는 단계;
    상기 결정질 실리콘 기판에 버퍼층을 형성하는 단계;
    전해 증착을 위한 도금욕을 구성하는 단계;
    상기 도금욕을 이용하여 전해 증착공정으로 상기 버퍼층의 표면에 스트레스층을 형성하는 단계; 및
    상기 스트레스층에 잔류하는 전해 증착 응력에 의하여 상기 결정질 실리콘 기판의 표면을 박리하는 단계를 포함하며,
    상기 버퍼층에 잔류하는 응력이 상기 스트레스층에 잔류하는 전해 증착 응력보다 작은 것을 특징으로 하는 실리콘 기판의 표면 박리 방법.
  9. 청구항 8에 있어서,
    상기 버퍼층의 두께를 조절하여 상기 스트레스층에 잔류하는 전해 증착 응력이 상기 결정질 실리콘 기판에 미치는 깊이를 조절함으로써 상기 박리된 결정질 실리콘의 두께를 조절하는 것을 특징으로 하는 실리콘 기판의 표면 박리 방법.
  10. 청구항 8에 있어서,
    상기 도금욕을 구성하는 단계에서, 상기 도금욕에 첨가물을 첨가하여 상기 스트레스층에 잔류하는 전해 증착 응력을 조절하는 것을 특징으로 하는 실리콘 기판의 표면 박리 방법.
  11. 청구항 8에 있어서,
    상기 스트레스층을 형성하는 단계에서, 상기 전해 증착 공정의 전류밀도를 조절하여 상기 스트레스층에 잔류하는 전해 증착 응력을 조절하는 것을 특징으로 하는 실리콘 기판의 표면 박리 방법.
  12. 청구항 8에 있어서,
    상기 스트레스층이 Ni, Co, Fe 중에 하나의 금속 또는 이들의 합금인 것을 특징으로 하는 실리콘 기판의 표면 박리 방법.
  13. 청구항 8에 있어서,
    상기 스트레스층이 Ni 금속박막이며, 상기 Ni 금속박막에 P가 첨가된 것을 특징으로 하는 실리콘 기판의 표면 박리 방법.
  14. 청구항 8에 있어서,
    상기 도금욕이 NiCl2와 H3BO3 및 H3PO3를 포함하여 구성되는 것을 특징으로 하는 실리콘 기판의 표면 박리 방법.
  15. 청구항 8에 있어서,
    상기 버퍼층을 형성하는 단계가 전해 증착 공정으로 수행되는 특징으로 하는 실리콘 기판의 표면 박리 방법.
  16. 청구항 10에 있어서,
    상기 결정질 실리콘 기판에 상기 버퍼층을 형성하기에 앞서, 상기 결정질 실리콘 기판의 표면에 상기 결정질 실리콘 기판과 상기 버퍼층의 접착성을 향상시키기 위한 시드층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 실리콘 기판의 표면 박리 방법.
KR1020120073766A 2012-07-06 2012-07-06 실리콘 기판의 표면 박리 방법 KR101377707B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120073766A KR101377707B1 (ko) 2012-07-06 2012-07-06 실리콘 기판의 표면 박리 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120073766A KR101377707B1 (ko) 2012-07-06 2012-07-06 실리콘 기판의 표면 박리 방법

Publications (2)

Publication Number Publication Date
KR20140006545A KR20140006545A (ko) 2014-01-16
KR101377707B1 true KR101377707B1 (ko) 2014-03-21

Family

ID=50141447

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120073766A KR101377707B1 (ko) 2012-07-06 2012-07-06 실리콘 기판의 표면 박리 방법

Country Status (1)

Country Link
KR (1) KR101377707B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015194878A1 (ko) * 2014-06-19 2015-12-23 한양대학교 에리카산학협력단 실리콘 기판의 표면 박리 방법
KR102389721B1 (ko) * 2015-09-18 2022-04-22 영남대학교 산학협력단 박형 실리콘 기판의 제조장치
KR102389720B1 (ko) * 2015-09-18 2022-04-22 영남대학교 산학협력단 박형 실리콘 기판의 제조장치
KR102427002B1 (ko) * 2015-09-18 2022-07-29 영남대학교 산학협력단 박형 실리콘 기판 및 그 제조방법
KR101696431B1 (ko) * 2015-09-24 2017-01-16 한양대학교 에리카산학협력단 초박형 실리콘-금속 이종 접합 기판 제조 방법
KR101935267B1 (ko) * 2016-10-10 2019-01-04 한양대학교 에리카산학협력단 초박형 실리콘 기판 제조 방법
KR102043059B1 (ko) * 2018-05-09 2019-12-02 한국기계연구원 초박형 실리콘 기판 및 이의 제조방법
CN109768154B (zh) * 2018-12-18 2022-05-20 中北大学 一种蓝宝石基可控剥离柔性pzt薄膜的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4582559A (en) 1984-04-27 1986-04-15 Gould Inc. Method of making thin free standing single crystal films
US7875531B2 (en) 2006-04-19 2011-01-25 Imec Method for the production of thin substrates

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4582559A (en) 1984-04-27 1986-04-15 Gould Inc. Method of making thin free standing single crystal films
US7875531B2 (en) 2006-04-19 2011-01-25 Imec Method for the production of thin substrates

Also Published As

Publication number Publication date
KR20140006545A (ko) 2014-01-16

Similar Documents

Publication Publication Date Title
KR101377707B1 (ko) 실리콘 기판의 표면 박리 방법
JP5259178B2 (ja) 太陽電池製造のための半導体の薄層を堆積する方法および装置
TWI569462B (zh) 半導體基板的剝離
Moutinho et al. Investigation of induced recrystallization and stress in close-spaced sublimated and radio-frequency magnetron sputtered CdTe thin films
JP6511424B2 (ja) 積層体及び、その製造方法
TWI549311B (zh) 單一接面光伏電池
JPH10189924A (ja) 半導体基材の製造方法、および太陽電池の製造方法
CN105190842A (zh) 成膜方法、半导体发光元件的制造方法、半导体发光元件和照明装置
CN104576862B (zh) 一种基于铜衬底的氮化物led垂直芯片及其制备方法
CN114180562B (zh) 一种石墨烯转移方法
US9653629B2 (en) Substrate material of iron-nickel alloy metal foil for CIGS solar cells
CN112725741B (zh) 一种原位应力加载的柔性铁电薄膜的制备方法
KR101595757B1 (ko) 실리콘 기판의 표면 박리 방법
JP2013247362A (ja) 半導体素子用薄膜貼り合わせ基板の製造方法
US8916954B2 (en) Multi-layer metal support
JP5296995B2 (ja) 半導体素子、半導体素子の製造方法、発光素子及び電子素子
KR101548704B1 (ko) 실리콘 나노와이어 어레이, 리튬 이온전지용 음극 및 이의 제조방법
KR101556215B1 (ko) 실리콘 기판의 표면 박리 방법
CN109811313B (zh) 一种高电阻率基底上多孔氧化铝模板的制备方法
WO2015034118A1 (ko) 실리콘 기판의 표면 박리 방법
KR101935267B1 (ko) 초박형 실리콘 기판 제조 방법
KR101748584B1 (ko) 초박형 실리콘-금속 이종 접합 기판 제조 방법
CN106463376B (zh) 硅基板的表面剥离方法
CN105914258B (zh) 半导体结构以及制备半导体结构的方法
JP2015513214A (ja) 多層金属支持体

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180108

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190304

Year of fee payment: 6