KR101370812B1 - Method for marking a wafer alignment key - Google Patents

Method for marking a wafer alignment key Download PDF

Info

Publication number
KR101370812B1
KR101370812B1 KR1020110128440A KR20110128440A KR101370812B1 KR 101370812 B1 KR101370812 B1 KR 101370812B1 KR 1020110128440 A KR1020110128440 A KR 1020110128440A KR 20110128440 A KR20110128440 A KR 20110128440A KR 101370812 B1 KR101370812 B1 KR 101370812B1
Authority
KR
South Korea
Prior art keywords
wafer
adhesive vinyl
marking
indicator
present
Prior art date
Application number
KR1020110128440A
Other languages
Korean (ko)
Other versions
KR20130062041A (en
Inventor
박준호
조윤석
이문구
김민욱
Original Assignee
(주)가하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)가하 filed Critical (주)가하
Priority to KR1020110128440A priority Critical patent/KR101370812B1/en
Publication of KR20130062041A publication Critical patent/KR20130062041A/en
Application granted granted Critical
Publication of KR101370812B1 publication Critical patent/KR101370812B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 개별 칩으로 분할된 웨이퍼의 불량 칩 분류를 위한 위한 웨이퍼 표시자 마킹 방법으로서, 본 발명의 목적은 웨이퍼 공정 중 웨이퍼 크랙(crack)과 같이 예기치 못한 공정 어택(attack)이 발생하더라도 이에 상관없이 불량이 발생된 칩의 위치 정보를 정확히 인식하여 불량 칩을 분류할 수 있도록 하는 웨이퍼 표시자 마킹 방법을 제공하는 것이다.
본 발명에 따른 웨이퍼 표시자 마킹 방법은, 웨이퍼의 일측 면에 접착비닐을 부착하는 단계와; 상기 접착비닐이 부착된 웨이퍼의 타측 면에 스크라이브 라인(Scribe Line)을 형성하는 단계와; 상기 스크라이브 라인을 따라 상기 웨이퍼를 복수의 개별 칩으로 분할하는 단계와; 상기 접착비닐에 상기 개별 칩으로 분할된 웨이퍼가 부착된 상태에서 상기 접착비닐을 사방으로 확장시키는 단계; 및 상기 접착비닐의 확장을 완전히 완료한 후에 상기 접착비닐에 적어도 두 개의 표시자를 형성하는 단계를 포함하는 것을 특징으로 한다.The present invention is a method of marking a wafer indicator for classifying defective chips of wafers divided into individual chips, and an object of the present invention is to correlate unexpected process attacks such as wafer cracks during wafer processing. The present invention provides a method of marking a wafer indicator, which can classify a defective chip by accurately recognizing location information of a defective chip.
According to an aspect of the present invention, there is provided a method for marking a wafer indicator, the method comprising: attaching adhesive vinyl to one side of a wafer; Forming a scribe line on the other side of the wafer to which the adhesive vinyl is attached; Dividing the wafer into a plurality of individual chips along the scribe line; Expanding the adhesive vinyl in all directions while the wafer divided into the individual chips is attached to the adhesive vinyl; And forming at least two indicators on the adhesive vinyl after the expansion of the adhesive vinyl is completely completed.

Description

웨이퍼 표시자 마킹 방법{METHOD FOR MARKING A WAFER ALIGNMENT KEY}How to Mark Wafer Markers {METHOD FOR MARKING A WAFER ALIGNMENT KEY}

본 발명은 개별 칩으로 분할된 웨이퍼의 불량 칩 분류를 위한 웨이퍼 표시자 마킹 방법으로서, 보다 상세하게는 웨이퍼 크랙(crack) 등이 발생하더라도 이에 상관없이 불량 칩의 위치 정보를 정확히 인식할 수 있도록 하는 웨이퍼 표시자 마킹 방법에 관한 것이다.
The present invention is a method for marking a wafer indicator for classifying a defective chip of a wafer divided into individual chips, and more particularly, even if a wafer crack occurs, it is possible to accurately recognize the location information of the defective chip. A method of marking a wafer indicator is disclosed.

웨이퍼(Wafer)는 실리콘이나 갈륨비소 등의 단결정 잉곳(Ingot)을 얇게 썬 둥근 판으로서, 웨이퍼 상에는 일반적으로 일련의 반도체 공정을 통해 일정한 패턴들이 형성된다. 반도체 공정은 증착 및 식각등의 공정을 반복하여 다층의 물질층 패턴을 형성하는 공정으로, 마스크(레티클)상에 설계된 패턴들을 반도체 기판상에 구현하는 포토리소그라피 공정이 필수적으로 이용된다. 이러한 포토리소그라피 공정을 사용하여 다층의 물질층 패턴을 형성할 때, 하위 물질층과 상위 물질층을 정렬시키고 각 층간에 발생한 오정렬값을 측정하기 위하여 웨이퍼 표면 상에 "표시자 내지 얼라인먼트 키(alignment key)"라 불리우는 얼라인 수단을 형성하는 것이 일반적이다.A wafer is a round plate thinly sliced from a single crystal ingot such as silicon or gallium arsenide, and uniform patterns are generally formed on a wafer through a series of semiconductor processes. The semiconductor process is a process of forming a multilayer material layer pattern by repeating a process such as deposition and etching, and a photolithography process that implements patterns designed on a mask (reticle) on a semiconductor substrate is essentially used. When forming a multi-layer material layer pattern using such a photolithography process, the "marker or alignment key" on the wafer surface is used to align the lower material layer and the upper material layer and to measure the misalignment value generated between the layers. It is common to form an alignment means called ") ".

전술한 반도체 공정을 마친 웨이퍼는 뒷면에 접착비닐(접착테입)을 부착시킨 후 다이싱(Dicing) 공정을 거치면서 다수 개의 개별 칩으로 나뉘어지는데, 이렇게 수득되는 개별 반도체 칩에는 표면 결함 내지 오염과 같은 칩 불량이 없어야 하는 바, 개별 칩으로 분할된 웨이퍼는 불량 유무 검사를 수행하여 불량이 존재하는 개별 칩을 선별하는 분류작업이 이루어지게 된다. 이 때, 불량 칩 분류작업을 수행하기 위해서는 불량이 발생한 칩의 정확한 위치를 파악하는 것이 필요한데, 종래에는 도 1과 같이 웨이퍼에 형성된 얼라인먼트 키를 이용하여 이를 기준으로 불량 칩의 위치 정보 즉, 좌표값을 획득하고 있다.After the above semiconductor process, the wafer is divided into a plurality of individual chips by attaching an adhesive vinyl (adhesive tape) on the back side and then dicing (Dicing) process. Since there should be no chip defects, the wafer divided into individual chips is subjected to a defect inspection to sort the individual chips having defects. In this case, in order to perform the classification of the defective chip, it is necessary to grasp the exact location of the defective chip. Conventionally, the location information of the defective chip, that is, the coordinate value, is used based on the alignment key formed on the wafer as shown in FIG. 1. Is gaining.

도 1은 종래 웨이퍼 상의 불량 발생 지점의 좌표를 인식하기 위해 마킹된 얼라인먼트 키를 보여주는 일 예이다. 도 1에서 알 수 있듯이, 종래는 불량 칩 검사 및 분류를 위해 웨이퍼(1)에 직접 얼라인먼트 키(2a,2b)를 형성하되, 적어도 두 개의 얼라인먼트 키(2a,2b)를 형성하여 좌표 검출을 위한 기준으로 사용하였다. 이는, 웨이퍼(1)에 하나의 얼라인먼트 키(2a)만을 형성하게 되면 좌표 인식이 불가하기 때문이다.1 illustrates an example of an alignment key marked to recognize a coordinate of a defect occurrence point on a conventional wafer. As can be seen in FIG. 1, conventionally, alignment keys 2a and 2b are formed directly on the wafer 1 for inspection and classification of bad chips, and at least two alignment keys 2a and 2b are formed to detect coordinates. It used as a reference. This is because if only one alignment key 2a is formed on the wafer 1, coordinate recognition is impossible.

그러나, 종래와 같이 웨이퍼에 얼라인먼트 키를 마킹하고 이를 이용하여 불량 칩의 좌표를 선별하는 방법에 따를 경우 다음과 같은 문제점이 발생하였다.However, according to the conventional method of marking an alignment key on a wafer and selecting coordinates of a defective chip using the same, the following problems occur.

도 2는 접착비닐(3)이 부착된 웨이퍼에 크랙(4)이 발생된 일 예를 보여주는 도면이다. 도 2와 같이 웨이퍼 크랙(crack:4)과 같은 공정 어택(attack)으로 인해 기준점 역할을 하는 얼라인먼트 키(2b)가 하나라도 손상될 경우, 인식할 수 있는 얼라인먼트 키가 없으므로 좌표를 판별하지 못하여 불량 칩 선별이 불가능하게 되고 결국 해당 웨이퍼(1)를 폐기해야 하는 비효율적인 문제점이 있었다.FIG. 2 is a diagram illustrating an example in which a crack 4 is generated on a wafer to which an adhesive vinyl 3 is attached. If any of the alignment keys 2b serving as a reference point is damaged due to a process attack such as a wafer crack 4 as shown in FIG. 2, the coordinates cannot be determined because there is no recognizable alignment key. There was an inefficient problem that chip sorting became impossible and eventually the wafer 1 had to be discarded.

전술한 문제점을 보완하기 위하여 실제 반도체 공정에서는 도 3과 같이 여러 개의 얼라인먼트 키(5a,5b,5c,5d)를 웨이퍼에 마킹하는 방법을 사용하고 있다. 도 3은 종래 웨이퍼 상의 불량 발생 지점의 좌표를 인식하기 위해 마킹된 얼라인먼트 키(5a,5b,5c,5d)의 또 다른 실시예이다.In order to compensate for the above-mentioned problems, the actual semiconductor process uses a method of marking a plurality of alignment keys 5a, 5b, 5c, and 5d on a wafer as shown in FIG. 3 is another embodiment of the alignment keys 5a, 5b, 5c, 5d marked for recognizing the coordinates of a failure occurrence point on a conventional wafer.

그러나, 도 3과 같이 많은 수의 얼라인먼트 키(5a,5b,5c,5d)를 웨이퍼(1)에 마킹하여 기준점으로 사용할 경우 다음과 같은 또 다른 문제점이 있었다. 즉, 종래는 얼라인먼트 키를 웨이퍼(1)에 직접 마킹하는 방식을 취함에 따라, 많은 수의 얼라인먼트 키(5a,5b,5c,5d)를 형성하게 되면 얼라인먼트 키(5a,5b,5c,5d)가 마킹된 칩은 더이상 양품의 칩으로 사용할 수 없게 되는 바, 생산 효율이 매우 저하되고 공정 비용이 증대되었다. 또한, 웨이퍼(1)에 얼라인먼트 키를 여러 개로 형성하더라도 모든 얼라인먼트 키(5a,5b,5c,5d)에 크랙이 발생할 확률은 여전히 존재하는 바 근본적인 해결책으로는 미흡한 한계가 있었다.
However, when a large number of alignment keys 5a, 5b, 5c, and 5d are marked on the wafer 1 and used as reference points as shown in FIG. That is, according to the conventional method of marking the alignment keys directly on the wafer 1, when a large number of alignment keys 5a, 5b, 5c, 5d are formed, the alignment keys 5a, 5b, 5c, 5d are formed. Marked chips can no longer be used as good chips, resulting in very low production efficiency and increased process costs. In addition, even if a plurality of alignment keys are formed on the wafer 1, there is still a possibility that cracks occur in all the alignment keys 5a, 5b, 5c, and 5d.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 웨이퍼 공정 중 웨이퍼 크랙(crack)과 같이 예기치 못한 공정 어택(attack)이 발생하더라도 이에 상관없이 불량이 발생된 칩의 위치 정보를 정확히 인식하여 불량 칩을 분류할 수 있도록 하는 웨이퍼 표시자 마킹 방법을 제공하는 것이다.
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to position a chip in which a defect occurs regardless of an unexpected process attack such as a wafer crack during wafer processing. It provides a wafer marker marking method that accurately recognizes information and classifies bad chips.

상기 목적을 달성하기 위한 본 발명에 따른 웨이퍼 표시자 마킹 방법은, 웨이퍼의 일측 면에 접착비닐을 부착하는 단계와; 상기 접착비닐이 부착된 웨이퍼의 타측 면에 스크라이브 라인(Scribe Line)을 형성하는 단계와; 상기 스크라이브 라인을 따라 상기 웨이퍼를 복수의 개별 칩으로 분할하는 단계와; 상기 접착비닐에 상기 개별 칩으로 분할된 웨이퍼가 부착된 상태에서 상기 접착비닐을 사방으로 확장시키는 단계; 및 상기 접착비닐의 확장을 완전히 완료한 후에 상기 접착비닐에 적어도 두 개의 표시자를 형성하는 단계를 포함하는 것을 특징으로 한다.
According to an aspect of the present invention, there is provided a method for marking a wafer indicator, the method comprising: attaching adhesive vinyl to one side of a wafer; Forming a scribe line on the other side of the wafer to which the adhesive vinyl is attached; Dividing the wafer into a plurality of individual chips along the scribe line; Expanding the adhesive vinyl in all directions while the wafer divided into the individual chips is attached to the adhesive vinyl; And forming at least two indicators on the adhesive vinyl after the expansion of the adhesive vinyl is completely completed.

본 발명에 따른 웨이퍼 표시자 마킹 방법에 의하면, 웨이퍼 공정 중 웨이퍼 크랙(crack)과 같이 예기치 못한 공정 어택(attack)이 발생하더라도 이에 상관없이 불량이 발생된 칩의 위치 정보를 정확히 획득하고 불량 칩을 선별할 수 있는 바, 반도체 칩 생산 효율은 증대시키고 공정 비용은 절감할 수 있는 현저한 효과가 있다.According to the method of marking a wafer indicator according to the present invention, even if an unexpected process attack occurs, such as a wafer crack, during wafer processing, the position information of the chip in which the defect occurs is accurately obtained and the defective chip is detected. As it can be selected, there is a remarkable effect of increasing the semiconductor chip production efficiency and reducing the process cost.

또한, 종래는 특정 얼라인먼트 키가 손상되는 것을 보완하기 위하여 많은 수의 얼라인먼트 키를 웨이퍼에 형성할 경우 해당 얼라인먼트 키가 마킹된 부분은 양품의 칩으로 사용할 수 없게 되는 바, 그 마킹 개수에 제한이 따르고 칩 생산성이 저하되는 문제점이 발생하였으나, 본 발명의 웨이퍼 표시자 마킹 방법에 따르면 필요에 따라 그 개수에 제한없이 표시자를 형성할 수 있고, 표시자를 마킹하더라도 종래와 같이 양품으로 사용할 수 없게 되는 칩이 발생하지 않아 단위 웨이퍼 당 반도체 칩 수득율을 향상시킬 수 있는 현저한 효과가 있다.
In addition, conventionally, when a large number of alignment keys are formed on a wafer in order to compensate for damage of a specific alignment key, a portion of the alignment key marked cannot be used as a chip of good quality, and thus the number of markings is limited. Although there is a problem in that the chip productivity is lowered, according to the wafer marker marking method of the present invention, if necessary, the number of indicators can be formed without limitation, and even if the marker is marked, the chip cannot be used in good quality as in the prior art. There is a remarkable effect that it does not occur to improve the yield of semiconductor chips per unit wafer.

도 1은 종래 웨이퍼 상의 불량 발생 지점의 좌표를 인식하기 위해 마킹된 얼라인먼트 키를 보여주는 일 예.
도 2는 웨이퍼에 크랙이 발생된 일 예를 보여주는 도면.
도 3은 종래 웨이퍼 상의 불량 발생 지점의 좌표를 인식하기 위해 마킹된 얼라인먼트 키의 또 다른 실시예.
도 4는 본 발명에 따른 웨이퍼 표시자를 마킹하기 위한 다이싱 공정 흐름도.
도 5는 도 4의 공정을 거치면서 마킹 완료된 본 발명의 바람직한 실시예 따른 표시자를 도시한 일 예.
도 6은 본 발명에 따른 표시자의 마킹 방법의 또 다른 실시예.1 shows an example of an alignment key marked to recognize the coordinates of a failure occurrence point on a conventional wafer.
2 is a view illustrating an example in which a crack is generated in a wafer.
3 is another embodiment of an alignment key marked to recognize the coordinates of a failure occurrence point on a conventional wafer.
4 is a dicing process flow diagram for marking a wafer indicator in accordance with the present invention.
Figure 5 is an example showing an indicator according to a preferred embodiment of the present invention completed marking the process of Figure 4;
6 is yet another embodiment of a marking method of an indicator according to the present invention;

본 발명에 따른 웨이퍼 표시자 마킹 방법은 웨이퍼 공정 중 웨이퍼 크랙(crack)과 같이 예기치 못한 공정 어택(attack)이 발생하더라도 이에 상관없이 불량이 발생된 칩의 위치 정보를 정확히 파악할 수 있도록 하는 기술 특징을 제시한다.The method for marking a wafer indicator according to the present invention provides a technical feature for accurately identifying the location of a chip in which a defect occurs regardless of an unexpected process attack such as a wafer crack during a wafer process. present.

이하에서, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예, 장점 및 특징에 대하여 상세히 설명하도록 한다.
In the following, preferred embodiments, advantages and features of the present invention will be described in detail with reference to the accompanying drawings.

도 4는 본 발명에 따른 웨이퍼 표시자를 마킹하기 위한 다이싱 공정 흐름도이고, 도 5는 도 4의 공정을 거치면서 마킹 완료된 본 발명의 바람직한 실시예 따른 표시자를 도시한 일 예이고, 도 6은 본 발명에 따른 표시자의 마킹 방법의 또 다른 실시예이다.4 is a flowchart illustrating a dicing process for marking a wafer indicator according to the present invention, FIG. 5 is an example showing a marker according to a preferred embodiment of the present invention, which is completed while the process of FIG. 4 is completed, and FIG. Another embodiment of the marking method of the indicator according to the invention.

일반적으로 반도체 공정을 마친 웨이퍼는 뒷면에 접착테입 내지 접착비닐(20)을 부착시킨 후 다이싱(dicing) 공정을 거치면서 다수 개의 개별 칩으로 나뉘어지는데, 이렇게 수득되는 개별 칩에는 표면 결함 내지 오염과 같은 칩 불량이 없어야 하는 바, 개별 칩으로 분할된 웨이퍼는 불량 유무 검사를 수행하여 불량 칩을 선별하는 분류작업이 행해진다. 이 때, 불량 칩 분류작업을 수행하기 위해서는 불량이 발생한 칩의 정확한 위치를 파악하는 것이 필요한데, 본 발명에 따른 표시자는 웨어퍼 다이싱(dicing) 공정 후 불량 칩의 위치 정보(즉, 좌표)를 획득하기 위한 수단에 해당한다.In general, the wafer after the semiconductor process is divided into a plurality of individual chips by attaching the adhesive tape or adhesive vinyl (20) to the back and going through the dicing (dicing). Since there should be no same chip defect, the wafer divided into individual chips is sorted to sort out the defective chips by performing a defect inspection. At this time, in order to perform the bad chip classification operation, it is necessary to determine the exact location of the chip where the failure occurs, the indicator according to the present invention is the position information (ie, coordinates) of the defective chip after the wafer dicing (dicing) process Corresponds to the means for obtaining.

이처럼 웨이퍼 다이싱 공정 후 불량 칩 위치를 인식하기 위한 본 발명의 표시자(alignment key)를 마킹하는 방법에 대하여 설명하면 다음과 같다.As described above, a method of marking an alignment key of the present invention for recognizing a defective chip position after a wafer dicing process will be described.

(1) 증착 및 에칭과 같은 반도체 공정을 마친 웨이퍼(도 4(a))를 다이싱 공정에 투입하기 전에, 도 4(b)와 같이 웨이퍼(10) 뒷면에 접착비닐(20)을 부착한다. 웨이퍼(10)의 일면 상에 부착되는 접착비닐(20)은 웨이퍼(10)를 개별 칩(12)으로 절단시 상호 분리된 칩들이 이탈되지 않고 고정될 수 있도록 하는 수단에 해당한다.(1) The adhesive vinyl 20 is attached to the back side of the wafer 10 as shown in Fig. 4 (b) before the wafer (Fig. 4 (a)) which has been subjected to semiconductor processes such as deposition and etching is introduced into the dicing step. . The adhesive vinyl 20 attached to one surface of the wafer 10 corresponds to a means for allowing the separated chips to be fixed without being separated when the wafer 10 is cut into individual chips 12.

또한, 본 발명의 접착비닐(20)은 적어도 웨이퍼(10) 보다 큰 면적의 접착비닐(20)을 사용하는 것이 바람직한데, 보다 구체적으로는 접착비닐(20)의 소정 영역은 웨이퍼(10)와 접착되며 웨이퍼(10)의 전(全)면적을 뒤덮고(이하, "내부 영역"이라 함), 나머지 테두리부는 웨이퍼(10)의 원주를 벗어나 웨이퍼(10)가 접착되지 않는 영역(이하, "외부 영역(21)"이라 함)이 확보될 수 있도록 한다.
In addition, the adhesive vinyl 20 of the present invention preferably uses an adhesive vinyl 20 having a larger area than at least the wafer 10. More specifically, a predetermined region of the adhesive vinyl 20 is formed by the wafer 10 and the wafer 10. A region bonded to cover the entire area of the wafer 10 (hereinafter referred to as "inner region"), and the remaining edge portion is beyond the circumference of the wafer 10 and is not bonded to the wafer 10 (hereinafter referred to as "outer region"). Area 21 ") can be secured.

(2) 도 4(c)와 같이, 접착비닐(20)이 부착된 웨이퍼(10)의 일면에 반대되는 타면 상에, 웨이퍼(10)를 복수의 개별 칩(12)으로 분할하는 스크라이브 라인(Scribe Line: 11)을 매트릭스 형태로 형성한다. 이때, 상기 스크라이브 라인(11)은 레이져(Laser) 또는 다이아몬드팁(Diamond Tip: 6)을 사용하여 형성할 수 있다.
(2) A scribe line for dividing the wafer 10 into a plurality of individual chips 12 on the other surface opposite to one surface of the wafer 10 to which the adhesive vinyl 20 is attached as shown in FIG. Scribe Line: 11) form a matrix. In this case, the scribe line 11 may be formed using a laser or a diamond tip 6.

(3) 도 4(d)와 같이, 블레이드(Blade:7) 등을 이용하여 웨이퍼(10)를 쪼개는 공정을 수행하면, 웨이퍼(10)는 도 4(c)에서 형성한 스크라이브 라인(11)을 따라 다수 개의 웨이퍼 조각으로 분리되어 전자·전기 기구에 사용되는 반도체 칩이 복수로 수득된다. 이때, 다수로 분리된 웨이퍼 조각(즉, 개별 칩:12)은 상호 절단된 상태를 형성하되 도 4(e)와 같이 접착비닐(20)에 부착되어 고정된 상태로 존재하게 된다.
(3) As shown in FIG. 4 (d), when the wafer 10 is cleaved using a blade 7 or the like, the wafer 10 is the scribe line 11 formed in FIG. 4 (c). In this way, a plurality of semiconductor chips which are separated into a plurality of wafer pieces and used for electronic and electrical appliances are obtained. At this time, the plurality of separated wafer pieces (that is, the individual chips 12) form a state of being mutually cut, but are attached to the adhesive vinyl 20 as shown in FIG.

(4) 웨이퍼(10)를 다수 개의 개별 칩(12)으로 절단하는 다이싱 공정이 완료되면, 도 4(f)와 같이 접착비닐(20)을 상·하·좌·우 전(全)방향으로 늘리는 접착비닐(20) 확장 공정을 행한다. 이는, 접착비닐(20)을 사방으로 확장시키면 상호 절단된 상태로 접착비닐(20)에 부착 고정되어 있는 각 개별 칩(12)의 칩 간 간격이 넓어지게 되고, 이에 따라 다이싱 공정의 후속으로 진행되는 개별 칩 불량 검사 및 분류 작업을 용이하게 수행할 수 있기 때문이다.
(4) When the dicing step of cutting the wafer 10 into a plurality of individual chips 12 is completed, the adhesive vinyl 20 is moved up, down, left, and right in all directions as shown in FIG. 4 (f). The process of expanding the adhesive vinyl 20 is performed. When the adhesive vinyl 20 is expanded in all directions, the distance between the chips of each individual chip 12 that is attached to and fixed to the adhesive vinyl 20 in a state of being cut from each other becomes wider, and as a result of the dicing process, This is because the individual chip defect inspection and classification work that is in progress can be easily performed.

(5) 도 4에서 설명 및 도시한 다이싱 공정 및 접착비닐(20) 확장 공정이 모두 완료되면, 불량 칩의 좌표를 인식하기 위한 표시자(alignment key: 30)를 마킹하는 공정이 연이어 행해짐으로써 도 5와 같은 표시자 마킹 형태를 이루게 된다.(5) When both the dicing process and the expansion process of the adhesive vinyl 20 described and illustrated in FIG. 4 are completed, a process of marking an alignment key 30 for recognizing the coordinates of the defective chip is successively performed. The indicator marking form as shown in FIG.

도 5를 참조하면, 본 발명에 따른 표시자(30)는 종래 웨이퍼에 직접 형성하였던 얼라인먼트 키(alignment key)와 달리 웨이퍼(10)의 일면에 부착되는 접착비닐(20)에 형성되는 것을 주요 기술 특징으로 한다.Referring to FIG. 5, the indicator 30 according to the present invention is formed on the adhesive vinyl 20 attached to one surface of the wafer 10 unlike an alignment key formed directly on the wafer. It features.

보다 구체적으로는, 본 발명의 표시자(30)는 다이싱 공정에서 채용된 접착비닐(20)에 마킹하되, 전술한 접착비닐(20)의 확장이 완전히 완료된 후에 형성하는 것이 바람직하다. 이는 접착비닐(20)의 확장 전 또는 확장 도중에 표시자(30)를 형성하게 되면, 표시자(30)를 형성한 이후의 접착비닐(20) 확장 과정에서 표시자(30)의 위치가 틀어질 수 있기 때문이다.More specifically, the indicator 30 of the present invention is marked on the adhesive vinyl 20 employed in the dicing process, it is preferable to form after the expansion of the above-described adhesive vinyl 20 is completely completed. When the indicator 30 is formed before or during the expansion of the adhesive vinyl 20, the position of the indicator 30 may be changed in the process of expanding the adhesive vinyl 20 after the formation of the indicator 30. Because it can.

또한, 본 발명의 표시자(30)는 좌표 인식을 위한 최소한의 개수 즉, 적어도 두 개 이상으로 형성된다. 특히, 종래는 얼라인먼트 키를 웨이퍼 상에 직접 마킹하는 방식을 취함에 따라, 많은 수의 얼라인먼트 키를 형성하게 되면 얼라인먼트 키가 마킹된 칩은 더이상 양품으로 사용할 수 없게 되는 바, 그 마킹 가능한 얼라인먼트 키의 개수가 제한될 수 밖에 없었다. 그러나, 본 발명의 표시자(30)는 웨이퍼(10)가 아닌 접착비닐(20)에 표시되는 바 필요에 따라 그 개수에 제한없이 표시자(30)를 형성할 수 있는 장점이 있다.In addition, the indicator 30 of the present invention is formed with a minimum number of coordinate recognition, that is, at least two or more. In particular, according to the conventional method of marking an alignment key directly on a wafer, when a large number of alignment keys are formed, the chip marked with the alignment key can no longer be used as a good product. The number was bound to be limited. However, the indicator 30 of the present invention has an advantage in that the indicator 30 can be formed without limitation on the number of bars as necessary, as indicated by the adhesive vinyl 20 rather than the wafer 10.

또한, 본 발명의 바람직한 실시예에 따른 표시자(30a,30b,30c,30d)는 도 4(g)와 같이 접착비닐(20)의 테두리부(21)에 웨이퍼(10)의 원주를 따라 상·하/좌·우로 총 4 개로 형성하였다. 접착비닐(20)의 "테두리부"란 접착비닐(20)에 있어서 웨이퍼(10)가 부착된 영역을 제외한 외부 영역(21)을 지칭한다. 이처럼 본 발명의 표시자(30a,30b,30c,30d)는 접착비닐(20)의 테두리부에 마킹하는 것이 바람직한데, 이는 본 발명의 표시자(30a,30b,30c,30d)를 웨이퍼(10)가 부착된 영역 상의 접착비닐(20)에 마킹할 경우, 표시자 형성 과정에서 웨이퍼(10)에 가해지는 충격 내지 오염 등으로 예기치 않은 칩 불량이 발생하는 것을 방지함에 유리하기 때문이다. In addition, the indicators 30a, 30b, 30c, and 30d according to the preferred embodiment of the present invention are formed along the circumference of the wafer 10 on the edge portion 21 of the adhesive vinyl 20 as shown in FIG. · 4 pieces were formed in the lower, left, and right directions. The "border part" of the adhesive vinyl 20 refers to the outer region 21 in the adhesive vinyl 20 except for the region to which the wafer 10 is attached. As such, the indicators 30a, 30b, 30c, and 30d of the present invention are preferably marked at the edges of the adhesive vinyl 20. This means that the indicators 30a, 30b, 30c, and 30d of the present invention may be placed on the wafer 10. This is because when marking on the adhesive vinyl 20 on the area where the) is attached, it is advantageous to prevent an unexpected chip defect from occurring due to impact or contamination applied to the wafer 10 during the formation of the indicator.

즉, 본 발명의 표시자는 접착비닐(20)의 테두리부에 형성하는 것이 가장 바람직하나 반드시 이에 한정하지는 않으며, 예컨데 웨이퍼(10)가 부착된 내부 영역 상의 접착비닐(20) 표면에 표시자를 형성하거나, 또는 도 6과 같이 웨이퍼(10)가 부착된 내부 영역 상의 접착비닐(20) 표면에 일부 표시자(30g,30h)를 형성하고 접착비닐(20) 외부 영역(21)에 나머지 표시자(30e,30f)를 형성할 수도 있음은 물론이다.That is, the indicator of the present invention is most preferably formed on the edge of the adhesive vinyl 20, but is not necessarily limited thereto. For example, the indicator may be formed on the surface of the adhesive vinyl 20 on the inner region to which the wafer 10 is attached. Alternatively, as shown in FIG. 6, some indicators 30g and 30h are formed on the surface of the adhesive vinyl 20 on the inner region to which the wafer 10 is attached, and the remaining indicators 30e are formed on the outer region 21 of the adhesive vinyl 20. Of course, 30f) may be formed.

접착비닐(20)에 본 발명의 표시자(30)를 마킹하는 방법으로는 스탬프(Stamp)를 이용해 접착비닐(20) 표면에 잉크 표식을 찍어 표시하거나, 프린팅(Printing) 방식을 이용해 표식을 인쇄하거나 또는 레이져(Laser)를 이용해 표식을 형성하는 등 다양한 방식으로 달성 가능하다.
As a method of marking the indicator 30 of the present invention on the adhesive vinyl 20, a stamp is printed on the surface of the adhesive vinyl 20 by using a stamp, or a marking is printed using a printing method. This can be accomplished in a variety of ways, such as by forming a mark or by using a laser.

(6) 전술한 본 발명의 표시자(30) 마킹이 모두 완료되면, 접착비닐(20)에 표시된 복수의 표시자(30)를 기준 좌표로 하여 탐침(probe) 장비에서 개별 칩(12)의 위치 좌표를 판별하고 불량 유무를 검사하게 된다. 불량이 발생한 칩이 검출되면 해당 불량 칩의 위치 정보(즉, 좌표)를 파악하여 소팅 장비(Sorter)로 전송하면 소팅 장비에서는 해당 불량 칩을 선별해낼 수 있게 된다.(6) When all of the above-described marking of the indicator 30 of the present invention is completed, the plurality of indicators 30 displayed on the adhesive vinyl 20 are used as reference coordinates of the individual chips 12 in the probe equipment. The location coordinates are determined and the defects are checked. When a chip having a defect is detected, the location information (that is, coordinates) of the defective chip is determined and transmitted to the sorting device, and the sorting device can select the defective chip.

상기에서 설명 및 도시된 바와 같이, 종래 불량 칩 선별을 위한 마킹 방법에 의할 경우에는, 크랙 등의 이유로 웨이퍼(10)에 마킹된 얼라인먼트 키가 손상될 경우 불량 칩을 선별할 수 없어서 웨이퍼(10) 전체를 폐기해야 하는 비효율적인 면이 있었으나, 본 발명의 웨이퍼 표시자 마킹 방법에 따르면 공정 중 웨이퍼 크랙(crack)과 같이 예기치 못한 공정 어택(attack)이 발생하더라도 이에 상관없이 불량이 발생된 칩의 위치 정보를 정확히 획득할 수 있어 양품의 반도체 칩 생산 효율 및 비용 절감 측면에서 매우 뛰어난 강점을 제공하게 된다.
As described and illustrated above, in the case of the marking method for conventional defective chip sorting, if the alignment key marked on the wafer 10 is damaged due to a crack or the like, the defective chip cannot be sorted and thus the wafer 10 ), There was an inefficient aspect to discard the whole, but according to the method of marking the wafer indicator of the present invention, even if an unexpected process attack such as a wafer crack occurs during the process, Accurate acquisition of location information provides significant advantages in terms of efficiency and cost savings for high-quality semiconductor chips.

상기에서 본 발명의 바람직한 실시예가 특정 용어들을 사용하여 설명 및 도시되었지만 그러한 용어는 오로지 본 발명을 명확히 설명하기 위한 것일 뿐이며, 본 발명의 실시예 및 기술된 용어는 다음의 청구범위의 기술적 사상 및 범위로부터 이탈되지 않고서 여러가지 변경 및 변화가 가해질 수 있는 것은 자명한 일이다. 이와 같이 변형된 실시예들은 본 발명의 사상 및 범위로부터 개별적으로 이해되어져서는 안되며, 본 발명의 청구범위 안에 속한다고 해야 할 것이다.
While the preferred embodiments of the present invention have been described and illustrated above using specific terms, such terms are used only for the purpose of clarifying the invention, and it is to be understood that the embodiment It will be obvious that various changes and modifications can be made without departing from the spirit and scope of the invention. Such modified embodiments should not be understood individually from the spirit and scope of the present invention, but should be regarded as being within the scope of the claims of the present invention.

10: 웨이퍼 11: 스크라이브 라인
12: 개별 칩 20: 접착비닐
21: 접착비닐 외부 영역 30a 내지 30h: 표시자10: wafer 11: scribe line
12: individual chip 20: adhesive vinyl
21: adhesive vinyl outer region 30a to 30h: indicator

Claims (5)

삭제delete 개별 칩으로 분할된 웨이퍼의 불량 칩 분류를 위한 웨이퍼 표시자 마킹 방법으로서,
웨이퍼의 일측 면에 접착비닐을 부착하는 제1단계;
상기 접착비닐이 부착된 웨이퍼의 타측 면에 스크라이브 라인(Scribe Line)을 형성하는 제2단계;
상기 스크라이브 라인을 따라 상기 웨이퍼를 복수의 개별 칩으로 분할하는 제3단계;
상기 접착비닐에 상기 개별 칩으로 분할된 웨이퍼가 부착된 상태에서 상기 접착비닐을 사방으로 확장시키는 제4단계; 및
상기 접착비닐의 확장을 완전히 완료한 후에 상기 접착비닐에 적어도 두 개의 표시자를 형성하는 제5단계를 포함하는 것을 특징으로 하는 웨이퍼 표시자 마킹 방법.
A method of marking a wafer indicator for classifying defective chips of wafers divided into individual chips,
Attaching adhesive vinyl to one side of the wafer;
Forming a scribe line on the other side of the wafer to which the adhesive vinyl is attached;
Dividing the wafer into a plurality of individual chips along the scribe line;
A fourth step of expanding the adhesive vinyl in all directions while the wafer divided into the individual chips is attached to the adhesive vinyl; And
And a fifth step of forming at least two indicators on the adhesive vinyl after the expansion of the adhesive vinyl is completely completed.
제 2항에 있어서, 상기 제5단계 이후에
상기 접착비닐에 마킹된 표시자를 기준 좌표로 하여 상기 개별 칩의 각 위치 좌표를 판별하는 제6단계를 더 포함하는 것을 특징으로 하는 웨이퍼 표시자 마킹 방법.
The method of claim 2, wherein after the fifth step
And a sixth step of determining each position coordinate of the individual chip using the indicator marked on the adhesive vinyl as a reference coordinate.
제 2항 또는 제 3항에 있어서,
상기 접착비닐은 상기 웨이퍼의 전(全)면적을 뒤덮는 내부 영역; 및
적어도 웨이퍼의 원주를 벗어나 웨이퍼가 접착되지 않는 외부 영역을 포함하도록 이루어지고,
상기 제5단계에서 형성되는 표시자는 상기 접착비닐의 상기 외부 영역에 형성되는 것을 특징으로 하는 웨이퍼 표시자 마킹 방법.
4. The method according to claim 2 or 3,
The adhesive vinyl may include an inner region covering an entire area of the wafer; And
At least beyond the circumference of the wafer to include an outer region to which the wafer is not bonded,
And the indicator formed in the fifth step is formed in the outer region of the adhesive vinyl.
제 2항 또는 제 3항에 있어서,
상기 제5단계에서 상기 표시자는 스탬프(Stamp)를 이용해 접착비닐 표면에 잉크 표식을 찍어 표시하거나, 프린팅(Printing) 방식을 이용해 표식을 인쇄하거나 또는 레이저(Laser)를 이용해 표식하는 방식 중에서 선택된 어느 하나의 방식에 의해 형성하는 것을 특징으로 하는 웨이퍼 표시자 마킹 방법.4. The method according to claim 2 or 3,
In the fifth step, the indicator is any one selected from a method of printing an ink mark on a surface of an adhesive vinyl by using a stamp, printing a mark by using a printing method, or marking by using a laser. Wafer indicator marking method characterized in that formed by the method of.
KR1020110128440A 2011-12-02 2011-12-02 Method for marking a wafer alignment key KR101370812B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110128440A KR101370812B1 (en) 2011-12-02 2011-12-02 Method for marking a wafer alignment key

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110128440A KR101370812B1 (en) 2011-12-02 2011-12-02 Method for marking a wafer alignment key

Publications (2)

Publication Number Publication Date
KR20130062041A KR20130062041A (en) 2013-06-12
KR101370812B1 true KR101370812B1 (en) 2014-03-10

Family

ID=48859920

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110128440A KR101370812B1 (en) 2011-12-02 2011-12-02 Method for marking a wafer alignment key

Country Status (1)

Country Link
KR (1) KR101370812B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0186078B1 (en) * 1995-06-20 1999-04-15 문정환 Marking method and recognition apparatus of wafer number
KR20000001846A (en) * 1998-06-15 2000-01-15 윤종용 Tape attach apparatus having marking unit
KR20070109910A (en) * 2006-05-12 2007-11-15 닛토덴코 가부시키가이샤 Pressure-sensitive adhesive sheet for processing semiconductor wafer or semiconductor substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0186078B1 (en) * 1995-06-20 1999-04-15 문정환 Marking method and recognition apparatus of wafer number
KR20000001846A (en) * 1998-06-15 2000-01-15 윤종용 Tape attach apparatus having marking unit
KR20070109910A (en) * 2006-05-12 2007-11-15 닛토덴코 가부시키가이샤 Pressure-sensitive adhesive sheet for processing semiconductor wafer or semiconductor substrate

Also Published As

Publication number Publication date
KR20130062041A (en) 2013-06-12

Similar Documents

Publication Publication Date Title
CN108122801B (en) Wafer marking method and wafer marking system
CN108745921B (en) Sorting and testing method for single and polycrystalline silicon wafers cut by diamond wire saw
US20060243711A1 (en) System and method for aligning a wafer processing system in a laser marking system
CN100576434C (en) The manufacture method of chip identification and light shield
KR101372995B1 (en) Defect Inspection Method
CN110690176B (en) Method for distinguishing target crystal grains and failure analysis method of packaged chip
CN108067746A (en) The processing method of substrate
KR101370812B1 (en) Method for marking a wafer alignment key
JP2007095953A (en) Method and device for sorting semiconductor device
CN107561875B (en) Overlay error measurement and problem assessment method
TW200631156A (en) Tracking and marking specimens having defects formed during laser via drilling
CN107356601A (en) A kind of automatic defect of defect checking machine platform is presorted method for reporting
JP5324808B2 (en) Chip ID marking method, chip ID marking device, and semiconductor chip
JP2008244375A (en) Dicing method of wafer
US7618832B2 (en) Semiconductor substrate having reference semiconductor chip and method of assembling semiconductor chip using the same
CN103928365A (en) Method for defect scanning of unit chips with different picture conditions in photomask
KR20150114423A (en) Semiconductor wafer
CN109378278B (en) Wafer alignment method
CN104849970B (en) Alignment mark and its alignment methods for back side photoetching process
TWM614195U (en) Printed circuit board (pcb) with a product information label
JP5621395B2 (en) Manufacturing method of semiconductor device
CN102522360B (en) Lithography alignment precision detection method
TWI404156B (en) Contour-detecting method for sawing lanes of a wafer
US8143076B2 (en) Manufacture of defect cards for semiconductor dies
JP2003234312A (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170220

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee