KR101368998B1 - Selective filling method of insulating material on circuit board by surface treatment - Google Patents
Selective filling method of insulating material on circuit board by surface treatment Download PDFInfo
- Publication number
- KR101368998B1 KR101368998B1 KR1020120086285A KR20120086285A KR101368998B1 KR 101368998 B1 KR101368998 B1 KR 101368998B1 KR 1020120086285 A KR1020120086285 A KR 1020120086285A KR 20120086285 A KR20120086285 A KR 20120086285A KR 101368998 B1 KR101368998 B1 KR 101368998B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating material
- filling
- hydrophobic
- circuit board
- treatment
- Prior art date
Links
Images
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Manufacturing & Machinery (AREA)
Abstract
도전성 원소재의 한 면에 하프 에칭을 실시하고 에칭 부위에 절연성 물질을 충진하는 방법에 있어, 정면 작업에 따른 비효율성을 최소화하면서 간편한 방법으로 높은 신뢰성을 갖도록 하는 회로 기판에서의 절연성 물질 충진 방법이 개시된다. 본 발명은 도전성 원소재에 1 이상의 요홈 및 범프를 형성하고 표면 처리하여 상기 요홈에만 선택적으로 절연성 물질을 충진하는 회로 기판에서의 절연성 물질 충진 방법으로, 상기 표면 처리는 상기 요홈의 노출된 면에 소수성 처리 및 상기 범프의 노출된 면에 친수성 처리하여 수행되고, 상기 표면 처리 후 소수성인 절연성 물질을 도포하여 절연성 물질이 상기 요홈에만 선택적으로 충진되도록 하는 회로 기판에서의 절연성 물질 충진 방법을 제공한다.In the method of half-etching one side of the conductive raw material and filling the insulating material in the etching site, the method of filling the insulating material in the circuit board to minimize the inefficiency according to the front work and to have high reliability in a simple manner Is initiated. The present invention provides a method of filling an insulating material in a circuit board in which at least one groove and a bump are formed on a conductive raw material and is surface treated to selectively fill an insulating material only in the groove. A method of filling an insulating material in a circuit board, which is carried out by treatment and hydrophilic treatment on the exposed side of the bump, and after the surface treatment is applied a hydrophobic insulating material to selectively fill the insulating material only in the grooves.
Description
본 발명은 회로 기판에서의 절연성 물질 충진 방법에 관한 것으로, 보다 상세하게는 인쇄회로기판 등 회로 기판의 충진 요소에 절연성 물질을 충진 시 충진 요소를 포함하는 기판 면에 전면 도포하는 방식을 배제하고 충진 요소에만 선택적으로 충진하는 방법에 관한 것이다.The present invention relates to a method of filling an insulating material in a circuit board, and more particularly, to the filling, excluding the method of applying the entire surface to the substrate surface including the filling element when filling the insulating material to the filling element of the circuit board, such as a printed circuit board. A method of selectively filling only elements.
일반적으로 반도체 장치 기술은 저가격으로 초소형화, 고밀도화 등을 추구하는 경향으로 발전하고 있으며, 이에 따라 다양한 형태의 반도체 장치들이 개발되어 사용되고 있다. 특히, 최근에는 노트북 컴퓨터, 디지털 비디오 카메라, 휴대전화 등 휴대용 기기 보급의 급증으로 각 반도체 장치의 소형화 및 경량화 정도가 중요시 되고 있다.In general, semiconductor device technology has been developed in pursuit of miniaturization and high density at low cost, and various types of semiconductor devices have been developed and used accordingly. In particular, in recent years, the proliferation of portable devices such as notebook computers, digital video cameras, mobile phones, and the like, has made importance of miniaturization and light weight of each semiconductor device.
이러한 경향에 맞추어, 반도체 장치들 중 이른바 칩 스케일 패키지(chip scale package; CSP)는 리드 온 칩(lead on chip; LOC) 기술 또는 BGA(ball grid array) 기술의 연장선상에 있는 제품들을 중심으로 다양하게 개발되고 있으며, 기존 BGA 기판을 보다 저가격으로 구현하기 위한 여러 가지의 솔루션이 소개되고 있다. 이 중 도전성 원소재의 한 면에 하프 에칭을 실시하고 에칭 부위에 절연물을 채우고 경화시킨 후 다른 한 면에 다시 하프 에칭을 실시하여 재 배선된 회로를 구현하는 방법이 있다. 예를 들면, 한국공개특허 제2011-0021407호에서는 도 1에 도시된 바와 같이, 도전성의 베이스 기판(10)을 준비(도 1(a))하여 적어도 일면을 정해진 패턴에 따라 식각하여 베이스 패턴층(11)을 형성(도 1(b))하고, 베이스 패턴층(11)의 일면의 식각된 부분(12)을 절연성 물질(13)로 충진(도 1(c))하고, 패턴층(11)에 형성된 절연성 물질(13)을 제거하여 지지부(14)를 형성(도 1(d))하는 과정을 포함하는 반도체 패키지 제조방법을 개시하고 있다. 이러한 공법은 BGA의 형태를 그대로 유지하는 저가 솔루션으로 기존 유기물 베이스의 BGA 기판보다 열적, 전기적 특성에서 유리한 점이 있다.In line with this trend, so-called chip scale packages (CSPs) among semiconductor devices are centered around products that are an extension of lead on chip (LOC) technology or ball grid array (BGA) technology. In addition, various solutions are introduced to implement existing BGA substrates at lower cost. Among them, there is a method of half-etching one side of the conductive element material, filling an insulator in the etching portion, curing the half, and half-etching the other side again to implement a rewired circuit. For example, in Korean Patent Laid-Open No. 2011-0021407, as shown in FIG. 1, a
이와 같은 공정은 종래 BGA 기판 제조에서 고려되지 않는 기술적 제약으로, 특히 절연성 물질을 충진하고 브러쉬와 같은 연마 목적의 장비를 통하여 원소재 두께 이상으로 높게 도포된 절연성 물질을 연마하는 정면 처리 공정을 수반하게 된다. 도 2는 현재까지 알려진 도전성 원소재의 한 면에 하프 에칭을 실시하고 에칭 부위에 절연성 물질을 충진시키는 방식을 설명하는 단면도이다. 먼저 도 2(a)는 일반적인 절연성 물질 도포 방식을 나타내고 있으며, 절연성 물질(13)이 하프 에칭된 원소재(10)의 빈 공간에 원소재보다 두껍게 도포되면서 하프 에칭이 실시되지 않은 원소재 표면에도 도포되어 정면 브러쉬 작업에 어려움이 발생한다. 또한, 도 2(b)에 나타낸 바와 같이, 일반적인 방식으로 절연성 물질(13)을 도포 후 닥터 블레이드(doctor blade)나 나이프(knife)와 같은 추가적인 장비를 통하여 원소재 표면 위의 수지 두께를 줄일 수 있으나, 하프 에칭이 실시되지 않은 원소재(10) 표면 뿐 아니라 하프 에칭된 공간에 채워진 절연성 물질(13)의 두께까지 줄어드는 단점이 있다. 또한, 도 2(c)는 스크린 마스크를 이용한 절연성 물질 충진 방식을 나타내고 있으며, 이 방식은 전면 도포 방식보다는 절연성 물질(13) 충진 속도가 느린 단점이 있으나, 마스크 내에 패턴을 형성하여 절연성 물질 충진 부분과 미충진 부분을 제어할 수 있다. 그러나, 완벽하게 원소재(10) 상의 절연성 물질을 미도포되게 하기 위해서는 도포 방법, 마스크 조건에 따라 최적화가 필요하다. 한편, 스크린 마스크와 같이 부분적인 절연성 물질(13) 도포가 가능한 경우, 전면 도포 방식에 비해 원소재(10) 상으로 도포된 절연성 물질(13)의 두께의 단차가 형성될 수 있는데, 이 경우 전면 도포된 경우보다는 보다 용이한 정면 작업이 이루어질 수 있다.This process is a technical constraint that is not considered in conventional BGA substrate manufacturing, and particularly involves a frontal treatment process of filling insulating material and polishing the coated insulating material higher than the thickness of the raw material through polishing equipment such as a brush. do. 2 is a cross-sectional view illustrating a method of half-etching one side of a conductive element material known to date and filling an insulating material in an etching site. First, FIG. 2 (a) shows a general method of applying an insulating material, and the
이와 같이, 도전성 원소재의 한 면에 하프 에칭을 실시하고 에칭 부위에 절연성 물질을 충진하는 방법에 있어, 정면 작업에 따른 비효율성을 최소화하면서 간편한 방법으로 높은 신뢰성을 갖는 충진 방법의 개발이 요구되고 있다.As described above, in the method of half-etching one side of the conductive raw material and filling an insulating material in the etching site, it is required to develop a filling method having a high reliability in a simple manner while minimizing the inefficiency according to the front work. have.
따라서, 본 발명은 도전성 원소재의 한 면에 하프 에칭을 실시하고 에칭 부위에 절연성 물질을 충진하는 방법에 있어, 정면 작업에 따른 비효율성을 최소화하면서 간편한 방법으로 높은 신뢰성을 갖도록 하는 회로 기판에서의 절연성 물질 충진 방법을 제공하고자 한다.Accordingly, the present invention provides a method for half-etching one side of a conductive raw material and filling an insulating material in an etching site, and in a circuit board that has high reliability in a simple manner while minimizing inefficiency due to frontal operation. An object of the present invention is to provide an insulating material filling method.
상기 과제를 해결하기 위한 본 발명의 한 양태에 따르면, 도전성 원소재에 1 이상의 요홈 및 범프를 형성하고 표면 처리하여 상기 요홈에만 선택적으로 절연성 물질을 충진하는 회로 기판에서의 절연성 물질 충진 방법으로, 상기 표면 처리는 상기 요홈의 노출된 면에 소수성 처리 및 상기 범프의 노출된 면에 친수성 처리하여 수행되고, 상기 표면 처리 후 소수성인 절연성 물질을 도포하여 절연성 물질이 상기 요홈에만 선택적으로 충진되도록 하는 회로 기판에서의 절연성 물질 충진 방법을 제공한다.According to an aspect of the present invention for solving the above problems, by forming an at least one groove and bump in the conductive raw material and surface-treated by filling the insulating material only in the groove, the insulating material filling method in the circuit board, Surface treatment is performed by hydrophobic treatment on the exposed surface of the groove and hydrophilic treatment on the exposed surface of the bump, and after the surface treatment, a hydrophobic insulating material is applied so that the insulating material is selectively filled only in the groove. The present invention provides a method for filling insulating materials.
또한, 상기 방법은, (a) 상기 도전성 원소재 일면에 포토 솔더 레지스트층을 형성하고 정해진 패턴에 따라 노광, 현상 및 하프 에칭하여 상기 요홈 및 범프를 형성하는 단계; (b) 상기 요홈 및 범프가 형성된 일면에 소수성 물질을 이용하여 소수성 처리하는 단계; (c) 상기 포토 솔더 레지스트층을 제거하는 단계; (d) 상기 요홈 및 범프가 형성된 일면에 제1 친수성 물질을 이용하여 친수성 처리하는 단계; 및 (e) 상기 요홈 및 범프가 형성된 일면에 소수성인 절연성 물질을 도포하여 상기 요홈에만 절연성 물질을 충진하는 단계;를 포함하여 수행되는 것을 특징으로 하는 회로 기판에서의 절연성 물질 충진 방법을 제공한다.In addition, the method comprises the steps of: (a) forming a photo solder resist layer on one surface of the conductive element material and forming the grooves and bumps by exposure, development and half etching according to a predetermined pattern; (b) hydrophobic treatment using a hydrophobic material on one surface of the grooves and bumps; (c) removing the photo solder resist layer; (d) hydrophilic treatment using a first hydrophilic material on one surface of the grooves and bumps; And (e) applying a hydrophobic insulating material to one surface of the grooves and bumps to fill the insulating material only with the grooves.
상기 과제를 해결하기 위한 본 발명의 다른 양태에 따르면, 상기 (a) 단계 이전에 상기 도전성 원소재 표면의 친수성을 증가시키도록 제2 친수성 물질을 이용하여 친수성 처리하는 단계;를 더 포함하는 것을 특징으로 하는 회로 기판에서의 절연성 물질 충진 방법을 제공한다.According to another aspect of the present invention for solving the above problems, a step of hydrophilic treatment using a second hydrophilic material to increase the hydrophilicity of the surface of the conductive raw material material before the step (a); An insulating material filling method in a circuit board is provided.
또한, 상기 제2 친수성 물질은 실란 커플링제(silane coupling agent), 머캅토알카논산(mercaptoalkanoic acid), 시스테인(cysteine), 알칸디티올(alcanedithiol) 및 아미노티오페놀(aminothiophenol)로 이루어진 군에서 선택된 1종 이상인 것을 특징으로 하는 회로 기판에서의 절연성 물질 충진 방법을 제공한다.In addition, the second hydrophilic material is a silane coupling agent (silane coupling agent) (mercaptoalkanoic acid) (mercaptoalkanoic acid), cysteine (cysteine), alcandithiol (alcanedithiol) and aminothiophenol (aminothiophenol) selected from the group consisting of Provided is an insulating material filling method in a circuit board characterized in that the species or more.
또한, 상기 (c) 단계에서 비알칼리성의 유기 용제를 이용하는 것을 특징으로 하는 회로 기판에서의 절연성 물질 충진 방법을 제공한다.In addition, in the step (c) it provides a method for filling an insulating material in a circuit board, characterized in that using a non-alkaline organic solvent.
또한, 상기 (b) 단계의 소수성 물질은 알칸티올(alkanethiol), 알킬실란(alkyl silane), 할로겐화알킬실란(halogenated alkyl silane) 및 음이온계면활성제로 이루어진 군에서 선택된 1종 이상인 것을 특징으로 하는 회로 기판에서의 절연성 물질 충진 방법을 제공한다.In addition, the hydrophobic material of step (b) is a circuit board, characterized in that at least one selected from the group consisting of alkanethiol (alkanethiol), alkyl silane (alkyl silane), halogenated alkyl silane (halogenated alkyl silane) and anionic surfactant The present invention provides a method for filling insulating materials.
상기 과제를 해결하기 위한 본 발명의 또 다른 양태에 따르면, 상기 방법은, (A) 상기 도전성 원소재 일면에 포토 솔더 레지스트층을 형성하고 정해진 패턴에 따라 노광, 현상 및 하프 에칭하여 상기 요홈 및 범프를 형성하는 단계; (B) 상기 포토 솔더 레지스트층을 제거하는 단계; (C) 상기 요홈 및 범프가 형성된 일면에 광반응에 의해 친수성으로 변할 수 있는 소수성 물질을 이용하여 소수성 처리하는 단계; (D) 상기 범프에만 노광될 수 있도록 준비된 마스크 패턴을 이용하여 노광하는 단계; (E) 상기 요홈 및 범프가 형성된 일면에 제1 친수성 물질을 이용하여 친수성 처리하는 단계; 및 (F) 상기 요홈 및 범프가 형성된 일면에 소수성인 절연성 물질을 도포하여 상기 요홈에만 절연성 물질을 충진하는 단계;를 포함하여 수행되는 것을 특징으로 하는 회로 기판에서의 절연성 물질 충진 방법을 제공한다.According to another aspect of the present invention for solving the above problems, the method, (A) forming a photo solder resist layer on one surface of the conductive raw material and exposed, developed and half-etched according to a predetermined pattern to the grooves and bumps Forming a; (B) removing the photo solder resist layer; (C) hydrophobic treatment using a hydrophobic material that can be changed to hydrophilic by a photoreaction on one surface of the groove and bump; (D) exposing using a mask pattern prepared to be exposed only to the bumps; (E) hydrophilic treatment using a first hydrophilic material on one surface of the groove and bump; And (F) filling an insulating material with only the groove by applying a hydrophobic insulating material to one surface of the groove and the bump, thereby providing an insulating material filling method in a circuit board.
또한, 상기 (C) 단계의 소수성 물질은 아조벤젠 유도체(azobenzene derivatives)인 것을 특징으로 하는 회로 기판에서의 절연성 물질 충진 방법을 제공한다.In addition, the hydrophobic material of the step (C) provides an insulating material filling method in a circuit board, characterized in that the azobenzene derivatives (azobenzene derivatives).
또한, 상기 포토 솔더 레지스트층 형성은 드라이 필름 포토레지스트를 라미네이트하여 수행되는 것을 특징으로 하는 회로 기판에서의 절연성 물질 충진 방법을 제공한다.In addition, the photo solder resist layer is formed by laminating a dry film photoresist provides an insulating material filling method in a circuit board.
또한, 상기 제1 친수성 물질은 수분인 것을 특징으로 하는 회로 기판에서의 절연성 물질 충진 방법을 제공한다.In addition, the first hydrophilic material provides a method for filling an insulating material in a circuit board, characterized in that the moisture.
또한, 상기 소수성인 절연성 물질 도포는 상기 범프 상의 제1 친수성 물질이 증발되지 않도록 하는 세기의 에어블로잉과 동시에 수행되는 것을 특징으로 하는 회로 기판에서의 절연성 물질 충진 방법을 제공한다.The hydrophobic insulating material application also provides a method for filling insulating material in a circuit board, characterized in that the first hydrophilic material on the bump is carried out simultaneously with the air blowing of the strength to prevent evaporation.
또한, 상기 소수성 처리 전에 상기 요홈의 노출된 면에 거칠기를 부여하는 단계;를 더 포함하는 것을 특징으로 하는 회로 기판에서의 절연성 물질 충진 방법을 제공한다.In addition, the step of imparting a roughness to the exposed surface of the groove prior to the hydrophobic treatment provides a method for filling an insulating material in a circuit board.
또한, 상기 거칠기가 부여된 상기 요홈의 노출된 면의 표면조도(Ra)는 500~5000Å인 것을 특징으로 하는 회로 기판에서의 절연성 물질 충진 방법을 제공한다.In addition, the surface roughness (Ra) of the exposed surface of the groove to which the roughness is provided provides an insulating material filling method in a circuit board, characterized in that 500 ~ 5000Å.
또한, 상기 거칠기 부여는 상기 도전성 원소재와 동일한 물질로 도금하거나 마이크로 에칭하여 수행되는 것을 특징으로 하는 회로 기판에서의 절연성 물질 충진 방법을 제공한다.In addition, the roughening is provided with a method of filling an insulating material in a circuit board, characterized in that the plating is carried out by the same material as the conductive material or micro-etched.
본 발명에 따르면, 도전성 원소재에 형성된 요홈 및 범프를 각각 소수성 처리 및 친수성 처리 후 절연성 물질을 도포함으로써 간편하게 요홈에만 절연성 물질이 충진되도록 할 수 있다.According to the present invention, the insulating material may be simply filled in only the grooves by applying the insulating material after the hydrophobic treatment and the hydrophilicity treatment of the grooves and the bumps formed in the conductive element material, respectively.
또한, 범프 상에 절연성 물질이 도포되는 것을 방지하여, 브러쉬 등 정면 설비의 마모량을 현저히 줄여 원가 절감 내지 생산성을 향상시킬 수 있다.In addition, by preventing the application of the insulating material on the bumps, it is possible to significantly reduce the amount of wear of the front equipment such as brushes to reduce the cost or improve productivity.
또한, 정면 횟수 감소에 따라 노출 면을 보다 균질하고 평탄하게 형성시켜 신뢰성이 우수한 회로 기판을 제공할 수 있다.In addition, as the number of front faces decreases, the exposed surface may be formed more homogeneously and flatly, thereby providing a circuit board having excellent reliability.
도 1은 종래 도전성 원소재를 이용하여 회로 기판을 제조하는 방법을 순차적으로 도시한 단면도,
도 2는 종래 도전성 원소재의 한 면에 하프 에칭을 실시하고 에칭 부위에 절연성 물질을 충진시키는 방식을 설명하는 단면도,
도 3은 본 발명의 제1실시예에 따른 회로 기판에서의 절연성 물질 충진 방법을 설명하는 흐름도,
도 4는 본 발명의 제1실시예에 따라 제조되는 회로 기판을 순차적으로 나타낸 단면도,
도 5는 본 발명의 제2실시예에 따른 회로 기판에서의 절연성 물질 충진 방법을 설명하는 흐름도,
도 6은 본 발명의 제2실시예에 따라 제조되는 회로 기판을 순차적으로 나타낸 단면도,
도 7은 본 발명의 제3실시예에 따른 회로 기판에서의 절연성 물질 충진 방법을 설명하는 흐름도이고,
도 8은 본 발명의 제3실시예에 따라 제조되는 회로 기판을 순차적으로 나타낸 단면도.1 is a cross-sectional view sequentially showing a method of manufacturing a circuit board using a conventional conductive raw material;
2 is a cross-sectional view illustrating a method of half-etching one side of a conventional conductive element material and filling an insulating material in an etching site;
3 is a flowchart for explaining a method of filling an insulating material in a circuit board according to a first embodiment of the present invention;
4 is a cross-sectional view sequentially showing a circuit board manufactured according to the first embodiment of the present invention;
5 is a flowchart illustrating a method of filling an insulating material in a circuit board according to a second embodiment of the present invention;
6 is a cross-sectional view sequentially showing a circuit board manufactured according to a second embodiment of the present invention;
7 is a flowchart illustrating an insulating material filling method in a circuit board according to a third embodiment of the present invention.
8 is a cross-sectional view sequentially showing a circuit board manufactured according to the third embodiment of the present invention.
이하에서는 본 발명의 바람직한 실시예를 첨부한 도면을 참고하여 상세하게 설명한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐리게 할 수 있다고 판단되는 경우 그 상세한 설명을 생략하기로 한다. 도면에서 본 발명을 명확하게 설명하기 위하여 설명과 관계없는 부분은 생략하였고, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 부여하였으며, 기판의 상하 방향은 도면을 기준으로 하여 설명한다. 또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한, 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있음을 의미한다.
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail with reference to the accompanying drawings. In the drawings, parts irrelevant to the description are omitted for clarity, and like reference numerals refer to like parts throughout the specification, and the up and down directions of the substrate will be described with reference to the drawings. Also, throughout the specification, when an element is referred to as "comprising ", it means that it can include other elements, not excluding other elements, unless specifically stated otherwise.
제1실시예First Embodiment
도 3은 본 발명의 제1실시예에 따른 회로 기판에서의 절연성 물질 충진 방법을 설명하는 흐름도이고, 도 4는 본 발명의 제1실시예에 따라 제조되는 회로 기판을 순차적으로 나타낸 단면도이다.3 is a flowchart illustrating a method of filling an insulating material in a circuit board according to a first embodiment of the present invention, and FIG. 4 is a cross-sectional view sequentially illustrating a circuit board manufactured according to the first embodiment of the present invention.
도 3 및 도 4를 참조하면, 본 발명의 제1실시예에 따른 회로 기판(100)에서의 절연성 물질 충진 방법은 (a) 도전성 원소재(110) 일면에 포토 솔더 레지스트층(120) 형성 후 요홈(111) 및 범프(112) 형성(S101), 소수성 표면(130) 처리(S102), 포토 솔더 레지스트층(120) 제거(S103), 친수성 표면(140) 처리(S104) 및 절연성 물질(150) 충진(S105) 단계를 포함한다. 이하, 각 단계별로 상세히 설명한다.3 and 4, in the insulating material filling method of the
먼저, 도 4(a) 및 도 4(b)에 도시된 바와 같이, 도전성 원소재(110) 일면에 포토 솔더 레지스트층(120)을 형성하고 정해진 패턴에 따라 노광, 현상 및 하프 에칭하여 요홈(111) 및 범프(112)를 형성(S101)한다. 상기 도전성 원소재(110)는 금속 재질로서 전기적 도통을 구현하는 소재라면 특히 한정되는 것은 아니나, 본질적으로 구리 재질이거나 니켈, 규소, 인 등이 혼합되어 제조되는 구리 합금으로 이루어진 소재일 수 있다.First, as shown in FIGS. 4A and 4B, the photo
상기 포토 솔더 레지스트층(120)은 액상의 포토레지스트(liquid photo resist; LPR)를 도포 및 건조시키거나 드라이 필름 형태의 포토레지스트(dry film photoresist; DFR)를 일정 압력으로 라미네이트하여 형성될 수 있으며, 형성되는 레지스트층(120)의 두께 균일성과 노광시 해상도를 고려할 때 DFR을 이용하는 것이 바람직하다.The photo solder resist
상기 DFR(120)을 이용하여 라미네이트할 경우에는 상기 절연성 물질(150)의 도포 두께 5~100㎛를 기준으로 할 때, 10~100㎛, 바람직하게는 20~50㎛ 두께로 라미네이트할 수 있다.When laminating using the
상기 노광 및 현상은 감광 특성을 구비한 포토 솔더 레지스트층(120)에 대하여 정해진 패턴의 마스크를 형성하기 위한 것으로, 도 4(a)에서는 도전성 원소재(110) 일면에 대하여 노광 및 현상을 수행한 예를 나타내고 있으나, 도전성 원소재(110) 양면에 대하여 수행할 수도 있음은 물론이다.The exposure and development are to form a mask having a predetermined pattern on the photo solder resist
상기 노광은 UV 등을 조사하여 수행될 수 있고, 노광 강도는 상기 DFR(120)을 상기 바람직한 두께로 라미네이트할 경우 50~300mJ/㎠, 바람직하게는 70~200mJ/㎠의 광량으로 수행될 수 있다.The exposure may be performed by irradiating UV or the like, and the exposure intensity may be performed at a light amount of 50 to 300 mJ / cm 2, preferably 70 to 200 mJ / cm 2 when the
상기 하프 에칭은 도 4(b)에 도시된 바와 같이, 상기 현상 공정으로 노출된 도전성 원소재 면(113)에 대하여 하프 에칭하여 요홈(111) 및 범프(112)를 형성시키는 단계이다. 상기 범프(112)는 회로 기판의 전면과 배면에 형성되는 회로 패턴 사이의 전기적 도통 역할을 하게 된다.As shown in FIG. 4B, the half etching is a step of half etching the conductive
한편, 상기 하프 에칭으로 포토 솔더 레지스트층(120)은 상기 요홈(111) 상에는 존재하지 않게 된다.Meanwhile, the photo solder resist
다음으로, 소수성 표면 처리 단계(S102)는 도 4(c)에 도시된 바와 같이, 상기 요홈(111) 및 상기 포토 솔더 레지스트층(120) 상에 소수성 물질(130)을 이용하여 소수성 처리를 수행하는 단계이다. 소수성 처리는 소수성 특성을 갖는 약품 등을 이용하여 코팅하는 방식으로 수행될 수 있으나, 스프레이, 침지 등 상기 요홈(111) 및 범프(112) 상의 포토 솔더 레지스트층(120)의 노출된 면을 소수성의 표면 특성을 나타내도록 할 수 있는 방식이라면 특별히 제한되는 것은 아니다.Next, the hydrophobic surface treatment step S102 is performed on the
상기 소수성 물질(130)로는 예를 들어, 알칸티올(alkanethiol), 알킬실란(alkyl silane), 할로겐화알킬실란(halogenated alkyl silane), 음이온계면활성제 등이 사용될 수 있다. 구체적으로 상기 알칸티올은 탄소수 7~21의 알칸티올이 사용될 수 있으며, 바람직하게는 헥사데칸티올(hexadecanethiol), 옥타데칸티올(octadecanethiol)이 사용될 수 있다. 또한, 상기 알킬실란은 테트라에틸실란(tetraethylsilane), 트리에틸실란(triethylsilane), 트리이소프로필실란(triisopropylsilane), 테트라메틸실란(tetramethylsilane) 등이 사용될 수 있다. 또한, 상기 할로겐화알킬실란은 플루오로트리메틸실란(fluorotrimethylsilane), 브로모트리메틸실란(bromotrimethylsilane) 등이 사용될 수 있다. 또한, 상기 음이온계면활성제는 포스페이트(phosphate)계 계면활성제, 술포네이트(sulfonate)계 계면활성제 등이 사용될 수 있다. 다만, 후술하는 초발수 표면 처리의 정도, 상기 요홈(111)에 충진되는 절연성 물질(150)의 경화 조건에 따른 소수성 물질(130)의 제거 정도, 포토 솔더 레지스트층(120) 제거 용액에 대한 저항성 등을 고려하여 처리되는 소수성 물질(130)을 선택해야 할 것이다.As the
한편, 상기 요홈(111)의 노출된 면에 대한 소수성 표면 처리의 보다 강한 효과와 후속 공정에서 충진되는 절연성 물질(150)과 원소재(110) 사이의 강한 앵커(anchor) 효과를 부여하기 위해, 상기 소수성 처리 전에 상기 요홈(111)이 노출된 면에 거칠기(roughness)를 강제적으로 형성(미도시)시킬 수 있다. 이때, 거칠기가 형성된 상기 요홈(111)의 노출된 면의 표면조도(Ra)는 500~5000Å 정도가 바람직한데, 상기 표면조도 범위에서 소수성 표면 처리 시 사용되는 소수성 물질(130)에 의해 표면 에너지가 낮아져서, 이후 수분 등 친수성 물질(140)을 도포하여도 친수성 물질(140)에 젖지 않는 초발수 처리된 표면을 형성할 수 있다. 이러한 초발수 처리된 표면은 후속하는 포토 솔더 레지스트층(120) 제거 공정에 영향을 받지 않는다.On the other hand, in order to give a stronger effect of the hydrophobic surface treatment on the exposed surface of the
이러한 거칠기 표면 형성 방법으로 특별히 제한되는 것을 아니나, 마이크로 에칭(micro ething) 공정을 적용할 수 있고, 신뢰성 향상을 위해 바람직하게는 원소재(110)의 재질과 같은 소재의 거칠기 도금 공정을 적용할 수 있다. 예컨대, 도전성 원소재(110)로 구리를 사용할 경우 거칠기 구리 도금 처리를 수행하고, 도전성 원소재(110)로 니켈을 사용할 경우 거칠기 니켈 도금 처리를 수행할 수 있다.Although not particularly limited to the method of forming the roughness surface, a micro etching process may be applied, and a roughness plating process of a material such as a material of the
상기 소수성 처리 이후 도 4(d)에 도시한 바와 같이, 상기 포토 솔더 레지스트층(120)을 제거(S103)하여, 상기 범프(112)의 도전성 원소재 면을 외부로 노출시킨다. 이때, 상기 요홈(111) 표면에만 소수성 처리가 되어 있고, 범프(112)의 노출된 면은 소수성 처리가 되지 않은 상태가 된다.As shown in FIG. 4 (d) after the hydrophobic treatment, the photo solder resist
다음으로, 친수성 표면 처리 단계(S104)는 도 4(e)에 도시된 바와 같이, 상기 요홈(111) 및 범프(112)가 형성된 일면에 제1 친수성 물질(140)을 이용하여 친수성 처리를 수행하는 단계이다. 여기서, 구리, 니켈 등 도전성 원소재(110) 표면은 자연적인 상태에서 친수성 특성을 나타내므로, 상기 친수성 처리 시 상기 제1 친수성 물질(140)은 상기 범프(112)가 노출된 면에는 존재하게 되나, 상기 요홈(111)이 노출된 면은 앞서 소수성 처리(130)가 되어 있으므로 상기 제1 친수성 물질(140)이 존재하기 어렵다. 이러한 친수성 처리는 친수성 특성을 갖는 물질을 이용하여 도포하는 방식으로 수행될 수 있으며, 코팅, 스프레이, 침지 등 상기 범프의 노출된 면을 친수성의 표면 특성을 나타내도록 할 수 있는 방식이라면 특별히 제한되는 것은 아니다.Next, the hydrophilic surface treatment step (S104), as shown in FIG. 4E, is performed by using a first
상기 제1 친수성 물질(140)로는 소수성 처리된 요홈(111)과 구별되는 특성을 부여하는 것으로 족하므로, 입수가 용이한 수분을 사용하는 것이 바람직하다.Since the first
다음으로, 절연성 물질 충진 단계(S105)는 도 4(f)에 도시된 바와 같이, 상기 요홈(111) 및 친수성 표면 처리된 범프(112) 상에 절연성 물질(150)을 도포하여 상기 요홈(111)에만 절연성 물질(150)을 충진하는 단계이다. 즉, 본 발명에서 상기 절연성 물질(150)은 소수성 특성을 구비하여 상기 범프(112) 상에는 도포되지 않고 비슷한 표면 특성을 갖는 상기 요홈(111)에만 충진된다. 구체적으로, 상기 소수성인 절연성 물질(150) 도포는 상기 범프(112) 상의 제1 친수성 물질(140)이 증발되지 않도록 하는 세기의 에어블로잉과 동시에 수행하여 절연성 물질(150)이 상기 요홈(111)에만 충진되도록 할 수 있다. 즉, 상기 요홈(111)에 존재할 수도 있는 친수성 물질(140)은 블로잉시키면서, 친수성인 상기 범프(112) 표면에 존재하는 친수성 물질(140)은 증발되지 않는 조건으로 에어 나이프(air knife) 등을 이용하여 에어를 블로잉하면서 충진함으로써, 친수성인 상기 범프(112) 표면에는 절연성 물질(150)이 도포되지 않으면서 상기 요홈(111)에만 절연성 물질(150)이 충진되도록 할 수 있다.Next, the insulating material filling step (S105), as shown in Figure 4 (f), by applying the insulating
이와 같이, 상기 절연성 물질(150)은 상기 요홈(111)에만 충진 및 경화되어 충진부(150)를 형성하게 되며, 상기 충진부(150)는 예를 들어, 도전성 원소재(110)를 전체적으로 지지하여 종래 동박적층판의 FR-4(flame retardant composition 4), BT(bisaleimide triazine) 등 코어 재질을 대체하는 역할을 할 수 있다. 여기서, 충진된 절연성 물질(150)의 경화는 150~250℃의 온도에서 30~100분간 수행될 수 있는데, 절연성 물질(150)을 경화하는 동안 표면 처리된 소수성 물질(130)은 열에 의해 휘발되므로 하프 에칭된 상기 요홈(111) 표면과 절연성 물질(150)이 결합 내지 접착됨에 있어서는 전혀 문제되지 않게 된다.As such, the insulating
한편, 상기 경화 후 형성된 상기 충진부(150) 높이는 원소재(110) 면(범프 면)과 동일한 높이 또는 더 높게 형성될 수 있으나, 경화 시 체적 수축(volume shrinkage)이 심할 경우 원소재(110) 면보다 낮게 형성될 수도 있다. 체적 수축에 의해 충진된 절연성 물질(150)이 원소재(110) 면보다 낮게 형성될 경우나 원소재(110) 면과 동일한 높이로 형성될 경우에는 별도의 정면 브러쉬 처리가 필요 없게 되며, 절연성 물질(150) 충진 높이가 원소재(110) 면보다 높게 형성되더라도, 충진된 형태가 스크린 마스크를 통해 충진된 경우와 동일하기 때문에 전면에 걸쳐 절연성 물질(150)이 도포된 경우와 달리 보다 용이한 정면 처리로 평탄화 작업이 가능하다.On the other hand, the height of the filling
상기 절연성 물질(150)로 특별히 한정되는 것은 아니나, 통상적으로 소수성 특성을 갖는 고분자 수지로서, 절연 특성 및 도전성 원소재(110)와의 접착력을 가지고, 경화된 경우 강성 및 핸들링 특성이 양호한 소재의 것이 사용될 수 있다. 예를 들면, EMC(epoxy mold compound)와 같은 몰딩 수지, 포토 솔더 레지스트와 같은 감광성 고분자 수지가 사용될 수 있다.Although not particularly limited to the insulating
이러한 상기 절연성 물질(150)은 공지의 코팅 방법을 이용하여 도포될 수 있다. 예를 들어, 코마 코터(comma coater), 스크린 프린팅(screen printing), 스퀴지 코터(squeeze coater), 슬릿 코터(slit coater), 사출 등의 도포 기술을 이용하여 박막 도포를 구현할 수 있다.The insulating
상기 충진 및 경화 후 상기 충진부(150)가 상기 범프(112)의 면보다 높게 형성될 경우 상기 요홈(111) 상에 경화된 절연성 물질(150)을 정면시켜 상기 범프(112) 면과 충진부(150) 면이 균일하도록 평탄화시키는 단계를 더 수행할 수 있다. 본 발명에 따르면, 상기 정면 처리는 2회의 정면 처리 공정, 바람직하게는 1회의 공정 만으로도 매우 균일한 면정도(面精度) 내지 평탄도를 얻도록 할 수 있다. 상기 정면 처리는 공지의 방법, 예를 들어, 버퍼 브러쉬, 세라믹 브러쉬 등을 이용한 기계적 정면 공정이나, 약품을 이용한 식각 공정을 통하여 수행될 수 있다.
When the filling
제2실시예Second Embodiment
도 5는 본 발명의 제2실시예에 따른 회로 기판에서의 절연성 물질 충진 방법을 설명하는 흐름도이고, 도 6은 본 발명의 제2실시예에 따라 제조되는 회로 기판을 순차적으로 나타낸 단면도이다.5 is a flowchart illustrating a method of filling an insulating material in a circuit board according to a second embodiment of the present invention, and FIG. 6 is a cross-sectional view sequentially illustrating a circuit board manufactured according to the second embodiment of the present invention.
도 5 및 도 6을 참조하면, 본 발명의 제2실시예에 따른 회로 기판(200)에서의 절연성 물질 충진 방법은 (a1) 친수성 표면(260) 처리(S200) (a2) 도전성 원소재(210) 일면에 포토 솔더 레지스트층(220) 형성 후 요홈(211) 및 범프(212) 형성(S201), (b) 소수성 표면(230) 처리(S202), (c) 포토 솔더 레지스트층(220) 제거(S203), (d) 친수성 표면(240) 처리(S204) 및 (e) 절연성 물질(250) 충진(S205) 단계를 포함한다. 본 발명의 제2실시예에 따른 방법에서 (a1) 단계를 제외한 나머지 공정은 모두 제1실시예와 동일하게 적용되며, 이하, 제1실시예와 상이한 구성을 중심으로 설명한다.5 and 6, a method of filling an insulating material in a
제2실시예에 따른 회로 기판(200)에서의 절연성 물질(250) 충진 방법은 제1실시예와 달리 포토 솔더 레지스트층(220) 형성(S201) 전에 도 6(a)에 도시된 바와 같이, 상기 도전성 원소재(210) 표면의 친수성을 증가시키도록 제2 친수성 물질(260)을 이용하여 친수성 처리하는 단계(S200)를 더 포함하고 있다. 전술한 바와 같이, 본 발명에서 순수한 원소재(210) 표면도 친수성 특성을 가지나, 원소재(210)에 보다 강한 친수성 특성을 갖도록 처리하기 위한 것으로, 후속하는 (d) 제1 친수성 물질(240)을 이용한 친수성 처리(S204, 도 6(f) 참조) 시 상기 범프(212)가 노출된 면에만 친수성 물질(240)이 존재하도록 하는 것이 보다 용이해지고, 제2 친수성 물질(260)이 도포된 범프(212) 면과 제1 친수성 물질(240) 간의 접착력이 보다 향상되어, 후속하는 절연성 물질(250) 충진 공정(S205)에서 블로잉 시 제1 친수성 물질(240)이 증발되는 것을 더욱 방지하여, 보다 용이한 충진이 가능하도록 한다.Unlike the first embodiment, the method of filling the insulating
이러한 친수성 처리(S200)는 친수성 특성을 갖는 물질(260)을 이용하여 도포하는 방식으로 수행될 수 있으며, 코팅, 스프레이, 침지 등 도전성 원소재(210) 면의 친수성 특성을 보다 강하게 나타내도록 할 수 있는 방식이라면 특별히 제한되는 것은 아니다.The hydrophilic treatment (S200) may be performed by applying a material using the
상기 제2 친수성 물질(260)로는 예를 들어, 실란 커플링제(silane coupling agent), 머캅토알카논산(mercaptoalkanoic acid), 시스테인(cysteine), 알칸디티올(alcanedithiol), 아미노티오페놀(aminothiophenol) 등이 사용될 수 있으며, 상기 실란 커플링제로는 시아노알킬실란(cyanoalkylsilane), 아세톡시알킬실란(acetoxyalkylsilane), 히드록시알킬실란(hydroxyalkylsilane), 카복시알킬실란트리올소듐염(carboxyalkylsilanetriol sodium salt), 이미다졸린알킬실란(imidazolinalkylsilane), 트리히드록시실릴-1-프로판술폰산(trihydroxysilyl-1-propanesulfonic acid), 트리히드록시실릴프로필메틸포스포네이트(trihydroxysilylpropylmethylphosphonate), 에폭시 기능성 실란(epoxy functional silane) 등이 사용될 수 있다.As the second
한편, 상기 (a) 단계에서 포토 솔더 레지스트층(220) 형성 후 현상 시 도 6(b)에 도시된 바와 같이, 현상되는 포토 솔더 레지스트층(220) 사이의 제2 친수성 물질(260)은 친수성 특성으로 현상 용액에 의해 쉽게 제거될 수 있다.Meanwhile, when the photo solder resist
또한, 상기 (c) 단계에서 포토 솔더 레지스트층(220) 제거(S203, 도 6(e) 참조) 시 사용되는 박리 용액으로 일반적인 알칼리성 용액을 사용할 경우, 포토 솔더 레지스트층(220)을 박리하면서 제2 친수성 물질에 의한 코팅 막(260)도 제거될 수 있으므로, 비알칼리성 유기 용제를 이용하는 것이 바람직하다. 이러한 비알칼리성 유기 용제는 비극성을 갖기 때문에 친수성 코팅 막(260)과 반발력을 발생시켜 친수성 코팅 막(260)의 제거가 방지되도록 할 수 있다.
In addition, when the general alkaline solution is used as the peeling solution used to remove the photo solder resist
제3실시예Third Embodiment
도 7은 본 발명의 제3실시예에 따른 회로 기판에서의 절연성 물질 충진 방법을 설명하는 흐름도이고, 도 8은 본 발명의 제3실시예에 따라 제조되는 회로 기판을 순차적으로 나타낸 단면도이다.7 is a flowchart illustrating a method of filling an insulating material in a circuit board according to a third embodiment of the present invention, and FIG. 8 is a cross-sectional view sequentially illustrating a circuit board manufactured according to a third embodiment of the present invention.
도 7 및 도 8을 참조하면, 본 발명의 제3실시예에 따른 회로 기판(300)에서의 절연성 물질 충진 방법은 (A) 도전성 원소재(310) 일면에 포토 솔더 레지스트층(320) 형성 후 요홈(311) 및 범프(312) 형성(S301), (B) 포토 솔더 레지스트층(320) 제거(S302), (C) 소수성 표면(330) 처리(S303), (D) 마스크 패턴(370)을 이용하여 노광(S304), (E) 친수성 표면(340) 처리(S305) 및 (F) 절연성 물질(350) 충진(S306) 단계를 포함한다. 이하, 제1실시예와 상이한 구성을 중심으로 설명한다.7 and 8, in the insulating material filling method of the
제3실시예에 따른 회로 기판(300)에서의 절연성 물질(350) 충진 방법은 제1실시예와 비교할 때 상기 요홈(311)에 소수성 표면(330) 처리를 수행하는 공정이 상이하다. 즉, 제1실시예에서는 도전성 원소재(110)에 요홈(111) 및 범프(112)를 형성(S101)하고 소수성 처리(130)를 수행(S102)한 후 포토 솔더 레지스트층(120)을 제거하나, 제3실시예에서는 포토 솔더 레지스트층(320)을 제거(S302)한 후 소수성 처리를 수행(S302)한다. 이때, 소수성 표면 처리 방식(S303 및 S304)이 제1실시예 및 제2실시예와 상이하며, 이하 구체적으로 설명한다.In the method of filling the insulating
상기 (B) 단계에서 도 8(b)에 도시된 바와 같이, 포토 솔더 레지스트층(320)을 제거(S302)하여 요홈(311) 및 범프(312)의 노출된 원소재(310) 면이 드러난 이후, 도 8(c)에 도시된 바와 같이, 상기 요홈(311) 및 범프(312)가 형성된 면에 광반응에 의해 친수성으로 변할 수 있는 소수성 물질(switchable surface treatment, 이하 '광변환성 물질'이라 함)(380)을 처리(S303)한다. 상기 광변환성 물질(380)은 UV 등의 광을 받으면 화학 구조가 변화되어 소수성 특성이 친수성 특성으로 변화되는 물질이며, 먼저 상기 광변환성 물질(380) 처리로 상기 요홈(311) 및 범프(312) 상에는 소수성의 광변환성 물질(380)이 층을 형성하게 되며, 후속하는 광반응(S304)에 의해 광변환성 물질층(380)에서 광을 받은 부분만이 친수성으로 변하게 된다.In step (B), as shown in FIG. 8B, the photo solder resist
이러한 광변환성 물질층(380) 중 일부를 친수성으로 변화시키도록 하는 노광 공정(S304)은 도 8(d)에 도시된 바와 같이, 상기 범프(312)에만 노광될 수 있도록 준비된 마스크 패턴(370)을 이용하여 수행될 수 있으며, 이로써 상기 범프(312) 면은 친수성 특성을 갖는 표면(360, 제2실시예의 제2 친수성 물질(260)에 대응)으로 변환되며, 상기 요홈(311) 면은 소수성 특성을 갖는 표면(330)을 그대로 유지하게 된다.An exposure process S304 for changing a portion of the
상기 광변환성 물질(380)에 의한 소수성 처리는 광변환성 물질(380)을 이용하여 코팅하는 방식으로 수행될 수 있으나, 스프레이, 침지 등 상기 요홈(311) 및 범프(312)의 노출된 면을 소수성의 표면 특성을 나타내도록 할 수 있는 방식이라면 특별히 제한되는 것은 아니다.The hydrophobic treatment by the
상기 광변환성 물질(380)로는 예를 들어, 아조벤젠 유도체(azobenzene derivatives)가 사용될 수 있으며, 구체적으로 7-[(트리플루오로메톡시페닐아조)페녹시]펜타논산(7-[(trifluoromethoxyphenylazo)phenoxy]pentanoic acid)가 사용될 수 있다.For example, azobenzene derivatives may be used as the
이후, 상기 (E) 단계(S305) 및 (F) 단계(S306)는 제1실시예의 (d) 단계(S104) 및 (e) 단계(S105)와 동일한 방법으로 수행되어 절연성 물질(350)을 상기 요홈(311)에만 충진되도록 할 수 있다.Thereafter, the steps (E) (S305) and (F) (S306) are performed in the same manner as the steps (d) (S104) and (e) (S105) of the first embodiment to obtain the insulating
한편, 이와 같은 본 발명의 제3실시예에 따른 회로 기판에서의 절연성 물질 충진 방법은 제1실시예 및 제2실시예에 따른 방법과 비교할 때, 선택적인 영역에만 소수성 표면 처리를 함에 있어, 보다 정교하게 선택적 영역을 구분할 수 있는 장점이 있다. 다만, 광변환성 물질 처리 후 마스크 패턴을 별도 준비하여 노광시키는 공정이 추가되고 UV 등 광에 반응하는 고가의 특수 약품 사용이 요구되어 제1실시예에 따른 방법에 비해 공정 비용이 상승하게 되므로, 공정 비용 대비 효과를 고려하면 제1실시예에 따른 방법이 보다 유리하다고 할 것이다.
On the other hand, the method of filling the insulating material in the circuit board according to the third embodiment of the present invention, in comparison with the method according to the first and second embodiments, in the hydrophobic surface treatment only in the selective region, It has the advantage of distinguishing the selective areas with precision. However, a process of separately preparing and exposing a mask pattern after the photoconversion material is added and the use of expensive special chemicals that react to light such as UV increases, thereby increasing the process cost compared to the method according to the first embodiment. Considering the process cost-effectiveness, the method according to the first embodiment will be more advantageous.
이상으로 본 발명의 바람직한 실시예를 도면을 참고하여 상세하게 설명하였다. 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다.The preferred embodiments of the present invention have been described in detail with reference to the drawings. It will be understood by those of ordinary skill in the art that various changes in form and details may be made therein without departing from the spirit and scope of the present invention as defined by the appended claims.
따라서, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미, 범위 및 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Accordingly, the scope of the present invention is defined by the appended claims rather than the foregoing detailed description, and all changes or modifications derived from the meaning, range, and equivalence of the claims are included in the scope of the present invention Should be interpreted.
100, 200, 300: 회로 기판 110, 210, 310: 도전성 원소재
111, 211, 311: 요홈 112, 212, 312: 범프
120, 220, 320: 포토 솔더 레지스트층 130, 230, 330: 소수성 물질(표면)
140, 240, 340: 제1친수성 물질(표면) 150, 250, 350: 절연성 물질, 충진부
260, 360: 제2친수성 물질(표면) 370: 마스크 패턴
380: 광변환성 물질
100, 200, 300:
111, 211, 311:
120, 220, 320: photo solder resist
140, 240, 340: first hydrophilic material (surface) 150, 250, 350: insulating material, filling part
260, 360: second hydrophilic material (surface) 370: mask pattern
380: photoconductive material
Claims (14)
(a) 상기 도전성 원소재 일면에 포토 솔더 레지스트층을 형성하고 정해진 패턴에 따라 노광, 현상 및 하프 에칭하여 상기 요홈 및 범프를 형성하는 단계;
(b) 상기 요홈 및 범프가 형성된 일면에 소수성 물질을 이용하여 소수성 처리하는 단계;
(c) 상기 포토 솔더 레지스트층을 제거하는 단계;
(d) 상기 요홈 및 범프가 형성된 일면에 제1 친수성 물질을 이용하여 친수성 처리하는 단계; 및
(e) 상기 요홈 및 범프가 형성된 일면에 소수성인 절연성 물질을 도포하여 상기 요홈에만 절연성 물질을 충진하는 단계;
를 포함하여 수행되는 것을 특징으로 하는 회로 기판에서의 절연성 물질 충진 방법.An insulating material filling method in a circuit board in which at least one groove and a bump are formed on a conductive raw material and the surface is treated to selectively fill an insulating material only in the groove, wherein the surface treatment is performed by hydrophobic treatment on the exposed surface of the groove and the A method of filling an insulating material in a circuit board which is carried out by hydrophilic treatment on the exposed surface of the bump, and after applying the hydrophobic insulating material after the surface treatment, so that the insulating material is selectively filled only in the grooves, the method includes:
(a) forming a photo solder resist layer on one surface of the conductive raw material and exposing, developing and half etching the grooves and bumps according to a predetermined pattern;
(b) hydrophobic treatment using a hydrophobic material on one surface of the grooves and bumps;
(c) removing the photo solder resist layer;
(d) hydrophilic treatment using a first hydrophilic material on one surface of the grooves and bumps; And
(e) filling the insulating material with only the groove by applying a hydrophobic insulating material to one surface of the groove and the bump;
Method for filling an insulating material in a circuit board comprising a.
상기 (a) 단계 이전에 상기 도전성 원소재 표면의 친수성을 증가시키도록 제2 친수성 물질을 이용하여 친수성 처리하는 단계;를 더 포함하는 것을 특징으로 하는 회로 기판에서의 절연성 물질 충진 방법.3. The method of claim 2,
And hydrophilic treatment using a second hydrophilic material to increase the hydrophilicity of the surface of the conductive element material prior to the step (a).
상기 제2 친수성 물질은 실란 커플링제(silane coupling agent), 머캅토알카논산(mercaptoalkanoic acid), 시스테인(cysteine), 알칸디티올(alcanedithiol) 및 아미노티오페놀(aminothiophenol)로 이루어진 군에서 선택된 1종 이상인 것을 특징으로 하는 회로 기판에서의 절연성 물질 충진 방법.The method of claim 3,
The second hydrophilic material is at least one selected from the group consisting of a silane coupling agent, a mercaptoalkanoic acid, a cysteine, an alcanedithiol, and an aminothiophenol. A method for filling insulating materials in a circuit board, characterized in that.
상기 (c) 단계에서 비알칼리성의 유기 용제를 이용하는 것을 특징으로 하는 회로 기판에서의 절연성 물질 충진 방법.The method of claim 3,
Method for filling an insulating material in a circuit board, characterized in that using the non-alkaline organic solvent in the step (c).
상기 (b) 단계의 소수성 물질은 알칸티올(alkanethiol), 알킬실란(alkyl silane), 할로겐화알킬실란(halogenated alkyl silane) 및 음이온계면활성제로 이루어진 군에서 선택된 1종 이상인 것을 특징으로 하는 회로 기판에서의 절연성 물질 충진 방법.The method according to claim 2 or 3,
The hydrophobic material of step (b) is at least one member selected from the group consisting of alkanethiol, alkyl silane, halogenated alkyl silane and anionic surfactant. How to fill insulating material.
(A) 상기 도전성 원소재 일면에 포토 솔더 레지스트층을 형성하고 정해진 패턴에 따라 노광, 현상 및 하프 에칭하여 상기 요홈 및 범프를 형성하는 단계;
(B) 상기 포토 솔더 레지스트층을 제거하는 단계;
(C) 상기 요홈 및 범프가 형성된 일면에 광반응에 의해 친수성으로 변할 수 있는 소수성 물질을 이용하여 소수성 처리하는 단계;
(D) 상기 범프에만 노광될 수 있도록 준비된 마스크 패턴을 이용하여 노광하는 단계;
(E) 상기 요홈 및 범프가 형성된 일면에 제1 친수성 물질을 이용하여 친수성 처리하는 단계; 및
(F) 상기 요홈 및 범프가 형성된 일면에 소수성인 절연성 물질을 도포하여 상기 요홈에만 절연성 물질을 충진하는 단계;
를 포함하여 수행되는 것을 특징으로 하는 회로 기판에서의 절연성 물질 충진 방법.An insulating material filling method in a circuit board in which at least one groove and a bump are formed on a conductive raw material and the surface is treated to selectively fill an insulating material only in the groove, wherein the surface treatment is performed by hydrophobic treatment on the exposed surface of the groove and the A method of filling an insulating material in a circuit board which is carried out by hydrophilic treatment on the exposed surface of the bump, and after applying the hydrophobic insulating material after the surface treatment, so that the insulating material is selectively filled only in the grooves, the method includes:
(A) forming a photo solder resist layer on one surface of the conductive raw material and forming the grooves and bumps by exposure, development and half etching according to a predetermined pattern;
(B) removing the photo solder resist layer;
(C) hydrophobic treatment using a hydrophobic material that can be changed to hydrophilic by a photoreaction on one surface of the groove and bump;
(D) exposing using a mask pattern prepared to be exposed only to the bumps;
(E) hydrophilic treatment using a first hydrophilic material on one surface of the groove and bump; And
(F) filling the insulating material with only the grooves by applying a hydrophobic insulating material to one surface of the grooves and bumps;
Method for filling an insulating material in a circuit board comprising a.
상기 (C) 단계의 소수성 물질은 아조벤젠 유도체(azobenzene derivatives)인 것을 특징으로 하는 회로 기판에서의 절연성 물질 충진 방법.8. The method of claim 7,
The hydrophobic material of step (C) is azobenzene derivatives (azobenzene derivatives) characterized in that the filling method for insulating material on a circuit board.
상기 포토 솔더 레지스트층 형성은 드라이 필름 포토레지스트를 라미네이트하여 수행되는 것을 특징으로 하는 회로 기판에서의 절연성 물질 충진 방법.The method according to any one of claims 2, 3 and 7,
Forming the photo solder resist layer is performed by laminating a dry film photoresist.
상기 제1 친수성 물질은 수분인 것을 특징으로 하는 회로 기판에서의 절연성 물질 충진 방법.The method according to any one of claims 2, 3 and 7,
And the first hydrophilic material is moisture.
상기 소수성 처리 전에 상기 요홈의 노출된 면에 거칠기를 부여하는 단계;를 더 포함하는 것을 특징으로 하는 회로 기판에서의 절연성 물질 충진 방법.The method according to any one of claims 2, 3 and 7,
And imparting roughness to the exposed surface of the groove prior to the hydrophobic treatment.
상기 거칠기가 부여된 상기 요홈의 노출된 면의 표면조도(Ra)는 500~5000Å인 것을 특징으로 하는 회로 기판에서의 절연성 물질 충진 방법.The method of claim 12,
Surface roughness (Ra) of the exposed surface of the groove given the roughness is 500 ~ 5000Å method for filling an insulating material in a circuit board.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120086285A KR101368998B1 (en) | 2012-08-07 | 2012-08-07 | Selective filling method of insulating material on circuit board by surface treatment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120086285A KR101368998B1 (en) | 2012-08-07 | 2012-08-07 | Selective filling method of insulating material on circuit board by surface treatment |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20140020004A KR20140020004A (en) | 2014-02-18 |
KR101368998B1 true KR101368998B1 (en) | 2014-03-06 |
Family
ID=50267212
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020120086285A KR101368998B1 (en) | 2012-08-07 | 2012-08-07 | Selective filling method of insulating material on circuit board by surface treatment |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101368998B1 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000147792A (en) * | 1998-11-13 | 2000-05-26 | Toyota Central Res & Dev Lab Inc | Pattern forming method |
KR100455293B1 (en) * | 2002-05-15 | 2004-11-06 | 삼성전자주식회사 | A process for producing array plate for a biomolecule comprising a hydrophilic region and a hydrophobic region |
JP2006066675A (en) * | 2004-08-27 | 2006-03-09 | Seiko Epson Corp | Wiring pattern, its formation method, electro-optical device, and electronic machine |
-
2012
- 2012-08-07 KR KR1020120086285A patent/KR101368998B1/en active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000147792A (en) * | 1998-11-13 | 2000-05-26 | Toyota Central Res & Dev Lab Inc | Pattern forming method |
KR100455293B1 (en) * | 2002-05-15 | 2004-11-06 | 삼성전자주식회사 | A process for producing array plate for a biomolecule comprising a hydrophilic region and a hydrophobic region |
JP2006066675A (en) * | 2004-08-27 | 2006-03-09 | Seiko Epson Corp | Wiring pattern, its formation method, electro-optical device, and electronic machine |
Also Published As
Publication number | Publication date |
---|---|
KR20140020004A (en) | 2014-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107124833B (en) | The manufacturing method of printed circuit board | |
KR102082641B1 (en) | Method for manufacturing wiring board | |
KR101615789B1 (en) | Method of producing substrate for semiconductor element, and semiconductor device | |
US7408261B2 (en) | BGA package board and method for manufacturing the same | |
TWI307142B (en) | Semiconductor package substrate having different thicknesses between wire bonding pad and ball pad and method for fabricating the same | |
JP5722223B2 (en) | Method for enabling selective substrate area plating | |
CN107146781B (en) | It is a kind of to have core plate structure and its manufacturing method for the two-sided of BOT encapsulation | |
KR102076479B1 (en) | Manufacturing method for wiring board | |
KR20200000700U (en) | Printed wiring board | |
KR20130092208A (en) | Filling method of insulating material on circuit board | |
CN107104091B (en) | A kind of half is embedded to circuit substrate structure and its manufacturing method | |
US20140042122A1 (en) | Method of manufacturing printed circuit board | |
KR101368998B1 (en) | Selective filling method of insulating material on circuit board by surface treatment | |
CN108566734B (en) | Method for manufacturing printed circuit board by using imprinting process | |
US20170011934A1 (en) | Fabricating process for redistribution layer | |
US9288902B2 (en) | Printed circuit board and method of manufacturing the same | |
CN103779240B (en) | Manufacture the method for circuit board and the chip package and circuit board using its manufacture | |
KR20140019688A (en) | Flat dam and method for manufacturing chip package using the same | |
KR101741794B1 (en) | Method for manufactuting multilayer pcb comprising solder ball binding part of improved binding reliability | |
KR20110043898A (en) | Manufacturing method of pcb having fine pitch circuit | |
KR101187913B1 (en) | Leadframe for semiconductor package and the fabrication method thereof | |
JP2018006476A (en) | Method of manufacturing wiring board | |
US20200168521A1 (en) | Method for manufacturing semiconductor package substrate | |
KR102041646B1 (en) | Electrode structure | |
JPH03268384A (en) | Manufacture of wiring board provided with through hole |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20180129 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20190125 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20200128 Year of fee payment: 7 |