KR20200000700U - Printed wiring board - Google Patents

Printed wiring board Download PDF

Info

Publication number
KR20200000700U
KR20200000700U KR2020200000967U KR20200000967U KR20200000700U KR 20200000700 U KR20200000700 U KR 20200000700U KR 2020200000967 U KR2020200000967 U KR 2020200000967U KR 20200000967 U KR20200000967 U KR 20200000967U KR 20200000700 U KR20200000700 U KR 20200000700U
Authority
KR
South Korea
Prior art keywords
opening
solder resist
resist layer
printed wiring
opening width
Prior art date
Application number
KR2020200000967U
Other languages
Korean (ko)
Inventor
노리히코 고칸
유지 도요다
노리유키 가와이
구니히로 나카가와
Original Assignee
미쓰비시 세이시 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시 세이시 가부시키가이샤 filed Critical 미쓰비시 세이시 가부시키가이샤
Publication of KR20200000700U publication Critical patent/KR20200000700U/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings

Abstract

(과제) 접속부와 절연 기판 및 접속부와 땜납의 접착 강도가 높아, 언더필 유출에 의한 전기적 작동 불량이 발생하기 어렵고, 솔더 레지스트층의 강도가 높고, 솔더 레지스트층과 언더필의 접착 강도가 강하며, 스미어가 확실하게 제거된 프린트 배선판을 제공한다.
(해결수단) 절연 기판 상에 전자 부품을 접속하는 접속부가 형성된 회로 기판을 가지며, 회로 기판 표면에 개구부를 갖는 솔더 레지스트층을 가지며, 개구부에 있어서 접속부가 솔더 레지스트층으로부터 부분적으로 노출되어 있는 프린트 배선판으로서, 솔더 레지스트층의 개구부에 있어서의 개구부 상부의 개구폭이 개구부 바닥부의 개구폭 이하인 구조를 갖는 것을 특징으로 하는 프린트 배선판.(Task) The adhesion strength of the connection part and the insulating substrate and the connection part and solder is high, electrical failure caused by underfill leakage is unlikely to occur, the strength of the solder resist layer is high, the adhesion strength of the solder resist layer and the underfill is strong, and smear Provides a printed wiring board which is reliably removed.
(Solution) A printed wiring board having a circuit board having a connection portion for connecting electronic components on an insulating substrate, having a solder resist layer having an opening on the surface of the circuit board, wherein the connection portion in the opening is partially exposed from the solder resist layer A printed wiring board having a structure in which the opening width at the top of the opening in the opening of the solder resist layer is equal to or less than the opening width at the bottom of the opening.

Description

프린트 배선판{PRINTED WIRING BOARD}Printed wiring board {PRINTED WIRING BOARD}

본 고안은, 전자 부품을 접속하는 접속부를 설치한 프린트 배선판에 관한 것이다.The present invention relates to a printed wiring board provided with a connecting portion for connecting electronic components.

종래, 절연 기판 상에 접속부가 형성된 회로 기판을 가지며, 상기 회로 기판의 표면에 형성한 솔더 레지스트층으로 이루어진 표면 절연층을 갖는 프린트 배선판이 알려져 있다.Conventionally, a printed wiring board having a circuit board having a connection portion formed on an insulating board and having a surface insulating layer made of a solder resist layer formed on the surface of the circuit board is known.

그리고, 상기 프린트 배선판의 표면에 범프 또는 볼패드 등의 접속부를 설치하고, 그 접속부에 배치한 땜납볼을 개재하여, 반도체 소자, 다른 프린트 배선판 등의 전자 부품을 접속하는 것이 일반적으로 행해지고 있다. 또한, 이 접속부 (2) 에는, 솔더 레지스트층 (3) 을 부분적으로 제거하여, 접속부 (2) 표면의 전체 또는 일부를 노출시킴으로써 제작되는 SMD (Solder Mask Defined) 구조 (도 13) 와, 솔더 레지스트층 (3) 을 부분적으로 제거하여, 접속부 (2) 를 완전히 노출시킴으로써 제작되는 NSMD (Non Solder Mask Defined) 구조 (도 14) 가 있다.In addition, it is common practice to provide a connection portion such as a bump or ball pad on the surface of the printed wiring board, and connect electronic components such as semiconductor elements and other printed wiring boards through a solder ball disposed in the connection portion. In addition, a solder mask defined structure (SMD) fabricated by partially removing the solder resist layer 3 and exposing all or part of the surface of the connection portion 2 to this connection portion 2 (FIG. 13), and solder resist There is a NSMD (Non Solder Mask Defined) structure (FIG. 14) fabricated by partially removing the layer 3 and exposing the connection 2 completely.

SMD 구조에서는, 접속부 (2) 는 그 주변 근방이 솔더 레지스트층 (3) 에 의해 피복되어 있다. 그 때문에, 기계적 충격에 의한 접속부 (2) 의 박리나 접속부 (2) 로부터의 인출 배선에 있어서의 네크부의 단선이 일어나기 어렵다고 하는 이점이 있다. 그 반면, 전자 부품의 전극 단자와 이것에 대응하는 접속부의 전기적인 접속을 확실하게 고정하기 위해, 접속부 (2) 의 노출면에 형성하는 접합부에 필요한 땜납량을 확보할 필요가 있다. 이 때문에, 접속부 (2) 가 대형화되어 버려, 전자 부품의 소형화 고성능화에 따른 접속부의 고밀도화의 요구에 대응하는 것이 어렵다고 하는 결점이 있다.In the SMD structure, the connection portion 2 is covered with a solder resist layer 3 near its periphery. Therefore, there is an advantage in that peeling of the connection portion 2 due to mechanical impact or disconnection of the neck portion in the lead-out wiring from the connection portion 2 is unlikely to occur. On the other hand, in order to reliably fix the electrical connection of the electrode terminal of the electronic component and the connection portion corresponding to this, it is necessary to secure the amount of solder required for the junction formed on the exposed surface of the connection portion 2. For this reason, there is a drawback that the connection portion 2 is enlarged, and it is difficult to meet the demand for high density of the connection portion due to miniaturization and high performance of electronic components.

NSMD 구조에서는, 접속부 (2) 는 그 주변 근방의 솔더 레지스트층 (3) 이 완전히 제거되어, 접속부 (2) 의 측면이 완전히 노출되어 있다. 그 때문에, SMD 구조와 비교하여, 작은 접속부 (2) 라도 접속부 (2) 와 땜납의 접착 강도를 확보할 수 있다고 하는 이점이 있다.In the NSMD structure, the solder resist layer 3 in the vicinity of the periphery of the connecting portion 2 is completely removed, and the side surface of the connecting portion 2 is completely exposed. Therefore, compared with the SMD structure, even a small connection portion 2 has an advantage that the adhesion strength between the connection portion 2 and the solder can be secured.

단, 접속부 (2) 와 절연 기판 (1) 사이의 접착 강도가 저하되는 결점이나 접속부 (2) 로부터의 인출 배선에 있어서의 네크부의 단선이 일어나기 쉽다고 하는 결점이 있다. 이 결점을 개량한 프린트 배선판으로서, 도 15 에 나타낸 바와 같이, 접속부 (2) 의 표면 전체와 측면의 일부가 솔더 레지스트층 (3) 으로부터 노출되어 있는 구조가 개시되어 있다 (예컨대 특허문헌 1 및 2 참조). 접속부의 고밀도화의 요구에 대응하기 위해서는, 도 14 에 나타낸 NSMD 구조가 적합하고, 도 15 에 나타낸 구조가 더욱 적합하다.However, there is a defect in that the adhesive strength between the connection portion 2 and the insulating substrate 1 decreases, and a defect in that the disconnection of the neck portion in the lead wiring from the connection portion 2 is liable to occur. As a printed wiring board having improved this defect, as shown in Fig. 15, a structure is disclosed in which the entire surface and a part of the side surface of the connecting portion 2 are exposed from the solder resist layer 3 (for example, Patent Documents 1 and 2). Reference). In order to meet the demand for high density of the connecting portion, the NSMD structure shown in Fig. 14 is suitable, and the structure shown in Fig. 15 is more suitable.

도 14 에 나타낸 NSMD 구조는, 솔더 레지스트층 (3) 중, 개구부 (4) 의 영역 이외의 부분을 활성 광선에 의해 노광하고, 현상 처리에 의해 미노광부의 솔더 레지스트층 (3) 을 제거함으로써 제조되어 있다. 도 15 의 구조는, 솔더 레지스트층 (3) 에 레이저광 조사에 의해 개구부 (4) 를 형성함으로써 제조되어 있다. 노광ㆍ현상 처리에 의해 솔더 레지스트층 (3) 에 개구부 (4) 를 형성한 경우와 레이저광 조사에 의해 솔더 레지스트층 (3) 에 개구부 (4) 를 형성한 경우에서는, 개구부 (4) 의 단면 형상에 공통점이 있다. 도 2 는, 이 공통점을 설명하기 위한 도면으로, 솔더 레지스트층 (3) 에 개구부 (4) 가 형성되어 있는 프린트 배선판의 단면도이다. 도 2 의 프린트 배선판에서는, 절연 기판 (1) 상에 접속부 (2) 가 형성된 회로 기판과, 회로 기판 표면에 형성한 솔더 레지스트층 (3) 으로 이루어지며, 솔더 레지스트층 (3) 에 형성한 개구부 (4) 에 의해, 일부의 접속부 (2) 의 표면과 측면의 일부가 솔더 레지스트층 (3) 으로부터 노출되어 있다. 노광ㆍ현상 처리 또는 레이저광 조사에 의해 솔더 레지스트층 (3) 의 일부를 제거함으로써 형성되는 솔더 레지스트층 (3) 의 개구부 (4) 는, 깊은 부분일수록 개구폭이 작은 형상이 되기 쉽다. 즉, 편의상 도 14 및 도 15 에서는, 솔더 레지스트층 (3) 의 개구부 (4) 에 있어서, 개구부 상부의 개구폭 (5) 과 개구부 바닥부의 개구폭 (6) 이 똑같이 그려져 있지만, 실제로 노광ㆍ현상 처리 또는 레이저광 조사에 의해 개구부 (4) 를 형성한 경우에는, 도 2 와 같이, 개구부 상부의 개구폭 (5) 은 개구부 바닥부의 개구폭 (6) 보다 커지기 쉽다. 이 솔더 레지스트층 (3) 의 개구부 (4) 형상에서는, 접속부 (2) 와 땜납의 접착 강도가 부족하여, 프린트 배선판과 전자 부품 사이의 접속 신뢰성에 문제가 발생하는 경우가 있었다. 또한, 이 개구부 상부의 개구폭 (5) 과 개구부 바닥부의 개구폭 (6) 의 대소 관계는, 노광ㆍ현상 처리와 레이저광 조사의 가공 특성에 기인한다. 그 때문에, 예컨대 개구부 상부의 개구폭 (5) 이 개구부 바닥부의 개구폭 (6) 보다 작은 형상을 노광ㆍ현상 처리 또는 레이저광 조사로 형성하는 것은 어렵다.The NSMD structure shown in Fig. 14 is produced by exposing a portion of the solder resist layer 3 other than the region of the opening 4 with active light and removing the solder resist layer 3 of the unexposed portion by developing treatment. It is done. The structure of FIG. 15 is manufactured by forming the opening 4 by the laser light irradiation on the solder resist layer 3. Cross section of the opening 4 in the case where the opening 4 is formed in the solder resist layer 3 by exposure / development treatment and when the opening 4 is formed in the solder resist layer 3 by laser light irradiation The shape has something in common. 2 is a view for explaining this common point, and is a cross-sectional view of a printed wiring board in which an opening 4 is formed in the solder resist layer 3. In the printed wiring board of Fig. 2, the circuit board having the connection portion 2 formed on the insulating substrate 1 and the solder resist layer 3 formed on the surface of the circuit board, the opening formed in the solder resist layer 3 By (4), a part of the front and side surfaces of a part of the connecting portion 2 is exposed from the solder resist layer 3. The opening 4 of the solder resist layer 3, which is formed by removing a part of the solder resist layer 3 by exposure / development treatment or laser light irradiation, tends to have a smaller opening width. That is, in Fig. 14 and Fig. 15 for convenience, in the opening 4 of the solder resist layer 3, the opening width 5 at the top of the opening and the opening width 6 at the bottom of the opening are drawn in the same way, but are actually exposed and developed. When the opening 4 is formed by treatment or laser light irradiation, as shown in Fig. 2, the opening width 5 at the top of the opening is likely to be larger than the opening width 6 at the bottom of the opening. In the shape of the opening 4 of the solder resist layer 3, the bonding strength between the connecting portion 2 and the solder is insufficient, and there is a case that a problem arises in connection reliability between the printed wiring board and the electronic component. In addition, the large-scale relationship between the opening width 5 at the top of the opening and the opening width 6 at the bottom of the opening is attributable to the processing characteristics of exposure and development processing and laser light irradiation. Therefore, for example, it is difficult to form a shape in which the opening width 5 at the top of the opening is smaller than the opening width 6 at the bottom of the opening by exposure / development processing or laser light irradiation.

또한, 레이저광 조사에 의한 솔더 레지스트층 (3) 에 대한 개구부 (4) 형성에 있어서는, 솔더 레지스트층 (3) 의 성분 (스미어) 이 분해 제거되지 않고, 개구부 (4) 주위나 바닥부, 접속부 (2) 상에 잔류하는 현상이 생긴다. 이러한 스미어가 잔류하면, 접속부 (2) 와 땜납의 접착 강도가 부족해져, 프린트 배선판과 전자 부품 사이에 있어서의 접속 신뢰성에 문제가 발생한다. 이러한 문제를 회피하기 위해, 통상 이 스미어를 제거하는 공정 (디스미어 공정) 이 필요로 된다. 이러한 디스미어 공정에서는, 일반적으로 농알칼리 용액으로 스미어를 팽윤시킨 후, 과망간산염 용액에 의해 스미어를 분해 제거하는 습식법이 이용되고 있다.In addition, in the formation of the opening 4 to the solder resist layer 3 by laser light irradiation, the components (smear) of the solder resist layer 3 are not decomposed and removed, and the opening 4 is circumferential, the bottom, and the connecting portion. (2) A phenomenon remaining in the phase occurs. When such smear remains, the bonding strength between the connection portion 2 and the solder becomes insufficient, and a problem arises in connection reliability between the printed wiring board and the electronic component. In order to avoid such a problem, a process of removing this smear (dismere process) is usually required. In such a desmear process, a wet method in which the smear is decomposed and removed by a permanganate solution after swelling the smear with a concentrated alkali solution is generally used.

그러나, 이러한 방법으로 확실하게 디스미어를 실시하고자 하면, 솔더 레지스트층 (3) 에 있어서의 이들 약액이 접촉한 면이 조면화됨으로써, 솔더 레지스트층 (3) 의 강도가 저하되어 버려 프린트 배선판의 신뢰성을 충분히 확보할 수 없는 경우가 있었다. 한편, 이 조면화 현상을 억제하고자 하면, 반대로 스미어를 확실하게 제거할 수 없다고 하는 문제가 있었다.However, if desmearing is reliably carried out in this way, the surface of the solder resist layer 3 in contact with these chemicals is roughened, so that the strength of the solder resist layer 3 is lowered and reliability of the printed wiring board is reduced. In some cases, it could not be secured sufficiently. On the other hand, there is a problem in that, if it is desired to suppress this roughening phenomenon, smear cannot be reliably removed.

그런데, 전자 부품을 플립 칩 접속에 의해 탑재한 프린트 배선판에서는, 전자 부품과 프린트 배선판의 접속 신뢰성이나 절연 신뢰성을 확보하기 위해, 전자 부품과 프린트 배선판의 공극을 언더필 (봉지 수지) 로 충전한다. 접속 신뢰성이나 절연 신뢰성의 효과를 확보하기 위해서는, 전자 부품과 프린트 배선판의 공극에 충분한 양의 언더필을 주입해야 한다. 이 언더필을 주입할 때, 언더필이 전자 부품과 프린트 배선판의 공극으로부터 주위로 넘쳐 전기적인 작동에 악영향을 미치는 경우가 있었다. 그 때문에, 언더필이 주위로 넘쳐 버리는 것을 방지하기 위해, 댐구조를 갖는 프린트 배선판이 개시되어 있다 (예컨대 특허문헌 3 ~ 4 참조).By the way, in a printed wiring board in which electronic components are mounted by flip-chip connection, in order to ensure connection reliability and insulation reliability between the electronic components and the printed wiring board, the voids of the electronic components and the printed wiring board are filled with underfill (sealing resin). In order to secure the effect of connection reliability or insulation reliability, a sufficient amount of underfill must be injected into the gap between the electronic component and the printed wiring board. When this underfill was injected, there was a case where the underfill overflowed from the air gap between the electronic component and the printed wiring board to affect the electrical operation. Therefore, in order to prevent the underfill from overflowing to the surroundings, a printed wiring board having a dam structure has been disclosed (for example, see Patent Documents 3 to 4).

특허문헌 3 에는, SMD 구조의 프린트 배선판이 기재되어 있다. 이 프린트 배선판은, 도 16 에 나타낸 바와 같이, 절연 기판 (1) 상에 접속부 (2) 가 형성된 회로 기판을 가지며, 회로 기판 표면에 솔더 레지스트층 (3) 을 갖고 있다. 이 프린트 배선판에서는, 전자 부품 탑재부와 그 주위의 솔더 레지스트층 (3) 이 개구되어 이루어짐으로써, 제 1 개구부 (11) 가 형성되어 있다. 또, 제 1 개구부의 바닥부 (12) 의 솔더 레지스트층 (3) 의 일부를 개구함으로써, 접속부 (2) 의 표면이 솔더 레지스트층 (3) 으로부터 부분적으로 노출되어 있다. 특허문헌 3 에 개시되어 있는 프린트 배선판에서는, 솔더 레지스트층 (3) 이 다단 구조가 되어 댐구조 (20) 가 형성되어 있음으로써, 언더필을 충전했을 때 언더필이 전자 부품과 프린트 배선판의 공극으로부터 넘쳐 버리는 것을 방지할 수 있다.In Patent Document 3, a printed wiring board having an SMD structure is described. As shown in Fig. 16, this printed wiring board has a circuit board on which the connection portion 2 is formed on the insulating substrate 1, and has a solder resist layer 3 on the circuit board surface. In this printed wiring board, the first opening 11 is formed by opening the electronic component mounting portion and the solder resist layer 3 around it. Further, by opening a part of the solder resist layer 3 of the bottom portion 12 of the first opening, the surface of the connection portion 2 is partially exposed from the solder resist layer 3. In the printed wiring board disclosed in Patent Literature 3, the solder resist layer 3 has a multi-stage structure and a dam structure 20 is formed, so that when the underfill is filled, the underfill overflows from the air gap between the electronic component and the printed wiring board. Can be prevented.

SMD 구조와 댐구조를 갖는 특허문헌 3 의 프린트 배선판은, 접속부 (2) 를 갖는 회로 기판 상에 솔더 레지스트층 (3) 을 형성한 후, 댐구조 (20) 의 영역을 활성 광선에 의해 노광하고, 그 후 비노광부의 솔더 레지스트층 (3) 을 박막화하여 제 1 개구부 (11) 를 형성하고, 다음으로 접속부 (2) 의 표면의 일부분 이외의 영역을 활성 광선에 의해 노광하고, 현상 처리에 의해 미노광부의 솔더 레지스트층 (3) 을 제거하여 제 2 개구부 (14) 를 형성함으로써 제조되어 있다. 그러나, 전술한 바와 같이, 특허문헌 3 의 프린트 배선판은 SMD 구조이며, 접속부 (2) 는 그 주변 근방이 솔더 레지스트층 (3) 에 피복되어 있다. 그 때문에, 접속부의 고밀도화의 요구에 대응하는 것이 어렵다. 또, 접속부 (2) 의 표면 상의 솔더 레지스트층 (3) 에 의해, 전자 부품의 전극 단자와 이것에 대응하는 접속부 (2) 의 전기적인 접속을 확실하게 고정하는 것이 어려워, 접속부 (2) 와 땜납의 전기적인 접속이 불충분해지는 경우가 있었다.The printed wiring board of Patent Document 3 having an SMD structure and a dam structure, after forming a solder resist layer 3 on a circuit board having a connection portion 2, exposes the region of the dam structure 20 with actinic light After that, the solder resist layer 3 of the non-exposed portion is thinned to form the first opening 11, and then a region other than a part of the surface of the connecting portion 2 is exposed with actinic rays, and developed by treatment. It is manufactured by removing the solder resist layer 3 of the unexposed portion to form the second opening 14. However, as described above, the printed wiring board of Patent Document 3 has an SMD structure, and the connection portion 2 is covered with the solder resist layer 3 in its vicinity. Therefore, it is difficult to meet the demand for high density of the connection portion. Moreover, it is difficult to reliably fix the electrical connection between the electrode terminal of the electronic component and the corresponding connection portion 2 by the solder resist layer 3 on the surface of the connection portion 2, and the connection portion 2 and solder There was a case where the electrical connection of was insufficient.

특허문헌 4 에는, 접속부의 고밀도화에 적합한 NSMD 구조의 프린트 배선판이 기재되어 있다. 이 프린트 배선판은, 도 17 에 나타낸 바와 같이, 절연 기판 (1) 상에 접속부 (2) 가 형성된 회로 기판을 가지며, 회로 기판 표면에 솔더 레지스트층 (3) 을 갖고 있다. 이 프린트 배선판에서는, 전자 부품 탑재부와 그 주위의 솔더 레지스트층 (3) 이 개구되어 이루어짐으로써 제 1 개구부 (11) 가 형성되어 있다. 또, 제 1 개구부의 바닥부 (12) 의 솔더 레지스트층 (3) 의 일부를 개구함으로써, 접속부 (2) 의 전체가 솔더 레지스트층 (3) 으로부터 노출되어 있다. 특허문헌 4 에 개시되어 있는 프린트 배선판에서는, 솔더 레지스트층 (3) 이 다단 구조가 되어 댐구조 (20) 가 형성되어 있음으로써, 언더필을 충전했을 때 언더필이 전자 부품과 프린트 배선판의 공극으로부터 넘쳐 버리는 것을 방지할 수 있다.Patent Literature 4 discloses a printed wiring board having an NSMD structure suitable for densification of a connection portion. As shown in Fig. 17, this printed wiring board has a circuit board on which the connection portion 2 is formed on the insulating substrate 1, and has a solder resist layer 3 on the surface of the circuit board. In this printed wiring board, the first opening 11 is formed by opening the electronic component mounting portion and the solder resist layer 3 around it. Moreover, by opening a part of the solder resist layer 3 of the bottom part 12 of the first opening, the whole of the connection part 2 is exposed from the solder resist layer 3. In the printed wiring board disclosed in Patent Document 4, the solder resist layer 3 has a multi-stage structure and a dam structure 20 is formed, so that when the underfill is filled, the underfill overflows from the air gap between the electronic component and the printed wiring board. Can be prevented.

NSMD 구조와 댐구조를 갖는 특허문헌 4 의 프린트 배선판은, 접속부 (2) 를 갖는 회로 기판 상에 제 1 솔더 레지스트층을 형성한 후, 개구부 (4) 의 영역 이외의 부분을 활성 광선에 의해 노광하고, 현상 처리에 의해 미노광부의 제 1 솔더 레지스트층을 제거하여 제 2 개구부 (14) 를 형성하고, 그 위에 다시 제 2 솔더 레지스트층을 형성한 후, 댐구조 (20) 의 영역을 활성 광선에 의해 노광하고, 현상 처리에 의해 미노광부의 제 2 솔더 레지스트층을 제거하여 제 1 개구부 (11) 를 형성함으로써 제조되어 있다.In the printed wiring board of Patent Document 4 having an NSMD structure and a dam structure, after forming a first solder resist layer on a circuit board having a connection portion 2, portions other than the region of the opening 4 are exposed with actinic rays The second opening 14 is formed by removing the first solder resist layer of the unexposed portion by developing, and after forming the second solder resist layer thereon, the region of the dam structure 20 is activated light. It is manufactured by exposing by and removing the second solder resist layer of the unexposed portion by developing treatment to form the first opening 11.

노광ㆍ현상 처리에 의해, 솔더 레지스트층 (3) 의 일부를 제거함으로써 형성되는 솔더 레지스트층의 개구부는, 전술한 바와 같이, 깊은 부분일수록 개구폭이 작은 형상이 되기 쉽다 (도 2). 특허문헌 4 의 프린트 배선판에서는, 제 1 개구부 (11) 와 제 2 개구부 (14) 의 양방이, 깊은 부분일수록 개구폭이 작은 형상이 되기 쉽다. 그 때문에, 접속부 (2) 와 땜납의 접착 강도가 부족하여, 프린트 배선판과 전자 부품 사이의 접속 신뢰성에 문제가 발생하는 경우가 있을 뿐만 아니라, 언더필과 솔더 레지스트층 (3) 의 접착 강도가 부족하여, 프린트 배선판의 절연 신뢰성에 문제가 발생하는 경우도 있었다.As described above, the opening of the solder resist layer formed by removing a part of the solder resist layer 3 by the exposure / development process tends to have a shape with a smaller opening width (Fig. 2). In the printed wiring board of Patent Literature 4, both the first opening 11 and the second opening 14 are likely to have a shape where the opening width is smaller as the depth is deeper. Therefore, the adhesive strength of the connection portion 2 and the solder is insufficient, and there is a problem in connection reliability between the printed wiring board and the electronic component, and the adhesive strength of the underfill and the solder resist layer 3 is insufficient. , In some cases, a problem occurred in the insulation reliability of the printed wiring board.

특허문헌 1 및 2 에 개시되어 있는 도 15 에 나타낸 구조의 프린트 배선판도, 접속부의 고밀도화의 요구에 대응할 수 있다. 도 15 에 나타낸 구조의 프린트 배선판에 있어서 댐구조 (20) 를 설치한 경우, 예컨대 도 11 에 나타낸 바와 같이, 절연 기판 (1) 상에 접속부 (2) 가 형성된 회로 기판을 가지며, 회로 기판 표면에 솔더 레지스트층 (3) 을 갖고 있다. 이 프린트 배선판에서는, 전자 부품 탑재부와 그 주위의 솔더 레지스트층 (3) 이 개구되어 이루어짐으로써 제 1 개구부 (11) 가 형성되어 있다. 또, 제 1 개구부의 바닥부 (12) 의 솔더 레지스트층 (3) 의 일부를 개구함으로써, 접속부 (2) 의 표면과 측면의 일부가 솔더 레지스트층 (3) 으로부터 노출되어 있다. 도 15 에 나타낸 구조의 프린트 배선판에서도, 솔더 레지스트층 (3) 이 다단 구조가 되어 댐구조 (20) 가 형성되어 있음으로써, 언더필을 충전했을 때 언더필이 전자 부품과 프린트 배선판의 공극으로부터 넘쳐 버리는 것을 방지할 수 있다.The printed wiring board having the structure shown in Fig. 15 disclosed in Patent Literatures 1 and 2 can also meet the demand for high density of the connecting portion. In the case where the dam structure 20 is provided in the printed wiring board having the structure shown in Fig. 15, for example, as shown in Fig. 11, the circuit board has a circuit board on which the connection portion 2 is formed on the insulating substrate 1, and It has a solder resist layer 3. In this printed wiring board, the first opening 11 is formed by opening the electronic component mounting portion and the solder resist layer 3 around it. Further, by opening a part of the solder resist layer 3 of the bottom 12 of the first opening, a part of the surface and the side surface of the connection part 2 is exposed from the solder resist layer 3. Even in the printed wiring board having the structure shown in Fig. 15, the solder resist layer 3 becomes a multi-stage structure and the dam structure 20 is formed, so that when the underfill is filled, the underfill overflows from the air gap between the electronic component and the printed wiring board. Can be prevented.

도 15 에 나타낸 구조를 갖는 프린트 배선판의 제조에 있어서, 솔더 레지스트층 (3) 에 대한 레이저광 조사에 의해 댐구조 (20) 를 형성하는 것이 가능하다. 그러나, 레이저광 조사에 의한 솔더 레지스트층 (3) 에 대한 개구부 형성에 있어서는, 전술한 바와 같이, 솔더 레지스트층 (3) 의 강도 저하가 발생하여, 프린트 배선판의 신뢰성을 충분히 확보할 수 없는 경우가 있었다.In the production of the printed wiring board having the structure shown in Fig. 15, it is possible to form the dam structure 20 by laser light irradiation to the solder resist layer 3. However, in the formation of the openings in the solder resist layer 3 by laser light irradiation, as described above, the strength of the solder resist layer 3 occurs, and the reliability of the printed wiring board may not be sufficiently secured. there was.

또한, 레이저광 조사에 의해 솔더 레지스트층 (3) 의 일부를 제거함으로써 형성되는 솔더 레지스트층 (3) 의 개구부 (4) 는, 전술한 바와 같이, 깊은 부분일수록 개구폭이 작은 형상이 되기 때문에, 언더필과 솔더 레지스트층 (3) 의 접착 강도가 부족하여, 프린트 배선판의 절연 신뢰성에 문제가 발생하는 경우가 있었다.In addition, since the opening 4 of the solder resist layer 3 formed by removing a part of the solder resist layer 3 by laser light irradiation has a smaller opening width as described above, the opening width becomes smaller. The adhesive strength between the underfill and the solder resist layer 3 is insufficient, and there is a case where a problem arises in the insulation reliability of the printed wiring board.

일본 공개특허공보 평11-54896호Japanese Patent Publication No. Hei 11-54896 일본 공개특허공보 2009-33084호Japanese Patent Publication No. 2009-33084 일본 공개특허공보 2011-77191호Japanese Patent Publication No. 2011-77191 일본 공개특허공보 2006-351559호Japanese Patent Application Publication No. 2006-351559

접속부와 절연 기판의 접착 강도 및 접속부와 땜납의 접착 강도가 높아, 언더필 유출에 의한 전기적 작동 불량이 발생하기 어렵고, 솔더 레지스트층의 강도가 높고, 솔더 레지스트층과 언더필의 접착 강도가 강하며, 스미어가 확실하게 제거된 프린트 배선판을 제공하는 것이 본 고안의 과제이다.The adhesive strength of the connecting portion and the insulating substrate is high, and the adhesive strength of the connecting portion and the solder is high, electrical failure due to underfill leakage is unlikely to occur, the strength of the solder resist layer is high, the adhesive strength of the solder resist layer and the underfill is strong, and smear It is an object of the present invention to provide a printed wiring board which is reliably removed.

본 고안자들은, 하기 수단에 의해 상기 과제를 해결할 수 있는 것을 알아냈다.The present inventors have found that the above problem can be solved by the following means.

(1) 절연 기판 상에 전자 부품을 접속하는 접속부가 형성된 회로 기판을 가지며, 회로 기판 표면에 개구부를 갖는 솔더 레지스트층을 가지며, 개구부에 있어서 접속부가 솔더 레지스트층으로부터 부분적으로 노출되어 있는 프린트 배선판으로서, 솔더 레지스트층의 개구부에 있어서의 개구부 상부의 개구폭이 개구부 바닥부의 개구폭 이하인 구조를 갖는 것을 특징으로 하는 프린트 배선판.(1) A printed wiring board having a circuit board on which a connection portion for connecting electronic components is formed on an insulating substrate, a solder resist layer having an opening on the surface of the circuit board, and the connection portion at the opening is partially exposed from the solder resist layer. And a structure in which the opening width at the top of the opening in the opening of the solder resist layer is less than the opening width at the bottom of the opening.

(2) 솔더 레지스트층 표면 및 솔더 레지스트층 개구부 바닥부의 표면 거칠기 Ra 가 0.50 ㎛ 이하인 상기 (1) 에 기재된 프린트 배선판.(2) The printed wiring board according to the above (1), wherein the surface roughness Ra of the solder resist layer surface and the bottom portion of the solder resist layer opening is 0.50 µm or less.

(3) 절연 기판 상에 전자 부품을 접속하는 접속부가 형성된 회로 기판을 가지며, 회로 기판 표면에 솔더 레지스트층을 가지며, 전자 부품 탑재부와 그 주위의 솔더 레지스트층이 개구되어 이루어진 제 1 개구부를 가지며, 제 1 개구부의 바닥부의 솔더 레지스트층의 일부가 개구되어 이루어진 제 2 개구부를 가지며, 제 2 개구부에 있어서 접속부가 솔더 레지스트층으로부터 노출되어 있는 프린트 배선판으로서, 제 1 개구부에 있어서의 개구부 상부의 개구폭이 개구부 바닥부의 개구폭 이하인 구조 A 와, 제 2 개구부에 있어서의 개구부 상부의 개구폭이 개구부 바닥부의 개구폭 이하인 구조 B 로 이루어진 군에서 선택되는 적어도 하나의 구조를 갖는 것을 특징으로 하는 프린트 배선판.(3) a circuit board having a connection portion for connecting electronic components on an insulating substrate, a solder resist layer on the circuit board surface, and a first opening formed by opening the electronic component mounting portion and the solder resist layer around it, A printed wiring board having a second opening in which a portion of the solder resist layer at the bottom of the first opening is opened, and the connection portion is exposed from the solder resist layer in the second opening, the opening width of the upper portion of the opening in the first opening A printed wiring board having at least one structure selected from the group consisting of a structure A having an opening width equal to or less than the opening bottom, and a structure B having an opening width above the opening in the second opening equal to or less than the opening width at the bottom of the opening.

(4) 솔더 레지스트층 표면과 제 1 개구부 바닥부와 제 2 개구부 바닥부로 이루어진 군에서 선택되는 적어도 하나의 면의 표면 거칠기 Ra 가 0.50 ㎛ 이하인 상기 (3) 에 기재된 프린트 배선판.(4) The printed wiring board according to (3), wherein the surface roughness Ra of at least one surface selected from the group consisting of the surface of the solder resist layer, the bottom of the first opening and the bottom of the second opening is 0.50 µm or less.

(5) 제 2 개구부에 있어서, 접속부의 표면 전체와 측면의 일부가 솔더 레지스트층으로부터 노출되어 있는 상기 (3) 또는 (4) 에 기재된 프린트 배선판.(5) The printed wiring board according to (3) or (4) above, wherein in the second opening portion, the entire surface and a part of the side surface of the connection portion are exposed from the solder resist layer.

본 고안의 프린트 배선판에 의해, 접속부와 절연 기판의 접착 강도 및 접속부와 땜납의 접착 강도가 높아, 언더필 유출에 의한 전기적 작동 불량이 발생하기 어렵고, 솔더 레지스트층의 강도가 높고, 솔더 레지스트층과 언더필의 접착 강도가 강하며, 스미어가 확실하게 제거된 프린트 배선판을 제공할 수 있다.By the printed wiring board of the present invention, the adhesive strength of the connection portion and the insulating substrate and the adhesive strength of the connection portion and the solder are high, electrical failure caused by underfill leakage is unlikely to occur, the strength of the solder resist layer is high, and the solder resist layer and underfill It has a strong adhesive strength, it is possible to provide a printed wiring board with clear smear.

도 1 은 본 고안의 프린트 배선판의 단면 구조를 나타내는 설명도이다.
도 2 는 종래의 프린트 배선판의 단면 구조를 나타내는 설명도이다.
도 3 은 본 고안의 프린트 배선판을 제조하는 방법의 일례를 나타내는 설명도이다.
도 4 는 본 고안의 프린트 배선판의 단면 구조를 나타내는 설명도이다.
도 5 는 본 고안의 프린트 배선판의 단면 구조를 나타내는 설명도이다.
도 6 은 본 고안의 프린트 배선판의 단면 구조를 나타내는 설명도이다.
도 7 은 본 고안의 프린트 배선판을 제조하는 방법의 일례를 나타내는 설명도이다.
도 8 은 본 고안의 프린트 배선판을 제조하는 방법의 일례를 나타내는 설명도이다.
도 9 는 본 고안의 프린트 배선판을 제조하는 방법의 일례를 나타내는 설명도이다.
도 10 은 본 고안의 프린트 배선판을 제조하는 방법의 일례를 나타내는 설명도이다.
도 11 은 본 고안의 프린트 배선판의 단면 구조를 나타내는 설명도이다.
도 12 는 본 고안의 프린트 배선판을 제조하는 방법의 일례를 나타내는 설명도이다.
도 13 은 프린트 배선판 (SMD 구조) 의 단면 구조를 나타내는 설명도이다.
도 14 는 프린트 배선판 (NSMD 구조) 의 단면 구조를 나타내는 설명도이다.
도 15 는 프린트 배선판의 단면 구조를 나타내는 설명도이다.
도 16 은 댐구조를 갖는 프린트 배선판 (SMD 구조) 의 단면 구조를 나타내는 설명도이다.
도 17 은 댐구조를 갖는 프린트 배선판 (NSMD 구조) 의 단면 구조를 나타내는 설명도이다.1 is an explanatory view showing a cross-sectional structure of a printed wiring board of the present invention.
2 is an explanatory view showing a cross-sectional structure of a conventional printed wiring board.
3 is an explanatory view showing an example of a method for manufacturing a printed wiring board of the present invention.
It is explanatory drawing which shows the cross-sectional structure of the printed wiring board of this invention.
It is explanatory drawing which shows the cross-sectional structure of the printed wiring board of this invention.
It is explanatory drawing which shows the cross-sectional structure of the printed wiring board of this invention.
7 is an explanatory view showing an example of a method for manufacturing a printed wiring board of the present invention.
8 is an explanatory view showing an example of a method for manufacturing a printed wiring board of the present invention.
9 is an explanatory view showing an example of a method for manufacturing a printed wiring board of the present invention.
10 is an explanatory view showing an example of a method of manufacturing a printed wiring board of the present invention.
It is explanatory drawing which shows the cross-sectional structure of the printed wiring board of this invention.
12 is an explanatory view showing an example of a method for manufacturing a printed wiring board of the present invention.
It is explanatory drawing which shows the cross-sectional structure of the printed wiring board (SMD structure).
It is explanatory drawing which shows the cross-sectional structure of the printed wiring board (NSMD structure).
It is explanatory drawing which shows the sectional structure of a printed wiring board.
It is explanatory drawing which shows the cross-sectional structure of the printed wiring board (SMD structure) which has a dam structure.
It is explanatory drawing which shows the cross-sectional structure of the printed wiring board (NSMD structure) which has a dam structure.

도면을 이용하여 본 고안의 프린트 배선판을 설명한다. 우선, 도 1 을 이용하여 본 고안의 프린트 배선판 1 의 형상을 설명한다. 본 고안의 프린트 배선판 1 은, 절연 기판 (1) 상에 접속부 (2) 가 형성된 회로 기판을 가지며, 회로 기판 표면에 개구부 (4) 를 갖는 솔더 레지스트층 (3) 을 가지며, 개구부 (4) 에 있어서, 접속부 (2) 가 솔더 레지스트층 (3) 으로부터 부분적으로 노출되어 있는 프린트 배선판으로서, 솔더 레지스트층 (3) 의 개구부 (4) 에 있어서의 개구부 상부의 개구폭 (5) 이 개구부 바닥부의 개구폭 (6) 이하인 것을 특징으로 하는 프린트 배선판이다. 「개구부 상부의 개구폭 (5) 이 개구부 바닥부의 개구폭 (6) 이하이다」 란, 개구폭 (5) 이 개구폭 (6) 과 동일한 경우를 포함하며, 개구폭 (5) 과 개구폭 (6) 의 관계는, (개구폭 (5)) ≤ (개구폭 (6)) 로 표시된다 (이하 동일). 「접속부」 (2) 는 도체 회로의 일부이며, 반도체 소자, 다른 프린트 배선판 등의 전자 부품을 접속하기 위해 사용된다. 또한, 본 고안의 프린트 배선판 1 에 있어서, 「개구부 (4) 에 있어서, 접속부 (2) 가 솔더 레지스트층 (3) 으로부터 부분적으로 노출되어 있는」 상태란, 도 1 과 같이, 접속부 (2) 의 표면 전체가 솔더 레지스트층 (3) 으로부터 완전히 노출되어 있는 상태이며, 또한 접속부 (2) 의 측면의 일부가 솔더 레지스트층 (3) 으로부터 노출되어 있는 상태이다.The printed wiring board of the present invention will be described with reference to the drawings. First, the shape of the printed wiring board 1 of the present invention will be described with reference to FIG. 1. The printed wiring board 1 of the present invention has a circuit board on which the connection portion 2 is formed on the insulating substrate 1, has a solder resist layer 3 having an opening 4 on the surface of the circuit board, and the opening 4 In the printed wiring board in which the connecting portion 2 is partially exposed from the solder resist layer 3, the opening width 5 above the opening in the opening 4 of the solder resist layer 3 is the opening of the opening bottom It is a printed wiring board characterized by being less than or equal to width (6). The phrase "the opening width 5 at the top of the opening is equal to or less than the opening width 6 at the bottom of the opening" includes the case where the opening width 5 is the same as the opening width 6, and the opening width 5 and the opening width ( The relationship of 6) is expressed by (opening width 5) ≤ (opening width 6) (hereinafter the same). The "connection part" 2 is a part of a conductor circuit, and is used for connecting electronic components, such as a semiconductor element and another printed wiring board. In addition, in the printed wiring board 1 of the present invention, the state in which the "connection portion 2 is partially exposed from the solder resist layer 3 in the opening portion 4", as shown in FIG. The entire surface is in a state where the solder resist layer 3 is completely exposed, and a part of the side surface of the connecting portion 2 is in a state where the solder resist layer 3 is exposed.

또, 본 고안의 프린트 배선판 2 는, 본 고안의 프린트 배선판 1 에 있어서, 솔더 레지스트층 표면 (9) 및 솔더 레지스트층 개구부 바닥부 (10) 의 표면 거칠기 Ra 가 0.50 ㎛ 이하인 프린트 배선판이다.Moreover, the printed wiring board 2 of this invention is a printed wiring board in which the surface roughness Ra of the solder resist layer surface 9 and the solder resist layer opening bottom part 10 is 0.50 micrometers or less in the printed wiring board 1 of this invention.

다음으로, 도 5 및 도 6 을 이용하여 본 고안의 프린트 배선판 3 의 형상을 설명한다. 본 고안의 프린트 배선판 3 은, 절연 기판 (1) 상에 전자 부품을 접속하는 접속부 (2) 가 형성된 회로 기판을 가지며, 회로 기판 표면에 솔더 레지스트층 (3) 을 가지며, 전자 부품 탑재부와 그 주위의 솔더 레지스트층 (3) 이 개구되어 이루어진 제 1 개구부 (11) 를 가지며, 제 1 개구부의 바닥부 (12) 의 솔더 레지스트층 (3) 의 일부가 개구되어 이루어진 제 2 개구부 (14) 를 가지며, 제 2 개구부 (14) 에 있어서 접속부 (2) 가 솔더 레지스트층 (3) 으로부터 노출되어 있는 프린트 배선판으로서, 제 1 개구부 (11) 에 있어서의 개구부 상부의 개구폭 (15) 이 개구부 바닥부의 개구폭 (16) 이하인 구조 A 와, 제 2 개구부 (14) 에 있어서의 개구부 상부의 개구폭 (17) 이 개구부 바닥부의 개구폭 (18) 이하인 구조 B 로 이루어진 군에서 선택되는 적어도 하나의 구조를 갖는 것을 특징으로 하는 프린트 배선판이다. 「개구부 상부의 개구폭 (15/17) 이 개구부 바닥부의 개구폭 (16/18) 이하이다」 란, 개구폭 (15/17) 이 개구폭 (16/18) 과 동일한 경우를 포함하며, 개구폭 (15/17) 과 개구폭 (16/18) 의 관계는, (개구폭 (15/17)) ≤ (개구폭 (16/18)) 로 표시된다 (이하 동일). 「접속부」 (2) 는 도체 회로의 일부이며, 반도체 소자, 다른 프린트 배선판 등의 전자 부품을 접속하기 위해 사용된다. 또한, 「전자 부품 탑재부」 란 솔더 레지스트층 (3) 이 형성된 회로 기판 표면에 반도체 소자, 다른 프린트 배선판 등의 전자 부품이 실장되었을 때, 회로 기판 상에서 전자 부품이 차지하는 영역을 가리킨다. 「전자 부품 탑재부와 그 주위」 에 있어서의 「주위」 란 전자 부품 단부로부터 0 ㎜ ~ 2 ㎜ 의 범위를 가리킨다. 또, 본 고안에 있어서 「접속부가 솔더 레지스트층으로부터 노출되어 있는」 상태란, 도 5 및 도 6 과 같이, 접속부 (2) 의 표면 전체가 솔더 레지스트층 (3) 으로부터 완전히 노출되어 있는 상태이다. 그리고, 도 5 와 같이, 접속부 (2) 의 측면의 일부가 솔더 레지스트층 (3) 으로부터 노출되어 있는 프린트 배선판 5 가 보다 바람직한 상태이다.Next, the shape of the printed wiring board 3 of the present invention will be described with reference to FIGS. 5 and 6. The printed wiring board 3 of the present invention has a circuit board on which the connecting portion 2 for connecting electronic components is formed on the insulating substrate 1, has a solder resist layer 3 on the circuit board surface, and the electronic component mounting portion and its surroundings. It has a first opening 11 made of the solder resist layer 3 of the opening, and has a second opening 14 made of a part of the solder resist layer 3 of the bottom 12 of the first opening , As the printed wiring board in which the connecting portion 2 is exposed from the solder resist layer 3 in the second opening 14, the opening width 15 above the opening in the first opening 11 is the opening in the bottom of the opening It has at least one structure selected from the group consisting of a structure A having a width of 16 or less and a structure B having an opening width 17 above the opening in the second opening 14 having an opening width 18 of the bottom of the opening. That features A printed circuit board according to the. The phrase "the opening width (15/17) of the upper portion of the opening is equal to or less than the opening width (16/18) of the opening bottom portion" includes the case where the opening width (15/17) is the same as the opening width (16/18), and The relationship between the width (15/17) and the opening width (16/18) is expressed by (opening width (15/17)) ≤ (opening width (16/18)) (hereinafter the same). The "connection part" 2 is a part of a conductor circuit, and is used for connecting electronic components, such as a semiconductor element and another printed wiring board. In addition, "electronic component mounting part" refers to an area occupied by electronic components on a circuit board when electronic components such as semiconductor elements and other printed wiring boards are mounted on the circuit board surface on which the solder resist layer 3 is formed. "Around" in the "electronic component mounting portion and its surroundings" refers to a range of 0 mm to 2 mm from the end of the electronic component. In addition, in the present invention, the state in which the "connection part is exposed from the solder resist layer" is a state in which the entire surface of the connection part 2 is completely exposed from the solder resist layer 3, as shown in Figs. And, as shown in Fig. 5, the printed wiring board 5 in which a part of the side surface of the connecting portion 2 is exposed from the solder resist layer 3 is in a more preferable state.

또, 본 고안의 프린트 배선판 4 는, 본 고안의 프린트 배선판 3 에 있어서, 솔더 레지스트층 표면 (9) 과 제 1 개구부의 바닥부 (12) 와 제 2 개구부의 바닥부 (13) 로 이루어진 군에서 선택되는 적어도 하나의 면의 표면 거칠기 Ra 가 0.50 ㎛ 이하인 프린트 배선판이다.In addition, the printed wiring board 4 of the present invention is in the group consisting of the solder resist layer surface 9, the bottom 12 of the first opening, and the bottom 13 of the second opening in the printed wiring board 3 of the present invention. It is a printed wiring board whose surface roughness Ra of at least one selected surface is 0.50 µm or less.

본 고안의 프린트 배선판 1 ~ 배선판 5 에 있어서의 접속부 (2) 는, 소위 범프 또는 볼패드 등으로서 사용할 수 있다. 즉, 노출되어 있는 접속부 (2) 에는 땜납볼 등을 배치하고, 이 땜납볼을 개재하여, 반도체 소자, 다른 프린트 배선판 등의 전자 부품을, 접속부 (2) 에 대한 도통을 확보하면서 접속할 수 있다.The connecting portion 2 in the printed wiring boards 1 to 5 of the present invention can be used as a so-called bump or ball pad. That is, a solder ball or the like is disposed on the exposed connection portion 2, and electronic components such as semiconductor elements and other printed wiring boards can be connected while securing conduction to the connection portion 2 through the solder ball.

또한, 상기 전자 부품으로는, 플립 칩, BGA (볼 그리드 어레이), 칩 스케일 패키지, 칩 사이즈 패키지 혹은 TCP (테이프 캐리어 패키지), 리드리스 칩 캐리어 등의 전자 부품의 패드, 혹은 이들을 실장하는 프린트 배선판을 들 수 있다.Further, the electronic components include flip chip, BGA (ball grid array), chip scale package, chip size package or TCP (tape carrier package), pads of electronic components such as leadless chip carriers, or printed wiring boards for mounting them. Can be mentioned.

본 고안의 프린트 배선판 1 ~ 배선판 2 의 작용 효과에 관해 설명한다. 본 고안의 프린트 배선판 1 에 있어서는, 접속부 (2) 가 솔더 레지스트층 (3) 의 개구부 (4) 로부터 노출된 상태이고, 또한 솔더 레지스트층 (3) 의 개구부 (4) 에 있어서 개구부 상부의 개구폭 (5) 의 길이가 개구부 바닥부의 개구폭 (6) 의 길이 이하로 되어 있다.The operational effects of the printed wiring boards 1 to 2 of the present invention will be described. In the printed wiring board 1 of the present invention, the connecting portion 2 is exposed from the opening 4 of the solder resist layer 3, and the opening width of the opening upper part in the opening 4 of the solder resist layer 3 The length of (5) is equal to or less than the length of the opening width 6 at the bottom of the opening.

솔더 레지스트층 (3) 의 개구부 (4) 에 있어서, 개구부 상부의 개구폭 (5) 이 개구부 바닥부의 개구폭 (6) 이하인 본 고안의 특징에 의해, 솔더 레지스트층 (3) 이 땜납에 파고들어, 그 앵커 효과에 의해 땜납과 접속부 (2) 의 접착 강도가 향상되기 때문에, 접속부 (2) 에 배치한 땜납볼을 개재하여 전자 부품을 접속하는 경우, 양자간에 높은 접속 신뢰성을 얻을 수 있다. 또, 본 고안의 프린트 배선판 1 에서는, 접속부 (2) 의 측면이 솔더 레지스트층 (3) 에 의해 부분적으로 덮이게 되어, 접속부 (2) 와 절연 기판 (1) 의 접착 강도가 향상되는 효과와, 접속부 (2) 와 땜납의 접촉 면적이 증가하는 효과를 얻을 수 있다.In the opening 4 of the solder resist layer 3, the solder resist layer 3 penetrates into the solder by a feature of the present invention in which the opening width 5 at the top of the opening is equal to or less than the opening width 6 at the bottom of the opening. , Since the adhesive strength of the solder and the connecting portion 2 is improved by the anchor effect, high connection reliability can be obtained between the two when connecting the electronic components via the solder balls arranged in the connecting portion 2. In addition, in the printed wiring board 1 of the present invention, the side surface of the connecting portion 2 is partially covered by the solder resist layer 3, so that the adhesive strength between the connecting portion 2 and the insulating substrate 1 is improved. The effect of increasing the contact area between the connection portion 2 and the solder can be obtained.

본 고안의 프린트 배선판 2 는, 본 고안의 프린트 배선판 1 에 있어서, 솔더 레지스트층 표면 (9) 및 솔더 레지스트층 개구부 바닥부 (10) 의 표면 거칠기 Ra 가 0.50 ㎛ 이하이다. 이에 따라, 본 고안의 프린트 배선판 2 는, 본 고안의 프린트 배선판 1 의 작용 효과에 더하여, 솔더 레지스트층 (3) 의 강도가 높아 프린트 배선판의 신뢰성을 향상시킬 수 있다.In the printed wiring board 2 of the present invention, in the printed wiring board 1 of the present invention, the surface roughness Ra of the solder resist layer surface 9 and the solder resist layer opening bottom portion 10 is 0.50 µm or less. Accordingly, the printed wiring board 2 of the present invention can improve the reliability of the printed wiring board, in addition to the effect of the printed wiring board 1 of the present invention, the strength of the solder resist layer 3 is high.

본 고안의 프린트 배선판 3 의 작용 효과에 관해 설명한다. 본 고안의 프린트 배선판 3 은, 접속부 (2) 의 상부에 상당하는 전자 부품 탑재부와 그 주위의 솔더 레지스트층 (3) 이 개구되어 이루어진 제 1 개구부 (11) 를 갖는다. 또, 제 1 개구부의 바닥부 (12) 의 솔더 레지스트층 (3) 의 일부가 개구된 제 2 개구부 (14) 에 의해, 접속부 (2) 가 솔더 레지스트층 (3) 으로부터 노출되어 있다. 그리고, 솔더 레지스트층 (3) 의 제 1 개구부 (11) 에 있어서의 개구부 상부의 개구폭 (15) 이 개구부 바닥부의 개구폭 (16) 이하인 구조 A 와, 제 2 개구부 (14) 에 있어서의 개구부 상부의 개구폭 (17) 이 개구부 바닥부의 개구폭 (18) 이하인 구조 B 로 이루어진 군에서 선택되는 적어도 하나의 구조를 갖는다.The operational effects of the printed wiring board 3 of the present invention will be described. The printed wiring board 3 of the present invention has an electronic component mounting portion corresponding to the upper portion of the connection portion 2 and a first opening portion 11 formed by opening a solder resist layer 3 around it. Moreover, the connection part 2 is exposed from the solder resist layer 3 by the 2nd opening part 14 in which a part of the solder resist layer 3 of the bottom part 12 of the 1st opening part was opened. Then, the structure A in which the opening width 15 above the opening in the first opening 11 of the solder resist layer 3 is equal to or less than the opening width 16 of the bottom of the opening, and the opening in the second opening 14 It has at least one structure selected from the group consisting of structure B whose upper opening width 17 is equal to or less than the opening width 18 of the bottom of the opening.

이에 따라, 본 고안의 프린트 배선판 3 은, 전자 부품과 회로 기판의 공극에 언더필을 충전했을 때, 언더필이 전자 부품과 회로 기판의 공극으로부터 넘쳐 버리는 것을 방지하는 댐구조 (20) 를 갖고 있다. 그 때문에, 언더필이 전자 부품과 회로 기판의 공극으로부터 주위로 넘쳐 버리는 것에 의한, 전기적인 작동에 악영향의 발생을 방지하는 효과를 얻을 수 있다. 또, 본 고안의 프린트 배선판 5 에서는, 접속부 (2) 의 측면이 솔더 레지스트층 (3) 에 의해 부분적으로 덮이게 되어, 접속부 (2) 와 절연 기판 (1) 의 접착 강도가 향상되는 효과와, 접속부 (2) 와 땜납의 접촉 면적이 증가하는 효과를 얻을 수 있다. 게다가, 솔더 레지스트층 (3) 의 제 1 개구부 (11) 에 있어서의 개구부 상부의 개구폭 (15) 이 개구부 바닥부의 개구폭 (16) 이하인 구조 A 와, 제 2 개구부 (14) 에 있어서의 개구부 상부의 개구폭 (17) 이 개구부 바닥부의 개구폭 (18) 이하인 구조 B 로 이루어진 군에서 선택되는 적어도 하나의 구조를 갖는 것에 의해, 솔더 레지스트층 (3) 이 언더필에 파고들어, 그 앵커 효과에 의해 솔더 레지스트층 (3) 과 언더필의 접착 강도가 향상되기 때문에, 프린트 배선판의 절연 신뢰성을 향상시킬 수 있다. 또한, 솔더 레지스트층 (3) 이 땜납에 파고들어, 그 앵커 효과에 의해 땜납과 접속부 (2) 의 접착 강도가 향상되기 때문에, 접속부 (2) 에 배치한 땜납볼을 개재하여 전자 부품을 접속하는 경우, 양자간에 높은 접속 신뢰성을 얻을 수 있다.Accordingly, the printed wiring board 3 of the present invention has a dam structure 20 that prevents underfill from overflowing from the air gap between the electronic component and the circuit board when the underfill is filled in the air gap between the electronic component and the circuit board. Therefore, it is possible to obtain an effect of preventing the occurrence of an adverse effect on the electrical operation by overflowing the underfill from the air gap between the electronic component and the circuit board to the surroundings. In addition, in the printed wiring board 5 of the present invention, the side surface of the connecting portion 2 is partially covered by the solder resist layer 3, so that the adhesive strength between the connecting portion 2 and the insulating substrate 1 is improved. The effect of increasing the contact area between the connection portion 2 and the solder can be obtained. Moreover, the structure A in which the opening width 15 above the opening in the first opening 11 of the solder resist layer 3 is equal to or less than the opening width 16 of the bottom of the opening, and the opening in the second opening 14 By having at least one structure selected from the group consisting of structure B whose upper opening width 17 is equal to or less than the opening width 18 at the bottom of the opening, the solder resist layer 3 penetrates into the underfill, and the anchor effect is This improves the adhesion strength between the solder resist layer 3 and the underfill, so that the insulation reliability of the printed wiring board can be improved. In addition, since the solder resist layer 3 penetrates into the solder, and the adhesive strength of the solder and the connection portion 2 is improved by the anchor effect, the electronic components are connected through the solder balls arranged in the connection portion 2. In this case, high connection reliability can be obtained between the two.

본 고안의 프린트 배선판 4 의 작용 효과에 관해 설명한다. 본 고안의 프린트 배선판 4 는, 본 고안의 프린트 배선판 3 에 있어서, 솔더 레지스트층 표면 (9) 과 제 1 개구부의 바닥부 (12) 와 제 2 개구부의 바닥부 (13) 로 이루어진 군에서 선택되는 적어도 하나의 면의 표면 거칠기 Ra 가 0.50 ㎛ 이하이다. 이에 따라, 본 고안의 프린트 배선판 4 는, 본 고안의 프린트 배선판 3 의 작용 효과에 더하여, 솔더 레지스트층 (3) 의 강도가 높아 프린트 배선판의 신뢰성을 향상시킬 수 있다.The operational effects of the printed wiring board 4 of the present invention will be described. The printed wiring board 4 of the present invention is selected from the group consisting of the solder resist layer surface 9, the bottom 12 of the first opening, and the bottom 13 of the second opening in the printed wiring board 3 of the present invention. The surface roughness Ra of at least one surface is 0.50 µm or less. Accordingly, the printed wiring board 4 of the present invention can improve the reliability of the printed wiring board, in addition to the effect of the printed wiring board 3 of the present invention, the strength of the solder resist layer 3 is high.

도 3 을 이용하여 본 고안의 프린트 배선판 1 및 2 를 제조하는 방법의 일례를 설명한다. 이 방법에서는, 접속부 (2) 주위의 솔더 레지스트층 (3) 을 박막화함으로써 개구부 (4) 를 형성하고, 접속부 (2) 를 솔더 레지스트층 (3) 으로부터 부분적으로 노출시킨다. 우선, 절연 기판 (1) 상에 접속부 (2) 가 형성된 회로 기판을 준비한다 (도 3의 a). 회로 기판에는, 접속부 (2) 이외의 도체 회로 (19) 가 형성되어 있어도 된다. 접속부 (2) 는, 서브트랙티브법, 세미애디티브법, 애디티브법 등을 이용하여 형성할 수 있다. 다음으로, 회로 기판 전체면을 덮도록, 알칼리 현상형의 솔더 레지스트층 (3) 을 형성한다 (도 3의 b). 이어서, 솔더 레지스트층 (3) 중, 개구부 (4) 를 형성하는 영역 이외의 부분을 활성 광선 (7) 에 의해 노광한다 (도 3의 c). 도 3의 c 에서는, 포토마스크 (8) 를 통하고 있지만, 직접 묘화 방식이어도 상관없다. 계속해서, 비노광부의 솔더 레지스트층 (3) 을 박막화하여 개구부 (4) 를 형성함으로써, 도 3의 d 에 나타낸 바와 같이, 접속부 (2) 가 솔더 레지스트층 (3) 으로부터 부분적으로 노출된 프린트 배선판을 형성할 수 있다.An example of a method for manufacturing the printed wiring boards 1 and 2 of the present invention will be described with reference to FIG. 3. In this method, the opening 4 is formed by thinning the solder resist layer 3 around the connection portion 2, and the connection portion 2 is partially exposed from the solder resist layer 3. First, a circuit board in which the connection portion 2 is formed on the insulating substrate 1 is prepared (a in Fig. 3). Conductive circuits 19 other than the connecting portion 2 may be formed on the circuit board. The connecting portion 2 can be formed using a subtractive method, a semi-additive method, an additive method, or the like. Next, an alkali developing type solder resist layer 3 is formed so as to cover the entire surface of the circuit board (Fig. 3B). Subsequently, a portion of the solder resist layer 3 other than the region where the opening 4 is formed is exposed by the active light 7 (c in FIG. 3). In FIG. 3C, although passing through the photomask 8, it may be a direct drawing method. Subsequently, by forming the opening 4 by thinning the solder resist layer 3 of the non-exposed portion, as shown in Fig. 3D, the printed wiring board where the connection portion 2 is partially exposed from the solder resist layer 3 Can form.

이 방법에 의하면, 가공 조건을 변경함으로써, 개구부 상부의 개구폭 (5) 과 개구부 바닥부의 개구폭 (6) 의 관계를 용이하게 제어할 수 있다. 솔더 레지스트에는 필러가 많이 포함되어 있기 때문에, 솔더 레지스트층 (3) 의 절연 기판 (1) 에 가까운 부분일수록, 노광시의 활성 광선이 닿기 어려워 광경화가 약해진다. 이것에 의해, 솔더 레지스트층 (3) 을 박막화하여 개구부 (4) 를 형성한 경우에는, 개구부 상부의 개구폭 (5) 이 개구부 바닥부의 개구폭 (6) 이하가 되기 쉽고, 솔더 레지스트층 (3) 에 형성된 개구부 (4) 의 단면 형상은, 도 1 이나 도 4 에 나타낸 형상이 되기 쉽다. 또, 각종 솔더 레지스트의 장려 노광 조건보다 노광량을 작게 함으로써, 개구부 상부의 개구폭 (5) 을 개구부 바닥부의 개구폭 (6) 보다 작게 할 수 있다. 개구부 상부의 개구폭 (5) 이 개구부 바닥부의 개구폭 (6) 보다 작은 ((개구폭 (5)) < (개구폭 (6))) 경우, 개구부 상부의 개구폭 (5) 과 개구부 바닥부의 개구폭 (6) 이 같은 ((개구폭 (5)) = (개구폭 (6))) 경우와 비교하여, 땜납과 접속부 (2) 의 접착 강도가 보다 향상되기 때문에 바람직하다.According to this method, the relationship between the opening width 5 at the top of the opening and the opening width 6 at the bottom of the opening can be easily controlled by changing the processing conditions. Since the solder resist contains a large amount of filler, the portion closer to the insulating substrate 1 of the solder resist layer 3 is less likely to reach the active light beam during exposure, resulting in weaker photocuring. Thereby, when the opening 4 is formed by thinning the solder resist layer 3, the opening width 5 above the opening is likely to be less than or equal to the opening width 6 of the bottom of the opening, and the solder resist layer 3 The cross-sectional shape of the opening 4 formed in) is likely to be the shape shown in FIG. 1 or FIG. 4. Moreover, by making the exposure amount smaller than the encouraged exposure conditions of various solder resists, the opening width 5 at the top of the opening can be made smaller than the opening width 6 at the bottom of the opening. If the opening width 5 at the top of the opening is smaller than the opening width 6 at the bottom of the opening ((opening width 5) <(opening width 6)), the opening width 5 at the top of the opening and the opening bottom Compared to the case where the opening width 6 is such ((opening width 5) = (opening width 6)), the bonding strength of the solder and the connecting portion 2 is more improved, which is preferable.

또한, 이 방법에 의해 제조된 프린트 배선판에서는, 솔더 레지스트층 표면 (9) 과 솔더 레지스트층 개구부 바닥부 (10) 의 표면 거칠기 Ra 가 0.50 ㎛ 이하가 된다. 보다 구체적으로는, 솔더 레지스트층 표면 (9) 의 표면 거칠기 Ra 가 0.10 ㎛ 이하이고, 솔더 레지스트층 개구부 바닥부 (10) 의 표면 거칠기 Ra 가 0.50 ㎛ 이하이다. 또, 솔더 레지스트층 개구부 바닥부 (10) 의 솔더 레지스트층 (3) 은, 활성 광선에 의한 광경화를 받지 않기 때문에 유연한 상태이며, 용이하게 표면 거칠기를 변화시켜 평활화하는 것이 가능하다. 예컨대, 평활화 처리로서, 80 ℃ 의 환경에 15 초 노출시킴으로써 솔더 레지스트층 개구부 바닥부 (10) 의 표면 거칠기 Ra 를 0.15 ㎛ 이하로 하는 것이 가능하다. 또, 80 ℃ 의 환경에 30 초 노출시킴으로써 솔더 레지스트층 개구부 바닥부 (10) 의 표면 거칠기 Ra 를 0.10 ㎛ 이하로 하는 것이 가능하다. 솔더 레지스트층 표면 (9) 및 솔더 레지스트층 개구부 바닥부 (10) 의 표면 거칠기 Ra 가 낮을수록, 솔더 레지스트층의 강도가 향상되기 때문에 바람직하다. 평활화 처리의 바람직한 온도는 25 ~ 120 ℃ 이고, 바람직한 시간은 5 ~ 1800 초이다. 평활화 처리 온도가 25 ℃ 보다 낮은 경우에는, 평활화 처리에 요하는 시간이 지나치게 길어져 버리기 때문에, 생산성을 고려하면 25 ℃ 이상인 것이 바람직하다. 또, 평활화 처리 온도가 120 ℃ 보다 높은 경우에는, 솔더 레지스트층의 열경화가 시작되는 경우가 있기 때문에, 120 ℃ 이하에서 평활화 처리를 하는 것이 바람직하다.Moreover, in the printed wiring board manufactured by this method, the surface roughness Ra of the solder resist layer surface 9 and the solder resist layer opening bottom part 10 becomes 0.50 micrometers or less. More specifically, the surface roughness Ra of the solder resist layer surface 9 is 0.10 µm or less, and the surface roughness Ra of the bottom portion 10 of the solder resist layer opening is 0.50 µm or less. In addition, the solder resist layer 3 of the bottom portion 10 of the solder resist layer opening is in a flexible state because it does not undergo photocuring by actinic rays, and can be smoothed by easily changing the surface roughness. For example, as a smoothing treatment, it is possible to make the surface roughness Ra of the bottom portion 10 of the solder resist layer opening 0.15 µm or less by exposing it to an environment at 80 ° C. for 15 seconds. Moreover, it is possible to make the surface roughness Ra of the solder resist layer opening bottom part 10 into 0.10 micrometer or less by exposing it to 80 degreeC environment for 30 second. The lower the surface roughness Ra of the solder resist layer surface 9 and the solder resist layer opening bottom portion 10 is, the better the strength of the solder resist layer is. The preferred temperature of the smoothing treatment is 25 to 120 ° C, and the preferred time is 5 to 1800 seconds. When the smoothing treatment temperature is lower than 25 ° C, the time required for the smoothing treatment becomes too long, so it is preferable to consider the productivity to be 25 ° C or higher. In addition, when the temperature of the smoothing treatment is higher than 120 ° C, thermal curing of the solder resist layer may start, so it is preferable to perform the smoothing treatment at 120 ° C or lower.

도 7 을 이용하여 본 고안의 프린트 배선판 3 ~ 배선판 5 를 제조하는 방법의 일례를 설명한다. 이 방법에서는, 전자 부품 탑재부와 그 주위의 솔더 레지스트층 (3) 을 박막화함으로써 제 1 개구부 (11) 를 형성하고, 다음으로 제 1 개구부의 바닥부 (12) 의 솔더 레지스트층 (3) 의 일부를 박막화함으로써, 접속부 (2) 를 솔더 레지스트층 (3) 으로부터 부분적으로 노출시킨다.An example of a method for manufacturing the printed wiring boards 3 to 5 of the present invention will be described with reference to FIG. 7. In this method, the first opening 11 is formed by thinning the electronic component mounting portion and the solder resist layer 3 around it, and then a part of the solder resist layer 3 of the bottom portion 12 of the first opening By thinning, the connecting portion 2 is partially exposed from the solder resist layer 3.

우선, 절연 기판 (1) 상에 접속부 (2) 가 형성된 회로 기판을 준비한다 (도 7의 a). 회로 기판에는, 접속부 (2) 이외의 도체 회로 (19) 가 형성되어 있어도 된다. 접속부 (2) 는, 서브트랙티브법, 세미애디티브법, 애디티브법 등을 이용하여 형성할 수 있다. 다음으로, 회로 기판 전체면을 덮도록, 알칼리 현상형의 솔더 레지스트층 (3) 을 형성한다 (도 7의 (A)). 이어서, 솔더 레지스트층 (3) 중, 제 1 개구부 (11) 를 형성하는 영역 이외의 부분을 활성 광선 (7) 에 의해 노광한다 (도 7의 (C1)). 도 7의 (C1) 에서는, 포토마스크 (8) 를 통해 노광하고 있지만, 직접 묘화 방식으로 노광하더라도 상관없다. 계속해서, 솔더 레지스트층 (3) 상의 캐리어 필름을 박리한 후, 비노광부의 솔더 레지스트층 (3) 을 박막화하여 제 1 개구부 (11) 를 형성한다 (도 7의 (B1)). First, a circuit board in which the connection portion 2 is formed on the insulating substrate 1 is prepared (a in FIG. 7). Conductive circuits 19 other than the connecting portion 2 may be formed on the circuit board. The connecting portion 2 can be formed using a subtractive method, a semi-additive method, an additive method, or the like. Next, an alkali-developing solder resist layer 3 is formed so as to cover the entire surface of the circuit board (Fig. 7 (A)). Subsequently, a portion of the solder resist layer 3 other than the region where the first opening 11 is formed is exposed by the actinic ray 7 ((C1 in FIG. 7)). In (C1) of FIG. 7, exposure is performed through the photomask 8, but exposure may be performed by a direct drawing method. Subsequently, after peeling the carrier film on the solder resist layer 3, the solder resist layer 3 of the non-exposed portion is thinned to form the first opening 11 (Fig. 7 (B1)).

이어서, 제 1 개구부의 바닥부 (12) 의 솔더 레지스트층 (3) 중, 접속부 (2) 를 부분적으로 솔더 레지스트층 (3) 으로부터 노출시키기 위한 개구부를 형성하는 영역 이외의 부분을 활성 광선 (7) 에 의해 노광한다 (도 7의 (C2)). 도 7의 (C2) 에서는, 포토마스크 (8) 를 통해 노광하고 있지만, 직접 묘화 방식으로 노광하더라도 상관없다. 또, 공정 (B1) 에서 박막화된 후, 솔더 레지스트층 (3) 상에는 캐리어 필름이 없다. 이 캐리어 필름이 없는 상태로 공정 (C2) 에서 노광되면, 공기 중의 산소의 영향에 의해 솔더 레지스트층 (3) 의 표층에서 중합 저해가 발생하는 경우가 있다. 중합 저해가 발생한 부분은 후공정의 공정 (B2) 에서 박막화되어, 솔더 레지스트층 (3) 의 막감소가 발생한다. 계속해서, 비노광부의 솔더 레지스트층 (3) 을 박막화하여, 제 1 개구부의 바닥부 (12) 의 솔더 레지스트층 (3) 에, 접속부 (2) 를 부분적으로 솔더 레지스트층 (3) 으로부터 노출시키기 위한 개구부를 형성함으로써, 도 7의 (B2) 에 나타낸 바와 같이, 회로 기판 표면의 솔더 레지스트층 (3) 에 제 1 개구부 (11) 가 형성되고, 제 1 개구부의 바닥부 (12) 의 솔더 레지스트층 (3) 을 개구함으로써 제 2 개구부 (14) 가 형성되어, 접속부 (2) 가 솔더 레지스트층 (3) 으로부터 부분적으로 노출된 프린트 배선판을 형성할 수 있다.Subsequently, of the solder resist layer 3 of the bottom 12 of the first opening, portions other than the region forming an opening for exposing the connection portion 2 from the solder resist layer 3 partially are activated rays 7 ) (Fig. 7 (C2)). In (C2) of FIG. 7, exposure is performed through the photomask 8, but exposure may be performed by direct drawing. Further, after thinning in step (B1), there is no carrier film on the solder resist layer 3. When exposed in the step (C2) without the carrier film, polymerization inhibition may occur in the surface layer of the solder resist layer 3 due to the influence of oxygen in the air. The portion where polymerization inhibition has occurred is thinned in the step (B2) of the subsequent step, and film reduction of the solder resist layer 3 occurs. Subsequently, the solder resist layer 3 of the non-exposed portion is thinned to expose the connection portion 2 partially from the solder resist layer 3 to the solder resist layer 3 of the bottom portion 12 of the first opening portion. As shown in FIG. 7 (B2), by forming the opening for the first opening 11 is formed in the solder resist layer 3 on the circuit board surface, and the solder resist in the bottom 12 of the first opening is formed. The second opening 14 is formed by opening the layer 3, so that the printed wiring board with the connection portion 2 partially exposed from the solder resist layer 3 can be formed.

이 방법에 의하면, 가공 조건을 변경함으로써, 제 1 개구부 상부의 개구폭 (15) 과 제 1 개구부 바닥부의 개구폭 (16) 의 관계 및 제 2 개구부 상부의 개구폭 (17) 과 제 2 개구부 바닥부의 개구폭 (18) 의 관계를 용이하게 제어할 수 있다. 솔더 레지스트에는 필러가 많이 포함되어 있기 때문에, 솔더 레지스트층 (3) 의 절연 기판 (1) 에 가까운 부분일수록, 노광시의 활성 광선이 닿기 어려워 광경화가 약해진다. 이것에 의해, 솔더 레지스트층 (3) 을 박막화하여 제 1 개구부 (11) 와 제 2 개구부 (14) 를 형성한 경우에는, 제 1 개구부 상부의 개구폭 (15) 이 제 1 개구부 바닥부의 개구폭 (16) 이하가 되기 쉽고, 제 2 개구부 상부의 개구폭 (17) 이 제 2 개구부 바닥부의 개구폭 (18) 이하가 되기 쉽다. 또, 각종 솔더 레지스트의 추장 (推奬) 노광 조건보다 노광량을 작게 함으로써, 제 1 개구부 상부의 개구폭 (15) 을 제 1 개구부 바닥부의 개구폭 (16) 보다 작게 할 수 있다. 제 1 개구부 상부의 개구폭 (15) 이 제 1 개구부 바닥부의 개구폭 (16) 보다 작은 ((개구폭 (15)) < (개구폭 (16))) 경우, 제 1 개구부 상부의 개구폭 (15) 과 제 1 개구부 바닥부의 개구폭 (16) 이 같은 ((개구폭 (15)) = (개구폭 (16))) 경우와 비교하여, 솔더 레지스트층 (3) 과 언더필의 접착 강도가 향상되기 때문에 바람직하다. 또한 마찬가지로, 제 2 개구부 상부의 개구폭 (17) 을 제 2 개구부 바닥부의 개구폭 (18) 보다 작게 할 수 있다. 제 2 개구부 상부의 개구폭 (17) 이 제 2 개구부 바닥부의 개구폭 (18) 보다 작은 ((개구폭 (17)) < (개구폭 (18))) 경우, 제 2 개구부 상부의 개구폭 (17) 과 제 2 개구부 바닥부의 개구폭 (18) 이 같은 ((개구폭 (17)) = (개구폭 (18))) 경우와 비교하여, 땜납과 접속부 (2) 의 접착 강도가 보다 향상되기 때문에 바람직하다.According to this method, by changing the processing conditions, the relationship between the opening width 15 at the top of the first opening and the opening width 16 at the bottom of the first opening and the opening width 17 at the top of the second opening and the bottom of the second opening The relationship between the negative opening width 18 can be easily controlled. Since the solder resist contains a large amount of filler, the portion closer to the insulating substrate 1 of the solder resist layer 3 is less likely to reach the active light beam during exposure, resulting in weaker photocuring. Thus, when the first opening 11 and the second opening 14 are formed by thinning the solder resist layer 3, the opening width 15 above the first opening is the opening width of the bottom of the first opening. It is easy to become (16) or less, and the opening width 17 at the top of the second opening is likely to be less than the opening width 18 at the bottom of the second opening. Moreover, by making the exposure amount smaller than the recommended exposure conditions of various solder resists, the opening width 15 at the top of the first opening can be made smaller than the opening width 16 at the bottom of the first opening. If the opening width 15 above the first opening is smaller than the opening width 16 of the bottom of the first opening ((opening width 15) <(opening width 16)), the opening width above the first opening ( 15) Compared to the case of ((opening width (15)) = (opening width (16))) where the opening width 16 of the bottom of the first opening and the first opening are improved, the adhesion strength between the solder resist layer 3 and the underfill is improved. It is preferable because it becomes. Also, similarly, the opening width 17 above the second opening can be made smaller than the opening width 18 of the bottom of the second opening. If the opening width 17 above the second opening is smaller than the opening width 18 of the bottom of the second opening ((opening width 17) <(opening width 18)), the opening width above the second opening ( 17) Compared to the case where ((opening width (17)) = (opening width (18))) where the opening width 18 of the bottom portion of the second opening is the same, the adhesive strength of the solder and the connecting portion 2 is further improved. Because it is preferred.

또, 도 7 의 순서에 따른 본 고안의 프린트 배선판 3 ~ 배선판 5 의 제작 방법에서는, 공정 (C1) 및 공정 (C2) 의 노광 영역을 임의의 형상으로 변화시키는 것이 가능하고, 노광 영역의 변경에 의해, 예컨대 도 11 에 나타내는 단면 형상의 회로 기판을 제작하는 것이 가능하다. 도 11 의 a 에서는, 접속부 (2) 사이의 솔더 레지스트층 (3) 의 두께가 접속부 (2) 보다 얇게 되어 있다. 도 11 의 b 에서는, 노출된 접속부 (2) 와 솔더 레지스트층 (3) 으로 피복되어 있는 도체 회로 (19) 가 존재하고 있다.In addition, in the manufacturing method of the printed wiring boards 3 to 5 of the present invention according to the procedure shown in FIG. 7, it is possible to change the exposure areas of the steps (C1) and (C2) to any shape, and to change the exposure areas. By this, for example, it is possible to produce a circuit board having a cross-sectional shape shown in FIG. 11. In FIG. 11A, the thickness of the solder resist layer 3 between the connecting portions 2 is thinner than that of the connecting portions 2. In FIG. 11B, a conductor circuit 19 covered with the exposed connection portion 2 and the solder resist layer 3 is present.

이 방법에 의해 제조된 프린트 배선판에서는, 솔더 레지스트층 표면 (9) 과 제 1 개구부의 바닥부 (12) 와 제 2 개구부의 바닥부 (13) 의 표면 거칠기 Ra 가 0.50 ㎛ 이하가 되기 쉽다. 보다 구체적으로는, 솔더 레지스트층 표면 (9) 의 표면 거칠기 Ra 가 0.10 ㎛ 이하이고, 제 1 개구부의 바닥부 (12) 와 제 2 개구부의 바닥부 (13) 의 표면 거칠기 Ra 가 0.50 ㎛ 이하인 것이 바람직하다.In the printed wiring board manufactured by this method, the surface roughness Ra of the solder resist layer surface 9, the bottom 12 of the first opening, and the bottom 13 of the second opening is likely to be 0.50 µm or less. More specifically, the surface roughness Ra of the solder resist layer surface 9 is 0.10 µm or less, and the surface roughness Ra of the bottom portion 12 of the first opening portion and the bottom portion 13 of the second opening portion is 0.50 µm or less. desirable.

또, 제 1 개구부 (11) 의 형성 후 (도 7의 (B1)) 이며, 제 1 개구부의 바닥부 (12) 의 솔더 레지스트층 (3) 중, 접속부 (2) 를 부분적으로 솔더 레지스트층 (3) 으로부터 노출시키기 위한 개구부를 형성하는 영역 이외의 부분을 활성 광선 (7) 에 의해 노광하기 (도 7의 (C2)) 이전의 상태의 제 1 개구부의 바닥부 (12) 의 솔더 레지스트층 (3) 은, 활성 광선에 의한 광경화를 받지 않기 때문에 유연한 상태이며, 용이하게 표면 거칠기를 변화시켜 평활화하는 것이 가능하다. 마찬가지로 제 2 개구부의 바닥부 (13) 의 솔더 레지스트층 (3) 도, 활성 광선에 의한 광경화를 받지 않기 때문에 유연한 상태이며, 용이하게 표면 거칠기를 변화시켜 평활화하는 것이 가능하다.In addition, after the formation of the first opening 11 ((B1 in FIG. 7)), among the solder resist layers 3 of the bottom 12 of the first opening, the connecting portions 2 are partially solder resist layers ( 3) The solder resist layer of the bottom portion 12 of the first opening in the state before exposing a portion other than the area forming the opening for exposing with the active light 7 (Fig. 7 (C2)) 3) Silver is in a flexible state because it does not undergo photocuring by actinic rays, and can be smoothed by easily changing the surface roughness. Similarly, the solder resist layer 3 of the bottom 13 of the second opening is also in a flexible state because it does not undergo photocuring by actinic rays, and can be smoothed by easily changing the surface roughness.

예컨대, 평활화 처리로서, 80 ℃ 의 환경에 15 초 노출시킴으로써 제 1 개구부의 바닥부 (12) 와 제 2 개구부의 바닥부 (13) 의 표면 거칠기 Ra 를 0.15 ㎛ 이하로 하는 것이 가능하다. 또, 80 ℃ 의 환경에 30 초 노출시킴으로써 제 1 개구부의 바닥부 (12) 와 제 2 개구부의 바닥부 (13) 의 표면 거칠기 Ra 를 0.10 ㎛ 이하로 하는 것이 가능하다. 솔더 레지스트층 표면 (9) 및 제 1 개구부의 바닥부 (12) 와 제 2 개구부의 바닥부 (13) 의 표면 거칠기 Ra 가 낮을수록, 솔더 레지스트층의 강도가 향상되기 때문에 바람직하다. 평활화 처리의 바람직한 온도는 25 ~ 120 ℃ 이고, 바람직한 시간은 5 ~ 1800 초이다. 평활화 처리 온도가 25 ℃ 보다 낮은 경우에는, 평활화 처리에 요하는 시간이 지나치게 길어져 버리기 때문에, 생산성을 고려하면 25 ℃ 이상인 것이 바람직하다. 또, 평활화 처리 온도가 120 ℃ 보다 높은 경우에는, 솔더 레지스트층의 열경화가 시작되는 경우가 있기 때문에, 120 ℃ 이하에서 평활화 처리를 하는 것이 바람직하다.For example, as a smoothing process, it is possible to make the surface roughness Ra of the bottom part 12 of the 1st opening part and the bottom part 13 of the 2nd opening part 0.15 micrometers or less by exposing to the environment of 80 degreeC for 15 second. Moreover, it is possible to make the surface roughness Ra of the bottom part 12 of a 1st opening part and the bottom part 13 of a 2nd opening part 0.10 micrometer or less by exposing to 80 degreeC environment for 30 second. The lower the surface roughness Ra of the solder resist layer surface 9 and the bottom portion 12 of the first opening and the bottom portion 13 of the second opening, the higher the strength of the solder resist layer, which is preferable. The preferred temperature of the smoothing treatment is 25 to 120 ° C, and the preferred time is 5 to 1800 seconds. When the smoothing treatment temperature is lower than 25 ° C, the time required for the smoothing treatment becomes too long, so it is preferable to consider the productivity to be 25 ° C or higher. In addition, when the temperature of the smoothing treatment is higher than 120 ° C, thermal curing of the solder resist layer may start, so it is preferable to perform the smoothing treatment at 120 ° C or lower.

도 8 을 이용하여 본 고안의 프린트 배선판 3 ~ 배선판 5 의 제작 방법의 다른 일례를 설명한다. 이 방법에서는, 우선 회로 기판의 표면에 형성한 제 1 솔더 레지스트층 (3-1) 중, 접속부 (2) 주위의 제 1 솔더 레지스트층 (3-1) 을 박막화함으로써, 접속부 (2) 를 제 1 솔더 레지스트층 (3-1) 으로부터 부분적으로 노출시킨다. 다음으로, 제 1 솔더 레지스트층 (3-1) 의 표면 상에 제 2 솔더 레지스트층 (3-2) 을 형성하고, 전자 부품 탑재부와 그 주위의 제 2 솔더 레지스트층 (3-2) 을 현상 처리함으로써 제 1 개구부 (11) 를 형성한다.Another example of the manufacturing method of the printed wiring boards 3 to 5 of the present invention will be described with reference to FIG. 8. In this method, among the first solder resist layers 3-1 formed on the surface of the circuit board, the first solder resist layer 3-1 around the connecting portions 2 is thinned to remove the connecting portions 2 first. 1 Partially exposed from the solder resist layer 3-1. Next, a second solder resist layer 3-2 is formed on the surface of the first solder resist layer 3-1, and the electronic component mounting portion and the second solder resist layer 3-2 around it are developed. By processing, the first opening 11 is formed.

우선, 절연 기판 (1) 상에 접속부 (2) 가 형성된 회로 기판을 준비한다 (도 8의 a). 회로 기판에는, 접속부 (2) 이외의 도체 회로 (19) 가 형성되어 있어도 된다. 접속부 (2) 는, 서브트랙티브법, 세미애디티브법, 애디티브법 등을 이용하여 형성할 수 있다. 다음으로, 공정 (A1) 에 있어서, 회로 기판 전체면을 덮도록, 알칼리 현상형의 제 1 솔더 레지스트층 (3-1) 을 형성한다 (도 8의 (A1)). 이어서, 공정 (C1) 에 있어서, 제 1 솔더 레지스트층 (3-1) 중, 접속부 (2) 를 부분적으로 제 1 솔더 레지스트층 (3-1) 으로부터 노출시키기 위한 개구부를 형성하는 영역 이외의 부분을 활성 광선 (7) 에 의해 노광한다 (도 8의 (C1)). 도 8의 (C1) 에서는, 포토마스크 (8) 를 통해 노광하고 있지만, 직접 묘화 방식으로 노광하더라도 상관없다. 이어서, 제 1 솔더 레지스트층 (3-1) 상의 캐리어 필름을 박리한 후, 공정 (B) 에 있어서, 비노광부의 제 1 솔더 레지스트층 (3-1) 을 박막화하여, 접속부 (2) 를 부분적으로 제 1 솔더 레지스트층 (3-1) 으로부터 노출시키기 위한 개구부를 형성한다 (도 8의 (B)). 계속해서, 공정 (C2) 에 있어서, 공정 (B) 에서 박막화된 영역을 활성 광선 (7) 에 의해 노광한다 (도 8의 (C2)). 도 8의 (C2) 에서는, 포토마스크 (8) 를 통해 노광하고 있지만, 직접 묘화 방식으로 노광하더라도 상관없다. 또, 공정 (B) 에서 박막화된 후, 제 1 솔더 레지스트층 (3-1) 상에는 캐리어 필름이 없다. 이 캐리어 필름이 없는 상태로 공정 (C2) 에서 노광되면, 공기중의 산소의 영향에 의해 제 1 솔더 레지스트층 (3-1) 의 표층에서 중합 저해가 발생하는 경우가 있다. 중합 저해가 발생한 부분은 후공정의 공정 (D) 에서 현상되어, 제 1 솔더 레지스트층 (3-1) 의 막감소가 발생한다.First, a circuit board in which the connection portion 2 is formed on the insulating substrate 1 is prepared (a in Fig. 8). Conductive circuits 19 other than the connecting portion 2 may be formed on the circuit board. The connecting portion 2 can be formed using a subtractive method, a semi-additive method, an additive method, or the like. Next, in the step (A1), the alkali developing type first solder resist layer 3-1 is formed so as to cover the entire circuit board (Fig. 8 (A1)). Subsequently, in the step (C1), a portion of the first solder resist layer 3-1 other than the region where the opening portion for partially exposing the connection portion 2 from the first solder resist layer 3-1 is formed. Is exposed with the actinic ray 7 ((C1) in Fig. 8). In (C1) of FIG. 8, exposure is performed through the photomask 8, but exposure may be performed by a direct drawing method. Subsequently, after peeling the carrier film on the first solder resist layer 3-1, in step (B), the first solder resist layer 3-1 of the unexposed portion is thinned, and the connecting portion 2 is partially formed. An opening for exposing from the first solder resist layer 3-1 is formed (Fig. 8 (B)). Subsequently, in the step (C2), the region thinned in the step (B) is exposed with the actinic ray 7 ((C2 in FIG. 8)). In (C2) of FIG. 8, exposure is performed through the photomask 8, but exposure may be performed by a direct drawing method. In addition, after thinning in step (B), there is no carrier film on the first solder resist layer 3-1. When exposed in the step (C2) without the carrier film, polymerization inhibition may occur in the surface layer of the first solder resist layer 3-1 due to the influence of oxygen in the air. The portion where polymerization inhibition has occurred is developed in step (D) of the post-process, resulting in film reduction of the first solder resist layer 3-1.

이어서, 공정 (A2) 에 있어서, 공정 (C2) 까지의 공정이 완료한 제 1 솔더 레지스트층 (3-1) 상의 전체에, 알칼리 현상형의 제 2 솔더 레지스트층 (3-2) 을 형성한다 (도 8의 (A2)). 이어서, 공정 (C3) 에 있어서, 제 2 솔더 레지스트층 (3-2) 중, 제 1 개구부 (11) 의 영역 이외의 부분을 활성 광선 (7) 에 의해 노광한다 (도 8의 (C3)). 도 8의 (C3) 에서는, 포토마스크 (8) 를 통해 노광하고 있지만, 직접 묘화 방식으로 노광하더라도 상관없다. 계속해서, 공정 (D) 에 있어서 미노광부의 제 2 솔더 레지스트층 (3-2) 을 현상 처리에 의해 제거함으로써, 도 8의 (D) 에 나타낸 바와 같이, 회로 기판 표면에 제 1 솔더 레지스트층 (3-1) 과 제 2 솔더 레지스트층 (3-2) 으로 구성되는 솔더 레지스트층 (3) 이 형성되고, 솔더 레지스트층 (3) 에 제 1 개구부 (11) 가 형성되고, 제 1 개구부의 바닥부 (12) 의 솔더 레지스트층 (3) 에 형성된 제 2 개구부 (14) 에 의해, 접속부 (2) 가 솔더 레지스트층 (3) 으로부터 부분적으로 노출된 프린트 배선판을 형성할 수 있다.Subsequently, in the step (A2), the alkali developing type second solder resist layer 3-2 is formed on the entirety of the first solder resist layer 3-1 on which the steps up to the step (C2) have been completed. (Fig. 8 (A2)). Next, in the step (C3), a portion of the second solder resist layer 3-2 other than the region of the first opening 11 is exposed with the actinic ray 7 (Fig. 8 (C3)). . In (C3) of FIG. 8, exposure is performed through the photomask 8, but exposure may be performed by a direct drawing method. Subsequently, in the step (D), the second solder resist layer 3-2 of the unexposed portion is removed by developing treatment, so that the first solder resist layer is formed on the surface of the circuit board as shown in Fig. 8D. A solder resist layer 3 composed of (3-1) and a second solder resist layer 3-2 is formed, a first opening 11 is formed in the solder resist layer 3, and the first opening 11 By the second opening 14 formed in the solder resist layer 3 of the bottom portion 12, a printed wiring board in which the connection portion 2 is partially exposed from the solder resist layer 3 can be formed.

이 방법에 의하면, 가공 조건을 변경함으로써, 제 2 개구부 상부의 개구폭 (17) 과 제 2 개구부 바닥부의 개구폭 (18) 의 관계를 용이하게 제어할 수 있다. 솔더 레지스트에는 필러가 많이 포함되어 있기 때문에, 솔더 레지스트층 (3) 의 절연 기판 (1) 에 가까운 부분일수록, 노광시의 활성 광선이 닿기 어려워 광경화가 약해진다. 이것에 의해, 솔더 레지스트층 (3) 을 박막화하여 제 2 개구부 (14) 를 형성한 경우에는, 제 2 개구부 상부의 개구폭 (17) 이 제 2 개구부 바닥부의 개구폭 (18) 이하가 되기 쉽다. 또, 각종 솔더 레지스트의 추장 노광 조건보다 노광량을 작게 함으로써, 제 2 개구부 상부의 개구폭 (17) 을 제 2 개구부 바닥부의 개구폭 (18) 보다 작게 할 수 있다. 제 2 개구부 상부의 개구폭 (17) 이 제 2 개구부 바닥부의 개구폭 (18) 보다 작은 경우, 제 2 개구부 상부의 개구폭 (17) 과 제 2 개구부 바닥부의 개구폭 (18) 이 같은 경우와 비교하여, 땜납과 접속부 (2) 의 접착 강도가 보다 향상되기 때문에 바람직하다.According to this method, the relationship between the opening width 17 at the top of the second opening and the opening width 18 at the bottom of the second opening can be easily controlled by changing the processing conditions. Since the solder resist contains a large amount of filler, the portion closer to the insulating substrate 1 of the solder resist layer 3 is less likely to reach the active light beam during exposure, resulting in weaker photocuring. Accordingly, when the second opening 14 is formed by thinning the solder resist layer 3, the opening width 17 above the second opening is likely to be less than or equal to the opening width 18 of the bottom of the second opening. . Moreover, by making the exposure amount smaller than the recommended exposure conditions of various solder resists, the opening width 17 above the second opening can be made smaller than the opening width 18 of the bottom of the second opening. When the opening width 17 at the top of the second opening is smaller than the opening width 18 at the bottom of the second opening, the opening width 17 at the top of the second opening and the opening width 18 at the bottom of the second opening are the same. In comparison, it is preferable because the adhesive strength of the solder and the connecting portion 2 is further improved.

또, 도 8 의 순서에 따른 본 고안의 프린트 배선판 3 ~ 배선판 5 의 제작 방법에서는, 공정 (C1) 및 공정 (C3) 의 노광 영역을 임의의 형상으로 변화시키는 것이 가능하고, 노광 영역의 변경에 의해, 예컨대 도 11 에 나타내는 단면 형상의 회로 기판을 제작하는 것이 가능하다. 도 11 의 a 에서는, 접속부 (2) 사이의 솔더 레지스트층 (3) 의 두께가 접속부 (2) 보다 얇게 되어 있다. 도 11 의 b 에서는, 노출된 접속부 (2) 와 솔더 레지스트층 (3) 으로 피복되어 있는 도체 회로 (19) 가 존재하고 있다.Moreover, in the manufacturing method of the printed wiring board 3-wiring board 5 of this invention which followed the procedure of FIG. 8, it is possible to change the exposure area of process (C1) and process (C3) to arbitrary shape, and to change the exposure area. By this, for example, it is possible to produce a circuit board having a cross-sectional shape shown in FIG. 11. In FIG. 11A, the thickness of the solder resist layer 3 between the connecting portions 2 is thinner than that of the connecting portions 2. In FIG. 11B, a conductor circuit 19 covered with the exposed connection portion 2 and the solder resist layer 3 is present.

이 방법에 의해 제조된 프린트 배선판에서는, 솔더 레지스트층 표면 (9) 과 제 1 개구부의 바닥부 (12) 와 제 2 개구부의 바닥부 (13) 의 표면 거칠기 Ra 가 0.50 ㎛ 이하가 되기 쉽다. 또, 본 고안에서는, 솔더 레지스트층 표면 (9) 과 제 1 개구부의 바닥부 (12) 의 표면 거칠기 Ra 가 0.10 ㎛ 이하인 것이 바람직하고, 제 2 개구부의 바닥부 (13) 의 표면 거칠기 Ra 가 0.50 ㎛ 이하인 것이 바람직하다. 표면 거칠기 Ra 는 산술 평균 표면 거칠기이다.In the printed wiring board manufactured by this method, the surface roughness Ra of the solder resist layer surface 9, the bottom 12 of the first opening, and the bottom 13 of the second opening is likely to be 0.50 µm or less. Further, in the present invention, the surface roughness Ra of the solder resist layer surface 9 and the bottom 12 of the first opening is preferably 0.10 µm or less, and the surface roughness Ra of the bottom 13 of the second opening is 0.50. It is preferably less than or equal to μm. Surface roughness Ra is the arithmetic mean surface roughness.

또, 공정 (B) 후이며, 공정 (C2) 이전의 상태의 제 2 개구부의 바닥부 (13) 의 제 1 솔더 레지스트층 (3-1) 은, 활성 광선에 의한 광경화를 받지 않기 때문에 유연한 상태이며, 용이하게 표면 거칠기를 변화시켜 평활화하는 것이 가능하다.Moreover, since the 1st soldering resist layer 3-1 of the bottom part 13 of the 2nd opening part after the process (B) and before the process (C2) does not receive photocuring by actinic light, it is flexible. It is a state, and it is possible to easily change and smooth the surface roughness.

도 9 를 이용하여 본 고안의 프린트 배선판 3 ~ 배선판 5 의 제작 방법의 다른 일례를 설명한다. 이 방법에서는, 우선 회로 기판의 표면에 형성한 제 1 솔더 레지스트층 (3-1) 의 전체면을 박막화함으로써, 접속부 (2) 를 제 1 솔더 레지스트층 (3-1) 으로부터 부분적으로 노출시킨다. 다음으로, 제 1 솔더 레지스트층 (3-1) 의 표면 상에 제 2 솔더 레지스트층 (3-2) 을 형성하고, 전자 부품 탑재부와 그 주위의 제 2 솔더 레지스트층 (3-2) 을 접속부 (2) 가 노출되지 않는 범위에서 박막화함으로써 제 1 개구부를 형성한다. 다음으로, 제 1 개구부의 바닥부의 제 2 솔더 레지스트층 (3-2) 의 일부를 현상 처리함으로써, 접속부 (2) 를 솔더 레지스트층 (3) 으로부터 부분적으로 노출시킨다.Another example of the manufacturing method of the printed wiring boards 3 to 5 of the present invention will be described with reference to FIG. 9. In this method, first, the entire surface of the first solder resist layer 3-1 formed on the surface of the circuit board is thinned to expose the connecting portion 2 partially from the first solder resist layer 3-1. Next, a second solder resist layer 3-2 is formed on the surface of the first solder resist layer 3-1, and the electronic component mounting portion and the second solder resist layer 3-2 around it are connected. (2) The first opening is formed by thinning in a range not exposed. Next, a part of the second solder resist layer 3-2 at the bottom of the first opening is developed to expose the connecting portion 2 partially from the solder resist layer 3.

우선, 절연 기판 (1) 상에 접속부 (2) 가 형성된 회로 기판을 준비한다 (도 9의 a). 회로 기판에는, 접속부 (2) 이외의 도체 회로 (19) 가 형성되어 있어도 된다. 접속부 (2) 는, 서브트랙티브법, 세미애디티브법, 애디티브법 등을 이용하여 형성할 수 있다. 다음으로, 공정 (A1) 에 있어서, 회로 기판 전체면을 덮도록, 알칼리 현상형의 제 1 솔더 레지스트층 (3-1) 을 형성한다 (도 9의 (A1)). 이어서, 제 1 솔더 레지스트층 (3-1) 상의 캐리어 필름을 박리한 후, 공정 (B1) 에 있어서 제 1 솔더 레지스트층 (3-1) 의 전체면을 박막화함으로써, 제 1 솔더 레지스트층 (3-1) 으로부터 접속부 (2) 를 부분적으로 노출시킨다 (도 9의 (B1)). 이어서, 공정 (C1) 에 있어서 제 1 솔더 레지스트층 (3-1) 의 전체면을 노광한다 (도 9의 (C1)). 또, 공정 (B1) 에서 박막화된 후, 제 1 솔더 레지스트층 (3-1) 상에는 캐리어 필름이 없다. 이 캐리어 필름이 없는 상태로 공정 (C1) 에서 노광되면, 공기 중의 산소의 영향에 의해 제 1 솔더 레지스트층 (3-1) 의 표층에서 중합 저해가 발생하는 경우가 있다. 중합 저해가 발생한 부분은 후공정의 공정 (D) 에서 현상되어, 제 1 솔더 레지스트층 (3-1) 의 막감소가 발생한다.First, a circuit board on which the connection portion 2 is formed on the insulating substrate 1 is prepared (a in Fig. 9). Conductive circuits 19 other than the connecting portion 2 may be formed on the circuit board. The connecting portion 2 can be formed using a subtractive method, a semi-additive method, an additive method, or the like. Next, in the step (A1), the alkali developing type first solder resist layer 3-1 is formed so as to cover the entire circuit board (Fig. 9 (A1)). Next, after peeling the carrier film on the 1st soldering resist layer 3-1, in the process (B1), the whole surface of the 1st soldering resist layer 3-1 is thinned, and the 1st soldering resist layer 3 The connection portion 2 is partially exposed from -1) (Fig. 9 (B1)). Next, in the step (C1), the entire surface of the first solder resist layer 3-1 is exposed (Fig. 9 (C1)). In addition, after thinning in step (B1), there is no carrier film on the first solder resist layer 3-1. When exposed in the step (C1) without the carrier film, polymerization inhibition may occur in the surface layer of the first solder resist layer 3-1 due to the influence of oxygen in the air. The portion where polymerization inhibition has occurred is developed in step (D) of the post-process, resulting in film reduction of the first solder resist layer 3-1.

이어서, 공정 (A2) 에 있어서, 공정 (C1) 까지의 공정이 완료한 제 1 솔더 레지스트층 (3-1) 상의 전체에, 알칼리 현상형의 제 2 솔더 레지스트층 (3-2) 을 형성한다 (도 9의 (A2)). 이어서, 공정 (C2) 에 있어서, 제 2 솔더 레지스트층 (3-2) 중, 제 1 개구부 (11) 의 영역 이외의 부분을 활성 광선 (7) 에 의해 노광한다 (도 9의 (C2)). 도 9의 (C2) 에서는, 포토마스크 (8) 를 통해 노광하고 있지만, 직접 묘화 방식으로 노광하더라도 상관없다. 이어서, 제 2 솔더 레지스트층 (3-2) 상의 캐리어 필름을 박리한 후, 공정 (B2) 에 있어서 미노광부의 제 2 솔더 레지스트층 (3-2) 을 박막화함으로써 제 1 개구부 (11) 를 형성한다 (도 9의 (B2)).Subsequently, in the step (A2), the alkali developing type second solder resist layer 3-2 is formed on the entirety of the first solder resist layer 3-1 on which the steps up to the step (C1) have been completed. (Fig. 9 (A2)). Subsequently, in the step (C2), a portion of the second solder resist layer 3-2 other than the region of the first opening 11 is exposed with the actinic ray 7 (Fig. 9 (C2)). . In (C2) of FIG. 9, exposure is performed through the photomask 8, but exposure may be performed by a direct drawing method. Next, after peeling the carrier film on the second solder resist layer 3-2, the first opening 11 is formed by thinning the second solder resist layer 3-2 of the unexposed portion in step (B2). (Fig. 9 (B2)).

이어서, 공정 (C3) 에 있어서, 제 1 개구부의 바닥부 (12) 의 제 2 솔더 레지스트층 (3-2) 중, 접속부 (2) 를 부분적으로 솔더 레지스트층 (3) 으로부터 노출시키기 위한 개구부를 형성하는 영역 이외의 부분을 활성 광선 (7) 에 의해 노광한다 (도 9의 (C3)). 도 9의 (C3) 에서는, 포토마스크 (8) 를 통해 노광하고 있지만, 직접 묘화 방식으로 노광하더라도 상관없다. 또, 공정 (B2) 에서 박막화된 후, 제 2 솔더 레지스트층 (3-2) 상에는 캐리어 필름이 없다. 이 캐리어 필름이 없는 상태로 공정 (C3) 에서 노광되면, 공기 중의 산소의 영향에 의해 제 2 솔더 레지스트층 (3-2) 의 표층에서 중합 저해가 발생하는 경우가 있다. 중합 저해가 발생한 부분은 후공정의 공정 (D) 에서 현상되어, 제 2 솔더 레지스트층 (3-2) 의 막감소가 발생한다. 계속해서, 공정 (D) 에 있어서 미노광부의 제 2 솔더 레지스트층 (3-2) 을 현상 처리에 의해 제거함으로써, 도 9의 (D) 에 나타낸 바와 같이, 회로 기판 표면에 제 1 솔더 레지스트층 (3-1) 과 제 2 솔더 레지스트층 (3-2) 으로 구성되는 솔더 레지스트층 (3) 이 형성되고, 솔더 레지스트층 (3) 에 제 1 개구부 (11) 가 형성되고, 제 1 개구부의 바닥부 (12) 의 솔더 레지스트층 (3) 에 형성된 제 2 개구부 (14) 에 의해, 접속부 (2) 가 솔더 레지스트층 (3) 으로부터 부분적으로 노출된 프린트 배선판을 형성할 수 있다.Next, in the step (C3), in the second solder resist layer 3-2 of the bottom portion 12 of the first opening, an opening for partially exposing the connection portion 2 from the solder resist layer 3 is provided. The portion other than the region to be formed is exposed with the actinic ray 7 (Fig. 9 (C3)). In (C3) of FIG. 9, exposure is performed through the photomask 8, but exposure may be performed by a direct drawing method. Moreover, after thinning in step (B2), there is no carrier film on the second solder resist layer 3-2. When exposed in step (C3) without the carrier film, polymerization inhibition may occur in the surface layer of the second solder resist layer 3-2 due to the influence of oxygen in the air. The portion where polymerization inhibition has occurred is developed in the step (D) of the subsequent step, resulting in a film reduction of the second solder resist layer 3-2. Subsequently, in the step (D), by removing the second solder resist layer 3-2 of the unexposed portion by developing, the first solder resist layer on the circuit board surface as shown in Fig. 9D. A solder resist layer 3 composed of (3-1) and a second solder resist layer 3-2 is formed, a first opening 11 is formed in the solder resist layer 3, and the first opening 11 By the second opening 14 formed in the solder resist layer 3 of the bottom portion 12, a printed wiring board in which the connection portion 2 is partially exposed from the solder resist layer 3 can be formed.

이 방법에 의하면, 가공 조건을 변경함으로써, 제 1 개구부 상부의 개구폭 (15) 과 제 1 개구부 바닥부의 개구폭 (16) 의 관계를 용이하게 제어할 수 있다. 솔더 레지스트에는 필러가 많이 포함되어 있기 때문에, 솔더 레지스트층 (3) 의 절연 기판 (1) 에 가까운 부분일수록, 노광시의 활성 광선이 닿기 어려워 광경화가 약해진다. 이것에 의해, 솔더 레지스트층 (3) 을 박막화하여 제 1 개구부 (11) 를 형성한 경우에는, 제 1 개구부 상부의 개구폭 (15) 이 제 1 개구부 바닥부의 개구폭 (16) 이하가 되기 쉽다. 또, 각종 솔더 레지스트의 추장 노광 조건보다 노광량을 작게 함으로써, 제 1 개구부 상부의 개구폭 (15) 을 제 1 개구부 바닥부의 개구폭 (16) 보다 작게 할 수 있다. 제 1 개구부 상부의 개구폭 (15) 이 제 1 개구부 바닥부의 개구폭 (16) 보다 작은 경우, 제 1 개구부 상부의 개구폭 (15) 과 제 1 개구부 바닥부의 개구폭 (16) 이 같은 경우와 비교하여, 솔더 레지스트층 (3) 과 언더필의 접착 강도가 향상되기 때문에 바람직하다.According to this method, the relationship between the opening width 15 at the top of the first opening and the opening width 16 at the bottom of the first opening can be easily controlled by changing the processing conditions. Since the solder resist contains a large amount of filler, the portion closer to the insulating substrate 1 of the solder resist layer 3 is less likely to reach the active light beam during exposure, resulting in weaker photocuring. Accordingly, when the first opening 11 is formed by thinning the solder resist layer 3, the opening width 15 above the first opening is likely to be less than or equal to the opening width 16 of the bottom of the first opening. . In addition, by making the exposure amount smaller than the recommended exposure conditions of various solder resists, the opening width 15 at the top of the first opening can be made smaller than the opening width 16 at the bottom of the first opening. When the opening width 15 at the top of the first opening is smaller than the opening width 16 at the bottom of the first opening, the opening width 15 at the top of the first opening and the opening width 16 at the bottom of the first opening are the same. In comparison, it is preferable because the adhesive strength between the solder resist layer 3 and the underfill is improved.

또, 도 9 의 순서에 따른 본 고안의 프린트 배선판 3 ~ 배선판 5 의 제작 방법에서는, 공정 (C2) 및 공정 (C3) 의 노광 영역을 임의의 형상으로 변화시키는 것이 가능하고, 노광 영역의 변경에 의해, 예컨대 도 11 에 나타내는 단면 형상의 회로 기판을 제조하는 것이 가능하다. 도 11 의 a 에서는, 접속부 (2) 사이의 솔더 레지스트층 (3) 의 두께가 접속부 (2) 보다 얇게 되어 있다. 도 11 의 b 에서는, 노출된 접속부 (2) 와 솔더 레지스트층 (3) 으로 피복되어 있는 도체 회로 (19) 가 존재하고 있다.In addition, in the manufacturing method of the printed wiring boards 3 to 5 of the present invention according to the procedure of Fig. 9, it is possible to change the exposure areas of the steps (C2) and (C3) to any shape, and to change the exposure areas. By this, for example, it is possible to manufacture a circuit board having a cross-sectional shape shown in FIG. 11. In FIG. 11A, the thickness of the solder resist layer 3 between the connecting portions 2 is thinner than that of the connecting portions 2. In FIG. 11B, a conductor circuit 19 covered with the exposed connection portion 2 and the solder resist layer 3 is present.

이 방법에 의해 제조된 프린트 배선판에서는, 솔더 레지스트층 표면 (9) 과 제 1 개구부의 바닥부 (12) 와 제 2 개구부의 바닥부 (13) 의 표면 거칠기 Ra 가 0.50 ㎛ 이하가 되기 쉽다. 또, 본 고안에서는, 솔더 레지스트층 표면 (9) 의 표면 거칠기 Ra 가 0.10 ㎛ 이하인 것이 바람직하고, 제 2 개구부의 바닥부 (13) 와 제 1 개구부의 바닥부 (12) 의 표면 거칠기 Ra 가 0.50 ㎛ 이하인 것이 바람직하다. 표면 거칠기 Ra 는 산술 평균 표면 거칠기이다.In the printed wiring board manufactured by this method, the surface roughness Ra of the solder resist layer surface 9, the bottom 12 of the first opening, and the bottom 13 of the second opening is likely to be 0.50 µm or less. Moreover, in this invention, it is preferable that the surface roughness Ra of the solder resist layer surface 9 is 0.10 micrometers or less, and the surface roughness Ra of the bottom part 13 of a 2nd opening part and the bottom part 12 of a 1st opening part is 0.50. It is preferably less than or equal to μm. Surface roughness Ra is the arithmetic mean surface roughness.

또, 공정 (B1) 후이며, 공정 (C1) 이전의 상태에 있어서의 제 2 개구부의 바닥부 (13) 의 제 1 솔더 레지스트층 (3-1) 과, 공정 (B2) 후이며, 공정 (C3) 이전의 상태의 제 1 개구부의 바닥부 (12) 의 제 2 솔더 레지스트층 (3-2) 은, 활성 광선에 의한 광경화를 받지 않기 때문에 유연한 상태이며, 용이하게 표면 거칠기를 변화시켜 평활화하는 것이 가능하다.Moreover, it is after process (B1), it is after 1st soldering resist layer 3-1 of the bottom part 13 of the 2nd opening part in the state before process (C1), and after process (B2), and it is a process ( C3) The second solder resist layer 3-2 of the bottom 12 of the first opening in the previous state is in a flexible state because it does not undergo photocuring by actinic rays, and is easily smoothed by changing the surface roughness It is possible to do.

도 10 을 이용하여 본 고안의 프린트 배선판 3 ~ 배선판 5 의 제작 방법의 다른 일례를 설명한다. 이 방법에서는, 우선 회로 기판의 표면에 형성한 제 1 솔더 레지스트층 (3-1) 의 전체면을 박막화함으로써, 접속부 (2) 를 제 1 솔더 레지스트층 (3-1) 으로부터 부분적으로 노출시킨다. 다음으로, 제 1 솔더 레지스트층 (3-1) 의 표면 상에 제 2 솔더 레지스트층 (3-2) 을 형성하고, 접속부 (2) 주위의 제 2 솔더 레지스트층 (3-2) 을 현상에 의해 제거하여, 솔더 레지스트층 (3) 으로부터 다시 접속부 (2) 를 노출시킨다. 다음으로 제 2 솔더 레지스트층 (3-2) 표면 상에 제 3 솔더 레지스트층 (3-3) 을 형성하고, 반도체 등의 부품 탑재부와 그 주위의 제 3 솔더 레지스트층 (3-3) 을 현상에 의해 제거함으로써, 제 1 개구부 (11) 를 형성함과 함께, 다시 접속부 (2) 를 솔더 레지스트층 (3) 으로부터 노출시킨다.Another example of the manufacturing method of the printed wiring boards 3 to 5 of the present invention will be described with reference to FIG. 10. In this method, first, the entire surface of the first solder resist layer 3-1 formed on the surface of the circuit board is thinned to expose the connecting portion 2 partially from the first solder resist layer 3-1. Next, a second solder resist layer 3-2 is formed on the surface of the first solder resist layer 3-1, and the second solder resist layer 3-2 around the connection portion 2 is developed. By removing, the connection part 2 is exposed again from the solder resist layer 3. Next, a third solder resist layer 3-3 is formed on the surface of the second solder resist layer 3-2, and a component mounting portion such as a semiconductor and a third solder resist layer 3-3 around it are developed. By removing by, the 1st opening part 11 is formed, and the connection part 2 is exposed again from the solder resist layer 3 again.

우선, 절연 기판 (1) 상에 접속부 (2) 가 형성된 회로 기판을 준비한다 (도 10의 a). 회로 기판에는, 접속부 (2) 이외의 도체 회로 (19) 가 형성되어 있어도 된다. 접속부 (2) 는, 서브트랙티브법, 세미애디티브법, 애디티브법 등을 이용하여 형성할 수 있다. 다음으로, 공정 (A1) 에 있어서, 회로 기판 전체면을 덮도록, 알칼리 현상형의 제 1 솔더 레지스트층 (3-1) 을 형성한다 (도 10의 (A1)). 이어서, 제 1 솔더 레지스트층 (3-1) 상의 캐리어 필름을 박리한 후, 공정 (B1) 에 있어서 제 1 솔더 레지스트층 (3-1) 의 전체면을 박막화함으로써, 제 1 솔더 레지스트층 (3-1) 으로부터 접속부 (2) 를 부분적으로 노출시킨다 (도 10의 (B1)). 이어서, 공정 (C1) 에 있어서 제 1 솔더 레지스트층 (3-1) 의 전체면을 노광한다 (도 10의 (C1)). 또, 공정 (B1) 에서 박막화된 후, 제 1 솔더 레지스트층 (3-1) 상에는 캐리어 필름이 없다. 이 캐리어 필름이 없는 상태로 공정 (C1) 에서 노광되면, 공기 중의 산소의 영향에 의해 제 1 솔더 레지스트층 (3-1) 의 표층에서 중합 저해가 발생하는 경우가 있다. 중합 저해가 발생한 부분은 후공정의 공정 (D1) 에서 현상되어, 제 1 솔더 레지스트층 (3-1) 의 막감소가 발생한다.First, a circuit board in which the connection portion 2 is formed on the insulating substrate 1 is prepared (a in Fig. 10). Conductive circuits 19 other than the connecting portion 2 may be formed on the circuit board. The connecting portion 2 can be formed using a subtractive method, a semi-additive method, an additive method, or the like. Next, in the step (A1), the alkali-developing first solder resist layer 3-1 is formed so as to cover the entire circuit board (Fig. 10 (A1)). Next, after peeling the carrier film on the 1st soldering resist layer 3-1, in the process (B1), the whole surface of the 1st soldering resist layer 3-1 is thinned, and the 1st soldering resist layer 3 The part 2 is partially exposed from -1) (Fig. 10 (B1)). Next, in the step (C1), the entire surface of the first solder resist layer 3-1 is exposed (Fig. 10 (C1)). In addition, after thinning in step (B1), there is no carrier film on the first solder resist layer 3-1. When exposed in the step (C1) without the carrier film, polymerization inhibition may occur in the surface layer of the first solder resist layer 3-1 due to the influence of oxygen in the air. The portion where polymerization inhibition has occurred is developed in the step (D1) of the subsequent step, resulting in film reduction of the first solder resist layer 3-1.

이어서, 공정 (A2) 에 있어서, 공정 (C1) 까지의 공정이 완료한 제 1 솔더 레지스트층 (3-1) 상의 전체에, 알칼리 현상형의 제 2 솔더 레지스트층 (3-2) 을 형성한다 (도 10의 (A2)). 이어서, 공정 (C2) 에 있어서, 제 2 솔더 레지스트층 (3-2) 중, 접속부 (2) 를 부분적으로 솔더 레지스트층 (3) 으로부터 노출시키기 위한 개구부를 형성하는 영역 이외의 부분을 활성 광선 (7) 에 의해 노광한다 (도 10의 (C2)). 도 10의 (C2) 에서는, 포토마스크 (8) 를 통해 노광하고 있지만, 직접 묘화 방식으로 노광하더라도 상관없다. 이어서, 공정 (D1) 에 있어서 미노광부의 제 2 솔더 레지스트층 (3-2) 을 현상 처리함으로써, 제 1 솔더 레지스트층 (3-1) 으로부터 접속부 (2) 를 부분적으로 노출시킨다 (도 10의 (D1)).Subsequently, in the step (A2), the alkali developing type second solder resist layer 3-2 is formed on the entirety of the first solder resist layer 3-1 on which the steps up to the step (C1) have been completed. (Fig. 10 (A2)). Subsequently, in the step (C2), in the second solder resist layer 3-2, portions other than the region forming an opening for exposing the connection portion 2 partially from the solder resist layer 3 to activating light ( 7) to expose (Fig. 10 (C2)). In (C2) of FIG. 10, exposure is performed through the photomask 8, but exposure may be performed by a direct drawing method. Subsequently, in the process (D1), the second solder resist layer 3-2 of the unexposed portion is developed to expose the connecting portion 2 partially from the first solder resist layer 3-1 (FIG. 10). (D1)).

이어서, 공정 (A3) 에 있어서, 공정 (D1) 까지의 공정이 완료한 제 1 솔더 레지스트층 (3-1) 및 제 2 솔더 레지스트층 (3-2) 상의 전체에, 알칼리 현상형의 제 3 솔더 레지스트층 (3-3) 을 형성한다 (도 10의 (A3)). 이어서, 공정 (C3) 에 있어서, 제 3 솔더 레지스트층 (3-3) 중, 제 1 개구부를 형성하는 영역 이외의 부분을 활성 광선 (7) 에 의해 노광한다 (도 10의 (C3)). 도 10의 (C3) 에서는, 포토마스크 (8) 를 통해 노광하고 있지만, 직접 묘화 방식으로 노광하더라도 상관없다. 계속해서, 공정 (D2) 에 있어서, 미노광부의 제 3 솔더 레지스트층 (3-3) 을 현상 처리에 의해 제거함으로써, 도 10의 (D2) 에 나타낸 바와 같이, 회로 기판 표면에 제 1 솔더 레지스트층 (3-1) 과 제 2 솔더 레지스트층 (3-2) 과 제 3 솔더 레지스트층 (3-3) 으로 구성되는 솔더 레지스트층 (3) 이 형성되고, 솔더 레지스트층 (3) 에 제 1 개구부 (11) 가 형성되고, 제 1 개구부의 바닥부 (12) 의 솔더 레지스트층 (3) 에 형성된 제 2 개구부 (14) 에 의해, 접속부 (2) 가 솔더 레지스트층 (3) 으로부터 부분적으로 노출된 프린트 배선판을 형성할 수 있다.Subsequently, in the step (A3), the entirety on the first solder resist layer (3-1) and the second solder resist layer (3-2) where the steps up to the step (D1) have been completed are alkali-developed third. A solder resist layer 3-3 is formed (Fig. 10 (A3)). Subsequently, in the step (C3), a portion of the third solder resist layer 3-3 other than the region forming the first opening is exposed with the actinic ray 7 (Fig. 10 (C3)). In (C3) of FIG. 10, exposure is performed through the photomask 8, but exposure may be performed by direct drawing. Subsequently, in the step (D2), by removing the third solder resist layer 3-3 of the unexposed portion by developing processing, as shown in FIG. 10 (D2), the first solder resist is applied to the circuit board surface. A solder resist layer 3 composed of a layer 3-1, a second solder resist layer 3-2 and a third solder resist layer 3-3 is formed, and the solder resist layer 3 has a first An opening 11 is formed, and the connection portion 2 is partially exposed from the solder resist layer 3 by the second opening 14 formed in the solder resist layer 3 of the bottom portion 12 of the first opening. Can form a printed wiring board.

또, 도 10 의 순서에 따른 본 고안에 의한 프린트 배선판의 제조 방법에서는, 공정 (C2) 및 공정 (C3) 의 노광 영역을 임의의 형상으로 변화시키는 것이 가능하고, 노광 영역의 변경에 의해, 예컨대 도 11 에 나타내는 단면 형상의 회로 기판을 제조하는 것이 가능하다. 도 11 의 a 에서는, 접속부 (2) 사이의 솔더 레지스트층 (3) 의 두께가 접속부 (2) 보다 얇게 되어 있다. 도 11 의 b 에서는, 노출된 접속부 (2) 와 솔더 레지스트층 (3) 으로 피복되어 있는 도체 회로 (19) 가 존재하고 있다.Moreover, in the manufacturing method of the printed wiring board by this invention which followed the procedure of FIG. 10, it is possible to change the exposure area of process (C2) and process (C3) to arbitrary shape, and by changing the exposure area, for example, It is possible to manufacture a circuit board having a cross-sectional shape shown in FIG. 11. In FIG. 11A, the thickness of the solder resist layer 3 between the connecting portions 2 is thinner than that of the connecting portions 2. In FIG. 11B, a conductor circuit 19 covered with the exposed connection portion 2 and the solder resist layer 3 is present.

이 방법에 의해 제조된 프린트 배선판에서는, 솔더 레지스트층 표면 (9) 과 제 1 개구부의 바닥부 (12) 와 제 2 개구부의 바닥부 (13) 의 표면 거칠기 Ra 가 0.50 ㎛ 이하가 되기 쉽다. 또, 본 고안에서는, 솔더 레지스트층 표면 (9) 과 제 1 개구부의 바닥부 (12) 의 표면 거칠기 Ra 가 0.10 ㎛ 이하인 것이 바람직하고, 제 2 개구부의 바닥부 (13) 의 표면 거칠기 Ra 가 0.50 ㎛ 이하인 것이 바람직하다. 표면 거칠기 Ra 는 산술 평균 표면 거칠기이다.In the printed wiring board manufactured by this method, the surface roughness Ra of the solder resist layer surface 9, the bottom 12 of the first opening, and the bottom 13 of the second opening is likely to be 0.50 µm or less. Further, in the present invention, it is preferable that the surface roughness Ra of the solder resist layer surface 9 and the bottom 12 of the first opening is 0.10 µm or less, and the surface roughness Ra of the bottom 13 of the second opening is 0.50. It is preferably less than or equal to μm. Surface roughness Ra is the arithmetic mean surface roughness.

또, 공정 (B1) 후이며, 공정 (C1) 이전의 상태에 있어서의 제 2 개구부의 바닥부 (13) 의 제 1 솔더 레지스트층 (3-1) 은, 활성 광선에 의한 광경화를 받지 않기 때문에 유연한 상태이며, 용이하게 표면 거칠기를 변화시켜 평활화하는 것이 가능하다.Moreover, the 1st soldering resist layer 3-1 of the bottom part 13 of the 2nd opening part in the state before process (C1) after process (B1) does not receive photocuring by actinic light. Therefore, it is in a flexible state, and it is possible to easily change the surface roughness and smooth it.

도 12 를 이용하여 본 고안의 프린트 배선판 3 ~ 배선판 5 를 제조하는 방법의 다른 일례를 설명한다. 이 방법에서는, 전자 부품 탑재부와 그 주위의 솔더 레지스트층 (3) 을 박막화함으로써 제 1 개구부 (11) 를 형성하고, 다음으로 제 1 개구부의 바닥부 (12) 의 솔더 레지스트층 (3) 의 일부를 현상함으로써, 접속부 (2) 를 솔더 레지스트층 (3) 으로부터 노출시킨다.Another example of the method for manufacturing the printed wiring boards 3 to 5 of the present invention will be described with reference to FIG. 12. In this method, the first opening 11 is formed by thinning the electronic component mounting portion and the solder resist layer 3 around it, and then a part of the solder resist layer 3 of the bottom portion 12 of the first opening By developing, the connecting portion 2 is exposed from the solder resist layer 3.

우선, 절연 기판 (1) 상에 접속부 (2) 가 형성된 회로 기판을 준비한다 (도 12의 a). 회로 기판에는, 접속부 (2) 이외의 도체 회로 (19) 가 형성되어 있어도 된다. 접속부 (2) 는, 서브트랙티브법, 세미애디티브법, 애디티브법 등을 이용하여 형성할 수 있다. 다음으로, 회로 기판 전체면을 덮도록, 알칼리 현상형의 솔더 레지스트층 (3) 을 형성한다 (도 12의 (A)). 이어서, 솔더 레지스트층 (3) 중, 제 1 개구부 (11) 를 형성하는 영역 이외의 부분을 활성 광선 (7) 에 의해 노광한다 (도 12의 (C1)). 도 12의 (C1) 에서는, 포토마스크 (8) 를 통해 노광하고 있지만, 직접 묘화 방식으로 노광하더라도 상관없다. 계속해서, 솔더 레지스트층 (3) 상의 캐리어 필름을 박리한 후, 비노광부의 솔더 레지스트층 (3) 을 박막화하여 제 1 개구부 (11) 를 형성한다 (도 12의 (B)).First, a circuit board on which the connecting portion 2 is formed on the insulating substrate 1 is prepared (a in Fig. 12). Conductive circuits 19 other than the connecting portion 2 may be formed on the circuit board. The connecting portion 2 can be formed using a subtractive method, a semi-additive method, an additive method, or the like. Next, an alkali-developing solder resist layer 3 is formed so as to cover the entire surface of the circuit board (Fig. 12 (A)). Subsequently, a portion of the solder resist layer 3 other than the region where the first opening 11 is formed is exposed with the actinic ray 7 ((C1 in FIG. 12)). In (C1) of FIG. 12, exposure is performed through the photomask 8, but exposure may be performed by direct drawing. Subsequently, after the carrier film on the solder resist layer 3 is peeled off, the solder resist layer 3 of the non-exposed portion is thinned to form the first opening 11 (Fig. 12 (B)).

이어서, 제 1 개구부의 바닥부 (12) 의 솔더 레지스트층 (3) 중, 접속부 (2) 를 부분적으로 솔더 레지스트층 (3) 으로부터 노출시키기 위한 개구부를 형성하는 영역 이외의 부분을 활성 광선 (7) 에 의해 노광한다 (도 12의 (C2)). 도 12의 (C2) 에서는, 포토마스크 (8) 를 통해 노광하고 있지만, 직접 묘화 방식으로 노광하더라도 상관없다. 또, 공정 (B) 에서 박막화된 후, 솔더 레지스트층 (3) 상에는 캐리어 필름이 없다. 이 캐리어 필름이 없는 상태로 공정 (C2) 에서 노광되면, 공기 중의 산소의 영향에 의해 솔더 레지스트층 (3) 의 표층에서 중합 저해가 발생하는 경우가 있다. 중합 저해가 발생한 부분은 후공정의 공정 (D) 에서 현상되어, 솔더 레지스트층 (3) 의 막감소가 발생한다. 계속해서, 비노광부의 솔더 레지스트층 (3) 을 현상 처리에 의해 제거하여, 제 1 개구부의 바닥부 (12) 의 솔더 레지스트층 (3) 에, 접속부 (2) 를 솔더 레지스트층 (3) 으로부터 노출시키기 위한 개구부를 형성함으로써, 도 12의 (D) 에 나타낸 바와 같이, 회로 기판 표면의 솔더 레지스트층 (3) 에 제 1 개구부 (11) 가 형성되고, 제 1 개구부의 바닥부 (12) 의 솔더 레지스트층 (3) 을 개구함으로써 제 2 개구부 (14) 가 형성되어, 접속부 (2) 가 솔더 레지스트층 (3) 으로부터 노출된 프린트 배선판을 형성할 수 있다.Subsequently, of the solder resist layer 3 of the bottom 12 of the first opening, portions other than the region forming an opening for exposing the connection portion 2 from the solder resist layer 3 partially are activated rays 7 ) (Fig. 12 (C2)). In (C2) of FIG. 12, exposure is performed through the photomask 8, but exposure may be performed by a direct drawing method. In addition, after thinning in step (B), there is no carrier film on the solder resist layer 3. When exposed in the step (C2) without the carrier film, polymerization inhibition may occur in the surface layer of the solder resist layer 3 due to the influence of oxygen in the air. The portion where polymerization inhibition has occurred is developed in the step (D) of the post process, resulting in a film reduction of the solder resist layer 3. Subsequently, the solder resist layer 3 of the non-exposed portion is removed by developing treatment, and the connection portion 2 is connected to the solder resist layer 3 of the bottom portion 12 of the first opening portion from the solder resist layer 3. By forming an opening for exposing, the first opening 11 is formed in the solder resist layer 3 on the circuit board surface, as shown in Fig. 12D, and the bottom 12 of the first opening is formed. The second opening 14 is formed by opening the solder resist layer 3, so that the connecting portion 2 can form a printed wiring board exposed from the solder resist layer 3.

이 방법에 의하면, 가공 조건을 변경함으로써, 제 1 개구부 상부의 개구폭 (15) 과 제 1 개구부 바닥부의 개구폭 (16) 의 관계를 용이하게 제어할 수 있다. 솔더 레지스트에는 필러가 많이 포함되어 있기 때문에, 솔더 레지스트층 (3) 의 절연 기판 (1) 에 가까운 부분일수록, 노광시의 활성 광선이 닿기 어려워 광경화가 약해진다. 이것에 의해, 솔더 레지스트층 (3) 을 박막화하여 제 1 개구부 (11) 를 형성한 경우에는, 제 1 개구부 상부의 개구폭 (15) 이 제 1 개구부 바닥부의 개구폭 (16) 이하가 되기 쉽다. 또, 각종 솔더 레지스트의 추장 노광 조건보다 노광량을 작게 함으로써, 제 1 개구부 상부의 개구폭 (15) 을 제 1 개구부 바닥부의 개구폭 (16) 보다 작게 할 수 있다. 제 1 개구부 상부의 개구폭 (15) 이 제 1 개구부 바닥부의 개구폭 (16) 보다 작은 경우, 제 1 개구부 상부의 개구폭 (15) 과 제 1 개구부 바닥부의 개구폭 (16) 이 같은 경우와 비교하여, 솔더 레지스트층 (3) 과 언더필의 접착 강도가 향상되기 때문에 바람직하다.According to this method, the relationship between the opening width 15 at the top of the first opening and the opening width 16 at the bottom of the first opening can be easily controlled by changing the processing conditions. Since the solder resist contains a large amount of filler, the portion closer to the insulating substrate 1 of the solder resist layer 3 is less likely to reach the active light beam during exposure, resulting in weaker photocuring. Accordingly, when the first opening 11 is formed by thinning the solder resist layer 3, the opening width 15 above the first opening is likely to be less than or equal to the opening width 16 of the bottom of the first opening. . In addition, by making the exposure amount smaller than the recommended exposure conditions of various solder resists, the opening width 15 at the top of the first opening can be made smaller than the opening width 16 at the bottom of the first opening. When the opening width 15 at the top of the first opening is smaller than the opening width 16 at the bottom of the first opening, the opening width 15 at the top of the first opening and the opening width 16 at the bottom of the first opening are the same. In comparison, it is preferable because the adhesive strength between the solder resist layer 3 and the underfill is improved.

또, 도 12 의 순서에 따른 본 고안의 프린트 배선판 3 ~ 배선판 5 의 제작 방법에서는, 공정 (C1) 및 공정 (C2) 의 노광 영역을 임의의 형상으로 변화시키는 것이 가능하고, 노광 영역의 변경에 의해, 예컨대 도 17 에 나타내는 단면 형상의 회로 기판을 제작하는 것이 가능하다. 도 17 의 a 에서는, 접속부 (2) 사이의 솔더 레지스트층 (3) 이 제거되어, 접속부 (2) 의 측면이 완전히 노출되어 있다. 도 17 의 b 에서는, 노출된 접속부 (2) 와 솔더 레지스트층 (3) 으로 피복되어 있는 도체 회로 (19) 가 존재하고 있다.In addition, in the manufacturing method of the printed wiring boards 3 to 5 of the present invention according to the procedure shown in Fig. 12, it is possible to change the exposure areas of the steps (C1) and (C2) to any shape, and to change the exposure areas. Thus, it is possible to produce a circuit board having a cross-sectional shape shown in, for example, FIG. 17. In FIG. 17A, the solder resist layer 3 between the connecting portions 2 is removed, and the side surface of the connecting portion 2 is completely exposed. In Fig. 17B, there is a conductor circuit 19 covered with the exposed connection portion 2 and the solder resist layer 3.

이 방법에 의해 제조된 프린트 배선판에서는, 솔더 레지스트층 표면 (9) 과 제 1 개구부의 바닥부 (12) 의 표면 거칠기 Ra 가 0.50 ㎛ 이하가 되기 쉽다. 보다 구체적으로는, 솔더 레지스트층 표면 (9) 의 표면 거칠기 Ra 가 0.10 ㎛ 이하이고, 제 1 개구부의 바닥부 (12) 의 표면 거칠기 Ra 가 0.50 ㎛ 이하인 것이 바람직하다.In the printed wiring board manufactured by this method, the surface roughness Ra of the solder resist layer surface 9 and the bottom portion 12 of the first opening is likely to be 0.50 µm or less. More specifically, it is preferable that the surface roughness Ra of the solder resist layer surface 9 is 0.10 µm or less, and the surface roughness Ra of the bottom portion 12 of the first opening is 0.50 µm or less.

또, 제 1 개구부 (11) 의 형성 후 (도 12의 (B)) 이며, 제 1 개구부의 바닥부 (12) 의 솔더 레지스트층 (3) 중, 접속부 (2) 를 솔더 레지스트층 (3) 으로부터 노출시키기 위한 개구부를 형성하는 영역 이외의 부분을 활성 광선 (7) 에 의해 노광하기 (도 12의 (C2)) 이전의 상태의 제 1 개구부의 바닥부 (12) 의 솔더 레지스트층 (3) 은, 활성 광선에 의한 광경화를 받지 않기 때문에 유연한 상태이며, 용이하게 표면 거칠기를 변화시켜 평활화하는 것이 가능하다.Moreover, after formation of the 1st opening part 11 (FIG. 12 (B)), among the solder resist layers 3 of the bottom part 12 of the 1st opening part, the connection part 2 is the solder resist layer 3 The solder resist layer 3 of the bottom 12 of the first opening in the state before exposing a portion other than the region forming the opening for exposing with the active light 7 (Fig. 12 (C2)) Silver is in a flexible state because it does not undergo photocuring by actinic rays, and can be smoothed by easily changing the surface roughness.

예컨대, 평활화 처리로서, 80 ℃ 의 환경에 15 초 노출시킴으로써 제 1 개구부의 바닥부 (12) 의 표면 거칠기 Ra 를 0.15 ㎛ 이하로 하는 것이 가능하다. 또, 80 ℃ 의 환경에 30 초 노출시킴으로써 제 1 개구부의 바닥부 (12) 의 표면 거칠기 Ra 를 0.10 ㎛ 이하로 하는 것이 가능하다. 솔더 레지스트층 표면 (9) 및 제 1 개구부의 바닥부 (12) 의 표면 거칠기 Ra 가 낮을수록, 솔더 레지스트층의 강도가 향상되기 때문에 바람직하다. 평활화 처리의 바람직한 온도는 25 ~ 120 ℃ 이고, 바람직한 시간은 5 ~ 1800 초이다. 평활화 처리 온도가 25 ℃ 보다 낮은 경우에는, 평활화 처리에 요하는 시간이 지나치게 길어져 버리기 때문에, 생산성을 고려하면 25 ℃ 이상인 것이 바람직하다. 또, 평활화 처리 온도가 120 ℃ 보다 높은 경우에는, 솔더 레지스트층의 열경화가 시작되는 경우가 있기 때문에, 120 ℃ 이하에서 평활화 처리를 하는 것이 바람직하다.For example, as a smoothing treatment, it is possible to make the surface roughness Ra of the bottom portion 12 of the first opening 0.15 µm or less by exposing it to an environment at 80 ° C. for 15 seconds. Moreover, it is possible to make the surface roughness Ra of the bottom part 12 of a 1st opening part 0.10 micrometer or less by exposing to 80 degreeC environment for 30 second. The lower the surface roughness Ra of the solder resist layer surface 9 and the bottom 12 of the first opening, the more preferable the strength of the solder resist layer is. The preferred temperature of the smoothing treatment is 25 to 120 ° C, and the preferred time is 5 to 1800 seconds. When the smoothing treatment temperature is lower than 25 ° C, the time required for the smoothing treatment becomes too long, so it is preferable to consider the productivity to be 25 ° C or higher. In addition, when the temperature of the smoothing treatment is higher than 120 ° C, thermal curing of the solder resist layer may start, so it is preferable to perform the smoothing treatment at 120 ° C or lower.

본 고안에 있어서의 절연 기판 (1) 에는, 예컨대 합성 수지로 이루어진 기판, 합성 수지와 무기 필러로 이루어진 복합 수지 기판, 합성 수지와 무기 포백으로 이루어진 복합 수지 기판 등을 이용할 수 있다. 절연 기판은, 그 표면 또는 내부에 접속부, 스루홀 등을 형성할 수 있다. 또, 절연 기판에는, 전자 부품을 탑재하기 위한 범프 또는 볼패드 등을 설치할 수 있다.As the insulating substrate 1 in the present invention, for example, a substrate made of synthetic resin, a composite resin substrate made of synthetic resin and inorganic filler, a composite resin substrate made of synthetic resin and inorganic fabric, or the like can be used. The insulating substrate can form a connection portion, a through hole, or the like on its surface or inside. In addition, bumps or ball pads for mounting electronic components can be provided on the insulating substrate.

본 고안에 있어서의 회로 기판이란, 절연 기판 (1) 상에 구리 등의 금속으로 이루어진 접속부 (2) 가 형성된 기판이다. 반도체 칩 등의 전자 부품을 접속하기 위한 범프 또는 볼패드 등이 형성되어 있어도 된다. 회로 기판을 제작하는 방법은, 예컨대 서브트랙티브법, 세미애디티브법, 애디티브법 등을 들 수 있다. 서브트랙티브법에서는, 예컨대 유리 기재 에폭시 수지에 동박을 피복한 구리 피복 적층판에 에칭 레지스트를 형성하고, 노광, 현상, 에칭, 레지스트 박리를 실시하여 회로 기판이 제작된다.The circuit board in this invention is a board | substrate in which the connection part 2 which consists of metals, such as copper, was formed on the insulating board | substrate 1. Bumps or ball pads for connecting electronic components such as semiconductor chips may be formed. As a method of manufacturing a circuit board, a subtractive method, a semi-additive method, an additive method, etc. are mentioned, for example. In the subtractive method, for example, an etching resist is formed on a copper-clad laminate with copper foil coated on a glass-based epoxy resin, and exposure, development, etching, and resist peeling are performed to produce a circuit board.

본 고안에 따른 솔더 레지스트는, 알칼리 현상형인 것을 사용할 수 있다. 또, 1 액성, 2 액성, 어느 액상 레지스트이어도 되고, 드라이 필름상 레지스트이어도 되며, 알칼리 수용액에 의해 현상할 수 있는 것이라면 어떤 것이라도 사용할 수 있다. 알칼리 현상형 솔더 레지스트의 조성은, 예컨대 알칼리 가용성 수지, 다관능 아크릴 모노머, 광중합 개시제, 에폭시 수지, 무기 필러 등을 함유하여 이루어진다.As the solder resist according to the present invention, an alkali developing type can be used. Moreover, any one liquid, two liquid, liquid resist may be used, and a dry film resist may be sufficient, and if it can be developed with an aqueous alkali solution, any one can be used. The composition of the alkali developing type solder resist contains, for example, an alkali-soluble resin, a polyfunctional acrylic monomer, a photopolymerization initiator, an epoxy resin, an inorganic filler, and the like.

알칼리 가용성 수지로는, 광경화성과 열경화성의 양방의 특성을 갖는 알칼리 가용성 수지를 들 수 있고, 예컨대, 노볼락형 에폭시 수지에 아크릴산을 부가시켜 에폭시아크릴레이트화한 수지의 2 급의 수산기에 산무수물을 부가시킨 수지를 들 수 있다. 다관능 아크릴 모노머로는, 예컨대, 트리메틸올프로판트리아크릴레이트, 디펜타에리트리톨헥사아크릴레이트, 펜타에리트리톨트리아크릴레이트 등을 들 수 있다. 광중합 개시제로는, 2-메틸-1-(4-메틸티오페닐)-2-모르폴리노프로판-1-온 등을 들 수 있다. 에폭시 수지는 경화제로서 이용된다. 알칼리 가용성 수지의 카르복실산과 반응시킴으로써 가교시켜, 내열성이나 내약품성의 특성의 향상을 도모하고 있지만, 카르복실산과 에폭시는 상온에서도 반응이 진행되기 때문에, 보존 안정성이 나빠서, 알칼리 현상형 솔더 레지스트는 일반적으로 사용전에 혼합하는 2 액성의 형태를 취하고 있는 경우가 많다. 무기 필러로는, 예컨대, 황산바륨, 실리카 등을 들 수 있다.Examples of the alkali-soluble resin include alkali-soluble resins having both properties of photocurability and thermosetting properties. For example, an acid anhydride is added to a secondary hydroxyl group of an epoxy-acrylated resin by adding acrylic acid to a novolac-type epoxy resin. And resins added thereto. Examples of the polyfunctional acrylic monomer include trimethylolpropane triacrylate, dipentaerythritol hexaacrylate, and pentaerythritol triacrylate. 2-methyl-1- (4-methylthiophenyl) -2-morpholinopropan-1-one etc. are mentioned as a photoinitiator. Epoxy resins are used as curing agents. Although crosslinking is achieved by reacting with the carboxylic acid of the alkali-soluble resin to improve the properties of heat resistance and chemical resistance, since the reaction proceeds even at room temperature, the carboxylic acid and epoxy have poor storage stability, and the alkali developing solder resist is generally used. In many cases, it takes the form of a two-liquid mixture before use. Barium sulfate, silica, etc. are mentioned as an inorganic filler, for example.

회로 기판의 표면에 솔더 레지스트층 (3) 을 형성하는 방법은, 어떠한 방법이어도 되지만, 예컨대, 스크린 인쇄법, 롤코트법, 스프레이법, 침지법, 커튼코트법, 바코트법, 에어나이프법, 핫멜트법, 그라비아코트법, 브러시 페인팅법, 오프셋 인쇄법을 들 수 있다. 드라이 필름 형상의 솔더 레지스트의 경우는 라미네이트법을 들 수 있다.The method of forming the solder resist layer 3 on the surface of the circuit board may be any method, for example, a screen printing method, a roll coating method, a spraying method, an immersion method, a curtain coating method, a bar coating method, an air knife method, Hot melt method, gravure coat method, brush painting method, offset printing method. In the case of a dry film-shaped solder resist, a lamination method is mentioned.

솔더 레지스트층 (3) 에 대한 노광에서는 활성 광선을 조사함으로써 행하고, 크세논 램프, 고압 수은등, 저압 수은등, 초고압 수은등, UV 형광등을 광원으로 한 반사 화상 노광, 포토마스크를 이용한 편면, 양면 밀착 노광이나, 프록시미티 방식, 프로젝션 방식이나 레이저 주사 노광 등을 사용할 수 있다. 주사 노광을 행하는 경우에는, UV 레이저, He-Ne 레이저, He-Cd 레이저, 아르곤 레이저, 크립톤 이온 레이저, 루비 레이저, YAG 레이저, 질소 레이저, 색소 레이저, 엑시머 레이저 등의 레이저 광원을 발광 파장에 따라서 SHG 파장 변환한 주사 노광, 혹은, 액정 셔터, 마이크로 미러 어레이 셔터를 이용한 주사 노광에 의해 노광할 수 있다.The exposure to the solder resist layer 3 is performed by irradiating actinic rays, and a xenon lamp, a high-pressure mercury lamp, a low-pressure mercury lamp, an ultra-high-pressure mercury lamp, a reflective image exposure using UV fluorescent light as a light source, single-sided, double-sided close-up exposure using a photomask, Proximity method, projection method, laser scanning exposure, and the like can be used. In the case of scanning exposure, laser light sources such as a UV laser, a He-Ne laser, a He-Cd laser, an argon laser, a krypton ion laser, a ruby laser, a YAG laser, a nitrogen laser, a dye laser, and an excimer laser are used depending on the emission wavelength. The exposure can be performed by scanning exposure using SHG wavelength conversion or by scanning exposure using a liquid crystal shutter or a micro mirror array shutter.

솔더 레지스트층 (3) 을 박막화함으로써, 개구부를 형성하는 방법에 관해 설명한다. 솔더 레지스트층 (3) 을 박막화하는 공정이란, 박막화 처리액에 의해 비노광부 솔더 레지스트층 (3) 중의 광가교성 수지 성분을 미셀화시키는 미셀화 처리 (박막화 처리), 다음으로 미셀 제거액에 의해 미셀을 제거하는 미셀 제거 처리를 포함하는 공정이다. 또한, 미처 제거되지 못한 솔더 레지스트층 표면이나 잔존 부착된 박막화 처리액 및 미셀 제거액을 수세에 의해 씻어내는 수세 처리, 수세수를 제거하는 건조 처리를 포함해도 된다.A method of forming openings by thinning the solder resist layer 3 will be described. The process of thinning the solder resist layer 3 is a micellation treatment (thinning treatment) that micelles the photocrosslinkable resin component in the non-exposed portion solder resist layer 3 with a thinning treatment solution, followed by removal of micelles with a micelle removal liquid. It is a process including a micelle removal process. Moreover, you may include the water washing process which wash | cleans the surface of the solder resist layer which has not been removed previously, the thin film processing liquid and the micelle removal liquid which remained by washing with water, and the drying process which removes washing water.

박막화 처리 (미셀화 처리) 란, 박막화 처리액에 의해 솔더 레지스트층의 수지 성분을 미셀화하고, 이 미셀을 박막화 처리액에 대하여 불용화하는 처리이다. 박막화 처리액은 고농도의 알칼리 수용액이다. 박막화 처리액으로서 사용되는 알칼리 수용액으로는, 예컨대, 리튬, 나트륨 또는 칼륨 등의 알칼리 금속 규산염, 알칼리 금속 수산화물, 알칼리 금속 인산염, 알칼리 금속 탄산염, 암모늄인산염, 암모늄탄산염 등의 무기 알칼리성 화합물의 수용액 ; 모노에탄올아민, 디에탄올아민, 트리에탄올아민, 메틸아민, 디메틸아민, 에틸아민, 디에틸아민, 트리에틸아민, 시클로헥실아민, 테트라메틸암모늄하이드록시드 (TMAH), 테트라에틸암모늄하이드록시드, 트리메틸-2-하이드록시에틸암모늄하이드록사이드 (콜린) 등의 유기 알칼리성 화합물의 수용액을 들 수 있다. 상기 무기 알칼리성 화합물 및 유기 알칼리성 화합물은, 혼합물로서도 사용할 수 있다.The thinning treatment (micellation treatment) is a treatment in which the resin component of the solder resist layer is micelled with the thinning treatment solution, and the micelles are insoluble in the thinning treatment solution. The thinning treatment solution is a high concentration aqueous alkali solution. Examples of the aqueous alkali solution used as the thinning treatment solution include aqueous solutions of inorganic alkali compounds such as alkali metal silicates such as lithium, sodium or potassium, alkali metal hydroxides, alkali metal phosphates, alkali metal carbonates, ammonium phosphates and ammonium carbonates; Monoethanolamine, diethanolamine, triethanolamine, methylamine, dimethylamine, ethylamine, diethylamine, triethylamine, cyclohexylamine, tetramethylammonium hydroxide (TMAH), tetraethylammonium hydroxide, trimethyl And aqueous solutions of organic alkaline compounds such as -2-hydroxyethylammonium hydroxide (choline). The said inorganic alkaline compound and organic alkaline compound can also be used as a mixture.

알칼리성 화합물의 함유량은, 0.1 질량% 이상 50 질량% 이하에서 사용할 수 있다. 또, 레지스트층 표면을 보다 균일하게 박막화하기 위해, 박막화 처리액에 황산염, 아황산염을 첨가할 수도 있다. 황산염 또는 아황산염으로는, 리튬, 나트륨 또는 칼륨 등의 알칼리 금속 황산염 또는 아황산염, 마그네슘, 칼슘 등의 알칼리 토금속 황산염 또는 아황산염을 들 수 있다.The content of the alkaline compound can be used at 0.1% by mass or more and 50% by mass or less. Moreover, in order to make the surface of the resist layer more uniformly thin, sulfate and sulfite can also be added to the thinning treatment solution. Examples of the sulfate or sulfite include alkali metal sulfates such as lithium, sodium or potassium, or alkaline earth metal sulfates or sulfites such as sulfite, magnesium and calcium.

박막화 처리액으로는, 이들 중에서도 특히 알칼리 금속 탄산염, 알칼리 금속 인산염, 알칼리 금속 수산화물, 알칼리 금속 규산염에서 선택되는 무기 알칼리성 화합물, 및 TMAH, 콜린에서 선택되는 유기 알칼리성 화합물 중 적어도 어느 1 종을 포함하며, 그 무기 알칼리성 화합물 및 유기 알칼리성 화합물의 함유량이 5 ~ 25 질량% 인 박막화 처리액이 표면을 보다 균일하게 박막화할 수 있기 때문에, 바람직하게 사용할 수 있다. 5 질량% 미만이면, 박막화하는 처리에서 불균일이 발생하기 쉬워지는 경우가 있다. 또, 25 질량% 를 초과하면, 무기 알칼리성 화합물의 석출이 일어나기 쉽고, 액의 시간의 경과에 따른 안정성, 작업성이 떨어지는 경우가 있다. 알칼리성 화합물의 함유량은 7 ~ 17 질량% 가 보다 바람직하고, 8 ~ 13 질량% 가 더욱 바람직하다. 박막화 처리액의 pH 는 10 이상으로 하는 것이 바람직하다. 또, 계면활성제, 소포제, 용제 등을 적절하게 첨가할 수도 있다.As the thinning treatment liquid, among these, at least one of an alkali alkali carbonate, alkali metal phosphate, alkali metal hydroxide, inorganic alkali compound selected from alkali metal silicate, and organic alkali compound selected from TMAH and choline is included, The content of the inorganic alkaline compound and the organic alkaline compound is preferably 5 to 25% by mass, and thus a thinning treatment solution can be used, which makes it possible to thin the surface more uniformly. If it is less than 5% by mass, non-uniformity may easily occur in the thinning process. Moreover, when it exceeds 25 mass%, precipitation of an inorganic alkaline compound tends to occur, and the stability and workability of a liquid over time may fall. As for content of an alkaline compound, 7-17 mass% is more preferable, and 8-13 mass% is still more preferable. It is preferable that the pH of the thinning treatment solution is 10 or more. Moreover, surfactant, antifoaming agent, solvent, etc. can also be added suitably.

박막화 처리는, 침지 처리, 패들 처리, 스프레이 처리, 브러싱, 스크레이핑 등의 방법을 이용할 수 있지만, 침지 처리가 바람직하다. 침지 처리 이외의 처리 방법은, 박막화 처리액 중에 기포가 발생하기 쉽고, 그 발생한 기포가 박막화 처리중에 솔더 레지스트층 표면에 부착되어 막두께가 불균일해지는 경우가 있다.As the thinning treatment, methods such as immersion treatment, paddle treatment, spray treatment, brushing, and scraping can be used, but immersion treatment is preferred. In the treatment method other than the immersion treatment, bubbles are liable to be generated in the thinning treatment liquid, and the generated bubbles may adhere to the surface of the solder resist layer during the thinning treatment, resulting in uneven film thickness.

솔더 레지스트층 형성 후의 두께와 솔더 레지스트층이 박막화된 양으로, 솔더 레지스트층 개구부의 깊이가 결정된다. 또, 0.01 ~ 500 ㎛ 의 범위에서 레지스트층의 박막화량을 자유롭게 조정할 수 있다.The thickness after formation of the solder resist layer and the amount of the solder resist layer thinned, the depth of the opening of the solder resist layer is determined. Moreover, the amount of thinning of the resist layer can be freely adjusted in the range of 0.01 to 500 µm.

박막화 처리액에 대하여 불용화된 솔더 레지스트층의 수지 성분의 미셀을 제거하는 미셀 제거 처리에 있어서, 미셀 제거액을 스프레이함으로써 일거에 미셀을 용해 제거한다.In the micelle removal treatment in which micelles of the resin component of the solder resist layer insoluble in the thinning treatment solution are removed, the micelles are dissolved and removed at a time by spraying the micelle removal liquid.

미셀 제거액으로는, 수도물, 공업용수, 순수 등을 이용할 수 있다. 또, 알칼리 금속 탄산염, 알칼리 금속 인산염, 알칼리 금속 규산염에서 선택되는 무기 알칼리성 화합물 중 적어도 어느 1 종을 포함하는 pH 5 ~ 10 의 수용액을 미셀 제거액으로서 이용함으로써, 박막화 처리액으로 불용화된 광가교성 수지 성분이 재분산되기 쉬워진다. 미셀 제거액의 pH 가 5 미만인 경우, 광가교성 수지 성분이 응집하여 불용성의 슬러지가 되어, 박막화한 솔더 레지스트층 표면에 부착될 우려가 있다. 한편, 미셀 제거액의 pH 가 10 을 초과한 경우, 솔더 레지스트층이 과도하게 용해 확산되어, 면내에서 막두께 불균일이 발생하기 쉬워지는 경우가 있다. 또, 미셀 제거액은, 황산, 인산, 염산 등을 이용하여 pH 를 조정할 수 있다.As a micelle removal liquid, tap water, industrial water, pure water, etc. can be used. In addition, by using an aqueous solution having a pH of 5 to 10 containing at least one of alkali metal carbonates, alkali metal phosphates, and alkali metal silicates as a micelle removal solution, the photocrosslinkable resin insoluble in the thinning treatment solution is used. It becomes easy to redistribute the components. When the pH of the micelle removal solution is less than 5, the photocrosslinkable resin component aggregates to become an insoluble sludge, and there is a fear that it adheres to the thinned solder resist layer surface. On the other hand, when the pH of the micelle removal solution exceeds 10, the solder resist layer is excessively dissolved and diffused, and film thickness unevenness may easily occur in the surface. Moreover, the pH of the micelle removal liquid can be adjusted using sulfuric acid, phosphoric acid, hydrochloric acid, or the like.

미셀 제거 처리에 있어서의 스프레이의 조건에 관해 설명한다. 스프레이의 조건 (온도, 시간, 스프레이압) 은, 박막화 처리되는 솔더 레지스트층의 용해 속도에 맞춰 적절하게 조정된다. 구체적으로는, 처리 온도는 10 ~ 50 ℃ 가 바람직하고, 보다 바람직하게는 15 ~ 35 ℃ 이다. 또, 스프레이압은 0.01 ~ 0.5 MPa 로 하는 것이 바람직하고, 보다 바람직하게는 0.1 ~ 0.3 MPa 이다. 미셀 제거액의 공급 유량은, 솔더 레지스트층 1 ㎠ 당 0.030 ~ 1.0 ℓ/min 이 바람직하고, 0.050 ~ 1.0 ℓ/min 이 보다 바람직하고, 0.10 ~ 1.0 ℓ/min 이 더욱 바람직하다. 공급 유량이 이 범위이면, 박막화 후의 솔더 레지스트층 표면에 불용해 성분을 남기지 않고, 면내 대략 균일하게 미셀을 제거할 수 있다. 솔더 레지스트층 1 ㎠ 당의 공급 유량이 0.030 ℓ/min 미만이면, 불용화한 레지스트층의 수지 성분의 용해 불량이 발생하는 경우가 있다. 한편, 공급 유량이 1.0 ℓ/min 을 초과하면, 공급을 위해 필요한 펌프 등의 부품이 거대해져, 대규모의 장치가 필요로 되는 경우가 있다. 또한, 1.0 ℓ/min 을 초과한 공급량에서는, 솔더 레지스트층의 수지 성분의 용해 확산에 미치는 효과가 변하지 않게 되는 경우가 있다.The conditions of the spray in the micelle removal treatment will be described. The conditions of the spray (temperature, time, spray pressure) are appropriately adjusted according to the dissolution rate of the solder resist layer to be thinned. Specifically, the treatment temperature is preferably 10 to 50 ° C, more preferably 15 to 35 ° C. Further, the spray pressure is preferably 0.01 to 0.5 MPa, more preferably 0.1 to 0.3 MPa. The supply flow rate of the micelle removal liquid is preferably 0.030 to 1.0 L / min per cm 2 of the solder resist layer, more preferably 0.050 to 1.0 L / min, and even more preferably 0.10 to 1.0 L / min. When the supply flow rate is within this range, micelles can be removed approximately uniformly in-plane without leaving insoluble components on the surface of the solder resist layer after thinning. When the supply flow rate per 1 cm 2 of the solder resist layer is less than 0.030 L / min, the dissolution of the resin component of the insolubilized resist layer may occur. On the other hand, when the supply flow rate exceeds 1.0 l / min, parts such as pumps required for supply become large, and a large-scale device may be required. Moreover, in the supply amount exceeding 1.0 L / min, the effect on the dissolution diffusion of the resin component of the solder resist layer may not change.

미셀 제거 처리 후, 또한 미처 제거되지 못한 솔더 레지스트층이나 솔더 레지스트층의 표면에 잔존 부착된 박막화 처리액 및 미셀 제거액을 수세 처리에 의해 씻어낼 수 있다. 수세 처리의 방법으로는, 확산 속도와 액공급의 균일성의 점에서 스프레이 방식이 바람직하다. 수세수로는, 수도물, 공업용수, 순수 등을 이용할 수 있다. 이 중 순수를 사용하는 것이 바람직하다. 순수는, 일반적으로 공업용으로 이용되는 것을 사용할 수 있다.After the micelle removal treatment, the thinning treatment solution and the micelle removal liquid remaining on the surface of the solder resist layer or the solder resist layer, which have not yet been removed, can be washed out by washing with water. As a method of water washing treatment, a spray method is preferred from the viewpoint of diffusion rate and uniformity of liquid supply. As the washing water, tap water, industrial water, or pure water can be used. It is preferable to use pure water. Pure water can be used for industrial use in general.

건조 처리에서는, 열풍 건조, 실온 송풍 건조를 모두 이용할 수 있지만, 바람직하게는 고압 공기를 에어건으로부터 혹은 블로워로부터 대량의 공기를 송기하여 에어나이프로 솔더 레지스트층 표면에 잔존하고 있는 물을 불어서 날려버리는 건조 방법이 좋다.In the drying treatment, both hot air drying and room temperature blowing drying can be used, but desirably, high pressure air is blown through a large amount of air from an air gun or blower to blow off the remaining water on the surface of the solder resist layer with an air knife to blow it away. The way is good.

박막화 처리에 의해 형성된 개구부 내부의 표면 거칠기를 더욱 저하시키기 위해, 평활화 처리를 행할 수 있다. 평활화 처리의 방법으로는, 열풍 건조, 실온 송풍 건조 등을 사용하여, 25 ~ 120 ℃, 5 초 ~ 30 분간의 가열을 행한다. 또한, 박막화 처리에 의한 개구부 형성 공정과 그 후의 평활화 처리 공정을 거친 프린트 배선판에는, 레이저를 사용한 종래 기술에 의한 솔더 레지스트층에 대한 개구부 형성에 있어서 발생하는 스미어의 잔류는 없고, 또 디스미어 공정이 없기 때문에 솔더 레지스트층의 조면화도 발생하지 않는다.In order to further reduce the surface roughness inside the opening formed by the thinning treatment, a smoothing treatment can be performed. As a method of the smoothing treatment, heating is performed at 25 to 120 ° C for 5 seconds to 30 minutes using hot air drying, room temperature blowing drying, or the like. In addition, in the printed wiring board which has undergone the opening forming step by the thinning process and the subsequent smoothing process, there is no residue of smear generated in forming the opening for the solder resist layer by the prior art using a laser, and the desmear process is There is no roughening of the solder resist layer.

현상 방법으로는, 사용하는 솔더 레지스트층에 맞는 현상액을 이용하여, 회로 기판의 표면에 스프레이를 분사하여, 솔더 레지스트층이 불필요한 부분을 제거한다. 현상액에는, 희박한 알칼리 수용액이 사용되며, 일반적으로는 0.3 ~ 3 질량% 의 탄산나트륨 수용액이나 탄산칼륨 수용액이 사용된다.As a developing method, a spray is sprayed onto the surface of the circuit board using a developer solution suitable for the solder resist layer to be used to remove unnecessary portions of the solder resist layer. As the developer, a lean alkali aqueous solution is used, and an aqueous sodium carbonate solution or an aqueous potassium carbonate solution of 0.3 to 3% by mass is generally used.

실시예Example

이하, 실시예에 의해 본 고안을 더욱 자세히 설명하지만, 본 고안은 이 실시예에 한정되는 것은 아니다.Hereinafter, the present invention will be described in more detail by examples, but the present invention is not limited to these examples.

실시예 1 ~ 6 은, 도 3 의 제조 방법으로 프린트 배선판을 제조하고 있다.In Examples 1 to 6, a printed wiring board was manufactured by the manufacturing method of FIG. 3.

(실시예 1)(Example 1)

구리 피복 적층판 (면적 170 ㎜ × 200 ㎜, 동박 두께 18 ㎛, 기재 두께 0.4 ㎜) 에 에칭 레지스트를 사용한 서브트랙티브법으로, 직경 50 ㎛ 의 원형의 접속부 (2) 를 갖는 회로 기판을 제작했다. 다음으로, 솔더 레지스트 필름 (타이요 잉크 제조 주식회사 제조, 상품명 : PFR-800 AUS410) 을 상기 회로 기판 상에 진공 열압착시켰다 (라미네이트 온도 75 ℃, 흡인 시간 30 초, 가압 시간 10 초). 이에 따라 절연 기판 (1) 표면으로부터 솔더 레지스트층 (3) 표면까지의 드라이 막두께가 38.0 ㎛ 인 솔더 레지스트층 (3) 을 형성했다.A circuit board having a circular connecting portion 2 having a diameter of 50 µm was produced by a subtractive method using an etching resist on a copper-clad laminate (area 170 mm × 200 mm, copper foil thickness 18 µm, substrate thickness 0.4 mm). Next, a solder resist film (manufactured by Taiyo Ink Co., Ltd., trade name: PFR-800 AUS410) was vacuum thermocompressed onto the circuit board (lamination temperature 75 ° C, suction time 30 seconds, press time 10 seconds). Thus, a solder resist layer 3 having a dry film thickness of 38.0 µm from the surface of the insulating substrate 1 to the surface of the solder resist layer 3 was formed.

다음으로, 접속부 (2) 의 중심으로부터 외측으로 80 ㎛ 외측까지의 영역 이외에 활성 광선이 조사되는 패턴을 갖는 포토마스크 (8) 를 이용하여, 밀착 노광기로, 300 mJ/㎠ 의 에너지로, 솔더 레지스트층 (3) 에 노광을 실시했다.Next, using a photomask 8 having a pattern irradiated with active light in addition to a region from the center of the connection portion 2 to the outside of 80 µm outside, a solder resist with an energy of 300 mJ / cm 2 with an adhesion exposure machine The layer 3 was exposed.

다음으로, 캐리어 필름을 박리한 후, 10 질량% 의 메타규산나트륨 (액온도 25 ℃) 에 28 초간 침지함으로써, 미노광부의 솔더 레지스트층 (3) 의 박막화 처리를 행했다. 그 후, 미셀 제거 처리, 수세 처리, 건조 처리의 후에, 솔더 레지스트층 (3) 의 개구부 (4) 의 각 부의 측정을 행한 바, 개구부 (4) 의 깊이는 26.0 ㎛ 이며, 개구부 상부의 개구폭 (5) 은 160 ㎛, 개구부 바닥부의 개구폭 (6) 은 160 ㎛ 였다. 또, 초심도 형상 측정 현미경 (주식회사 키엔스 (KEYENCE) 제조, 품번 「VK-8500」) 을 이용하여 표면 거칠기를 측정한 결과, 솔더 레지스트층 표면 (9) 의 표면 거칠기 Ra 는 0.03 ㎛ 이며, 솔더 레지스트층 개구부 바닥부 (10) 의 표면 거칠기 Ra 는 0.40 ㎛ 였다. 또한, 솔더 레지스트층 (3) 의 개구부 (4) 의 주위 및 솔더 레지스트층 개구부 바닥부 (10) 를 현미경 관찰한 결과, 스미어의 잔류는 확인할 수 없었다.Next, after peeling off the carrier film, the thinning treatment of the solder resist layer 3 of the unexposed portion was performed by immersion in 10% by mass of sodium metasilicate (liquid temperature 25 ° C) for 28 seconds. Subsequently, after the micelle removal treatment, water washing treatment, and drying treatment, the respective portions of the opening 4 of the solder resist layer 3 were measured, and the depth of the opening 4 was 26.0 µm, and the opening width at the top of the opening (5) was 160 µm, and the opening width at the bottom of the opening 6 was 160 µm. The surface roughness Ra of the solder resist layer surface 9 was 0.03 µm, as a result of measuring the surface roughness using an ultra-depth shape measurement microscope (manufactured by Keyence Co., Ltd., part number "VK-8500"). The surface roughness Ra of the layer opening bottom portion 10 was 0.40 µm. Moreover, as a result of microscopic observation of the periphery of the opening 4 of the solder resist layer 3 and the bottom 10 of the solder resist layer opening, the residual of smear could not be confirmed.

초심도 형상 측정 현미경 (주식회사 키엔스 제조, 품번 「VK-8500」) 에 의한 산술 평균 표면 거칠기 Ra 는, JIS B0601-1994 표면 거칠기-정의에 준한 계산식을 이용하고 있다. 또한, 측정 영역은 900 ㎛2, 기준 길이는 40 ㎛ 로 했다.The arithmetic mean surface roughness Ra by an ultra-depth shape measurement microscope (manufactured by Keyence Co., Ltd., product number "VK-8500") uses a calculation formula based on JIS B0601-1994 surface roughness-definition. In addition, the measurement area was 900 µm 2 and the reference length was 40 µm.

(실시예 2)(Example 2)

박막화 처리 후의 건조 처리를 행한 후에 평활화 처리 (80 ℃, 15 초) 를 행하는 것 이외에는 실시예 1 과 동일한 방법으로 제작한 프린트 배선판의 각 부의 측정을 행한 바, 개구부 (4) 의 깊이는 26.0 ㎛ 이며, 개구부 상부의 개구폭 (5) 은 160 ㎛, 개구부 바닥부의 개구폭 (6) 은 160 ㎛ 였다. 또, 동일하게 표면 거칠기를 측정한 결과, 솔더 레지스트층 표면 (9) 의 표면 거칠기 Ra 는 0.03 ㎛ 이며, 솔더 레지스트층 개구부 바닥부 (10) 의 표면 거칠기 Ra 는 0.14 ㎛ 였다.When each part of the printed wiring board produced in the same manner as in Example 1 was measured except that a smoothing treatment (80 ° C, 15 seconds) was performed after the drying treatment after the thinning treatment, the depth of the opening 4 was 26.0 µm. , The opening width 5 at the top of the opening was 160 µm, and the opening width 6 at the bottom of the opening was 160 µm. Further, as a result of measuring the surface roughness, the surface roughness Ra of the solder resist layer surface 9 was 0.03 µm, and the surface roughness Ra of the bottom portion 10 of the solder resist layer opening was 0.14 µm.

(실시예 3)(Example 3)

박막화 처리 후의 건조 처리를 행한 후에 평활화 처리 (80 ℃, 30 초) 를 행하는 것 이외에는 실시예 1 과 동일한 방법으로 제작한 프린트 배선판의 각 부의 측정을 행한 바, 개구부 (4) 의 깊이는 26.0 ㎛ 이며, 개구부 상부의 개구폭 (5) 은 160 ㎛, 개구부 바닥부의 개구폭 (6) 은 160 ㎛ 였다. 또, 동일하게 표면 거칠기를 측정한 결과, 솔더 레지스트층 표면 (9) 의 표면 거칠기 Ra 는 0.03 ㎛ 이며, 솔더 레지스트층 개구부 바닥부 (10) 의 표면 거칠기 Ra 는 0.08 ㎛ 였다.When each part of the printed wiring board produced in the same manner as in Example 1 was measured except that a smoothing treatment (80 ° C, 30 seconds) was performed after the drying treatment after the thinning treatment, the depth of the opening 4 was 26.0 µm. , The opening width 5 at the top of the opening was 160 µm, and the opening width 6 at the bottom of the opening was 160 µm. Moreover, as a result of measuring the surface roughness similarly, the surface roughness Ra of the solder resist layer surface 9 was 0.03 micrometers, and the surface roughness Ra of the solder resist layer opening bottom part 10 was 0.08 micrometers.

(실시예 4)(Example 4)

노광량을 200 mJ/㎠ 로 행하는 것 이외에는 실시예 1 과 동일한 방법으로 제작한 프린트 배선판의 각 부의 측정을 행한 바, 개구부 (4) 의 깊이는 26.0 ㎛ 이며, 개구부 상부의 개구폭 (5) 은 160 ㎛, 개구부 바닥부의 개구폭 (6) 은 180 ㎛ 였다. 또, 동일하게 표면 거칠기를 측정한 결과, 솔더 레지스트층 표면 (9) 의 표면 거칠기 Ra 는 0.03 ㎛ 이며, 솔더 레지스트층 개구부 바닥부 (10) 의 표면 거칠기 Ra 는 0.40 ㎛ 였다.When each part of the printed wiring board produced in the same manner as in Example 1 was measured except that the exposure amount was 200 mJ / cm 2, the depth of the opening 4 was 26.0 μm, and the opening width 5 at the top of the opening was 160 The opening width 6 of the bottom portion of the opening was 180 µm. Moreover, as a result of measuring the surface roughness similarly, the surface roughness Ra of the solder resist layer surface 9 was 0.03 micrometers, and the surface roughness Ra of the solder resist layer opening bottom part 10 was 0.40 micrometers.

(실시예 5)(Example 5)

노광량을 200 mJ/㎠ 로 행하고, 박막화 처리 후의 건조 처리를 행한 후에 평활화 처리 (80 ℃, 15 초) 를 행하는 것 이외에는 실시예 1 과 동일한 방법으로 제작한 프린트 배선판의 각 부의 측정을 행한 바, 개구부 (4) 의 깊이는 26.0 ㎛ 이며, 개구부 상부의 개구폭 (5) 은 160 ㎛, 개구부 바닥부의 개구폭 (6) 은 180 ㎛ 였다. 또, 동일하게 표면 거칠기를 측정한 결과, 솔더 레지스트층 표면 (9) 의 표면 거칠기 Ra 는 0.03 ㎛ 이며, 솔더 레지스트층 개구부 바닥부 (10) 의 표면 거칠기 Ra 는 0.14 ㎛ 였다.Measurements of the parts of the printed wiring board produced in the same manner as in Example 1 were performed except that the exposure amount was 200 mJ / cm 2, the drying treatment after the thinning treatment was performed, and then the smoothing treatment (80 ° C., 15 seconds) was performed. The depth of (4) was 26.0 µm, the opening width 5 at the top of the opening was 160 µm, and the opening width 6 at the bottom of the opening was 180 µm. Further, as a result of measuring the surface roughness, the surface roughness Ra of the solder resist layer surface 9 was 0.03 µm, and the surface roughness Ra of the bottom portion 10 of the solder resist layer opening was 0.14 µm.

(실시예 6)(Example 6)

노광량을 200 mJ/㎠ 로 행하고, 박막화 처리 후의 건조 처리를 행한 후에 평활화 처리 (80 ℃, 30 초) 를 행하는 것 이외에는 실시예 1 과 동일한 방법으로 제작한 프린트 배선판의 각 부의 측정을 행한 바, 개구부 (4) 의 깊이는 26.0 ㎛ 이며, 개구부 상부의 개구폭 (5) 은 160 ㎛, 개구부 바닥부의 개구폭 (6) 은 180 ㎛ 였다. 또, 동일하게 표면 거칠기를 측정한 결과, 솔더 레지스트층 표면 (9) 의 표면 거칠기 Ra 는 0.03 ㎛ 이며, 솔더 레지스트층 개구부 바닥부 (10) 의 표면 거칠기 Ra 는 0.08 ㎛ 였다.Measurements of the parts of the printed wiring board produced in the same manner as in Example 1 were carried out in the same manner as in Example 1, except that the exposure amount was 200 mJ / cm 2, and the drying treatment after the thinning treatment was performed, followed by a smoothing treatment (80 ° C., 30 seconds). The depth of (4) was 26.0 µm, the opening width 5 at the top of the opening was 160 µm, and the opening width 6 at the bottom of the opening was 180 µm. Further, as a result of measuring the surface roughness, the surface roughness Ra of the solder resist layer surface 9 was 0.03 µm, and the surface roughness Ra of the bottom portion 10 of the solder resist layer opening was 0.08 µm.

(비교예 1)(Comparative Example 1)

구리 피복 적층판 (면적 170 ㎜ × 200 ㎜, 동박 두께 18 ㎛, 기재 두께 0.4 ㎜) 에 에칭 레지스트를 사용한 서브트랙티브법으로, 직경 50 ㎛ 의 원형의 접속부 (2) 를 갖는 회로 기판을 제작했다. 다음으로, 솔더 레지스트 필름 (타이요 잉크 제조 주식회사 제조, 상품명 : PFR-800 AUS410) 을 상기 회로 기판 상에 진공 열압착시켰다 (라미네이트 온도 75 ℃, 흡인 시간 30 초, 가압 시간 10 초). 이에 따라 절연 기판 (1) 표면으로부터 솔더 레지스트층 (3) 표면까지의 드라이 막두께가 38.0 ㎛ 인 솔더 레지스트층 (3) 을 형성했다. 그 후, 밀착 노광기를 사용하여, 1000 mJ/㎠ 의 에너지로 솔더 레지스트층 (3) 전체면을 노광하고, 또한 열풍 건조기를 사용하여 150 ℃ 에서 30 분의 가열을 행했다.A circuit board having a circular connecting portion 2 having a diameter of 50 µm was produced by a subtractive method using an etching resist on a copper-clad laminate (area 170 mm × 200 mm, copper foil thickness 18 µm, substrate thickness 0.4 mm). Next, a solder resist film (manufactured by Taiyo Ink Co., Ltd., trade name: PFR-800 AUS410) was vacuum thermocompressed onto the circuit board (lamination temperature 75 ° C, suction time 30 seconds, press time 10 seconds). Thus, a solder resist layer 3 having a dry film thickness of 38.0 µm from the surface of the insulating substrate 1 to the surface of the solder resist layer 3 was formed. Thereafter, the entire surface of the solder resist layer 3 was exposed at an energy of 1000 mJ / cm 2 using an adhesion exposure machine, and heating was performed at 150 ° C for 30 minutes using a hot air dryer.

다음으로, 접속부 (2) 의 중심으로부터 외측으로 80 ㎛ 외측까지의 영역에 엑시머 레이저광 (파장 248 nm, 출력 50 W) 을 조사하여, 솔더 레지스트층 (3) 에 개구부 (4) 를 형성했다.Next, an excimer laser beam (wavelength 248 nm, output 50 W) was irradiated to a region from the center of the connecting portion 2 to the outer side of 80 µm to the outside to form an opening 4 in the solder resist layer 3.

레이저광을 조사한 솔더 레지스트층 표면 (9) 을 현미경 관찰한 결과, 개구부 (4) 의 형성과 접속부 (2) 를 노출시킬 때의 레이저광 조사에 의해, 솔더 레지스트층 표면 (9) 과 접속부 (2) 상부와 개구부 (4) 의 바닥부에 스미어가 발생했다.As a result of microscopic observation of the solder resist layer surface 9 irradiated with laser light, the solder resist layer surface 9 and the connection portion 2 were formed by the formation of the opening 4 and laser light irradiation when exposing the connection portion 2. ) Smear was generated in the upper portion and the lower portion of the opening 4.

다음으로, 수산화나트륨을 주성분으로 한 용액 (멜텍스 (Meltex) 주식회사 제조, 상품명 : 엔플레이트 (ENPLATE, 등록상표) MLB-496A) 및 1-메톡시-2-프로판올을 포함하는 용액 (멜텍스 주식회사 제조, 상품명 : 엔플레이트 (ENPLATE, 등록상표) MLB-496B) 과 증류수의 혼합액에, 스미어가 발생한 솔더 레지스트층 (3) 을 60 ℃ 에서 15 분간 침지하여 스미어를 팽윤시켰다. 이어서, 과망간산나트륨을 주성분으로 한 용액 (멜텍스 주식회사 제조, 상품명 : 엔플레이트 (ENPLATE, 등록상표) MLB-497A) 및 수산화나트륨을 주성분으로 하는 용액 (멜텍스 주식회사 제조, 상품명 : 엔플레이트 (ENPLATE, 등록상표) MLB-497B) 와 증류수의 혼합액에 80 ℃ 에서 10 분간 침지하여, 팽윤된 스미어를 분해 제거했다.Next, a solution containing sodium hydroxide as a main component (manufactured by Meltex Corporation, trade name: ENPLATE (registered trademark) MLB-496A) and a solution containing 1-methoxy-2-propanol (Meltex Corporation Manufacturing, trade name: ENPLATE (registered trademark) MLB-496B), and the solder resist layer 3 having smear was immersed in a mixture solution of distilled water at 60 ° C. for 15 minutes to swell the smear. Subsequently, a solution containing sodium permanganate as a main component (manufactured by Meltex Co., Ltd., trade name: ENPLATE (registered trademark) MLB-497A) and a solution containing sodium hydroxide as a main component (manufactured by Meltex Co., Ltd., trade name: ENPLATE, Trademark) MLB-497B) was immersed in a mixture of distilled water at 80 ° C. for 10 minutes to decompose and remove the swollen smear.

프린트 배선판의 각 부의 측정을 행한 바, 개구부 (4) 의 깊이는 26.0 ㎛ 이며, 개구부 상부의 개구폭 (5) 은 160 ㎛, 개구부 바닥부의 개구폭 (6) 은 150 ㎛ 였다. 또, 동일하게 표면 거칠기를 측정한 결과, 솔더 레지스트층 표면 (9) 의 표면 거칠기 Ra 는 0.80 ㎛ 이며, 솔더 레지스트층 개구부 바닥부 (10) 의 표면 거칠기 Ra 는 0.90 ㎛ 였다. 또한, 솔더 레지스트층 개구부 (4) 주변의 솔더 레지스트층 표면 (9) 과, 개구부 (4) 와, 접속부 (2) 주위의 솔더 레지스트층 개구부 바닥부 (10) 를 현미경 관찰한 결과, 솔더 레지스트층 (3) 전체면이 조면화되어 있었다.When each part of the printed wiring board was measured, the depth of the opening 4 was 26.0 µm, the opening width 5 at the top of the opening was 160 µm, and the opening width 6 at the bottom of the opening was 150 µm. Further, as a result of measuring the surface roughness, the surface roughness Ra of the solder resist layer surface 9 was 0.80 µm, and the surface roughness Ra of the bottom portion 10 of the solder resist layer opening was 0.90 µm. In addition, as a result of microscopic observation of the solder resist layer surface 9 around the solder resist layer opening 4, the opening 4, and the solder resist layer opening bottom 10 around the connection portion 2, the solder resist layer (3) The entire surface was roughened.

(비교예 2)(Comparative Example 2)

구리 피복 적층판 (면적 170 ㎜ × 200 ㎜, 동박 두께 18 ㎛, 기재 두께 0.4 ㎜) 에 에칭 레지스트를 사용한 서브트랙티브법으로, 직경 50 ㎛ 의 원형의 접속부 (2) 를 갖는 회로 기판을 제작했다. 다음으로, 솔더 레지스트 필름 (타이요 잉크 제조 주식회사 제조, 상품명 : PFR-800 AUS410) 을 상기 회로 기판 상에 진공 열압착시켰다 (라미네이트 온도 75 ℃, 흡인 시간 30 초, 가압 시간 10 초). 이에 따라 절연 기판 (1) 표면으로부터 솔더 레지스트층 (3) 표면까지의 드라이 막두께가 38.0 ㎛ 인 솔더 레지스트층 (3) 을 형성했다. 그 후, 밀착 노광기를 사용하여, 1000 mJ/㎠ 의 에너지로 솔더 레지스트층 (3) 전체면을 노광하고, 또한 열풍 건조기를 사용하여 150 ℃ 에서 30 분의 가열을 행했다.A circuit board having a circular connecting portion 2 having a diameter of 50 µm was produced by a subtractive method using an etching resist on a copper-clad laminate (area 170 mm × 200 mm, copper foil thickness 18 µm, substrate thickness 0.4 mm). Next, a solder resist film (manufactured by Taiyo Ink Co., Ltd., trade name: PFR-800 AUS410) was vacuum thermocompressed onto the circuit board (lamination temperature 75 ° C, suction time 30 seconds, press time 10 seconds). Thus, a solder resist layer 3 having a dry film thickness of 38.0 µm from the surface of the insulating substrate 1 to the surface of the solder resist layer 3 was formed. Thereafter, the entire surface of the solder resist layer 3 was exposed at an energy of 1000 mJ / cm 2 using an adhesion exposure machine, and heating was performed at 150 ° C for 30 minutes using a hot air dryer.

다음으로, 블라스트용 레지스트 필름 (미쯔비시 제지 주식회사 제조, 상품명 : MS7100) 을 열압착시켰다. 다음으로, 접속부 (2) 의 중심으로부터 외측으로 80 ㎛ 외측까지의 영역 이외의 영역에 활성 광선이 조사되는 패턴을 갖는 포토마스크 (8) 를 이용하여, 밀착 노광기로, 100 mJ/㎠ 의 에너지로, 블라스트용 레지스트 필름에 노광을 실시하고, 그 후 현상 처리를 행하여 미노광의 블라스트용 레지스트 필름을 제거했다.Next, the blast resist film (Mitsubishi Paper Corporation make, brand name: MS7100) was thermocompression-bonded. Next, using a photomask 8 having a pattern in which active light is irradiated to a region other than the region from the center of the connecting portion 2 to the outside of 80 µm outside, at an energy of 100 mJ / cm 2 using an adhesion exposure machine. , The blast resist film was exposed, and after that, a development treatment was performed to remove the unexposed blast resist film.

다음으로, 블라스트용 레지스트 필름의 위로부터 샌드 블라스트 처리 (연마재 : SiC #800, 블라스트압 0.15 MPa) 하여 솔더 레지스트층 (3) 에 개구부 (4) 를 형성한 후, 블라스트용 레지스트 필름을 박리했다. 솔더 레지스트층 표면 (9) 으로부터 솔더 레지스트층 개구부 바닥부 (10) 까지의 깊이를 측정한 결과, 깊이는 26.0 ㎛ 이며, 개구부 상부의 개구폭 (5) 은 160 ㎛, 개구부 바닥부의 개구폭 (6) 은 140 ㎛ 였다. 또, 솔더 레지스트층 표면 (9) 의 표면 거칠기 Ra 는 0.03 ㎛ 이며, 솔더 레지스트층 개구부 바닥부 (10) 의 표면 거칠기 Ra 는 1.20 ㎛ 였다. 또한, 솔더 레지스트층 개구부 바닥부 (10) 의 솔더 레지스트층 (3) 을 현미경 관찰한 결과, 전체면이 조면화되어 있었다.Next, a sandblasting treatment (polishing material: SiC # 800, blasting pressure of 0.15 MPa) was performed on top of the blast resist film to form openings 4 in the solder resist layer 3, and then the blast resist film was peeled. As a result of measuring the depth from the solder resist layer surface 9 to the solder resist layer opening bottom portion 10, the depth is 26.0 µm, the opening width 5 at the top of the opening is 160 µm, and the opening width at the bottom of the opening (6 ) Was 140 μm. Further, the surface roughness Ra of the solder resist layer surface 9 was 0.03 µm, and the surface roughness Ra of the bottom portion 10 of the solder resist layer opening was 1.20 µm. Moreover, as a result of microscopic observation of the solder resist layer 3 of the bottom portion 10 of the solder resist layer opening, the entire surface was roughened.

실시예 1 ~ 6 및 비교예 1 및 2 에 의해 제조된 프린트 배선판은, 접속부 (2) 가 개구부 (4) 에 의해 솔더 레지스트층 (3) 으로부터 부분적으로 노출된 상태이므로, 이 프린트 배선판을 사용하여, 개구부 (4) 에 있어서 노출된 접속부 (2) 를 범프 또는 볼패드로 하여, 땜납볼 등에 의해 전자 부품을 접속하는 경우, 접속부 (2) 가 고밀도로 배치된 프린트 배선판에 있어서도 접속부 (2) 와 절연 기판 (1) 의 접착 강도 및 접속부 (2) 와 땜납의 접착 강도가 커져, 높은 접속 신뢰성을 얻을 수 있다.In the printed wiring boards produced by Examples 1 to 6 and Comparative Examples 1 and 2, since the connecting portion 2 was partially exposed from the solder resist layer 3 by the opening 4, this printed wiring board was used. In the case of connecting electronic parts by solder balls or the like using the connection portion 2 exposed in the opening 4 as a bump or ball pad, the connection portion 2 and the connection portion 2 are also provided in a printed wiring board in which the connection portions 2 are disposed at a high density. The adhesive strength of the insulating substrate 1 and the adhesive strength of the connection portion 2 and the solder are increased, whereby high connection reliability can be obtained.

또한, 실시예 1 ~ 6 에 의해 제작 제조된 프린트 배선판은, 레이저 가공, 디스미어 처리나 샌드 블라스트에 의해 솔더 레지스트층에 개구부 (4) 를 형성한 비교예 3 및 비교예 4 의 프린트 배선판과 비교해서 솔더 레지스트층 (3) 의 강도가 높아, 높은 접속 신뢰성을 얻을 수 있다.In addition, the printed wiring boards produced and manufactured in Examples 1 to 6 were compared with the printed wiring boards of Comparative Examples 3 and 4 in which the openings 4 were formed in the solder resist layer by laser processing, desmear processing, or sand blasting. Thus, the strength of the solder resist layer 3 is high, and high connection reliability can be obtained.

실시예 1 내지 6 에서는, 솔더 레지스트층 (3) 의 개구부 (4) 에 있어서의 개구부 상부의 개구폭 (5) 이 개구부 바닥부의 개구폭 (6) 이하인 프린트 배선판을 얻을 수 있었다. 이들 프린트 배선판에서는, 개구부 (4) 에 있어서 노출된 접속부 (2) 를 범프 또는 볼패드로 하여, 땜납볼 등에 의해 전자 부품을 접속하는 경우, 개구부 상부의 개구폭 (5) 이 개구부 바닥부의 개구폭 (6) 보다 큰 종래의 프린트 배선판보다 땜납과 접속부 (2) 의 접착 강도가 커져, 높은 접속 신뢰성을 얻을 수 있다. 또, 실시예 1 ~ 3 과 실시예 4 ~ 6 을 비교하면, 개구부 상부의 개구폭 (5) 이 개구부 바닥부의 개구폭 (6) 보다 작은 실시예 4 ~ 6 의 프린트 배선판쪽이, 개구부 상부의 개구폭 (5) 과 개구부 바닥부의 개구폭 (6) 이 같은 실시예 1 ~ 3 의 프린트 배선판보다 높은 접속 신뢰성을 얻을 수 있다. 또, 평활화 처리에 의해 개구부 (4) 의 바닥부의 표면 거칠기 Ra 가 저하된 실시예 2, 3, 5 및 6 의 프린트 배선판은, 실시예 1, 4 의 프린트 배선판보다 솔더 레지스트층 (3) 의 강도가 높아, 프린트 배선판의 신뢰성을 향상시킬 수 있다.In Examples 1 to 6, a printed wiring board in which the opening width 5 at the top of the opening in the opening 4 of the solder resist layer 3 is equal to or less than the opening width 6 at the bottom of the opening was obtained. In these printed wiring boards, in the case of connecting electronic components by solder balls or the like using the connecting portion 2 exposed in the opening 4 as a bump or ball pad, the opening width 5 at the top of the opening is the opening width at the bottom of the opening (6) The adhesive strength of the solder and the connection portion 2 is greater than that of the larger conventional printed wiring board, and high connection reliability can be obtained. Further, when Examples 1 to 3 and Examples 4 to 6 are compared, the printed wiring boards of Examples 4 to 6 in which the opening width 5 at the top of the opening is smaller than the opening width 6 at the bottom of the opening, The connection reliability of the opening width 5 and the opening width 6 at the bottom of the opening can be obtained higher than those of the printed wiring boards of Examples 1 to 3. In addition, the printed wiring boards of Examples 2, 3, 5 and 6 in which the surface roughness Ra of the bottom portion of the opening 4 was lowered by the smoothing treatment, the strength of the solder resist layer 3 was higher than the printed wiring boards of Examples 1 and 4 Is high, and the reliability of the printed wiring board can be improved.

실시예 7 ~ 22 는, 도 7 의 제조 방법으로 프린트 배선판을 제조하고 있다.Examples 7-22 manufacture the printed wiring board by the manufacturing method of FIG.

(실시예 7)(Example 7)

<공정 (A)><Process (A)>

구리 피복 적층판 (면적 170 ㎜ × 200 ㎜, 동박 두께 18 ㎛, 기재 두께 0.4 ㎜) 의 일부를 600 ㎛ × 600 ㎛ 의 전자 부품 탑재부로서 상정한 영역을 설정하고, 그 영역 내에 에칭 레지스트를 사용한 서브트랙티브법으로, 직경 100 ㎛ 의 원형의 접속부 (2) 를 갖는 회로 기판을 제작했다. 다음으로, 드라이 필름 형상 솔더 레지스트 (타이요 잉크 제조 주식회사 제조, 상품명 : PFR-800 AUS410) 를 진공 열압착시켰다. 이에 따라 절연 기판 (1) 표면으로부터 솔더 레지스트층 표면 (9) 까지의 드라이 막두께가 38.0 ㎛ 인 솔더 레지스트층 (3) 을 형성했다.A region where a portion of the copper-clad laminate (area 170 mm × 200 mm, copper foil thickness 18 µm, substrate thickness 0.4 mm) was assumed as an electronic component mounting portion of 600 µm × 600 µm was set, and a subtrack using an etching resist in the region By the TV method, a circuit board having a circular connecting portion 2 having a diameter of 100 µm was produced. Next, a dry film-shaped solder resist (manufactured by Taiyo Ink Co., Ltd., trade name: PFR-800 AUS410) was vacuum thermocompressed. Thus, a solder resist layer 3 having a dry film thickness of 38.0 µm from the surface of the insulating substrate 1 to the surface of the solder resist layer 9 was formed.

<공정 (C1)><Process (C1)>

다음으로, 전자 부품 탑재부로서 상정한 영역 이외에 활성 광선이 조사되는 패턴을 갖는 포토마스크 (8) 를 이용하여, 밀착 노광기로, 300 mJ/㎠ 의 에너지로, 솔더 레지스트층 (3) 에 노광을 실시했다.Next, using a photomask 8 having a pattern irradiated with actinic rays other than the area assumed as the electronic component mounting portion, the solder resist layer 3 is exposed with an energy of 300 mJ / cm 2 with an adhesion exposure machine. did.

<공정 (B1)><Process (B1)>

다음으로, 캐리어 필름을 박리한 후, 10 질량% 의 메타규산나트륨 수용액 (액온도 25 ℃) 에 16 초간 침지함으로써 미노광부의 솔더 레지스트층 (3) 을 박막화하여, 솔더 레지스트층 (3) 에 제 1 개구부 (11) 를 형성했다. 미셀 제거 처리, 수세 처리, 건조 처리의 후에, 솔더 레지스트층 표면 (9) 으로부터 제 1 개구부의 바닥부 (12) 까지의 깊이를 측정한 결과, 깊이는 15.0 ㎛ 이며, 제 1 개구부 상부의 개구폭 (15) 은 600 ㎛, 제 1 개구부 바닥부의 개구폭 (16) 은 600 ㎛ 였다.Next, after peeling the carrier film, the solder resist layer 3 of the unexposed portion is thinned by immersion in a 10% by mass aqueous sodium metasilicate solution (liquid temperature 25 ° C.) for 16 seconds, and the solder resist layer 3 is prepared. 1 opening 11 was formed. After the micelle removal treatment, water washing treatment, and drying treatment, the depth from the solder resist layer surface 9 to the bottom 12 of the first opening was measured, and the depth was 15.0 µm, and the opening width of the top of the first opening (15) was 600 µm, and the opening width 16 of the bottom of the first opening was 600 µm.

<공정 (C2)><Process (C2)>

다음으로, 접속부 (2) 의 단부로부터 외측으로 100 ㎛ 외측까지의 영역 이외에 활성 광선이 조사되는 패턴을 갖는 포토마스크 (8) 를 이용하여, 밀착 노광기로, 300 mJ/㎠ 의 에너지로, 솔더 레지스트층 (3) 에 노광을 실시했다.Next, using a photomask 8 having a pattern irradiated with active light in addition to the area from the end of the connecting portion 2 to the outside 100 μm outside, a solder resist with an energy of 300 mJ / cm 2 with an adhesion exposure machine The layer 3 was exposed.

<공정 (B2)><Process (B2)>

다음으로, 10 질량% 의 메타규산나트륨 수용액 (액온도 25 ℃) 에 12 초간 침지함으로써 미노광부의 솔더 레지스트층 (3) 을 박막화하여, 솔더 레지스트층 (3) 으로부터 접속부 (2) 를 노출시켰다. 미셀 제거 처리, 수세 처리, 건조 처리의 후에, 솔더 레지스트층 표면 (9) 으로부터 제 2 개구부의 바닥부 (13) 까지의 깊이를 측정한 결과, 깊이는 26.0 ㎛ 이며, 제 2 개구부 상부의 개구폭 (17) 은 300 ㎛, 제 2 개구부 바닥부의 개구폭 (18) 은 300 ㎛ 였다. 또, 공정 (B2) 에 의해, 제 1 개구부의 바닥부 (12) 의 솔더 레지스트층 (3) 이 막감소했기 때문에, 솔더 레지스트층 표면 (9) 으로부터 제 1 개구부의 바닥부 (12) 까지의 깊이를 측정한 결과, 깊이는 15.5 ㎛ 로 되어 있었다. 또한, 초심도 형상 측정 현미경 (주식회사 키엔스 (KEYENCE) 제조, 품번 「VK-8500」) 을 이용하여 표면 거칠기를 측정한 결과, 솔더 레지스트층 표면 (9) 의 표면 거칠기 Ra 는 0.03 ㎛ 이며, 제 1 개구부의 바닥부 (12) 와 제 2 개구부의 바닥부 (13) 의 표면 거칠기 Ra 는 0.40 ㎛ 였다. 또한, 솔더 레지스트층 (3) 의 개구부의 주위 및 제 1 개구부의 바닥부 (12) 와 제 2 개구부의 바닥부 (13) 를 현미경 관찰한 결과, 스미어의 잔류는 확인할 수 없었다.Next, the solder resist layer 3 of the unexposed portion was thinned by immersion in a 10% by mass aqueous sodium metasilicate solution (liquid temperature 25 ° C.) for 12 seconds to expose the connection portion 2 from the solder resist layer 3. After the micelle removal treatment, water washing treatment, and drying treatment, the depth from the solder resist layer surface 9 to the bottom 13 of the second opening was measured, the depth was 26.0 µm, and the opening width of the top of the second opening (17) was 300 µm, and the opening width 18 at the bottom of the second opening was 300 µm. Moreover, since the solder resist layer 3 of the bottom 12 of the first opening was reduced by the step (B2), the surface of the solder resist layer 9 to the bottom 12 of the first opening was reduced. As a result of measuring the depth, the depth was 15.5 µm. In addition, the surface roughness Ra of the solder resist layer surface 9 was 0.03 µm as a result of measuring the surface roughness using an ultra-depth shape measurement microscope (manufactured by Keyence Co., Ltd., part number "VK-8500"). The surface roughness Ra of the bottom 12 of the opening and the bottom 13 of the second opening was 0.40 µm. Further, as a result of microscopic observation of the periphery of the opening of the solder resist layer 3 and the bottom 12 of the first opening and the bottom 13 of the second opening, residual smear could not be confirmed.

초심도 형상 측정 현미경 (주식회사 키엔스 제조, 품번 「VK-8500」) 에 의한 산술 평균 표면 거칠기 Ra 는, JIS B0601-1994 표면 거칠기-정의에 준한 계산식을 이용하고 있다. 또한, 측정 영역은 900 ㎛2, 기준 길이는 40 ㎛ 로 했다.The arithmetic mean surface roughness Ra by an ultra-depth shape measurement microscope (manufactured by Keyence Co., Ltd., product number "VK-8500") uses a calculation formula based on JIS B0601-1994 surface roughness-definition. In addition, the measurement area was 900 µm 2 and the reference length was 40 µm.

(실시예 8)(Example 8)

공정 (B2) 의 후에 평활화 처리 (80 ℃, 30 초) 를 행하는 것 이외에는 실시예 7 과 동일한 방법으로 제작한 프린트 배선판의 각 부의 측정을 행한 바, 솔더 레지스트층 표면 (9) 으로부터 제 1 개구부의 바닥부 (12) 까지의 깊이를 측정한 결과, 깊이는 15.5 ㎛ 이며, 제 1 개구부 상부의 개구폭 (15) 은 600 ㎛, 제 1 개구부 바닥부의 개구폭 (16) 은 600 ㎛ 였다. 솔더 레지스트층 표면 (9) 으로부터 제 2 개구부의 바닥부 (13) 까지의 깊이를 측정한 결과, 깊이는 26.0 ㎛ 이며, 제 2 개구부 상부의 개구폭 (17) 은 300 ㎛, 제 2 개구부 바닥부의 개구폭 (18) 은 300 ㎛ 였다. 솔더 레지스트층 표면 (9) 의 표면 거칠기 Ra 는 0.03 ㎛ 이며, 제 1 개구부의 바닥부 (12) 의 표면 거칠기 Ra 는 0.40 ㎛ 이며, 제 2 개구부의 바닥부 (13) 의 표면 거칠기 Ra 는 0.08 ㎛ 였다. 또한, 솔더 레지스트층 (3) 의 개구부의 주위 및 제 1 개구부의 바닥부 (12) 와 제 2 개구부의 바닥부 (13) 를 현미경 관찰한 결과, 스미어의 잔류는 확인할 수 없었다.After each step of the printed wiring board produced in the same manner as in Example 7, except that the smoothing treatment (80 ° C., 30 seconds) was performed after the step (B2), the first openings from the solder resist layer surface 9 were measured. As a result of measuring the depth to the bottom portion 12, the depth was 15.5 µm, the opening width 15 on the top of the first opening was 600 µm, and the opening width 16 on the bottom of the first opening was 600 µm. As a result of measuring the depth from the surface of the solder resist layer 9 to the bottom 13 of the second opening, the depth is 26.0 μm, the opening width 17 on the top of the second opening is 300 μm, and the bottom of the second opening The opening width 18 was 300 µm. The surface roughness Ra of the solder resist layer surface 9 is 0.03 μm, the surface roughness Ra of the bottom 12 of the first opening is 0.40 μm, and the surface roughness Ra of the bottom 13 of the second opening is 0.08 μm. It was. Further, as a result of microscopic observation of the periphery of the opening of the solder resist layer 3 and the bottom 12 of the first opening and the bottom 13 of the second opening, residual smear could not be confirmed.

(실시예 9)(Example 9)

공정 (B1) 의 후에 평활화 처리 (80 ℃, 30 초) 를 행하는 것 이외에는 실시예 7 과 동일한 방법으로 제작한 프린트 배선판의 각 부의 측정을 행한 바, 솔더 레지스트층 표면 (9) 으로부터 제 1 개구부의 바닥부 (12) 까지의 깊이를 측정한 결과, 깊이는 15.5 ㎛ 이며, 제 1 개구부 상부의 개구폭 (15) 은 600 ㎛, 제 1 개구부 바닥부의 개구폭 (16) 은 600 ㎛ 였다. 솔더 레지스트층 표면 (9) 으로부터 제 2 개구부의 바닥부 (13) 까지의 깊이를 측정한 결과, 깊이는 26.0 ㎛ 이며, 제 2 개구부 상부의 개구폭 (17) 은 300 ㎛, 제 2 개구부 바닥부의 개구폭 (18) 은 300 ㎛ 였다. 솔더 레지스트층 표면 (9) 의 표면 거칠기 Ra 는 0.03 ㎛ 이며, 제 1 개구부의 바닥부 (12) 의 표면 거칠기 Ra 는 0.08 ㎛ 이며, 제 2 개구부의 바닥부 (13) 의 표면 거칠기 Ra 는 0.40 ㎛ 였다. 또한, 솔더 레지스트층 (3) 의 개구부의 주위 및 제 1 개구부의 바닥부 (12) 와 제 2 개구부의 바닥부 (13) 를 현미경 관찰한 결과, 스미어의 잔류는 확인할 수 없었다.After each step of the printed wiring board produced in the same manner as in Example 7, except that a smoothing treatment (80 ° C., 30 seconds) was performed after the step (B1), the first opening was opened from the solder resist layer surface (9). As a result of measuring the depth to the bottom portion 12, the depth was 15.5 µm, the opening width 15 on the top of the first opening was 600 µm, and the opening width 16 on the bottom of the first opening was 600 µm. As a result of measuring the depth from the surface of the solder resist layer 9 to the bottom 13 of the second opening, the depth is 26.0 μm, the opening width 17 on the top of the second opening is 300 μm, and the bottom of the second opening The opening width 18 was 300 µm. The surface roughness Ra of the solder resist layer surface 9 is 0.03 μm, the surface roughness Ra of the bottom 12 of the first opening is 0.08 μm, and the surface roughness Ra of the bottom 13 of the second opening is 0.40 μm. It was. Further, as a result of microscopic observation of the periphery of the opening of the solder resist layer 3 and the bottom 12 of the first opening and the bottom 13 of the second opening, residual smear could not be confirmed.

(실시예 10)(Example 10)

공정 (B1) 과 공정 (B2) 의 후에 평활화 처리 (80 ℃, 30 초) 를 행하는 것 이외에는 실시예 7 과 동일한 방법으로 제작한 프린트 배선판의 각 부의 측정을 행한 바, 솔더 레지스트층 표면 (9) 으로부터 제 1 개구부의 바닥부 (12) 까지의 깊이를 측정한 결과, 깊이는 15.5 ㎛ 이며, 제 1 개구부 상부의 개구폭 (15) 은 600 ㎛, 제 1 개구부 바닥부의 개구폭 (16) 은 600 ㎛ 였다. 솔더 레지스트층 표면 (9) 으로부터 제 2 개구부의 바닥부 (13) 까지의 깊이를 측정한 결과, 깊이는 26.0 ㎛ 이며, 제 2 개구부 상부의 개구폭 (17) 은 300 ㎛, 제 2 개구부 바닥부의 개구폭 (18) 은 300 ㎛ 였다. 솔더 레지스트층 표면 (9) 의 표면 거칠기 Ra 는 0.03 ㎛ 이며, 제 1 개구부의 바닥부 (12) 의 표면 거칠기 Ra 는 0.08 ㎛ 이며, 제 2 개구부의 바닥부 (13) 의 표면 거칠기 Ra 는 0.08 ㎛ 였다. 또한, 솔더 레지스트층 (3) 의 개구부의 주위 및 제 1 개구부의 바닥부 (12) 와 제 2 개구부의 바닥부 (13) 를 현미경 관찰한 결과, 스미어의 잔류는 확인할 수 없었다.After the step (B1) and the step (B2) were measured for each part of the printed wiring board produced in the same manner as in Example 7, except that a smoothing treatment (80 ° C, 30 seconds) was performed, the solder resist layer surface 9 As a result of measuring the depth from the bottom to the bottom 12 of the first opening, the depth is 15.5 μm, the opening width 15 of the top of the first opening is 600 μm, and the opening width 16 of the bottom of the first opening is 600 It was µm. As a result of measuring the depth from the surface of the solder resist layer 9 to the bottom 13 of the second opening, the depth is 26.0 μm, the opening width 17 on the top of the second opening is 300 μm, and the bottom of the second opening The opening width 18 was 300 µm. The surface roughness Ra of the solder resist layer surface 9 is 0.03 μm, the surface roughness Ra of the bottom 12 of the first opening is 0.08 μm, and the surface roughness Ra of the bottom 13 of the second opening is 0.08 μm. It was. Further, as a result of microscopic observation of the periphery of the opening of the solder resist layer 3 and the bottom 12 of the first opening and the bottom 13 of the second opening, residual smear could not be confirmed.

(실시예 11)(Example 11)

공정 (C2) 의 노광량을 200 mJ/㎠ 로 행하는 것 이외에는 실시예 7 과 동일한 방법으로 제작한 프린트 배선판의 각 부의 측정을 행한 바, 솔더 레지스트층 표면 (9) 으로부터 제 1 개구부의 바닥부 (12) 까지의 깊이를 측정한 결과, 깊이는 16.0 ㎛ 이며, 제 1 개구부 상부의 개구폭 (15) 은 600 ㎛, 제 1 개구부 바닥부의 개구폭 (16) 은 600 ㎛ 였다. 솔더 레지스트층 표면 (9) 으로부터 제 2 개구부의 바닥부 (13) 까지의 깊이를 측정한 결과, 깊이는 26.0 ㎛ 이며, 제 2 개구부 상부의 개구폭 (17) 은 300 ㎛, 제 2 개구부 바닥부의 개구폭 (18) 은 320 ㎛ 였다. 솔더 레지스트층 표면 (9) 의 표면 거칠기 Ra 는 0.03 ㎛ 이며, 제 1 개구부의 바닥부 (12) 의 표면 거칠기 Ra 는 0.40 ㎛ 이며, 제 2 개구부의 바닥부 (13) 의 표면 거칠기 Ra 는 0.40 ㎛ 였다. 또한, 솔더 레지스트층 (3) 의 개구부의 주위 및 제 1 개구부의 바닥부 (12) 와 제 2 개구부의 바닥부 (13) 를 현미경 관찰한 결과, 스미어의 잔류는 확인할 수 없었다.When each part of the printed wiring board produced in the same manner as in Example 7 was measured except that the exposure amount of the step (C2) was 200 mJ / cm 2, the bottom portion 12 of the first opening from the surface of the solder resist layer 9 As a result of measuring the depth up to), the depth was 16.0 µm, the opening width 15 at the top of the first opening was 600 µm, and the opening width 16 at the bottom of the first opening was 600 µm. As a result of measuring the depth from the surface of the solder resist layer 9 to the bottom 13 of the second opening, the depth is 26.0 μm, the opening width 17 on the top of the second opening is 300 μm, and the bottom of the second opening The opening width 18 was 320 µm. The surface roughness Ra of the solder resist layer surface 9 is 0.03 μm, the surface roughness Ra of the bottom 12 of the first opening is 0.40 μm, and the surface roughness Ra of the bottom 13 of the second opening is 0.40 μm. It was. Further, as a result of microscopic observation of the periphery of the opening of the solder resist layer 3 and the bottom 12 of the first opening and the bottom 13 of the second opening, residual smear could not be confirmed.

(실시예 12)(Example 12)

공정 (C2) 의 노광량을 200 mJ/㎠ 로 행하고, 공정 (B2) 의 후에 평활화 처리 (80 ℃, 30 초) 를 행하는 것 이외에는 실시예 7 과 동일한 방법으로 제작한 프린트 배선판의 각 부의 측정을 행한 바, 솔더 레지스트층 표면 (9) 으로부터 제 1 개구부의 바닥부 (12) 까지의 깊이를 측정한 결과, 깊이는 16.0 ㎛ 이며, 제 1 개구부 상부의 개구폭 (15) 은 600 ㎛, 제 1 개구부 바닥부의 개구폭 (16) 은 600 ㎛ 였다. 솔더 레지스트층 표면 (9) 으로부터 제 2 개구부의 바닥부 (13) 까지의 깊이를 측정한 결과, 깊이는 26.0 ㎛ 이며, 제 2 개구부 상부의 개구폭 (17) 은 300 ㎛, 제 2 개구부 바닥부의 개구폭 (18) 은 320 ㎛ 였다. 솔더 레지스트층 표면 (9) 의 표면 거칠기 Ra 는 0.03 ㎛ 이며, 제 1 개구부의 바닥부 (12) 의 표면 거칠기 Ra 는 0.40 ㎛ 이며, 제 2 개구부의 바닥부 (13) 의 표면 거칠기 Ra 는 0.08 ㎛ 였다. 또한, 솔더 레지스트층 (3) 의 개구부의 주위 및 제 1 개구부의 바닥부 (12) 와 제 2 개구부의 바닥부 (13) 를 현미경 관찰한 결과, 스미어의 잔류는 확인할 수 없었다.Measurement of each part of the printed wiring board produced in the same manner as in Example 7 was performed except that the exposure amount of the step (C2) was 200 mJ / cm 2 and a smoothing treatment (80 ° C, 30 seconds) was performed after the step (B2). As a result of measuring the depth from the surface of the solder resist layer 9 to the bottom 12 of the first opening, the depth is 16.0 μm, and the opening width 15 on the top of the first opening is 600 μm, the first opening The opening width 16 of the bottom portion was 600 µm. As a result of measuring the depth from the surface of the solder resist layer 9 to the bottom 13 of the second opening, the depth is 26.0 μm, the opening width 17 on the top of the second opening is 300 μm, and the bottom of the second opening The opening width 18 was 320 µm. The surface roughness Ra of the solder resist layer surface 9 is 0.03 μm, the surface roughness Ra of the bottom 12 of the first opening is 0.40 μm, and the surface roughness Ra of the bottom 13 of the second opening is 0.08 μm. It was. Further, as a result of microscopic observation of the periphery of the opening of the solder resist layer 3 and the bottom 12 of the first opening and the bottom 13 of the second opening, residual smear could not be confirmed.

(실시예 13)(Example 13)

공정 (C2) 의 노광량을 200 mJ/㎠ 로 행하고, 공정 (B1) 의 후에 평활화 처리 (80 ℃, 30 초) 를 행하는 것 이외에는 실시예 7 과 동일한 방법으로 제작한 프린트 배선판의 각 부의 측정을 행한 바, 솔더 레지스트층 표면 (9) 으로부터 제 1 개구부의 바닥부 (12) 까지의 깊이를 측정한 결과, 깊이는 16.0 ㎛ 이며, 제 1 개구부 상부의 개구폭 (15) 은 600 ㎛, 제 1 개구부 바닥부의 개구폭 (16) 은 600 ㎛ 였다. 솔더 레지스트층 표면 (9) 으로부터 제 2 개구부의 바닥부 (13) 까지의 깊이를 측정한 결과, 깊이는 26.0 ㎛ 이며, 제 2 개구부 상부의 개구폭 (17) 은 300 ㎛, 제 2 개구부 바닥부의 개구폭 (18) 은 320 ㎛ 였다. 솔더 레지스트층 표면 (9) 의 표면 거칠기 Ra 는 0.03 ㎛ 이며, 제 1 개구부의 바닥부 (12) 의 표면 거칠기 Ra 는 0.08 ㎛ 이며, 제 2 개구부의 바닥부 (13) 의 표면 거칠기 Ra 는 0.40 ㎛ 였다. 또한, 솔더 레지스트층 (3) 의 개구부의 주위 및 제 1 개구부의 바닥부 (12) 와 제 2 개구부의 바닥부 (13) 를 현미경 관찰한 결과, 스미어의 잔류는 확인할 수 없었다.Measurement of each part of the printed wiring board produced in the same manner as in Example 7 was performed except that the exposure amount of the step (C2) was 200 mJ / cm 2 and a smoothing treatment (80 ° C, 30 seconds) was performed after the step (B1). As a result of measuring the depth from the surface of the solder resist layer 9 to the bottom 12 of the first opening, the depth is 16.0 μm, and the opening width 15 on the top of the first opening is 600 μm, the first opening The opening width 16 of the bottom portion was 600 µm. As a result of measuring the depth from the surface of the solder resist layer 9 to the bottom 13 of the second opening, the depth is 26.0 μm, the opening width 17 on the top of the second opening is 300 μm, and the bottom of the second opening The opening width 18 was 320 µm. The surface roughness Ra of the solder resist layer surface 9 is 0.03 μm, the surface roughness Ra of the bottom 12 of the first opening is 0.08 μm, and the surface roughness Ra of the bottom 13 of the second opening is 0.40 μm. It was. Further, as a result of microscopic observation of the periphery of the opening of the solder resist layer 3 and the bottom 12 of the first opening and the bottom 13 of the second opening, residual smear could not be confirmed.

(실시예 14)(Example 14)

공정 (C2) 의 노광량을 200 mJ/㎠ 로 행하고, 공정 (B1) 과 공정 (B2) 의 후에 평활화 처리 (80 ℃, 30 초) 를 행하는 것 이외에는 실시예 7 과 동일한 방법으로 제작한 프린트 배선판의 각 부의 측정을 행한 바, 솔더 레지스트층 표면 (9) 으로부터 제 1 개구부의 바닥부 (12) 까지의 깊이를 측정한 결과, 깊이는 16.0 ㎛ 이며, 제 1 개구부 상부의 개구폭 (15) 은 600 ㎛, 제 1 개구부 바닥부의 개구폭 (16) 은 600 ㎛ 였다. 솔더 레지스트층 표면 (9) 으로부터 제 2 개구부의 바닥부 (13) 까지의 깊이를 측정한 결과, 깊이는 26 ㎛ 이며, 제 2 개구부 상부의 개구폭 (17) 은 300 ㎛, 제 2 개구부 바닥부의 개구폭 (18) 은 320 ㎛ 였다. 솔더 레지스트층 표면 (9) 의 표면 거칠기 Ra 는 0.03 ㎛ 이며, 제 1 개구부의 바닥부 (12) 의 표면 거칠기 Ra 는 0.08 ㎛ 이며, 제 2 개구부의 바닥부 (13) 의 표면 거칠기 Ra 는 0.08 ㎛ 였다. 또한, 솔더 레지스트층 (3) 의 개구부의 주위 및 제 1 개구부의 바닥부 (12) 와 제 2 개구부의 바닥부 (13) 를 현미경 관찰한 결과, 스미어의 잔류는 확인할 수 없었다.Of the printed wiring board produced in the same manner as in Example 7, except that the exposure amount of the step (C2) was performed at 200 mJ / cm 2 and a smoothing treatment (80 ° C, 30 seconds) was performed after the steps (B1) and (B2). As a result of measuring each part, as a result of measuring the depth from the surface of the solder resist layer 9 to the bottom 12 of the first opening, the depth was 16.0 µm, and the opening width 15 on the top of the first opening was 600 The opening width 16 of the bottom portion of the first opening portion was 600 µm. As a result of measuring the depth from the surface of the solder resist layer 9 to the bottom 13 of the second opening, the depth is 26 μm, the opening width 17 above the second opening is 300 μm, and the bottom of the second opening The opening width 18 was 320 µm. The surface roughness Ra of the solder resist layer surface 9 is 0.03 μm, the surface roughness Ra of the bottom 12 of the first opening is 0.08 μm, and the surface roughness Ra of the bottom 13 of the second opening is 0.08 μm. It was. Further, as a result of microscopic observation of the periphery of the opening of the solder resist layer 3 and the bottom 12 of the first opening and the bottom 13 of the second opening, residual smear could not be confirmed.

(실시예 15)(Example 15)

공정 (C1) 의 노광량을 200 mJ/㎠ 로 행하는 것 이외에는 실시예 7 과 동일한 방법으로 제작한 프린트 배선판의 각 부의 측정을 행한 바, 솔더 레지스트층 표면 (9) 으로부터 제 1 개구부의 바닥부 (12) 까지의 깊이를 측정한 결과, 깊이는 15.5 ㎛ 이며, 제 1 개구부 상부의 개구폭 (15) 은 600 ㎛, 제 1 개구부 바닥부의 개구폭 (16) 은 620 ㎛ 였다. 솔더 레지스트층 표면 (9) 으로부터 제 2 개구부의 바닥부 (13) 까지의 깊이를 측정한 결과, 깊이는 26.0 ㎛ 이며, 제 2 개구부 상부의 개구폭 (17) 은 300 ㎛, 제 2 개구부 바닥부의 개구폭 (18) 은 300 ㎛ 였다. 솔더 레지스트층 표면 (9) 의 표면 거칠기 Ra 는 0.03 ㎛ 이며, 제 1 개구부의 바닥부 (12) 의 표면 거칠기 Ra 는 0.40 ㎛ 이며, 제 2 개구부의 바닥부 (13) 의 표면 거칠기 Ra 는 0.40 ㎛ 였다. 또한, 솔더 레지스트층 (3) 의 개구부의 주위 및 제 1 개구부의 바닥부 (12) 와 제 2 개구부의 바닥부 (13) 를 현미경 관찰한 결과, 스미어의 잔류는 확인할 수 없었다.When each part of the printed wiring board produced in the same manner as in Example 7 was measured except that the exposure amount of the step (C1) was 200 mJ / cm 2, the bottom portion 12 of the first opening from the surface of the solder resist layer 9 As a result of measuring the depth up to), the depth was 15.5 µm, the opening width 15 at the top of the first opening was 600 µm, and the opening width 16 at the bottom of the first opening was 620 µm. As a result of measuring the depth from the surface of the solder resist layer 9 to the bottom 13 of the second opening, the depth is 26.0 μm, the opening width 17 on the top of the second opening is 300 μm, and the bottom of the second opening The opening width 18 was 300 µm. The surface roughness Ra of the solder resist layer surface 9 is 0.03 μm, the surface roughness Ra of the bottom 12 of the first opening is 0.40 μm, and the surface roughness Ra of the bottom 13 of the second opening is 0.40 μm. It was. Further, as a result of microscopic observation of the periphery of the opening of the solder resist layer 3 and the bottom 12 of the first opening and the bottom 13 of the second opening, residual smear could not be confirmed.

(실시예 16)(Example 16)

공정 (C1) 의 노광량을 200 mJ/㎠ 로 행하고, 공정 (B2) 의 후에 평활화 처리 (80 ℃, 30 초) 를 행하는 것 이외에는 실시예 7 과 동일한 방법으로 제작한 프린트 배선판의 각 부의 측정을 행한 바, 솔더 레지스트층 표면 (9) 으로부터 제 1 개구부의 바닥부 (12) 까지의 깊이를 측정한 결과, 깊이는 15.5 ㎛ 이며, 제 1 개구부 상부의 개구폭 (15) 은 600 ㎛, 제 1 개구부 바닥부의 개구폭 (16) 은 620 ㎛ 였다. 솔더 레지스트층 표면 (9) 으로부터 제 2 개구부의 바닥부 (13) 까지의 깊이를 측정한 결과, 깊이는 26.0 ㎛ 이며, 제 2 개구부 상부의 개구폭 (17) 은 300 ㎛, 제 2 개구부 바닥부의 개구폭 (18) 은 300 ㎛ 였다. 솔더 레지스트층 표면 (9) 의 표면 거칠기 Ra 는 0.03 ㎛ 이며, 제 1 개구부의 바닥부 (12) 의 표면 거칠기 Ra 는 0.40 ㎛ 이며, 제 2 개구부의 바닥부 (13) 의 표면 거칠기 Ra 는 0.08 ㎛ 였다. 또한, 솔더 레지스트층 (3) 의 개구부의 주위 및 제 1 개구부의 바닥부 (12) 와 제 2 개구부의 바닥부 (13) 를 현미경 관찰한 결과, 스미어의 잔류는 확인할 수 없었다.Measurement of each part of the printed wiring board produced in the same manner as in Example 7 was performed except that the exposure amount of the step (C1) was 200 mJ / cm 2 and a smoothing treatment (80 ° C, 30 seconds) was performed after the step (B2). As a result of measuring the depth from the surface of the solder resist layer 9 to the bottom 12 of the first opening, the depth is 15.5 μm, and the opening width 15 on the top of the first opening is 600 μm, the first opening The opening width 16 of the bottom portion was 620 µm. As a result of measuring the depth from the surface of the solder resist layer 9 to the bottom 13 of the second opening, the depth is 26.0 μm, the opening width 17 on the top of the second opening is 300 μm, and the bottom of the second opening The opening width 18 was 300 µm. The surface roughness Ra of the solder resist layer surface 9 is 0.03 μm, the surface roughness Ra of the bottom 12 of the first opening is 0.40 μm, and the surface roughness Ra of the bottom 13 of the second opening is 0.08 μm. It was. Further, as a result of microscopic observation of the periphery of the opening of the solder resist layer 3 and the bottom 12 of the first opening and the bottom 13 of the second opening, residual smear could not be confirmed.

(실시예 17)(Example 17)

공정 (C1) 의 노광량을 200 mJ/㎠ 로 행하고, 공정 (B1) 의 후에 평활화 처리 (80 ℃, 30 초) 를 행하는 것 이외에는 실시예 7 과 동일한 방법으로 제작한 프린트 배선판의 각 부의 측정을 행한 바, 솔더 레지스트층 표면 (9) 으로부터 제 1 개구부의 바닥부 (12) 까지의 깊이를 측정한 결과, 깊이는 15.5 ㎛ 이며, 제 1 개구부 상부의 개구폭 (15) 은 600 ㎛, 제 1 개구부 바닥부의 개구폭 (16) 은 620 ㎛ 였다. 솔더 레지스트층 표면 (9) 으로부터 제 2 개구부의 바닥부 (13) 까지의 깊이를 측정한 결과, 깊이는 26.0 ㎛ 이며, 제 2 개구부 상부의 개구폭 (17) 은 300 ㎛, 제 2 개구부 바닥부의 개구폭 (18) 은 300 ㎛ 였다. 솔더 레지스트층 표면 (9) 의 표면 거칠기 Ra 는 0.03 ㎛ 이며, 제 1 개구부의 바닥부 (12) 의 표면 거칠기 Ra 는 0.08 ㎛ 이며, 제 2 개구부의 바닥부 (13) 의 표면 거칠기 Ra 는 0.40 ㎛ 였다. 또한, 솔더 레지스트층 (3) 의 개구부의 주위 및 제 1 개구부의 바닥부 (12) 와 제 2 개구부의 바닥부 (13) 를 현미경 관찰한 결과, 스미어의 잔류는 확인할 수 없었다.Measurement of each part of the printed wiring board produced in the same manner as in Example 7 was performed except that the exposure amount of the step (C1) was 200 mJ / cm 2 and a smoothing treatment (80 ° C, 30 seconds) was performed after the step (B1). As a result of measuring the depth from the surface of the solder resist layer 9 to the bottom 12 of the first opening, the depth is 15.5 μm, and the opening width 15 on the top of the first opening is 600 μm, the first opening The opening width 16 of the bottom portion was 620 µm. As a result of measuring the depth from the surface of the solder resist layer 9 to the bottom 13 of the second opening, the depth is 26.0 μm, the opening width 17 on the top of the second opening is 300 μm, and the bottom of the second opening The opening width 18 was 300 µm. The surface roughness Ra of the solder resist layer surface 9 is 0.03 μm, the surface roughness Ra of the bottom 12 of the first opening is 0.08 μm, and the surface roughness Ra of the bottom 13 of the second opening is 0.40 μm. It was. Further, as a result of microscopic observation of the periphery of the opening of the solder resist layer 3 and the bottom 12 of the first opening and the bottom 13 of the second opening, residual smear could not be confirmed.

(실시예 18)(Example 18)

공정 (C1) 의 노광량을 200 mJ/㎠ 로 행하고, 공정 (B1) 과 공정 (B2) 의 후에 평활화 처리 (80 ℃, 30 초) 를 행하는 것 이외에는 실시예 7 과 동일한 방법으로 제작한 프린트 배선판의 각 부의 측정을 행한 바, 솔더 레지스트층 표면 (9) 으로부터 제 1 개구부의 바닥부 (12) 까지의 깊이를 측정한 결과, 깊이는 15.5 ㎛ 이며, 제 1 개구부 상부의 개구폭 (15) 은 600 ㎛, 제 1 개구부 바닥부의 개구폭 (16) 은 620 ㎛ 였다. 솔더 레지스트층 표면 (9) 으로부터 제 2 개구부의 바닥부 (13) 까지의 깊이를 측정한 결과, 깊이는 26.0 ㎛ 이며, 제 2 개구부 상부의 개구폭 (17) 은 300 ㎛, 제 2 개구부 바닥부의 개구폭 (18) 은 300 ㎛ 였다. 솔더 레지스트층 표면 (9) 의 표면 거칠기 Ra 는 0.03 ㎛ 이며, 제 1 개구부의 바닥부 (12) 의 표면 거칠기 Ra 는 0.08 ㎛ 이며, 제 2 개구부의 바닥부 (13) 의 표면 거칠기 Ra 는 0.08 ㎛ 였다. 또한, 솔더 레지스트층 (3) 의 개구부의 주위 및 제 1 개구부의 바닥부 (12) 와 제 2 개구부의 바닥부 (13) 를 현미경 관찰한 결과, 스미어의 잔류는 확인할 수 없었다.Of the printed wiring board produced in the same manner as in Example 7, except that the exposure amount of the step (C1) was 200 mJ / cm 2 and a smoothing treatment (80 ° C, 30 seconds) was performed after the steps (B1) and (B2). As a result of measuring each part, as a result of measuring the depth from the surface of the solder resist layer 9 to the bottom 12 of the first opening, the depth was 15.5 µm, and the opening width 15 on the top of the first opening was 600 The opening width 16 of the bottom portion of the first opening portion was 620 µm. As a result of measuring the depth from the surface of the solder resist layer 9 to the bottom 13 of the second opening, the depth is 26.0 μm, the opening width 17 on the top of the second opening is 300 μm, and the bottom of the second opening The opening width 18 was 300 µm. The surface roughness Ra of the solder resist layer surface 9 is 0.03 μm, the surface roughness Ra of the bottom 12 of the first opening is 0.08 μm, and the surface roughness Ra of the bottom 13 of the second opening is 0.08 μm. It was. Further, as a result of microscopic observation of the periphery of the opening of the solder resist layer 3 and the bottom 12 of the first opening and the bottom 13 of the second opening, residual smear could not be confirmed.

(실시예 19)(Example 19)

공정 (C1) 과 공정 (C2) 의 노광량을 200 mJ/㎠ 로 행하는 것 이외에는 실시예 7 과 동일한 방법으로 제작한 프린트 배선판의 각 부의 측정을 행한 바, 솔더 레지스트층 표면 (9) 으로부터 제 1 개구부의 바닥부 (12) 까지의 깊이를 측정한 결과, 깊이는 16.0 ㎛ 이며, 제 1 개구부 상부의 개구폭 (15) 은 600 ㎛, 제 1 개구부 바닥부의 개구폭 (16) 은 620 ㎛ 였다. 솔더 레지스트층 표면 (9) 으로부터 제 2 개구부의 바닥부 (13) 까지의 깊이를 측정한 결과, 깊이는 26.0 ㎛ 이며, 제 2 개구부 상부의 개구폭 (17) 은 300 ㎛, 제 2 개구부 바닥부의 개구폭 (18) 은 320 ㎛ 였다. 솔더 레지스트층 표면 (9) 의 표면 거칠기 Ra 는 0.03 ㎛ 이며, 제 1 개구부의 바닥부 (12) 의 표면 거칠기 Ra 는 0.40 ㎛ 이며, 제 2 개구부의 바닥부 (13) 의 표면 거칠기 Ra 는 0.40 ㎛ 였다. 또한, 솔더 레지스트층 (3) 의 개구부의 주위 및 제 1 개구부의 바닥부 (12) 와 제 2 개구부의 바닥부 (13) 를 현미경 관찰한 결과, 스미어의 잔류는 확인할 수 없었다.When each part of the printed wiring board produced in the same manner as in Example 7 was measured except that the exposure doses of the steps (C1) and (C2) were 200 mJ / cm 2, the first opening was obtained from the solder resist layer surface (9). As a result of measuring the depth to the bottom portion 12, the depth was 16.0 µm, the opening width 15 on the top of the first opening was 600 µm, and the opening width 16 on the bottom of the first opening was 620 µm. As a result of measuring the depth from the surface of the solder resist layer 9 to the bottom 13 of the second opening, the depth is 26.0 μm, the opening width 17 on the top of the second opening is 300 μm, and the bottom of the second opening The opening width 18 was 320 µm. The surface roughness Ra of the solder resist layer surface 9 is 0.03 μm, the surface roughness Ra of the bottom 12 of the first opening is 0.40 μm, and the surface roughness Ra of the bottom 13 of the second opening is 0.40 μm. It was. Further, as a result of microscopic observation of the periphery of the opening of the solder resist layer 3 and the bottom 12 of the first opening and the bottom 13 of the second opening, residual smear could not be confirmed.

(실시예 20)(Example 20)

공정 (C1) 과 공정 (C2) 의 노광량을 200 mJ/㎠ 로 행하고, 공정 (B2) 의 후에 평활화 처리 (80 ℃, 30 초) 를 행하는 것 이외에는 실시예 7 과 동일한 방법으로 제작한 프린트 배선판의 각 부의 측정을 행한 바, 솔더 레지스트층 표면 (9) 으로부터 제 1 개구부의 바닥부 (12) 까지의 깊이를 측정한 결과, 깊이는 16.0 ㎛ 이며, 제 1 개구부 상부의 개구폭 (15) 은 600 ㎛, 제 1 개구부 바닥부의 개구폭 (16) 은 620 ㎛ 였다. 솔더 레지스트층 표면 (9) 으로부터 제 2 개구부의 바닥부 (13) 까지의 깊이를 측정한 결과, 깊이는 26.0 ㎛ 이며, 제 2 개구부 상부의 개구폭 (17) 은 300 ㎛, 제 2 개구부 바닥부의 개구폭 (18) 은 320 ㎛ 였다. 솔더 레지스트층 표면 (9) 의 표면 거칠기 Ra 는 0.03 ㎛ 이며, 제 1 개구부의 바닥부 (12) 의 표면 거칠기 Ra 는 0.40 ㎛ 이며, 제 2 개구부의 바닥부 (13) 의 표면 거칠기 Ra 는 0.08 ㎛ 였다. 또한, 솔더 레지스트층 (3) 의 개구부의 주위 및 제 1 개구부의 바닥부 (12) 와 제 2 개구부의 바닥부 (13) 를 현미경 관찰한 결과, 스미어의 잔류는 확인할 수 없었다.Of the printed wiring board produced in the same manner as in Example 7, except that the exposure doses of the steps (C1) and (C2) were performed at 200 mJ / cm 2 and a smoothing treatment (80 ° C, 30 seconds) was performed after the step (B2). As a result of measuring each part, as a result of measuring the depth from the surface of the solder resist layer 9 to the bottom 12 of the first opening, the depth was 16.0 µm, and the opening width 15 on the top of the first opening was 600 The opening width 16 of the bottom portion of the first opening portion was 620 µm. As a result of measuring the depth from the surface of the solder resist layer 9 to the bottom 13 of the second opening, the depth is 26.0 μm, the opening width 17 on the top of the second opening is 300 μm, and the bottom of the second opening The opening width 18 was 320 µm. The surface roughness Ra of the solder resist layer surface 9 is 0.03 μm, the surface roughness Ra of the bottom 12 of the first opening is 0.40 μm, and the surface roughness Ra of the bottom 13 of the second opening is 0.08 μm. It was. Further, as a result of microscopic observation of the periphery of the opening of the solder resist layer 3 and the bottom 12 of the first opening and the bottom 13 of the second opening, residual smear could not be confirmed.

(실시예 21)(Example 21)

공정 (C1) 과 공정 (C2) 의 노광량을 200 mJ/㎠ 로 행하고, 공정 (B1) 의 후에 평활화 처리 (80 ℃, 30 초) 를 행하는 것 이외에는 실시예 7 과 동일한 방법으로 제작한 프린트 배선판의 각 부의 측정을 행한 바, 솔더 레지스트층 표면 (9) 으로부터 제 1 개구부의 바닥부 (12) 까지의 깊이를 측정한 결과, 깊이는 16.0 ㎛ 이며, 제 1 개구부 상부의 개구폭 (15) 은 600 ㎛, 제 1 개구부 바닥부의 개구폭 (16) 은 620 ㎛ 였다. 솔더 레지스트층 표면 (9) 으로부터 제 2 개구부의 바닥부 (13) 까지의 깊이를 측정한 결과, 깊이는 26.0 ㎛ 이며, 제 2 개구부 상부의 개구폭 (17) 은 300 ㎛, 제 2 개구부 바닥부의 개구폭 (18) 은 320 ㎛ 였다. 솔더 레지스트층 표면 (9) 의 표면 거칠기 Ra 는 0.03 ㎛ 이며, 제 1 개구부의 바닥부 (12) 의 표면 거칠기 Ra 는 0.08 ㎛ 이며, 제 2 개구부의 바닥부 (13) 의 표면 거칠기 Ra 는 0.40 ㎛ 였다. 또한, 솔더 레지스트층 (3) 의 개구부의 주위 및 제 1 개구부의 바닥부 (12) 와 제 2 개구부의 바닥부 (13) 를 현미경 관찰한 결과, 스미어의 잔류는 확인할 수 없었다.Of the printed wiring board produced in the same manner as in Example 7, except that the exposure doses of the steps (C1) and (C2) were performed at 200 mJ / cm 2 and a smoothing treatment (80 ° C, 30 seconds) was performed after the step (B1). As a result of measuring each part, as a result of measuring the depth from the surface of the solder resist layer 9 to the bottom 12 of the first opening, the depth was 16.0 µm, and the opening width 15 on the top of the first opening was 600 The opening width 16 of the bottom portion of the first opening portion was 620 µm. As a result of measuring the depth from the surface of the solder resist layer 9 to the bottom 13 of the second opening, the depth is 26.0 μm, the opening width 17 on the top of the second opening is 300 μm, and the bottom of the second opening The opening width 18 was 320 µm. The surface roughness Ra of the solder resist layer surface 9 is 0.03 μm, the surface roughness Ra of the bottom 12 of the first opening is 0.08 μm, and the surface roughness Ra of the bottom 13 of the second opening is 0.40 μm. It was. Further, as a result of microscopic observation of the periphery of the opening of the solder resist layer 3 and the bottom 12 of the first opening and the bottom 13 of the second opening, residual smear could not be confirmed.

(실시예 22)(Example 22)

공정 (C1) 과 공정 (C2) 의 노광량을 200 mJ/㎠ 로 행하고, 공정 (B1) 과 공정 (B2) 의 후에 평활화 처리 (80 ℃, 30 초) 를 행하는 것 이외에는 실시예 7 과 동일한 방법으로 제작한 프린트 배선판의 각 부의 측정을 행한 바, 솔더 레지스트층 표면 (9) 으로부터 제 1 개구부의 바닥부 (12) 까지의 깊이를 측정한 결과, 깊이는 16.0 ㎛ 이며, 제 1 개구부 상부의 개구폭 (15) 은 600 ㎛, 제 1 개구부 바닥부의 개구폭 (16) 은 620 ㎛ 였다. 솔더 레지스트층 표면 (9) 으로부터 제 2 개구부의 바닥부 (13) 까지의 깊이를 측정한 결과, 깊이는 26.0 ㎛ 이며, 제 2 개구부 상부의 개구폭 (17) 은 300 ㎛, 제 2 개구부 바닥부의 개구폭 (18) 은 320 ㎛ 였다. 솔더 레지스트층 표면 (9) 의 표면 거칠기 Ra 는 0.03 ㎛ 이며, 제 1 개구부의 바닥부 (12) 의 표면 거칠기 Ra 는 0.08 ㎛ 이며, 제 2 개구부의 바닥부 (13) 의 표면 거칠기 Ra 는 0.08 ㎛ 였다. 또한, 솔더 레지스트층 (3) 의 개구부의 주위 및 제 1 개구부의 바닥부 (12) 와 제 2 개구부의 바닥부 (13) 를 현미경 관찰한 결과, 스미어의 잔류는 확인할 수 없었다.In the same manner as in Example 7, except that the exposure doses of Steps (C1) and (C2) were performed at 200 mJ / cm 2 and a smoothing treatment (80 ° C, 30 seconds) was performed after Steps (B1) and (B2). When each part of the produced printed wiring board was measured, as a result of measuring the depth from the surface of the solder resist layer 9 to the bottom 12 of the first opening, the depth was 16.0 µm, and the opening width at the top of the first opening (15) was 600 µm, and the opening width 16 at the bottom of the first opening was 620 µm. As a result of measuring the depth from the surface of the solder resist layer 9 to the bottom 13 of the second opening, the depth is 26.0 μm, the opening width 17 on the top of the second opening is 300 μm, and the bottom of the second opening The opening width 18 was 320 µm. The surface roughness Ra of the solder resist layer surface 9 is 0.03 μm, the surface roughness Ra of the bottom 12 of the first opening is 0.08 μm, and the surface roughness Ra of the bottom 13 of the second opening is 0.08 μm. It was. Further, as a result of microscopic observation of the periphery of the opening of the solder resist layer 3 and the bottom 12 of the first opening and the bottom 13 of the second opening, residual smear could not be confirmed.

실시예 7 내지 22 에서는, 솔더 레지스트층 (3) 의 제 1 개구부 상부의 개구폭 (15) 이 제 1 개구부 바닥부의 개구폭 (16) 이하인 구조 A 를 갖는 프린트 배선판을 얻을 수 있었다. 이들 프린트 배선판에서는, 솔더 레지스트층 (3) 과 언더필의 접착 강도가 향상되기 때문에, 프린트 배선판의 절연 신뢰성을 향상시키는 효과를 얻을 수 있다. 또, 실시예 7 내지 22 에 의해 제조된 프린트 배선판은, 솔더 레지스트층 (3) 의 제 1 개구부 (11) 에 있어서의 개구부 상부의 개구폭 (15) 이 개구부 바닥부의 개구폭 (16) 이하인 구조 A 를 가질 뿐만 아니라, 또한 제 2 개구부 (14) 에 있어서의 개구부 상부의 개구폭 (17) 이 개구부 바닥부의 개구폭 (18) 이하인 구조 B 를 갖는 것에 의해, 솔더 레지스트층 (3) 과 언더필의 접착 강도가 향상되기 때문에, 프린트 배선판의 절연 신뢰성을 향상시킬 수 있고, 또한 땜납과 접속부 (2) 의 접착 강도가 향상되기 때문에, 접속부 (2) 에 배치한 땜납볼을 통해 전자 부품을 접속하는 경우, 양자간에 높은 접속 신뢰성을 얻을 수 있다.In Examples 7 to 22, it was possible to obtain a printed wiring board having a structure A in which the opening width 15 above the first opening of the solder resist layer 3 is equal to or less than the opening width 16 of the bottom of the first opening. In these printed wiring boards, since the adhesive strength between the solder resist layer 3 and the underfill is improved, an effect of improving insulation reliability of the printed wiring board can be obtained. Further, in the printed wiring boards produced in Examples 7 to 22, the structure in which the opening width 15 above the opening in the first opening 11 of the solder resist layer 3 is equal to or less than the opening width 16 of the bottom of the opening By not only having A, but also having a structure B in which the opening width 17 at the top of the opening in the second opening 14 is equal to or less than the opening width 18 at the bottom of the opening, the solder resist layer 3 and the underfill When the bonding strength is improved, the insulation reliability of the printed wiring board can be improved, and since the bonding strength of the solder and the connecting portion 2 is improved, when connecting electronic components through the solder balls arranged in the connecting portion 2 , High connection reliability can be obtained between the two.

또, 솔더 레지스트층 (3) 의 제 1 개구부 (11) 에 있어서의 개구부 상부의 개구폭 (15) 이 개구부 바닥부의 개구폭 (16) 보다 작기 때문에, 솔더 레지스트층 (3) 이 언더필에 파고들어, 그 앵커 효과에 의해, 실시예 15 ~ 22 의 프린트 배선판은, 솔더 레지스트층 (3) 의 제 1 개구부 (11) 에 있어서의 개구부 상부의 개구폭 (15) 이 개구부 바닥부의 개구폭 (16) 과 같은 실시예 7 ~ 14 의 프린트 배선판보다 높은 절연 신뢰성을 얻을 수 있다. 또, 솔더 레지스트층 (3) 의 제 2 개구부 (14) 에 있어서의 개구부 상부의 개구폭 (17) 이 개구부 바닥부의 개구폭 (18) 보다 작기 때문에, 솔더 레지스트층 (3) 이 땜납에 파고들어, 그 앵커 효과에 의해, 실시예 11 ~ 14 및 실시예 19 ~ 22 의 프린트 배선판은, 솔더 레지스트층 (3) 의 제 2 개구부 (14) 에 있어서의 개구부 상부의 개구폭 (17) 이 개구부 바닥부의 개구폭 (18) 과 같은 실시예 7 ~ 10 및 실시예 15 ~ 18 의 프린트 배선판보다 높은 접속 신뢰성을 얻을 수 있다.Moreover, since the opening width 15 at the top of the opening in the first opening 11 of the solder resist layer 3 is smaller than the opening width 16 at the bottom of the opening, the solder resist layer 3 penetrates into the underfill. By the anchor effect, in the printed wiring boards of Examples 15 to 22, the opening width 15 above the opening in the first opening 11 of the solder resist layer 3 is such that the opening width 16 of the bottom of the opening Higher insulation reliability than the printed wiring boards of Examples 7 to 14 can be obtained. Further, since the opening width 17 at the top of the opening in the second opening 14 of the solder resist layer 3 is smaller than the opening width 18 at the bottom of the opening, the solder resist layer 3 penetrates into the solder. By the anchor effect, in the printed wiring boards of Examples 11 to 14 and Examples 19 to 22, the opening width 17 above the opening in the second opening 14 of the solder resist layer 3 is the bottom of the opening. Connection reliability higher than that of the printed wiring boards of Examples 7 to 10 and Examples 15 to 18 such as the negative opening width 18 can be obtained.

또, 평활화 처리에 의해 제 1 개구부의 바닥부 (12) 의 표면 거칠기 Ra 가 저하된 실시예 9, 13, 17, 21 의 프린트 배선판, 제 2 개구부의 바닥부 (13) 의 표면 거칠기 Ra 가 저하된 실시예 8, 12, 16, 20 의 프린트 배선판, 및 제 1 개구부의 바닥부 (12) 와 제 2 개구부의 바닥부 (13) 의 표면 거칠기 Ra 가 저하된 실시예 10, 14, 18, 22 의 프린트 배선판은, 실시예 7, 11, 15, 19 의 프린트 배선판보다 솔더 레지스트층 (3) 의 강도가 높아, 프린트 배선판의 신뢰성을 향상시킬 수 있다.Moreover, the surface roughness Ra of the printed wiring boards of Examples 9, 13, 17, and 21 of which the surface roughness Ra of the bottom part 12 of the 1st opening part fell by the smoothing process falls. Printed circuit boards of Examples 8, 12, 16 and 20, and Examples 10, 14, 18 and 22 in which the surface roughness Ra of the bottom 12 of the first opening and the bottom 13 of the second opening was decreased. In the printed wiring board, the strength of the solder resist layer 3 is higher than that of the printed wiring boards of Examples 7, 11, 15, and 19, and reliability of the printed wiring board can be improved.

실시예 23 ~ 26 은, 도 8 의 제조 방법으로 프린트 배선판을 제조하고 있다.Examples 23 to 26 produce printed wiring boards by the manufacturing method of FIG. 8.

(실시예 23)(Example 23)

<공정 (A1)><Process (A1)>

구리 피복 적층판 (면적 170 ㎜ × 200 ㎜, 동박 두께 18 ㎛, 기재 두께 0.4 ㎜) 의 일부를 600 ㎛ × 600 ㎛ 의 전자 부품 탑재부로서 상정한 영역을 설정하고, 그 영역 내에 에칭 레지스트를 사용한 서브트랙티브법으로, 직경 100 ㎛ 의 원형의 접속부 (2) 를 갖는 회로 기판을 제작했다. 다음으로, 드라이 필름상 솔더 레지스트 (타이요 잉크 제조 주식회사 제조, 상품명 : PFR-800 AUS410) 를 진공 열압착시켰다. 이에 따라 절연 기판 (1) 표면에 드라이 막두께가 38.0 ㎛ 인 제 1 솔더 레지스트층 (3-1) 을 형성했다.A region where a portion of the copper-clad laminate (area 170 mm × 200 mm, copper foil thickness 18 µm, substrate thickness 0.4 mm) was assumed as an electronic component mounting portion of 600 µm × 600 µm was set, and a subtrack using an etching resist in the region By the TV method, a circuit board having a circular connecting portion 2 having a diameter of 100 µm was produced. Next, a dry film-like solder resist (manufactured by Taiyo Ink Co., Ltd., trade name: PFR-800 AUS410) was vacuum thermocompressed. Thus, a first solder resist layer 3-1 having a dry film thickness of 38.0 µm was formed on the surface of the insulating substrate 1.

<공정 (C1)><Process (C1)>

다음으로, 접속부 (2) 의 단부로부터 외측으로 100 ㎛ 외측까지의 영역 이외에 활성 광선이 조사되는 패턴을 갖는 포토마스크 (8) 를 이용하여, 밀착 노광기로, 300 mJ/㎠ 의 에너지로, 제 1 솔더 레지스트층 (3-1) 에 노광을 실시했다.Next, using a photomask 8 having a pattern irradiated with active light in addition to the region from the end of the connecting portion 2 to the outside 100 μm outside, the contact exposure machine was used, at an energy of 300 mJ / cm 2, for the first The solder resist layer 3-1 was exposed.

<공정 (B)><Process (B)>

다음으로, 캐리어 필름을 박리한 후, 10 질량% 의 메타규산나트륨 수용액 (액온도 25 ℃) 에 26 초간 침지함으로써, 미노광부의 제 1 솔더 레지스트층 (3-1) 의 박막화 처리를 행했다. 그 후, 미셀 제거 처리, 수세 처리, 건조 처리를 행하여, 제 1 솔더 레지스트층 (3-1) 으로부터 접속부 (2) 를 노출시켰다. 제 1 솔더 레지스트층 (3-1) 의 표면으로부터 제 2 개구부의 바닥부 (13) 까지의 깊이를 측정한 결과, 깊이는 25.0 ㎛ 였다.Next, after peeling the carrier film, the first solder resist layer 3-1 of the unexposed portion was thinned by immersion in a 10% by mass aqueous sodium metasilicate solution (liquid temperature 25 ° C) for 26 seconds. Thereafter, micelle removal treatment, water washing treatment, and drying treatment were performed to expose the connecting portion 2 from the first solder resist layer 3-1. As a result of measuring the depth from the surface of the first solder resist layer 3-1 to the bottom 13 of the second opening, the depth was 25.0 µm.

<공정 (C2)><Process (C2)>

다음으로, 접속부 (2) 의 단부로부터 외측으로 100 ㎛ 외측까지의 영역에 활성 광선이 조사되는 패턴을 갖는 포토마스크 (8) 를 이용하여, 밀착 노광기로, 300 mJ/㎠ 의 에너지로, 제 1 솔더 레지스트층 (3-1) 에 노광을 실시했다.Next, using a photomask 8 having a pattern in which active light is irradiated from the end portion of the connecting portion 2 to the outside 100 μm outside, using an adhesion exposure machine, at an energy of 300 mJ / cm 2, the first The solder resist layer 3-1 was exposed.

<공정 (A2)><Process (A2)>

다음으로, 공정 (C2) 가 완료한 제 1 솔더 레지스트층 (3-1) 의 위로부터 솔더 레지스트 필름 (타이요 잉크 제조 주식회사 제조, 상품명 : PFR-800 AUS410) 을 진공 열압착시켰다. 이에 따라 제 1 솔더 레지스트층 (3-1) 표면에 드라이 막두께가 18.0 ㎛ 인 제 2 솔더 레지스트층 (3-2) 이 형성되고, 절연 기판 (1) 표면으로부터 솔더 레지스트층 표면 (9) 까지의 드라이 막두께는 56.0 ㎛ 가 되었다.Next, a solder resist film (manufactured by Taiyo Ink Co., Ltd., trade name: PFR-800 AUS410) was vacuum-compressed from above the first solder resist layer 3-1 completed in step (C2). Accordingly, a second solder resist layer 3-2 having a dry film thickness of 18.0 µm is formed on the surface of the first solder resist layer 3-1, and from the surface of the insulating substrate 1 to the surface of the solder resist layer 9 The dry film thickness of was 56.0 µm.

<공정 (C3)><Process (C3)>

다음으로, 전자 부품 탑재부로서 상정한 영역 이외에 활성 광선이 조사되는 패턴을 갖는 포토마스크 (8) 를 이용하여, 밀착 노광기로, 300 mJ/㎠ 의 에너지로, 제 2 솔더 레지스트층 (3-2) 에 노광을 실시했다.Next, a second solder resist layer (3-2) with an energy of 300 mJ / cm 2 with an adhesion exposure machine using a photomask (8) having a pattern irradiated with active light in addition to the region assumed as the electronic component mounting portion. The exposure was performed.

<공정 (D)> <Process (D)>

1 질량% 의 탄산나트륨 수용액 (액온도 30 ℃, 스프레이압 0.15 MPa) 을 이용하여 50 초간 현상 처리를 행함으로써 미노광부의 제 2 솔더 레지스트층 (3-2) 이 제거되어, 제 1 개구부 (11) 를 형성함과 함께, 제 2 솔더 레지스트층 (3-2) 에 의해 덮여 있던, 제 1 솔더 레지스트층 (3-1) 으로부터 노출된 상태의 접속부 (2) 와 접속부 주위의 제 1 솔더 레지스트층 (3-1) 이 다시 노출되었다. 솔더 레지스트층 표면 (9) 으로부터 제 1 개구부의 바닥부 (12) 까지의 깊이를 측정한 결과, 깊이는 18.0 ㎛ 이며, 제 1 개구부 상부의 개구폭 (15) 은 600 ㎛, 제 1 개구부 바닥부의 개구폭 (16) 은 600 ㎛ 였다. 또, 공정 (D) 에 의해, 제 2 개구부의 바닥부 (13) 의 제 1 솔더 레지스트층 (3-1) 이 0.5 ㎛ 막감소했기 때문에, 솔더 레지스트층 표면 (9) 으로부터 제 2 개구부의 바닥부 (13) 까지의 깊이는 43.5 ㎛ 이며, 제 2 개구부 상부의 개구폭 (17) 은 300 ㎛, 제 2 개구부 바닥부의 개구폭 (18) 은 300 ㎛ 였다.The second solder resist layer 3-2 of the unexposed portion was removed by performing the developing treatment for 50 seconds using a 1% by mass aqueous sodium carbonate solution (liquid temperature 30 ° C, spray pressure 0.15 MPa), and the first opening 11 And the first solder resist layer (2) in the state exposed from the first solder resist layer (3-1) and the first solder resist layer around the joint, covered with the second solder resist layer (3-2). 3-1) was exposed again. As a result of measuring the depth from the surface of the solder resist layer 9 to the bottom 12 of the first opening, the depth is 18.0 µm, the opening width 15 on the top of the first opening is 600 µm, and the bottom of the first opening The opening width 16 was 600 µm. Moreover, since the 1st solder resist layer 3-1 of the bottom part 13 of the 2nd opening part reduced by 0.5 micrometers by the process (D), the bottom of a 2nd opening part from the surface of the solder resist layer 9 The depth to the part 13 was 43.5 µm, the opening width 17 at the top of the second opening was 300 µm, and the opening width 18 at the bottom of the second opening was 300 µm.

또, 초심도 형상 측정 현미경 (주식회사 키엔스 (KEYENCE) 제조, 품번 「VK-8500」) 을 이용하여 표면 거칠기를 측정한 결과, 솔더 레지스트층 표면 (9) 의 표면 거칠기 Ra 는 0.03 ㎛ 이며, 제 1 개구부의 바닥부 (12) 의 표면 거칠기 Ra 는 0.05 ㎛ 이며, 제 2 개구부의 바닥부 (13) 의 표면 거칠기 Ra 는 0.40 ㎛ 였다. 또한, 솔더 레지스트층 표면 (9) 및 제 1 개구부의 바닥부 (12) 와 제 2 개구부의 바닥부 (13) 를 현미경 관찰한 결과, 스미어의 잔류는 확인할 수 없었다.The surface roughness Ra of the solder resist layer surface 9 was 0.03 µm as a result of measuring the surface roughness using an ultra-depth shape measurement microscope (manufactured by Keyence Co., Ltd., part number "VK-8500"). The surface roughness Ra of the bottom portion 12 of the opening was 0.05 µm, and the surface roughness Ra of the bottom portion 13 of the second opening portion was 0.40 µm. Moreover, as a result of microscopic observation of the solder resist layer surface 9 and the bottom 12 of the first opening and the bottom 13 of the second opening, the residual of the smear could not be confirmed.

초심도 형상 측정 현미경 (주식회사 키엔스 제조, 품번 「VK-8500」) 에 의한 산술 평균 표면 거칠기 Ra 는, JIS B0601-1994 표면 거칠기-정의에 준한 계산식을 이용하고 있다. 또한, 측정 영역은 900 ㎛2, 기준 길이는 40 ㎛ 로 했다.The arithmetic mean surface roughness Ra by an ultra-depth shape measurement microscope (manufactured by Keyence Co., Ltd., product number "VK-8500") uses a calculation formula based on JIS B0601-1994 surface roughness-definition. In addition, the measurement area was 900 µm 2 and the reference length was 40 µm.

(실시예 24)(Example 24)

공정 (B) 의 후에 평활화 처리 (80 ℃, 30 초) 를 행하는 것 이외에는 실시예 23 과 동일한 방법으로 제작한 프린트 배선판의 각 부의 측정을 행한 바, 솔더 레지스트층 표면 (9) 으로부터 제 1 개구부의 바닥부 (12) 까지의 깊이를 측정한 결과, 깊이는 18.0 ㎛ 이며, 제 1 개구부 상부의 개구폭 (15) 은 600 ㎛, 제 1 개구부 바닥부의 개구폭 (16) 은 600 ㎛ 였다. 솔더 레지스트층 표면 (9) 으로부터 제 2 개구부의 바닥부 (13) 까지의 깊이를 측정한 결과, 깊이는 43.5 ㎛ 이며, 제 2 개구부 상부의 개구폭 (17) 은 300 ㎛, 제 2 개구부 바닥부의 개구폭 (18) 은 300 ㎛ 였다. 솔더 레지스트층 표면 (9) 의 표면 거칠기 Ra 는 0.03 ㎛ 이며, 제 1 개구부의 바닥부 (12) 의 표면 거칠기 Ra 는 0.05 ㎛ 이며, 제 2 개구부의 바닥부 (13) 의 표면 거칠기 Ra 는 0.08 ㎛ 였다. 또한, 솔더 레지스트층 (3) 의 개구부의 주위 및 제 1 개구부의 바닥부 (12) 와 제 2 개구부의 바닥부 (13) 를 현미경 관찰한 결과, 스미어의 잔류는 확인할 수 없었다.When each part of the printed wiring board produced in the same manner as in Example 23 was measured except that the smoothing treatment (80 ° C, 30 seconds) was performed after the step (B), the first openings from the solder resist layer surface 9 were measured. As a result of measuring the depth to the bottom portion 12, the depth was 18.0 µm, the opening width 15 at the top of the first opening was 600 µm, and the opening width 16 at the bottom of the first opening was 600 µm. As a result of measuring the depth from the surface of the solder resist layer 9 to the bottom 13 of the second opening, the depth is 43.5 μm, the opening width 17 above the second opening is 300 μm, and the bottom of the second opening The opening width 18 was 300 µm. The surface roughness Ra of the solder resist layer surface 9 is 0.03 μm, the surface roughness Ra of the bottom 12 of the first opening is 0.05 μm, and the surface roughness Ra of the bottom 13 of the second opening is 0.08 μm. It was. Further, as a result of microscopic observation of the periphery of the opening of the solder resist layer 3 and the bottom 12 of the first opening and the bottom 13 of the second opening, residual smear could not be confirmed.

(실시예 25)(Example 25)

공정 (C1) 의 노광량을 200 mJ/㎠ 로 행하는 것 이외에는 실시예 23 과 동일한 방법으로 제작한 프린트 배선판의 각 부의 측정을 행한 바, 솔더 레지스트층 표면 (9) 으로부터 제 1 개구부의 바닥부 (12) 까지의 깊이를 측정한 결과, 깊이는 18.0 ㎛ 이며, 제 1 개구부 상부의 개구폭 (15) 은 600 ㎛, 제 1 개구부 바닥부의 개구폭 (16) 은 600 ㎛ 였다. 솔더 레지스트층 표면 (9) 으로부터 제 2 개구부의 바닥부 (13) 까지의 깊이를 측정한 결과, 깊이는 43.5 ㎛ 이며, 제 2 개구부 상부의 개구폭 (17) 은 300 ㎛, 제 2 개구부 바닥부의 개구폭 (18) 은 320 ㎛ 였다. 솔더 레지스트층 표면 (9) 의 표면 거칠기 Ra 는 0.03 ㎛ 이며, 제 1 개구부의 바닥부 (12) 의 표면 거칠기 Ra 는 0.05 ㎛ 이며, 제 2 개구부의 바닥부 (13) 의 표면 거칠기 Ra 는 0.40 ㎛ 였다. 또한, 솔더 레지스트층 (3) 의 개구부의 주위 및 제 1 개구부의 바닥부 (12) 와 제 2 개구부의 바닥부 (13) 를 현미경 관찰한 결과, 스미어의 잔류는 확인할 수 없었다.When each part of the printed wiring board produced in the same manner as in Example 23 was measured except that the exposure amount of the step (C1) was 200 mJ / cm 2, the bottom portion 12 of the first opening from the surface of the solder resist layer 9 As a result of measuring the depth up to), the depth was 18.0 µm, the opening width 15 at the top of the first opening was 600 µm, and the opening width 16 at the bottom of the first opening was 600 µm. As a result of measuring the depth from the surface of the solder resist layer 9 to the bottom 13 of the second opening, the depth is 43.5 μm, the opening width 17 above the second opening is 300 μm, and the bottom of the second opening The opening width 18 was 320 µm. The surface roughness Ra of the solder resist layer surface 9 is 0.03 μm, the surface roughness Ra of the bottom 12 of the first opening is 0.05 μm, and the surface roughness Ra of the bottom 13 of the second opening is 0.40 μm. It was. Further, as a result of microscopic observation of the periphery of the opening of the solder resist layer 3 and the bottom 12 of the first opening and the bottom 13 of the second opening, residual smear could not be confirmed.

(실시예 26)(Example 26)

공정 (C1) 의 노광량을 200 mJ/㎠ 로 행하고, 공정 (B) 의 후에 평활화 처리 (80 ℃, 30 초) 를 행하는 것 이외에는 실시예 23 과 동일한 방법으로 제작한 프린트 배선판의 각 부의 측정을 행한 바, 솔더 레지스트층 표면 (9) 으로부터 제 1 개구부의 바닥부 (12) 까지의 깊이를 측정한 결과, 깊이는 18.0 ㎛ 이며, 제 1 개구부 상부의 개구폭 (15) 은 600 ㎛, 제 1 개구부 바닥부의 개구폭 (16) 은 600 ㎛ 였다. 솔더 레지스트층 표면 (9) 으로부터 제 2 개구부의 바닥부 (13) 까지의 깊이를 측정한 결과, 깊이는 43.5 ㎛ 이며, 제 2 개구부 상부의 개구폭 (17) 은 300 ㎛, 제 2 개구부 바닥부의 개구폭 (18) 은 320 ㎛ 였다. 솔더 레지스트층 표면 (9) 의 표면 거칠기 Ra 는 0.03 ㎛ 이며, 제 1 개구부의 바닥부 (12) 의 표면 거칠기 Ra 는 0.05 ㎛ 이며, 제 2 개구부의 바닥부 (13) 의 표면 거칠기 Ra 는 0.08 ㎛ 였다. 또한, 솔더 레지스트층 (3) 의 개구부의 주위 및 제 1 개구부의 바닥부 (12) 와 제 2 개구부의 바닥부 (13) 를 현미경 관찰한 결과, 스미어의 잔류는 확인할 수 없었다.Measurement of each part of the printed wiring board produced in the same manner as in Example 23 was performed except that the exposure amount of the step (C1) was 200 mJ / cm 2 and a smoothing treatment (80 ° C, 30 seconds) was performed after the step (B). As a result of measuring the depth from the surface of the solder resist layer 9 to the bottom 12 of the first opening, the depth is 18.0 µm, and the opening width 15 above the first opening is 600 µm, the first opening The opening width 16 of the bottom portion was 600 µm. As a result of measuring the depth from the surface of the solder resist layer 9 to the bottom 13 of the second opening, the depth is 43.5 μm, the opening width 17 above the second opening is 300 μm, and the bottom of the second opening The opening width 18 was 320 µm. The surface roughness Ra of the solder resist layer surface 9 is 0.03 μm, the surface roughness Ra of the bottom 12 of the first opening is 0.05 μm, and the surface roughness Ra of the bottom 13 of the second opening is 0.08 μm. It was. Further, as a result of microscopic observation of the periphery of the opening of the solder resist layer 3 and the bottom 12 of the first opening and the bottom 13 of the second opening, residual smear could not be confirmed.

실시예 23 내지 26 에서는, 솔더 레지스트층 (3) 의 제 1 개구부 상부의 개구폭 (15) 이 제 1 개구부 바닥부의 개구폭 (16) 이하인 구조 A 를 갖는 프린트 배선판을 얻을 수 있었다. 이들 프린트 배선판에서는, 솔더 레지스트층 (3) 과 언더필의 접착 강도가 향상되기 때문에, 프린트 배선판의 절연 신뢰성을 향상시키는 효과를 얻을 수 있다. 또, 실시예 23 내지 26 에 의해 제조된 프린트 배선판은, 솔더 레지스트층 (3) 의 제 1 개구부 (11) 에 있어서의 개구부 상부의 개구폭 (15) 이 개구부 바닥부의 개구폭 (16) 이하인 구조 A 를 가질 뿐만 아니라, 또한 제 2 개구부 (14) 에 있어서의 개구부 상부의 개구폭 (17) 이 개구부 바닥부의 개구폭 (18) 이하인 구조 B 를 갖는 것에 의해, 솔더 레지스트층 (3) 과 언더필의 접착 강도가 향상되기 때문에, 프린트 배선판의 절연 신뢰성을 향상시킬 수 있고, 또한 땜납과 접속부 (2) 의 접착 강도가 향상되기 때문에, 접속부 (2) 에 배치한 땜납볼을 통해 전자 부품을 접속하는 경우, 양자간에 높은 접속 신뢰성을 얻을 수 있다.In Examples 23 to 26, a printed wiring board having a structure A in which the opening width 15 above the first opening of the solder resist layer 3 is equal to or less than the opening width 16 of the bottom of the first opening was obtained. In these printed wiring boards, since the adhesive strength between the solder resist layer 3 and the underfill is improved, an effect of improving insulation reliability of the printed wiring board can be obtained. Further, the printed wiring boards produced by Examples 23 to 26 have a structure in which the opening width 15 above the opening in the first opening 11 of the solder resist layer 3 is equal to or less than the opening width 16 of the bottom of the opening. By not only having A, but also having a structure B in which the opening width 17 at the top of the opening in the second opening 14 is equal to or less than the opening width 18 at the bottom of the opening, the solder resist layer 3 and the underfill When the bonding strength is improved, the insulation reliability of the printed wiring board can be improved, and since the bonding strength of the solder and the connecting portion 2 is improved, when connecting electronic components through the solder balls arranged in the connecting portion 2 , High connection reliability can be obtained between the two.

또, 솔더 레지스트층 (3) 의 제 2 개구부 (14) 에 있어서의 개구부 상부의 개구폭 (17) 이 개구부 바닥부의 개구폭 (18) 보다 작기 때문에, 솔더 레지스트층 (3) 이 땜납에 파고들어, 그 앵커 효과에 의해, 실시예 25 와 실시예 26 의 프린트 배선판은, 솔더 레지스트층 (3) 의 제 2 개구부 (14) 에 있어서의 개구부 상부의 개구폭 (17) 이 개구부 바닥부의 개구폭 (18) 과 같은 실시예 23 과 실시예 24 의 프린트 배선판보다 높은 접속 신뢰성을 얻을 수 있다. 또, 평활화 처리에 의해 제 2 개구부의 바닥부 (13) 의 표면 거칠기 Ra 가 저하된 실시예 24 와 실시예 26 의 프린트 배선판은, 실시예 23 과 실시예 25 의 프린트 배선판보다 솔더 레지스트층 (3) 의 강도가 높아, 프린트 배선판의 신뢰성을 향상시킬 수 있다.Further, since the opening width 17 at the top of the opening in the second opening 14 of the solder resist layer 3 is smaller than the opening width 18 at the bottom of the opening, the solder resist layer 3 penetrates into the solder. By the anchor effect, in the printed wiring boards of Examples 25 and 26, the opening width 17 above the opening in the second opening 14 of the solder resist layer 3 is such that the opening width of the bottom of the opening ( 18) It is possible to obtain higher connection reliability than the printed wiring boards of Examples 23 and 24 as described above. Further, the printed wiring boards of Examples 24 and 26 in which the surface roughness Ra of the bottom portion 13 of the second opening was lowered by the smoothing treatment, compared with the printed wiring boards of Examples 23 and 25, the solder resist layer (3 ), And the reliability of the printed wiring board can be improved.

실시예 27 ~ 34 는, 도 9 의 제조 방법으로 프린트 배선판을 제조하고 있다.In Examples 27 to 34, the printed wiring board was manufactured by the manufacturing method of FIG. 9.

(실시예 27)(Example 27)

<공정 (A1)><Process (A1)>

구리 피복 적층판 (면적 170 ㎜ × 200 ㎜, 동박 두께 18 ㎛, 기재 두께 0.4 ㎜) 의 일부를 600 ㎛ × 600 ㎛ 의 부품 탑재부로서 상정한 영역을 설정하고, 그 영역 내에 에칭 레지스트를 사용한 서브트랙티브법으로, 직경 100 ㎛ 의 원형의 접속부 (2) 를 갖는 회로 기판을 제조했다. 다음으로, 드라이 필름상 솔더 레지스트 (타이요 잉크 제조 주식회사 제조, 상품명 : PFR-800 AUS410) 를 진공 열압착시켰다. 이에 따라 절연 기판 (1) 표면에 드라이 막두께가 38.0 ㎛ 인 제 1 솔더 레지스트층 (3-1) 을 형성했다.A region assumed for a part of a copper-clad laminate (area 170 mm × 200 mm, copper foil thickness 18 µm, substrate thickness 0.4 mm) as a part mounting portion of 600 µm × 600 µm, and subtractive using an etching resist in the region By the method, a circuit board having a circular connecting portion 2 having a diameter of 100 µm was produced. Next, a dry film-like solder resist (manufactured by Taiyo Ink Co., Ltd., trade name: PFR-800 AUS410) was vacuum thermocompressed. Thus, a first solder resist layer 3-1 having a dry film thickness of 38.0 µm was formed on the surface of the insulating substrate 1.

<공정 (B1)><Process (B1)>

다음으로, 캐리어 필름을 박리한 후, 10 질량% 의 메타규산나트륨 수용액 (액온도 25 ℃) 에 26 초간 침지함으로써, 제 1 솔더 레지스트층 (3-1) 의 박막화 처리를 행했다. 그 후, 미셀 제거 처리, 수세 처리, 건조 처리를 행하여, 제 1 솔더 레지스트층 (3-1) 으로부터 접속부 (2) 를 노출시켰다. 박막화 처리 후의 제 1 솔더 레지스트층 (3-1) 표면으로부터 접속부 (2) 상부까지의 높이를 측정한 결과, 높이는 5.0 ㎛ 였다.Next, after peeling the carrier film, the first soldering resist layer 3-1 was thinned by immersion in a 10% by mass aqueous sodium metasilicate solution (liquid temperature 25 ° C) for 26 seconds. Thereafter, micelle removal treatment, water washing treatment, and drying treatment were performed to expose the connecting portion 2 from the first solder resist layer 3-1. As a result of measuring the height from the surface of the first solder resist layer 3-1 after the thinning treatment to the upper portion of the connecting portion 2, the height was 5.0 µm.

<공정 (C1)><Process (C1)>

다음으로, 밀착 노광기로, 300 mJ/㎠ 의 에너지로 제 1 솔더 레지스트층 (3-1) 의 전체면에 노광을 실시했다.Next, the entire surface of the first solder resist layer 3-1 was exposed with an energy of 300 mJ / cm 2 with an adhesive exposure machine.

<공정 (A2)><Process (A2)>

다음으로, 공정 (C1) 이 완료한 제 1 솔더 레지스트층 (3-1) 의 위로부터 솔더 레지스트 필름 (타이요 잉크 제조 주식회사 제조, 상품명 : PFR-800 AUS410) 을 진공 열압착시켰다. 이에 따라 제 1 솔더 레지스트층 (3-1) 표면에 드라이 막두께가 28.0 ㎛ 인 제 2 솔더 레지스트층 (3-2) 이 형성되고, 절연 기판 (1) 표면으로부터 제 2 솔더 레지스트층 (3-2) 의 표면까지의 드라이 막두께는 41.0 ㎛ 가 되었다.Next, a solder resist film (manufactured by Taiyo Ink Co., Ltd., trade name: PFR-800 AUS410) was vacuum-compressed from above the first solder resist layer 3-1 in which the process (C1) was completed. Accordingly, a second solder resist layer 3-2 having a dry film thickness of 28.0 μm is formed on the surface of the first solder resist layer 3-1, and a second solder resist layer (3- The dry film thickness to the surface of 2) was 41.0 µm.

<공정 (C2)><Process (C2)>

다음으로, 전자 부품 탑재부로서 상정한 영역 이외에 활성 광선이 조사되는 패턴을 갖는 포토마스크 (8) 를 이용하여, 밀착 노광기로, 300 mJ/㎠ 의 에너지로, 제 2 솔더 레지스트층 (3-2) 에 노광을 실시했다.Next, a second solder resist layer (3-2) with an energy of 300 mJ / cm 2 with an adhesion exposure machine using a photomask (8) having a pattern irradiated with active light in addition to the region assumed as the electronic component mounting portion. The exposure was performed.

<공정 (B2)><Process (B2)>

다음으로, 캐리어 필름을 박리한 후, 10 질량% 의 메타규산나트륨 수용액 (액온도 25 ℃) 에 19 초간 침지함으로써, 미노광부의 제 2 솔더 레지스트층 (3-2) 의 박막화 처리를 행했다. 그 후, 미셀 제거 처리, 수세 처리, 건조 처리를 행하여, 제 1 개구부 (11) 를 형성했다. 제 2 솔더 레지스트층 (3-2) 표면으로부터 제 1 개구부의 바닥부 (12) 까지의 깊이를 측정한 결과, 깊이는 18.0 ㎛ 였다.Next, after peeling the carrier film, the second solder resist layer 3-2 of the unexposed portion was thinned by immersion in a 10% by mass aqueous sodium metasilicate solution (liquid temperature 25 ° C) for 19 seconds. Thereafter, micelle removal treatment, water washing treatment, and drying treatment were performed to form the first opening 11. As a result of measuring the depth from the surface of the second solder resist layer 3-2 to the bottom 12 of the first opening, the depth was 18.0 µm.

<공정 (C3)><Process (C3)>

다음으로, 접속부 (2) 의 단부로부터 외측으로 100 ㎛ 외측까지의 영역 이외에 활성 광선이 조사되는 패턴을 갖는 포토마스크 (8) 를 이용하여, 밀착 노광기로, 300 mJ/㎠ 의 에너지로, 제 2 솔더 레지스트층 (3-2) 에 노광을 실시했다.Next, using a photomask 8 having a pattern irradiated with active light in addition to the region from the end of the connecting portion 2 to the outside 100 μm outside, the contact exposure machine was used, at an energy of 300 mJ / cm 2, and the second. The solder resist layer 3-2 was exposed.

<공정 (D)> <Process (D)>

1 질량% 의 탄산나트륨 수용액 (액온도 30 ℃, 스프레이압 0.15 MPa) 을 이용하여 15 초간 현상 처리를 행함으로써 미노광부의 제 2 솔더 레지스트층 (3-2) 이 제거되어, 제 2 솔더 레지스트층 (3-2) 에 의해 덮여 있던, 제 1 솔더 레지스트층 (3-1) 으로부터 노출된 상태의 접속부 (2) 와 접속부 주위의 제 1 솔더 레지스트층 (3-1) 이 다시 노출되고, 제 1 개구부의 바닥부 (12) 의 제 2 솔더 레지스트층 (3-2) 과 제 2 개구부의 바닥부 (13) 의 제 1 솔더 레지스트층 (3-1) 이 막감소했다. 제 1 개구부의 바닥부 (12) 로부터 제 2 개구부의 바닥부 (13) 까지의 깊이는 10.0 ㎛ 이며, 솔더 레지스트층 표면 (9) 으로부터 제 1 개구부의 바닥부 (12) 까지의 깊이를 측정한 결과, 깊이는 18.5 ㎛ 이며, 제 1 개구부 상부의 개구폭 (15) 은 600 ㎛, 제 1 개구부 바닥부의 개구폭 (16) 은 600 ㎛ 였다. 또, 솔더 레지스트층 표면 (9) 으로부터 제 2 개구부의 바닥부 (13) 까지의 깊이는 28.5 ㎛ 이며, 제 2 개구부 상부의 개구폭 (17) 은 300 ㎛, 제 2 개구부 바닥부의 개구폭 (18) 은 300 ㎛ 였다.The second solder resist layer 3-2 of the unexposed portion was removed by performing the development treatment for 15 seconds using an aqueous solution of sodium carbonate in 1% by mass (liquid temperature 30 ° C, spray pressure 0.15 MPa), and the second solder resist layer ( The connection part 2 in the state exposed from the 1st soldering resist layer 3-1 covered by 3-2) and the 1st soldering resist layer 3-1 surrounding the connection part are exposed again, and a 1st opening part The second solder resist layer 3-2 of the bottom portion 12 and the first solder resist layer 3-1 of the bottom portion 13 of the second opening were reduced. The depth from the bottom 12 of the first opening to the bottom 13 of the second opening is 10.0 µm, and the depth from the surface of the solder resist layer 9 to the bottom 12 of the first opening is measured. As a result, the depth was 18.5 µm, the opening width 15 on the top of the first opening was 600 µm, and the opening width 16 on the bottom of the first opening was 600 µm. Further, the depth from the solder resist layer surface 9 to the bottom 13 of the second opening is 28.5 μm, the opening width 17 above the second opening is 300 μm, and the opening width 18 of the bottom of the second opening 18 ) Was 300 μm.

또, 초심도 형상 측정 현미경 (주식회사 키엔스 (KEYENCE) 제조, 품번 「VK-8500」) 을 이용하여 표면 거칠기를 측정한 결과, 솔더 레지스트층 표면 (9) 의 표면 거칠기 Ra 는 0.03 ㎛ 이며, 제 1 개구부의 바닥부 (12) 의 표면 거칠기 Ra 는 0.40 ㎛ 이며, 제 2 개구부의 바닥부 (13) 의 표면 거칠기 Ra 는 0.42 ㎛ 였다. 또한, 솔더 레지스트층 표면 (9) 및 제 1 개구부의 바닥부 (12) 와 제 2 개구부의 바닥부 (13) 를 현미경 관찰한 결과, 스미어의 잔류는 확인할 수 없었다.The surface roughness Ra of the solder resist layer surface 9 was 0.03 µm as a result of measuring the surface roughness using an ultra-depth shape measurement microscope (manufactured by Keyence Co., Ltd., part number "VK-8500"). The surface roughness Ra of the bottom portion 12 of the opening was 0.40 µm, and the surface roughness Ra of the bottom portion 13 of the second opening portion was 0.42 µm. Moreover, as a result of microscopic observation of the solder resist layer surface 9 and the bottom 12 of the first opening and the bottom 13 of the second opening, the residual of the smear could not be confirmed.

초심도 형상 측정 현미경 (주식회사 키엔스 제조, 품번 「VK-8500」) 에 의한 산술 평균 표면 거칠기 Ra 는, JIS B0601-1994 표면 거칠기-정의에 준한 계산식을 이용하고 있다. 또한, 측정 영역은 900 ㎛2, 기준 길이는 40 ㎛ 로 했다.The arithmetic mean surface roughness Ra by an ultra-depth shape measurement microscope (manufactured by Keyence Co., Ltd., product number "VK-8500") uses a calculation formula based on JIS B0601-1994 surface roughness-definition. In addition, the measurement area was 900 µm 2 and the reference length was 40 µm.

(실시예 28)(Example 28)

공정 (B1) 의 후에 평활화 처리 (80 ℃, 30 초) 를 행하는 것 이외에는 실시예 27 과 동일한 방법으로 제작한 프린트 배선판의 각 부의 측정을 행한 바, 솔더 레지스트층 표면 (9) 으로부터 제 1 개구부의 바닥부 (12) 까지의 깊이를 측정한 결과, 깊이는 18.5 ㎛ 이며, 제 1 개구부 상부의 개구폭 (15) 은 600 ㎛, 제 1 개구부 바닥부의 개구폭 (16) 은 600 ㎛ 였다. 솔더 레지스트층 표면 (9) 으로부터 제 2 개구부의 바닥부 (13) 까지의 깊이를 측정한 결과, 깊이는 28.5 ㎛ 이며, 제 2 개구부 상부의 개구폭 (17) 은 300 ㎛, 제 2 개구부 바닥부의 개구폭 (18) 은 300 ㎛ 였다. 솔더 레지스트층 표면 (9) 의 표면 거칠기 Ra 는 0.03 ㎛ 이며, 제 1 개구부의 바닥부 (12) 의 표면 거칠기 Ra 는 0.40 ㎛ 이며, 제 2 개구부의 바닥부 (13) 의 표면 거칠기 Ra 는 0.10 ㎛ 였다. 또한, 솔더 레지스트층 (3) 의 개구부의 주위 및 제 1 개구부의 바닥부 (12) 와 제 2 개구부의 바닥부 (13) 를 현미경 관찰한 결과, 스미어의 잔류는 확인할 수 없었다.After each step of the printed wiring board produced in the same manner as in Example 27, except that the smoothing treatment (80 ° C, 30 seconds) was performed after the step (B1), the first openings from the solder resist layer surface 9 were measured. As a result of measuring the depth to the bottom portion 12, the depth was 18.5 µm, the opening width 15 at the top of the first opening was 600 µm, and the opening width 16 at the bottom of the first opening was 600 µm. As a result of measuring the depth from the surface of the solder resist layer 9 to the bottom 13 of the second opening, the depth is 28.5 µm, the opening width 17 above the second opening is 300 µm, and the bottom of the second opening The opening width 18 was 300 µm. The surface roughness Ra of the solder resist layer surface 9 is 0.03 μm, the surface roughness Ra of the bottom 12 of the first opening is 0.40 μm, and the surface roughness Ra of the bottom 13 of the second opening is 0.10 μm. It was. Further, as a result of microscopic observation of the periphery of the opening of the solder resist layer 3 and the bottom 12 of the first opening and the bottom 13 of the second opening, residual smear could not be confirmed.

(실시예 29)(Example 29)

공정 (B2) 의 후에 평활화 처리 (80 ℃, 30 초) 를 행하는 것 이외에는 실시예 27 과 동일한 방법으로 제작한 프린트 배선판의 각 부의 측정을 행한 바, 솔더 레지스트층 표면 (9) 으로부터 제 1 개구부의 바닥부 (12) 까지의 깊이를 측정한 결과, 깊이는 18.5 ㎛ 이며, 제 1 개구부 상부의 개구폭 (15) 은 600 ㎛, 제 1 개구부 바닥부의 개구폭 (16) 은 600 ㎛ 였다. 솔더 레지스트층 표면 (9) 으로부터 제 2 개구부의 바닥부 (13) 까지의 깊이를 측정한 결과, 깊이는 28.5 ㎛ 이며, 제 2 개구부 상부의 개구폭 (17) 은 300 ㎛, 제 2 개구부 바닥부의 개구폭 (18) 은 300 ㎛ 였다. 솔더 레지스트층 표면 (9) 의 표면 거칠기 Ra 는 0.03 ㎛ 이며, 제 1 개구부의 바닥부 (12) 의 표면 거칠기 Ra 는 0.08 ㎛ 이며, 제 2 개구부의 바닥부 (13) 의 표면 거칠기 Ra 는 0.40 ㎛ 였다. 또한, 솔더 레지스트층 (3) 의 개구부의 주위 및 제 1 개구부의 바닥부 (12) 와 제 2 개구부의 바닥부 (13) 를 현미경 관찰한 결과, 스미어의 잔류는 확인할 수 없었다.After each step of the printed wiring board produced in the same manner as in Example 27, except that a smoothing treatment (80 ° C, 30 seconds) was performed after the step (B2), the first openings from the solder resist layer surface 9 were measured. As a result of measuring the depth to the bottom portion 12, the depth was 18.5 µm, the opening width 15 at the top of the first opening was 600 µm, and the opening width 16 at the bottom of the first opening was 600 µm. As a result of measuring the depth from the surface of the solder resist layer 9 to the bottom 13 of the second opening, the depth is 28.5 µm, the opening width 17 above the second opening is 300 µm, and the bottom of the second opening The opening width 18 was 300 µm. The surface roughness Ra of the solder resist layer surface 9 is 0.03 μm, the surface roughness Ra of the bottom 12 of the first opening is 0.08 μm, and the surface roughness Ra of the bottom 13 of the second opening is 0.40 μm. It was. Further, as a result of microscopic observation of the periphery of the opening of the solder resist layer 3 and the bottom 12 of the first opening and the bottom 13 of the second opening, residual smear could not be confirmed.

(실시예 30)(Example 30)

공정 (B1) 과 공정 (B2) 의 후에 평활화 처리 (80 ℃, 30 초) 를 행하는 것 이외에는 실시예 27 과 동일한 방법으로 제작한 프린트 배선판의 각 부의 측정을 행한 바, 솔더 레지스트층 표면 (9) 으로부터 제 1 개구부의 바닥부 (12) 까지의 깊이를 측정한 결과, 깊이는 18.5 ㎛ 이며, 제 1 개구부 상부의 개구폭 (15) 은 600 ㎛, 제 1 개구부 바닥부의 개구폭 (16) 은 600 ㎛ 였다. 솔더 레지스트층 표면 (9) 으로부터 제 2 개구부의 바닥부 (13) 까지의 깊이를 측정한 결과, 깊이는 28.5 ㎛ 이며, 제 2 개구부 상부의 개구폭 (17) 은 300 ㎛, 제 2 개구부 바닥부의 개구폭 (18) 은 300 ㎛ 였다. 솔더 레지스트층 표면 (9) 의 표면 거칠기 Ra 는 0.03 ㎛ 이며, 제 1 개구부의 바닥부 (12) 의 표면 거칠기 Ra 는 0.08 ㎛ 이며, 제 2 개구부의 바닥부 (13) 의 표면 거칠기 Ra 는 0.10 ㎛ 였다. 또한, 솔더 레지스트층 (3) 의 개구부의 주위 및 제 1 개구부의 바닥부 (12) 와 제 2 개구부의 바닥부 (13) 를 현미경 관찰한 결과, 스미어의 잔류는 확인할 수 없었다.After each step of the printed wiring board produced in the same manner as in Example 27, except that the smoothing treatment (80 ° C, 30 seconds) was performed after the steps (B1) and (B2), the solder resist layer surface (9) As a result of measuring the depth from the bottom to the bottom 12 of the first opening, the depth is 18.5 μm, the opening width 15 of the top of the first opening is 600 μm, and the opening width 16 of the bottom of the first opening is 600 It was µm. As a result of measuring the depth from the surface of the solder resist layer 9 to the bottom 13 of the second opening, the depth is 28.5 µm, the opening width 17 above the second opening is 300 µm, and the bottom of the second opening The opening width 18 was 300 µm. The surface roughness Ra of the solder resist layer surface 9 is 0.03 μm, the surface roughness Ra of the bottom 12 of the first opening is 0.08 μm, and the surface roughness Ra of the bottom 13 of the second opening is 0.10 μm. It was. Further, as a result of microscopic observation of the periphery of the opening of the solder resist layer 3 and the bottom 12 of the first opening and the bottom 13 of the second opening, residual smear could not be confirmed.

(실시예 31)(Example 31)

공정 (C2) 의 노광량을 200 mJ/㎠ 로 행하는 것 이외에는 실시예 27 과 동일한 방법으로 제작한 프린트 배선판의 각 부의 측정을 행한 바, 솔더 레지스트층 표면 (9) 으로부터 제 1 개구부의 바닥부 (12) 까지의 깊이를 측정한 결과, 깊이는 18.5 ㎛ 이며, 제 1 개구부 상부의 개구폭 (15) 은 600 ㎛, 제 1 개구부 바닥부의 개구폭 (16) 은 620 ㎛ 였다. 솔더 레지스트층 표면 (9) 으로부터 제 2 개구부의 바닥부 (13) 까지의 깊이를 측정한 결과, 깊이는 28.5 ㎛ 이며, 제 2 개구부 상부의 개구폭 (17) 은 300 ㎛, 제 2 개구부 바닥부의 개구폭 (18) 은 300 ㎛ 였다. 솔더 레지스트층 표면 (9) 의 표면 거칠기 Ra 는 0.03 ㎛ 이며, 제 1 개구부의 바닥부 (12) 의 표면 거칠기 Ra 는 0.40 ㎛ 이며, 제 2 개구부의 바닥부 (13) 의 표면 거칠기 Ra 는 0.40 ㎛ 였다. 또한, 솔더 레지스트층 (3) 의 개구부의 주위 및 제 1 개구부의 바닥부 (12) 와 제 2 개구부의 바닥부 (13) 를 현미경 관찰한 결과, 스미어의 잔류는 확인할 수 없었다.When each part of the printed wiring board produced in the same manner as in Example 27 was measured except that the exposure amount of the step (C2) was 200 mJ / cm 2, the bottom 12 of the first opening from the surface of the solder resist layer 9 As a result of measuring the depth up to), the depth was 18.5 µm, the opening width 15 at the top of the first opening was 600 µm, and the opening width 16 at the bottom of the first opening was 620 µm. As a result of measuring the depth from the surface of the solder resist layer 9 to the bottom 13 of the second opening, the depth is 28.5 µm, the opening width 17 above the second opening is 300 µm, and the bottom of the second opening The opening width 18 was 300 µm. The surface roughness Ra of the solder resist layer surface 9 is 0.03 μm, the surface roughness Ra of the bottom 12 of the first opening is 0.40 μm, and the surface roughness Ra of the bottom 13 of the second opening is 0.40 μm. It was. Further, as a result of microscopic observation of the periphery of the opening of the solder resist layer 3 and the bottom 12 of the first opening and the bottom 13 of the second opening, residual smear could not be confirmed.

(실시예 32)(Example 32)

공정 (B1) 의 후에 평활화 처리 (80 ℃, 30 초) 를 행하고, 공정 (C2) 의 노광량을 200 mJ/㎠ 로 행하는 것 이외에는 실시예 27 과 동일한 방법으로 제작한 프린트 배선판의 각 부의 측정을 행한 바, 솔더 레지스트층 표면 (9) 으로부터 제 1 개구부의 바닥부 (12) 까지의 깊이를 측정한 결과, 깊이는 18.5 ㎛ 이며, 제 1 개구부 상부의 개구폭 (15) 은 600 ㎛, 제 1 개구부 바닥부의 개구폭 (16) 은 620 ㎛ 였다. 솔더 레지스트층 표면 (9) 으로부터 제 2 개구부의 바닥부 (13) 까지의 깊이를 측정한 결과, 깊이는 28.5 ㎛ 이며, 제 2 개구부 상부의 개구폭 (17) 은 300 ㎛, 제 2 개구부 바닥부의 개구폭 (18) 은 300 ㎛ 였다. 솔더 레지스트층 표면 (9) 의 표면 거칠기 Ra 는 0.03 ㎛ 이며, 제 1 개구부의 바닥부 (12) 의 표면 거칠기 Ra 는 0.40 ㎛ 이며, 제 2 개구부의 바닥부 (13) 의 표면 거칠기 Ra 는 0.10 ㎛ 였다. 또한, 솔더 레지스트층 (3) 의 개구부의 주위 및 제 1 개구부의 바닥부 (12) 와 제 2 개구부의 바닥부 (13) 를 현미경 관찰한 결과, 스미어의 잔류는 확인할 수 없었다.After the step (B1), a smoothing treatment (80 ° C., 30 seconds) was performed, and each part of the printed wiring board produced in the same manner as in Example 27 was measured except that the exposure amount of the step (C2) was 200 mJ / cm 2. As a result of measuring the depth from the surface of the solder resist layer 9 to the bottom 12 of the first opening, the depth is 18.5 µm, and the opening width 15 on the top of the first opening is 600 µm, the first opening The opening width 16 of the bottom portion was 620 µm. As a result of measuring the depth from the surface of the solder resist layer 9 to the bottom 13 of the second opening, the depth is 28.5 µm, the opening width 17 above the second opening is 300 µm, and the bottom of the second opening The opening width 18 was 300 µm. The surface roughness Ra of the solder resist layer surface 9 is 0.03 μm, the surface roughness Ra of the bottom 12 of the first opening is 0.40 μm, and the surface roughness Ra of the bottom 13 of the second opening is 0.10 μm. It was. Further, as a result of microscopic observation of the periphery of the opening of the solder resist layer 3 and the bottom 12 of the first opening and the bottom 13 of the second opening, residual smear could not be confirmed.

(실시예 33)(Example 33)

공정 (C2) 의 노광량을 200 mJ/㎠ 로 행하고, 공정 (B2) 의 후에 평활화 처리 (80 ℃, 30 초) 를 행하는 것 이외에는 실시예 27 과 동일한 방법으로 제작한 프린트 배선판의 각 부의 측정을 행한 바, 솔더 레지스트층 표면 (9) 으로부터 제 1 개구부의 바닥부 (12) 까지의 깊이를 측정한 결과, 깊이는 18.5 ㎛ 이며, 제 1 개구부 상부의 개구폭 (15) 은 600 ㎛, 제 1 개구부 바닥부의 개구폭 (16) 은 620 ㎛ 였다. 솔더 레지스트층 표면 (9) 으로부터 제 2 개구부의 바닥부 (13) 까지의 깊이를 측정한 결과, 깊이는 28.5 ㎛ 이며, 제 2 개구부 상부의 개구폭 (17) 은 300 ㎛, 제 2 개구부 바닥부의 개구폭 (18) 은 300 ㎛ 였다. 솔더 레지스트층 표면 (9) 의 표면 거칠기 Ra 는 0.03 ㎛ 이며, 제 1 개구부의 바닥부 (12) 의 표면 거칠기 Ra 는 0.08 ㎛ 이며, 제 2 개구부의 바닥부 (13) 의 표면 거칠기 Ra 는 0.40 ㎛ 였다. 또한, 솔더 레지스트층 (3) 의 개구부의 주위 및 제 1 개구부의 바닥부 (12) 와 제 2 개구부의 바닥부 (13) 를 현미경 관찰한 결과, 스미어의 잔류는 확인할 수 없었다.Measurement of each part of the printed wiring board produced in the same manner as in Example 27 was performed except that the exposure amount of the step (C2) was 200 mJ / cm 2 and a smoothing treatment (80 ° C, 30 seconds) was performed after the step (B2). As a result of measuring the depth from the surface of the solder resist layer 9 to the bottom 12 of the first opening, the depth is 18.5 µm, and the opening width 15 on the top of the first opening is 600 µm, the first opening The opening width 16 of the bottom portion was 620 µm. As a result of measuring the depth from the surface of the solder resist layer 9 to the bottom 13 of the second opening, the depth is 28.5 µm, the opening width 17 above the second opening is 300 µm, and the bottom of the second opening The opening width 18 was 300 µm. The surface roughness Ra of the solder resist layer surface 9 is 0.03 μm, the surface roughness Ra of the bottom 12 of the first opening is 0.08 μm, and the surface roughness Ra of the bottom 13 of the second opening is 0.40 μm. It was. Further, as a result of microscopic observation of the periphery of the opening of the solder resist layer 3 and the bottom 12 of the first opening and the bottom 13 of the second opening, residual smear could not be confirmed.

(실시예 34)(Example 34)

공정 (B1) 과 공정 (B2) 의 후에 평활화 처리 (80 ℃, 30 초) 를 행하고, 공정 (C2) 의 노광량을 200 mJ/㎠ 로 행하는 것 이외에는 실시예 27 과 동일한 방법으로 제작한 프린트 배선판의 각 부의 측정을 행한 바, 솔더 레지스트층 표면 (9) 으로부터 제 1 개구부의 바닥부 (12) 까지의 깊이를 측정한 결과, 깊이는 18.5 ㎛ 이며, 제 1 개구부 상부의 개구폭 (15) 은 600 ㎛, 제 1 개구부 바닥부의 개구폭 (16) 은 620 ㎛ 였다. 솔더 레지스트층 표면 (9) 으로부터 제 2 개구부의 바닥부 (13) 까지의 깊이를 측정한 결과, 깊이는 28.5 ㎛ 이며, 제 2 개구부 상부의 개구폭 (17) 은 300 ㎛, 제 2 개구부 바닥부의 개구폭 (18) 은 300 ㎛ 였다. 솔더 레지스트층 표면 (9) 의 표면 거칠기 Ra 는 0.03 ㎛ 이며, 제 1 개구부의 바닥부 (12) 의 표면 거칠기 Ra 는 0.08 ㎛ 이며, 제 2 개구부의 바닥부 (13) 의 표면 거칠기 Ra 는 0.10 ㎛ 였다. 또한, 솔더 레지스트층 (3) 의 개구부의 주위 및 제 1 개구부의 바닥부 (12) 와 제 2 개구부의 바닥부 (13) 를 현미경 관찰한 결과, 스미어의 잔류는 확인할 수 없었다.After the step (B1) and the step (B2), a smoothing treatment (80 ° C, 30 seconds) was performed, and the printed wiring board produced in the same manner as in Example 27 except that the exposure amount of the step (C2) was 200 mJ / cm 2 As a result of measuring each part, as a result of measuring the depth from the surface of the solder resist layer 9 to the bottom 12 of the first opening, the depth was 18.5 µm, and the opening width 15 on the top of the first opening was 600 The opening width 16 of the bottom portion of the first opening portion was 620 µm. As a result of measuring the depth from the surface of the solder resist layer 9 to the bottom 13 of the second opening, the depth is 28.5 µm, the opening width 17 above the second opening is 300 µm, and the bottom of the second opening The opening width 18 was 300 µm. The surface roughness Ra of the solder resist layer surface 9 is 0.03 μm, the surface roughness Ra of the bottom 12 of the first opening is 0.08 μm, and the surface roughness Ra of the bottom 13 of the second opening is 0.10 μm. It was. Further, as a result of microscopic observation of the periphery of the opening of the solder resist layer 3 and the bottom 12 of the first opening and the bottom 13 of the second opening, residual smear could not be confirmed.

실시예 27 내지 34 에서는, 솔더 레지스트층 (3) 의 제 1 개구부 상부의 개구폭 (15) 이 제 1 개구부 바닥부의 개구폭 (16) 이하인 구조 A 를 갖는 프린트 배선판을 얻을 수 있었다. 이들 프린트 배선판에서는, 솔더 레지스트층 (3) 과 언더필의 접착 강도가 향상되기 때문에, 프린트 배선판의 절연 신뢰성을 향상시키는 효과를 얻을 수 있다. 또, 실시예 27 내지 34 에 의해 제조된 프린트 배선판은, 솔더 레지스트층 (3) 의 제 1 개구부 (11) 에 있어서의 개구부 상부의 개구폭 (15) 이 개구부 바닥부의 개구폭 (16) 이하인 구조 A 를 가질 뿐만 아니라, 또한 제 2 개구부 (14) 에 있어서의 개구부 상부의 개구폭 (17) 이 개구부 바닥부의 개구폭 (18) 이하인 구조 B 를 갖는 것에 의해, 솔더 레지스트층 (3) 과 언더필의 접착 강도가 향상되기 때문에, 프린트 배선판의 절연 신뢰성을 향상시킬 수 있고, 또한 땜납과 접속부 (2) 의 접착 강도가 향상되기 때문에, 접속부 (2) 에 배치한 땜납볼을 통해 전자 부품을 접속하는 경우, 양자간에 높은 접속 신뢰성을 얻을 수 있다.In Examples 27 to 34, a printed wiring board having a structure A in which the opening width 15 above the first opening of the solder resist layer 3 is equal to or less than the opening width 16 of the bottom of the first opening was obtained. In these printed wiring boards, since the adhesive strength between the solder resist layer 3 and the underfill is improved, an effect of improving insulation reliability of the printed wiring board can be obtained. The printed wiring boards produced in Examples 27 to 34 have a structure in which the opening width 15 above the opening in the first opening 11 of the solder resist layer 3 is equal to or less than the opening width 16 of the bottom of the opening. By not only having A, but also having a structure B in which the opening width 17 at the top of the opening in the second opening 14 is equal to or less than the opening width 18 at the bottom of the opening, the solder resist layer 3 and the underfill When the bonding strength is improved, the insulation reliability of the printed wiring board can be improved, and since the bonding strength of the solder and the connecting portion 2 is improved, when connecting electronic components through the solder balls arranged in the connecting portion 2 , High connection reliability can be obtained between the two.

또, 솔더 레지스트층 (3) 의 제 1 개구부 (11) 에 있어서의 개구부 상부의 개구폭 (15) 이 개구부 바닥부의 개구폭 (16) 보다 작기 때문에, 솔더 레지스트층 (3) 이 언더필에 파고들어, 그 앵커 효과에 의해, 실시예 31 ~ 34 의 프린트 배선판은, 솔더 레지스트층 (3) 의 제 1 개구부 (11) 에 있어서의 개구부 상부의 개구폭 (15) 이 개구부 바닥부의 개구폭 (16) 과 같은 실시예 27 ~ 30 의 프린트 배선판보다 높은 절연 신뢰성을 얻을 수 있다. 또, 평활화 처리에 의해 제 1 개구부의 바닥부 (12) 의 표면 거칠기 Ra 가 저하된 실시예 29, 33 의 프린트 배선판, 제 2 개구부의 바닥부 (13) 의 표면 거칠기 Ra 가 저하된 실시예 28, 32 의 프린트 배선판, 및 제 1 개구부의 바닥부 (12) 와 제 2 개구부의 바닥부 (13) 의 표면 거칠기 Ra 가 저하된 실시예 30, 34 의 프린트 배선판은, 실시예 27, 31 의 프린트 배선판보다 솔더 레지스트층 (3) 의 강도가 높아, 프린트 배선판의 신뢰성을 향상시킬 수 있다.Moreover, since the opening width 15 at the top of the opening in the first opening 11 of the solder resist layer 3 is smaller than the opening width 16 at the bottom of the opening, the solder resist layer 3 penetrates into the underfill. By the anchor effect, in the printed wiring boards of Examples 31 to 34, the opening width 15 above the opening in the first opening 11 of the solder resist layer 3 is the opening width 16 of the bottom of the opening. Higher insulation reliability than the printed wiring boards of Examples 27 to 30 can be obtained. Further, the printed wiring boards of Examples 29 and 33 in which the surface roughness Ra of the bottom 12 of the first opening was lowered by the smoothing treatment, and Example 28 in which the surface roughness Ra of the bottom 13 of the second opening was lowered , The printed wiring boards of Examples 30 and 34 in which the surface roughness Ra of the bottom 12 of the first opening and the bottom 13 of the second opening 13 decreased, the printed wiring boards of Examples 27 and 31 The strength of the solder resist layer 3 is higher than that of the wiring board, and the reliability of the printed wiring board can be improved.

실시예 35 ~ 36 은, 도 10 의 제조 방법으로 프린트 배선판을 제조하고 있다.Examples 35-36 manufacture the printed wiring board by the manufacturing method of FIG.

(실시예 35)(Example 35)

<공정 (A1)><Process (A1)>

구리 피복 적층판 (면적 170 ㎜ × 200 ㎜, 동박 두께 18 ㎛, 기재 두께 0.4 ㎜) 의 일부를 600 ㎛ × 600 ㎛ 의 전자 부품 탑재부로서 상정한 영역을 설정하고, 그 영역 내에 에칭 레지스트를 사용한 서브트랙티브법으로, 직경 100 ㎛ 의 원형의 접속부 (2) 를 갖는 회로 기판을 제조했다. 다음으로, 드라이 필름상 솔더 레지스트 (타이요 잉크 제조 주식회사 제조, 상품명 : PFR-800 AUS410) 를 진공 열압착시켰다. 이에 따라 절연 기판 (1) 표면에 드라이 막두께가 38.0 ㎛ 인 제 1 솔더 레지스트층 (3-1) 을 형성했다.A region where a portion of the copper-clad laminate (area 170 mm × 200 mm, copper foil thickness 18 µm, substrate thickness 0.4 mm) was assumed as an electronic component mounting portion of 600 µm × 600 µm was set, and a subtrack using an etching resist in the region By the TV method, a circuit board having a circular connecting portion 2 having a diameter of 100 µm was produced. Next, a dry film-like solder resist (manufactured by Taiyo Ink Co., Ltd., trade name: PFR-800 AUS410) was vacuum thermocompressed. Thus, a first solder resist layer 3-1 having a dry film thickness of 38.0 µm was formed on the surface of the insulating substrate 1.

<공정 (B1)><Process (B1)>

다음으로, 캐리어 필름을 박리한 후, 10 질량% 의 메타규산나트륨 수용액 (액온도 25 ℃) 에 26 초간 침지함으로써, 제 1 솔더 레지스트층 (3-1) 의 박막화 처리를 행했다. 그 후, 미셀 제거 처리, 수세 처리, 건조 처리를 행하여, 제 1 솔더 레지스트층 (3-1) 으로부터 접속부 (2) 를 노출시켰다. 박막화 처리 후의 제 1 솔더 레지스트층 (3-1) 표면으로부터 접속부 (2) 상부까지의 높이를 측정한 결과, 높이는 5.0 ㎛ 였다.Next, after peeling the carrier film, the first soldering resist layer 3-1 was thinned by immersion in a 10% by mass aqueous sodium metasilicate solution (liquid temperature 25 ° C) for 26 seconds. Thereafter, micelle removal treatment, water washing treatment, and drying treatment were performed to expose the connecting portion 2 from the first solder resist layer 3-1. As a result of measuring the height from the surface of the first solder resist layer 3-1 after the thinning treatment to the upper portion of the connecting portion 2, the height was 5.0 µm.

<공정 (C1)><Process (C1)>

다음으로, 밀착 노광기로, 300 mJ/㎠ 의 에너지로 제 1 솔더 레지스트층 (3-1) 의 전체면에 노광을 실시했다.Next, the entire surface of the first solder resist layer 3-1 was exposed with an energy of 300 mJ / cm 2 with an adhesive exposure machine.

<공정 (A2)><Process (A2)>

다음으로, 공정 (C1) 이 완료한 제 1 솔더 레지스트층 (3-1) 의 위로부터 솔더 레지스트 필름 (타이요 잉크 제조 주식회사 제조, 상품명 : PFR-800 AUS410) 을 진공 열압착시켰다. 이에 따라 제 1 솔더 레지스트층 (3-1) 표면에 드라이 막두께가 18.0 ㎛ 인 제 2 솔더 레지스트층 (3-2) 이 형성되고, 절연 기판 (1) 표면으로부터 제 2 솔더 레지스트층 (3-2) 의 표면까지의 드라이 막두께는 31.0 ㎛ 가 되었다.Next, a solder resist film (manufactured by Taiyo Ink Co., Ltd., trade name: PFR-800 AUS410) was vacuum-compressed from above the first solder resist layer 3-1 in which the process (C1) was completed. Accordingly, a second solder resist layer 3-2 having a dry film thickness of 18.0 µm is formed on the surface of the first solder resist layer 3-1, and a second solder resist layer (3- The dry film thickness to the surface of 2) was 31.0 µm.

<공정 (C2)><Process (C2)>

다음으로, 접속부 (2) 의 단부로부터 외측으로 100 ㎛ 외측까지의 영역 이외에 활성 광선이 조사되는 패턴을 갖는 포토마스크 (8) 를 이용하여, 밀착 노광기로, 300 mJ/㎠ 의 에너지로, 제 2 솔더 레지스트층 (3-2) 에 노광을 실시했다.Next, using a photomask 8 having a pattern irradiated with active light in addition to the region from the end of the connecting portion 2 to the outside 100 μm outside, the contact exposure machine was used, at an energy of 300 mJ / cm 2, and the second. The solder resist layer 3-2 was exposed.

<공정 (D1)><Process (D1)>

다음으로, 캐리어 필름을 박리한 후, 1 질량% 의 탄산나트륨 수용액 (액온도 30 ℃, 스프레이압 0.15 MPa) 을 이용하여 22 초간 현상 처리를 행함으로써 미노광부의 제 2 솔더 레지스트층 (3-2) 이 제거되어, 제 2 솔더 레지스트층 (3-2) 에 의해 덮여 있던, 제 1 솔더 레지스트층 (3-1) 으로부터 노출된 상태의 접속부 (2) 와 접속부 주위의 제 1 솔더 레지스트층 (3-1) 이 다시 노출되고, 제 2 개구부의 바닥부 (13) 의 제 1 솔더 레지스트층 (3-1) 이 막감소했다. 제 2 솔더 레지스트층 (3-2) 표면으로부터 제 2 개구부의 바닥부 (13) 까지의 깊이는 18.5 ㎛ 이며, 제 2 개구부 상부의 개구폭 (17) 은 300 ㎛, 제 2 개구부 바닥부의 개구폭 (18) 은 300 ㎛ 였다.Next, after peeling off the carrier film, the second solder resist layer (3-2) of the unexposed portion is subjected to a developing treatment for 22 seconds using an aqueous sodium carbonate solution (30 ° C., a spray pressure of 0.15 MPa) of 1% by mass. This is removed, and covered by the second solder resist layer 3-2, the exposed portion 2 from the first solder resist layer 3-1, and the first solder resist layer 3 around the joint (3- 1) was exposed again, and the first solder resist layer 3-1 of the bottom portion 13 of the second opening was reduced. The depth from the surface of the second solder resist layer 3-2 to the bottom 13 of the second opening is 18.5 μm, the opening width 17 above the second opening is 300 μm, and the opening width of the bottom of the second opening (18) was 300 µm.

<공정 (A3)><Process (A3)>

다음으로, 공정 (D1) 이 완료한 제 1 솔더 레지스트층 (3-1) 및 제 2 솔더 레지스트층 (3-2) 의 위로부터 솔더 레지스트 필름 (타이요 잉크 제조 주식회사 제조, 상품명 : PFR-800 AUS410) 을 진공 열압착시켰다. 이에 따라, 제 1 솔더 레지스트층 (3-1) 및 제 2 솔더 레지스트층 (3-2) 표면에 드라이 막두께가 18.0 ㎛ 인 제 3 솔더 레지스트층 (3-3) 이 형성되고, 절연 기판 (1) 표면으로부터 제 3 솔더 레지스트층 (3-3) 의 표면까지의 드라이 막두께는 49.0 ㎛ 가 되었다.Next, a solder resist film (made by Taiyo Ink Manufacturing Co., Ltd., trade name: PFR-800 AUS410) from the top of the first solder resist layer 3-1 and the second solder resist layer 3-2 completed by the process (D1) ) Was vacuum thermocompressed. Accordingly, a third solder resist layer 3-3 having a dry film thickness of 18.0 μm is formed on the surfaces of the first solder resist layer 3-1 and the second solder resist layer 3-2, and the insulating substrate ( 1) The dry film thickness from the surface to the surface of the third solder resist layer 3-3 was 49.0 µm.

<공정 (C3)><Process (C3)>

다음으로, 전자 부품 탑재부로서 상정한 영역 이외에 활성 광선이 조사되는 패턴을 갖는 포토마스크 (8) 를 이용하여, 밀착 노광기로, 300 mJ/㎠ 의 에너지로, 제 3 솔더 레지스트층 (3-3) 에 노광을 실시했다.Next, a third solder resist layer (3-3) with an energy of 300 mJ / cm 2 with an adhesion exposure machine using a photomask (8) having a pattern irradiated with active light rays other than the area assumed for the electronic component mounting portion. The exposure was performed.

<공정 (D2)> <Process (D2)>

1 질량% 의 탄산나트륨 수용액 (액온도 30 ℃, 스프레이압 0.15 MPa) 을 이용하여 36 초간 현상 처리를 행함으로써 미노광부의 제 3 솔더 레지스트층 (3-3) 이 제거되어, 제 3 솔더 레지스트층 (3-3) 에 의해 덮여 있던, 제 2 솔더 레지스트층의 표면이었던 제 1 개구부의 바닥부 (12) 가 노출되고, 제 1 솔더 레지스트층 (3-1) 으로부터 노출된 상태의 접속부 (2) 와 접속부 주위의 제 1 솔더 레지스트층 (3-1) (제 2 개구부의 바닥부 (13)) 이 다시 노출되었다. 제 3 솔더 레지스트층 (3-3) 의 표면인 솔더 레지스트층 표면 (9) 으로부터 제 1 개구부의 바닥부 (12) 까지의 깊이는 18.0 ㎛ 이며, 제 1 개구부 상부의 개구폭 (15) 은 600 ㎛, 제 1 개구부 바닥부의 개구폭 (16) 은 600 ㎛ 였다. 솔더 레지스트층 표면 (9) 으로부터 제 2 개구부의 바닥부 (13) 까지의 깊이는 36.5 ㎛ 이며, 제 2 개구부 상부의 개구폭 (17) 은 300 ㎛, 제 2 개구부 바닥부의 개구폭 (18) 은 300 ㎛ 였다.The third solder resist layer (3-3) of the unexposed portion was removed by performing the development treatment for 36 seconds using a 1% by mass aqueous sodium carbonate solution (liquid temperature 30 ° C, spray pressure 0.15 MPa), and the third solder resist layer ( 3-3) the bottom portion 12 of the first opening, which was the surface of the second solder resist layer, and exposed, and the connection portion 2 in the state exposed from the first solder resist layer 3-1 The first solder resist layer 3-1 around the connecting portion (bottom portion 13 of the second opening portion) was exposed again. The depth from the surface of the solder resist layer 9, which is the surface of the third solder resist layer 3-3, to the bottom 12 of the first opening is 18.0 µm, and the opening width 15 above the first opening is 600 The opening width 16 of the bottom portion of the first opening portion was 600 µm. The depth from the solder resist layer surface 9 to the bottom 13 of the second opening is 36.5 μm, the opening width 17 above the second opening is 300 μm, and the opening width 18 of the bottom of the second opening is silver It was 300 μm.

또, 초심도 형상 측정 현미경 (주식회사 키엔스 (KEYENCE) 제조, 품번 「VK-8500」) 을 이용하여 표면 거칠기를 측정한 결과, 솔더 레지스트층 표면 (9) 과 제 1 개구부의 바닥부 (12) 의 표면 거칠기 Ra 는 0.03 ㎛ 이며, 제 2 개구부의 바닥부 (13) 의 표면 거칠기 Ra 는 0.42 ㎛ 였다. 또한, 솔더 레지스트층 표면 (9) 및 제 1 개구부의 바닥부 (12) 와 제 2 개구부의 바닥부 (13) 를 현미경 관찰한 결과, 스미어의 잔류는 확인할 수 없었다.Moreover, as a result of measuring the surface roughness using an ultra-depth shape measurement microscope (manufactured by Keyence Co., Ltd., product number "VK-8500"), the surface of the solder resist layer 9 and the bottom 12 of the first opening were measured. The surface roughness Ra was 0.03 µm, and the surface roughness Ra of the bottom portion 13 of the second opening was 0.42 µm. Moreover, as a result of microscopic observation of the solder resist layer surface 9 and the bottom 12 of the first opening and the bottom 13 of the second opening, the residual of the smear could not be confirmed.

초심도 형상 측정 현미경 (주식회사 키엔스 제조, 품번 「VK-8500」) 에 의한 산술 평균 표면 거칠기 Ra 는, JIS B0601-1994 표면 거칠기-정의에 준한 계산식을 이용하고 있다. 또한, 측정 영역은 900 ㎛2, 기준 길이는 40 ㎛ 로 했다.The arithmetic mean surface roughness Ra by an ultra-depth shape measurement microscope (manufactured by Keyence Co., Ltd., product number "VK-8500") uses a calculation formula based on JIS B0601-1994 surface roughness-definition. In addition, the measurement area was 900 µm 2 and the reference length was 40 µm.

(실시예 36)(Example 36)

공정 (B1) 의 후에 평활화 처리 (80 ℃, 30 초) 를 행하는 것 이외에는 실시예 35 와 동일한 방법으로 제작한 프린트 배선판의 각 부의 측정을 행한 바, 솔더 레지스트층 표면 (9) 으로부터 제 1 개구부의 바닥부 (12) 까지의 깊이를 측정한 결과, 깊이는 18.0 ㎛ 이며, 제 1 개구부 상부의 개구폭 (15) 은 600 ㎛, 제 1 개구부 바닥부의 개구폭 (16) 은 600 ㎛ 였다. 솔더 레지스트층 표면 (9) 으로부터 제 2 개구부의 바닥부 (13) 까지의 깊이를 측정한 결과, 깊이는 36.5 ㎛ 이며, 제 2 개구부 상부의 개구폭 (17) 은 300 ㎛, 제 2 개구부 바닥부의 개구폭 (18) 은 300 ㎛ 였다. 솔더 레지스트층 표면 (9) 의 표면 거칠기 Ra 는 0.03 ㎛ 이며, 제 1 개구부의 바닥부 (12) 의 표면 거칠기 Ra 는 0.03 ㎛ 이며, 제 2 개구부의 바닥부 (13) 의 표면 거칠기 Ra 는 0.08 ㎛ 였다. 또한, 솔더 레지스트층 (3) 의 개구부의 주위 및 제 1 개구부의 바닥부 (12) 와 제 2 개구부의 바닥부 (13) 를 현미경 관찰한 결과, 스미어의 잔류는 확인할 수 없었다.After each step of the printed wiring board produced in the same manner as in Example 35 except that a smoothing treatment (80 ° C., 30 seconds) was performed after the step (B1), the first openings from the solder resist layer surface 9 were measured. As a result of measuring the depth to the bottom portion 12, the depth was 18.0 µm, the opening width 15 at the top of the first opening was 600 µm, and the opening width 16 at the bottom of the first opening was 600 µm. As a result of measuring the depth from the surface of the solder resist layer 9 to the bottom 13 of the second opening, the depth is 36.5 µm, the opening width 17 above the second opening is 300 µm, and the bottom of the second opening The opening width 18 was 300 µm. The surface roughness Ra of the solder resist layer surface 9 is 0.03 μm, the surface roughness Ra of the bottom 12 of the first opening is 0.03 μm, and the surface roughness Ra of the bottom 13 of the second opening is 0.08 μm. It was. Further, as a result of microscopic observation of the periphery of the opening of the solder resist layer 3 and the bottom 12 of the first opening and the bottom 13 of the second opening, residual smear could not be confirmed.

실시예 35, 36 에서는, 솔더 레지스트층 (3) 의 제 1 개구부 상부의 개구폭 (15) 이 제 1 개구부 바닥부의 개구폭 (16) 이하인 구조 A 를 갖는 프린트 배선판을 얻을 수 있었다. 이들 프린트 배선판에서는, 솔더 레지스트층 (3) 과 언더필의 접착 강도가 향상되기 때문에, 프린트 배선판의 절연 신뢰성을 향상시키는 효과를 얻을 수 있다. 또, 실시예 35, 36 에 의해 제조된 프린트 배선판은, 솔더 레지스트층 (3) 의 제 1 개구부 (11) 에 있어서의 개구부 상부의 개구폭 (15) 이 개구부 바닥부의 개구폭 (16) 이하인 구조 A 를 가질 뿐만 아니라, 또한 제 2 개구부 (14) 에 있어서의 개구부 상부의 개구폭 (17) 이 개구부 바닥부의 개구폭 (18) 이하인 구조 B 를 갖는 것에 의해, 솔더 레지스트층 (3) 과 언더필의 접착 강도가 향상되기 때문에, 프린트 배선판의 절연 신뢰성을 향상시킬 수 있고, 또한 땜납과 접속부 (2) 의 접착 강도가 향상되기 때문에, 접속부 (2) 에 배치한 땜납볼을 개재하여 전자 부품을 접속하는 경우, 양자간에 높은 접속 신뢰성을 얻을 수 있다.In Examples 35 and 36, it was possible to obtain a printed wiring board having a structure A in which the opening width 15 above the first opening of the solder resist layer 3 is equal to or less than the opening width 16 of the bottom of the first opening. In these printed wiring boards, since the adhesive strength between the solder resist layer 3 and the underfill is improved, an effect of improving insulation reliability of the printed wiring board can be obtained. The printed wiring boards produced in Examples 35 and 36 have a structure in which the opening width 15 above the opening in the first opening 11 of the solder resist layer 3 is equal to or less than the opening width 16 of the bottom of the opening. By not only having A, but also having a structure B in which the opening width 17 at the top of the opening in the second opening 14 is equal to or less than the opening width 18 at the bottom of the opening, the solder resist layer 3 and the underfill Since the adhesive strength is improved, the insulation reliability of the printed wiring board can be improved, and since the adhesive strength between the solder and the connection portion 2 is improved, the electronic components are connected through the solder balls arranged in the connection portion 2. In this case, high connection reliability can be obtained between the two.

또, 평활화 처리에 의해 제 2 개구부의 바닥부 (13) 의 표면 거칠기 Ra 가 저하된 실시예 36 의 프린트 배선판은 실시예 35 의 프린트 배선판보다 솔더 레지스트층 (3) 의 강도가 높아 프린트 배선판의 신뢰성을 향상시킬 수 있다.In addition, the printed wiring board of Example 36 in which the surface roughness Ra of the bottom portion 13 of the second opening was lowered by the smoothing treatment has a higher strength of the solder resist layer 3 than the printed wiring board of Example 35, and the reliability of the printed wiring board. Improve it.

(비교예 3)(Comparative Example 3)

구리 피복 적층판 (면적 170 ㎜ × 200 ㎜, 동박 두께 18 ㎛, 기재 두께 0.4 ㎜) 의 일부를 600 ㎛ × 600 ㎛ 의 전자 부품 탑재부로서 상정한 영역을 설정하고, 그 영역 내에 에칭 레지스트를 사용한 서브트랙티브법으로, 직경 100 ㎛ 의 원형의 접속부 (2) 를 갖는 회로 기판을 제조했다. 다음으로, 드라이 필름상 솔더 레지스트 (타이요 잉크 제조 주식회사 제조, 상품명 : PFR-800 AUS410) 를 진공 열압착시켰다. 이에 따라 절연 기판 (1) 표면으로부터 솔더 레지스트층 표면 (9) 까지의 드라이 막두께가 41.0 ㎛ 인 솔더 레지스트층 (3) 을 형성했다. 그 후, 밀착 노광기를 사용하여, 1000 mJ/㎠ 의 에너지로 솔더 레지스트층 (3) 전체면을 노광하고, 또한 열풍 건조기를 사용하여 150 ℃ 에서 30 분의 가열을 행했다.A region where a portion of the copper-clad laminate (area 170 mm × 200 mm, copper foil thickness 18 µm, substrate thickness 0.4 mm) was assumed as an electronic component mounting portion of 600 µm × 600 µm was set, and a subtrack using an etching resist in the region By the TV method, a circuit board having a circular connecting portion 2 having a diameter of 100 µm was produced. Next, a dry film-like solder resist (manufactured by Taiyo Ink Co., Ltd., trade name: PFR-800 AUS410) was vacuum thermocompressed. Thus, a solder resist layer 3 having a dry film thickness of 41.0 µm from the surface of the insulating substrate 1 to the surface of the solder resist layer 9 was formed. Thereafter, the entire surface of the solder resist layer 3 was exposed at an energy of 1000 mJ / cm 2 using an adhesion exposure machine, and heating was performed at 150 ° C for 30 minutes using a hot air dryer.

다음으로, 전자 부품 탑재부로서 상정한 영역에 엑시머 레이저광 (파장 248 nm, 출력 50 W) 을 조사하여, 솔더 레지스트층 (3) 에 제 1 개구부 (11) 를 형성했다.Next, excimer laser light (wavelength 248 nm, output 50 W) was irradiated to the region assumed as the electronic component mounting portion to form the first opening 11 in the solder resist layer 3.

다음으로, 접속부 (2) 의 단부로부터 외측으로 100 ㎛ 외측까지의 영역에 엑시머 레이저광 (파장 248 nm, 출력 50 W) 을 조사하여, 솔더 레지스트층 (3) 으로부터 접속부 (2) 를 노출시켰다.Next, the excimer laser light (wavelength 248 nm, output 50 W) was irradiated to the region from the end of the connecting portion 2 to the outside 100 µm outside, and the connecting portion 2 was exposed from the solder resist layer 3.

레이저광을 조사한 솔더 레지스트층 표면 (9) 을 현미경 관찰한 결과, 제 1 개구부 (11) 의 형성과 접속부 (2) 를 노출시킬 때의 레이저광 조사에 의해, 솔더 레지스트층 표면 (9) 과 제 1 개구부의 바닥부 (12) 와 접속부 (2) 상부와 제 2 개구부의 바닥부 (13) 에 스미어가 발생했다.As a result of microscopic observation of the surface of the solder resist layer 9 irradiated with laser light, the surface of the solder resist layer 9 was removed by the formation of the first opening 11 and laser light irradiation when exposing the connecting portion 2. Smear was generated in the bottom part 12 of the 1 opening part, the upper part of the connection part 2, and the bottom part 13 of the 2nd opening part.

다음으로, 수산화나트륨을 주성분으로 한 용액 (멜텍스 (Meltex) 주식회사 제조, 상품명 : 엔플레이트 (ENPLATE, 등록상표) MLB-496A) 및 1-메톡시-2-프로판올을 포함하는 용액 (멜텍스 주식회사 제조, 상품명 : 엔플레이트 (ENPLATE, 등록상표) MLB-496B) 과 증류수의 혼합액에, 스미어가 발생한 솔더 레지스트층 (3) 을 60 ℃ 에서 15 분간 침지하여 스미어를 팽윤시켰다. 이어서, 과망간산나트륨을 주성분으로 한 용액 (멜텍스 주식회사 제조, 상품명 : 엔플레이트 (ENPLATE, 등록상표) MLB-497A) 및 수산화나트륨을 주성분으로 하는 용액 (멜텍스 주식회사 제조, 상품명 : 엔플레이트 (ENPLATE, 등록상표) MLB-497B) 과 증류수의 혼합액에 80 ℃ 에서 10 분간 침지하여, 팽윤된 스미어를 분해 제거했다.Next, a solution containing sodium hydroxide as a main component (manufactured by Meltex Corporation, trade name: ENPLATE (registered trademark) MLB-496A) and a solution containing 1-methoxy-2-propanol (Meltex Corporation Manufacturing, trade name: ENPLATE (registered trademark) MLB-496B), and the solder resist layer 3 having smear was immersed in a mixture solution of distilled water at 60 ° C. for 15 minutes to swell the smear. Subsequently, a solution containing sodium permanganate as a main component (manufactured by Meltex Co., Ltd., trade name: ENPLATE (registered trademark) MLB-497A) and a solution containing sodium hydroxide as a main component (manufactured by Meltex Co., Ltd., trade name: ENPLATE, Trademark) MLB-497B) was immersed in a mixture of distilled water at 80 ° C. for 10 minutes to decompose and remove the swollen smear.

또, 솔더 레지스트층 표면 (9) 으로부터 제 1 개구부의 바닥부 (12) 까지의 깊이를 측정한 결과, 깊이는 18.0 ㎛ 이며, 제 1 개구부 상부의 개구폭 (15) 은 600 ㎛, 제 1 개구부 바닥부의 개구폭 (16) 은 590 ㎛ 였다. 또, 제 1 개구부의 바닥부 (12) 로부터 접속부 (2) 주위의 제 2 개구부의 바닥부 (13) 까지의 깊이를 측정한 결과, 깊이는 10.0 ㎛ 이며, 제 2 개구부 상부의 개구폭 (17) 은 300 ㎛, 제 2 개구부 바닥부의 개구폭 (18) 은 290 ㎛ 였다. 또, 솔더 레지스트층 표면 (9) 의 표면 거칠기 Ra 는 0.80 ㎛ 이며, 제 1 개구부의 바닥부 (12) 와 제 2 개구부의 바닥부 (13) 의 표면 거칠기 Ra 는 0.90 ㎛ 였다. 또한, 제 1 개구부 (11) 주변의 솔더 레지스트층 표면 (9) 과, 제 1 개구부 (11) 와, 접속부 (2) 주위의 제 2 개구부의 바닥부 (13) 를 현미경 관찰한 결과, 솔더 레지스트층 (3) 전체면이 조면화되어 있었다.Further, as a result of measuring the depth from the surface of the solder resist layer 9 to the bottom 12 of the first opening, the depth was 18.0 µm, and the opening width 15 on the top of the first opening was 600 µm, the first opening The opening width 16 of the bottom portion was 590 µm. In addition, as a result of measuring the depth from the bottom portion 12 of the first opening to the bottom portion 13 of the second opening around the connecting portion 2, the depth is 10.0 µm, and the opening width (17) above the second opening ) Was 300 μm, and the opening width 18 of the bottom of the second opening was 290 μm. Further, the surface roughness Ra of the solder resist layer surface 9 was 0.80 µm, and the surface roughness Ra of the bottom portion 12 of the first opening portion and the bottom portion 13 of the second opening portion was 0.90 µm. In addition, as a result of microscopic observation of the solder resist layer surface 9 around the first opening 11, the first opening 11, and the bottom 13 of the second opening around the connecting portion 2, the solder resist was observed. The entire surface of the layer (3) was roughened.

(비교예 4)(Comparative Example 4)

구리 피복 적층판 (면적 170 ㎜ × 200 ㎜, 동박 두께 18 ㎛, 기재 두께 0.4 ㎜) 의 일부를 600 ㎛ × 600 ㎛ 의 전자 부품 탑재부로서 상정한 영역을 설정하고, 그 영역 내에 에칭 레지스트를 사용한 서브트랙티브법으로, 직경 100 ㎛ 의 원형의 접속부 (2) 를 갖는 회로 기판을 제조했다. 다음으로, 솔더 레지스트 필름 (타이요 잉크 제조 주식회사 제조, 상품명 : PFR-800 AUS410) 을 진공 열압착시켰다. 이에 따라 절연 기판 (1) 표면으로부터 솔더 레지스트층 표면 (9) 까지의 드라이 막두께가 41.0 ㎛ 인 솔더 레지스트층 (3) 을 형성했다. 그 후, 밀착 노광기를 사용하여, 1000 mJ/㎠ 의 에너지로 솔더 레지스트층 (3) 전체면을 노광하고, 또한 열풍 건조기를 사용하여 150 ℃ 에서 30 분의 가열을 행했다.A region where a portion of the copper-clad laminate (area 170 mm × 200 mm, copper foil thickness 18 µm, substrate thickness 0.4 mm) was assumed as an electronic component mounting portion of 600 µm × 600 µm was set, and a subtrack using an etching resist in the region By the TV method, a circuit board having a circular connecting portion 2 having a diameter of 100 µm was produced. Next, a solder resist film (manufactured by Taiyo Ink Co., Ltd., trade name: PFR-800 AUS410) was vacuum thermocompressed. Thus, a solder resist layer 3 having a dry film thickness of 41.0 µm from the surface of the insulating substrate 1 to the surface of the solder resist layer 9 was formed. Thereafter, the entire surface of the solder resist layer 3 was exposed at an energy of 1000 mJ / cm 2 using an adhesion exposure machine, and heating was performed at 150 ° C for 30 minutes using a hot air dryer.

다음으로, 블라스트용 레지스트 필름 (미쯔비시 제지 주식회사 제조, 상품명 : MS7100) 을 열압착시켰다. 다음으로, 전자 부품 탑재부로서 상정한 영역 이외에 활성 광선이 조사되는 패턴을 갖는 포토마스크 (8) 를 이용하여, 밀착 노광기로, 100 mJ/㎠ 의 에너지로, 블라스트용 레지스트 필름에 노광을 실시하고, 그 후 현상 처리를 행하여 미노광의 블라스트용 레지스트 필름을 제거했다.Next, the blast resist film (Mitsubishi Paper Corporation make, brand name: MS7100) was thermocompression-bonded. Next, using a photomask 8 having a pattern irradiated with actinic rays in addition to the area assumed for the electronic component mounting portion, the blast resist film was exposed with an energy of 100 mJ / cm 2 using an adhesion exposure machine, Thereafter, a development treatment was performed to remove the unexposed blast resist film.

다음으로, 블라스트용 레지스트 필름의 위로부터 샌드 블라스트 처리 (연마재 : SiC #800, 블라스트압 0.15 MPa) 하여 솔더 레지스트층 (3) 에 제 1 개구부 (11) 를 형성한 후, 블라스트용 레지스트 필름을 박리했다.Next, the first opening 11 is formed in the solder resist layer 3 by sand blasting from the top of the blast resist film (polishing material: SiC # 800, blast pressure 0.15 MPa), and then the blast resist film is peeled off. did.

다음으로, 블라스트용 레지스트 필름 (미쓰비시제지 주식회사 제조, 상품명 : MS7100) 을 진공 열압착시켰다. 다음으로, 접속부 (2) 의 단부로부터 외측으로 100 ㎛ 외측까지의 영역 이외에 활성 광선이 조사되는 패턴을 갖는 포토마스크 (8) 를 이용하여, 밀착 노광기로, 100 mJ/㎠ 의 에너지로, 블라스트용 레지스트 필름에 노광을 실시하고, 그 후 현상 처리를 행하여 미노광의 블라스트용 레지스트 필름을 제거했다.Next, the blast resist film (Mitsubishi Paper Corporation make, brand name: MS7100) was vacuum thermocompressed. Next, using a photomask 8 having a pattern irradiated with active light in addition to an area from the end of the connecting portion 2 to the outside 100 μm outside, for a blast, at an energy of 100 mJ / cm 2, using an adhesion exposure machine The resist film was exposed and then developed to remove the unexposed blast resist film.

다음으로, 블라스트용 레지스트 필름의 위로부터 샌드 블라스트 처리 (연마재 : SiC #800, 블라스트압 0.15 MPa) 하여 제 1 개구부의 바닥부 (12) 의 솔더 레지스트층 (3) 에 개구부를 형성하여 접속부 (2) 를 노출시킨 후, 블라스트용 레지스트 필름을 박리했다. 솔더 레지스트층 표면 (9) 으로부터 제 1 개구부의 바닥부 (12) 까지의 깊이를 측정한 결과, 깊이는 18.0 ㎛ 이며, 제 1 개구부 상부의 개구폭 (15) 은 600 ㎛, 제 1 개구부 바닥부의 개구폭 (16) 은 580 ㎛ 였다. 또, 제 1 개구부의 바닥부 (12) 로부터 접속부 (2) 주위의 제 2 개구부의 바닥부 (13) 까지의 깊이를 측정한 결과, 깊이는 10.0 ㎛ 이며, 제 2 개구부 상부의 개구폭 (17) 은 300 ㎛, 제 2 개구부 바닥부의 개구폭 (18) 은 280 ㎛ 였다. 또, 솔더 레지스트층 표면 (9) 의 표면 거칠기 Ra 는 0.03 ㎛ 이며, 제 1 개구부의 바닥부 (12) 와 제 2 개구부의 바닥부 (13) 의 표면 거칠기 Ra 는 1.20 ㎛ 였다. 또한, 제 1 개구부의 바닥부 (12) 와 제 2 개구부의 바닥부 (13) 의 솔더 레지스트층 (3) 을 현미경 관찰한 결과, 전체면이 조면화되어 있었다.Next, a sand blast treatment (polishing material: SiC # 800, blast pressure of 0.15 MPa) is applied from the top of the blast resist film to form an opening in the solder resist layer 3 of the bottom 12 of the first opening to form a connection (2) ), The resist film for blasting was peeled. As a result of measuring the depth from the surface of the solder resist layer 9 to the bottom 12 of the first opening, the depth is 18.0 µm, the opening width 15 on the top of the first opening is 600 µm, and the bottom of the first opening The opening width 16 was 580 µm. In addition, as a result of measuring the depth from the bottom portion 12 of the first opening to the bottom portion 13 of the second opening around the connecting portion 2, the depth is 10.0 µm, and the opening width (17) above the second opening ) Was 300 µm, and the opening width 18 at the bottom of the second opening was 280 µm. Further, the surface roughness Ra of the solder resist layer surface 9 was 0.03 µm, and the surface roughness Ra of the bottom portion 12 of the first opening portion and the bottom portion 13 of the second opening portion was 1.20 µm. Moreover, as a result of microscopic observation of the solder resist layer 3 of the bottom 12 of the first opening and the bottom 13 of the second opening, the entire surface was roughened.

실시예 7 ~ 36 및 비교예 3, 비교예 4 에 의해 제조된 프린트 배선판은, 전자 부품 탑재부와 그 주위의 솔더 레지스트층 (3) 에 형성된 제 1 개구부 (11) 를 가지며, 또한 제 1 개구부의 바닥부 (12) 에 형성된 제 2 개구부 (14) 에 의해, 접속부 (2) 가 솔더 레지스트층 (3) 으로부터 부분적으로 노출된 상태이므로, 이 프린트 배선판을 사용하여 플립 칩 접속을 행한 경우, 전자 부품과 회로 기판의 접속 신뢰성을 확보하기 위해 충분한 언더필을 주입했을 때, 언더필이 전자 부품과 회로 기판의 공극으로부터 주위로 넘쳐, 전기적인 작동에 악영향을 미치는 것을 방지할 수 있고, 또 접속부 (2) 가 고밀도로 배치된 프린트 배선판에 있어서도 접속부 (2) 와 절연 기판 (1) 의 접착 강도 및 접속부 (2) 와 땜납의 접착 강도가 커져, 높은 접속 신뢰성을 얻을 수 있다.The printed wiring boards produced by Examples 7 to 36 and Comparative Examples 3 and 4 have the first opening 11 formed in the electronic component mounting portion and the solder resist layer 3 around it, and also the first opening Since the connection part 2 is partially exposed from the solder resist layer 3 by the second opening 14 formed in the bottom part 12, when flip chip connection is performed using this printed wiring board, electronic components When sufficient underfill is injected to secure the connection reliability between the circuit board and the circuit board, the underfill overflows from the air gap between the electronic component and the circuit board to prevent adverse effects on electrical operation. Even in a printed wiring board arranged at a high density, the bonding strength of the connecting portion 2 and the insulating substrate 1 and the bonding strength of the connecting portion 2 and the solder become large, and high connection reliability can be obtained.

또, 솔더 레지스트층 (3) 의 제 1 개구부 상부의 개구폭 (15) 이 제 1 개구부 바닥부의 개구폭 (16) 보다 큰 비교예 3, 비교예 4 와는 달리, 실시예 7 ~ 36 에 의해 제조된 프린트 배선판은, 솔더 레지스트층 (3) 의 제 1 개구부 상부의 개구폭 (15) 이 제 1 개구부 바닥부의 개구폭 (16) 이하인 구조 A 를 갖는다. 이들 프린트 배선판에서는, 솔더 레지스트층 (3) 과 언더필의 접착 강도가 향상되기 때문에, 프린트 배선판의 절연 신뢰성을 향상시키는 효과를 얻을 수 있다. 또한, 솔더 레지스트층 (3) 의 제 1 개구부 상부의 개구폭 (15) 이 제 1 개구부 바닥부의 개구폭 (16) 보다 크고, 제 2 개구부 (14) 에 있어서의 개구부 상부의 개구폭 (17) 이 개구부 바닥부의 개구폭 (18) 보다 큰 비교예 3, 비교예 4 와는 달리, 솔더 레지스트층 (3) 의 제 1 개구부 (11) 에 있어서의 개구부 상부의 개구폭 (15) 이 개구부 바닥부의 개구폭 (16) 이하인 구조 A 를 가질 뿐만 아니라, 또한 제 2 개구부 (14) 에 있어서의 개구부 상부의 개구폭 (17) 이 개구부 바닥부의 개구폭 (18) 이하인 구조 B 를 갖는 것에 의해, 솔더 레지스트층 (3) 과 언더필의 접착 강도가 향상되기 때문에, 프린트 배선판의 절연 신뢰성을 향상시킬 수 있고, 또한 땜납과 접속부 (2) 의 접착 강도가 향상되기 때문에, 접속부 (2) 에 배치한 땜납볼을 개재하여 전자 부품을 접속하는 경우, 양자간에 높은 접속 신뢰성을 얻을 수 있다. 또한, 실시예 7 ~ 36 에 의해 제조된 프린트 배선판은, 레이저 가공, 디스미어 처리나 샌드 블라스트에 의해 솔더 레지스트층에 제 1 개구부 (11) 나 제 2 개구부 (14) 를 형성한 비교예 3 및 비교예 4 의 프린트 배선판과 비교해서 솔더 레지스트층 (3) 의 강도가 높아, 높은 접속 신뢰성을 얻을 수 있다.Further, unlike Comparative Examples 3 and 4, in which the opening width 15 above the first opening of the solder resist layer 3 is larger than the opening width 16 of the bottom of the first opening, manufactured by Examples 7 to 36 The printed wiring board has a structure A in which the opening width 15 above the first opening of the solder resist layer 3 is equal to or less than the opening width 16 of the bottom of the first opening. In these printed wiring boards, since the adhesive strength between the solder resist layer 3 and the underfill is improved, an effect of improving insulation reliability of the printed wiring board can be obtained. Further, the opening width 15 above the first opening of the solder resist layer 3 is larger than the opening width 16 of the bottom of the first opening, and the opening width 17 above the opening in the second opening 14 Unlike Comparative Examples 3 and 4, which are larger than the opening width 18 of the bottom portion of the opening, the opening width 15 above the opening in the first opening 11 of the solder resist layer 3 is the opening of the opening bottom portion Solder resist layer by having not only the structure A having the width 16 or less, but also the structure B having the opening width 17 above the opening in the second opening 14 having an opening width 18 or less of the opening bottom part (3) Since the adhesive strength between the and the underfill is improved, the insulation reliability of the printed wiring board can be improved, and since the adhesive strength between the solder and the connecting portion 2 is improved, the solder balls arranged in the connecting portion 2 are interposed. When connecting electronic components, High connection reliability can be obtained. In addition, the printed wiring boards produced in Examples 7 to 36 are Comparative Examples 3 in which the first openings 11 and the second openings 14 are formed in the solder resist layer by laser processing, desmearing, or sand blasting. Compared with the printed wiring board of Comparative Example 4, the strength of the solder resist layer 3 is high, and high connection reliability can be obtained.

실시예 37 ~ 40 은, 도 12 의 제조 방법으로 프린트 배선판을 제조하고 있다.In Examples 37 to 40, a printed wiring board was manufactured by the manufacturing method of FIG. 12.

(실시예 37)(Example 37)

<공정 (A)><Process (A)>

구리 피복 적층판 (면적 170 ㎜ × 200 ㎜, 동박 두께 18 ㎛, 기재 두께 0.4 ㎜) 의 일부를 600 ㎛ × 600 ㎛ 의 전자 부품 탑재부로서 상정한 영역을 설정하고, 그 영역 내에 에칭 레지스트를 사용한 서브트랙티브법으로, 직경 100 ㎛ 의 원형의 접속부 (2) 를 갖는 회로 기판을 제작했다. 다음으로, 드라이 필름 형상 솔더 레지스트 (타이요 잉크 제조 주식회사 제조, 상품명 : PFR-800 AUS410) 를 진공 열압착시켰다. 이에 따라 절연 기판 (1) 표면으로부터 솔더 레지스트층 표면 (9) 까지의 드라이 막두께가 38.0 ㎛ 인 솔더 레지스트층 (3) 을 형성했다.A region where a portion of the copper-clad laminate (area 170 mm × 200 mm, copper foil thickness 18 µm, substrate thickness 0.4 mm) was assumed as an electronic component mounting portion of 600 µm × 600 µm was set, and a subtrack using an etching resist in the region By the TV method, a circuit board having a circular connecting portion 2 having a diameter of 100 µm was produced. Next, a dry film-shaped solder resist (manufactured by Taiyo Ink Co., Ltd., trade name: PFR-800 AUS410) was vacuum thermocompressed. Thus, a solder resist layer 3 having a dry film thickness of 38.0 µm from the surface of the insulating substrate 1 to the surface of the solder resist layer 9 was formed.

<공정 (C1)><Process (C1)>

다음으로, 전자 부품 탑재부로서 상정한 영역 이외에 활성 광선이 조사되는 패턴을 갖는 포토마스크 (8) 를 이용하여, 밀착 노광기로, 300 mJ/㎠ 의 에너지로, 솔더 레지스트층 (3) 에 노광을 실시했다.Next, using a photomask 8 having a pattern irradiated with actinic rays other than the area assumed as the electronic component mounting portion, the solder resist layer 3 is exposed with an energy of 300 mJ / cm 2 with an adhesion exposure machine. did.

<공정 (B)><Process (B)>

다음으로, 캐리어 필름을 박리한 후, 10 질량% 의 메타규산나트륨 수용액 (액온도 25 ℃) 에 16 초간 침지함으로써 미노광부의 솔더 레지스트층 (3) 을 박막화하여, 솔더 레지스트층 (3) 에 제 1 개구부 (11) 를 형성했다. 미셀 제거 처리, 수세 처리, 건조 처리의 후에, 솔더 레지스트층 표면 (9) 으로부터 제 1 개구부의 바닥부 (12) 까지의 깊이를 측정한 결과, 깊이는 15.0 ㎛ 이며, 제 1 개구부 상부의 개구폭 (15) 은 600 ㎛, 제 1 개구부 바닥부의 개구폭 (16) 은 600 ㎛ 였다.Next, after peeling the carrier film, the solder resist layer 3 of the unexposed portion is thinned by immersion in a 10% by mass aqueous sodium metasilicate solution (liquid temperature 25 ° C.) for 16 seconds, and the solder resist layer 3 is prepared. 1 opening 11 was formed. After the micelle removal treatment, water washing treatment, and drying treatment, the depth from the solder resist layer surface 9 to the bottom 12 of the first opening was measured, and the depth was 15.0 µm, and the opening width of the top of the first opening (15) was 600 µm, and the opening width 16 of the bottom of the first opening was 600 µm.

<공정 (C2)><Process (C2)>

다음으로, 접속부 (2) 의 단부로부터 외측으로 100 ㎛ 외측까지의 영역 이외에 활성 광선이 조사되는 패턴을 갖는 포토마스크 (8) 를 이용하여, 밀착 노광기로, 300 mJ/㎠ 의 에너지로, 솔더 레지스트층 (3) 에 노광을 실시했다.Next, using a photomask 8 having a pattern irradiated with active light in addition to the area from the end of the connecting portion 2 to the outside 100 μm outside, a solder resist with an energy of 300 mJ / cm 2 with an adhesion exposure machine The layer 3 was exposed.

<공정 (D)> <Process (D)>

1 질량% 의 탄산나트륨 수용액 (액온도 30 ℃, 스프레이압 0.15 MPa) 을 이용하여 50 초간 현상 처리를 행함으로써 미노광부의 솔더 레지스트층 (3) 이 제거되어 제 2 개구부 (14) 를 형성함과 함께, 접속부 (2) 가 솔더 레지스트층 (3) 으로부터 노출되고, 제 1 개구부의 바닥부 (12) 의 솔더 레지스트층 (3) 이 막감소했다. 솔더 레지스트층 표면 (9) 으로부터 제 1 개구부의 바닥부 (12) 까지의 깊이를 측정한 결과, 깊이는 15.5 ㎛ 이며, 제 1 개구부 상부의 개구폭 (15) 은 600 ㎛, 제 1 개구부 바닥부의 개구폭 (16) 은 600 ㎛ 였다. 또, 제 1 개구부의 바닥부 (12) 로부터 절연 기판 (1) 표면까지의 깊이를 측정한 결과, 깊이는 22.5 ㎛ 이며, 제 2 개구부 상부의 개구폭 (17) 은 300 ㎛, 제 2 개구부 바닥부의 개구폭 (18) 은 300 ㎛ 였다. 또, 초심도 형상 측정 현미경 (주식회사 키엔스 (KEYENCE) 제조, 품번 「VK-8500」) 을 이용하여 표면 거칠기를 측정한 결과, 솔더 레지스트층 표면 (9) 의 표면 거칠기 Ra 는 0.03 ㎛ 이며, 제 1 개구부의 바닥부 (12) 의 표면 거칠기 Ra 는 0.40 ㎛ 였다. 또한, 솔더 레지스트층 (3) 의 개구부의 주위 및 제 1 개구부의 바닥부 (12) 와 제 2 개구부의 바닥부 (13) 를 현미경 관찰한 결과, 스미어의 잔류는 확인할 수 없었다.By performing the developing treatment for 50 seconds using a 1% by mass aqueous sodium carbonate solution (liquid temperature 30 ° C, spray pressure 0.15 MPa), the solder resist layer 3 of the unexposed portion is removed to form the second opening 14, , The connecting portion 2 was exposed from the solder resist layer 3, and the solder resist layer 3 of the bottom portion 12 of the first opening was reduced in film. As a result of measuring the depth from the surface of the solder resist layer 9 to the bottom 12 of the first opening, the depth is 15.5 µm, the opening width 15 above the first opening is 600 µm, and the bottom of the first opening The opening width 16 was 600 µm. Further, as a result of measuring the depth from the bottom portion 12 of the first opening to the surface of the insulating substrate 1, the depth is 22.5 µm, and the opening width 17 above the second opening is 300 µm, the bottom of the second opening The negative opening width 18 was 300 µm. The surface roughness Ra of the solder resist layer surface 9 was 0.03 µm as a result of measuring the surface roughness using an ultra-depth shape measurement microscope (manufactured by Keyence Co., Ltd., part number "VK-8500"). The surface roughness Ra of the bottom portion 12 of the opening was 0.40 µm. Further, as a result of microscopic observation of the periphery of the opening of the solder resist layer 3 and the bottom 12 of the first opening and the bottom 13 of the second opening, residual smear could not be confirmed.

초심도 형상 측정 현미경 (주식회사 키엔스 제조, 품번 「VK-8500」) 에 의한 산술 평균 표면 거칠기 Ra 는, JIS B0601-1994 표면 거칠기-정의에 준한 계산식을 이용하고 있다. 또한, 측정 영역은 900 ㎛2, 기준 길이는 40 ㎛ 로 했다.The arithmetic mean surface roughness Ra by an ultra-depth shape measurement microscope (manufactured by Keyence Co., Ltd., product number "VK-8500") uses a calculation formula based on JIS B0601-1994 surface roughness-definition. In addition, the measurement area was 900 µm 2 and the reference length was 40 µm.

(실시예 38)(Example 38)

공정 (B) 의 후에 평활화 처리 (80 ℃, 30 초) 를 행하는 것 이외에는 실시예 37 과 동일한 방법으로 제작한 프린트 배선판의 각 부의 측정을 행한 바, 솔더 레지스트층 표면 (9) 으로부터 제 1 개구부의 바닥부 (12) 까지의 깊이를 측정한 결과, 깊이는 15.5 ㎛ 이며, 제 1 개구부 상부의 개구폭 (15) 은 600 ㎛, 제 1 개구부 바닥부의 개구폭 (16) 은 600 ㎛ 였다. 또, 제 1 개구부의 바닥부 (12) 로부터 절연 기판 (1) 표면까지의 깊이를 측정한 결과, 깊이는 22.5 ㎛ 이며, 제 2 개구부 상부의 개구폭 (17) 은 300 ㎛, 제 2 개구부 바닥부의 개구폭 (18) 은 300 ㎛ 였다. 솔더 레지스트층 표면 (9) 의 표면 거칠기 Ra 는 0.03 ㎛ 이며, 제 1 개구부의 바닥부 (12) 의 표면 거칠기 Ra 는 0.08 ㎛ 였다. 또한, 솔더 레지스트층 (3) 의 개구부의 주위 및 제 1 개구부의 바닥부 (12) 와 제 2 개구부의 바닥부 (13) 를 현미경 관찰한 결과, 스미어의 잔류는 확인할 수 없었다.When each part of the printed wiring board produced in the same manner as in Example 37 was measured except that a smoothing treatment (80 ° C, 30 seconds) was performed after the step (B), the first openings from the solder resist layer surface 9 were measured. As a result of measuring the depth to the bottom portion 12, the depth was 15.5 µm, the opening width 15 on the top of the first opening was 600 µm, and the opening width 16 on the bottom of the first opening was 600 µm. Further, as a result of measuring the depth from the bottom portion 12 of the first opening to the surface of the insulating substrate 1, the depth is 22.5 µm, and the opening width 17 above the second opening is 300 µm, the bottom of the second opening The negative opening width 18 was 300 µm. The surface roughness Ra of the solder resist layer surface 9 was 0.03 µm, and the surface roughness Ra of the bottom portion 12 of the first opening was 0.08 µm. Further, as a result of microscopic observation of the periphery of the opening of the solder resist layer 3 and the bottom 12 of the first opening and the bottom 13 of the second opening, residual smear could not be confirmed.

(실시예 39)(Example 39)

공정 (C1) 의 노광량을 200 mJ/㎠ 로 행하는 것 이외에는 실시예 37 과 동일한 방법으로 제작한 프린트 배선판의 각 부의 측정을 행한 바, 솔더 레지스트층 표면 (9) 으로부터 제 1 개구부의 바닥부 (12) 까지의 깊이를 측정한 결과, 깊이는 15.5 ㎛ 이며, 제 1 개구부 상부의 개구폭 (15) 은 600 ㎛, 제 1 개구부 바닥부의 개구폭 (16) 은 620 ㎛ 였다. 또, 제 1 개구부의 바닥부 (12) 로부터 절연 기판 (1) 표면까지의 깊이를 측정한 결과, 깊이는 22.5 ㎛ 이며, 제 2 개구부 상부의 개구폭 (17) 은 300 ㎛, 제 2 개구부 바닥부의 개구폭 (18) 은 300 ㎛ 였다. 솔더 레지스트층 표면 (9) 의 표면 거칠기 Ra 는 0.03 ㎛ 이며, 제 1 개구부의 바닥부 (12) 의 표면 거칠기 Ra 는 0.40 ㎛ 였다. 또한, 솔더 레지스트층 (3) 의 개구부의 주위 및 제 1 개구부의 바닥부 (12) 와 제 2 개구부의 바닥부 (13) 를 현미경 관찰한 결과, 스미어의 잔류는 확인할 수 없었다.When each part of the printed wiring board produced in the same manner as in Example 37 was measured except that the exposure amount in step (C1) was 200 mJ / cm 2, the bottom portion 12 of the first opening from the surface of the solder resist layer 9 As a result of measuring the depth up to), the depth was 15.5 µm, the opening width 15 at the top of the first opening was 600 µm, and the opening width 16 at the bottom of the first opening was 620 µm. Further, as a result of measuring the depth from the bottom portion 12 of the first opening to the surface of the insulating substrate 1, the depth is 22.5 µm, and the opening width 17 above the second opening is 300 µm, the bottom of the second opening The negative opening width 18 was 300 µm. The surface roughness Ra of the solder resist layer surface 9 was 0.03 µm, and the surface roughness Ra of the bottom portion 12 of the first opening was 0.40 µm. Further, as a result of microscopic observation of the periphery of the opening of the solder resist layer 3 and the bottom 12 of the first opening and the bottom 13 of the second opening, residual smear could not be confirmed.

(실시예 40)(Example 40)

공정 (C1) 의 노광량을 200 mJ/㎠ 로 행하고, 공정 (B) 의 후에 평활화 처리 (80 ℃, 30 초) 를 행하는 것 이외에는 실시예 37 과 동일한 방법으로 제작한 프린트 배선판의 각 부의 측정을 행한 바, 솔더 레지스트층 표면 (9) 으로부터 제 1 개구부의 바닥부 (12) 까지의 깊이를 측정한 결과, 깊이는 15.5 ㎛ 이며, 제 1 개구부 상부의 개구폭 (15) 은 600 ㎛, 제 1 개구부 바닥부의 개구폭 (16) 은 620 ㎛ 였다. 또, 제 1 개구부의 바닥부 (12) 로부터 절연 기판 (1) 표면까지의 깊이를 측정한 결과, 깊이는 22.5 ㎛ 이며, 제 2 개구부 상부의 개구폭 (17) 은 300 ㎛, 제 2 개구부 바닥부의 개구폭 (18) 은 300 ㎛ 였다. 솔더 레지스트층 표면 (9) 의 표면 거칠기 Ra 는 0.03 ㎛ 이며, 제 1 개구부의 바닥부 (12) 의 표면 거칠기 Ra 는 0.08 ㎛ 였다. 또한, 솔더 레지스트층 (3) 의 개구부의 주위 및 제 1 개구부의 바닥부 (12) 와 제 2 개구부의 바닥부 (13) 를 현미경 관찰한 결과, 스미어의 잔류는 확인할 수 없었다.Measurement of each part of the printed wiring board produced in the same manner as in Example 37 was performed except that the exposure amount of the step (C1) was 200 mJ / cm 2 and a smoothing treatment (80 ° C., 30 seconds) was performed after the step (B). As a result of measuring the depth from the surface of the solder resist layer 9 to the bottom 12 of the first opening, the depth is 15.5 μm, and the opening width 15 on the top of the first opening is 600 μm, the first opening The opening width 16 of the bottom portion was 620 µm. Further, as a result of measuring the depth from the bottom portion 12 of the first opening to the surface of the insulating substrate 1, the depth is 22.5 µm, and the opening width 17 above the second opening is 300 µm, the bottom of the second opening The negative opening width 18 was 300 µm. The surface roughness Ra of the solder resist layer surface 9 was 0.03 µm, and the surface roughness Ra of the bottom portion 12 of the first opening was 0.08 µm. Further, as a result of microscopic observation of the periphery of the opening of the solder resist layer 3 and the bottom 12 of the first opening and the bottom 13 of the second opening, residual smear could not be confirmed.

실시예 37 내지 40 에서는, 솔더 레지스트층 (3) 의 제 1 개구부 상부의 개구폭 (15) 이 제 1 개구부 바닥부의 개구폭 (16) 이하인 구조 A 를 갖는 프린트 배선판을 얻을 수 있었다. 이들 프린트 배선판에서는, 솔더 레지스트층 (3) 과 언더필의 접착 강도가 향상되기 때문에, 프린트 배선판의 절연 신뢰성을 향상시키는 효과를 얻을 수 있다. 또, 실시예 37 내지 40 에 의해 제조된 프린트 배선판은, 솔더 레지스트층 (3) 의 제 1 개구부 (11) 에 있어서의 개구부 상부의 개구폭 (15) 이 개구부 바닥부의 개구폭 (16) 이하인 구조 A 를 가질 뿐만 아니라, 또한 제 2 개구부 (14) 에 있어서의 개구부 상부의 개구폭 (17) 이 개구부 바닥부의 개구폭 (18) 이하인 구조 B 를 갖는 것에 의해, 솔더 레지스트층 (3) 과 언더필의 접착 강도가 향상되기 때문에, 프린트 배선판의 절연 신뢰성을 향상시킬 수 있고, 또한 땜납과 접속부 (2) 의 접착 강도가 향상되기 때문에, 접속부 (2) 에 배치한 땜납볼을 개재하여 전자 부품을 접속하는 경우, 양자간에 높은 접속 신뢰성을 얻을 수 있다.In Examples 37 to 40, it was possible to obtain a printed wiring board having a structure A in which the opening width 15 above the first opening of the solder resist layer 3 is equal to or less than the opening width 16 of the bottom of the first opening. In these printed wiring boards, since the adhesive strength between the solder resist layer 3 and the underfill is improved, an effect of improving insulation reliability of the printed wiring board can be obtained. Further, in the printed wiring boards produced by Examples 37 to 40, the structure in which the opening width 15 above the opening in the first opening 11 of the solder resist layer 3 is equal to or less than the opening width 16 of the bottom of the opening By not only having A, but also having a structure B in which the opening width 17 at the top of the opening in the second opening 14 is equal to or less than the opening width 18 at the bottom of the opening, the solder resist layer 3 and the underfill Since the adhesive strength is improved, the insulation reliability of the printed wiring board can be improved, and since the adhesive strength between the solder and the connection portion 2 is improved, the electronic components are connected through the solder balls arranged in the connection portion 2. In this case, high connection reliability can be obtained between the two.

또, 솔더 레지스트층 (3) 의 제 1 개구부 (11) 에 있어서의 개구부 상부의 개구폭 (15) 이 개구부 바닥부의 개구폭 (16) 보다 작기 때문에, 솔더 레지스트층 (3) 이 언더필에 파고들어, 그 앵커 효과에 의해, 실시예 39, 40 의 프린트 배선판은, 솔더 레지스트층 (3) 의 제 1 개구부 (11) 에 있어서의 개구부 상부의 개구폭 (15) 이 개구부 바닥부의 개구폭 (16) 과 같은 실시예 37, 38 의 프린트 배선판보다 높은 절연 신뢰성을 얻을 수 있다.Moreover, since the opening width 15 at the top of the opening in the first opening 11 of the solder resist layer 3 is smaller than the opening width 16 at the bottom of the opening, the solder resist layer 3 penetrates into the underfill. By the anchor effect, in the printed wiring boards of Examples 39 and 40, the opening width 15 above the opening in the first opening 11 of the solder resist layer 3 is the opening width 16 of the bottom of the opening. Higher insulation reliability than the printed wiring boards of Examples 37 and 38 can be obtained.

또, 평활화 처리에 의해 제 1 개구부의 바닥부 (12) 의 표면 거칠기 Ra 가 저하된 실시예 38, 40 의 프린트 배선판은, 실시예 37, 39 의 프린트 배선판보다 솔더 레지스트층 (3) 의 강도가 높아, 프린트 배선판의 신뢰성을 향상시킬 수 있다.Further, the printed wiring boards of Examples 38 and 40 in which the surface roughness Ra of the bottom portion 12 of the first opening was lowered by the smoothing treatment, had a strength of the solder resist layer 3 than the printed wiring boards of Examples 37 and 39. High, it is possible to improve the reliability of the printed wiring board.

(비교예 5)(Comparative Example 5)

구리 피복 적층판 (면적 170 ㎜ × 200 ㎜, 동박 두께 18 ㎛, 기재 두께 0.4 ㎜) 의 일부를 600 ㎛ × 600 ㎛ 의 전자 부품 탑재부로서 상정한 영역을 설정하고, 그 영역 내에 에칭 레지스트를 사용한 서브트랙티브법으로, 직경 100 ㎛ 의 원형의 접속부 (2) 를 갖는 회로 기판을 제조했다. 다음으로, 드라이 필름상 솔더 레지스트 (타이요 잉크 제조 주식회사 제조, 상품명 : PFR-800 AUS410) 를 진공 열압착시켰다. 이에 따라 절연 기판 (1) 표면으로부터 솔더 레지스트층 표면 (9) 까지의 드라이 막두께가 41.0 ㎛ 인 솔더 레지스트층 (3) 을 형성했다. 그 후, 밀착 노광기를 사용하여, 1000 mJ/㎠ 의 에너지로 솔더 레지스트층 (3) 전체면을 노광하고, 또한 열풍 건조기를 사용하여 150 ℃ 에서 30 분의 가열을 행했다.A region where a portion of the copper-clad laminate (area 170 mm × 200 mm, copper foil thickness 18 µm, substrate thickness 0.4 mm) was assumed as an electronic component mounting portion of 600 µm × 600 µm was set, and a subtrack using an etching resist in the region By the TV method, a circuit board having a circular connecting portion 2 having a diameter of 100 µm was produced. Next, a dry film-like solder resist (manufactured by Taiyo Ink Co., Ltd., trade name: PFR-800 AUS410) was vacuum thermocompressed. Thus, a solder resist layer 3 having a dry film thickness of 41.0 µm from the surface of the insulating substrate 1 to the surface of the solder resist layer 9 was formed. Thereafter, the entire surface of the solder resist layer 3 was exposed at an energy of 1000 mJ / cm 2 using an adhesion exposure machine, and heating was performed at 150 ° C for 30 minutes using a hot air dryer.

다음으로, 전자 부품 탑재부로서 상정한 영역에 엑시머 레이저광 (파장 248 nm, 출력 50 W) 을 조사하여, 솔더 레지스트층 (3) 에 제 1 개구부 (11) 를 형성했다.Next, excimer laser light (wavelength 248 nm, output 50 W) was irradiated to the region assumed as the electronic component mounting portion to form the first opening 11 in the solder resist layer 3.

다음으로, 접속부 (2) 의 단부로부터 외측으로 100 ㎛ 외측까지의 영역에 엑시머 레이저광 (파장 248 nm, 출력 50 W) 을 조사하여, 솔더 레지스트층 (3) 으로부터 접속부 (2) 를 완전히 노출시켰다.Next, excimer laser light (wavelength 248 nm, output 50 W) was irradiated to the region from the end of the connecting portion 2 to 100 µm outside from the end, to completely expose the connecting portion 2 from the solder resist layer 3. .

레이저광을 조사한 솔더 레지스트층 표면 (9) 을 현미경 관찰한 결과, 제 1 개구부 (11) 의 형성과 접속부 (2) 를 노출시킬 때의 레이저광 조사에 의해, 솔더 레지스트층 표면 (9) 과 제 1 개구부의 바닥부 (12) 와 접속부 (2) 상부와 제 2 개구부의 바닥부 (13) 에 스미어가 발생했다.As a result of microscopic observation of the surface of the solder resist layer 9 irradiated with laser light, the surface of the solder resist layer 9 was removed by the formation of the first opening 11 and laser light irradiation when exposing the connecting portion 2. Smear was generated in the bottom part 12 of the 1 opening part, the upper part of the connection part 2, and the bottom part 13 of the 2nd opening part.

다음으로, 수산화나트륨을 주성분으로 한 용액 (멜텍스 (Meltex) 주식회사 제조, 상품명 : 엔플레이트 (ENPLATE, 등록상표) MLB-496A) 및 1-메톡시-2-프로판올을 포함하는 용액 (멜텍스 주식회사 제조, 상품명 : 엔플레이트 (ENPLATE, 등록상표) MLB-496B) 과 증류수의 혼합액에, 스미어가 발생한 솔더 레지스트층 (3) 을 60 ℃ 에서 15 분간 침지하여 스미어를 팽윤시켰다. 이어서, 과망간산나트륨을 주성분으로 한 용액 (멜텍스 주식회사 제조, 상품명 : 엔플레이트 (ENPLATE, 등록상표) MLB-497A) 및 수산화나트륨을 주성분으로 하는 용액 (멜텍스 주식회사 제조, 상품명 : 엔플레이트 (ENPLATE, 등록상표) MLB-497B) 과 증류수의 혼합액에 80 ℃ 에서 10 분간 침지하여, 팽윤된 스미어를 분해 제거했다.Next, a solution containing sodium hydroxide as a main component (manufactured by Meltex Corporation, trade name: ENPLATE (registered trademark) MLB-496A) and a solution containing 1-methoxy-2-propanol (Meltex Corporation Manufacturing, trade name: ENPLATE (registered trademark) MLB-496B), and the solder resist layer 3 having smear was immersed in a mixture solution of distilled water at 60 ° C. for 15 minutes to swell the smear. Subsequently, a solution containing sodium permanganate as a main component (manufactured by Meltex Co., Ltd., trade name: ENPLATE (registered trademark) MLB-497A) and a solution containing sodium hydroxide as a main component (manufactured by Meltex Co., Ltd., trade name: ENPLATE, Trademark) MLB-497B) was immersed in a mixture of distilled water at 80 ° C. for 10 minutes to decompose and remove the swollen smear.

또, 솔더 레지스트층 표면 (9) 으로부터 제 1 개구부의 바닥부 (12) 까지의 깊이를 측정한 결과, 깊이는 18.0 ㎛ 이며, 제 1 개구부 상부의 개구폭 (15) 은 600 ㎛, 제 1 개구부 바닥부의 개구폭 (16) 은 590 ㎛ 였다. 또, 제 1 개구부의 바닥부 (12) 로부터 절연 기판 (1) 표면까지의 깊이를 측정한 결과, 깊이는 23.0 ㎛ 이며, 제 2 개구부 상부의 개구폭 (17) 은 300 ㎛, 제 2 개구부 바닥부의 개구폭 (18) 은 290 ㎛ 였다. 또, 솔더 레지스트층 표면 (9) 의 표면 거칠기 Ra 는 0.80 ㎛ 이며, 제 1 개구부의 바닥부 (12) 의 표면 거칠기 Ra 는 0.90 ㎛ 였다. 또한, 제 1 개구부 (11) 주변의 솔더 레지스트층 표면 (9) 과 제 1 개구부 (11) 를 현미경 관찰한 결과, 솔더 레지스트층 (3) 전체면이 조면화되어 있었다.Further, as a result of measuring the depth from the surface of the solder resist layer 9 to the bottom 12 of the first opening, the depth was 18.0 µm, and the opening width 15 on the top of the first opening was 600 µm, the first opening The opening width 16 of the bottom portion was 590 µm. Further, as a result of measuring the depth from the bottom portion 12 of the first opening to the surface of the insulating substrate 1, the depth was 23.0 µm, and the opening width 17 on the top of the second opening was 300 µm, the bottom of the second opening The negative opening width 18 was 290 µm. Moreover, the surface roughness Ra of the solder resist layer surface 9 was 0.80 micrometers, and the surface roughness Ra of the bottom part 12 of the 1st opening part was 0.90 micrometers. Moreover, as a result of microscopic observation of the solder resist layer surface 9 and the first opening 11 around the first opening 11, the entire surface of the solder resist layer 3 was roughened.

(비교예 6)(Comparative Example 6)

구리 피복 적층판 (면적 170 ㎜ × 200 ㎜, 동박 두께 18 ㎛, 기재 두께 0.4 ㎜) 의 일부를 600 ㎛ × 600 ㎛ 의 전자 부품 탑재부로서 상정한 영역을 설정하고, 그 영역 내에 에칭 레지스트를 사용한 서브트랙티브법으로, 직경 100 ㎛ 의 원형의 접속부 (2) 를 갖는 회로 기판을 제조했다. 다음으로, 솔더 레지스트 필름 (타이요 잉크 제조 주식회사 제조, 상품명 : PFR-800 AUS410) 을 진공 열압착시켰다. 이에 따라 절연 기판 (1) 표면으로부터 솔더 레지스트층 표면 (9) 까지의 드라이 막두께가 41.0 ㎛ 인 솔더 레지스트층 (3) 을 형성했다. 그 후, 밀착 노광기를 사용하여, 1000 mJ/㎠ 의 에너지로 솔더 레지스트층 (3) 전면을 노광하고, 또한 열풍 건조기를 사용하여 150 ℃ 에서 30 분의 가열을 행했다.A region where a portion of the copper-clad laminate (area 170 mm × 200 mm, copper foil thickness 18 µm, substrate thickness 0.4 mm) was assumed as an electronic component mounting portion of 600 µm × 600 µm was set, and a subtrack using an etching resist in the region By the TV method, a circuit board having a circular connecting portion 2 having a diameter of 100 µm was produced. Next, a solder resist film (manufactured by Taiyo Ink Co., Ltd., trade name: PFR-800 AUS410) was vacuum thermocompressed. Thus, a solder resist layer 3 having a dry film thickness of 41.0 µm from the surface of the insulating substrate 1 to the surface of the solder resist layer 9 was formed. Thereafter, the entire surface of the solder resist layer 3 was exposed at an energy of 1000 mJ / cm 2 using an adhesion exposure machine, and heating was performed at 150 ° C for 30 minutes using a hot air dryer.

다음으로, 블라스트용 레지스트 필름 (미쓰비시제지 주식회사 제조, 상품명 : MS7100) 을 열압착시켰다. 다음으로, 전자 부품 탑재부로서 상정한 영역 이외에 활성 광선이 조사되는 패턴을 갖는 포토마스크 (8) 를 이용하여, 밀착 노광기로, 100 mJ/㎠ 의 에너지로, 블라스트용 레지스트 필름에 노광을 실시하고, 그 후 현상 처리를 행하여 미노광의 블라스트용 레지스트 필름을 제거했다.Next, the blast resist film (Mitsubishi Paper Corporation make, brand name: MS7100) was thermocompression-bonded. Next, using a photomask 8 having a pattern irradiated with actinic rays in addition to the region assumed as the electronic component mounting portion, the blast resist film is exposed to an energy of 100 mJ / cm 2 with an adhesion exposure machine, Thereafter, a development treatment was performed to remove the unexposed blast resist film.

다음으로, 블라스트용 레지스트 필름의 위로부터 샌드 블라스트 처리 (연마재 : SiC #800, 블라스트압 0.15 MPa) 하여 솔더 레지스트층 (3) 에 제 1 개구부 (11) 를 형성한 후, 블라스트용 레지스트 필름을 박리했다.Next, the first opening 11 is formed in the solder resist layer 3 by sand blasting from the top of the blast resist film (polishing material: SiC # 800, blast pressure 0.15 MPa), and then the blast resist film is peeled off. did.

다음으로, 블라스트용 레지스트 필름 (미쯔비시 제지 주식회사 제조, 상품명 : MS7100) 을 진공 열압착시켰다. 다음으로, 접속부 (2) 의 단부로부터 외측으로 100 ㎛ 외측까지의 영역 이외에 활성 광선이 조사되는 패턴을 갖는 포토마스크 (8) 를 이용하여, 밀착 노광기로, 100 mJ/㎠ 의 에너지로, 블라스트용 레지스트 필름에 노광을 실시하고, 그 후 현상 처리를 행하여 미노광의 블라스트용 레지스트 필름을 제거했다.Next, the blast resist film (Mitsubishi Paper Corporation make, brand name: MS7100) was vacuum thermocompressed. Next, using a photomask 8 having a pattern irradiated with active light in addition to an area from the end of the connecting portion 2 to the outside 100 μm outside, for a blast, at an energy of 100 mJ / cm 2, using an adhesion exposure machine The resist film was exposed and then developed to remove the unexposed blast resist film.

다음으로, 블라스트용 레지스트 필름의 위로부터 샌드 블라스트 처리 (연마재 : SiC #800, 블라스트압 0.15 MPa) 하여 제 1 개구부의 바닥부 (12) 의 솔더 레지스트층 (3) 에 개구부를 형성하여 접속부 (2) 를 노출시킨 후, 블라스트용 레지스트 필름을 박리했다. 솔더 레지스트층 표면 (9) 으로부터 제 1 개구부의 바닥부 (12) 까지의 깊이를 측정한 결과, 깊이는 18.0 ㎛ 이며, 제 1 개구부 상부의 개구폭 (15) 은 600 ㎛, 제 1 개구부 바닥부의 개구폭 (16) 은 580 ㎛ 였다. 또, 제 1 개구부의 바닥부 (12) 로부터 절연 기판 (1) 표면까지의 깊이를 측정한 결과, 깊이는 23.0 ㎛ 이며, 제 2 개구부 상부의 개구폭 (17) 은 300 ㎛, 제 2 개구부 바닥부의 개구폭 (18) 은 280 ㎛ 였다. 또, 솔더 레지스트층 표면 (9) 의 표면 거칠기 Ra 는 0.03 ㎛ 이며, 제 1 개구부의 바닥부 (12) 의 표면 거칠기 Ra 는 1.20 ㎛ 였다. 또한, 제 1 개구부의 바닥부 (12) 의 솔더 레지스트층 (3) 을 현미경 관찰한 결과, 전체면이 조면화되어 있었다.Next, a sand blast treatment (polishing material: SiC # 800, blast pressure of 0.15 MPa) is applied from the top of the blast resist film to form an opening in the solder resist layer 3 of the bottom 12 of the first opening to form a connection (2) ), The resist film for blasting was peeled. As a result of measuring the depth from the surface of the solder resist layer 9 to the bottom 12 of the first opening, the depth is 18.0 µm, the opening width 15 on the top of the first opening is 600 µm, and the bottom of the first opening The opening width 16 was 580 µm. Further, as a result of measuring the depth from the bottom portion 12 of the first opening to the surface of the insulating substrate 1, the depth was 23.0 µm, and the opening width 17 on the top of the second opening was 300 µm, the bottom of the second opening The negative opening width 18 was 280 µm. Moreover, the surface roughness Ra of the solder resist layer surface 9 was 0.03 micrometers, and the surface roughness Ra of the bottom part 12 of the 1st opening part was 1.20 micrometers. Moreover, as a result of microscopic observation of the solder resist layer 3 of the bottom portion 12 of the first opening, the entire surface was roughened.

실시예 37 ~ 40 및 비교예 5 ~ 6 에 의해 제조된 프린트 배선판은, 전자 부품 탑재부와 그 주위의 솔더 레지스트층 (3) 에 형성된 제 1 개구부 (11) 를 가지며, 또한 제 1 개구부의 바닥부 (12) 에 형성된 제 2 개구부 (14) 에 의해, 접속부 (2) 가 솔더 레지스트층 (3) 으로부터 노출된 상태이므로, 이 프린트 배선판을 사용하여 플립 칩 접속을 행한 경우, 전자 부품과 회로 기판의 접속 신뢰성을 확보하기 위해 충분한 언더필을 주입했을 때, 언더필이 전자 부품과 회로 기판의 공극으로부터 주위로 넘쳐, 전기적인 작동에 악영향을 미치는 것을 방지할 수 있고, 또 접속부 (2) 가 고밀도로 배치된 프린트 배선판에 있어서도 접속부 (2) 와 땜납의 접착 강도가 커져, 높은 접속 신뢰성을 얻을 수 있다.The printed wiring boards produced by Examples 37 to 40 and Comparative Examples 5 to 6 have the first opening 11 formed in the electronic component mounting portion and the solder resist layer 3 around it, and also the bottom portion of the first opening Since the connection portion 2 is exposed from the solder resist layer 3 by the second opening 14 formed in (12), when flip-chip connection is performed using this printed wiring board, the electronic components and the circuit board When sufficient underfill is injected to secure connection reliability, the underfill overflows from the air gaps of the electronic component and the circuit board to prevent it from adversely affecting the electrical operation, and the connection portion 2 is disposed at a high density. Also in the printed wiring board, the bonding strength between the connection portion 2 and the solder is increased, and high connection reliability can be obtained.

또, 솔더 레지스트층 (3) 의 제 1 개구부 상부의 개구폭 (15) 이 제 1 개구부 바닥부의 개구폭 (16) 보다 큰 비교예 5, 비교예 6 과는 달리, 실시예 7 ~ 36 에 의해 제조된 프린트 배선판은, 솔더 레지스트층 (3) 의 제 1 개구부 상부의 개구폭 (15) 이 제 1 개구부 바닥부의 개구폭 (16) 이하인 구조 A 를 갖는다. 이들 프린트 배선판에서는, 솔더 레지스트층 (3) 과 언더필의 접착 강도가 향상되기 때문에, 프린트 배선판의 절연 신뢰성을 향상시키는 효과를 얻을 수 있다. 또한, 솔더 레지스트층 (3) 의 제 1 개구부 상부의 개구폭 (15) 이 제 1 개구부 바닥부의 개구폭 (16) 보다 크고, 제 2 개구부 (14) 에 있어서의 개구부 상부의 개구폭 (17) 이 개구부 바닥부의 개구폭 (18) 보다 큰 비교예 5, 비교예 6 과는 달리, 솔더 레지스트층 (3) 의 제 1 개구부 (11) 에 있어서의 개구부 상부의 개구폭 (15) 이 개구부 바닥부의 개구폭 (16) 이하인 구조 A 를 가질 뿐만 아니라, 또한 제 2 개구부 (14) 에 있어서의 개구부 상부의 개구폭 (17) 이 개구부 바닥부의 개구폭 (18) 이하인 구조 B 를 갖는 것에 의해, 솔더 레지스트층 (3) 과 언더필의 접착 강도가 향상되기 때문에, 프린트 배선판의 절연 신뢰성을 향상시킬 수 있고, 또한 땜납과 접속부 (2) 의 접착 강도가 향상되기 때문에, 접속부 (2) 에 배치한 땜납볼을 개재하여 전자 부품을 접속하는 경우, 양자간에 높은 접속 신뢰성을 얻을 수 있다. 또한, 실시예 37 ~ 40 에 의해 제조된 프린트 배선판은, 레이저 가공, 디스미어 처리나 샌드 블라스트에 의해 솔더 레지스트층에 제 1 개구부 (11) 나 제 2 개구부 (14) 를 형성한 비교예 5 및 6 의 프린트 배선판과 비교해서 솔더 레지스트층 (3) 의 강도가 높아, 높은 접속 신뢰성을 얻을 수 있다.Further, unlike Comparative Examples 5 and 6 in which the opening width 15 above the first opening of the solder resist layer 3 was larger than the opening width 16 of the bottom of the first opening, according to Examples 7 to 36 The produced printed wiring board has a structure A in which the opening width 15 above the first opening of the solder resist layer 3 is equal to or less than the opening width 16 of the bottom of the first opening. In these printed wiring boards, since the adhesive strength between the solder resist layer 3 and the underfill is improved, an effect of improving insulation reliability of the printed wiring board can be obtained. Further, the opening width 15 above the first opening of the solder resist layer 3 is larger than the opening width 16 of the bottom of the first opening, and the opening width 17 above the opening in the second opening 14 Unlike Comparative Examples 5 and 6, which are larger than the opening width 18 of the bottom of the opening, the opening width 15 above the opening in the first opening 11 of the solder resist layer 3 is the opening bottom 15 Solder resist by having not only the structure A having the opening width 16 or less, but also having the structure B having the opening width 17 above the opening in the second opening 14 being less than the opening width 18 of the bottom of the opening Since the bonding strength of the layer 3 and the underfill is improved, the insulation reliability of the printed wiring board can be improved, and since the bonding strength of the solder and the connecting section 2 is improved, the solder balls placed on the connecting section 2 are When connecting an electronic component via an intervening, High connection reliability can be obtained. In addition, the printed wiring boards produced in Examples 37 to 40 are Comparative Examples 5 in which the first opening 11 or the second opening 14 was formed in the solder resist layer by laser processing, desmearing, or sand blasting. Compared with the printed wiring board of 6, the strength of the solder resist layer 3 is high, and high connection reliability can be obtained.

본 고안은, 전자 부품을 접속하는 접속부를 설치한 프린트 배선판에 이용할 수 있다.This invention can be used for a printed wiring board provided with a connecting portion for connecting electronic components.

1 : 절연 기판
2 : 도체 회로 (접속부)
3 : 솔더 레지스트층
4 : 개구부
5 : 개구부 상부의 개구폭
6 : 개구부 바닥부의 개구폭
7 : 활성 광선
8 : 포토마스크
9 : 솔더 레지스트층 표면
10 : 솔더 레지스트층 개구부 바닥부
11 : 제 1 개구부
12 : 제 1 개구부의 바닥부
13 : 제 2 개구부의 바닥부
14 : 제 2 개구부
15 : 제 1 개구부 상부의 개구폭
16 : 제 1 개구부 바닥부의 개구폭
17 : 제 2 개구부 상부의 개구폭
18 : 제 2 개구부 바닥부의 개구폭
19 : 도체 회로
20 : 댐구조1: insulating substrate
2: Conductor circuit (connection)
3: Solder resist layer
4: opening
5: opening width at the top of the opening
6: opening width at the bottom of the opening
7: Active light
8: Photomask
9: Solder resist layer surface
10: solder resist layer opening bottom
11: first opening
12: bottom portion of the first opening
13: bottom portion of the second opening
14: second opening
15: opening width above the first opening
16: opening width of the bottom of the first opening
17: opening width of the upper portion of the second opening
18: opening width of the bottom of the second opening
19: conductor circuit
20: dam structure

Claims (1)

절연 기판 상에 전자 부품을 접속하는 접속부가 형성된 회로 기판을 가지며, 회로 기판 표면에 솔더 레지스트층을 가지며, 전자 부품 탑재부와 그 주위의 솔더 레지스트층이 개구되어 이루어진 제 1 개구부를 가지며, 제 1 개구부의 바닥부의 솔더 레지스트층의 일부가 개구되어 이루어진 제 2 개구부를 가지며, 제 2 개구부에 있어서의 접속부가 솔더 레지스트층으로부터 노출되어 있는 프린트 배선판으로서,
제 1 개구부에 있어서의 개구부 상부의 개구폭이 개구부 바닥부의 개구폭보다 작은 구조 A 와, 제 2 개구부에 있어서의 개구부 상부의 개구폭이 개구부 바닥부의 개구폭보다 작은 구조 B 를 갖고,
제 2 개구부에 있어서, 접속부의 표면 전체와 측면의 일부가 솔더 레지스트층으로부터 노출되어 있고,
솔더 레지스트층에는 필러가 포함되어 있고,
솔더 레지스트층 표면의 표면 거칠기 Ra 가 0.10 ㎛ 이하이고, 제 1 개구부 바닥부와 제 2 개구부 바닥부의 표면 거칠기 Ra 가 0.50 ㎛ 이하인, 프린트 배선판.A circuit board having a connection portion for connecting electronic components on an insulating substrate, a solder resist layer on the circuit board surface, a first opening formed by opening an electronic component mounting portion and a solder resist layer around it, and having a first opening A printed wiring board having a second opening formed by opening a part of the solder resist layer at the bottom of the portion, wherein the connection portion in the second opening is exposed from the solder resist layer,
A structure A in which the opening width at the top of the opening in the first opening is smaller than the opening width at the bottom of the opening, and a structure B in which the opening width at the top of the opening in the second opening is smaller than the opening width at the bottom of the opening,
In the second opening, a part of the entire surface and a side surface of the connecting portion is exposed from the solder resist layer,
The solder resist layer contains a filler,
The printed wiring board whose surface roughness Ra of the surface of a solder resist layer is 0.10 micrometers or less, and the surface roughness Ra of a bottom part of a 1st opening part and a bottom part of a 2nd opening part is 0.50 micrometers or less.
KR2020200000967U 2013-04-25 2020-03-20 Printed wiring board KR20200000700U (en)

Applications Claiming Priority (18)

Application Number Priority Date Filing Date Title
JP2013092142 2013-04-25
JPJP-P-2013-092142 2013-04-25
JPJP-P-2013-100953 2013-05-13
JP2013100953 2013-05-13
JP2013125179 2013-06-14
JPJP-P-2013-125179 2013-06-14
JP2013131839 2013-06-24
JPJP-P-2013-131839 2013-06-24
JPJP-P-2013-139706 2013-07-03
JP2013139706 2013-07-03
JPJP-P-2013-150824 2013-07-19
JP2013150824 2013-07-19
JPJP-P-2013-150825 2013-07-19
JP2013150825 2013-07-19
JPJP-P-2013-151335 2013-07-22
JP2013151335 2013-07-22
JPJP-P-2014-020065 2014-02-05
JP2014020065A JP2015043406A (en) 2013-04-25 2014-02-05 Printed wiring board

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR2020190001477U Division KR20190000927U (en) 2013-04-25 2019-04-10 Printed wiring board

Publications (1)

Publication Number Publication Date
KR20200000700U true KR20200000700U (en) 2020-04-02

Family

ID=52696804

Family Applications (2)

Application Number Title Priority Date Filing Date
KR2020190001477U KR20190000927U (en) 2013-04-25 2019-04-10 Printed wiring board
KR2020200000967U KR20200000700U (en) 2013-04-25 2020-03-20 Printed wiring board

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR2020190001477U KR20190000927U (en) 2013-04-25 2019-04-10 Printed wiring board

Country Status (3)

Country Link
JP (1) JP2015043406A (en)
KR (2) KR20190000927U (en)
TW (1) TWM493223U (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022045752A1 (en) * 2020-08-27 2022-03-03 엘지이노텍 주식회사 Circuit board and semiconductor package substrate comprising same
WO2022231016A1 (en) * 2021-04-26 2022-11-03 엘지이노텍 주식회사 Circuit board and package substrate comprising same
WO2023239224A1 (en) * 2022-06-10 2023-12-14 엘지이노텍 주식회사 Circuit board, and semiconductor package comprising same
WO2024054072A1 (en) * 2022-09-07 2024-03-14 엘지이노텍 주식회사 Circuit board and semiconductor package comprising same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5882510B2 (en) * 2014-06-30 2016-03-09 太陽インキ製造株式会社 Photosensitive dry film and method for producing printed wiring board using the same
CN111182739A (en) * 2020-01-16 2020-05-19 深圳市志金电子有限公司 Circuit board preparation method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006351559A (en) 2003-06-23 2006-12-28 Shinko Electric Ind Co Ltd Wiring board and structure for mounting semiconductor chip on wiring board
JP2009033084A (en) 2007-07-26 2009-02-12 Samsung Electro-Mechanics Co Ltd Printed circuit board and its manufacturing method
JP2011077191A (en) 2009-09-29 2011-04-14 Mitsubishi Paper Mills Ltd Method of forming solder resist

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3346263B2 (en) 1997-04-11 2002-11-18 イビデン株式会社 Printed wiring board and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006351559A (en) 2003-06-23 2006-12-28 Shinko Electric Ind Co Ltd Wiring board and structure for mounting semiconductor chip on wiring board
JP2009033084A (en) 2007-07-26 2009-02-12 Samsung Electro-Mechanics Co Ltd Printed circuit board and its manufacturing method
JP2011077191A (en) 2009-09-29 2011-04-14 Mitsubishi Paper Mills Ltd Method of forming solder resist

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022045752A1 (en) * 2020-08-27 2022-03-03 엘지이노텍 주식회사 Circuit board and semiconductor package substrate comprising same
WO2022231016A1 (en) * 2021-04-26 2022-11-03 엘지이노텍 주식회사 Circuit board and package substrate comprising same
WO2023239224A1 (en) * 2022-06-10 2023-12-14 엘지이노텍 주식회사 Circuit board, and semiconductor package comprising same
WO2024054072A1 (en) * 2022-09-07 2024-03-14 엘지이노텍 주식회사 Circuit board and semiconductor package comprising same

Also Published As

Publication number Publication date
TWM493223U (en) 2015-01-01
JP2015043406A (en) 2015-03-05
KR20190000927U (en) 2019-04-19

Similar Documents

Publication Publication Date Title
KR20200000700U (en) Printed wiring board
JP6514808B2 (en) Wiring board manufacturing method
JP5444050B2 (en) Method for forming solder resist pattern
JP6416323B2 (en) Wiring board manufacturing method
WO2018186362A1 (en) Etchant for resin composition and etching method
JP5255545B2 (en) Method for forming solder resist
KR20140005664U (en) Printed wiring board
JP3209290U (en) Printed wiring board
JP2015023184A (en) Manufacturing method of printed wiring board
JP2015015289A (en) Method for manufacturing printed-wiring board
JP5249890B2 (en) Method for forming solder resist
JP2015206862A (en) Method for forming photosensitive polyimide pattern
KR200491846Y1 (en) Apparatus for thin filming resist layer
TWI675256B (en) Process for forming solder resist patterns
JP2005266347A (en) Resist pattern forming method and circuit forming method
JP2017033989A (en) Method for forming solder resist
JP2004363233A (en) Printed circuit board and method for manufacturing the same
JPH05267822A (en) Method and apparatus for manufacturing printed wiring board
JP2000332381A (en) Method for formation of resist layer and manufacture of printed wiring substrate

Legal Events

Date Code Title Description
U106 Divisional application of utility model
E902 Notification of reason for refusal
E601 Decision to refuse application