JP3209290U - Printed wiring board - Google Patents

Printed wiring board Download PDF

Info

Publication number
JP3209290U
JP3209290U JP2016006135U JP2016006135U JP3209290U JP 3209290 U JP3209290 U JP 3209290U JP 2016006135 U JP2016006135 U JP 2016006135U JP 2016006135 U JP2016006135 U JP 2016006135U JP 3209290 U JP3209290 U JP 3209290U
Authority
JP
Japan
Prior art keywords
opening
resist layer
solder resist
printed wiring
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2016006135U
Other languages
Japanese (ja)
Inventor
寛彦 後閑
寛彦 後閑
豊田 裕二
裕二 豊田
川合 宣行
宣行 川合
中川 邦弘
邦弘 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Paper Mills Ltd
Original Assignee
Mitsubishi Paper Mills Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Paper Mills Ltd filed Critical Mitsubishi Paper Mills Ltd
Application granted granted Critical
Publication of JP3209290U publication Critical patent/JP3209290U/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

【課題】接続部と絶縁基板および接続部と半田との接着強度が高く、アンダーフィル流出による電気的作動不良が発生し難く、ソルダーレジスト層の強度が高く、ソルダーレジスト層とアンダーフィルの接着強度が強く、スミアが確実に除去されたプリント配線板を提供する。【解決手段】絶縁基板1上に電子部品を接続する接続部2が形成された回路基板を有し、回路基板表面に開口部4を有するソルダーレジスト層3を有し、開口部4において接続部2がソルダーレジスト層3から部分的に露出しているプリント配線板であって、ソルダーレジスト層3の開口部4における開口部上部の開口幅5が開口部底部10の開口幅6以下である構造を有することを特徴とするプリント配線板である。【選択図】図1[PROBLEMS] To provide a high bonding strength between a connecting portion and an insulating substrate and between a connecting portion and solder, hardly causing an electrical malfunction due to an underfill outflow, a high strength of a solder resist layer, and an adhesive strength between a solder resist layer and an underfill. Provided is a printed wiring board that is strong and has smear removed reliably. A circuit board having a connection part 2 for connecting an electronic component is formed on an insulating substrate 1, and a solder resist layer 3 having an opening 4 is provided on the surface of the circuit board. 2 is a printed wiring board partially exposed from the solder resist layer 3, and the opening width 5 at the top of the opening 4 in the solder resist layer 3 is equal to or less than the opening width 6 at the bottom 10 of the opening It is a printed wiring board characterized by having. [Selection] Figure 1

Description

本考案は、電子部品を接続する接続部を設けたプリント配線板に関する。   The present invention relates to a printed wiring board provided with a connecting portion for connecting electronic components.

従来、絶縁基板上に接続部が形成された回路基板を有し、上記回路基板の表面に設けたソルダーレジスト層よりなる表面絶縁層を有するプリント配線板が知られている。   2. Description of the Related Art Conventionally, there is known a printed wiring board having a circuit board having a connection portion formed on an insulating substrate and having a surface insulating layer made of a solder resist layer provided on the surface of the circuit board.

そして、上記プリント配線板の表面にバンプまたはボールパッド等の接続部を設け、該接続部に配置した半田ボールを介して、半導体素子、他のプリント配線板等の電子部品を接続することが一般的に行われている。なお、この接続部2には、ソルダーレジスト層3を部分的に除去し、接続部2表面の全体又は一部を露出させることにより作製されるSMD(Solder Mask Defined)構造(図13)と、ソルダーレジスト層3を部分的に除去し、接続部2を完全に露出させることにより作製されるNSMD(Non Solder Mask Defined)構造(図14)がある。   In general, connecting portions such as bumps or ball pads are provided on the surface of the printed wiring board, and electronic components such as semiconductor elements and other printed wiring boards are generally connected via solder balls disposed on the connecting portions. Has been done. In addition, in this connection part 2, the SMD (Solder Mask Defined) structure (FIG. 13) produced by removing the soldering resist layer 3 partially and exposing the whole or part of the connection part 2 surface, There is an NSMD (Non Solder Mask Defined) structure (FIG. 14) produced by partially removing the solder resist layer 3 and completely exposing the connection part 2.

SMD構造では、接続部2はその周辺近傍がソルダーレジスト層3によって被覆されている。そのため、機械的衝撃による接続部2の剥がれや接続部2からの引き出し配線におけるネック部の断線が起こりにくいという利点がある。その反面、電子部品の電極端子とこれに対応する接続部との電気的な接続を確実に固定するために、接続部2の露出面に形成する接合部に必要な半田量を確保する必要がある。ゆえに、接続部2が大型化してしまうため、電子部品の小型化高性能化に伴う接続部の高密度化の要求に対応することが難しいという欠点がある。   In the SMD structure, the periphery of the connection portion 2 is covered with the solder resist layer 3. Therefore, there is an advantage that peeling of the connection portion 2 due to mechanical impact and disconnection of the neck portion in the lead-out wiring from the connection portion 2 are unlikely to occur. On the other hand, in order to securely fix the electrical connection between the electrode terminal of the electronic component and the corresponding connection portion, it is necessary to secure a necessary amount of solder at the joint portion formed on the exposed surface of the connection portion 2. is there. Therefore, since the connection part 2 becomes large, there exists a fault that it is difficult to respond to the request | requirement of the high density of a connection part accompanying the miniaturization and performance enhancement of an electronic component.

NSMD構造では、接続部2はその周辺近傍のソルダーレジスト層3が完全に除去され、接続部2の側面が完全に露出している。そのため、SMD構造と比較して、小さな接続部2でも接続部2と半田との接着強度を確保できるという利点がある。   In the NSMD structure, the solder resist layer 3 in the vicinity of the connection portion 2 is completely removed, and the side surface of the connection portion 2 is completely exposed. Therefore, compared with the SMD structure, there is an advantage that even the small connection portion 2 can ensure the bonding strength between the connection portion 2 and the solder.

ただし、接続部2と絶縁基板1との間の接着強度が低下する欠点や接続部2からの引き出し配線におけるネック部の断線が起こりやすいという欠点がある。この欠点を改良したプリント配線板として、図15に示したように、接続部2の表面全体と側面の一部がソルダーレジスト層3から露出している構造が開示されている(例えば、特許文献1及び2参照)。接続部の高密度化の要求に対応するためには、図14に示したNSMD構造が適しており、図15に示した構造がさらに適している。   However, there are drawbacks in that the adhesive strength between the connection portion 2 and the insulating substrate 1 is reduced, and that the neck portion in the lead-out wiring from the connection portion 2 is likely to break. As a printed wiring board in which this defect is improved, as shown in FIG. 15, a structure is disclosed in which the entire surface and a part of the side surface of the connection portion 2 are exposed from the solder resist layer 3 (for example, Patent Documents). 1 and 2). The NSMD structure shown in FIG. 14 is suitable and the structure shown in FIG. 15 is more suitable in order to meet the demand for high density connection.

図14に示したNSMD構造は、ソルダーレジスト層3のうち、開口部4の領域以外の部分を活性光線により露光し、現像処理によって、未露光部のソルダーレジスト層3を除去することによって製造されている。図15の構造は、ソルダーレジスト層3にレーザ光照射によって開口部4を形成することによって製造されている。露光・現像処理によってソルダーレジスト層3に開口部4を形成した場合とレーザ光照射によってソルダーレジスト層3に開口部4を形成した場合とでは、開口部4の断面形状に共通点がある。図2は、この共通点を説明するための図であり、ソルダーレジスト層3に開口部4が形成されているプリント配線板の断面図である。図2のプリント配線板では、絶縁基板1上に接続部2が形成された回路基板と、回路基板表面に設けたソルダーレジスト層3とからなり、ソルダーレジスト層3に設けた開口部4によって、一部の接続部2の表面と側面の一部がソルダーレジスト層3から露出している。露光・現像処理又はレーザ光照射によってソルダーレジスト層3の一部を除去することによって形成されるソルダーレジスト層3の開口部4は、深い部分ほど開口幅が小さい形状となる。すなわち、便宜上、図14および図15では、ソルダーレジスト層3の開口部4において、開口部上部の開口幅5と開口部底部の開口幅6が等しく描かれているが、実際に、露光・現像処理又はレーザ光照射によって開口部4を形成した場合には、図2のように、開口部上部の開口幅5は開口部底部の開口幅6よりも大きくなる。このソルダーレジスト層3の開口部4形状では、接続部2と半田との接着強度が不足し、プリント配線板と電子部品との間の接続信頼性に問題が発生する場合があった。なお、この開口部上部の開口幅5と開口部底部の開口幅6の大小関係は、露光・現像処理とレーザ光照射の加工特性に起因する。そのため、例えば開口部上部の開口幅5が開口部底部の開口幅6よりも小さい形状を露光・現像処理又はレーザ光照射で形成することは、困難である。   The NSMD structure shown in FIG. 14 is manufactured by exposing a portion of the solder resist layer 3 other than the region of the opening 4 with actinic rays and removing the unexposed portion of the solder resist layer 3 by development processing. ing. The structure of FIG. 15 is manufactured by forming the opening 4 in the solder resist layer 3 by laser beam irradiation. The case where the opening 4 is formed in the solder resist layer 3 by exposure / development processing and the case where the opening 4 is formed in the solder resist layer 3 by laser light irradiation have a common point in the cross-sectional shape of the opening 4. FIG. 2 is a diagram for explaining this common point, and is a cross-sectional view of a printed wiring board in which an opening 4 is formed in the solder resist layer 3. In the printed wiring board of FIG. 2, the printed circuit board includes a circuit board in which the connection portion 2 is formed on the insulating substrate 1 and a solder resist layer 3 provided on the surface of the circuit board, and the opening 4 provided in the solder resist layer 3 A part of the surface of the connection part 2 and a part of the side surface are exposed from the solder resist layer 3. The opening 4 of the solder resist layer 3 formed by removing a part of the solder resist layer 3 by exposure / development processing or laser light irradiation has a shape in which the opening width becomes smaller as the depth increases. That is, in FIG. 14 and FIG. 15, for convenience, in the opening 4 of the solder resist layer 3, the opening width 5 at the top of the opening and the opening width 6 at the bottom of the opening are drawn equally. When the opening 4 is formed by processing or laser light irradiation, the opening width 5 at the top of the opening is larger than the opening width 6 at the bottom of the opening as shown in FIG. In the shape of the opening 4 of the solder resist layer 3, the bonding strength between the connecting portion 2 and the solder is insufficient, and there may be a problem in connection reliability between the printed wiring board and the electronic component. The magnitude relationship between the opening width 5 at the top of the opening and the opening width 6 at the bottom of the opening is due to processing characteristics of exposure / development processing and laser light irradiation. Therefore, for example, it is difficult to form a shape in which the opening width 5 at the top of the opening is smaller than the opening width 6 at the bottom of the opening by exposure / development processing or laser light irradiation.

さらに、レーザ光照射によるソルダーレジスト層3への開口部4形成においては、ソルダーレジスト層3の成分(スミア)が分解除去されないで、開口部4周囲や底部、接続部2上に残留する現象が生じる。このようなスミアが残留すると、接続部2と半田の接着強度不足となり、プリント配線板と電子部品との間における接続信頼性に問題が発生する。こうした問題を回避するために、通常このスミアを除去する工程(デスミア工程)が必要となる。このようなデスミア工程では、一般に濃アルカリ溶液でスミアを膨潤させた後、過マンガン酸塩溶液によりスミアを分解除去する湿式法が用いられている。   Furthermore, in the formation of the opening 4 in the solder resist layer 3 by laser light irradiation, there is a phenomenon that the components (smear) of the solder resist layer 3 are not decomposed and removed and remain on the periphery of the opening 4, the bottom, and the connection portion 2. Arise. If such a smear remains, the bonding strength between the connecting portion 2 and the solder becomes insufficient, and a problem occurs in the connection reliability between the printed wiring board and the electronic component. In order to avoid such problems, a process of removing this smear (desmear process) is usually required. In such a desmear process, a wet method is generally used in which smear is swollen with a concentrated alkaline solution and then smear is decomposed and removed with a permanganate solution.

しかしながら、このような方法で確実にデスミアを実施しようとすると、ソルダーレジスト層3におけるこれらの薬液が接触した面が粗面化されることで、ソルダーレジスト層3の強度が低下してしまい、プリント配線板の信頼性が充分に確保できない場合があった。一方で、この粗面化現象を抑えようとすると、逆にスミアが確実に除去できないという問題があった。   However, if the desmear is surely performed by such a method, the surface of the solder resist layer 3 in contact with these chemicals is roughened, so that the strength of the solder resist layer 3 is reduced, and the print is printed. In some cases, sufficient reliability of the wiring board could not be ensured. On the other hand, if this roughening phenomenon is to be suppressed, there is a problem that smear cannot be reliably removed.

ところで、電子部品をフリップチップ接続により搭載したプリント配線板では、電子部品とプリント配線板との接続信頼性や絶縁信頼性を確保するために、電子部品とプリント配線板との空隙をアンダーフィル(封止樹脂)で充填する。接続信頼性や絶縁信頼性の効果を確保するためには、電子部品とプリント配線板との空隙に充分な量のアンダーフィルを注入しなければならない。このアンダーフィルを注入する際に、アンダーフィルが電子部品とプリント配線板との空隙から周囲へ溢れて、電気的な作動に悪影響を及ぼす場合があった。そのため、アンダーフィルが周囲に溢れてしまうことを防止するために、ダム構造を有するプリント配線板が開示されている(例えば、特許文献3〜4参照)。   By the way, in a printed wiring board on which electronic components are mounted by flip-chip connection, in order to ensure the connection reliability and insulation reliability between the electronic component and the printed wiring board, the gap between the electronic component and the printed wiring board is underfilled ( Fill with sealing resin. In order to ensure the effects of connection reliability and insulation reliability, a sufficient amount of underfill must be injected into the gap between the electronic component and the printed wiring board. When this underfill is injected, the underfill may overflow from the gap between the electronic component and the printed wiring board to the surroundings, and adversely affect the electrical operation. Therefore, a printed wiring board having a dam structure is disclosed in order to prevent the underfill from overflowing to the surroundings (see, for example, Patent Documents 3 to 4).

特許文献3には、SMD構造のプリント配線板が記載されている。このプリント配線板は、図16に示したように、絶縁基板1上に接続部2が形成された回路基板を有し、回路基板表面にソルダーレジスト層3を有している。このプリント配線板では、電子部品搭載部とその周囲のソルダーレジスト層3が開口されてなることで、第一開口部11が形成されている。また、第一開口部の底部12のソルダーレジスト層3の一部を開口することで、接続部2の表面がソルダーレジスト層3から部分的に露出している。特許文献3に開示されているプリント配線板では、ソルダーレジスト層3が多段構造となって、ダム構造20が形成されていることで、アンダーフィルを充填した際に、アンダーフィルが電子部品とプリント配線板との空隙から溢れてしまうことを防止することができる。   Patent Document 3 describes a printed wiring board having an SMD structure. As shown in FIG. 16, this printed wiring board has a circuit board in which a connection portion 2 is formed on an insulating substrate 1, and has a solder resist layer 3 on the surface of the circuit board. In this printed wiring board, the first opening portion 11 is formed by opening the electronic component mounting portion and the surrounding solder resist layer 3. Moreover, the surface of the connection part 2 is partially exposed from the solder resist layer 3 by opening a part of the solder resist layer 3 at the bottom 12 of the first opening. In the printed wiring board disclosed in Patent Document 3, since the solder resist layer 3 has a multi-stage structure and the dam structure 20 is formed, when the underfill is filled, the underfill and the electronic component are printed. It is possible to prevent overflowing from the gap with the wiring board.

特許文献3のSMD構造とダム構造を有するプリント配線板は、接続部2を有する回路基板上にソルダーレジスト層3を形成した後、ダム構造20の領域を活性光線により露光し、その後非露光部のソルダーレジスト層3を薄膜化し、第一開口部11を形成し、次に、接続部2の表面の一部分以外の領域を活性光線により露光し、現像処理によって、未露光部のソルダーレジスト層3を除去し、第二開口部14を形成することによって、製造されている。しかしながら、上述したように、特許文献3のプリント配線板はSMD構造であり、接続部2はその周辺近傍がソルダーレジスト層3に被覆されている。そのため、接続部の高密度化の要求に対応することが難しい。また、接続部2の表面上のソルダーレジスト層3によって、電子部品の電極端子とこれに対応する接続部2との電気的な接続を確実に固定することが難しく、接続部2と半田との電気的な接続が不十分となる場合があった。   In the printed wiring board having the SMD structure and the dam structure of Patent Document 3, after forming the solder resist layer 3 on the circuit board having the connection part 2, the region of the dam structure 20 is exposed with actinic rays, and then the non-exposed part. The solder resist layer 3 is thinned to form the first opening 11, and then a region other than a part of the surface of the connection portion 2 is exposed with actinic rays, and the unexposed portion of the solder resist layer 3 is developed by a development process. And the second opening 14 is formed. However, as described above, the printed wiring board of Patent Document 3 has an SMD structure, and the periphery of the connection portion 2 is covered with the solder resist layer 3. For this reason, it is difficult to meet the demand for high density connection. In addition, it is difficult to reliably fix the electrical connection between the electrode terminal of the electronic component and the corresponding connecting portion 2 by the solder resist layer 3 on the surface of the connecting portion 2, and the connection between the connecting portion 2 and the solder In some cases, the electrical connection was insufficient.

特許文献4には、接続部の高密度化に適したNSMD構造のプリント配線板が記載されている。このプリント配線板は、図17に示したように、絶縁基板1上に接続部2が形成された回路基板を有し、回路基板表面にソルダーレジスト層3を有している。このプリント配線板では、電子部品搭載部とその周囲のソルダーレジスト層3が開口されてなることで、第一開口部11が形成されている。また、第一開口部の底部12のソルダーレジスト層3の一部を開口することで、接続部2の全体がソルダーレジスト層3から露出している。特許文献4に開示されているプリント配線板では、ソルダーレジスト層3が多段構造となって、ダム構造20が形成されていることで、アンダーフィルを充填した際に、アンダーフィルが電子部品とプリント配線板との空隙から溢れてしまうことを防止することができる。   Patent Document 4 describes a printed wiring board having an NSMD structure suitable for increasing the density of connecting portions. As shown in FIG. 17, this printed wiring board has a circuit board in which a connection portion 2 is formed on an insulating substrate 1, and has a solder resist layer 3 on the surface of the circuit board. In this printed wiring board, the first opening portion 11 is formed by opening the electronic component mounting portion and the surrounding solder resist layer 3. Moreover, the whole connection part 2 is exposed from the soldering resist layer 3 by opening a part of the soldering resist layer 3 of the bottom part 12 of a 1st opening part. In the printed wiring board disclosed in Patent Document 4, since the solder resist layer 3 has a multistage structure and the dam structure 20 is formed, when the underfill is filled, the underfill and the electronic component are printed. It is possible to prevent overflowing from the gap with the wiring board.

特許文献4のNSMD構造とダム構造を有するプリント配線板は、接続部2を有する回路基板上に第一ソルダーレジスト層を形成した後、開口部4の領域以外の部分を活性光線により露光し、現像処理によって、未露光部の第一ソルダーレジスト層を除去し、第二開口部14を形成し、その上に再度、第二ソルダーレジスト層を形成した後、ダム構造20の領域を活性光線により露光し、現像処理によって、未露光部の第二ソルダーレジスト層を除去し、第一開口部11を形成することによって、製造されている。   In the printed wiring board having the NSMD structure and the dam structure of Patent Document 4, after forming the first solder resist layer on the circuit board having the connection part 2, the part other than the area of the opening part 4 is exposed with actinic rays, By developing, the first solder resist layer in the unexposed area is removed, the second opening 14 is formed, and the second solder resist layer is formed again thereon, and then the region of the dam structure 20 is activated with actinic rays. The second solder resist layer in the unexposed part is removed by exposure and development processing, and the first opening 11 is formed.

露光・現像処理によって、ソルダーレジスト層3の一部を除去することによって形成されるソルダーレジスト層の開口部は、上述したように、深い部分ほど開口幅が小さい形状となる(図2)。特許文献4のプリント配線板では、第一開口部11と第二開口部14の両方が、深い部分ほど開口幅の小さい形状となる。そのため、接続部2と半田との接着強度が不足し、プリント配線板と電子部品との間の接続信頼性に問題が発生する場合がある上に、アンダーフィルとソルダーレジスト層3との接着強度が不足し、プリント配線板の絶縁信頼性に問題が発生する場合もあった。   As described above, the opening portion of the solder resist layer formed by removing a part of the solder resist layer 3 by the exposure / development process has a shape with a smaller opening width as it is deeper (FIG. 2). In the printed wiring board of patent document 4, both the 1st opening part 11 and the 2nd opening part 14 become a shape with a small opening width, so that it is a deep part. For this reason, the bonding strength between the connecting portion 2 and the solder is insufficient, which may cause a problem in the connection reliability between the printed wiring board and the electronic component, and the bonding strength between the underfill and the solder resist layer 3. In some cases, the insulation reliability of the printed wiring board is problematic.

特許文献1及び2に開示されている図15に示した構造のプリント配線板も、接続部の高密度化の要求に対応することができる。図15に示した構造のプリント配線板において、ダム構造20を設けた場合、例えば、図11に示したように、絶縁基板1上に接続部2が形成された回路基板を有し、回路基板表面にソルダーレジスト層3を有している。このプリント配線板では、電子部品搭載部とその周囲のソルダーレジスト層3が開口されてなることで、第一開口部11が形成されている。また、第一開口部の底部12のソルダーレジスト層3の一部を開口することで、接続部2の表面と側面の一部がソルダーレジスト層3から露出している。図15に示した構造のプリント配線板でも、ソルダーレジスト層3が多段構造となって、ダム構造20が形成されていることで、アンダーフィルを充填した際に、アンダーフィルが電子部品とプリント配線板との空隙から溢れてしまうことを防止することができる。   The printed wiring board having the structure shown in FIG. 15 disclosed in Patent Documents 1 and 2 can also meet the demand for higher density of the connecting portion. In the printed wiring board having the structure shown in FIG. 15, when the dam structure 20 is provided, for example, as shown in FIG. 11, the circuit board has the circuit board in which the connection portion 2 is formed on the insulating substrate 1. A solder resist layer 3 is provided on the surface. In this printed wiring board, the first opening portion 11 is formed by opening the electronic component mounting portion and the surrounding solder resist layer 3. Further, by opening a part of the solder resist layer 3 at the bottom 12 of the first opening, the surface of the connecting part 2 and a part of the side surface are exposed from the solder resist layer 3. In the printed wiring board having the structure shown in FIG. 15, the solder resist layer 3 has a multistage structure and the dam structure 20 is formed. It is possible to prevent overflowing from the gap with the plate.

図15に示した構造を有するプリント配線板の製造において、ソルダーレジスト層3へのレーザ光照射によって、ダム構造20を形成することが可能である。しかし、レーザ光照射によるソルダーレジスト層3への開口部形成においては、上述したように、ソルダーレジスト層3の強度低下が発生し、プリント配線板の信頼性が充分に確保できない場合があった。   In the manufacture of the printed wiring board having the structure shown in FIG. 15, the dam structure 20 can be formed by irradiating the solder resist layer 3 with laser light. However, in the formation of the opening in the solder resist layer 3 by laser light irradiation, as described above, the strength of the solder resist layer 3 is reduced, and the reliability of the printed wiring board may not be sufficiently ensured.

さらに、レーザ光照射によってソルダーレジスト層3の一部を除去することによって形成されるソルダーレジスト層3の開口部4は、上述したように、深い部分ほど開口幅が小さい形状となるため、アンダーフィルとソルダーレジスト層3の接着強度が不足し、プリント配線板の絶縁信頼性に問題が発生する場合があった。   Further, as described above, the opening 4 of the solder resist layer 3 formed by removing a part of the solder resist layer 3 by laser light irradiation has a shape with a smaller opening width at a deeper portion. In some cases, the adhesive strength of the solder resist layer 3 is insufficient and a problem occurs in the insulation reliability of the printed wiring board.

特開平11−54896号公報JP 11-54896 A 特開2009−33084号公報JP 2009-33084 A 特開2011−77191号公報JP 2011-77191 A 特開2006−351559号公報JP 2006-351559 A

接続部と絶縁基板との接着強度および接続部と半田との接着強度が高く、アンダーフィル流出による電気的作動不良が発生し難く、ソルダーレジスト層の強度が高く、ソルダーレジスト層とアンダーフィルの接着強度が強く、スミアが確実に除去されたプリント配線板を提供することが、本考案の課題である。   Adhesive strength between the connecting part and insulating substrate and between the connecting part and solder is high, electrical operation failure due to underfill outflow hardly occurs, the strength of the solder resist layer is high, and the adhesive between the solder resist layer and the underfill It is an object of the present invention to provide a printed wiring board having high strength and having smear removed reliably.

本考案者らは、下記手段によって、上記課題を解決できることを見出した。   The inventors have found that the above-described problems can be solved by the following means.

(1)絶縁基板上に電子部品を接続する接続部が形成された回路基板を有し、回路基板表面に開口部を有するソルダーレジスト層を有し、開口部において接続部がソルダーレジスト層から部分的に露出しているプリント配線板であって、ソルダーレジスト層の開口部における開口部上部の開口幅が開口部底部の開口幅以下である構造を有することを特徴とするプリント配線板。
(2)ソルダーレジスト層表面およびソルダーレジスト層開口部底部の表面粗さRaが0.50μm以下である上記(1)記載のプリント配線板。
(3)絶縁基板上に電子部品を接続する接続部が形成された回路基板を有し、回路基板表面にソルダーレジスト層を有し、電子部品搭載部とその周囲のソルダーレジスト層が開口されてなる第一開口部を有し、第一開口部の底部のソルダーレジスト層の一部が開口されてなる第二開口部を有し、第二開口部において接続部がソルダーレジスト層から露出しているプリント配線板であって、第一開口部における開口部上部の開口幅が開口部底部の開口幅以下である構造Aと、第二開口部における開口部上部の開口幅が開口部底部の開口幅以下である構造Bとからなる群から選ばれる少なくとも一つの構造を有することを特徴とするプリント配線板。
(4)ソルダーレジスト層表面と第一開口部底部と第二開口部底部とからなる群から選ばれる少なくとも一つの面の表面粗さRaが0.50μm以下である上記(3)記載のプリント配線板。
(5)第二開口部において、接続部の表面全体と側面の一部がソルダーレジスト層から露出している上記(3)又は(4)記載のプリント配線板。
(1) A circuit board having a connection part for connecting an electronic component is formed on an insulating substrate, and has a solder resist layer having an opening on the surface of the circuit board, and the connection part is part of the solder resist layer in the opening. An exposed printed wiring board having a structure in which the opening width at the top of the opening in the opening of the solder resist layer is equal to or smaller than the opening width at the bottom of the opening.
(2) The printed wiring board according to the above (1), wherein the surface roughness Ra of the solder resist layer surface and the bottom of the solder resist layer opening is 0.50 μm or less.
(3) A circuit board having a connection part for connecting an electronic component is formed on an insulating substrate, a solder resist layer is provided on the surface of the circuit board, and the electronic component mounting part and the surrounding solder resist layer are opened. A second opening formed by opening a part of the solder resist layer at the bottom of the first opening, and the connecting portion is exposed from the solder resist layer in the second opening. And a structure A in which the opening width at the top of the opening in the first opening is equal to or less than the opening width at the bottom of the opening, and the opening width at the top of the opening in the second opening is the opening at the bottom of the opening A printed wiring board having at least one structure selected from the group consisting of a structure B having a width equal to or less than the width.
(4) The printed wiring according to the above (3), wherein the surface roughness Ra of at least one surface selected from the group consisting of the surface of the solder resist layer, the bottom of the first opening, and the bottom of the second opening is 0.50 μm or less. Board.
(5) The printed wiring board according to (3) or (4), wherein in the second opening, the entire surface of the connecting portion and a part of the side surface are exposed from the solder resist layer.

本考案のプリント配線板により、接続部と絶縁基板との接着強度および接続部と半田との接着強度が高く、アンダーフィル流出による電気的作動不良が発生し難く、ソルダーレジスト層の強度が高く、ソルダーレジスト層とアンダーフィルの接着強度が強く、スミアが確実に除去されたプリント配線板を提供することができる。   With the printed wiring board of the present invention, the adhesive strength between the connecting portion and the insulating substrate and the adhesive strength between the connecting portion and the solder are high, electrical operation failure due to underfill outflow hardly occurs, the strength of the solder resist layer is high, It is possible to provide a printed wiring board in which the solder resist layer and the underfill have a high adhesive strength and smear is reliably removed.

本考案のプリント配線板の断面構造を示す説明図である。It is explanatory drawing which shows the cross-section of the printed wiring board of this invention. 従来のプリント配線板の断面構造を示す説明図である。It is explanatory drawing which shows the cross-section of the conventional printed wiring board. 本考案のプリント配線板を製造する方法の一例を示す説明図である。It is explanatory drawing which shows an example of the method of manufacturing the printed wiring board of this invention. 本考案のプリント配線板の断面構造を示す説明図である。It is explanatory drawing which shows the cross-section of the printed wiring board of this invention. 本考案のプリント配線板の断面構造を示す説明図である。It is explanatory drawing which shows the cross-section of the printed wiring board of this invention. 本考案のプリント配線板の断面構造を示す説明図である。It is explanatory drawing which shows the cross-section of the printed wiring board of this invention. 本考案のプリント配線板を製造する方法の一例を示す説明図である。It is explanatory drawing which shows an example of the method of manufacturing the printed wiring board of this invention. 本考案のプリント配線板を製造する方法の一例を示す説明図である。It is explanatory drawing which shows an example of the method of manufacturing the printed wiring board of this invention. 本考案のプリント配線板を製造する方法の一例を示す説明図である。It is explanatory drawing which shows an example of the method of manufacturing the printed wiring board of this invention. 本考案のプリント配線板を製造する方法の一例を示す説明図である。It is explanatory drawing which shows an example of the method of manufacturing the printed wiring board of this invention. 本考案のプリント配線板の断面構造を示す説明図である。It is explanatory drawing which shows the cross-section of the printed wiring board of this invention. 本考案のプリント配線板を製造する方法の一例を示す説明図である。It is explanatory drawing which shows an example of the method of manufacturing the printed wiring board of this invention. プリント配線板(SMD構造)の断面構造を示す説明図である。It is explanatory drawing which shows the cross-section of a printed wiring board (SMD structure). プリント配線板(NSMD構造)の断面構造を示す説明図である。It is explanatory drawing which shows the cross-section of a printed wiring board (NSMD structure). プリント配線板の断面構造を示す説明図である。It is explanatory drawing which shows the cross-section of a printed wiring board. ダム構造を有するプリント配線板(SMD構造)の断面構造を示す説明図である。It is explanatory drawing which shows the cross-section of the printed wiring board (SMD structure) which has a dam structure. ダム構造を有するプリント配線板(NSMD構造)の断面構造を示す説明図である。It is explanatory drawing which shows the cross-section of the printed wiring board (NSMD structure) which has a dam structure.

図面を用いて、本考案のプリント配線板を説明する。まず、図1を用いて、本考案のプリント配線板(1)の形状を説明する。本考案のプリント配線板(1)は、絶縁基板1上に接続部2が形成された回路基板を有し、回路基板表面に開口部4を有するソルダーレジスト層3を有し、開口部4において、接続部2がソルダーレジスト層3から部分的に露出しているプリント配線板であって、ソルダーレジスト層3の開口部4における開口部上部の開口幅5が開口部底部の開口幅6以下であることを特徴とするプリント配線板である。「接続部」2は、導体回路の一部であり、半導体素子、他のプリント配線板等の電子部品を接続するために使用される。なお、本考案のプリント配線板(1)において、「開口部4において、接続部2がソルダーレジスト層3から部分的に露出している」状態とは、図1のように、接続部2の表面全体がソルダーレジスト層3から完全に露出している状態であり、尚且つ接続部2の側面の一部がソルダーレジスト層3から露出している状態である。   A printed wiring board of the present invention will be described with reference to the drawings. First, the shape of the printed wiring board (1) of this invention is demonstrated using FIG. The printed wiring board (1) of the present invention has a circuit board in which a connecting portion 2 is formed on an insulating substrate 1, and has a solder resist layer 3 having an opening 4 on the surface of the circuit board. The connection part 2 is a printed wiring board partially exposed from the solder resist layer 3, and the opening width 5 at the upper part of the opening part 4 of the solder resist layer 3 is less than the opening width 6 at the bottom part of the opening part. It is a printed wiring board characterized by being. The “connecting portion” 2 is a part of the conductor circuit, and is used for connecting electronic components such as semiconductor elements and other printed wiring boards. In the printed wiring board (1) of the present invention, the state that “the connecting portion 2 is partially exposed from the solder resist layer 3 in the opening 4” means that the connecting portion 2 is in a state as shown in FIG. The entire surface is completely exposed from the solder resist layer 3, and a part of the side surface of the connection portion 2 is exposed from the solder resist layer 3.

また、本考案のプリント配線板(2)の形状は、本考案のプリント配線板(1)において、ソルダーレジスト層表面9およびソルダーレジスト層開口部底部10の表面粗さRaが0.50μm以下であるプリント配線板である。   The shape of the printed wiring board (2) of the present invention is such that the surface roughness Ra of the solder resist layer surface 9 and the solder resist layer opening bottom 10 is 0.50 μm or less in the printed wiring board (1) of the present invention. A printed wiring board.

次に、図5および図6を用いて、本考案のプリント配線板(3)の形状を説明する。本考案のプリント配線板(3)は、絶縁基板1上に電子部品を接続する接続部2が形成された回路基板を有し、回路基板表面にソルダーレジスト層3を有し、電子部品搭載部とその周囲のソルダーレジスト層3が開口されてなる第一開口部11を有し、第一開口部の底部12のソルダーレジスト層3の一部が開口されてなる第二開口部14を有し、第二開口部14において接続部2がソルダーレジスト層3から露出しているプリント配線板であって、第一開口部11における開口部上部の開口幅15が開口部底部の開口幅16以下である構造Aと、第二開口部14における開口部上部の開口幅17が開口部底部の開口幅18以下である構造Bとからなる群から選ばれる少なくとも一つの構造を有することを特徴とするプリント配線板である。「接続部」2は、導体回路の一部であり、半導体素子、他のプリント配線板等の電子部品を接続するために使用される。なお、「電子部品搭載部」とはソルダーレジスト層3が形成された回路基板表面に半導体素子、他のプリント配線板等の電子部品が実装された際に、回路基板上で電子部品が占める領域を指す。「電子部品搭載部とその周囲」における「周囲」とは電子部品端部から0mm〜2mmの範囲を指す。また、本考案において、「接続部がソルダーレジスト層から露出している」状態とは、図5および図6のように、接続部2の表面全体がソルダーレジスト層3から完全に露出している状態である。そして、図5のように、接続部2の側面の一部がソルダーレジスト層3から露出しているプリント配線板(5)がより好ましい状態である。   Next, the shape of the printed wiring board (3) of this invention is demonstrated using FIG. 5 and FIG. The printed wiring board (3) of the present invention has a circuit board on which a connecting portion 2 for connecting electronic components is formed on an insulating substrate 1, has a solder resist layer 3 on the surface of the circuit board, and has an electronic component mounting portion. And a first opening 11 formed by opening the solder resist layer 3 around the first opening 11 and a second opening 14 formed by opening a part of the solder resist layer 3 at the bottom 12 of the first opening. In the second opening 14, the connection portion 2 is exposed from the solder resist layer 3, and the opening width 15 at the top of the opening in the first opening 11 is equal to or less than the opening width 16 at the bottom of the opening. A print having at least one structure selected from the group consisting of a certain structure A and a structure B in which the opening width 17 at the top of the opening in the second opening 14 is equal to or less than the opening width 18 at the bottom of the opening It is a wiring board. The “connecting portion” 2 is a part of the conductor circuit, and is used for connecting electronic components such as semiconductor elements and other printed wiring boards. The “electronic component mounting portion” is an area occupied by an electronic component on the circuit board when an electronic component such as a semiconductor element or other printed wiring board is mounted on the surface of the circuit board on which the solder resist layer 3 is formed. Point to. “Ambient” in “Electronic component mounting portion and its surroundings” refers to a range of 0 mm to 2 mm from the end of the electronic component. In the present invention, the state where the “connection portion is exposed from the solder resist layer” means that the entire surface of the connection portion 2 is completely exposed from the solder resist layer 3 as shown in FIGS. State. And the printed wiring board (5) from which the one part side surface of the connection part 2 is exposed from the soldering resist layer 3 is a more preferable state like FIG.

また、本考案のプリント配線板(4)の形状は、本考案のプリント配線板(3)において、ソルダーレジスト層表面9と第一開口部の底部12と第二開口部の底部13とからなる群から選ばれる少なくともひとつの面の表面粗さRaが0.50μm以下であるプリント配線板である。   The shape of the printed wiring board (4) of the present invention consists of the solder resist layer surface 9, the bottom 12 of the first opening, and the bottom 13 of the second opening in the printed wiring board (3) of the present invention. It is a printed wiring board in which the surface roughness Ra of at least one surface selected from the group is 0.50 μm or less.

本考案のプリント配線板(1)〜(5)における接続部2は、いわゆるバンプまたはボールパッド等として使用することができる。即ち、露出している接続部2には半田ボール等を配置し、この半田ボールを介して、半導体素子、他のプリント配線板等の電子部品を、接続部2に対する導通を確保しつつ、接続することができる。   The connection part 2 in the printed wiring boards (1) to (5) of the present invention can be used as a so-called bump or ball pad. That is, a solder ball or the like is disposed on the exposed connection portion 2, and an electronic component such as a semiconductor element or other printed wiring board is connected through the solder ball while ensuring conduction to the connection portion 2. can do.

なお、上記電子部品としては、フリップチップ、BGA(ボールグリッドアレイ)、チップスケールパッケージ、チップサイズパッケージ、あるいはTCP(テープキャリアパッケージ)、リードレスチップキャリア等の電子部品のパッド、あるいはそれらを実装するプリント配線板が挙げられる。   As the electronic component, flip-chip, BGA (ball grid array), chip scale package, chip size package, or pad of electronic component such as TCP (tape carrier package), leadless chip carrier, or the like is mounted. A printed wiring board is mentioned.

本考案のプリント配線板(1)〜(2)の作用効果について説明する。本考案のプリント配線板(1)においては、接続部2がソルダーレジスト層3の開口部4から露出した状態であり、かつソルダーレジスト層3の開口部4において、開口部上部の開口幅5の長さが開口部底部の開口幅6の長さ以下になっている。   The effects of the printed wiring boards (1) to (2) of the present invention will be described. In the printed wiring board (1) of the present invention, the connection part 2 is exposed from the opening part 4 of the solder resist layer 3, and the opening width 5 above the opening part in the opening part 4 of the solder resist layer 3. The length is equal to or less than the length of the opening width 6 at the bottom of the opening.

ソルダーレジスト層3の開口部4において、開口部上部の開口幅5が開口部底部の開口幅6以下である本考案の特徴によって、ソルダーレジスト層3が半田に食い込み、そのアンカー効果によって半田と接続部2との接着強度が向上することから、接続部2に配置した半田ボールを介して、電子部品を接続する場合、両者の間に高い接続信頼性を得ることができる。また、本考案のプリント配線板(1)では、接続部2の側面がソルダーレジスト層3によって部分的に覆われることになり、接続部2と絶縁基板1との接着強度が向上する効果と、接続部2と半田との接触面積が増加する効果とが得られる。   In the opening 4 of the solder resist layer 3, the opening width 5 at the top of the opening is equal to or less than the opening width 6 at the bottom of the opening, so that the solder resist layer 3 bites into the solder and is connected to the solder by the anchor effect. Since the adhesive strength with the part 2 improves, when connecting an electronic component via the solder ball arrange | positioned at the connection part 2, high connection reliability can be acquired between both. Further, in the printed wiring board (1) of the present invention, the side surface of the connection portion 2 is partially covered with the solder resist layer 3, and the effect of improving the adhesive strength between the connection portion 2 and the insulating substrate 1, An effect of increasing the contact area between the connecting portion 2 and the solder is obtained.

本考案のプリント配線板(2)は、本考案のプリント配線板(1)において、ソルダーレジスト層表面9およびソルダーレジスト層開口部底部10の表面粗さRaが0.50μm以下である。これにより、本考案のプリント配線板(2)は、本考案のプリント配線板(1)の作用効果に加えて、ソルダーレジスト層3の強度が高く、プリント配線板の信頼性を向上させることができる。   In the printed wiring board (2) of the present invention, the surface roughness Ra of the solder resist layer surface 9 and the solder resist layer opening bottom 10 is 0.50 μm or less in the printed wiring board (1) of the present invention. As a result, the printed wiring board (2) of the present invention has the strength of the solder resist layer 3 in addition to the operational effects of the printed wiring board (1) of the present invention, and can improve the reliability of the printed wiring board. it can.

本考案のプリント配線板(3)の作用効果について説明する。本考案のプリント配線板(3)は、接続部2の上部に相当する電子部品搭載部とその周囲のソルダーレジスト層3が開口されてなる第一開口部11を有する。また、第一開口部の底部12のソルダーレジスト層3の一部が開口された第二開口部14によって、接続部2がソルダーレジスト層3から露出している。そして、ソルダーレジスト層3の第一開口部11における開口部上部の開口幅15が開口部底部の開口幅16以下である構造Aと、第二開口部14における開口部上部の開口幅17が開口部底部の開口幅18以下である構造Bとからなる群から選ばれる少なくとも一つの構造を有する。   The effect of the printed wiring board (3) of this invention is demonstrated. The printed wiring board (3) of the present invention has a first opening portion 11 in which an electronic component mounting portion corresponding to the upper portion of the connection portion 2 and a solder resist layer 3 around the electronic component mounting portion are opened. Further, the connection portion 2 is exposed from the solder resist layer 3 by the second opening portion 14 in which a part of the solder resist layer 3 at the bottom portion 12 of the first opening portion is opened. The opening width 15 at the top of the opening in the first opening 11 of the solder resist layer 3 is equal to or less than the opening width 16 at the bottom of the opening, and the opening width 17 at the top of the opening in the second opening 14 is open. It has at least one structure selected from the group consisting of structure B having an opening width 18 or less at the bottom.

これにより、本考案のプリント配線板(3)は、電子部品と回路基板の空隙にアンダーフィルを充填した際に、アンダーフィルが電子部品と回路基板の空隙から溢れてしまうことを防止するダム構造20を有している。そのため、アンダーフィルが電子部品と回路基板の空隙から周囲へ溢れてしまうことによる、電気的な作動に悪影響の発生を防止する効果が得られる。また、本考案のプリント配線板(5)では、接続部2の側面がソルダーレジスト層3によって部分的に覆われることになり、接続部2と絶縁基板1との接着強度が向上する効果と、接続部2と半田との接触面積が増加する効果とが得られる。そのうえ、ソルダーレジスト層3の第一開口部11における開口部上部の開口幅15が開口部底部の開口幅16以下である構造Aと、第二開口部14における開口部上部の開口幅17が開口部底部の開口幅18以下である構造Bとからなる群から選ばれる少なくとも一つの構造を有することによって、ソルダーレジスト層3がアンダーフィルに食い込み、そのアンカー効果によってソルダーレジスト層3とアンダーフィルとの接着強度が向上することから、プリント配線板の絶縁信頼性を向上させることができる。尚且つ、ソルダーレジスト層3が半田に食い込み、そのアンカー効果によって半田と接続部2との接着強度が向上することから、接続部2に配置した半田ボールを介して、電子部品を接続する場合、両者の間に高い接続信頼性を得ることができる。   Accordingly, the printed wiring board (3) of the present invention has a dam structure that prevents the underfill from overflowing from the gap between the electronic component and the circuit board when the gap between the electronic component and the circuit board is filled with the underfill. 20. Therefore, an effect of preventing an adverse effect on the electrical operation due to the underfill overflowing from the gap between the electronic component and the circuit board to the periphery can be obtained. Further, in the printed wiring board (5) of the present invention, the side surface of the connection portion 2 is partially covered by the solder resist layer 3, and the effect of improving the adhesive strength between the connection portion 2 and the insulating substrate 1, An effect of increasing the contact area between the connecting portion 2 and the solder is obtained. In addition, the structure A in which the opening width 15 at the top of the opening in the first opening 11 of the solder resist layer 3 is equal to or less than the opening width 16 at the bottom of the opening, and the opening width 17 at the top of the opening in the second opening 14 is open. By having at least one structure selected from the group consisting of the structure B having an opening width 18 or less at the bottom of the bottom portion, the solder resist layer 3 bites into the underfill, and the anchor effect causes the solder resist layer 3 and the underfill to Since the adhesive strength is improved, the insulation reliability of the printed wiring board can be improved. In addition, when the solder resist layer 3 bites into the solder and the adhesive strength between the solder and the connection portion 2 is improved by the anchor effect, when connecting an electronic component via the solder ball arranged in the connection portion 2, High connection reliability can be obtained between the two.

本考案のプリント配線板(4)の作用効果について説明する。本考案のプリント配線板(4)は、本考案のプリント配線板(3)において、ソルダーレジスト層表面9と第一開口部の底部12と第二開口部の底部13とからなる群から選ばれる少なくともひとつの面の表面粗さRaが0.50μm以下である。これにより、本考案のプリント配線板(4)は、本考案のプリント配線板(3)の作用効果に加えて、ソルダーレジスト層3の強度が高く、プリント配線板の信頼性を向上させることができる。   The effect of the printed wiring board (4) of this invention is demonstrated. The printed wiring board (4) of the present invention is selected from the group consisting of the solder resist layer surface 9, the bottom 12 of the first opening, and the bottom 13 of the second opening in the printed wiring board (3) of the present invention. The surface roughness Ra of at least one surface is 0.50 μm or less. Thereby, the printed wiring board (4) of the present invention has high strength of the solder resist layer 3 in addition to the operational effects of the printed wiring board (3) of the present invention, and can improve the reliability of the printed wiring board. it can.

図3を用いて、本考案のプリント配線板(1)及び(2)を製造する方法の一例を説明する。この方法では、接続部2周囲のソルダーレジスト層3を薄膜化することで開口部4を形成し、接続部2をソルダーレジスト層3から部分的に露出させる。まず、絶縁基板1上に接続部2が形成された回路基板を準備する(図3a)。回路基板には、接続部2以外の導体回路19が形成されていてもよい。接続部2は、サブトラクティブ法、セミアディティブ法、アディティブ法等を用いて形成することができる。次に、回路基板全面を覆うように、アルカリ現像型のソルダーレジスト層3を形成する(図3b)。次いで、ソルダーレジスト層3のうち、開口部4を形成する領域以外の部分を活性光線7により露光する(図3c)。図3cでは、フォトマスク8を介しているが、直接描画方式でもかまわない。続いて、非露光部のソルダーレジスト層3を薄膜化して開口部4を形成することで、図3dに示すように、接続部2がソルダーレジスト層3から部分的に露出したプリント配線板が形成できる。   An example of a method for producing the printed wiring boards (1) and (2) of the present invention will be described with reference to FIG. In this method, the opening 4 is formed by thinning the solder resist layer 3 around the connection portion 2, and the connection portion 2 is partially exposed from the solder resist layer 3. First, a circuit board having a connection portion 2 formed on an insulating substrate 1 is prepared (FIG. 3a). A conductor circuit 19 other than the connection portion 2 may be formed on the circuit board. The connection part 2 can be formed using a subtractive method, a semi-additive method, an additive method, or the like. Next, an alkali developing type solder resist layer 3 is formed so as to cover the entire surface of the circuit board (FIG. 3b). Next, a portion of the solder resist layer 3 other than the region where the opening 4 is formed is exposed with the actinic ray 7 (FIG. 3c). In FIG. 3c, the photomask 8 is used, but a direct drawing method may be used. Subsequently, by forming the opening 4 by thinning the solder resist layer 3 in the non-exposed part, a printed wiring board in which the connection part 2 is partially exposed from the solder resist layer 3 is formed as shown in FIG. it can.

この方法によると、加工条件を変更することで、開口部上部の開口幅5と開口部底部の開口幅6の関係を容易に制御することができる。ソルダーレジストにはフィラーが多く含まれているために、ソルダーレジスト層3の絶縁性基板1に近い部分ほど、露光の際の活性光線が届き難く、光硬化が弱くなる。このことにより、ソルダーレジスト層3を薄膜化して開口部4を形成した場合には、開口部上部の開口幅5が開口部底部の開口幅6以下になりやすく、ソルダーレジスト層3に形成された開口部4の断面形状は、図1や図4に示した形状になりやすい。また、各種ソルダーレジストの推奨露光条件よりも露光量を小さくすることで、開口部上部の開口幅5を開口部底部の開口幅6よりも小さくすることができる。開口部上部の開口幅5が開口部底部の開口幅6よりも小さい場合、開口部上部の開口幅5と開口部底部の開口幅6とが等しい場合と比較して、半田と接続部2との接着強度がより向上するので好ましい。   According to this method, the relationship between the opening width 5 at the top of the opening and the opening width 6 at the bottom of the opening can be easily controlled by changing the processing conditions. Since the solder resist contains a large amount of filler, the closer to the insulating substrate 1 of the solder resist layer 3, the actinic rays at the time of exposure are difficult to reach and the photocuring is weakened. Thus, when the opening 4 is formed by thinning the solder resist layer 3, the opening width 5 at the top of the opening tends to be less than or equal to the opening width 6 at the bottom of the opening, and the solder resist layer 3 is formed. The cross-sectional shape of the opening 4 is likely to be the shape shown in FIGS. Moreover, the opening width 5 at the top of the opening can be made smaller than the opening width 6 at the bottom of the opening by making the exposure amount smaller than the recommended exposure conditions of various solder resists. When the opening width 5 at the top of the opening is smaller than the opening width 6 at the bottom of the opening, compared with the case where the opening width 5 at the top of the opening and the opening width 6 at the bottom of the opening are equal, This is preferable because the adhesive strength is further improved.

さらに、この方法によって製造されたプリント配線板では、ソルダーレジスト層表面9とソルダーレジスト層開口部底部10の表面粗さRaが0.50μm以下になる。より具体的には、ソルダーレジスト層表面9の表面粗さRaが0.10μm以下であり、ソルダーレジスト層開口部底部10の表面粗さRaが0.50μm以下である。また、ソルダーレジスト層開口部底部10のソルダーレジスト層3は、活性光線による光硬化を受けていないために、柔軟な状態であり、容易に表面粗さを変化させ、平滑化することが可能である。例えば、平滑化処理として、80℃の環境に15秒さらすことで、ソルダーレジスト層開口部底部10の表面粗さRaは0.15μm以下にすることが可能である。また、80℃の環境に30秒さらすことでソルダーレジスト層開口部底部10の表面粗さRaは0.10μm以下にすることが可能である。ソルダーレジスト層表面9およびソルダーレジスト層開口部底部10の表面粗さRaが低いほど、ソルダーレジスト層の強度が向上するため、好ましい。平滑化処理の好ましい温度は25〜120℃であり、好ましい時間は5〜1800秒である。平滑化処理温度が25℃より低い場合には、平滑化処理に要する時間が長くなりすぎてしまうので、生産性を考慮すると、25℃以上であることが好ましい。また、平滑化処理温度が120℃より高い場合には、ソルダーレジスト層の熱硬化が始まることがあるため、120℃以下で平滑化処理をすることが好ましい。   Furthermore, in the printed wiring board manufactured by this method, the surface roughness Ra of the solder resist layer surface 9 and the solder resist layer opening bottom 10 becomes 0.50 μm or less. More specifically, the surface roughness Ra of the solder resist layer surface 9 is 0.10 μm or less, and the surface roughness Ra of the solder resist layer opening bottom 10 is 0.50 μm or less. Further, since the solder resist layer 3 at the bottom 10 of the solder resist layer opening is not subjected to photocuring by actinic rays, it is in a flexible state and can be easily changed in surface roughness and smoothed. is there. For example, as a smoothing treatment, the surface roughness Ra of the solder resist layer opening bottom 10 can be reduced to 0.15 μm or less by exposing it to an environment of 80 ° C. for 15 seconds. Moreover, the surface roughness Ra of the solder resist layer opening bottom 10 can be reduced to 0.10 μm or less by exposing it to an environment of 80 ° C. for 30 seconds. The lower the surface roughness Ra of the solder resist layer surface 9 and the solder resist layer opening bottom 10 is, the better the strength of the solder resist layer is. The preferable temperature of the smoothing treatment is 25 to 120 ° C., and the preferable time is 5 to 1800 seconds. When the smoothing treatment temperature is lower than 25 ° C., the time required for the smoothing treatment becomes too long. Therefore, in consideration of productivity, the temperature is preferably 25 ° C. or more. Further, when the smoothing treatment temperature is higher than 120 ° C., the solder resist layer may start to be thermally cured. Therefore, the smoothing treatment is preferably performed at 120 ° C. or less.

図7を用いて、本考案のプリント配線板(3)〜(5)を製造する方法の一例を説明する。この方法では、電子部品搭載部とその周囲のソルダーレジスト層3を薄膜化することで第一開口部11を形成し、次に第一開口部の底部12のソルダーレジスト層3の一部を薄膜化することで、接続部2をソルダーレジスト層3から部分的に露出させる。   An example of a method for manufacturing the printed wiring boards (3) to (5) of the present invention will be described with reference to FIG. In this method, the first opening 11 is formed by thinning the electronic component mounting portion and the surrounding solder resist layer 3, and then a part of the solder resist layer 3 at the bottom 12 of the first opening is thinned. Thus, the connection portion 2 is partially exposed from the solder resist layer 3.

まず、絶縁基板1上に接続部2が形成された回路基板を準備する(図7a)。回路基板には、接続部2以外の導体回路19が形成されていてもよい。接続部2は、サブトラクティブ法、セミアディティブ法、アディティブ法等を用いて形成することができる。次に、回路基板全面を覆うように、アルカリ現像型のソルダーレジスト層3を形成する(図7(A))。次いで、ソルダーレジスト層3のうち、第一開口部11を形成する領域以外の部分を活性光線7により露光する(図7(C1))。図7(C1)では、フォトマスク8を介して露光しているが、直接描画方式で露光してもかまわない。続いて、ソルダーレジスト層3上のキャリアフィルムを剥離した後、非露光部のソルダーレジスト層3を薄膜化して第一開口部11を形成する(図7(B1))。   First, a circuit board having a connection portion 2 formed on an insulating substrate 1 is prepared (FIG. 7a). A conductor circuit 19 other than the connection portion 2 may be formed on the circuit board. The connection part 2 can be formed using a subtractive method, a semi-additive method, an additive method, or the like. Next, an alkali developing type solder resist layer 3 is formed so as to cover the entire surface of the circuit board (FIG. 7A). Next, a portion of the solder resist layer 3 other than the region where the first opening 11 is formed is exposed with the actinic ray 7 (FIG. 7 (C1)). Although exposure is performed through the photomask 8 in FIG. 7C1, exposure may be performed by a direct drawing method. Subsequently, after the carrier film on the solder resist layer 3 is peeled off, the solder resist layer 3 in the non-exposed part is thinned to form the first opening 11 (FIG. 7 (B1)).

次いで、第一開口部の底部12のソルダーレジスト層3のうち、接続部2を部分的にソルダーレジスト層3から露出させるための開口部を形成する領域以外の部分を活性光線7により露光する(図7(C2))。図7(C2)では、フォトマスク8を介して露光しているが、直接描画方式で露光してもかまわない。また、工程(B1)で薄膜化された後、ソルダーレジスト層3上にはキャリアフィルムがない。このキャリアフィルムがない状態で、工程(C2)で露光されると、空気中の酸素の影響によりソルダーレジスト層3の表層で重合阻害が発生する場合がある。重合阻害が発生した部分は、後工程の工程(B2)で薄膜化され、ソルダーレジスト層3の膜減りが発生する。続いて、非露光部のソルダーレジスト層3を薄膜化して、第一開口部の底部12のソルダーレジスト層3に、接続部2を部分的にソルダーレジスト層3から露出させるための開口部を形成することで、図7(B2)に示すように、回路基板表面のソルダーレジスト層3に第一開口部11が形成され、第一開口部の底部12のソルダーレジスト層3を開口することで、第二開口部14が形成され、接続部2がソルダーレジスト層3から部分的に露出したプリント配線板が形成できる。   Next, of the solder resist layer 3 at the bottom 12 of the first opening, a portion other than the region for forming the opening for partially exposing the connection portion 2 from the solder resist layer 3 is exposed with the active light 7 ( FIG. 7 (C2)). Although exposure is performed through the photomask 8 in FIG. 7C2, exposure may be performed by a direct drawing method. In addition, there is no carrier film on the solder resist layer 3 after being thinned in the step (B1). When exposed in the step (C2) without the carrier film, polymerization inhibition may occur in the surface layer of the solder resist layer 3 due to the influence of oxygen in the air. The portion where the polymerization inhibition has occurred is thinned in the subsequent step (B2), and the solder resist layer 3 is reduced in thickness. Subsequently, the solder resist layer 3 in the non-exposed part is thinned, and an opening for partially exposing the connection part 2 from the solder resist layer 3 is formed in the solder resist layer 3 in the bottom 12 of the first opening. By doing so, as shown in FIG. 7 (B2), the first opening 11 is formed in the solder resist layer 3 on the surface of the circuit board, and by opening the solder resist layer 3 at the bottom 12 of the first opening, A printed wiring board in which the second opening 14 is formed and the connection part 2 is partially exposed from the solder resist layer 3 can be formed.

この方法によると、加工条件を変更することで、第一開口部上部の開口幅15と第一開口部底部の開口幅16の関係、および第二開口部上部の開口幅17と第二開口部底部の開口幅18の関係を容易に制御することができる。ソルダーレジストにはフィラーが多く含まれているために、ソルダーレジスト層3の絶縁性基板1に近い部分ほど、露光の際の活性光線が届き難く、光硬化が弱くなる。このことにより、ソルダーレジスト層3を薄膜化して第一開口部11と第二開口部14を形成した場合には、第一開口部上部の開口幅15が第一開口部底部の開口幅16以下になりやすく、第二開口部上部の開口幅17が第二開口部底部の開口幅18以下になりやすい。また、各種ソルダーレジストの推奨露光条件よりも露光量を小さくすることで、第一開口部上部の開口幅15を第一開口部底部の開口幅16よりも小さくすることができる。第一開口部上部の開口幅15が第一開口部底部の開口幅16よりも小さい場合、第一開口部上部の開口幅15と第一開口部底部の開口幅16とが等しい場合と比較して、ソルダーレジスト層3とアンダーフィルとの接着強度が向上するので好ましい。また、同様に、第二開口部上部の開口幅17を第二開口部底部の開口幅18よりも小さくすることができる。第二開口部上部の開口幅17が第二開口部底部の開口幅18よりも小さい場合、第二開口部上部の開口幅17と第二開口部底部の開口幅18とが等しい場合と比較して、半田と接続部2との接着強度がより向上するので好ましい。   According to this method, by changing the processing conditions, the relationship between the opening width 15 at the top of the first opening and the opening width 16 at the bottom of the first opening, and the opening width 17 and the second opening at the top of the second opening. The relationship of the bottom opening width 18 can be easily controlled. Since the solder resist contains a large amount of filler, the closer to the insulating substrate 1 of the solder resist layer 3, the actinic rays at the time of exposure are difficult to reach and the photocuring is weakened. Thus, when the first opening 11 and the second opening 14 are formed by thinning the solder resist layer 3, the opening width 15 at the top of the first opening is equal to or less than the opening width 16 at the bottom of the first opening. The opening width 17 at the top of the second opening is likely to be equal to or less than the opening width 18 at the bottom of the second opening. Moreover, the opening width 15 at the top of the first opening can be made smaller than the opening width 16 at the bottom of the first opening by making the exposure amount smaller than the recommended exposure conditions of various solder resists. When the opening width 15 at the top of the first opening is smaller than the opening width 16 at the bottom of the first opening, the opening width 15 at the top of the first opening is equal to the opening width 16 at the bottom of the first opening. In addition, the adhesive strength between the solder resist layer 3 and the underfill is improved, which is preferable. Similarly, the opening width 17 at the top of the second opening can be made smaller than the opening width 18 at the bottom of the second opening. When the opening width 17 at the top of the second opening is smaller than the opening width 18 at the bottom of the second opening, the opening width 17 at the top of the second opening is equal to the opening width 18 at the bottom of the second opening. Therefore, it is preferable because the adhesive strength between the solder and the connecting portion 2 is further improved.

また、図7の手順による本考案のプリント配線板(3)〜(5)の作製方法では、工程(C1)および工程(C2)の露光領域を任意の形状に変化させることが可能であり、露光領域の変更により、例えば、図11に示す断面形状の回路基板を作製することが可能である。図11のaでは、接続部2の間のソルダーレジスト層3の厚みが接続部2よりも薄くなっている。図11のbでは、露出した接続部2とソルダーレジスト層3で被覆されている導体回路19が存在している。   Moreover, in the manufacturing method of the printed wiring boards (3) to (5) of the present invention according to the procedure of FIG. 7, it is possible to change the exposure areas of the step (C1) and the step (C2) to an arbitrary shape. By changing the exposure region, for example, a circuit board having a cross-sectional shape shown in FIG. 11 can be manufactured. In FIG. 11 a, the thickness of the solder resist layer 3 between the connection portions 2 is thinner than that of the connection portions 2. In FIG. 11 b, there is a conductor circuit 19 covered with the exposed connection portion 2 and the solder resist layer 3.

この方法によって製造されたプリント配線板では、ソルダーレジスト層表面9と第一開口部の底部12と第二開口部の底部13の表面粗さRaが0.50μm以下になりやすい。より具体的には、ソルダーレジスト層表面9の表面粗さRaが0.10μm以下であり、第一開口部の底部12と第二開口部の底部13の表面粗さRaが0.50μm以下であることが好ましい。   In the printed wiring board manufactured by this method, the surface roughness Ra of the solder resist layer surface 9, the bottom 12 of the first opening, and the bottom 13 of the second opening tends to be 0.50 μm or less. More specifically, the surface roughness Ra of the solder resist layer surface 9 is 0.10 μm or less, and the surface roughness Ra of the bottom 12 of the first opening and the bottom 13 of the second opening is 0.50 μm or less. Preferably there is.

また、第一開口部11の形成後(図7(B1))であり、第一開口部の底部12のソルダーレジスト層3のうち、接続部2を部分的にソルダーレジスト層3から露出させるための開口部を形成する領域以外の部分を活性光線7により露光する(図7(C2))以前の状態の第一開口部の底部12のソルダーレジスト層3は、活性光線による光硬化を受けていないために、柔軟な状態であり、容易に表面粗さを変化させ、平滑化することが可能である。同様に第二開口部の底部13のソルダーレジスト層3も、活性光線による光硬化を受けていないために、柔軟な状態であり、容易に表面粗さを変化させ、平滑化することが可能である。   Further, after the formation of the first opening 11 (FIG. 7B1), in order to partially expose the connection portion 2 from the solder resist layer 3 in the solder resist layer 3 at the bottom 12 of the first opening. The solder resist layer 3 at the bottom 12 of the first opening in a state prior to exposing the portion other than the region for forming the opening with the active light 7 (FIG. 7C2) has undergone photocuring with the active light. Therefore, it is in a flexible state, and the surface roughness can be easily changed and smoothed. Similarly, since the solder resist layer 3 at the bottom 13 of the second opening is not subjected to photocuring by actinic rays, it is in a flexible state and can be easily changed in surface roughness and smoothed. is there.

例えば、平滑化処理として、80℃の環境に15秒さらすことで、第一開口部の底部12と第二開口部の底部13の表面粗さRaは0.15μm以下にすることが可能である。また、80℃の環境に30秒さらすことで第一開口部の底部12と第二開口部の底部13の表面粗さRaは0.10μm以下にすることが可能である。ソルダーレジスト層表面9および第一開口部の底部12と第二開口部の底部13の表面粗さRaが低いほど、ソルダーレジスト層の強度が向上するため、好ましい。平滑化処理の好ましい温度は25〜120℃であり、好ましい時間は5〜1800秒である。平滑化処理温度が25℃より低い場合には、平滑化処理に要する時間が長くなりすぎてしまうので、生産性を考慮すると、25℃以上であることが好ましい。また、平滑化処理温度が120℃より高い場合には、ソルダーレジスト層の熱硬化が始まることがあるため、120℃以下で平滑化処理をすることが好ましい。   For example, the surface roughness Ra of the bottom 12 of the first opening and the bottom 13 of the second opening can be reduced to 0.15 μm or less by subjecting to an environment of 80 ° C. for 15 seconds as a smoothing process. . Further, the surface roughness Ra of the bottom 12 of the first opening and the bottom 13 of the second opening can be reduced to 0.10 μm or less by exposing to an environment of 80 ° C. for 30 seconds. The lower the surface roughness Ra of the solder resist layer surface 9 and the bottom 12 of the first opening and the bottom 13 of the second opening, the better the strength of the solder resist layer. The preferable temperature of the smoothing treatment is 25 to 120 ° C., and the preferable time is 5 to 1800 seconds. When the smoothing treatment temperature is lower than 25 ° C., the time required for the smoothing treatment becomes too long. Therefore, in consideration of productivity, the temperature is preferably 25 ° C. or more. Further, when the smoothing treatment temperature is higher than 120 ° C., the solder resist layer may start to be thermally cured. Therefore, the smoothing treatment is preferably performed at 120 ° C. or less.

図8を用いて、本考案のプリント配線板(3)〜(5)の作製方法の別の一例を説明する。この方法では、まず、回路基板の表面に形成した第一ソルダーレジスト層3−1のうち、接続部2周囲の第一ソルダーレジスト層3−1を薄膜化することで、接続部2を第一ソルダーレジスト層3−1から部分的に露出させる。次に、第一ソルダーレジスト層3−1の表面上に第二ソルダーレジスト層3−2を形成し、電子部品搭載部とその周囲の第二ソルダーレジスト層3−2を現像処理することで、第一開口部11を形成する。   Another example of the method for producing printed wiring boards (3) to (5) of the present invention will be described with reference to FIG. In this method, first of all, the first solder resist layer 3-1 around the connection portion 2 is thinned out of the first solder resist layer 3-1 formed on the surface of the circuit board. It is partially exposed from the solder resist layer 3-1. Next, by forming the second solder resist layer 3-2 on the surface of the first solder resist layer 3-1, and developing the electronic component mounting portion and the surrounding second solder resist layer 3-2, A first opening 11 is formed.

まず、絶縁基板1上に接続部2が形成された回路基板を準備する(図8a)。回路基板には、接続部2以外の導体回路19が形成されていてもよい。接続部2は、サブトラクティブ法、セミアディティブ法、アディティブ法等を用いて形成することができる。次に、工程(A1)において、回路基板全面を覆うように、アルカリ現像型の第一ソルダーレジスト層3−1を形成する(図8(A1))。次いで、工程(C1)において、第一ソルダーレジスト層3−1のうち、接続部2を部分的に第一ソルダーレジスト層3−1から露出させるための開口部を形成する領域以外の部分を活性光線7により露光する(図8(C1))。図8(C1)では、フォトマスク8を介して露光しているが、直接描画方式で露光してもかまわない。次いで、第一ソルダーレジスト層3−1上のキャリアフィルムを剥離した後、工程(B)において、非露光部の第一ソルダーレジスト層3−1を薄膜化して、接続部2を部分的に第一ソルダーレジスト層3−1から露出させるための開口部を形成する(図8(B))。続いて、工程(C2)において、工程(B)にて薄膜化された領域を活性光線7により露光する(図8(C2))。図8(C2)では、フォトマスク8を介して露光しているが、直接描画方式で露光してもかまわない。また、工程(B)で薄膜化された後、第一ソルダーレジスト層3−1上にはキャリアフィルムがない。このキャリアフィルムがない状態で、工程(C2)で露光されると、空気中の酸素の影響により第一ソルダーレジスト層3−1の表層で重合阻害が発生する場合がある。重合阻害が発生した部分は、後工程の工程(D)で現像され、第一ソルダーレジスト層3−1の膜減りが発生する。   First, a circuit board having a connection portion 2 formed on an insulating substrate 1 is prepared (FIG. 8a). A conductor circuit 19 other than the connection portion 2 may be formed on the circuit board. The connection part 2 can be formed using a subtractive method, a semi-additive method, an additive method, or the like. Next, in step (A1), an alkali development type first solder resist layer 3-1 is formed so as to cover the entire surface of the circuit board (FIG. 8A1). Next, in the step (C1), in the first solder resist layer 3-1, a portion other than a region where an opening for partially exposing the connection portion 2 from the first solder resist layer 3-1 is activated. Exposure is performed with light 7 (FIG. 8C1). Although exposure is performed through the photomask 8 in FIG. 8C1, exposure may be performed by a direct drawing method. Next, after peeling off the carrier film on the first solder resist layer 3-1, in the step (B), the first solder resist layer 3-1 of the non-exposed part is thinned to partially connect the connection part 2. An opening to be exposed from one solder resist layer 3-1 is formed (FIG. 8B). Subsequently, in step (C2), the region thinned in step (B) is exposed with actinic rays 7 (FIG. 8 (C2)). Although exposure is performed through the photomask 8 in FIG. 8C2, direct exposure may be used. Moreover, after thinning at the process (B), there is no carrier film on the 1st soldering resist layer 3-1. When exposed in the step (C2) without this carrier film, polymerization inhibition may occur in the surface layer of the first solder resist layer 3-1 due to the influence of oxygen in the air. The portion where the polymerization inhibition has occurred is developed in the subsequent step (D), and the film loss of the first solder resist layer 3-1 occurs.

次いで、工程(A2)において、工程(C2)までの工程が完了した第一ソルダーレジスト層3−1上の全体に、アルカリ現像型の第二ソルダーレジスト層3−2を形成する(図8(A2))。次いで、工程(C3)において、第二ソルダーレジスト層3−2のうち、第一開口部11の領域以外の部分を活性光線7により露光する(図8(C3))。図8(C3)では、フォトマスク8を介して露光しているが、直接描画方式で露光してもかまわない。続いて、工程(D)において、未露光部の第二ソルダーレジスト層3−2を現像処理によって除去することで、図8(D)に示すように、回路基板表面に第一ソルダーレジスト層3−1と第二ソルダーレジスト層3−2とから構成されるソルダーレジスト層3が形成され、ソルダーレジスト層3に第一開口部11が形成され、第一開口部の底部12のソルダーレジスト層3に形成された第二開口部14によって、接続部2がソルダーレジスト層3から部分的に露出したプリント配線板が形成できる。   Next, in step (A2), an alkali development type second solder resist layer 3-2 is formed on the entire first solder resist layer 3-1 that has completed the steps up to step (C2) (FIG. 8 ( A2)). Next, in the step (C3), portions of the second solder resist layer 3-2 other than the region of the first opening 11 are exposed with the actinic ray 7 (FIG. 8 (C3)). Although exposure is performed through the photomask 8 in FIG. 8C3, exposure may be performed by a direct drawing method. Subsequently, in the step (D), the second solder resist layer 3-2 in the unexposed portion is removed by development processing, whereby the first solder resist layer 3 is formed on the surface of the circuit board as shown in FIG. 8D. -1 and the second solder resist layer 3-2 are formed, the first opening 11 is formed in the solder resist layer 3, and the solder resist layer 3 at the bottom 12 of the first opening. The printed wiring board in which the connection part 2 is partially exposed from the solder resist layer 3 can be formed by the second opening 14 formed in the above.

この方法によると、加工条件を変更することで、第二開口部上部の開口幅17と第二開口部底部の開口幅18の関係を容易に制御することができる。ソルダーレジストにはフィラーが多く含まれているために、ソルダーレジスト層3の絶縁性基板1に近い部分ほど、露光の際の活性光線が届き難く、光硬化が弱くなる。このことにより、ソルダーレジスト層3を薄膜化して第二開口部14を形成した場合には、第二開口部上部の開口幅17が第二開口部底部の開口幅18以下になりやすい。また、各種ソルダーレジストの推奨露光条件よりも露光量を小さくすることで、第二開口部上部の開口幅17を第二開口部底部の開口幅18よりも小さくすることができる。第二開口部上部の開口幅17が第二開口部底部の開口幅18よりも小さい場合、第二開口部上部の開口幅17と第二開口部底部の開口幅18とが等しい場合と比較して、半田と接続部2との接着強度がより向上するので好ましい。   According to this method, the relationship between the opening width 17 at the top of the second opening and the opening width 18 at the bottom of the second opening can be easily controlled by changing the processing conditions. Since the solder resist contains a large amount of filler, the closer to the insulating substrate 1 of the solder resist layer 3, the actinic rays at the time of exposure are difficult to reach and the photocuring is weakened. Accordingly, when the solder resist layer 3 is thinned to form the second opening 14, the opening width 17 at the top of the second opening tends to be equal to or smaller than the opening width 18 at the bottom of the second opening. Moreover, the opening width 17 at the top of the second opening can be made smaller than the opening width 18 at the bottom of the second opening by making the exposure amount smaller than the recommended exposure conditions for various solder resists. When the opening width 17 at the top of the second opening is smaller than the opening width 18 at the bottom of the second opening, the opening width 17 at the top of the second opening is equal to the opening width 18 at the bottom of the second opening. Therefore, it is preferable because the adhesive strength between the solder and the connecting portion 2 is further improved.

また、図8の手順による本考案のプリント配線板(3)〜(5)の作製方法では、工程(C1)および工程(C3)の露光領域を任意の形状に変化させることが可能であり、露光領域の変更により、例えば、図11に示す断面形状の回路基板を作製することが可能である。図11のaでは、接続部2の間のソルダーレジスト層3の厚みが接続部2よりも薄くなっている。図11のbでは、露出した接続部2とソルダーレジスト層3で被覆されている導体回路19が存在している。   Moreover, in the manufacturing method of the printed wiring boards (3) to (5) of the present invention according to the procedure of FIG. 8, it is possible to change the exposure areas of the step (C1) and the step (C3) to an arbitrary shape. By changing the exposure region, for example, a circuit board having a cross-sectional shape shown in FIG. 11 can be manufactured. In FIG. 11 a, the thickness of the solder resist layer 3 between the connection portions 2 is thinner than that of the connection portions 2. In FIG. 11 b, there is a conductor circuit 19 covered with the exposed connection portion 2 and the solder resist layer 3.

この方法によって製造されたプリント配線板では、ソルダーレジスト層表面9と第一開口部の底部12と第二開口部の底部13の表面粗さRaが0.50μm以下になりやすい。また、本考案では、ソルダーレジスト層表面9と第一開口部の底部12の表面粗さRaが0.10μm以下であることが好ましく、第二開口部の底部13の表面粗さRaが0.50μm以下であることが好ましい。表面粗さRaは算術平均表面粗さである。   In the printed wiring board manufactured by this method, the surface roughness Ra of the solder resist layer surface 9, the bottom 12 of the first opening, and the bottom 13 of the second opening tends to be 0.50 μm or less. In the present invention, the surface roughness Ra of the solder resist layer surface 9 and the bottom 12 of the first opening is preferably 0.10 μm or less, and the surface roughness Ra of the bottom 13 of the second opening is 0.1. It is preferable that it is 50 micrometers or less. The surface roughness Ra is an arithmetic average surface roughness.

また、工程(B)後であり、工程(C2)以前の状態の第二開口部の底部13の第一ソルダーレジスト層3−1は、活性光線による光硬化を受けていないために、柔軟な状態であり、容易に表面粗さを変化させ、平滑化することが可能である。   Moreover, since the 1st soldering resist layer 3-1 of the bottom part 13 of the 2nd opening part of a state before a process (C2) after a process (B) is not receiving the photocuring by actinic light, it is flexible. In this state, it is possible to easily change the surface roughness and smooth the surface.

図9を用いて、本考案のプリント配線板(3)〜(5)の作製方法の別の一例を説明する。この方法では、まず、回路基板の表面に形成した第一ソルダーレジスト層3−1の全面を薄膜化することで、接続部2を第一ソルダーレジスト層3−1から部分的に露出させる。次に、第一ソルダーレジスト層3−1の表面上に第二ソルダーレジスト層3−2を形成し、電子部品搭載部とその周囲の第二ソルダーレジスト層3−2を接続部2が露出しない範囲で薄膜化することで、第一開口部を形成する。次に、第一開口部の底部の第二ソルダーレジスト層3−2の一部を現像処理することで、接続部2をソルダーレジスト層3から部分的に露出させる。   Another example of the method for producing the printed wiring boards (3) to (5) of the present invention will be described with reference to FIG. In this method, first, the connection portion 2 is partially exposed from the first solder resist layer 3-1 by thinning the entire surface of the first solder resist layer 3-1 formed on the surface of the circuit board. Next, the 2nd soldering resist layer 3-2 is formed on the surface of the 1st soldering resist layer 3-1, and the connection part 2 does not expose the electronic component mounting part and the surrounding 2nd soldering resist layer 3-2. The first opening is formed by reducing the film thickness within the range. Next, the connection part 2 is partially exposed from the solder resist layer 3 by developing a part of the second solder resist layer 3-2 at the bottom of the first opening.

まず、絶縁基板1上に接続部2が形成された回路基板を準備する(図9a)。回路基板には、接続部2以外の導体回路19が形成されていてもよい。接続部2は、サブトラクティブ法、セミアディティブ法、アディティブ法等を用いて形成することができる。次に、工程(A1)において、回路基板全面を覆うように、アルカリ現像型の第一ソルダーレジスト層3−1を形成する(図9(A1))。次いで、第一ソルダーレジスト層3−1上のキャリアフィルムを剥離した後、工程(B1)において、第一ソルダーレジスト層3−1の全面を薄膜化することで、第一ソルダーレジスト層3−1から接続部2を部分的に露出させる(図9(B1))。次いで、工程(C1)において、第一ソルダーレジスト層3−1の全面を露光する(図9(C1))。また、工程(B1)で薄膜化された後、第一ソルダーレジスト層3−1上にはキャリアフィルムがない。このキャリアフィルムがない状態で、工程(C1)で露光されると、空気中の酸素の影響により第一ソルダーレジスト層3−1の表層で重合阻害が発生する場合がある。重合阻害が発生した部分は、後工程の工程(D)で現像され、第一ソルダーレジスト層3−1の膜減りが発生する。   First, a circuit board having a connection portion 2 formed on an insulating substrate 1 is prepared (FIG. 9a). A conductor circuit 19 other than the connection portion 2 may be formed on the circuit board. The connection part 2 can be formed using a subtractive method, a semi-additive method, an additive method, or the like. Next, in step (A1), an alkali development type first solder resist layer 3-1 is formed so as to cover the entire surface of the circuit board (FIG. 9A1). Next, after peeling off the carrier film on the first solder resist layer 3-1, in the step (B1), the entire surface of the first solder resist layer 3-1 is thinned, whereby the first solder resist layer 3-1. Then, the connection part 2 is partially exposed (FIG. 9 (B1)). Next, in the step (C1), the entire surface of the first solder resist layer 3-1 is exposed (FIG. 9 (C1)). In addition, there is no carrier film on the first solder resist layer 3-1 after being thinned in the step (B1). When exposed in the step (C1) without this carrier film, polymerization inhibition may occur in the surface layer of the first solder resist layer 3-1 due to the influence of oxygen in the air. The portion where the polymerization inhibition has occurred is developed in the subsequent step (D), and the film loss of the first solder resist layer 3-1 occurs.

次いで、工程(A2)において、工程(C1)までの工程が完了した第一ソルダーレジスト層3−1上の全体に、アルカリ現像型の第二ソルダーレジスト層3−2を形成する(図9(A2))。次いで、工程(C2)において、第二ソルダーレジスト層3−2のうち、第一開口部11の領域以外の部分を活性光線7により露光する(図9(C2))。図9(C2)では、フォトマスク8を介して露光しているが、直接描画方式で露光してもかまわない。次いで、第二ソルダーレジスト層3−2上のキャリアフィルムを剥離した後、工程(B2)において、未露光部の第二ソルダーレジスト層3−2を薄膜化することによって、第一開口部11を形成する(図9(B2))。   Next, in step (A2), an alkali-developable second solder resist layer 3-2 is formed on the entire first solder resist layer 3-1 that has completed the steps up to step (C1) (FIG. 9 ( A2)). Next, in the step (C2), portions of the second solder resist layer 3-2 other than the region of the first opening 11 are exposed with the active light 7 (FIG. 9 (C2)). Although exposure is performed through the photomask 8 in FIG. 9C2, exposure may be performed by a direct drawing method. Subsequently, after peeling off the carrier film on the second solder resist layer 3-2, in the step (B2), the second solder resist layer 3-2 of the unexposed portion is thinned, thereby forming the first opening 11. It forms (FIG. 9 (B2)).

次いで、工程(C3)において、第一開口部の底部12の第二ソルダーレジスト層3−2のうち、接続部2を部分的にソルダーレジスト層3から露出させるための開口部を形成する領域以外の部分を活性光線7により露光する(図9(C3))。図9(C3)では、フォトマスク8を介して露光しているが、直接描画方式で露光してもかまわない。また、工程(B2)で薄膜化された後、第二ソルダーレジスト層3−2上にはキャリアフィルムがない。このキャリアフィルムがない状態で、工程(C3)で露光されると、空気中の酸素の影響により第二ソルダーレジスト層3−2の表層で重合阻害が発生する場合がある。重合阻害が発生した部分は、後工程の工程(D)で現像され、第二ソルダーレジスト層3−2の膜減りが発生する。続いて、工程(D)において、未露光部の第二ソルダーレジスト層3−2を現像処理によって除去することで、図9(D)に示すように、回路基板表面に第一ソルダーレジスト層3−1と第二ソルダーレジスト層3−2とから構成されるソルダーレジスト層3が形成され、ソルダーレジスト層3に第一開口部11が形成され、第一開口部の底部12のソルダーレジスト層3に形成された第二開口部14によって、接続部2がソルダーレジスト層3から部分的に露出したプリント配線板が形成できる。   Next, in the step (C3), in the second solder resist layer 3-2 at the bottom 12 of the first opening, other than the region for forming the opening for partially exposing the connection portion 2 from the solder resist layer 3 Is exposed with actinic light 7 (FIG. 9 (C3)). Although exposure is performed through the photomask 8 in FIG. 9C3, exposure may be performed by a direct drawing method. In addition, there is no carrier film on the second solder resist layer 3-2 after being thinned in the step (B2). When exposed in step (C3) in the absence of this carrier film, polymerization inhibition may occur in the surface layer of the second solder resist layer 3-2 due to the influence of oxygen in the air. The portion where the polymerization inhibition has occurred is developed in the subsequent step (D), and the film loss of the second solder resist layer 3-2 occurs. Subsequently, in the step (D), the second solder resist layer 3-2 in the unexposed portion is removed by development processing, whereby the first solder resist layer 3 is formed on the surface of the circuit board as shown in FIG. 9D. -1 and the second solder resist layer 3-2 are formed, the first opening 11 is formed in the solder resist layer 3, and the solder resist layer 3 at the bottom 12 of the first opening. The printed wiring board in which the connection part 2 is partially exposed from the solder resist layer 3 can be formed by the second opening 14 formed in the above.

この方法によると、加工条件を変更することで、第一開口部上部の開口幅15と第一開口部底部の開口幅16の関係を容易に制御することができる。ソルダーレジストにはフィラーが多く含まれているために、ソルダーレジスト層3の絶縁性基板1に近い部分ほど、露光の際の活性光線が届き難く、光硬化が弱くなる。このことにより、ソルダーレジスト層3を薄膜化して第一開口部11を形成した場合には、第一開口部上部の開口幅15が第一開口部底部の開口幅16以下になりやすい。また、各種ソルダーレジストの推奨露光条件よりも露光量を小さくすることで、第一開口部上部の開口幅15を第一開口部底部の開口幅16よりも小さくすることができる。第一開口部上部の開口幅15が第一開口部底部の開口幅16よりも小さい場合、第一開口部上部の開口幅15と第一開口部底部の開口幅16とが等しい場合と比較して、ソルダーレジスト層3とアンダーフィルとの接着強度が向上するので好ましい。   According to this method, the relationship between the opening width 15 at the top of the first opening and the opening width 16 at the bottom of the first opening can be easily controlled by changing the processing conditions. Since the solder resist contains a large amount of filler, the closer to the insulating substrate 1 of the solder resist layer 3, the actinic rays at the time of exposure are difficult to reach and the photocuring is weakened. Thus, when the solder resist layer 3 is thinned to form the first opening 11, the opening width 15 at the top of the first opening tends to be equal to or less than the opening width 16 at the bottom of the first opening. Moreover, the opening width 15 at the top of the first opening can be made smaller than the opening width 16 at the bottom of the first opening by making the exposure amount smaller than the recommended exposure conditions of various solder resists. When the opening width 15 at the top of the first opening is smaller than the opening width 16 at the bottom of the first opening, the opening width 15 at the top of the first opening is equal to the opening width 16 at the bottom of the first opening. In addition, the adhesive strength between the solder resist layer 3 and the underfill is improved, which is preferable.

また、図9の手順による本考案のプリント配線板(3)〜(5)の作製方法では、工程(C2)および工程(C3)の露光領域を任意の形状に変化させることが可能であり、露光領域の変更により、例えば、図11に示す断面形状の回路基板を製造することが可能である。図11のaでは、接続部2の間のソルダーレジスト層3の厚みが接続部2よりも薄くなっている。図11のbでは、露出した接続部2とソルダーレジスト層3で被覆されている導体回路19が存在している。   Moreover, in the manufacturing method of the printed wiring boards (3) to (5) of the present invention according to the procedure of FIG. 9, it is possible to change the exposure area of the step (C2) and the step (C3) into an arbitrary shape, By changing the exposure region, for example, a circuit board having a cross-sectional shape shown in FIG. 11 can be manufactured. In FIG. 11 a, the thickness of the solder resist layer 3 between the connection portions 2 is thinner than that of the connection portions 2. In FIG. 11 b, there is a conductor circuit 19 covered with the exposed connection portion 2 and the solder resist layer 3.

この方法によって製造されたプリント配線板では、ソルダーレジスト層表面9と第一開口部の底部12と第二開口部の底部13の表面粗さRaが0.50μm以下になりやすい。また、本考案では、ソルダーレジスト層表面9の表面粗さRaが0.10μm以下であることが好ましく、第二開口部の底部13と第一開口部の底部12の表面粗さRaが0.50μm以下であることが好ましい。表面粗さRaは算術平均表面粗さである。   In the printed wiring board manufactured by this method, the surface roughness Ra of the solder resist layer surface 9, the bottom 12 of the first opening, and the bottom 13 of the second opening tends to be 0.50 μm or less. In the present invention, the surface roughness Ra of the solder resist layer surface 9 is preferably 0.10 μm or less, and the surface roughness Ra of the bottom 13 of the second opening and the bottom 12 of the first opening is 0. It is preferable that it is 50 micrometers or less. The surface roughness Ra is an arithmetic average surface roughness.

また、工程(B1)後であり、工程(C1)以前の状態における第二開口部の底部13の第一ソルダーレジスト層3−1と、工程(B2)後であり、工程(C3)以前の状態の第一開口部の底部12の第二ソルダーレジスト層3−2は、活性光線による光硬化を受けていないために、柔軟な状態であり、容易に表面粗さを変化させ、平滑化することが可能である。   Also, after the step (B1), the first solder resist layer 3-1 at the bottom 13 of the second opening in the state before the step (C1), and after the step (B2) and before the step (C3) Since the second solder resist layer 3-2 at the bottom 12 of the first opening in the state is not subjected to photocuring by actinic rays, it is in a flexible state and easily changes and smoothes the surface roughness. It is possible.

図10を用いて、本考案のプリント配線板(3)〜(5)の作製方法の別の一例を説明する。この方法では、まず、回路基板の表面に形成した第一ソルダーレジスト層3−1の全面を薄膜化することで、接続部2を第一ソルダーレジスト層3−1から部分的に露出させる。次に、第一ソルダーレジスト層3−1の表面上に第二ソルダーレジスト層3−2を形成し、接続部2周囲の第二ソルダーレジスト層3−2を現像によって除去し、ソルダーレジスト層3から再び接続部2を露出させる。次に第二ソルダーレジスト層3−2表面上に第三ソルダーレジスト層3−3を形成し、半導体等の部品搭載部とその周囲の第三ソルダーレジスト層3−3を現像によって除去することで、第一開口部11を形成すると共に、再び接続部2をソルダーレジスト層3から露出させる。   Another example of the method for producing the printed wiring boards (3) to (5) of the present invention will be described with reference to FIG. In this method, first, the connection portion 2 is partially exposed from the first solder resist layer 3-1 by thinning the entire surface of the first solder resist layer 3-1 formed on the surface of the circuit board. Next, the second solder resist layer 3-2 is formed on the surface of the first solder resist layer 3-1, the second solder resist layer 3-2 around the connection portion 2 is removed by development, and the solder resist layer 3 is removed. Then, the connecting portion 2 is exposed again. Next, a third solder resist layer 3-3 is formed on the surface of the second solder resist layer 3-2, and a component mounting portion such as a semiconductor and the surrounding third solder resist layer 3-3 are removed by development. The first opening 11 is formed, and the connecting portion 2 is exposed from the solder resist layer 3 again.

まず、絶縁基板1上に接続部2が形成された回路基板を準備する(図10a)。回路基板には、接続部2以外の導体回路19が形成されていてもよい。接続部2は、サブトラクティブ法、セミアディティブ法、アディティブ法等を用いて形成することができる。次に、工程(A1)において、回路基板全面を覆うように、アルカリ現像型の第一ソルダーレジスト層3−1を形成する(図10(A1))。次いで、第一ソルダーレジスト層3−1上のキャリアフィルムを剥離した後、工程(B1)において、第一ソルダーレジスト層3−1の全面を薄膜化することで、第一ソルダーレジスト層3−1から接続部2を部分的に露出させる(図10(B1))。次いで、工程(C1)において、第一ソルダーレジスト層3−1の全面を露光する(図10(C1))。また、工程(B1)で薄膜化された後、第一ソルダーレジスト層3−1上にはキャリアフィルムがない。このキャリアフィルムがない状態で、工程(C1)で露光されると、空気中の酸素の影響により第一ソルダーレジスト層3−1の表層で重合阻害が発生する場合がある。重合阻害が発生した部分は、後工程の工程(D1)で現像され、第一ソルダーレジスト層3−1の膜減りが発生する。   First, a circuit board having a connection portion 2 formed on an insulating substrate 1 is prepared (FIG. 10a). A conductor circuit 19 other than the connection portion 2 may be formed on the circuit board. The connection part 2 can be formed using a subtractive method, a semi-additive method, an additive method, or the like. Next, in step (A1), an alkali development type first solder resist layer 3-1 is formed so as to cover the entire surface of the circuit board (FIG. 10A1). Next, after peeling off the carrier film on the first solder resist layer 3-1, in the step (B1), the entire surface of the first solder resist layer 3-1 is thinned, whereby the first solder resist layer 3-1. Then, the connection part 2 is partially exposed (FIG. 10B1). Next, in the step (C1), the entire surface of the first solder resist layer 3-1 is exposed (FIG. 10 (C1)). In addition, there is no carrier film on the first solder resist layer 3-1 after being thinned in the step (B1). When exposed in the step (C1) without this carrier film, polymerization inhibition may occur in the surface layer of the first solder resist layer 3-1 due to the influence of oxygen in the air. The portion where the polymerization inhibition has occurred is developed in the subsequent step (D1), and the film loss of the first solder resist layer 3-1 occurs.

次いで、工程(A2)において、工程(C1)までの工程が完了した第一ソルダーレジスト層3−1上の全体に、アルカリ現像型の第二ソルダーレジスト層3−2を形成する(図10(A2))。次いで、工程(C2)において、第二ソルダーレジスト層3−2のうち、接続部2を部分的にソルダーレジスト層3から露出させるための開口部を形成する領域以外の部分を活性光線7により露光する(図10(C2))。図10(C2)では、フォトマスク8を介して露光しているが、直接描画方式で露光してもかまわない。次いで、工程(D1)において、未露光部の第二ソルダーレジスト層を現像処理することによって、第一ソルダーレジスト層3−1から接続部2を部分的に露出させる(図10(D1))。   Next, in step (A2), an alkali-developable second solder resist layer 3-2 is formed on the entire first solder resist layer 3-1 that has completed the steps up to step (C1) (FIG. 10 ( A2)). Next, in the step (C2), a portion of the second solder resist layer 3-2 other than the region for forming the opening for partially exposing the connection portion 2 from the solder resist layer 3 is exposed with the actinic ray 7. (FIG. 10 (C2)). Although exposure is performed through the photomask 8 in FIG. 10C2, exposure may be performed by a direct drawing method. Next, in the step (D1), the connection portion 2 is partially exposed from the first solder resist layer 3-1 by developing the unexposed portion of the second solder resist layer (FIG. 10 (D1)).

次いで、工程(A3)において、工程(D1)までの工程が完了した第一ソルダーレジスト層3−1および第二ソルダーレジスト層3−2上の全体に、アルカリ現像型の第三ソルダーレジスト層3−3を形成する(図10(A3))。次いで、工程(C3)において、第三ソルダーレジスト層3−3のうち、第一開口部を形成する領域以外の部分を活性光線7により露光する(図10(C3))。図10(C3)では、フォトマスク8を介して露光しているが、直接描画方式で露光してもかまわない。続いて、工程(D2)において、未露光部の第三ソルダーレジスト層3−3を現像処理によって除去することで、図10(D2)に示すように、回路基板表面に第一ソルダーレジスト層3−1と第二ソルダーレジスト層3−2と第3ソルダーレジスト層3−3から構成されるソルダーレジスト層3が形成され、ソルダーレジスト層3に第一開口部11が形成され、第一開口部の底部12のソルダーレジスト層3に形成された第二開口部14によって、接続部2がソルダーレジスト層3から部分的に露出したプリント配線板が形成できる。   Next, in the step (A3), the alkali developing type third solder resist layer 3 is entirely formed on the first solder resist layer 3-1 and the second solder resist layer 3-2 after the steps up to the step (D1) are completed. -3 is formed (FIG. 10A3). Next, in the step (C3), portions of the third solder resist layer 3-3 other than the region where the first opening is formed are exposed with the active light 7 (FIG. 10 (C3)). In FIG. 10C3, exposure is performed through the photomask 8, but exposure may be performed by a direct drawing method. Subsequently, in the step (D2), the third solder resist layer 3-3 in the unexposed portion is removed by development processing, whereby the first solder resist layer 3 is formed on the surface of the circuit board as shown in FIG. 10 (D2). -1, the second solder resist layer 3-2 and the third solder resist layer 3-3 are formed, the first opening 11 is formed in the solder resist layer 3, and the first opening A printed wiring board in which the connection portion 2 is partially exposed from the solder resist layer 3 can be formed by the second opening portion 14 formed in the solder resist layer 3 at the bottom portion 12.

また、図10の手順による本考案によるプリント配線板の製造方法では、工程(C2)および工程(C3)の露光領域を任意の形状に変化させることが可能であり、露光領域の変更により、例えば、図11に示す断面形状の回路基板を製造することが可能である。図11のaでは、接続部2の間のソルダーレジスト層3の厚みが接続部2よりも薄くなっている。図11のbでは、露出した接続部2とソルダーレジスト層3で被覆されている導体回路19が存在している。   Further, in the method of manufacturing a printed wiring board according to the present invention according to the procedure of FIG. 10, the exposure areas in the steps (C2) and (C3) can be changed to arbitrary shapes. It is possible to manufacture a circuit board having a cross-sectional shape shown in FIG. In FIG. 11 a, the thickness of the solder resist layer 3 between the connection portions 2 is thinner than that of the connection portions 2. In FIG. 11 b, there is a conductor circuit 19 covered with the exposed connection portion 2 and the solder resist layer 3.

この方法によって製造されたプリント配線板では、ソルダーレジスト層表面9と第一開口部の底部12と第二開口部の底部13の表面粗さRaが0.50μm以下になりやすい。また、本考案では、ソルダーレジスト層表面9と第一開口部の底部12の表面粗さRaが0.10μm以下であることが好ましく、第二開口部の底部13の表面粗さRaが0.50μm以下であることが好ましい。表面粗さRaは算術平均表面粗さである。   In the printed wiring board manufactured by this method, the surface roughness Ra of the solder resist layer surface 9, the bottom 12 of the first opening, and the bottom 13 of the second opening tends to be 0.50 μm or less. In the present invention, the surface roughness Ra of the solder resist layer surface 9 and the bottom 12 of the first opening is preferably 0.10 μm or less, and the surface roughness Ra of the bottom 13 of the second opening is 0.1. It is preferable that it is 50 micrometers or less. The surface roughness Ra is an arithmetic average surface roughness.

また、工程(B1)後であり、工程(C1)以前の状態における第二開口部の底部13の第一ソルダーレジスト層3−1は、活性光線による光硬化を受けていないために、柔軟な状態であり、容易に表面粗さを変化させ、平滑化することが可能である。   In addition, the first solder resist layer 3-1 at the bottom 13 of the second opening in the state before the step (C1) after the step (B1) is not subjected to photocuring by actinic rays, so that it is flexible. In this state, it is possible to easily change the surface roughness and smooth the surface.

図12を用いて、本考案のプリント配線板(3)〜(5)を製造する方法の別の一例を説明する。この方法では、電子部品搭載部とその周囲のソルダーレジスト層3を薄膜化することで第一開口部11を形成し、次に第一開口部の底部12のソルダーレジスト層3の一部を現像することで、接続部2をソルダーレジスト層3から露出させる。   Another example of the method for producing the printed wiring boards (3) to (5) of the present invention will be described with reference to FIG. In this method, the first opening 11 is formed by thinning the electronic component mounting portion and the surrounding solder resist layer 3, and then a part of the solder resist layer 3 at the bottom 12 of the first opening is developed. By doing so, the connecting portion 2 is exposed from the solder resist layer 3.

まず、絶縁基板1上に接続部2が形成された回路基板を準備する(図12a)。回路基板には、接続部2以外の導体回路19が形成されていてもよい。接続部2は、サブトラクティブ法、セミアディティブ法、アディティブ法等を用いて形成することができる。次に、回路基板全面を覆うように、アルカリ現像型のソルダーレジスト層3を形成する(図12(A))。次いで、ソルダーレジスト層3のうち、第一開口部11を形成する領域以外の部分を活性光線7により露光する(図12(C1))。図12(C1)では、フォトマスク8を介して露光しているが、直接描画方式で露光してもかまわない。続いて、ソルダーレジスト層3上のキャリアフィルムを剥離した後、非露光部のソルダーレジスト層3を薄膜化して第一開口部11を形成する(図12(B))。   First, a circuit board having a connection portion 2 formed on an insulating substrate 1 is prepared (FIG. 12a). A conductor circuit 19 other than the connection portion 2 may be formed on the circuit board. The connection part 2 can be formed using a subtractive method, a semi-additive method, an additive method, or the like. Next, an alkali developing type solder resist layer 3 is formed so as to cover the entire surface of the circuit board (FIG. 12A). Next, a portion of the solder resist layer 3 other than the region where the first opening 11 is formed is exposed with the actinic ray 7 (FIG. 12 (C1)). Although exposure is performed through the photomask 8 in FIG. 12C1, exposure may be performed by a direct drawing method. Subsequently, after the carrier film on the solder resist layer 3 is peeled off, the solder resist layer 3 in the non-exposed portion is thinned to form the first opening 11 (FIG. 12B).

次いで、第一開口部の底部12のソルダーレジスト層3のうち、接続部2を部分的にソルダーレジスト層3から露出させるための開口部を形成する領域以外の部分を活性光線7により露光する(図12(C2))。図12(C2)では、フォトマスク8を介して露光しているが、直接描画方式で露光してもかまわない。また、工程(B)で薄膜化された後、ソルダーレジスト層3上にはキャリアフィルムがない。このキャリアフィルムがない状態で、工程(C2)で露光されると、空気中の酸素の影響によりソルダーレジスト層3の表層で重合阻害が発生する場合がある。重合阻害が発生した部分は、後工程の工程(D)で現像され、ソルダーレジスト層3の膜減りが発生する。続いて、非露光部のソルダーレジスト層3を現像処理によって除去して、第一開口部の底部12のソルダーレジスト層3に、接続部2をソルダーレジスト層3から露出させるための開口部を形成することで、図12(D)に示すように、回路基板表面のソルダーレジスト層3に第一開口部11が形成され、第一開口部の底部12のソルダーレジスト層3を開口することで、第二開口部14が形成され、接続部2がソルダーレジスト層3から露出したプリント配線板が形成できる。   Next, of the solder resist layer 3 at the bottom 12 of the first opening, a portion other than the region for forming the opening for partially exposing the connection portion 2 from the solder resist layer 3 is exposed with the active light 7 ( FIG. 12 (C2)). In FIG. 12C2, the exposure is performed through the photomask 8, but the exposure may be performed by a direct drawing method. Further, there is no carrier film on the solder resist layer 3 after being thinned in the step (B). When exposed in the step (C2) without the carrier film, polymerization inhibition may occur in the surface layer of the solder resist layer 3 due to the influence of oxygen in the air. The portion where the polymerization inhibition has occurred is developed in the subsequent step (D), and the solder resist layer 3 is reduced. Subsequently, the solder resist layer 3 in the non-exposed part is removed by development processing, and an opening for exposing the connection part 2 from the solder resist layer 3 is formed in the solder resist layer 3 in the bottom 12 of the first opening. By doing so, as shown in FIG. 12 (D), the first opening 11 is formed in the solder resist layer 3 on the surface of the circuit board, and the solder resist layer 3 at the bottom 12 of the first opening is opened, A printed wiring board in which the second opening 14 is formed and the connecting portion 2 is exposed from the solder resist layer 3 can be formed.

この方法によると、加工条件を変更することで、第一開口部上部の開口幅15と第一開口部底部の開口幅16の関係を容易に制御することができる。ソルダーレジストにはフィラーが多く含まれているために、ソルダーレジスト層3の絶縁性基板1に近い部分ほど、露光の際の活性光線が届き難く、光硬化が弱くなる。このことにより、ソルダーレジスト層3を薄膜化して第一開口部11を形成した場合には、第一開口部上部の開口幅15が第一開口部底部の開口幅16以下になりやすい。また、各種ソルダーレジストの推奨露光条件よりも露光量を小さくすることで、第一開口部上部の開口幅15を第一開口部底部の開口幅16よりも小さくすることができる。第一開口部上部の開口幅15が第一開口部底部の開口幅16よりも小さい場合、第一開口部上部の開口幅15と第一開口部底部の開口幅16とが等しい場合と比較して、ソルダーレジスト層3とアンダーフィルとの接着強度が向上するので好ましい。   According to this method, the relationship between the opening width 15 at the top of the first opening and the opening width 16 at the bottom of the first opening can be easily controlled by changing the processing conditions. Since the solder resist contains a large amount of filler, the closer to the insulating substrate 1 of the solder resist layer 3, the actinic rays at the time of exposure are difficult to reach and the photocuring is weakened. Thus, when the solder resist layer 3 is thinned to form the first opening 11, the opening width 15 at the top of the first opening tends to be equal to or less than the opening width 16 at the bottom of the first opening. Moreover, the opening width 15 at the top of the first opening can be made smaller than the opening width 16 at the bottom of the first opening by making the exposure amount smaller than the recommended exposure conditions of various solder resists. When the opening width 15 at the top of the first opening is smaller than the opening width 16 at the bottom of the first opening, the opening width 15 at the top of the first opening is equal to the opening width 16 at the bottom of the first opening. In addition, the adhesive strength between the solder resist layer 3 and the underfill is improved, which is preferable.

また、図12の手順による本考案のプリント配線板(3)〜(5)の作製方法では、工程(C1)および工程(C2)の露光領域を任意の形状に変化させることが可能であり、露光領域の変更により、例えば、図17に示す断面形状の回路基板を作製することが可能である。図17のaでは、接続部2の間のソルダーレジスト層3が除去され、接続部2の側面が完全に露出している。図17のbでは、露出した接続部2とソルダーレジスト層3で被覆されている導体回路19が存在している。   Moreover, in the manufacturing method of the printed wiring boards (3) to (5) of the present invention according to the procedure of FIG. 12, it is possible to change the exposure areas of the step (C1) and the step (C2) to an arbitrary shape. By changing the exposure region, for example, a circuit board having a cross-sectional shape shown in FIG. 17 can be manufactured. In FIG. 17a, the solder resist layer 3 between the connection parts 2 is removed, and the side surfaces of the connection parts 2 are completely exposed. In FIG. 17 b, there is a conductor circuit 19 covered with the exposed connection portion 2 and the solder resist layer 3.

この方法によって製造されたプリント配線板では、ソルダーレジスト層表面9と第一開口部の底部12の表面粗さRaが0.50μm以下になりやすい。より具体的には、ソルダーレジスト層表面9の表面粗さRaが0.10μm以下であり、第一開口部の底部12の表面粗さRaが0.50μm以下であることが好ましい。   In the printed wiring board manufactured by this method, the surface roughness Ra of the solder resist layer surface 9 and the bottom 12 of the first opening tends to be 0.50 μm or less. More specifically, the surface roughness Ra of the solder resist layer surface 9 is preferably 0.10 μm or less, and the surface roughness Ra of the bottom 12 of the first opening is preferably 0.50 μm or less.

また、第一開口部11の形成後(図12(B))であり、第一開口部の底部12のソルダーレジスト層3のうち、接続部2をソルダーレジスト層3から露出させるための開口部を形成する領域以外の部分を活性光線7により露光する(図12(C2))以前の状態の第一開口部の底部12のソルダーレジスト層3は、活性光線による光硬化を受けていないために、柔軟な状態であり、容易に表面粗さを変化させ、平滑化することが可能である。   Further, after the formation of the first opening 11 (FIG. 12B), the opening for exposing the connecting portion 2 from the solder resist layer 3 in the solder resist layer 3 at the bottom 12 of the first opening. Because the solder resist layer 3 at the bottom 12 of the first opening in the state before the exposure of the portion other than the region that forms the region with the active light 7 (FIG. 12 (C2)) has not been photocured by the active light It is in a flexible state, and it is possible to easily change the surface roughness and smooth the surface.

例えば、平滑化処理として、80℃の環境に15秒さらすことで、第一開口部の底部12の表面粗さRaは0.15μm以下にすることが可能である。また、80℃の環境に30秒さらすことで第一開口部の底部12の表面粗さRaは0.10μm以下にすることが可能である。ソルダーレジスト層表面9および第一開口部の底部12の表面粗さRaが低いほど、ソルダーレジスト層の強度が向上するため、好ましい。平滑化処理の好ましい温度は25〜120℃であり、好ましい時間は5〜1800秒である。平滑化処理温度が25℃より低い場合には、平滑化処理に要する時間が長くなりすぎてしまうので、生産性を考慮すると、25℃以上であることが好ましい。また、平滑化処理温度が120℃より高い場合には、ソルダーレジスト層の熱硬化が始まることがあるため、120℃以下で平滑化処理をすることが好ましい。   For example, the surface roughness Ra of the bottom 12 of the first opening can be reduced to 0.15 μm or less by subjecting to an environment of 80 ° C. for 15 seconds as a smoothing treatment. Further, the surface roughness Ra of the bottom 12 of the first opening can be reduced to 0.10 μm or less by exposing it to an environment of 80 ° C. for 30 seconds. The lower the surface roughness Ra of the solder resist layer surface 9 and the bottom 12 of the first opening, the better the strength of the solder resist layer. The preferable temperature of the smoothing treatment is 25 to 120 ° C., and the preferable time is 5 to 1800 seconds. When the smoothing treatment temperature is lower than 25 ° C., the time required for the smoothing treatment becomes too long. Therefore, in consideration of productivity, the temperature is preferably 25 ° C. or more. Further, when the smoothing treatment temperature is higher than 120 ° C., the solder resist layer may start to be thermally cured. Therefore, the smoothing treatment is preferably performed at 120 ° C. or less.

本考案における絶縁基板1には、例えば、合成樹脂からなる基板、合成樹脂と無機フィラーとからなる複合樹脂基板、合成樹脂と無機布帛からなる複合樹脂基板等を用いることができる。絶縁基板は、その表面または内部に接続部、スルーホール等を設けることができる。また、絶縁基板には、電子部品を搭載するためのバンプまたはボールパッド等を設けることができる。   As the insulating substrate 1 in the present invention, for example, a substrate made of a synthetic resin, a composite resin substrate made of a synthetic resin and an inorganic filler, a composite resin substrate made of a synthetic resin and an inorganic fabric, or the like can be used. The insulating substrate can be provided with a connection portion, a through hole, or the like on the surface or inside thereof. The insulating substrate can be provided with bumps or ball pads for mounting electronic components.

本考案における回路基板とは、絶縁基板1上に銅等の金属からなる接続部2が形成された基板である。半導体チップ等の電子部品を接続するためのバンプまたはボールパッド等が形成されていてもよい。回路基板を作製する方法は、例えばサブトラクティブ法、セミアディティブ法、アディティブ法等が挙げられる。サブトラクティブ法では、例えば、ガラス基材エポキシ樹脂に銅箔を張り合わせた銅張積層板にエッチングレジストを形成し、露光、現像、エッチング、レジスト剥離を実施して回路基板が作製される。   The circuit board in the present invention is a board in which a connecting portion 2 made of a metal such as copper is formed on an insulating board 1. Bumps or ball pads for connecting electronic components such as semiconductor chips may be formed. Examples of the method for producing the circuit board include a subtractive method, a semi-additive method, and an additive method. In the subtractive method, for example, an etching resist is formed on a copper clad laminate in which a copper foil is bonded to a glass base epoxy resin, and a circuit board is manufactured by performing exposure, development, etching, and resist peeling.

本考案に係わるソルダーレジストは、アルカリ現像型のものが使用できる。また、1液性、2液性、どちらの液状レジストであってもよく、ドライフィルム状レジストであってもよく、アルカリ水溶液によって現像できるものであればいかなるものでも使用できる。アルカリ現像型ソルダーレジストの組成は、例えば、アルカリ可溶性樹脂、多官能アクリルモノマー、光重合開始剤、エポキシ樹脂、無機フィラー等を含有してなる。   As the solder resist according to the present invention, an alkali developing type can be used. Further, it may be either a one-component or two-component liquid resist, may be a dry film resist, and any one that can be developed with an aqueous alkaline solution can be used. The composition of the alkali development type solder resist includes, for example, an alkali-soluble resin, a polyfunctional acrylic monomer, a photopolymerization initiator, an epoxy resin, an inorganic filler, and the like.

アルカリ可溶性樹脂としては、光硬化性と熱硬化性の両方の特性をもつアルカリ可溶性樹脂が挙げられ、例えば、ノボラック型エポキシ樹脂にアクリル酸を付加させてエポキシアクリレート化した樹脂の2級の水酸基に酸無水物を付加させた樹脂が挙げられる。多官能アクリルモノマーとしては、例えば、トリメチロールプロパントリアクリレート、ジペンタエリスリトールヘキサアクリレート、ペンタエリスリトールトリアクリレート等が挙げられる。光重合開始剤としては、2−メチル−1−(4−メチルチオフェニル)−2−モルフォリノプロパン−1−オン等が挙げられる。エポキシ樹脂は、硬化剤として用いられる。アルカリ可溶性樹脂のカルボン酸と反応させることで架橋させ、耐熱性や耐薬品性の特性の向上を図っているが、カルボン酸とエポキシは常温でも反応が進むために、保存安定性が悪く、アルカリ現像型ソルダーレジストは一般的に使用前に混合する2液性の形態をとっている場合が多い。無機フィラーとしては、例えば、硫酸バリウム、シリカ等が挙げられる。   Examples of the alkali-soluble resin include alkali-soluble resins having both photo-curing properties and thermosetting properties. For example, a secondary hydroxyl group of a resin obtained by adding an acrylic acid to a novolac-type epoxy resin to form an epoxy acrylate. A resin to which an acid anhydride has been added may be mentioned. Examples of the polyfunctional acrylic monomer include trimethylolpropane triacrylate, dipentaerythritol hexaacrylate, pentaerythritol triacrylate, and the like. Examples of the photopolymerization initiator include 2-methyl-1- (4-methylthiophenyl) -2-morpholinopropan-1-one. Epoxy resin is used as a curing agent. It is cross-linked by reacting with carboxylic acid of alkali-soluble resin to improve heat resistance and chemical resistance, but carboxylic acid and epoxy react at room temperature, so the storage stability is poor and alkaline In general, the development type solder resist often takes a two-component form to be mixed before use. Examples of the inorganic filler include barium sulfate and silica.

回路基板の表面にソルダーレジスト層3を形成する方法は、いかなる方法でもよいが、例えば、スクリーン印刷法、ロールコート法、スプレー法、浸漬法、カーテンコート法、バーコート法、エアナイフ法、ホットメルト法、グラビアコート法、刷毛塗り法、オフセット印刷法が挙げられる。ドライフィルム形状のソルダーレジストの場合は、ラミネート法が挙げられる。   Any method may be used to form the solder resist layer 3 on the surface of the circuit board. For example, a screen printing method, a roll coating method, a spray method, a dipping method, a curtain coating method, a bar coating method, an air knife method, a hot melt method, and the like. Method, gravure coating method, brush coating method, and offset printing method. In the case of a dry film-shaped solder resist, a laminating method may be mentioned.

ソルダーレジスト層3に対する露光では活性光線を照射することで行い、キセノンランプ、高圧水銀灯、低圧水銀灯、超高圧水銀灯、UV蛍光灯を光源とした反射画像露光、フォトマスクを用いた片面、両面密着露光や、プロキシミティ方式、プロジェクション方式やレーザ走査露光等を使用することができる。走査露光を行う場合には、UVレーザ、He−Neレーザ、He−Cdレーザ、アルゴンレーザ、クリプトンイオンレーザ、ルビーレーザ、YAGレーザ、窒素レーザ、色素レーザ、エキシマレーザ等のレーザ光源を発光波長に応じてSHG波長変換した走査露光、あるいは、液晶シャッター、マイクロミラーアレイシャッターを利用した走査露光によって露光することができる。   The exposure to the solder resist layer 3 is performed by irradiating with actinic rays, reflection image exposure using a xenon lamp, high pressure mercury lamp, low pressure mercury lamp, ultra high pressure mercury lamp, UV fluorescent lamp as a light source, single-sided, double-sided contact exposure using a photomask. Alternatively, a proximity method, a projection method, laser scanning exposure, or the like can be used. When performing scanning exposure, a laser light source such as a UV laser, a He—Ne laser, a He—Cd laser, an argon laser, a krypton ion laser, a ruby laser, a YAG laser, a nitrogen laser, a dye laser, or an excimer laser is used as an emission wavelength. Accordingly, the exposure can be performed by scanning exposure using SHG wavelength conversion or scanning exposure using a liquid crystal shutter or a micromirror array shutter.

ソルダーレジスト層3を薄膜化することによって、開口部を形成する方法について説明する。ソルダーレジスト層3を薄膜化する工程とは、薄膜化処理液によって非露光部ソルダーレジスト層3中の光架橋性樹脂成分をミセル化させるミセル化処理(薄膜化処理)、次にミセル除去液によってミセルを除去するミセル除去処理を含む工程である。さらに、除去しきれなかったソルダーレジスト層表面や残存付着した薄膜化処理液及びミセル除去液を水洗によって洗い流す水洗処理、水洗水を除去する乾燥処理を含んでもよい。   A method for forming the opening by thinning the solder resist layer 3 will be described. The step of thinning the solder resist layer 3 is a micellization treatment (thinning treatment) in which the photocrosslinkable resin component in the unexposed part solder resist layer 3 is micellized with a thinning treatment solution, and then with a micelle removal solution. It is a process including a micelle removal process for removing micelles. Furthermore, the surface of the solder resist layer that could not be removed, the remaining thinning treatment liquid and the micelle removal liquid may be washed with water, and may include drying treatment for removing the washing water.

薄膜化処理(ミセル化処理)とは、薄膜化処理液によって、ソルダーレジスト層の樹脂成分をミセル化し、このミセルを薄膜化処理液に対して不溶化する処理である。薄膜化処理液は高濃度のアルカリ水溶液である。薄膜化処理液として使用されるアルカリ水溶液としては、例えば、リチウム、ナトリウムまたはカリウム等のアルカリ金属ケイ酸塩、アルカリ金属水酸化物、アルカリ金属リン酸塩、アルカリ金属炭酸塩、アンモニウムリン酸塩、アンモニウム炭酸塩等の無機アルカリ性化合物の水溶液;モノエタノールアミン、ジエタノールアミン、トリエタノールアミン、メチルアミン、ジメチルアミン、エチルアミン、ジエチルアミン、トリエチルアミン、シクロヘキシルアミン、テトラメチルアンモニウムヒドロキシド(TMAH)、テトラエチルアンモニウムヒドロキシド、トリメチル−2−ヒドロキシエチルアンモニウムヒドロキサイド(コリン)等の有機アルカリ性化合物の水溶液が挙げられる。上記無機アルカリ性化合物及び有機アルカリ性化合物は、混合物としても使用できる。   The thinning process (micellar process) is a process in which the resin component of the solder resist layer is made into micelles with a thinning process liquid, and the micelles are insolubilized in the thinning process liquid. The thinning treatment liquid is a highly concentrated alkaline aqueous solution. Examples of the alkaline aqueous solution used as the thinning treatment liquid include alkali metal silicates such as lithium, sodium and potassium, alkali metal hydroxides, alkali metal phosphates, alkali metal carbonates, ammonium phosphates, An aqueous solution of an inorganic alkaline compound such as ammonium carbonate; monoethanolamine, diethanolamine, triethanolamine, methylamine, dimethylamine, ethylamine, diethylamine, triethylamine, cyclohexylamine, tetramethylammonium hydroxide (TMAH), tetraethylammonium hydroxide, An aqueous solution of an organic alkaline compound such as trimethyl-2-hydroxyethylammonium hydroxide (choline) can be used. The inorganic alkaline compound and organic alkaline compound can also be used as a mixture.

アルカリ性化合物の含有量は、0.1質量%以上50質量%以下で使用できる。また、レジスト層表面をより均一に薄膜化するために、薄膜化処理液に、硫酸塩、亜硫酸塩を添加することもできる。硫酸塩または亜硫酸塩としては、リチウム、ナトリウムまたはカリウム等のアルカリ金属硫酸塩または亜硫酸塩、マグネシウム、カルシウム等のアルカリ土類金属硫酸塩または亜硫酸塩が挙げられる。   The content of the alkaline compound can be 0.1% by mass or more and 50% by mass or less. In addition, sulfate and sulfite can be added to the thinning treatment solution in order to make the resist layer surface more uniform. Examples of the sulfate or sulfite include alkali metal sulfates or sulfites such as lithium, sodium or potassium, and alkaline earth metal sulfates or sulfites such as magnesium and calcium.

薄膜化処理液としては、これらの中でも特に、アルカリ金属炭酸塩、アルカリ金属リン酸塩、アルカリ金属水酸化物、アルカリ金属ケイ酸塩から選ばれる無機アルカリ性化合物、及び、TMAH、コリンから選ばれる有機アルカリ性化合物のうち少なくともいずれか1種を含み、該無機アルカリ性化合物及び有機アルカリ性化合物の含有量が5〜25質量%である薄膜化処理液が、表面をより均一に薄膜化できるため、好適に使用できる。5質量%未満では、薄膜化する処理でムラが発生しやすくなる場合がある。また、25質量%を超えると、無機アルカリ性化合物の析出が起こりやすく、液の経時安定性、作業性に劣る場合がある。アルカリ性化合物の含有量は7〜17質量%がより好ましく、8〜13質量%がさらに好ましい。薄膜化処理液のpHは10以上とすることが好ましい。また、界面活性剤、消泡剤、溶剤等を適宜添加することもできる。   As the thinning treatment liquid, among these, an inorganic alkaline compound selected from alkali metal carbonates, alkali metal phosphates, alkali metal hydroxides, alkali metal silicates, and organics selected from TMAH and choline A thinning solution containing at least one of the alkaline compounds and having an inorganic alkaline compound content and an organic alkaline compound content of 5 to 25% by mass can be more suitably used because the surface can be made more uniform. it can. If it is less than 5% by mass, unevenness may easily occur in the process of thinning. Moreover, when it exceeds 25 mass%, precipitation of an inorganic alkaline compound will occur easily and it may be inferior to the temporal stability of a liquid, and workability | operativity. As for content of an alkaline compound, 7-17 mass% is more preferable, and 8-13 mass% is further more preferable. The pH of the thinning treatment solution is preferably 10 or more. Further, a surfactant, an antifoaming agent, a solvent and the like can be added as appropriate.

薄膜化処理は、浸漬処理、パドル処理、スプレー処理、ブラッシング、スクレーピング等の方法を用いることができるが、浸漬処理が好ましい。浸漬処理以外の処理方法は、薄膜化処理液中に気泡が発生しやすく、その発生した気泡が薄膜化処理中にソルダーレジスト層表面に付着して、膜厚が不均一となる場合がある。   As the thinning treatment, methods such as immersion treatment, paddle treatment, spray treatment, brushing, and scraping can be used, and immersion treatment is preferable. In a treatment method other than the immersion treatment, bubbles are likely to be generated in the thinning treatment liquid, and the generated bubbles may adhere to the surface of the solder resist layer during the thinning treatment, resulting in a non-uniform film thickness.

ソルダーレジスト層形成後の厚みとソルダーレジスト層が薄膜化された量で、ソルダーレジスト層開口部の深さが決定される。また、0.01〜500μmの範囲でレジスト層の薄膜化量を自由に調整することができる。   The depth of the solder resist layer opening is determined by the thickness after the solder resist layer is formed and the amount by which the solder resist layer is thinned. Moreover, the thinning amount of the resist layer can be freely adjusted in the range of 0.01 to 500 μm.

薄膜化処理液に対して不溶化されたソルダーレジスト層の樹脂成分のミセルを除去するミセル除去処理において、ミセル除去液をスプレーすることによって、一挙にミセルを溶解除去する。   In the micelle removal treatment for removing the micelles of the resin component of the solder resist layer insolubilized in the thinning treatment solution, the micelles are dissolved and removed at once by spraying the micelle removal solution.

ミセル除去液としては、水道水、工業用水、純水等を用いることができる。また、アルカリ金属炭酸塩、アルカリ金属リン酸塩、アルカリ金属ケイ酸塩から選ばれる無機アルカリ性化合物のうち少なくともいずれか1種を含むpH5〜10の水溶液をミセル除去液として用いることによって、薄膜化処理液で不溶化された光架橋性樹脂成分が再分散しやすくなる。ミセル除去液のpHが5未満の場合、光架橋性樹脂成分が凝集し、不溶性のスラッジとなって、薄膜化したソルダーレジスト層表面に付着するおそれがある。一方、ミセル除去液のpHが10を超えた場合、ソルダーレジスト層が過度に溶解拡散し、面内で膜厚ムラが発生しやすくなることがある。また、ミセル除去液は、硫酸、リン酸、塩酸等を用いて、pHを調整することができる。   As the micelle removal liquid, tap water, industrial water, pure water or the like can be used. Further, by using an aqueous solution having a pH of 5 to 10 containing at least any one of inorganic alkaline compounds selected from alkali metal carbonates, alkali metal phosphates, and alkali metal silicates as a micelle removal solution, thinning treatment is performed. The photocrosslinkable resin component insolubilized with the liquid is easily redispersed. When the pH of the micelle removal solution is less than 5, the photocrosslinkable resin component aggregates and becomes insoluble sludge, which may adhere to the surface of the solder resist layer that has been thinned. On the other hand, when the pH of the micelle removal solution exceeds 10, the solder resist layer may be excessively dissolved and diffused, and film thickness unevenness may easily occur in the surface. In addition, the pH of the micelle removal solution can be adjusted using sulfuric acid, phosphoric acid, hydrochloric acid or the like.

ミセル除去処理におけるスプレーの条件について説明する。スプレーの条件(温度、時間、スプレー圧)は、薄膜化処理されるソルダーレジスト層の溶解速度に合わせて適宜調整される。具体的には、処理温度は10〜50℃が好ましく、より好ましくは15〜35℃である。また、スプレー圧は0.01〜0.5MPaとするのが好ましく、より好ましくは0.1〜0.3MPaである。ミセル除去液の供給流量は、ソルダーレジスト層1cm当たり0.030〜1.0L/minが好ましく、0.050〜1.0L/minがより好ましく、0.10〜1.0L/minがさらに好ましい。供給流量がこの範囲であると、薄膜化後のソルダーレジスト層表面に不溶解成分を残すことなく、面内略均一にミセルを除去することができる。ソルダーレジスト層1cm当たりの供給流量が0.030L/min未満では、不溶化したレジスト層の樹脂成分の溶解不良が起こる場合がある。一方、供給流量が1.0L/minを超えると、供給のために必要なポンプなどの部品が巨大になり、大掛かりな装置が必要となる場合がある。さらに、1.0L/minを超えた供給量では、ソルダーレジスト層の樹脂成分の溶解拡散に与える効果が変わらなくなることがある。 The spray conditions in the micelle removal process will be described. The spray conditions (temperature, time, spray pressure) are appropriately adjusted according to the dissolution rate of the solder resist layer to be thinned. Specifically, the treatment temperature is preferably 10 to 50 ° C, more preferably 15 to 35 ° C. The spray pressure is preferably 0.01 to 0.5 MPa, more preferably 0.1 to 0.3 MPa. The supply flow rate of the micelle removal liquid is preferably 0.030 to 1.0 L / min per 1 cm 2 of the solder resist layer, more preferably 0.050 to 1.0 L / min, and further 0.10 to 1.0 L / min. preferable. When the supply flow rate is within this range, the micelles can be removed substantially uniformly in the surface without leaving insoluble components on the surface of the solder resist layer after thinning. When the supply flow rate per 1 cm 2 of the solder resist layer is less than 0.030 L / min, the resin component of the insolubilized resist layer may be poorly dissolved. On the other hand, when the supply flow rate exceeds 1.0 L / min, parts such as a pump necessary for supply become enormous and a large-scale device may be required. Furthermore, when the supply amount exceeds 1.0 L / min, the effect on the dissolution and diffusion of the resin component of the solder resist layer may not change.

ミセル除去処理後、さらに、除去しきれなかったソルダーレジスト層やソルダーレジスト層の表面に残存付着した薄膜化処理液及びミセル除去液を水洗処理によって洗い流すことができる。水洗処理の方法としては、拡散速度と液供給の均一性の点からスプレー方式が好ましい。水洗水としては、水道水、工業用水、純水等を用いることができる。このうち純水を使用することが好ましい。純水は、一般的に工業用に用いられるものを使用することができる。   After the micelle removal treatment, the solder resist layer that could not be removed, and the thinning treatment solution remaining on the surface of the solder resist layer and the micelle removal solution can be washed away by a water washing treatment. As a method of washing with water, a spray method is preferable from the viewpoint of diffusion rate and liquid supply uniformity. As flush water, tap water, industrial water, pure water or the like can be used. Of these, it is preferable to use pure water. Pure water that is generally used for industrial purposes can be used.

乾燥処理では、熱風乾燥、室温送風乾燥のいずれも用いることができるが、好ましくは高圧空気をエアガンからあるいはブロアから大量の空気を送気してエアナイフでソルダーレジスト層表面に残存している水を吹き飛ばす乾燥方法がよい。   In the drying process, either hot air drying or room temperature ventilation drying can be used. Preferably, high-pressure air is supplied from an air gun or a blower, and a large amount of air is supplied from the blower to remove water remaining on the surface of the solder resist layer with an air knife. A drying method that blows away is good.

薄膜化処理によって形成された開口部内部の表面粗さをさらに低下させるために、平滑化処理を行うことができる。平滑化処理の方法としては、熱風乾燥、室温送風乾燥等を使用して、25〜120℃、5秒〜30分間の加熱を行う。なお、薄膜化処理による開口部形成工程とその後の平滑化処理工程を経たプリント配線板には、レーザを使用した従来技術によるソルダーレジスト層への開口部形成において発生するスミアの残留は無く、またデスミア工程が無いためにソルダーレジスト層の粗面化も発生しない。   In order to further reduce the surface roughness inside the opening formed by the thinning process, a smoothing process can be performed. As a method of the smoothing treatment, heating is performed at 25 to 120 ° C. for 5 seconds to 30 minutes using hot air drying, room temperature blowing drying or the like. In addition, the printed wiring board that has undergone the opening forming process by the thinning process and the subsequent smoothing process process has no residual smear that occurs in the formation of the opening in the solder resist layer using a conventional technique using a laser. Since there is no desmear process, the solder resist layer is not roughened.

現像方法としては、使用するソルダーレジスト層に見合った現像液を用い、回路基板の表面にスプレーを噴射して、ソルダーレジスト層の不要な部分を除去する。現像液には、希薄なアルカリ水溶液が使用され、一般的には、0.3〜3質量%の炭酸ナトリウム水溶液や炭酸カリウム水溶液が使用される。   As a developing method, a developer corresponding to the solder resist layer to be used is used, spray is sprayed onto the surface of the circuit board, and unnecessary portions of the solder resist layer are removed. A dilute alkaline aqueous solution is used as the developer, and generally a 0.3 to 3 mass% sodium carbonate aqueous solution or potassium carbonate aqueous solution is used.

以下、実施例によって本考案をさらに詳しく説明するが、本考案はこの実施例に限定されるものではない。   EXAMPLES Hereinafter, although an Example demonstrates this invention further in detail, this invention is not limited to this Example.

実施例1〜6は、図3の製造方法で、プリント配線板を製造している。   Examples 1-6 manufacture the printed wiring board with the manufacturing method of FIG.

(実施例1)
銅張積層板(面積170mm×200mm、銅箔厚18μm、基材厚み0.4mm)にエッチングレジストを使用したサブトラクティブ法にて、直径50μmの円形の接続部2を有する回路基板を作製した。次に、ソルダーレジストフィルム(太陽インキ製造株式会社製、商品名:PFR−800 AUS410)を上記回路基板上に真空熱圧着させた(ラミネート温度75℃、吸引時間30秒、加圧時間10秒)。これにより絶縁基板1表面からソルダーレジスト層3表面までのドライ膜厚が38.0μmのソルダーレジスト層3を形成した。
Example 1
A circuit board having a circular connection portion 2 having a diameter of 50 μm was produced by a subtractive method using an etching resist on a copper-clad laminate (area 170 mm × 200 mm, copper foil thickness 18 μm, base material thickness 0.4 mm). Next, a solder resist film (manufactured by Taiyo Ink Manufacturing Co., Ltd., trade name: PFR-800 AUS410) was vacuum thermocompression bonded onto the circuit board (lamination temperature 75 ° C., suction time 30 seconds, pressurization time 10 seconds). . Thus, the solder resist layer 3 having a dry film thickness of 38.0 μm from the surface of the insulating substrate 1 to the surface of the solder resist layer 3 was formed.

次に、接続部2の中心から外側に80μm外側までの領域以外に活性光線が照射されるようなパターンを有するフォトマスク8を用いて、密着露光機にて、300mJ/cmのエネルギーにて、ソルダーレジスト層3に露光を実施した。 Next, using a photomask 8 having a pattern in which actinic rays are irradiated outside the region from the center of the connection portion 2 to the outside to the outside of 80 μm, with a contact exposure machine at an energy of 300 mJ / cm 2 . The solder resist layer 3 was exposed.

次に、キャリアフィルムを剥離した後、10質量%のメタケイ酸ナトリウム(液温度25℃)に28秒間浸漬することで、未露光部のソルダーレジスト層3の薄膜化処理を行った。その後、ミセル除去処理、水洗処理、乾燥処理の後に、ソルダーレジスト層3の開口部4の各部の測定を行ったところ、開口部4の深さは26.0μmであり、開口部上部の開口幅5は160μm、開口部底部の開口幅6は160μmであった。また、超深度形状測定顕微鏡(株式会社キーエンス(KEYENCE)製、品番「VK−8500」)を用いて表面粗さを測定したところ、ソルダーレジスト層表面9の表面粗さRaは0.03μmであり、ソルダーレジスト層開口部底部10の表面粗さRaは0.40μmであった。さらに、ソルダーレジスト層3の開口部4の周囲およびソルダーレジスト層開口部底部10を顕微鏡観察したところ、スミアの残留は確認できなかった。   Next, after peeling off the carrier film, the solder resist layer 3 in the unexposed area was thinned by being immersed in 10% by mass of sodium metasilicate (liquid temperature: 25 ° C.) for 28 seconds. Thereafter, after the micelle removal process, the water washing process, and the drying process, each part of the opening 4 of the solder resist layer 3 was measured. The depth of the opening 4 was 26.0 μm, and the opening width at the upper part of the opening 5 was 160 μm, and the opening width 6 at the bottom of the opening was 160 μm. Further, when the surface roughness was measured using an ultra-deep shape measuring microscope (manufactured by KEYENCE, product number “VK-8500”), the surface roughness Ra of the solder resist layer surface 9 was 0.03 μm. The surface roughness Ra of the bottom 10 of the solder resist layer opening was 0.40 μm. Furthermore, when the periphery of the opening 4 of the solder resist layer 3 and the bottom 10 of the solder resist layer opening were observed with a microscope, no residual smear could be confirmed.

超深度形状測定顕微鏡(株式会社キーエンス製、品番「VK−8500」)による算術平均表面粗さRaは、JIS B0601−1994 表面粗さ−定義に準じた計算式を用いている。なお、測定領域は900μm、基準長さは40μmとした。 The arithmetic average surface roughness Ra by an ultra-deep shape measuring microscope (manufactured by Keyence Corporation, product number “VK-8500”) uses a calculation formula according to JIS B0601-1994 surface roughness-definition. The measurement area was 900 μm 2 and the reference length was 40 μm.

(実施例2)
薄膜化処理後の乾燥処理を行った後に平滑化処理(80℃、15秒)を行うこと以外は実施例1と同様の方法で作製したプリント配線板の各部の測定を行ったところ、開口部4の深さは26.0μmであり、開口部上部の開口幅5は160μm、開口部底部の開口幅6は160μmであった。また、同様に表面粗さを測定したところ、ソルダーレジスト層表面9の表面粗さRaは0.03μmであり、ソルダーレジスト層開口部底部10の表面粗さRaは0.14μmであった。
(Example 2)
When each part of the printed wiring board produced by the same method as in Example 1 was measured except that the smoothing process (80 ° C., 15 seconds) was performed after the drying process after the thinning process, an opening was obtained. The depth of 4 was 26.0 μm, the opening width 5 at the top of the opening was 160 μm, and the opening width 6 at the bottom of the opening was 160 μm. Similarly, when the surface roughness was measured, the surface roughness Ra of the solder resist layer surface 9 was 0.03 μm, and the surface roughness Ra of the solder resist layer opening bottom 10 was 0.14 μm.

(実施例3)
薄膜化処理後の乾燥処理を行った後に平滑化処理(80℃、30秒)を行うこと以外は実施例1と同様の方法で作製したプリント配線板の各部の測定を行ったところ、開口部4の深さは26.0μmであり、開口部上部の開口幅5は160μm、開口部底部の開口幅6は160μmであった。また、同様に表面粗さを測定したところ、ソルダーレジスト層表面9の表面粗さRaは0.03μmであり、ソルダーレジスト層開口部底部10の表面粗さRaは0.08μmであった。
Example 3
When each part of the printed wiring board produced by the same method as in Example 1 was measured except that the smoothing process (80 ° C., 30 seconds) was performed after the drying process after the thinning process, an opening was obtained. The depth of 4 was 26.0 μm, the opening width 5 at the top of the opening was 160 μm, and the opening width 6 at the bottom of the opening was 160 μm. Similarly, when the surface roughness was measured, the surface roughness Ra of the solder resist layer surface 9 was 0.03 μm, and the surface roughness Ra of the solder resist layer opening bottom 10 was 0.08 μm.

(実施例4)
露光量を200mJ/cmで行うこと以外は実施例1と同様の方法で作製したプリント配線板の各部の測定を行ったところ、開口部4の深さは26.0μmであり、開口部上部の開口幅5は160μm、開口部底部の開口幅6は180μmであった。また、同様に表面粗さを測定したところ、ソルダーレジスト層表面9の表面粗さRaは0.03μmであり、ソルダーレジスト層開口部底部10の表面粗さRaは0.40μmであった。
Example 4
Measurement of each part of the printed wiring board produced by the same method as in Example 1 except that the exposure amount was 200 mJ / cm 2 revealed that the depth of the opening 4 was 26.0 μm, and the upper part of the opening The opening width 5 was 160 μm, and the opening width 6 at the bottom of the opening was 180 μm. Similarly, when the surface roughness was measured, the surface roughness Ra of the solder resist layer surface 9 was 0.03 μm, and the surface roughness Ra of the solder resist layer opening bottom 10 was 0.40 μm.

(実施例5)
露光量を200mJ/cmで行い、薄膜化処理後の乾燥処理を行った後に平滑化処理(80℃、15秒)を行うこと以外は実施例1と同様の方法で作製したプリント配線板の各部の測定を行ったところ、開口部4の深さは26.0μmであり、開口部上部の開口幅5は160μm、開口部底部の開口幅6は180μmであった。また、同様に表面粗さを測定したところ、ソルダーレジスト層表面9の表面粗さRaは0.03μmであり、ソルダーレジスト層開口部底部10の表面粗さRaは0.14μmであった。
(Example 5)
The printed wiring board produced by the same method as Example 1 except performing exposure amount at 200 mJ / cm < 2 > and performing the smoothing process (80 degreeC, 15 second) after performing the drying process after thin film formation process. When each part was measured, the depth of the opening 4 was 26.0 μm, the opening width 5 at the top of the opening was 160 μm, and the opening width 6 at the bottom of the opening was 180 μm. Similarly, when the surface roughness was measured, the surface roughness Ra of the solder resist layer surface 9 was 0.03 μm, and the surface roughness Ra of the solder resist layer opening bottom 10 was 0.14 μm.

(実施例6)
露光量を200mJ/cmで行い、薄膜化処理後の乾燥処理を行った後に平滑化処理(80℃、30秒)を行うこと以外は実施例1と同様の方法で作製したプリント配線板の各部の測定を行ったところ、開口部4の深さは26.0μmであり、開口部上部の開口幅5は160μm、開口部底部の開口幅6は180μmであった。また、同様に表面粗さを測定したところ、ソルダーレジスト層表面9の表面粗さRaは0.03μmであり、ソルダーレジスト層開口部底部10の表面粗さRaは0.08μmであった。
(Example 6)
The printed wiring board produced by the method similar to Example 1 except performing exposure amount at 200 mJ / cm < 2 > and performing the smoothing process (80 degreeC, 30 second) after performing the drying process after thin film formation process. When each part was measured, the depth of the opening 4 was 26.0 μm, the opening width 5 at the top of the opening was 160 μm, and the opening width 6 at the bottom of the opening was 180 μm. Similarly, when the surface roughness was measured, the surface roughness Ra of the solder resist layer surface 9 was 0.03 μm, and the surface roughness Ra of the solder resist layer opening bottom 10 was 0.08 μm.

(比較例1)
銅張積層板(面積170mm×200mm、銅箔厚18μm、基材厚み0.4mm)にエッチングレジストを使用したサブトラクティブ法にて、直径50μmの円形の接続部2を有する回路基板を作製した。次に、ソルダーレジストフィルム(太陽インキ製造株式会社製、商品名:PFR−800 AUS410)を上記回路基板上に真空熱圧着させた(ラミネート温度75℃、吸引時間30秒、加圧時間10秒)。これにより絶縁基板1表面からソルダーレジスト層3表面までのドライ膜厚が38.0μmのソルダーレジスト層3を形成した。その後、密着露光機を使用し、1000mJ/cmのエネルギーにてソルダーレジスト層3全面を露光し、さらに熱風乾燥機を使用して150℃にて30分の加熱を行った。
(Comparative Example 1)
A circuit board having a circular connection portion 2 having a diameter of 50 μm was produced by a subtractive method using an etching resist on a copper-clad laminate (area 170 mm × 200 mm, copper foil thickness 18 μm, base material thickness 0.4 mm). Next, a solder resist film (manufactured by Taiyo Ink Manufacturing Co., Ltd., trade name: PFR-800 AUS410) was vacuum thermocompression bonded onto the circuit board (lamination temperature 75 ° C., suction time 30 seconds, pressurization time 10 seconds). . Thus, the solder resist layer 3 having a dry film thickness of 38.0 μm from the surface of the insulating substrate 1 to the surface of the solder resist layer 3 was formed. Thereafter, the entire surface of the solder resist layer 3 was exposed with an energy of 1000 mJ / cm 2 using a contact exposure machine, and further heated at 150 ° C. for 30 minutes using a hot air dryer.

次に、接続部2の中心から外側に80μm外側までの領域にエキシマレーザ光(波長248nm、出力50W)を照射し、ソルダーレジスト層3に開口部4を形成した。   Next, an excimer laser beam (wavelength: 248 nm, output: 50 W) was irradiated to a region from the center of the connection portion 2 to the outside by 80 μm to form an opening 4 in the solder resist layer 3.

レーザ光を照射したソルダーレジスト層表面9を顕微鏡観察したところ、開口部4の形成と接続部2を露出させる際のレーザ光照射によって、ソルダーレジスト層表面9と接続部2上部と開口部4の底部にスミアが発生していた。   When the solder resist layer surface 9 irradiated with the laser beam was observed with a microscope, the solder resist layer surface 9, the upper portion of the connection portion 2, the upper portion of the opening portion 4, and the opening portion 4 were formed by the laser beam irradiation when the opening portion 4 was formed and the connection portion 2 was exposed. Smear occurred at the bottom.

次に、水酸化ナトリウムを主成分とした溶液(メルテックス(Meltex)株式会社製、商品名:エンプレート(ENPLATE、登録商標)MLB−496A)および1−メトキシ−2−プロパノールを含む溶液(メルテックス株式会社製、商品名:エンプレート(ENPLATE、登録商標)MLB−496B)と蒸留水の混合液に、スミアが発生したソルダーレジスト層3を60℃にて15分間浸漬し、スミアを膨潤させた。次いで、過マンガン酸ナトリウムを主成分とした溶液(メルテックス株式会社製、商品名:エンプレート(ENPLATE、登録商標)MLB−497A)および水酸化ナトリウムを主成分とする溶液(メルテックス株式会社製、商品名:エンプレート(ENPLATE、登録商標)MLB−497B)と蒸留水の混合液に80℃にて10分間浸漬して、膨潤したスミアを分解除去した。   Next, a solution containing sodium hydroxide as a main component (manufactured by Meltex Co., Ltd., trade name: ENPLATE (registered trademark) MLB-496A) and a solution containing 1-methoxy-2-propanol (Meltex) Made by Tex Co., Ltd., trade name: ENPLATE (registered trademark) MLB-496B) and a mixed solution of distilled water, the solder resist layer 3 in which smear is generated is immersed at 60 ° C. for 15 minutes to swell the smear It was. Next, a solution containing sodium permanganate as a main component (Meltex Co., Ltd., trade name: ENPLATE (registered trademark) MLB-497A) and a solution containing sodium hydroxide as a main component (Meltex Co., Ltd.) The product was soaked in a mixed solution of ENPLATE (registered trademark) MLB-497B) and distilled water at 80 ° C. for 10 minutes to decompose and remove the swollen smear.

プリント配線板の各部の測定を行ったところ、開口部4の深さは26.0μmであり、開口部上部の開口幅5は160μm、開口部底部の開口幅6は150μmであった。また、同様に表面粗さを測定したところ、ソルダーレジスト層表面9の表面粗さRaは0.80μmであり、ソルダーレジスト層開口部底部10の表面粗さRaは0.90μmであった。さらに、ソルダーレジスト層開口部4周辺のソルダーレジスト層表面9と、開口部4と、接続部2周囲のソルダーレジスト層開口部底部10を顕微鏡観察したところ、ソルダーレジスト層3全面が粗面化されていた。   When each part of the printed wiring board was measured, the depth of the opening 4 was 26.0 μm, the opening width 5 at the top of the opening was 160 μm, and the opening width 6 at the bottom of the opening was 150 μm. Similarly, when the surface roughness was measured, the surface roughness Ra of the solder resist layer surface 9 was 0.80 μm, and the surface roughness Ra of the solder resist layer opening bottom 10 was 0.90 μm. Further, when the solder resist layer surface 9 around the solder resist layer opening 4, the opening 4, and the solder resist layer opening bottom 10 around the connecting portion 2 were observed with a microscope, the entire surface of the solder resist layer 3 was roughened. It was.

(比較例2)
銅張積層板(面積170mm×200mm、銅箔厚18μm、基材厚み0.4mm)にエッチングレジストを使用したサブトラクティブ法にて、直径50μmの円形の接続部2を有する回路基板を作製した。次に、ソルダーレジストフィルム(太陽インキ製造株式会社製、商品名:PFR−800 AUS410)を上記回路基板上に真空熱圧着させた(ラミネート温度75℃、吸引時間30秒、加圧時間10秒)。これにより絶縁基板1表面からソルダーレジスト層3表面までのドライ膜厚が38.0μmのソルダーレジスト層3を形成した。その後、密着露光機を使用し、1000mJ/cmのエネルギーにてソルダーレジスト層3全面を露光し、さらに熱風乾燥機を使用して150℃にて30分の加熱を行った。
(Comparative Example 2)
A circuit board having a circular connection portion 2 having a diameter of 50 μm was produced by a subtractive method using an etching resist on a copper-clad laminate (area 170 mm × 200 mm, copper foil thickness 18 μm, base material thickness 0.4 mm). Next, a solder resist film (manufactured by Taiyo Ink Manufacturing Co., Ltd., trade name: PFR-800 AUS410) was vacuum thermocompression bonded onto the circuit board (lamination temperature 75 ° C., suction time 30 seconds, pressurization time 10 seconds). . Thus, the solder resist layer 3 having a dry film thickness of 38.0 μm from the surface of the insulating substrate 1 to the surface of the solder resist layer 3 was formed. Thereafter, the entire surface of the solder resist layer 3 was exposed with an energy of 1000 mJ / cm 2 using a contact exposure machine, and further heated at 150 ° C. for 30 minutes using a hot air dryer.

次に、ブラスト用レジストフィルム(三菱製紙株式会社製、商品名:MS7100)を熱圧着させた。次に、接続部2の中心から外側に80μm外側までの領域以外の領域に活性光線が照射されるようなパターンを有するフォトマスク8を用いて、密着露光機にて、100mJ/cmのエネルギーにて、ブラスト用レジストフィルムに露光を実施し、その後、現像処理を行い、未露光のブラスト用レジストフィルムを除去した。 Next, a resist film for blasting (trade name: MS7100, manufactured by Mitsubishi Paper Industries Co., Ltd.) was thermocompression bonded. Next, using a photomask 8 having a pattern in which actinic rays are irradiated to a region other than the region extending from the center of the connection portion 2 to the outside by 80 μm, energy of 100 mJ / cm 2 is obtained using a contact exposure machine. Then, the blast resist film was exposed to light, and then developed, and the unexposed blast resist film was removed.

次に、ブラスト用レジストフィルムの上からサンドブラスト処理(研磨材:SiC #800、ブラスト圧0.15MPa)し、ソルダーレジスト層3に開口部4を形成した後、ブラスト用レジストフィルムを剥離した。ソルダーレジスト層表面9からソルダーレジスト層開口部底部10までの深さを測定したところ、深さは26.0μmであり、開口部上部の開口幅5は160μm、開口部底部の開口幅6は140μmであった。また、ソルダーレジスト層表面9の表面粗さRaは0.03μmであり、ソルダーレジスト層開口部底部10の表面粗さRaは1.20μmであった。さらに、ソルダーレジスト層開口部底部10のソルダーレジスト層3を顕微鏡観察したところ、全面が粗面化されていた。   Next, sand blasting (abrasive: SiC # 800, blast pressure 0.15 MPa) was performed on the blast resist film to form an opening 4 in the solder resist layer 3, and then the blast resist film was peeled off. When the depth from the solder resist layer surface 9 to the bottom 10 of the solder resist layer opening was measured, the depth was 26.0 μm, the opening width 5 at the top of the opening was 160 μm, and the opening width 6 at the bottom of the opening was 140 μm. Met. Further, the surface roughness Ra of the solder resist layer surface 9 was 0.03 μm, and the surface roughness Ra of the solder resist layer opening bottom 10 was 1.20 μm. Furthermore, when the solder resist layer 3 at the bottom 10 of the solder resist layer opening was observed with a microscope, the entire surface was roughened.

実施例1〜6並びに比較例1および2によって製造されたプリント配線板は、接続部2が開口部4によってソルダーレジスト層3から部分的に露出した状態であるため、このプリント配線板を使用して、開口部4において露出した接続部2をバンプまたはボールパッドとして、半田ボール等によって電子部品を接続する場合、接続部2が高密度に配置されたプリント配線板においても、接続部2と絶縁基板1との接着強度および接続部2と半田との接着強度が大きくなり、高い接続信頼性が得られる。   Since the printed wiring boards manufactured in Examples 1 to 6 and Comparative Examples 1 and 2 are in a state where the connection portion 2 is partially exposed from the solder resist layer 3 by the opening 4, this printed wiring board is used. Thus, when connecting the electronic parts by solder balls or the like using the connection portions 2 exposed in the openings 4 as bumps or ball pads, the connection portions 2 are insulated from the connection portions 2 even in a printed wiring board in which the connection portions 2 are arranged at high density. The bonding strength between the substrate 1 and the bonding strength between the connecting portion 2 and the solder increases, and high connection reliability is obtained.

さらに、実施例1〜6によって作製製造されたプリント配線板は、レーザ加工、デスミア処理やサンドブラストによって、ソルダーレジスト層に開口部4を形成した比較例3および比較例4のプリント配線板と比べて、ソルダーレジスト層3の強度が高く、高い接続信頼性が得られる。   Furthermore, the printed wiring board produced and manufactured by Examples 1-6 is compared with the printed wiring board of the comparative example 3 and the comparative example 4 which formed the opening part 4 in the soldering resist layer by laser processing, a desmear process, and sandblasting. The strength of the solder resist layer 3 is high, and high connection reliability is obtained.

実施例1から6では、ソルダーレジスト層3の開口部4における開口部上部の開口幅5が開口部底部の開口幅6以下であるプリント配線板が得られた。これらのプリント配線板では、開口部4において露出した接続部2をバンプまたはボールパッドとして、半田ボール等によって、電子部品を接続する場合、開口部上部の開口幅5が開口部底部の開口幅6より大きい従来のプリント配線板よりも、半田と接続部2との接着強度が大きくなり、高い接続信頼性が得られる。また、実施例1〜3と実施例4〜6を比較すると、開口部上部の開口幅5が開口部底部の開口幅6より小さい実施例4〜6のプリント配線板の方が、開口部上部の開口幅5と開口部底部の開口幅6が等しい実施例1〜3のプリント配線板よりも高い接続信頼性が得られる。また、平滑化処理によって開口部の底部4の表面粗さRaが低下した実施例2、3、5および6のプリント配線板は、実施例1、4のプリント配線板よりも、ソルダーレジスト層3の強度が高く、プリント配線板の信頼性を向上させることができる。   In Examples 1 to 6, a printed wiring board in which the opening width 5 at the top of the opening in the opening 4 of the solder resist layer 3 was equal to or less than the opening width 6 at the bottom of the opening was obtained. In these printed wiring boards, when the electronic parts are connected by solder balls or the like using the connection portions 2 exposed in the openings 4 as bumps or ball pads, the opening width 5 at the top of the opening is the opening width 6 at the bottom of the opening. Compared to a larger conventional printed wiring board, the adhesive strength between the solder and the connecting portion 2 is increased, and high connection reliability is obtained. Further, when Examples 1 to 3 and Examples 4 to 6 are compared, the printed wiring boards of Examples 4 to 6 in which the opening width 5 at the top of the opening is smaller than the opening width 6 at the bottom of the opening are higher at the top of the opening. Higher connection reliability than the printed wiring boards of Examples 1 to 3 having the same opening width 5 and opening width 6 at the bottom of the opening. Further, the printed wiring boards of Examples 2, 3, 5 and 6 in which the surface roughness Ra of the bottom part 4 of the opening is reduced by the smoothing treatment are more solder solder layer 3 than the printed wiring boards of Examples 1 and 4. The strength of the printed circuit board is high, and the reliability of the printed wiring board can be improved.

実施例7〜22は、図7の製造方法で、プリント配線板を製造している。   Examples 7-22 manufacture the printed wiring board with the manufacturing method of FIG.

(実施例7)
<工程(A)>
銅張積層板(面積170mm×200mm、銅箔厚18μm、基材厚み0.4mm)の一部を600μm×600μmの電子部品搭載部として想定した領域を設定し、その領域内にエッチングレジストを使用したサブトラクティブ法にて、直径100μmの円形の接続部2を有する回路基板を作製した。次に、ドライフィルム形状ソルダーレジスト(太陽インキ製造株式会社製、商品名:PFR−800 AUS410)を真空熱圧着させた。これにより絶縁基板1表面からソルダーレジスト層表面9までのドライ膜厚が38.0μmのソルダーレジスト層3を形成した。
(Example 7)
<Process (A)>
Set an area assuming a part of a copper-clad laminate (area 170 mm x 200 mm, copper foil thickness 18 μm, substrate thickness 0.4 mm) as an electronic component mounting part of 600 μm x 600 μm, and use an etching resist in that area A circuit board having a circular connection portion 2 having a diameter of 100 μm was produced by the subtractive method. Next, a dry film shape solder resist (manufactured by Taiyo Ink Manufacturing Co., Ltd., trade name: PFR-800 AUS410) was vacuum thermocompression bonded. Thus, a solder resist layer 3 having a dry film thickness of 38.0 μm from the surface of the insulating substrate 1 to the solder resist layer surface 9 was formed.

<工程(C1)>
次に、電子部品搭載部として想定した領域以外に活性光線が照射されるようなパターンを有するフォトマスク8を用いて、密着露光機にて、300mJ/cmのエネルギーにて、ソルダーレジスト層3に露光を実施した。
<Process (C1)>
Next, using a photomask 8 having a pattern in which an actinic ray is irradiated in a region other than the region assumed as the electronic component mounting portion, the solder resist layer 3 at an energy of 300 mJ / cm 2 with a contact exposure machine. The exposure was carried out.

<工程(B1)>
次に、キャリアフィルムを剥離した後、10質量%のメタケイ酸ナトリウム水溶液(液温度25℃)に16秒間浸漬することで、未露光部のソルダーレジスト層3を薄膜化し、ソルダーレジスト層3に第一開口部11を形成した。ミセル除去処理、水洗処理、乾燥処理の後に、ソルダーレジスト層表面9から第一開口部の底部12までの深さを測定したところ、深さは15.0μmであり、第一開口部上部の開口幅15は600μm、第一開口部底部の開口幅16は600μmであった。
<Process (B1)>
Next, after peeling off the carrier film, the solder resist layer 3 in the unexposed area is thinned by immersing in a 10% by mass aqueous sodium metasilicate solution (liquid temperature 25 ° C.) for 16 seconds. One opening 11 was formed. When the depth from the solder resist layer surface 9 to the bottom 12 of the first opening was measured after the micelle removal process, the water washing process, and the drying process, the depth was 15.0 μm, and the opening at the top of the first opening The width 15 was 600 μm, and the opening width 16 at the bottom of the first opening was 600 μm.

<工程(C2)>
次に、接続部2の端部から外側に100μm外側までの領域以外に活性光線が照射されるようなパターンを有するフォトマスク8を用いて、密着露光機にて、300mJ/cmのエネルギーにて、ソルダーレジスト層3に露光を実施した。
<Process (C2)>
Next, using a photomask 8 having a pattern in which actinic rays are irradiated outside the region from the end of the connection portion 2 to the outside to the outside of 100 μm, the contact exposure machine is used to increase the energy to 300 mJ / cm 2 . Then, the solder resist layer 3 was exposed.

<工程(B2)>
次に、10質量%のメタケイ酸ナトリウム水溶液(液温度25℃)に12秒間浸漬することで、未露光部のソルダーレジスト層3を薄膜化し、ソルダーレジスト層3から接続部2を露出させた。ミセル除去処理、水洗処理、乾燥処理の後に、ソルダーレジスト層表面9から第二開口部の底部13までの深さを測定したところ、深さは26.0μmであり、第二開口部上部の開口幅17は300μm、第二開口部底部の開口幅18は300μmであった。また、工程(B2)により、第一開口部の底部12のソルダーレジスト層3が膜減りしたため、ソルダーレジスト層表面9から第一開口部の底部12までの深さを測定したところ、深さは15.5μmになっていた。さらに、超深度形状測定顕微鏡(株式会社キーエンス(KEYENCE)製、品番「VK−8500」)を用いて表面粗さを測定したところ、ソルダーレジスト層表面9の表面粗さRaは0.03μmであり、第一開口部の底部12と第二開口部の底部13の表面粗さRaは0.40μmであった。さらに、ソルダーレジスト層3の開口部の周囲および第一開口部の底部12と第二開口部の底部13を顕微鏡観察したところ、スミアの残留は確認できなかった。
<Process (B2)>
Next, the solder resist layer 3 of the unexposed part was thinned by immersing in a 10% by mass sodium metasilicate aqueous solution (liquid temperature 25 ° C.) for 12 seconds, and the connecting part 2 was exposed from the solder resist layer 3. When the depth from the solder resist layer surface 9 to the bottom 13 of the second opening was measured after the micelle removal process, the water washing process, and the drying process, the depth was 26.0 μm, and the opening above the second opening was The width 17 was 300 μm, and the opening width 18 at the bottom of the second opening was 300 μm. Moreover, since the solder resist layer 3 at the bottom 12 of the first opening was reduced in thickness by the step (B2), when the depth from the solder resist layer surface 9 to the bottom 12 of the first opening was measured, the depth was It was 15.5 μm. Furthermore, the surface roughness Ra of the solder resist layer surface 9 was 0.03 μm when the surface roughness was measured using an ultra-deep shape measuring microscope (manufactured by Keyence Corporation, product number “VK-8500”). The surface roughness Ra of the bottom 12 of the first opening and the bottom 13 of the second opening was 0.40 μm. Furthermore, when the periphery of the opening of the solder resist layer 3 and the bottom 12 of the first opening and the bottom 13 of the second opening were observed with a microscope, no smear remained.

超深度形状測定顕微鏡(株式会社キーエンス製、品番「VK−8500」)による算術平均表面粗さRaは、JIS B0601−1994 表面粗さ−定義に準じた計算式を用いている。なお、測定領域は900μm、基準長さは40μmとした。 The arithmetic average surface roughness Ra by an ultra-deep shape measuring microscope (manufactured by Keyence Corporation, product number “VK-8500”) uses a calculation formula according to JIS B0601-1994 surface roughness-definition. The measurement area was 900 μm 2 and the reference length was 40 μm.

(実施例8)
工程(B2)の後に平滑化処理(80℃、30秒)を行うこと以外は実施例7と同様の方法で作製したプリント配線板の各部の測定を行ったところ、ソルダーレジスト層表面9から第一開口部の底部12までの深さを測定したところ、深さは15.5μmであり、第一開口部上部の開口幅15は600μm、第一開口部底部の開口幅16は600μmであった。ソルダーレジスト層表面9から第二開口部の底部13までの深さを測定したところ、深さは26.0μmであり、第二開口部上部の開口幅17は300μm、第二開口部底部の開口幅18は300μmであった。ソルダーレジスト層表面9の表面粗さRaは0.03μmであり、第一開口部の底部12の表面粗さRaは0.40μmであり、第二開口部の底部13の表面粗さRaは0.08μmであった。さらに、ソルダーレジスト層3の開口部の周囲および第一開口部の底部12と第二開口部の底部13を顕微鏡観察したところ、スミアの残留は確認できなかった。
(Example 8)
Each part of the printed wiring board produced by the same method as in Example 7 was measured except that the smoothing process (80 ° C., 30 seconds) was performed after the step (B2). When the depth to the bottom 12 of one opening was measured, the depth was 15.5 μm, the opening width 15 at the top of the first opening was 600 μm, and the opening width 16 at the bottom of the first opening was 600 μm. . When the depth from the solder resist layer surface 9 to the bottom 13 of the second opening was measured, the depth was 26.0 μm, the opening width 17 at the top of the second opening was 300 μm, and the opening at the bottom of the second opening The width 18 was 300 μm. The surface roughness Ra of the solder resist layer surface 9 is 0.03 μm, the surface roughness Ra of the bottom 12 of the first opening is 0.40 μm, and the surface roughness Ra of the bottom 13 of the second opening is 0. 0.08 μm. Furthermore, when the periphery of the opening of the solder resist layer 3 and the bottom 12 of the first opening and the bottom 13 of the second opening were observed with a microscope, no smear remained.

(実施例9)
工程(B1)の後に平滑化処理(80℃、30秒)を行うこと以外は実施例7と同様の方法で作製したプリント配線板の各部の測定を行ったところ、ソルダーレジスト層表面9から第一開口部の底部12までの深さを測定したところ、深さは15.5μmであり、第一開口部上部の開口幅15は600μm、第一開口部底部の開口幅16は600μmであった。ソルダーレジスト層表面9から第二開口部の底部13までの深さを測定したところ、深さは26.0μmであり、第二開口部上部の開口幅17は300μm、第二開口部底部の開口幅18は300μmであった。ソルダーレジスト層表面9の表面粗さRaは0.03μmであり、第一開口部の底部12の表面粗さRaは0.08μmであり、第二開口部の底部13の表面粗さRaは0.40μmであった。さらに、ソルダーレジスト層3の開口部の周囲および第一開口部の底部12と第二開口部の底部13を顕微鏡観察したところ、スミアの残留は確認できなかった。
Example 9
Each part of the printed wiring board produced by the same method as in Example 7 was measured except that the smoothing process (80 ° C., 30 seconds) was performed after the step (B1). When the depth to the bottom 12 of one opening was measured, the depth was 15.5 μm, the opening width 15 at the top of the first opening was 600 μm, and the opening width 16 at the bottom of the first opening was 600 μm. . When the depth from the solder resist layer surface 9 to the bottom 13 of the second opening was measured, the depth was 26.0 μm, the opening width 17 at the top of the second opening was 300 μm, and the opening at the bottom of the second opening The width 18 was 300 μm. The surface roughness Ra of the solder resist layer surface 9 is 0.03 μm, the surface roughness Ra of the bottom 12 of the first opening is 0.08 μm, and the surface roughness Ra of the bottom 13 of the second opening is 0. .40 μm. Furthermore, when the periphery of the opening of the solder resist layer 3 and the bottom 12 of the first opening and the bottom 13 of the second opening were observed with a microscope, no smear remained.

(実施例10)
工程(B1)と工程(B2)の後に平滑化処理(80℃、30秒)を行うこと以外は実施例7と同様の方法で作製したプリント配線板の各部の測定を行ったところ、ソルダーレジスト層表面9から第一開口部の底部12までの深さを測定したところ、深さは15.5μmであり、第一開口部上部の開口幅15は600μm、第一開口部底部の開口幅16は600μmであった。ソルダーレジスト層表面9から第二開口部の底部13までの深さを測定したところ、深さは26.0μmであり、第二開口部上部の開口幅17は300μm、第二開口部底部の開口幅18は300μmであった。ソルダーレジスト層表面9の表面粗さRaは0.03μmであり、第一開口部の底部12の表面粗さRaは0.08μmであり、第二開口部の底部13の表面粗さRaは0.08μmであった。さらに、ソルダーレジスト層3の開口部の周囲および第一開口部の底部12と第二開口部の底部13を顕微鏡観察したところ、スミアの残留は確認できなかった。
(Example 10)
Solder resist was measured when each part of the printed wiring board produced by the same method as in Example 7 was performed except that the smoothing treatment (80 ° C., 30 seconds) was performed after the steps (B1) and (B2). When the depth from the layer surface 9 to the bottom 12 of the first opening was measured, the depth was 15.5 μm, the opening width 15 at the top of the first opening was 600 μm, and the opening width 16 at the bottom of the first opening. Was 600 μm. When the depth from the solder resist layer surface 9 to the bottom 13 of the second opening was measured, the depth was 26.0 μm, the opening width 17 at the top of the second opening was 300 μm, and the opening at the bottom of the second opening The width 18 was 300 μm. The surface roughness Ra of the solder resist layer surface 9 is 0.03 μm, the surface roughness Ra of the bottom 12 of the first opening is 0.08 μm, and the surface roughness Ra of the bottom 13 of the second opening is 0. 0.08 μm. Furthermore, when the periphery of the opening of the solder resist layer 3 and the bottom 12 of the first opening and the bottom 13 of the second opening were observed with a microscope, no smear remained.

(実施例11)
工程(C2)の露光量を200mJ/cmで行うこと以外は実施例7と同様の方法で作製したプリント配線板の各部の測定を行ったところ、ソルダーレジスト層表面9から第一開口部の底部12までの深さを測定したところ、深さは16.0μmであり、第一開口部上部の開口幅15は600μm、第一開口部底部の開口幅16は600μmであった。ソルダーレジスト層表面9から第二開口部の底部13までの深さを測定したところ、深さは26.0μmであり、第二開口部上部の開口幅17は300μm、第二開口部底部の開口幅18は320μmであった。ソルダーレジスト層表面9の表面粗さRaは0.03μmであり、第一開口部の底部12の表面粗さRaは0.40μmであり、第二開口部の底部13の表面粗さRaは0.40μmであった。さらに、ソルダーレジスト層3の開口部の周囲および第一開口部の底部12と第二開口部の底部13を顕微鏡観察したところ、スミアの残留は確認できなかった。
(Example 11)
When each part of the printed wiring board produced by the same method as in Example 7 was measured except that the exposure amount in the step (C2) was 200 mJ / cm 2 , the first opening portion from the solder resist layer surface 9 was measured. When the depth to the bottom 12 was measured, the depth was 16.0 μm, the opening width 15 at the top of the first opening was 600 μm, and the opening width 16 at the bottom of the first opening was 600 μm. When the depth from the solder resist layer surface 9 to the bottom 13 of the second opening was measured, the depth was 26.0 μm, the opening width 17 at the top of the second opening was 300 μm, and the opening at the bottom of the second opening The width 18 was 320 μm. The surface roughness Ra of the solder resist layer surface 9 is 0.03 μm, the surface roughness Ra of the bottom 12 of the first opening is 0.40 μm, and the surface roughness Ra of the bottom 13 of the second opening is 0. .40 μm. Furthermore, when the periphery of the opening of the solder resist layer 3 and the bottom 12 of the first opening and the bottom 13 of the second opening were observed with a microscope, no smear remained.

(実施例12)
工程(C2)の露光量を200mJ/cmで行い、工程(B2)の後に平滑化処理(80℃、30秒)を行うこと以外は実施例7と同様の方法で作製したプリント配線板の各部の測定を行ったところ、ソルダーレジスト層表面9から第一開口部の底部12までの深さを測定したところ、深さは16.0μmであり、第一開口部上部の開口幅15は600μm、第一開口部底部の開口幅16は600μmであった。ソルダーレジスト層表面9から第二開口部の底部13までの深さを測定したところ、深さは26.0μmであり、第二開口部上部の開口幅17は300μm、第二開口部底部の開口幅18は320μmであった。ソルダーレジスト層表面9の表面粗さRaは0.03μmであり、第一開口部の底部12の表面粗さRaは0.40μmであり、第二開口部の底部13の表面粗さRaは0.08μmであった。さらに、ソルダーレジスト層3の開口部の周囲および第一開口部の底部12と第二開口部の底部13を顕微鏡観察したところ、スミアの残留は確認できなかった。
(Example 12)
The printed wiring board produced by the method similar to Example 7 except performing the exposure amount of a process (C2) at 200 mJ / cm < 2 >, and performing a smoothing process (80 degreeC, 30 second) after a process (B2). When each part was measured, when the depth from the solder resist layer surface 9 to the bottom 12 of the first opening was measured, the depth was 16.0 μm, and the opening width 15 at the top of the first opening was 600 μm. The opening width 16 at the bottom of the first opening was 600 μm. When the depth from the solder resist layer surface 9 to the bottom 13 of the second opening was measured, the depth was 26.0 μm, the opening width 17 at the top of the second opening was 300 μm, and the opening at the bottom of the second opening The width 18 was 320 μm. The surface roughness Ra of the solder resist layer surface 9 is 0.03 μm, the surface roughness Ra of the bottom 12 of the first opening is 0.40 μm, and the surface roughness Ra of the bottom 13 of the second opening is 0. 0.08 μm. Furthermore, when the periphery of the opening of the solder resist layer 3 and the bottom 12 of the first opening and the bottom 13 of the second opening were observed with a microscope, no smear remained.

(実施例13)
工程(C2)の露光量を200mJ/cmで行い、工程(B1)の後に平滑化処理(80℃、30秒)を行うこと以外は実施例7と同様の方法で作製したプリント配線板の各部の測定を行ったところ、ソルダーレジスト層表面9から第一開口部の底部12までの深さを測定したところ、深さは16.0μmであり、第一開口部上部の開口幅15は600μm、第一開口部底部の開口幅16は600μmであった。ソルダーレジスト層表面9から第二開口部の底部13までの深さを測定したところ、深さは26.0μmであり、第二開口部上部の開口幅17は300μm、第二開口部底部の開口幅18は320μmであった。ソルダーレジスト層表面9の表面粗さRaは0.03μmであり、第一開口部の底部12の表面粗さRaは0.08μmであり、第二開口部の底部13の表面粗さRaは0.40μmであった。さらに、ソルダーレジスト層3の開口部の周囲および第一開口部の底部12と第二開口部の底部13を顕微鏡観察したところ、スミアの残留は確認できなかった。
(Example 13)
The printed wiring board produced by the method similar to Example 7 except performing the exposure amount of a process (C2) at 200 mJ / cm < 2 >, and performing a smoothing process (80 degreeC, 30 second) after a process (B1). When each part was measured, when the depth from the solder resist layer surface 9 to the bottom 12 of the first opening was measured, the depth was 16.0 μm, and the opening width 15 at the top of the first opening was 600 μm. The opening width 16 at the bottom of the first opening was 600 μm. When the depth from the solder resist layer surface 9 to the bottom 13 of the second opening was measured, the depth was 26.0 μm, the opening width 17 at the top of the second opening was 300 μm, and the opening at the bottom of the second opening The width 18 was 320 μm. The surface roughness Ra of the solder resist layer surface 9 is 0.03 μm, the surface roughness Ra of the bottom 12 of the first opening is 0.08 μm, and the surface roughness Ra of the bottom 13 of the second opening is 0. .40 μm. Furthermore, when the periphery of the opening of the solder resist layer 3 and the bottom 12 of the first opening and the bottom 13 of the second opening were observed with a microscope, no smear remained.

(実施例14)
工程(C2)の露光量を200mJ/cmで行い、工程(B1)と工程(B2)の後に平滑化処理(80℃、30秒)を行うこと以外は実施例7と同様の方法で作製したプリント配線板の各部の測定を行ったところ、ソルダーレジスト層表面9から第一開口部の底部12までの深さを測定したところ、深さは16.0μmであり、第一開口部上部の開口幅15は600μm、第一開口部底部の開口幅16は600μmであった。ソルダーレジスト層表面9から第二開口部の底部13までの深さを測定したところ、深さは26μmであり、第二開口部上部の開口幅17は300μm、第二開口部底部の開口幅18は320μmであった。ソルダーレジスト層表面9の表面粗さRaは0.03μmであり、第一開口部の底部12の表面粗さRaは0.08μmであり、第二開口部の底部13の表面粗さRaは0.08μmであった。さらに、ソルダーレジスト層3の開口部の周囲および第一開口部の底部12と第二開口部の底部13を顕微鏡観察したところ、スミアの残留は確認できなかった。
(Example 14)
Produced in the same manner as in Example 7 except that the exposure amount in the step (C2) is 200 mJ / cm 2 and the smoothing treatment (80 ° C., 30 seconds) is performed after the steps (B1) and (B2). As a result of measuring each part of the printed wiring board, the depth from the solder resist layer surface 9 to the bottom 12 of the first opening was measured, and the depth was 16.0 μm. The opening width 15 was 600 μm, and the opening width 16 at the bottom of the first opening was 600 μm. When the depth from the solder resist layer surface 9 to the bottom 13 of the second opening was measured, the depth was 26 μm, the opening width 17 at the top of the second opening was 300 μm, and the opening width 18 at the bottom of the second opening was 18 μm. Was 320 μm. The surface roughness Ra of the solder resist layer surface 9 is 0.03 μm, the surface roughness Ra of the bottom 12 of the first opening is 0.08 μm, and the surface roughness Ra of the bottom 13 of the second opening is 0. 0.08 μm. Furthermore, when the periphery of the opening of the solder resist layer 3 and the bottom 12 of the first opening and the bottom 13 of the second opening were observed with a microscope, no smear remained.

(実施例15)
工程(C1)の露光量を200mJ/cmで行うこと以外は実施例7と同様の方法で作製したプリント配線板の各部の測定を行ったところ、ソルダーレジスト層表面9から第一開口部の底部12までの深さを測定したところ、深さは15.5μmであり、第一開口部上部の開口幅15は600μm、第一開口部底部の開口幅16は620μmであった。ソルダーレジスト層表面9から第二開口部の底部13までの深さを測定したところ、深さは26.0μmであり、第二開口部上部の開口幅17は300μm、第二開口部底部の開口幅18は300μmであった。ソルダーレジスト層表面9の表面粗さRaは0.03μmであり、第一開口部の底部12の表面粗さRaは0.40μmであり、第二開口部の底部13の表面粗さRaは0.40μmであった。さらに、ソルダーレジスト層3の開口部の周囲および第一開口部の底部12と第二開口部の底部13を顕微鏡観察したところ、スミアの残留は確認できなかった。
(Example 15)
When each part of the printed wiring board produced by the same method as in Example 7 was measured except that the exposure amount in the step (C1) was 200 mJ / cm 2 , the first opening portion from the solder resist layer surface 9 was measured. When the depth to the bottom 12 was measured, the depth was 15.5 μm, the opening width 15 at the top of the first opening was 600 μm, and the opening width 16 at the bottom of the first opening was 620 μm. When the depth from the solder resist layer surface 9 to the bottom 13 of the second opening was measured, the depth was 26.0 μm, the opening width 17 at the top of the second opening was 300 μm, and the opening at the bottom of the second opening The width 18 was 300 μm. The surface roughness Ra of the solder resist layer surface 9 is 0.03 μm, the surface roughness Ra of the bottom 12 of the first opening is 0.40 μm, and the surface roughness Ra of the bottom 13 of the second opening is 0. .40 μm. Furthermore, when the periphery of the opening of the solder resist layer 3 and the bottom 12 of the first opening and the bottom 13 of the second opening were observed with a microscope, no smear remained.

(実施例16)
工程(C1)の露光量を200mJ/cmで行い、工程(B2)の後に平滑化処理(80℃、30秒)を行うこと以外は実施例7と同様の方法で作製したプリント配線板の各部の測定を行ったところ、ソルダーレジスト層表面9から第一開口部の底部12までの深さを測定したところ、深さは15.5μmであり、第一開口部上部の開口幅15は600μm、第一開口部底部の開口幅16は620μmであった。ソルダーレジスト層表面9から第二開口部の底部13までの深さを測定したところ、深さは26.0μmであり、第二開口部上部の開口幅17は300μm、第二開口部底部の開口幅18は300μmであった。ソルダーレジスト層表面9の表面粗さRaは0.03μmであり、第一開口部の底部12の表面粗さRaは0.40μmであり、第二開口部の底部13の表面粗さRaは0.08μmであった。さらに、ソルダーレジスト層3の開口部の周囲および第一開口部の底部12と第二開口部の底部13を顕微鏡観察したところ、スミアの残留は確認できなかった。
(Example 16)
The printed wiring board produced by the method similar to Example 7 except performing the exposure amount of a process (C1) at 200 mJ / cm < 2 >, and performing a smoothing process (80 degreeC, 30 second) after a process (B2). When each part was measured, the depth from the solder resist layer surface 9 to the bottom 12 of the first opening was measured. The depth was 15.5 μm, and the opening width 15 at the top of the first opening was 600 μm. The opening width 16 at the bottom of the first opening was 620 μm. When the depth from the solder resist layer surface 9 to the bottom 13 of the second opening was measured, the depth was 26.0 μm, the opening width 17 at the top of the second opening was 300 μm, and the opening at the bottom of the second opening The width 18 was 300 μm. The surface roughness Ra of the solder resist layer surface 9 is 0.03 μm, the surface roughness Ra of the bottom 12 of the first opening is 0.40 μm, and the surface roughness Ra of the bottom 13 of the second opening is 0. 0.08 μm. Furthermore, when the periphery of the opening of the solder resist layer 3 and the bottom 12 of the first opening and the bottom 13 of the second opening were observed with a microscope, no smear remained.

(実施例17)
工程(C1)の露光量を200mJ/cmで行い、工程(B1)の後に平滑化処理(80℃、30秒)を行うこと以外は実施例7と同様の方法で作製したプリント配線板の各部の測定を行ったところ、ソルダーレジスト層表面9から第一開口部の底部12までの深さを測定したところ、深さは15.5μmであり、第一開口部上部の開口幅15は600μm、第一開口部底部の開口幅16は620μmであった。ソルダーレジスト層表面9から第二開口部の底部13までの深さを測定したところ、深さは26.0μmであり、第二開口部上部の開口幅17は300μm、第二開口部底部の開口幅18は300μmであった。ソルダーレジスト層表面9の表面粗さRaは0.03μmであり、第一開口部の底部12の表面粗さRaは0.08μmであり、第二開口部の底部13の表面粗さRaは0.40μmであった。さらに、ソルダーレジスト層3の開口部の周囲および第一開口部の底部12と第二開口部の底部13を顕微鏡観察したところ、スミアの残留は確認できなかった。
(Example 17)
The printed wiring board produced by the method similar to Example 7 except performing the exposure amount of a process (C1) at 200 mJ / cm < 2 >, and performing a smoothing process (80 degreeC, 30 second) after a process (B1). When each part was measured, the depth from the solder resist layer surface 9 to the bottom 12 of the first opening was measured. The depth was 15.5 μm, and the opening width 15 at the top of the first opening was 600 μm. The opening width 16 at the bottom of the first opening was 620 μm. When the depth from the solder resist layer surface 9 to the bottom 13 of the second opening was measured, the depth was 26.0 μm, the opening width 17 at the top of the second opening was 300 μm, and the opening at the bottom of the second opening The width 18 was 300 μm. The surface roughness Ra of the solder resist layer surface 9 is 0.03 μm, the surface roughness Ra of the bottom 12 of the first opening is 0.08 μm, and the surface roughness Ra of the bottom 13 of the second opening is 0. .40 μm. Furthermore, when the periphery of the opening of the solder resist layer 3 and the bottom 12 of the first opening and the bottom 13 of the second opening were observed with a microscope, no smear remained.

(実施例18)
工程(C1)の露光量を200mJ/cmで行い、工程(B1)と工程(B2)の後に平滑化処理(80℃、30秒)を行うこと以外は実施例7と同様の方法で作製したプリント配線板の各部の測定を行ったところ、ソルダーレジスト層表面9から第一開口部の底部12までの深さを測定したところ、深さは15.5μmであり、第一開口部上部の開口幅15は600μm、第一開口部底部の開口幅16は620μmであった。ソルダーレジスト層表面9から第二開口部の底部13までの深さを測定したところ、深さは26.0μmであり、第二開口部上部の開口幅17は300μm、第二開口部底部の開口幅18は300μmであった。ソルダーレジスト層表面9の表面粗さRaは0.03μmであり、第一開口部の底部12の表面粗さRaは0.08μmであり、第二開口部の底部13の表面粗さRaは0.08μmであった。さらに、ソルダーレジスト層3の開口部の周囲および第一開口部の底部12と第二開口部の底部13を顕微鏡観察したところ、スミアの残留は確認できなかった。
(Example 18)
Produced in the same manner as in Example 7 except that the exposure amount in the step (C1) is 200 mJ / cm 2 and the smoothing treatment (80 ° C., 30 seconds) is performed after the steps (B1) and (B2). When each part of the printed wiring board was measured, the depth from the solder resist layer surface 9 to the bottom 12 of the first opening was measured, and the depth was 15.5 μm. The opening width 15 was 600 μm, and the opening width 16 at the bottom of the first opening was 620 μm. When the depth from the solder resist layer surface 9 to the bottom 13 of the second opening was measured, the depth was 26.0 μm, the opening width 17 at the top of the second opening was 300 μm, and the opening at the bottom of the second opening The width 18 was 300 μm. The surface roughness Ra of the solder resist layer surface 9 is 0.03 μm, the surface roughness Ra of the bottom 12 of the first opening is 0.08 μm, and the surface roughness Ra of the bottom 13 of the second opening is 0. 0.08 μm. Furthermore, when the periphery of the opening of the solder resist layer 3 and the bottom 12 of the first opening and the bottom 13 of the second opening were observed with a microscope, no smear remained.

(実施例19)
工程(C1)と工程(C2)の露光量を200mJ/cmで行うこと以外は実施例7と同様の方法で作製したプリント配線板の各部の測定を行ったところ、ソルダーレジスト層表面9から第一開口部の底部12までの深さを測定したところ、深さは16.0μmであり、第一開口部上部の開口幅15は600μm、第一開口部底部の開口幅16は620μmであった。ソルダーレジスト層表面9から第二開口部の底部13までの深さを測定したところ、深さは26.0μmであり、第二開口部上部の開口幅17は300μm、第二開口部底部の開口幅18は320μmであった。ソルダーレジスト層表面9の表面粗さRaは0.03μmであり、第一開口部の底部12の表面粗さRaは0.40μmであり、第二開口部の底部13の表面粗さRaは0.40μmであった。さらに、ソルダーレジスト層3の開口部の周囲および第一開口部の底部12と第二開口部の底部13を顕微鏡観察したところ、スミアの残留は確認できなかった。
(Example 19)
When each part of the printed wiring board produced by the same method as in Example 7 was measured except that the exposure amount in the step (C1) and the step (C2) was 200 mJ / cm 2 , the solder resist layer surface 9 was measured. When the depth of the first opening to the bottom 12 was measured, the depth was 16.0 μm, the opening width 15 at the top of the first opening was 600 μm, and the opening width 16 at the bottom of the first opening was 620 μm. It was. When the depth from the solder resist layer surface 9 to the bottom 13 of the second opening was measured, the depth was 26.0 μm, the opening width 17 at the top of the second opening was 300 μm, and the opening at the bottom of the second opening The width 18 was 320 μm. The surface roughness Ra of the solder resist layer surface 9 is 0.03 μm, the surface roughness Ra of the bottom 12 of the first opening is 0.40 μm, and the surface roughness Ra of the bottom 13 of the second opening is 0. .40 μm. Furthermore, when the periphery of the opening of the solder resist layer 3 and the bottom 12 of the first opening and the bottom 13 of the second opening were observed with a microscope, no smear remained.

(実施例20)
工程(C1)と工程(C2)の露光量を200mJ/cmで行い、工程(B2)の後に平滑化処理(80℃、30秒)を行うこと以外は実施例7と同様の方法で作製したプリント配線板の各部の測定を行ったところ、ソルダーレジスト層表面9から第一開口部の底部12までの深さを測定したところ、深さは16.0μmであり、第一開口部上部の開口幅15は600μm、第一開口部底部の開口幅16は620μmであった。ソルダーレジスト層表面9から第二開口部の底部13までの深さを測定したところ、深さは26.0μmであり、第二開口部上部の開口幅17は300μm、第二開口部底部の開口幅18は320μmであった。ソルダーレジスト層表面9の表面粗さRaは0.03μmであり、第一開口部の底部12の表面粗さRaは0.40μmであり、第二開口部の底部13の表面粗さRaは0.08μmであった。さらに、ソルダーレジスト層3の開口部の周囲および第一開口部の底部12と第二開口部の底部13を顕微鏡観察したところ、スミアの残留は確認できなかった。
(Example 20)
Produced in the same manner as in Example 7 except that the exposure amount in the step (C1) and the step (C2) is 200 mJ / cm 2 and the smoothing treatment (80 ° C., 30 seconds) is performed after the step (B2). As a result of measuring each part of the printed wiring board, the depth from the solder resist layer surface 9 to the bottom 12 of the first opening was measured, and the depth was 16.0 μm. The opening width 15 was 600 μm, and the opening width 16 at the bottom of the first opening was 620 μm. When the depth from the solder resist layer surface 9 to the bottom 13 of the second opening was measured, the depth was 26.0 μm, the opening width 17 at the top of the second opening was 300 μm, and the opening at the bottom of the second opening The width 18 was 320 μm. The surface roughness Ra of the solder resist layer surface 9 is 0.03 μm, the surface roughness Ra of the bottom 12 of the first opening is 0.40 μm, and the surface roughness Ra of the bottom 13 of the second opening is 0. 0.08 μm. Furthermore, when the periphery of the opening of the solder resist layer 3 and the bottom 12 of the first opening and the bottom 13 of the second opening were observed with a microscope, no smear remained.

(実施例21)
工程(C1)と工程(C2)の露光量を200mJ/cmで行い、工程(B1)の後に平滑化処理(80℃、30秒)を行うこと以外は実施例7と同様の方法で作製したプリント配線板の各部の測定を行ったところ、ソルダーレジスト層表面9から第一開口部の底部12までの深さを測定したところ、深さは16.0μmであり、第一開口部上部の開口幅15は600μm、第一開口部底部の開口幅16は620μmであった。ソルダーレジスト層表面9から第二開口部の底部13までの深さを測定したところ、深さは26.0μmであり、第二開口部上部の開口幅17は300μm、第二開口部底部の開口幅18は320μmであった。ソルダーレジスト層表面9の表面粗さRaは0.03μmであり、第一開口部の底部12の表面粗さRaは0.08μmであり、第二開口部の底部13の表面粗さRaは0.40μmであった。さらに、ソルダーレジスト層3の開口部の周囲および第一開口部の底部12と第二開口部の底部13を顕微鏡観察したところ、スミアの残留は確認できなかった。
(Example 21)
Produced in the same manner as in Example 7 except that the exposure amount in the step (C1) and the step (C2) is 200 mJ / cm 2 and a smoothing treatment (80 ° C., 30 seconds) is performed after the step (B1). As a result of measuring each part of the printed wiring board, the depth from the solder resist layer surface 9 to the bottom 12 of the first opening was measured, and the depth was 16.0 μm. The opening width 15 was 600 μm, and the opening width 16 at the bottom of the first opening was 620 μm. When the depth from the solder resist layer surface 9 to the bottom 13 of the second opening was measured, the depth was 26.0 μm, the opening width 17 at the top of the second opening was 300 μm, and the opening at the bottom of the second opening The width 18 was 320 μm. The surface roughness Ra of the solder resist layer surface 9 is 0.03 μm, the surface roughness Ra of the bottom 12 of the first opening is 0.08 μm, and the surface roughness Ra of the bottom 13 of the second opening is 0. .40 μm. Furthermore, when the periphery of the opening of the solder resist layer 3 and the bottom 12 of the first opening and the bottom 13 of the second opening were observed with a microscope, no smear remained.

(実施例22)
工程(C1)と工程(C2)の露光量を200mJ/cmで行い、工程(B1)と工程(B2)の後に平滑化処理(80℃、30秒)を行うこと以外は実施例7と同様の方法で作製したプリント配線板の各部の測定を行ったところ、ソルダーレジスト層表面9から第一開口部の底部12までの深さを測定したところ、深さは16.0μmであり、第一開口部上部の開口幅15は600μm、第一開口部底部の開口幅16は620μmであった。ソルダーレジスト層表面9から第二開口部の底部13までの深さを測定したところ、深さは26.0μmであり、第二開口部上部の開口幅17は300μm、第二開口部底部の開口幅18は320μmであった。ソルダーレジスト層表面9の表面粗さRaは0.03μmであり、第一開口部の底部12の表面粗さRaは0.08μmであり、第二開口部の底部13の表面粗さRaは0.08μmであった。さらに、ソルダーレジスト層3の開口部の周囲および第一開口部の底部12と第二開口部の底部13を顕微鏡観察したところ、スミアの残留は確認できなかった。
(Example 22)
Example 7 with the exception of performing the exposure doses in steps (C1) and (C2) at 200 mJ / cm 2 and performing a smoothing treatment (80 ° C., 30 seconds) after steps (B1) and (B2). When each part of the printed wiring board produced by the same method was measured, when the depth from the solder resist layer surface 9 to the bottom 12 of the first opening was measured, the depth was 16.0 μm. The opening width 15 at the top of one opening was 600 μm, and the opening width 16 at the bottom of the first opening was 620 μm. When the depth from the solder resist layer surface 9 to the bottom 13 of the second opening was measured, the depth was 26.0 μm, the opening width 17 at the top of the second opening was 300 μm, and the opening at the bottom of the second opening The width 18 was 320 μm. The surface roughness Ra of the solder resist layer surface 9 is 0.03 μm, the surface roughness Ra of the bottom 12 of the first opening is 0.08 μm, and the surface roughness Ra of the bottom 13 of the second opening is 0. 0.08 μm. Furthermore, when the periphery of the opening of the solder resist layer 3 and the bottom 12 of the first opening and the bottom 13 of the second opening were observed with a microscope, no smear remained.

実施例7から22では、ソルダーレジスト層3の第一開口部上部の開口幅15が第一開口部底部の開口幅16以下である構造Aを有するプリント配線板が得られた。これらのプリント配線板では、ソルダーレジスト層3とアンダーフィルとの接着強度が向上することから、プリント配線板の絶縁信頼性を向上させる効果が得られる。また、実施例7から22によって製造されたプリント配線板は、ソルダーレジスト層3の第一開口部11における開口部上部の開口幅15が開口部底部の開口幅16以下である構造Aを有する上に、尚且つ第二開口部14における開口部上部の開口幅17が開口部底部の開口幅18以下である構造Bを有することによって、ソルダーレジスト層3とアンダーフィルとの接着強度が向上することから、プリント配線板の絶縁信頼性を向上させることができ、尚且つ半田と接続部2との接着強度が向上することから、接続部2に配置した半田ボールを介して、電子部品を接続する場合、両者の間に高い接続信頼性を得ることができる。   In Examples 7 to 22, a printed wiring board having a structure A in which the opening width 15 at the top of the first opening of the solder resist layer 3 was equal to or less than the opening width 16 at the bottom of the first opening was obtained. In these printed wiring boards, since the adhesive strength between the solder resist layer 3 and the underfill is improved, the effect of improving the insulation reliability of the printed wiring board can be obtained. The printed wiring board manufactured according to Examples 7 to 22 has a structure A in which the opening width 15 at the top of the opening in the first opening 11 of the solder resist layer 3 is equal to or less than the opening width 16 at the bottom of the opening. In addition, the adhesive strength between the solder resist layer 3 and the underfill is improved by having the structure B in which the opening width 17 at the top of the opening in the second opening 14 is equal to or less than the opening width 18 at the bottom of the opening. Therefore, since the insulation reliability of the printed wiring board can be improved and the adhesive strength between the solder and the connection portion 2 is improved, the electronic components are connected via the solder balls arranged in the connection portion 2. In this case, high connection reliability can be obtained between the two.

また、ソルダーレジスト層3の第一開口部11における開口部上部の開口幅15が開口部底部の開口幅16より小さいため、ソルダーレジスト層3がアンダーフィルに食い込み、そのアンカー効果によって、実施例15〜22のプリント配線板は、ソルダーレジスト層3の第一開口部11における開口部上部の開口幅15が開口部底部の開口幅16と等しい実施例7〜14のプリント配線板よりも、高い絶縁信頼性が得られる。また、ソルダーレジスト層3の第二開口部14における開口部上部の開口幅17が開口部底部の開口幅18より小さいため、ソルダーレジスト層3が半田に食い込み、そのアンカー効果によって実施例11〜14および実施例19〜22のプリント配線板は、ソルダーレジスト層3の第二開口部14における開口部上部の開口幅17が開口部底部の開口幅18と等しい実施例7〜10および実施例15〜18のプリント配線板よりも、高い接続信頼性が得られる。   Further, since the opening width 15 at the top of the opening in the first opening 11 of the solder resist layer 3 is smaller than the opening width 16 at the bottom of the opening, the solder resist layer 3 bites into the underfill, and the anchor effect causes the fifteenth embodiment. The printed wiring boards of ˜22 have higher insulation than the printed wiring boards of Examples 7-14, in which the opening width 15 at the top of the opening in the first opening 11 of the solder resist layer 3 is equal to the opening width 16 at the bottom of the opening. Reliability is obtained. Moreover, since the opening width 17 of the upper part of the opening part in the 2nd opening part 14 of the soldering resist layer 3 is smaller than the opening width 18 of the opening part bottom part, the soldering resist layer 3 bites into solder, and Examples 11-14 by the anchor effect The printed wiring boards of Examples 19 to 22 are Examples 7 to 10 and Examples 15 to 15 in which the opening width 17 at the top of the opening in the second opening 14 of the solder resist layer 3 is equal to the opening width 18 at the bottom of the opening. Higher connection reliability than 18 printed wiring boards can be obtained.

また、平滑化処理によって第一開口部の底部12の表面粗さRaが低下した実施例9、13、17、21のプリント配線板、第二開口部の底部13の表面粗さRaが低下した実施例8、12、16、20のプリント配線板、および第一開口部の底部12と第二開口部の底部13の表面粗さRaが低下した実施例10、14、18、22のプリント配線板は、実施例7、11、15、19のプリント配線板よりも、ソルダーレジスト層3の強度が高く、プリント配線板の信頼性を向上させることができる。   In addition, the surface roughness Ra of the bottom portion 12 of the first opening was reduced by the smoothing process, and the surface roughness Ra of the printed wiring board of Examples 9, 13, 17, and 21 and the bottom portion 13 of the second opening was reduced. Printed wiring boards of Examples 8, 12, 16, and 20, and printed wirings of Examples 10, 14, 18, and 22 in which the surface roughness Ra of the bottom 12 of the first opening and the bottom 13 of the second opening is reduced The board has higher strength of the solder resist layer 3 than the printed wiring boards of Examples 7, 11, 15, and 19, and can improve the reliability of the printed wiring board.

実施例23〜26は、図8の製造方法で、プリント配線板を製造している。   In Examples 23 to 26, a printed wiring board is manufactured by the manufacturing method of FIG.

(実施例23)
<工程(A1)>
銅張積層板(面積170mm×200mm、銅箔厚18μm、基材厚み0.4mm)の一部を600μm×600μmの電子部品搭載部として想定した領域を設定し、その領域内にエッチングレジストを使用したサブトラクティブ法にて、直径100μmの円形の接続部2を有する回路基板を作製した。次に、ドライフィルム状ソルダーレジスト(太陽インキ製造株式会社製、商品名:PFR−800 AUS410)を真空熱圧着させた。これにより絶縁基板1表面にドライ膜厚が38.0μmの第一ソルダーレジスト層3−1を形成した。
(Example 23)
<Process (A1)>
Set an area assuming a part of a copper-clad laminate (area 170 mm x 200 mm, copper foil thickness 18 μm, substrate thickness 0.4 mm) as an electronic component mounting part of 600 μm x 600 μm, and use an etching resist in that area A circuit board having a circular connection portion 2 having a diameter of 100 μm was produced by the subtractive method. Next, a dry film solder resist (manufactured by Taiyo Ink Manufacturing Co., Ltd., trade name: PFR-800 AUS410) was vacuum thermocompression bonded. As a result, a first solder resist layer 3-1 having a dry film thickness of 38.0 μm was formed on the surface of the insulating substrate 1.

<工程(C1)>
次に、接続部2の端部から外側に100μm外側までの領域以外に活性光線が照射されるようなパターンを有するフォトマスク8を用いて、密着露光機にて、300mJ/cmのエネルギーにて、第一ソルダーレジスト層3−1に露光を実施した。
<Process (C1)>
Next, using a photomask 8 having a pattern in which actinic rays are irradiated outside the region from the end of the connection portion 2 to the outside to the outside of 100 μm, the contact exposure machine is used to increase the energy to 300 mJ / cm 2 . Then, the first solder resist layer 3-1 was exposed.

<工程(B)>
次に、キャリアフィルムを剥離した後、10質量%のメタケイ酸ナトリウム水溶液(液温度25℃)に26秒間浸漬することで、未露光部の第一ソルダーレジスト層3−1の薄膜化処理を行った。その後、ミセル除去処理、水洗処理、乾燥処理を行い、第一ソルダーレジスト層3−1から接続部2を露出させた。第一ソルダーレジスト層3−1の表面から第二開口部の底部13までの深さを測定したところ、深さは25.0μmであった。
<Process (B)>
Next, after peeling off the carrier film, the first solder resist layer 3-1 in the unexposed area is thinned by immersing in a 10% by mass sodium metasilicate aqueous solution (liquid temperature 25 ° C.) for 26 seconds. It was. Then, the micelle removal process, the water washing process, and the drying process were performed, and the connection part 2 was exposed from the 1st soldering resist layer 3-1. When the depth from the surface of the 1st soldering resist layer 3-1 to the bottom part 13 of a 2nd opening part was measured, the depth was 25.0 micrometers.

<工程(C2)>
次に、接続部2の端部から外側に100μm外側までの領域に活性光線が照射されるようなパターンを有するフォトマスク8を用いて、密着露光機にて、300mJ/cmのエネルギーにて、第一ソルダーレジスト層3−1に露光を実施した。
<Process (C2)>
Next, using a photomask 8 having a pattern in which actinic rays are irradiated to an area from the end of the connection portion 2 to the outside by 100 μm, using a contact exposure machine with an energy of 300 mJ / cm 2 . The first solder resist layer 3-1 was exposed.

<工程(A2)>
次に、工程(C2)が完了した第一ソルダーレジスト層3−1の上からソルダーレジストフィルム(太陽インキ製造株式会社製、商品名:PFR−800 AUS410)を真空熱圧着させた。これにより第一ソルダーレジスト層3−1表面にドライ膜厚が18.0μmの第二ソルダーレジスト層3−2が形成され、絶縁基板1表面からソルダーレジスト層表面9までのドライ膜厚は56.0μmとなった。
<Process (A2)>
Next, a solder resist film (manufactured by Taiyo Ink Manufacturing Co., Ltd., trade name: PFR-800 AUS410) was vacuum thermocompression bonded from above the first solder resist layer 3-1 in which the step (C2) was completed. As a result, a second solder resist layer 3-2 having a dry film thickness of 18.0 μm is formed on the surface of the first solder resist layer 3-1, and the dry film thickness from the surface of the insulating substrate 1 to the solder resist layer surface 9 is 56. It became 0 μm.

<工程(C3)>
次に、電子部品搭載部として想定した領域以外に活性光線が照射されるようなパターンを有するフォトマスク8を用いて、密着露光機にて、300mJ/cmのエネルギーにて、第二ソルダーレジスト層3−2に露光を実施した。
<Process (C3)>
Next, using a photomask 8 having a pattern in which an actinic ray is irradiated in a region other than the region assumed as the electronic component mounting portion, the second solder resist at an energy of 300 mJ / cm 2 using a contact exposure machine. Layer 3-2 was exposed.

<工程(D)>
1質量%の炭酸ナトリウム水溶液(液温度30℃、スプレー圧0.15MPa)を用いて50秒間現像処理を行うことで、未露光部の第二ソルダーレジスト層3−2が除去され、第一開口部11を形成すると共に、第二ソルダーレジスト層3−2によって覆われていた、第一ソルダーレジスト層3−1から露出した状態の接続部2と接続部周囲の第一ソルダーレジスト層3−1が再び露出した。ソルダーレジスト層表面9から第一開口部の底部12までの深さを測定したところ、深さは18.0μmであり、第一開口部上部の開口幅15は600μm、第一開口部底部の開口幅16は600μmであった。また、工程(D)により、第二開口部の底部13の第一ソルダーレジスト層3−1が0.5μm膜減りしたため、ソルダーレジスト層表面9から第二開口部の底部13までの深さは43.5μmであり、第二開口部上部の開口幅17は300μm、第二開口部底部の開口幅18は300μmであった。
<Process (D)>
By performing a development process for 50 seconds using a 1% by mass sodium carbonate aqueous solution (liquid temperature 30 ° C., spray pressure 0.15 MPa), the second solder resist layer 3-2 in the unexposed area is removed, and the first opening The part 11 is formed and the first solder resist layer 3-1 around the connection part 2 and the connection part 2 exposed from the first solder resist layer 3-1 covered with the second solder resist layer 3-2. Exposed again. When the depth from the solder resist layer surface 9 to the bottom 12 of the first opening was measured, the depth was 18.0 μm, the opening width 15 at the top of the first opening was 600 μm, and the opening at the bottom of the first opening The width 16 was 600 μm. Moreover, since the 1st soldering resist layer 3-1 of the bottom part 13 of a 2nd opening part reduced 0.5 micrometer film | membrane by process (D), the depth from the soldering resist layer surface 9 to the bottom part 13 of a 2nd opening part is The opening width 17 at the top of the second opening was 300 μm, and the opening width 18 at the bottom of the second opening was 300 μm.

また、超深度形状測定顕微鏡(株式会社キーエンス(KEYENCE)製、品番「VK−8500」)を用いて表面粗さを測定したところ、ソルダーレジスト層表面9の表面粗さRaは0.03μmであり、第一開口部の底部12の表面粗さRaは0.05μmであり、第二開口部の底部13の表面粗さRaは0.40μmであった。さらに、ソルダーレジスト層表面9および第一開口部の底部12と第二開口部の底部13を顕微鏡観察したところ、スミアの残留は確認できなかった。   Further, when the surface roughness was measured using an ultra-deep shape measuring microscope (manufactured by KEYENCE, product number “VK-8500”), the surface roughness Ra of the solder resist layer surface 9 was 0.03 μm. The surface roughness Ra of the bottom 12 of the first opening was 0.05 μm, and the surface roughness Ra of the bottom 13 of the second opening was 0.40 μm. Furthermore, when the solder resist layer surface 9, the bottom 12 of the first opening, and the bottom 13 of the second opening were observed with a microscope, no smear remained.

超深度形状測定顕微鏡(株式会社キーエンス製、品番「VK−8500」)による算術平均表面粗さRaは、JIS B0601−1994 表面粗さ−定義に準じた計算式を用いている。なお、測定領域は900μm、基準長さは40μmとした。 The arithmetic average surface roughness Ra by an ultra-deep shape measuring microscope (manufactured by Keyence Corporation, product number “VK-8500”) uses a calculation formula according to JIS B0601-1994 surface roughness-definition. The measurement area was 900 μm 2 and the reference length was 40 μm.

(実施例24)
工程(B)の後に平滑化処理(80℃、30秒)を行うこと以外は実施例23と同様の方法で作製したプリント配線板の各部の測定を行ったところ、ソルダーレジスト層表面9から第一開口部の底部12までの深さを測定したところ、深さは18.0μmであり、第一開口部上部の開口幅15は600μm、第一開口部底部の開口幅16は600μmであった。ソルダーレジスト層表面9から第二開口部の底部13までの深さを測定したところ、深さは43.5μmであり、第二開口部上部の開口幅17は300μm、第二開口部底部の開口幅18は300μmであった。ソルダーレジスト層表面9の表面粗さRaは0.03μmであり、第一開口部の底部12の表面粗さRaは0.05μmであり、第二開口部の底部13の表面粗さRaは0.08μmであった。さらに、ソルダーレジスト層3の開口部の周囲および第一開口部の底部12と第二開口部の底部13を顕微鏡観察したところ、スミアの残留は確認できなかった。
(Example 24)
Each part of the printed wiring board produced by the same method as in Example 23 was measured except that the smoothing treatment (80 ° C., 30 seconds) was performed after the step (B). When the depth to the bottom 12 of one opening was measured, the depth was 18.0 μm, the opening width 15 at the top of the first opening was 600 μm, and the opening width 16 at the bottom of the first opening was 600 μm. . When the depth from the solder resist layer surface 9 to the bottom 13 of the second opening was measured, the depth was 43.5 μm, the opening width 17 at the top of the second opening was 300 μm, and the opening at the bottom of the second opening The width 18 was 300 μm. The surface roughness Ra of the solder resist layer surface 9 is 0.03 μm, the surface roughness Ra of the bottom 12 of the first opening is 0.05 μm, and the surface roughness Ra of the bottom 13 of the second opening is 0. 0.08 μm. Furthermore, when the periphery of the opening of the solder resist layer 3 and the bottom 12 of the first opening and the bottom 13 of the second opening were observed with a microscope, no smear remained.

(実施例25)
工程(C1)の露光量を200mJ/cmで行うこと以外は実施例23と同様の方法で作製したプリント配線板の各部の測定を行ったところ、ソルダーレジスト層表面9から第一開口部の底部12までの深さを測定したところ、深さは18.0μmであり、第一開口部上部の開口幅15は600μm、第一開口部底部の開口幅16は600μmであった。ソルダーレジスト層表面9から第二開口部の底部13までの深さを測定したところ、深さは43.5μmであり、第二開口部上部の開口幅17は300μm、第二開口部底部の開口幅18は320μmであった。ソルダーレジスト層表面9の表面粗さRaは0.03μmであり、第一開口部の底部12の表面粗さRaは0.05μmであり、第二開口部の底部13の表面粗さRaは0.40μmであった。さらに、ソルダーレジスト層3の開口部の周囲および第一開口部の底部12と第二開口部の底部13を顕微鏡観察したところ、スミアの残留は確認できなかった。
(Example 25)
When each part of the printed wiring board produced by the same method as in Example 23 was measured except that the exposure amount in the step (C1) was 200 mJ / cm 2 , the first opening portion from the solder resist layer surface 9 was measured. When the depth to the bottom 12 was measured, the depth was 18.0 μm, the opening width 15 at the top of the first opening was 600 μm, and the opening width 16 at the bottom of the first opening was 600 μm. When the depth from the solder resist layer surface 9 to the bottom 13 of the second opening was measured, the depth was 43.5 μm, the opening width 17 at the top of the second opening was 300 μm, and the opening at the bottom of the second opening The width 18 was 320 μm. The surface roughness Ra of the solder resist layer surface 9 is 0.03 μm, the surface roughness Ra of the bottom 12 of the first opening is 0.05 μm, and the surface roughness Ra of the bottom 13 of the second opening is 0. .40 μm. Furthermore, when the periphery of the opening of the solder resist layer 3 and the bottom 12 of the first opening and the bottom 13 of the second opening were observed with a microscope, no smear remained.

(実施例26)
工程(C1)の露光量を200mJ/cmで行い、工程(B)の後に平滑化処理(80℃、30秒)を行うこと以外は実施例23と同様の方法で作製したプリント配線板の各部の測定を行ったところ、ソルダーレジスト層表面9から第一開口部の底部12までの深さを測定したところ、深さは18.0μmであり、第一開口部上部の開口幅15は600μm、第一開口部底部の開口幅16は600μmであった。ソルダーレジスト層表面9から第二開口部の底部13までの深さを測定したところ、深さは43.5μmであり、第二開口部上部の開口幅17は300μm、第二開口部底部の開口幅18は320μmであった。ソルダーレジスト層表面9の表面粗さRaは0.03μmであり、第一開口部の底部12の表面粗さRaは0.05μmであり、第二開口部の底部13の表面粗さRaは0.08μmであった。さらに、ソルダーレジスト層3の開口部の周囲および第一開口部の底部12と第二開口部の底部13を顕微鏡観察したところ、スミアの残留は確認できなかった。
(Example 26)
The printed wiring board produced by the method similar to Example 23 except performing the exposure amount of a process (C1) at 200 mJ / cm < 2 >, and performing a smoothing process (80 degreeC, 30 second) after a process (B). When each part was measured, the depth from the solder resist layer surface 9 to the bottom 12 of the first opening was measured. The depth was 18.0 μm, and the opening width 15 at the top of the first opening was 600 μm. The opening width 16 at the bottom of the first opening was 600 μm. When the depth from the solder resist layer surface 9 to the bottom 13 of the second opening was measured, the depth was 43.5 μm, the opening width 17 at the top of the second opening was 300 μm, and the opening at the bottom of the second opening The width 18 was 320 μm. The surface roughness Ra of the solder resist layer surface 9 is 0.03 μm, the surface roughness Ra of the bottom 12 of the first opening is 0.05 μm, and the surface roughness Ra of the bottom 13 of the second opening is 0. 0.08 μm. Furthermore, when the periphery of the opening of the solder resist layer 3 and the bottom 12 of the first opening and the bottom 13 of the second opening were observed with a microscope, no smear remained.

実施例23から26では、ソルダーレジスト層3の第一開口部上部の開口幅15が第一開口部底部の開口幅16以下である構造Aを有するプリント配線板が得られた。これらのプリント配線板では、ソルダーレジスト層3とアンダーフィルとの接着強度が向上することから、プリント配線板の絶縁信頼性を向上させる効果が得られる。また、実施例23から26によって製造されたプリント配線板は、ソルダーレジスト層3の第一開口部11における開口部上部の開口幅15が開口部底部の開口幅16以下である構造Aを有する上に、尚且つ第二開口部14における開口部上部の開口幅17が開口部底部の開口幅18以下である構造Bを有することによって、ソルダーレジスト層3とアンダーフィルとの接着強度が向上することから、プリント配線板の絶縁信頼性を向上させることができ、尚且つ半田と接続部2との接着強度が向上することから、接続部2に配置した半田ボールを介して、電子部品を接続する場合、両者の間に高い接続信頼性を得ることができる。   In Examples 23 to 26, a printed wiring board having a structure A in which the opening width 15 at the upper part of the first opening of the solder resist layer 3 is equal to or smaller than the opening width 16 at the bottom of the first opening is obtained. In these printed wiring boards, since the adhesive strength between the solder resist layer 3 and the underfill is improved, the effect of improving the insulation reliability of the printed wiring board can be obtained. Further, the printed wiring board manufactured according to Examples 23 to 26 has a structure A in which the opening width 15 at the top of the opening in the first opening 11 of the solder resist layer 3 is equal to or less than the opening width 16 at the bottom of the opening. In addition, the adhesive strength between the solder resist layer 3 and the underfill is improved by having the structure B in which the opening width 17 at the top of the opening in the second opening 14 is equal to or less than the opening width 18 at the bottom of the opening. Therefore, since the insulation reliability of the printed wiring board can be improved and the adhesive strength between the solder and the connection portion 2 is improved, the electronic components are connected via the solder balls arranged in the connection portion 2. In this case, high connection reliability can be obtained between the two.

また、ソルダーレジスト層3の第二開口部14における開口部上部の開口幅17が開口部底部の開口幅18より小さいために、ソルダーレジスト層3が半田に食い込み、そのアンカー効果によって、実施例25と実施例26のプリント配線板は、ソルダーレジスト層3の第二開口部14における開口部上部の開口幅17が開口部底部の開口幅18と等しい実施例23と実施例24のプリント配線板よりも、高い接続信頼性が得られる。また、平滑化処理によって第二開口部の底部13の表面粗さRaが低下した実施例24と実施例26のプリント配線板は、実施例23と実施例25のプリント配線板よりも、ソルダーレジスト層3の強度が高く、プリント配線板の信頼性を向上させることができる。   In addition, since the opening width 17 at the top of the opening in the second opening 14 of the solder resist layer 3 is smaller than the opening width 18 at the bottom of the opening, the solder resist layer 3 bites into the solder, and the anchor effect causes Example 25. In the printed wiring board of Example 26, the opening width 17 at the top of the second opening 14 of the solder resist layer 3 is equal to the opening width 18 at the bottom of the opening. However, high connection reliability can be obtained. Further, the printed wiring boards of Example 24 and Example 26 in which the surface roughness Ra of the bottom portion 13 of the second opening was reduced by the smoothing treatment were more solder resist than the printed wiring boards of Examples 23 and 25. The strength of the layer 3 is high, and the reliability of the printed wiring board can be improved.

実施例27〜34は、図9の製造方法で、プリント配線板を製造している。   In Examples 27 to 34, a printed wiring board is manufactured by the manufacturing method of FIG.

(実施例27)
<工程(A1)>
銅張積層板(面積170mm×200mm、銅箔厚18μm、基材厚み0.4mm)の一部を600μm×600μmの部品搭載部として想定した領域を設定し、その領域内にエッチングレジストを使用したサブトラクティブ法にて、直径100μmの円形の接続部2を有する回路基板を製造した。次に、ドライフィルム状ソルダーレジスト(太陽インキ製造株式会社製、商品名:PFR−800 AUS410)を真空熱圧着させた。これにより絶縁基板1表面にドライ膜厚が38.0μmの第一ソルダーレジスト層3−1を形成した。
(Example 27)
<Process (A1)>
A region assuming a part of a copper-clad laminate (area 170 mm × 200 mm, copper foil thickness 18 μm, substrate thickness 0.4 mm) as a component mounting portion of 600 μm × 600 μm was set, and an etching resist was used in the region. A circuit board having a circular connection portion 2 having a diameter of 100 μm was manufactured by the subtractive method. Next, a dry film solder resist (manufactured by Taiyo Ink Manufacturing Co., Ltd., trade name: PFR-800 AUS410) was vacuum thermocompression bonded. As a result, a first solder resist layer 3-1 having a dry film thickness of 38.0 μm was formed on the surface of the insulating substrate 1.

<工程(B1)>
次に、キャリアフィルムを剥離した後、10質量%のメタケイ酸ナトリウム水溶液(液温度25℃)に26秒間浸漬することで、第一ソルダーレジスト層3−1の薄膜化処理を行った。その後、ミセル除去処理、水洗処理、乾燥処理を行い、第一ソルダーレジスト層3−1から接続部2を露出させた。薄膜化処理後の第一ソルダーレジスト層3−1表面から接続部2上部までの高さを測定したところ、高さは5.0μmであった。
<Process (B1)>
Next, after peeling off the carrier film, the first solder resist layer 3-1 was thinned by being immersed in a 10% by mass aqueous sodium metasilicate solution (liquid temperature: 25 ° C.) for 26 seconds. Then, the micelle removal process, the water washing process, and the drying process were performed, and the connection part 2 was exposed from the 1st soldering resist layer 3-1. When the height from the surface of the first solder resist layer 3-1 after the thinning treatment to the upper part of the connection part 2 was measured, the height was 5.0 μm.

<工程(C1)>
次に、密着露光機にて、300mJ/cmのエネルギーにて第一ソルダーレジスト層3−1の全面に露光を実施した。
<Process (C1)>
Next, the entire surface of the first solder resist layer 3-1 was exposed with an energy of 300 mJ / cm 2 using a contact exposure machine.

<工程(A2)>
次に、工程(C1)が完了した第一ソルダーレジスト層3−1の上からソルダーレジストフィルム(太陽インキ製造株式会社製、商品名:PFR−800 AUS410)を真空熱圧着させた。これにより第一ソルダーレジスト層3−1表面にドライ膜厚が28.0μmの第二ソルダーレジスト層3−2が形成され、絶縁基板1表面から第二ソルダーレジスト層3−2の表面までのドライ膜厚は41.0μmとなった。
<Process (A2)>
Next, a solder resist film (manufactured by Taiyo Ink Manufacturing Co., Ltd., trade name: PFR-800 AUS410) was vacuum thermocompression bonded from above the first solder resist layer 3-1 in which the step (C1) was completed. As a result, a second solder resist layer 3-2 having a dry film thickness of 28.0 μm is formed on the surface of the first solder resist layer 3-1, and dryness from the surface of the insulating substrate 1 to the surface of the second solder resist layer 3-2 is performed. The film thickness was 41.0 μm.

<工程(C2)>
次に、電子部品搭載部として想定した領域以外に活性光線が照射されるようなパターンを有するフォトマスク8を用いて、密着露光機にて、300mJ/cmのエネルギーにて、第二ソルダーレジスト層3−2に露光を実施した。
<Process (C2)>
Next, using a photomask 8 having a pattern in which an actinic ray is irradiated in a region other than the region assumed as the electronic component mounting portion, the second solder resist at an energy of 300 mJ / cm 2 using a contact exposure machine. Layer 3-2 was exposed.

<工程(B2)>
次に、キャリアフィルムを剥離した後、10質量%のメタケイ酸ナトリウム水溶液(液温度25℃)に19秒間浸漬することで、未露光部の第二ソルダーレジスト層3−2の薄膜化処理を行った。その後、ミセル除去処理、水洗処理、乾燥処理を行い、第一開口部11を形成した。第二ソルダーレジスト層3−2表面から第一開口部の底部12までの深さを測定したところ、深さは18.0μmであった。
<Process (B2)>
Next, after the carrier film is peeled off, the second solder resist layer 3-2 in the unexposed area is thinned by being immersed in a 10% by mass aqueous sodium metasilicate solution (liquid temperature 25 ° C.) for 19 seconds. It was. Then, the micelle removal process, the water washing process, and the drying process were performed, and the 1st opening part 11 was formed. When the depth from the surface of the second solder resist layer 3-2 to the bottom 12 of the first opening was measured, the depth was 18.0 μm.

<工程(C3)>
次に、接続部2の端部から外側に100μm外側までの領域以外に活性光線が照射されるようなパターンを有するフォトマスク8を用いて、密着露光機にて、300mJ/cmのエネルギーにて、第二ソルダーレジスト層3−2に露光を実施した。
<Process (C3)>
Next, using a photomask 8 having a pattern in which actinic rays are irradiated outside the region from the end of the connection portion 2 to the outside to the outside of 100 μm, the contact exposure machine is used to increase the energy to 300 mJ / cm 2 . Then, the second solder resist layer 3-2 was exposed.

<工程(D)>
1質量%の炭酸ナトリウム水溶液(液温度30℃、スプレー圧0.15MPa)を用いて15秒間現像処理を行うことで、未露光部の第二ソルダーレジスト層3−2が除去され、第二ソルダーレジスト層3−2によって覆われていた、第一ソルダーレジスト層3−1から露出した状態の接続部2と接続部周囲の第一ソルダーレジスト層3−1が再び露出し、第一開口部の底部12の第二ソルダーレジスト層3−2と第二開口部の底部13の第一ソルダーレジスト層3−1が膜減りしていた。第一開口部の底部12から第二開口部の底部13までの深さは10.0μmであり、ソルダーレジスト層表面9から第一開口部の底部12までの深さを測定したところ、深さは18.5μmであり、第一開口部上部の開口幅15は600μm、第一開口部底部の開口幅16は600μmであった。また、ソルダーレジスト層表面9から第二開口部の底部13までの深さは28.5μmであり、第二開口部上部の開口幅17は300μm、第二開口部底部の開口幅18は300μmであった。
<Process (D)>
The second solder resist layer 3-2 in the unexposed area is removed by performing development for 15 seconds using a 1% by mass sodium carbonate aqueous solution (liquid temperature 30 ° C., spray pressure 0.15 MPa), and the second solder The connection part 2 exposed from the first solder resist layer 3-1 covered with the resist layer 3-2 and the first solder resist layer 3-1 around the connection part are exposed again, and the first opening part is exposed. The second solder resist layer 3-2 at the bottom 12 and the first solder resist layer 3-1 at the bottom 13 of the second opening were reduced. The depth from the bottom 12 of the first opening to the bottom 13 of the second opening is 10.0 μm, and the depth from the solder resist layer surface 9 to the bottom 12 of the first opening is measured. Was 18.5 μm, the opening width 15 at the top of the first opening was 600 μm, and the opening width 16 at the bottom of the first opening was 600 μm. The depth from the solder resist layer surface 9 to the bottom 13 of the second opening is 28.5 μm, the opening width 17 at the top of the second opening is 300 μm, and the opening width 18 at the bottom of the second opening is 300 μm. there were.

また、超深度形状測定顕微鏡(株式会社キーエンス(KEYENCE)製、品番「VK−8500」)を用いて表面粗さを測定したところ、ソルダーレジスト層表面9の表面粗さRaは0.03μmであり、第一開口部の底部12の表面粗さRaは0.40μmであり、第二開口部の底部13の表面粗さRaは0.42μmであった。さらに、ソルダーレジスト層表面9および第一開口部の底部12と第二開口部の底部13を顕微鏡観察したところ、スミアの残留は確認できなかった。   Further, when the surface roughness was measured using an ultra-deep shape measuring microscope (manufactured by KEYENCE, product number “VK-8500”), the surface roughness Ra of the solder resist layer surface 9 was 0.03 μm. The surface roughness Ra of the bottom 12 of the first opening was 0.40 μm, and the surface roughness Ra of the bottom 13 of the second opening was 0.42 μm. Furthermore, when the solder resist layer surface 9, the bottom 12 of the first opening, and the bottom 13 of the second opening were observed with a microscope, no smear remained.

超深度形状測定顕微鏡(株式会社キーエンス製、品番「VK−8500」)による算術平均表面粗さRaは、JIS B0601−1994 表面粗さ−定義に準じた計算式を用いている。なお、測定領域は900μm、基準長さは40μmとした。 The arithmetic average surface roughness Ra by an ultra-deep shape measuring microscope (manufactured by Keyence Corporation, product number “VK-8500”) uses a calculation formula according to JIS B0601-1994 surface roughness-definition. The measurement area was 900 μm 2 and the reference length was 40 μm.

(実施例28)
工程(B1)の後に平滑化処理(80℃、30秒)を行うこと以外は実施例27と同様の方法で作製したプリント配線板の各部の測定を行ったところ、ソルダーレジスト層表面9から第一開口部の底部12までの深さを測定したところ、深さは18.5μmであり、第一開口部上部の開口幅15は600μm、第一開口部底部の開口幅16は600μmであった。ソルダーレジスト層表面9から第二開口部の底部13までの深さを測定したところ、深さは28.5μmであり、第二開口部上部の開口幅17は300μm、第二開口部底部の開口幅18は300μmであった。ソルダーレジスト層表面9の表面粗さRaは0.03μmであり、第一開口部の底部12の表面粗さRaは0.40μmであり、第二開口部の底部13の表面粗さRaは0.10μmであった。さらに、ソルダーレジスト層3の開口部の周囲および第一開口部の底部12と第二開口部の底部13を顕微鏡観察したところ、スミアの残留は確認できなかった。
(Example 28)
Each part of the printed wiring board produced by the same method as in Example 27 was measured except that the smoothing process (80 ° C., 30 seconds) was performed after the step (B1). When the depth to the bottom 12 of one opening was measured, the depth was 18.5 μm, the opening width 15 at the top of the first opening was 600 μm, and the opening width 16 at the bottom of the first opening was 600 μm. . When the depth from the solder resist layer surface 9 to the bottom 13 of the second opening was measured, the depth was 28.5 μm, the opening width 17 at the top of the second opening was 300 μm, and the opening at the bottom of the second opening The width 18 was 300 μm. The surface roughness Ra of the solder resist layer surface 9 is 0.03 μm, the surface roughness Ra of the bottom 12 of the first opening is 0.40 μm, and the surface roughness Ra of the bottom 13 of the second opening is 0. .10 μm. Furthermore, when the periphery of the opening of the solder resist layer 3 and the bottom 12 of the first opening and the bottom 13 of the second opening were observed with a microscope, no smear remained.

(実施例29)
工程(B2)の後に平滑化処理(80℃、30秒)を行うこと以外は実施例27と同様の方法で作製したプリント配線板の各部の測定を行ったところ、ソルダーレジスト層表面9から第一開口部の底部12までの深さを測定したところ、深さは18.5μmであり、第一開口部上部の開口幅15は600μm、第一開口部底部の開口幅16は600μmであった。ソルダーレジスト層表面9から第二開口部の底部13までの深さを測定したところ、深さは28.5μmであり、第二開口部上部の開口幅17は300μm、第二開口部底部の開口幅18は300μmであった。ソルダーレジスト層表面9の表面粗さRaは0.03μmであり、第一開口部の底部12の表面粗さRaは0.08μmであり、第二開口部の底部13の表面粗さRaは0.40μmであった。さらに、ソルダーレジスト層3の開口部の周囲および第一開口部の底部12と第二開口部の底部13を顕微鏡観察したところ、スミアの残留は確認できなかった。
(Example 29)
Each part of the printed wiring board produced by the same method as in Example 27 was measured except that the smoothing process (80 ° C., 30 seconds) was performed after the step (B2). When the depth to the bottom 12 of one opening was measured, the depth was 18.5 μm, the opening width 15 at the top of the first opening was 600 μm, and the opening width 16 at the bottom of the first opening was 600 μm. . When the depth from the solder resist layer surface 9 to the bottom 13 of the second opening was measured, the depth was 28.5 μm, the opening width 17 at the top of the second opening was 300 μm, and the opening at the bottom of the second opening The width 18 was 300 μm. The surface roughness Ra of the solder resist layer surface 9 is 0.03 μm, the surface roughness Ra of the bottom 12 of the first opening is 0.08 μm, and the surface roughness Ra of the bottom 13 of the second opening is 0. .40 μm. Furthermore, when the periphery of the opening of the solder resist layer 3 and the bottom 12 of the first opening and the bottom 13 of the second opening were observed with a microscope, no smear remained.

(実施例30)
工程(B1)と工程(B2)の後に平滑化処理(80℃、30秒)を行うこと以外は実施例27と同様の方法で作製したプリント配線板の各部の測定を行ったところ、ソルダーレジスト層表面9から第一開口部の底部12までの深さを測定したところ、深さは18.5μmであり、第一開口部上部の開口幅15は600μm、第一開口部底部の開口幅16は600μmであった。ソルダーレジスト層表面9から第二開口部の底部13までの深さを測定したところ、深さは28.5μmであり、第二開口部上部の開口幅17は300μm、第二開口部底部の開口幅18は300μmであった。ソルダーレジスト層表面9の表面粗さRaは0.03μmであり、第一開口部の底部12の表面粗さRaは0.08μmであり、第二開口部の底部13の表面粗さRaは0.10μmであった。さらに、ソルダーレジスト層3の開口部の周囲および第一開口部の底部12と第二開口部の底部13を顕微鏡観察したところ、スミアの残留は確認できなかった。
(Example 30)
When each part of the printed wiring board produced by the same method as Example 27 was measured except performing the smoothing process (80 ° C., 30 seconds) after the steps (B1) and (B2), the solder resist When the depth from the layer surface 9 to the bottom 12 of the first opening was measured, the depth was 18.5 μm, the opening width 15 at the top of the first opening was 600 μm, and the opening width 16 at the bottom of the first opening. Was 600 μm. When the depth from the solder resist layer surface 9 to the bottom 13 of the second opening was measured, the depth was 28.5 μm, the opening width 17 at the top of the second opening was 300 μm, and the opening at the bottom of the second opening The width 18 was 300 μm. The surface roughness Ra of the solder resist layer surface 9 is 0.03 μm, the surface roughness Ra of the bottom 12 of the first opening is 0.08 μm, and the surface roughness Ra of the bottom 13 of the second opening is 0. .10 μm. Furthermore, when the periphery of the opening of the solder resist layer 3 and the bottom 12 of the first opening and the bottom 13 of the second opening were observed with a microscope, no smear remained.

(実施例31)
工程(C2)の露光量を200mJ/cmで行うこと以外は実施例27と同様の方法で作製したプリント配線板の各部の測定を行ったところ、ソルダーレジスト層表面9から第一開口部の底部12までの深さを測定したところ、深さは18.5μmであり、第一開口部上部の開口幅15は600μm、第一開口部底部の開口幅16は620μmであった。ソルダーレジスト層表面9から第二開口部の底部13までの深さを測定したところ、深さは28.5μmであり、第二開口部上部の開口幅17は300μm、第二開口部底部の開口幅18は300μmであった。ソルダーレジスト層表面9の表面粗さRaは0.03μmであり、第一開口部の底部12の表面粗さRaは0.40μmであり、第二開口部の底部13の表面粗さRaは0.40μmであった。さらに、ソルダーレジスト層3の開口部の周囲および第一開口部の底部12と第二開口部の底部13を顕微鏡観察したところ、スミアの残留は確認できなかった。
(Example 31)
When each part of the printed wiring board produced by the same method as in Example 27 was measured except that the exposure amount in the step (C2) was 200 mJ / cm 2 , the first opening portion from the solder resist layer surface 9 was measured. When the depth to the bottom 12 was measured, the depth was 18.5 μm, the opening width 15 at the top of the first opening was 600 μm, and the opening width 16 at the bottom of the first opening was 620 μm. When the depth from the solder resist layer surface 9 to the bottom 13 of the second opening was measured, the depth was 28.5 μm, the opening width 17 at the top of the second opening was 300 μm, and the opening at the bottom of the second opening The width 18 was 300 μm. The surface roughness Ra of the solder resist layer surface 9 is 0.03 μm, the surface roughness Ra of the bottom 12 of the first opening is 0.40 μm, and the surface roughness Ra of the bottom 13 of the second opening is 0. .40 μm. Furthermore, when the periphery of the opening of the solder resist layer 3 and the bottom 12 of the first opening and the bottom 13 of the second opening were observed with a microscope, no smear remained.

(実施例32)
工程(B1)の後に平滑化処理(80℃、30秒)を行い、工程(C2)の露光量を200mJ/cmで行うこと以外は実施例27と同様の方法で作製したプリント配線板の各部の測定を行ったところ、ソルダーレジスト層表面9から第一開口部の底部12までの深さを測定したところ、深さは18.5μmであり、第一開口部上部の開口幅15は600μm、第一開口部底部の開口幅16は620μmであった。ソルダーレジスト層表面9から第二開口部の底部13までの深さを測定したところ、深さは28.5μmであり、第二開口部上部の開口幅17は300μm、第二開口部底部の開口幅18は300μmであった。ソルダーレジスト層表面9の表面粗さRaは0.03μmであり、第一開口部の底部12の表面粗さRaは0.40μmであり、第二開口部の底部13の表面粗さRaは0.10μmであった。さらに、ソルダーレジスト層3の開口部の周囲および第一開口部の底部12と第二開口部の底部13を顕微鏡観察したところ、スミアの残留は確認できなかった。
(Example 32)
The printed wiring board produced by the method similar to Example 27 except performing a smoothing process (80 degreeC, 30 second) after a process (B1), and performing the exposure amount of a process (C2) at 200 mJ / cm < 2 >. When each part was measured, the depth from the solder resist layer surface 9 to the bottom 12 of the first opening was measured, the depth was 18.5 μm, and the opening width 15 at the top of the first opening was 600 μm. The opening width 16 at the bottom of the first opening was 620 μm. When the depth from the solder resist layer surface 9 to the bottom 13 of the second opening was measured, the depth was 28.5 μm, the opening width 17 at the top of the second opening was 300 μm, and the opening at the bottom of the second opening The width 18 was 300 μm. The surface roughness Ra of the solder resist layer surface 9 is 0.03 μm, the surface roughness Ra of the bottom 12 of the first opening is 0.40 μm, and the surface roughness Ra of the bottom 13 of the second opening is 0. .10 μm. Furthermore, when the periphery of the opening of the solder resist layer 3 and the bottom 12 of the first opening and the bottom 13 of the second opening were observed with a microscope, no smear remained.

(実施例33)
工程(C2)の露光量を200mJ/cmで行い、工程(B2)の後に平滑化処理(80℃、30秒)を行うこと以外は実施例27と同様の方法で作製したプリント配線板の各部の測定を行ったところ、ソルダーレジスト層表面9から第一開口部の底部12までの深さを測定したところ、深さは18.5μmであり、第一開口部上部の開口幅15は600μm、第一開口部底部の開口幅16は620μmであった。ソルダーレジスト層表面9から第二開口部の底部13までの深さを測定したところ、深さは28.5μmであり、第二開口部上部の開口幅17は300μm、第二開口部底部の開口幅18は300μmであった。ソルダーレジスト層表面9の表面粗さRaは0.03μmであり、第一開口部の底部12の表面粗さRaは0.08μmであり、第二開口部の底部13の表面粗さRaは0.40μmであった。さらに、ソルダーレジスト層3の開口部の周囲および第一開口部の底部12と第二開口部の底部13を顕微鏡観察したところ、スミアの残留は確認できなかった。
(Example 33)
The printed wiring board produced by the method similar to Example 27 except performing the exposure amount of a process (C2) at 200 mJ / cm < 2 >, and performing a smoothing process (80 degreeC, 30 second) after a process (B2). When each part was measured, the depth from the solder resist layer surface 9 to the bottom 12 of the first opening was measured, the depth was 18.5 μm, and the opening width 15 at the top of the first opening was 600 μm. The opening width 16 at the bottom of the first opening was 620 μm. When the depth from the solder resist layer surface 9 to the bottom 13 of the second opening was measured, the depth was 28.5 μm, the opening width 17 at the top of the second opening was 300 μm, and the opening at the bottom of the second opening The width 18 was 300 μm. The surface roughness Ra of the solder resist layer surface 9 is 0.03 μm, the surface roughness Ra of the bottom 12 of the first opening is 0.08 μm, and the surface roughness Ra of the bottom 13 of the second opening is 0. .40 μm. Furthermore, when the periphery of the opening of the solder resist layer 3 and the bottom 12 of the first opening and the bottom 13 of the second opening were observed with a microscope, no smear remained.

(実施例34)
工程(B1)と工程(B2)の後に平滑化処理(80℃、30秒)を行い、工程(C2)の露光量を200mJ/cmで行うこと以外は実施例27と同様の方法で作製したプリント配線板の各部の測定を行ったところ、ソルダーレジスト層表面9から第一開口部の底部12までの深さを測定したところ、深さは18.5μmであり、第一開口部上部の開口幅15は600μm、第一開口部底部の開口幅16は620μmであった。ソルダーレジスト層表面9から第二開口部の底部13までの深さを測定したところ、深さは28.5μmであり、第二開口部上部の開口幅17は300μm、第二開口部底部の開口幅18は300μmであった。ソルダーレジスト層表面9の表面粗さRaは0.03μmであり、第一開口部の底部12の表面粗さRaは0.08μmであり、第二開口部の底部13の表面粗さRaは0.10μmであった。さらに、ソルダーレジスト層3の開口部の周囲および第一開口部の底部12と第二開口部の底部13を顕微鏡観察したところ、スミアの残留は確認できなかった。
(Example 34)
Fabricated in the same manner as in Example 27, except that smoothing treatment (80 ° C., 30 seconds) is performed after step (B1) and step (B2), and the exposure amount in step (C2) is performed at 200 mJ / cm 2. As a result of measuring each part of the printed wiring board, when measuring the depth from the solder resist layer surface 9 to the bottom 12 of the first opening, the depth is 18.5 μm, The opening width 15 was 600 μm, and the opening width 16 at the bottom of the first opening was 620 μm. When the depth from the solder resist layer surface 9 to the bottom 13 of the second opening was measured, the depth was 28.5 μm, the opening width 17 at the top of the second opening was 300 μm, and the opening at the bottom of the second opening The width 18 was 300 μm. The surface roughness Ra of the solder resist layer surface 9 is 0.03 μm, the surface roughness Ra of the bottom 12 of the first opening is 0.08 μm, and the surface roughness Ra of the bottom 13 of the second opening is 0. .10 μm. Furthermore, when the periphery of the opening of the solder resist layer 3 and the bottom 12 of the first opening and the bottom 13 of the second opening were observed with a microscope, no smear remained.

実施例27から34では、ソルダーレジスト層3の第一開口部上部の開口幅15が第一開口部底部の開口幅16以下である構造Aを有するプリント配線板が得られた。これらのプリント配線板では、ソルダーレジスト層3とアンダーフィルとの接着強度が向上することから、プリント配線板の絶縁信頼性を向上させる効果が得られる。また、実施例27から34によって製造されたプリント配線板は、ソルダーレジスト層3の第一開口部11における開口部上部の開口幅15が開口部底部の開口幅16以下である構造Aを有する上に、尚且つ第二開口部14における開口部上部の開口幅17が開口部底部の開口幅18以下である構造Bを有することによって、ソルダーレジスト層3とアンダーフィルとの接着強度が向上することから、プリント配線板の絶縁信頼性を向上させることができ、尚且つ半田と接続部2との接着強度が向上することから、接続部2に配置した半田ボールを介して、電子部品を接続する場合、両者の間に高い接続信頼性を得ることができる。   In Examples 27 to 34, printed wiring boards having a structure A in which the opening width 15 at the top of the first opening of the solder resist layer 3 was equal to or less than the opening width 16 at the bottom of the first opening were obtained. In these printed wiring boards, since the adhesive strength between the solder resist layer 3 and the underfill is improved, the effect of improving the insulation reliability of the printed wiring board can be obtained. Further, the printed wiring board manufactured according to Examples 27 to 34 has a structure A in which the opening width 15 at the top of the opening in the first opening 11 of the solder resist layer 3 is equal to or less than the opening width 16 at the bottom of the opening. In addition, the adhesive strength between the solder resist layer 3 and the underfill is improved by having the structure B in which the opening width 17 at the top of the opening in the second opening 14 is equal to or less than the opening width 18 at the bottom of the opening. Therefore, since the insulation reliability of the printed wiring board can be improved and the adhesive strength between the solder and the connection portion 2 is improved, the electronic components are connected via the solder balls arranged in the connection portion 2. In this case, high connection reliability can be obtained between the two.

また、ソルダーレジスト層3の第一開口部11における開口部上部の開口幅15が開口部底部の開口幅16より小さいため、ソルダーレジスト層3がアンダーフィルに食い込み、そのアンカー効果によって、実施例31〜34のプリント配線板は、ソルダーレジスト層3の第一開口部11における開口部上部の開口幅15が開口部底部の開口幅16と等しい実施例27〜30のプリント配線板よりも、高い絶縁信頼性が得られる。また、平滑化処理によって第一開口部の底部12の表面粗さRaが低下した実施例29、33のプリント配線板、第二開口部の底部13の表面粗さRaが低下した実施例28、32のプリント配線板、および第一開口部の底部12と第二開口部の底部13の表面粗さRaが低下した実施例30、34のプリント配線板は、実施例27、31のプリント配線板よりも、ソルダーレジスト層3の強度が高く、プリント配線板の信頼性を向上させることができる   Further, since the opening width 15 at the top of the opening in the first opening 11 of the solder resist layer 3 is smaller than the opening width 16 at the bottom of the opening, the solder resist layer 3 bites into the underfill, and the anchor effect causes Example 31. The printed wiring boards of .about.34 have higher insulation than the printed wiring boards of Examples 27 to 30, in which the opening width 15 at the top of the opening in the first opening 11 of the solder resist layer 3 is equal to the opening width 16 at the bottom of the opening. Reliability is obtained. In addition, the printed wiring board of Examples 29 and 33 in which the surface roughness Ra of the bottom 12 of the first opening was reduced by the smoothing process, and the Example 28 in which the surface roughness Ra of the bottom 13 of the second opening was reduced. 32, and the printed wiring boards of Examples 30 and 34 in which the surface roughness Ra of the bottom 12 of the first opening and the bottom 13 of the second opening is reduced are the printed wiring boards of Examples 27 and 31. The strength of the solder resist layer 3 is higher than that, and the reliability of the printed wiring board can be improved.

実施例35〜36は、図10の製造方法で、プリント配線板を製造している。   In Examples 35 to 36, a printed wiring board is manufactured by the manufacturing method of FIG.

(実施例35)
<工程(A1)>
銅張積層板(面積170mm×200mm、銅箔厚18μm、基材厚み0.4mm)の一部を600μm×600μmの電子部品搭載部として想定した領域を設定し、その領域内にエッチングレジストを使用したサブトラクティブ法にて、直径100μmの円形の接続部2を有する回路基板を製造した。次に、ドライフィルム状ソルダーレジスト(太陽インキ製造株式会社製、商品名:PFR−800 AUS410)を真空熱圧着させた。これにより絶縁基板1表面にドライ膜厚が38.0μmの第一ソルダーレジスト層3−1を形成した。
(Example 35)
<Process (A1)>
Set an area assuming a part of a copper-clad laminate (area 170 mm x 200 mm, copper foil thickness 18 μm, substrate thickness 0.4 mm) as an electronic component mounting part of 600 μm x 600 μm, and use an etching resist in that area A circuit board having a circular connection portion 2 having a diameter of 100 μm was manufactured by the subtractive method. Next, a dry film solder resist (manufactured by Taiyo Ink Manufacturing Co., Ltd., trade name: PFR-800 AUS410) was vacuum thermocompression bonded. As a result, a first solder resist layer 3-1 having a dry film thickness of 38.0 μm was formed on the surface of the insulating substrate 1.

<工程(B1)>
次に、キャリアフィルムを剥離した後、10質量%のメタケイ酸ナトリウム水溶液(液温度25℃)に26秒間浸漬することで、第一ソルダーレジスト層3−1の薄膜化処理を行った。その後、ミセル除去処理、水洗処理、乾燥処理を行い、第一ソルダーレジスト層3−1から接続部2を露出させた。薄膜化処理後の第一ソルダーレジスト層3−1表面から接続部2上部までの高さを測定したところ、高さは5.0μmであった。
<Process (B1)>
Next, after peeling off the carrier film, the first solder resist layer 3-1 was thinned by being immersed in a 10% by mass aqueous sodium metasilicate solution (liquid temperature: 25 ° C.) for 26 seconds. Then, the micelle removal process, the water washing process, and the drying process were performed, and the connection part 2 was exposed from the 1st soldering resist layer 3-1. When the height from the surface of the first solder resist layer 3-1 after the thinning treatment to the upper part of the connection part 2 was measured, the height was 5.0 μm.

<工程(C1)>
次に、密着露光機にて、300mJ/cmのエネルギーにて第一ソルダーレジスト層3−1の全面に露光を実施した。
<Process (C1)>
Next, the entire surface of the first solder resist layer 3-1 was exposed with an energy of 300 mJ / cm 2 using a contact exposure machine.

<工程(A2)>
次に、工程(C1)が完了した第一ソルダーレジスト層3−1の上からソルダーレジストフィルム(太陽インキ製造株式会社製、商品名:PFR−800 AUS410)を真空熱圧着させた。これにより第一ソルダーレジスト層3−1表面にドライ膜厚が18.0μmの第二ソルダーレジスト層3−2が形成され、絶縁基板1表面から第二ソルダーレジスト層3−2の表面までのドライ膜厚は31.0μmとなった。
<Process (A2)>
Next, a solder resist film (manufactured by Taiyo Ink Manufacturing Co., Ltd., trade name: PFR-800 AUS410) was vacuum thermocompression bonded from above the first solder resist layer 3-1 in which the step (C1) was completed. As a result, a second solder resist layer 3-2 having a dry film thickness of 18.0 μm is formed on the surface of the first solder resist layer 3-1, and dryness from the surface of the insulating substrate 1 to the surface of the second solder resist layer 3-2 is performed. The film thickness was 31.0 μm.

<工程(C2)>
次に、接続部2の端部から外側に100μm外側までの領域以外に活性光線が照射されるようなパターンを有するフォトマスク8を用いて、密着露光機にて、300mJ/cmのエネルギーにて、第二ソルダーレジスト層3−2に露光を実施した。
<Process (C2)>
Next, using a photomask 8 having a pattern in which actinic rays are irradiated outside the region from the end of the connection portion 2 to the outside to the outside of 100 μm, the contact exposure machine is used to increase the energy to 300 mJ / cm 2 . Then, the second solder resist layer 3-2 was exposed.

<工程(D1)>
次に、キャリアフィルムを剥離した後、1質量%の炭酸ナトリウム水溶液(液温度30℃、スプレー圧0.15MPa)を用いて22秒間現像処理を行うことで、未露光部の第二ソルダーレジスト層3−2が除去され、第二ソルダーレジスト層3−2によって覆われていた、第一ソルダーレジスト層3−1から露出した状態の接続部2と接続部周囲の第一ソルダーレジスト層3−1が再び露出し、第二開口部の底部13の第一ソルダーレジスト層3−1が膜減りしていた。第二ソルダーレジスト層3−2表面から第二開口部の底部13までの深さは18.5μmであり、第二開口部上部の開口幅17は300μm、第二開口部底部の開口幅18は300μmであった。
<Process (D1)>
Next, after peeling off the carrier film, the second solder resist layer in the unexposed area is developed for 22 seconds using a 1% by mass sodium carbonate aqueous solution (liquid temperature 30 ° C., spray pressure 0.15 MPa). The connection part 2 exposed from the first solder resist layer 3-1 and the first solder resist layer 3-1 around the connection part, which have been removed by 3-2 and covered with the second solder resist layer 3-2. Was exposed again, and the film of the first solder resist layer 3-1 at the bottom 13 of the second opening was reduced. The depth from the surface of the second solder resist layer 3-2 to the bottom 13 of the second opening is 18.5 μm, the opening width 17 at the top of the second opening is 300 μm, and the opening width 18 at the bottom of the second opening is It was 300 μm.

<工程(A3)>
次に、工程(D1)が完了した第一ソルダーレジスト層3−1および第二ソルダーレジスト層3−2の上からソルダーレジストフィルム(太陽インキ製造株式会社製、商品名:PFR−800 AUS410)を真空熱圧着させた。これにより、第一ソルダーレジスト層3−1および第二ソルダーレジスト層3−2表面にドライ膜厚が18.0μmの第三ソルダーレジスト層3−3が形成され、絶縁基板1表面から第三ソルダーレジスト層3−3の表面までのドライ膜厚は49.0μmとなった。
<Process (A3)>
Next, a solder resist film (manufactured by Taiyo Ink Manufacturing Co., Ltd., trade name: PFR-800 AUS410) is formed on the first solder resist layer 3-1 and the second solder resist layer 3-2 that have completed the step (D1). Vacuum thermocompression bonding was performed. As a result, a third solder resist layer 3-3 having a dry film thickness of 18.0 μm is formed on the surfaces of the first solder resist layer 3-1 and the second solder resist layer 3-2. The dry film thickness up to the surface of the resist layer 3-3 was 49.0 μm.

<工程(C3)>
次に、電子部品搭載部として想定した領域以外に活性光線が照射されるようなパターンを有するフォトマスク8を用いて、密着露光機にて、300mJ/cmのエネルギーにて、第三ソルダーレジスト層3−3に露光を実施した。
<Process (C3)>
Next, using a photomask 8 having a pattern in which actinic rays are irradiated in a region other than the region assumed as the electronic component mounting portion, the third solder resist is applied at an energy of 300 mJ / cm 2 with a contact exposure machine. Layer 3-3 was exposed.

<工程(D2)>
1質量%の炭酸ナトリウム水溶液(液温度30℃、スプレー圧0.15MPa)を用いて36秒間現像処理を行うことで、未露光部の第三ソルダーレジスト層3−3が除去され、第三ソルダーレジスト層3−3によって覆われていた、第二ソルダーレジスト層の表面であった第一開口部の底部12が露出し、第一ソルダーレジスト層3−1から露出した状態の接続部2と接続部周囲の第一ソルダーレジスト層3−1(第二開口部の底部13)が再び露出した。第三ソルダーレジスト層3−3の表面であるソルダーレジスト層表面9から第一開口部の底部12までの深さは18.0μmであり、第一開口部上部の開口幅15は600μm、第一開口部底部の開口幅16は600μmであった。ソルダーレジスト層表面9から第二開口部の底部13までの深さは36.5μmであり、第二開口部上部の開口幅17は300μm、第二開口部底部の開口幅18は300μmであった。
<Process (D2)>
The third solder resist layer 3-3 in the unexposed area is removed by performing a development process for 36 seconds using a 1 mass% aqueous sodium carbonate solution (liquid temperature 30 ° C., spray pressure 0.15 MPa), and the third solder is removed. The bottom 12 of the first opening that was the surface of the second solder resist layer, which was covered with the resist layer 3-3, is exposed and connected to the connection portion 2 exposed from the first solder resist layer 3-1. The first solder resist layer 3-1 (the bottom 13 of the second opening) around the part was exposed again. The depth from the solder resist layer surface 9 which is the surface of the third solder resist layer 3-3 to the bottom 12 of the first opening is 18.0 μm, the opening width 15 at the top of the first opening is 600 μm, the first The opening width 16 at the bottom of the opening was 600 μm. The depth from the solder resist layer surface 9 to the bottom 13 of the second opening was 36.5 μm, the opening width 17 at the top of the second opening was 300 μm, and the opening width 18 at the bottom of the second opening was 300 μm. .

また、超深度形状測定顕微鏡(株式会社キーエンス(KEYENCE)製、品番「VK−8500」)を用いて表面粗さを測定したところ、ソルダーレジスト層表面9と第一開口部の底部12の表面粗さRaは0.03μmであり、第二開口部の底部13の表面粗さRaは0.42μmであった。さらに、ソルダーレジスト層表面9および第一開口部の底部12と第二開口部の底部13を顕微鏡観察したところ、スミアの残留は確認できなかった。   Further, when the surface roughness was measured using an ultra-deep shape measuring microscope (manufactured by Keyence Corporation, product number “VK-8500”), the surface roughness of the solder resist layer surface 9 and the bottom 12 of the first opening was measured. The thickness Ra was 0.03 μm, and the surface roughness Ra of the bottom 13 of the second opening was 0.42 μm. Furthermore, when the solder resist layer surface 9, the bottom 12 of the first opening, and the bottom 13 of the second opening were observed with a microscope, no smear remained.

超深度形状測定顕微鏡(株式会社キーエンス製、品番「VK−8500」)による算術平均表面粗さRaは、JIS B0601−1994 表面粗さ−定義に準じた計算式を用いている。なお、測定領域は900μm、基準長さは40μmとした。 The arithmetic average surface roughness Ra by an ultra-deep shape measuring microscope (manufactured by Keyence Corporation, product number “VK-8500”) uses a calculation formula according to JIS B0601-1994 surface roughness-definition. The measurement area was 900 μm 2 and the reference length was 40 μm.

(実施例36)
工程(B1)の後に平滑化処理(80℃、30秒)を行うこと以外は実施例35と同様の方法で作製したプリント配線板の各部の測定を行ったところ、ソルダーレジスト層表面9から第一開口部の底部12までの深さを測定したところ、深さは18.0μmであり、第一開口部上部の開口幅15は600μm、第一開口部底部の開口幅16は600μmであった。ソルダーレジスト層表面9から第二開口部の底部13までの深さを測定したところ、深さは36.5μmであり、第二開口部上部の開口幅17は300μm、第二開口部底部の開口幅18は300μmであった。ソルダーレジスト層表面9の表面粗さRaは0.03μmであり、第一開口部の底部12の表面粗さRaは0.03μmであり、第二開口部の底部13の表面粗さRaは0.08μmであった。さらに、ソルダーレジスト層3の開口部の周囲および第一開口部の底部12と第二開口部の底部13を顕微鏡観察したところ、スミアの残留は確認できなかった。
(Example 36)
Each part of the printed wiring board produced by the same method as in Example 35 was measured except that the smoothing treatment (80 ° C., 30 seconds) was performed after the step (B1). When the depth to the bottom 12 of one opening was measured, the depth was 18.0 μm, the opening width 15 at the top of the first opening was 600 μm, and the opening width 16 at the bottom of the first opening was 600 μm. . When the depth from the solder resist layer surface 9 to the bottom 13 of the second opening was measured, the depth was 36.5 μm, the opening width 17 at the top of the second opening was 300 μm, and the opening at the bottom of the second opening The width 18 was 300 μm. The surface roughness Ra of the solder resist layer surface 9 is 0.03 μm, the surface roughness Ra of the bottom 12 of the first opening is 0.03 μm, and the surface roughness Ra of the bottom 13 of the second opening is 0. 0.08 μm. Furthermore, when the periphery of the opening of the solder resist layer 3 and the bottom 12 of the first opening and the bottom 13 of the second opening were observed with a microscope, no smear remained.

実施例35、36では、ソルダーレジスト層3の第一開口部上部の開口幅15が第一開口部底部の開口幅16以下である構造Aを有するプリント配線板が得られた。これらのプリント配線板では、ソルダーレジスト層3とアンダーフィルとの接着強度が向上することから、プリント配線板の絶縁信頼性を向上させる効果が得られる。また、実施例35、36によって製造されたプリント配線板は、ソルダーレジスト層3の第一開口部11における開口部上部の開口幅15が開口部底部の開口幅16以下である構造Aを有する上に、尚且つ第二開口部14における開口部上部の開口幅17が開口部底部の開口幅18以下である構造Bを有することによって、ソルダーレジスト層3とアンダーフィルとの接着強度が向上することから、プリント配線板の絶縁信頼性を向上させることができ、尚且つ半田と接続部2との接着強度が向上することから、接続部2に配置した半田ボールを介して、電子部品を接続する場合、両者の間に高い接続信頼性を得ることができる。   In Examples 35 and 36, a printed wiring board having a structure A in which the opening width 15 at the top of the first opening of the solder resist layer 3 is equal to or less than the opening width 16 at the bottom of the first opening was obtained. In these printed wiring boards, since the adhesive strength between the solder resist layer 3 and the underfill is improved, the effect of improving the insulation reliability of the printed wiring board can be obtained. Further, the printed wiring board manufactured according to Examples 35 and 36 has a structure A in which the opening width 15 at the top of the opening in the first opening 11 of the solder resist layer 3 is equal to or less than the opening width 16 at the bottom of the opening. In addition, the adhesive strength between the solder resist layer 3 and the underfill is improved by having the structure B in which the opening width 17 at the top of the opening in the second opening 14 is equal to or less than the opening width 18 at the bottom of the opening. Therefore, since the insulation reliability of the printed wiring board can be improved and the adhesive strength between the solder and the connection portion 2 is improved, the electronic components are connected via the solder balls arranged in the connection portion 2. In this case, high connection reliability can be obtained between the two.

また、平滑化処理によって第二開口部の底部13の表面粗さRaが低下した実施例36のプリント配線板は実施例35のプリント配線板よりもソルダーレジスト層3の強度が高く、プリント配線板の信頼性を向上させることができる   In addition, the printed wiring board of Example 36 in which the surface roughness Ra of the bottom portion 13 of the second opening is reduced by the smoothing treatment has higher strength of the solder resist layer 3 than the printed wiring board of Example 35, and the printed wiring board. Can improve the reliability of

(比較例3)
銅張積層板(面積170mm×200mm、銅箔厚18μm、基材厚み0.4mm)の一部を600μm×600μmの電子部品搭載部として想定した領域を設定し、その領域内にエッチングレジストを使用したサブトラクティブ法にて、直径100μmの円形の接続部2を有する回路基板を製造した。次に、ドライフィルム状ソルダーレジスト(太陽インキ製造株式会社製、商品名:PFR−800 AUS410)を真空熱圧着させた。これにより絶縁基板1表面からソルダーレジスト層表面9までのドライ膜厚が41.0μmのソルダーレジスト層3を形成した。その後、密着露光機を使用し、1000mJ/cmのエネルギーにてソルダーレジスト層3全面を露光し、さらに熱風乾燥機を使用して150℃にて30分の加熱を行った。
(Comparative Example 3)
Set an area assuming a part of a copper-clad laminate (area 170 mm x 200 mm, copper foil thickness 18 μm, substrate thickness 0.4 mm) as an electronic component mounting part of 600 μm x 600 μm, and use an etching resist in that area A circuit board having a circular connection portion 2 having a diameter of 100 μm was manufactured by the subtractive method. Next, a dry film solder resist (manufactured by Taiyo Ink Manufacturing Co., Ltd., trade name: PFR-800 AUS410) was vacuum thermocompression bonded. Thereby, the solder resist layer 3 having a dry film thickness of 41.0 μm from the surface of the insulating substrate 1 to the solder resist layer surface 9 was formed. Thereafter, the entire surface of the solder resist layer 3 was exposed with an energy of 1000 mJ / cm 2 using a contact exposure machine, and further heated at 150 ° C. for 30 minutes using a hot air dryer.

次に、電子部品搭載部として想定した領域にエキシマレーザ光(波長248nm、出力50W)を照射し、ソルダーレジスト層3に第一開口部11を形成した。   Next, excimer laser light (wavelength 248 nm, output 50 W) was irradiated to the region assumed as the electronic component mounting portion, and the first opening 11 was formed in the solder resist layer 3.

次に、接続部2の端部から外側に100μm外側までの領域にエキシマレーザ光(波長248nm、出力50W)を照射し、ソルダーレジスト層3から接続部2を露出させた。   Next, an excimer laser beam (wavelength 248 nm, output 50 W) was irradiated to an area from the end portion of the connection portion 2 to the outside by 100 μm to expose the connection portion 2 from the solder resist layer 3.

レーザ光を照射したソルダーレジスト層表面9を顕微鏡観察したところ、第一開口部11の形成と接続部2を露出させる際のレーザ光照射によって、ソルダーレジスト層表面9と第一開口部の底部12と接続部2上部と第二開口部の底部13にスミアが発生していた。   When the solder resist layer surface 9 irradiated with the laser beam was observed with a microscope, the solder resist layer surface 9 and the bottom portion 12 of the first opening portion were formed by forming the first opening 11 and irradiating the connecting portion 2 with the laser beam. In addition, smear was generated at the upper part of the connection part 2 and the bottom part 13 of the second opening.

次に、水酸化ナトリウムを主成分とした溶液(メルテックス(Meltex)株式会社製、商品名:エンプレート(ENPLATE、登録商標)MLB−496A)および1−メトキシ−2−プロパノールを含む溶液(メルテックス株式会社製、商品名:エンプレート(ENPLATE、登録商標)MLB−496B)と蒸留水の混合液に、スミアが発生したソルダーレジスト層3を60℃にて15分間浸漬し、スミアを膨潤させた。次いで、過マンガン酸ナトリウムを主成分とした溶液(メルテックス株式会社製、商品名:エンプレート(ENPLATE、登録商標)MLB−497A)および水酸化ナトリウムを主成分とする溶液(メルテックス株式会社製、商品名:エンプレート(ENPLATE、登録商標)MLB−497B)と蒸留水の混合液に80℃にて10分間浸漬して、膨潤したスミアを分解除去した。   Next, a solution containing sodium hydroxide as a main component (manufactured by Meltex Co., Ltd., trade name: ENPLATE (registered trademark) MLB-496A) and a solution containing 1-methoxy-2-propanol (Meltex) Made by Tex Co., Ltd., trade name: ENPLATE (registered trademark) MLB-496B) and a mixed solution of distilled water, the solder resist layer 3 in which smear is generated is immersed at 60 ° C. for 15 minutes to swell the smear It was. Next, a solution containing sodium permanganate as a main component (Meltex Co., Ltd., trade name: ENPLATE (registered trademark) MLB-497A) and a solution containing sodium hydroxide as a main component (Meltex Co., Ltd.) The product was soaked in a mixed solution of ENPLATE (registered trademark) MLB-497B) and distilled water at 80 ° C. for 10 minutes to decompose and remove the swollen smear.

また、ソルダーレジスト層表面9から第一開口部の底部12までの深さを測定したところ、深さは18.0μmであり、第一開口部上部の開口幅15は600μm、第一開口部底部の開口幅16は590μmであった。また、第一開口部の底部12から接続部2周囲の第二開口部の底部13までの深さを測定したところ、深さは10.0μmであり、第二開口部上部の開口幅17は300μm、第二開口部底部の開口幅18は290μmであった。また、ソルダーレジスト層表面9の表面粗さRaは0.80μmであり、第一開口部の底部12と第二開口部の底部13の表面粗さRaは0.90μmであった。さらに、第一開口部11周辺のソルダーレジスト層表面9と、第一開口部11と、接続部2周囲の第二開口部の底部13を顕微鏡観察したところ、ソルダーレジスト層3全面が粗面化されていた。   Further, when the depth from the solder resist layer surface 9 to the bottom 12 of the first opening was measured, the depth was 18.0 μm, the opening width 15 at the top of the first opening was 600 μm, and the bottom of the first opening The opening width 16 was 590 μm. Moreover, when the depth from the bottom 12 of the first opening to the bottom 13 of the second opening around the connecting portion 2 was measured, the depth was 10.0 μm, and the opening width 17 at the top of the second opening was The opening width 18 at the bottom of the second opening was 300 μm and 290 μm. Moreover, the surface roughness Ra of the solder resist layer surface 9 was 0.80 μm, and the surface roughness Ra of the bottom 12 of the first opening and the bottom 13 of the second opening was 0.90 μm. Further, when the surface of the solder resist layer 9 around the first opening 11, the first opening 11, and the bottom 13 of the second opening around the connecting portion 2 were observed with a microscope, the entire surface of the solder resist layer 3 was roughened. It had been.

(比較例4)
銅張積層板(面積170mm×200mm、銅箔厚18μm、基材厚み0.4mm)の一部を600μm×600μmの電子部品搭載部として想定した領域を設定し、その領域内にエッチングレジストを使用したサブトラクティブ法にて、直径100μmの円形の接続部2を有する回路基板を製造した。次に、ソルダーレジストフィルム(太陽インキ製造株式会社製、商品名:PFR−800 AUS410)を真空熱圧着させた。これにより絶縁基板1表面からソルダーレジスト層表面9までのドライ膜厚が41.0μmのソルダーレジスト層3を形成した。その後、密着露光機を使用し、1000mJ/cmのエネルギーにてソルダーレジスト層3全面を露光し、さらに熱風乾燥機を使用して150℃にて30分の加熱を行った。
(Comparative Example 4)
Set an area assuming a part of a copper-clad laminate (area 170 mm x 200 mm, copper foil thickness 18 μm, substrate thickness 0.4 mm) as an electronic component mounting part of 600 μm x 600 μm, and use an etching resist in that area A circuit board having a circular connection portion 2 having a diameter of 100 μm was manufactured by the subtractive method. Next, a solder resist film (trade name: PFR-800 AUS410, manufactured by Taiyo Ink Manufacturing Co., Ltd.) was subjected to vacuum thermocompression bonding. Thereby, the solder resist layer 3 having a dry film thickness of 41.0 μm from the surface of the insulating substrate 1 to the solder resist layer surface 9 was formed. Thereafter, the entire surface of the solder resist layer 3 was exposed with an energy of 1000 mJ / cm 2 using a contact exposure machine, and further heated at 150 ° C. for 30 minutes using a hot air dryer.

次に、ブラスト用レジストフィルム(三菱製紙株式会社製、商品名:MS7100)を熱圧着させた。次に、電子部品搭載部として想定した領域以外に活性光線が照射されるようなパターンを有するフォトマスク8を用いて、密着露光機にて、100mJ/cmのエネルギーにて、ブラスト用レジストフィルムに露光を実施し、その後、現像処理を行い、未露光のブラスト用レジストフィルムを除去した。 Next, a resist film for blasting (trade name: MS7100, manufactured by Mitsubishi Paper Industries Co., Ltd.) was thermocompression bonded. Next, using a photomask 8 having a pattern in which an actinic ray is irradiated in a region other than the region assumed as the electronic component mounting portion, a blast resist film at an energy of 100 mJ / cm 2 using a contact exposure machine The film was exposed to light and then developed, and the unexposed blast resist film was removed.

次に、ブラスト用レジストフィルムの上からサンドブラスト処理(研磨材:SiC #800、ブラスト圧0.15MPa)し、ソルダーレジスト層3に第一開口部11を形成した後、ブラスト用レジストフィルムを剥離した。   Next, sandblast treatment (abrasive material: SiC # 800, blast pressure 0.15 MPa) was performed on the blast resist film to form the first opening 11 in the solder resist layer 3, and then the blast resist film was peeled off. .

次に、ブラスト用レジストフィルム(三菱製紙株式会社製、商品名:MS7100)を真空熱圧着させた。次に、接続部2の端部から外側に100μm外側までの領域以外に活性光線が照射されるようなパターンを有するフォトマスク8を用いて、密着露光機にて、100mJ/cmのエネルギーにて、ブラスト用レジストフィルムに露光を実施し、その後、現像処理を行い、未露光のブラスト用レジストフィルムを除去した。 Next, a resist film for blasting (trade name: MS7100, manufactured by Mitsubishi Paper Industries Co., Ltd.) was vacuum thermocompression bonded. Next, using a photomask 8 having a pattern in which actinic rays are irradiated outside the region from the end of the connecting portion 2 to the outside of 100 μm, the contact exposure machine is used to increase the energy to 100 mJ / cm 2 . The blast resist film was exposed to light, and then developed to remove the unexposed blast resist film.

次に、ブラスト用レジストフィルムの上からサンドブラスト処理(研磨材:SiC #800、ブラスト圧0.15MPa)し、第一開口部の底部12のソルダーレジスト層3に開口部を形成し接続部2を露出させた後、ブラスト用レジストフィルムを剥離した。ソルダーレジスト層表面9から第一開口部の底部12までの深さを測定したところ、深さは18.0μmであり、第一開口部上部の開口幅15は600μm、第一開口部底部の開口幅16は580μmであった。また、第一開口部の底部12から接続部2周囲の第二開口部の底部13までの深さを測定したところ、深さは10.0μmであり、第二開口部上部の開口幅17は300μm、第二開口部底部の開口幅18は280μmであった。また、ソルダーレジスト層表面9の表面粗さRaは0.03μmであり、第一開口部の底部12と第二開口部の底部13の表面粗さRaは1.20μmであった。さらに、第一開口部の底部12と第二開口部の底部13のソルダーレジスト層3を顕微鏡観察したところ、全面が粗面化されていた。   Next, sandblasting (abrasive material: SiC # 800, blast pressure 0.15 MPa) is performed on the resist film for blasting, an opening is formed in the solder resist layer 3 at the bottom 12 of the first opening, and the connection portion 2 is formed. After the exposure, the resist film for blasting was peeled off. When the depth from the solder resist layer surface 9 to the bottom 12 of the first opening was measured, the depth was 18.0 μm, the opening width 15 at the top of the first opening was 600 μm, and the opening at the bottom of the first opening The width 16 was 580 μm. Moreover, when the depth from the bottom 12 of the first opening to the bottom 13 of the second opening around the connecting portion 2 was measured, the depth was 10.0 μm, and the opening width 17 at the top of the second opening was The opening width 18 at the bottom of the second opening was 300 μm and 280 μm. Further, the surface roughness Ra of the solder resist layer surface 9 was 0.03 μm, and the surface roughness Ra of the bottom 12 of the first opening and the bottom 13 of the second opening was 1.20 μm. Further, when the solder resist layer 3 at the bottom 12 of the first opening and the bottom 13 of the second opening was observed with a microscope, the entire surface was roughened.

実施例7〜36および比較例3、比較例4によって製造されたプリント配線板は、電子部品搭載部とその周囲のソルダーレジスト層3に形成された第一開口部11を有し、尚且つ、第一開口部の底部12に形成された第二開口部14によって、接続部2がソルダーレジスト層3から部分的に露出した状態であるため、このプリント配線板を使用してフリップチップ接続を行った場合、電子部品と回路基板との接続信頼性を確保するために充分なアンダーフィルを注入した際に、アンダーフィルが電子部品と回路基板の空隙から周囲へ溢れて、電気的な作動に悪影響を及ぼしてしまうことを防ぐことができ、また、接続部2が高密度に配置されたプリント配線板においても、接続部2と絶縁基板1との接着強度および接続部2と半田との接着強度が大きくなり、高い接続信頼性が得られる。   The printed wiring boards manufactured by Examples 7 to 36 and Comparative Examples 3 and 4 have the first opening 11 formed in the electronic component mounting portion and the solder resist layer 3 around the electronic component mounting portion, and Since the connection portion 2 is partially exposed from the solder resist layer 3 by the second opening portion 14 formed in the bottom portion 12 of the first opening portion, flip-chip connection is performed using this printed wiring board. In such a case, when sufficient underfill is injected to ensure the connection reliability between the electronic component and the circuit board, the underfill overflows from the gap between the electronic component and the circuit board and adversely affects the electrical operation. In the printed wiring board in which the connection portions 2 are arranged at a high density, the bonding strength between the connection portions 2 and the insulating substrate 1 and the bonding strength between the connection portions 2 and the solder are also possible. Is increased, high connection reliability is obtained.

さらに、実施例7〜36によって製造されたプリント配線板は、レーザ加工、デスミア処理やサンドブラストによって、ソルダーレジスト層に第一開口部11や第二開口部14を形成した比較例3および比較例4のプリント配線板と比べて、ソルダーレジスト層3の強度が高く、高い接続信頼性が得られる。   Furthermore, the printed wiring boards manufactured according to Examples 7 to 36 are Comparative Example 3 and Comparative Example 4 in which the first opening 11 and the second opening 14 are formed in the solder resist layer by laser processing, desmear processing, and sandblasting. Compared with the printed wiring board, the strength of the solder resist layer 3 is high, and high connection reliability is obtained.

実施例37〜40は、図12の製造方法で、プリント配線板を製造している。   Examples 37-40 manufacture the printed wiring board with the manufacturing method of FIG.

(実施例37)
<工程(A)>
銅張積層板(面積170mm×200mm、銅箔厚18μm、基材厚み0.4mm)の一部を600μm×600μmの電子部品搭載部として想定した領域を設定し、その領域内にエッチングレジストを使用したサブトラクティブ法にて、直径100μmの円形の接続部2を有する回路基板を作製した。次に、ドライフィルム形状ソルダーレジスト(太陽インキ製造株式会社製、商品名:PFR−800 AUS410)を真空熱圧着させた。これにより絶縁基板1表面からソルダーレジスト層表面9までのドライ膜厚が38.0μmのソルダーレジスト層3を形成した。
(Example 37)
<Process (A)>
Set an area assuming a part of a copper-clad laminate (area 170 mm x 200 mm, copper foil thickness 18 μm, substrate thickness 0.4 mm) as an electronic component mounting part of 600 μm x 600 μm, and use an etching resist in that area A circuit board having a circular connection portion 2 having a diameter of 100 μm was produced by the subtractive method. Next, a dry film shape solder resist (manufactured by Taiyo Ink Manufacturing Co., Ltd., trade name: PFR-800 AUS410) was vacuum thermocompression bonded. Thus, a solder resist layer 3 having a dry film thickness of 38.0 μm from the surface of the insulating substrate 1 to the solder resist layer surface 9 was formed.

<工程(C1)>
次に、電子部品搭載部として想定した領域以外に活性光線が照射されるようなパターンを有するフォトマスク8を用いて、密着露光機にて、300mJ/cmのエネルギーにて、ソルダーレジスト層3に露光を実施した。
<Process (C1)>
Next, using a photomask 8 having a pattern in which an actinic ray is irradiated in a region other than the region assumed as the electronic component mounting portion, the solder resist layer 3 at an energy of 300 mJ / cm 2 with a contact exposure machine. The exposure was carried out.

<工程(B)>
次に、キャリアフィルムを剥離した後、10質量%のメタケイ酸ナトリウム水溶液(液温度25℃)に16秒間浸漬することで、未露光部のソルダーレジスト層3を薄膜化し、ソルダーレジスト層3に第一開口部11を形成した。ミセル除去処理、水洗処理、乾燥処理の後に、ソルダーレジスト層表面9から第一開口部の底部12までの深さを測定したところ、深さは15.0μmであり、第一開口部上部の開口幅15は600μm、第一開口部底部の開口幅16は600μmであった。
<Process (B)>
Next, after peeling off the carrier film, the solder resist layer 3 in the unexposed area is thinned by immersing in a 10% by mass aqueous sodium metasilicate solution (liquid temperature 25 ° C.) for 16 seconds. One opening 11 was formed. When the depth from the solder resist layer surface 9 to the bottom 12 of the first opening was measured after the micelle removal process, the water washing process, and the drying process, the depth was 15.0 μm, and the opening at the top of the first opening The width 15 was 600 μm, and the opening width 16 at the bottom of the first opening was 600 μm.

<工程(C2)>
次に、接続部2の端部から外側に100μm外側までの領域以外に活性光線が照射されるようなパターンを有するフォトマスク8を用いて、密着露光機にて、300mJ/cmのエネルギーにて、ソルダーレジスト層3に露光を実施した。
<Process (C2)>
Next, using a photomask 8 having a pattern in which actinic rays are irradiated outside the region from the end of the connection portion 2 to the outside to the outside of 100 μm, the contact exposure machine is used to increase the energy to 300 mJ / cm 2 . Then, the solder resist layer 3 was exposed.

<工程(D)>
1質量%の炭酸ナトリウム水溶液(液温度30℃、スプレー圧0.15MPa)を用いて50秒間現像処理を行うことで、未露光部のソルダーレジスト層3が除去され第二開口部14を形成すると共に、接続部2がソルダーレジスト層3から露出し、第一開口部の底部12のソルダーレジスト層3が膜減りしていた。ソルダーレジスト層表面9から第一開口部の底部12までの深さを測定したところ、深さは15.5μmであり、第一開口部上部の開口幅15は600μm、第一開口部底部の開口幅16は600μmであった。また、第一開口部の底部12から絶縁基板1表面までの深さを測定したところ、深さは22.5μmであり、第二開口部上部の開口幅17は300μm、第二開口部底部の開口幅18は300μmであった。また、超深度形状測定顕微鏡(株式会社キーエンス(KEYENCE)製、品番「VK−8500」)を用いて表面粗さを測定したところ、ソルダーレジスト層表面9の表面粗さRaは0.03μmであり、第一開口部の底部12の表面粗さRaは0.40μmであった。さらに、ソルダーレジスト層3の開口部の周囲および第一開口部の底部12と第二開口部の底部13を顕微鏡観察したところ、スミアの残留は確認できなかった。
<Process (D)>
By performing development processing for 50 seconds using a 1% by mass aqueous sodium carbonate solution (liquid temperature 30 ° C., spray pressure 0.15 MPa), the unexposed solder resist layer 3 is removed and the second opening 14 is formed. At the same time, the connecting portion 2 was exposed from the solder resist layer 3, and the solder resist layer 3 at the bottom 12 of the first opening was reduced. When the depth from the solder resist layer surface 9 to the bottom 12 of the first opening was measured, the depth was 15.5 μm, the opening width 15 at the top of the first opening was 600 μm, and the opening at the bottom of the first opening The width 16 was 600 μm. Further, when the depth from the bottom 12 of the first opening to the surface of the insulating substrate 1 was measured, the depth was 22.5 μm, the opening width 17 at the top of the second opening was 300 μm, and the bottom of the second opening was The opening width 18 was 300 μm. Further, when the surface roughness was measured using an ultra-deep shape measuring microscope (manufactured by KEYENCE, product number “VK-8500”), the surface roughness Ra of the solder resist layer surface 9 was 0.03 μm. The surface roughness Ra of the bottom 12 of the first opening was 0.40 μm. Furthermore, when the periphery of the opening of the solder resist layer 3 and the bottom 12 of the first opening and the bottom 13 of the second opening were observed with a microscope, no smear remained.

超深度形状測定顕微鏡(株式会社キーエンス製、品番「VK−8500」)による算術平均表面粗さRaは、JIS B0601−1994 表面粗さ−定義に準じた計算式を用いている。なお、測定領域は900μm、基準長さは40μmとした。 The arithmetic average surface roughness Ra by an ultra-deep shape measuring microscope (manufactured by Keyence Corporation, product number “VK-8500”) uses a calculation formula according to JIS B0601-1994 surface roughness-definition. The measurement area was 900 μm 2 and the reference length was 40 μm.

(実施例38)
工程(B)の後に平滑化処理(80℃、30秒)を行うこと以外は実施例37と同様の方法で作製したプリント配線板の各部の測定を行ったところ、ソルダーレジスト層表面9から第一開口部の底部12までの深さを測定したところ、深さは15.5μmであり、第一開口部上部の開口幅15は600μm、第一開口部底部の開口幅16は600μmであった。また、第一開口部の底部12から絶縁基板1表面までの深さを測定したところ、深さは22.5μmであり、第二開口部上部の開口幅17は300μm、第二開口部底部の開口幅18は300μmであった。ソルダーレジスト層表面9の表面粗さRaは0.03μmであり、第一開口部の底部12の表面粗さRaは0.08μmであった。さらに、ソルダーレジスト層3の開口部の周囲および第一開口部の底部12と第二開口部の底部13を顕微鏡観察したところ、スミアの残留は確認できなかった。
(Example 38)
Each part of the printed wiring board produced by the same method as in Example 37 was measured except that the smoothing treatment (80 ° C., 30 seconds) was performed after the step (B). When the depth to the bottom 12 of one opening was measured, the depth was 15.5 μm, the opening width 15 at the top of the first opening was 600 μm, and the opening width 16 at the bottom of the first opening was 600 μm. . Further, when the depth from the bottom 12 of the first opening to the surface of the insulating substrate 1 was measured, the depth was 22.5 μm, the opening width 17 at the top of the second opening was 300 μm, and the bottom of the second opening was The opening width 18 was 300 μm. The surface roughness Ra of the solder resist layer surface 9 was 0.03 μm, and the surface roughness Ra of the bottom 12 of the first opening was 0.08 μm. Furthermore, when the periphery of the opening of the solder resist layer 3 and the bottom 12 of the first opening and the bottom 13 of the second opening were observed with a microscope, no smear remained.

(実施例39)
工程(C1)の露光量を200mJ/cmで行うこと以外は実施例37と同様の方法で作製したプリント配線板の各部の測定を行ったところ、ソルダーレジスト層表面9から第一開口部の底部12までの深さを測定したところ、深さは15.5μmであり、第一開口部上部の開口幅15は600μm、第一開口部底部の開口幅16は620μmであった。また、第一開口部の底部12から絶縁基板1表面までの深さを測定したところ、深さは22.5μmであり、第二開口部上部の開口幅17は300μm、第二開口部底部の開口幅18は300μmであった。ソルダーレジスト層表面9の表面粗さRaは0.03μmであり、第一開口部の底部12の表面粗さRaは0.40μmであった。さらに、ソルダーレジスト層3の開口部の周囲および第一開口部の底部12と第二開口部の底部13を顕微鏡観察したところ、スミアの残留は確認できなかった。
(Example 39)
Measurement of each part of the printed wiring board produced in the same manner as in Example 37 except that the exposure amount in the step (C1) was performed at 200 mJ / cm 2 revealed that the first opening portion from the solder resist layer surface 9 was measured. When the depth to the bottom 12 was measured, the depth was 15.5 μm, the opening width 15 at the top of the first opening was 600 μm, and the opening width 16 at the bottom of the first opening was 620 μm. Further, when the depth from the bottom 12 of the first opening to the surface of the insulating substrate 1 was measured, the depth was 22.5 μm, the opening width 17 at the top of the second opening was 300 μm, and the bottom of the second opening was The opening width 18 was 300 μm. The surface roughness Ra of the solder resist layer surface 9 was 0.03 μm, and the surface roughness Ra of the bottom 12 of the first opening was 0.40 μm. Furthermore, when the periphery of the opening of the solder resist layer 3 and the bottom 12 of the first opening and the bottom 13 of the second opening were observed with a microscope, no smear remained.

(実施例40)
工程(C1)の露光量を200mJ/cmで行い、工程(B)の後に平滑化処理(80℃、30秒)を行うこと以外は実施例37と同様の方法で作製したプリント配線板の各部の測定を行ったところ、ソルダーレジスト層表面9から第一開口部の底部12までの深さを測定したところ、深さは15.5μmであり、第一開口部上部の開口幅15は600μm、第一開口部底部の開口幅16は620μmであった。また、第一開口部の底部12から絶縁基板1表面までの深さを測定したところ、深さは22.5μmであり、第二開口部上部の開口幅17は300μm、第二開口部底部の開口幅18は300μmであった。ソルダーレジスト層表面9の表面粗さRaは0.03μmであり、第一開口部の底部12の表面粗さRaは0.08μmであった。さらに、ソルダーレジスト層3の開口部の周囲および第一開口部の底部12と第二開口部の底部13を顕微鏡観察したところ、スミアの残留は確認できなかった。
(Example 40)
The printed wiring board produced by the method similar to Example 37 except performing the exposure amount of a process (C1) at 200 mJ / cm < 2 >, and performing a smoothing process (80 degreeC, 30 second) after a process (B). When each part was measured, the depth from the solder resist layer surface 9 to the bottom 12 of the first opening was measured. The depth was 15.5 μm, and the opening width 15 at the top of the first opening was 600 μm. The opening width 16 at the bottom of the first opening was 620 μm. Further, when the depth from the bottom 12 of the first opening to the surface of the insulating substrate 1 was measured, the depth was 22.5 μm, the opening width 17 at the top of the second opening was 300 μm, and the bottom of the second opening was The opening width 18 was 300 μm. The surface roughness Ra of the solder resist layer surface 9 was 0.03 μm, and the surface roughness Ra of the bottom 12 of the first opening was 0.08 μm. Furthermore, when the periphery of the opening of the solder resist layer 3 and the bottom 12 of the first opening and the bottom 13 of the second opening were observed with a microscope, no smear remained.

実施例37から40では、ソルダーレジスト層3の第一開口部上部の開口幅15が第一開口部底部の開口幅16以下である構造Aを有するプリント配線板が得られた。これらのプリント配線板では、ソルダーレジスト層3とアンダーフィルとの接着強度が向上することから、プリント配線板の絶縁信頼性を向上させる効果が得られる。また、実施例37から40によって製造されたプリント配線板は、ソルダーレジスト層3の第一開口部11における開口部上部の開口幅15が開口部底部の開口幅16以下である構造Aを有する上に、尚且つ第二開口部14における開口部上部の開口幅17が開口部底部の開口幅18以下である構造Bを有することによって、ソルダーレジスト層3とアンダーフィルとの接着強度が向上することから、プリント配線板の絶縁信頼性を向上させることができ、尚且つ半田と接続部2との接着強度が向上することから、接続部2に配置した半田ボールを介して、電子部品を接続する場合、両者の間に高い接続信頼性を得ることができる。   In Examples 37 to 40, printed wiring boards having a structure A in which the opening width 15 at the top of the first opening of the solder resist layer 3 was equal to or less than the opening width 16 at the bottom of the first opening were obtained. In these printed wiring boards, since the adhesive strength between the solder resist layer 3 and the underfill is improved, the effect of improving the insulation reliability of the printed wiring board can be obtained. Moreover, the printed wiring board manufactured by Examples 37 to 40 has a structure A in which the opening width 15 at the top of the opening in the first opening 11 of the solder resist layer 3 is equal to or less than the opening width 16 at the bottom of the opening. In addition, the adhesive strength between the solder resist layer 3 and the underfill is improved by having the structure B in which the opening width 17 at the top of the opening in the second opening 14 is equal to or less than the opening width 18 at the bottom of the opening. Therefore, since the insulation reliability of the printed wiring board can be improved and the adhesive strength between the solder and the connection portion 2 is improved, the electronic components are connected via the solder balls arranged in the connection portion 2. In this case, high connection reliability can be obtained between the two.

また、ソルダーレジスト層3の第一開口部11における開口部上部の開口幅15が開口部底部の開口幅16より小さいため、ソルダーレジスト層3がアンダーフィルに食い込み、そのアンカー効果によって、実施例39、40のプリント配線板は、ソルダーレジスト層3の第一開口部11における開口部上部の開口幅15が開口部底部の開口幅16と等しい実施例37、38のプリント配線板よりも、高い絶縁信頼性が得られる。   Further, since the opening width 15 at the top of the opening in the first opening 11 of the solder resist layer 3 is smaller than the opening width 16 at the bottom of the opening, the solder resist layer 3 bites into the underfill. , 40 is higher in insulation than the printed wiring boards of Examples 37 and 38 in which the opening width 15 at the top of the opening in the first opening 11 of the solder resist layer 3 is equal to the opening width 16 at the bottom of the opening. Reliability is obtained.

また、平滑化処理によって第一開口部の底部12の表面粗さRaが低下した実施例38、40のプリント配線板は、実施例37、39のプリント配線板よりも、ソルダーレジスト層3の強度が高く、プリント配線板の信頼性を向上させることができる。   In addition, the printed wiring boards of Examples 38 and 40 in which the surface roughness Ra of the bottom 12 of the first opening is reduced by the smoothing treatment are stronger than the printed wiring boards of Examples 37 and 39. The reliability of the printed wiring board can be improved.

(比較例5)
銅張積層板(面積170mm×200mm、銅箔厚18μm、基材厚み0.4mm)の一部を600μm×600μmの電子部品搭載部として想定した領域を設定し、その領域内にエッチングレジストを使用したサブトラクティブ法にて、直径100μmの円形の接続部2を有する回路基板を製造した。次に、ドライフィルム状ソルダーレジスト(太陽インキ製造株式会社製、商品名:PFR−800 AUS410)を真空熱圧着させた。これにより絶縁基板1表面からソルダーレジスト層表面9までのドライ膜厚が41.0μmのソルダーレジスト層3を形成した。その後、密着露光機を使用し、1000mJ/cmのエネルギーにてソルダーレジスト層3全面を露光し、さらに熱風乾燥機を使用して150℃にて30分の加熱を行った。
(Comparative Example 5)
Set an area assuming a part of a copper-clad laminate (area 170 mm x 200 mm, copper foil thickness 18 μm, substrate thickness 0.4 mm) as an electronic component mounting part of 600 μm x 600 μm, and use an etching resist in that area A circuit board having a circular connection portion 2 having a diameter of 100 μm was manufactured by the subtractive method. Next, a dry film solder resist (manufactured by Taiyo Ink Manufacturing Co., Ltd., trade name: PFR-800 AUS410) was vacuum thermocompression bonded. Thereby, the solder resist layer 3 having a dry film thickness of 41.0 μm from the surface of the insulating substrate 1 to the solder resist layer surface 9 was formed. Thereafter, the entire surface of the solder resist layer 3 was exposed with an energy of 1000 mJ / cm 2 using a contact exposure machine, and further heated at 150 ° C. for 30 minutes using a hot air dryer.

次に、電子部品搭載部として想定した領域にエキシマレーザ光(波長248nm、出力50W)を照射し、ソルダーレジスト層3に第一開口部11を形成した。   Next, excimer laser light (wavelength 248 nm, output 50 W) was irradiated to the region assumed as the electronic component mounting portion, and the first opening 11 was formed in the solder resist layer 3.

次に、接続部2の端部から外側に100μm外側までの領域にエキシマレーザ光(波長248nm、出力50W)を照射し、ソルダーレジスト層3から接続部2を完全に露出させた。   Next, an excimer laser beam (wavelength 248 nm, output 50 W) was irradiated to an area from the end of the connection part 2 to the outside by 100 μm, so that the connection part 2 was completely exposed from the solder resist layer 3.

レーザ光を照射したソルダーレジスト層表面9を顕微鏡観察したところ、第一開口部11の形成と接続部2を露出させる際のレーザ光照射によって、ソルダーレジスト層表面9と第一開口部の底部12と接続部2上部と第二開口部の底部13にスミアが発生していた。   When the solder resist layer surface 9 irradiated with the laser beam was observed with a microscope, the solder resist layer surface 9 and the bottom portion 12 of the first opening portion were formed by forming the first opening 11 and irradiating the connecting portion 2 with the laser beam. In addition, smear was generated at the upper part of the connection part 2 and the bottom part 13 of the second opening.

次に、水酸化ナトリウムを主成分とした溶液(メルテックス(Meltex)株式会社製、商品名:エンプレート(ENPLATE、登録商標)MLB−496A)および1−メトキシ−2−プロパノールを含む溶液(メルテックス株式会社製、商品名:エンプレート(ENPLATE、登録商標)MLB−496B)と蒸留水の混合液に、スミアが発生したソルダーレジスト層3を60℃にて15分間浸漬し、スミアを膨潤させた。次いで、過マンガン酸ナトリウムを主成分とした溶液(メルテックス株式会社製、商品名:エンプレート(ENPLATE、登録商標)MLB−497A)および水酸化ナトリウムを主成分とする溶液(メルテックス株式会社製、商品名:エンプレート(ENPLATE、登録商標)MLB−497B)と蒸留水の混合液に80℃にて10分間浸漬して、膨潤したスミアを分解除去した。   Next, a solution containing sodium hydroxide as a main component (manufactured by Meltex Co., Ltd., trade name: ENPLATE (registered trademark) MLB-496A) and a solution containing 1-methoxy-2-propanol (Meltex) Made by Tex Co., Ltd., trade name: ENPLATE (registered trademark) MLB-496B) and a mixed solution of distilled water, the solder resist layer 3 in which smear is generated is immersed at 60 ° C. for 15 minutes to swell the smear It was. Next, a solution containing sodium permanganate as a main component (Meltex Co., Ltd., trade name: ENPLATE (registered trademark) MLB-497A) and a solution containing sodium hydroxide as a main component (Meltex Co., Ltd.) The product was soaked in a mixed solution of ENPLATE (registered trademark) MLB-497B) and distilled water at 80 ° C. for 10 minutes to decompose and remove the swollen smear.

また、ソルダーレジスト層表面9から第一開口部の底部12までの深さを測定したところ、深さは18.0μmであり、第一開口部上部の開口幅15は600μm、第一開口部底部の開口幅16は590μmであった。また、第一開口部の底部12から絶縁基板1表面までの深さを測定したところ、深さは23.0μmであり、第二開口部上部の開口幅17は300μm、第二開口部底部の開口幅18は290μmであった。また、ソルダーレジスト層表面9の表面粗さRaは0.80μmであり、第一開口部の底部12の表面粗さRaは0.90μmであった。さらに、第一開口部11周辺のソルダーレジスト層表面9と第一開口部11を顕微鏡観察したところ、ソルダーレジスト層3全面が粗面化されていた。   Further, when the depth from the solder resist layer surface 9 to the bottom 12 of the first opening was measured, the depth was 18.0 μm, the opening width 15 at the top of the first opening was 600 μm, and the bottom of the first opening The opening width 16 was 590 μm. Further, when the depth from the bottom 12 of the first opening to the surface of the insulating substrate 1 was measured, the depth was 23.0 μm, the opening width 17 at the top of the second opening was 300 μm, and the bottom of the second opening was The opening width 18 was 290 μm. Further, the surface roughness Ra of the solder resist layer surface 9 was 0.80 μm, and the surface roughness Ra of the bottom 12 of the first opening was 0.90 μm. Furthermore, when the solder resist layer surface 9 and the first opening 11 around the first opening 11 were observed with a microscope, the entire surface of the solder resist layer 3 was roughened.

(比較例6)
銅張積層板(面積170mm×200mm、銅箔厚18μm、基材厚み0.4mm)の一部を600μm×600μmの電子部品搭載部として想定した領域を設定し、その領域内にエッチングレジストを使用したサブトラクティブ法にて、直径100μmの円形の接続部2を有する回路基板を製造した。次に、ソルダーレジストフィルム(太陽インキ製造株式会社製、商品名:PFR−800 AUS410)を真空熱圧着させた。これにより絶縁基板1表面からソルダーレジスト層表面9までのドライ膜厚が41.0μmのソルダーレジスト層3を形成した。その後、密着露光機を使用し、1000mJ/cmのエネルギーにてソルダーレジスト層3全面を露光し、さらに熱風乾燥機を使用して150℃にて30分の加熱を行った。
(Comparative Example 6)
Set an area assuming a part of a copper-clad laminate (area 170 mm x 200 mm, copper foil thickness 18 μm, substrate thickness 0.4 mm) as an electronic component mounting part of 600 μm x 600 μm, and use an etching resist in that area A circuit board having a circular connection portion 2 having a diameter of 100 μm was manufactured by the subtractive method. Next, a solder resist film (trade name: PFR-800 AUS410, manufactured by Taiyo Ink Manufacturing Co., Ltd.) was subjected to vacuum thermocompression bonding. Thereby, the solder resist layer 3 having a dry film thickness of 41.0 μm from the surface of the insulating substrate 1 to the solder resist layer surface 9 was formed. Thereafter, the entire surface of the solder resist layer 3 was exposed with an energy of 1000 mJ / cm 2 using a contact exposure machine, and further heated at 150 ° C. for 30 minutes using a hot air dryer.

次に、ブラスト用レジストフィルム(三菱製紙株式会社製、商品名:MS7100)を熱圧着させた。次に、電子部品搭載部として想定した領域以外に活性光線が照射されるようなパターンを有するフォトマスク8を用いて、密着露光機にて、100mJ/cmのエネルギーにて、ブラスト用レジストフィルム層3に露光を実施し、その後、現像処理を行い、未露光のブラスト用レジストフィルムを除去した。 Next, a resist film for blasting (trade name: MS7100, manufactured by Mitsubishi Paper Industries Co., Ltd.) was thermocompression bonded. Next, using a photomask 8 having a pattern in which an actinic ray is irradiated in a region other than the region assumed as the electronic component mounting portion, a blast resist film at an energy of 100 mJ / cm 2 using a contact exposure machine Layer 3 was exposed and then developed to remove the unexposed blast resist film.

次に、ブラスト用レジストフィルムの上からサンドブラスト処理(研磨材:SiC #800、ブラスト圧0.15MPa)し、ソルダーレジスト層3に第一開口部11を形成した後、ブラスト用レジストフィルムを剥離した。   Next, sandblast treatment (abrasive material: SiC # 800, blast pressure 0.15 MPa) was performed on the blast resist film to form the first opening 11 in the solder resist layer 3, and then the blast resist film was peeled off. .

次に、ブラスト用レジストフィルム(三菱製紙株式会社製、商品名:MS7100)を真空熱圧着させた。次に、接続部2の端部から外側に100μm外側までの領域以外に活性光線が照射されるようなパターンを有するフォトマスク8を用いて、密着露光機にて、100mJ/cmのエネルギーにて、ブラスト用レジストフィルムに露光を実施し、その後、現像処理を行い、未露光のブラスト用レジストフィルムを除去した。 Next, a resist film for blasting (trade name: MS7100, manufactured by Mitsubishi Paper Industries Co., Ltd.) was vacuum thermocompression bonded. Next, using a photomask 8 having a pattern in which actinic rays are irradiated outside the region from the end of the connecting portion 2 to the outside of 100 μm, the contact exposure machine is used to increase the energy to 100 mJ / cm 2 . The blast resist film was exposed to light, and then developed to remove the unexposed blast resist film.

次に、ブラスト用レジストフィルムの上からサンドブラスト処理(研磨材:SiC #800、ブラスト圧0.15MPa)し、第一開口部の底部12のソルダーレジスト層3に開口部を形成し接続部2を露出させた後、ブラスト用レジストフィルムを剥離した。ソルダーレジスト層表面9から第一開口部の底部12までの深さを測定したところ、深さは18.0μmであり、第一開口部上部の開口幅15は600μm、第一開口部底部の開口幅16は580μmであった。また、第一開口部の底部12から絶縁基板1表面までの深さを測定したところ、深さは23.0μmであり、第二開口部上部の開口幅17は300μm、第二開口部底部の開口幅18は280μmであった。また、ソルダーレジスト層表面9の表面粗さRaは0.03μmであり、第一開口部の底部12の表面粗さRaは1.20μmであった。さらに、第一開口部の底部12のソルダーレジスト層3を顕微鏡観察したところ、全面が粗面化されていた。   Next, sandblasting (abrasive material: SiC # 800, blast pressure 0.15 MPa) is performed on the resist film for blasting, an opening is formed in the solder resist layer 3 at the bottom 12 of the first opening, and the connection portion 2 is formed. After the exposure, the resist film for blasting was peeled off. When the depth from the solder resist layer surface 9 to the bottom 12 of the first opening was measured, the depth was 18.0 μm, the opening width 15 at the top of the first opening was 600 μm, and the opening at the bottom of the first opening The width 16 was 580 μm. Further, when the depth from the bottom 12 of the first opening to the surface of the insulating substrate 1 was measured, the depth was 23.0 μm, the opening width 17 at the top of the second opening was 300 μm, and the bottom of the second opening was The opening width 18 was 280 μm. Further, the surface roughness Ra of the solder resist layer surface 9 was 0.03 μm, and the surface roughness Ra of the bottom 12 of the first opening was 1.20 μm. Furthermore, when the solder resist layer 3 at the bottom 12 of the first opening was observed with a microscope, the entire surface was roughened.

実施例37〜40および比較例5〜6によって製造されたプリント配線板は、電子部品搭載部とその周囲のソルダーレジスト層3に形成された第一開口部11を有し、尚且つ、第一開口部の底部12に形成された第二開口部14によって、接続部2がソルダーレジスト層3から露出した状態であるため、このプリント配線板を使用してフリップチップ接続を行った場合、電子部品と回路基板との接続信頼性を確保するために充分なアンダーフィルを注入した際に、アンダーフィルが電子部品と回路基板の空隙から周囲へ溢れて、電気的な作動に悪影響を及ぼしてしまうことを防ぐことができ、また、接続部2が高密度に配置されたプリント配線板においても、接続部2と半田との接着強度が大きくなり、高い接続信頼性が得られる。   The printed wiring boards manufactured in Examples 37 to 40 and Comparative Examples 5 to 6 have the first opening 11 formed in the electronic component mounting portion and the solder resist layer 3 around the electronic component mounting portion, and the first Since the connection part 2 is exposed from the solder resist layer 3 by the second opening part 14 formed in the bottom part 12 of the opening part, when flip chip connection is performed using this printed wiring board, an electronic component When sufficient underfill is injected to ensure the connection reliability between the circuit board and the circuit board, the underfill may overflow from the gap between the electronic component and the circuit board and adversely affect the electrical operation. In addition, even in a printed wiring board in which the connection portions 2 are arranged at a high density, the bonding strength between the connection portions 2 and the solder is increased, and high connection reliability is obtained.

さらに、実施例37〜40によって製造されたプリント配線板は、レーザ加工、デスミア処理やサンドブラストによって、ソルダーレジスト層に第一開口部11や第二開口部14を形成した比較例5および6のプリント配線板と比べて、ソルダーレジスト層3の強度が高く、高い接続信頼性が得られる。   Furthermore, the printed wiring boards manufactured according to Examples 37 to 40 are printed in Comparative Examples 5 and 6 in which the first opening 11 and the second opening 14 are formed in the solder resist layer by laser processing, desmearing, and sandblasting. Compared with the wiring board, the strength of the solder resist layer 3 is high, and high connection reliability is obtained.

本考案は、電子部品を接続する接続部を設けたプリント配線板に利用することができる。   The present invention can be used for a printed wiring board provided with a connecting portion for connecting electronic components.

1 絶縁基板
2 導体回路(接続部)
3 ソルダーレジスト層
4 開口部
5 開口部上部の開口幅
6 開口部底部の開口幅
7 活性光線
8 フォトマスク
9 ソルダーレジスト層表面
10 ソルダーレジスト層開口部底部
11 第一開口部
12 第一開口部の底部
13 第二開口部の底部
14 第二開口部
15 第一開口部上部の開口幅
16 第一開口部底部の開口幅
17 第二開口部上部の開口幅
18 第二開口部底部の開口幅
19 導体回路
20 ダム構造
1 Insulating substrate 2 Conductor circuit (connection part)
DESCRIPTION OF SYMBOLS 3 Solder resist layer 4 Opening part 5 Opening width 6 of upper part of opening part Opening width 7 of opening part bottom part Actinic ray 8 Photomask 9 Solder resist layer surface 10 Solder resist layer opening part bottom part 11 First opening part 12 First opening part The bottom 13 The bottom 14 of the second opening 14 The second opening 15 The opening width 16 at the top of the first opening 16 The opening width 17 at the bottom of the first opening 18 The opening width 18 at the top of the second opening 19 The opening width 19 of the bottom of the second opening Conductor circuit 20 Dam structure

Claims (5)

絶縁基板上に電子部品を接続する接続部が形成された回路基板を有し、回路基板表面に開口部を有するソルダーレジスト層を有し、開口部において接続部がソルダーレジスト層から部分的に露出しているプリント配線板であって、ソルダーレジスト層の開口部における開口部上部の開口幅が開口部底部の開口幅以下である構造を有することを特徴とするプリント配線板。   It has a circuit board on which a connection part for connecting electronic components is formed on an insulating substrate, and has a solder resist layer having an opening on the surface of the circuit board, and the connection part is partially exposed from the solder resist layer in the opening. What is claimed is: 1. A printed wiring board having a structure in which an opening width of an upper portion of an opening of a solder resist layer is equal to or smaller than an opening width of a bottom of the opening. ソルダーレジスト層表面およびソルダーレジスト層開口部底部の表面粗さRaが0.50μm以下である請求項1記載のプリント配線板。   The printed wiring board according to claim 1, wherein the surface roughness Ra of the solder resist layer surface and the bottom of the solder resist layer opening is 0.50 μm or less. 絶縁基板上に電子部品を接続する接続部が形成された回路基板を有し、回路基板表面にソルダーレジスト層を有し、電子部品搭載部とその周囲のソルダーレジスト層が開口されてなる第一開口部を有し、第一開口部の底部のソルダーレジスト層の一部が開口されてなる第二開口部を有し、第二開口部において接続部がソルダーレジスト層から露出しているプリント配線板であって、第一開口部における開口部上部の開口幅が開口部底部の開口幅以下である構造Aと、第二開口部における開口部上部の開口幅が開口部底部の開口幅以下である構造Bとからなる群から選ばれる少なくとも一つの構造を有することを特徴とするプリント配線板。   A circuit board having a connection part for connecting an electronic component formed on an insulating substrate, having a solder resist layer on the surface of the circuit board, and an electronic component mounting part and a surrounding solder resist layer being opened Printed wiring having an opening, a second opening formed by opening a part of the solder resist layer at the bottom of the first opening, and a connecting portion exposed from the solder resist layer in the second opening A structure in which the opening width at the top of the opening in the first opening is equal to or less than the opening width at the bottom of the opening, and the opening width at the top of the opening in the second opening is equal to or less than the opening width of the bottom of the opening. A printed wiring board having at least one structure selected from the group consisting of a certain structure B. ソルダーレジスト層表面と第一開口部底部と第二開口部底部とからなる群から選ばれる少なくともひとつの面の表面粗さRaが0.50μm以下である請求項3記載のプリント配線板。   4. The printed wiring board according to claim 3, wherein the surface roughness Ra of at least one surface selected from the group consisting of the surface of the solder resist layer, the bottom of the first opening, and the bottom of the second opening is 0.50 [mu] m or less. 第二開口部において、接続部の表面全体と側面の一部がソルダーレジスト層から露出している請求項3又は4記載のプリント配線板。   5. The printed wiring board according to claim 3, wherein in the second opening, the entire surface and a part of the side surface of the connection portion are exposed from the solder resist layer.
JP2016006135U 2013-04-25 2016-12-22 Printed wiring board Expired - Lifetime JP3209290U (en)

Applications Claiming Priority (16)

Application Number Priority Date Filing Date Title
JP2013092142 2013-04-25
JP2013092142 2013-04-25
JP2013100953 2013-05-13
JP2013100953 2013-05-13
JP2013125179 2013-06-14
JP2013125179 2013-06-14
JP2013131839 2013-06-24
JP2013131839 2013-06-24
JP2013139706 2013-07-03
JP2013139706 2013-07-03
JP2013150824 2013-07-19
JP2013150825 2013-07-19
JP2013150824 2013-07-19
JP2013150825 2013-07-19
JP2013151335 2013-07-22
JP2013151335 2013-07-22

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014020065A Continuation JP2015043406A (en) 2013-04-25 2014-02-05 Printed wiring board

Publications (1)

Publication Number Publication Date
JP3209290U true JP3209290U (en) 2017-03-09

Family

ID=58232540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016006135U Expired - Lifetime JP3209290U (en) 2013-04-25 2016-12-22 Printed wiring board

Country Status (1)

Country Link
JP (1) JP3209290U (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11646287B2 (en) 2020-07-22 2023-05-09 Kioxia Corporation Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11646287B2 (en) 2020-07-22 2023-05-09 Kioxia Corporation Semiconductor device

Similar Documents

Publication Publication Date Title
JP6514808B2 (en) Wiring board manufacturing method
JP5444050B2 (en) Method for forming solder resist pattern
JP6514807B2 (en) Wiring board manufacturing method
KR20200000700U (en) Printed wiring board
WO2018186362A1 (en) Etchant for resin composition and etching method
JP5255545B2 (en) Method for forming solder resist
KR20140005664U (en) Printed wiring board
JP3209290U (en) Printed wiring board
JP2015015289A (en) Method for manufacturing printed-wiring board
JP5249890B2 (en) Method for forming solder resist
JP2015023184A (en) Manufacturing method of printed wiring board
JP2004240233A (en) Solder resist composition, circuit board and method for manufacturing the same
JP2015046519A (en) Method for manufacturing circuit board
JP3202620U (en) Resist layer thinning device
JP2005266347A (en) Resist pattern forming method and circuit forming method
JP2017033989A (en) Method for forming solder resist
JP2004363233A (en) Printed circuit board and method for manufacturing the same
JP2000332381A (en) Method for formation of resist layer and manufacture of printed wiring substrate

Legal Events

Date Code Title Description
R150 Certificate of patent or registration of utility model

Ref document number: 3209290

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250