JP2004240233A - Solder resist composition, circuit board and method for manufacturing the same - Google Patents

Solder resist composition, circuit board and method for manufacturing the same Download PDF

Info

Publication number
JP2004240233A
JP2004240233A JP2003030237A JP2003030237A JP2004240233A JP 2004240233 A JP2004240233 A JP 2004240233A JP 2003030237 A JP2003030237 A JP 2003030237A JP 2003030237 A JP2003030237 A JP 2003030237A JP 2004240233 A JP2004240233 A JP 2004240233A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
solder resist
desmear
film
resist composition
epoxy resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003030237A
Other languages
Japanese (ja)
Inventor
Keita Harashima
Tsutomu Iwai
Hisashi Kato
Tatsuya Kiyota
Takao Ono
Kentaro Yamashita
Makoto Yanagawa
久始 加藤
啓太 原嶋
隆生 大野
健太郎 山下
勤 岩井
誠 柳川
達也 清田
Original Assignee
Ibiden Co Ltd
Tamura Kaken Co Ltd
イビデン株式会社
タムラ化研株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

<P>PROBLEM TO BE SOLVED: To prevent a solder resist film from being damaged even when the solder resist film is formed on a circuit board and a residual component (smear) associated with via hole formation thereto with a laser beam is subjected to a desmear consisting of dissolution and removal with an aqueous potassium permanganate solution. <P>SOLUTION: The solder resist composition is characterized in that a hardened coating film of a composition containing an epoxy resin to be hardly desmeared is laminated on a hardened coating film of a composition containing an epoxy resin to be easily desmeared to use the laminated hardened coating films as the solder resist film. This invention includes the circuit board using the composition and a method for manufacturing the circuit board. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【0001】 [0001]
【産業上の利用分野】 BACKGROUND OF THE INVENTION
本発明は、例えば回路基板上のソルダーレジスト膜にレーザーによりビアホールを形成したときにそのホール内に残留する成分であるスミアを除去し易くするとともにその除去の際ソルダーレジスト膜が損傷されないようなソルダーレジスト組成物、これを用いた回路基板及びその製造方法に関する。 The present invention is, for example, circuit solder such as solder resist film is not damaged during the removal as well as facilitate removal of the smear is a component remaining in its hole when forming a via hole by laser solder resist film on the substrate a resist composition, a circuit board and a manufacturing method thereof using the same.
【0002】 [0002]
【従来の技術】 BACKGROUND OF THE INVENTION
回路基板は、基板の上に導体回路のパターンを形成し、そのパターンのはんだ付けランドに電子部品をはんだ付けすることにより搭載するためのものであり、そのはんだ付けランドを除く回路部分は永久保護皮膜としてのソルダーレジスト膜で被覆される。 Circuit board, forming a pattern of the conductor circuit on a substrate, is intended for mounting by soldering an electronic component on soldering lands of the pattern, the circuit portion excluding the soldering lands permanent protection is coated with a solder resist film as a film. これにより、プリント配線板に電子部品をはんだ付けする際にはんだが不必要な部分に付着するのを防止すると共に、回路の導体が空気に直接曝されて酸化や湿度により腐食されるのを防止する。 Prevention Thus, when soldering the electronic components on a printed wiring board with solder is prevented from adhering to unnecessary portions, that the conductors of the circuit are corroded by oxidation and humidity is directly exposed to air to.
このように基板にソルダーレジスト膜のパターン(はんだ付ランドを除く回路部分を覆うパターン)を形成する単層の回路基板のみならず、基板上に導体回路パターンを形成し、ついでその上に層間絶縁材料の塗布層を形成し、その塗布層に基板の導体回路パターンと連通するビアホールをレーザーにより形成し、さらにこのビアホールを含む塗布層表面に無電解めっき膜を設け、そのめっき膜について導体回路部分は樹脂膜で被覆してそれ以外の部分をエッチングにより除去し、最後にその樹脂膜を剥離して導体回路パターンを形成し、これにソルダーレジスト膜を形成する。 Thus not the circuit board of the single layer to form a pattern of solder resist film on a substrate (pattern covering a circuit portion except for the soldering lands) only, forming a conductor circuit pattern on a substrate, and then an interlayer insulating thereon to form a coating layer of the material, formed by a laser via hole communicating with the conductor circuit pattern of the substrate to the coating layer, the electroless plating film is further provided on the coating layer surface including the via hole, the conductor circuit portion for the plating film the portions other than it is coated with the resin film is removed by etching, finally peeling the resin film to form a conductor circuit pattern to form a solder resist film thereto. 順次これを繰り返し、積層する各層に回路を形成しこれをビアホールで接続した、いわゆる多層回路基板には、ソルダーレジスト組成物を塗布し、露光、現像、ポストキュアを順次行って絶縁膜のパターンを形成する。 Sequentially repeating this, a circuit formed in the layers to be stacked and interconnected using the via hole, the so-called multilayer circuit board is coated with a solder resist composition, exposure, development, a pattern of successively performing the insulating film postcure Form. この場合、通常のソルダーレジスト膜のパターンの場合には、上記の露光は多くの場合、メタルハライドランプによる散乱光露光装置を使用しているが、微細なソルダーレジスト膜のパターンを形成する際は、高圧水銀ランプによる平行光露光装置あるいは投影露光装置を使用するのが一般的である。 In this case, when the pattern of the conventional solder resist film, the exposure often, the use of the scattered light exposure device according to a metal halide lamp, when forming a pattern of fine solder resist film, use the parallel light exposure device or a projection exposure apparatus by the high-pressure mercury lamp is generally used.
ところが、さらに微細なソルダーレジスト膜のパターンが要求される場合には、炭酸ガスレーザーやUV−YAGレーザー、エキシマレーザー等を用いて、ソルダーレジスト膜のはんだ付ランドに対応する部分を分解除去してそのはんだ付ランドを露出するが、そのはんだ付ランドには、除去されないで残留するソルダーレジスト膜の成分(スミア)が生じる。 However, if the pattern of finer solder resist film is required, carbon dioxide laser or UV-YAG laser, using an excimer laser or the like, the portion corresponding to the soldering lands of the solder resist film is decomposed and removed exposing the soldering lands, but in the soldering land, the components of the solder resist film remaining without being removed (smear) occurs. このようなスミアが生じると、めっき処理を行なってもめっきされない部分(めっき未着部分)が生じ易いのみならず、電子部品をはんだ付しても接合不良を起こすことがあるので、このスミアを除く、いわゆるデスミアを行なうデスミア工程を設ける必要がある。 If such smears occur, not a portion not plated be subjected to plating treatment (a plating arrive portion) occurs easily only, since the electronic component be subjected solder may cause bonding failure, the smears except, it is necessary to provide a desmear step of performing a so-called desmear.
【0003】 [0003]
特に、FC−BGA(フリップチップポールグリッドアレイ)やCSP(チップサイズパッケージ)等は、回路基板に半導体チップを搭載するにあたって、接合方法として半導体チップ側に金バンプやはんだバンプを形成して接合される。 In particular, such FC-BGA (Flip Chip pole grid array) or CSP (chip size package) is, when mounting the semiconductor chip on the circuit board, the gold bumps or solder bumps formed is bonded to the semiconductor chip side as bonding method that. また、基板のチップを搭載した側とは反対側の他方の片面にははんだボールを搭載する。 Further, the side provided with the substrate of the chip to the other side of the opposite side mounting a solder ball. このように一方の片面に半導体チップを接合により搭載した回路基板は、マザーボードにその他方の片面に搭載したはんだボールによる接合により実装される。 Thus one circuit board mounted by bonding the semiconductor chip on one side is implemented by bonding by solder balls mounted on the other side one side of the motherboard. 金バンプやはんだバンプあるいははんだボールを搭載するいずれにおいても、それぞれの片面に形成されたソルダーレジスト膜にレーザー光を照射してビアホールを形成し、それぞれの面に形成されている導体回路のパターンのそのビアホールに該当する部分を露出するが、そのビアホールの径が小さいため、少しのスミアの存在も、そのビアホールに搭載される金バンプやはんだバンプあるいははんだボールの接合不良を起こし易いので、その除去は一層重要になってくる。 In any mounting gold bumps or solder bumps or solder balls is also to form a via hole by irradiating a laser beam to a solder resist film formed on each of the one side, the pattern of the conductor circuit formed on each side While exposing the portions corresponding to the via hole, since the diameter of the via hole is small, even the presence of a little smear, since susceptible to bonding failure of the gold bumps or solder bumps or solder balls to be mounted to the hole, the removed it becomes even more important.
上記の回路基板の製造において、そのデスミアの方法としては、濃アルカリ溶液で膨潤させ、続いて過マンガン酸塩溶液によりスミアを分解除去する湿式法や、プラズマやエキシマレーザーにより分解除去する乾式法があるが、コストや生産効率の点では湿式法が優れており、この湿式法が一般的に使用されている。 In producing the circuit board, as the method of the desmearing, swollen with concentrated alkali solution, followed by a wet method or for decomposing and removing smear permanganate solution, dry method to decompose and remove the plasma or excimer laser there is, in terms of cost and production efficiency is excellent wet method, the wet method is generally used.
【0004】 [0004]
ところで、上記のソルダーレジスト膜の形成のためには、ノボラック型エポキシ樹脂と不飽和モノカルボン酸との反応物を、飽和もしくは不飽和多塩基酸無水物と反応して得られるアルカリ可溶性感光性樹脂を用いたアルカリ現像型ソルダーレジスト組成物が用いられる(例えば特開昭61−243869号(特許第1799319号)公報を参照)。 Incidentally, for the formation of the solder resist film, a novolac type epoxy resin and the reaction product of an unsaturated monocarboxylic acid, an alkali-soluble photosensitive resin obtained by the reaction with a saturated or unsaturated polybasic acid anhydride alkali development type solder resist composition using is used (e.g., JP-a-61-243869 (see Patent No. 1799319) JP).
また、多層回路基板においては、層間絶縁材料としてビスフェノールA型エポキシ樹脂と末端エポキシ化ポリブタジエンゴムからなる樹脂組成物が用いられている(例えば特開平11−001547号公報参照)。 Further, in the multilayer circuit board is (for example, see JP-A-11-001547) which the resin composition is used consisting of bisphenol A type epoxy resin and the terminal epoxidized polybutadiene rubber as an interlayer insulating material.
【0005】 [0005]
【特許文献1】 [Patent Document 1]
特開昭61−243869号公報【特許文献2】 JP 61-243869 JP Patent Document 2]
特開平11−001547号公報【0006】 Japanese Unexamined Patent Publication No. 11-001547 [0006]
【発明が解決しようとする課題】 [Problems that the Invention is to Solve
しかしながら、湿式法によるデスミアを行うときは、ソルダーレジスト膜を形成した回路基板全体を濃アルカリ溶液、続いて過マンガン酸塩溶液に浸漬して処理するため、ビアホール内に残留したスミアの分解除去のみならず、ソルダーレジスト膜表面もこの溶液に侵され易い。 However, when performing desmear by wet process, a solder resist film concentrated alkali solution across the circuit board formed with, subsequently to process by immersion in a permanganate solution, only decomposition and removal of the smear remaining in the via hole Narazu, solder resist film surface is also attacked by the solution easily. 例えば上記特開昭61−243869号に記載されているようなアルカリ現像型ソルダーレジスト組成物では、濃アルカリ溶液で膨潤させる膨潤工程でアルカリ可溶性感光性樹脂に残存しているカルボン酸が反応し、ソルダーレジスト膜が侵されるため、続いて行う過マンガン酸塩溶液に浸漬する浸漬工程で塗膜の分解、剥離が生じ、良好なソルダーレジスト塗膜が得られないという問題がある。 For example, in the alkali development type solder resist composition as described in JP Sho 61-243869, carboxylic acids react remaining in the alkali-soluble photosensitive resin swelling step of swelling a concentrated alkaline solution, since the solder resist film is affected, followed by performing decomposition of the coating film in the immersion step of immersing the permanganate solution, separation occurs, there is a problem that good solder resist coating film obtained.
また、上記特開平11−001547号公報に開示されているような樹脂組成物を層間絶縁材料として用いる場合には、予め層間絶縁材料の塗布層に導体回路パターンが設けられており、その上にそのソルダーレジスト膜が形成されるが、過マンガン酸塩溶液に浸漬する浸漬工程ではその塗膜の剥離は生じないが、前工程の導体回路パターンを形成する際にその層間絶縁材料の塗布層に無電解銅メッキを良く行うために、その塗布層の全面に凹凸を形成する、いわゆる塗膜の粗化が行なわれているので、その粗化が行われた塗布層の上に形成されるソルダーレジスト膜については、過マンガン酸塩溶液に浸漬する浸漬工程の影響が現れて、その導体回路パターンに電子部品をはんだ付するときに剥離を生じる、いわゆるはんだ耐熱性が低下し In the case of using the resin composition as disclosed in JP-A Hei 11-001547 as an interlayer insulating material is conductive circuit pattern provided on the previously applied layer of interlayer dielectric material, on which its solder resist film is formed, the immersion step of immersing the permanganate solution does not occur in peeling of the coating film, the coating layer of the interlayer dielectric material when forming the conductor circuit pattern of the previous step to perform well electroless copper plating to form the unevenness on the entire surface of the coating layer, since the rough-called coating is performed, solder is formed on the coating layer thereof roughened is performed the resist film, appears the effect of the immersion step of immersing the permanganate solution, the electronic component results in peeling when soldering, so-called solder heat resistance is lowered to the conductor circuit pattern り、そのソルダーレジスト膜自体の絶縁信頼性が低下するなど、ソルダーレジスト膜としての必要な特性を低下させ易いという問題がある。 Ri and insulation reliability of the solder resist film itself decreases, is liable to reduce the required characteristics as a solder resist film.
【0007】 [0007]
本発明の第1の目的は、スミアを薬液により分解除去する湿式法によるデスミアの処理を行なってもデスミアが良好に行われるとともに、その薬液に侵されない塗膜を形成できるソルダーレジスト組成物、回路基板及びその製造方法を提供することにある。 A first object of the present invention, together with desmearing be subjected to treatment desmear by wet method smear is decomposed and removed by chemical solution is satisfactorily performed, a solder resist composition capable of forming a coating film that is not damaged by the chemical solution, the circuit and to provide a substrate and a manufacturing method thereof.
本発明の第2の目的は、そのデスミアの処理を行った後の後続の処理に悪影響を与えたり、回路基板に必要な特性を低下させたりすることがないソルダーレジスト、回路基板及びその製造方法を提供することにある。 A second object of the present invention, the subsequent processing or adversely affect the processing after performing the desmear, solder never or reduce the characteristics necessary for the circuit board resist, the circuit board and manufacturing method thereof It is to provide a.
【0008】 [0008]
【課題を解決するための手段】 In order to solve the problems]
本発明者らは、上記課題を解決するために鋭意研究した結果、デスミアされ易いエポキシ樹脂を含有するデスミア用硬化樹脂膜と、デスミアされ難いエポキシ樹脂を含有する耐デスミア用硬化樹脂膜を積層した積層硬化樹脂膜をソルダーレジスト膜に用いると、上記目的を達成できることを見い出し、本発明をするに至った。 The present inventors have made intensive studies to solve the above problems, and laminating a desmear curing resin film containing desmearing is easy epoxy resin, the resistance to desmear curing resin film containing desmear are hardly epoxy resin When a laminated cured resin film in the solder resist film, we found that the object can be achieved, leading to the present invention.
すなわち、本発明は、(1)、電子回路配線が形成された基板に該電子回路配線を被覆するソルダーレジスト膜を形成し、レーザーにより該ソルダーレジスト膜に該電子回路配線に連通するビアホールを形成し、該ビアホール内の配線の導体部に残留する成分であるスミアを除去するデスミアを行ない易い上記ソルダーレジスト膜用のエポキシ樹脂を含有するソルダーレジスト組成物を提供するものである。 That is, the present invention provides (1), the substrate on which the electronic circuit wiring is formed to form a solder resist film for covering the electronic circuit wiring, a via hole which communicates with the electronic circuit wiring on the solder resist film by laser and, there is provided a solder resist composition containing an easy epoxy resin for the solder resist film subjected to desmearing for removing smear is a component remaining in the conductor portion of the wire in the via hole.
また、本発明は、(2)、電子回路配線が形成された基板に該電子回路配線を被覆するソルダーレジスト膜を形成し、レーザーにより該ソルダーレジスト膜に該電子回路配線に連通するビアホールを形成し、該ビアホール内の配線の導体部に残留する成分であるスミアを除去するデスミアを行ない難い上記ソルダーレジスト膜用のエポキシ樹脂を含有するソルダーレジスト組成物、(3)、デスミアされ易いエポキシ樹脂は下記一般式〔化1〕で示される分子構造及び/又は下記一般式〔化2〕で示される分子構造を分子内に有する熱硬化性樹脂である上記(1)のソルダーレジスト組成物、 Further, the present invention is (2), the substrate on which the electronic circuit wiring is formed to form a solder resist film for covering the electronic circuit wiring, a via hole which communicates with the electronic circuit wiring on the solder resist film by laser and a solder resist composition containing an epoxy resin for hard the solder resist subjected to desmear film to remove the smear is a component remaining in the conductor portion of the wire in the via hole, (3), desmearing is easy epoxy resin resist composition of the following is a general formula [1] the molecular structure and / or a thermosetting resin having a molecular structure in the molecule represented by the following general formula [2] shown by the above (1),
【化1】 [Formula 1]
(式中、R はCH 又はC(CH を表わし、mは1又は複数を表わす。) (In the formula, R 1 represents CH 2 or C (CH 3) 2, m represents 1 or more.)
【化2】 ## STR2 ##
(式中、R はCH 又はC(CH を表わし、nは1又は複数を表わす。) (Wherein, R 2 represents CH 2 or C (CH 3) 2, n represents 1 or more.)
(4)、デスミアされ難いエポキシ樹脂は下記一般式〔化1〕で示される分子構造及び/又は下記一般式〔化2〕で示される分子構造を分子内に有しない熱硬化性樹脂である上記(2)のソルダーレジスト組成物、 (4), desmearing is hardly epoxy resin is a molecular structure and / or without thermosetting resin molecular structure in the molecule represented by the following general formula [2] represented by the following general formula [1] above a solder resist composition (2),
【化1】 [Formula 1]
(式中、R はCH 又はC(CH を表わし、mは1又は複数を表わす。) (In the formula, R 1 represents CH 2 or C (CH 3) 2, m represents 1 or more.)
【化2】 ## STR2 ##
(式中、R はCH 又はC(CH を表わし、nは1又は複数を表わす。) (Wherein, R 2 represents CH 2 or C (CH 3) 2, n represents 1 or more.)
(5)、エポキシ基を有しないエポキシ樹脂硬化性化合物を含有する上記(1)ないし(4)のいずれかのソルダーレジスト組成物、(6)、デスミアはスミアを除去する薬液を用いる湿式法で行なう上記(1)ないし(5)のいずれかのソルダーレジスト組成物、(7)、電子回路配線が形成された基板に該電子回路配線を被覆するソルダーレジスト膜を形成し、レーザーにより該ソルダーレジスト膜に該電子回路配線に連通するビアホールを形成し、該ビアホール内の配線の導体部に残留する成分であるスミアを除去するデスミアを行なうことを少なくとも行なって得られる回路基板であって、上記ソルダーレジスト膜は、 (5), one of the solder resist composition of the above (1) contain no epoxy resin curing compound an epoxy group (4), (6), desmear is a wet method using a chemical solution for removing smear performing the above (1) to one of a solder resist composition (5), (7), the substrate on which the electronic circuit wiring is formed to form a solder resist film for covering the electronic circuit wiring, the solder resist by laser film to form a via hole that communicates to the electronic circuit wiring, and at least carried out a circuit board obtained by performing the desmear for removing smear is a component remaining in the conductor portion of the wire in the via hole, the solder the resist film,
(1)請求項1、3、5又は6に記載のデスミアを行い易いエポキシ樹脂を含有するソルダーレジスト組成物(A)を塗布し、硬化させたデスミア用硬化樹脂膜と、 (1) solder resist composition containing an easy epoxy resin perform desmearing of claim 1, 3, 5 or 6 (A) is applied, the desmear curing resin film obtained by curing,
(2)該デスミア用硬化樹脂膜の上に請求項2、4、5又は6に記載のデスミアされ難いエポキシ樹脂を含有するソルダーレジスト組成物(B)を塗布し、硬化させた耐デスミア用硬化樹脂膜を積層して有する回路基板、(8)、電子回路配線が形成された基板に該電子回路配線を被覆するソルダーレジスト膜を形成し、レーザーにより該ソルダーレジスト膜に該電子回路配線に連通するビアホールを形成し、該ビアホール内の配線の導体部に残留する成分であるスミアを除去するデスミアを行なうことを少なくとも行なって得られる回路基板の製造方法であって、上記ソルダーレジスト膜は、 (2) The desmear for solder resist composition containing a desmear are hardly epoxy resin according to claim 2, 4, 5 or 6 on the cured resin layer (B) is applied, for resistance to desmear cured cured a circuit board having a resin film is laminated, (8), the substrate on which the electronic circuit wiring is formed to form a solder resist film for covering the electronic circuit wiring, communicating to the electronic circuit wiring on the solder resist film by laser the via hole is formed, and at least performed method for manufacturing a circuit board obtained by the performing desmearing for removing smear is a component remaining in the conductor portion of the wire in the via hole, the solder resist film,
(1)請求項1、3、5又は6に記載のデスミアを行い易いエポキシ樹脂を含有するソルダーレジスト組成物(A)を塗布し、硬化させたデスミア用硬化樹脂膜を形成した後、 (1) After claims 1, 3, 5 or the solder resist composition containing an easy epoxy resin perform desmearing according to 6 (A) was coated to form a desmear curing resin film obtained by curing,
(2)該デスミア用硬化樹脂膜の上に請求項2、4、5又は6に記載のデスミアされ難いエポキシ樹脂を含有するソルダーレジスト組成物(B)を塗布し、硬化させた耐デスミア用硬化樹脂膜を形成する回路基板の製造方法を提供するものである。 (2) The desmear for solder resist composition containing a desmear are hardly epoxy resin according to claim 2, 4, 5 or 6 on the cured resin layer (B) is applied, for resistance to desmear cured cured there is provided a method for manufacturing a circuit board to form a resin film.
【0009】 [0009]
【発明の実施の形態】 DETAILED DESCRIPTION OF THE INVENTION
本発明において、ソルダーレジスト組成物(A)に含有される「デスミアされ易いエポキシ樹脂」としては、この樹脂を含有するソルダーレジスト組成物の塗布膜の硬化物が濃アルカリ溶液及び/又は過マンガン酸塩溶液(デスミアの薬液)に侵され易い、例えば分解し易かったり、溶解し易かったり、膨潤し易かったり、あるいは金属導体に付着した場合に容易に剥離し易く、したがって除去され易くなるエポキシ樹脂を挙げることができる。 In the present invention, as "desmear which is likely to epoxy resin" contained in the solder resist composition (A), the cured product is concentrated alkali solution and / or permanganate in the coating film of the solder resist composition containing the resin easily attacked by salt solution (chemical desmear), for example disassemble Yasuka', dissolved or Yasuka', swelling or Yasuka' or easily peeled off easily when attached to the metallic conductor, and therefore the easier becomes epoxy resin is removed it can be mentioned. 「デスミアされ易い」ことの目安としては、その塗布膜の硬化物が濃アルカリ溶液、ついで過マンガン酸塩溶液により処理(デスミア処理)された後ではその前に比べて表面粗さが平均で5μm以上増大した場合を挙げることができ、これを基準にして樹脂を選択すればよい。 The measure of "desmear which is likely" that, 5 [mu] m its cured product concentrated alkali solution of coating films, followed on average permanganate solution by treatment (desmear treatment) has been in the after surface roughness than before the or when increased can be exemplified, which may be selected resin based on.
このようなエポキシ樹脂としては、、上記一般式〔化1〕で示される分子構造及び上記一般式〔化2〕で示される分子構造のいずれか一方又は両方を分子内に有するエポキシ樹脂が挙げられる。 Include ,, the formula 1 with an epoxy resin having one or both of the molecular structure and molecular structure represented by the formula 2 in the molecule is shown as the epoxy resin . これらの一般式〔化1〕、〔化2〕中、R 、R はそれぞれCH 又はC(CH を表わすが、同一でも良く異なってもよく、また、m、nは分子中にそれぞれの〔 〕内の分子構造をいくつ有するかを示すものであり、その数は平均値であるが、それぞれが1のときは分子中に平均1個のそれぞれの分子構造を有し、それぞれが2以上の複数を示すときは、分子中に平均してその複数個、例えば3のときは3個のそれぞれの分子構造を有することを示す。 These general formula [1], [Formula 2], R 1, R 2, are each represents a CH 2 or C (CH 3) 2, or different may be the same, also, m, n the molecular it is indicative of a number having a molecular structure in each [] in, but the number is an average value, when each one has an average one of each molecular structure in the molecule, when each represents 2 or more the plurality, the plurality, e.g., when the 3 on average in the molecule shown to have three respective molecular structures. このような分子構造の樹脂が「デスミアされ易い」理由としては、分子内の水酸基部分及び/又はメチレン鎖部分、エーテル結合部分に、濃アルカリ溶液や過マンガン酸塩溶液が下記反応式〔化3〕に示されるように反応して膨潤、溶解あるいは分解され易いためであると考えられる。 Such resin molecular structure is "susceptible to desmear" reasons, hydroxyl moieties and / or methylene chain portion of the molecule, an ether bond portion, concentrated alkali solution and permanganate solution following reaction formula [3 ] to react as indicated swelling, presumably because susceptible to dissolution or degradation.
【0010】 [0010]
【化3】 [Formula 3]
(Rは〔化1〕、〔化2〕における−O −CH (OH) −CH −の左側に結合する残基を表わす。) (R is -O -CH 2 (OH) -CH 2 in [Formula 1], [Formula 2] - it represents a residue that binds to the left of.)
【0011】 [0011]
具体的には、ビスフェノールA型エポキシ樹脂として、エピコート 1001、同1002、同1003(以上、ジャパンエポキシレジン社製)、エピクロン1050、同3050(以上、大日本インキ化学工業社製)、アラルダイト AER6071、同6072(以上、旭チバ社製)、エポトート YD−011、同YD−012(以上、東都化成社製)、ビスフェノールF型エポキシ樹脂として、エポトート YDF−2001、同2004(東都化成社製)、水添ビスフェノールA型エポキシ樹脂として、エピクロン EXA−7015(大日本インキ化学工業社製)が挙げられる。 Specifically, as bisphenol A type epoxy resin, Epikote 1001, the 1002, the 1003 (manufactured by Japan Epoxy Resins Co., Ltd.), EPICLON 1050, the 3050 (manufactured by DIC Corporation), Araldite AER6071, the 6072 (manufactured by Asahi Ciba Co., Ltd.), EPOTOHTO YD-011, the YD-012 (manufactured by Tohto Kasei Co., Ltd.), as bisphenol F type epoxy resin, EPOTOHTO YDF-2001, (manufactured by Tohto Kasei Co., Ltd.) same 2004, as hydrogenated bisphenol A type epoxy resin, EPICLON EXA-7015 (produced by Dainippon Ink and Chemicals, Inc.) and the like.
【0012】 [0012]
また、塗工用硬化性樹脂組成物(B)に含有される「デスミアされ難いエポキシ樹脂」としては、この樹脂を含有するソルダーレジスト組成物の塗布膜の硬化物が濃アルカリ溶液及び/又は過マンガン酸塩溶液に侵され難い、例えば分解や溶解しないのは勿論のこと、膨潤もし難いエポキシ樹脂を挙げることができる。 Further, coating a curable resin composition as "desmear is hardly epoxy resin" contained in (B) is cured product concentrated alkali solution and / or over the coating film of the solder resist composition containing the resin hardly attacked by permanganate solution, for example, decomposition or undissolved's, of course, can be mentioned swell hardly epoxy resin. 「デスミアされ難い」ことの目安としては、上記したように、デスミア処理された後ではその前に比べて表面粗さが平均5μm未満である場合を挙げることができ、これを基準にして樹脂を選択すればよい。 The measure of "desmear less likely to be" that, as described above, the after being desmear process can be given when the surface roughness as compared with that before the is less than the average 5 [mu] m, the which was based resin it may be selected.
このようなエポキシ樹脂としては、上記一般式〔化1〕で示される分子構造及び上記一般式〔化2〕で示される分子構造の両方のいずれも分子内に有しないエポキシ樹脂が挙げられる。 As such a epoxy resins, the formula 1 in the molecular structure and the formula 2 epoxy resin having no none both in a molecule of a molecular structure represented by shown and the like.
具体的には、フェノールノボラック型エポキシ樹脂として、エピコート 152、同154(以上、ジャパンエポキシレジン社製)、エピクロン N−740、同N−770(以上、大日本インキ化学工業社製)、クレゾールノボラック型エポキシ樹脂として、エピクロン N−680、同N−695(以上、大日本インキ化学工業社製)、ジシクロペンタジエン型エポキシ樹脂として、エピクロンHP−7200(大日本インキ化学工業社製)、ナフタレン型エポキシ樹脂として、エピクロン HP−4032(大日本インキ化学工業社製)、その他のエポキシ樹脂として、エピコート YX−4000、エピコート 1031S(以上、ジャパンエポキシレジン社製)、エポトート YSLV−80XY(東都化成社製)、NC−3000、NC− Specifically, phenol novolak type epoxy resin, Epikote 152, the 154 (manufactured by Japan Epoxy Resins Co., Ltd.), EPICLON N-740, the N-770 (manufactured by DIC Corporation), cresol novolak as type epoxy resin, EPICLON N-680, the N-695 (above, Dainippon Ink and Chemicals, Inc.), as a dicyclopentadiene type epoxy resin, EPICLON HP-7200 (Dainippon Ink and Chemicals, Inc.), naphthalene type as an epoxy resin, EPICLON HP-4032 (manufactured by Dainippon Ink and Chemicals, Inc.), as the other epoxy resin, Epikote YX-4000, Epikote 1031S (manufactured by Japan epoxy resins Co., Ltd.), EPOTOHTO YSLV-80XY (manufactured by Toto Kasei Co., Ltd. ), NC-3000, NC- 3000S−H(以上、日本化薬社製)が挙げられる。 3000S-H (manufactured by Nippon Kayaku Co., Ltd.).
【0013】 [0013]
また、ソルダーレジスト組成物(A)及び(B)に含有される「エポキシ基を有しないエポキシ樹脂硬化性化合物」としては、エポキシ樹脂を硬化させる硬化剤ということもできる。 Also, a solder resist composition as (A) and "epoxy resin curing compound having no epoxy group" contained in (B) can also be referred to as curing agent for curing the epoxy resin.
具体的には、シヨウノール BRG−555、同BRG−556(以上、昭和高分子社製)、フェノライト TD−2090、同2131、ベスモール CZ−256−A(以上、大日本インキ化学工業社製)、ミレックス XLC−4L、同XLC−LL(以上、三井化学社製)、PP−700、同1000、DPP−M、同3H、DPA−145、同155(以上、新日本石油化学社製)、SK−レジンHE100C、SK−レジンHE510、同900(以上、住金ケミカル社製)が挙げられる。 Specifically, Shiyounoru BRG-555, the BRG-556 (manufactured by Showa Kobunshi Co.), Phenolite TD-2090, the 2131, Besumoru CZ-256-A (above, manufactured by Dainippon Ink and Chemicals, Inc.) , Mirex XLC-4L, the XLC-LL (manufactured by Mitsui Chemicals, Inc.), PP-700, the 1000, DPP-M, the 3H, DPA-145, the 155 (manufactured by Nippon Petrochemicals Co., Ltd.), SK- resin HE100C, SK- resin HE510, Monarch 900 (manufactured by Sumitomo Metals Chemical Co., Ltd.).
【0014】 [0014]
上記ソルダーレジスト組成物(A)及び(B)には、硬化触媒を含有させてもよく、その硬化触媒としては、ジシアンジアミド、芳香族アミン、イミダゾール類、酸無水物等が挙げられる。 The solder resist composition (A) and (B) may contain a curing catalyst, as the curing catalyst, dicyandiamide, aromatic amines, imidazoles, acid anhydrides and the like. また、シリカ、硫酸バリウム、アルミナ、タルク、マイカ等の体質顔料、銅フタロシアニン、イソインドリン、カーボンブラック等の着色顔料、消泡剤、レオロジー調整剤等の各種添加剤、グリコールエーテル類、エステル類等の溶剤を含有させてもよく、具体的には、通常用いられるアルカリ現像型のソルダーレジスト組成物に使用されているものも使用できる。 Also, silica, barium sulfate, alumina, talc, extender pigments, copper phthalocyanine such as mica, isoindoline, coloring pigments such as carbon black, defoamer, various additives such as rheology modifiers, glycol ethers, esters and the like may be contained in the solvent, specifically, it may be used those which are usually used in the alkali development type solder resist composition to be used.
上記ソルダーレジスト組成物(A)及び(B)の組成は、「デスミアされ易いエポキシ樹脂」又は「デスミアされ難いエポキシ樹脂」100部(「部」は質量部を意味する。以下同様。)に対して、「エポキシ基を有しないエポキシ樹脂硬化性化合物」30〜50部、硬化触媒を4〜6部、体質顔料50〜80部、添加剤2〜5部、溶剤35〜55部含有させることが好ましい。 The composition of the solder resist composition (A) and (B), with respect to "desmear which is likely to epoxy resin" or "desmear is hardly epoxy resin", 100 parts ( "parts" means parts by weight. Hereinafter the same.) Te, "no epoxy group epoxy resin curing compound" 30-50 parts, 4-6 parts of a curing catalyst, 50 to 80 parts of an extender pigment, 2-5 parts of additives, be contained 35-55 parts solvent preferable. また、ソルダーレジスト組成物(A)及び(B)において「デスミアされ易いエポキシ樹脂」と「デスミアされ難いエポキシ樹脂」を混合して用いても良く、その比率としては、エポキシ樹脂100部中「デスミアされ易いエポキシ樹脂」を25〜100部添加すると、その塗布膜の表面粗さ(平均値Rtm)が5μm以上でデスミアされ易い塗膜となり、ソルダーレジスト組成物(A)として使用可能となる。 Also, a solder resist composition (A) and (B) may be mixed and used "desmear are hardly epoxy resin" and "desmear which is likely to epoxy resin", examples of the ratio, epoxy resin 100 parts "desmear addition 25-100 parts liable epoxy resin "is, the surface roughness of the coating film (average Rtm) becomes liable coating is desmear with 5μm or more, usable as a solder resist composition (a). 逆に「デスミアされ易いエポキシ樹脂」の添加量が25部未満である場合はデスミアされ難い塗膜となり、ソルダーレジスト組成物(B)として使用可能となる。 When the amount of "desmear which is likely to epoxy resin" is less than 25 parts in reverse it becomes a coating film less likely to be desmear, made available as a solder resist composition (B). 上記ソルダーレジスト組成物(A)及び(B)ともに共通の使用量で表すことができるが、具体的には各成分について上記の例示した化合物を用いる。 The solder resist composition (A) and (B) can both represent a common usage but, specifically, use of the above exemplified compounds for each component.
このような組成のソルダーレジスト組成物(A)及び(B)は、「エポキシ基を有しないエポキシ樹脂硬化性化合物」や、硬化触媒が多過ぎると、粘度が上昇し易く、保存安定性が良くなく、少な過ぎるとその組成物の塗布膜の硬化を十分に行ない難くなる。 A solder resist composition having the above composition (A) and (B), "no epoxy group Epoxy resin curing compound" and, when the curing catalyst is too large, easily viscosity increases, good storage stability without it becomes too small hardly subjected to curing of the coating film of the composition sufficiently. 体質顔料が多過ぎると塗工性がよくなく、塗布した後に平坦化する性能のレベリング性がよくならず、また、レーザー加工後のデスミア工程では、ビアホールの側面や周囲から体質顔料が抜け落ちる、いわゆる脱粒が発生してビアホールの形状を不安定にし、少な過ぎるとその塗布膜の硬化膜の硬度等の塗膜性能が向上しない。 Not good coatability when extender pigment is too large, is not Yokunara leveling performance for flattening after coating, and in the desmear process after laser processing, extender pigments fall out from the sides and periphery of the via hole, so-called It destabilizes the shape of the via holes shedding occurs and not too small improvement film performance such as hardness of the cured film of the coating film. 添加剤、特に消泡剤が多過ぎると塗布膜の表面に消泡剤が溶出するいわゆるブリード現象によりソルダーレジスト組成物(A)の塗布膜の上にソルダーレジスト組成物(B)の塗布膜を積層する際の接着性が良くならず、少な過ぎると塗布膜の脱泡、破泡性が良くならない。 Additives, in particular anti-foaming agent is a solder resist composition by so-called bleeding phenomenon that antifoaming agent is eluted into the surface of too much the coating film solder resist composition onto the coating film (A) a coating film (B) not well adhesion when laminating, degassing of the coating film is too small, not good foam destroying. 溶剤が多過ぎるとソルダーレジスト組成物(A)又は(B)が低粘度となり、導体回路パターンへのカバーリング(被覆性)が良くならず、また、回路基板を垂直に立てた状態で乾燥した際に塗布膜が垂れ易くなり、少な過ぎると塗布膜のレベリング性が良くならず塗布膜の平滑性が得られない。 When the solvent is too much solder resist composition (A) or (B) becomes low viscosity, not covering (covering property) may to the conductor circuit pattern was also dried in an upright state circuit board vertically coating film is easily sag when, not obtained smoothness of the coating film not leveling is good between the coating film is too small.
【0015】 [0015]
上記ソルダーレジスト組成物(A)及び(B)を用いてソルダーレジスト膜を形成するには、図1に示すように、導体パターンを形成しただけの回路基板1の一方の片面には回路配線1a、他方の片面には回路配線1bが形成されているが、まず、▲1▼ その回路配線1a、1bについて脱脂、ソフトエッチング等の基板の表面処理を行なった後、▲2▼ それぞれの面にソルダーレジスト組成物(A)を液膜厚(未乾燥状態の膜厚)10〜50μm程度で均一に塗布する。 The solder resist composition to form a solder resist film by using the (A) and (B), as shown in FIG. 1, on one side of the circuit board 1 simply by forming a conductive pattern circuit wiring 1a Although the other one side are formed circuit wiring 1b, first, ▲ 1 ▼ the circuit wiring 1a, the degreasing 1b, after performing the surface treatment of a substrate such as soft etching, ▲ 2 ▼ on each side uniformly applying a solder resist composition (a) a liquid film thickness (thickness of the undried) at about 10 to 50 [mu] m. その塗布方法は、スクリーン印刷、ロールコート法、カーテンコート法、静電塗装法のいずれも使用できるが、均一に塗布できるものであればその他の塗布方法を用いてもよい。 Its coating method, screen printing, roll coating, curtain coating, but none of the electrostatic coating can be used, and may be other methods of coating as long as it can be uniformly coated. その塗布をした後、80〜180℃の温度で15〜60分間程度乾燥、硬化させて第1層の硬化塗膜(デスミア用硬化樹脂膜)2a、2bを形成する。 After the coating, about 15 to 60 minutes drying at a temperature of 80 to 180 ° C., the curing of the first layer is cured coating (desmear curing resin film) 2a, to form a 2b. 続いて、▲3▼ ソルダーレジスト組成物(A)を塗布したと同様にして、ソルダーレジスト組成物(B)を塗布し、乾燥、硬化処理させて第2層の硬化塗膜(耐デスミア用硬化樹脂膜)3a、3bを形成する。 Subsequently, ▲ 3 ▼ solder resist composition in the same manner as was applied (A), it is applied a solder resist composition (B), drying, curing cured coating film (resistance to desmear the second layer is cured processed resin film) 3a, forms a 3b.
また、ソルダーレジスト組成物(B)をポリエステル等のフィルムに塗布し、さらにその塗布膜の上にソルダーレジスト組成物(A)を塗布し、ついでこれらの積層した塗布膜を加熱等により半硬化状態にし、それから基板の導体回路パターンを含む表面にその半硬化膜側を圧着し、さらにその半硬化膜からフィルムを剥離してその半硬化膜を転写し、ついでその半硬化膜を加熱等により完全硬化させて硬化膜を形成してもよい。 Also, a solder resist composition (B) was applied to the film such as polyester, a semi-cured state further that the solder resist composition onto the coating film (A) was applied, followed by heating or the like coating film of the laminated to then crimped the semi-cured film side surface including a conductive circuit pattern of the substrate and the a semi-cured film was peeled off the film transferring the semi-cured film, and then completely by heating or the like the semi-cured film cured film cured may be formed.
次に、▲4▼ 第1層の硬化塗膜2aに第2層の硬化塗膜3aを積層して得られた積層硬化塗膜の上記回路配線1aの所定の対応する位置及び第1層の硬化塗膜2bに第2層の硬化塗膜3bを積層して得られた積層硬化塗膜の上記回路配線1bの所定の対応する位置にレーザーを照射してビアホール4a、4bを形成し、回路配線1a、1bを露出させる。 Next, ▲ 4 ▼ predetermined corresponding position and the first layer of the circuit wiring 1a of the first layer cured coating film 2a to the second layer laminated cured coating film obtained a cured coating film 3a stacked in curing the coating film 2b by irradiating a laser to a predetermined corresponding positions of the circuit wiring 1b of the second layer laminated cured coating film obtained a cured coating film 3b are laminated in forming the via holes 4a, 4b, the circuit wiring 1a, thereby exposing the 1b. その後、そのビアホール4a、4b内の回路配線1a、1bの導体上には除去し切れないで残留した成分(スミア)が存在するが、そのスミアを過マンガン酸塩溶液等のデスミア処理の薬液により分解除去するデスミアを行ない、▲5▼ 最後に回路配線1a、1bに金めっきを施すか、プリフラックス処理した後、半導体チップ6をその下面に搭載した金バンプやはんだバンプ5により接合して搭載し、はんだボールからなるバンプ7を形成する。 Then, the via holes 4a, circuit wiring 1a in 4b, but component remaining without completely removed in the 1b conductor (smear) is present, by chemical desmear processing such as permanganate solution the smear performs desmear to decompose and remove, ▲ 5 ▼ last or subjected to gold plating circuit wiring 1a, in 1b, after the pre-flux processing, and bonded by gold bumps or solder bumps 5 mounted with semiconductor chips 6 on its lower surface mounting and, to form the bumps 7 made of solder balls. なお、バンプ5の形成方法及び半導体チップの搭載方法としては、金ワイヤーを半導体チップに溶接して金バンプを形成した後、導電性樹脂で接合し、アンダーフィルム樹脂で固定するESC(epoxy solder encapsulated connection)アンダーフィル工法、異方導電性フィルムで接合、固定するACF(anisotropic conductive film connection)工法、ソルダーペーストを印刷してはんだバンプを形成し、リフローにて接合するC4(controlled collapsechip connection)工法などが挙げられるが、バンプ形成及びチップ搭載には上記のいずれの方法を用いてもよい。 As a method for mounting forming method and a semiconductor chip bump 5 is formed by forming a gold bump by welding a gold wire to the semiconductor chip, and bonding with a conductive resin, ESC to fix the under film resin (epoxy solder encapsulated connection) the underfill method, bonding with an anisotropic conductive film, fixed to ACF (anisotropic conductive film connection) method, by printing a solder paste to form solder bumps, bonded by reflow C4 (controlled collapsechip connection) method, etc. Although the like, it may be used any of the above methods for forming bumps and the chip mounting. また、バンプ7の形成方法としては、ビアホール内のランド上にはんだボールを載置し、リフローにより加熱溶解させて形成する方法や、ソルダーペーストを塗布した後、リフローにより加熱溶解させて形成する方法が挙げられるが、いずれの方法を用いてもよい。 Further, a method as a method of forming bumps 7, places the solder balls on the lands of the via hole, and a method of forming by heating and dissolved by a reflow, that after coating the solder paste is formed by heating and dissolved by a reflow Although the like, it may be used any method.
なお、図示省略したが、導体回路パターンを形成しただけの回路基板1の基板にはスルーホールが形成され、上記回路配線1aと1bはスルーホール内壁に形成されためっき膜により接続されている。 Although not shown, the through holes are formed in the substrate of the circuit board 1 simply by forming a conductor circuit pattern, the circuit wiring 1a and 1b are connected by plated film formed in the through-hole inner walls.
【0016】 [0016]
【実施例】 【Example】
本発明の一実施例を説明するが、本発明はこれに限定されるものではない。 Illustrating an embodiment of the present invention, but the present invention is not limited thereto.
実施例1 Example 1
(ソルダーレジスト組成物(A)の具体例の調製) (Preparation example of the solder resist composition (A))
エピコート 1001(ジャパンエポキシレジン社製、ビスフェノールA型エポキシ樹脂)40gにミレックス XLC−LL(三井化学社製フェノール樹脂)15gを加え、さらに溶剤としてDBE(デュポン社製のエステル系溶剤)17gを加え、混合溶液を調製した。 Epikote 1001 (by Japan Epoxy Resins Co., Ltd., bisphenol A type epoxy resin) added Mirex XLC-LL (manufactured by Mitsui Chemicals, Inc. phenolic resin) 15 g to 40 g, further DBE (the DuPont ester solvent) 17 g was added as a solvent, the mixed solution was prepared. 得られた混合溶液にFB−3SDC(電気化学工業社製の溶融シリカ)25g、DICY−7(ジャパンエポキシレジン社製のジシアンジミアド)1g、KS−66(信越化学社製のシリコン系消泡剤)1g、アエロジルR−974(日本アエロジル社製のヒュームドシリカ)0.5gを加え攪拌した。 The resulting mixed solution FB-3SDC (manufactured by Denki Kagaku Kogyo Kabushiki Kaisha of fused silica) 25g, DICY-7 (manufactured by Japan Epoxy Resins Co., Ltd. of Jishianjimiado) 1g, KS-66 (Shin-Etsu Chemical Co., Ltd. silicon antifoaming agent) 1g, was added and stirred Aerosil R-974 (Nippon Aerosil Co., Ltd. fumed silica) 0.5 g. 続いて、この混合物を3本ロールミルで混練し、ソルダーレジスト組成物A1を調製した。 Subsequently, kneading the mixture on a three-roll mill, to prepare a resist composition A1.
(塗工用硬化性樹脂組成物(B)の具体例の調製) (Preparation of specific examples of the coating resin composition (B))
エピクロン N−695(大日本インキ化学工業社製のクレゾールノボラック型エポキシ樹脂)40gにミレックス XLC−LL(三井化学社製フェノール樹脂)15gを加え、さらに溶剤としてDBE(デュポン社製のエステル系溶剤)17gを加え、混合溶液を調製した。 Epiclon N-695 (produced by Dainippon Ink and Chemicals, Inc. of cresol novolak type epoxy resin) 40 g in Milex XLC-LL (manufactured by Mitsui Chemicals, Inc. phenolic resin) 15 g was added, further DBE as solvent (DuPont ester solvents) 17g was added and the mixed solution was prepared. 得られた混合溶液にFB−3SDC(電気化学工業社製の溶融シリカ)25g、DICY−7(ジャパンエポキシレジン社製のジシアンジミアド)1g、KS−66(信越化学社製のシリコン系消泡剤)1g、アエロジルR−974(日本アエロジル社製のヒュームドシリカ)0.5gを加え攪拌した。 The resulting mixed solution FB-3SDC (manufactured by Denki Kagaku Kogyo Kabushiki Kaisha of fused silica) 25g, DICY-7 (manufactured by Japan Epoxy Resins Co., Ltd. of Jishianjimiado) 1g, KS-66 (Shin-Etsu Chemical Co., Ltd. silicon antifoaming agent) 1g, was added and stirred Aerosil R-974 (Nippon Aerosil Co., Ltd. fumed silica) 0.5 g. 続いて、この混合物を3本ロールミルで混練し、ソルダーレジスト組成物B1を調製した。 Subsequently, kneading the mixture on a three-roll mill, to prepare a resist composition B1.
【0017】 [0017]
(回路基板の製造) (In the production of a circuit board)
図1に示す手順に従って、各工程をより具体的に行なうが、▲1▼ 銅張り積層板をエッチング処理して形成した導体回路パターン1a、1bを有する回路基板1に脱脂、ソフトエッチング等の前処理を施し、▲2▼ 上記で得られたソルダーレジストA1をスクリーン印刷により塗布し、150℃で1時間乾燥、熱硬化処理を行ない、第1層の硬化塗膜2a、2bを形成する。 According to the procedure shown in FIG. 1, performs the process in more detail, but, ▲ 1 ▼ copper-clad laminate a conductor circuit pattern 1a formed by etching, degreasing the circuit board 1 with 1b, prior to such soft etching processing alms, ▲ 2 ▼ solder resist A1 obtained above was applied by screen printing, 1 hour dried at 0.99 ° C., subjected to thermosetting treatment to form a cured coating film 2a, 2b of the first layer. ついで、▲3▼ ソルダーレジスト組成物A1の代わりに上記で得られたソルダーレジスト組成物B1を使用したこと以外は同様にして、第2層の硬化塗膜3a、3bを形成し、第1層の硬化塗膜2aと第2層の硬化塗膜3aとを合わせて厚さ20μmの積層硬化塗膜を形成し、同様に第1層の硬化塗膜2bと第2層の硬化塗膜3bとを合わせて厚さ20μmの積層硬化塗膜を形成した。 Then, ▲ 3 ▼ except for using a solder resist composition B1 obtained above in place of the solder resist composition A1 in the same manner, a cured coating film 3a of the second layer, and 3b are formed, the first layer cured coating film 2a and by combining the cured coating film 3a of the second layer to form a laminated cured coating film having a thickness of 20 [mu] m, as well as cured film 2b of the first layer and the cured coating film 3b of the second layer of was a laminated cured coating film having a thickness of 20μm in total.
次に、▲4▼ この積層硬化塗膜について上記導体回路パターン1a、1bに対応する個所に炭酸ガスレーザー光を照射し、直径(ランド径)50μmのビアホール4a、4bを形成し、導体回路パターン1a、1bを露出させる。 Next, ▲ 4 ▼ This laminated cured film was irradiated with the conductor circuit patterns 1a, carbon dioxide laser beam at a location corresponding to 1b, forming a via hole 4a, 4b of the diameter (land diameter) 50 [mu] m, the conductor circuit pattern 1a, thereby exposing the 1b. ついで、上記▲1▼〜▲3▼の処理をした回路基板1をエンプレート MLB−496A(メルテック社製の水酸化ナトリウム水溶液を主成分とした溶液)及び同496B(メルテック社製の1−メトキシ−2−プロパノールを含む溶液)と蒸留水の混合液に55〜65℃で、2〜20分浸漬し、ビアホール4a、4b内の導体回路パターン1a、1b上に見られるスミアを膨潤させ、ついでエンプレート MLB−497A液(メルテック社製の過マンガン酸ナトリウム水溶液を主成分とした溶液)及び同497B(メルテック社製の水酸化ナトリウムを主成分とした溶液)と蒸留水の混合液に60〜95℃、5〜20分浸漬して膨潤したスミアを分解し、除去する。 Then, the ▲ 1 ▼ ~ ▲ 3 ▼ of processing the circuit board 1 Enplate MLB-496A (solution mainly composed of Meltec manufactured by aqueous sodium hydroxide) and the 496B (Meltec Co. 1-methoxy at 55 to 65 ° C. in a mixture of distilled water and a solution) containing 2-propanol, soaked 2-20 minutes, the via-hole 4a, the conductor circuit pattern 1a in 4b, and smear found on 1b swell, followed Enplate MLB-497A solution 60 in a mixture of distilled water (a main component Meltec manufactured by sodium permanganate aqueous solution) and the same 497B (solution mainly containing sodium hydroxide Meltec Co.) 95 ° C., to decompose the smear swollen by immersion 5-20 minutes, removed. そしてさらにエンプレート MLB−790(メルテック社製の硫酸ヒドロキシルアミン水溶液を主成分とする溶液)と濃硫酸及び蒸留水の混合液に60〜65℃で、5〜10分間浸漬し、中和処理する。 And further Enplate MLB-790 in a mixture with concentrated sulfuric acid and distilled water (solution composed mainly of Meltec Co. hydroxylamine sulfate aqueous solution) at 60 to 65 ° C., was dipped for 5 to 10 minutes, to neutralize . ▲5▼ その後、金メッキ処理又はプリフラックス処理を行ない、バンプ5を形成した半導体チップ6をそのバンプ5の溶融による接合により搭載する。 ▲ 5 ▼ then subjected to gold plating or pre-flux processing, the semiconductor chip 6 formed bumps 5 are mounted by bonding due to melting of the bumps 5. また、そのチップを搭載した側とは反対側の他方の面にははんだボール7を搭載する。 Further, the side mounted with the chip on the other surface opposite mounting the solder balls 7. このようにして得られた半導体チップを搭載した実装用回路基板はマザーボードにそのはんだボールの溶融による接合により実装される。 Such mounting circuit board mounted with a semiconductor chip obtained in is implemented by bonding due to melting of the solder balls to the mother board.
【0018】 [0018]
実施例2、3 Examples 2 and 3
実施例1において、表1に示すように、エピクロン N−695の代わりに、エピコート 1031S(ジャパンエポキシレジン社製のエポキシ樹脂)、エピクロン HP−7200(大日本インキ化学工業社製のジシクロペンタジエン型エポキシ樹脂)をそれぞれ用いたこと以外は同様にしてそれぞれのソルダーレジスト組成物B2、B3を調製し、表2に示すように、これらのそれぞれを使用したこと以外は実施例1と同様にしてそれぞれ実施例2、3の実装用回路基板を製造した。 In Example 1, as shown in Table 1, in place of EPICLON N-695, Epikote 1031S (manufactured by Japan Epoxy Resins Co., Ltd. epoxy resin), Epiclon HP-7200 (produced by Dainippon Ink and Chemicals, Inc. of dicyclopentadiene except for the use of epoxy resin) respectively were prepared each of the solder resist composition B2, B3 in the same manner, as shown in Table 2, respectively, except for using each of these in the same manner as in example 1 It was prepared mounting circuit board of example 2 and 3.
【0019】 [0019]
実施例4 Example 4
実施例1において、表1に示すように、エピコート 1001の代わりにエポトート YDF−2001(東都化成社製ビスフェノールF型エポキシ樹脂)を用いたこと以外は同様にしてソルダーレジスト組成物A2を調製し、表2に示すように、このソルダーレジスト組成物A2をソルダーレジスト組成物A1の代わりに使用したこと以外は同様にして実装用回路基板を製造した。 In Example 1, as shown in Table 1, the solder resist composition A2 was prepared except for using EPOTOTO YDF-2001 instead of Epikote 1001 (manufactured by Tohto Kasei Co., Ltd. bisphenol F type epoxy resin) In the same manner, as shown in Table 2, we were prepared for mounting the circuit board in the same manner except for using, instead of the solder resist composition A2 resist composition A1.
【0020】 [0020]
実施例5、6 Examples 5 and 6
実施例2、3において、表2に示すように、実施例4で用いたソルダーレジスト組成物A2をソルダーレジスト組成物A1の代わりに使用したこと以外は同様にしてそれぞれ実施例5、6の実装用回路基板を製造した。 In Examples 2 and 3, as shown in Table 2, the implementation of each Examples 5 and 6, the same procedure was used in place of the solder resist composition A1 solder resist composition A2 used in Example 4 the use circuit board was produced.
【0021】 [0021]
比較例1 Comparative Example 1
実施例1において、表2に示すように、ソルダーレジスト組成物A1の代わりにソルダーレジスト組成物B1、ソルダーレジスト組成物B1の代わりにソルダーレジテト組成物A1を用いたこと、すなわちA1とB1を逆にして用いたこと以外は同様にして実装用回路基板を製造した。 In Example 1, as shown in Table 2, solder resist composition B1 in place of the solder resist composition A1, for the use of solder registration Tet composition A1 in place of the solder resist composition B1, namely A1 and B1 except for using reversed to produce a mounting circuit board in a similar manner.
【0022】 [0022]
比較例2 Comparative Example 2
実施例4において、表2に示すように、ソルダーレジスト組成物A2の代わりにソルダーレジスト組成物B1、ソルダーレジスト組成物B1の代わりにソルダーレジスト組成物A2を用いたこと、すなわちA2とB1を逆にして用いたこと以外は同様にして実装用回路基板を製造した。 In Example 4, as shown in Table 2, solder resist composition B1 in place of the solder resist composition A2, for the use of the resist composition A2 in place of the solder resist composition B1, i.e. opposite the A2 and B1 except that was thereby used to manufacture a mounting circuit board in a similar manner.
【0023】 [0023]
(回路基板の評価) (Evaluation of the circuit board)
(1)デスミア耐性試験各実施例、比較例において、実施例1と同様に上記▲4▼までの処理をした回路基板、すなわちデスミア処理した回路基板を試験片にして、それぞれの積層硬化塗膜(第1層の硬化塗膜2と第2層の硬化塗膜3の積層硬化塗膜)表面の表面粗さを表面粗さ計(東京精密社製)で測定し、その平均値Rtmを示す。 (1) desmearing resistance test each Examples and Comparative Examples, the circuit board in which the processes up to the ▲ 4 ▼ in the same manner as in Example 1, that is, the circuit board desmear treatment to the test piece, each of the laminated cured coating film the surface roughness of the (a cured coating film 2 of the first layer a second layer laminated cured film of cured coating film 3) surface was measured with a surface roughness meter (manufactured by Tokyo Seimitsu Co.), shows the average Rtm . また、その積層硬化塗膜の表面状態を目視により観察し、以下の基準に従い評価した。 Further, the surface state of the laminated cured film was visually observed and evaluated according to the following criteria.
○:全く変化が見られない△:わずかに変化が見られる×:塗膜が粗化ないし剥離しているなお、実施例1において、ソルダーレジスト組成物(A)中、エピコート1001(EP−1001)40gにおいて、その一部をエピクロンHP−7200(HP−7200)に置き換えて使用した(HP−7200 100部中のEP−1001の添加量(置換量)を25部毎に0(HP−7200:40g、EP−1001:0g)〜100部(EP−1001:40g、HP−7200:0g)まで変化させて添加)こと以外は同様にして▲2▼までの工程を行なって第1層の硬化塗膜2a、2bを形成し、その塗膜について上記と同様にして表面粗さ(平均値Rtm)を測定した結果を図2に示す。 ○: not observed at all change △: × be slight changes observed: Note coating is roughened or peel, in Example 1, in a solder resist composition (A), Epikote 1001 (EP-1001 ) in 40 g, part a EPICLON HP-7200 (HP-7200 was used in replacement of) (HP-7200 amount of EP-1001 in 100 parts (substitution amount) 0 for each 25 parts (HP-7200 : 40g, EP-1001: 0g) ~100 parts (EP-1001: 40g, HP-7200: 0g) except changes added by) that up in the same manner ▲ 2 ▼ to step the conducted the first layer of cured coating 2a, 2b is formed, showing the results of surface roughness in the same manner as above (average value Rtm) was measured for the coating film in FIG. 図2から、EP−1001(デスミアされ易いエポキシ樹脂)をHP−7200(デスミアされ難いエポキシ樹脂)100部中に25〜100部添加(置換)すると、Rtmは5μm以上となり、デスミアされ易い塗膜となることがわかる。 From Figure 2, EP-1001 (desmearing is easy epoxy resin) of HP-7200 (desmearing is hardly epoxy resin) 25 to 100 parts added to 100 parts (substituted) Then, Rtm becomes higher 5 [mu] m, desmearing is easy coating it can be seen that to be.
【0024】 [0024]
(2)はんだ耐熱性試験前項(1)の試験片について、JIS C 6481の試験方法に従って、260℃のはんだ槽に30秒浸漬後、セロハン粘着テープ(セロハンは商品名)によるピーリング試験を1サイクルとし、計1〜3サイクルを行った後の塗膜状態を目視により観察し、以下の基準に従い評価した。 (2) Soldering heat resistance test specimens referred to in the preceding paragraph (1), according to the test method JIS C 6481, 30 seconds after immersion in a solder bath at 260 ° C., cellophane adhesive tape (cellophane trade name) 1 cycle peeling test by and then, a coating film state after a total 1-3 cycles was visually observed and evaluated according to the following criteria.
◎:3サイクル後も塗膜に変化がないもの○:3サイクル後に剥離が生じているもの△:2サイクル後に剥離が生じているもの×:1サイクル後に剥離が生じているもの(4)耐溶剤性試験前項(1)の試験片について、その試験片を常温のジクロロメタンに30分間浸漬したのち、塗膜状態を目視により観察し、以下の基準に従い評価した。 ◎: After 3 cycles that there is no change in the coating film ○: 3 what peeled off after the cycle has occurred △: 2 as peeled off after the cycle has occurred ×: 1 which peeled off after the cycle has occurred (4) Resistance for specimens of the solvent resistance test (1) above, the glass substrate was immersed for 30 minutes at room temperature the dichloromethane the test pieces were visually observed coating condition was evaluated according to the following criteria.
○:全く変化が見られないもの△:わずかに変化が見られるもの×:塗膜が膨潤し剥離しているのもの(5)絶縁抵抗前項(1)の試験片について、IPC−TM−650のIPC−SM840CB−25テストクーポンのくし型電極を用い、85℃、85%R. ○: it shall not show any change △: × ones are slightly changed See: test piece ones of the coating film is swollen peeled (5) insulation resistance preceding (1), IPC-TM-650 using the IPC-SM840CB-25 comb electrode of the test coupon, 85 ℃, 85% R. H. H. (相対湿度)の雰囲気下で500時間加湿した後の塗膜の絶縁抵抗をDC(直流)50Vを印加して測定した【0025】 The insulation resistance of the coating film after the humidified 500 hours in an atmosphere of (relative humidity) were measured by applying a DC (direct current) 50 V [0025]
【表1】 [Table 1]
【0026】 [0026]
【表2】 [Table 2]
【0027】 [0027]
上記表2から、実施例のものは比較例のものに比べ、「デスミア耐性」が表面粗さではほぼ10倍もよく、「表面状態」も優れ、「はんだ耐熱性」、「耐溶剤性」、「絶縁抵抗」においても優れることがわかる。 From Table 2, those of Examples compared to the Comparative Examples, "desmear resistance" is may be approximately 10 times the surface roughness, "surface state" excellent, "solder heat resistance", "solvent resistance" , it can be seen that is also excellent in "insulation resistance". これは、デスミア処理ではビアホール内の導体部(銅箔)に残留しているレジスト成分(スミア)の除去は、積層硬化塗膜において第1層の硬化塗膜が下側になるか第2層の硬化塗膜が下側になるかに関係なく良く行われるが、その積層硬化塗膜の損傷(デスミア処理の薬液に硬化塗膜が侵されること)についてはその積層の順序が重要であり、第1層のデスミアされ易い硬化塗膜が下側(導体回路パターン上)になり第2層のデスミアされ難い硬化塗膜が上側(回路基板表面)になる必要があり、この第2の硬化塗膜がデスミア処理の薬液に侵されない性質が極めて重要であることを示す。 This removal of the resist components in a desmear process remaining in the conductor portion in the via hole (copper foil) (smear) is the second layer or cured film of the first layer is on the bottom side in the stacked cured coating film cured coating film but is performed well regardless of whether becomes lower, the damage to the laminate cured coating film (that chemical in the cured coating film of the desmear process is affected) is the stacking sequence is important, must desmear is hardly cured coating film of the second layer desmear are easily cured coating film of the first layer becomes lower (on the conductor circuit pattern) is the upper (circuit board surface), the second cured coating indicating that the film is not attacked by chemical desmearing properties is very important. なお、スミアは第1層の硬化塗膜、第2層の硬化塗膜の両者の硬化塗膜の樹脂成分が混じったものとなり、しかもその樹脂成分はレーザー光の照射により変質し、デスミア処理により除去され易くなっている。 Incidentally, smear cured coating film of the first layer, it is assumed that the resin component of the cured coating film of both the cured coating film of the second layer is mixed, yet the resin component is altered by laser light irradiation, the desmear treatment which is likely to be removed.
このように第2層の硬化塗膜が侵されないことにより「はんだ耐熱性」、「耐溶剤性」、「絶縁抵抗」も優れた結果が得られるということができる。 Thus "solder heat resistance" by the cured coating film of the second layer is not attacked, "solvent resistance", it may be referred to as "insulation resistance" excellent results.
第1層の硬化塗膜は上記一般式〔化1〕、〔化2〕のいずれの分子構造、すなわちビスフェノール型エポキシ樹脂の連結鎖が嵩高い分子団による立体障害の少ないことによりデスミアされ易いものと考えられ、逆にいえばエポキシ基の連結鎖が分子団により保護(立体障害によりデスミア処理の薬液による浸食が起こり難い)されている分子構造を有していればデスミア耐性か高いということができる。 Cured coating film above formula of the first layer [Formula 1], [Formula 2] Any of the molecular structure, ie susceptible to desmear by less hindered by the coupling chain bulky molecular group of a bisphenol type epoxy resin believed, it may be referred Conversely linking chain epoxy groups or desmear resistance higher if it has a molecular structure (erosion by chemical desmearing is less susceptible by steric hindrance) is protected by a molecular group it can.
【0028】 [0028]
【発明の効果】 【Effect of the invention】
本発明によれば、エポキシ樹脂についてデスミアされ易いものとされ難いものを前者を含む組成物の硬化膜の上に、後者を含む組成物の硬化膜を積層して用いたので、スミアを薬液を用いて溶解除去する湿式法によるデスミアの処理を行なってもビアホール内部に残留するスミアの除去が良好に行われるとともに、そのデスミアの薬液に侵されない塗膜を形成できるソルダーレジスト組成物、回路基板及びその製造方法を提供することができる。 According to the present invention, those difficult to be as susceptible to desmear the epoxy resin on the cured film of the composition containing the former, since used by laminating a cured film of a composition comprising the latter, the smear chemicals with the removal of smears remaining inside the via hole is performed well be subjected to treatment desmear by wet method of dissolving and removing by using a solder resist composition capable of forming a coating film which is not affected by chemical that desmearing, the circuit board and it is possible to provide a manufacturing method thereof.
また、そのデスミアの処理を行った後の後続の処理に悪影響を与えたり、回路基板に必要な特性を低下させたりすることがない塗膜を形成できるソルダーレジスト組成物、回路基板及びその製造方法を提供することができる。 You can also adversely affect the subsequent processing after the processing of the desmear, a solder resist composition capable of forming a coating film is not to or reduce the characteristics necessary for the circuit board, the circuit board and manufacturing method thereof it is possible to provide a.
【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS
【図1】本発明の一実施例の回路基板の製造工程を示す説明図である。 FIG. 1 is an explanatory diagram showing a circuit board manufacturing process in an embodiment of the present invention.
【図2】エポキシ樹脂についてデスミアされ易いものとされ難いものの構成比による塗膜の平均粗さRtmの変化を示すグラフである。 2 is a graph showing the mean change in the roughness Rtm of the coating film due to composition ratio of those unlikely to be as susceptible to desmear for epoxy resins.
【符号の説明】 DESCRIPTION OF SYMBOLS
1 回路基板1a、1b 導体回路パターン2a、2b 第1層の硬化塗膜(デスミア用硬化樹脂膜) 1 circuit board 1a, 1b conductor circuit patterns 2a, 2b first layer cured coating film (desmear curing resin film)
3a、3b 第2層の硬化塗膜(耐デスミア用硬化樹脂膜) 3a, the cured coating film 3b second layer (anti desmear curing resin film)
4a、4b ビアホール 4a, 4b via holes

Claims (8)

  1. 電子回路配線が形成された基板に該電子回路配線を被覆するソルダーレジスト膜を形成し、レーザーにより該ソルダーレジスト膜に該電子回路配線に連通するビアホールを形成し、該ビアホール内の配線の導体部に残留する成分であるスミアを除去するデスミアを行ない易い上記ソルダーレジスト膜用のエポキシ樹脂を含有するソルダーレジスト組成物。 Forming a solder resist film for covering the electronic circuit wiring board electronic circuit wiring is formed, the laser by forming a via hole which communicates with the electronic circuit wiring on the solder resist film, the conductor portion of the wire in the via hole a solder resist composition containing an easy epoxy resin for the solder resist film subjected to desmearing for removing smear is a component remaining in the.
  2. 電子回路配線が形成された基板に該電子回路配線を被覆するソルダーレジスト膜を形成し、レーザーにより該ソルダーレジスト膜に該電子回路配線に連通するビアホールを形成し、該ビアホール内の配線の導体部に残留する成分であるスミアを除去するデスミアを行ない難い上記ソルダーレジスト膜用のエポキシ樹脂を含有するソルダーレジスト組成物。 Forming a solder resist film for covering the electronic circuit wiring board electronic circuit wiring is formed, the laser by forming a via hole which communicates with the electronic circuit wiring on the solder resist film, the conductor portion of the wire in the via hole a solder resist composition containing a hard epoxy resin for the solder resist film subjected to desmearing for removing smear is a component remaining in the.
  3. デスミアされ易いエポキシ樹脂は下記一般式〔化1〕で示される分子構造及び/又は下記一般式〔化2〕で示される分子構造を分子内に有する熱硬化性樹脂である請求項1に記載のソルダーレジスト組成物。 Desmearing is easy epoxy resin of claim 1 which is thermosetting resin having a molecular structure and / or molecular structure represented by the following general formula [2] represented by the following general formula [1] in the molecule a solder resist composition.
    (式中、R はCH 又はC(CH を表わし、mは1又は複数を表わす。) (In the formula, R 1 represents CH 2 or C (CH 3) 2, m represents 1 or more.)
    (式中、R はCH 又はC(CH を表わし、nは1又は複数を表わす。) (Wherein, R 2 represents CH 2 or C (CH 3) 2, n represents 1 or more.)
  4. デスミアされ難いエポキシ樹脂は下記一般式〔化1〕で示される分子構造及び/又は下記一般式〔化2〕で示される分子構造を分子内に有しない熱硬化性樹脂である請求項2に記載のソルダーレジスト組成物。 Claim 2 desmear is hardly epoxy resin is no thermosetting resin molecular structure in the molecule represented by the molecular structure and / or the following general formula represented by the following general formula [1] [Formula 2] a solder resist composition.
    (式中、R はCH 又はC(CH を表わし、mは1又は複数を表わす。) (In the formula, R 1 represents CH 2 or C (CH 3) 2, m represents 1 or more.)
    (式中、R はCH 又はC(CH を表わし、nは1又は複数を表わす。) (Wherein, R 2 represents CH 2 or C (CH 3) 2, n represents 1 or more.)
  5. エポキシ基を有しないエポキシ樹脂硬化性化合物を含有する請求項1ないし4のいずれかに記載のソルダーレジスト組成物。 It claims 1 containing no epoxy resin curing compound epoxy solder resist composition according to any one of 4.
  6. デスミアはスミアを除去する薬液を用いる湿式法で行なう請求項1ないし5のいずれかに記載のソルダーレジスト組成物。 Desmear the solder resist composition according to any one of claims 1 performed by a wet method using a chemical solution for removing the smear 5.
  7. 電子回路配線が形成された基板に該電子回路配線を被覆するソルダーレジスト膜を形成し、レーザーにより該ソルダーレジスト膜に該電子回路配線に連通するビアホールを形成し、該ビアホール内の配線の導体部に残留する成分であるスミアを除去するデスミアを行なうことを少なくとも行なって得られる回路基板であって、上記ソルダーレジスト膜は、 Forming a solder resist film for covering the electronic circuit wiring board electronic circuit wiring is formed, the laser by forming a via hole which communicates with the electronic circuit wiring on the solder resist film, the conductor portion of the wire in the via hole and at least carried out a circuit board obtained by performing the desmear for removing smear is a component remaining in, the solder resist film,
    (1)請求項1、3、5又は6に記載のデスミアを行い易いエポキシ樹脂を含有するソルダーレジスト組成物(A)を塗布し、硬化させたデスミア用硬化樹脂膜と、 (1) solder resist composition containing an easy epoxy resin perform desmearing of claim 1, 3, 5 or 6 (A) is applied, the desmear curing resin film obtained by curing,
    (2)該デスミア用硬化樹脂膜の上に請求項2、4、5又は6に記載のデスミアされ難いエポキシ樹脂を含有するソルダーレジスト組成物(B)を塗布し、硬化させた耐デスミア用硬化樹脂膜を積層して有する回路基板。 (2) The desmear for solder resist composition containing a desmear are hardly epoxy resin according to claim 2, 4, 5 or 6 on the cured resin layer (B) is applied, for resistance to desmear cured cured a circuit board having a resin film are laminated.
  8. 電子回路配線が形成された基板に該電子回路配線を被覆するソルダーレジスト膜を形成し、レーザーにより該ソルダーレジスト膜に該電子回路配線に連通するビアホールを形成し、該ビアホール内の配線の導体部に残留する成分であるスミアを除去するデスミアを行なうことを少なくとも行なって得られる回路基板の製造方法であって、上記ソルダーレジスト膜は、 Forming a solder resist film for covering the electronic circuit wiring board electronic circuit wiring is formed, the laser by forming a via hole which communicates with the electronic circuit wiring on the solder resist film, the conductor portion of the wire in the via hole and at least performed method for manufacturing a circuit board obtained by the performing desmearing for removing smear is a component remaining in, the solder resist film,
    (1)請求項1、3、5又は6に記載のデスミアを行い易いエポキシ樹脂を含有するソルダーレジスト組成物(A)を塗布し、硬化させたデスミア用硬化樹脂膜を形成した後、 (1) After claims 1, 3, 5 or the solder resist composition containing an easy epoxy resin perform desmearing according to 6 (A) was coated to form a desmear curing resin film obtained by curing,
    (2)該デスミア用硬化樹脂膜の上に請求項2、4、5又は6に記載のデスミアされ難いエポキシ樹脂を含有するソルダーレジスト組成物(B)を塗布し、硬化させた耐デスミア用硬化樹脂膜を形成する回路基板の製造方法。 (2) The desmear for solder resist composition containing a desmear are hardly epoxy resin according to claim 2, 4, 5 or 6 on the cured resin layer (B) is applied, for resistance to desmear cured cured method of manufacturing a circuit board to form a resin film.
JP2003030237A 2003-02-07 2003-02-07 Solder resist composition, circuit board and method for manufacturing the same Pending JP2004240233A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003030237A JP2004240233A (en) 2003-02-07 2003-02-07 Solder resist composition, circuit board and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003030237A JP2004240233A (en) 2003-02-07 2003-02-07 Solder resist composition, circuit board and method for manufacturing the same

Publications (1)

Publication Number Publication Date
JP2004240233A true true JP2004240233A (en) 2004-08-26

Family

ID=32957178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003030237A Pending JP2004240233A (en) 2003-02-07 2003-02-07 Solder resist composition, circuit board and method for manufacturing the same

Country Status (1)

Country Link
JP (1) JP2004240233A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006216719A (en) * 2005-02-02 2006-08-17 Fujitsu Ltd Method of manufacturing chip mounting substrate and method of forming plating film
KR20100117035A (en) 2009-04-23 2010-11-02 아지노모토 가부시키가이샤 Method for manufacturing printed circuit board
JP4968257B2 (en) * 2006-04-28 2012-07-04 住友ベークライト株式会社 The solder resist material and the wiring board and a semiconductor package using the same
JP2013530523A (en) * 2010-05-20 2013-07-25 クアルコム,インコーポレイテッド Process for improving the reliability of the package warpage and connection by use of the back mold structure (BSMC)
US8841168B2 (en) 2011-09-09 2014-09-23 Qualcomm Incorporated Soldering relief method and semiconductor device employing same
US9188871B2 (en) 2012-05-17 2015-11-17 Taiyo Ink Mfg. Co., Ltd. Pattern forming method, alkali-developable thermosetting resin composition, printed circuit board and manufacturing method thereof
JP2016012002A (en) * 2014-06-27 2016-01-21 日立化成株式会社 Cured product of photosensitive resin composition, photosensitive resin composition used therefor, method for manufacturing substrate for mounting semiconductor device, and method for manufacturing semiconductor device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006216719A (en) * 2005-02-02 2006-08-17 Fujitsu Ltd Method of manufacturing chip mounting substrate and method of forming plating film
JP4968257B2 (en) * 2006-04-28 2012-07-04 住友ベークライト株式会社 The solder resist material and the wiring board and a semiconductor package using the same
KR20100117035A (en) 2009-04-23 2010-11-02 아지노모토 가부시키가이샤 Method for manufacturing printed circuit board
JP2013530523A (en) * 2010-05-20 2013-07-25 クアルコム,インコーポレイテッド Process for improving the reliability of the package warpage and connection by use of the back mold structure (BSMC)
US8742603B2 (en) 2010-05-20 2014-06-03 Qualcomm Incorporated Process for improving package warpage and connection reliability through use of a backside mold configuration (BSMC)
US8841168B2 (en) 2011-09-09 2014-09-23 Qualcomm Incorporated Soldering relief method and semiconductor device employing same
US9188871B2 (en) 2012-05-17 2015-11-17 Taiyo Ink Mfg. Co., Ltd. Pattern forming method, alkali-developable thermosetting resin composition, printed circuit board and manufacturing method thereof
JP2016012002A (en) * 2014-06-27 2016-01-21 日立化成株式会社 Cured product of photosensitive resin composition, photosensitive resin composition used therefor, method for manufacturing substrate for mounting semiconductor device, and method for manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
US6451441B1 (en) Film with metal foil
US6555762B2 (en) Electronic package having substrate with electrically conductive through holes filled with polymer and conductive composition
US5262280A (en) Radiation sensitive compositions
US6204456B1 (en) Filling open through holes in a multilayer board
US5993945A (en) Process for high resolution photoimageable dielectric
US6228465B1 (en) Process for producing multilayer wiring boards
US5700607A (en) Method of forming a multilayer printed circuit board and product thereof
US20010006759A1 (en) Radiation sensitive compositions
US6462107B1 (en) Photoimageable compositions and films for printed wiring board manufacture
US20040001961A1 (en) Curable resin composition useful for coating, multi-layer printed wiring board, printed wiring board and dry film
EP0323563A2 (en) Photosensitive thermosetting resin composition and method of forming solder resist pattern by use thereof
US5849460A (en) Photosensitive resin composition and method for using the same in manufacture of circuit boards
JP2011192692A (en) Method of forming solder resist pattern
US20040132230A1 (en) Ball grid array substrate and method for preparing the same
JP2003008228A (en) Multilayer printed wiring board and method of manufacturing the same
US5914216A (en) Multilayer circuit board and photosensitive resin composition used therefor
JP2002361475A (en) Solder paste and multilayer printed wiring board and semiconductor chip having solder bump formed by using the solder paste
JP2008198774A (en) Resin composition, insulating resin sheet with film or metal foil, multilayer printed wiring board, method of manufacturing multilayer printed wiring board, and semiconductor device
US6131279A (en) Integrated manufacturing packaging process
JPH07304931A (en) Thermosetting resin composition, multilayered printed wiring board, and preparation thereof
JPH0946046A (en) Electronic-component housing multilayered circuit board and manufacture thereof
JPH08139458A (en) Manufacturing method of multilayer wiring board
JP2003177528A (en) Photosensitive resin composition and printed wiring board
CN1338117A (en) Multilayer circuit board and semiconductor device
JP2000151111A (en) Substrate for semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090303

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090423

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090714