JP2015015289A - Method for manufacturing printed-wiring board - Google Patents

Method for manufacturing printed-wiring board Download PDF

Info

Publication number
JP2015015289A
JP2015015289A JP2013139707A JP2013139707A JP2015015289A JP 2015015289 A JP2015015289 A JP 2015015289A JP 2013139707 A JP2013139707 A JP 2013139707A JP 2013139707 A JP2013139707 A JP 2013139707A JP 2015015289 A JP2015015289 A JP 2015015289A
Authority
JP
Japan
Prior art keywords
resist layer
solder resist
exposed
solder
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013139707A
Other languages
Japanese (ja)
Inventor
寛彦 後閑
Hirohiko Gokan
寛彦 後閑
豊田 裕二
Yuji Toyoda
裕二 豊田
川合 宣行
Nobuyuki Kawai
宣行 川合
中川 邦弘
Kunihiro Nakagawa
邦弘 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Paper Mills Ltd
Original Assignee
Mitsubishi Paper Mills Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Paper Mills Ltd filed Critical Mitsubishi Paper Mills Ltd
Priority to JP2013139707A priority Critical patent/JP2015015289A/en
Publication of JP2015015289A publication Critical patent/JP2015015289A/en
Pending legal-status Critical Current

Links

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method for manufacturing a printed-wiring board which has high adhesion strength between an insulating substrate or a solder and a connection and high strength of a solder resist layer, and in which a smear is surely removed.SOLUTION: A method for manufacturing a printed-wiring board includes: a step (A1) in which a first solder resist layer 3-1 is formed; a step (B1) in which the first solder resist layer is thinned and a part of a conductor wiring is exposed; a step (C1) in which the whole surface of the first solder resist layer is exposed; a step (A2) in which a second solder resist layer 3-2 is formed; a step (C2) in which portions other than a region to be developed are exposed to the second solder resist layer; a step (D1) in which the second solder resist layer of an unexposed part is removed; a step (A3) in which a third solder resist layer 3-3 is formed; a step (C3) in which the portions other than the region to be developed are exposed to the third solder resist layer; and a step (D2) in which the third solder resist layer of the unexposed part is removed.

Description

本発明はプリント配線板の製造方法に関し、より詳しくは、半導体素子をフリップチップ接続により搭載するのに好適なプリント配線板の製造方法に関する。   The present invention relates to a method for manufacturing a printed wiring board, and more particularly, to a method for manufacturing a printed wiring board suitable for mounting a semiconductor element by flip chip connection.

従来、絶縁基板上に接続部が形成された回路基板を有し、上記回路基板の表面に設けたソルダーレジスト層よりなる表面絶縁層を有するプリント配線板が知られている。   2. Description of the Related Art Conventionally, there is known a printed wiring board having a circuit board having a connection portion formed on an insulating substrate and having a surface insulating layer made of a solder resist layer provided on the surface of the circuit board.

そして、上記プリント配線板の表面にバンプまたはボールパッド等の接続部を設け、該バンプまたはボールパッド等の接続部に配置した半田ボールを介して、電子部品、他のプリント配線板等を接続することが一般的に行われている。なお、このバンプまたはボールパッドには、上記表面絶縁層を部分的に除去し、接続部全体もしくは一部を露出させることにより作製されるSMD(Solder Mask Defined)構造と上記表面絶縁層を部分的に除去し、該表面絶縁層の下部に存在する導体回路を完全に露出させることにより作製されるNSMD(Non Solder Mask Defined)構造がある。   Then, a connection portion such as a bump or a ball pad is provided on the surface of the printed wiring board, and an electronic component, another printed wiring board, or the like is connected via a solder ball disposed on the connection portion such as the bump or the ball pad. It is generally done. Note that the bump or ball pad has an SMD (Solder Mask Defined) structure formed by partially removing the surface insulating layer and exposing all or part of the connection portion, and the surface insulating layer partially. There is an NSMD (Non Solder Mask Defined) structure that is produced by completely removing the conductive circuit existing under the surface insulating layer.

SMD構造において、接続部はその周辺近傍が表面絶縁層に被覆されているので、電子部品の電極端子とこれに対応する接続部との電気的な接続を確実に固定するために、接続部の露出面に形成する接合部に必要な半田量を確保する必要がある。ゆえに、接続パッドが大型化してしまうため、電子部品の小型化および高性能化に伴う接続部の高密度化の要求に対応することが難しくなってきている。一方、NSMD構造において、接続部はその周辺近傍の表面絶縁層が完全に除去され、接続部の側面が完全に露出することによって、SMD構造と比較して小さな接続部でも接続部と半田との接着強度を確保することができる。その反面、NSMD構造において、接続部はその周辺近傍の表面絶縁層が完全に除去され、接続部の側面が完全に露出することによって、接続部と絶縁基板との間の接着強度が低下するおそれがある。   In the SMD structure, since the periphery of the connection portion is covered with a surface insulating layer, in order to securely fix the electrical connection between the electrode terminal of the electronic component and the corresponding connection portion, It is necessary to ensure the amount of solder necessary for the joint formed on the exposed surface. Therefore, since the connection pad is increased in size, it has become difficult to meet the demand for higher density of the connection portion accompanying the downsizing and higher performance of electronic components. On the other hand, in the NSMD structure, the surface insulating layer near the periphery of the connection portion is completely removed, and the side surface of the connection portion is completely exposed. Adhesive strength can be ensured. On the other hand, in the NSMD structure, the surface insulating layer near the periphery of the connection portion is completely removed, and the side surface of the connection portion is completely exposed, which may reduce the adhesive strength between the connection portion and the insulating substrate. There is.

このような接着強度の問題を解決するために、レーザ光照射によって回路基板表面に設けたソルダーレジスト層の一部に深さ0〜15μm程度の開口部を形成することにより、接続部側面の一部がソルダーレジスト層から露出した構造をもつプリント配線板とその製造方法が提案されている(例えば、特許文献1参照)。特許文献1のプリント配線板を用いることによって、ソルダーレジスト層の下部に存在する接続部を完全に露出させたプリント配線板と比較して、接続部と絶縁基板との間の接着強度を向上させることが可能となる。   In order to solve such an adhesive strength problem, an opening having a depth of about 0 to 15 μm is formed in a part of the solder resist layer provided on the surface of the circuit board by laser light irradiation, so that one side surface of the connection portion is formed. A printed wiring board having a structure in which a portion is exposed from a solder resist layer and a manufacturing method thereof have been proposed (see, for example, Patent Document 1). By using the printed wiring board of Patent Document 1, the adhesive strength between the connecting portion and the insulating substrate is improved as compared with the printed wiring board in which the connecting portion existing under the solder resist layer is completely exposed. It becomes possible.

接続パッドに半導体素子を搭載する方法として、フリップチップ接続による方法がある。フリップチップ接続とは、配線基板上に設けた半導体素子接続用の接続パッドの一部を半導体素子の電極端子の配置に対応した並びに露出させ、この半導体素子接続用の接続パッドの露出部と前記半導体素子の電極端子とを対向させ、半田バンプや銅バンプを介して電気的に接続することをいう。   As a method of mounting a semiconductor element on a connection pad, there is a method by flip chip connection. The flip-chip connection means that a part of a connection pad for connecting a semiconductor element provided on a wiring board is exposed corresponding to the arrangement of electrode terminals of the semiconductor element, and the exposed portion of the connection pad for connecting the semiconductor element and the above-mentioned It means that the electrode terminals of the semiconductor element are opposed to each other and are electrically connected via solder bumps or copper bumps.

回路基板上に半導体素子をフリップチップ接続したプリント配線板では、半導体素子と回路基板との接続信頼性を確保するために、半導体素子と回路基板の空隙をアンダーフィル(封止樹脂)で充填して補強する。補強効果を確保するためには、半導体素子と回路基板の空隙に充分な量のアンダーフィルを注入しなければならない。しかしながら、特許文献1によって得られるプリント配線板を使用してフリップチップ接続を行った場合、補強効果を確保するために充分なアンダーフィルを注入した際に、アンダーフィルが半導体素子と回路基板の空隙から周囲へ溢れてしまい、電気的な作動に悪影響を及ぼす場合があった。   In a printed wiring board in which a semiconductor element is flip-chip connected on a circuit board, the gap between the semiconductor element and the circuit board is filled with an underfill (sealing resin) to ensure connection reliability between the semiconductor element and the circuit board. To reinforce. In order to ensure the reinforcing effect, a sufficient amount of underfill must be injected into the gap between the semiconductor element and the circuit board. However, when the flip-chip connection is performed using the printed wiring board obtained by Patent Document 1, when the underfill is injected enough to ensure the reinforcing effect, the underfill may be a gap between the semiconductor element and the circuit board. In some cases, it overflowed to the surroundings and adversely affected the electrical operation.

ソルダーレジスト層へのレーザ加工によって、アンダーフィルが周囲に溢れてしまうことを防止するためのダム形状を形成することが可能であるが、レーザを使用したソルダーレジスト層への開口部形成においては、ソルダーレジスト層の成分(スミア)が分解除去されないで開口部周囲や底部、接続部上に残留する現象が生じる。このようなスミアが残留すると、接続部と半田の接着強度不足となり、プリント配線板と電子部品間の接続信頼性に問題が発生する。こうした問題を回避するために、通常このスミアを除去する工程(デスミア工程)が必要となる。   By laser processing to the solder resist layer, it is possible to form a dam shape to prevent the underfill from overflowing to the surroundings, but in forming the opening to the solder resist layer using a laser, A phenomenon occurs in which the components (smear) of the solder resist layer are not decomposed and removed and remain on the periphery of the opening, the bottom, and the connection. If such smear remains, the bonding strength between the connecting portion and the solder becomes insufficient, and a problem occurs in the connection reliability between the printed wiring board and the electronic component. In order to avoid such problems, a process of removing this smear (desmear process) is usually required.

このようなデスミア工程としては、薬液を用いた湿式法が用いられており、一般に濃アルカリ溶液でスミアを膨潤させた後、過マンガン酸塩溶液によりスミアが分解除去されている。   As such a desmear process, a wet method using a chemical solution is used. Generally, after smear is swollen with a concentrated alkaline solution, the smear is decomposed and removed by a permanganate solution.

しかしながら、このような方法で確実にデスミアを実施しようとすると、ソルダーレジスト層におけるこれらの薬液が接触した面が粗面化されることで、ソルダーレジスト層の強度が低下してしまい、プリント配線板の信頼性が充分に確保できない場合があった。一方で、この粗面化現象を抑えようとすると、逆にスミアが確実に除去できないという問題があった。   However, if the desmear is surely carried out by such a method, the surface of the solder resist layer in contact with these chemicals is roughened, so that the strength of the solder resist layer is reduced, and the printed wiring board. In some cases, sufficient reliability could not be ensured. On the other hand, if this roughening phenomenon is to be suppressed, there is a problem that smear cannot be reliably removed.

ソルダーレジスト層に開口部とダム形状を形成する方法において、導体回路を有する回路基板上にソルダーレジスト層を形成した後、部分露光を行い、その後未露光部を現像処理することで、ソルダーレジスト層から接続部上部を部分的に露出させる開口部を形成し、次に2回目の部分露光を行い、その後2回目の部分露光の未露光部をデスミア処理によって薄膜化し、ダム形状を形成する方法が開示されている(例えば、特許文献2参照)。この方法によるソルダーレジスト層の開口部は、SMD構造であり、接続部はその周辺近傍が表面絶縁層に被覆されているため、電子部品の電極端子とこれに対応する接続部との電気的な接続を確実に固定することが難しく、接続部とハンダボールの電気的な接続が不十分となる場合があった。また、この方法によるダム形状の形成はデスミア処理によって行われているため、ソルダーレジスト層が粗面化されることでソルダーレジスト層の強度が低下してしまい、プリント配線板の信頼性が充分に確保できない場合があった。   In the method of forming the opening and the dam shape in the solder resist layer, after forming the solder resist layer on the circuit board having the conductor circuit, the partial exposure is performed, and then the unexposed portion is developed and processed. Forming a dam shape by forming an opening that partially exposes the upper part of the connection part, then performing a second partial exposure, and then thinning the unexposed part of the second partial exposure by desmearing. It is disclosed (for example, see Patent Document 2). Since the opening of the solder resist layer by this method has an SMD structure, and the vicinity of the connection portion is covered with a surface insulating layer, the electrical connection between the electrode terminal of the electronic component and the corresponding connection portion is electrically connected. It is difficult to securely fix the connection, and the electrical connection between the connecting portion and the solder ball may be insufficient. Moreover, since the dam shape is formed by the desmear process by this method, the strength of the solder resist layer is lowered by roughening the solder resist layer, and the reliability of the printed wiring board is sufficient. In some cases, it could not be secured.

ソルダーレジスト層に開口部とダム形状を形成する方法において、導体回路を有する回路基板上にソルダーレジスト層を形成した後、部分露光を行い、その後未露光部を現像処理することで、ソルダーレジスト層から接続部を完全に露出させる開口部を形成し、次に2回目のソルダーレジストを形成した後、1回目の部分露光領域よりも1回り大きな未露光部が発生する2回目の部分露光を行い、その後未露光部を現像することによってダム形状を形成する方法が開示されている(例えば、特許文献3参照)。この方法によるソルダーレジスト層の開口部は、NSMD構造であり、接続部はその周辺近傍の表面絶縁層が完全に除去され、接続部の側面が完全に露出することによって、接続部と絶縁基板との間の接着強度が低下するおそれがある。   In the method of forming the opening and the dam shape in the solder resist layer, after forming the solder resist layer on the circuit board having the conductor circuit, the partial exposure is performed, and then the unexposed portion is developed and processed. After forming an opening that completely exposes the connection portion, and then forming a second solder resist, a second partial exposure is performed in which an unexposed portion that is one size larger than the first partial exposure region is generated. Then, a method of forming a dam shape by developing an unexposed portion is disclosed (for example, see Patent Document 3). The opening of the solder resist layer by this method has an NSMD structure, and the connection portion is completely removed of the surface insulating layer in the vicinity thereof, and the side surface of the connection portion is completely exposed, so that the connection portion and the insulating substrate There is a risk that the adhesive strength between the two will decrease.

ソルダーレジスト層に開口部とダム形状を形成する方法において、導体回路を有する回路基板上にソルダーレジスト層を形成した後、部分露光工程を行い、その後未露光部のソルダーレジスト層を薄膜化することでソルダーレジスト層に開口部とダム形状を形成する方法が開示されている(例えば、特許文献4参照)。この方法によるソルダーレジスト層の開口部は、SMD構造であり、接続部はその周辺近傍が表面絶縁層に被覆されているため、電子部品の電極端子とこれに対応する接続部との電気的な接続を確実に固定することが難しく、接続部とハンダボールの電気的な接続が不十分となる場合があった。   In the method of forming the opening and dam shape in the solder resist layer, after forming the solder resist layer on the circuit board having the conductor circuit, the partial exposure process is performed, and then the solder resist layer in the unexposed portion is thinned. Discloses a method of forming an opening and a dam shape in a solder resist layer (see, for example, Patent Document 4). Since the opening of the solder resist layer by this method has an SMD structure, and the vicinity of the connection portion is covered with a surface insulating layer, the electrical connection between the electrode terminal of the electronic component and the corresponding connection portion is electrically connected. It is difficult to securely fix the connection, and the electrical connection between the connecting portion and the solder ball may be insufficient.

特許3346263号公報Japanese Patent No. 3346263 特開2012−238668号公報JP 2012-238668 A 特開平05−226505号公報JP 05-226505 A 特開2011−77191号公報JP 2011-77191 A

接続部と絶縁基板および接続部とハンダとの接着強度が高く、アンダーフィル流出による電気的作動不良が無く、ソルダーレジスト層の強度が高く、スミアが確実に除去されたプリント配線板の製造方法を提供することが、本発明の課題である。   A method of manufacturing a printed wiring board that has high adhesion strength between the connecting part and the insulating substrate and between the connecting part and solder, no electrical malfunction due to underfill outflow, high solder resist layer strength, and smear has been reliably removed. It is an object of the present invention to provide.

本発明者らは、上記課題を解決するために鋭意検討した結果、下記発明によって、解決できることを見出した。   As a result of intensive studies to solve the above problems, the present inventors have found that the following invention can solve the problem.

絶縁基板上に導体配線が形成された回路基板を有し、回路基板の表面にソルダーレジスト層を有し、ソルダーレジスト層から導体配線の一部が露出している配線基板の製造方法において、
(A1)回路基板上に第一ソルダーレジスト層が形成される工程、
(B1)薄膜化処理液によって、導体配線の厚さ以下になるまで、第一ソルダーレジスト層が薄膜化されて、導体配線の一部を露出される工程、
(C1)(B1)工程まで完了した第一ソルダーレジスト層が全面露光される工程、
(A2)(C1)工程まで完了した第一ソルダーレジスト層が形成された回路基板上に、第二ソルダーレジスト層が形成される工程、
(C2)第二ソルダーレジスト層に対して、後工程である工程(D1)において現像される領域以外の部分が露光される工程、
(D1)未露光部の第二ソルダーレジスト層が、現像液によって除去される工程、
(A3)(D1)工程まで完了した、第一ソルダーレジスト層および第二ソルダーレジスト層が形成された回路基板上に、第三ソルダーレジスト層が形成される工程、
(C3)第三ソルダーレジスト層に対して、後工程である工程(D2)において現像される領域以外の部分が露光される工程、
(D2)未露光部の第三ソルダーレジスト層が、現像液によって除去される工程、
をこの順で含むことを特徴とする配線基板の製造方法。
In a method of manufacturing a wiring board having a circuit board in which conductor wiring is formed on an insulating substrate, having a solder resist layer on the surface of the circuit board, and a part of the conductor wiring being exposed from the solder resist layer,
(A1) a step of forming a first solder resist layer on the circuit board;
(B1) The first solder resist layer is thinned by the thinning treatment solution until the thickness of the conductor wiring is equal to or less, and a part of the conductor wiring is exposed,
(C1) Step of exposing the entire surface of the first solder resist layer completed up to step (B1),
(A2) A step of forming a second solder resist layer on the circuit board on which the first solder resist layer completed up to step (C1) is formed,
(C2) a step of exposing a portion other than the region to be developed in the step (D1), which is a subsequent step, to the second solder resist layer;
(D1) the step of removing the second solder resist layer in the unexposed area with a developer;
(A3) The step of forming the third solder resist layer on the circuit board on which the first solder resist layer and the second solder resist layer are formed, completed up to the step (D1).
(C3) a step of exposing a portion other than the region to be developed in step (D2), which is a subsequent step, to the third solder resist layer;
(D2) a step in which the third solder resist layer in the unexposed area is removed with a developer;
A method of manufacturing a wiring board, comprising:

接続部と絶縁基板および接続部とハンダとの接着強度が高く、アンダーフィル流出による電気的作動不良が無く、ソルダーレジスト層の強度が高く、スミアが確実に除去されたプリント配線板の製造方法を提供することができる。   A method of manufacturing a printed wiring board that has high adhesion strength between the connecting part and the insulating substrate and between the connecting part and solder, no electrical malfunction due to underfill outflow, high solder resist layer strength, and smear has been reliably removed. Can be provided.

本発明によって製造されたプリント配線板の断面構造を示す説明図である。It is explanatory drawing which shows the cross-section of the printed wiring board manufactured by this invention. 本発明によるプリント配線板の製造方法の一例を示す説明図である。It is explanatory drawing which shows an example of the manufacturing method of the printed wiring board by this invention. 本発明によって製造できる回路基板の一例を示す概略断面図である。It is a schematic sectional drawing which shows an example of the circuit board which can be manufactured by this invention.

図面を用いて、本発明によって製造されるプリント配線板を説明する。まず、図1を用いて、本発明によって製造されるプリント配線板の形状を説明する。本発明によって製造されるプリント配線板は、絶縁基板1上に接続部2が形成された回路基板を有し、回路基板表面にソルダーレジスト層3を有する。半導体素子搭載部とその周囲のソルダーレジスト層3が開口されてなることで、アンダーフィル流れ防止ダム11が形成されている。また、アンダーフィル流れ防止ダムの底部12のソルダーレジスト層3の一部を開口することで、接続部2がソルダーレジスト層3から部分的に露出している。なお、「半導体素子搭載部」とは、ソルダーレジスト層3が形成された回路基板表面に半導体素子が実装された際に、回路基板上で半導体素子が占める領域を指す。「半導体搭載部とその周囲」における「周囲」とは、半導体素子端部から0mm〜2mmの範囲を指す。また、「接続部2がソルダーレジスト層3から部分的に露出している」とは、接続部2の上部がソルダーレジスト層3から完全に露出している状態であり、尚且つ接続部2の側面部の一部がソルダーレジスト層3から露出している状態を指す。   The printed wiring board manufactured by this invention is demonstrated using drawing. First, the shape of the printed wiring board manufactured by this invention is demonstrated using FIG. The printed wiring board manufactured by the present invention has a circuit board in which a connection portion 2 is formed on an insulating substrate 1, and has a solder resist layer 3 on the surface of the circuit board. The underfill flow prevention dam 11 is formed by opening the semiconductor element mounting portion and the surrounding solder resist layer 3. Further, the connection portion 2 is partially exposed from the solder resist layer 3 by opening a part of the solder resist layer 3 at the bottom 12 of the underfill flow prevention dam. The “semiconductor element mounting portion” refers to a region occupied by a semiconductor element on the circuit board when the semiconductor element is mounted on the surface of the circuit board on which the solder resist layer 3 is formed. The “periphery” in the “semiconductor mounting portion and its periphery” refers to a range of 0 mm to 2 mm from the end of the semiconductor element. Further, “the connection part 2 is partially exposed from the solder resist layer 3” means that the upper part of the connection part 2 is completely exposed from the solder resist layer 3 and the connection part 2 The state in which a part of the side surface portion is exposed from the solder resist layer 3 is indicated.

ソルダーレジスト層3の開口部から部分的に露出している接続部2は、いわゆるバンプまたはボールパッド等として使用することができる。即ち、露出している導体回路接続部2には半田ボール等を配置し、この半田ボールを介して他の電子部品、他のプリント配線板等の実装部品を、接続部2に対する導通を確保しつつ、接続することができる。   The connection part 2 partially exposed from the opening of the solder resist layer 3 can be used as a so-called bump or ball pad. That is, a solder ball or the like is disposed on the exposed conductor circuit connection portion 2, and the electrical connection between the other electronic components and other printed wiring boards and other mounting components is secured to the connection portion 2 via the solder ball. While being able to connect.

なお、上記実装部品としては、フリップチップ、BGA(ボールグリッドアレイ)、チップスケールパッケージ、チップサイズパッケージ、あるいはTCP(テープキャリアパッケージ)、リードレスチップキャリア等の電子部品のパッドあるいはそれらを実装するプリント配線板が挙げられる。   In addition, as the mounting component, a flip chip, BGA (ball grid array), chip scale package, chip size package, or electronic component pad such as TCP (tape carrier package), leadless chip carrier, or a print for mounting them. A wiring board is mentioned.

本発明によって製造されたプリント配線板の作用効果について説明する。本発明によって製造されたプリント配線板においては、接続部2の上部に相当する半導体素子搭載部とその周囲のソルダーレジスト層3が開口されてなるアンダーフィル流れ防止ダム11を有し、アンダーフィル流れ防止ダムの底部12のソルダーレジスト層3の一部が開口されて、接続部2がソルダーレジスト層3から部分的に露出した状態である。   The effect of the printed wiring board manufactured by this invention is demonstrated. The printed wiring board manufactured according to the present invention has an underfill flow prevention dam 11 in which a semiconductor element mounting portion corresponding to the upper portion of the connection portion 2 and a solder resist layer 3 around the semiconductor element mounting portion are opened, and the underfill flow. A part of the solder resist layer 3 at the bottom 12 of the prevention dam is opened, and the connection part 2 is partially exposed from the solder resist layer 3.

これにより、接続部2の側面はソルダーレジスト層3よりなる表面絶縁層が部分的に覆われた構造であり、尚且つ半導体素子と回路基板の空隙にアンダーフィルを充填した際に、アンダーフィルが半導体素子と回路基板の空隙から溢れてしまうことを防止するダム構造を有している。これらの形状から、接続部2と絶縁基板1との接着強度向上および接続部2と半田との接触面積増加の効果が得られる上、従来技術によって製造されたプリント配線板と比較してアンダーフィルが半導体素子と回路基板の空隙から周囲へ溢れてしまうことによる、電気的な作動に悪影響の発生を防止することができる。さらに、ソルダーレジスト層3の強度が高く、信頼性が向上したプリント配線板を製造することができる。   As a result, the side surface of the connection portion 2 has a structure in which the surface insulating layer made of the solder resist layer 3 is partially covered, and when the underfill is filled in the gap between the semiconductor element and the circuit board, It has a dam structure that prevents overflow from the gap between the semiconductor element and the circuit board. From these shapes, the effect of improving the adhesive strength between the connecting portion 2 and the insulating substrate 1 and increasing the contact area between the connecting portion 2 and the solder is obtained, and the underfill is compared with the printed wiring board manufactured by the prior art. Can be prevented from overflowing from the gap between the semiconductor element and the circuit board to the periphery. Furthermore, the printed wiring board with high strength of the solder resist layer 3 and improved reliability can be manufactured.

図2を用いて、本発明によるプリント配線板の製造方法の一例を説明する。この方法では、まず、回路基板の表面に形成した第一ソルダーレジスト層3−1の全面を薄膜化することで、接続部2を第一ソルダーレジスト層3−1から部分的に露出させる。次に、第一ソルダーレジスト層3−1の表面上に第二ソルダーレジスト層3−2を形成し、接続部2周囲の第二ソルダーレジスト層3−2を現像によって除去し、ソルダーレジスト層3から再び接続部2を露出させる。次に第二ソルダーレジスト層3−2表面上に第三ソルダーレジスト層3−3を形成し、半導体搭載部とその周囲の第三ソルダーレジスト層3−3を現像によって除去することで、アンダーフィル流れ防止ダム11を形成するとともに、再び接続部2をソルダーレジスト層3から露出させる。   An example of a method for manufacturing a printed wiring board according to the present invention will be described with reference to FIG. In this method, first, the connection portion 2 is partially exposed from the first solder resist layer 3-1 by thinning the entire surface of the first solder resist layer 3-1 formed on the surface of the circuit board. Next, the second solder resist layer 3-2 is formed on the surface of the first solder resist layer 3-1, the second solder resist layer 3-2 around the connection portion 2 is removed by development, and the solder resist layer 3 is removed. Then, the connecting portion 2 is exposed again. Next, a third solder resist layer 3-3 is formed on the surface of the second solder resist layer 3-2, and the semiconductor mounting portion and the surrounding third solder resist layer 3-3 are removed by development, thereby underfilling. The flow prevention dam 11 is formed, and the connecting portion 2 is exposed from the solder resist layer 3 again.

まず、絶縁基板1上に接続部2と導体回路14が形成された回路基板を準備する(図2a)。接続部2は、サブトラクティブ法、セミアディティブ法、アディティブ法等を用いて形成することができる。次に、工程(A1)において、回路基板全面を覆うように、アルカリ現像型の第一ソルダーレジスト層3−1を形成する(図2(A1))。次いで、工程(B1)において、第一ソルダーレジスト層3−1の全面を薄膜化することで、第一ソルダーレジスト層3−1から接続部2を部分的に露出させる(図2(B1))。次いで、工程(C1)において、第一ソルダーレジスト層3−1の全面を露光する(図2(C1))。   First, a circuit board in which the connection portion 2 and the conductor circuit 14 are formed on the insulating substrate 1 is prepared (FIG. 2a). The connection part 2 can be formed using a subtractive method, a semi-additive method, an additive method, or the like. Next, in step (A1), an alkali development type first solder resist layer 3-1 is formed so as to cover the entire surface of the circuit board (FIG. 2A1). Next, in the step (B1), the entire surface of the first solder resist layer 3-1 is thinned to partially expose the connection part 2 from the first solder resist layer 3-1 (FIG. 2 (B1)). . Next, in the step (C1), the entire surface of the first solder resist layer 3-1 is exposed (FIG. 2 (C1)).

次いで、工程(A2)において、工程(C1)までの工程が完了した第一ソルダーレジスト層3−1上の全体に、アルカリ現像型の第二ソルダーレジスト層3−2を形成する(図2(A2))。次いで、工程(C2)において、第二ソルダーレジスト層3−2のうち、接続部2を部分的にソルダーレジスト層3から露出させるための開口部を形成する領域以外の部分を活性光線7により露光する(図2(C2))。図2(C2)では、フォトマスク8を介して露光しているが、直接描画方式で露光してもかまわない。次いで、工程(D1)において、未露光部の第二ソルダーレジスト層を現像処理することによって、ソルダーレジスト層3から接続部2を部分的に露出させる(図2(D1))。   Next, in the step (A2), an alkali development type second solder resist layer 3-2 is formed on the entire first solder resist layer 3-1 in which the steps up to the step (C1) have been completed (FIG. 2 ( A2)). Next, in the step (C2), a portion of the second solder resist layer 3-2 other than the region for forming the opening for partially exposing the connection portion 2 from the solder resist layer 3 is exposed with the actinic ray 7. (FIG. 2 (C2)). Although exposure is performed through the photomask 8 in FIG. 2 (C2), exposure may be performed by a direct drawing method. Next, in the step (D1), the connection part 2 is partially exposed from the solder resist layer 3 by developing the second solder resist layer in the unexposed part (FIG. 2 (D1)).

次いで、工程(A3)において、工程(D1)までの工程が完了した第一ソルダーレジスト層3−1および第二ソルダーレジスト層3−2上の全体に、アルカリ現像型の第三ソルダーレジスト層3−3を形成する(図2(A3))。次いで、工程(C3)において、アンダーフィル流れ防止ダムを形成する領域以外の部分を活性光線7により露光する(図2(C3))。図2(C3)では、フォトマスク8を介して露光しているが、直接描画方式で露光してもかまわない。続いて、工程(D2)において、未露光部の第三ソルダーレジスト層3−3を現像処理によって除去することで、図2(D2)に示すように、回路基板表面に第一ソルダーレジスト層3−1と第二ソルダーレジスト層3−2と第3ソルダーレジスト層3−3から構成されるソルダーレジスト層3が形成され、ソルダーレジスト層3にアンダーフィル流れ防止ダム11が形成され、アンダーフィル流れ防止ダムの底部12のソルダーレジスト層3に形成された開口部によって、接続部2がソルダーレジスト層3から部分的に露出したプリント配線板が形成できる。また、本発明によるプリント配線板の製造方法では、工程(C2)および工程(C3)の露光領域を任意の形状に変化させることが可能であり、露光領域の変更により、例えば図3に示す断面形状の回路基板を製造することが可能である。図3のaでは、接続部2の間にソルダーレジスト層3の凸部が形成されている。図3のbでは、接続部2はソルダーレジスト層3から露出し、導体回路14はソルダーレジスト層3によって被覆されている。   Next, in the step (A3), the alkali developing type third solder resist layer 3 is entirely formed on the first solder resist layer 3-1 and the second solder resist layer 3-2 after the steps up to the step (D1) are completed. -3 is formed (FIG. 2 (A3)). Next, in the step (C3), portions other than the region where the underfill flow prevention dam is formed are exposed with the actinic ray 7 (FIG. 2 (C3)). In FIG. 2 (C3), exposure is performed through the photomask 8, but exposure may be performed by a direct drawing method. Subsequently, in the step (D2), the third solder resist layer 3-3 in the unexposed portion is removed by development processing, whereby the first solder resist layer 3 is formed on the surface of the circuit board as shown in FIG. 2 (D2). -1 and the second solder resist layer 3-2 and the third solder resist layer 3-3 are formed, an underfill flow prevention dam 11 is formed in the solder resist layer 3, and the underfill flow A printed wiring board in which the connection portion 2 is partially exposed from the solder resist layer 3 can be formed by the opening formed in the solder resist layer 3 at the bottom 12 of the prevention dam. Further, in the method for manufacturing a printed wiring board according to the present invention, the exposure areas in the steps (C2) and (C3) can be changed to an arbitrary shape. By changing the exposure areas, for example, the cross section shown in FIG. It is possible to manufacture a circuit board having a shape. In FIG. 3 a, convex portions of the solder resist layer 3 are formed between the connection portions 2. In FIG. 3 b, the connection portion 2 is exposed from the solder resist layer 3, and the conductor circuit 14 is covered with the solder resist layer 3.

本発明の方法によって製造されたプリント配線板では、ソルダーレジスト層表面9とアンダーフィル流れ防止ダムの底部12と接続部周囲のソルダーレジスト層底部13の表面粗さRaが0.50μm以下になりやすい。また、本発明では、ソルダーレジスト層表面9とアンダーフィル流れ防止ダムの底部12の表面粗さRaが0.10μm以下であることが好ましく、接続部周囲のソルダーレジスト層底部13の表面粗さRaが0.50μm以下であることが好ましい。表面粗さRaは算術平均表面粗さである。   In the printed wiring board manufactured by the method of the present invention, the surface roughness Ra of the solder resist layer surface 9, the bottom portion 12 of the underfill flow prevention dam, and the solder resist layer bottom portion 13 around the connection portion tends to be 0.50 μm or less. . In the present invention, the surface roughness Ra of the solder resist layer surface 9 and the bottom portion 12 of the underfill flow prevention dam is preferably 0.10 μm or less, and the surface roughness Ra of the solder resist layer bottom portion 13 around the connection portion. Is preferably 0.50 μm or less. The surface roughness Ra is an arithmetic average surface roughness.

また、工程(B1)後であり、工程(C1)以前の状態における接続部周囲のソルダーレジスト層底部13の第一ソルダーレジスト層3−1は、活性光線による光硬化を受けていないために、柔軟な状態であり、容易に表面粗さを変化させ、平滑化することが可能である。   In addition, since the first solder resist layer 3-1 of the solder resist layer bottom 13 around the connection portion in the state before the step (C 1) after the step (B 1) has not undergone photocuring with actinic rays, It is in a flexible state, and it is possible to easily change the surface roughness and smooth the surface.

例えば、平滑化処理として、80℃の環境に15秒さらすことで、接続部周囲のソルダーレジスト層底部13およびアンダーフィル流れ防止ダム12の表面粗さRaは0.15μm以下にすることが可能である。また、80℃の環境に30秒さらすことで接続部周囲のソルダーレジスト層底部13の表面粗さRaおよびアンダーフィル流れ防止ダム12は0.10μm以下にすることが可能である。ソルダーレジスト層表面9およびアンダーフィル流れ防止ダムの底部12と接続部周囲のソルダーレジスト層底部13の表面粗さRaが低いほど、ソルダーレジスト層の強度が向上するため、好ましい。平滑化処理の好ましい温度は25〜120℃であり、好ましい時間は5〜1800秒である。平滑化処理温度が25℃より低い場合には、平滑化処理に要する時間が長くなりすぎてしまうので、生産性を考慮すると、25℃以上であることが好ましい。また、平滑化処理温度が120℃より高い場合には、ソルダーレジスト層の熱硬化が始まることがあるため、120℃以下で平滑化処理をすることが好ましい。   For example, as a smoothing treatment, the surface roughness Ra of the solder resist layer bottom 13 and the underfill flow prevention dam 12 around the connection portion can be reduced to 0.15 μm or less by exposing to an environment of 80 ° C. for 15 seconds. is there. Further, by exposing to an environment of 80 ° C. for 30 seconds, the surface roughness Ra of the solder resist layer bottom 13 around the connection portion and the underfill flow prevention dam 12 can be made 0.10 μm or less. The lower the surface roughness Ra of the solder resist layer surface 9 and the bottom portion 12 of the underfill flow prevention dam and the solder resist layer bottom portion 13 around the connection portion, the better the strength of the solder resist layer. The preferable temperature of the smoothing treatment is 25 to 120 ° C., and the preferable time is 5 to 1800 seconds. When the smoothing treatment temperature is lower than 25 ° C., the time required for the smoothing treatment becomes too long. Therefore, in consideration of productivity, the temperature is preferably 25 ° C. or more. Further, when the smoothing treatment temperature is higher than 120 ° C., the solder resist layer may start to be thermally cured. Therefore, the smoothing treatment is preferably performed at 120 ° C. or less.

本発明における絶縁基板1には、例えば、合成樹脂からなる基板、合成樹脂と無機フィラーとからなる複合樹脂基板、合成樹脂と無機布帛からなる複合樹脂基板等を用いることができる。絶縁基板は、その表面または内部に接続部、スルーホール等を設けることができる。また、絶縁基板1には、電子部品を搭載するためのバンプまたはボールパッド等を設けることができる。   As the insulating substrate 1 in the present invention, for example, a substrate made of a synthetic resin, a composite resin substrate made of a synthetic resin and an inorganic filler, a composite resin substrate made of a synthetic resin and an inorganic fabric, and the like can be used. The insulating substrate can be provided with a connection portion, a through hole, or the like on the surface or inside thereof. The insulating substrate 1 can be provided with bumps or ball pads for mounting electronic components.

本発明における回路基板とは、絶縁基板1上に銅等の金属からなる接続部2が形成された基板である。半導体素子等の電子部品を接続するためのバンプまたはボールパッド等が形成されていてもよい。回路基板を製造する方法は、例えばサブトラクティブ法、セミアディティブ法、アディティブ法等が挙げられる。サブトラクティブ法では、例えば、ガラス基材エポキシ樹脂に銅箔を張り合わせた銅張積層板にエッチングレジストを形成し、露光、現像、エッチング、レジスト剥離を実施して回路基板が製造される。   The circuit board in the present invention is a board in which a connecting portion 2 made of a metal such as copper is formed on an insulating board 1. Bumps or ball pads for connecting electronic components such as semiconductor elements may be formed. Examples of the method for manufacturing the circuit board include a subtractive method, a semi-additive method, and an additive method. In the subtractive method, for example, an etching resist is formed on a copper clad laminate in which a copper foil is bonded to a glass base epoxy resin, and a circuit board is manufactured by performing exposure, development, etching, and resist stripping.

本発明に係わるソルダーレジストは、アルカリ現像型のものが使用できる。また、1液性、2液性、どちらの液状レジストであってもよく、ドライフィルム状レジストであってもよく、アルカリ水溶液によって現像できるものであればいかなるものでも使用できる。アルカリ現像型ソルダーレジストの組成は、例えば、アルカリ可溶性樹脂、多官能アクリルモノマー、光重合開始剤、エポキシ樹脂、無機フィラー等を含有してなる。   As the solder resist according to the present invention, an alkali developing type can be used. Further, it may be either a one-component or two-component liquid resist, may be a dry film resist, and any one that can be developed with an aqueous alkaline solution can be used. The composition of the alkali development type solder resist includes, for example, an alkali-soluble resin, a polyfunctional acrylic monomer, a photopolymerization initiator, an epoxy resin, an inorganic filler, and the like.

アルカリ可溶性樹脂としては、光硬化性と熱硬化性の両方の特性をもつアルカリ可溶性樹脂が挙げられ、例えば、ノボラック型エポキシ樹脂にアクリル酸を付加させてエポキシアクリレート化した樹脂の2級の水酸基に酸無水物を付加させた樹脂が挙げられる。多官能アクリルモノマーとしては、例えば、トリメチロールプロパントリアクリレート、ジペンタエリスリトールヘキサアクリレート、ペンタエリスリトールトリアクリレート等が挙げられる。光重合開始剤としては、2−メチル−1−(4−メチルチオフェニル)−2−モルフォリノプロパン−1−オン等が挙げられる。エポキシ樹脂は、硬化剤として用いられる。アルカリ可溶性樹脂のカルボン酸と反応させることで架橋させ、耐熱性や耐薬品性の特性の向上を図っているが、カルボン酸とエポキシは常温でも反応が進むために、保存安定性が悪く、アルカリ現像型ソルダーレジストは一般的に使用前に混合する2液性の形態をとっている場合が多い。無機フィラーとしては、例えば、硫酸バリウム、シリカ等が挙げられる。   Examples of the alkali-soluble resin include alkali-soluble resins having both photo-curing properties and thermosetting properties. For example, a secondary hydroxyl group of a resin obtained by adding an acrylic acid to a novolac-type epoxy resin to form an epoxy acrylate. A resin to which an acid anhydride has been added may be mentioned. Examples of the polyfunctional acrylic monomer include trimethylolpropane triacrylate, dipentaerythritol hexaacrylate, pentaerythritol triacrylate, and the like. Examples of the photopolymerization initiator include 2-methyl-1- (4-methylthiophenyl) -2-morpholinopropan-1-one. Epoxy resin is used as a curing agent. It is cross-linked by reacting with carboxylic acid of alkali-soluble resin to improve heat resistance and chemical resistance, but carboxylic acid and epoxy react at room temperature, so the storage stability is poor and alkaline In general, the development type solder resist often takes a two-component form to be mixed before use. Examples of the inorganic filler include barium sulfate and silica.

回路基板の表面に、第一ソルダーレジスト層3−1、第二ソルダーレジスト層3−2および第三ソルダーレジスト層3−3を形成する方法は、いかなる方法でもよいが、例えば、スクリーン印刷法、ロールコート法、スプレー法、浸漬法、カーテンコート法、バーコート法、エアナイフ法、ホットメルト法、グラビアコート法、刷毛塗り法、オフセット印刷法が挙げられる。ドライフィルム形状のソルダーレジストの場合は、ラミネート法が挙げられる。   Any method may be used to form the first solder resist layer 3-1, the second solder resist layer 3-2, and the third solder resist layer 3-3 on the surface of the circuit board. For example, a screen printing method, Examples thereof include a roll coating method, a spray method, a dipping method, a curtain coating method, a bar coating method, an air knife method, a hot melt method, a gravure coating method, a brush coating method, and an offset printing method. In the case of a dry film-shaped solder resist, a laminating method may be mentioned.

第一ソルダーレジスト層3−1、第二ソルダーレジスト層3−2および第三ソルダーレジスト層3−3に対する露光では活性光線を照射することで行い、キセノンランプ、高圧水銀灯、低圧水銀灯、超高圧水銀灯、UV蛍光灯を光源とした反射画像露光、フォトマスクを用いた片面、両面密着露光や、プロキシミティ方式、プロジェクション方式やレーザ走査露光等を使用することができる。走査露光を行う場合には、UVレーザ、He−Neレーザ、He−Cdレーザ、アルゴンレーザ、クリプトンイオンレーザ、ルビーレーザ、YAGレーザ、窒素レーザ、色素レーザ、エキシマレーザ等のレーザ光源を発光波長に応じてSHG波長変換した走査露光、あるいは、液晶シャッター、マイクロミラーアレイシャッターを利用した走査露光によって露光することができる。   The exposure to the first solder resist layer 3-1, the second solder resist layer 3-2 and the third solder resist layer 3-3 is performed by irradiating actinic rays, and a xenon lamp, a high pressure mercury lamp, a low pressure mercury lamp, and an ultrahigh pressure mercury lamp. Reflective image exposure using a UV fluorescent lamp as a light source, single-sided or double-sided contact exposure using a photomask, proximity method, projection method, laser scanning exposure, or the like can be used. When performing scanning exposure, a laser light source such as a UV laser, a He—Ne laser, a He—Cd laser, an argon laser, a krypton ion laser, a ruby laser, a YAG laser, a nitrogen laser, a dye laser, or an excimer laser is used as an emission wavelength. Accordingly, the exposure can be performed by scanning exposure using SHG wavelength conversion or scanning exposure using a liquid crystal shutter or a micromirror array shutter.

工程(B1)において、第一ソルダーレジスト層3−1を薄膜化することによって、接続部2を第一ソルダーレジスト層3−1から部分的に露出させる方法について説明する。第一ソルダーレジスト層3−1を薄膜化する工程とは、薄膜化処理液によって非露光部の第一ソルダーレジスト層3−1中の成分をミセル化させるミセル化処理(薄膜化処理)、次にミセル除去液によってミセルを除去するミセル除去処理を含む工程である。さらに、除去しきれなかったソルダーレジスト層表面や残存付着した薄膜化処理液およびミセル除去液を水洗によって洗い流す水洗処理、水洗水を除去する乾燥処理、開口部底部を平滑化する平滑化処理を含んでもよい。   In the step (B1), a method of partially exposing the connection part 2 from the first solder resist layer 3-1 by thinning the first solder resist layer 3-1 will be described. The step of thinning the first solder resist layer 3-1 is a micellization treatment (thinning treatment) in which the components in the first solder resist layer 3-1 of the non-exposed part are micellized by the thinning treatment liquid, And a step including a micelle removal process for removing micelles with a micelle removal solution. In addition, the solder resist layer surface that could not be removed, the remaining thinning treatment solution and the micelle removal solution were washed away by washing with water, the drying treatment for removing the washing water, and the smoothing treatment for smoothing the bottom of the opening. But you can.

薄膜化処理(ミセル化処理)とは、薄膜化処理液によって、ソルダーレジスト層の樹脂成分をミセル化し、このミセルを薄膜化処理液に対して不溶化する処理である。薄膜化処理液として使用されるアルカリ水溶液としては、例えば、リチウム、ナトリウムまたはカリウム等のアルカリ金属ケイ酸塩、アルカリ金属水酸化物、アルカリ金属リン酸塩、アルカリ金属炭酸塩、アンモニウムリン酸塩、アンモニウム炭酸塩等の無機アルカリ性化合物の水溶液;モノエタノールアミン、ジエタノールアミン、トリエタノールアミン、メチルアミン、ジメチルアミン、エチルアミン、ジエチルアミン、トリエチルアミン、シクロヘキシルアミン、テトラメチルアンモニウムヒドロキシド(TMAH)、テトラエチルアンモニウムヒドロキシド、トリメチル−2−ヒドロキシエチルアンモニウムヒドロキサイド(コリン)等の有機アルカリ性化合物の水溶液が挙げられる。上記無機アルカリ性化合物および有機アルカリ性化合物は、混合物としても使用できる。   The thinning process (micellar process) is a process in which the resin component of the solder resist layer is made into micelles with a thinning process liquid, and the micelles are insolubilized in the thinning process liquid. Examples of the alkaline aqueous solution used as the thinning treatment liquid include alkali metal silicates such as lithium, sodium and potassium, alkali metal hydroxides, alkali metal phosphates, alkali metal carbonates, ammonium phosphates, An aqueous solution of an inorganic alkaline compound such as ammonium carbonate; monoethanolamine, diethanolamine, triethanolamine, methylamine, dimethylamine, ethylamine, diethylamine, triethylamine, cyclohexylamine, tetramethylammonium hydroxide (TMAH), tetraethylammonium hydroxide, An aqueous solution of an organic alkaline compound such as trimethyl-2-hydroxyethylammonium hydroxide (choline) can be used. The inorganic alkaline compound and organic alkaline compound can also be used as a mixture.

アルカリ性化合物の含有量は、0.1質量%以上50質量%以下で使用できる。また、第一ソルダーレジスト層3−1表面をより均一に薄膜化するために、薄膜化処理液に、硫酸塩、亜硫酸塩を添加することもできる。硫酸塩または亜硫酸塩としては、リチウム、ナトリウムまたはカリウム等のアルカリ金属硫酸塩または亜硫酸塩、マグネシウム、カルシウム等のアルカリ土類金属硫酸塩または亜硫酸塩が挙げられる。   The content of the alkaline compound can be 0.1% by mass or more and 50% by mass or less. Moreover, in order to make the surface of the first solder resist layer 3-1 more uniform, sulfates and sulfites can be added to the thinning solution. Examples of the sulfate or sulfite include alkali metal sulfates or sulfites such as lithium, sodium or potassium, and alkaline earth metal sulfates or sulfites such as magnesium and calcium.

薄膜化処理液としては、これらの中でも特に、アルカリ金属炭酸塩、アルカリ金属リン酸塩、アルカリ金属水酸化物、アルカリ金属ケイ酸塩から選ばれる無機アルカリ性化合物、および、TMAH、コリンから選ばれる有機アルカリ性化合物のうち少なくともいずれか1種を含み、該無機アルカリ性化合物および有機アルカリ性化合物の含有量が5〜25質量%である薄膜化処理液が、表面をより均一に薄膜化できるため、好適に使用できる。5質量%未満では、薄膜化する処理でムラが発生しやすくなる場合がある。また、25質量%を超えると、無機アルカリ性化合物の析出が起こりやすく、液の経時安定性、作業性に劣る場合がある。アルカリ性化合物の含有量は7〜17質量%がより好ましく、8〜13質量%がさらに好ましい。薄膜化処理液のpHは10以上とすることが好ましい。また、界面活性剤、消泡剤、溶剤等を適宜添加することもできる。   Among these, as the thinning treatment liquid, among these, an inorganic alkaline compound selected from alkali metal carbonates, alkali metal phosphates, alkali metal hydroxides, alkali metal silicates, and organics selected from TMAH and choline A thinning solution containing at least one of the alkaline compounds and containing 5 to 25% by mass of the inorganic alkaline compound and the organic alkaline compound can be preferably used because the surface can be made more uniform. it can. If it is less than 5% by mass, unevenness may easily occur in the process of thinning. Moreover, when it exceeds 25 mass%, precipitation of an inorganic alkaline compound will occur easily and it may be inferior to the temporal stability of a liquid, and workability | operativity. As for content of an alkaline compound, 7-17 mass% is more preferable, and 8-13 mass% is further more preferable. The pH of the thinning treatment solution is preferably 10 or more. Further, a surfactant, an antifoaming agent, a solvent and the like can be added as appropriate.

薄膜化処理は、浸漬処理、パドル処理、スプレー処理、ブラッシング、スクレーピング等の方法を用いることができるが、浸漬処理が好ましい。浸漬処理以外の処理方法は、薄膜化処理液中に気泡が発生しやすく、その発生した気泡が薄膜化処理中に第一ソルダーレジスト層3−1の表面に付着して、膜厚が不均一となる場合がある。   As the thinning treatment, methods such as immersion treatment, paddle treatment, spray treatment, brushing, and scraping can be used, and immersion treatment is preferable. In the treatment methods other than the immersion treatment, bubbles are likely to be generated in the thinning treatment liquid, and the generated bubbles adhere to the surface of the first solder resist layer 3-1 during the thinning treatment, resulting in non-uniform film thickness. It may become.

第一ソルダーレジスト層3−1と第二ソルダーレジスト層3−2と第三ソルダーレジスト層3−3形成後の厚みと第一ソルダーレジスト層3−1が薄膜化された量で、ソルダーレジスト層3に形成される開口部の深さが決定される。また、0.01〜500μmの範囲で、第一ソルダーレジスト層3−1の薄膜化量は自由に調整することができる。   The thickness of the first solder resist layer 3-1, the second solder resist layer 3-2, the third solder resist layer 3-3, and the amount of the first solder resist layer 3-1 formed into a thin film, the solder resist layer 3 is determined. Moreover, the thinning amount of the first solder resist layer 3-1 can be freely adjusted within the range of 0.01 to 500 μm.

薄膜化処理液に対して不溶化されたソルダーレジスト層の成分のミセルを除去するミセル除去処理において、ミセル除去液をスプレーすることによって、一挙にミセルを溶解除去する。   In the micelle removal process for removing the micelles of the components of the solder resist layer insolubilized in the thinning solution, the micelles are dissolved and removed all at once by spraying the micelle removal solution.

ミセル除去液としては、水道水、工業用水、純水等を用いることができる。また、アルカリ金属炭酸塩、アルカリ金属リン酸塩、アルカリ金属ケイ酸塩から選ばれる無機アルカリ性化合物のうち少なくともいずれか1種を含むpH5〜10の水溶液をミセル除去液として用いることによって、薄膜化処理液で不溶化されたソルダーレジスト層の成分が再分散しやすくなる。ミセル除去液のpHが5未満の場合、ソルダーレジスト層の成分が凝集し、不溶性のスラッジとなって、薄膜化したソルダーレジスト層の表面に付着するおそれがある。一方、ミセル除去液のpHが10を超えた場合、ソルダーレジスト層が過度に溶解拡散し、面内で膜厚ムラが発生しやすくなることがある。また、ミセル除去液は、硫酸、リン酸、塩酸などを用いて、pHを調整することができる。   As the micelle removal liquid, tap water, industrial water, pure water or the like can be used. Further, by using an aqueous solution having a pH of 5 to 10 containing at least any one of inorganic alkaline compounds selected from alkali metal carbonates, alkali metal phosphates, and alkali metal silicates as a micelle removal solution, thinning treatment is performed. The components of the solder resist layer insolubilized with the liquid are easily redispersed. When the pH of the micelle removal solution is less than 5, the components of the solder resist layer may aggregate to form insoluble sludge and adhere to the surface of the thinned solder resist layer. On the other hand, when the pH of the micelle removal solution exceeds 10, the solder resist layer may be excessively dissolved and diffused, and film thickness unevenness may easily occur in the surface. In addition, the pH of the micelle removal solution can be adjusted using sulfuric acid, phosphoric acid, hydrochloric acid, or the like.

ミセル除去処理におけるスプレーの条件について説明する。スプレーの条件(温度、時間、スプレー圧)は、薄膜化処理されるソルダーレジスト層の溶解速度に合わせて適宜調整される。具体的には、処理温度は10〜50℃が好ましく、より好ましくは15〜35℃である。また、スプレー圧は0.01〜0.5MPaとするのが好ましく、より好ましくは0.1〜0.3MPaがより好ましい。ミセル除去液の供給流量は、ソルダーレジスト層1cm当たり0.030〜1.0L/minが好ましく、0.050〜1.0L/minがより好ましく、0.10〜1.0L/minがさらに好ましい。供給流量がこの範囲であると、薄膜化後のソルダーレジスト層表面に不溶解成分を残すことなく、面内略均一にミセルを除去することができる。ソルダーレジスト層1cm当たりの供給流量が0.030L/min未満では、不溶化したソルダーレジスト層の樹脂成分の溶解不良が起こる場合がある。一方、供給流量が1.0L/minを超えると、供給のために必要なポンプなどの部品が巨大になり、大掛かりな装置が必要となる場合がある。さらに、1.0L/minを超えた供給量では、ソルダーレジスト層の樹脂成分の溶解拡散に与える効果が変わらなくなることがある。 The spray conditions in the micelle removal process will be described. The spray conditions (temperature, time, spray pressure) are appropriately adjusted according to the dissolution rate of the solder resist layer to be thinned. Specifically, the treatment temperature is preferably 10 to 50 ° C, more preferably 15 to 35 ° C. The spray pressure is preferably 0.01 to 0.5 MPa, more preferably 0.1 to 0.3 MPa. The supply flow rate of the micelle removal liquid is preferably 0.030 to 1.0 L / min per 1 cm 2 of the solder resist layer, more preferably 0.050 to 1.0 L / min, and further 0.10 to 1.0 L / min. preferable. When the supply flow rate is within this range, the micelles can be removed substantially uniformly in the surface without leaving insoluble components on the surface of the solder resist layer after thinning. When the supply flow rate per 1 cm 2 of the solder resist layer is less than 0.030 L / min, the resin component of the insolubilized solder resist layer may be poorly dissolved. On the other hand, when the supply flow rate exceeds 1.0 L / min, parts such as a pump necessary for supply become enormous and a large-scale device may be required. Furthermore, when the supply amount exceeds 1.0 L / min, the effect on the dissolution and diffusion of the resin component of the solder resist layer may not change.

ミセル除去処理後、さらに、除去しきれなかったソルダーレジスト層やソルダーレジスト層の表面に残存付着した薄膜化処理液およびミセル除去液を水洗処理によって洗い流すことができる。水洗処理の方法としては、拡散速度と液供給の均一性の点からスプレー方式が好ましい。水洗水としては、水道水、工業用水、純水等を用いることができる。このうち純水を使用することが好ましい。純水は、一般的に工業用に用いられるものを使用することができる。   After the micelle removal treatment, the solder resist layer that could not be removed, and the thinning treatment solution remaining on the surface of the solder resist layer and the micelle removal solution can be washed away by washing with water. As a method of washing with water, a spray method is preferable from the viewpoint of diffusion rate and liquid supply uniformity. As flush water, tap water, industrial water, pure water or the like can be used. Of these, it is preferable to use pure water. Pure water that is generally used for industrial purposes can be used.

乾燥処理では、熱風乾燥、室温送風乾燥のいずれも用いることができるが、好ましくは高圧空気をエアガンからあるいはブロアから大量の空気を送気してエアナイフでソルダーレジスト層表面に残存している水を吹き飛ばす乾燥方法がよい。   In the drying process, either hot air drying or room temperature ventilation drying can be used. Preferably, high-pressure air is supplied from an air gun or a blower, and a large amount of air is supplied from the blower to remove water remaining on the surface of the solder resist layer with an air knife. A drying method that blows away is good.

薄膜化処理によって形成された開口部内部の表面粗さをさらに低下させるために、平滑化処理を行うことができる。平滑化処理の方法としては、熱風乾燥、室温送風乾燥等を使用して、25〜120℃、5秒〜30分間の加熱を行う。なお、薄膜化処理による開口部形成工程とその後の平滑化処理工程を経たプリント配線板には、レーザを使用した従来技術によるソルダーレジスト層への開口部形成において発生するスミアの残留は無く、またデスミア工程が無いためにソルダーレジスト層の粗面化も発生しない。   In order to further reduce the surface roughness inside the opening formed by the thinning process, a smoothing process can be performed. As a method of the smoothing treatment, heating is performed at 25 to 120 ° C. for 5 seconds to 30 minutes using hot air drying, room temperature blowing drying or the like. In addition, the printed wiring board that has undergone the opening forming process by the thinning process and the subsequent smoothing process process has no residual smear that occurs in the formation of the opening in the solder resist layer using a conventional technique using a laser. Since there is no desmear process, the solder resist layer is not roughened.

現像方法としては、使用するソルダーレジスト層に見合った現像液を用い、回路基板の表面にスプレーを噴射して、ソルダーレジスト層の不要な部分を除去する。現像液には、希薄なアルカリ水溶液が使用され、一般的には、0.3〜3質量%の炭酸ナトリウム水溶液や炭酸カリウム水溶液が使用される。   As a developing method, a developer corresponding to the solder resist layer to be used is used, spray is sprayed onto the surface of the circuit board, and unnecessary portions of the solder resist layer are removed. A dilute alkaline aqueous solution is used as the developer, and generally a 0.3 to 3 mass% sodium carbonate aqueous solution or potassium carbonate aqueous solution is used.

以下、実施例によって本発明をさらに詳しく説明するが、本発明はこの実施例に限定されるものではない。   EXAMPLES Hereinafter, although an Example demonstrates this invention further in detail, this invention is not limited to this Example.

(実施例1)
<工程(A1)>
銅張積層板(面積170mm×200mm、銅箔厚18μm、基材厚み0.4mm)の一部を30mm×30mmの半導体素子搭載部として想定した領域を設定し、その領域内にエッチングレジストを使用したサブトラクティブ法にて、直径150μmの円形の接続部2を有する回路基板を製造した。次に、ドライフィルム状ソルダーレジスト(太陽インキ製造株式会社製、商品名:PFR−800 AUS410)を真空熱圧着させた。これにより絶縁基板1表面にドライ膜厚が38μmの第一ソルダーレジスト層3−1を形成した。
Example 1
<Process (A1)>
Set an area assuming a part of a copper-clad laminate (area 170 mm x 200 mm, copper foil thickness 18 μm, substrate thickness 0.4 mm) as a 30 mm x 30 mm semiconductor element mounting portion, and use an etching resist in that area A circuit board having a circular connection portion 2 having a diameter of 150 μm was manufactured by the subtractive method. Next, a dry film solder resist (manufactured by Taiyo Ink Manufacturing Co., Ltd., trade name: PFR-800 AUS410) was vacuum thermocompression bonded. As a result, a first solder resist layer 3-1 having a dry film thickness of 38 μm was formed on the surface of the insulating substrate 1.

<工程(B1)>
次に、キャリアフィルムを剥離した後、10質量%のメタケイ酸ナトリウム水溶液(液温度25℃)に26秒間浸漬することで、第一ソルダーレジスト層3−1の薄膜化処理を行った。その後、ミセル除去処理、水洗処理、乾燥処理を行い、第一ソルダーレジスト層3−1から接続部2を露出させた。薄膜化処理後の第一ソルダーレジスト層3−1表面から接続部2上部までの高さを測定したところ、高さは5μmであった。
<Process (B1)>
Next, after peeling off the carrier film, the first solder resist layer 3-1 was thinned by being immersed in a 10% by mass aqueous sodium metasilicate solution (liquid temperature: 25 ° C.) for 26 seconds. Then, the micelle removal process, the water washing process, and the drying process were performed, and the connection part 2 was exposed from the 1st soldering resist layer 3-1. When the height from the surface of the first solder resist layer 3-1 after the thinning treatment to the upper part of the connection part 2 was measured, the height was 5 μm.

<工程(C1)>
次に、密着露光機にて、300mj/cmのエネルギーにて第一ソルダーレジスト層3−1の全面に露光を実施した。
<Process (C1)>
Next, the entire surface of the first solder resist layer 3-1 was exposed with an energy of 300 mj / cm 2 using a contact exposure machine.

<工程(A2)>
次に、工程(C1)が完了した第一ソルダーレジスト層3−1の上からソルダーレジストフィルム(太陽インキ製造株式会社製、商品名:PFR−800 AUS410)を真空熱圧着させた。これにより第一ソルダーレジスト層3−1表面にドライ膜厚が18μmの第二ソルダーレジスト層3−2が形成され、絶縁基板1表面から第二ソルダーレジスト層3−2の表面までのドライ膜厚は31μmとなった。
<Process (A2)>
Next, a solder resist film (manufactured by Taiyo Ink Manufacturing Co., Ltd., trade name: PFR-800 AUS410) was vacuum thermocompression bonded from above the first solder resist layer 3-1 in which the step (C1) was completed. As a result, a second solder resist layer 3-2 having a dry film thickness of 18 μm is formed on the surface of the first solder resist layer 3-1, and the dry film thickness from the surface of the insulating substrate 1 to the surface of the second solder resist layer 3-2 is formed. Was 31 μm.

<工程(C2)>
次に、接続部2の端部から外側に200μm外側までの領域以外に活性光線が照射されるようなパターンを有するフォトマスク8を用いて、密着露光機にて、300mj/cmのエネルギーにて、第二ソルダーレジスト層3−2に露光を実施した。
<Process (C2)>
Next, using a photomask 8 having a pattern in which actinic rays are irradiated outside the region from the end portion of the connection portion 2 to the outside to the outside of 200 μm, an energy of 300 mj / cm 2 is obtained using a contact exposure machine. Then, the second solder resist layer 3-2 was exposed.

<工程(D1)>
次に、キャリアフィルムを剥離した後、1質量%の炭酸ナトリウム水溶液(液温度30℃、スプレー圧0.15MPa)を用いて22秒間現像処理を行うことで、未露光部の第二ソルダーレジスト層3−2が除去され、第二ソルダーレジスト層3−2によって覆われていた、第一ソルダーレジスト層3−1から露出した状態の接続部2と接続部周囲の第一ソルダーレジスト層3−1が再び露出した。第二ソルダーレジスト層3−2表面から接続部周囲のソルダーレジスト層底部13までの深さは18μmであった。
<Process (D1)>
Next, after peeling off the carrier film, the second solder resist layer in the unexposed area is developed for 22 seconds using a 1% by mass sodium carbonate aqueous solution (liquid temperature 30 ° C., spray pressure 0.15 MPa). The connection part 2 exposed from the first solder resist layer 3-1 and the first solder resist layer 3-1 around the connection part, which have been removed by 3-2 and covered with the second solder resist layer 3-2. Exposed again. The depth from the surface of the second solder resist layer 3-2 to the solder resist layer bottom 13 around the connection portion was 18 μm.

<工程(A3)>
次に、工程(D1)が完了した第一ソルダーレジスト層3−1および第二ソルダーレジスト層3−2の上からソルダーレジストフィルム(太陽インキ製造株式会社製、商品名:PFR−800 AUS410)を真空熱圧着させた。これにより、第一ソルダーレジスト層3−1および第二ソルダーレジスト層3−2表面にドライ膜厚が18μmの第三ソルダーレジスト層3−3が形成され、絶縁基板1表面から第三ソルダーレジスト層3−3の表面までのドライ膜厚は49μmとなった。
<Process (A3)>
Next, a solder resist film (manufactured by Taiyo Ink Manufacturing Co., Ltd., trade name: PFR-800 AUS410) is formed on the first solder resist layer 3-1 and the second solder resist layer 3-2 that have completed the step (D1). Vacuum thermocompression bonding was performed. As a result, a third solder resist layer 3-3 having a dry film thickness of 18 μm is formed on the surfaces of the first solder resist layer 3-1 and the second solder resist layer 3-2, and the third solder resist layer is formed from the surface of the insulating substrate 1. The dry film thickness up to the surface of 3-3 was 49 μm.

<工程(C3)>
次に、半導体素子搭載部として想定した領域とその端部から外側に1mm外側までの領域以外に活性光線が照射されるようなパターンを有するフォトマスク8を用いて、密着露光機にて、300mj/cmのエネルギーにて、第三ソルダーレジスト層3−3に露光を実施した。
<Process (C3)>
Next, using a photomask 8 having a pattern in which actinic rays are irradiated in a region other than the region assumed as the semiconductor element mounting portion and the region extending from the end portion to the outside by 1 mm, 300 mj The third solder resist layer 3-3 was exposed with an energy of / cm 2 .

<工程(D2)>
1質量%の炭酸ナトリウム水溶液(液温度30℃、スプレー圧0.15MPa)を用いて36秒間現像処理を行うことで、未露光部の第三ソルダーレジスト層3−3が除去され、第三ソルダーレジスト層3−3によって覆われていた、第二ソルダーレジスト層の表面であったアンダーフィル流れ防止ダムの底部12が露出し、第一ソルダーレジスト層3−1から露出した状態の接続部2と接続部周囲の第一ソルダーレジスト層3−1(接続部周囲のソルダーレジスト層底部13)が再び露出した。第三ソルダーレジスト層3−3の表面であるソルダーレジスト層表面9からアンダーフィル流れ防止ダムの底部12までの深さは18μmであった。
<Process (D2)>
The third solder resist layer 3-3 in the unexposed area is removed by performing a development process for 36 seconds using a 1 mass% aqueous sodium carbonate solution (liquid temperature 30 ° C., spray pressure 0.15 MPa), and the third solder is removed. The bottom portion 12 of the underfill flow prevention dam that was covered by the resist layer 3-3 and was the surface of the second solder resist layer is exposed, and the connection portion 2 is exposed from the first solder resist layer 3-1. The first solder resist layer 3-1 around the connection part (solder resist layer bottom 13 around the connection part) was exposed again. The depth from the solder resist layer surface 9 which is the surface of the third solder resist layer 3-3 to the bottom 12 of the underfill flow prevention dam was 18 μm.

また、超深度形状測定顕微鏡(株式会社キーエンス(KEYENCE)製、品番「VK−8500」)を用いて表面粗さを測定したところ、ソルダーレジスト層表面9とアンダーフィル流れ防止ダムの底部12の表面粗さRaは0.03μmであり、接続部周囲のソルダーレジスト層底部13の表面粗さRaは0.42μmであった。さらに、ソルダーレジスト層表面9およびアンダーフィル流れ防止ダムの底部12と接続部周囲のソルダーレジスト層底部13を顕微鏡観察したところ、スミアの残留は確認できなかった。   Further, when the surface roughness was measured using an ultra-deep shape measurement microscope (manufactured by Keyence Corporation, product number “VK-8500”), the surface of the solder resist layer surface 9 and the bottom 12 of the underfill flow prevention dam The roughness Ra was 0.03 μm, and the surface roughness Ra of the solder resist layer bottom 13 around the connection portion was 0.42 μm. Further, when the solder resist layer surface 9, the bottom portion 12 of the underfill flow prevention dam, and the solder resist layer bottom portion 13 around the connecting portion were observed with a microscope, no smear remained.

超深度形状測定顕微鏡(株式会社キーエンス製、品番「VK−8500」)による算術平均表面粗さRaは、JIS B0601−1994 表面粗さ−定義に準じた計算式を用いている。なお、測定領域は900μm、基準長さは40μmとした。 The arithmetic average surface roughness Ra by an ultra-deep shape measuring microscope (manufactured by Keyence Corporation, product number “VK-8500”) uses a calculation formula according to JIS B0601-1994 surface roughness-definition. The measurement area was 900 μm 2 and the reference length was 40 μm.

(実施例2)
<工程(A1)>
銅張積層板(面積170mm×200mm、銅箔厚18μm、基材厚み0.4mm)の一部を30mm×30mmの半導体素子搭載部として想定した領域を設定し、その領域内にエッチングレジストを使用したサブトラクティブ法にて、直径150μmの円形の接続部2を有する回路基板を製造した。次に、ドライフィルム状ソルダーレジスト(太陽インキ製造株式会社製、商品名:PFR−800 AUS410)を真空熱圧着させた。これにより絶縁基板1表面にドライ膜厚が38μmの第一ソルダーレジスト層3−1を形成した。
(Example 2)
<Process (A1)>
Set an area assuming a part of a copper-clad laminate (area 170 mm x 200 mm, copper foil thickness 18 μm, substrate thickness 0.4 mm) as a 30 mm x 30 mm semiconductor element mounting portion, and use an etching resist in that area A circuit board having a circular connection portion 2 having a diameter of 150 μm was manufactured by the subtractive method. Next, a dry film solder resist (manufactured by Taiyo Ink Manufacturing Co., Ltd., trade name: PFR-800 AUS410) was vacuum thermocompression bonded. As a result, a first solder resist layer 3-1 having a dry film thickness of 38 μm was formed on the surface of the insulating substrate 1.

<工程(B1)>
次に、キャリアフィルムを剥離した後、10質量%のメタケイ酸ナトリウム水溶液(液温度25℃)に26秒間浸漬することで、第一ソルダーレジスト層3−1の薄膜化処理を行った。その後、ミセル除去処理、水洗処理、乾燥処理を行い、第一ソルダーレジスト層3−1から接続部2を露出させた。続いて、平滑化処理(80℃、15秒)を行った後に、薄膜化処理後の第一ソルダーレジスト層3−1表面から接続部2上部までの高さを測定したところ、高さは5μmであった。
<Process (B1)>
Next, after peeling off the carrier film, the first solder resist layer 3-1 was thinned by being immersed in a 10% by mass aqueous sodium metasilicate solution (liquid temperature: 25 ° C.) for 26 seconds. Then, the micelle removal process, the water washing process, and the drying process were performed, and the connection part 2 was exposed from the 1st soldering resist layer 3-1. Then, after performing the smoothing process (80 degreeC, 15 second), when the height from the 1st soldering resist layer 3-1 surface after thinning process to the connection part 2 upper part was measured, height is 5 micrometers. Met.

<工程(C1)>
次に、密着露光機にて、300mj/cmのエネルギーにて第一ソルダーレジスト層3−1の全面に露光を実施した。
<Process (C1)>
Next, the entire surface of the first solder resist layer 3-1 was exposed with an energy of 300 mj / cm 2 using a contact exposure machine.

<工程(A2)>
次に、工程(C1)が完了した第一ソルダーレジスト層3−1の上からソルダーレジストフィルム(太陽インキ製造株式会社製、商品名:PFR−800 AUS410)を真空熱圧着させた。これにより第一ソルダーレジスト層3−1表面にドライ膜厚が18μmの第二ソルダーレジスト層3−2が形成され、絶縁基板1表面から第二ソルダーレジスト層3−2の表面までのドライ膜厚は31μmとなった。
<Process (A2)>
Next, a solder resist film (manufactured by Taiyo Ink Manufacturing Co., Ltd., trade name: PFR-800 AUS410) was vacuum thermocompression bonded from above the first solder resist layer 3-1 in which the step (C1) was completed. As a result, a second solder resist layer 3-2 having a dry film thickness of 18 μm is formed on the surface of the first solder resist layer 3-1, and the dry film thickness from the surface of the insulating substrate 1 to the surface of the second solder resist layer 3-2 is formed. Was 31 μm.

<工程(C2)>
次に、接続部2の端部から外側に200μm外側までの領域以外に活性光線が照射されるようなパターンを有するフォトマスク8を用いて、密着露光機にて、300mj/cmのエネルギーにて、第二ソルダーレジスト層3−2に露光を実施した。
<Process (C2)>
Next, using a photomask 8 having a pattern in which actinic rays are irradiated outside the region from the end portion of the connection portion 2 to the outside to the outside of 200 μm, an energy of 300 mj / cm 2 is obtained using a contact exposure machine. Then, the second solder resist layer 3-2 was exposed.

<工程(D1)>
次に、キャリアフィルムを剥離した後、1質量%の炭酸ナトリウム水溶液(液温度30℃、スプレー圧0.15MPa)を用いて22秒間現像処理を行うことで、未露光部の第二ソルダーレジスト層3−2が除去され、第二ソルダーレジスト層3−2によって覆われていた、第一ソルダーレジスト層3−1から露出した状態の接続部2と接続部周囲の第一ソルダーレジスト層3−1が再び露出した。第二ソルダーレジスト層3−2表面から接続部周囲のソルダーレジスト層底部13までの深さは18μmであった。
<Process (D1)>
Next, after peeling off the carrier film, the second solder resist layer in the unexposed area is developed for 22 seconds using a 1% by mass sodium carbonate aqueous solution (liquid temperature 30 ° C., spray pressure 0.15 MPa). The connection part 2 exposed from the first solder resist layer 3-1 and the first solder resist layer 3-1 around the connection part, which have been removed by 3-2 and covered with the second solder resist layer 3-2. Exposed again. The depth from the surface of the second solder resist layer 3-2 to the solder resist layer bottom 13 around the connection portion was 18 μm.

<工程(A3)>
次に、工程(D1)が完了した第一ソルダーレジスト層3−1および第二ソルダーレジスト層3−2の上からソルダーレジストフィルム(太陽インキ製造株式会社製、商品名:PFR−800 AUS410)を真空熱圧着させた。これにより、第一ソルダーレジスト層3−1および第二ソルダーレジスト層3−2表面にドライ膜厚が18μmの第三ソルダーレジスト層3−3が形成され、絶縁基板1表面から第三ソルダーレジスト層3−3の表面までのドライ膜厚は49μmとなった。
<Process (A3)>
Next, a solder resist film (manufactured by Taiyo Ink Manufacturing Co., Ltd., trade name: PFR-800 AUS410) is formed on the first solder resist layer 3-1 and the second solder resist layer 3-2 that have completed the step (D1). Vacuum thermocompression bonding was performed. As a result, a third solder resist layer 3-3 having a dry film thickness of 18 μm is formed on the surfaces of the first solder resist layer 3-1 and the second solder resist layer 3-2, and the third solder resist layer is formed from the surface of the insulating substrate 1. The dry film thickness up to the surface of 3-3 was 49 μm.

<工程(C3)>
次に、半導体素子搭載部として想定した領域とその端部から外側に1mm外側までの領域以外に活性光線が照射されるようなパターンを有するフォトマスク8を用いて、密着露光機にて、300mj/cmのエネルギーにて、第三ソルダーレジスト層3−3に露光を実施した。
<Process (C3)>
Next, using a photomask 8 having a pattern in which actinic rays are irradiated in a region other than the region assumed as the semiconductor element mounting portion and the region extending from the end portion to the outside by 1 mm, 300 mj The third solder resist layer 3-3 was exposed with an energy of / cm 2 .

<工程(D2)>
1質量%の炭酸ナトリウム水溶液(液温度30℃、スプレー圧0.15MPa)を用いて36秒間現像処理を行うことで、未露光部の第三ソルダーレジスト層3−3が除去され、第三ソルダーレジスト層3−3によって覆われていた、第二ソルダーレジスト層3−2の表面であったアンダーフィル流れ防止ダムの底部12が露出し、第一ソルダーレジスト層3−1から露出した状態の接続部2と接続部周囲の第一ソルダーレジスト層3−1(接続部周囲のソルダーレジスト層底部13)が再び露出した。第三ソルダーレジスト層3−3の表面であるソルダーレジスト層表面9からアンダーフィル流れ防止ダムの底部12までの深さは18μmであった。
<Process (D2)>
The third solder resist layer 3-3 in the unexposed area is removed by performing a development process for 36 seconds using a 1 mass% aqueous sodium carbonate solution (liquid temperature 30 ° C., spray pressure 0.15 MPa), and the third solder is removed. Connection in a state in which the bottom 12 of the underfill flow prevention dam that was covered by the resist layer 3-3 and was the surface of the second solder resist layer 3-2 is exposed and exposed from the first solder resist layer 3-1. The first solder resist layer 3-1 (solder resist layer bottom 13 around the connection portion) around the portion 2 and the connection portion was exposed again. The depth from the solder resist layer surface 9 which is the surface of the third solder resist layer 3-3 to the bottom 12 of the underfill flow prevention dam was 18 μm.

また、超深度形状測定顕微鏡(株式会社キーエンス(KEYENCE)製、品番「VK−8500」)を用いて表面粗さを測定したところ、ソルダーレジスト層表面9とアンダーフィル流れ防止ダムの底部12の表面粗さRaは0.03μmであり、接続部周囲のソルダーレジスト層底部13の表面粗さRaは0.14μmであった。さらに、ソルダーレジスト層表面9およびアンダーフィル流れ防止ダムの底部12と接続部周囲のソルダーレジスト層底部13を顕微鏡観察したところ、スミアの残留は確認できなかった。   Further, when the surface roughness was measured using an ultra-deep shape measurement microscope (manufactured by Keyence Corporation, product number “VK-8500”), the surface of the solder resist layer surface 9 and the bottom 12 of the underfill flow prevention dam The roughness Ra was 0.03 μm, and the surface roughness Ra of the solder resist layer bottom portion 13 around the connection portion was 0.14 μm. Further, when the solder resist layer surface 9, the bottom portion 12 of the underfill flow prevention dam, and the solder resist layer bottom portion 13 around the connecting portion were observed with a microscope, no smear remained.

超深度形状測定顕微鏡(株式会社キーエンス製、品番「VK−8500」)による算術平均表面粗さRaは、JIS B0601−1994 表面粗さ−定義に準じた計算式を用いている。なお、測定領域は900μm、基準長さは40μmとした。 The arithmetic average surface roughness Ra by an ultra-deep shape measuring microscope (manufactured by Keyence Corporation, product number “VK-8500”) uses a calculation formula according to JIS B0601-1994 surface roughness-definition. The measurement area was 900 μm 2 and the reference length was 40 μm.

(実施例3)
<工程(A1)>
銅張積層板(面積170mm×200mm、銅箔厚18μm、基材厚み0.4mm)の一部を30mm×30mmの半導体素子搭載部として想定した領域を設定し、その領域内にエッチングレジストを使用したサブトラクティブ法にて、直径150μmの円形の接続部2を有する回路基板を製造した。次に、ドライフィルム状ソルダーレジスト(太陽インキ製造株式会社製、商品名:PFR−800 AUS410)を真空熱圧着させた。これにより絶縁基板1表面にドライ膜厚が38μmの第一ソルダーレジスト層3−1を形成した。
Example 3
<Process (A1)>
Set an area assuming a part of a copper-clad laminate (area 170 mm x 200 mm, copper foil thickness 18 μm, substrate thickness 0.4 mm) as a 30 mm x 30 mm semiconductor element mounting portion, and use an etching resist in that area A circuit board having a circular connection portion 2 having a diameter of 150 μm was manufactured by the subtractive method. Next, a dry film solder resist (manufactured by Taiyo Ink Manufacturing Co., Ltd., trade name: PFR-800 AUS410) was vacuum thermocompression bonded. As a result, a first solder resist layer 3-1 having a dry film thickness of 38 μm was formed on the surface of the insulating substrate 1.

<工程(B1)>
次に、キャリアフィルムを剥離した後、10質量%のメタケイ酸ナトリウム水溶液(液温度25℃)に26秒間浸漬することで、第一ソルダーレジスト層3−1の薄膜化処理を行った。その後、ミセル除去処理、水洗処理、乾燥処理を行い、第一ソルダーレジスト層3−1から接続部2を露出させた。続いて、平滑化処理(80℃、30秒)を行った後に、薄膜化処理後の第一ソルダーレジスト層3−1表面から接続部2上部までの高さを測定したところ、高さは5μmであった。
<Process (B1)>
Next, after peeling off the carrier film, the first solder resist layer 3-1 was thinned by being immersed in a 10% by mass aqueous sodium metasilicate solution (liquid temperature: 25 ° C.) for 26 seconds. Then, the connection part 2 was exposed from the 1st soldering resist layer 3-1, performing the micelle removal process, the water washing process, and the drying process. Then, after performing the smoothing process (80 degreeC, 30 second), when the height from the surface of the 1st soldering resist layer 3-1 after a thin film process to the connection part 2 upper part was measured, height is 5 micrometers. Met.

<工程(C1)>
次に、密着露光機にて、300mj/cmのエネルギーにて第一ソルダーレジスト層3−1の全面に露光を実施した。
<Process (C1)>
Next, the entire surface of the first solder resist layer 3-1 was exposed with an energy of 300 mj / cm 2 using a contact exposure machine.

<工程(A2)>
次に、工程(C1)が完了した第一ソルダーレジスト層3−1の上からソルダーレジストフィルム(太陽インキ製造株式会社製、商品名:PFR−800 AUS410)を真空熱圧着させた。これにより第一ソルダーレジスト層3−1表面にドライ膜厚が18μmの第二ソルダーレジスト層3−2が形成され、絶縁基板1表面から第二ソルダーレジスト層3−2の表面までのドライ膜厚は31μmとなった。
<Process (A2)>
Next, a solder resist film (manufactured by Taiyo Ink Manufacturing Co., Ltd., trade name: PFR-800 AUS410) was vacuum thermocompression bonded from above the first solder resist layer 3-1 in which the step (C1) was completed. As a result, a second solder resist layer 3-2 having a dry film thickness of 18 μm is formed on the surface of the first solder resist layer 3-1, and the dry film thickness from the surface of the insulating substrate 1 to the surface of the second solder resist layer 3-2 is formed. Was 31 μm.

<工程(C2)>
次に、接続部2の端部から外側に200μm外側までの領域以外に活性光線が照射されるようなパターンを有するフォトマスク8を用いて、密着露光機にて、300mj/cmのエネルギーにて、第二ソルダーレジスト層3−2に露光を実施した。
<Process (C2)>
Next, using a photomask 8 having a pattern in which actinic rays are irradiated outside the region from the end portion of the connection portion 2 to the outside to the outside of 200 μm, an energy of 300 mj / cm 2 is obtained using a contact exposure machine. Then, the second solder resist layer 3-2 was exposed.

<工程(D1)>
次に、キャリアフィルムを剥離した後、1質量%の炭酸ナトリウム水溶液(液温度30℃、スプレー圧0.15MPa)を用いて22秒間現像処理を行うことで、未露光部の第二ソルダーレジスト層3−2が除去され、第二ソルダーレジスト層3−2によって覆われていた、第一ソルダーレジスト層3−1から露出した状態の接続部2と接続部周囲の第一ソルダーレジスト層3−1が再び露出した。第二ソルダーレジスト層3−2表面から接続部周囲のソルダーレジスト層底部13までの深さは18μmであった。
<Process (D1)>
Next, after peeling off the carrier film, the second solder resist layer in the unexposed area is developed for 22 seconds using a 1% by mass sodium carbonate aqueous solution (liquid temperature 30 ° C., spray pressure 0.15 MPa). The connection part 2 exposed from the first solder resist layer 3-1 and the first solder resist layer 3-1 around the connection part, which have been removed by 3-2 and covered with the second solder resist layer 3-2. Exposed again. The depth from the surface of the second solder resist layer 3-2 to the solder resist layer bottom 13 around the connection portion was 18 μm.

<工程(A3)>
次に、工程(D1)が完了した第一ソルダーレジスト層3−1および第二ソルダーレジスト層3−2の上からソルダーレジストフィルム(太陽インキ製造株式会社製、商品名:PFR−800 AUS410)を真空熱圧着させた。これにより、第一ソルダーレジスト層3−1および第二ソルダーレジスト層3−2表面にドライ膜厚が18μmの第三ソルダーレジスト層3−3が形成され、絶縁基板1表面から第三ソルダーレジスト層3−3の表面までのドライ膜厚は49μmとなった。
<Process (A3)>
Next, a solder resist film (manufactured by Taiyo Ink Manufacturing Co., Ltd., trade name: PFR-800 AUS410) is formed on the first solder resist layer 3-1 and the second solder resist layer 3-2 that have completed the step (D1). Vacuum thermocompression bonding was performed. As a result, a third solder resist layer 3-3 having a dry film thickness of 18 μm is formed on the surfaces of the first solder resist layer 3-1 and the second solder resist layer 3-2, and the third solder resist layer is formed from the surface of the insulating substrate 1. The dry film thickness up to the surface of 3-3 was 49 μm.

<工程(C3)>
次に、半導体素子搭載部として想定した領域とその端部から外側に1mm外側までの領域以外に活性光線が照射されるようなパターンを有するフォトマスク8を用いて、密着露光機にて、300mj/cmのエネルギーにて、第三ソルダーレジスト層3−3に露光を実施した。
<Process (C3)>
Next, using a photomask 8 having a pattern in which actinic rays are irradiated in a region other than the region assumed as the semiconductor element mounting portion and the region extending from the end portion to the outside by 1 mm, 300 mj The third solder resist layer 3-3 was exposed with an energy of / cm 2 .

<工程(D2)>
1質量%の炭酸ナトリウム水溶液(液温度30℃、スプレー圧0.15MPa)を用いて36秒間現像処理を行うことで、未露光部の第三ソルダーレジスト層3−3が除去され、第三ソルダーレジスト層3−3によって覆われていた、第二ソルダーレジスト層3−2の表面であったアンダーフィル流れ防止ダムの底部12が露出し、第一ソルダーレジスト層3−1から露出した状態の接続部2と接続部周囲の第一ソルダーレジスト層3−1(接続部周囲のソルダーレジスト層底部13)が再び露出した。第三ソルダーレジスト層3−1の表面であるソルダーレジスト層表面9からアンダーフィル流れ防止ダムの底部12までの深さは18μmであった。
<Process (D2)>
The third solder resist layer 3-3 in the unexposed area is removed by performing a development process for 36 seconds using a 1 mass% aqueous sodium carbonate solution (liquid temperature 30 ° C., spray pressure 0.15 MPa), and the third solder is removed. Connection in a state in which the bottom 12 of the underfill flow prevention dam that was covered by the resist layer 3-3 and was the surface of the second solder resist layer 3-2 is exposed and exposed from the first solder resist layer 3-1. The first solder resist layer 3-1 (solder resist layer bottom 13 around the connection portion) around the portion 2 and the connection portion was exposed again. The depth from the solder resist layer surface 9 which is the surface of the third solder resist layer 3-1 to the bottom 12 of the underfill flow prevention dam was 18 μm.

また、超深度形状測定顕微鏡(株式会社キーエンス(KEYENCE)製、品番「VK−8500」)を用いて表面粗さを測定したところ、ソルダーレジスト層表面9とアンダーフィル流れ防止ダムの底部12の表面粗さRaは0.03μmであり、接続部周囲のソルダーレジスト層底部13の表面粗さRaは0.06μmであった。さらに、ソルダーレジスト層表面9およびアンダーフィル流れ防止ダムの底部12と接続部周囲のソルダーレジスト層底部13を顕微鏡観察したところ、スミアの残留は確認できなかった。   Further, when the surface roughness was measured using an ultra-deep shape measurement microscope (manufactured by Keyence Corporation, product number “VK-8500”), the surface of the solder resist layer surface 9 and the bottom 12 of the underfill flow prevention dam The roughness Ra was 0.03 μm, and the surface roughness Ra of the solder resist layer bottom 13 around the connection portion was 0.06 μm. Further, when the solder resist layer surface 9, the bottom portion 12 of the underfill flow prevention dam, and the solder resist layer bottom portion 13 around the connecting portion were observed with a microscope, no smear remained.

超深度形状測定顕微鏡(株式会社キーエンス製、品番「VK−8500」)による算術平均表面粗さRaは、JIS B0601−1994 表面粗さ−定義に準じた計算式を用いている。なお、測定領域は900μm、基準長さは40μmとした。 The arithmetic average surface roughness Ra by an ultra-deep shape measuring microscope (manufactured by Keyence Corporation, product number “VK-8500”) uses a calculation formula according to JIS B0601-1994 surface roughness-definition. The measurement area was 900 μm 2 and the reference length was 40 μm.

(比較例1)
銅張積層板(面積170mm×200mm、銅箔厚18μm、基材厚み0.4mm)の一部を30mm×30mmの半導体素子搭載部として想定した領域を設定し、その領域内にエッチングレジストを使用したサブトラクティブ法にて、直径150μmの円形の接続部2を有する回路基板を製造した。次に、ドライフィルム状ソルダーレジスト(太陽インキ製造株式会社製、商品名:PFR−800 AUS410)を真空熱圧着させた。これにより絶縁基板1表面からソルダーレジスト層表面9までのドライ膜厚が41μmのソルダーレジスト層3を形成した。その後、密着露光機を使用し、1000mj/cmのエネルギーにてソルダーレジスト層3全面を露光し、さらに熱風乾燥機を使用して150℃にて30分の加熱を行った。
(Comparative Example 1)
Set an area assuming a part of a copper-clad laminate (area 170 mm x 200 mm, copper foil thickness 18 μm, substrate thickness 0.4 mm) as a 30 mm x 30 mm semiconductor element mounting portion, and use an etching resist in that area A circuit board having a circular connection portion 2 having a diameter of 150 μm was manufactured by the subtractive method. Next, a dry film solder resist (manufactured by Taiyo Ink Manufacturing Co., Ltd., trade name: PFR-800 AUS410) was vacuum thermocompression bonded. As a result, a solder resist layer 3 having a dry film thickness of 41 μm from the surface of the insulating substrate 1 to the solder resist layer surface 9 was formed. Thereafter, the entire surface of the solder resist layer 3 was exposed with an energy of 1000 mj / cm 2 using a contact exposure machine, and further heated at 150 ° C. for 30 minutes using a hot air dryer.

次に、半導体素子搭載部として想定した領域とその端部から外側に1mm外側までの領域にエキシマレーザ光(波長248nm、出力50W)を照射し、ソルダーレジスト層3にアンダーフィル流れ防止ダム11を形成した。   Next, excimer laser light (wavelength 248 nm, output 50 W) is irradiated to a region assumed as a semiconductor element mounting portion and a region extending 1 mm outward from the end thereof, and an underfill flow prevention dam 11 is applied to the solder resist layer 3. Formed.

次に、接続部2の端部から外側に200μm外側までの領域にエキシマレーザ光(波長248nm、出力50W)を照射し、ソルダーレジスト層3から接続部2を露出させた。   Next, excimer laser light (wavelength: 248 nm, output: 50 W) was irradiated to an area from the end of the connection part 2 to the outside by 200 μm to expose the connection part 2 from the solder resist layer 3.

レーザ光を照射したソルダーレジスト層表面9を顕微鏡観察したところ、アンダーフィル流れ防止ダム11の形成と接続部2を露出させる際のレーザ光照射によって、ソルダーレジスト層表面9とアンダーフィル流れ防止ダムの底部12と接続部2上部と接続部周囲のソルダーレジスト層底部13にスミアが発生していた。   When the solder resist layer surface 9 irradiated with the laser beam was observed with a microscope, the formation of the underfill flow prevention dam 11 and the irradiation of the laser beam when exposing the connecting portion 2 caused the solder resist layer surface 9 and the underfill flow prevention dam to Smear was generated at the bottom 12, the upper part of the connection part 2, and the solder resist layer bottom part 13 around the connection part.

次に、水酸化ナトリウムを主成分とした溶液(メルテックス(Meltex)株式会社製、商品名:エンプレート(登録商標)MLB−496A)および1−メトキシ−2−プロパノールを含む溶液(メルテックス株式会社製、商品名:エンプレート(登録商標)MLB−496B)と蒸留水の混合液に、スミアが発生したソルダーレジスト層3を60℃にて15分間浸漬し、スミアを膨潤させた。次いで、過マンガン酸ナトリウムを主成分とした溶液(メルテックス株式会社製、商品名:エンプレート(登録商標)MLB−497A)および水酸化ナトリウムを主成分とする溶液(メルテックス株式会社製、商品名:エンプレート(登録商標)MLB−497B)と蒸留水の混合液に80℃にて10分間浸漬して、膨潤したスミアを分解除去した。   Next, a solution containing sodium hydroxide as a main component (Meltex Co., Ltd., trade name: Enplate (registered trademark) MLB-496A) and a solution containing 1-methoxy-2-propanol (Meltex stock) The solder resist layer 3 in which smear was generated was immersed in a mixed solution (manufactured by the company, trade name: Enplate (registered trademark) MLB-496B) and distilled water at 60 ° C. for 15 minutes to swell the smear. Next, a solution containing sodium permanganate as a main component (Meltex Co., Ltd., trade name: Enplate (registered trademark) MLB-497A) and a solution containing sodium hydroxide as a main component (Meltex Co., Ltd., product) Name: Enplate (registered trademark) MLB-497B) and a mixed solution of distilled water at 80 ° C. for 10 minutes to decompose and remove the swollen smear.

ソルダーレジスト層表面9からアンダーフィル流れ防止ダムの底部12までの深さを測定したところ、深さは18μmであり、アンダーフィル流れ防止ダムの底部12から接続部2周囲のソルダーレジスト層底部13までの深さを測定したところ、深さは10μmであった。また、ソルダーレジスト層表面9の表面粗さRaは0.80μmであり、アンダーフィル流れ防止ダムの底部12と接続部周囲のソルダーレジスト層底部13の表面粗さRaは0.90μmであった。さらに、アンダーフィル流れ防止ダムの底部12周辺のソルダーレジスト層表面9とアンダーフィル流れ防止ダム11と接続部2周囲のソルダーレジスト層底部13を顕微鏡観察したところ、ソルダーレジスト層3全面が粗面化されていた。   When the depth from the solder resist layer surface 9 to the bottom 12 of the underfill flow prevention dam was measured, the depth was 18 μm, from the bottom 12 of the underfill flow prevention dam to the bottom 13 of the solder resist layer around the connection portion 2. When the depth of was measured, the depth was 10 μm. The surface roughness Ra of the solder resist layer surface 9 was 0.80 μm, and the surface roughness Ra of the bottom portion 12 of the underfill flow prevention dam and the solder resist layer bottom portion 13 around the connection portion was 0.90 μm. Further, when the solder resist layer surface 9 around the bottom portion 12 of the underfill flow prevention dam, the solder resist layer bottom portion 13 around the underfill flow prevention dam 11 and the connection portion 2 were observed with a microscope, the entire surface of the solder resist layer 3 was roughened. It had been.

(比較例2)
銅張積層板(面積170mm×200mm、銅箔厚18μm、基材厚み0.4mm)の一部を30mm×30mmの半導体素子搭載部として想定した領域を設定し、その領域内にエッチングレジストを使用したサブトラクティブ法にて、直径150μmの円形の接続部2を有する回路基板を製造した。次に、ソルダーレジストフィルム(太陽インキ製造株式会社製、商品名:PFR−800 AUS410)を真空熱圧着させた。これにより絶縁基板1表面からソルダーレジスト層表面9までのドライ膜厚が41μmのソルダーレジスト層3を形成した。その後、密着露光機を使用し、1000mj/cmのエネルギーにてソルダーレジスト層3全面を露光し、さらに熱風乾燥機を使用して150℃にて30分の加熱を行った。
(Comparative Example 2)
Set an area assuming a part of a copper-clad laminate (area 170 mm x 200 mm, copper foil thickness 18 μm, substrate thickness 0.4 mm) as a 30 mm x 30 mm semiconductor element mounting portion, and use an etching resist in that area A circuit board having a circular connection portion 2 having a diameter of 150 μm was manufactured by the subtractive method. Next, a solder resist film (trade name: PFR-800 AUS410, manufactured by Taiyo Ink Manufacturing Co., Ltd.) was subjected to vacuum thermocompression bonding. As a result, a solder resist layer 3 having a dry film thickness of 41 μm from the surface of the insulating substrate 1 to the solder resist layer surface 9 was formed. Thereafter, the entire surface of the solder resist layer 3 was exposed with an energy of 1000 mj / cm 2 using a contact exposure machine, and further heated at 150 ° C. for 30 minutes using a hot air dryer.

次に、ブラスト用レジストフィルム(三菱製紙株式会社製、商品名:MS7100)を熱圧着させた。次に、半導体素子搭載部として想定した領域とその端部から外側に1mm外側までの領域以外に活性光線が照射されるようなパターンを有するフォトマスク8を用いて、密着露光機にて、100mj/cmのエネルギーにて、ブラスト用レジスト層3に露光を実施し、その後、現像処理を行い、未露光のブラスト用レジスト層を除去した。 Next, a resist film for blasting (trade name: MS7100, manufactured by Mitsubishi Paper Industries Co., Ltd.) was thermocompression bonded. Next, using a photomask 8 having a pattern in which actinic rays are irradiated in a region other than the region assumed as the semiconductor element mounting portion and the region extending from the end portion to the outside by 1 mm, using a contact exposure machine, 100 mj The blast resist layer 3 was exposed at an energy of / cm 2 , and then developed to remove the unexposed blast resist layer.

次に、ブラスト用レジストフィルムの上からサンドブラスト処理(研磨材:SiC #800、ブラスト圧0.15MPa)し、ソルダーレジスト層3にアンダーフィル流れ防止ダム11を形成した後、ブラスト用レジストフィルムを剥離した。   Next, sand blasting (abrasive material: SiC # 800, blast pressure 0.15 MPa) is performed on the blast resist film to form an underfill flow prevention dam 11 on the solder resist layer 3, and then the blast resist film is peeled off. did.

次に、ブラスト用レジストフィルム(三菱製紙株式会社製、商品名:MS7100)を真空熱圧着させた。次に、接続部2の端部から外側に200μm外側までの領域以外に活性光線が照射されるようなパターンを有するフォトマスク8を用いて、密着露光機にて、100mj/cmのエネルギーにて、ブラスト用レジスト層3に露光を実施し、その後、現像処理を行い、未露光のブラスト用レジスト層を除去した。 Next, a resist film for blasting (trade name: MS7100, manufactured by Mitsubishi Paper Industries Co., Ltd.) was vacuum thermocompression bonded. Next, using a photomask 8 having a pattern in which actinic rays are irradiated outside the region from the end of the connection part 2 to the outside to the outside of 200 μm, an energy of 100 mj / cm 2 is obtained using a contact exposure machine. Then, the blast resist layer 3 was exposed to light, and then developed to remove the unexposed blast resist layer.

次に、ブラスト用レジストフィルムの上からサンドブラスト処理(研磨材:SiC #800、ブラスト圧0.15MPa)し、アンダーフィル流れ防止ダムの底部12のソルダーレジスト層3に開口部を形成し接続部2を露出させた後、ブラスト用レジストフィルムを剥離した。ソルダーレジスト層表面9からアンダーフィル流れ防止ダムの底部12までの深さを測定したところ、深さは18μmであり、アンダーフィル流れ防止ダムの底部12から接続部2周囲のソルダーレジスト層底部13までの深さを測定したところ、深さは10μmであった。また、ソルダーレジスト層表面9の表面粗さRaは0.03μmであり、アンダーフィル流れ防止ダムの底部12と接続部周囲のソルダーレジスト層底部13の表面粗さRaは1.20μmであった。さらに、アンダーフィル流れ防止ダムの底部12と接続部周囲のソルダーレジスト層底部13のソルダーレジスト層3を顕微鏡観察したところ、全面が粗面化されていた。   Next, sand blasting (abrasive: SiC # 800, blast pressure 0.15 MPa) is performed on the resist film for blasting, and an opening is formed in the solder resist layer 3 at the bottom 12 of the underfill flow prevention dam to form the connection part 2. After exposing, the resist film for blasting was peeled off. When the depth from the solder resist layer surface 9 to the bottom 12 of the underfill flow prevention dam was measured, the depth was 18 μm, from the bottom 12 of the underfill flow prevention dam to the bottom 13 of the solder resist layer around the connection portion 2. When the depth of was measured, the depth was 10 μm. The surface roughness Ra of the solder resist layer surface 9 was 0.03 μm, and the surface roughness Ra of the bottom portion 12 of the underfill flow prevention dam and the solder resist layer bottom portion 13 around the connection portion was 1.20 μm. Further, when the solder resist layer 3 at the bottom portion 12 of the underfill flow prevention dam and the solder resist layer bottom portion 13 around the connecting portion was observed with a microscope, the entire surface was roughened.

実施例1〜3および比較例1、比較例2によって製造されたプリント配線板は、半導体素子搭載部とその周囲のソルダーレジスト層3に形成されたアンダーフィル流れ防止ダム11と接続部2がソルダーレジスト層3から部分的に露出した状態であるため、このプリント配線板を使用してフリップチップ接続を行った場合、半導体素子と回路基板との接続信頼性を確保するために充分なアンダーフィルを注入した際に、アンダーフィルが半導体素子と回路基板の空隙から周囲へ溢れてしまい、電気的な作動に悪影響を及ぼしてしまうことを防ぐことができ、また、接続部2が高密度に配置されたプリント配線板においても、接続部2と絶縁基板1との接着強度および接続部2と半田との接着強度が大きくなり、高い接続信頼性が得られる。   The printed wiring boards manufactured according to Examples 1 to 3 and Comparative Example 1 and Comparative Example 2 are soldered to the underfill flow prevention dam 11 and the connecting part 2 formed in the semiconductor element mounting part and the solder resist layer 3 around the semiconductor element mounting part. Since it is partially exposed from the resist layer 3, when this flip-chip connection is performed using this printed wiring board, a sufficient underfill is provided to ensure the connection reliability between the semiconductor element and the circuit board. When injected, it is possible to prevent the underfill from overflowing from the gap between the semiconductor element and the circuit board to the surroundings and adversely affecting the electrical operation, and the connecting portion 2 is arranged at a high density. Also in the printed wiring board, the adhesive strength between the connecting portion 2 and the insulating substrate 1 and the adhesive strength between the connecting portion 2 and the solder are increased, and high connection reliability is obtained.

さらに、実施例1〜3によって作製製造されたプリント配線板は、レーザ加工、デスミア処理やサンドブラストによって、ソルダーレジスト層にアンダーフィル流れ防止ダムや接続部を露出させる開口部を形成した比較例1および比較例2のプリント配線板と比べて、ソルダーレジスト層3の強度が高く、高い接続信頼性が得られる。   Furthermore, the printed wiring board manufactured and manufactured according to Examples 1 to 3 was formed by laser processing, desmearing treatment, and sand blasting, and Comparative Example 1 in which an opening for exposing an underfill flow prevention dam and a connection portion was formed in the solder resist layer. Compared with the printed wiring board of Comparative Example 2, the strength of the solder resist layer 3 is high, and high connection reliability is obtained.

本発明はプリント配線板の製造方法に関し、より詳しくは、半導体素子をフリップチップ接続により搭載するのに好適なプリント配線板に利用することができる。   The present invention relates to a method for manufacturing a printed wiring board, and more specifically, can be used as a printed wiring board suitable for mounting a semiconductor element by flip chip connection.

1 絶縁基板
2 接続部
3 ソルダーレジスト層
3−1 第一ソルダーレジスト層
3−2 第二ソルダーレジスト層
3−3 第三ソルダーレジスト層
7 活性光線
8 フォトマスク
9 ソルダーレジスト層表面
11 アンダーフィル流れ防止ダム
12 アンダーフィル流れ防止ダムの底部
13 接続部周囲のソルダーレジスト層底部
14 導体回路
DESCRIPTION OF SYMBOLS 1 Insulation board | substrate 2 Connection part 3 Solder resist layer 3-1 1st solder resist layer 3-2 2nd solder resist layer 3-3 3rd solder resist layer 7 Actinic ray 8 Photomask 9 Solder resist layer surface 11 Underfill flow prevention Dam 12 Underfill flow prevention dam bottom 13 Solder resist layer bottom 14 around the connecting portion Conductor circuit

Claims (1)

絶縁基板上に導体配線が形成された回路基板を有し、回路基板の表面にソルダーレジスト層を有し、ソルダーレジスト層から導体配線の一部が露出している配線基板の製造方法において、
(A1)回路基板上に第一ソルダーレジスト層が形成される工程、
(B1)薄膜化処理液によって、導体配線の厚さ以下になるまで、第一ソルダーレジスト層が薄膜化されて、導体配線の一部を露出される工程、
(C1)(B1)工程まで完了した第一ソルダーレジスト層が全面露光される工程、
(A2)(C1)工程まで完了した第一ソルダーレジスト層が形成された回路基板上に、第二ソルダーレジスト層が形成される工程、
(C2)第二ソルダーレジスト層に対して、後工程である工程(D1)において現像される領域以外の部分が露光される工程、
(D1)未露光部の第二ソルダーレジスト層が、現像液によって除去される工程、
(A3)(D1)工程まで完了した、第一ソルダーレジスト層および第二ソルダーレジスト層が形成された回路基板上に、第三ソルダーレジスト層が形成される工程、
(C3)第三ソルダーレジスト層に対して、後工程である工程(D2)において現像される領域以外の部分が露光される工程、
(D2)未露光部の第三ソルダーレジスト層が、現像液によって除去される工程、
をこの順で含むことを特徴とする配線基板の製造方法。
In a method of manufacturing a wiring board having a circuit board in which conductor wiring is formed on an insulating substrate, having a solder resist layer on the surface of the circuit board, and a part of the conductor wiring being exposed from the solder resist layer,
(A1) a step of forming a first solder resist layer on the circuit board;
(B1) The first solder resist layer is thinned by the thinning treatment solution until the thickness of the conductor wiring is equal to or less, and a part of the conductor wiring is exposed,
(C1) Step of exposing the entire surface of the first solder resist layer completed up to step (B1),
(A2) A step of forming a second solder resist layer on the circuit board on which the first solder resist layer completed up to step (C1) is formed,
(C2) a step of exposing a portion other than the region to be developed in the step (D1), which is a subsequent step, to the second solder resist layer;
(D1) the step of removing the second solder resist layer in the unexposed area with a developer;
(A3) The step of forming the third solder resist layer on the circuit board on which the first solder resist layer and the second solder resist layer are formed, completed up to the step (D1).
(C3) a step of exposing a portion other than the region to be developed in step (D2), which is a subsequent step, to the third solder resist layer;
(D2) a step in which the third solder resist layer in the unexposed area is removed with a developer;
A method of manufacturing a wiring board, comprising:
JP2013139707A 2013-07-03 2013-07-03 Method for manufacturing printed-wiring board Pending JP2015015289A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013139707A JP2015015289A (en) 2013-07-03 2013-07-03 Method for manufacturing printed-wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013139707A JP2015015289A (en) 2013-07-03 2013-07-03 Method for manufacturing printed-wiring board

Publications (1)

Publication Number Publication Date
JP2015015289A true JP2015015289A (en) 2015-01-22

Family

ID=52436846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013139707A Pending JP2015015289A (en) 2013-07-03 2013-07-03 Method for manufacturing printed-wiring board

Country Status (1)

Country Link
JP (1) JP2015015289A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3451442A4 (en) * 2016-04-27 2019-04-17 Mitsubishi Electric Corporation Non-reciprocal circuit element and method for manufacturing same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3451442A4 (en) * 2016-04-27 2019-04-17 Mitsubishi Electric Corporation Non-reciprocal circuit element and method for manufacturing same
US20190123413A1 (en) * 2016-04-27 2019-04-25 Mitsubishi Electric Corporation Non-Reciprocal Circuit Element and Method for Manufacturing the Same
US10944143B2 (en) 2016-04-27 2021-03-09 Mitsubishi Electric Corporation Non-reciprocal circuit element and method for manufacturing the same

Similar Documents

Publication Publication Date Title
JP6416324B2 (en) Wiring board manufacturing method
JP5444050B2 (en) Method for forming solder resist pattern
JP6416323B2 (en) Wiring board manufacturing method
KR20200000700U (en) Printed wiring board
JP5255545B2 (en) Method for forming solder resist
KR20140005664U (en) Printed wiring board
CN110392491B (en) PCB solder mask manufacturing method for preventing residual ink in blind hole
JP3209290U (en) Printed wiring board
JP2015015289A (en) Method for manufacturing printed-wiring board
JP2015023184A (en) Manufacturing method of printed wiring board
JP2015046519A (en) Method for manufacturing circuit board
JP5249890B2 (en) Method for forming solder resist
JP2017033989A (en) Method for forming solder resist
JP3202620U (en) Resist layer thinning device
TWI675256B (en) Process for forming solder resist patterns
JP2015206862A (en) Method for forming photosensitive polyimide pattern
JP2005266347A (en) Resist pattern forming method and circuit forming method
JP2016181633A (en) Solder resist layer formation method
JP2000332381A (en) Method for formation of resist layer and manufacture of printed wiring substrate